JP2021155802A - Pcb端子、コネクタ、コネクタ付きワイヤーハーネス、及び基板ユニット - Google Patents

Pcb端子、コネクタ、コネクタ付きワイヤーハーネス、及び基板ユニット Download PDF

Info

Publication number
JP2021155802A
JP2021155802A JP2020056657A JP2020056657A JP2021155802A JP 2021155802 A JP2021155802 A JP 2021155802A JP 2020056657 A JP2020056657 A JP 2020056657A JP 2020056657 A JP2020056657 A JP 2020056657A JP 2021155802 A JP2021155802 A JP 2021155802A
Authority
JP
Japan
Prior art keywords
layer
base material
tin
pure
pcb terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020056657A
Other languages
English (en)
Other versions
JP7382027B2 (ja
Inventor
倫丈 竈本
Michitake KAMAMOTO
倫丈 竈本
欣吾 古川
Kingo Furukawa
欣吾 古川
喜文 坂
Yoshifumi Saka
喜文 坂
玄 渡邉
Gen Watanabe
玄 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2020056657A priority Critical patent/JP7382027B2/ja
Priority to CN202180022893.8A priority patent/CN115398754A/zh
Priority to PCT/JP2021/012430 priority patent/WO2021193781A1/ja
Priority to US17/911,887 priority patent/US20230130798A1/en
Publication of JP2021155802A publication Critical patent/JP2021155802A/ja
Application granted granted Critical
Publication of JP7382027B2 publication Critical patent/JP7382027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50Fixed connections
    • H01R12/51Fixed connections for rigid printed circuits or like structures
    • H01R12/55Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/58Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/30Electroplating: Baths therefor from solutions of tin
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/58Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/60Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/03Contact members characterised by the material, e.g. plating, or coating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/16Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for manufacturing contact members, e.g. by punching and by bending
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

【課題】はんだ付け不良及びウィスカを抑制できるPCB端子、コネクタ、コネクタ付きワイヤーハーネス、及び基板ユニットを提供する。【解決手段】棒状の基材と、前記基材の所定の領域を覆うめっき層とを備えるPCB端子であって、前記基材の構成材料は、20質量%超の亜鉛を含む銅合金であり、前記めっき層は、第一被覆部と第二被覆部とを備え、前記第一被覆部は、前記基材の両端部のうち、第一端部側の領域において前記基材の周方向の全てを覆う全周層を備え、前記第二被覆部は、前記基材の前記両端部のうち、第二端部側の領域において前記基材の周方向の一部を覆い、前記全周層は、スズ系層とバリア層とを備え、前記スズ系層は、前記第一被覆部の最表面を構成する純スズ層を備え、前記バリア層の構成材料は、純ニッケル、又は銅とスズとを含む銅スズ合金である、PCB端子。【選択図】図2

Description

本開示は、PCB端子、コネクタ、コネクタ付きワイヤーハーネス、及び基板ユニットに関する。
相手側端子とプリント配線基板(printed circuit board,PCB)とを接続する端子、即ちPCB端子として、棒状の端子が利用されている。PCB端子は、代表的には、特許文献1の明細書[0002]に記載されるように、銅合金からなる基材と、基材の表面を覆うスズめっき層とを有する。
特開2015−094000号公報
PCB端子には、はんだ濡れ性に優れること、及び相手側端子への挿入性に優れることが望まれる。従来、良好なはんだ濡れ性を確保するために、特許文献1に記載されるように、いわゆる後めっき法が利用されている。後めっき法は、板材を打ち抜いたり、塑性加工を施したりして所定の形状の基材を成形した後、基材にめっき層を形成する方法である。後めっき法では、基材の外周面が実質的に全周にわたってめっき層で覆われる。そのため、基材の全周を覆うスズめっき層とはんだとが接触できる。従って、後めっき法によるPCB端子は、はんだ濡れ性に優れる。
しかし、後めっき法では、めっき層における基材の端部を覆う箇所が局所的に厚くなった肥大箇所が形成されることがある。上記肥大箇所に起因して、作業者がPCB端子を相手側端子に挿入し難い。特に、コントロールユニット等に利用されるコネクタには、多数のPCB端子を備える多極コネクタがある。多極コネクタでは、PCB端子の数に比例して、コネクタ同士を接続する際の挿入力が大きくなる。そのため、作業者の負担が増大する。従って、各PCB端子を相手側端子に挿入するときの作業性に優れること、即ち相手側端子への挿入性に優れることが望まれる。
本発明者らは、いわゆる先めっき法を用いた棒状の素材に対して、上記素材の両端部のうち、第一端部のみに後めっき法によって二次めっき層を形成することで、はんだ濡れ性と、相手側端子への挿入性との双方に優れるPCB端子が得られるとの知見を得た。なお、先めっき法は、基材の原料となる板材にめっき層を形成した後、得られためっき付き板を打ち抜く等して、所定の基材形状に成形する方法である。以下、先めっき法と、後めっき法によって部分的に二次めっきを施すこととを複合的に利用する製法を多段めっき製法と呼ぶことがある。
本発明者らが検討した結果、上述の多段めっき製法を利用した場合、以下に説明するように、はんだ付け不良の抑制及びウィスカの抑制に対して、改善の余地がある。
PCB端子にはんだ付けを行った際に、溶融状態のはんだが垂れた状態で固まる等して、つらら状にとがった突起物が形成されることがある。この突起物は、はんだつららと呼ばれる。はんだつららは、はんだ付け不良の一つである。多極コネクタでは多数のPCB端子が近接して配置される。そのため、長いはんだつららが生じたPCB端子と隣り合うPCB端子とが、はんだつららによって導通すること、即ち短絡することが考えられる。上記の短絡防止のために、はんだつららが短いこと、好ましくは実質的に生じないことが望まれる。
また、最表層としてスズめっき層を備えるPCB端子では、例えば基材からの応力等に起因して、スズめっき層の表面から、スズからなる針状の突起物が形成されることがある。この針状の突起物は、ウィスカと呼ばれる。上述の多極コネクタでは、ウィスカが生じたPCB端子と隣り合うPCB端子とがウィスカによって導通すること、即ち短絡することが考えられる。上記の短絡防止のために、ウィスカが実質的に生じないことが望まれる。
特に、基材の構成材料が、Znの含有量が20質量%超である銅合金である場合、長いはんだつららが生じたり、ウィスカが生じたりし易い。
そこで、本開示は、はんだ付け不良及びウィスカを抑制できるPCB端子を提供することを目的の一つとする。また、本開示は、はんだ付け不良及びウィスカを抑制できるコネクタ、コネクタ付きワイヤーハーネス、及びコントロールユニットを提供することを他の目的とする。
本開示のPCB端子は、
棒状の基材と、前記基材の所定の領域を覆うめっき層とを備えるPCB端子であって、
前記基材の構成材料は、20質量%超の亜鉛を含む銅合金であり、
前記めっき層は、第一被覆部と第二被覆部とを備え、
前記第一被覆部は、前記基材の両端部のうち、第一端部側の領域において前記基材の周方向の全てを覆う全周層を備え、
前記第二被覆部は、前記基材の前記両端部のうち、第二端部側の領域において前記基材の周方向の一部を覆い、
前記全周層は、スズ系層とバリア層とを備え、
前記スズ系層は、前記第一被覆部の最表面を構成する純スズ層を備え、
前記バリア層の構成材料は、純ニッケル、又は銅とスズとを含む銅スズ合金である。
本開示のコネクタは、
本開示のPCB端子を備える。
本開示のコネクタ付きワイヤーハーネスは、
本開示のコネクタと、ワイヤーハーネスとを備え、
前記ワイヤーハーネスは、前記PCB端子における前記第二端部側の領域に接続される。
本開示のコントロールユニットは、
本開示のコネクタ、又は本開示のコネクタ付きワイヤーハーネスと、プリント配線基板とを備え、
前記PCB端子における前記第一端部側の領域と前記プリント配線基板とは、はんだによって接続される。
本開示のPCB端子、本開示のコネクタ、本開示のコネクタ付きワイヤーハーネス、及び本開示のコントロールユニットは、はんだ付け不良及びウィスカを抑制できる。
図1は、実施形態に係るPCB端子の概略を示す斜視図である。 図2は、図1に示すPCB端子をII−II切断線で切断した断面図である。 図3は、図1に示すPCB端子をIII−III切断線で切断した断面図である。 図4は、実施形態に係るコネクタの概略を示す側面図である。 図5は、実施形態に係るコネクタ付きワイヤーハーネスの概略を示す側面図である。 図6は、実施形態に係るコントロールユニットの概略を示す側面図である。 図7は、PCB端子の製造方法を説明する工程図である。
[本開示の実施形態の説明]
本発明者らは、基材の構成材料が、Znの含有量が20質量%超である銅合金である場合、特定のめっき層を備えることで、はんだつららと、ウィスカとの双方を抑制できるとの知見を得た。本開示は、上記知見に基づくものである。
最初に本開示の実施形態の内容を列記して説明する。
(1)本開示の一態様に係るPCB端子は、
棒状の基材と、前記基材の所定の領域を覆うめっき層とを備えるPCB端子であって、
前記基材の構成材料は、20質量%超の亜鉛を含む銅合金であり、
前記めっき層は、第一被覆部と第二被覆部とを備え、
前記第一被覆部は、前記基材の両端部のうち、第一端部側の領域において前記基材の周方向の全てを覆う全周層を備え、
前記第二被覆部は、前記基材の前記両端部のうち、第二端部側の領域において前記基材の周方向の一部を覆い、
前記全周層は、スズ系層とバリア層とを備え、
前記スズ系層は、前記第一被覆部の最表面を構成する純スズ層を備え、
前記バリア層の構成材料は、純ニッケル、又は銅とスズとを含む銅スズ合金である。
本開示のPCB端子は、第一端部側において、全周層がバリア層を備えることで、はんだ付け不良の一つであるはんだつららを抑制できる上に、ウィスカを抑制できる。
また、本開示のPCB端子は、第一端部側において、全周層が純スズ層を備えると共に、最表面が純スズ層から構成されることで、はんだとの濡れ性に優れる。
更に、本開示のPCB端子は、以下に説明するように、第二端部側の領域を相手側端子に挿入し易い。本開示のPCB端子では、第二端部側において、基材が部分的にめっき層に覆われる。基材の残部がめっき層に覆われずに露出される。このような本開示のPCB端子は、代表的には、上述の多段めっき製法によって製造できる。多段めっき製法によって製造されたPCB端子では、第二端部側のめっき層は、先めっき法によって形成される。先めっき法によるめっき層では、後めっき法に比較して、上述の肥大箇所が生じ難い。また、先めっき法によるめっき層は、後めっき法に比較して、均一的な厚さを有し易い。このような本開示のPCB端子は、第二端部側において、相手側端子への挿入性に優れる。
(2)本開示のPCB端子の一例として、
前記バリア層の構成材料は、純ニッケルであり、
前記スズ系層は、前記バリア層に接する合金部を含み、
前記合金部の構成材料は、スズとニッケルとを含む合金である形態が挙げられる。
上記形態は、代表的には、上述の多段めっき法において後めっき後に熱処理を施すことで製造される。この場合、バリア層と純スズ層との間にボイドが介在しない。そのため、上記形態では、ボイドに起因して接続抵抗が増大することが無い。
(3)本開示のPCB端子の一例として、
前記バリア層の厚さは、0.4μm以上である形態が挙げられる。
上記形態は、バリア層によって、はんだつらら及びウィスカをより確実に抑制できる。
(4)本開示のPCB端子の一例として、
前記第一被覆部は、前記基材の周方向の異なる位置に、薄膜部と厚膜部とを備え、
前記薄膜部は、前記全周層の一部から構成され、
前記厚膜部は、前記全周層の残部と、前記全周層より前記基材側に設けられる部分被覆層とを備え、
前記部分被覆層は、前記基材の前記第二端部側の領域に延設されており、
前記第二被覆部は、前記部分被覆層における延設箇所から構成される形態が挙げられる。
上記形態は、上述の多段めっき製法によって製造できる。この点から、上記形態は、相手側端子への挿入性に優れる。
(5)上記(4)のPCB端子の一例として、
前記部分被覆層は、中間層と外側層とを備え、
前記中間層の構成材料は、スズと銅とを含む銅スズ合金であり、
前記外側層の構成材料は、純スズであり、
前記中間層を構成する銅スズ合金が前記外側層から部分的に露出されている形態が挙げられる。
上記形態は、中間層を備えることで、ウィスカをより抑制し易い。また、第二被覆部が上述の特定の構造を有する部分被覆層によって構成されることで、上記形態は、相手側端子への挿入性により優れる。
(6)本開示の一態様に係るコネクタは、
上記(1)から(5)のいずれか一つのPCB端子を備える。
本開示のコネクタは、PCB端子の第一端部側において、はんだつらら及びウィスカを抑制できる。また、本開示のコネクタは、PCB端子の第一端部とプリント配線基板とのはんだ濡れ性に優れる。更に、本開示のコネクタは、相手側コネクタに備えられる相手側端子にPCB端子の第二端部を挿入し易い。
(7)本開示の一態様に係るコネクタ付きワイヤーハーネスは、
上記(6)のコネクタと、ワイヤーハーネスとを備え、
前記ワイヤーハーネスは、前記PCB端子における前記第二端部側の領域に接続される。
本開示のコネクタ付きワイヤーハーネスは、PCB端子の第一端部側において、はんだつらら及びウィスカを抑制できる。また、本開示のコネクタ付きワイヤーハーネスは、PCB端子の第一端部とプリント配線基板とのはんだ濡れ性に優れる。更に、本開示のコネクタ付きワイヤーハーネスは、相手側コネクタに備えられる相手側端子にPCB端子の第二端部を挿入し易い。
(8)本開示の一態様に係るコントロールユニットは、
上記(6)のコネクタ、又は上記(7)のコネクタ付きワイヤーハーネスと、プリント配線基板とを備え、
前記PCB端子における前記第一端部側の領域と前記プリント配線基板とは、はんだによって接続される。
本開示のコントロールユニットは、PCB端子の第一端部側において、はんだつらら及びウィスカを抑制できる。そのため、隣り合うPCB端子の第一端部同士がはんだつららによって短絡すること、及びウィスカによって短絡することが防止される。更に、本開示のコントロールユニットでは、PCB端子の第一端部とプリント配線基板とがはんだによって良好に接続される。そのため、PCB端子とプリント配線基板との接続抵抗が低い。更に、本開示のコントロールユニットは、相手側コネクタに備えられる相手側端子にPCB端子の第二端部を挿入し易い。そのため、作業者は、コネクタ同士を容易に接続できる。従って、作業者の負担が軽減される。
(9)本開示のコントロールユニットの一例として、
前記プリント配線基板は、エンジンの燃料噴射及びエンジン点火の少なくとも一方を制御する制御回路を備える形態が挙げられる。
上述の用途では、コネクタが、例えば200以上、更には250以上のPCB端子を備える多極コネクタである場合がある。この場合でも、隣り合うPCB端子の第一端部同士がはんだつらら及びウィスカによって短絡することが抑制される。
[本開示の実施形態の詳細]
以下、図面を参照して、本開示の実施の形態を詳細に説明する。図中の同一符号は、同一名称物を示す。
[PCB端子]
(概要)
以下、主に図1から図3を参照して、実施形態のPCB(printed circuit board)端子を説明する。
実施形態のPCB端子1は、図1に示すように棒状の金属部材である。PCB端子1は、代表的には、後述する図4に示すようにコネクタ6の筐体60に支持されて、電気的な接続部材として利用される。PCB端子1における二つの端部のうち、第一端部側の領域は、後述する図6に示すようにプリント配線基板80との接続領域として利用される。PCB端子1の両端部のうち、第二端部側の領域は、相手側端子との接続領域として利用される。
実施形態のPCB端子1は、棒状の基材2と、めっき層3とを備える。めっき層3は、基材2の所定の領域を覆う。基材2の構成材料は、20質量%超の亜鉛を含む銅合金である。
実施形態のPCB端子1では、PCB端子1の各端部において、めっき層3が基材2の表面を覆う範囲が異なる。基材2の第一端部側では、図2に示すように、めっき層3は、基材2の周方向の全てを覆う全周層4を備える。基材2の第二端部側では、図3に示すように、めっき層3は、基材2の周方向の一部を覆うように設けられる。即ち、基材2の第二端部側では、基材2の周方向の残部がめっき層3に覆われずに露出される。
特に、実施形態のPCB端子1では、全周層4が特定の組成からなる多層構造である。具体的には、全周層4は、スズ系層41とバリア層40とを備える。スズ系層41は、純スズ層43を備える。純スズ層43は、PCB端子1の第一端部側の領域において最表面を構成する。バリア層40によって、はんだつららの発生が抑制されると共に、純スズ層43におけるウィスカの発生が抑制される。
以下、基材2、めっき層3を順に説明する。
(基材)
〈組成〉
PCB端子1の主体である基材2は、亜鉛(Zn)を含む銅合金から構成される。詳しくは、この銅合金は、Znを20質量%超含み、残部が銅(Cu)及び不可避不純物であり、Cuを最も多く含む。Znの含有量は、代表的には20質量%超45質量%以下が挙げられる。Znを上記の範囲で含む銅合金の代表例として、JIS H 3100:2018に規定される合金番号C2600、C2680等の黄銅が挙げられる。C2600,C2680は、Znを28質量%以上40質量%以下程度の範囲で含む。黄銅は、その他の銅合金に比較して安価である。この点から、製造コストが低くなり易い。
〈形状〉
基材2の外形は、代表的には、直方体状が挙げられる。その他、基材2の外形は、六角柱状といった多角柱状、円柱状や楕円柱状といった外周面が曲面からなる柱状等が挙げられる。図示しないが、基材2は、その長手方向の適宜な位置に局所的に張り出した箇所を有してもよい。上記張り出し箇所は、筐体60に対する位置決め等に利用される。
基材2の各端部の外形が直方体状である場合、基材2の各端部側の領域における断面形状は、図2,図3に示すように長方形状が挙げられる。代表的には、上記断面形状は正方形状である。ここでの断面は、基材2の軸に直交する平面で切断した横断面である。断面形状が長方形状である場合、上記断面において、基材2の外周面は、向かい合って配置される第一面21及び第二面22と、向かい合って配置される第三面23及び第四面24とを備える。第三面23、第四面24は、第一面21、第二面22に対して概ね直交するように配置される。図2,図3では、第一面21、第二面22は、紙面の上面、下面であり、第三面23、第四面24は、紙面の左面、右面である。
〈大きさ〉
基材2の大きさ、例えば長さ、幅、高さ等は適宜選択できる。基材2の長さは、基材2の軸に沿った長さである。基材2の幅は、基材2の軸に直交する方向に沿った長さである。高さは、基材2の軸及び幅方向の双方に直交する方向に沿った長さである。図2,図3に示す断面では、左右方向が幅方向であり、上下方向が高さ方向である。そのため、上記断面において、基材2の幅は、第一面21及び第二面22の長さに相当する。上記断面において、基材2の高さは、第三面23及び第四面24の長さに相当する。基材2の幅及び基材2の高さは、例えば0.3mm以上5.0mm以下が挙げられる。
(めっき層)
〈概要〉
基材2の表面における所定の領域は、図1に示すように、めっき層3によって覆われている。めっき層3は、第一被覆部31と第二被覆部32とを備える。
第一被覆部31は、基材2の両端部のうち、第一端部側の領域に設けられる。第一被覆部31は、図2に示すように全周層4を備える。全周層4は、純スズから構成される純スズ層43を備える。純スズ層43は、第一被覆部31の最表面を構成する。また、全周層4は、純スズ層43より基材2側に、バリア層40を備える。
ここで、本発明者らは、以下の知見を得た。基材2が、Znの含有量が20質量%超である銅合金から構成される場合、銅合金中のZnは、はんだつららの生成を促進し易いと考えられる。また、基材2が上記銅合金から構成されると共に、めっき層3の最表層が純スズ層43である場合、銅合金中のZnが純スズ層43の表面にまで拡散すると共に、Znを含む酸化物等の化合物が生じる。このZnを含む化合物がウィスカの生成を助長し易いと考えられる。これに対し、純スズ層43より下層に、純ニッケル又は銅スズ合金から構成される層が設けられると、はんだつららが短くなったり、好ましくは実質的に生じなかったりすると共に、ウィスカが抑制される。そこで、第一被覆部31は、純スズ層43より下層に、純ニッケル又は銅スズ合金から構成されるバリア層40を備える。
第二被覆部32は、基材2の両端部のうち、第二端部側の領域に設けられる(図1)。第二被覆部32は、図3に示すように第二端部側の領域において、基材2の周方向の一部を覆う。本例では、第二被覆部32は、銅スズ合金から構成される中間層52と、純スズから構成される外側層53とを備える。
〈被覆構造〉
本例の第一被覆部31は、図2に示すように、全周層4と、部分被覆層5とを備える多層構造である(図1も参照)。部分被覆層5は、全周層4より基材2側に設けられる。また、部分被覆層5は、基材2の周方向の一部を覆う。そのため、第一被覆部31は、PCB端子1の第一端部からPCB端子1の長手方向に沿った所定の地点、例えば1mmの地点において、基材2の周方向の全周にわたって均一的な厚さを有しておらず、基材2の周方向において部分的に異なる厚さを有する。つまり、第一被覆部31は、基材2の周方向の異なる位置に薄膜部34と厚膜部35とを備える。
薄膜部34は、第一被覆部31のうち、厚さが相対的に薄い領域である。本例では、薄膜部34は、基材2における上述の四面のうち、第三面23及び第四面24を覆う。また、薄膜部34は、全周層4の一部から構成される。全周層4は、基材2側から順に、バリア層40と、純スズ層43を含むスズ系層41とを備える多層構造である。バリア層40は、基材2の第三面23及び第四面24に接して設けられている。
厚膜部35は、第一被覆部31のうち、厚さが相対的に厚い領域である。本例では、厚膜部35は、基材2における上述の四面のうち、第一面21及び第二面22を覆う。また、厚膜部35は、全周層4の残部と、部分被覆層5とを備える多層構造である。本例では、部分被覆層5は、基材2側から順に、下地層50と、中間層52と、外側層53とを備える。
なお、第一被覆部31が薄膜部34と厚膜部35とを備えることは、代表的には、PCB端子1の軸に直交する平面でPCB端子1を切断した断面をとり、この断面を光学顕微鏡、走査型電子顕微鏡(SEM)等で観察すれば確認できる。上記の切断位置は、例えば、PCB端子1の第一端部からPCB端子1の長手方向に沿って1mmの地点が挙げられる。以下、上記地点を観察基準位置と呼ぶ。
本例では、部分被覆層5は、基材2の第二端部側の領域に延設されている(図1)。第二被覆部32は、部分被覆層5における延設箇所から構成される。そのため、本例の第二被覆部32は、下地層50と、中間層52と、外側層53とを備える多層構造である(図3)。また、第二被覆部32は、部分被覆層5を介して、第一被覆部31に連続するといえる。
部分被覆層5から構成される第二被覆部32は、第一被覆部31の厚膜部35と同様に、基材2における上述の四面のうち、第一面21及び第二面22を覆う。基材2の第三面23及び第四面24はいずれも、第二被覆部32に覆われず、露出されている。
いわば、基材2の第一面21及び第二面22は、第一端部から第二端部にわたってめっき層3に覆われる。基材2の第三面23及び第四面24は、第一端部側ではめっき層3に覆われ、第二端部側ではめっき層3に覆われない。
上述の特定の構造を有する第一被覆部31及び第二被覆部32を備えるめっき層3は、多段めっき製法を利用することで製造できる。多段めっき製法の詳細は後述する。
〈組成〉
以下、めっき層3を構成する各層の具体的な組成及び効果を説明する。
《バリア層》
バリア層40を構成する純ニッケルは、ニッケル(Ni)を99質量%以上含み、残部が不可避不純物である。更に、純ニッケルは、Niを99.9質量%以上含んでもよい。
純ニッケルから構成されるバリア層40は、基材2中のZnが純スズ層43に拡散することを確実に防止できる。上記Znの拡散が防止されることで、上述のZnを含む化合物が純スズ層43に生成され難い。従って、はんだつららの発生及びウィスカの発生が抑制される。そのため、純ニッケルは、バリア層40の構成材料に好適である。本例のバリア層40の構成材料は、純ニッケルである。
バリア層40の構成材料が純ニッケルである場合、このバリア層40は、後述する多段めっき製法において、後めっきによる二次めっき層として、純ニッケル層、純スズ層を順に形成することで製造することが挙げられる。後述するように、二次めっき層の形成後、熱処理を施すことが好ましい。
バリア層40を構成する銅スズ合金は、銅とスズとを含む合金である。この銅スズ合金は、代表的には、SnとCuとの二元合金であり、残部が不可避不純物である。
銅スズ合金から構成されるバリア層40は、基材2中のZnが純スズ層43に拡散することを低減する効果を有する。上記Znが純スズ層43に拡散され難いことで、上述のZnを含む化合物が少なくなり易い。その結果、はんだつらら及びウィスカが発生し難い。そのため、銅スズ合金は、バリア層40の構成材料に適する。
バリア層40の構成材料が銅スズ合金である場合、このバリア層40は、後述する多段めっき製法において、後めっきによる二次めっき層として、純銅層、純スズ層を順に形成した後、熱処理を施すことで製造することが挙げられる。熱処理の条件は、純銅層中のCuと純スズ層中のSnとが合金化することで銅スズ合金が形成されると共に、純スズ層が残存するように調整する。形成された銅スズ合金層がバリア層40として機能する。残存する純スズ層が純スズ層43として機能する。この製造方法では、純銅層が残存する場合がある。従って、第一被覆部31は、バリア層40の下層に純銅層を含むことを許容する。
《スズ系層》
純スズ層43を構成する純スズは、Snを99質量%以上含み、残部が不可避不純物からなる。更に、純スズは、Snを99.8質量%以上含んでもよい。
純スズは、はんだ濡れ性に優れる。そのため、第一被覆部31の最表面が純スズ層43から構成されると共に、純スズ層43が全周層4の一つであることで、PCB端子1において、はんだが付けられる第一端部側の領域は、基材2の周方向の全周にわたってはんだと良好に濡れる。特に、はんだつらら及びウィスカの抑制の観点から、純スズ層43は、Znの含有量が少ないことが好ましい。純スズ層43は、Znを実質的に含まないことがより好ましい。上述のバリア層40によって、基材2中のZnが純スズ層43に拡散することが低減されれば、好ましくは防止されれば、純スズ層43におけるZnの含有量は少ない。
スズ系層41は、実質的に純スズ層43のみから構成されてもよいが、バリア層40の構成材料が純ニッケルである場合、図2に示すように純スズ層43に加えて、合金部42を含むことが好ましい。合金部42の構成材料は、スズとニッケルとを含む合金である。合金部42は、バリア層40に接して設けられる。なお、図2は、合金部42を層状に示すが、例示である。
合金部42を含むスズ系層41は、上述の二次めっき層として、純ニッケル層、純スズ層を順に形成した後、熱処理を施すことで製造することが挙げられる。熱処理の条件は、純ニッケル層中のNiと純スズ層中のSnとが合金化することで、スズとニッケルとを含む合金が形成されると共に、純スズ層が残存するように調整する。熱処理後の純ニッケル層がバリア層40として機能する。残存する純スズ層が純スズ層43として機能する。
本発明者らは、スズ系層41が合金部42を含む場合、はんだ付け後において、純ニッケルから構成されるバリア層40と純スズ層43との間にボイドが介在し難いとの知見を得た。そのため、合金部42を含むスズ系層41を備えるPCB端子1では、ボイドに起因する接続抵抗の増大が生じない。従って、第一端部側では、PCB端子1とプリント配線基板80との接続抵抗が低い。
《外側層》
第二端部側において、最表層として機能する外側層53は、純スズから構成される。純スズの詳細は上述の通りである。
純スズは、柔らかく変形し易い。そのため、第二端部側では、外側層53によって、PCB端子1が相手側端子に良好に接触できる。この点から、PCB端子1と相手側端子との接続抵抗が低減される。
《中間層》
上述の外側層53より基材2側に設けられる中間層52は、銅とスズとを含む銅スズ合金から構成される。この銅スズ合金は、代表的には、SnとCuとの二元合金であり、残部が不可避不純物である。この銅スズ合金は、Znを含んでもよい。
銅スズ合金から構成される中間層52は、上述のように基材2中のZnがスズ系層41に拡散することを低減する。この点から、第一端部側及び第二端部側において、銅スズ合金から構成される中間層52は、ウィスカの抑制に寄与する。
また、銅スズ合金は、純スズに比較して硬い。そのため、第二端部側では、中間層52によって、PCB端子1を相手側端子に容易に挿入することができる。本例では、中間層52を構成する銅スズ合金は、外側層53から部分的に露出されている。詳しくは、中間層52の表面側が凹凸になっている。中間層52の凸部が外側層53から露出する。この場合、PCB端子1の第二端部側の領域を相手側端子により容易に挿入することができる。そのため、作業者の負担が軽減される。
中間層52と外側層53とを順に備えるめっき層は、後述する多段めっき製法において、先めっきによる一次めっき層として、純スズ層を形成した後、又は純銅層、純スズ層を順に形成した後、熱処理を施すことで製造することが挙げられる。熱処理の条件は、基材2中のCu又は純銅層中のCuと、純スズ層中のSnとが合金化することで、銅スズ合金が形成されると共に、純スズ層が残存するように調整する。形成された銅スズ合金層が中間層52として機能する。残存する純スズ層が外側層53として機能する。
《下地層》
下地層50の構成材料は、例えば純ニッケル又はニッケル合金が挙げられる。
純ニッケルの詳細は上述の通りである。
ニッケル合金は、添加元素を含み、残部がNi及び不可避不純物からなり、Niを最も多く含む合金である。添加元素は、例えばSn、Zn、Cu等が挙げられる。
純ニッケル又はニッケル合金から構成される下地層50は、第一端部側及び第二端部側において、ウィスカの抑制に寄与する。
また、純ニッケル又はニッケル合金は、純スズ、銅スズ合金に比較して硬い。そのため、純ニッケル又はニッケル合金から構成される下地層50は、剛性に優れることで、めっき層3の耐摩耗性の向上に寄与する。更に、第二端部側では、下地層50は、相手側端子への挿入性の向上に寄与する。なお、下地層50は省略してもよい。
〈厚さ〉
《第一被覆部》
本例では、第一被覆部31のうち、厚膜部35の厚さは、薄膜部34の厚さに比較して、部分被覆層5の厚さだけ厚い。即ち、厚膜部35の厚さは、薄膜部34の厚さと、部分被覆層5の厚さとの合計厚さに実質的に等しい。また、本例では、薄膜部34の厚さは、全周層4の合計厚さに相当する。
《第二被覆部》
本例では、第二被覆部32の厚さは、部分被覆層5の厚さに相当する。そのため、第二被覆部32の厚さは、第一被覆部31の厚さに比較して、全周層4の合計厚さだけ薄い。この厚さの差に応じて、めっき層3は、基材2の長手方向に段差を有する(図1)。
《バリア層》
バリア層40の厚さは0.4μm以上が好ましい。上記厚さが0.4μm以上であれば、バリア層40によって、はんだつらら及びウィスカがより確実に抑制される。はんだつらら及びウィスカの抑制の観点から、上記厚さは0.5μm以上、1.0μm以上、1.3μm以上でもよい。バリア層40が0.4μm以上、好ましくは0.5μm以上、1.0μm以上の厚さを有するように、製造過程では、後述する多段めっき製法において、後めっきによる二次めっき層の厚さが最終的に調整される。バリア層40が純ニッケルから構成される場合、バリア層40の厚さは、上記二次めっき層の厚さと実質的に等しい。バリア層40が上述のように製造過程で合金化された銅スズ合金から構成される場合、バリア層40の厚さは、上記二次めっき層の厚さより薄くなる傾向がある。そのため、バリア層40が銅スズ合金から構成される場合の上記二次めっき層の厚さは、0.4μm超、好ましくは、0.5μm以上、1.0μm以上に調整するとよい。銅スズ合金から構成されるバリア層40の厚さが厚いほど、上述のZnの拡散が防止され易い。特に、はんだつららが長くなり難い。
バリア層40の厚さの上限は特に設けない。但し、バリア層40の厚さが厚いほど、上述の二次めっき層の厚さが厚くなる。本発明者らは、二次めっき層がある程度厚いと、好ましくない化合物等が生成されることで、バリア層40が適切に形成され難いとの知見を得た。また、二次めっき層が厚いことで、めっき時間が長くなる。更に、バリア層40が厚いほど、PCB端子1が大型になる。はんだつらら及びウィスカの抑制、製造性、小型化の観点から、上記厚さは、例えば3.0μm以下が挙げられる。
バリア層40の厚さが例えば0.4μm以上3.0μm以下であれば、PCB端子1は、はんだつらら及びウィスカを良好に抑制できる上に、小型であり、製造性にも優れる。
バリア層40の厚さは、蛍光X線膜厚計による成分分析を利用して測定することが挙げられる。測定点は、上述の観察基準位置からとる。
又は、バリア層40の厚さは、上記観察基準位置で切断した断面を顕微鏡で観察した像を用いて測定してもよい。この場合、観察像において、バリア層40の厚さの測定点を複数とる。例えば、測定点は3点以上とる。バリア層40の厚さは、複数の厚さの平均値とする。
《純スズ層》
純スズ層43の厚さは、例えば0.5μm以上が挙げられる。上記厚さが0.5μm以上であれば、PCB端子1の第一端部側の領域とはんだとが良好に濡れる。良好なはんだ濡れ性の観点から、上記厚さは例えば0.6μm以上、0.8μm以上でもよい。更に、上記厚さが1.0μm以上であれば、PCB端子1の第一端部側の領域とはんだとがより確実に濡れる。
純スズ層43の厚さの上限は特に設けない。但し、純スズ層43の厚さが厚いほど、PCB端子1が大型になる。また、めっき時間が長くなる。小型化、製造性の観点から、上記厚さは、例えば3.9μm以下、3.5μm以下が挙げられる。
純スズ層43の厚さが例えば0.5μm以上3.9μm以下、更には1.0μm以上3.5μm以下であれば、PCB端子1は、はんだ濡れ性に優れる上に、小型であり、製造性にも優れる。
《外側層》
外側層53の厚さは、例えば0.3μm以上が挙げられる。上記厚さが0.3μm以上であれば、PCB端子1の第二端部側の領域と相手側端子との接触面積が適切に確保される。その結果、PCB端子1と相手側端子との接続抵抗が低くなり易い。接続抵抗の低下の観点から、上記厚さは例えば0.4μm以上、0.7μm以上、更には1.0μm以上でもよい。
外側層53の厚さの上限は特に設けない。但し、外側層53の厚さが厚いほど、PCB端子1が大型になる。また、めっき時間が長くなる。小型化、製造性の観点から、上記厚さは例えば2.0μm以下、1.8μm以下が挙げられる。
外側層53の厚さが例えば0.3μm以上2.0μm以下であれば、PCB端子1は、接続抵抗を低くし易い上に、小型であり、製造性にも優れる。
《中間層》
中間層52の厚さは、例えば0.1μm以上が挙げられる。上記厚さが0.1μm以上であれば、PCB端子1の第二端部側の領域を相手側端子に容易に挿入することができる。また、第二端部側では、外側層53の表面にウィスカが生じ難い。相手側端子への良好な挿入性、ウィスカの抑制の観点から、上記厚さは例えば0.2μm以上でもよい。
中間層52の厚さの上限は特に設けない。但し、中間層52の厚さが厚いほど、PCB端子1が大型になる。また、熱処理時間が長くなる。小型化、製造性の観点から、上記厚さは例えば2.0μm以下、1.8μm以下が挙げられる。
中間層52の厚さが例えば0.1μm以上2.0μm以下であれば、PCB端子1は、相手側端子への挿入性に優れる上に、小型であり、製造性にも優れる。
《下地層》
下地層50の厚さは、例えば0.3μm以上4.0μm以下、更には0.5μm以上2.0μm以下が挙げられる。
〈ウィスカ〉
第一被覆部31には、ウィスカの数が少ないことが望ましい。特に、薄膜部34を含めて第一被覆部31には、ウィスカが実質的に存在しないことが望ましい。
ここでのウィスカは、スズからなる突起物であって、JIS C 60068−2−82:2009に規定される比較的長い突起物、例えば長さ10μm以上の針状の突起物である。なお、スズからなる突起物として、ノジュールと呼ばれる球状の突起物がある。ノジュールは、比較的短い突起物である。ノジュールが存在していても、ウィスカが少なければ、好ましくは存在しなければ、上述の短絡が生じ難い。そのため、ノジュールは許容される。しかし、ノジュールも存在しないことが好ましい。
[コネクタ]
以下、主に図4を参照して、実施形態のコネクタを説明する。
実施形態のコネクタ6は、実施形態のPCB端子1を備える。代表的には、コネクタ6は、複数のPCB端子1と筐体60とを備えるオスコネクタである。各PCB端子1は、例えばL字状に屈曲された状態で筐体60に保持される。
筐体60は、樹脂等の電気絶縁材料からなる成形体である。筐体60は、底部と周壁部とを有する。底部には、図示しない複数の貫通孔が整列状態で設けられる。各貫通孔に複数のPCB端子1が圧入されることで、底部はPCB端子1を保持する。底部に保持された各PCB端子1は、図4の紙面上下方向及び紙面垂直方向にそれぞれ、所定の間隔をあけて並ぶ。周壁部は、底部の周縁から立設されて環状に連続する。底部と周壁部とで囲まれる内部空間には、相手側端子を備える相手側コネクタ、例えば後述する図5に示すコネクタ76が挿入される。なお、図4、後述する図6は、筐体60の一部を切り欠いて示す。
各PCB端子1において、第一被覆部31を備える第一端部側の領域は筐体60外に露出される。各PCB端子1において、第二被覆部32を備える第二端部側の領域は筐体60の内部空間に配置される。図4は、基材2において第二被覆部32を備える第一面21及び第二面22が上面、下面となるように、各PCB端子1が筐体60に保持された状態を例示する。コネクタ76が上記内部空間に挿入されると、第二被覆部32は相手側端子に接触する。この接触により、PCB端子1と相手側端子とは電気的に接続される。
コネクタ6におけるPCB端子1の数、筐体60の底部に対するPCB端子1の配置位置、筐体60の形状、筐体60の構成材料等は適宜選択できる。
[コネクタ付きワイヤーハーネス]
以下、主に図5を参照して、実施形態のコネクタ付きワイヤーハーネスを説明する。
実施形態のコネクタ付きワイヤーハーネス7は、実施形態のコネクタ6と、ワイヤーハーネス70とを備える。PCB端子1における第二被覆部32(図4)が設けられた第二端部側の領域には、ワイヤーハーネス70が接続される。PCB端子1における第一被覆部31(図4)が設けられた第一端部側の領域は、プリント配線基板80に接続される。コネクタ6によって、ワイヤーハーネス70の一端は、プリント配線基板80に電気的に接続される。ワイヤーハーネス70の他端は、プリント配線基板80に制御される図示しない電子機器に電気的に接続される。
ワイヤーハーネス70は、一つ又は複数の電線71と、電線71の各端部に取り付けられるコネクタ74,75とを備える。
電線71は、導体と、電気絶縁層とを備える。電気絶縁層は、導体の外周を覆う。
導体は、代表的には、銅、銅合金、アルミニウム、アルミニウム合金等の導電性材料から構成される。
電気絶縁層は、樹脂等の電気絶縁材料から構成される。
コネクタ74,75には、適宜なオスコネクタ、メスコネクタが利用できる。
コネクタ付きワイヤーハーネス7は、図5に例示するようにワイヤーハーネス70のコネクタ74と実施形態のコネクタ6との間に別のコネクタ76を備えてもよい。例えば、コネクタ75がオスコネクタであり、コネクタ76がメスコネクタであることが挙げられる。
[コントロールユニット]
以下、主に図6を参照して、実施形態のコントロールユニットを説明する。
実施形態のコントロールユニット8は、実施形態のコネクタ6、又は実施形態のコネクタ付きワイヤーハーネス7(図5)と、プリント配線基板80とを備える。PCB端子1における第一被覆部31が設けられた第一端部側の領域とプリント配線基板80とは、はんだ85によって接続される。図6に示すコントロールユニット8は、実施形態のコネクタ6を備える。実施形態のコネクタ付きワイヤーハーネス7を備えるコントロールユニット8は、図5の二点鎖線を参照するとよい。
プリント配線基板80は、複数のスルーホール81を備える。スルーホール81にはPCB端子1の第一端部側の領域が挿入される。スルーホール81に挿入された各PCB端子1の第一端部の先端は、プリント配線基板80の表面から突出される。PCB端子1の第一端部側の領域とスルーホール81とがはんだ85によって導通する。なお、図6は、プリント配線基板80の一部を切り欠いて示す。また、図6は、代表して一つのスルーホール81の断面のみを示す。
プリント配線基板80は、PCB端子1の第二端部側の領域に接続されるワイヤーハーネス70によって、ワイヤーハーネス70のコネクタ74側に接続される電子機器を制御する。なお、プリント配線基板80は図示しないケースに収納される。
プリント配線基板80は、例えば、エンジンの燃料噴射及びエンジンの点火の少なくとも一方の制御を行う制御回路88を備えることが挙げられる。制御回路88は、プリント配線基板80に設けられる図示しない回路パタンと、プリント配線基板80に搭載される図示しない電子部品等とを含む。このようなプリント配線基板80を備えるコントロールユニット8は、エンジンコントロールユニットと呼ばれる。エンジンコントロールユニットは、多数、例えば200以上、更に250以上のPCB端子1を備えることがある。エンジンコントロールユニット以外のコントロールユニット8でも、多数のPCB端子1を備えることがある。
(主な効果)
実施形態のPCB端子1は、第一端部側において、バリア層40によって、はんだつらら及びウィスカを抑制できる。そのため、特に、上述の多数のPCB端子1を備える用途において、隣り合うPCB端子1の第一端部同士がはんだつららによって短絡すること、及びウィスカによって短絡することを防止することができる。
また、実施形態のPCB端子1は、第一端部側において、純スズ層43によって、はんだ濡れ性に優れる。更に、実施形態のPCB端子1は、第二端部側において、相手側端子への挿入性に優れる。第二被覆部32によって、PCB端子1と相手側端子との接続抵抗も低減できる。
実施形態のコネクタ6、実施形態のコネクタ付きワイヤーハーネス7、実施形態のコントロールユニット8は、実施形態のPCB端子1を備えることで、PCB端子1の第一端部側において、はんだつらら及びウィスカを抑制できる。そのため、特に、コネクタ6が多数のPCB端子1を備える多極コネクタである場合でも、隣り合うPCB端子1の第一端部同士がはんだつららによって短絡すること、及びウィスカによって短絡することが防止される。
また、コネクタ6が多極コネクタである場合でも、各PCB端子1の第一端部とプリント配線基板80とがはんだによって良好に接続される。更に、コネクタ6が多極コネクタである場合でも、各PCB端子1が各相手側端子に入り易い。そのため、作業者は、コネクタ6と相手側コネクタとを容易に接続できる。
(PCB端子の製造方法)
以下、図7を適宜参照して、PCB端子の製造方法の一例を説明する。
実施形態のPCB端子1は、例えば、以下のように製造することが挙げられる。まず、いわゆる先めっき法によってめっき付き基材を成形する。得られためっき付き基材の第一端部側の領域にのみ、二次めっき層を形成する。めっき付き基材の第二端部側の領域には、二次めっき層を形成しない。二次めっき層の形成後、熱処理を行う。
上記の製造方法、即ち多段めっき製法は、以下の知見に基づくものである。
先めっき法では、めっき層の厚さが均一的になり易い。しかし、先めっき法で得られる成形体では、打ち抜きによる切断面が生じる。切断面では、基材が露出される。この基材の露出箇所によって、上記成形体は、はんだ濡れ性に劣る。
上記成形体のうち、上記切断面を含めて、基材の第一端部側の領域のみを覆うように純スズ層を更に形成すれば、はんだ濡れ性が高められる。しかし、基材の構成材料がZnを20質量%超含む銅合金である場合、純スズ層にはんだを付けると、はんだつららが生じ易い。また、最表層である純スズ層にウィスカが生じ易い。これに対し、純スズ層の下層にバリア層40が有れば、はんだつらら及びウィスカが生じ難い、好ましくは実質的に生じない。また、二次めっき層の形成後、熱処理を施すと、バリア層40が良好に形成されて好ましい。
以上の知見から、多段めっき製法は、以下の成形工程と、二次めっき工程と、熱処理工程とを備えることが挙げられる。
〈成形工程〉
この工程は、めっき付き板91を所定の形状に打ち抜いて、複数の棒状部920が並列された成形材92を作製する工程である。
〈二次めっき工程〉
この工程は、各棒状部920の第一端部側の領域に、二次めっき層931を形成する工程である。
〈熱処理工程〉
この工程は、二次めっき層931を備える部分めっき材93に熱処理を施す工程である。
以下、各工程を詳細に説明する。
〈成形工程〉
成形工程では、いわゆる先めっき法によって成形材92を製造する。
《めっき付き板》
成形工程において用いるめっき付き板91は、素材板90と、図示しない一次めっき層とを備える。図7は、素材板90、めっき付き板91として、コイル状に巻き取られた長尺な板材を示す。
素材板90の構成材料は、20質量%超の亜鉛を含む銅合金である。この銅合金の詳細は、上述の(基材)〈組成〉の項を参照するとよい。
一次めっき層は、純スズから構成される純スズ層を備える。一次めっき層は、純スズ層のみでもよいが、純スズ層以外の層を含んでもよい。純スズ層以外の層は、例えば、上述の銅スズ合金から構成される中間層、下地層等が挙げられる。一次めっき層の具体例として、下地層50と、中間層52と、外側層53とを備えることが挙げられる。各層の組成及び厚さの詳細は上述の通りである。
めっき付き板91は、公知の製造方法によって製造することが挙げられる。一次めっき層は、各種のめっき法、代表的には電気めっき法によって形成することが挙げられる。めっき条件は、各層の厚さが所定の厚さとなるように調整するとよい。中間層52と、外側層53とを備えるめっき付き板91は、純スズ層を形成した後、熱処理を施すことで製造できる。熱処理条件は、公知の条件を参照するとよい。
《成形材》
成形材92は、複数の棒状部920と連結部925とを備える。
複数の棒状部920は、各棒状部920の軸が平行するように、所定の間隔をあけて並列される。連結部925は、隣り合う棒状部920を接続する。代表的には、連結部925は、棒状部920の長手方向の中心位置及びその近傍に設けられる。
各棒状部920において隣り合う棒状部920同士が向かい合う箇所では、連結部925の形成箇所を除いて、素材板90が露出される。各棒状部920の表裏面、即ち第一面と、第一面に向かい合う第二面とはそれぞれ、一次めっき層を備える。
成形材92は、公知のプレス成形法によって製造することが挙げられる。代表的には、各棒状部920の各端部において、各棒状部920の軸に直交する平面で切断した断面形状は、図3に示す長方形状が挙げられる。上記断面形状が長方形状である成形材92は、打ち抜き加工によって容易に成形できる。
〈二次めっき工程〉
二次めっき工程では、先めっき法による成形材92に対して、部分的にめっきを施して、二次めっき層931を形成する。即ち、部分的な後めっき法を行う。
詳しくは、成形材92において各棒状部920の第一端部側の領域に二次めっき層931を形成する。各棒状部920の第二端部側の領域には、二次めっき層931を形成しない。そのため、各棒状部920の第二端部側の領域では、素材板90が露出された領域と、一次めっき層を備える領域とが各棒状部920の周方向の異なる位置に存在する。
二次めっき層931は、各棒状部920の第一端部側の領域において、各棒状部920の周方向の全周を覆うように形成する。その結果、各棒状部920の第一端部側の領域では、二次めっき層931は、素材板90が露出された領域に接して設けられる第一被覆箇所と、素材板90ではなく一次めっき層に接して設けられる第二被覆箇所とを備える。第一被覆箇所と第二被覆箇所とは、各棒状部920の周方向の異なる位置に存在する。第一被覆箇所は、最終的に上述の薄膜部34を構成する。第二被覆箇所は、最終的に上述の厚膜部35を構成する。
二次めっき層931は、内側から順に、第一層と、第二層とを備える。第一層の構成材料は、純ニッケル、又は純銅である。第二層の構成材料は、純スズである。第一層は、主として、バリア層40を形成するために設けられる。第二層は、主として、純スズ層43を形成するために設けられる。
第一層の構成材料が純ニッケルである場合、最終的に、純ニッケルから構成されるバリア層40を備えるPCB端子1が製造される。また、後述する熱処理によって、合金部42を含むスズ系層41を備えるPCB端子1が製造される。
第一層の構成材料が純銅である場合、後述する熱処理によって、最終的に、銅スズ合金から構成されるバリア層40を備えるPCB端子1が得られる。
二次めっき層931は、各種のめっき法、代表的には電気めっき法によって形成することが挙げられる。めっき条件は、後述する熱処理後において、バリア層40が所定の厚さを有するように調整するとよい。なお、二次めっき層931の形成前に、脱脂、酸洗浄等の前処理が行われてもよい。
特に、純ニッケルから構成されるバリア層40を形成する場合、二次めっき層931のうち、純ニッケル層の厚さは、例えば0.5μm以上3.0μm以下が挙げられる。
ここで、本発明者らは、二次めっき層931として設けられる純ニッケル層の厚さが0.2μm以下と薄い場合、はんだつららが長くなり易いとの知見を得た。この理由の一つとして、熱処理によって、上記純ニッケル層中のNiが純スズ層又は基材2に拡散することで、純ニッケルから構成されるバリア層40が実質的に残存しなくなる、と考えられる。上記純ニッケル層の厚さが厚いほど、純ニッケルから構成されるバリア層40が厚く残存し易い。しかし、上記純ニッケル層の厚さが例えば5.0μm超と厚い場合、一次めっき層中のSnによって、ニッケルめっき液中に好ましくない化合物が生じることが考えられる。この理由の一つとして、Snが両性金属であることが挙げられる。また、上記純ニッケル層の厚さが厚いほど、上記純ニッケル層の表面に凹凸が生じ易いと考えられる。上記凹凸によって、化合物の生成が促進され得ると考えられる。更に、上記純ニッケル層の厚さが厚いほど、成形材92がニッケルめっき液中に浸漬される時間が長くなる。このことからも、化合物が生じ易いと考えられる。化合物が純ニッケル層又は純スズ層に含まれることで、最終的に適切なバリア層40が形成されないことが危惧される。従って、二次めっき層931における純ニッケル層の厚さは、0.2μmを超えると共に、ある程度薄いことが好ましいと考えられる。
〈熱処理工程〉
銅スズ合金から構成されるバリア層40を形成する場合、純銅層中のCuと純スズ層中のSnとを合金化するために、熱処理を行うことが必要である。一方、純ニッケルから構成されるバリア層40を形成する場合、熱処理は省略できる。しかし、本発明者らは、純ニッケルから構成されるバリア層40を形成する場合、二次めっき層931の形成後に熱処理を施すと、熱処理を施さない場合より、はんだ付け後においてバリア層40と純スズ層43との間にボイドが生じ難い、との知見を得た。詳しくは、二次めっき後、熱処理を施さない場合、はんだ付け後において、純ニッケルから構成されるバリア層40と純スズ層43との間にボイドが有った。しかし、二次めっき後、熱処理を施す場合、上述のようにボイドが無かった。ボイドが無い理由の一つとして、熱処理によって低融点の合金が形成されており、はんだ付け時の加熱温度によって、溶融した上記低融点の合金がボイドを埋めたと推測される。ボイドが無ければ、ボイドに起因する電気的抵抗の増大が生じない。結果として、接続抵抗の増大が生じ難い。また、ボイドが無ければ、ボイドに起因してめっき層が剥がれることもない。そこで、多段めっき製法は、二次めっき層931の形成後、熱処理を行う。
熱処理温度は、上述の合金化が生じる範囲で適宜選択できる。熱処理温度が高いほど、合金化し易い。そのため、第一端部側では、合金部42が存在し易い。また、ボイドが生じ難い、好ましくは実質的に生じない。第二端部側では、中間層52の厚さが厚くなり易い。そのため、PCB端子1は、相手側端子への挿入性に優れる。
但し、熱処理温度が高いほど、第一端部側では、純スズ層の残存厚さが小さくなる。そのため、はんだ濡れ性が低下し得る。第二端部側では、一次めっき層、特に純スズ層が溶融し易い。この溶融によって、局所的に厚い箇所、即ち肥大箇所が生じ得る。肥大箇所が生じれば、相手側端子への挿入性が低下する。従って、熱処理温度は、第一端部側では、純スズ層が適切に残存すると共に、第二端部側では、一次めっき層が溶融され難い温度であることが好ましい。
具体的な熱処理温度は、スズの融点未満が挙げられる。スズの融点は、約232℃である。上述の一次めっき層の溶融の防止、及び良好なはんだ濡れ性の観点から、熱処理温度は、例えば225℃以下、220℃以下でもよい。良好な合金化の観点から、熱処理温度は150℃以上、更には180℃超、190℃以上、200℃以上が挙げられる。
熱処理温度の保持時間は、棒状部920の大きさ等に応じて適宜選択できる。例えば、保持時間は5秒以上60秒以下が挙げられる。所定の保持時間が経過したら、加熱をやめて、熱処理工程を終了する。
熱処理工程を経て得られる熱処理材94は、棒状部920の第一端部側の領域に、二次めっき層931から製造された熱処理層941を備える。熱処理層941は、純ニッケル又は銅スズ合金から構成されるバリア層40と、純スズから構成される純スズ層43とを備える。バリア層40が純ニッケルから構成される場合、バリア層40の上には、純スズ層43及び合金部42を含むスズ系層41が設けられる。バリア層40が銅スズ合金から構成される場合、スズ系層41は実質的に純スズ層43から構成される。
〈その他の工程〉
熱処理材94における連結部925を切断して、隣り合う棒状部920を切り離すことで、実施形態のPCB端子1が得られる。棒状部920の第一端部側の熱処理層941は、第一被覆部31を構成する。棒状部920の第二端部側の領域において、一次めっき層は、第二被覆部32を構成する。
[試験例1]
上述の多段めっき製法を用いてPCB端子を作製して、スズの突起物の数、はんだ付けの良否を調べた。
(試料の作製)
この試験では、二次めっき層の種類を異ならせることで、PCB端子の両端部のうち、第一端部に設けられる全周層の種類が異なる試料を作製した。
試料の製造過程の概略を述べる。
一次めっき層が形成されためっき付き板を所定の形状に打ち抜くことで、複数の棒状部と連結部とを有する成形材を作製する。成形材において、並列される各棒状部の一端側の領域に、各棒状部の周方向の全周を覆うように二次めっき層を形成する。二次めっき後、二次めっき層を備える部分めっき材に熱処理を施す。熱処理後、隣り合う棒状部をつなぐ連結部を切断することで、PCB端子が得られる。熱処理温度は、210℃である。熱処理の保持時間は、30秒である。
めっき付き板は、銅合金板の表裏面、即ち第一面及び第一面に向かい合う第二面のそれぞれに一次めっき層を備える。一次めっき層は、内側から順に、純ニッケルから構成される下地層、銅スズ合金から構成される中間層、純スズから構成される外側層を備える。中間層を構成する銅スズ合金が外側層から部分的に露出されている。
銅合金板は、JIS合金番号C2600の黄銅から構成される板である。銅合金板の厚さは、0.64mmである。
試料No.1では、二次めっき層として、基材側から順に、純ニッケル層、純スズ層を形成した。二次めっき層のうち、純ニッケル層の厚さは1.34μmである。純ニッケル層は、基材のうち、露出される面に直接設けられている。純スズ層は、上記純ニッケル層に接して設けられている。
試料No.101では、二次めっき層として、純スズ層のみを形成した。純スズ層は、基材のうち、露出される面に直接設けられている。
(PCB端子の構造)
作製された各試料のPCB端子は、棒状の基材と、基材の所定の領域を覆うめっき層とを備える。
各試料のPCB端子を第一端部から1mmの地点、即ち観察基準位置で切断して断面をとり、基材及びめっき層の構造を確認した。観察は、電子顕微鏡を用いて行った。
各試料のPCB端子において、基材の断面形状は、正方形状である。正方形の一辺の長さは、0.64mmである。
各試料のPCB端子において、第一端部側のめっき層は、全周層を備える。また、第一端部側のめっき層は、基材の周方向の異なる位置に厚膜部と薄膜部とを備える。薄膜部は、全周層の一部から構成される。ここでは、薄膜部は、基材の外周面を構成する四面のうち、向かい合う二面を覆う。厚膜部は、全周層の残部と、上述の一次めっき層とを備える。ここでは、厚膜部は、基材の外周面を構成する四面のうち、薄膜部が設けられていない残りの二面を覆う。
各試料のPCB端子において、第二端部側では、基材の周方向の一部のみがめっき層で覆われる。基材の周方向の残部は、めっき層を有さず、露出されている。第二端部側のめっき層は、基材の外周面を構成する四面のうち、向かい合う二面であって、第一端部側では厚膜部が設けられている二面に設けられている。第二端部側のめっき層は、上述の一次めっき層に相当する。また、中間層を構成する銅スズ合金が外側層から部分的に露出されている。
(めっき層の組成)
上述の断面において、全周層の組成を確認した。成分分析は、オージェ電子分光法(AES)によって行った。
試料No.1では、全周層のうち、基材に接して設けられる箇所は、基材側から順に、純ニッケル層、純スズ層を備える。純スズ層において純ニッケル層に接する箇所は、スズとニッケルとを含む合金部を含む。また、試料No.1において、全周層を備える第一端部側の最表面は純スズ層によって構成されている。
市販の蛍光X線膜厚計を用いて、試料No.1のPCB端子について、全周層中の純ニッケル層の厚さ、純スズ層の厚さを測定した。純ニッケル層の厚さは1.34μmである。純スズ層の厚さは3.0μmである。
試料No.101では、全周層のうち、基材に接して設けられる箇所は、純ニッケル層を備えていない。また、試料No.101において、全周層を備える第一端部側の最表面は純スズ層によって構成される。
(スズの突起物の数)
各試料のPCB端子において、基材の第一端部側に設けられた純スズ層の表面に生じたスズの突起物の数を測定した。
スズの突起物の数の測定は、以下のように行う。
各試料のPCB端子に、以下の温湿サイクルを施して、試験片を作製する。試料ごとに複数の試験片を作製する。
〈温湿サイクルの条件〉
各試験片を以下の高温多湿条件の環境に保持した後、以下の標準条件の環境に保持することを1サイクルとする。上記のサイクルを5サイクル繰り返す。
高温多湿条件は、温度が85℃であり、湿度が85%であり、保持時間が200時間である。
標準条件は、温度が25℃であり、湿度が50%であり、保持時間が24時間である。
5サイクル後の各試験片について、基材の第一端部側の領域に設けられた純スズ層の表面を市販のマイクロスコープで観察する。観察領域は、上記純スズ層のうち、上述の薄膜部を構成する箇所であって、以下の所定の範囲から選択する。上記所定の範囲は、PCB端子の第一端部からPCB端子の長手方向に沿って0.5mm以上1.5mm以下までの範囲である。
マイクロスコープの観察像から所定の大きさの観察視野をとり、各試験片について、観察視野中のウィスカの数を数える。
観察視野は、一辺の長さが0.35mmである正方形とする。観察倍率は、10μmオーダーのウィスカが測定可能なように調整する。
(はんだ付けの良否)
各試料のPCB端子において、基材の第一端部側の領域にはんだ付けを行った後、はんだつららの長さ(mm)を調べた。はんだ付けに用いるはんだは、鉛フリーはんだ合金である。
はんだつららの長さの測定は、以下のように行う。
各試料のPCB端子において、第一端部側の領域を市販のマイクロスコープで拡大して観察する。この観察像を用いて、はんだつららの長さを測定する。はんだつららの長さは、PCB端子の第一端部から、はんだつららの先端までの距離とする。PCB端子の第一端部の位置は、はんだ付けを行っていないPCB端子の第一端部の位置を基準として設定する。はんだつららの長さが短いほど、はんだ付けが良好になされているといえる。
(結果)
全周層に純ニッケル層を有していない試料No.101では、255個の試験片中、49個の試験片にウィスカが生じた。ウィスカが生じた試験片のうち、36個の試験片では、ウィスカの長さが50μm以下であった。しかし、残りの試験片では、ウィスカの長さが50μm超であった。ウィスカの長さが100μm以上である試験片もあった。
これに対し、全周層に純ニッケル層を有する試料No.1では、10個の試験片中、全ての試験片にウィスカが生じなかった。
また、全周層に純ニッケル層を有していない試料No.101では、はんだつららの長さが0.77mmであった。
これに対し、全周層に純ニッケル層を有する試料No.1では、はんだつららが生じなかった。
このような結果が得られた理由の一つとして、試料No.1は、純スズ層の下層に純ニッケル層を備えることで、基材中のZnに起因するウィスカの発生、はんだつららの成長が抑えられたと考えられる。試料No.101では、基材中のZnが純スズ層に拡散して、純スズ層がZnを含むことで、ウィスカ及びはんだつららが発生し易くなったと考えられる。
以上のことから、基材の第一端部側に全周層を備えると共に、全周層が純ニッケル層を含むことで、ウィスカの発生を抑制できること、及びはんだつららが実質的に生じないことが示された。また、ウィスカ及びはんだつらら等のはんだ付け不良を抑制できるPCB端子は、上述の多段めっき製法を利用することで製造できることが示された。
その他、試料No.201として、二次めっき後、熱処理を施さないPCB端子を作製した。試料No.201は、試料No.1に対して、二次めっき後、熱処理を施さないことを除いて、試料No.1と同様にして作製した。試料No.201のPCB端子について、はんだ付け後にめっき層を確認した。その結果、純ニッケル層と純スズ層の間にボイドが見られた。一方、試料No.1のPCB端子では、純ニッケル層と純スズ層の間にボイドが無かった。このことから、二次めっき後、熱処理を施すことが好ましいことが示された。
参考例として、全周層に純ニッケル層を有さず、かつ厚さが4.0μmの純スズ層を有するPCB端子を作製した。この参考例のPCB端子では、はんだつららの長さが0.7mm以上であった。このことから、はんだつららを抑制するためには、二次めっき層として、純ニッケル層を形成することが好ましいことが示された。
[試験例2]
棒状の基材の第一端部側に全周層を備えるPCB端子であって、全周層に備えられる純ニッケル層の厚さ、銅スズ合金層の厚さが異なるPCB端子を作製して、はんだ付けの良否を調べた。
(試料の作製)
この試験では、試験例1の試料No.1と同様に、多段めっき製法を用いて、第一端部側に全周層を備えるPCB端子を作製した。基本的な製造条件は、試験例1と同様である。また、この試験で用いた銅合金板は、試験例1と同様である。
試料No.2からNo.4,No.102では、二次めっき層として、基材側から順に、純ニッケル層、純スズ層を形成した。純ニッケル層は、基材のうち、露出される面に直接設けられている。純スズ層は、上記純ニッケル層に接して設けられている。
純ニッケル層の厚さは、試料No.2からNo.4の順に、0.41μm、0.61μm、0.78μmである。
試料No.102の純ニッケル層の厚さは、0.30μmである。
純ニッケル層の厚さ、後述する純銅層の厚さは、市販の蛍光X線膜厚計を用いて測定した。
試料No.11,No.103では、二次めっき層として、基材側から順に、純銅層、純スズ層を形成した。純銅層は、基材のうち、露出される面に直接設けられている。純スズ層は、上記純銅層に接して設けられている。
試料No.11の純銅層の厚さは、1.0μmである。
試料No.103の純銅層の厚さは、0.20μmである。
(PCB端子の構造)
試験例1と同様にして、各試料のPCB端子の断面をとり、基材及びめっき層の構造を確認した。
試料No.2からNo.4、No.11のPCB端子の基本的な構造は、試験例1の試料No.1と同様の構造である。
(めっき層の組成)
上述の断面において、試験例1と同様にして、全周層の組成を確認した。
試料No.2からNo.4では、全周層のうち、基材に接して設けられる箇所は、基材側から順に、純ニッケル層、純スズ層を備える。純スズ層において純ニッケル層に接する箇所は、スズとニッケルとを含む合金部を含む。全周層を備える第一端部側の最表面は純スズ層によって構成されている。
更に、試料No.2からNo.4のPCB端子について、市販の蛍光X線膜厚計を用いて、純ニッケル層の厚さ、純スズ層の厚さを測定した。
いずれの試料においても、純ニッケル層の厚さは0.4μm以上である。
いずれの試料においても、純スズ層の厚さは2.0μmである。
試料No.11では、全周層のうち、基材に接して設けられる箇所は、銅スズ合金から構成される。この銅スズ合金は、実質的にCuとSnとの二元合金である。また、銅スズ合金層の表面は、Znを実質的に含まない。銅スズ合金層の厚さは、0.5μmである。純スズ層の厚さは2.0μmである。
試料No.102では、全周層のうち、基材に接して設けられる箇所は、純ニッケル層を備えていない。試料No.102では、二次めっき後の熱処理中に純ニッケル層中のNiが純スズ層又は基材に拡散することで、純ニッケル層が残存しなかったと考えられる。
試料No.103では、全周層のうち、基材に接して設けられる箇所は、銅スズ合金から構成される。この銅スズ合金層の厚さは、0.2μm未満である。
(結果)
試験例1と同様にして、はんだつららの長さを測定した。
全周層に純ニッケル層を有していない試料No.102では、はんだつららの長さが0.77mmであった。これに対し、全周層に純ニッケル層を有する試料No.2からNo.4では、はんだつららが生じなかった。
このことから、基材の第一端部側に全周層を備えると共に、全周層が純ニッケル層を含むことで、はんだつららが実質的に生じないことが示された。特に、純ニッケル層の厚さが0.4μm以上であれば、はんだつららが実質的に生じない。また、はんだつららが実質的に生じないPCB端子は、上述の多段めっき製法を利用する場合に、二次めっき層における純ニッケル層の厚さが0.3μm超であることが好ましいことが示された。
一方、試料No.103では、はんだつららの長さが0.5mmであった。これに対し、全周層に銅スズ合金層を有する試料No.11では、はんだつららの長さが0.1mmであり、試料No.103より短い。試料No.103では、はんだつららが長くなった理由の一つとして、めっき後の熱処理中に、基材中のZnが純スズ層に拡散することで、純スズ層がZnを含むことが考えられる。
このことから、棒状の基材の第一端部側に全周層を備えると共に、全周層が銅スズ合金層を含むことで、はんだつららを短くできることが示された。特に、銅スズ合金層がある程度厚ければ、好ましくは0.5μm以上であれば、はんだつららが短くなると考えられる。銅スズ合金層の厚さを厚くするためには、二次めっき層における純銅層の厚さがある程度厚ければよい。以上のことから、はんだつららを短くできるPCB端子は、上述の多段めっき製法を利用する場合に、二次めっき層における純銅層の厚さが0.3μm超であることが好ましいことが示された。
なお、試験例1と同様にして、ウィスカの個数を調べた。その結果、試料No.2からNo.4、No.11では、作製した全ての試験片にウィスカが生じなかった。
本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
例えば、試験例1,2の基材の組成、基材の大きさ、めっき層の組成や厚さ、熱処理条件等を適宜変更できる。
1 PCB端子
2 基材
21 第一面、22 第二面、23 第三面、24 第四面
3 めっき層
31 第一被覆部、32 第二被覆部、34 薄膜部、35 厚膜部
4 全周層
40 バリア層、41 スズ系層、42 合金部、43 純スズ層
5 部分被覆層
50 下地層、52 中間層、53 外側層
6 コネクタ
60 筐体
7 コネクタ付きワイヤーハーネス
70 ワイヤーハーネス、71 電線、74,75,76 コネクタ
8 コントロールユニット
80 プリント配線基板、81 スルーホール、85 はんだ
88 制御回路
90 素材板、91 めっき付き板、92 成形材
93 部分めっき材、94 熱処理材
920 棒状部、925 連結部
931 二次めっき層、941 熱処理層

Claims (9)

  1. 棒状の基材と、前記基材の所定の領域を覆うめっき層とを備えるPCB端子であって、
    前記基材の構成材料は、20質量%超の亜鉛を含む銅合金であり、
    前記めっき層は、第一被覆部と第二被覆部とを備え、
    前記第一被覆部は、前記基材の両端部のうち、第一端部側の領域において前記基材の周方向の全てを覆う全周層を備え、
    前記第二被覆部は、前記基材の前記両端部のうち、第二端部側の領域において前記基材の周方向の一部を覆い、
    前記全周層は、スズ系層とバリア層とを備え、
    前記スズ系層は、前記第一被覆部の最表面を構成する純スズ層を備え、
    前記バリア層の構成材料は、純ニッケル、又は銅とスズとを含む銅スズ合金である、
    PCB端子。
  2. 前記バリア層の構成材料は、純ニッケルであり、
    前記スズ系層は、前記バリア層に接する合金部を含み、
    前記合金部の構成材料は、スズとニッケルとを含む合金である、請求項1に記載のPCB端子。
  3. 前記バリア層の厚さは、0.4μm以上である、請求項1又は請求項2に記載のPCB端子。
  4. 前記第一被覆部は、前記基材の周方向の異なる位置に、薄膜部と厚膜部とを備え、
    前記薄膜部は、前記全周層の一部から構成され、
    前記厚膜部は、前記全周層の残部と、前記全周層より前記基材側に設けられる部分被覆層とを備え、
    前記部分被覆層は、前記基材の前記第二端部側の領域に延設されており、
    前記第二被覆部は、前記部分被覆層における延設箇所から構成される、請求項1から請求項3のいずれか1項に記載のPCB端子。
  5. 前記部分被覆層は、中間層と外側層とを備え、
    前記中間層の構成材料は、スズと銅とを含む銅スズ合金であり、
    前記外側層の構成材料は、純スズであり、
    前記中間層を構成する銅スズ合金が前記外側層から部分的に露出されている、請求項4に記載のPCB端子。
  6. 請求項1から請求項5のいずれか1項に記載のPCB端子を備える、
    コネクタ。
  7. 請求項6に記載のコネクタと、ワイヤーハーネスとを備え、
    前記ワイヤーハーネスは、前記PCB端子における前記第二端部側の領域に接続される、
    コネクタ付きワイヤーハーネス。
  8. 請求項6に記載のコネクタ、又は請求項7に記載のコネクタ付きワイヤーハーネスと、プリント配線基板とを備え、
    前記PCB端子における前記第一端部側の領域と前記プリント配線基板とは、はんだによって接続される、
    基板ユニット。
  9. 前記プリント配線基板は、エンジンの燃料噴射及びエンジン点火の少なくとも一方を制御する制御回路を備える、請求項8に記載の基板ユニット。
JP2020056657A 2020-03-26 2020-03-26 Pcb端子、コネクタ、コネクタ付きワイヤーハーネス、及び基板ユニット Active JP7382027B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020056657A JP7382027B2 (ja) 2020-03-26 2020-03-26 Pcb端子、コネクタ、コネクタ付きワイヤーハーネス、及び基板ユニット
CN202180022893.8A CN115398754A (zh) 2020-03-26 2021-03-24 Pcb端子、连接器、带连接器线束以及基板单元
PCT/JP2021/012430 WO2021193781A1 (ja) 2020-03-26 2021-03-24 Pcb端子、コネクタ、コネクタ付きワイヤーハーネス、及び基板ユニット
US17/911,887 US20230130798A1 (en) 2020-03-26 2021-03-24 Pcb terminal, connector, wiring harness with connector and board unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020056657A JP7382027B2 (ja) 2020-03-26 2020-03-26 Pcb端子、コネクタ、コネクタ付きワイヤーハーネス、及び基板ユニット

Publications (2)

Publication Number Publication Date
JP2021155802A true JP2021155802A (ja) 2021-10-07
JP7382027B2 JP7382027B2 (ja) 2023-11-16

Family

ID=77892741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020056657A Active JP7382027B2 (ja) 2020-03-26 2020-03-26 Pcb端子、コネクタ、コネクタ付きワイヤーハーネス、及び基板ユニット

Country Status (4)

Country Link
US (1) US20230130798A1 (ja)
JP (1) JP7382027B2 (ja)
CN (1) CN115398754A (ja)
WO (1) WO2021193781A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225781A (ja) * 1988-03-05 1989-09-08 Kobe Steel Ltd 耐ウィスカ性に優れた錫又は錫合金被覆銅合金材料
JPH05121142A (ja) * 1991-10-31 1993-05-18 Yazaki Corp 基板用端子の製造方法
JP2007231393A (ja) * 2006-03-02 2007-09-13 Fujitsu Ltd めっき被膜部材およびめっき処理方法
WO2018221087A1 (ja) * 2017-05-30 2018-12-06 オリエンタル鍍金株式会社 Pcb端子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225781A (ja) * 1988-03-05 1989-09-08 Kobe Steel Ltd 耐ウィスカ性に優れた錫又は錫合金被覆銅合金材料
JPH05121142A (ja) * 1991-10-31 1993-05-18 Yazaki Corp 基板用端子の製造方法
JP2007231393A (ja) * 2006-03-02 2007-09-13 Fujitsu Ltd めっき被膜部材およびめっき処理方法
WO2018221087A1 (ja) * 2017-05-30 2018-12-06 オリエンタル鍍金株式会社 Pcb端子

Also Published As

Publication number Publication date
US20230130798A1 (en) 2023-04-27
WO2021193781A1 (ja) 2021-09-30
CN115398754A (zh) 2022-11-25
JP7382027B2 (ja) 2023-11-16

Similar Documents

Publication Publication Date Title
TWI362046B (en) Flat cable
JP4904953B2 (ja) 配線用導体及びその製造方法並びに端末接続部並びにPbフリーはんだ合金
WO2006006534A1 (ja) フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部
US9954297B2 (en) Terminal fitting and connector
JP2004300524A (ja) Sn被覆を施した銅または銅合金部材およびその製造方法
US11901655B2 (en) Pin terminal, connector, wiring harness with connector and control unit
JP4111522B2 (ja) Sn被覆銅系材料及び端子
JP4847898B2 (ja) 配線用導体およびその製造方法
WO2021193781A1 (ja) Pcb端子、コネクタ、コネクタ付きワイヤーハーネス、及び基板ユニット
CN114391053B (zh) 销端子、连接器、带连接器线束以及控制单元
WO2021054108A1 (ja) ピン端子、コネクタ、コネクタ付きワイヤーハーネス、及びコントロールユニット
WO2021054109A1 (ja) ピン端子、コネクタ、コネクタ付きワイヤーハーネス、及びコントロールユニット
JP5964478B2 (ja) コネクタ
WO2021054106A1 (ja) ピン端子、コネクタ、コネクタ付きワイヤーハーネス、及びコントロールユニット
JP7087732B2 (ja) コネクタ端子用導電部材及びコネクタ端子
JP2010116603A (ja) SnまたはSn合金めっき膜及びその製造方法
JP5748019B1 (ja) ピン端子及び端子材料
WO2023127570A1 (ja) シールド部材
JP4856745B2 (ja) フレキシブル基板用導体およびその製造方法並びにフレキシブル基板
JP2009245718A (ja) ケーブル用平角導体及び該導体を用いたフレキシブルフラットケーブル端子部並びに該端子部を備えるフレキシブルフラットケーブル

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231019

R150 Certificate of patent or registration of utility model

Ref document number: 7382027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150