JP2021150380A - 膜処理方法および半導体装置の製造方法 - Google Patents

膜処理方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2021150380A
JP2021150380A JP2020046615A JP2020046615A JP2021150380A JP 2021150380 A JP2021150380 A JP 2021150380A JP 2020046615 A JP2020046615 A JP 2020046615A JP 2020046615 A JP2020046615 A JP 2020046615A JP 2021150380 A JP2021150380 A JP 2021150380A
Authority
JP
Japan
Prior art keywords
film
ion beam
recess
etching
treatment method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020046615A
Other languages
English (en)
Inventor
惇一 橋本
Junichi Hashimoto
惇一 橋本
光広 大村
Mitsuhiro Omura
光広 大村
俊行 佐々木
Toshiyuki Sasaki
俊行 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020046615A priority Critical patent/JP2021150380A/ja
Priority to US17/005,568 priority patent/US20210296137A1/en
Publication of JP2021150380A publication Critical patent/JP2021150380A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H01J37/32385—Treating the edge of the workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】凹部の加工不良を低減することが可能な膜処理方法を提供する。【解決手段】一実施形態に係る膜処理方法は、被加工膜を形成する。次に被加工膜の上面にカーボン膜を形成する。次に、カーボン膜をマスクとして被加工膜に少なくとも１つ以上の凹部を形成する第１エッチングを行う。次に、上面の一部の領域に向けてイオンビームを照射することによって、領域に形成された凹部の深さを増加させる第２エッチングを行う。【選択図】図１

Description

本発明の実施形態は、膜処理方法および半導体装置の製造方法に関する。
エッチング装置を用いてウェハ上の被加工膜に凹部を形成する際、エッチング装置の部品の消耗によって、凹部の加工不良が発生する場合がある。または、エッチング装置の部品の消耗に関わらず被加工膜の特定領域において凹部の加工不良が発生する場合がある。
特開２０１７−１３０６５９号公報
本発明の実施形態は、凹部の加工不良を低減することが可能な膜処理方法および半導体装置の製造方法を提供することである。
一実施形態に係る膜処理方法は、被加工膜を形成する。次に被加工膜の上面にカーボン膜を形成する。次に、カーボン膜をマスクとして被加工膜に少なくとも１つ以上の凹部を形成する第１エッチングを行う。次に、上面の一部の領域に向けてイオンビームを照射することによって、領域に形成された凹部の深さを増加させる第２エッチングを行う。
被加工膜を形成する工程を示す断面図である。 カーボン膜を形成する工程を示す断面図である。 酸化膜およびレジストを形成する工程を示す断面図である。 レジストを除去する工程を示す断面図である。 カーボン膜をエッチングする工程を示す断面図である。 被加工膜に凹部を形成する工程を示す断面図である。 凹部の形成に用いるプラズマエッチング装置の概略的な模式図である。 （ａ）は、ウェハの平面図であり、（ｂ）は、ウェハの内周領域に形成された被加工膜の断面図であり、（ｃ）は、ウェハの外周領域に形成された被加工膜の断面図である。 イオンビーム照射装置の概略的な模式図である。 イオンビームを照射した後の被加工膜の状態を示す断面図である。 凹部の形状を計測する工程を説明するための模式図である。 （ａ）は、凹部が傾斜していない場合の入射角度と応答時間との関係を示すグラフであり、（ｂ）は、凹部が傾斜している場合の入射角度と応答時間との関係を示すグラフである。 第３実施形態に係る半導体装置の概略的な平面図である。 メモリセル領域の構造の一部を示す断面図である。 凹部を形成した直後のメモリセル領域の端部の断面図である。 メモリセル領域の端部のみにイオンビームを照射するエッチングを示す断面図である。 カーボン膜を被加工膜から剥離する工程を示す断面図である。 イオンビームの照射によってカーボン膜を形成する工程を示す断面図である。 イオンビームの照射によるエッチングを示す断面図である。 凹部の上部の開口径が拡大する加工不良を示す断面図である。 保護膜を形成する工程を示す断面図である。 保護膜の成膜条件の一例を示す表である。 第１照射角度でイオンビームを照射して保護膜を形成する工程を示す断面図である。 第２照射角度でイオンビームを照射して保護膜を形成する工程を示す断面図である。 他のイオンビーム照射装置の概略的な模式図である。 第１照射角度でイオンビームを照射して保護膜を形成する工程を示す断面図である。 第２照射角度でイオン種が異なるイオンビームを照射して保護膜を形成する工程を示す断面図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１実施形態）
図１〜図１０を参照して、第１実施形態に係る膜処理方法について説明する。
まず、図１に示すように、被加工膜１０をウェハ（不図示）上に形成する。以下の説明では、被加工膜１０の上面１０ａに垂直な方向をＺ方向とし、上面１０ａに平行で互いに直交する２つの方向をＸ方向、Ｙ方向とする。
図１に示す被加工膜１０では、絶縁膜１１と絶縁膜１２とがＺ方向に交互に積層されている。絶縁膜１１は、第１膜の例であり、酸化シリコン（ＳｉＯ２）を含む。一方、絶縁膜１２は、第２膜の例であり、窒化シリコン（ＳｉＮ）を含む。絶縁膜１１および絶縁膜１２は、例えばＣＶＤ（Chemical Vapor Deposition）またはＡＬＤ（Atomic Layer Deposition）によって形成することができる。
なお、被加工膜１０は、上記の構造に限定されない。絶縁膜１２がシリコンを含む導電膜または金属膜であってもよいし、被加工膜１０が絶縁膜１１の単層膜であってもよい。
次に、図２に示すように、被加工膜１０の上面１０ａにカーボン膜２０を形成する。カーボン膜２０は、ＣＶＤまたはＡＬＤによって形成することができる。
次に、図３に示すように、カーボン膜２０上に酸化膜３０を形成する。続いて、酸化膜３０上にレジスト４０を塗布する。レジスト４０には、リソグラフィによって、凹凸パターンが形成される。
次に、図４に示すように、ドライエッチングによって、レジスト４０の凹凸パターンを酸化膜３０に転写する。このドライエッチングによって、レジスト４０は除去される。
次に、図５に示すように、酸化膜３０をマスクとしてカーボン膜２０をエッチングする。これにより、カーボン膜２０には、酸化膜３０の凹凸パターンが転写される。
次に、図６に示すように、カーボン膜２０をマスクとして、被加工膜１０に凹部１０ｂを形成する第１エッチングを行う。本実施形態では、第１エッチングは、プラズマエッチング装置内で行われる。
図７は、凹部１０ｂの形成に用いるプラズマエッチング装置の概略的な模式図である。図７に示すプラズマエッチング装置２００は、ステージ２０１と、エッジリング２０２と、電極板２０３と、を含む。
ステージ２０１上には、ウェハ１００が載置される。ウェハ１００の表面には、上述した被加工膜１０が形成されている。エッジリング２０２は、ウェハ１００を囲むようにステージ２０１の外周部に設けられた環状部材である。電極板２０３は、ステージ２０１およびエッジリング２０２に対向する。電極板２０３に高周波電力が供給されると、電極板２０３とステージ２０１との間にプラズマが発生する。このとき、プラズマエッチング装置２００内に導入されたガスがプラズマ化されてプラズマイオン２１０が生成される。プラズマイオン２１０は、ウェハ１００の表面に照射される。
プラズマエッチング装置２００では、エッジリング２０２がステージ２０１に設置されているため、プラズマはステージ２０１の中央部と外周部との間で均一に発生する。しかし、エッジリング２０２が消耗すると、図７に示すように、ウェハ１００の内周領域１００ａには、プラズマイオン２１０がＺ方向に照射される一方で、外周領域１００ｂには、プラズマイオン２１０がＺ方向に対して斜めに照射される。
図８（ａ）は、ウェハ１００の平面図である。図８（ｂ）は、ウェハ１００の内周領域１００ａに形成された被加工膜１０の断面図である。図８（ｃ）は、ウェハ１００の外周領域１００ｂに形成された被加工膜１０の断面図である。ウェハ１００の内周領域１００ａは、ウェハ１００の中心を含む領域である。一方、外周領域１００ｂは、内周領域１００ａの外側に位置し、ウェハ１００の外周端からの距離Ｄが例えば１０ｍｍの領域である。
図８（ｂ）に示すように、エッジリング２０２が消耗しても、ウェハ１００の内周領域１００ａには、プラズマイオン２１０がＺ方向に照射されるため、凹部１０ｂは、被加工膜１０をＺ方向に貫通する。一方、外周領域１００ｂには、プラズマイオン２１０が斜めに照射されるため、エッチングレートが低下し、凹部１０ｂは、被加工膜１０の途中で終端してしまう。
そこで、本実施形態では、局所的な領域のみをエッチングすることが可能なイオンビーム照射装置で外周領域１００ｂのみに追加の第２エッチングを行う。以下、この第２エッチングについて詳しく説明する。
図９は、イオンビーム照射装置の概略的な模式図である。図９に示すイオンビーム照射装置３００は、ＥＣＲ（Electron Cyclotron Resonance）プラズマ型であり、真空チャンバ３０１と、ステージ３０２と、加速電極３０３と、駆動部３０４と、石英窓３０５と、アパーチャ３０６と、を含む。真空チャンバ３０１は、マイクロ波導入口３０１ａと、ガス導入口３０１ｂと、排気口３０１ｃと、を有する。真空チャンバ３０１内で磁界を発生させてマイクロ波導入口３０１ａから石英窓３０５を通じてマイクロ波ＭＷを導入するとプラズマが発生する。プラズマが発生した状態で、ガス導入口３０１ｂからガスＧを導入して加速電極３０３に所定の加速電圧を印加すると、イオンビーム３１０がアパーチャ３０６の開口部を通過して、ステージ３０２に載置されたウェハ１００の特定領域に照射される。図９に示すイオンビーム照射装置３００は、アパーチャ３０６によって局所的なイオンビーム３１０の照射を実現しているが、アパーチャ３０６の代わりに例えば集束レンズを備えていてもよい。この場合も、ウェハ１００に対して局所的にイオンビーム３１０を照射することができる。
イオンビーム照射装置３００では、駆動部３０４が、ステージ３０２を駆動することによって、ウェハ１００に対するイオンビーム３１０の照射角度θを制御することができる。照射角度θは、図７に示すプラズマエッチング装置２００において、高周波の発生時間を積算したＲＦ積算時間に基づいて設定される。ＲＦ積算時間は、プラズマの発生積算時間に相当する。プラズマの発生積算時間は、エッジリング２０２の消耗状態と関連する。また、エッジリング２０２の消耗状態は、図８（ｃ）に示すウェハ１００の外周領域１００ｂに形成された凹部１０ｂのＺ方向に対する傾斜角度に関連する。
駆動部３０４は、ＲＦ積算時間に応じてステージ３０２を駆動する。これにより、イオンビーム３１０は、ＲＦ積算時間に応じて予め設定されている照射角度θでウェハ１００の外周領域１００ｂに照射される。また、イオンビーム３１０の照射時間は、照射角度θに応じて予め設定されている。
イオンビーム照射装置３００では、イオンビーム３１０のビームスポット（半値幅）を最小で３ｍｍ程度に絞ることができる。そのため、ウェハ１００の外周端からの距離Ｄが１０ｍｍ程度の外周領域１００ｂのみにイオンビーム３１０を照射し、内周領域１００ａにはイオンビーム３１０を照射しないことができる。
図１０は、イオンビーム３１０を照射した後の被加工膜１０の状態を示す断面図である。イオンビーム３１０が、外周領域１００ｂの被加工膜１０に形成された凹部１０ｂの傾斜角に対して最適な照射角度θで照射されるため、この凹部１０ｂの深さが増加して、被加工膜１０を貫通する。
したがって、本実施形態によれば、エッジリング２０２の消耗に起因する加工不良を低減することが可能となる。
（第２実施形態）
以下、第２実施形態に係る膜処理方法ついて説明する。本実施形態では、プラズマエッチング装置２００を用いて被加工膜１０に凹部１０ｂを形成するまでの工程は、第１実施形態と同様であるため説明を省略する。
本実施形態では、凹部１０ｂを形成した後、凹部１０ｂの形状を計測する工程が行われる。
図１１は、凹部１０ｂの形状を計測する工程を説明するための模式図である。この工程では、まず、計測装置４００が、入射角度がそれぞれ異なる電子線Ｅ１〜Ｅ３を別々のタイミングで凹部１０ｂ内へ照射する。
電子線Ｅ１〜Ｅ３は、凹部１０ｂの内側面でそれぞれ反射し、反射電子は、計測装置４００で検出される。計測装置４００は、電子線Ｅ１〜Ｅ３を照射してから反射電子を検出するまでの応答時間を計測する。
図１２は、電子線の入射角度と応答時間との関係を示す図である。図１２（ａ）は、凹部１０ｂが傾斜していない場合の入射角度と応答時間との関係を示している。また、図１２（ｂ）は、凹部１０ｂが傾斜している場合の入射角度と応答時間との関係を示している。図１２（ａ）および図１２（ｂ）に示すグラフは、横軸が入射角度であり、縦軸が応答時間である。
応答時間は、入射角度の変化範囲の略中央の入射角度の場合に最大値となる。例えば、入射角度の変化範囲がθ１〜θ２である場合、（θ１−θ２）／２の入射角度で最長の応答時間Ｔｍａｘとなる。そして、（θ１−θ２）／２よりも大きな入射角度では、入射角度がプラス方向に傾くにしたがって、応答時間が短くなる。また、（θ１−θ２）／２よりも小さな入射角度では、入射角度がマイナス方向に傾くにしたがって、応答時間が短くなる。
例えば凹部１０ｂがＺ方向に対して傾斜していない場合、図１２（ａ）に示すように、入射角度が０度に設定されて入射された電子線の応答時間が最も長くなる。換言すると、凹部１０ｂがＺ方向に沿って延びている場合、Ｚ方向に入射された電子線の応答時間が最も長くなる。
一方、図１１に示すように凹部１０ｂがＺ方向に対して傾斜している場合、図１２（ｂ）に示すように、入射角度が所定値（０度以外）に設定されて入射された電子線の応答時間が最も長くなる。換言すると、凹部１０ｂがＺ方向に対して斜めに延びている場合、Ｚ方向から所定の角度だけ傾斜されて入射された電子線の応答時間が最も長くなる。図１２（ｂ）では、電子線Ｅ２の入射角度θＥ２の時に、最長の応答時間Ｔｍａｘとなっている場合を示している。
計測装置４００は、最長の応答時間Ｔｍａｘに対応する入射角度に基づいて凹部１０ｂが傾斜しているか否かを判定する。その後、ウェハ１００は、図９に示すイオンビーム照射装置３００へ搬送される。このとき、計測装置４００の判定結果も、図９に示すイオンビーム照射装置３００へ伝送される。
イオンビーム照射装置３００では、イオンビーム３１０が、ウェハ１００に形成された被加工膜１０に向けて照射される。このとき、イオンビーム３１０の照射領域は、計測装置４００によって、傾斜していると判定された凹部１０ｂの形成領域である。また、イオンビーム３１０の照射角度は、最長の応答時間Ｔｍａｘに対応する電子線の入射角度に基づいて設定される。
上述した本実施形態によれば、計測装置４００によって、傾斜している凹部１０ｂが形成された領域が特定され、イオンビーム照射装置３００は、特定された領域のみにイオンビーム３１０を照射している。これにより、凹部１０ｂの加工不良をより確実に低減することが可能となる。
（第３実施形態）
本実施形態では、第１実施形態および第２実施形態で説明した膜処理方法を３次元構造のメモリセルアレイを有する半導体装置に適用した例を説明する。この半導体装置は、データの消去および書き込みを電気的に自由に行うことができ、電源を切っても記憶内容を保持することができるＮＡＮＤ型不揮発性半導体記憶装置である。
図１３は、本実施形態に係る半導体装置の概略的な平面図である。図１３に示すように、本実施形態に係る半導体装置１は、メモリセル領域ＭＣと、周辺回路領域ＬＤと、センスアンプ回路領域ＳＡと、を備える。
メモリセル領域ＭＣには、メモリセルが形成されている。本実施形態では、２つのメモリセル領域ＭＣが、Ｘ方向に配列されている。２つのメモリセル領域ＭＣは、絶縁領域Ｒで分断されている。絶縁領域ＲのＸ方向の長さＲｘは、例えば０．５ｍｍ程度である。また、この長さＲｘに２つのメモリセル領域ＭＣのＸ方向の長さを加えた長さＬｘは、例えば１２ｍｍ程度である。また、各メモリセル領域ＭＣのＹ方向の長さＬｙは、例えば５ｍｍ程度である。
周辺回路領域ＬＤは、メモリセル領域ＭＣのＸ方向の端部に隣接している。周辺回路領域ＬＤには、メモリセルを選択するためのローデコーダ回路等が設けられている。
センスアンプ回路領域ＳＡは、メモリセル領域ＭＣのＹ方向の端部に隣接している。センスアンプ回路領域ＳＡには、メモリセルから出力された信号を増幅するためのセンスアンプ回路が設けられている。
図１４は、メモリセル領域ＭＣの構造の一部を示す断面図である。図１４に示すように、メモリセル領域ＭＣでは、絶縁膜１１と電極膜２２とがＺ方向に交互に形成されている。電極膜２２は、ワードラインとして機能し、第１実施形態で説明した絶縁膜１２の除去箇所に設けられている。
また、メモリセル領域ＭＣでは、半導体膜５０が凹部１０ｂ内に設けられている。メモリセルは、半導体膜５０と電極膜２２との交点に形成される。半導体膜５０では、ブロック絶縁膜５１、電荷蓄積膜５２、トンネル絶縁膜５３、チャネル膜５４、およびコア膜５５が、この順番で積層されている。ブロック絶縁膜５１、電荷蓄積膜５２、およびトンネル絶縁膜５３は、メモリ膜の一例である。
ブロック絶縁膜５１、トンネル絶縁膜５３およびコア膜５５は、例えば酸化シリコンを含む。電荷蓄積膜５２は、例えば窒化シリコンを含む。なお、ブロック絶縁膜５１、電荷蓄積膜５２、およびトンネル絶縁膜５３の材料には、高誘電率絶縁膜（Ｈｉｇｈ−ｋ）材料を用いることもできる。チャネル膜５４は、ポリシリコンを含む。
以下、メモリセル領域ＭＣの製造方法について説明する。ただし、プラズマエッチング装置２００を用いて被加工膜１０に凹部１０ｂを形成するまでの工程は、第１実施形態と同様であるため説明を省略する。
図１５は、凹部１０ｂを形成した直後のメモリセル領域ＭＣの端部の断面図である。メモリセル領域ＭＣの端部は、例えば、周辺回路領域ＬＤとの境界部、またはセンスアンプ回路領域ＳＡとの境界部に相当する。凹部１０ｂを形成するとき、図１５に示すように、メモリセル領域ＭＣの端部のカーボン膜２０には、残膜差によって段差が形成される場合がある。この場合、凹部１０ｂが被加工膜１０の途中で終端する加工不良が起こりやすくなる。
そこで、本実施形態では、図１６に示すようにメモリセル領域ＭＣの端部のみにイオンビーム３１０を照射するエッチングを追加的に行う。これにより、メモリセル領域ＭＣの端部に形成された凹部１０ｂが被加工膜１０を貫通するように凹部１０ｂの深さを増加させることができる。
イオンビーム３１０の照射は、図９に示すイオンビーム照射装置３００を用いて行われる。ただし、本実施形態では、凹部１０ｂは、Ｚ方向に対して傾斜していないため、イオンビーム３１０は、Ｚ方向に沿って、すなわち照射角度を０度に設定して凹部１０ｂに向けて照射される。
イオンビーム３１０の照射が終了すると、上述した半導体膜５０が、例えばＣＶＤまたはＡＬＤによって、凹部１０ｂ内に形成される。続いて、例えばリン酸溶液で、絶縁膜１２を除去し、除去した箇所に電極膜２２が形成される。これにより、メモリセル領域ＭＣが完成する。
以上説明した本実施形態によれば、メモリセル領域ＭＣの端部で起こり得る凹部１０ｂの加工不良を低減することが可能となる。
（第４実施形態）
以下、第４実施形態について説明する。上述した第１実施形態〜第３実施形態では、イオンビーム３１０の照射による第２エッチングを行うときにも、プラズマイオン２１０の照射による第１エッチングと同様に、カーボン膜２０をマスクとして使用している。この場合、第１エッチング時に、炭化フッ素（ＣＦ）系の膜がカーボン膜２０に堆積し、この膜に起因する異物が発生する可能性がある。
そこで、本実施形態では、被加工膜１０に凹部１０ｂを形成した後、図１７に示すように、酸素を用いたアッシングによりカーボン膜２０を被加工膜１０から剥離する。
次に、図１８に示すように、イオンビーム３２０を被加工膜１０の上面１０ａに向けて照射することによって、カーボン膜２１を形成する。このカーボン膜２１は、図９に示すイオンビーム照射装置３００を用いて形成することができる。
イオンビーム照射装置３００において、炭素を含むガスＧをガス導入口３０１ｂから真空チャンバ３０１内に導入し、イオンビーム３１０の加速電圧よりも低い加速電圧、例えば５０ｅＶ以下の電圧を加速電極３０３に印加すると、イオンビーム３２０が照射される。その結果、図１８に示すように、被加工膜１０の上面１０ａにカーボン膜２１を形成することができる。
続いて、イオンビーム照射装置３００内において、イオンビーム３１０がウェハ１００の外周領域１００ｂまたはメモリセル領域ＭＣの端部といった特定領域のみに照射される。このときカーボン膜２１がマスクとして機能する。その結果、凹部１０ｂが被加工膜１０を貫通する。なお、イオンビーム３１０の照射角度は、凹部１０ｂの形状に応じて適宜設定される。例えば、図１９に示すように、凹部１０ｂが、Ｚ方向に対して傾斜していない場合には、イオンビーム３１０は、Ｚ方向に沿って、すなわち照射角度を０度に設定して照射される。その後、カーボン膜２１は酸素を用いたアッシングによって被加工膜１０から剥離される。なお、凹部１０ｂが、Ｚ方向に対して傾斜している場合には、イオンビーム３１０は、傾斜方向に沿って照射される。
本実施形態によれば、凹部１０ｂを形成した後にカーボン膜２０を除去することによって、異物の発生を抑制している。これにより、製造歩留りを向上させることが可能となる。
なお、イオンビーム３１０に含まれるイオンは、原子単体であってもよいし、複数の原子を結合させたクラスターイオンであってもよい。このクラスターイオンは、例えば、ガスを断熱膨張させたクラスターをイオン化し、イオン化したクラスターを加速電極で加速することによって、生成することができる。
（第５実施形態）
以下、第５実施形態に係る膜処理方法ついて説明する。本実施形態では、酸化膜３０をマスクとしてカーボン膜２０をエッチングする工程までは、第１実施形態と同様であるため、説明を省略する。
カーボン膜２０のエッチングが終了すると、図７に示すプラズマエッチング装置２００内で、カーボン膜２０をマスクとして、被加工膜１０に凹部１０ｂを形成し始める。このとき、図２０に示すように、プラズマエッチング装置２００内で発生したプラズマイオン２１０が、カーボン膜２０の内側面で反射して凹部１０ｂに入射する場合がる。この場合、凹部１０ｂの上部の開口径が拡大（Ｂｏｗｉｎｇ）する加工不良が起こり得る。
そこで、本実施形態では、凹部１０ｂの形成の途中でウェハ１００をプラズマエッチング装置２００から取り出してイオンビーム照射装置３００内に取り付ける。
次に、図２１に示すように、イオンビーム３３０を照射することによって、凹部１０ｂの内側面に保護膜６０を形成する。保護膜６０を形成する際、炭素元素、水素元素、およびフッ素元素を含むＣＨＦ系のガスまたは、炭素元素およびフッ素元素を含むＣＦ系のガスをガス導入口３０１ｂから真空チャンバ３０１内に導入する。また、イオンビーム３１０の加速電圧よりも低い加速電圧、例えば５０ｅＶ以下の電圧を加速電極３０３に印加する。これにより、イオンビーム３３０を生成することができる。
図２２は、保護膜６０の成膜条件の一例を示す表である。図２２に示すように、保護膜６０のカーボン膜２０からの堆積深さＨは、凹部１０ｂの開口径ｄ、イオンビーム３３０の凹部１０ｂに対する照射角度θに依存する。例えば、開口径ｄが１００ｎｍであり、照射角度θが５度である場合、カーボン膜２０から約１１４３ｎｍの深さまで保護膜６０を形成することができる。
また、駆動部３０４が、Ｙ方向を軸としてステージ３０２を３６０度回転させると、凹部１０ｂの内側面の全周に渡って保護膜６０を形成することができる。また、駆動部３０４がステージ３０２を１８０度回転させた後でイオンビーム３３０を照射すると、互いに対向する２つのラインパターンの保護膜６０を形成することができる。
保護膜６０を形成すると、ウェハ１００をイオンビーム照射装置３００から取り出して、プラズマエッチング装置２００に再び取り付ける。続いて、凹部１０ｂを形成する第１エッチングを行う。その後、第１実施形態〜第４の実施形態と同様に、イオンビーム照射装置３００内でイオンビーム３１０の照射による第２エッチングを行う。
以上説明した本実施形態によれば、保護膜６０を形成することによって、凹部１０ｂの上部の開口径が拡大する加工不良を低減することが可能となる。
（第６実施形態）
以下、第６実施形態に係る膜処理方法ついて説明する。本実施形態では、保護膜の形成方法が、第５実施形態と異なる。そのため、図２３および図２４を参照して、本実施形態に係る保護膜の形成方法を説明する。
まず、図２３に示すように、例えば３度に設定された第１照射角度θ１でイオンビーム３３０を凹部１０ｂ内に照射する。これにより、保護膜６０が凹部１０ｂ内に形成される。
次に、図２４に示すように、例えば５度に設定された第２照射角度θ２でイオンビーム３３０を凹部１０ｂ内に照射する。これにより、保護膜６１が、保護膜６０上に形成される。第２照射角度θ２は第１照射角度θ１よりも大きい。そのため、図２２に示すように、保護膜６１の堆積深さは、保護膜６０の堆積深さよりも小さい。その結果、図２４に示すように、保護膜６１は保護膜６０の一部に堆積される。保護膜６１の堆積箇所は、凹部１０ｂにおいて開口径が拡大しやすい箇所である。
したがって、本実施形態によれば、開口径が拡大しやすい箇所に保護膜を厚く堆積させることによって、加工不良の発生をより一層低減することが可能となる。
なお、本実施形態では、イオンビーム３３０の照射角度を変化させる回数が１回であるが、この回数は２回以上であってもよい。照射角度の変化回数が多いほど、細かく凹部１０ｂの形状を制御することが可能となる。
（第７実施形態） 以下、第７実施形態に係る膜処理方法ついて説明する。本実施形態では、保護膜の形成方法が、第５実施形態と異なる。そのため、図２５〜図２７を参照して、本実施形態に係る保護膜の形成方法を説明する。
図２５は、本実施形態に係る保護膜を形成するためのイオンビーム照射装置の概略的な模式図である。図２５では、図９に示すイオンビーム照射装置３００と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図２５に示すイオンビーム照射装置３００ａは、図９に示すイオンビーム照射装置３００の構成要素に加えて、偏向器（Mass selector）３０７を備える。偏向器３０７は、イオンを質量ごとに分離する。例えば、真空チャンバ３０１内で、炭素元素およびフッ素元素を含むＣＦ系のプラズマ、または炭素元素、水素元素、フッ素元素を含むＣＨＦ系のプラズマを発生させた後、偏向器３０７で特定のイオン種を抽出することができる。このとき、抽出したイオンにおいて、カーボンイオンとフッ素イオンの比率であるＣ／Ｆ比率が高いほど、凹部１０ｂの開口径が拡がりにくい保護膜を形成することができる。
本実施形態では、まず、図２６に示すように、例えば３度に設定された第１照射角度θ１でイオンビーム３３０を凹部１０ｂ内に照射する。これにより、保護膜６０が凹部１０ｂ内に形成される。イオンビーム３３０に含まれるイオン種は、ＣＦ３＋である。
次に、図２７に示すように、例えば５度に設定された第２照射角度θ２でイオンビーム３３１を凹部１０ｂ内に照射する。これにより、保護膜６２が、保護膜６０上に形成される。イオンビーム３３１に含まれるイオン種は、ＣＦ＋である。
第２照射角度θ２は第１照射角度θ１よりも大きいため、保護膜６２の堆積深さは、保護膜６０の堆積深さよりも小さい。そのため、図２７に示すように、保護膜６２は保護膜６０の一部に堆積される。保護膜６２の堆積箇所は、凹部１０ｂにおいて開口径が拡大しやすい箇所である。保護膜６２は、保護膜６１よりも凹部１０ｂが拡がりにくいイオン種で形成される。そのため、凹部１０ｂが拡がりやすい領域により強固な保護膜を形成することができる。
したがって、本実施形態によれば、開口径が拡大しやすい箇所により強固な保護膜を堆積させることによって、加工不良の発生をより一層低減することが可能となる。
なお、本実施形態では、イオンビームの照射角度およびイオン種を変化させる回数が１回であるが、この回数は２回以上であってもよい。照射角度およびイオン種の変化回数が多いほど、細かく凹部１０ｂの形状を制御することが可能となる。
また、イオン種もＣＦ３+およびＣＦ＋限定されない。イオン種は、水素イオンを含んでいてもよく、炭素イオン、フッ素イオン、および水素イオンの比率が異なる複数種のイオン種から適宜選択してもよい。
また、保護膜６０、６２は、上述したカーボン膜に限定されず、例えばタングステン（Ｗ）元素またはアルミニウム元素（Ａｌ）を含む金属膜であってもよい。
さらに、上述した第５実施形態〜第７実施形態でも、イオンビーム３１０の照射による第２エッチングを行う場合、イオンビーム３１０に含まれるイオンは、複数の原子を結合させたクラスターイオンであってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１：半導体装置、１０：被加工膜、１０ａ：上面、１０ｂ：凹部、１１：絶縁膜、１２：絶縁膜、２０：カーボン膜、２１：カーボン膜、５０：半導体膜、６０〜６２：保護膜、１００：ウェハ、１００ｂ：外周領域、３１０、３２０、３３０、３３１：イオンビーム、ＭＣ：メモリセル領域

Claims (11)

  1. 被加工膜を形成し、
    前記被加工膜の上面にカーボン膜を形成し、
    前記カーボン膜をマスクとして前記被加工膜に少なくとも１つ以上の凹部を形成する第１エッチングを行い、
    前記上面の一部の領域に向けてイオンビームを照射することによって、前記領域に形成された前記凹部の深さを増加させる第２エッチングを行う、
    膜処理方法。
  2. ウェハ上に前記被加工膜を形成し、
    前記第１エッチングでは、前記ウェハの上方にプラズマを発生させて前記凹部を形成し、
    前記第２エッチングでは、前記上面に垂直な方向に対して傾斜した照射角度で前記イオンビームを前記ウェハの外周領域に向けて照射し、
    前記照射角度が、前記プラズマの発生積算時間に応じて設定されている、請求項１に記載の膜処理方法。
  3. 前記第１エッチングの後、前記凹部に電子線を照射してから反射電子を検出するまでの時間に基づいて前記上面に垂直な方向に対する前記凹部の傾斜角度を計測し、
    前記第２エッチングでは、前記傾斜角度に基づいて前記イオンビームの照射領域を決定する、請求項１に記載の膜処理方法。
  4. ウェハ上に前記被加工膜を形成し、
    前記第１エッチングでは、前記ウェハの上方にプラズマを発生させて前記凹部を形成し、
    前記第２エッチングでは、前記上面に垂直な照射角度で前記イオンビームを前記ウェハのメモリセル領域の端部に向けて照射する、請求項１に記載の膜処理方法。
  5. 前記第１エッチングの後、前記上面に残っている前記カーボン膜を除去し、
    前記上面に垂直な方向に対して傾斜した照射角度で第１イオンビームを照射することによって、前記上面に前記カーボン膜とは異なる膜を形成し、
    前記第２エッチングでは、加速電圧が前記第１イオンビームよりも高い第２イオンビームを、前記上面に垂直な角度で前記凹部に向けて照射する、請求項１に記載の膜処理方法。
  6. 前記第１エッチングの後、前記上面に垂直な方向に対して傾斜した照射角度で第１イオンビームを照射することによって、前記凹部の内側面に保護膜を形成し、
    前記第２エッチングでは、加速電圧が前記第１イオンビームよりも高い第２イオンビームを、前記上面に垂直な角度で前記保護膜が形成された前記凹部に向けて照射する、請求項１に記載の膜処理方法。
  7. 前記照射角度を変化させながら前記第１イオンビームを照射する、請求項６に記載の膜処理方法。
  8. 前記照射角度を変化させるときに、前記第１イオンビームに含まれるイオン種も変更する、請求項７に記載の膜処理方法。
  9. 前記イオン種が、炭素元素を含むイオン、炭素元素および水素元素を含むイオン、炭素元素およびフッ素元素を含むイオン、または炭素元素、水素元素、およびフッ素元素を含むイオンである、請求項８に記載の膜処理方法。
  10. 前記第２イオンビームに含まれたイオンが、複数個の原子を結合させたクラスターイオンである、請求項６に記載の膜処理方法。
  11. 第１膜と第２膜とが交互に積層された被加工膜を形成し、
    前記被加工膜の上面にカーボン膜を形成し、
    前記カーボン膜をマスクとして前記被加工膜に少なくとも１つ以上の凹部を形成する第１エッチングを行い、
    前記上面の一部の領域に向けてイオンビームを照射することによって、前記領域に形成された前記凹部の深さを増加させる第２エッチングを行い、
    前記凹部内に半導体膜を形成する、
    半導体装置の製造方法。
JP2020046615A 2020-03-17 2020-03-17 膜処理方法および半導体装置の製造方法 Pending JP2021150380A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020046615A JP2021150380A (ja) 2020-03-17 2020-03-17 膜処理方法および半導体装置の製造方法
US17/005,568 US20210296137A1 (en) 2020-03-17 2020-08-28 Film processing method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020046615A JP2021150380A (ja) 2020-03-17 2020-03-17 膜処理方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2021150380A true JP2021150380A (ja) 2021-09-27

Family

ID=77748453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020046615A Pending JP2021150380A (ja) 2020-03-17 2020-03-17 膜処理方法および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20210296137A1 (ja)
JP (1) JP2021150380A (ja)

Also Published As

Publication number Publication date
US20210296137A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
US10971403B2 (en) Structure and method of forming fin device having improved fin liner
CN101290481A (zh) 控制特征尺寸收缩的蚀刻工艺
JPS5941841A (ja) デバイスの製造方法
JP2988455B2 (ja) プラズマエッチング方法
JP4645167B2 (ja) フォーカスリング、プラズマエッチング装置及びプラズマエッチング方法。
JP5174319B2 (ja) エッチング処理装置およびエッチング処理方法
KR100557843B1 (ko) 드라이 현상 방법
US20140252589A1 (en) Charge Dissipation of Cavities
JP2021150380A (ja) 膜処理方法および半導体装置の製造方法
CN114068320A (zh) 硅的干蚀刻方法
JPH10144633A (ja) 半導体装置の製造方法
JP2949731B2 (ja) 半導体装置の製造方法
JP2003309107A (ja) 積層膜のエッチング方法
TW201545202A (zh) 圖案化的方法與圖案化的裝置
US20230402284A1 (en) Patterning layer modification using directional radical ribbon beam
US20240021433A1 (en) Forming a doped hardmask
JPH0950968A (ja) 半導体素子製造方法および半導体素子
US20230062401A1 (en) Test structure for void and topography monitoring in a flash memory device
US5904862A (en) Methods for etching borophosphosilicate glass
US7105455B2 (en) Method for fabricating nonvolatile memory device
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
US20210399215A1 (en) Etching method for single-isolated magnetic tunnel junction
KR100272491B1 (ko) 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법
JP3027871B2 (ja) エッチング方法
JP2022158611A (ja) エッチング方法