JP2021141480A

JP2021141480A - 変調装置および復調装置

Info

Publication number: JP2021141480A
Application number: JP2020038629A
Authority: JP
Inventors: 賢晃加藤; Masaaki Kato; 康英田中; Yasuhide Tanaka
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2020-03-06
Filing date: 2020-03-06
Publication date: 2021-09-16

Abstract

【課題】独自のマッピングテーブルおよびデマッピングテーブルを用いることなく、ハードウェアの組み合わせのみによって容易に種々の系列の組み合わせのマッピングおよびデマッピングを実現する。【解決手段】上位ビットに誤り訂正符号化処理を施す上位ビット符号部１２と、上位ビット符号部１２から出力される誤り訂正符号化処理後の信号に直角位相振幅変調処理を施す上位ビット変調部１３と、下位ビットに誤り訂正符号化処理を施す下位ビット符号部１４と、下位ビット符号部１４から出力される誤り訂正符号化処理後の信号に直角位相振幅変調処理を施す下位ビット変調部１５と、下位ビット変調部１５から出力される直角位相振幅変調処理後の信号の電力を低減させるレベル調整部１６と、上位ビット変調部１３の直角位相振幅変調処理によって特定された信号領域に、レベル調整部１６から出力される電力低減後の信号を配置する加算器１７と、を有する。【選択図】図１

Description

本発明は、変調装置および復調装置に関し、特に、直角位相振幅変調が用いられて行われるデジタル信号の送受信に纏わる機序としての変調装置および復調装置に関する。

誤り訂正符号を適用した変復調方法を用いたデータ伝送方法に関する技術として、例えば、矩形に配置された２²ⁿ個の信号点の一部を円状に再配置し（ｎは正の整数）、円状配置された２²ⁿ個の信号点を用いて、２ｎビットのデータを伝送する２²ⁿＱＡＭの変調方式のデータ伝送方法であって、前記円状配置された２²ⁿ個の信号点のうち前記再配置前の矩形配置に一致する信号点に、下位２ｔビットと上位２（ｎ−ｔ）ビットを各々独立にグレイ符号を適用した２ｎビットのパターンを対応させる第１手順と（ｔはｎより小さい正の整数）、前記円状配置された２²ⁿ個の信号点のうち円状に再配置された各信号点に、該矩形配置に一致する信号点に割当てられたパターンを除いた２ｎビットのパターンの中で、隣接する信号点間における下位２ｔビットの平均ハミング距離が最小、かつ下位２ｔビットが一致する信号点間のユークリッド距離が最大となるように２ｎビットのパターンを対応させる第２手順とを備え、伝送する２ｎビットに対して、前記第１の手順及び前記第２手順によって定まる信号点を送信する、方法が知られている（特許文献１）。

特許第５６６０３９６号公報

ところで、高多値変調方式に一般的に用いられる変調系列ごとに誤り訂正を入れる方式に利用される、例えば特許文献１のような従来のマッピング方式は、信号間距離を最適にすることに主眼が置かれており、ハードウェア化する場合の拡張性の確保を企図した工夫は為されていない。このため、従来のマッピング方式は、ハードウェア化する場合の拡張性の確保に対して最適な構成とはなっていない、という問題がある。

また、特許文献１に記載の技術では、直角位相振幅変調の多値数に応じて予め用意される独自のマッピングテーブルおよびデマッピングテーブルを用いるようにしており、この点において、汎用性が高いとは言えない、という問題がある。

そこで本発明は、独自のマッピングテーブルおよびデマッピングテーブルを用いることなく、ハードウェアの組み合わせのみによって容易に種々の系列の組み合わせのマッピングおよびデマッピングを実現することが可能な、変調装置および復調装置を提供することを目的とする。

上記課題を解決するために、請求項１に記載の発明は、送信データのうちの上位ビットに対して誤り訂正符号化処理を施す上位ビット符号部と、前記上位ビット符号部から出力される前記誤り訂正符号化処理後の信号に対して直角位相振幅変調処理を施す上位ビット変調部と、前記送信データのうちの下位ビットに対して誤り訂正符号化処理を施す下位ビット符号部と、前記下位ビット符号部から出力される前記誤り訂正符号化処理後の信号に対して直角位相振幅変調処理を施す下位ビット変調部と、前記下位ビット変調部から出力される前記直角位相振幅変調処理後の信号の電力を低減させるレベル調整部と、前記上位ビット変調部の前記直角位相振幅変調処理によって特定された前記上位ビットに対応する信号領域に、前記レベル調整部から出力される電力低減後の信号を配置する加算器と、を有する、ことを特徴とする変調装置である。

請求項２に記載の発明は、請求項１に記載の変調装置において、前記上位ビット符号部における前記誤り訂正符号化処理に用いられる誤り訂正符号化方式の誤り訂正能力よりも、前記下位ビット符号部における前記誤り訂正符号化処理に用いられる誤り訂正符号化方式の誤り訂正能力の方が高い、ことを特徴とする。

請求項３に記載の発明は、請求項２に記載の変調装置において、前記上位ビット符号部における前記誤り訂正符号化処理に用いられる前記誤り訂正符号化方式がリードソロモン符号化であるとともに、前記下位ビット符号部における前記誤り訂正符号化処理に用いられる前記誤り訂正符号化方式が低密度パリティ検査符号化である、ことを特徴とする。

また、請求項４に記載の発明は、受信信号に対して硬判定処理もしくは軟判定処理を施す判定部と、前記判定部から出力される前記硬判定処理もしくは前記軟判定処理後の信号に対して誤り訂正復号処理を施す第１の復号部と、前記第１の復号部から出力される前記誤り訂正復号処理後の信号に対して直角位相振幅変調処理を施す変調部と、前記変調部の前記直角位相振幅変調処理によって特定された信号領域に存在する信号の電力を増加させるレベル調整部と、前記レベル調整部から出力される電力増加後の信号に対して誤り訂正復号処理を施す第２の復号部と、前記第１の復号部から出力される前記誤り訂正復号処理後の信号を上位ビットとするとともに前記第２の復号部から出力される前記誤り訂正復号処理後の信号を下位ビットとして結合するビット結合部と、を有する、ことを特徴とする復調装置である。

請求項５に記載の発明は、請求項４に記載の複調装置において、前記第１の復号部における前記誤り訂正復号処理に対応する誤り訂正符号化方式の誤り訂正能力よりも、前記第２の復号部における前記誤り訂正復号処理に対応する誤り訂正符号化方式の誤り訂正能力の方が高い、ことを特徴とする。

請求項６に記載の発明は、請求項５に記載の複調装置において、前記第１の復号部における前記誤り訂正復号処理に用いられる誤り訂正復号方式がリードソロモン復号であるとともに、前記第２の復号部における前記誤り訂正復号処理に用いられる誤り訂正復号方式が低密度パリティ検査復号である、ことを特徴とする。

請求項１や請求項４に記載の発明によれば、送信対象のビットデータの上位ビットと下位ビットとのそれぞれに対して各々個別に符号化処理および変調処理を施すとともに下位ビットのレベル調整をしたうえで上位ビットに加算するようにしているので、ビットデータの上位ビットと下位ビットとの分け方の変更や上位ビットと下位ビットとのそれぞれに施す符号化処理および変調処理の方式の選択を柔軟に行うことが可能となる。請求項１や請求項４に記載の発明によれば、特に、ビットデータ全体のビット数ならびに上位ビットのビット数および下位ビットのビット数に依存するような独自のマッピングテーブルおよびデマッピングテーブルを準備することなく、ビットデータの変調処理を行うことができ、運用の柔軟性を向上させて、延いては汎用性を向上させることが可能となる。また、種々の系列（具体的には、上位ビット、下位ビット）の組み合わせを選択するハードウェアを容易に設計することが可能となる。

請求項２や請求項５に記載の発明によれば、ビットデータのうちの上位ビットは、通常、下位ビットに比べてビット誤りの発生確率が低く、ビットデータのうちの下位ビットは、通常、上位ビットに比べてビット誤りの発生確率が高いところ、上位ビットに対しては誤り訂正能力は高くないものの演算量が少ない誤り訂正符号化方式／誤り訂正復号方式を適用するとともに、下位ビットに対しては誤り訂正能力の高い誤り訂正符号化方式／誤り訂正復号方式を適用することにより、処理時間の増加を回避しつつ高い誤り訂正能力を実現することが可能となる。

請求項３や請求項６に記載の発明によれば、上位ビットに対しては誤り訂正能力は高くないものの演算量が少ない符号化方式であるリードソロモン符号を用いて誤り訂正符号化処理／誤り訂正復号処理が施され、また、下位ビットに対しては誤り訂正能力の高い符号化方式である低密度パリティ検査符号を用いて誤り訂正符号化処理／誤り訂正復号処理が施されるので、処理時間の増加を適切に回避しつつ高い誤り訂正能力を良好に実現することが可能となる。

この発明の実施の形態に係る変調装置の概略構成を示す機能ブロック図である。送信データの上位ビットと下位ビットとを説明する概念図である。図１の変調装置における処理を説明する概念図である。この発明の実施の形態に係る復調装置の概略構成を示す機能ブロック図である。図４の復調装置における処理を説明する概念図である。

以下、この発明を図示の実施の形態に基づいて説明する。なお、以下では、この発明の特徴的な構成について説明し、通信対象のデータの送受信を行う際の従来と同様の仕組みについては説明を簡略にしたり省略したりする。なお、この発明に係る変調装置１０や復調装置２０は例えば無線通信装置に搭載される。

（変調装置）
図１は、この発明の実施の形態に係る変調装置１０の概略構成を示す機能ブロック図である。また、図３は、変調装置１０における処理を説明する概念図である。この変調装置１０は、誤り訂正符号を適用した、多値の直角位相振幅変調方式を用いてデータ送信を行う回路であり、主として、データ生成部１１、上位ビット符号部１２、上位ビット変調部１３、下位ビット符号部１４、下位ビット変調部１５、レベル調整部１６、および加算器１７を含む機序として構成される。

そして、この実施の形態に係る変調装置１０は、送信データのうちの上位ビットに対して誤り訂正符号化処理を施す上位ビット符号部１２と、上位ビット符号部１２から出力される誤り訂正符号化処理後の信号に対して直角位相振幅変調処理を施す上位ビット変調部１３と、送信データのうちの下位ビットに対して誤り訂正符号化処理を施す下位ビット符号部１４と、下位ビット符号部１４から出力される誤り訂正符号化処理後の信号に対して直角位相振幅変調処理を施す下位ビット変調部１５と、下位ビット変調部１５から出力される直角位相振幅変調処理後の信号の電力を低減させるレベル調整部１６と、上位ビット変調部１３の直角位相振幅変調処理によって特定された上位ビットに対応する信号領域に、レベル調整部１６から出力される電力低減後の信号を配置する加算器１７と、を有する、ようにしている。

データ生成部１１は、送信対象のデータの入力を受け、当該データを予め決められたフレームフォーマットに整形して送信データを生成したうえで、前記送信データを構成するビットデータのうちの最上位ビット（ＭＳＢ：Ｍost Ｓignificant Ｂit の略）を含む上位ビットを上位ビット符号部１２へと出力し、前記ビットデータのうちの最下位ビット（ＬＳＢ：Ｌeast Ｓignificant Ｂit の略）を含む下位ビットを下位ビット符号部１４へと出力する。

送信データを構成するビットデータ全体のビット数を２Ｎとすると（図２参照）、データ生成部１１は、全体で２Ｎビットのビットデータのうち、最上位ビット（ＭＳＢ）から降順に２ｍビットの範囲を上位ビットとして上位ビット符号部１２へと出力し、最下位ビット（ＬＳＢ）から昇順に２(Ｎ−ｍ)ビットの範囲を下位ビットとして下位ビット符号部１４へと出力する（但し、Ｎおよびｍは自然数であり且つＮ＞ｍである；また、上位ビットも下位ビットも、もとのビットデータにおけるビットの並びは変更しない）。なお、上位ビットと下位ビットとのビット数は、同じであってもよいし（即ち、ｍ＝Ｎ／２）、異なっていてもよい（即ち、ｍ≠Ｎ／２）。

上位ビット符号部１２は、データ生成部１１から出力される上位ビットの入力を受け、前記上位ビットに対して誤り訂正符号化処理を施して出力する。

上位ビット変調部１３は、上位ビット符号部１２から出力される誤り訂正符号化処理後の上位ビットの入力を受け、前記上位ビットに対して直角位相振幅変調（ＱＡＭ：Ｑuadrature Ａmplitude Ｍodulation の略）処理を施して出力する（図３参照）。

なお、図３および図５において、図中の●は、同相Ｉ軸−直交Ｑ軸の直交座標系平面（別言すると、複素平面）上に縦横に等間隔に配置されるシンボル点（「理想シンボル点」などとも呼ばれる）をあらわし、また、各理想シンボル点間を等間隔に縦横に区切るように設定される、各理想シンボル点を中心とする四角形は、各理想シンボル点に対応して分割された信号領域をあらわす。そして、直角位相振幅変調のマッピングテーブルとして、分割された信号領域のそれぞれに対して、上位ビットや下位ビットのビット数のビットデータが１つずつ割り当てられる。

上位ビット変調部１３は、直角位相振幅変調のマッピングテーブルに従って、上位ビットに対応する信号領域（即ち、上位ビットとしての、ビット数が２ｍであるビットデータが割り当てられている信号領域）を特定する。上位ビット変調部１３における直角位相振幅変調では、マッピング方法として例えばグレイマッピングが用いられる。

下位ビット符号部１４は、データ生成部１１から出力される下位ビットの入力を受け、前記下位ビットに対して誤り訂正符号化処理を施して出力する。

ここで、ビットデータのうちの上位ビットは、通常、下位ビットに比べてビット誤りの発生確率が低い。一方、ビットデータのうちの下位ビットは、通常、上位ビットに比べてビット誤りの発生確率が高い。そこで、上位ビットに対しては誤り訂正能力は高くないものの演算量が少ない誤り訂正符号化の方式を適用するとともに、下位ビットに対しては誤り訂正能力の高い誤り訂正符号化の方式を適用することが好ましい。これにより、処理時間の増加を回避しつつ高い誤り訂正能力が実現される。

具体的には例えば、上位ビット符号部１２では、上位ビットに対して、誤り訂正能力は高くないものの演算量が少ない符号化方式であるリードソロモン（ＲＳ：Ｒeed−Ｓolomon の略）符号を用いて誤り訂正符号化処理（ＲＳ符号化処理）が施されることが考えられる。また、下位ビット符号部１４では、下位ビットに対して、誤り訂正能力の高い符号化方式である低密度パリティ検査（ＬＤＰＣ：Ｌow Ｄensity Ｐarity Ｃheck の略）符号を用いて誤り訂正符号化処理（ＬＤＰＣ符号化処理）が施されることが考えられる。

また、データ生成部１１において、送信データを構成するビットデータを上位ビットと下位ビットとに分ける際の、上位ビットのビット数と下位ビットのビット数とは、ビットデータの最上位ビット（ＭＳＢ）側のビットそれぞれのビット誤りの程度と最下位ビット（ＬＳＢ）側のビットそれぞれのビット誤りの程度とが考慮されるとともに、誤り訂正符号化処理に用いられる具体的な方式の誤り訂正能力や誤り訂正にかかる演算量が考慮されて設定されることが好ましい。

下位ビット変調部１５は、下位ビット符号部１４から出力される誤り訂正符号化処理後の下位ビットの入力を受け、前記下位ビットに対して直角位相振幅変調処理を施して出力する。

下位ビット変調部１５は、直角位相振幅変調のマッピングテーブルに従って、下位ビットに対応する信号領域（即ち、下位ビットとしての、ビット数が２(Ｎ−ｍ)であるビットデータが割り当てられている信号領域）を特定する。下位ビット変調部１５における直角位相振幅変調では、マッピング方法として例えばグレイマッピングが用いられる。

なお、上位ビット変調部１３での上位ビットに施される直角位相振幅変調の多値数と下位ビット変調部１５での下位ビットに施される直角位相振幅変調の多値数とは、特定の数には限定されない。また、図に示す例では上位ビット変調部１３での上位ビットに施される直角位相振幅変調の多値数と下位ビット変調部１５での下位ビットに施される直角位相振幅変調の多値数とは同じ（図に示す例では、どちらも６４）であるように設定されているが、上位ビットに対する直角位相振幅変調の多値数と下位ビットに対する直角位相振幅変調の多値数とは異なるように設定されてもよい。

レベル調整部１６は、下位ビット変調部１５から出力される直角位相振幅変調処理後の下位ビットの入力を受け、前記下位ビットの電力を１／２^2m倍して出力する。

加算器１７は、上位ビット変調部１３から出力される直角位相振幅変調処理後の上位ビットの入力を受けるとともに、レベル調整部１６から出力される、直角位相振幅変調処理およびレベル調整処理後（具体的には、電力低減調整後）の下位ビットの入力を受け、これら上位ビットと下位ビットとを加算して出力する。加算器１７は、具体的には、上位ビット変調部１３における処理によって特定された上位ビットに対応する信号領域に、レベル調整部１６から出力される、直角位相振幅変調処理およびレベル調整処理後の下位ビットを配置して、言い換えると、上位ビットの変調信号に基づいて下位ビットの変調信号をオフセットして、出力する。

（復調装置）
図４は、この発明の実施の形態に係る復調装置２０の概略構成を示す機能ブロック図である。また、図５は、復調装置２０における処理を説明する概念図である。この復調装置２０は、誤り訂正符号を適用した、多値の直角位相振幅変調方式が用いられて送信されたデータの受信を行う回路であり、主として、受信部２１、判定部２２、第１の復号部２３、変調部２４、加算器２５、レベル調整部２６、第２の復号部２７、およびビット結合部２８を含む機序として構成される。
を含む機序として構成される。

そして、この実施の形態に係る復調装置２０は、受信信号に対して硬判定処理もしくは軟判定処理を施す判定部２２と、判定部２２から出力される硬判定処理もしくは軟判定処理後の信号に対して誤り訂正復号処理を施す第１の復号部２３と、第１の復号部２３から出力される誤り訂正復号処理後の信号に対して直角位相振幅変調処理を施す変調部２４と、変調部２４の直角位相振幅変調処理によって特定された信号領域に存在する信号の電力を増加させるレベル調整部２６と、レベル調整部２６から出力される電力増加後の信号に対して誤り訂正復号処理を施す第２の復号部２７と、第１の復号部２３から出力される誤り訂正復号処理後の信号を上位ビットとするとともに第２の復号部２７から出力される誤り訂正復号処理後の信号を下位ビットとして結合するビット結合部２８と、を有する、ようにしている。

受信部２１は、受信信号に対して必要に応じてフィルタリング処理を施すとともにアナログ−デジタル変換処理を施し、デジタル変換した信号を出力する。

判定部２２は、受信部２１から出力されるデジタル変換処理後の信号の入力を受け、前記信号に対して、変調装置１０の上位ビット変調部１３での処理における上位ビットの変調方式（具体的には、所定の多値数の直角位相振幅変調方式）に基づいて硬判定処理もしくは軟判定処理を施して出力する。判定部２２は、具体的には、受信部２１から出力される信号について、信号が存在する信号領域を判定する。

第１の復号部２３は、判定部２２から出力される硬判定処理もしくは軟判定処理後の信号の入力を受け、前記信号に対して、変調装置１０の上位ビット符号部１２での誤り訂正符号化処理に用いられる誤り訂正符号化方式に対応する誤り訂正復号方式を用いて誤り訂正復号処理（例えば、リードソロモン復号処理）を施して出力する。第１の復号部２３は、具体的には、判定部２２の硬判定処理もしくは軟判定処理によって特定された信号領域に割り当てられているビットデータに対して誤り訂正復号処理を施す。第１の復号部２３によって復号されるビットデータは、変調装置１０から送信される送信データを構成するビットデータ全体のうちの上位ビットに相当する。

変調部２４は、第１の復号部２３から出力される誤り訂正復号処理後のビットデータの入力を受け、前記ビットデータに対して直角位相振幅変調処理を施して出力する。変調部２４は、変調装置１０の上位ビット変調部１３が直角位相振幅変調を行う際に用いるマッピングテーブルと同じマッピングテーブルに従って、前記ビットデータ（即ち、上位ビット）に対応する信号領域を特定する。

加算器２５は、受信部２１から出力されるデジタル変換処理の信号の入力を受けるとともに、変調部２４から出力される直角位相振幅変調処理後の信号の入力を受け、前記デジタル変換処理後の信号から前記直角位相振幅変調処理後の信号を引いてこれらの差分を出力する。加算器２５は、具体的には、受信部２１から出力される変調信号のうちの、変調部２４における変調処理によって特定された上位ビットに対応する信号領域に存在する信号を抽出して出力する。加算器２５から出力される信号は、変調装置１０から送信される送信データを構成するビットデータ全体のうちの下位ビットに相当する（但し、電力は１／２^2mである）。したがって、加算器２５における処理は、変調部２４における変調処理の結果に基づいて下位ビットのオフセットを戻して出力する処理である、とも言える。

レベル調整部２６は、加算器２５から出力される差分処理後の信号、つまり、変調部２４の直角位相振幅変調処理によって特定された信号領域（即ち、下位ビット）の入力を受け、前記信号（下位ビット）の電力を２^2m倍して出力する。

第２の復号部２７は、レベル調整部２６から出力されるレベル調整処理後（具体的には、電力増加調整後）の信号の入力を受け、前記信号に対して、変調装置１０の下位ビット符号部１４での誤り訂正符号化処理に用いられる誤り訂正符号化方式に対応する誤り訂正復号方式を用いて誤り訂正復号処理（例えば、低密度パリティ検査復号処理）を施して出力する。

ビット結合部２８は、第１の復号部２３から出力される誤り訂正復号処理後の信号（「第１の信号」と呼ぶ）の入力を受けるとともに、第２の復号部２７から出力される誤り訂正復号処理後の信号（「第２の信号」と呼ぶ）の入力を受け、前記第１の信号を上位ビットとするとともに前記第２の信号を下位ビットとして結合することにより、受信データを生成して出力する。

この実施の形態に係る変調装置１０や復調装置２０によれば、送信対象のビットデータの上位ビットと下位ビットとのそれぞれに対して各々個別に符号化処理および変調処理を施すとともに下位ビットのレベル調整をしたうえで上位ビットに加算するようにしているので、ビットデータの上位ビットと下位ビットとの分け方の変更や上位ビットと下位ビットとのそれぞれに施す符号化処理および変調処理の方式の選択を柔軟に行うことが可能となる。

この実施の形態に係る変調装置１０や復調装置２０によれば、特に、ビットデータ全体のビット数ならびに上位ビットのビット数および下位ビットのビット数に依存するような独自のマッピングテーブルおよびデマッピングテーブルを準備することなく、ビットデータの変調処理を行うことができ、運用の柔軟性を向上させて、延いては汎用性を向上させることが可能となる。また、種々の系列（具体的には、上位ビット、下位ビット）の組み合わせを選択するハードウェアを容易に設計することが可能となる。

以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。具体的には、上記の実施の形態ではもとの（言い換えると、送信対象の）送信データを構成するビットデータを上位ビットと下位ビットとの２つに分ける（つまり、ビットデータの区分の階層は１である）ようにしているが、上位ビットをさらに２つに分けたり下位ビットをさらに２つに分けたりする（つまり、ビットデータの区分の階層は２である）ようにしてもよく、さらに言えば、ビットデータの区分の階層はいくつであるようにしてもよい。この場合、ビットデータの区分の階層の数に合わせて、上記の実施の形態における上位・下位ビット符号部１２，１４と上位・下位ビット変調部１３，１５とレベル調整部１６とに相当する構成が階層的に備えられる。なお、ビットデータの区分の階層が２以上である場合には、符号化処理の方式として３種類以上の方式が用いられるようにしてもよい。

１０変調装置
１１データ生成部
１２上位ビット符号部
１３上位ビット変調部
１４下位ビット符号部
１５下位ビット変調部
１６レベル調整部
１７加算器
２０復調装置
２１受信部
２２判定部
２３第１の復号部
２４変調部
２５加算器
２６レベル調整部
２７第２の復号部
２８ビット結合部

Claims

送信データのうちの上位ビットに対して誤り訂正符号化処理を施す上位ビット符号部と、
前記上位ビット符号部から出力される前記誤り訂正符号化処理後の信号に対して直角位相振幅変調処理を施す上位ビット変調部と、
前記送信データのうちの下位ビットに対して誤り訂正符号化処理を施す下位ビット符号部と、
前記下位ビット符号部から出力される前記誤り訂正符号化処理後の信号に対して直角位相振幅変調処理を施す下位ビット変調部と、
前記下位ビット変調部から出力される前記直角位相振幅変調処理後の信号の電力を低減させるレベル調整部と、
前記上位ビット変調部の前記直角位相振幅変調処理によって特定された前記上位ビットに対応する信号領域に、前記レベル調整部から出力される電力低減後の信号を配置する加算器と、を有する、
ことを特徴とする変調装置。
前記上位ビット符号部における前記誤り訂正符号化処理に用いられる誤り訂正符号化方式の誤り訂正能力よりも、前記下位ビット符号部における前記誤り訂正符号化処理に用いられる誤り訂正符号化方式の誤り訂正能力の方が高い、
ことを特徴とする請求項１に記載の変調装置。
前記上位ビット符号部における前記誤り訂正符号化処理に用いられる前記誤り訂正符号化方式がリードソロモン符号化であるとともに、
前記下位ビット符号部における前記誤り訂正符号化処理に用いられる前記誤り訂正符号化方式が低密度パリティ検査符号化である、
ことを特徴とする請求項２に記載の変調装置。
受信信号に対して硬判定処理もしくは軟判定処理を施す判定部と、
前記判定部から出力される前記硬判定処理もしくは前記軟判定処理後の信号に対して誤り訂正復号処理を施す第１の復号部と、
前記第１の復号部から出力される前記誤り訂正復号処理後の信号に対して直角位相振幅変調処理を施す変調部と、
前記変調部の前記直角位相振幅変調処理によって特定された信号領域に存在する信号の電力を増加させるレベル調整部と、
前記レベル調整部から出力される電力増加後の信号に対して誤り訂正復号処理を施す第２の復号部と、
前記第１の復号部から出力される前記誤り訂正復号処理後の信号を上位ビットとするとともに前記第２の復号部から出力される前記誤り訂正復号処理後の信号を下位ビットとして結合するビット結合部と、を有する、
ことを特徴とする復調装置。
前記第１の復号部における前記誤り訂正復号処理に対応する誤り訂正符号化方式の誤り訂正能力よりも、前記第２の復号部における前記誤り訂正復号処理に対応する誤り訂正符号化方式の誤り訂正能力の方が高い、
ことを特徴とする請求項４に記載の復調装置。
前記第１の復号部における前記誤り訂正復号処理に用いられる誤り訂正復号方式がリードソロモン復号であるとともに、
前記第２の復号部における前記誤り訂正復号処理に用いられる誤り訂正復号方式が低密度パリティ検査復号である、
ことを特徴とする請求項５に記載の復調装置。