JP2021141448A - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP2021141448A JP2021141448A JP2020037936A JP2020037936A JP2021141448A JP 2021141448 A JP2021141448 A JP 2021141448A JP 2020037936 A JP2020037936 A JP 2020037936A JP 2020037936 A JP2020037936 A JP 2020037936A JP 2021141448 A JP2021141448 A JP 2021141448A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- decoding
- received word
- memory
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000013527 convolutional neural network Methods 0.000 claims description 15
- 238000007476 Maximum Likelihood Methods 0.000 claims description 4
- 238000012937 correction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012549 training Methods 0.000 description 3
- 208000011580 syndromic disease Diseases 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/047—Probabilistic or stochastic networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
- H03M13/458—Soft decoding, i.e. using symbol reliability information by updating bit probabilities or hard decisions in an iterative fashion for convergence to a final decoding result
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Biomedical Technology (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Artificial Intelligence (AREA)
- Biophysics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
まず、第1の実施形態に係るメモリシステムについて、図面を参照して詳細に説明する。図1は、第1の実施形態に係るメモリシステムの概略構成例を示すブロック図である。図1に示すように、メモリシステム1は、メモリコントローラ10と不揮発性メモリ20とを備える。メモリシステム1は、ホスト30と接続可能であり、図1ではホスト30と接続された状態が示されている。ホスト30は、例えば、パーソナルコンピュータ、携帯端末などの電子機器であってよい。
(S1)変数ノードは、入力されたLLR(チャネルLLR)を、接続されたチェックノードに送信する。
(S2)チェックノードは、各変数ノード(送信元)に対して、接続されている他の変数ノードのLLRおよび対応するルールに基づいて、送信元の変数ノードのLLRを決定して返送する。
(S3)変数ノードは、チェックノードから返送されたLLR、および、チャネルLLRに基づいて、自ノードのLLRを更新し、チェックノードに送信する。
n^=y−s^ ・・・(1)
y^=y−(n〜) ・・・(3)
第1の実施形態では、最初に確率伝播法による復号が実行され、この復号が失敗した場合に、推定部による雑音の推定処理が実行された。第2の実施形態では、確率伝播法による復号の前に雑音の推定処理が実行される。そして、推定された雑音で更新された受信語を用いて、確率伝播法による復号が実行される。
10 メモリコントローラ
11 制御部
12 データバッファ
13 メモリI/F
14 符号化/復号部
15 ホストI/F
16 内部バス
17 符号化部
18、18−2 復号部
20 不揮発性メモリ
30 ホスト
101、101−2 BP復号部
1021〜102m、102−21〜102−2m 推定部
103 選択部
Claims (9)
- 不揮発性メモリと、
前記不揮発性メモリから受信語を読み出し、
前記受信語に含まれる雑音を推定する相互に異なる複数のモデルを用いて前記雑音を推定して複数の雑音推定値を求め、
複数の前記雑音推定値から1つの前記雑音推定値を選択し、
選択された前記雑音推定値を、読み出した前記受信語から減算した値により前記受信語を更新し、
更新された前記受信語を確率伝播法により復号する、
メモリコントローラと、
を備えるメモリシステム。 - 前記メモリコントローラは、
読み出した前記受信語を前記確率伝播法により復号し、
前記確率伝播法による復号に失敗した場合に、複数の前記モデルを用いて複数の前記雑音推定値を求め、
複数の前記雑音推定値から1つの前記雑音推定値を選択し、
選択された前記雑音推定値を、読み出した前記受信語から減算した値により前記受信語を更新し、
更新された前記受信語を確率伝播法により復号する、
請求項1に記載のメモリシステム。 - 前記メモリコントローラは、
前記不揮発性メモリから前記受信語を軟判定値として読み出し、
前記軟判定値と、前記軟判定値に基づいて算出される硬判定値と、に基づいて複数の雑音推定値を求め、
求められた複数の前記雑音推定値から1つの前記雑音推定値を選択し、
選択された前記雑音推定値を、前記受信語から減算した値により前記受信語を更新し、
更新された前記受信語を前記確率伝播法により復号し、
前記確率伝播法による復号に失敗した場合に、複数の前記モデルを用いて複数の前記雑音推定値を求める、
請求項1に記載のメモリシステム。 - 前記メモリコントローラは、
複数の前記雑音推定値のうち、前記雑音推定値を読み出した前記受信語から減算した値と、最尤復号語と、の間の距離が他の前記雑音推定値より小さい1つの前記雑音推定値を選択する、
請求項1に記載のメモリシステム。 - 前記メモリコントローラは、
複数の前記雑音推定値のうち、他の前記雑音推定値より値が小さい1つの前記雑音推定値を選択する、
請求項1に記載のメモリシステム。 - 複数の前記モデルそれぞれは、CNN(Convolutional Neural Network)である、
請求項1に記載のメモリシステム。 - 複数の前記モデルそれぞれは、前記不揮発性メモリの属性を示す相互に異なる属性情報を用いて学習される、
請求項1に記載のメモリシステム。 - 前記属性情報は、前記不揮発性メモリのワード線数、ブロック数、および、ページ数の少なくとも1つを含む、
請求項7に記載のメモリシステム。 - 複数の前記モデルそれぞれは、ハードエラーが生じたときの復号結果を用いて学習される、
請求項1に記載のメモリシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020037936A JP7419113B2 (ja) | 2020-03-05 | 2020-03-05 | メモリシステム |
US17/184,166 US11567830B2 (en) | 2020-03-05 | 2021-02-24 | Memory system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020037936A JP7419113B2 (ja) | 2020-03-05 | 2020-03-05 | メモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021141448A true JP2021141448A (ja) | 2021-09-16 |
JP7419113B2 JP7419113B2 (ja) | 2024-01-22 |
Family
ID=77555794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020037936A Active JP7419113B2 (ja) | 2020-03-05 | 2020-03-05 | メモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US11567830B2 (ja) |
JP (1) | JP7419113B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8073689B2 (en) * | 2003-02-21 | 2011-12-06 | Qnx Software Systems Co. | Repetitive transient noise removal |
JP6554735B2 (ja) | 2015-03-23 | 2019-08-07 | パナソニック株式会社 | ターボ等化器および無線受信装置 |
US9749089B2 (en) | 2015-11-04 | 2017-08-29 | Mitsubishi Electric Research Laboratories, Inc. | Fast log-likelihood ratio (LLR) computation for decoding high-order and high-dimensional modulation schemes |
US10361712B2 (en) | 2017-03-14 | 2019-07-23 | International Business Machines Corporation | Non-binary context mixing compressor/decompressor |
WO2019041085A1 (zh) | 2017-08-28 | 2019-03-07 | 中国科学技术大学 | 用于解码信号的方法、设备以及存储设备 |
US10700706B2 (en) * | 2017-09-22 | 2020-06-30 | SK Hynix Inc. | Memory system with decoders and method of operating such memory system and decoders |
-
2020
- 2020-03-05 JP JP2020037936A patent/JP7419113B2/ja active Active
-
2021
- 2021-02-24 US US17/184,166 patent/US11567830B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20210279133A1 (en) | 2021-09-09 |
JP7419113B2 (ja) | 2024-01-22 |
US11567830B2 (en) | 2023-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8250437B2 (en) | Memory system and control method for the same | |
JP4818381B2 (ja) | 半導体メモリ装置 | |
US8751895B2 (en) | Semiconductor memory device and decoding method | |
JP7039298B2 (ja) | メモリシステム | |
US10574272B2 (en) | Memory system | |
CN107608818B (zh) | 解码方法、存储器存储装置及存储器控制电路单元 | |
JP6730215B2 (ja) | メモリコントローラ、メモリシステムおよび制御方法 | |
US10193569B2 (en) | Decoding method, memory storage device and memory control circuit unit | |
US10795761B2 (en) | Memory system and method of controlling non-volatile memory | |
CN112039532A (zh) | 错误校正解码器及具有错误校正解码器的存储器系统 | |
JP2019057812A (ja) | メモリシステム | |
JP2009271852A (ja) | 半導体記憶装置 | |
JP2021121068A (ja) | 学習装置 | |
JP2020046871A (ja) | メモリシステム | |
JP2020042884A (ja) | メモリシステム | |
KR20200033688A (ko) | 에러 정정 회로 및 이의 동작 방법 | |
JP2022124682A (ja) | メモリシステム | |
KR20160075001A (ko) | 플래시 메모리 시스템 동작 방법 | |
US11804857B2 (en) | Electronic device | |
JP7419113B2 (ja) | メモリシステム | |
JP2023040796A (ja) | メモリシステム | |
JP2021141369A (ja) | メモリシステム | |
JP7309551B2 (ja) | メモリシステム | |
KR20200124054A (ko) | 오류 정정 디코더 및 이를 포함하는 메모리 시스템 | |
US11204831B2 (en) | Memory system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230919 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240110 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7419113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |