JP2021114593A - 撮像素子および撮像装置 - Google Patents
撮像素子および撮像装置 Download PDFInfo
- Publication number
- JP2021114593A JP2021114593A JP2020007880A JP2020007880A JP2021114593A JP 2021114593 A JP2021114593 A JP 2021114593A JP 2020007880 A JP2020007880 A JP 2020007880A JP 2020007880 A JP2020007880 A JP 2020007880A JP 2021114593 A JP2021114593 A JP 2021114593A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- image pickup
- pickup device
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 167
- 239000000758 substrate Substances 0.000 claims abstract description 132
- 238000000926 separation method Methods 0.000 claims abstract description 83
- 238000006243 chemical reaction Methods 0.000 claims abstract description 59
- 238000009792 diffusion process Methods 0.000 claims description 39
- 238000012545 processing Methods 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 239000010408 film Substances 0.000 description 43
- 239000007790 solid phase Substances 0.000 description 32
- 238000012546 transfer Methods 0.000 description 15
- 239000010409 thin film Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000007787 solid Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000000227 grinding Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Element Separation (AREA)
Abstract
【課題】画素毎に半導体基板が分離される撮像素子の強度の低下を軽減する。【解決手段】撮像素子は、複数の画素と分離領域と非分離領域とを具備する。画素は、半導体基板に形成されて入射光の光電変換を行う光電変換部および半導体基板の表面側に配置されて光電変換部の信号を伝達する配線が配置される配線領域を備える。分離領域は、複数の画素同士の半導体基板を分離する。非分離領域は、分離領域に形成される間隙部分の半導体基板により構成される。【選択図】図３
Description
本開示は、撮像素子および撮像装置に関する。詳しくは、画素を分離する分離領域を有する撮像素子および当該撮像素子を使用する撮像装置に関する。
従来、画像信号を生成する複数の画素が配置されて構成された撮像素子が使用されている。画素には入射光の光電変換を行う光電変換部が配置され、光電変換により生成された電荷に基づいて画像信号が生成される。これら複数の画素の光電変換部は半導体基板に配置される。このため、半導体基板には、各画素の光電変換部が隣接して配置されることとなる。また、半導体基板は、隣接する画素同士の境界に分離領域が配置される。画像信号等を画素毎に絶縁するためである。
この分離領域として半導体基板に形成された溝（トレンチ）に絶縁材料を詰め込んで構成された分離領域が使用されている。半導体基板に溝を形成するため、ｐｎ接合を使用して分離する方式と比較して高い絶縁抵抗を得ることができる。一方、半導体基板に形成された溝の表面には界面準位が形成される。この界面準位による電荷の捕獲や界面準位からの電荷の放出に基づく電流は暗電流と称され、画像信号のノイズの原因となる。このノイズを低減するためには、界面準位に対する電荷の移動を防ぐ必要がある。これは、界面準位をピニングすることにより行うことができる。このピニングは、界面準位からの電界を終端することにより電荷の移動を制限するものである。具体的には、溝を有する分離領域の周囲に比較的高い不純物濃度の半導体領域を配置することにより、ピニングを行うことができる。この半導体領域は、分離領域の周囲の半導体基板に高い濃度の不純物を注入することにより行うことができる。
不純物の注入は、イオン注入により行うことができる。しかし、分離領域に比較的深い溝を形成する際には、イオン注入による不純物の注入が困難になる。高い注入エネルギーが必要になり、イオン注入のマスクとして使用するレジストを厚く形成する必要があるためである。また、高エネルギーのイオンの注入により、半導体基板に多数の格子欠陥が生成されるという問題も生じる。
このようなイオン注入に替えて、固相拡散により高い不純物濃度の半導体領域を形成することも可能である。この固相拡散は、不純物を多量に含んだ固体薄膜を半導体基板に堆積させて加熱することにより不純物を半導体基板中に拡散させる方法である。上述の溝が形成された半導体基板では、溝の内壁に不純物を含む薄膜を配置し、数１００乃至１０００度の温度に加熱することにより、高い不純物濃度の半導体領域を溝の周囲に形成することができる。固相拡散法を適用する場合には、配線領域を形成する前の半導体基板の表面側に溝を形成し、固相拡散を行う必要がある。加熱の工程が必要となるためである。
分離領域の分離能力を向上させるためには、半導体基板を貫通する溝を形成する必要がある。これは、半導体基板の表面側に溝および配線領域を形成した後に、半導体基板の裏面を研削して溝の底部が露出するまで半導体基板を薄肉化することにより行うことができる。このような溝を有する撮像素子として、例えば、画素間に形成したトレンチの側壁にｐ型およびｎ型の拡散層を固相拡散により形成する固体撮像素子が提案されている（例えば、特許文献１参照。）。
上述の従来技術では、半導体基板の強度が低下するという問題がある。半導体基板の裏面側を研削して半導体基板の表面側から形成された溝の底部を露出される際、各画素の半導体基板の領域が溝により分離された状態になる。このため、半導体基板の強度が低下し、研削の工程において分離された半導体基板が脱離して破損するという問題を生じる。
本開示は、上述した問題点に鑑みてなされたものであり、画素毎に半導体基板が分離される撮像素子の強度の低下を軽減することを目的としている。
本開示は、上述の問題点を解消するためになされたものであり、その第１の態様は、半導体基板に形成されて入射光の光電変換を行う光電変換部および上記半導体基板の表面側に配置されて上記光電変換部の信号を伝達する配線が配置される配線領域を備える複数の画素と、上記複数の画素同士の上記半導体基板を分離する分離領域と、上記分離領域に形成される間隙部分の上記半導体基板により構成される非分離領域とを具備する撮像素子である。
また、この第１の態様において、上記分離領域は、上記半導体基板の表面側に形成される凹部に配置されてもよい。
また、この第１の態様において、上記分離領域は、上記半導体基板を貫通する上記凹部に配置されてもよい。
また、この第１の態様において、上記分離領域は、円形状の開口部に構成される上記凹部に配置されてもよい。
また、この第１の態様において、上記分離領域は、上記凹部に金属が配置されて構成されてもよい。
また、この第１の態様において、上記分離領域は、上記凹部に多結晶シリコンが配置されて構成されてもよい。
また、この第１の態様において、上記分離領域は、上記凹部における上記半導体基板の表面を覆う形状の側壁膜を備えてもよい。
また、この第１の態様において、上記非分離領域は、上記光電変換部を構成する半導体領域とは異なる導電型に構成されてもよい。
また、この第１の態様において、上記非分離領域は、上記半導体基板に形成される凹部に配置される不純物を含む部材から拡散した不純物により上記導電型に構成されてもよい。
また、この第１の態様において、上記非分離領域は、上記不純物の拡散の距離の２倍以下の上記間隙部分の上記半導体基板により構成されてもよい。
また、この第１の態様において、上記非分離領域は、上記入射光の波長の１／４の幅の上記間隙部分の上記半導体基板により構成されてもよい。
また、この第１の態様において、上記非分離領域は、上記半導体基板の裏面側に配置されてもよい。
また、この第１の態様において、上記光電変換部を構成する半導体領域とは異なる導電型に構成されて上記分離領域および上記光電変換部の間に配置される半導体領域をさらに具備してもよい。
また、本開示の第２の態様は、半導体基板に形成されて入射光の光電変換を行う光電変換部および上記半導体基板の表面側に配置されて上記光電変換部の信号を伝達する配線が配置される配線領域を備える複数の画素と、上記複数の画素同士の上記半導体基板を分離する分離領域と、上記分離領域に形成される間隙部分の上記半導体基板により構成される非分離領域と、上記光電変換に基づいて生成される画像信号の処理を行う処理回路とを具備する撮像装置である。
本開示の態様により、画素の境界に配置される分離領域の間隙部分に半導体基板の領域が残されるという作用をもたらす。
次に、図面を参照して、本開示を実施するための形態（以下、実施の形態と称する）を説明する。以下の図面において、同一または類似の部分には同一または類似の符号を付している。また、以下の順序で実施の形態の説明を行う。
１．第１の実施の形態
２．第２の実施の形態
３．カメラへの応用例
１．第１の実施の形態
２．第２の実施の形態
３．カメラへの応用例
＜１．第１の実施の形態＞
［撮像素子の構成］
図１は、本開示の実施の形態に係る撮像素子の構成例を示す図である。同図の撮像素子１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０と、制御部４０とを備える。
［撮像素子の構成］
図１は、本開示の実施の形態に係る撮像素子の構成例を示す図である。同図の撮像素子１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０と、制御部４０とを備える。
画素アレイ部１０は、画素１００が２次元格子状に配置されて構成されたものである。ここで、画素１００は、照射された光に応じた画像信号を生成するものである。この画素１００は、照射された光に応じた電荷を生成する光電変換部を有する。また画素１００は、画素回路をさらに有する。この画素回路は、光電変換部により生成された電荷に基づく画像信号を生成する。画像信号の生成は、後述する垂直駆動部２０により生成された制御信号により制御される。画素アレイ部１０には、信号線１１および１２がＸＹマトリクス状に配置される。信号線１１は、画素１００における画素回路の制御信号を伝達する信号線であり、画素アレイ部１０の行毎に配置され、各行に配置される画素１００に対して共通に配線される。信号線１２は、画素１００の画素回路により生成された画像信号を伝達する信号線であり、画素アレイ部１０の列毎に配置され、各列に配置される画素１００に対して共通に配線される。これら光電変換部および画素回路は、半導体基板に形成される。
垂直駆動部２０は、画素１００の画素回路の制御信号を生成するものである。この垂直駆動部２０は、生成した制御信号を同図の信号線１１を介して画素１００に伝達する。カラム信号処理部３０は、画素１００により生成された画像信号を処理するものである。このカラム信号処理部３０は、同図の信号線１２を介して画素１００から伝達された画像信号の処理を行う。カラム信号処理部３０における処理には、例えば、画素１００において生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換が該当する。カラム信号処理部３０により処理された画像信号は、撮像素子１の画像信号として出力される。制御部４０は、撮像素子１の全体を制御するものである。この制御部４０は、垂直駆動部２０およびカラム信号処理部３０を制御する制御信号を生成して出力することにより、撮像素子１の制御を行う。制御部４０により生成された制御信号は、信号線４１および４２により垂直駆動部２０およびカラム信号処理部３０に対してそれぞれ伝達される。
なお、撮像素子１は、特許請求の範囲に記載の撮像素子の一例である。また、撮像素子１は、特許請求の範囲に記載の撮像装置の一例である。この場合、画素アレイ部１０は特許請求の範囲に記載の撮像素子の一例であり、カラム信号処理部３０は特許請求の範囲に記載の処理回路の一例である。
［画素の構成］
図２は、本開示の実施の形態に係る撮像素子の構成例を示す図である。同図は、撮像素子１の構成例を表す模式断面図である。同図の撮像素子１は、画素１００と、分離領域１４０と、非分離領域１５０とを備える。また、画素１００は、半導体基板１１０と、配線領域１２０と、保護膜１６０と、カラーフィルタ１７０と、遮光膜１７１と、オンチップレンズ１８０とを備える。
図２は、本開示の実施の形態に係る撮像素子の構成例を示す図である。同図は、撮像素子１の構成例を表す模式断面図である。同図の撮像素子１は、画素１００と、分離領域１４０と、非分離領域１５０とを備える。また、画素１００は、半導体基板１１０と、配線領域１２０と、保護膜１６０と、カラーフィルタ１７０と、遮光膜１７１と、オンチップレンズ１８０とを備える。
半導体基板１１０は、画素１００等の素子の拡散層が形成される半導体の基板である。この半導体基板１１０には、例えば、シリコン（Ｓｉ）により構成された基板を使用することができる。画素１００の素子は、半導体基板１１０に形成されたウェル領域に形成することができる。便宜上、同図の半導体基板１１０は、ｐ型のウェル領域に構成されるものと想定する。このｐ型のウェル領域にｎ型の半導体領域を配置することにより、素子の拡散層を形成することができる。同図には、光電変換部１０１、電荷保持部１０２および電荷転送部１０３を素子の例として記載した。
光電変換部１０１は、半導体基板１１０のｐ型のウェル領域に配置されたｎ型の半導体領域１１１により構成される。具体的には、ｎ型の半導体領域１１１と周囲のｐ型のウェル領域との間に形成されるｐｎ接合部により構成されるフォトダイオードが光電変換部１０１に該当する。光電変換部１０１は、入射光の光電変換により生成された電荷のうちの電子をｎ型の半導体領域１１１に保持する。
電荷保持部１０２および電荷転送部１０３は、前述の画素回路に含まれる素子である。電荷保持部１０２は、光電変換部１０１の光電変換により生成された電荷を保持するものである。この電荷保持部１０２は、半導体基板１１０のｐ型のウェル領域に配置されたｎ型の半導体領域１１２により構成される。電荷転送部１０３は、光電変換部１０１により生成された電荷を電荷保持部１０２に転送するものである。この電荷転送部１０３は、光電変換部１０１のｎ型の半導体領域１１１に保持された電荷を電荷保持部１０２のｎ型の半導体領域１１２に転送する。
電荷転送部１０３は、ＭＯＳトランジスタにより構成することができる。具体的には、電荷転送部１０３は、ｎ型の半導体領域１１１および１１２をそれぞれソース領域およびドレイン領域とし、ｎ型の半導体領域１１１および１１２の間のｐ型のウェル領域にチャネルが形成されるＭＯＳトランジスタにより構成される。同図に表したように、ｎ型の半導体領域１１１は半導体基板１１０の裏面側に配置され、ｎ型の半導体基板１１２は半導体基板１１０の表面側に配置される。電荷転送部１０３のゲート電極１１３は、半導体基板１１０の表面側に埋め込まれた形状に構成され、不図示のゲート絶縁膜を介してｎ型の半導体領域１１１および１１２に隣接して配置される。このような形状のＭＯＳトランジスタは、縦型トランジスタと称され、半導体基板１１０の表面に対して垂直方向に電荷を転送するトランジスタである。
画像信号の生成および出力は、次のように行うことができる。まず、露光期間に光電変換部１０１が光電変換を行い、生成した電荷をｎ型の半導体領域１１１に保持する。この露光期間の経過後に、電荷転送部１０３がｎ型の半導体領域１１１に保持された電荷を電荷保持部１０２に転送する。この転送された電荷に応じた画像信号が不図示のＭＯＳトランジスタにより生成され、画素１００から出力される。
配線領域１２０は、画素１００等の素子に信号を伝達する配線が形成される領域である。この配線領域１２０は、半導体基板１１０の表面側に隣接して配置される。配線領域１２０は、配線層１２２および絶縁層１２１を備える。配線層１２２は、画素１００等の素子に信号を伝達する配線である。この配線層１２２は、銅（Ｃｕ）やアルミニウム（Ａｌ）等の金属により構成することができる。絶縁層１２１は、配線層１２２を絶縁するものである。この絶縁層１２１は、例えば、酸化シリコン（ＳｉＯ２）等の絶縁物により構成することができる。同図の配線層１２２は、電荷転送部１０３のゲート電極１１３に接続される配線を例として表したものである。この配線層１２２およびゲート電極１１３は、コンタクトプラグ１２３を介して接続される。コンタクトプラグ１２３は、柱状の金属により構成され、半導体領域および配線を接続するものである。
保護膜１６０は、半導体基板１１０の裏面側に配置され、半導体基板１１０の裏面を保護するものである。この保護膜１６０は、例えば、ＳｉＯ２により構成することができる。
カラーフィルタ１７０は、入射光のうち所定の波長の光を透過させる光学的なフィルタである。このカラーフィルタ１７０は、画素１００毎に配置される。カラーフィルタ１７０として、例えば、赤色光、緑色光および青色光の何れかを透過させるカラーフィルタ１７０を使用することができる。この場合、これら３種類のカラーフィルタ１７０のうちの１つが画素１００に配置される。カラーフィルタ１７０は、例えば、染料や顔料を分散した樹脂により構成することができる。
遮光膜１７１は、入射光を遮光する膜である。この遮光膜１７１は、画素１００の境界に配置され、隣接する画素１００のカラーフィルタ１７０を透過した光を遮光する。これにより、混色を防止することができる。遮光膜１７１は、金属膜や遮光性を有する材料を分散した樹脂膜により構成することができる。
オンチップレンズ１８０は、カラーフィルタ１７０に隣接して配置され、入射光を集光するレンズである。このオンチップレンズ１８０は、半球形状に構成され、半導体基板１１０の光電変換部１０１に入射光を集光する。オンチップレンズ１８０は、窒化シリコン（ＳｉＮ）等の無機材料やアクリル樹脂等の有機材料により構成することができる。
同図の撮像素子１は、半導体基板１１０の裏面側に照射された入射光の撮像を行う裏面照射型の撮像素子の例を表したものである。
分離領域１４０は、画素１００の境界の半導体基板１１０に配置されて画素１００を分離するものである。この分離領域１４０は、半導体基板１１０の表面に形成された凹部１３０に配置される。同図の凹部１３０は、半導体基板１１０を貫通する形状に構成される。
同図の分離領域１４０は、側壁膜１４１および充填膜１４２により構成される。側壁膜１４１は、凹部１３０の側壁に配置されて凹部１３０の側壁の半導体基板１１０を絶縁する膜である。この側壁膜１４１は、例えば、ＳｉＯ２やＳｉＮにより構成することができる。また、側壁膜１４１は、固定電荷膜により構成することもできる。この固定電荷膜は、半導体基板１１０の界面のピニングを行う固定電荷を有する膜である。この固定電荷膜は、例えば、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）および酸化アルミニウム（Ａｌ２Ｏ３）により構成することができる。充填膜１４２は、凹部１３０に充填される膜であり、側壁膜１４１の内側に埋め込まれる膜である。充填膜１４２は、例えば、タングステン（Ｗ）等の金属により構成することもできる。また、充填膜１４２は、多結晶シリコンや不純物がドーピングされた多結晶シリコンにより構成することもできる。
なお、分離領域１４０の周囲の半導体基板１１０には、固相拡散領域１１９が配置される。この固相拡散領域１１９は、固相拡散法により半導体基板１１０に不純物を拡散させて形成された半導体領域であり、光電変換部１０１を構成するｎ型の半導体領域１１１等とは異なる導電型に構成される半導体領域である。同図の固相拡散領域１１９は、ｐ型に構成される例を表したものである。ｐ型に構成された固相拡散領域１１９は、ｎ型の半導体領域１１１とｐｎ接合を形成し、画素１００の光電変換部１０１を電気的に分離する。すなわち、画素１００は、分離領域１４０および固相拡散領域１１９により隣接する画素１００から電気的に分離される。固相拡散領域１１９は、ｐ型のウェル領域より高い不純物濃度に構成することができる。
上述のように、固相拡散領域１１９は、固相拡散法により形成することができる。具体的には、側壁膜１４１および充填膜１４２を配置する前の凹部１３０の側壁に不純物を多量に含んだ固体薄膜を配置して加熱する。これにより、固体薄膜の不純物を半導体基板１１０に拡散させ、凹部１３０の周囲の半導体基板１１０に固相拡散領域１１９を形成することができる。固体薄膜には、不純物を多量に含んだＳｉＯ２の膜を使用することができる。また、固体薄膜の不純物には、アクセプタであるホウ素（Ｂ）を使用することができる。なお、ｎ型の固相拡散領域１１９を形成する際には、ドナーであるリン（Ｐ）を固体薄膜に含有させる。その後、凹部１３０に配置した固体薄膜を除去し、側壁膜１４１および充填膜１４２を配置する。
非分離領域１５０は、分離領域１４０に形成される間隙部分の半導体基板１１０により構成される領域である。非分離領域１５０は、画素１００同士が半導体基板１１０により繋げられた領域である。この非分離領域１５０には、上述の固相拡散領域１１９を配置することができる。
［画素の平面構成］
図３は、本開示の第１の実施の形態に係る撮像素子の構成例を示す平面図である。同図は、画素アレイ部１０に配列される画素１００の構成例を表す平面図である。同図の破線の矩形が画素１００の領域を表す。この画素１００には、光電変換部１０１を構成するｎ型の半導体領域１１１を記載した。このｎ型の半導体領域１１１の周囲に固相拡散領域１１９が配置される。画素１００同士の境界には、分離領域１４０が配置される。また、分離領域１４０の間隙部分に非分離領域１５０が配置される。同図は、画素１００を囲繞する形状の分離領域１４０の辺の部分に非分離領域１５０が配置される例を表したものである。なお、図２は、同図のＡ−Ａ’線に沿う画素１００の断面図に該当する。
図３は、本開示の第１の実施の形態に係る撮像素子の構成例を示す平面図である。同図は、画素アレイ部１０に配列される画素１００の構成例を表す平面図である。同図の破線の矩形が画素１００の領域を表す。この画素１００には、光電変換部１０１を構成するｎ型の半導体領域１１１を記載した。このｎ型の半導体領域１１１の周囲に固相拡散領域１１９が配置される。画素１００同士の境界には、分離領域１４０が配置される。また、分離領域１４０の間隙部分に非分離領域１５０が配置される。同図は、画素１００を囲繞する形状の分離領域１４０の辺の部分に非分離領域１５０が配置される例を表したものである。なお、図２は、同図のＡ−Ａ’線に沿う画素１００の断面図に該当する。
同図に表した非分離領域１５０を配置しない構成にすると、分離領域１４０が画素１００の半導体基板１１０を囲繞する形状となり、画素１００には島状の半導体基板１１０が配置されることとなる。前述のように、分離領域１４０の凹部１３０は、充填膜１４２により埋められる。しかし、充填膜１４２は凹部１３０の側壁膜１４１に積層される膜であるため、比較的深い凹部１３０の場合には、凹部１３０を完全に埋めることができない。このため、凹部１３０の中央部に空隙が形成される場合がある。半導体基板１１０の強度が低下する。このような分離領域１４０が配置された半導体基板１１０の裏面側からの研削を行うと、凹部１３０の中央部の空隙が押しつぶされ、島状の半導体基板１１０がずれて破損する場合がある。
そこで、分離領域１４０の一部に非分離領域１５０を配置する。画素１００の境界の半導体基板１１０の一部を残すことにより、隣接する画素１００の半導体基板１１０の領域同士を連結する。これにより、半導体基板１１０の強度の低下を軽減することができる。
また、分離領域１４０の周囲には、固相拡散領域１１９が形成される。非分離領域１５０が配置される分離領域１４０の間隙の幅を固相拡散領域１１９の幅の２倍以下にすることにより、非分離領域１５０に固相拡散領域１１９を形成することができる。具体的には、前述の固相拡散法における不純物の拡散距離の２倍以下の幅に分離領域１４０の間隙を構成することにより、非分離領域１５０の全体に固相拡散領域１１９を配置することができる。非分離領域１５０において隣接する画素１００の半導体基板１１０同士を電気的に分離することができる。
［画素の製造方法］
図４乃至６は、本開示の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。図４乃至６は、撮像素子１の製造工程の一例を表した図である。まず、半導体基板１１０にｐ型のウェル領域を形成する。次に、ｐ型のウェル領域にｎ型の半導体領域１１１等を形成する。これらは、イオン注入により行うことができる（図４におけるＡ）。
図４乃至６は、本開示の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。図４乃至６は、撮像素子１の製造工程の一例を表した図である。まず、半導体基板１１０にｐ型のウェル領域を形成する。次に、ｐ型のウェル領域にｎ型の半導体領域１１１等を形成する。これらは、イオン注入により行うことができる（図４におけるＡ）。
次に、半導体基板１１０の表面側に凹部１３０を形成する。この際、非分離領域１５０を配置する領域である領域３０２には、凹部１３０を形成しない（図４におけるＢ）。
次に、凹部１３０の内壁にＢを含んだ固体薄膜３０３を配置する。これは、例えば、ＣＶＤ（Chemical Vapor Deposition）により行うことができる（図４におけるＣ）。
次に、半導体基板１１０を加熱して固相拡散を行う、これにより、凹部１３０の周囲に固相拡散領域１１９が形成される。また、非分離領域１５０を形成する領域３０２にも固相拡散領域１１９が形成される（図５におけるＤ）。
次に、固体薄膜３０３を除去する（図５におけるＥ）。これにより、以降の工程における固相拡散を防止することができる。
次に、凹部１３０の内壁に側壁膜１４１を配置する。これは、例えば、ＳｉＯ２の膜をＣＶＤにより成膜することにより行うことができる（図５におけるＦ）。
次に、凹部１３０の内壁の側壁膜１４１に充填膜１４２を積層する。これは、例えば、Ｗの膜をＣＶＤにより成膜することにより行うことができる（図６におけるＧ）。
次に、半導体基板１１０の表面側に配線領域１２０を形成する（図６におけるＨ）。
次に、半導体基板１１０の裏面側を研削する。これは、例えば、グラインダを使用して機械的に研磨することにより行うことができる。また、例えば、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）により行うこともできる。これにより、半導体基板１１０が薄肉化され、半導体基板１１０を貫通する分離領域１４０および非分離領域１５０を形成することができる（図６におけるＩ）。
その後、保護膜１６０、遮光膜１７１、カラーフィルタ１７０およびオンチップレンズ１８０を配置することにより、撮像素子１を製造することができる。
なお、本開示の第１の実施の形態の撮像素子１の構成は、この例に限定されない。例えば、分離領域１４０の周囲の固相拡散領域１１９の代わりに固相拡散以外の方法により形成された半導体領域を使用することもできる。
以上説明したように、本開示の第１の実施の形態の撮像素子１は、画素の境界の分離領域１４０の間隙に非分離領域１５０を配置することにより、撮像素子１の強度の低下を軽減することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態の撮像素子１は、画素１００の境界に分離領域１４０および非分離領域１５０が配置されていた。これに対し、本開示の第２の実施の形態の撮像素子１では、この分離領域１４０および非分離領域１５０の形状のバリエーションについて提案する。
上述の第１の実施の形態の撮像素子１は、画素１００の境界に分離領域１４０および非分離領域１５０が配置されていた。これに対し、本開示の第２の実施の形態の撮像素子１では、この分離領域１４０および非分離領域１５０の形状のバリエーションについて提案する。
［画素の平面構成］
図７は、本開示の第２の実施の形態に係る撮像素子の構成例を示す平面図である。同図は、画素１００の分離領域１４０および非分離領域１５０の構成例を表す平面図である。
図７は、本開示の第２の実施の形態に係る撮像素子の構成例を示す平面図である。同図は、画素１００の分離領域１４０および非分離領域１５０の構成例を表す平面図である。
同図におけるＡは、画素１００の隅部に非分離領域１５０が配置される例を表した図である。同図におけるＡの図面の横方向に配置される分離領域１４０は、横方向に隣接する画素１００に対して共通に配置される。
同図におけるＢは、分離領域１４０が細かく分断されて、非分離領域１５０が多く配置される例を表した図である。非分離領域１５０が多く配置されるため、画素１００の強度をさらに向上させることができる。また、分離領域１４０および非分離領域１５０を周期的に配置することにより、隣接する画素１００から斜めに入射する入射光を偏向させることができ、減衰させることがでる。これにより、クロストークを低減することがでる。この際、分離領域１４０同士の間隙ｄの幅を入射光の波長の１／４の幅に構成すると好適である。隣接する画素１００からの入射光をさらに減衰させることができるためである。
［画素の平面の他の構成］
図８は、本開示の第２の実施の形態に係る撮像素子の他の構成例を示す平面図である。同図は、平面視において円形状に構成される分離領域１４０を表した図である。同図の分離領域１４０は、開口部が円形状の凹部１３０に配置される分離領域１４０である。この円形状の分離領域１４０の周囲に固相拡散領域１１９を配置することにより、平面視における光電変換部１０１との間の形状が円弧をつなぎ合わせた形状の固相拡散領域１１９を構成することができる。つなぎ合わされた円弧の端部が非分離領域１５０の側に入り込んだ形状となり、光電変換部１０１の領域を拡張することができる。光電変換部１０１に蓄積可能な電荷量を増加させることができ、ダイナミックレンジを向上させることができる。
図８は、本開示の第２の実施の形態に係る撮像素子の他の構成例を示す平面図である。同図は、平面視において円形状に構成される分離領域１４０を表した図である。同図の分離領域１４０は、開口部が円形状の凹部１３０に配置される分離領域１４０である。この円形状の分離領域１４０の周囲に固相拡散領域１１９を配置することにより、平面視における光電変換部１０１との間の形状が円弧をつなぎ合わせた形状の固相拡散領域１１９を構成することができる。つなぎ合わされた円弧の端部が非分離領域１５０の側に入り込んだ形状となり、光電変換部１０１の領域を拡張することができる。光電変換部１０１に蓄積可能な電荷量を増加させることができ、ダイナミックレンジを向上させることができる。
［画素の断面の構成］
図９は、本開示の第２の実施の形態に係る撮像素子の構成例を示す断面図である。同図は、分離領域１４０および非分離領域１５０の構成例を表す断面図である。同図におけるＡは、半導体基板１１０の表面に対して垂直な形状に構成される分離領域１４０の例を表した図である。この場合、非分離領域１５０も半導体基板１１０の表面に対して垂直な形状に構成される。
図９は、本開示の第２の実施の形態に係る撮像素子の構成例を示す断面図である。同図は、分離領域１４０および非分離領域１５０の構成例を表す断面図である。同図におけるＡは、半導体基板１１０の表面に対して垂直な形状に構成される分離領域１４０の例を表した図である。この場合、非分離領域１５０も半導体基板１１０の表面に対して垂直な形状に構成される。
同図におけるＢは、半導体基板１１０の表面と中央部とにおいて異なる幅に構成される分離領域１４０の例を表した図である。同図におけるＢに表したように、半導体基板１１０の中央部において隣接する分離領域１４０同士が接する形状に構成することもできる。この場合、非分離領域１５０は、半導体基板の表側および裏側の表面の近傍に配置される。
また、半導体基板１１０の表側の表面の近傍においても隣接する分離領域１４０同士が接する形状に構成することもできる。この場合においても半導体基板１１０の裏面側には非分離領域１５０が配置され、半導体基板１１０の裏面側の研削の際の強度の低下を軽減することができる。なお、半導体基板１１０の裏面側の非分離領域１５０は、半導体基板１１０の裏面の研削の際の厚さのばらつきに応じた深さに構成することができる。
また、分離領域１４０の断面の形状を半導体基板１１０の表面側における開口面積が裏面側より大きいテーパ形状に構成することもできる。
これ以外の撮像素子１の構成は本開示の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第２の実施の形態の撮像素子１は、分離領域１４０および非分離領域１５０の形状を変更した場合であっても画素１００の強度の低下を軽減することができる。
＜３．カメラへの応用例＞
本開示に係る技術（本技術）は、様々な製品に応用することができる。例えば、本技術は、カメラ等の撮像装置に搭載される撮像素子として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品に応用することができる。例えば、本技術は、カメラ等の撮像装置に搭載される撮像素子として実現されてもよい。
図１０は、本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示すブロック図である。同図のカメラ１０００は、レンズ１００１と、撮像素子１００２と、撮像制御部１００３と、レンズ駆動部１００４と、画像処理部１００５と、操作入力部１００６と、フレームメモリ１００７と、表示部１００８と、記録部１００９とを備える。
レンズ１００１は、カメラ１０００の撮影レンズである。このレンズ１００１は、被写体からの光を集光し、後述する撮像素子１００２に入射させて被写体を結像させる。
撮像素子１００２は、レンズ１００１により集光された被写体からの光を撮像する半導体素子である。この撮像素子１００２は、照射された光に応じたアナログの画像信号を生成し、デジタルの画像信号に変換して出力する。
撮像制御部１００３は、撮像素子１００２における撮像を制御するものである。この撮像制御部１００３は、制御信号を生成して撮像素子１００２に対して出力することにより、撮像素子１００２の制御を行う。また、撮像制御部１００３は、撮像素子１００２から出力された画像信号に基づいてカメラ１０００におけるオートフォーカスを行うことができる。ここでオートフォーカスとは、レンズ１００１の焦点位置を検出して、自動的に調整するシステムである。このオートフォーカスとして、撮像素子１００２に配置された位相差画素により像面位相差を検出して焦点位置を検出する方式（像面位相差オートフォーカス）を使用することができる。また、画像のコントラストが最も高くなる位置を焦点位置として検出する方式（コントラストオートフォーカス）を適用することもできる。撮像制御部１００３は、検出した焦点位置に基づいてレンズ駆動部１００４を介してレンズ１００１の位置を調整し、オートフォーカスを行う。なお、撮像制御部１００３は、例えば、ファームウェアを搭載したＤＳＰ（Digital Signal Processor）により構成することができる。
レンズ駆動部１００４は、撮像制御部１００３の制御に基づいて、レンズ１００１を駆動するものである。このレンズ駆動部１００４は、内蔵するモータを使用してレンズ１００１の位置を変更することによりレンズ１００１を駆動することができる。
画像処理部１００５は、撮像素子１００２により生成された画像信号を処理するものである。この処理には、例えば、画素毎の赤色、緑色および青色に対応する画像信号のうち不足する色の画像信号を生成するデモザイク、画像信号のノイズを除去するノイズリダクションおよび画像信号の符号化等が該当する。画像処理部１００５は、例えば、ファームウェアを搭載したマイコンにより構成することができる。
操作入力部１００６は、カメラ１０００の使用者からの操作入力を受け付けるものである。この操作入力部１００６には、例えば、押しボタンやタッチパネルを使用することができる。操作入力部１００６により受け付けられた操作入力は、撮像制御部１００３や画像処理部１００５に伝達される。その後、操作入力に応じた処理、例えば、被写体の撮像等の処理が起動される。
フレームメモリ１００７は、１画面分の画像信号であるフレームを記憶するメモリである。このフレームメモリ１００７は、画像処理部１００５により制御され、画像処理の過程におけるフレームの保持を行う。
表示部１００８は、画像処理部１００５により処理された画像を表示するものである。この表示部１００８には、例えば、液晶パネルを使用することができる。
記録部１００９は、画像処理部１００５により処理された画像を記録するものである。この記録部１００９には、例えば、メモリカードやハードディスクを使用することができる。
以上、本開示が適用され得るカメラについて説明した。本技術は以上において説明した構成のうち、撮像素子１００２に適用され得る。具体的には、図１において説明した撮像素子１は、撮像素子１００２に適用することができる。なお、画像処理部１００５は、特許請求の範囲に記載の処理回路の一例である。カメラ１０００は、特許請求の範囲に記載の撮像装置の一例である。
最後に、上述した各実施の形態の説明は本開示の一例であり、本開示は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
また、本明細書に記載された効果はあくまで例示であって限定されるものでは無い。また、他の効果があってもよい。
また、上述の実施の形態における図面は、模式的なものであり、各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。
なお、本技術は以下のような構成もとることができる。
（１）半導体基板に形成されて入射光の光電変換を行う光電変換部および前記半導体基板の表面側に配置されて前記光電変換部の信号を伝達する配線が配置される配線領域を備える複数の画素と、
前記複数の画素同士の前記半導体基板を分離する分離領域と、
前記分離領域に形成される間隙部分の前記半導体基板により構成される非分離領域と
を具備する撮像素子。
（２）前記分離領域は、前記半導体基板の表面側に形成される凹部に配置される前記（１）に記載の撮像素子。
（３）前記分離領域は、前記半導体基板を貫通する前記凹部に配置される前記（２）に記載の撮像素子。
（４）前記分離領域は、円形状の開口部に構成される前記凹部に配置される前記（２）から（３）の何れかに記載の撮像素子。
（５）前記分離領域は、前記凹部に金属が配置されて構成される前記（２）から（４）の何れかに記載の撮像素子。
（６）前記分離領域は、前記凹部に多結晶シリコンが配置されて構成される前記（２）から（４）の何れかに記載の撮像素子。
（７）前記分離領域は、前記凹部における前記半導体基板の表面を覆う形状の側壁膜を備える前記（２）から（６）の何れかに記載の撮像素子。
（８）前記非分離領域は、前記光電変換部を構成する半導体領域とは異なる導電型に構成される前記（１）から（７）の何れかに記載の撮像素子。
（９）前記非分離領域は、前記半導体基板に形成される凹部に配置される不純物を含む部材から拡散した不純物により前記導電型に構成される前記（８）に記載の撮像素子。
（１０）前記非分離領域は、前記不純物の拡散の距離の２倍以下の前記間隙部分の前記半導体基板により構成される前記（９）に記載の撮像素子。
（１１）前記非分離領域は、前記入射光の波長の１／４の幅の前記間隙部分の前記半導体基板により構成される前記（１）から（１０）の何れかに記載の撮像素子。
（１２）前記非分離領域は、前記半導体基板の裏面側に配置される前記（１）から（１１）の何れかに記載の撮像素子。
（１３）前記光電変換部を構成する半導体領域とは異なる導電型に構成されて前記分離領域および前記光電変換部の間に配置される半導体領域をさらに具備する前記（１）から（１２）の何れかに記載の撮像素子。
（１４）半導体基板に形成されて入射光の光電変換を行う光電変換部および前記半導体基板の表面側に配置されて前記光電変換部の信号を伝達する配線が配置される配線領域を備える複数の画素と、
前記複数の画素同士の前記半導体基板を分離する分離領域と、
前記分離領域に形成される間隙部分の前記半導体基板により構成される非分離領域と、
前記光電変換に基づいて生成される画像信号の処理を行う処理回路と
を具備する撮像装置。
（１）半導体基板に形成されて入射光の光電変換を行う光電変換部および前記半導体基板の表面側に配置されて前記光電変換部の信号を伝達する配線が配置される配線領域を備える複数の画素と、
前記複数の画素同士の前記半導体基板を分離する分離領域と、
前記分離領域に形成される間隙部分の前記半導体基板により構成される非分離領域と
を具備する撮像素子。
（２）前記分離領域は、前記半導体基板の表面側に形成される凹部に配置される前記（１）に記載の撮像素子。
（３）前記分離領域は、前記半導体基板を貫通する前記凹部に配置される前記（２）に記載の撮像素子。
（４）前記分離領域は、円形状の開口部に構成される前記凹部に配置される前記（２）から（３）の何れかに記載の撮像素子。
（５）前記分離領域は、前記凹部に金属が配置されて構成される前記（２）から（４）の何れかに記載の撮像素子。
（６）前記分離領域は、前記凹部に多結晶シリコンが配置されて構成される前記（２）から（４）の何れかに記載の撮像素子。
（７）前記分離領域は、前記凹部における前記半導体基板の表面を覆う形状の側壁膜を備える前記（２）から（６）の何れかに記載の撮像素子。
（８）前記非分離領域は、前記光電変換部を構成する半導体領域とは異なる導電型に構成される前記（１）から（７）の何れかに記載の撮像素子。
（９）前記非分離領域は、前記半導体基板に形成される凹部に配置される不純物を含む部材から拡散した不純物により前記導電型に構成される前記（８）に記載の撮像素子。
（１０）前記非分離領域は、前記不純物の拡散の距離の２倍以下の前記間隙部分の前記半導体基板により構成される前記（９）に記載の撮像素子。
（１１）前記非分離領域は、前記入射光の波長の１／４の幅の前記間隙部分の前記半導体基板により構成される前記（１）から（１０）の何れかに記載の撮像素子。
（１２）前記非分離領域は、前記半導体基板の裏面側に配置される前記（１）から（１１）の何れかに記載の撮像素子。
（１３）前記光電変換部を構成する半導体領域とは異なる導電型に構成されて前記分離領域および前記光電変換部の間に配置される半導体領域をさらに具備する前記（１）から（１２）の何れかに記載の撮像素子。
（１４）半導体基板に形成されて入射光の光電変換を行う光電変換部および前記半導体基板の表面側に配置されて前記光電変換部の信号を伝達する配線が配置される配線領域を備える複数の画素と、
前記複数の画素同士の前記半導体基板を分離する分離領域と、
前記分離領域に形成される間隙部分の前記半導体基板により構成される非分離領域と、
前記光電変換に基づいて生成される画像信号の処理を行う処理回路と
を具備する撮像装置。
１、１００２ 撮像素子
１０ 画素アレイ部
３０ カラム信号処理部
１００ 画素
１０１ 光電変換部
１１０ 半導体基板
１１９ 固相拡散領域
１２０ 配線領域
１３０ 凹部
１４０ 分離領域
１４１ 側壁膜
１４２ 充填膜
１５０ 非分離領域
１０００ カメラ
１００５ 画像処理部
１０ 画素アレイ部
３０ カラム信号処理部
１００ 画素
１０１ 光電変換部
１１０ 半導体基板
１１９ 固相拡散領域
１２０ 配線領域
１３０ 凹部
１４０ 分離領域
１４１ 側壁膜
１４２ 充填膜
１５０ 非分離領域
１０００ カメラ
１００５ 画像処理部
Claims (14)
- 半導体基板に形成されて入射光の光電変換を行う光電変換部および前記半導体基板の表面側に配置されて前記光電変換部の信号を伝達する配線が配置される配線領域を備える複数の画素と、
前記複数の画素同士の前記半導体基板を分離する分離領域と、
前記分離領域に形成される間隙部分の前記半導体基板により構成される非分離領域と
を具備する撮像素子。 - 前記分離領域は、前記半導体基板の表面側に形成される凹部に配置される請求項１記載の撮像素子。
- 前記分離領域は、前記半導体基板を貫通する前記凹部に配置される請求項２記載の撮像素子。
- 前記分離領域は、円形状の開口部に構成される前記凹部に配置される請求項２記載の撮像素子。
- 前記分離領域は、前記凹部に金属が配置されて構成される請求項２記載の撮像素子。
- 前記分離領域は、前記凹部に多結晶シリコンが配置されて構成される請求項２記載の撮像素子。
- 前記分離領域は、前記凹部における前記半導体基板の表面を覆う形状の側壁膜を備える請求項２記載の撮像素子。
- 前記非分離領域は、前記光電変換部を構成する半導体領域とは異なる導電型に構成される請求項１記載の撮像素子。
- 前記非分離領域は、前記凹部に配置される不純物を含む部材から拡散した不純物により前記導電型に構成される請求項８記載の撮像素子。
- 前記非分離領域は、前記不純物の拡散の距離の２倍以下の前記間隙部分の前記半導体基板により構成される請求項９記載の撮像素子。
- 前記非分離領域は、前記入射光の波長の１／４の幅の前記間隙部分の前記半導体基板により構成される請求項１記載の撮像素子。
- 前記非分離領域は、前記半導体基板の裏面側に配置される請求項１記載の撮像素子。
- 前記光電変換部を構成する半導体領域とは異なる導電型に構成されて前記分離領域および前記光電変換部の間に配置される半導体領域をさらに具備する請求項１記載の撮像素子。
- 半導体基板に形成されて入射光の光電変換を行う光電変換部および前記半導体基板の表面側に配置されて前記画素の信号を伝達する配線が配置される配線領域を備える複数の画素と、
前記複数の画素同士の前記半導体基板を分離する分離領域と、
前記分離領域に形成される間隙部分の前記半導体基板により構成される非分離領域と、
前記光電変換に基づいて生成される画像信号の処理を行う処理回路と
を具備する撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020007880A JP2021114593A (ja) | 2020-01-21 | 2020-01-21 | 撮像素子および撮像装置 |
| PCT/JP2020/044033 WO2021149350A1 (ja) | 2020-01-21 | 2020-11-26 | 撮像素子および撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020007880A JP2021114593A (ja) | 2020-01-21 | 2020-01-21 | 撮像素子および撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021114593A true JP2021114593A (ja) | 2021-08-05 |
Family
ID=76993308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020007880A Pending JP2021114593A (ja) | 2020-01-21 | 2020-01-21 | 撮像素子および撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2021114593A (ja) |
| WO (1) | WO2021149350A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024014145A1 (ja) * | 2022-07-12 | 2024-01-18 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101030300B1 (ko) * | 2008-10-06 | 2011-04-20 | 주식회사 동부하이텍 | 씨모스 이미지 센서의 제조방법 |
| JP4987917B2 (ja) * | 2009-08-19 | 2012-08-01 | 株式会社東芝 | 固体撮像装置の製造方法 |
| JP2011238781A (ja) * | 2010-05-11 | 2011-11-24 | Panasonic Corp | 固体撮像素子及びその製造方法 |
| JP2015153772A (ja) * | 2014-02-10 | 2015-08-24 | 株式会社東芝 | 固体撮像装置 |
| JP6971722B2 (ja) * | 2017-09-01 | 2021-11-24 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
-
2020
- 2020-01-21 JP JP2020007880A patent/JP2021114593A/ja active Pending
- 2020-11-26 WO PCT/JP2020/044033 patent/WO2021149350A1/ja active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024014145A1 (ja) * | 2022-07-12 | 2024-01-18 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021149350A1 (ja) | 2021-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11862655B2 (en) | Solid-state imaging device having through electrode provided therein and electronic apparatus incorporating the solid-state imaging device | |
| US10257454B2 (en) | Solid-state imaging device, method of driving solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| TWI512958B (zh) | 固態影像裝置，其製造方法及電子裝置 | |
| TWI445167B (zh) | 固態成像器件，其製造方法及電子裝置 | |
| US9461085B2 (en) | Solid-state imaging device and manufacturing method of the same, and electronic apparatus | |
| JP5682174B2 (ja) | 固体撮像装置とその製造方法、並びに電子機器 | |
| JP2014011304A (ja) | 固体撮像装置 | |
| KR20150058229A (ko) | 반도체장치 및 전자기기 | |
| TW201505165A (zh) | 固態影像感測裝置及固態影像感測裝置之製造方法 | |
| US20150115388A1 (en) | Solid-state imaging device and manufacturing method of solid-state imaging device | |
| US10468449B2 (en) | Image sensor and methods for fabricating the same | |
| US11670661B2 (en) | Image sensor and method of fabricating same | |
| JP2007173258A (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
| US12021106B2 (en) | Solid-state image sensor and electronic device | |
| JP2015146356A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| WO2020246133A1 (ja) | 撮像素子および撮像装置 | |
| WO2021251010A1 (ja) | 撮像素子 | |
| WO2021149349A1 (ja) | 撮像素子および撮像装置 | |
| WO2021149350A1 (ja) | 撮像素子および撮像装置 | |
| WO2021053952A1 (ja) | 撮像素子および撮像装置 | |
| WO2020095850A1 (ja) | 固体撮像装置、固体撮像装置の製造方法および電子機器 | |
| US20230017156A1 (en) | Image sensor | |
| JP2012004264A (ja) | 固体撮像素子および撮影装置 | |
| JP2013162077A (ja) | 固体撮像装置 | |
| CN115053348A (zh) | 固态摄像元件和电子装置 |