JP2021112093A - 電源回路及び電子装置 - Google Patents

Abstract

【課題】アークが発生し続けることを抑止可能な電源回路を提供すること。【解決手段】送電部から受電部に入力される直流電力に基づいて負荷の電源を生成する電源部に、前記直流電力を供給する電源ラインと、前記受電部と前記送電部との間にアークが発生する時に傾く電圧波形を出力する波形出力回路と、前記電圧波形の傾きが閾値を超えると、前記電源を落とす指示を前記電源部に出力する制御回路とを備える、電源回路。前記波形出力回路は、例えば、前記受電部に入力される電圧の変化に応じて、前記電圧波形を出力する。【選択図】図４

Description

本開示は、電源回路及び電子装置に関する。

負荷に供給される電流値又は電圧値が異常であるか否かを判定し、異常であると判断した場合、アーク放電が発生していると判断して、電源から負荷に対する電力の供給を止めるようにスイッチングデバイスを制御する技術が存在する（例えば、特許文献１を参照）。

特開２００２−１２５３１０号公報

アークの発生時に負荷に電流が流れ続けると、アークの発生が継続してしまう。アークの発生が継続すると、例えば、アークの発生箇所が破損する場合がある。

本開示は、アークが発生し続けることを抑止可能な電源回路及び電子装置を提供する。

本開示は、
送電部から受電部に入力される直流電力に基づいて負荷の電源を生成する電源部に、前記直流電力を供給する電源ラインと、
前記受電部と前記送電部との間にアークが発生する時に傾く電圧波形を出力する波形出力回路と、
前記電圧波形の傾きが閾値を超えると、前記電源を落とす指示を前記電源部に出力する制御回路とを備える、電源回路を提供する。

また、本開示は、
送電部から受電部に入力される直流電力に基づいて負荷の電源を生成する電源部に、前記直流電力を供給する電源ラインと、
前記受電部と前記送電部との間にアークが発生する時に傾く電圧波形を出力する波形出力回路と、
前記電圧波形が傾いている時間が閾値を超えると、前記電源を落とす指示を前記電源部に出力する制御回路とを備える、電源回路を提供する。

本開示によれば、アークが発生し続けることを抑止できる。

第１実施形態における電子装置の構成例を示す図である。 アークが発生していない場合の電圧波形と電流波形を例示する図である。 アークが発生している場合の電圧波形と電流波形を例示する図である。 制御回路の内部処理の流れを例示するフローチャートである。 第１実施形態における電源回路の構成例を示す図である。 第２実施形態における電子装置の構成例を示す図である。 第２実施形態における電源回路の構成例を示す図である。 第３実施形態における電子装置の構成例を示す図である。 アークが発生している場合の電圧波形と電流波形を例示する図である。 第３実施形態における電源回路の構成例を示す図である。 アンテナの第１構成例を示す図である。 アンテナの第２構成例を示す図である。 第４実施形態における電子装置の構成例を示す図である。 制御回路のハードウェア構成例を示す図である。

以下、本開示の実施形態について説明する。

本開示の実施形態における電子装置は、直流電源装置から供給される直流電力に基づいて動作する。電子装置の具体例として、サーバ等の情報機器、ネットワーク機器や通信用基地局等の通信機器、車載コンピュータ等の車載機器などが挙げられるが、その具体例は、これらの機器に限られない。直流電源装置は、電子装置に直流送電方式で給電する。直流送電方式の一例として、ＨＶＤＣ（Higher Voltage Direct Current、高電圧直流給電）がある。

近年、ＬＳＩ（Large Scale Integration），ＣＰＵ（Central Processing Unit），ＦＰＧＡ（Field Programmable Gate Array）といった半導体デバイスが高速化している。半導体デバイスの高速化に伴い、求められる電流容量が増加する。そのため、データセンターや通信施設などの大量のＩＴ（Information Technology）機器を使用する場所では、非常に大容量の給電が要求される。電子装置の消費電流が増大すると、比較的電圧の低い給電方式では、設備上の限界が生じ、エネルギー損失が無視できなくなる場合がある。ＨＶＤＣによる高効率化と給電ケーブルの省資源化は、省エネルギー性の観点から益々注目され、実用化が進みつつある。

しかしながら、直流高圧給電では、直流回路の遮断時に発生するアークが、交流回路の遮断時よりも長く継続する。交流では、電圧と電流が、それぞれの値が零となる零クロスを通過するため、アークの原因となるエネルギーがない零点を通過するからである。一方、直流高圧給電では、電圧と電流は、零点を通過しないため、アークエネルギーが継続して供給され続ける。アークが継続的に発生すると、機器が損傷するおそれがあるため、高圧給電での直流の遮断時には、アークをいち早く消す工夫が求められる。

ＨＶＤＣが用いられる場所は、例えば、データセンターなどの常時稼働が求められる場所である。このような場所では、保守交換等であっても基本的には電源をオフすることが難しい。そのため、安全に活線挿抜（ホットスワップ）を実現することが望まれる。受電側の負荷を動作させた状態で送電側と受電側との間の接続を抜去すると、送電側と受電側との間にアーク放電が起こる。アーク放電が発生し続けると、送電側と受電側との少なくとも一方の側の部位が損傷するおそれがある。

本開示の実施形態における電源回路及び電子装置は、送電部と受電部との間におけるアークの継続的な発生を抑制する機能を有する。以下、いくつかの実施形態について説明する。

図１は、第１実施形態における電子装置の構成例を示す図である。図１に示す電子装置３００は、直流電源装置２００から供給される直流電力に基づいて動作する。電子装置３００の具体例として、上掲の情報機器や通信機器などが挙げられるが、その具体例は、これらの機器に限られない。

直流電源装置２００は、直流電力を電子装置３００に供給する機器であり、例えば、ＨＶＤＣ方式で給電する。直流電源装置２００は、一対の送電ライン２３，２４を介して、直流電圧Ｖａを送電コネクタ２０から電子装置３００に向けて出力する。

送電コネクタ２０は、送電部（第１コネクタ）の一例であり、一対の送電端子２１，２２を有する。プラス側の送電ライン２３は、直流電源装置２００のプラス端子とプラス側の送電端子２１との間を導通可能に接続し、マイナス側の送電ライン２４は、直流電源装置２００のマイナス端子とマイナス側の送電端子２２との間を導通可能に接続する。直流電圧Ｖａは、一対の送電ライン２３，２４の間（又は、一対の送電端子２１，２２の間）の電位差である。

電子装置３００は、直流電源装置２００から送電コネクタ２０を介して供給される直流電力に基づいて動作する。電子装置３００は、電源回路１０１、電源部３１０及び負荷３２０を備える。

電源回路１０１は、直流電源装置２００から送電コネクタ２０を介して供給される直流電力を受ける受電コネクタ１０を備え、受電コネクタ１０で受けた直流電力を電源部３１０に供給する。送電コネクタ２０と受電コネクタ１０とが接続された状態で、送電コネクタ２０から受電コネクタ１０に直流電力が入力される。送電コネクタ２０と受電コネクタ１０とのうち、一方がメスコネクタであり、他方がオスコネクタである。電源回路１０１は、電子装置３００に内蔵されても外付けされてもよい。

電源部３１０は、送電コネクタ２０から受電コネクタ１０に入力される直流電力に基づいて、負荷３２０の電源（負荷３２０の動作に要する直流電力）を生成する。電源部３１０は、直流を直流に変換する変換器である。電源部３１０は、電源回路１０１からの直流電圧Ｖｃを降圧して直流電圧Ｖｄを生成し、降圧後の直流電圧Ｖｄを一対の出力ライン１５，１６に出力する。電源部３１０の具体例として、スイッチングレギュレータ、シリーズレギュレータなどが挙げられる。

負荷３２０は、電源部３１０から一対の出力ライン１５，１６を介して供給される直流電力で動作し、直流電圧Ｖｄが印加される。直流電圧Ｖｄは、一対の出力ライン１５，１６の間の電位差である。負荷３２０は、上掲の半導体デバイスでもよいし、他のデバイスでもよい。

電源回路１０１は、受電コネクタ１０、一対の電源ライン１３，１４、波形出力回路４０及び制御回路３０を備える。電源回路１０１は、受電コネクタ１０から入力される直流電圧Ｖｂを平滑化する平滑回路を備えてもよい。

受電コネクタ１０は、送電部からの電力供給を受ける受電部（第２コネクタ）の一例であり、送電コネクタ２０と接続可能な構成を有する。受電コネクタ１０は、一対の受電端子１１，１２を有する。受電コネクタ１０が送電コネクタ２０と接続された状態では、受電端子１１は、送電端子２１に導通可能に接続され、受電端子１２は、送電端子２２に導通可能に接続される。

一対の電源ライン１３，１４は、送電コネクタ２０から受電コネクタ１０に入力される直流電力を電源部３１０に供給する受電ラインである。プラス側の電源ライン１３は、プラス側の受電端子１１と電源部３１０のプラス側の入力部との間を導通可能に接続し、マイナス側の電源ライン１４は、マイナス側の受電端子１２と電源部３１０のマイナス側の入力部との間を導通可能に接続する。直流電圧Ｖｂは、一対の電源ライン１３，１４の間（又は、一対の受電端子１１，１２の間）の電位差である。電源ライン１３の少なくとも一部は、導電性のパターンで形成されても給電ケーブルで形成されてもよい。同様に、電源ライン１４の少なくとも一部は、導電性のパターンで形成されても給電ケーブルで形成されてもよい。一対の電源ライン１３，１４は、送電コネクタ２０から受電コネクタ１０を介して入力される直流電力を電源部３１０に供給する。

電源回路１０１は、電源部３１０側から受電コネクタ１０側（送電コネクタ２０側）への電流の逆流を防止する構成を有してもよい。図１には、逆流防止素子であるダイオード１７が電源ライン１３に直列に挿入されている形態が示されている。

波形出力回路４０は、送電コネクタ２０と受電コネクタ１０との間にアークが発生する時に傾く電圧波形Ｓｄを出力するモニタ回路である。アークは、アーク放電ともいう。電圧波形Ｓｄは、アナログの電圧信号である。波形出力回路４０は、アーク発生時の異常な電圧を検出し、その検出結果を表す電圧波形Ｓｄを出力する。

受電コネクタ１０と送電コネクタ２０との間が通電している状態で、受電コネクタ１０に接続された送電コネクタ２０を受電コネクタ１０から抜去すると、送電コネクタ２０と受電コネクタ１０との間にアークが発生することがある。具体的には、送電端子２１と受電端子１１との間にアークが発生したり、送電端子２２と受電端子１２との間にアークが発生したりすることがある。

図２は、送電コネクタ２０と受電コネクタ１０との間にアークが発生していない場合の電圧波形と電流波形を例示する図である。図３は、送電コネクタ２０と受電コネクタ１０との間にアークが発生している場合の電圧波形と電流波形を例示する図である。図２，３において、直流電圧Ｖｂは、一対の電源ライン１３，１４の間（又は、一対の受電端子１１，１２の間）の電圧を表し、直流電流Ｉｂは、電源ライン１３に流れる電流を表す。

波形出力回路４０は、受電コネクタ１０に入力される電圧（この場合、直流電圧Ｖｂ）の変化に応じて、電圧波形Ｓｄを出力する。波形出力回路４０は、直流電圧Ｖｂとほぼ同じ波形で変化する電圧波形Ｓｄを出力する。

図２において、送電コネクタ２０と受電コネクタ１０との間の接続がタイミングｔ０で遮断されると、直流電圧Ｖｂは、タイミングｔ０でほとんど傾かずに瞬間的に零まで低下する。つまり、送電コネクタ２０と受電コネクタ１０との間にアークが発生していない時、直流電圧Ｖｂ及び電圧波形Ｓｄの傾きは無く、直流電圧Ｖｂ及び電圧波形Ｓｄが傾いている時間（期間）は零である。

一方、図３において、送電コネクタ２０と受電コネクタ１０との間の接続がタイミングｔ１で遮断されると、直流電圧Ｖｂは、タイミングｔ１からタイミングｔ２にかけて傾きながら零まで低下する。つまり、送電コネクタ２０と受電コネクタ１０との間にアークが発生している時、直流電圧Ｖｂ及び電圧波形Ｓｄは傾き、直流電圧Ｖｂ及び電圧波形Ｓｄが傾いている時間（期間）は零よりも大きい。

この特徴を利用し、制御回路３０は、電圧波形Ｓｄの傾きに基づいて、電源部３１０の電源生成動作を停止させる指示Ｓｃを出力する。アークが生じると、アークがない場合とは異なる挙動の異常な電圧降下が直流電圧Ｖｂ及び電圧波形Ｓｄに発生する。制御回路３０は、アークの発生時とは異なる挙動の異常な電圧降下を、電圧波形Ｓｄの電圧降下の傾きに基づいて検出する。アークが継続すると、異常な電圧降下が継続する波形が生じる。制御回路３０は、電圧波形Ｓｄの数ミリ秒の傾きを検出することによって、アークが発生していると判断する。

制御回路３０は、電圧波形Ｓｄの傾き（以下、傾きＡともいう）が所定の閾値Ｂを超えると、負荷３２０の電源を落とす指示Ｓｃを電源部３１０に出力する。あるいは、制御回路３０は、電圧波形Ｓｄが傾いている時間（以下、傾き時間Ｃともいう）が所定の閾値Ｄを超えると、負荷３２０の電源を落とす指示Ｓｃを電源部３１０に出力してもよい。

負荷３２０の電源を落とす指示Ｓｃが電源部３１０に出力されると、電源部３１０は負荷３２０の電源を落とすので、負荷３２０で消費される電流（負荷電流）は急減する。負荷電流の急減により、受電コネクタ１０の受電端子１１に流れる直流電流Ｉｂも急減するので、送電コネクタ２０と受電コネクタ１０との間に発生しているアークを速やかに低減できる。したがって、アークが発生し続けることを抑止できる。

制御回路３０は、電圧波形Ｓｄを微分することによって、電圧波形Ｓｄの傾きＡを算出する。例えば、制御回路３０は、電圧波形Ｓｄの変化量をその変化時間で除算することによって電圧波形Ｓｄの時間変化率を算出し、その算出値を、電圧波形Ｓｄの傾きＡとして算出する。

制御回路３０は、所定の演算周期で電圧波形Ｓｄを微分する。例えば、制御回路３０は、図２で示す直流電圧Ｖｂとほぼ同じ挙動で変化する電圧波形Ｓｄを微分すると、タイミングｔ０での傾きＡは、負の無限大と算出される。これに対し、制御回路３０は、図３で示す直流電圧Ｖｂとほぼ同じ挙動で変化する電圧波形Ｓｄを微分すると、タイミングｔ１からタイミングｔ２までの区間での傾きＡは、負の値（有限値）と算出される。

したがって、閾値Ｂを零よりも小さな負の有限値に設定すると、制御回路３０は、傾きＡが閾値Ｂ（負の有限値）を超えたと判定した場合、負荷３２０の電源を落とす指示Ｓｃを電源部３１０に出力すればよい。

なお、制御回路３０は、直流電圧Ｖｂ及び電圧波形Ｓｄの変化が無い期間では、傾きＡを零と算出するので（電圧波形Ｓｄの傾き自体が無いので）、傾きＡが閾値Ｂを超えたとは判定しない。また、制御回路３０は、図２に示すタイミングｔ０では、傾きＡを負の無限大と算出するので（電圧波形Ｓｄが傾かずに零に瞬間的に低下し、電圧波形Ｓｄの傾き自体が無いので）、傾きＡが閾値Ｂを超えたとは判定しない。

上述の通り、制御回路３０は、電圧波形Ｓｄの傾き時間Ｃが所定の閾値Ｄを超えると、負荷３２０の電源を落とす指示Ｓｃを電源部３１０に出力してもよい。傾き時間Ｃは、例えば図３の場合、タイミングｔ１からタイミングｔ２までの期間である。アークの発生が無い場合（図２）と有る場合（図３）とを判別するには、閾値Ｄは、零よりも長く、タイミングｔ１からタイミングｔ２までの時間よりも短い時間に設定されるとよい。

図４は、制御回路の内部処理の流れを例示するフローチャートである。制御回路３０は、この内部処理を周期的に繰り返す。制御回路３０は、電圧波形Ｓｄを取得する（ステップＳ１０）。制御回路３０は、電圧波形Ｓｄの傾きＡを算出する（ステップＳ２０）。制御回路３０は、傾きＡが閾値Ｂを超えたか否かを判定する（ステップＳ３０）。制御回路３０は、傾きＡが閾値Ｂを超えたと判定した場合、アークが発生したと判断し、電源部３１０の停止処理を実行する（ステップＳ４０）。ステップＳ４０では、制御回路３０は、負荷３２０の電源を落とす指示Ｓｃを電源部３１０に出力する。一方、制御回路３０は、傾きＡが閾値Ｂを超えたとは判定しない場合、アークが発生していないと判断し、電源部３１０の停止処理を実行しない（指示Ｓｃを出力しない）。

なお、制御回路３０は、ステップＳ２０において、傾き時間Ｃを算出し、ステップＳ３０において、傾き時間Ｃが閾値Ｄを超えたか否かを判定してもよい。この場合、制御回路３０は、傾き時間Ｃが閾値Ｄを超えたと判定した場合、アークが発生したと判断し、電源部３１０の停止処理を実行する（ステップＳ４０）。一方、制御回路３０は、傾き時間Ｃが閾値Ｄを超えたとは判定しない場合、アークが発生していないと判断し、電源部３１０の停止処理を実行しない（指示Ｓｃを出力しない）。

図５は、第１実施形態における電源回路の構成例を示す図である。図５に示す電源回路１０１Ａは、電源回路１０１（図１）の一例である。電源回路１０１Ａは、受電コネクタ１０、一対の電源ライン１３，１４、電圧検出回路４０Ａ及び電源制御ＩＣ（Integrated Circuit）３１を有する。電圧検出回路４０Ａは、波形出力回路４０（図１）の一例であり、電源制御ＩＣ３１は、制御回路３０（図１）の一例である。

電源ライン１３には、ヒューズ１８が直列に挿入され、電源ライン１４には、ヒューズ１９が直列に挿入されている。ヒューズの挿入により、アーク又は短絡等により発生する過大な直流電流Ｉｂから電源回路や電子装置を保護できる。

電圧検出回路４０Ａは、一対の電源ライン１３，１４に入力される直流電圧Ｖｂをモニタすることで、受電コネクタ１０に入力される直流電圧Ｖｂの変化を検出する。電圧検出回路４０Ａは、受電コネクタ１０に入力される直流電圧Ｖｂの変化に応じて、送電コネクタ２０と受電コネクタ１０との間にアークが発生する時に傾く電圧波形Ｓｄを出力する。

電圧検出回路４０Ａは、例えば、抵抗４１、ツェナーダイオード４２、抵抗４３、抵抗４４及びアンプ４５を有する。抵抗４１とツェナーダイオード４２とが直列に接続される過電圧保護回路は、一対の電源ライン１３，１４の間に接続されている。この過電圧保護回路は、ツェナーダイオード４２のツェナー電圧を超える過大な直流電圧Ｖｂがアンプ４５の非反転入力部に印加されることを防止する。抵抗４３と抵抗４４とが直列に接続される分圧回路は、一対の電源ライン１３，１４の間に接続されている。この分圧回路は、直流電圧Ｖｂの抵抗４３，４４による分圧値をアンプ４５の反転入力部に入力する。アンプ４５は、直流電圧Ｖｂの大きさに応じた入力電圧（非反転入力部と反転入力部との電位差）を増幅し、直流電圧Ｖｂの大きさに等価なアナログの電圧波形Ｓｄを出力する。

図６は、第２実施形態における電子装置の構成例を示す図である。上述の実施形態と同様の構成についての説明は、上述の説明を援用することで、省略する。図６に示す電源回路１０２は、図１に示す電源回路１０１における波形出力回路４０に代えて、波形出力回路５０を備える。

波形出力回路５０は、送電コネクタ２０と受電コネクタ１０との間にアークが発生する時に傾く電圧波形Ｓｄを出力するモニタ回路である。波形出力回路５０は、アーク発生時の異常な電流を検出し、その検出結果を表す電圧波形Ｓｄを出力する。

波形出力回路５０は、受電コネクタ１０に入力される電流（この場合、直流電流Ｉｂ）の変化に応じて、電圧波形Ｓｄを出力する。波形出力回路５０は、直流電流Ｉｂとほぼ同じ波形で変化する電圧波形Ｓｄを出力する。

図２において、送電コネクタ２０と受電コネクタ１０との間の接続がタイミングｔ０で遮断されると、直流電流Ｉｂは、タイミングｔ０でほとんど傾かずに瞬間的に零まで低下する。つまり、送電コネクタ２０と受電コネクタ１０との間にアークが発生していない時、直流電流Ｉｂ及び電圧波形Ｓｄの傾きは無く、直流電流Ｉｂ及び電圧波形Ｓｄが傾いている時間（期間）は零である。

一方、図３において、送電コネクタ２０と受電コネクタ１０との間の接続がタイミングｔ１で遮断されると、直流電流Ｉｂは、タイミングｔ１からタイミングｔ２にかけて傾きながら零まで低下する。つまり、送電コネクタ２０と受電コネクタ１０との間にアークが発生している時、直流電流Ｉｂ及び電圧波形Ｓｄは傾き、直流電流Ｉｂ及び電圧波形Ｓｄが傾いている時間（期間）は零よりも大きい。

この特徴を利用し、第２の実施形態でも同様に、制御回路３０は、電圧波形Ｓｄの傾きに基づいて、電源部３１０の電源生成動作を停止させる指示Ｓｃを出力する。アークが生じると、アークがない場合とは異なる挙動の異常な振動を伴う電流降下が直流電流Ｉｂに発生する。制御回路３０は、アークの発生時とは異なる挙動の異常な振動を伴う電流降下を、電圧波形Ｓｄの電圧降下の傾きに基づいて検出する。アークが継続すると、異常な振動を伴う電流降下が継続する波形が生ずる。制御回路３０は、電圧波形Ｓｄの数ミリ秒の傾きを検出することによって、アークが発生していると判断する。

第２の実施形態でも同様に、制御回路３０は、電圧波形Ｓｄの傾きＡが所定の閾値Ｂを超えると、負荷３２０の電源を落とす指示Ｓｃを電源部３１０に出力する。あるいは、制御回路３０は、電圧波形Ｓｄの傾き時間Ｃが所定の閾値Ｄを超えると、負荷３２０の電源を落とす指示Ｓｃを電源部３１０に出力してもよい。指示Ｓｃの出力によって、アークが発生し続けることを抑止できる。

図７は、第２実施形態における電源回路の構成例を示す図である。図７に示す電源回路１０２Ａは、電源回路１０２（図６）の一例である。電源回路１０２Ａは、図５に示す電圧検出回路４０Ａに代えて、電流検出回路５０Ａを有する。電流検出回路５０Ａは、波形出力回路５０（図６）の一例である。

電流検出回路５０Ａは、電源ライン１３に流れる直流電流Ｉｂをモニタすることで、受電コネクタ１０に入力される直流電流Ｉｂの変化を検出する。電流検出回路５０Ａは、受電コネクタ１０に入力される直流電流Ｉｂの変化に応じて、送電コネクタ２０と受電コネクタ１０との間にアークが発生する時に傾く電圧波形Ｓｄを出力する。

電流検出回路５０Ａは、例えば、抵抗５１、ツェナーダイオード５２、カレントトランス５３、抵抗５４、キャパシタ５５及びアンプ５６を有する。抵抗５１とツェナーダイオード５２とが直列に接続される過電圧保護回路は、一対の電源ライン１３，１４の間に接続されている。この過電圧保護回路は、ツェナーダイオード５２のツェナー電圧を超える過大な直流電圧Ｖｂがアンプ５６の反転入力部に印加されることを防止する。カレントトランス５３は、電源ライン１３に流れる直流電流Ｉｂの大きさに応じた検出電圧を発生させ、当該検出電圧は、アンプ５６の非反転入力部に入力される。抵抗５４とキャパシタ５５とが直列に接続されるＣＲ平滑回路は、当該検出電圧を平滑化する。アンプ５６は、直流電流Ｉｂの大きさに応じた入力電圧（非反転入力部と反転入力部との電位差）を増幅し、直流電流Ｉｂの大きさに等価なアナログの電圧波形Ｓｄを出力する。

図８は、第３実施形態における電子装置の構成例を示す図である。上述の実施形態と同様の構成についての説明は、上述の説明を援用することで、省略する。図８に示す電源回路１０３は、図１に示す電源回路１０１の波形出力回路４０に代えて、波形出力回路６０を備える。

波形出力回路６０は、送電コネクタ２０と受電コネクタ１０との間にアークが発生する時に傾く電圧波形Ｓｄを出力するモニタ回路である。波形出力回路６０は、アーク発生時の異常な電磁界放射を検出し、その検出結果を表す電圧波形Ｓｄを出力する。

波形出力回路６０は、受電コネクタ１０に入力される電磁ノイズの変化に応じて、電圧波形Ｓｄを出力する。波形出力回路６０は、アンテナによって電磁ノイズを検出し、検出した電磁ノイズに応じて振動する電圧波形Ｓｄを出力する。

図９は、送電コネクタ２０と受電コネクタ１０との間にアークが発生している場合の電圧波形と電流波形を例示する図である。電圧波形Ｖｅは、電磁波を検出するアンテナの出力電圧を表す。アークが発生し続けると、電圧波形Ｖｅの振動振幅の増大が継続し、電圧波形Ｖｅはその振動振幅が増大した状態で傾く期間が継続する。

送電コネクタ２０と受電コネクタ１０との間の接続がタイミングｔ３で遮断されると、電圧波形Ｖｅは、タイミングｔ３からタイミングｔ４にかけて振動振幅が大きくなる。つまり、送電コネクタ２０と受電コネクタ１０との間にアークが発生している時、発生していない時よりも、振動振幅が大きくなる期間が長くなる。

この特徴を利用し、第３の実施形態でも同様に、制御回路３０は、電圧波形Ｓｄの傾きに基づいて、電源部３１０の電源生成動作を停止させる指示Ｓｃを出力する。アークが生じると、アークがない場合とは異なる挙動の異常な振動を伴う傾きが電圧波形Ｖｅに発生する。制御回路３０は、アークの発生時とは異なる挙動の異常な振動を伴う傾きを、電圧波形Ｓｄの電圧降下の傾きに基づいて検出する。アークが継続すると、異常な振動を伴う傾きが継続する波形が生じる。制御回路３０は、電圧波形Ｓｄの数ミリ秒の傾きを検出することによって、アークが発生していると判断する。

第３の実施形態でも同様に、制御回路３０は、電圧波形Ｓｄの傾きＡが所定の閾値Ｂを超えると、負荷３２０の電源を落とす指示Ｓｃを電源部３１０に出力する。あるいは、制御回路３０は、電圧波形Ｓｄの傾き時間Ｃが所定の閾値Ｄを超えると、負荷３２０の電源を落とす指示Ｓｃを電源部３１０に出力してもよい。指示Ｓｃの出力によって、アークが発生し続けることを抑止できる。

図１０は、第３実施形態における電源回路の構成例を示す図である。図１０に示す電源回路１０３Ａは、電源回路１０３（図８）の一例である。電源回路１０３Ａは、図５に示す電圧検出回路４０Ａに代えて、電磁波検出回路６０Ａを有する。電磁波検出回路６０Ａは、波形出力回路６０（図８）の一例である。

電磁波検出回路６０Ａは、アンテナ６３によって電磁ノイズを検出するノイズ検出回路である。電磁波検出回路６０Ａは、アンテナ６３によって検出される電磁ノイズの変化に応じて、送電コネクタ２０と受電コネクタ１０との間にアークが発生する時に傾く電圧波形Ｓｄを出力する。

電磁波検出回路６０Ａは、例えば、抵抗６１、ツェナーダイオード６２、アンテナ６３、抵抗６４、キャパシタ６５及びアンプ６６を有する。抵抗６１とツェナーダイオード６２とが直列に接続される過電圧保護回路は、一対の電源ライン１３，１４の間に接続されている。この過電圧保護回路は、ツェナーダイオード６２のツェナー電圧を超える過大な直流電圧Ｖｂがアンプ６６の反転入力部に印加されることを防止する。アンテナ６３は、受電コネクタ１０の内部又は近傍に配置され、例えばコイルにより形成される。アンテナ６３は、受電コネクタ１０に入力される電磁ノイズの大きさに応じた検出電圧を発生させ、当該検出電圧は、アンプ６６の非反転入力部に入力される。抵抗６４とキャパシタ６５とが直列に接続されるＣＲ平滑回路は、当該検出電圧を平滑化する。アンプ６６は、電磁ノイズの大きさに応じた入力電圧（非反転入力部と反転入力部との電位差）を増幅し、電磁ノイズの大きさに等価なアナログの電圧波形Ｓｄを出力する。

図１１は、アンテナの第１構成例を示す図である。アンテナ６３は、例えば空芯コイルにより形成される。アンテナ６３とＣＲ部品（抵抗６４とキャパシタ６５）は、コネクタ７０の近傍に配置される。アンテナ６３の両側の端部６３ａ，６３ｂは、アンプ６６（図１０）の入力部に接続される。コネクタ７０は、受電コネクタ１０の一例である。

コネクタ７０は、プラス側の受電端子７１と、マイナス側の受電端子７２と、アース用のアース端子７３とを有する。コネクタ７０は、基板８０に実装されてもよい。コネクタ７０が実装される基板８０に、電磁波検出回路６０Ａが実装されてもよい。電源回路１０３Ａが基板８０を有し、コネクタ７０が電磁波検出回路６０Ａと共通の基板８０に実装されることで、電源回路１０３Ａの小型化が可能となる。コネクタ７０は、電磁波検出回路６０Ａ及び制御回路３０と共通の基板８０に実装されることで、電源回路１０３Ａの更なる小型化が可能となる。

図１２は、アンテナの第２構成例を示す図である。アンテナ６３は、基板８０に形成された導体パターンにより形成されてもよい。図１２は、アンテナ６３が渦巻き状の導体パターンにより形成された形態を示す。コネクタ７０は、基板８０の導体パターンにより形成されたアンテナ６３に重ねて実装されてもよい。これにより、電源回路の小型化が可能となる。

図１３は、第４実施形態における電子装置の構成例を示す図である。上述の実施形態と同様の構成についての説明は、上述の説明を援用することで、省略する。図１３は、送電側の直流電源装置２００と受電側の電源回路１０１との間の給電ケーブルに、遮断機構２５が直列に挿入されている形態を示す。遮断機構２５は、所定の回路から供給されるリレー制御信号Ｓｅに応じて、直流電源装置２００と電源回路１０１との間の給電ラインをオン又はオフする。遮断機構２５は、例えば、リレーである。給電ケーブルが遮断機構２５によって遮断されると、その遮断箇所でアークが発生することがある。

波形出力回路４０は、アークの発生時に傾く電圧波形Ｓｄを出力し、制御回路３０は、電圧波形Ｓｄの傾きが閾値を超えると、負荷３２０の電源を落とす指示Ｓｃを電源部３１０に出力する。この第４実施形態では、送電ライン２３が、送電部の一例であり、電源ライン１３が、受電部の一例である。よって、上述の実施形態と同様に、遮断機構２５のオフ動作時に発生するアークが発生し続けることを抑止できる。図１３は、第１実施形態の電源回路１０１を使用する形態を示しているが、電源回路１０１は、他の実施形態の電源回路に置換されてもよい。

図１４は、制御回路のハードウェア構成例を示す図である。上述の制御回路３０は、アナログ回路のみにより実現されてもよいし、図１４に示すような制御回路３２により実現されてもよい。制御回路３２は、ＣＰＵ３３、ＡＤ（Analog to digital）変換器３４、メモリ３５、タイマ３６及び出力インターフェイス３７を有する。

制御回路３２の機能は、メモリ３５に読み出し可能に記憶されたプログラムによって、ＣＰＵ３３が動作することにより実現される。アナログの電圧波形Ｓｄは、ＡＤ変換器３４によりデジタル値に変換され、ＣＰＵ３３に供給される。指示Ｓｃは、出力インターフェイス３７から出力される信号である。

以上、実施形態について説明したが、本開示の技術は上記の実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が可能である。

以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
送電部から受電部に入力される直流電力に基づいて負荷の電源を生成する電源部に、前記直流電力を供給する電源ラインと、
前記送電部と前記受電部との間にアークが発生する時に傾く電圧波形を出力する波形出力回路と、
前記電圧波形の傾きが閾値を超えると、前記電源を落とす指示を前記電源部に出力する制御回路とを備える、電源回路。
（付記２）
前記制御回路は、前記電圧波形の変化量をその変化時間で除算することによって、前記傾きを算出する、付記１に記載の電源回路。
（付記３）
送電部から受電部に入力される直流電力に基づいて負荷の電源を生成する電源部に、前記直流電力を供給する電源ラインと、
前記送電部と前記受電部との間にアークが発生する時に傾く電圧波形を出力する波形出力回路と、
前記電圧波形が傾いている時間が閾値を超えると、前記電源を落とす指示を前記電源部に出力する制御回路とを備える、電源回路。
（付記４）
前記波形出力回路は、前記受電部に入力される電圧の変化に応じて、前記電圧波形を出力する、付記１から３のいずれか一項に記載の電源回路。
（付記５）
前記波形出力回路は、前記電源ラインの電圧をモニタすることで、前記受電部に入力される電圧の変化を検出する、付記４に記載の電源回路。
（付記６）
前記波形出力回路は、前記受電部に入力される電流の変化に応じて、前記電圧波形を出力する、付記１から３のいずれか一項に記載の電源回路。
（付記７）
前記波形出力回路は、前記電源ラインの電流をモニタすることで、前記受電部に入力される電流の変化を検出する、付記６に記載の電源回路。
（付記８）
前記波形出力回路は、前記受電部に入力される電磁ノイズの変化に応じて、前記電圧波形を出力する、付記１から３のいずれか一項に記載の電源回路。
（付記９）
前記波形出力回路は、アンテナによって前記電磁ノイズを検出する、付記８に記載の電源回路。
（付記１０）
前記送電部は、第１コネクタであり、
前記受電部は、前記第１コネクタと接続可能な第２コネクタである、付記１から９のいずれか一項に記載の電源回路。
（付記１１）
前記第２コネクタは、前記波形出力回路と共通の基板に実装される、付記１０に記載の電源回路。
（付記１２）
前記第２コネクタは、前記波形出力回路及び前記制御回路と共通の基板に実装される、付記１０に記載の電源回路。
（付記１３）
負荷と、
送電部から受電部に入力される直流電力に基づいて前記負荷の電源を生成する電源部と、
前記電源部に前記直流電力を供給する電源ラインと、
前記送電部と前記受電部との間にアークが発生する時に傾く電圧波形を出力する波形出力回路と、
前記電圧波形の傾きが閾値を超えると、前記電源を落とす指示を前記電源部に出力する制御回路とを備える、電子装置。
（付記１４）
負荷と、
送電部から受電部に入力される直流電力に基づいて前記負荷の電源を生成する電源部と、
前記電源部に前記直流電力を供給する電源ラインと、
前記送電部と前記受電部との間にアークが発生する時に傾く電圧波形を出力する波形出力回路と、
前記電圧波形が傾いている時間が閾値を超えると、前記電源を落とす指示を前記電源部に出力する制御回路とを備える、電子装置。

１０ 受電コネクタ
１１，１２ 受電端子
１３，１４ 電源ライン
１５，１６ 出力ライン
１７ ダイオード
１８，１９ ヒューズ
２０ 送電コネクタ
２１，２２ 送電端子
２３，２４ 送電ライン
２５ 遮断機構
３０，３２ 制御回路
３１ 電源制御ＩＣ
４０，５０，６０ 波形出力回路
４０Ａ 電圧検出回路
５０Ａ 電流検出回路
６０Ａ 電磁波検出回路
１０１，１０２，１０３ 電源回路
２００ 直流電源装置
３００ 電子装置
３１０ 電源部
３２０ 負荷
Ｓｄ 電圧波形
Ｓｃ 指示

Claims (9)

1. 送電部から受電部に入力される直流電力に基づいて負荷の電源を生成する電源部に、前記直流電力を供給する電源ラインと、
   前記送電部と前記受電部との間にアークが発生する時に傾く電圧波形を出力する波形出力回路と、
   前記電圧波形の傾きが閾値を超えると、前記電源を落とす指示を前記電源部に出力する制御回路とを備える、電源回路。
2. 送電部から受電部に入力される直流電力に基づいて負荷の電源を生成する電源部に、前記直流電力を供給する電源ラインと、
   前記送電部と前記受電部との間にアークが発生する時に傾く電圧波形を出力する波形出力回路と、
   前記電圧波形が傾いている時間が閾値を超えると、前記電源を落とす指示を前記電源部に出力する制御回路とを備える、電源回路。
3. 前記波形出力回路は、前記受電部に入力される電圧の変化に応じて、前記電圧波形を出力する、請求項１又は２に記載の電源回路。
4. 前記波形出力回路は、前記受電部に入力される電流の変化に応じて、前記電圧波形を出力する、請求項１又は２に記載の電源回路。
5. 前記波形出力回路は、前記受電部に入力される電磁ノイズの変化に応じて、前記電圧波形を出力する、請求項１又は２に記載の電源回路。
6. 前記送電部は、第１コネクタであり、
   前記受電部は、前記第１コネクタと接続可能な第２コネクタである、請求項１から５のいずれか一項に記載の電源回路。
7. 前記第２コネクタは、前記波形出力回路と共通の基板に実装される、請求項６に記載の電源回路。
8. 負荷と、
   送電部から受電部に入力される直流電力に基づいて前記負荷の電源を生成する電源部と、
   前記電源部に前記直流電力を供給する電源ラインと、
   前記送電部と前記受電部との間にアークが発生する時に傾く電圧波形を出力する波形出力回路と、
   前記電圧波形の傾きが閾値を超えると、前記電源を落とす指示を前記電源部に出力する制御回路とを備える、電子装置。
9. 負荷と、
   送電部から受電部に入力される直流電力に基づいて前記負荷の電源を生成する電源部と、
   前記電源部に前記直流電力を供給する電源ラインと、
   前記送電部と前記受電部との間にアークが発生する時に傾く電圧波形を出力する波形出力回路と、
   前記電圧波形が傾いている時間が閾値を超えると、前記電源を落とす指示を前記電源部に出力する制御回路とを備える、電子装置。

Images