JP2021111969A - 撮像素子、撮像素子ユニット及び撮像装置 - Google Patents

Abstract

【課題】撮像素子ユニット内で発生する磁界の影響による画像信号の劣化を低減させることが可能な撮像素子ユニットを提供する。【解決手段】撮像素子１０１が撮像基板１０２に実装された撮像素子ユニットにおいて、撮像素子１０１は、水平方向と垂直方向にマトリクス状に配列された複数の画素２６０を有する画素部２７０と、水平方向に配列された画素２６０の信号を垂直方向に読み出す垂直出力線３１０を有する。撮像素子１０１の撮像面と直交する方向から撮像素子１０１を撮像基板１０２に投影した際に画素部２７０と重なる画素部領域では、撮像基板１０２に実装されたコネクタ１０３と接続されて撮像素子１０１に電源を供給する引出配線部４２０ａを垂直出力線３１０に沿って設けないようにする。【選択図】図４

Description

本発明は、撮像素子、撮像素子ユニット及び撮像装置に関し、特に撮像素子の近傍に設けられる電源配線を流れる電流によって発生する磁界に起因して画像信号に生じるノイズを低減させる技術に関する。

撮像素子ユニットを備える電子機器には軽量化や小型化が求められており、これに伴って、撮像素子ユニットにも小型化が求められている。一般的に従来の撮像素子ユニットは、セラミックス又はプラスチックで形成された凹型構造のパッケージ内に撮像素子が実装されてカバーガラスで封止したものを周辺回路部品が実装されたプリント基板に実装した構造を有する。撮像素子ユニットを小型化させる手法の一つとして、特許文献１は、プリント基板上に撮像素子が直接実装された構造を提案している。また、特許文献２は、プリント基板上に撮像素子を直接実装することで薄型化を図った撮像素子ユニットを提案している。特許文献３は、撮像素子の画素部と信号処理部を積層することで小型化を図った撮像素子を提案している。

特開２０１５−１２２１１号公報 特開２０１５−１０６７８７号公報 特開２０１７−７６８７２号公報

上記特許文献１及び特許文献２に記載された撮像素子ユニットは、従来の撮像素子ユニットに比べて薄型化が可能である。しかし、撮像素子がプリント基板上の電源配線に物理的に近接するため、撮像素子が電源配線を流れる電流によって生じる磁気の影響を受けやすくなって、撮像素子からの出力信号である画像信号にノイズが発生しやすくなるという問題がある。

また、上記特許文献２に記載された撮像素子は、従来の撮像素子に比べると、小面積化が可能となっている。しかし、画素部の近傍に信号処理部が存在するため、信号処理部の電源配線で生じる磁界の影響を受けて、撮像画像にノイズが発生しやすくなるという問題がある。

更に、電源配線を電流が流れることにより生じる磁界の電源配線の周囲への影響は、単位時間当たりの電流変動に依存することが一般的に知られている。したがって、撮像素子ユニットの小型化と画像信号の低ノイズ化を図る際には、ノイズの発生要因である電源配線での電流変動に留意する必要がある。

更に、昨今の撮像素子の多画素化や読み出しの高速化により、撮像素子の１水平同期信号期間における電流変動が従来に比べて大きくなっており、電流変動が原因で生じる磁界が撮像素子の画像信号のＳ／Ｎ比を低下させるという問題がある。一般的にはＣＤＳ（相関二重サンプリング）によってノイズ成分は除去されるが、信号成分とノイズ成分のそれぞれの読み出し期間で発生する磁界の大きさが異なることにより、画像信号に２次元状のノイズが生じてしまう。

本発明は、電源配線を流れる電流によって発生する磁界に起因して画像信号に生じるノイズを低減させることが可能な撮像素子ユニットを提供することを目的とする。また、本発明は、電源配線の電流変動を低減させることが可能な小型の撮像素子ユニットを提供することを目的とする。

本発明に係る撮像素子ユニットは、基板と、前記基板に実装された撮像素子と、を備える撮像素子ユニットであって、前記撮像素子は、互いに直交する第１の方向と第２の方向にマトリクス状に配列された複数の画素を有する画素部と、前記第２の方向と平行に設けられ、前記第１の方向に配列された複数の画素ごとに画素の信号を前記第２の方向に読み出す出力線と、を有し、前記基板は、前記撮像素子が実装された面と異なる面に設けられて前記撮像素子に電源を供給する電源配線を有し、前記電源配線は、前記撮像素子第１の方向及び第２の方向と直交する第３の方向から前記撮像素子を前記基板に投影した際に前記画素部と重なる画素部領域において前記第２の方向に沿って配置しないように設けられた第１の電源配線部を有することを特徴とする。

本発明によれば、電源配線を流れる電流によって発生する磁界に起因して画像信号に生じるノイズを低減させることができる。また、本発明によれば、小型の撮像素子ユニットであっても電源配線の電流変動を低減させることができる。

第１実施形態に係る撮像素子ユニットの概略構成を示す断面図である。 撮像素子ユニットが備える撮像素子の概略構成を示す平面図である。 撮像素子の信号処理の説明する図である。 撮像基板に設けられた第１実施形態に係る電源配線パターンを示す図である。 撮像基板に設けられた第２実施形態に係る電源配線パターンを示す図である。 撮像基板に設けられた第３実施形態に係る電源配線パターンを示す図である。 撮像基板に設けられた第４実施形態に係る電源配線を示す図である。 第５実施形態に係る撮像素子ユニットの概略構成を示す断面図である。 第５実施形態での撮像基板における電源配線パターンを示す図である。 第６実施形態での撮像基板における電源配線パターンを示す図である。 第７実施形態に係る撮像素子ユニットの一部の概略構成を示す断面図である。 第７実施形態での撮像素子における電源配線パターンを示す図である。 従来の撮像基板における電源配線パターンの一例を示す図である。 従来の撮像基板における電源配線パターンの別の例を示す図である。 従来の撮像素子における電源配線パターンの一例を示す図である。 第８実施形態に係る撮像素子ユニット及び信号処理ユニットの概略構成を示す断面図である。 図１６の撮像素子ユニットの概略構成を示す図である。 第９実施形態に係る撮像素子ユニットの概略構成を示す図である。 第１０実施形態に係る撮像素子ユニットの概略構成を示す図である。 第１１実施形態に係る撮像素子ユニットの概略構成を示す図である。 従来の撮像素子ユニットの構成の一例を説明する図である。

以下に、本発明の実施の形態について、添付図面を参照して詳細に説明する。

＜第１実施形態＞
図１は、第１実施形態に係る撮像素子ユニットの概略構成を示す断面図である。撮像素子ユニットは、撮像素子１０１、撮像基板１０２、コネクタ１０３、フレキシブル配線基板１０４、電子部品１０５、ワイヤボンディングパッド１０６、枠部１０７及びカバーガラス１０８を有する。

図１には、撮像素子１０１における光学像の結像面と直交する断面が示されている。撮像素子１０１は、入射した光に応じて画像信号を出力するＣＭＯＳイメージセンサ等である。撮像素子１０１は、より具体的には、図２及び図３を参照して後述するように、ＸＹアドレス方式のＣＭＯＳイメージセンサであり、不図示の制御回路からの制御信号にしたがって撮像動作を実施して画像信号を出力する。なお、撮像素子１０１を構成する複数の画素２６０（図２参照）のそれぞれから出力される信号（画素信号）は画像を形成する信号であるため、本説明では画素２６０から出力される信号を「画像信号」と称呼する。

撮像基板１０２は、銅等の金属で形成された電源配線を有するプリント基板であり、撮像素子１０１等を搭載している。撮像基板１０２には、撮像素子１０１を搭載するためにリジッド基板が好適に用いられ、例えば、ガラスエポキシ等で形成されている。但し、これに限らず、撮像基板１０２は、プラスチック材料を用いたフレキシブル基板であってもよいし、セラミックスと銅配線を用いたＬＴＣＣ（低温同時焼成セラミックス）基板であってもよい。つまり、特定の材料に、銅等の金属配線パターンが形成され、部品の搭載（実装）が可能な基板であればよい。

コネクタ１０３は、複数の接点を有するフレキコネクタや基板対基板コネクタ等の接続端子であり、撮像基板１０２に実装されている。フレキシブル配線基板１０４は、その一端がコネクタ１０３に接続され、その他端の一部は不図示の電源と接続されている。よって、コネクタ１０３には、フレキシブル配線基板１０４を通じて、外部から電源が供給される。なお、フレキシブル配線基板１０４は、電源を供給する配線以外の、例えば、制御信号や撮像素子１０１から出力される画像信号を伝送する配線を含んでいても構わない。また、フレキシブル配線基板１０４に代えて、細線同軸ケーブル等を用いても構わない。

電子部品１０５は、撮像素子１０１に電源を供給するレギュレータや撮像素子１０１のメインクロックを供給する発振器等の能動部品、電源のノイズ成分をフィルタリングして撮像素子１０１を安定動作させるバイパスコンデンサ等の受動部品である。

ワイヤボンディングパッド１０６は、撮像素子１０１と撮像基板１０２とをワイヤボンディング等で接続するために、具体的には、撮像基板１０２の表面の層に金メッキ等の処理で形成された電極である。ワイヤボンディングパッド１０６は、撮像基板１０２上において撮像素子１０１と同じ面に配置される。

枠部１０７は、撮像基板１０２の外周部に形成されており、撮像基板１０２に接着されると共にカバーガラス１０８を保持する。カバーガラス１０８は、撮像素子１０１を封止するための部材であり、枠部１０７に接着固定されている。なお、カバーガラス１０８には、反射防止膜等が形成されている。

図２は、撮像素子１０１の概略構成を示す平面図である。撮像素子１０１は、複数の画素２６０で構成される画素部２７０と、制御部２３０、信号処理部２４０、出力部２５０を備えるＣＭＯＳセンサである。画素部２７０は、互いに直交する水平方向（Ｈ方向（第１の方向））及び垂直方向（Ｖ方向（第２の方向））にマトリクス状に配列された複数の画素２６０で構成されている。また、画素部２７０には、奇数行が赤（Ｒ）フィルタと緑（Ｇ）フィルタの繰り返しで、偶数行が緑（Ｇ）フィルタと青（Ｂ）の繰り返しとなっている２×２配列の色フィルタが、それぞれの画素２６０に対応するように配置されている。

制御部２３０は、画素部２７０の画素配列を１行ずつ選択し、選択した画素行のリセット動作や読み出し動作を駆動制御する回路である。信号処理部２４０は、垂直出力線３１０（図３参照）を介して送られてくる行単位の画像信号に対してＡ／Ｄ変換等の信号処理を実施する回路である。出力部２５０は、デジタル化された行単位の画像信号を撮像素子１０１の外部に出力する回路である。

図３は、撮像素子１０１の信号処理を説明する図である。垂直出力線３１０は、画素列ごとに共通に接続されている。画素制御線３２０により選択された行の画像信号はそれぞれ、対応する垂直出力線３１０に読み出される。また、画素制御線３２０は、水平１行の画素２６０を同時に制御し、リセットや信号読み出しを可能とする。負荷電流源３３０は、選択された行の画素２６０を垂直出力線３１０を介して駆動する。

コンパレータ３４０の一方の入力端子には、画素２６０のアナログ信号が入力される。コンパレータ３４０の他方の入力端子には、参照信号線３５０が接続されており、参照信号線３５０を通じて不図示の参照信号発生器から出力される参照信号が入力される。また、コンパレータ３４０の出力端子は、ラッチ回路３６０に接続されている。ラッチ回路３６０は、コンパレータ３４０の出力が変化したタイミングで信号線３７０から入力される不図示のカウンタのカウント値を保持する。保持されたカウント値は、メモリ３８０に格納されてデジタル値として保持される。メモリに格納されたデジタル信号のオフセット処理やゲイン処理等の各種の処理が、水平転送線３９０を経由して伝送された信号処理部２４０の後段において行われる。信号処理部２４０を経由したデジタル信号は、出力部２５０からＩ／Ｆ（インタフェース）を通じて外部に出力される。このＩ／Ｆは、例えば、ＳｕｂＬＶＤＳやＳＬＶＳ、ＳＬＶＳ−ＥＣ等である。

図４は、撮像基板１０２に設けられた第１実施形態に係る電源配線パターンを、コネクタ１０３が実装されている面で表した図である。撮像素子１０１とワイヤボンディングパッド１０６は、コネクタ１０３が実装される面の反対側の面に実装されている。

撮像素子１０１は、電源入力のための複数の入力端子を有しており、そのため、電源入力用のワイヤボンディングパッド１０６も複数設けられている。

以下では、説明の便宜上、撮像基板１０２の図４における右側端面を端面Ａ、上側端面を端面Ｂ、左側端面を端面Ｃ、下側端面を端面Ｄと定める。また、撮像素子１０１の撮像面と直交する方向から撮像素子１０１を撮像基板１０２に投影した際に画素部２７０と重なる領域を「画素部領域」と称呼し、撮像基板１０２における画素部領域の外側の領域を「画素部外領域」と称呼する。

引出配線部４２０ａ（第１の電源配線部）はコネクタ１０３（コネクタ１０３の電源端子と接続される電気接続部）から端面Ａに向けて引き出すように設けられている。引出配線部４２０ａを端面Ａに向けて引き出すのは、引出配線部４２０ａを流れる電流の変動によって撮像素子１０１の画像信号にノイズが発生して画像信号の品質が低下してしまうのを抑制することを目的としている。

つまり、撮像素子１０１の画像信号は垂直出力線３１０を経由して読み出されるため、垂直出力線３１０に沿った垂直方向（Ｖ方向）の磁界の影響を大きく受ける。そこで、引出配線部４２０ａを引き出す方向として、端面Ｂ又は端面Ｄに向けた垂直方向でなく端面Ａに向けたＨ方向と略平行な方向を選択している。なお、引出配線部４２０ａを端面Ｃ方向へ引き出した場合には、端面Ａ方向へ引き出した場合よりもＨ方向での配線長が長くなってしまう。そこで、引出配線部４２０ａは、可能な限り画素部領域内での配線長が短くなるように、コネクタ１０３の電源端子と接続される電気接続部から端面Ａ方向へ引き出されている。

なお、第１実施形態では、引出配線部４２０ａはコネクタ１０３が実装される撮像基板１０２の表層に配線されている。これに限らず、例えば撮像基板１０２が多層基板である場合には、引出配線部４２０ａを基板内層に設けてもよい。その場合の引出配線部４２０ａは、基板表面に設けられるコネクタ１０３との電気接続部から基板内層へ向かい、基板内層で端面Ａ方向へ向かい、画素部領域の外周又は画素部外領域で基板内層から多層基板の表層へ取り出されるように配線される。

撮像基板１０２の端面Ａへ向けて引き出された引出配線部４２０ａは、画素部外領域において撮像基板１０２の外周に沿って設けられた配線部４２０ｂ（第２の電源配線部）と接続されている。配線部４２０ｂは、配線部４２０ｂと重畳して破線で示されている部分において、ワイヤボンディングパッド１０６に接続されている。ここで、配線部４２０ｂを流れる電流によって発生する磁界が画素部２７０に与える影響を小さくするために、配線部４２０ｂは、画素部領域の外周から一定の距離（例えば、数ミリメートル程度）離して設けることが望ましい。

以上の説明の通り、第１実施形態では、撮像素子１０１の画素部領域内において引出配線部４２０ａを垂直出力線３１０の配線方向と並走しないように設ける。これにより、撮像素子１０１の駆動時に引出配線部４２０ａを流れる電流の変化に伴う磁界によって画像信号に生じるノイズを低減させることができる。また、撮像素子１０１の画像信号を読み出す際にＣＤＳを行う場合に各サンプリングタイミングでも、磁界によって画像信号に生じるノイズを低減させることができる。これにより、ノイズが低減された画像信号（Ｓ／Ｎ比の高い画像信号）による良好な画質を得ることができる。

＜第２実施形態＞
第２実施形態では、撮像基板１０２に設けられる電源配線パターンの別の例について説明する。図５は、撮像基板１０２に設けられた第２実施形態に係る電源配線パターンを示す図であり、図４と同様にコネクタ１０３が実装される面で表されている。

図５の構成は、図４の構成と比較すると、コネクタ１０３の近傍にコンデンサ５１５が実装されている点で異なっている。例えば、電源供給部が撮像基板１０２に対して距離が離れているためにフレキシブル配線基板１０４が長くなった場合、電源の配線長が長くなることによる電源変動を避けるために、コネクタ１０３の近傍にコンデンサ５１５を配置することが望ましい。

コネクタ１０３の近傍にコンデンサ５１５の配置した場合、電源配線を最適なパターンに配線する必要が生じる。具体的には、コネクタ１０３の電源端子に対する電気接続部からＨ方向に電源配線を引き出すことが望ましいという点は、第１実施形態と同様である。

加えて、コンデンサ５１５の電極がＨ方向に沿うように（コンデンサ５１５の長辺がＨ方向と略平行になるように）配置することが理想的である。つまり、撮像素子１０１の画素部領域内において、垂直出力線３１０の配線方向に対してコンデンサ５１５の向きを並走させないようにする。これにより、コンデンサ５１５から電流が供給される際に発生する磁界によって画像信号に生じるノイズを低減させることが可能になる。

そこで、第２実施形態では図５に示されるように、引出配線部５２０ａは、コネクタ１０３の電源端子及びコンデンサ５１５の電極との電気接続部から端面Ａ方向に引き出されて配線されている。これにより、撮像素子１０１の駆動時に引出配線部５２０ａを流れる電流の変化に伴う磁界によって画像信号に生じるノイズを低減させることができる。なお、第１実施形態（図４）と同様に、引出配線部５２０ａは、画素部外領域において撮像基板１０２の外周に沿って設けられた配線部５２０ｂと接続されている。

以上の説明の通り、第２実施形態でも第１実施形態と同様に、画素部領域内では垂直出力線の配線方向に対して引出配線部５２０ａを並走させず、画素部外領域では撮像基板１０２の外周に沿って配線部５２０ｂを配線する。これにより、撮像素子１０１の駆動時に引出配線部５２０ａ及び配線部５２０ｂを流れる電流の変化に伴う磁界が画像信号に生じさせるノイズを低減させて、良好な画質を得ることが可能になる。また、第２実施形態では、電源を供給するコンデンサ５１５をコネクタ１０３の近傍に配置する。これにより、電源変動を抑制することができる。

＜第３実施形態＞
第３実施形態では、撮像基板１０２に設けられる電源配線パターンの更に別の例について説明する。図６は、撮像基板１０２に設けられた第３実施形態に係る電源配線パターンを示す図であり、図４と同様にコネクタ１０３が実装される面で表されている。

ここでは、不図示の電源供給部からコネクタ１０３を介して供給される電源を撮像基板１０２内でレベル変換して使用する場合を想定している。そのため、図６の構成は、図４及び図５の構成と比較すると、コネクタ１０３から引き出された引出配線部６３０ａがレギュレータ６１０に接続されている点で異なっている。

画素部領域内に２つの引出配線部６３０ａ，６３０ｂが設けられている。引出配線部６３０ａは、コネクタ１０３の電源端子との電気接続部から端面Ｃ方向へＨ方向と略平行に引き出されて配線され、レギュレータ６１０の入力端子に接続されている。引出配線部６３０ｂは、レギュレータ６１０の出力端子との電気接続部から更に端面Ｃ方向へＨ方向と略平行に、画素部領域の外周まで引き出されて配線されている。引出配線部６３０ｂは、画素部外領域に設けられた配線部６３０ｃに接続されている。配線部６３０ｃは、図４の配線部４２０ｂと同様に、画素部外領域において撮像基板１０２の外周に沿って設けられており、所定位置でワイヤボンディングパッド１０６に接続されている。

このように、撮像基板１０２内にレギュレータ６１０を配置して撮像素子１０１に電源を供給する場合も、画素部領域内では撮像素子１０１のＨ方向に沿って引出配線部を設ける。そして、画素部外領域に引き出された電源配線を、撮像基板１０２の外周に沿うように配線する。これにより、第１実施形態で得られる効果と同じ効果を得ることができる。また、図６に示されるように、レギュレータ６１０の出力側（引出配線部６３０ｂ側）の近傍にコンデンサ６２０が実装されている。これにより、撮像素子１０１を駆動した際の電流変動を抑制して、安定した電源供給を行うことが可能になる。

以上の説明の通り、第３実施形態でも第１実施形態と同様に、画素部領域内では垂直出力線３１０の配線方向に対して引出配線部６３０ａ，６３０ｂを並走させず、画素部外領域では撮像基板１０２の外周に沿って配線部６３０ｃを配線する。これにより、レギュレータ６１０を経由して電源配線を設ける場合にも、撮像素子１０１の駆動時に引出配線部６３０ａ，６２０ｂ及び配線部６３０ｃを流れる電流の変化に伴う磁界によって画像信号に生じるノイズを低減させて、良好な画質を得ることが可能になる。また、レギュレータ６１０の出力側近傍にコンデンサ６２０を実装することにより、安定した電源供給を撮像素子１０１に対して行うことが可能になる。

＜第４実施形態＞
第４実施形態では、撮像素子１０１の水平方向に沿って配線される内部信号線に対して電源配線を並走させない例を示す。図７は、撮像基板１０２に設けられた第４実施形態に係る電源配線を示す図であり、前述した図と同様にコネクタ１０３が実装される面で表されている。共通部分には同一の符号を付し、詳細な説明は省略する。

ここでは、不図示の電源供給部からコネクタ１０３を介して供給される電源を撮像基板１０２内でレベル変換して使用する場合を想定している。そのため、図７の構成は、図６と同様に、コネクタ１０３から引き出された引出配線部７２０ａがレギュレータ６１０に接続されている。

撮像素子１０１の撮像面と直交する方向から撮像素子１０１を撮像基板１０２に投影した場合、図３の参照信号線３５０は図７では参照信号線３５０ａ，３５０ｂで表される。参照信号線３５０ａ，３５０ｂはそれぞれ、参照信号発生器７１０と接続されている。

撮像素子１０１が画像信号を読み出す際に、参照信号発生器７１０から所定の変化量で電圧を変化させた参照信号が出力される。図７には１つの参照信号発生器７１０が表されているが、例えば、画素部の偶数行及び奇数行に対してそれぞれ異なる複数の参照信号発生器を設ける構成にしてもよい。

参照信号線３５０ａは、垂直出力線３１０を介して端面Ｂ側に設けられる比較器３４０に参照信号を入力するための配線である。参照信号線３５０ｂは、垂直出力線３１０を介して端面Ｄ側に設けられる比較器３４０に参照信号を入力するための配線である。つまり、参照信号線３５０ａ，３５０ｂは、撮像素子１０１の水平方向（Ｈ方向）に沿って配線されているため、それぞれが引出配線部７２０ａ，７２０ｂからの磁界ノイズの影響を受けやすい。また、参照信号は撮像素子１０１の画像信号をＡＤ変換する際の基準信号であるため、基準信号にノイズが重畳されることで画像に水平方向のシェーディングが発生することが想定される。

そこで、引出配線部７２０ａ，７２０ｂを流れる電流によって発生する磁界が参照信号線３５０ａ，３５０ｂに与える影響を小さくするために、引出配線部７２０ａ〜７２０ｃは参照信号線３５０ａ，３５０ｂに対して一定の距離を離して設けることが望ましい。また、コネクタ１０３は電源供給部と電源配線とを接続しているため、参照信号線３５０ａ，３５０ｂから一定の距離を離して設けることが望ましい。

なお、撮像基板１０２の端面Ｂへ向けて引き出された引出配線部７２０ｂは画素部外領域において撮像基板１０２の外周に沿って設けられた引出配線部７２０ｃと接続されている。引出配線部７２０ｃは、重畳して破線で示されている部分において、ワイヤボンディングパッド１０６に接続されている。撮像基板１０２が多層基板である場合、引出配線部７２０ａ〜７２０ｃは基板内層に設けてもよい。

以上の説明の通り、第４実施形態では、画素部内領域では参照信号線３５０ａ，３５０ｂの配線方向に対して引出配線部７２０ａ，７２０ｂを並走させず、画素部外領域では撮像基板１０２の外周に沿って配線部７２０ｃを配線する。これにより、撮像素子１０１の参照信号線３５０ａ，３５０ｂが水平方向に沿って配線される場合、撮像素子１０１の駆動時に電源配線（引出配線部７２０ａ，７２０ｂ）を流れる電流の変化に伴う磁界で生じるノイズを低減させ、良好な画質を得ることができる。ここでは、参照信号線を例に説明したが、この実施形態に限定されず、水平方向に沿った基準信号になり得る信号配線であれば本発明が適用可能である。

＜第５実施形態＞
図８は、第５実施形態に係る撮像素子ユニットの概略構成を示す断面図である。撮像素子ユニットは、撮像素子１０１、撮像基板１０２、コネクタ１０３、フレキシブル配線基板１０４、電子部品１０５、ワイヤボンディングパッド１０６、枠部１０７及びカバーガラス１０８を有する。

撮像素子１０１は、入射した光に応じて画像信号を出力するＣＭＯＳイメージセンサ等である。なお、図８には、撮像素子１０１における光学像の結像面と直交する断面が示されている。撮像基板１０２は、銅等の金属で形成された電源配線を有するプリント基板であり、撮像素子１０１等を搭載している。撮像基板１０２には、撮像素子１０１を搭載するためにリジッド基板が好適に用いられ、例えば、ガラスエポキシ等で形成されている。但し、これに限らず、撮像基板１０２は、プラスチック材料を用いたフレキシブル基板であってもよいし、セラミックスと銅配線を用いたＬＴＣＣ（低温同時焼成セラミックス）基板であってもよい。つまり、特定の材料に、銅等の金属配線パターンが形成され、部品の搭載（実装）が可能な基板であればよい。

コネクタ１０３は、複数の接点を有する接続端子であり、撮像基板１０２に実装されている。フレキシブル配線基板１０４は、その一端がコネクタ１０３に接続され、その他端の一部は不図示の電源と接続されている。よって、コネクタ１０３には、フレキシブル配線基板１０４を通じて、外部から電源が供給される。なお、フレキシブル配線基板１０４は、電源を供給する配線以外の、例えば、制御信号や撮像素子１０１の信号を出力するための配線を含んでいても構わない。また、フレキシブル配線基板１０４に代えて、細線同軸ケーブル等を用いても構わない。

電子部品１０５は、撮像素子１０１を動作させるために必要なレギュレータやコンデンサ等であり、フレキシブル配線基板１０４からコネクタ１０３を経由して供給される電源を入力として、所望の電圧を撮像素子１０１に供給する。電子部品１０５はコネクタ１０３の近傍に設置されており、そのため、電子部品１０５とコネクタ１０３間の電源配線を流れる電流が撮像素子１０１に与える影響は小さいと考えられる。

ワイヤボンディングパッド１０６は、撮像素子１０１と撮像基板１０２とをワイヤボンディング等で接続するために、具体的には、撮像基板１０２の表面の層に金メッキ等の処理で形成された電極である。ワイヤボンディングパッド１０６は、撮像基板１０２上において撮像素子１０１と同じ面に配置される。

枠部１０７は、撮像基板１０２の外周部に形成されており、撮像基板１０２に接着されると共にカバーガラス１０８を保持する。カバーガラス１０８は、撮像素子１０１を封止するための部材であり、枠部１０７に接着固定されている。なお、カバーガラス１０８には、反射防止膜等が形成されている。

ここで、従来の撮像素子ユニットの撮像基板における電源配線パターンの一例について説明する。図１３は、従来の撮像素子ユニットの撮像基板に設けられた電源配線パターンの一例を示す図である。図１３に示す従来の撮像素子ユニットは、図８の本実施形態に係る撮像素子ユニットと比較すると、撮像基板に設けられた電源配線パターンのみが異なる。そのため、図１３の従来の撮像素子ユニットの構成要素のうち、図８の本実施形態に係る撮像素子ユニットの構成要素と同じものについては、図８の本実施形態に係る撮像素子ユニットの構成要素と同じ名称及び符号を用いて説明を行うこととする。

図１３には、撮像基板１０２においてコネクタ１０３が搭載されている面が示されている。撮像素子１０１及びワイヤボンディングパッド１０６は、コネクタ１０３が搭載されている面とは異なる面に搭載されている。また、図１３には、ワイヤボンディングパッド１０６について、複数のワイヤボンディングパッドのうち特定の電源に接続されるもののみが表示されている。なお、撮像素子１０１は大電流を必要とするアナログ系の電源等を有しており、撮像素子１０１内の配線による電源の劣化を避けるために、撮像素子１０１には複数の入力が設けられる。そのため、ワイヤボンディングパッド１０６は、複数箇所に設けられている。

撮像基板１０２には、不図示の電源からコネクタ１０３を介して撮像素子１０１へ電源を供給するための電源配線２０１が設けられている。図１３において、電源配線２０１は、コネクタ１０３が実装される領域（コネクタ１０３との接点となる領域であり、以下、「電源接続部」という）から撮像基板１０２の左端へ向かう。

電源接続部から撮像基板１０２の端へ向かって引き出されている部分を、以下では説明の便宜上、「引出配線部」と称呼し、「引出配線部２０１Ａ」と記す。なお、「電源接続部から基板端へ向かって引き出されている部分を引出配線部と称呼する」との定義は、以下に説明する本発明の実施形態に係る電源配線と、比較のために説明する従来の電源配線について、同様に用いる。

電源配線２０１は、引出配線部２０１Ａから更に撮像素子１０１の撮像面と直交する方向から見た場合に撮像素子１０１の外周近傍に対応する領域へ引き回されている。電源配線２０１のうち撮像素子１０１の外周に沿って設けられた部分を、以下では説明の便宜上、「外周配線部」と称呼する。外周配線部は、複数箇所においてワイヤボンディングパッド１０６と電気的に接続される。

電源配線２０１に接続されている負荷での電流変動に応じて、電源配線２０１の電流は変動する。また、電源配線２０１のうち電源配線２０１において電流が集中する部分である。そのため、電源配線２０１のようにコネクタ１０３（電源配線部）から引き出された配線部分が１箇所しかない場合、引出配線部２０１Ａを流れる電流は電源配線２０１に接続された撮像素子１０１の全ての負荷での電流変動に応じて変動する。その結果、引出配線部２０１Ａを流れる電流の変動に起因して磁気ノイズが発生しやすくなる。

この問題に対して本実施形態に係る撮像素子ユニットでは、以下に図９を参照して説明するように、電源配線を複数に分けて設けることにより、電源配線（特に引出配線部）での電流変動を低減させている。

図９（ａ）〜（ｃ）は、撮像基板１０２での電源配線パターンの一例を示す図であり、図６と同様に、撮像基板１０２のコネクタ１０３が搭載されている面を示している。図９（ａ）は、撮像素子１０１に電源を供給する電源配線の第１の例を示す図である。図９（ａ）の電源配線は、第１の電源配線３０１と第２の電源配線３０２を有する。

図９（ａ）上で、第１の電源配線３０１は、コネクタ１０３との接点となる電源接続部から撮像基板１０２の左端方向に向けて配線された後、撮像素子１０１の撮像面と直交する方向から見た場合に撮像素子１０１の外周近傍に対応する領域へ引き回されている。

以下、第１の電源配線３０１のうちコネクタ１０３（電源接続部）から撮像基板１０２の左端へ向かう配線部を「第１の引出配線部３０１Ａ」と称呼する。また、第１の電源配線３０１のうち撮像素子１０１の外周に沿って設けられた配線部を「第１の外周配線部」と称呼する。第１の引出配線部３０１Ａは、第１の電源配線３０１において電流が集中する部分である。

図９（ａ）上で、第２の電源配線３０２は、コネクタ１０３との接点となる電源接続部から撮像基板１０２の右端方向に向けて配線された後、撮像素子１０１の撮像面と直交する方向から見た場合に撮像素子１０１の外周近傍に対応する領域へ引き回されている。

以下、第２の電源配線３０２のうちコネクタ１０３（電源接続部）から撮像基板１０２の図９（ａ）での右端へ向かう配線部を「第２の引出配線部３０２Ａ」と称呼する。また、第２の電源配線３０２のうち撮像素子１０１の外周に沿って設けられた配線部を「第２の外周配線部」と称呼する。第２の引出配線部３０２Ａは、第２の電源配線３０２において電流が集中する部分である。

第１の電源配線３０１と第２の電源配線３０２により、全てのワイヤボンディングパッド１０６へ電源が供給される。なお、撮像基板１０２が多層構造の場合、第１の電源配線３０１と第２の電源配線３０２から生じる磁気ノイズの撮像素子１０１への影響を最小限とするために、第１の電源配線３０１と第２の電源配線３０２は撮像素子１０１から遠い層に配線することが望ましい。

図１３の従来の電源配線では、撮像素子１０１の全ての負荷が電源配線２０１に接続されている。これに対して、本実施形態のように電源配線が第１の電源配線３０１と第２の電源配線３０２に分けて撮像基板１０２に設けられている場合、撮像素子１０１の負荷は第１の電源配線３０１と第２の電源配線３０２に振り分けられる。そのため、第１の電源配線３０１と第２の電源配線３０２のそれぞれに接続される撮像素子１０１の負荷は、電源配線２０１に接続される撮像素子１０１の負荷よりも小さくなる。したがって、図１３の従来の電源配線２０１の引出配線部２０１Ａに比べて、第１の引出配線部３０１Ａと第２の引出配線部３０２Ａでの電流変動を低減させることができる。

コネクタ１０３から第２の引出配線部３０２Ａを引き出す方向（以下「引出方向」という）は、第１の引出配線部３０１Ａのコネクタ１０３からの引出方向とは異なることが望ましい。これは、同一方向の磁界は重なり合うことで強まる性質があるため、同一方向の磁界が発生すると、撮影画像（画像信号）に対する磁気ノイズの影響で画質が低下してしまうからである。また、第２の引出配線部３０２Ａのコネクタ１０３からの引出方向と第１の引出配線部３０１Ａのコネクタ１０３からの引出方向とがなす角は９０°以上であることが望ましい。これは、直交する磁界は干渉せず、また、逆方向の磁界は打ち消しあう性質があるため、磁気ノイズによる撮影画像の画質低下をより効果的に抑制することが可能になるからである。

これらを踏まえて、第１の引出配線部３０１Ａと第２の引出配線部３０２Ａは、コネクタ１０３から反対方向に引き出されている。これにより、第１の引出配線部３０１Ａと第２の引出配線部３０２Ａの電流変動から生じる磁界の重畳を最小限に減らして、撮影画像に対する磁気ノイズの影響による画質の低下を最小限に抑えることが可能になる。

第１の電源配線３０１と第２の電源配線３０２は、それぞれに流れる負荷電流の変動が均等になるように設けられることが望ましく、その場合の配線例について、図９（ｂ）を参照して説明する。

図９（ｂ）は、撮像素子１０１に電源を供給する電源配線の第２の例を示す図である。図９（ｂ）の電源配線は、撮像基板１０２の左端中央部の２つのワイヤボンディングパッド１０６Ｂでの負荷電流の変動が他のワイヤボンディングパッド１０６に比べて大きい場合の配線例であり、第１の電源配線３０３と第２の電源配線３０４を有する。

第１の電源配線３０３は、コネクタ１０３から負荷変動の大きい２つのワイヤボンディングパッド１０６Ｂのみに接続されるように配線されている。第２の電源配線３０４は、コネクタ１０３から、２箇所のワイヤボンディングパッド１０６Ｂ以外のワイヤボンディングパッド１０６に接続されるように配線されている。これにより、第１の電源配線３０３と第２の電源配線３０４を流れる負荷電流の変動は同程度になることで、効率的に第１の引出配線部３０３Ａと第２の引出配線部３０４Ａの電流変動を低減させることが可能になる。その結果、コネクタ１０３から配線される第１の電源配線３０３と第２の電源配線３０４から生じる磁気ノイズによる撮影画像の画質低下を小さくすることができる。

さて、第１の電源配線３０１及び第２の電源配線３０２と同用途の電源を供給する１本又は複数本の補足配線を、第１の電源配線３０１及び第２の電源配線３０２とは別にコネクタ１０３から引き出して配線してもよい。その一例について、図９（ｃ）を参照して説明する。

図９（ｃ）は、撮像素子１０１に電源を供給する電源配線の第３の例を示す図である。図９（ｃ）の電源配線は、第１の電源配線３０５と第２の電源配線３０６に加えて、補足配線としての第３の電源配線３０７及び第４の電源配線３０８を有する。

図９（ｃ）上で、第３の電源配線３０７は、コネクタ１０３との接点となる電源接続部から撮像基板１０２の上端方向に向けて配線された後、撮像素子１０１の撮像面と直交する方向から見た場合に撮像素子１０１の外周近傍に対応する領域へ引き回されている。また、図９（ｃ）上で、第４の電源配線３０８は、コネクタ１０３との接点となる電源接続部から撮像基板１０２の下端方向に向けて配線された後、撮像素子１０１の撮像面と直交する方向から見た場合に撮像素子１０１の外周近傍に対応する領域へ引き回されている。

以下、第３の電源配線３０７のうちコネクタ１０３（電源接続部）から撮像基板１０２の上端へ向かう配線部を「第３の引出配線部３０７Ａ」と称呼する。第４の電源配線３０８のうちコネクタ１０３（電源接続部）から撮像基板１０２の下端へ向かう配線部を「第４の引出配線部３０８Ａ」と称呼する。

図９（ｃ）の電源配線では、撮像素子１０１の負荷は、第１の電源配線３０５〜第４の電源配線３０８の４つの電源配線に振り分けられる。そのため、第１の電源配線３０５〜第４の電源配線３０８のそれぞれに接続された撮像素子１０１の負荷は、図９（ａ）の第１の電源配線３０１及び第２の電源配線３０２のそれぞれに接続された撮像素子１０１の負荷に比べて小さくなる。

したがって、第１の引出配線部３０１Ａ及び第２の引出配線部３０２Ａでの電流変動に比べて、第１の引出配線部３０５Ａ、第２の引出配線部３０６Ａ、第３の引出配線部３０７Ａ及び第４の引出配線部３０８Ａでの電流変動を低減させることができる。これによりコネクタ１０３から配線される電源配線から生じる磁気ノイズによる撮影画像の画質低下を更に小さくすることができる。

なお、図９（ｃ）の電源配線のようにコネクタ１０３から３本以上の電源配線が引き出されている場合には、任意に選択した２本の引出配線部のコネクタ１０３からの引出方向のなす角が９０°以上となるようにすることが望ましい。また、補足配線を使用した場合には各引出配線部での電流変動を低減させることが可能になるが、磁気ノイズを発生させる配線面積が増えることになる。そのため、補足配線は、撮像基板１０２での全配線面積を考慮し、撮影画像への磁気ノイズの影響が小さくなる場合に限って設けるようにすることが望ましい。

以上の説明の通り、第５実施形態では、撮像基板１０２に設ける電源配線をコネクタ１０３との接点である電源接続部から複数に分けて引き出す。これにより、電源配線での電流変動を低減させて、電源配線から生じる磁気ノイズによる撮影画像の画質低下を小さくすることができる。

＜第６実施形態＞
第６実施形態に係る電源配線について説明する前に、従来の電源配線パターンの別の例について説明する。図１４は、従来の撮像素子ユニットの撮像基板に設けられた電源配線パターンの別の例を示す図である。

なお、図１４に示す従来の撮像素子ユニットは、図８の本実施形態に係る撮像素子ユニットと比較すると、撮像基板に設けられた電源配線パターンのみが異なる。そのため、図１４の従来の撮像素子ユニットの構成要素のうち、図８の本実施形態に係る撮像素子ユニットの構成要素と同じものについては、図８の本実施形態に係る撮像素子ユニットの構成要素と同じ名称及び符号を用いて説明を行うこととする。

図１４には、図８の撮像基板１０２において電子部品１０５が搭載されている面と同じ面が示されており、撮像素子１０１及びワイヤボンディングパッド１０６は電子部品１０５が搭載されている面とは異なる面に搭載されている。また、図１３と同様に、図１４には、複数のワイヤボンディングパッドのうち特定の電源に接続されるワイヤボンディングパッド１０６のみが表示されている。なお、コネクタ１０３と電子部品１０５との間の電源配線は不図示としている。

ここでは、電子部品１０５は所定の電圧を生成するリニアレギュレータである。撮像基板１０２には、電子部品１０５から撮像素子１０１へ電源を供給するための電源配線４０１が設けられている。電源配線４０１の電子部品１０５との接点である電源接続部から撮像基板１０２の端へ向けて引き出されている引出配線部４０１Ａは、電源配線４０１において電流が集中する部分である。

電源配線４０１での電流変動は、電源配線４０１に接続されている負荷での電流変動によって決まる。電源配線４０１のようにコネクタ１０３（電源配線部）から引き出された配線部分が１箇所しかない場合、引出配線部４０１Ａを流れる電流は、電源配線４０１に接続された撮像素子１０１の全ての負荷での電流変動に応じて大きく変動する。

この問題に対して本実施形態に係る撮像素子ユニットでは、以下に図１０を参照して説明するように、電子部品１０５からの電源配線を複数に分けて設けることにより、各電源配線での電流変動を低減させている。

図１０（ａ）〜（ｃ）は、撮像基板１０２での電源配線パターンの別の例を示す図であり、図９（ａ）〜（ｃ）と同様に、撮像基板１０２の電子部品１０５が搭載されている面を示している。

図１０（ａ）は、撮像素子１０１に電源を供給する電源配線の第４の例を示す図である。図１０（ａ）の電源配線は、第１の電源配線５０１と第２の電源配線５０２を有する。図１０（ａ）上で、第１の電源配線５０１は、電子部品１０５との接点となる電源接続部から撮像基板１０２の左端方向に向けて配線された後、撮像素子１０１の撮像面と直交する方向から見た場合に撮像素子１０１の外周近傍に対応する領域へ引き回されている。図１０（ａ）上で、第２の電源配線５０２は、コネクタ１０３との接点となる電源接続部から撮像基板１０２の右端方向に向けて配線された後、撮像素子１０１の撮像面と直交する方向から見た場合に撮像素子１０１の外周近傍に対応する領域へ引き回されている。第１の電源配線５０１の第１の引出配線部５０１Ａは第１の電源配線５０１の電流が集中する部分であり、第２の電源配線５０２の第２の引出配線部５０２Ａは第２の電源配線５０２の電流が集中する部分である。

第１の電源配線５０１と第２の電源配線５０２により、全てのワイヤボンディングパッド１０６へ電源が供給される。なお、撮像基板１０２が多層構造の場合、第１の電源配線５０１と第２の電源配線５０２から生じる磁気ノイズの撮像素子１０１への影響を最小限とするために、第１の電源配線５０１と第２の電源配線５０２は撮像素子１０１から遠い層に配線することが望ましい。

図１４の従来の電源配線では、撮像素子１０１の負荷は全て電源配線４０１に接続されている。これに対して、電源配線が第１の電源配線５０１と第２の電源配線５０２に分けて撮像基板１０２に設けられている場合、撮像素子１０１の負荷は第１の電源配線５０１と第２の電源配線５０２に振り分けられる。そのため、第１の電源配線５０１と第２の電源配線５０２のそれぞれに接続される撮像素子１０１の負荷は、電源配線４０１に接続される撮像素子１０１の負荷よりも小さくなる。したがって、第１の引出配線部５０１Ａと第２の引出配線部５０２Ａでは、図１４の電源配線４０１の引出配線部４０１Ａに比べて、電流変動を低減させることができる。

第２の引出配線部５０２Ａの電子部品１０５からの引出方向は、第１の引出配線部５０１Ａの電子部品１０５からの引出方向とは異なることが望ましい。これは、同一方向の磁界は重なり合うことで強まる性質があるため、同一方向の磁界が発生すると撮影画像に対する磁気ノイズの影響が大きくなってしまうからである。また、第２の引出配線部５０２Ａの電子部品１０５からの引出方向と第１の引出配線部５０１Ａの電子部品１０５からの引出方向とがなす角は９０°以上であることが望ましい。これにより、撮影画像に対する磁気ノイズの影響をより小さくして、磁気ノイズによる撮影画像の画質低下を抑制することができる。

これらを踏まえて、第１の引出配線部５０１Ａと第２の引出配線部５０２Ａは、電子部品１０５から反対方向へ引き出されている。これにより、第１の引出配線部５０１Ａと第２の引出配線部５０２Ａの電流変動から生じる磁界の重畳を最小限に減らして、磁気ノイズによる撮影画像の画質低下を最小限に抑えることが可能になる。

第１の電源配線５０１と第２の電源配線５０２は、それぞれに流れる負荷電流の変動が均等になるように設けられることが望ましく、その場合の配線例について、図１０（ｂ）を参照して説明する。

図１０（ｂ）は、撮像素子１０１に電源を供給する電源配線の第５の例を示す図である。図１０（ｂ）の電源配線は、撮像基板１０２の左端中央部の２つのワイヤボンディングパッド１０６Ｂでの負荷電流の変動が他のワイヤボンディングパッド１０６に比べて大きい場合の配線例であり、第１の電源配線５０３と第２の電源配線５０４を有する。

第１の電源配線５０３は、電子部品１０５から負荷変動の大きい２つのワイヤボンディングパッド１０６Ｂのみに接続されるように配線されている。第２の電源配線３０４は、電子部品１０５から、２箇所のワイヤボンディングパッド１０６Ｂ以外のワイヤボンディングパッド１０６に接続されるように配線されている。これにより、第１の電源配線５０３と第２の電源配線５０４を流れる負荷電流の変動は同程度になることで、効率的に第１の引出配線部５０３Ａと第２の引出配線部５０４Ａの電流変動を低減させることが可能になる。その結果、電子部品１０５から配線される第１の電源配線５０３と第２の電源配線５０４から生じる磁気ノイズの撮影画像に対する影響を小さくすることができる。

さて、第１の電源配線５０１及び第２の電源配線５０２と同用途の電源を供給する１本又は複数本の補足配線を、第１の電源配線５０１及び第２の電源配線５０２とは別に電子部品１０５から引き出して配線してもよい。その一例について、図１０（ｃ）を参照して説明する。

図１０（ｃ）は、撮像素子１０１に電源を供給する電源配線の第６の例を示す図である。図１０（ｃ）の電源配線は、第１の電源配線５０５と第２の電源配線５０６に加えて、補足配線としての第３の電源配線５０７及び第４の電源配線５０８を有する。

図１０（ｃ）上で、第３の電源配線５０７は、電子部品１０５との接点となる電源接続部から撮像基板１０２の上端方向に向けて配線された後、撮像素子１０１の撮像面と直交する方向から見た場合に撮像素子１０１の外周近傍に対応する領域へ引き回されている。図１０（ｃ）上で、第４の電源配線５０８は、電子部品１０５との接点となる電源接続部から撮像基板１０２の下端方向に向けて配線された後、撮像素子１０１の撮像面と直交する方向から見た場合に撮像素子１０１の外周近傍に対応する領域へ引き回されている。

図１０（ｃ）の電源配線では、撮像素子１０１の負荷は、第１の電源配線５０５〜第４の電源配線５０８の４つの電源配線に振り分けられる。そのため、第１の電源配線５０５〜第４の電源配線５０８のそれぞれに接続された撮像素子１０１の負荷は、図１０（ａ）の第１の電源配線５０１及び第２の電源配線５０２のそれぞれに接続された撮像素子１０１の負荷に比べて小さくなる。

したがって、第１の引出配線部５０１Ａ及び第２の引出配線部５０２Ａでの電流変動に比べて、第１の引出配線部５０５Ａ、第２の引出配線部５０６Ａ、第３の引出配線部５０７Ａ及び第４の引出配線部５０８Ａでの電流変動を低減させることができる。これにより電子部品１０５から配線される電源配線から生じる磁気ノイズによる撮影画像の画質低下を更に抑制することができる。

なお、補足配線を使用した場合には各引出配線部での電流変動を低減させることが可能になるが、磁気ノイズを発生させる配線面積が増えることになる。そのため、補足配線は、撮像基板１０２での全配線面積を考慮し、撮影画像への磁気ノイズの影響が小さくなる場合に限って設けるようにすることが望ましい。

以上の説明の通り、第６実施形態では、撮像基板１０２に設ける電源配線を電子部品１０５（電源接続部）から複数に分けて引き出す。これにより、電源配線での電流変動を低減させて、電源配線から生じる磁気ノイズの撮像素子１０１（撮影画像）への影響を小さくすることができる。

＜第７実施形態＞
第５実施形態及び第６実施形態では、撮像基板に設けられた電源配線パターンについて説明した。これに対して第７実施形態では、撮像素子の内部に設けられる電源配線パターンの実施形態について説明する。

図１１は、第７実施形態に係る撮像素子ユニットの一部の構成を概略的に示す断面図である。撮像素子ユニットは、撮像素子６００と撮像基板６０３を有する。撮像素子６００は、受光層６０１、信号処理層６０２及びコネクタ６０５を有する。

受光層６０１は、入射した光に応じて画像信号を出力する画素部を含む。信号処理層６０２は、受光層６０１の信号の処理する不図示の信号処理回路を含む。撮像基板６０３は、プリント基板であり、撮像素子６００を搭載（実装）する。撮像基板６０３は、撮像素子６００を搭載するために、リジッド基板であることが望ましく、例えばガラスエポキシで形成されている。但し、撮像基板６０３は、これに限定されず、プラスチック材料を用いたフレキシブル基板や、セラミックスと銅配線を用いたＬＴＣＣ（低温同時焼成セラミックス）基板等であってもよい。つまり、撮像基板６０３は、特定の材料に銅等の金属配線パターンが形成されて、部品が搭載可能な基板であればよい。

撮像基板６０３と信号処理層６０２はマイクロバンプ６０４等で接続され、信号処理層６０２内に貫通電極で形成されている配線６０６を通じて電源及び信号をコネクタ６０５に供給する。そして、コネクタ６０５から不図示の電源配線を経由して受光層６０１及び信号処理層６０２に電源が供給される。

ここで、信号処理層６０２に設けられる従来の電源配線パターンの一例について説明する。図１５は、信号処理層６０２に設けられる従来の電源配線パターンの一例を示す図であり、図１１で説明した信号処理層６０２の受光層６０１に接する面を示している。信号処理層６０２には、受光層６０１及び信号処理層６０２に電源を供給するための電源配線７０１が形成されている。信号処理層６０２には、複数の信号処理回路７０２が設けられており、信号処理回路７０２はそれぞれＤＦＥやＡ／Ｄ等の所定の機能を備えている。

電源配線７０１は、コネクタ６０５から信号処理層６０２の一端へ向けて引き出された後、複数の信号処理回路７０２と接続されるように形成されている。電源配線７０１での電流変動は、電源配線７０１に接続されている負荷での電流変動によって決まる。電源配線７０１のようにコネクタ６０５（電源接続部）から引き出された配線部分が１箇所しかない場合、引出配線部７０１Ａを流れる電流は電源配線７０１に接続された受光層６０１及び全ての信号処理回路７０２の負荷での電流変動に応じて大きく変動する。

この問題に対して本実施形態に係る撮像素子ユニットでは、以下に図１２を参照して説明するように、電源配線を複数に分けて設けることにより、電源配線での電流変動を低減させている。

図１２（ａ）〜（ｃ）は、信号処理層６０２での電源配線パターンの一例を示す図であり、図１５と同様に、信号処理層６０２の受光層６０１に接する面を示している。図１２（ａ）は、電源配線の第７の例を示す図である。図１２（ａ）の電源配線は、信号処理層６０２に設けられた、受光層６０１及び信号処理回路７０２に電源を供給する第１の電源配線８０１と第２の電源配線８０２を有する。

図１２（ａ）上で、第１の電源配線８０１は、コネクタ６０５との接点（電源接続部）から信号処理層６０２の上端方向に向けて引き出されて、２つの信号処理回路７０２に接続されている。また、第２の電源配線８０２は、コネクタ６０５との接点（電源接続部）から信号処理層６０２の下端方向に向けて引き出されて、２つの信号処理回路７０２に接続されている。なお、信号処理層６０２が多層構造の場合、第１の電源配線８０１と第２の電源配線８０２から生じる磁気ノイズの受光層６０１への影響を最小限とするために、第１の電源配線８０１と第２の電源配線８０２は受光層６０１から遠い層に配線することが望ましい。

図１５の従来の電源配線では、受光層６０１及び信号処理回路７０２の負荷は全て電源配線７０１に接続されている。これに対して、電源配線が第１の電源配線８０１と第２の電源配線８０２に分けて信号処理層６０２に設けられている場合、受光層６０１及び信号処理回路７０２の負荷は第１の電源配線８０１と第２の電源配線８０２に振り分けられる。そのため、第１の電源配線８０１と第２の電源配線８０２のそれぞれに接続される受光層６０１及び信号処理回路７０２の負荷は、電源配線７０１に接続される受光層６０１及び信号処理回路７０２の負荷よりも小さくなる。したがって、第１の引出配線部８０１Ａと第２の引出配線部８０２Ａでは、図１５の電源配線７０１の引出配線部７０１Ａに比べて、電流変動を低減させることができる。

第２の引出配線部８０２Ａのコネクタ６０５からの引出方向は、第１の引出配線部８０１Ａのコネクタ６０５からの引出方向とは異なることが望ましい。また、第２の引出配線部８０２Ａのコネクタ６０５からの引出方向と第１の引出配線部８０１Ａのコネクタ６０５からの引出方向とがなす角は９０°以上であることが望ましい。これらを踏まえて、第１の引出配線部８０１Ａと第２の引出配線部８０２Ａは、コネクタ６０５から反対方向へ引き出されている。これにより、磁気ノイズによる撮影画像の画質低下をより小さくすることが可能になる。

第１の電源配線８０１と第２の電源配線８０２は、それぞれに流れる負荷電流の変動が均等になるように設けられることが望ましく、その場合の配線例について、図１２（ｂ）を参照して説明する。

図１２（ｂ）は、電源配線の第８の例を示す図であり、図１２（ａ）において右下の信号処理回路７０２の負荷変動が他の３つの信号処理回路７０２に比べて大きい場合の配線例である。図１２（ｂ）の電源配線は、信号処理層６０２に設けられた第１の電源配線８０３と第２の電源配線８０４を有する。

第１の電源配線８０３は、コネクタ６０５から負荷変動が大きい右下の信号処理回路７０２のみに接続されるように配線されている。第２の電源配線８０４は、コネクタ６０５から、第１の電源配線８０３が配線されていない他の信号処理回路７０２に接続されるように配線されている。これにより、第１の電源配線８０３と第２の電源配線８０４を流れる負荷電流の変動は同程度になることで、効率的に第１の引出配線部８０３Ａと第２の引出配線部８０４Ａの電流変動を低減させることが可能になる。

さて、第１の電源配線８０１及び第２の電源配線８０２と同用途の電源を供給する１本又は複数本の補足配線をコネクタ６０５から引き出して配線してもよく、その一例について図１２（ｃ）を参照して説明する。

図１２（ｃ）は、電源配線の第９の例を示す図である。図１２（ｃ）の電源配線は、信号処理層６０２に設けられており、第１の電源配線８０５と第２の電源配線８０６に加えて、補足配線としての第３の電源配線８０７及び第４の電源配線８０８を有する。図１２（ｃ）上で、第３の電源配線８０７はコネクタ６０５から左方向に引き出されて左下の信号処理回路７０２に配線され、第４の電源配線８０８はコネクタ６０５から右方向に引き出されて右上の信号処理回路７０２に配線されている。

図１２（ｃ）の電源配線では、受光層６０１及び信号処理回路７０２の負荷は、第１の電源配線８０５、第２の電源配線８０６、第３の電源配線８０７及び第４の電源配線８０８に振り分けられる。そのため、第１の電源配線８０５〜第４の電源配線８０８のそれぞれに接続された受光層６０１及び信号処理回路７０２の負荷は、図１２（ａ）の第１の電源配線８０１及び第２の電源配線８０２のそれぞれに接続された負荷より小さくなる。したがって、第１の引出配線部８０１Ａ及び第２の引出配線部８０２Ａでの電流変動に比べて、第１の引出配線部８０５Ａ、第２の引出配線部８０６Ａ、第３の引出配線部８０７Ａ及び第４の引出配線部８０８Ａでの電流変動を低減させることができる。

以上の説明の通り、第７実施形態では、信号処理層６０２に設ける電源配線を、コネクタ６０５（電源接続部）から複数に分けて引き出す。これにより、電源配線での電流変動を低減させて、電源配線から生じる磁気ノイズの受光層６０１への影響を小さくすることができる。

＜第８実施形態＞
図１６は、第８実施形態に係る撮像素子ユニット及び信号処理ユニットの概略構成を示す断面図である。撮像素子ユニットは、撮像素子１０１、撮像基板１０２、コネクタ１０３、フレキシブル配線基板１０４、電子部品１０５、ワイヤボンディングパッド１０６、枠部１０７及びカバーガラス１０８を有する。信号処理ユニットは、信号処理基板２１０、コネクタ２０２、電源ＩＣ２０３及び信号処理用ＣＰＵ２０４を有する。

撮像素子１０１は、入射した光に応じて画像信号を出力するＣＭＯＳイメージセンサ等である。なお、図１６には、撮像素子１０１における光学像の結像面と直交する断面が示されている。撮像素子１０１は、一般的に、フォトダイオード等を含む画素ブロックと、Ａ／Ｄ変換等を行う処理回路ブロックに分けられる。

ＣＭＯＳイメージセンサでは、フォトダイオードの電荷を読み出す前に、フォトダイオードを除いた画素内の後段の回路及び画素の読み出し回路がリセットされる。このリセット動作後、フォトダイオードの電荷は、画素内の後段の回路に出力されていない状態で、リセット動作時に生じるノイズ等のノイズ信号Ｎのみを読み出す。以下、このようなノイズ信号Ｎの読み出しを「Ｎ読み」と称呼する。

続いて、フォトダイオードに蓄積された電荷を画素内の後段の回路に出力し、この画素信号を光信号Ｓとして読み出す。以下、光信号Ｓの読み出しを「Ｓ読み」と称呼する。Ｎ読みとＳ読みにより読み出された信号を、光信号Ｓからノイズ信号Ｎを減算すること（以下、「Ｓ−Ｎ動作」と言う）により、画素信号からノイズ成分を除去することができる。このように、Ｓ−Ｎ動作によって、低ノイズ化を図ることができる。

撮像基板１０２は、銅等の金属で形成された電源配線を有するプリント基板であり、撮像素子１０１等を搭載している。撮像基板１０２には、撮像素子１０１を搭載するためにリジッド基板が好適に用いられ、例えば、ガラスエポキシ等で形成されている。但し、これに限らず、撮像基板１０２は、プラスチック材料を用いたフレキシブル基板であってもよいし、セラミックスと銅配線を用いたＬＴＣＣ（低温同時焼成セラミックス）基板であってもよい。つまり、特定の材料に、銅等の金属配線が形成され、部品の搭載（実装）が可能な基板であればよい。

撮像基板１０２に実装されたコネクタ１０３は、複数の接点を有する接続端子である。フレキシブル配線基板１０４は、撮像基板１０２に実装されたコネクタ１０３と信号処理基板２１０に実装されたコネクタ２０２とを電気的に接続する。不図示であるが、コネクタ２０２は、外部の電源と接続されている。フレキシブル配線基板１０４は、信号処理基板２１０（コネクタ２０２）を介して撮像基板１０２（コネクタ１０３）へ電源を供給するための配線（電源配線）を有する。なお、フレキシブル配線基板１０４は、電源を供給する配線以外の、例えば制御信号や撮像素子１０１の信号を出力するための配線を含んでいても構わない。

電子部品１０５は、撮像素子１０１を動作させるために必要なコンデンサ、抵抗、コイル等の受動部品や、所定の電圧を生成するリニアレギュレータ、クロックを生成する発振器等である。なお、電子部品１０５は、撮像素子１０１を動作させる用途以外の用途、例えば、撮像素子１０１の温度を監視する温度計や撮像素子１０１の個体情報を記憶するＲＯＭ等であってもよい。

撮像基板１０２の周辺部分は不図示の機械構造部等と接着等により固定されるため、電子部品１０５やコネクタ１０３は、撮像基板１０２の中央付近に配置されることが多い。

ワイヤボンディングパッド１０６は、撮像素子１０１と撮像基板１０２とをワイヤボンディング等で接続するために、具体的には、撮像基板１０２の表面の層に金メッキ等の処理で形成された電極である。ワイヤボンディングパッド１０６は、撮像基板１０２上において撮像素子１０１と同じ面に配置される。

枠部１０７は、撮像基板１０２の外周部に形成されており、撮像基板１０２に接着されると共にカバーガラス１０８を保持する。カバーガラス１０８は、撮像素子１０１を封止するための部材であり、枠部１０７に接着固定されている。なお、カバーガラス１０８には、反射防止膜等が形成されている。

信号処理ユニットにおいて、信号処理基板２１０は、信号処理基板２１０に実装されたコネクタ２０２と撮像基板１０２に実装されたコネクタ１０３とを接続するフレキシブル配線基板１０４を介して、撮像基板１０２との間で電源供給や信号送受信を行う。電源ＩＣ２０３は、不図示の電源と接続されており、撮像基板１０２に供給する電源を生成する。電源ＩＣ２０３により生成された電源は、コネクタ２０２、フレキシブル配線基板１０４、コネクタ１０３を介して、撮像基板１０２へ供給される。信号処理用ＣＰＵ２０４は、撮像素子１０１からの出力信号（画像信号）をフレキシブル配線基板１０４を介して受信し、所定の信号処理（画像処理）を行う。また、信号処理用ＣＰＵ２０４は、撮像素子１０１の駆動信号（制御信号）を撮像素子１０１へ出力する。

本実施形態では撮像基板１０２と信号処理基板２１０を接続する部材としてフレキシブル配線基板１０４を用いているが、これに代えて、細線同軸ケーブル等を用いても構わない。

第８実施形態に係る撮像素子ユニットの構成、特に撮像基板１０２に設けられる電源配線、について説明する前に、従来の電源配線の例について説明する。

図２１は、従来の撮像素子ユニットの構成の一例を説明する図である。図２１に示す従来の撮像素子ユニットは、詳細について後述する本実施形態に係る撮像素子ユニットとは、撮像基板１０２に実装されたコネクタでのピン配列が異なっており、その結果、電源配線の引出位置が異なる。そのため、図１６の撮像素子ユニットを構成するコネクタ１０３に対して、図２１の従来の撮像素子ユニットを構成するコネクタを「コネクタ９０３」と称呼し、それ以外の各部については図１６と同じ名称及び符号を用いて説明を行う。

図２１の左上部分は、図１６と同様に、撮像素子１０１の撮像面と直交する平面での撮像素子ユニットの断面を表している。図２１の左下部分は、撮像素子１０１の撮像面と直交する方向から見た場合の撮像素子ユニットの構成を示す図（投影面）と、コネクタ９０３でのピン配列を表している。図２１の右部分は、撮像素子１０１の画素領域に対して発生するノイズ（以下「画像ノイズ」という）の分布を、撮像素子１０１の撮像面と直交する方向から見て模式的に示す図である。

撮像基板１０２には銅等の金属で電源配線１２０が形成されている。図２１上で、電源配線１２０はコネクタ９０３から撮像基板１０２の右端へ向かって形成されている配線部（以下「引出配線部１２０Ａ」という）を有する。また、電源配線１２０は、引出配線部１２０Ａから分岐して、撮像基板１０２の外周に沿って形成された配線部（以下「外周配線部」という）を有する。

なお、引出配線部１２０Ａは、コネクタ９０３の略中央部に対応する部分から撮像基板１０２の右端へ向かって形成されている。これは、コネクタ９０３のピンＶ１，Ｖ２，Ｖ３，Ｖ４が電源供給に用いられるためである。電源配線１２０は、コネクタ９０３の複数のピンのうち電源供給に用いられるピンＶ１，Ｖ２，Ｖ３，Ｖ４のそれぞれに対して接続されて互いに絶縁された複数の配線を含む。図２１では、コネクタ９０３の複数のピンのうち、電源供給以外の用途に用いられるピンと接続される配線の図示は省略している。

電源配線１２０はコネクタ９０３から撮像基板１０２の内層又は表層を通ってワイヤボンディングパッド１０６へ接続されている。電源配線１２０が接続されるワイヤボンディングパッド１０６は、１箇所に限らず、複数箇所に接続されていてもよい。撮像素子１０１と撮像基板１０２（ワイヤボンディングパッド１０６）とを接続しているワイヤを介して、電源配線１２０は撮像素子１０１と電気的に接続される。

図２１に示される領域１０９は、撮像素子１０１の撮像面と直交する方向から見た場合に撮像素子１０１と重なる領域を表しており、以下では「画素投影領域１０９」と称呼する。また、図２１に示された領域１１０は、撮像基板１０２における画素投影領域１０９の外側の領域（以下では「外側領域１１０」と称呼する）を表している。なお、図２１は、撮像素子１０１全体と撮像素子１０１の画素領域とが同じ大きさであるものとして表されているが、撮像素子１０１の画素領域以外の処理回路ブロック等が外側領域１１０に存在する場合もある。

前述の通り、撮像素子１０１ではＳ−Ｎ動作によって低ノイズ化を実現することができる。しかし、Ｎ読みとＳ読みとはサンプリングタイミングが異なるため、Ｓ−Ｎ動作時に電源配線を流れる電流が大きく変動すると、各サンプリングタイミングで発生する磁界の大きさが異なって、発生するノイズ量が大きくなる。

ここで、撮像素子１０１の画素領域を撮像基板１０２上に投影した画素投影領域１０９内に電源配線が設けられている場合、電源配線と撮像素子１０１の画素との間の距離が近くなる。その結果、電源配線付近の画素の出力信号が電源配線を流れる電流によって生じる磁界の影響を大きく受けることで、電源配線に沿った画像ノイズが発生しやすくなる。

図２１の構成の場合、電源配線１２０の外周配線部は外側領域１１０に形成されているため、外周配線部を流れる電流が変動しても、実質的に画像ノイズを発生させることはない。一方、引出配線部１２０Ａは撮像素子１０１に電源を供給するための配線が集中している部分である。そのため、引出配線部１２０Ａが画素投影領域１０９に形成されている場合には、引出配線部１２０Ａを流れる電流によって発生する磁界の影響で、引出配線部１２０Ａ付近の画素の出力信号に画像ノイズが発生しやすくなる。

ここで、コネクタ９０３のピンＶ１は、撮像素子１０１へ電源を供給する複数の電源配線のうち、電流変動の最も大きい電源配線と接続されるピンである。その場合、引出配線部１２０Ａのうちコネクタ９０３のピンＶ１に接続されている電源配線が設けられている部分で画像ノイズが多くなる。その結果、図２１の右の部分に示されるように、引出配線部１２０Ａに沿って画像ノイズが画像９０１に現れてしまう。図２１では、画像９０１において画像ノイズが現れる領域を画像ノイズ発生領域９０９として画像９０１内に模式的に表している。

画像ノイズ発生領域９０９を減少させるためには、外側領域１１０に引出配線部１２０Ａを設けることが望ましい（後述の第１１実施形態）。しかし、コネクタ９０３の配置場所は他の部品との関係で制限されることが多く、また、撮像素子ユニットの小型化を図る観点からも、外側領域１１０にのみ電源配線を設けることは容易ではない。

そこで、第８実施形態では、コネクタ９０３での端子配列を見直したコネクタ１０３を用いて電源配線を設けることによって画像ノイズ発生領域９０９を減少させる。以下、コネクタ１０３の構成を中心に説明する。

図１７は、第８実施形態に係る撮像素子ユニットの概略構成を示す図であり、図２１と同様に表されている。撮像基板１０２に対するコネクタ１０３の実装位置は、図２１のコネクタ９０３の実装位置と同じである。

コネクタ１０３が画素投影領域１０９に配置される場合、コネクタ１０３の各ピンを図１７に示すように配置することで、画像ノイズを低減させることができる。つまり、コネクタ１０３のピンＶ１，Ｖ２，Ｖ３，Ｖ４はそれぞれ、撮像素子１０１に電源を供給するためのピンであり、コネクタ１０３には、電源供給用の各ピンに対してリターン電流が流れるＧＮＤ用のピンが配置されている。

コネクタ９０３のピンＶ１〜Ｖ４に接続される電源配線での電流変動の大きさは、ピンの符号を用いて表すと、Ｖ１＞Ｖ２＞Ｖ３＞Ｖ４、の順となっている。ここで、前述の通り、電源配線１２０に沿って生じる画像ノイズは、電源配線１２０の電流変動に依存する。そして、電流変動が大きいほど画像に現れるノイズは多くなるため、引出配線部に対応する画素領域で画像ノイズが多くなる傾向がある。

図２１の従来の撮像素子ユニットのコネクタ９０３では、画像ノイズを発生させるような電流変動の大きい電源供給用のピンＶ１がコネクタ１０３の中央付近に設けられている。この場合、画素投影領域１０９内においてピンＶ１から撮像基板１０２の端部までの距離が長くなって、画像ノイズ発生領域９０９が広がってしまう。

これに対して、図１７の撮像素子ユニットにおいて撮像基板１０２に実装されるコネクタ１０３では、電流変動の大きい配線と接続されているピンＶ１〜Ｖ４が撮像基板１０２の端から順に配置されている。これにより、引出配線部１２０Ａの長さを、図１７の構成では図２１の構成よりも短くすることができる。よって、図２１に示されるコネクタ９０３が実装されている場合と比較して、図１７の右の部分に示されるように、画像９０１での画像ノイズ発生領域９０９を減少させることができる。

なお、コネクタ１０３のピンＳＣＬＫ，ＭＯＳＩ，ＭＩＳＯ，ＣＳは、撮像素子１０１と信号処理用ＣＰＵ２０４との間でのシリアル通信用のピンである。信号処理用ＣＰＵ２０４は、シリアル通信用のピン及び配線を介して撮像素子１０１と通信を行い、撮像素子１０１の感度等のレジスタ設定を行う。ピンＣＮＴ１，ＣＮＴ２は撮像基板１０２上のリニアレギュレータ（電子部品１０５の１つ）のコントロール信号用のピンであり、信号処理基板２１０上の信号処理用ＣＰＵ２０４から制御が行われる。ピンＶＤ，ＨＤはそれぞれ、撮像素子１０１の垂直同期信号用と水平同期信号用のピンであり、信号処理基板２１０上の信号処理用ＣＰＵ２０４から制御が行われる。ピンＩ／Ｆ１〜Ｉ／Ｆ８は、撮像素子１０１から出力される信号用のピンであり、信号処理基板２１０上の信号処理用ＣＰＵ２０４と接続される。電源供給用のピンＶ１〜Ｖ４以外の信号（ＳＣＬＫ，ＭＯＳＩ，ＭＩＳＯ，ＣＳ，ＣＮＴ１，ＣＮＴ２，ＶＤ，ＨＤ，Ｉ／Ｆ１〜Ｉ／Ｆ８）用のピンの位置は、適宜、配線が容易となるように入れ替えてもよい。

以上の説明の通りに第８実施形態では、コネクタ１０３を画素投影領域１０９に実装しなければならない場合に、コネクタ１０３において電流変動の大きい電源配線と接続されるピンをできるだけ撮像基板１０２の端に近付ける。これにより、画素投影領域１０９での電流変動の大きい電源配線の長さを短くすることが可能になることで、画像ノイズ発生領域を減少させることができる。

＜第９実施形態＞
図１８は、第９実施形態に係る撮像素子ユニットの概略構成を示す図であり、図２１と同様に示されているが、図１７の右の部分（画像９０１と画像ノイズ発生領域９０９）に対応する図を省略している。なお、撮像素子ユニットの基本的な構成は、図１６及びその説明に準じ、ここでの説明を省略する。

第８実施形態では、コネクタ１０３全体が画素投影領域１０９に配置されている。これに対して、第９実施形態は、コネクタ１０３の一部を外側領域１１０に配置することが可能な場合の構成例である。即ち、コネクタ１０３が画素投影領域１０９と外側領域１１０とを跨いで撮像基板１０２に実装されている。コネクタ１０３自体は第８実施形態（図１７）で説明したものと同じであり、電流変動の大きい電源配線と接続されるピンＶ１が外側領域１１０に配置されている。これにより、ピンＶ１と接続される電源配線を画素投影領域１０９内に設けなくてもよいため、画素投影領域１０９での画像ノイズの発生を抑制することができる。

＜第１０実施形態＞
第１０実施形態では、電流変動の大きい複数の電源配線がある場合に有効な構成について説明する。図１９は、第１０実施形態に係る撮像素子ユニットの概略構成を示す図であり、図１８と同様に示されている。なお、撮像素子ユニットの基本的な構成は、撮像基板１０２に実装されるコネクタ及び撮像基板１０２に設けられる電源配線を除いて、図１６に示した構成と同じであり、また、第８実施形態と共通する構成についての説明は省略する。

撮像基板１０２には、第１のコネクタ１０３ａと第２のコネクタ１０３ｂが実装されている。第１のコネクタ１０３ａは電源供給用のピンＶ１を有する。また、第２のコネクタ１０３ｂは電源供給用のピンＶ２を有する。ここで、ピンＶ１と接続される電源配線１３０Ａは、撮像基板１０２上に銅等の金属で形成されており、電流変動が大きい。また、ピンＶ２と接続される電源配線１３０Ｂは、撮像基板１０２上に銅等の金属で形成されており、電流変動が大きい。

このように画像ノイズを発生させる電流変動を引き起こす複数の電源配線がある場合、コネクタを複数（この場合、２つ（第１のコネクタ１０３ａ、第２のコネクタ１０３ｂ）に分けて撮像基板１０２に実装する。その際、ピンＶ１，Ｖ２をそれぞれ、図１９に示すように、撮像基板１０２の端部近傍、望ましくは、外側領域１１０に配置し、ピンＶ１，Ｖ２と接続されるように電源配線１３０Ａ，１３０Ｂを設ける。これにより、電流変動の大きい電源配線１３０Ａ，１３０Ｂに起因する画像ノイズの発生を低減させることが可能になる。つまり、第１０実施形態でも、第８実施形態と同様の効果を得ることができる。

なお、電源供給用のピンＶ１〜Ｖ４以外の信号（ＳＣＬＫ，ＭＯＳＩ，ＭＩＳＯ，ＣＳ，ＣＮＴ１，ＣＮＴ２，ＶＤ，ＨＤ，Ｉ／Ｆ１〜Ｉ／Ｆ８）用のピンの位置は、適宜、配線が容易となるように入れ替えてもよい。

＜第１１実施形態＞
第１１実施形態では、電流変動の大きい電源配線を外側領域１１０に設けた例について説明する。図２０は、第１１実施形態に係る撮像素子ユニットの概略構成を示す図であり、図１８と同様に示されている。なお、撮像素子ユニットの基本的な構成は、撮像基板１０２に実装されるコネクタ１０３の実装位置を除いて図１６に示した構成と同じであり、また、第８実施形態と共通する構成についての説明は省略する。

第１１実施形態では、コネクタ１０３の実装位置に制限がなく、そのために撮像基板１０２における外側領域１１０にコネクタ１０３を実装すると共に、電源配線を外側領域１１０にのみ設けている。これにより、上述した第８乃至第１０実施形態での構成よりも、より効果的に画像ノイズの発生を抑制することができる。なお、コネクタ１０３全体を外側領域１１０に実装することが可能な場合には、コネクタ１０３のピン配置は、図１７（図２０）に示した配置に限られず、また、特段の制限もない。例えば、図２１の従来の撮像素子ユニットのコネクタ９０３を用いることもできる。

なお、上述した第８〜１１実施形態においてコネクタ１０３とこれに接続するコネクタ２０２として、複数の接続ピンを備えるボードトゥボードコネクタ（ＢｔｏＢコネクタ）を取り上げて説明したが、これに限定されるものではない。例えば、コネクタ１０３はフレキシブル配線基板１０４自体に設けられた接点と電気的接続する複数の接続ピンを備えるフリップタイプのコネクタであってもよい。また、他の例としてソケットを備えるタイプ或いは弾性的に接点を撮像基板１０２に接触させるタイプのものであってもよい。更に、撮像基板１０２に設けられた接点パターンに直接的にフレキシブル配線基板１０４を、導電性接着剤等を用いて接合するコネクタレス構造であってもよい。つまり、撮像基板１０２に対して複数の配線を接合する場合に、接合形態によらずに当該配線に含まれる前記電源配線を撮像基板１０２の端に近い部分から引き出して撮像素子に接続することで、本発明の効果を得ることができる。そして、フレキシブル配線基板１０４は、線状部材を用いたワイヤ配線であってもよい。

上述した各実施形態に係る撮像素子ユニットは、デジタルカメラやデジタルビデオカメラ等の撮像装置を初めとして、撮像機能を有する電子機器（例えば、スマートフォン、携帯ゲーム機、タブレットＰＣ等）の各種の電子機器に用いることができる。

１０１ 撮像素子
１０２ 撮像基板
１０３ コネクタ
１０５ 電子部品
２６０ 画素
２７０ 画素部
３１０ 垂直出力線
３５０ａ，３５０ｂ 参照信号線
４２０ａ 引出配線部
４２０ｂ 配線部
５１５ コンデンサ
５２０ａ 引出配線部
５２０ｂ 配線部
６１０ レギュレータ
６２０ コンデンサ
６３０ａ，６３０ｂ 引出配線部
７２０ａ，７２０ｂ 引出配線部

Claims (39)

1. 基板と、
   前記基板に実装された撮像素子と、を備える撮像素子ユニットであって、
   前記撮像素子は、
   互いに直交する第１の方向と第２の方向にマトリクス状に配列された複数の画素を有する画素部と、
   前記第２の方向と平行に設けられ、前記第１の方向に配列された複数の画素ごとに画素の信号を前記第２の方向に読み出す出力線と、を有し、
   前記基板は、前記撮像素子が実装された面と異なる面に設けられて前記撮像素子に電源を供給する電源配線を有し、
   前記電源配線は、前記第１の方向および前記第２の方向と直交する第３の方向から前記撮像素子を前記基板に投影した際に前記画素部と重なる画素部領域において、前記第２の方向に沿って配置しないように設けられた第１の電源配線部を有することを特徴とする撮像素子ユニット。
2. 前記第１の電源配線部は、それぞれが前記基板の端面の方向に伸びる部分を含む複数の配線から成ることを特徴とする請求項１に記載の撮像素子ユニット。
3. 前記第１の電源配線部は、前記第１の方向と略平行に設けられていることを特徴とする請求項１に記載の撮像素子ユニット。
4. 前記異なる面は、前記撮像素子が実装された面の反対側の面であることを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子ユニット。
5. 前記基板は多層基板であり、
   前記第１の電源配線部は、前記多層基板において前記撮像素子が実装された面の反対側の面から前記多層基板の内層へ引き回され、前記内層で前記出力線と並走しないように前記画素部領域の外周へ引き回された後、前記内層から前記多層基板の表層へ取り出されるように配線されることを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子ユニット。
6. 前記電源配線は、前記第１の電源配線部および前記撮像素子と接続される第２の電源配線部を有し、
   前記第２の電源配線部は、前記基板の前記画素部領域の外側の画素部外領域において前記基板の外周に沿って形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子ユニット。
7. 前記第２の電源配線部は、前記画素部外領域において前記画素部領域の外周から一定の距離を保って設けられていることを特徴とする請求項６に記載の撮像素子ユニット。
8. 外部から電源を供給するコネクタが前記基板において前記撮像素子が実装されている面の反対側の面に実装されており、
   前記第１の電源配線部は、前記コネクタの電源端子と接続される電気接続部から前記画素部領域の外周へ引き出されて配線されていることを特徴とする請求項１乃至７のいずれか１項に記載の撮像素子ユニット。
9. 前記基板において前記撮像素子が実装されている面の反対側の面にコンデンサが実装されており、
   前記コンデンサは、前記電気接続部の近傍において前記コンデンサの電極が前記出力線と並走しないように実装されていることを特徴とする請求項８に記載の撮像素子ユニット。
10. 前記基板において前記撮像素子が実装されている面の反対側の面にレギュレータが実装されており、
    前記第１の電源配線部は、
    前記電気接続部から前記レギュレータの入力端子に接続された配線と、
    前記レギュレータの出力端子に接続されて前記画素部領域の外周へ引き出された配線と、を有することを特徴とする請求項８に記載の撮像素子ユニット。
11. 前記第１の電源配線部において前記レギュレータの出力端子に接続されて前記画素部領域の外周へ引き出された配線にコンデンサが接続され、
    前記コンデンサは前記レギュレータの近傍に実装されていることを特徴とする請求項１０に記載の撮像素子ユニット。
12. 前記基板は、外部の電源と接続されるコネクタとの接点となる電源接続部から前記基板の端へ向けて、且つ、異なる方向へ引き出されて前記撮像素子に接続される複数の電源配線を有することを特徴とする請求項１に記載の撮像素子ユニット。
13. 前記複数の電源配線は、それぞれの電源配線を流れる負荷電流の変動が均等になるように配線されていることを特徴とする請求項１２に記載の撮像素子ユニット。
14. 前記複数の電源配線は、任意の２つの電源配線を選択した場合に前記２つの電源配線の前記電源接続部からの引出方向のなす角が９０°以上となるように配線されていることを特徴とする請求項１３に記載の撮像素子ユニット。
15. 前記基板に実装され、前記撮像素子へ電源を供給する電子部品をさらに有し、
    前記基板は、前記電子部品との接点となる電源接続部から前記基板の端へ向けて引き出されて前記撮像素子に接続される複数の電源配線を有することを特徴とする請求項１に記載の撮像素子ユニット。
16. 前記複数の電源配線は、それぞれの電源配線を流れる負荷電流の変動が均等になるように配線されていることを特徴とする請求項１５に記載の撮像素子ユニット。
17. 前記複数の電源配線は、任意の２つの電源配線を選択した場合に前記２つの電源配線の前記電源接続部からの引出方向のなす角が９０°以上となるように配線されていることを特徴とする請求項１６に記載の撮像素子ユニット。
18. 前記基板に実装され、外部から電源が供給されるコネクタをさらに有し、
    前記電源配線は、前記コネクタの前記基板の端に近い部分から引き出されて前記撮像素子に接続されて、前記コネクタに供給される電源を前記撮像素子へ供給することを特徴とする請求項１に記載の撮像素子ユニット。
19. 前記コネクタは、前記撮像素子の撮像面と直交する方向から見た場合に前記撮像素子と重なる領域において前記基板に実装され、
    前記電源配線は、前記コネクタの前記基板の端に近い部分から、前記撮像素子の撮像面と直交する方向から見た場合に前記撮像素子と重なる領域の外側の領域へ引き出され、前記外側の領域において引き回されて前記撮像素子に接続されていることを特徴とする請求項１８に記載の撮像素子ユニット。
20. 前記コネクタは、前記撮像素子の撮像面と直交する方向から見た場合に前記撮像素子と重なる領域とその外側の領域とを跨いで前記基板に実装され、
    前記電源配線は、前記コネクタにおいて前記外側の領域から引き出され、前記外側の領域において引き回されて前記撮像素子に接続されていることを特徴とする請求項１８に記載の撮像素子ユニット。
21. 複数の前記コネクタが前記基板に実装され、
    前記複数のコネクタのそれぞれに対して前記電源配線が設けられていることを特徴とする請求項１８乃至２０のいずれか１項に記載の撮像素子ユニット。
22. 前記コネクタは、前記撮像素子の撮像面と直交する方向から見た場合に前記撮像素子と重ならない領域において前記基板に実装され、前記領域において引き回されて前記撮像素子に接続されていることを特徴とする請求項１８に記載の撮像素子ユニット。
23. 前記電源配線は、前記基板に実装されて前記電源配線へ電源を供給するコネクタの前記基板の端に近い部分から、前記撮像素子の撮像面と直交する方向から見た場合に前記撮像素子と重ならない領域へ引き出され、前記領域から前記撮像素子へ接続されることを特徴とする請求項１に記載の撮像素子ユニット。
24. 受光層と信号処理層とを備える撮像素子であって、
    前記信号処理層は、
    複数の信号処理回路と、
    外部から電源の供給を受けるコネクタと、
    前記コネクタとの接点となる電源接続部から前記信号処理層の端へ向けて、且つ、異なる方向へ引き出されて、前記複数の信号処理回路のうち少なくとも１つに接続される複数の電源配線と、を有することを特徴とする撮像素子。
25. 前記複数の電源配線は、それぞれの電源配線を流れる負荷電流の変動が均等になるように配線されていることを特徴とする請求項２４に記載の撮像素子。
26. 前記複数の電源配線は、任意の２つの電源配線を選択した場合に前記２つの電源配線の前記電源接続部からの引出方向のなす角が９０°以上となるように配線されていることを特徴とする請求項２４又は２５に記載の撮像素子。
27. 請求項１乃至２３のいずれか１項に記載の撮像素子ユニットを備えることを特徴とする撮像装置。
28. 請求項２４乃至２６のいずれか１項に記載の撮像素子を備えることを特徴とする撮像装置。
29. 基板と前記基板に実装された撮像素子を備える撮像素子ユニットであって、
    前記撮像素子は、
    互いに直交する第１の方向と第２の方向にマトリクス状に配列された複数の画素を有する画素部と、
    前記第２の方向と平行に設けられ、前記第１の方向に配列された複数の画素ごとに画素の信号を前記第２の方向に読み出す出力線と、
    前記第２の方向と平行に設けられ、前記第１の方向に配列された複数の画素ごとに画素の信号をＡＤ変換する信号処理部と、
    前記第１の方向と平行に設けられ、前記信号処理部でＡＤ変換する際の基準信号を供給する基準信号線と、を有し、
    前記基板は、
    前記撮像素子が実装された面と異なる面に設けられて前記撮像素子に電源を供給する電源配線を有し、
    前記電源配線は、前記第１の方向および前記第２の方向と直交する第３の方向から前記撮像素子を前記基板に投影した際に前記基準信号線と重ならないように配置された第３の電源配線を有することを特徴とする撮像素子ユニット。
30. 前記信号処理部は、
    所定の変化量で電圧を変化させた信号を発生する参照信号発生器と、
    前記出力線ごとに読み出された信号と前記参照信号発生器の信号とを比較する、前記第１の方向に設けられた比較器と、を備え、
    前記基準信号は、前記参照信号発生器の出力であることを特徴とする請求項２９に記載の撮像素子ユニット。
31. 前記第３の電源配線は、それぞれが前記基板の端面の方向に伸びる部分を含む複数の配線から成ることを特徴とする請求項２９又は３０に記載の撮像素子ユニット。
32. 前記第３の電源配線は、前記第１の方向と略平行に設けられていることを特徴とする請求項２９又は３０に記載の撮像素子ユニット。
33. 前記異なる面は、前記撮像素子が実装された面の反対側の面であることを特徴とする請求項２９乃至３２のいずれか１項に記載の撮像素子ユニット。
34. 前記基板は多層基板であり、
    前記第３の電源配線は、前記多層基板において前記撮像素子が実装された面の反対側の面から前記多層基板の内層へ引き回され、前記内層で前記基準信号線と並走しないように前記第３の方向から前記撮像素子を前記基板に投影した際に前記画素部と重なる画素部領域の外周へ引き回された後、前記内層から前記多層基板の表層へ取り出されるように配線されることを特徴とする請求項２９に記載の撮像素子ユニット。
35. 前記電源配線は、前記第３の電源配線および前記撮像素子と接続される第４の電源配線を有し、
    前記第４の電源配線は、前記基板の前記第３の方向から前記撮像素子を前記基板に投影した際に前記画素部と重なる画素部領域の外側の画素部外領域において前記基板の外周に沿って形成されていることを特徴とする請求項２９に記載の撮像素子ユニット。
36. 前記第４の電源配線は、前記画素部外領域において前記画素部領域の外周から一定の距離を保って設けられていることを特徴とする請求項３５に記載の撮像素子ユニット。
37. 外部から電源を供給するコネクタが前記基板において前記撮像素子が実装されている面の反対側の面に実装されており、
    前記第３の電源配線は、前記コネクタの電源端子と接続される電気接続部から前記第３の方向から前記撮像素子を前記基板に投影した際に前記画素部と重なる画素部領域の外周へ引き出されて配線されていることを特徴とする請求項２９に記載の撮像素子ユニット。
38. 前記基板において前記撮像素子が実装されている面の反対側の面にコンデンサが実装されており、
    前記コンデンサは、前記電気接続部の近傍において前記コンデンサの電極が前記基準信号線と並走しないように実装されていることを特徴とする請求項３７に記載の撮像素子ユニット。
39. 前記基板において前記撮像素子が実装されている面の反対側の面にレギュレータが実装されており、
    前記第３の電源配線は、前記電気接続部から前記レギュレータの入力端子に接続された配線と、前記レギュレータの出力端子に接続されて前記画素部領域の外周へ引き出された配線と、を有することを特徴とする請求項３７に記載の撮像素子ユニット。

Images