JP2021109806A - エピタキシャルシリコンウェーハにおける欠陥の発生予測方法およびエピタキシャルシリコンウェーハの製造方法 - Google Patents

エピタキシャルシリコンウェーハにおける欠陥の発生予測方法およびエピタキシャルシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP2021109806A
JP2021109806A JP2020003082A JP2020003082A JP2021109806A JP 2021109806 A JP2021109806 A JP 2021109806A JP 2020003082 A JP2020003082 A JP 2020003082A JP 2020003082 A JP2020003082 A JP 2020003082A JP 2021109806 A JP2021109806 A JP 2021109806A
Authority
JP
Japan
Prior art keywords
phosphorus
silicon
epitaxial
silicon wafer
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020003082A
Other languages
English (en)
Other versions
JP7437165B2 (ja
JP2021109806A5 (ja
Inventor
浩三 中村
Kozo Nakamura
浩三 中村
進 前田
Susumu Maeda
進 前田
剛士 仙田
Takeshi Senda
剛士 仙田
吉亮 安部
Yoshiaki Abe
吉亮 安部
真吾 成松
Shingo Narimatsu
真吾 成松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to JP2020003082A priority Critical patent/JP7437165B2/ja
Publication of JP2021109806A publication Critical patent/JP2021109806A/ja
Publication of JP2021109806A5 publication Critical patent/JP2021109806A5/ja
Application granted granted Critical
Publication of JP7437165B2 publication Critical patent/JP7437165B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】任意のリン濃度および結晶の熱履歴の場合を対象としたエピタキシャルシリコンウェーハにおける欠陥(SF:スタッキングフォルト)の発生予測方法を提供する。【解決手段】欠陥の発生予測方法は、シリコン単結晶の冷却カーブを計算するステップと、ドープしたリンの濃度から、各温度過程における少なくとも格子間リンの濃度を計算するステップと、冷却中の格子間リンの過飽和度から、冷却完了時におけるリンとシリコンの析出物のサイズおよび密度を計算するステップと、リンとシリコンの析出物のサイズおよび密度から、エピタキシャル成長後のシリコンウェーハにおける欠陥(SF:スタッキングフォルト)の密度を推定する欠陥推定ステップとを含む。【選択図】図10

Description

本発明は、エピタキシャルシリコンウェーハにおける欠陥の発生予測方法およびエピタキシャルシリコンウェーハの製造方法に関する。
パワーMOSトランジスタ用のエピタキシャルシリコンウェーハには、基板の抵抗率が低いことが要求される。このために、リン(P)を高濃度にドープしたシリコンウェーハがエピタキシャル成長の基板として用いられている。
一方、基板の抵抗率が0.9mΩcmよりも低い場合には、エピタキシャル膜に積層欠陥(Stacking faults, 以下SFと呼ぶ)が多数発生することが知られている。これらのSF(スタッキングフォルト)はエッチングにより検出することができ、肉眼や光学顕微鏡下で確認でき、密度を出すことができる。このSF(スタッキングフォルト)はパワーMOSトランジスタを作成する上で不具合を生じる。そこで、当該欠陥の発生を抑制するために各種方法が試みられている。
例えば、特許文献1では、エピタキシャル膜に発生するSF(スタッキングフォールト)の原因は、基板結晶の結晶成長の過程において形成されたリンと酸素とが結合してできたクラスターであり、それらがエピタキシャル膜との界面において、SF(スタッキングフォルト)の発生の起点になると推定している。そして、結晶の冷却中の熱履歴との関係を調べることにより、SFの密度は結晶が570℃±70℃(500℃から640℃)の温度範囲を通過する滞在時間と相関を持ち、その滞在時間が200分以上の場合にエピタキシャルウェーハにおけるSF(スタッキングフォルト)が多くなるとしている。但し、特許文献1では、リンと酸素とが結合して生じたクラスターの存在は確認されていない。また、特許文献1にてリンと酸素とが結合して生じたクラスターをSFの原因に想定した理由は、570℃±70℃の温度範囲においてリン原子は拡散できないので、拡散の可能性がある酸素原子がリン原子の周りに集まることを推測したからである。
また、特許文献2では、エピタキシャル成長前に1200℃のアルゴン雰囲気で30分のアニールをした場合に、エピタキシャル成長後に生じるSF(スタッキングフォルト)の密度とリン濃度、結晶の570℃±70℃の温度範囲での滞在時間、アルゴンアニールでの投入温度、エピタキシャル成長温度との間の関係の実験式が提案されている。
また、非特許文献3では、リンドープの1.0mΩcmの結晶を400℃から800℃まで、25℃ステップにて温度を上げながら各ステップ500時間の追加熱処理を施し、リンの析出の変化を調べている。その結果、500℃から700℃の間ではSiPが析出するが、775℃に加熱すると低温側のステップにて発生したSiPは溶解・消滅し、SFおよび転位のみが観察されることが示されている。本発明者らの一部は高密度のSiP析出物が存在している結晶に1130℃でのエピタキシャル成長処理を加えると、ウェーハのバルク部のSiPは消滅し、As grownにおいて存在したSiPの密度と同じ密度のSF(スタッキングフォルト)が存在していることを観察している。
特許5890587号公報 特開2019−142733号公報
仙田剛士、石川高志、藤森洋行、松村尚、成松真吾、安部吉亮、堀川智之:第78回応用物理学会秋季学術講演会講演予稿集(2017福岡国際会議場),7p−PB6−5 Vladimir Voronkov, Robert Falster, Maria Porrini, and Januscia Duchini, Physica status solidi a, Volume 209, No. 10, (2012) page 1898 P.Ostoja, D.Nobili, A.Armigliato, and R.Angelucci, Journal of Electrochemical Society, Volume 123 (1976) page 124 V.V. Voronkov, R. Falster, Journal of Crystal Growth Volume 194 (1998) page 76
上記のように、エピタキシャル膜におけるSF(スタッキングフォルト)の発生を抑制する方法が提案されているが、以下に説明するように、まだ十分ではないという状況にある。なお、以下の分析は本発明者らによってなされたものである。
例えば、特許文献1では、エピタキシャル膜に発生するSF(スタッキングフォルト)の原因は、基板結晶の結晶成長の過程において形成されたリンと酸素とが結合してできたクラスターであるとしている。しかしながら、本発明者らの一部は、非特許文献1において、高濃度のリンドープ(抵抗率0.87mΩcm)の結晶では、As grown(成長したまま)の状態において、高密度のSiP析出物が存在していることをTEM観察により報告している。ここで、SiPはシリコンとリンの化合物であり、特許文献1での推測とは異なり、酸素を含んでいない。
また、特許文献1では、リンドープにて抵抗率が0.7mΩcm以上0.9mΩcm以下の基板を用いたエピキタキシャル膜において、SF(スタッキングフォルト)を0.1個/cm以下にするためには、基板結晶の結晶成長過程における500℃から640℃の温度範囲の間の滞在時間を200分以下にすることが必要であるとしている。しかしながら、リンドープにて、0.7mΩcm以上0.9mΩcm以下の場合は管理すべき結晶成長中の温度範囲が500℃から640℃であることは示されているが、抵抗率が上記範囲外の場合の管理すべき温度範囲は不明である。管理すべき温度範囲は、SiP析出物が発生して成長する温度区間に対応すると考えられるため、抵抗率(リン濃度)に依存して変化すると考えられるので、特許文献1の方法を適用するには、抵抗率毎に管理すべき温度範囲を実験により求める必要があり、多大の実験回数を要する。
また、特許文献2に記載の方法も実験式であるので、実験式を導出したサンプルの条件の範囲でしか適用できない。なお、特許文献2において実験式を導出したサンプルの抵抗率は0.6725,0.68375,0.7225mΩcmであり、適用範囲は非常に狭い。また、エピタキシャル成長前に1200℃で30分のアルゴン雰囲気でのアニールをした場合にしか適用できない。
なお、特許文献2には、プレアニール工程におけるウェーハ投入時炉内温度を低くすることでSF(スタッキングフォルト)が低減するメカニズムの一つとして、ウェーハ内に導入される格子間シリコンの量が少なくなることを挙げている。しかしながら、非特許文献2に示されるように、リンドープ結晶においてはリン原子の殆どはシリコン原子が存在する格子位置を置換した位置に存在するが、一部のリン原子はシリコンの格子間に存在する。そして、一般に格子間原子の拡散係数は置換位置の原子のそれより数桁大きい。他方、特許文献2に記載の方法は、格子間リンの影響を考慮するものではない。
このように、エピタキシャル膜におけるSF(スタッキングフォルト)の発生を抑制する方法が提案されているが、任意の抵抗率(すなわちリン濃度)に適用できるものではない。また、結晶の熱履歴に関する適用範囲も限定的である。
本発明は、上記課題に鑑みてなされたものであり、任意のリン濃度および結晶の熱履歴の場合を対象としたエピタキシャルシリコンウェーハにおける欠陥の発生予測方法およびエピタキシャルシリコンウェーハの製造方法を提供することを目的とする。
上記目的を達成するためになされた本発明に係るエピタキシャルシリコンウェーハにおける欠陥の発生予測方法は、リンをドープしたシリコン単結晶を基板に用いてエピタキシャル膜を成長させて製造するエピタキシャルシリコンウェーハにおける欠陥の発生予測方法であって、前記シリコン単結晶を製造する引き上げ装置を含めた温度特性と引き上げ速度から前記シリコン単結晶の冷却カーブを計算する熱履歴計算ステップと、前記シリコン単結晶にドープしたリンの濃度から、前記冷却カーブの各温度過程における少なくとも格子間リンの濃度を計算する濃度計算ステップと、前記シリコン単結晶の冷却中の格子間リンの過飽和度から、冷却完了時におけるリンとシリコンの析出物のサイズおよび密度を計算する析出物計算ステップと、前記リンとシリコンの析出物のサイズおよび密度から、エピタキシャル成長後のシリコンウェーハにおける欠陥(SF:スタッキングフォルト)の密度を推定する欠陥推定ステップと、を含む。
上記の構成のエピタキシャルシリコンウェーハにおける欠陥の発生予測方法は、エピタキシャルシリコンウェーハにおける積層欠陥(SF:スタッキングフォルト)の原因となるリンとシリコンの析出物は、置換位置に存在するリンよりも、格子間リンが原因であると考えられるので、格子間リンの濃度を中心に計算することで、欠陥の発生予測方法を改善することができる。
また、前記濃度計算ステップでは、前記格子間リンの濃度のみではなく、空孔、格子間シリコン、リンと空孔との反応物の濃度も併せて計算することが好ましい。結晶の冷却過程では、格子間リンが、空孔、格子間シリコン、およびリンと空孔との反応物と各種の反応を行うからである。
そして、前記欠陥推定ステップでは、事前の実験で定められた検出すべきリンとシリコンの析出物のサイズの閾値を用いて、前記エピタキシャル成長後のシリコンウェーハにおける欠陥の密度を推定することが好ましい。エビタキシャル成長の前段階において行われるプリベイクの条件によっては、アニールアウトされるSF(スタッキングフォルト)の大きさも変わるからである。
例えば、前記リンとシリコンの析出物のサイズの閾値を12nmとすると、1130℃の水素雰囲気で60秒のプリベイクを行い、その後、1130℃で3μmのエピタキシャル膜を成長させるエピタキシャル条件の場合に好適である。
また、本発明に係るエピタキシャルシリコンウェーハの製造方法では、上記欠陥の発生予測を行い、予測される欠陥の密度が規定の水準を満たさない場合、引き上げ速度の調整を行うことによって予測される欠陥の密度が規定の水準を満たす条件でリンをドープしたシリコン単結晶を製造し、前記シリコン単結晶を基板に用いてエピタキシャル膜を成長させて製造することが好ましい。実際の製造前に欠陥の密度の予測を行うことで歩留まりが向上する。さらにエビタキシャル成長の前段階において行われるプリベイクの条件を調整することも考えられる。
本発明によれば、任意のリン濃度および結晶の熱履歴の場合を対象としたエピタキシャルシリコンウェーハにおける欠陥の発生予測方法およびエピタキシャルシリコンウェーハの製造方法を提供することができる。
図1は、CZ法による単結晶引き上げ装置の一例の概略図である。 図2は、結晶1および結晶2の直胴各位置における抵抗率を示すグラフである。 図3は、結晶1の直胴の各位置における冷却カーブを示すグラフである。 図4は、結晶2の直胴の各位置における冷却カーブを示すグラフである。 図5は、結晶1および結晶2における直胴の各位置での結晶を基板として用いた場合のエピタキシャル成長後のSF(スタッキングフォルト)の密度を示すグラフである。 図6は、結晶1について計算したSiPの密度を示すグラフである。 図7は、結晶2について計算したSiPの密度を示すグラフである。 図8は、結晶1におけるエピタキシャル膜のSF(スタッキングフォルト)の密度と直胴位置との関係の実験結果と計算結果を比較したグラフである。 図9は、結晶2におけるエピタキシャル膜のSF(スタッキングフォルト)の密度と直胴位置との関係の実験結果と計算結果を比較したグラフである。 図10は、欠陥の発生予測方法の手順を概略的に示すフローチャートである。
以下、本発明の実施形態に係るエピタキシャルシリコンウェーハにおける欠陥の発生予測方法につき、図面に基づいて説明する。ただし、本発明の実施形態に係るエピタキシャルシリコンウェーハにおける欠陥の発生予測方法が以下で説明する実施形態に限定されるものではない。添付の図面は模式的なものであり、各要素の寸法や比率などが実際と異なる場合がある。
まず、非特許文献1および非特許文献3の結果、および特許文献1の結果を合わせて考えると、リンドープにて0.9mΩcm以下の基板ウェーハを用いた場合のエピタキシャル膜におけるSF(スタッキングフォルト)の発生は次のような過程により生成されると推察される。
(1)リンドープにて0.9mΩcm以下の結晶においては、結晶の冷却過程の570℃±70℃(500℃から640℃)の温度区間の間でSiPが発生し成長する。
(2)エビタキシャル成長の前段階において行われるプリベイクの加熱中において、SiPは溶解し、SFが結晶に残る。
(3)結晶成長における冷却過程において570℃±70℃(500℃から640℃)の温度区間の間の滞在時間が短い場合には、SiPのサイズが小さいので、発生するSFのサイズも小さく、プリベイクの過程において表層付近のSF(スタッキングフォルト)はアニールアウトされ、エピタキシャル成長を開始した時には表層にSFは残らない。
(4)一方、結晶成長における冷却過程において570℃±70℃(500℃から640℃)の温度区間の間の滞在時間が長い場合には、SiPのサイズが大きくなるので、発生するSF(スタッキングフォルト)のサイズも大きく、プリベイクの過程において表層付近のSF(スタッキングフォルト)はアニールアウトされない。そして、エピタキシャル成長を開始した時に表層に残ったSFは、エピタキシャル膜の中にSFとして伝搬する。
このような過程で低抵抗率基板におけるエビキタシャル膜のSFが形成されると考えると、エビタキシャル膜にSFとして伝搬する核となるSiP析出物の密度を予測することが重要である。そして、予測されるSiPのサイズ分布と、エピタキシャル膜のスタッキングフォルト密度との関係を求め、その関係から、エピタキシャル膜のスタッキングフォルトを推定する。
まず、予測されるSiPのサイズ分布と、エピタキシャル膜のSF(スタッキングフォルト)密度との関係を求める方法を説明する。
(1)結晶成長中の冷却カーブを計算により求める。
(2)リン濃度と冷却カーブにより、冷却中におけるSiPの発生と成長を計算する。
(3)冷却後のSiPのサイズ分布を求める。
(4)対応するリン濃度と冷却カーブについてのエピタキシャル膜のSF(スタッキングフォルト)の密度を実験により評価する。
(5)SiPのサイズ分布とエピタキシャル膜におけるSF(スタッキングフォルト)との関係を把握する。
以下、(1)から(5)の過程のそれぞれを説明する。
図1は、CZ(Czochralski;チョクラルスキー)法による単結晶引き上げ装置の一例の概略図である。図1に示す引き上げ装置は、一般的な構造であり、炉1内の中央には、原料融液2が充填された石英ルツボ3が回転可能に設置されている。石英ルツボ3の周囲には、石英ルツボ3を側周から加熱するためサイドヒータ4及び底部から加熱するためのボトムヒータ5が設置されている。また、石英ルツボ3の上方には、石英ルツボ3内の原料融液2や引き上げられる結晶9の温度制御等のための輻射シールド6が設けられている。
CZ法による単結晶引き上げ装置では、石英ルツボ3内の原料融液2の液面にワイヤ7の下端に保持された種結晶8を着液させ、石英ルツボ3及び種結晶8をそれぞれ回転させながら、ワイヤ7を引き上げていくことにより結晶9を成長させる。
図1に示すような結晶成長に用いた引上げ機の構造をメッシュ構造によりモデル化し、各部材毎の物性値を入力し、また結晶の長さ位置に対応する引き上げ速度を入力する。そして、ヒータの発熱量及び各部材の輻射率に基づいて各部材の表面温度分布を計算する。一方、各部材の内部温度分布は、各部材の表面温度分布及び熱伝導率に基づいて熱伝導方程式を解くことにより計算する。このようにして、引き上げられる結晶の内部の温度分布を計算する。また、結晶の引き上げ速度を考慮することにより、結晶の内部の温度分布を含めた、結晶全体の冷却カーブを計算する。
これらの計算プロセスは、当該技術者において一般的に用いられている総合伝熱解析のソフトウェアを用いて計算することができる。総合伝熱解析のソフトウェアは、例えば、1)CGSim(STR社),2)CrysMAS(Crystal Growth Laboratory of the Fraunhofer Institute of Integrated Systems and Device Technology),3)FEMAG(FEMAG soft社)など、3種類のものを例示することができる。なお、以下で説明する計算例ではCGSimを用いている。
次に冷却過程においてリン原子が凝集してSiPを形成する過程を計算する。非特許文献2に示されているように、シリコン中のリン原子は主としてシリコン格子点を置換した位置に存在し、一部がシリコンの格子間サイトに存在すると考えられている。置換位置に存在するリン原子の拡散係数は良く知られており、SiPが発生すると考えられる温度領域では殆ど動かないことは分かっている。一方、格子間に存在する原子は一般的に高速拡散する。したがって、SiPを形成するのは、置換位置に存在するリンよりも、格子間リンであると考えられる。
そこでまず、結晶の冷却中のリンの反応を非特許文献2に従い説明する。ここではリン原子とシリコン結晶中の点欠陥との反応を次のように仮定する。シリコン中でのリンの形態として格子点におけるシリコン原子を置換する位置に存在する場合をPとし、シリコンの格子間にある場合をPとした。また、原子空孔をV、格子間シリコンをIとしている。
+V=PV ・・・(1)
S++I+2e=Pi− ・・・(2)
ここで、PVはリンと空孔との反応物、Ps+はプラスに荷電した置換位置のリン、eは電子、Pi−はマイナスに荷電した格子間のリンである。また、空孔との反応を示す式(1)においては、空孔とリンとの化合物は電気的にニュートラルであることを仮定している。そして、式(2)においては、格子間リンPは負にチャージしていると仮定したので、電荷の変化を考慮している。この仮定は、非特許以文献2を参照した。
式(1)および式(2)における反応定数をそれぞれK,Kとすると、質量作用の法則により、以下の式(3)および式(4)の関係が得られる。
N/CPV=K ・・・(3)
N/CPi=K(n/n) ・・・(4)
ここで、Cは空孔濃度、Nはリンの濃度、CPVはPVの濃度であり、Cは格子間シリコンの濃度、CPiはPの濃度、nは電子の濃度、nはイントリンシックな電子濃度である。ここで、nは式(5)により表される。
(cm−3)=1.568×10153/2exp[−{1.17−(4.9×10−4/(T+655))}/2kT] ・・・(5)
ここで、Tは絶対温度(K)、kはボルツマン定数8.6257×10−5(eV/K)である。
電子濃度nとドナー型不純物濃度Nとの関係は、以下の式(6)になる。
n=N/2+[N/4+n 1/2 ・・・(6)
ここで、式(3)からCPVはNに比例することが分かる。一方、式(4)及び式(6)から、CPiは次のように変化する。式(6)から、電子濃度nは、N<<nでは、n=nとなり、N>>nでは、n=Nになる。よって、リン濃度が低い場合、N<<nでは、CPiはNに比例し、リン濃度が高い場合、N>>nでは、CPiはNの3乗に比例することが分かる。つまり、リン濃度Nがイントリンシックな電子濃度を超えた場合に格子間リンの濃度CPiが急激に増加することが予想される。これは本発明にて問題にするリン濃度Nでは、格子間リンの濃度CPiが支配的になることを示している。
さて、結晶成長中に生じるもう一つの反応は式(7)に示される空孔と格子間シリコンとの対消滅反応である。
V+I=0 ・・・(7)
そして、対消滅反応の反応速度は式(8)により示される。
dC/dt=dC/dt=−KIV(C−C eq eq) ・・・(8)
ここで、C eq,C eqは、それぞれ空孔と格子間シリコンの熱平衡濃度である。
また、KIVは式(9)により表される。
IV=4πa(D+D)exp(−ΔG/kT) ・・・(9)
ここで、a=0.543×10−7cmであり,DとDはそれぞれ空孔と格子間シリコンの拡散係数である。ΔGは対消滅反応のバリアであり、一般にΔGはゼロとされるのでここではゼロとした。
次に結晶の冷却過程におけるC,C,CPV,CPiの濃度の変化を示す。V,PV,I,Pは、式(1)及び式(2)の反応が常に定常バランスした状態を保ちながら変化すると仮定した。つまり、式(3)及び式(4)を常に満足することになる。
まず、CとCPVの関係について示す。ここで、CPV<<Nであるので、PVが形成されたことによるリン濃度Nの変化は無視する。そして、VとPVの濃度の和を式(10)のようにC とする。
=C+CPV ・・・(10)
すると、式(3)は式(11)になる。
(C −CPV)N/CPV=K ・・・(11)
つまり、C が分かれば式(12)を用いてCPVを得ることができる。
PV=C /(K/N+1) ・・・(12)
次に、式(4)から、C,CPiの濃度の関係を求める。ここで、CPi<<Nであるので、Pが形成されたことによるリン濃度Nの変化は無視する。また、Pの平衡濃度とPとの濃度比を式(13)のようにRとする。
R=CPi eq/N ・・・(13)
ここで、Rという新しいパラメターを示したので、Kとの関係を以下に示す。まず、式(4)は、それぞれの成分が平衡濃度の時も成り立つので式(14)のように書くことができる。
N/CPi=C eqN/CPi eq ・・・(14)
よって、
N/CPi=C eq/R ・・・(15)
また、式(13)及び式(14)から、RとKとの関係は式(16)になることが分かる。
R=C eq(n/n/K ・・・(16)
また、IとPの濃度の和を式(17)のようにC とする。
=C+CPi ・・・(17)
すると、式(15)から、式(18)を得る。
Pi/N=R(C −CPi)/C eq ・・・(18)
これを展開して整理すると、式(19)を得る。
Pi=C /{C eq/(NR)+1} ・・・(19)
さて、ここまでに導出した式により、冷却中のV,I,PV,Pの変化を計算することができる。次に、具体的な計算の手順を示す。ここでは、固液界面つまり1685Kにおける濃度を初期条件とする。そして、固液界面では、全ての濃度が熱平衡濃度であると仮定する。すなわち、初期濃度は下記式(20)により与えられる。
=C eq at 1685K
=C eq at 1685K
PV=C eqN/K at 1685K
Pi=NR at 1685K ・・・(20)
冷却中のV,Iの変化は、温度の低下毎に式(8)により求め、C,Cの変化を決定する。そして、C,Cの変化からC ,C の変化を求め、式(12)および式(19)から、CPV,CPiが求められる。これを温度の低下ステップ毎に求めることにより、V,I,PV,Pの濃度変化が求められる。
なお、温度依存の各パラメターは式(21)から式(26)のように設定する。
eq=6.49×1014exp[−3.94{1/(kT)−1/(1685k)}] ・・・(21)
eq=4.84×1014exp[−4.05{1/(kT)−1/(1685k)}] ・・・(22)
=4.45×10−5exp[−0.3{1/(kT)−1/(1685k)}] ・・・(23)
=5.0×10−4exp[−0.9{1/(kT)−1/(1685k)}] ・・・(24)
=9.61×1019exp[−1.0{1/(kT)−1/(1685k)}] ・・・(25)
=3.5×1020exp[−1.2{1/(kT)−1/(1685k)}] ・・・(26)
ここでのkは、8.6257×10−5 (eV/K)である。
次にSiPの核発生と成長過程を表すモデルを説明する。核発生速度モデルとしては、非特許文献4に提案されている空孔のクラスターに関するモデルを参考にして、SiPに対して適用する。
古典的核形成理論において核発生はクラスター形成に伴うエネルギー障壁を熱揺らぎにより超える過程として考える。ここではSiPを球体と仮定する。核を球体と仮定すると半径Rの粒子の発生に伴う自由エネルギー変化は次のように与えられる。
ΔG(R)=−(4πR/3Ω)f+4πRσ ・・・(27)
f=kTln(CPi/CPi eq) ・・・(28)
ここで、Ωは、SiPの1分子当たりの体積である(4.08×10−23cm)。また、fはリンのケミカルポテンシャルであり、−fは1個のSiPが析出した時の系のエネルギー変化を示す。4πRσの項は表面エネルギーを示し、σは、SiPの単位面積当たりの表面エネルギーである(σ=556erg/cm)。また、式(27)及び式(28)におけるkは、1.381×10−16 (erg/K)である。
ΔG(R)は、半径の増加に伴い極大値を取る。極大値における半径が臨界半径Rcriであり、ΔG(R)の極大値がΔG*となる。ΔG*はクラスター形成に伴うエネルギー障壁を表す。
Cri=2σΩ/f ・・・(29)
ΔG*=16πσΩ/(3f) ・・・(30)
核発生の頻度は熱揺らぎによりRcriのサイズの核が発生する頻度と、その核に対してさらにもう一つの原子が加わることにより、極大値の山を乗り越えて析出物になる頻度として定義される。その時、定常核発生速度Iは、式(31)で表される。
I=βZρeq ・・・(31)
ここで、βは臨界核への元素の捕獲速度であり、Zは、Zeldovich因子と呼ばれ熱平衡密度と定常状態における密度の比を補正する係数である。ρeqは臨界核の熱平衡密度である。
ρeq=ρexp(−ΔG*/kT) ・・・(32)
ここで、ρはシリコンサイトの密度である(5×1022cm−3)。
β=4πRcriPiPi ・・・(33)
ここで、DPiは格子間リンの拡散係数である。
Z=f(12πΔG*kT)−1/2 ・・・(34)
よって、各発生速度Iは、下記式(35)で表される。
I=(4πRcriPiPi)Zρexp(−ΔG*/kT) (1/sec・cm) ・・・(35)
つまり、結晶の冷却中、式(35)に示す速度にてSiPが発生する。30秒毎にその間に発生したSiPの密度を積算し、それぞれの時間区間において発生したSiPの成長および格子間リンの吸収を冷却が終了するまで計算する。
SiPの成長速度を式(36)に示す。
dR/dt =ΩDPi(CPi−CPi eq)/R ・・・(36)
初期サイズをRCriとして、時間ステップ毎の半径の変化dRを式(36)により求めて、半径をR=R+dRとして求めた。SiPによるリンの吸収フラックスを式(37)に示す。
J=4πRDPi(CPi−CPi eq) ・・・(37)
上記式(37)は1個のSiPにより吸収された格子間リンを表す。これを積算して格子間リンの濃度の変化に加える。ここで、DPiは式(38)により与えられる。
Pi=3×10−7exp[−1.1{1/(kT)−1/(1685k)}] ・・・(38)
ここでkは、8.6257×10−5 (eV/K)である。
以上のようにして、結晶の冷却過程における原子空孔V,格子間シリコンI,リンと空孔の反応物PV,格子間リンPの濃度を求め、SiPの発生と成長を計算する。
次に、計算により推定されるSiPのサイズ分布と対応する実験条件におけるエピタキシャル膜におけるSF(スタッキングフォルト)の密度との関係を調べる。
<実験>
評価に用いた結晶は、結晶1および結晶2の2本の結晶であり、直径は200mmである。図2は、結晶1および結晶2の直胴各位置における抵抗率を示すグラフである。図2に示されるように、結晶1は、抵抗率が0.9mΩcmから0.7mΩcmに変化し、結晶2は、抵抗率が0.75mΩcmから0.55mΩcmに変化する。結晶1および結晶2を用いることにより、広範囲の抵抗率における欠陥の発生を評価する。
図3は、結晶1の直胴の各位置における冷却カーブを示すグラフであり、図4は、結晶2の直胴の各位置における冷却カーブを示すグラフである。
<エピタキシャル条件 >
エピタキシャル膜の製造条件は、以下のとおりである。まず、プリベイクとして、1130℃の水素雰囲気で60秒のプリベイクを行う。その後、エピタキシャル成長として、1130℃で3μmのエピタキシャル膜を成長させる。
<SF:スタッキングフォルト評価>
上記のように作成したエピタキシャルシリコンウェーハにおけるスタッキングフォルトの検査行う。エッチングによりSF(スタッキングフォルト)は検出でき、肉眼や光学顕微鏡下で確認でき、密度が分かる。
図5は、結晶1および結晶2における直胴の各位置での結晶を基板として用いた場合のエピタキシャル成長後のSF(スタッキングフォルト)の密度を示すグラフである。この実験結果と、上記説明した計算方法により求めたSiPとを比較する。
図6及び図7は、それぞれ結晶1および結晶2について上記説明した方法で計算したSiPの密度を示すグラフである。図6は、結晶1の製造条件での計算によるSiPの半径が、それぞれ>4,>6,>8,>10,>12,>14,>16nmであるものの密度と直胴における位置との関係を表示している。図7は、結晶2の製造条件での同じ計算結果を示している。
なお、図6及び図7は、単位体積当たりのSiPの数(個/cm)を示しているのに対して、実験結果である図5は単位面積当たりのSF(スタッキングフォルト)の密度(個/cm)である。したがって、両者を直接比較することができない。そこで次のように考える。
まず、SiPはエピタキシャル処理に先立って行われる水素ベークの過程で溶解し、SFを残すが、表層付近の小さなSF(スタッキングフォルト)は消滅する。そして、SiPが溶解した後に残るSFのサイズはSiPの大きさにより決まる。よって、SiPの発生・成長区間と考えられる570℃±70℃を通過する時間が長いほどSiPのサイズが大きくなり、水素ベークの過程で消滅しないSFが多くなる。ここで、SiPが溶解後に発生するSFのサイズは、SiPのサイズと等しいと仮定する。
すると、表面にその一部を露出し、エピタキシャル膜にSFが引き継がれる密度は、半径rの粒子の密度がD(r)(個/cm)とすると、表面に現れる数は2rD(r)になる。また、SiPの半径が閾値Rcriより小さければ、SiPの溶解後に発生したSFは水素ペークにより消滅すると考えられる。そこで、半径rが閾値Rcriより、大きなものが表面に露出する面積当たりの数を計算した。閾値R以上の粒子が表面に現れる密度SF(R)(個/cm)は、以下の式(39)のように示される。
Figure 2021109806
ここで、式(39)におけるSF(R)は半径R以上のSiPを表し、つまりSFが表面に露出する面積当たりの個数を表している。
図8及び図9は、それぞれ結晶1および結晶2におけるエピタキシャル膜のSF(スタッキングフォルト)の密度と直胴位置との関係の実験結果と、閾値を8,10,12,14,16nmとした計算によるSF(スタッキングフォルト)密度と直胴位置との関係とを比較したものである。図8及び図9から、閾値を12nmとした計算によるSF(スタッキングフォルト)密度が実験結果と一致することが分かる。
以上の結果から、リンをドープしたシリコンを基板としてエピタキシャル膜を成長させて製造するエピタキシャルシリコンウェーハにおいて、以下のような欠陥の発生予測方法が有効であることが分かる。図10は、欠陥の発生予測方法の手順を概略的に示すフローチャートである。
まず、準備段階として、リンをドープしたシリコン単結晶を製造する引き上げ装置を含めた温度特性を取得する(Step S1)。引き上げ装置は、例えば図1に示すような構造を有しているので、サイドヒータ4やボトムヒータ5の能力や輻射シールド6などの位置関係、各部材毎の物性値を用いて伝熱解析をするための情報を取得する。
その後、実際にリンをドープしたシリコン単結晶を製造するための引き上げ速度から、結晶の冷却カーブを計算する(Step S2)。
一方、シリコン単結晶にドープしたリンの濃度から、冷却カーブの各温度過程における少なくとも格子間リンの濃度を計算する(Step S3)。上記説明したように、エピタキシャルシリコンウェーハにおける積層欠陥(SF:スタッキングフォルト)の原因となるリンとシリコンの析出物(SiP)は、置換位置に存在するリンよりも、格子間リン(P)が原因であると考えられるからである。
ただし、これは格子間リン(P)の濃度のみを計算することに限定するものではない。結晶の冷却過程では、格子間リン(P)が空孔(V)、格子間シリコン(I)、リンと空孔との反応物(PV)と各種の反応を行うからである。したがって、Step S3における計算では、格子間リンの濃度のみではなく、空孔(V)、格子間シリコン(I)、リンと空孔との反応物(PV)の濃度も併せて計算することが好ましい。
その後、結晶の冷却中の格子間リン(P)の過飽和度から、冷却完了時におけるリンとシリコンの析出物(SiP)のサイズおよび密度を計算する(Step S4)。
そして、冷却完了時におけるリンとシリコンの析出物(SiP)のサイズおよび密度から、エピタキシャル成長後のシリコンウェーハにおける欠陥の密度を推定する(Step S5)。なお、この推定には、リンとシリコンの析出物(SiP)のサイズおよび密度と、エピタキシャル成長後のシリコンウェーハにおける欠陥の密度との関係について事前に実験を行い、検出すべきリンとシリコンの析出物(SiP)のサイズの閾値を定めておくことが好ましい。エビタキシャル成長の前段階において行われるプリベイクの条件によっては、アニールアウトされるSF(スタッキングフォルト)の大きさも変わるからである。
なお、エピタキシャル条件として、1130℃の水素雰囲気で60秒のプリベイクを行い、その後、1130℃で3μmのエピタキシャル膜を成長させる場合には、リンとシリコンの析出物(SiP)のサイズの閾値を12nmとすると、SF(スタッキングフォルト)密度が実験結果と一致する。
上記説明した欠陥の発生予測方法は、リンをドープしたシリコンを基板としてエピタキシャル膜を成長させるエピタキシャルシリコンウェーハの製造方法として実施することも可能である。
すなわち、シリコン単結晶にドープしたリンの濃度と結晶の引き上げ速度から欠陥の発生予測を行い、予測される欠陥の密度が規定の水準を満たさない場合、引き上げ速度の調整を行うことによって予測される欠陥の密度が規定の水準を満たす条件でエピタキシャルシリコンウェーハの製造を行うことが考えられる。
予測される欠陥の密度が規定の水準を満たさない場合、エビタキシャル成長の前段階において行われるプリベイクの条件を調整することも考えられる。
以上、本発明を実施形態に基づいて説明してきたが、本発明は上記の実施形態よって限定されるものではない。
1 炉
2 原料融液
3 石英ルツボ
4 サイドヒータ
5 ボトムヒータ
6 輻射シールド
7 ワイヤ
8 種結晶
9 結晶

Claims (6)

  1. リンをドープしたシリコン単結晶を基板に用いてエピタキシャル膜を成長させて製造するエピタキシャルシリコンウェーハにおける欠陥の発生予測方法であって、
    前記シリコン単結晶を製造する引き上げ装置を含めた温度特性と引き上げ速度から前記シリコン単結晶の冷却カーブを計算する熱履歴計算ステップと、
    前記シリコン単結晶にドープしたリンの濃度から、前記冷却カーブの各温度過程における少なくとも格子間リンの濃度を計算する濃度計算ステップと、
    前記シリコン単結晶の冷却中の格子間リンの過飽和度から、冷却完了時におけるリンとシリコンの析出物のサイズおよび密度を計算する析出物計算ステップと、
    前記リンとシリコンの析出物のサイズおよび密度から、エピタキシャル成長後のシリコンウェーハにおける欠陥の密度を推定する欠陥推定ステップと、
    を含むエピタキシャルシリコンウェーハにおける欠陥の発生予測方法。
  2. 前記濃度計算ステップでは、前記格子間リンの濃度のみではなく、空孔、格子間シリコン、リンと空孔との反応物の濃度も併せて計算する、請求項1に記載のエピタキシャルシリコンウェーハにおける欠陥の発生予測方法。
  3. 前記欠陥推定ステップでは、事前の実験で定められた検出すべきリンとシリコンの析出物のサイズの閾値を用いて、前記エピタキシャル成長後のシリコンウェーハにおける欠陥の密度を推定する、請求項1または請求項2に記載のエピタキシャルシリコンウェーハにおける欠陥の発生予測方法。
  4. 前記リンとシリコンの析出物のサイズの閾値を12nmとする、請求項3に記載のエピタキシャルシリコンウェーハにおける欠陥の発生予測方法。
  5. 請求項1から請求項4のいずれか1項に記載の欠陥の発生予測を行い、予測される欠陥の密度が規定の水準を満たさない場合、引き上げ速度の調整を行うことによって予測される欠陥の密度が規定の水準を満たす条件でリンをドープしたシリコン単結晶を製造し、前記シリコン単結晶を基板に用いてエピタキシャル膜を成長させて製造するエピタキシャルシリコンウェーハの製造方法。
  6. さらにエビタキシャル成長の前段階において行われるプリベイクの条件を調整する請求項5に記載のエピタキシャルシリコンウェーハの製造方法。
JP2020003082A 2020-01-10 2020-01-10 エピタキシャルシリコンウェーハにおける欠陥の発生予測方法およびエピタキシャルシリコンウェーハの製造方法 Active JP7437165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020003082A JP7437165B2 (ja) 2020-01-10 2020-01-10 エピタキシャルシリコンウェーハにおける欠陥の発生予測方法およびエピタキシャルシリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020003082A JP7437165B2 (ja) 2020-01-10 2020-01-10 エピタキシャルシリコンウェーハにおける欠陥の発生予測方法およびエピタキシャルシリコンウェーハの製造方法

Publications (3)

Publication Number Publication Date
JP2021109806A true JP2021109806A (ja) 2021-08-02
JP2021109806A5 JP2021109806A5 (ja) 2023-01-26
JP7437165B2 JP7437165B2 (ja) 2024-02-22

Family

ID=77059129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020003082A Active JP7437165B2 (ja) 2020-01-10 2020-01-10 エピタキシャルシリコンウェーハにおける欠陥の発生予測方法およびエピタキシャルシリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP7437165B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6945805B2 (ja) 2018-04-13 2021-10-06 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP7437165B2 (ja) 2024-02-22

Similar Documents

Publication Publication Date Title
JP3782387B2 (ja) 低欠陥密度の自己格子間物優勢シリコンを製造する方法
JP6842575B2 (ja) 窒素ドープされた空孔優勢であるシリコンインゴット、およびそれから形成された半径方向に均一に分布した酸素析出の密度およびサイズを有する熱処理されたウエハ
JP4324362B2 (ja) 低欠陥密度の理想的酸素析出シリコン
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
KR101494730B1 (ko) 모노크리스탈 실리콘으로 구성된 반도체 웨이퍼 및 그 생성 방법
US20070252239A1 (en) Silicon Semiconductor Substrate Heat-Treatment Method and Silicon Semiconductor Substrate Treated by the Method
JPWO2006003812A1 (ja) シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JPWO2014175120A1 (ja) 単結晶の製造方法およびシリコンウェーハの製造方法
JP6599009B2 (ja) 単結晶シリコンから作製される半導体ウェハおよびその製造方法
JP2002527895A (ja) 熱アニール低欠陥密度単結晶シリコン
JP6044277B2 (ja) シリコン単結晶ウェーハの製造方法
Sueoka et al. properties of intrinsic point defects in Si and Ge assessed by density functional theory
Lehmann et al. Clarification of the relation between the grain structure of industrial grown mc-Si and the area fraction of electrical active defects by means of statistical grain structure evaluation
US10066322B2 (en) Method for heat treatment of silicon single crystal wafer
KR102180784B1 (ko) 실리콘 웨이퍼의 평가 방법 및 제조 방법
JP2019142733A (ja) エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
JP4196602B2 (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2021109806A (ja) エピタキシャルシリコンウェーハにおける欠陥の発生予測方法およびエピタキシャルシリコンウェーハの製造方法
WO2022172367A1 (ja) エピタキシャルシリコンウェーハにおける欠陥の発生予測方法およびエピタキシャルシリコンウェーハの製造方法
TWI746374B (zh) 磊晶矽晶圓中之缺陷的發生預測方法以及磊晶矽晶圓的製造方法
Talanin et al. Modeling of defect formation processes in dislocation-free silicon single crystals
JP7429122B2 (ja) シリコン単結晶の製造方法
KR20190015301A (ko) 실리콘 웨이퍼의 열처리 방법
Sueoka Application of DFT calculation for the development of high quality Si and Ge substrates: from ultra large diameter crystal pulling to metal gettering
US20170002480A1 (en) Method for heat treatment of silicon single crystal wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240209

R150 Certificate of patent or registration of utility model

Ref document number: 7437165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150