JP2021106361A - 電力増幅モジュール - Google Patents

Abstract

【課題】電力増幅器をバイパスする経路を有する電力増幅モジュールにおいて、バイパス経路と後段の電力増幅器との間のインピーダンスの整合による使用する素子数の低減やインピーダンス変換に対する変換ロスを低減が可能な電力増幅モジュールを提供する。【解決手段】本発明の一態様に係る電力増幅モジュールは、第１動作モードにおける第１入力信号が入力される第１入力端子と、第１動作モードとは異なる第２動作モードにおける第２入力信号が入力される第２入力端子と、第１入力信号を増幅して第１増幅信号を出力する第１電力増幅器と、第１電力増幅器の後段に設けられ、第１増幅信号が入力される段間整合回路と、第２入力信号を、第１電力増幅器を経由せずに段間整合回路の内部に出力するバイパス線路と、段間整合回路の後段に設けられ、第１増幅信号又は第２入力信号を増幅して第２増幅信号を出力する第２電力増幅器と、を備える。【選択図】図２

Description

本発明は、電力増幅モジュールに関する。

携帯電話などの移動通信端末においては、基地局へ送信するＲＦ（Radio Frequency）信号を増幅する電力増幅モジュールが用いられている。このような電力増幅モジュールでは、電力増幅器を複数段設けることによって、高出力が求められるハイパワーモード時にはゲインを上げる場合がある。一方、低出力が求められるローパワーモード時には、電力増幅モジュールのゲインを低減させる必要がある。この点、例えば、特許文献１には、複数段の増幅器を直列に接続し、更に初段の増幅器をバイパスする信号線路を設けた、電力増幅モジュールが記載されている。

米国特許第６７２４２５２号明細書

しかしながら、特許文献１に記載の電力増幅モジュールでは、バイパス経路を用いて信号を増幅するモードの場合、使用される条件によっては、バイパス経路と後段の電力増幅器との間のインピーダンスの整合が取れない場合がある。

そこで、本発明は、電力増幅器をバイパスする経路を有する電力増幅モジュールにおいて、バイパス経路と後段の電力増幅器との間のインピーダンスの整合による使用する素子数の低減やインピーダンス変換に対する変換ロスを低減が可能な電力増幅モジュールを提供することを目的とする。

本発明の一態様に係る電力増幅モジュールは、第１動作モードにおける第１入力信号が入力される第１入力端子と、第１動作モードとは異なる第２動作モードにおける第２入力信号が入力される第２入力端子と、第１入力信号を増幅して第１増幅信号を出力する第１電力増幅器と、第１電力増幅器の後段に設けられ、第１増幅信号が入力される段間整合回路と、第２入力信号を、第１電力増幅器を経由せずに段間整合回路の内部に出力するバイパス線路と、段間整合回路の後段に設けられ、第１増幅信号又は第２入力信号を増幅して第２増幅信号を出力する第２電力増幅器と、を備える。

この態様によれば、インピーダンス整合の容易な段間整合回路の内部における接続点にバイパス線路が接続される。そのため、バイパス線路に入力される信号を増幅するモードにおけるインピーダンスの整合性が向上する。

本発明によれば、電力増幅器をバイパスする経路を有する電力増幅モジュールにおいて、バイパス経路と後段の電力増幅器との間のインピーダンスの整合による使用する素子数の低減やインピーダンス変換に対する変換ロスを低減が可能な電力増幅モジュールを提供することができる。

実施形態に係る電力増幅モジュール１００の構成を概略的に示す図である。 実施形態に係る電力増幅モジュール１００の回路構成を概略的に示す図である。 実施形態に係る電力増幅モジュール１００の主線路における各接続点のインピーダンスを示すスミスチャートの一例を示す図である。 実施形態に係る電力増幅モジュール１００の主線路における各接続点の電圧変化の一例を示す図である。 実施形態に係る電力増幅モジュール１００のハイパワーモード時及びローパワーモード時それぞれのゲインのシミュレーション結果を示す図である。 段間整合回路２２０−１の一例を示す図である。 段間整合回路２２０−２の一例を示す図である。 段間整合回路２２０−３の一例を示す図である。 第２入力整合回路２４０−１の一例を示す図である。 第２入力整合回路２４０−２の一例を示す図である。

添付図面を参照して、本発明の好適な実施形態について説明する。（なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。）

図１は、実施形態に係る電力増幅モジュール１００の構成を概略的に示す図である。電力増幅モジュール１００は、例えば、携帯電話等の移動体通信機において、入力信号である無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を増幅し、増幅信号を出力する。入力信号の周波数は、例えば数ＧＨｚ程度である。

図１に示されるように、電力増幅モジュール１００は、例えば、第１電力増幅器１１０、第２電力増幅器１２０、第１入力整合回路２１０、第２入力整合回路２４０、段間整合回路２２０、及び出力整合回路２３０を備える。第１電力増幅器１１０及び第２電力増幅器１２０は、２段の電力増幅器を構成する。すなわち、第１電力増幅器１１０は初段（ドライバ段）の電力増幅器を構成し、第２電力増幅器１２０は後段（パワー段）の電力増幅器を構成する。

電力増幅モジュール１００には、第１入力端子ＲＦｉｎ１、第２入力端子ＲＦｉｎ２、及び出力端子ＲＦｏｕｔが設けられる。ここで、第１入力端子ＲＦｉｎ１と出力端子ＲＦｏｕｔとを結ぶ線路を主線路ＭＰとし、第２入力端子ＲＦｉｎ２から段間整合回路２２０までの線路をバイパス線路ＢＰとする。バイパス線路ＢＰは、第１電力増幅器１１０をバイパスする線路である。第１入力端子ＲＦｉｎ１には、第１動作モードにおける入力信号である第１入力信号が入力される。第１動作モードは、例えば、出力電力レベルが高いハイパワーモードであってよい。第２入力端子ＲＦｉｎ２には、第２動作モードにおける入力信号である第２入力信号が入力される。第２動作モードは、例えば、出力電力レベルが低いローパワーモードであってよい。出力端子ＲＦｏｕｔからは、第１入力信号又は第２入力信号が増幅された第２増幅信号が出力される。なお、第１動作モードは、出力電力レベルが高く、かつ高効率を実現するため、飽和特性であることが望ましい。同様に第２動作モードは、出力電力レベルが低いため、増幅器としては、入力信号と出力信号の関係が線形の関係が望ましいため、線形特性であることが望ましい。加えて、第１動作モード、第２動作モードが線形モードであっても良い。

第１入力端子ＲＦｉｎ１は、第１入力整合回路２１０を通じて、第１電力増幅器１１０の入力端に接続される。第１入力端子ＲＦｉｎ１に入力された第１入力信号は、第１入力整合回路２１０を通じて、第１電力増幅器１１０に入力される。第１電力増幅器１１０は、第１入力信号を増幅して第１増幅信号を出力する。第１増幅信号は、段間整合回路２２０を通じて、第２電力増幅器に入力される。

バイパス線路ＢＰの出力端は、段間整合回路２２０の内部に接続される。ここで、「段間整合回路の内部に接続される」とは、例えば、段間整合回路の入力端に接続され且つ主線路ＭＰに対して直列に配置される受動素子を第１受動素子とし、段間整合回路の出力端に接続され且つ主線路ＭＰに対して直列に配置される受動素子を第２受動素子とした場合、主線路ＭＰにおいて第１受動素子に対して出力側且つ第２受動素子に対して入力側に接続されることをいう。第２入力端子ＲＦｉｎ２に入力された第２入力信号は、第２入力整合回路２４０、及び段間整合回路２２０を通じて、第２電力増幅器１２０に入力される。なお、バイパス線路とは、第２入力端子ＲＦｉｎ２から第２入力整合回路２４０を通り、段間整合回路２２０までに接続される経路までを言う。なお、第２入力整合回路２４０がない場合や線路自身が整合回路の機能を有していても良い。

出力端子ＲＦｏｕｔは、出力整合回路２３０を通じて、第２電力増幅器１２０の出力端に接続される。第２電力増幅器１２０は、第１電力増幅器１１０から供給される第１増幅信号又は第２入力端子ＲＦｉｎ２から供給される第２入力信号を増幅して、第２増幅信号を出力する。当該第２増幅信号は、出力端子ＲＦｏｕｔに供給される。

なお、電力増幅モジュール１００は、第１入力端子ＲＦｉｎ１及び第２入力端子ＲＦｉｎ２を２つの入力とし、第１入力整合回路２１０の入力端及び第２入輿路の入力端を２つの出力とするスイッチ素子を更に備えてもよい。当該スイッチ素子は、第１入力端子ＲＦｉｎ１及び第２入力端子ＲＦｉｎ２と、第１入力整合回路２１０の入力端及び第２入輿路の入力端との接続を切り替えることができる。

図２は、実施形態に係る電力増幅モジュール１００の回路構成を概略的に示す図である。図２に示されるように、電力増幅モジュール１００は、例えば、第１電力増幅器１１０、第２電力増幅器１２０、第１入力整合回路２１０、第２入力整合回路２４０、段間整合回路２２０、出力整合回路２３０、第１バイアス回路３１０、第２バイアス回路３２０、キャパシタ１０３、及び抵抗素子１０２、１０４を備える。上述したとおり、第１入力端子ＲＦｉｎ１と出力端子ＲＦｏｕｔとを結ぶ線路を主線路ＭＰとし、第２入力端子ＲＦｉｎ２から段間整合回路２２０までの線路をバイパス線路ＢＰとする。バイパス線路ＢＰは、第１電力増幅器１１０をバイパスする線路である。バイパス線路の出力端は、段間整合回路２２０の内部に接続される。すなわち、バイパス線路ＢＰの出力端は、主線路ＭＰにおいて、キャパシタ２２１に対して出力側且つキャパシタ２２３に対して入力側の接続点Ｃ２に接続される。

第１入力整合回路２１０は、第１入力端子ＲＦｉｎ１及び第１電力増幅器１１０の間のインピーダンスを整合する。第１入力整合回路２１０は、例えば、キャパシタ２１１と、インダクタ２１２とを備える。キャパシタ２１１は、第１入力端子ＲＦｉｎ１と出力端子ＲＦｏｕｔとを結ぶ主線路ＭＰに対して直列に接続される。具体的には、キャパシタ２１１の一端は、第１入力端子ＲＦｉｎ１に接続され、キャパシタ２１１の他端は、バイポーラトランジスタ１１１のベースに接続される。インダクタ２１２は、第１入力端子ＲＦｉｎ１と出力端子ＲＦｏｕｔとを結ぶ主線路ＭＰに対して並列に接続される。具体的には、インダクタ２１２の一端は、キャパシタ２１１の他端とバイポーラトランジスタ１１１のベースとを結ぶ配線に接続され、インダクタ２１２の他端は、グランドに接続される。

第１電力増幅器１１０は、第１入力端子ＲＦｉｎ１から第１入力整合回路２１０を通じて入力された第１入力信号を増幅して、第１増幅信号を出力する。第１電力増幅器１１０は、例えば、バイポーラトランジスタ１１１を備える。バイポーラトランジスタ１１１のベースは、キャパシタ２１１の他端と、抵抗素子１０２の他端とに接続される。バイポーラトランジスタ１１１のベースには、第１入力端子ＲＦｉｎ１から第１入力整合回路２１０を通じて第１入力信号が入力される。キャパシタ２１１は、第１入力信号から直流成分をカットする。また、バイポーラトランジスタ１１１のベースには、抵抗素子１０２を通じて第１バイアス回路３１０からバイアス電流が供給される。

バイポーラトランジスタ１１１のコレクタには、電源電圧Ｖｃｃが供給される。バイポーラトランジスタ１１１のエミッタは、グランドに接続される。バイポーラトランジスタ１１１は、ベースに入力された第１入力信号を増幅して、第１増幅信号をコレクタから出力する。

第１バイアス回路３１０は、バイポーラトランジスタ１１１のベースにバイアス電流を供給する。第１バイアス回路３１０は、例えば、バイポーラトランジスタ３１１、３１２、３１３と、キャパシタ３１４と、抵抗素子３１５とを備える。抵抗素子３１５は、一端に端子ＩＢ１から所定の電流又は電圧が供給され、他端がバイポーラトランジスタ３１２のコレクタに接続される。バイポーラトランジスタ３１２、３１３は直列接続される。具体的には、バイポーラトランジスタ３１２は、コレクタとベースが接続され（以下、ダイオード接続とも呼ぶ。）、コレクタが抵抗素子３１５の他端に接続され、エミッタがバイポーラトランジスタ３１３のコレクタに接続される。バイポーラトランジスタ３１３は、ダイオード接続され、エミッタが接地される。キャパシタ３１４は、一端がバイポーラトランジスタ３１２のベースに接続され、他端がグランドに接続される。上述の構成により、第１バイアス回路３１０ではバイポーラトランジスタ３１２のコレクタに所定レベルの電圧（例えば、２．８Ｖ程度）が生成される。なお、バイポーラトランジスタ３１２、３１３それぞれの代わりにダイオード素子が用いられてもよい。

バイポーラトランジスタ３１１は、コレクタに電源電圧Ｖｂａｔが供給され、ベースにバイポーラトランジスタ３１２のコレクタにおける上述した所定レベルの電圧が供給され、エミッタが抵抗素子１０２の一端に接続される。バイポーラトランジスタ３１１は、抵抗素子１０２を通じてバイポーラトランジスタ１１１のベースにバイアス電流又は電圧を供給する。

段間整合回路２２０は、第１電力増幅器１１０及び第２電力増幅器１２０の間のインピーダンスを整合する。段間整合回路２２０は、例えば、キャパシタ２２１、２２３と、インダクタ２２２とを備える。キャパシタ２２１は、段間整合回路２２０の入力端に接続され、主線路ＭＰに対して直列に配置される第１受動素子（第１キャパシタ）の一例である。また、キャパシタ２２３は、段間整合回路２２０の出力端に接続され、主線路ＭＰに対して直列に配置される第２受動素子（第２キャパシタ）の一例である。具体的には、キャパシタ２２１の一端は、バイポーラトランジスタ１１１のコレクタに接続され、キャパシタ２２１の他端は、キャパシタ２２３の一端に接続され、キャパシタ２２３の他端は、バイポーラトランジスタ１２１のベースに接続される。インダクタ２２２は、第１インダクタの一例であって、一端が第１入力端子ＲＦｉｎ１と出力端子ＲＦｏｕｔとを結ぶ主線路ＭＰに接続され、他端が接地される。なお、段間整合回路２２０が備える素子や、その回路構成は上述したものに限られない。

第２電力増幅器１２０は、第１電力増幅器１１０から供給される第１増幅信号又は第２入力端子ＲＦｉｎ２から供給される第２入力信号を増幅して、第２増幅信号を出力する。第２電力増幅器１２０は、例えば、バイポーラトランジスタ１２１を備える。バイポーラトランジスタ１２１のベースは、キャパシタ１０３の他端と、抵抗素子１０４の他端とに接続される。バイポーラトランジスタ１２１のベースには、第１電力増幅器１１０から段間整合回路２２０を通じて第１増幅信号が入力される。また、バイポーラトランジスタ１２１のベースには、抵抗素子１０４を通じて第２バイアス回路３２０からバイアス電流が供給される。

バイポーラトランジスタ１２１のコレクタは、出力端子ＲＦｏｕｔに接続される。出力端子ＲＦｏｕｔには、電源電圧Ｖｃｃが供給される。バイポーラトランジスタ１２１のエミッタは、グランドに接続される。バイポーラトランジスタ１２１は、ベースに入力された第１増幅信号を増幅して、第２増幅信号をコレクタから出力する。

第２バイアス回路３２０は、バイポーラトランジスタ１２１のベースにバイアス電流を供給する。第２バイアス回路３２０は、例えば、バイポーラトランジスタ３２１、３２２、３２３と、キャパシタ３２４と、抵抗素子３２５とを備える。抵抗素子３２５は、一端に端子ＩＢ２から所定の電流又は電圧が供給され、他端がバイポーラトランジスタ３２２のコレクタに接続される。バイポーラトランジスタ３２２、３２３は直列接続される。具体的には、バイポーラトランジスタ３２２は、コレクタとベースが接続され（以下、ダイオード接続とも呼ぶ。）、コレクタが抵抗素子３２５の他端に接続され、エミッタがバイポーラトランジスタ３２３のコレクタに接続される。バイポーラトランジスタ３２３は、ダイオード接続され、エミッタが接地される。キャパシタ３２４は、一端がバイポーラトランジスタ３２２のベースに接続され、他端がグランドに接続される。上述の構成により、第２バイアス回路３２０ではバイポーラトランジスタ３２２のコレクタに所定レベルの電圧（例えば、２．８Ｖ程度）が生成される。なお、バイポーラトランジスタ３２２、３２３それぞれの代わりにダイオード素子が用いられてもよい。

バイポーラトランジスタ３２１は、コレクタに電源電圧Ｖｂａｔが供給され、ベースにバイポーラトランジスタ３２２のコレクタにおける上述した所定レベルの電圧が供給され、エミッタが抵抗素子１０４の一端に接続される。バイポーラトランジスタ３２１は、抵抗素子１０４を通じてバイポーラトランジスタ１２１のベースにバイアス電流又は電圧を供給する。

出力整合回路２３０は、例えば、Ｆ級動作のための高調波終端回路である。出力整合回路２３０は、例えば、キャパシタ２３１と、インダクタ２３２とを備える。キャパシタ２３１は、第１入力端子ＲＦｉｎ１と出力端子ＲＦｏｕｔとを結ぶ主線路ＭＰに対して並列に接続される。具体的には、キャパシタ２３１の一端は、バイポーラトランジスタ１２１のコレクタと出力端子ＲＦｏｕｔとを結ぶ配線に接続され、キャパシタ２３１の他端は、インダクタ２３２の一端に接続される。インダクタ２３２は、第１入力端子ＲＦｉｎ１と出力端子ＲＦｏｕｔとを結ぶ主線路ＭＰに対して並列に接続される。具体的には、インダクタ２３２の一端は、キャパシタ２３１の他端に接続され、インダクタ２３２の他端は、グランドに接続される。なお、出力整合回路２３０が備える素子や、その回路構成は上述したものに限られない。

第２入力整合回路２４０は、第２入力端子ＲＦｉｎ２及び段間整合回路２２０の間のインピーダンスを整合する。第２入力整合回路２４０は、例えば、インダクタ２４１と、キャパシタ２４２とを備える。インダクタ２４１は、第５インダクタの一例であって、キャパシタ２４２は、第５キャパシタの一例である。インダクタ２４１及びキャパシタ２４２は、第２入力端子ＲＦｉｎ２と段間整合回路２２０とを結ぶバイパス線路ＢＰに対して直列に接続される。具体的には、インダクタ２４１の一端は、第２入力端子ＲＦｉｎ２に接続され、インダクタ２４１の他端は、キャパシタ２４２の一端に接続される。

第２入力端子ＲＦｉｎ２は、第１動作モード（例えば、ハイパワーモード）において、開放されてもよい。これにより、第２入力整合回路２４０が段間整合回路２２０の特性に与える影響を低減することが可能となる。例えば、増幅する信号の帯域内のリップルを低減することが可能となる。或いは、第２入力端子ＲＦｉｎ２は、第１動作モード（ハイパワーモード）において、短絡されてもよい。これにより、第２入力整合回路２４０を、第１電力増幅器１１０と第２電力増幅器１２０との間における整合回路の一部として利用することが可能となる。

図３は、実施形態に係る電力増幅モジュール１００の主線路ＭＰにおける各接続点のインピーダンスを示すスミスチャートの一例を示す図である。ここで、図３に示すとおり、バイポーラトランジスタ１１１のコレクタとキャパシタ２２１の一端との間の接続点をＣ１とし、キャパシタ２２１の他端とキャパシタ２２３の一端との間の接続点をＣ２とし、キャパシタ２２３の他端とバイポーラトランジスタ１２１のベースとの間の接続点をＣ３とする。図３は、これら接続点Ｃ１、Ｃ２、及びＣ３それぞれのインピーダンスを示すスミスチャートである。図３に示すとおり、接続点Ｃ１やＣ２におけるインピーダンスと比較して、接続点Ｃ３におけるインピーダンスは低い。そのため、バイパス線路ＢＰの出力端が主線路ＭＰに接続する点としては、接続点Ｃ３と比較すると、接続点Ｃ１やＣ２の方が好ましい。

図４は、実施形態に係る電力増幅モジュール１００の主線路ＭＰにおける各接続点の電圧変化の一例を示す図である。図４に示す符号Ｃ１は、上述した接続点Ｃ１における電圧を示し、図４に示す符号Ｃ２は、上述した接続点Ｃ２における電圧を示す。接続点Ｃ１には電源電圧Ｖｃｃが供給されるため、相対的に接続点Ｃ１における電圧は高くなる。一方、接続点Ｃ２は、電源電圧Ｖｃｃが供給される接続点Ｃ１とはキャパシタ２２１を介して隔てられているため、接続点Ｃ２の電圧は接続点Ｃ１の電圧と比較して小さくなる。そのため、バイパス線路ＢＰの出力端が主線路ＭＰに接続する点としては、接続点Ｃ１と比較すると、接続点Ｃ２の方が好ましい。

図５は、実施形態に係る電力増幅モジュール１００のローパワーモード時のゲインと、比較例に係る電力増幅モジュールのローパワーモード時のゲインとのシミュレーション結果を示す図である。ここで、比較例に係る電力増幅モジュールにおいては、バイパス線路ＢＰがバイポーラトランジスタ１１１のコレクタとキャパシタ２２１の一端との間の接続点Ｃ１に接続されている。図５において、横軸は入力信号の周波数（ＧＨｚ）であり、縦軸はゲイン（ｄＢ）である。図５の符号５００は実施形態に係る電力増幅モジュール１００のローパワーモード時のゲインを示し、符号６００は比較例に係る電力増幅モジュールのローパワーモード時のゲインを示す。図５に示すとおり、特に２．５〜３．０ＧＨｚの周波数帯域において、実施形態に係る電力増幅モジュール１００のローパワーモード時のゲインが、比較例に係る電力増幅モジュールのローパワーモード時のゲインよりも低下していることが分かる。

図６Ａ、図６Ｂ、及び図６Ｃを参照して、段間整合回路２２０の他の構成例について説明する。

実施形態に係る電力増幅モジュール１００が備える段間整合回路は、図６Ａに示す段間整合回路２２０−１であってもよい。図６Ａに示すとおり、段間整合回路２２０−１は、上述した段間整合回路２２０に含まれる素子の他に、インダクタ２２４を更に含む。インダクタ２２４は、第２インダクタの一例であって、一端が段間整合回路２２０−１の入力端に接続され、他端がキャパシタ２２１（第１キャパシタ）の一端に接続される。

実施形態に係る電力増幅モジュール１００が備える段間整合回路は、図６Ｂに示す段間整合回路２２０−２であってもよい。図６Ｂに示すとおり、段間整合回路２２０−２は、上述した段間整合回路２２０に含まれる素子の他に、キャパシタ２２５と、インダクタ２２６と、インダクタ２２７とを更に含む。キャパシタ２２５は、第３キャパシタの一例であって、主線路ＭＰにおけるキャパシタ２２１（第１キャパシタ）及びキャパシタ２２３（第２キャパシタ）の間に主線路ＭＰに対して直列に配置される。すなわち、キャパシタ２２５の一端は、キャパシタ２２１（第１キャパシタ）の他端に接続され、キャパシタ２２５の他端は、キャパシタ２２３（第２キャパシタ）の一端に接続される。インダクタ２２６は、第３インダクタの一例であって、一端が主線路ＭＰにおけるキャパシタ２２１（第１キャパシタ）及びキャパシタ２２５（第３キャパシタ）の間に接続され、他端が接地される。インダクタ２２７は、第４インダクタの一例であって、一端が主線路ＭＰにおけるキャパシタ２２５（第３キャパシタ）及びキャパシタ２２３（第２キャパシタ）の間に接続され、他端が接地される。

実施形態に係る電力増幅モジュール１００が備える段間整合回路は、図６Ｃに示す段間整合回路２２０−３であってもよい。図６Ｃに示すとおり、段間整合回路２２０−３は、上述した段間整合回路２２０−２に含まれる素子の他に、キャパシタ２２８を更に含む。キャパシタ２２８は、第４キャパシタの一例であって、一端が主線路ＭＰにおける段間整合回路２２０−３の入力端及びキャパシタ２２１（第１キャパシタ）の間の線路に接続され、他端が接地される。

図７Ａ、及び図７Ｂ、及び図７Ｃを参照して、第２入力整合回路２４０の他の構成例について説明する。

実施形態に係る電力増幅モジュール１００が備える第２入力整合回路（整合回路）は、図７Ａに示す第２入力整合回路２４０−１であってもよい。図７Ａに示すとおり、第２入力整合回路２４０−１は、上述した第２入力整合回路２４０に含まれる素子の他に、キャパシタ２４３を更に含む。キャパシタ２４３は、第６キャパシタの一例であって、一端が第２入力整合回路２４０−１の入力端に接続され、他端がインダクタ２４１（第５インダクタ）の一端に接続される。

実施形態に係る電力増幅モジュール１００が備える第２入力整合回路（整合回路）は、図７Ｂに示す第２入力整合回路２４０−２であってもよい。図７Ｂに示すとおり、第２入力整合回路２４０−２は、上述した第２入力整合回路２４０に含まれるキャパシタ２４２（第５キャパシタ）の他に、キャパシタ２４４及びインダクタ２４５を更に含む。キャパシタ２４４は、第７キャパシタの一例であって、一端が第２入力整合回路２４０−２の入力端に接続され、他端がキャパシタ２４２（第５キャパシタ）の一端に接続される。インダクタ２４５は、第６インダクタの一例であって、一端がバイパス線路におけるキャパシタ２４４（第７キャパシタ）及びキャパシタ２４２（第５キャパシタ）の間に接続され、他端が接地される。

以上、本発明の実施形態に係る電力増幅モジュールについて説明した。実施形態に係る電力増幅モジュールは、第１動作モードにおける第１入力信号が入力される第１入力端子と、第１動作モードとは異なる第２動作モードにおける第２入力信号が入力される第２入力端子と、第１入力信号を増幅して第１増幅信号を出力する第１電力増幅器と、第１電力増幅器の後段に設けられ、第１増幅信号が入力される段間整合回路と、第２入力信号を、第１電力増幅器を経由せずに段間整合回路の内部に出力するバイパス線路と、段間整合回路の後段に設けられ、第１増幅信号又は第２入力信号を増幅して第２増幅信号を出力する第２電力増幅器と、を備える。これにより、インピーダンス整合の容易な段間整合回路の内部における接続点にバイパス線路が接続される。そのため、バイパス線路に入力される信号を増幅するモードにおけるインピーダンスの整合による素子数を低減し、インピーダンス変換による変換ロスを低減することができる。

上述した電力増幅モジュールでは、段間整合回路は、段間整合回路の入力端に接続され且つ前記第１電力増幅器、前記段間整合回路、及び前記第２電力増幅器が配置される主線路に対して直列に配置される第２受動素子と、を含み、バイパス線路の出力端は、主線路において、第１受動素子に対して出力側且つ第２受動素子に対して入力側に接続されてもよい。これにより、インピーダンス整合の容易な段間整合回路の内部における接続点にバイパス線路が接続される。そのため、バイパス線路に入力される信号を増幅するモードにおけるインピーダンスの整合による素子数を低減し、インピーダンス変換による変換ロスを低減することができる。

上述した電力増幅モジュールでは、第１受動素子は、第１キャパシタであり、第２受動素子は、第２キャパシタであってよい。これにより、段間整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。

上述した電力増幅モジュールでは、段間整合回路は、一端が主線路における第１キャパシタ及び第２キャパシタの間に接続され、他端が接地される第１インダクタを更に含んでよい。これにより、段間整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。

上述した電力増幅モジュールでは、段間整合回路は、主線路における段間整合回路の入力端及び第１キャパシタの間に主線路に対して直列に接続される第２インダクタを更に含んでよい。これにより、段間整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。

上述した電力増幅モジュールでは、段間整合回路は、主線路における第１キャパシタ及び第２キャパシタの間に主線路に対して直列に配置される第３キャパシタと、一端が主線路における第１キャパシタ及び第３キャパシタの間に接続され、他端が接地される第３インダクタと、一端が主線路における第３キャパシタ及び第２キャパシタの間に接続され、他端が接地される第４インダクタと、を更に含んでよい。これにより、段間整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。

上述した電力増幅モジュールでは、段間整合回路は、一端が主線路における段間整合回路の入力端及び第１キャパシタの間の線路に接続され、他端が接地される第４キャパシタ、を更に含んでよい。これにより、段間整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。

上述した電力増幅モジュールでは、バイパス線路上に配置される整合回路、を更に備えてよい。これにより、バイパス線路上に配置される整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。

上述した電力増幅モジュールでは、整合回路は、バイパス線路に対して直列に配置される第５キャパシタ及び第５インダクタを含んでよい。これにより、バイパス線路上に配置される整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。

上述した電力増幅モジュールでは、整合回路は、一端がバイパス線路における整合回路の入力端及び第５インダクタの間に接続され、他端が接地される第６キャパシタを更に含んでよい。これにより、バイパス線路上に配置される整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。

上述した電力増幅モジュールでは、整合回路は、バイパス線路に対して直列に配置される第５キャパシタ及び第７キャパシタと、一端がバイパス線路における第５キャパシタ及び第７キャパシタの間に接続され、他端が接地される第６インダクタと、を更に含んでよい。これにより、バイパス線路上に配置される整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。

上述した電力増幅モジュールは、さらに第１動作モード及び第２動作モードによって動作し、第１動作モードでは、第１電力増幅器及び第２電力増幅器の特性は、飽和特性であり、第２動作モードでは、第２電力増幅器の特性は、線形特性であってもよい。これにより、これにより、バイパス線路上に配置される整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。

上述した電力増幅モジュールは、さらに第１動作モード及び第２動作モードによって動作し、第１動作モードでは、第１電力増幅器及び第２電力増幅器の特性は、線形特性であり、第２動作モードでは、第２電力増幅器の特性は、線形特性であってもよい。これにより、これにより、バイパス線路上に配置される整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。

以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。実施形態が備える各要素並びにその配置、材料、条件、形状及びサイズ等は、例示したものに限定されるわけではなく適宜変更することができる。また、異なる実施形態で示した構成同士を部分的に置換し又は組み合わせることが可能である。

１００…電力増幅モジュール、１１０…第１電力増幅器、１２０…第２電力増幅器、２１０…第１入力整合回路、２４０…第２入力整合回路、２２０…段間整合回路、２３０…出力整合回路、１０２、１０４、３１５、３２５…抵抗素子、２１１、２２１、２２３、２２５、２４２、２４３、２４４、３１４、３２４…キャパシタ、２１２、２２２、２２６、２２７、２３２、２４１…インダクタ

Claims (13)

1. 第１動作モードにおける第１入力信号が入力される第１入力端子と、
   前記第１動作モードとは異なる第２動作モードにおける第２入力信号が入力される第２入力端子と、
   前記第１入力信号を増幅して第１増幅信号を出力する第１電力増幅器と、
   前記第１電力増幅器の後段に設けられ、前記第１増幅信号が入力される段間整合回路と、
   前記第２入力信号を、前記第１電力増幅器を経由せずに前記段間整合回路の内部に出力するバイパス線路と、
   前記段間整合回路の後段に設けられ、前記第１増幅信号又は前記第２入力信号を増幅して第２増幅信号を出力する第２電力増幅器と、
   を備える電力増幅モジュール。
2. 前記段間整合回路は、
   前記段間整合回路の入力端に接続され且つ前記第１電力増幅器、前記段間整合回路、及び前記第２電力増幅器が配置される主線路に対して直列に配置される第１受動素子と、
   前記段間整合回路の出力端に接続され且つ前記主線路に対して直列に配置される第２受動素子と、を含み、
   前記バイパス線路の出力端は、前記主線路において、前記第１受動素子に対して出力側且つ前記第２受動素子に対して入力側に接続される、請求項１に記載の電力増幅モジュール。
3. 前記第１受動素子は、第１キャパシタであり、
   前記第２受動素子は、第２キャパシタである、請求項２に記載の電力増幅モジュール。
4. 前記段間整合回路は、一端が前記主線路における前記第１キャパシタ及び前記第２キャパシタの間に接続され、他端が接地される第１インダクタを更に含む、請求項３に記載の電力増幅モジュール。
5. 前記段間整合回路は、前記主線路における前記段間整合回路の入力端及び前記第１キャパシタの間に前記主線路に対して直列に接続される第２インダクタを更に含む、請求項４に記載の電力増幅モジュール。
6. 前記段間整合回路は、
   前記主線路における前記第１キャパシタ及び前記第２キャパシタの間に前記主線路に対して直列に配置される第３キャパシタと、
   一端が前記主線路における前記第１キャパシタ及び前記第３キャパシタの間に接続され、他端が接地される第３インダクタと、
   一端が前記主線路における前記第３キャパシタ及び前記第２キャパシタの間に接続され、他端が接地される第４インダクタと、を更に含む、請求項３に記載の電力増幅モジュール。
7. 前記段間整合回路は、
   一端が前記主線路における前記段間整合回路の入力端及び前記第１キャパシタの間の線路に接続され、他端が接地される第４キャパシタ、を更に含む、請求項６に記載の電力増幅モジュール。
8. 前記バイパス線路上に配置される整合回路、を更に備える、請求項１から７のいずれか一項に記載の電力増幅モジュール。
9. 前記整合回路は、前記バイパス線路に対して直列に配置される第５キャパシタ及び第５インダクタを含む、請求項８に記載の電力増幅モジュール。
10. 前記整合回路は、一端が前記バイパス線路における前記整合回路の入力端及び前記第５インダクタの間に接続され、他端が接地される第６キャパシタを更に含む、請求項９に記載の電力増幅モジュール。
11. 前記整合回路は、
    前記バイパス線路に対して直列に配置される第５キャパシタ及び第７キャパシタと、
    一端が前記バイパス線路における前記第５キャパシタ及び前記第７キャパシタの間に接続され、他端が接地される第６インダクタと、を更に含む、請求項８に記載の電力増幅モジュール。
12. 前記電力増幅モジュールは、さらに第１動作モード及び第２動作モードによって動作し、
    前記第１動作モードでは、前記第１電力増幅器及び前記第２電力増幅器の特性は、飽和特性であり、
    前記第２動作モードでは、前記第２電力増幅器の特性は、線形特性であることを特徴とする、請求項１〜１１のいずれか一項に記載の電力増幅モジュール。
13. 前記電力増幅モジュールは、さらに第１動作モード及び第２動作モードによって動作し、
    前記第１動作モードでは、前記第１電力増幅器及び前記第２電力増幅器の特性は、線形特性であり、
    前記第２動作モードでは、前記第２電力増幅器の特性は、線形特性であることを特徴とする、請求項１〜１１のいずれか一項に記載の電力増幅モジュール。

Images