JP2021097188A - Spiral inductor and passive integrated circuit - Google Patents
Spiral inductor and passive integrated circuit Download PDFInfo
- Publication number
- JP2021097188A JP2021097188A JP2019229218A JP2019229218A JP2021097188A JP 2021097188 A JP2021097188 A JP 2021097188A JP 2019229218 A JP2019229218 A JP 2019229218A JP 2019229218 A JP2019229218 A JP 2019229218A JP 2021097188 A JP2021097188 A JP 2021097188A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- divided
- spiral
- wiring portion
- spiral inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 17
- 230000006872 improvement Effects 0.000 abstract description 7
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 23
- 230000000694 effects Effects 0.000 description 22
- 238000004804 winding Methods 0.000 description 16
- 230000002500 effect on skin Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 230000004907 flux Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、基板上に渦巻き配線が設けられた高周波用のスパイラルインダクタと、スパイラルインダクタを使用したパッシブ集積回路に関する。 The present invention relates to a high frequency spiral inductor in which a spiral wiring is provided on a substrate, and a passive integrated circuit using the spiral inductor.
高周波帯のフィルタには、SAWフィルタ又はBAWフィルタ等の弾性波フィルタと、インダクタとキャパシタとで構成されたパッシブフィルタとが用いられる。しかしながら、5GHz前後の高周波帯の広帯域フィルタには、主として、弾性波フィルタの代わりに、パッシブフィルタが用いられる。その理由は、弾性波フィルタはQ値が高く、阻止域特性の急峻性に優れるものの、本質的に広域化が困難であるからである。 As the filter in the high frequency band, an elastic wave filter such as a SAW filter or a BAW filter and a passive filter composed of an inductor and a capacitor are used. However, for a wide band filter in a high frequency band of around 5 GHz, a passive filter is mainly used instead of the elastic wave filter. The reason is that the SAW filter has a high Q value and is excellent in the steepness of the blocking region characteristic, but it is essentially difficult to widen the area.
パッシブフィルタの物理的形状としては、LTCC(低温焼成積層セラミック基板)等の厚膜技術を用いて構成要素を積層した構造のものがある。他の構造として、半導体プロセスと類似の技術を用いて、ウエーハ平面上に構成要素を形成したものがある。後者をIPD(インテグレーテッド・パッシブ・デバイス)と呼ぶことが多い。 As the physical shape of the passive filter, there is a structure in which components are laminated by using a thick film technology such as LTCC (Co-fired Laminated Ceramic Substrate). As another structure, a component is formed on a wafer plane by using a technique similar to that of a semiconductor process. The latter is often referred to as an IPD (Integrated Passive Device).
このIPDにおいては、構成要素であるインダクタとキャパシタのQ値が高いことが、低ロス化と、阻止域特性の向上には必須となる。通常、キャパシタのQ値は、インダクタのQ値に比べて数倍以上高いので、低ロス化と阻止域特性の向上には、インダクタのQ値を高くすることが重要である。 In this IPD, high Q values of the inductor and the capacitor, which are the components, are indispensable for reducing the loss and improving the blocking region characteristics. Normally, the Q value of the capacitor is several times or more higher than the Q value of the inductor, so it is important to increase the Q value of the inductor in order to reduce the loss and improve the blocking region characteristics.
IPDで使用される金属膜は、厚さがLTCCにより形成されたものより薄く、かつ積層数が少ない。そのため、スパイラルインダクタと呼ぶ構造のものが通常用いられる。 The metal film used in IPD is thinner than the one formed by LTCC and has a smaller number of layers. Therefore, a structure called a spiral inductor is usually used.
図7a〜図7cは従来より広く用いられてきたスパイラルインダクタであり、基板50上に渦巻き配線51が形成されて構成される(例えば特許文献1参照)。なお、この例のスパイラルインダクタにおいて、配線を2層とする場合には、図7b及び図7cに示すように、基板50上に第1の絶縁層52を介して2重構造の渦巻き配線51が形成される。この例の渦巻き配線51は、最外側の配線部51aと、最内側の配線部51cと、中間の配線部51bとからなる3回巻きのものについて示す。各配線部51a〜51cは第2の絶縁層53により電気的に絶縁され、かつ保持される。渦巻き配線51の内端は、他の回路に接続するための引き出し線54に接続部55で接続される。渦巻き配線51の外端は、別の回路に接続するための引き出し線56に接続される。
7a to 7c are spiral inductors that have been widely used in the past, and are configured by forming a
このようなスパイラルインダクタにおいては、高周波帯域における表皮効果と近接効果とが課題となる。ここで、表皮効果とは、配線の表面にのみ電流が集中する現象である。近接効果を図8により説明する。最も内側の配線部51cよりも外側の配線部51a及び配線部51bにそれぞれ電流IaとIbが流れると、発生する磁束Φは、内側の配線部51cに作用する。この磁束Φにより、内側の配線部51cでは、渦電流Ixが発生する。この渦電流Ixは、配線部51cの内側51c1では、本来配線部51cに流れる電流Icと同方向であるが、配線部51cの外側51c2では反対方向である。このため、内側の配線部51cでは、ハッチングで示すように、集中的に電流Icが流れることになる。この結果、配線部51cにおいては、電流の流れる断面積が実質的に狭いことになり、直列抵抗が高くなる。このように、スパイラルインダクタにおいては、表皮効果のみならず、近接効果も配線の直列抵抗の増大を招くという不具合を生じる。この直列抵抗の増大は、Q値の向上を図る場合の障害となる。
In such a spiral inductor, the skin effect and the proximity effect in the high frequency band become problems. Here, the skin effect is a phenomenon in which the current concentrates only on the surface of the wiring. The proximity effect will be described with reference to FIG. When the currents Ia and Ib flow through the
このような課題を解決するため、従来より、図9に示すように、最内周の配線部51cの幅t1を、他の配線部51bの幅t2及び配線部51aの幅t3より狭く(t1<t2<t3)したものが知られている。この場合、渦巻き配線51の中心に向かう程、配線間隔が広くなる(W1<W2)構造が採用されることもある。
In order to solve such a problem, conventionally, as shown in FIG. 9, the width t1 of the
表皮効果及び近接効果をさらに良好に抑制する他の従来例として、図10a〜図10cに示す構造がある。この図10a〜図10cに示す構造は、特許文献2に開示された構造を簡略化して示すものである。これは、基板50上に形成する渦巻き配線57を、全周にわたり、平面視において(すなわち渦巻き配線57の形成面に対して垂直方向に見て)分割したものである。これらの図示例は、3回巻きの渦巻き配線について示す。すなわち、渦巻き配線57は、最外側の分割配線部57aの配線57a1及び配線57a2と、その内側の分割配線部57bの配線57b1及び配線57b2と、最内側の分割配線部57cの配線57c1及び配線57c2とを有する。最外側の分割配線部57aの配線57a1と配線57a2は、交差部57x1において互いに電気的に絶縁されて交差する。同様に、その内側の分割配線部57bの配線57b1と配線57b2は、交差部57x2において互いに電気的に絶縁されて交差する。また、最内側の分割配線部57cの配線57c1と配線57c2も、交差部57x3において互いに電気的に絶縁されて交差する。最内側の分割配線部57cの配線57c1及び57c2の内端は、引き出し線58に接続される。また、最外側の分割配線部57aの配線57a1及び配線57a2の外端は、別の回路に接続するための引き出し線59に接続される。
As another conventional example in which the skin effect and the proximity effect are further suppressed, there are the structures shown in FIGS. 10a to 10c. The structures shown in FIGS. 10a to 10c are simplified structures disclosed in
図9に示したような渦巻き配線の構造にすれば、狭幅の配線部51cを導体電流路として有効利用することができ、Q値の向上に寄与することができる。しかしながら、最内側の配線部51cを狭幅にしただけでは近接効果を抑制する上で不十分であり、Q値の向上には限界がある。
If the spiral wiring structure as shown in FIG. 9 is adopted, the
一方、図10a〜図10cに示すように、渦巻き配線57を平面視上で分割したものでは、渦巻き配線57の内側に生じる渦電流を低減して、図9のインダクタよりもQ値の向上を実現できる。しかしながら、分割配線部57a、分割配線部57b及び分割配線部57cの間に、それぞれ一定以上の幅を確保する必要がある。さらに、各分割配線部の配線57a1と配線57a2との間、配線57b1と配線57b2との間、及び配線57c1と配線57c2との間には、それぞれ一定以上の幅を確保する必要がある。このため、この幅を確保しようとすると、インダクタの全体のサイズが大きくなり、さらに外側の分割配線部57aにおける線幅が細くなるので、直列抵抗も増大し、Q値の向上に限界が生じる。
On the other hand, as shown in FIGS. 10a to 10c, when the
本発明は、上記問題点に鑑み、Q値の向上が達成できるスパイラルインダクタとそのスパイラルインダクタを使用したパッシブ集積回路を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a spiral inductor capable of achieving an improvement in Q value and a passive integrated circuit using the spiral inductor.
本発明のスパイラルインダクタの1つの態様は、基板上に渦巻き配線が配置されたスパイラルインダクタであって、前記渦巻き配線の一部に分割配線部を有し、前記分割配線部は、平面視において配線が複数に分割され、かつ分割された配線どうしが並列接続された構造を有し、前記分割配線部は、前記渦巻き配線の内側に配置されており、前記分割配線部は、配線の途中において、分割配線部に含まれる内周側の配線が外周側の配線となり、外周側の配線が内周側の配線になるように、内外の配線が絶縁層を介して交差状に配置されているものである。 One aspect of the spiral inductor of the present invention is a spiral inductor in which spiral wiring is arranged on a substrate, the spiral wiring portion has a divided wiring portion, and the divided wiring portion is wired in a plan view. Has a structure in which is divided into a plurality of parts and the divided wirings are connected in parallel, the divided wiring portion is arranged inside the spiral wiring, and the divided wiring portion is in the middle of wiring. The inner and outer wirings are arranged in a crossing manner via an insulating layer so that the inner peripheral side wiring included in the divided wiring portion becomes the outer peripheral side wiring and the outer peripheral side wiring becomes the inner peripheral side wiring. Is.
このように、分割配線部を渦巻き配線の内側に設けることにより、近接効果によって渦巻き配線の内側に集中する渦電流を低減させ、近接効果による直列抵抗の増大を抑制することができる。又、外側の配線部は非分割配線構造とするため、外側の配線部における直列抵抗は増大しない。その上、分割配線部は、内外の配線を交差部において交差させることにより、分割配線部に含まれる各配線の直列抵抗をほぼ等しくすることができる。このため、巻線全体の直列抵抗を低減することができる。その結果、従来のスパイラルインダクタより高いQ値を得ることができる。 By providing the divided wiring portion inside the spiral wiring in this way, it is possible to reduce the eddy current concentrated inside the spiral wiring by the proximity effect and suppress the increase in series resistance due to the proximity effect. Further, since the outer wiring portion has a non-divided wiring structure, the series resistance in the outer wiring portion does not increase. Moreover, the split wiring section can make the series resistance of each wiring included in the split wiring section substantially equal by crossing the inner and outer wirings at the intersection. Therefore, the series resistance of the entire winding can be reduced. As a result, a higher Q value than that of the conventional spiral inductor can be obtained.
本発明のスパイラルインダクタの他の態様は、上述の態様において、前記渦巻き配線の最も内側の部分のみに前記分割配線部が配置されているものである。 In another aspect of the spiral inductor of the present invention, in the above-described aspect, the divided wiring portion is arranged only in the innermost portion of the spiral wiring.
このように、渦巻き配線の最も内側の部分のみ分割配線部を配置することにより、近接効果を有効に抑制できる。また、外側の配線には分割配線部を設けないため、外側の配線部も平面上で分割した場合に比較して渦巻き配線全体を小型化できる。このため、本発明の渦巻き配線の構造によれば、限られた面積の中に、効率良く配線を配置できるという意味で面積効率を上げることができるので、従来のスパイラルインダクタに比較して高いQ値を得ることができる。 In this way, by arranging the divided wiring portion only in the innermost portion of the spiral wiring, the proximity effect can be effectively suppressed. Further, since the outer wiring portion is not provided with the divided wiring portion, the entire spiral wiring portion can be downsized as compared with the case where the outer wiring portion is also divided on a plane. Therefore, according to the structure of the spiral wiring of the present invention, the area efficiency can be improved in the sense that the wiring can be efficiently arranged in a limited area, so that the Q is higher than that of the conventional spiral inductor. You can get the value.
本発明のスパイラルインダクタの他の態様は、上述の態様において、前記渦巻き配線は、平面視において分割数が異なる複数の分割配線部を有し、前記複数の分割配線部のうち、内側の分割配線部ほど分割数が多いものである。 In another aspect of the spiral inductor of the present invention, in the above-described aspect, the spiral wiring has a plurality of divided wiring portions having different numbers of divisions in a plan view, and the inner divided wiring portion of the plurality of divided wiring portions. The number of divisions is larger for each part.
渦巻き配線の内側は磁束密度が高く、近接効果が強く出る。このため複数の分割配線部を設けて、内側の分割配線部ほど、平面上における分割数を増やすことにより、近接効果を抑制する。この態様によれば配線の位置に適合して近接効果を抑制することができる。そのため、近接効果抑制上重要となる内側の配線において、直列抵抗の大幅な低減が可能となる。また、分割配線の分割数は、近接効果の影響の度合が小さくなる程少なくすることにより、面積効率の良いパターンを形成することができる。このため、スペース拡大による直列抵抗の増大も抑制される。その結果、従来のスパイラルインダクタに比較して高いQ値を得ることができる。 The magnetic flux density is high inside the spiral wiring, and the proximity effect is strong. Therefore, by providing a plurality of divided wiring portions and increasing the number of divisions on the plane toward the inner divided wiring portions, the proximity effect is suppressed. According to this aspect, the proximity effect can be suppressed according to the position of the wiring. Therefore, it is possible to significantly reduce the series resistance in the inner wiring, which is important for suppressing the proximity effect. Further, by reducing the number of divisions of the divided wiring as the degree of influence of the proximity effect becomes smaller, it is possible to form a pattern having good area efficiency. Therefore, the increase in series resistance due to the expansion of space is also suppressed. As a result, a higher Q value can be obtained as compared with the conventional spiral inductor.
本発明のスパイラルインダクタの他の態様は、上述の態様において、前記渦巻き配線のうち、最も外側の配線部は、絶縁層を介して積層された複数の配線を有し、前記積層された複数の配線が、互いに直列に接続されているものである。 In another aspect of the spiral inductor of the present invention, in the above-described aspect, the outermost wiring portion of the spiral wiring has a plurality of wirings laminated via an insulating layer, and the plurality of laminated wirings. The wiring is connected in series with each other.
このように、最も外側の配線部は、積層方向には電気的に絶縁された複数の配線を直列に接続することにより、より狭いスペースと短い金属長で高いインダクタンスを得ることができ、Q値が向上する。 In this way, in the outermost wiring portion, by connecting a plurality of electrically insulated wires in series in the stacking direction, a high inductance can be obtained in a narrower space and a shorter metal length, and the Q value can be obtained. Is improved.
本発明のパッシブ集積回路の一態様は、上述のスパイラルインダクタを1個以上含むと共に、メタル・絶縁体・メタル構造のキャパシタを含んで構成されているものである。 One aspect of the passive integrated circuit of the present invention includes one or more of the spiral inductors described above, and also includes a metal, an insulator, and a capacitor having a metal structure.
このように、パッシブ集積回路が本発明のQ値の高いスパイラルインダクタを含むことにより、挿入損失の低い回路を実現することができる。パッシブ集積回路が例えばフィルタであれば低い挿入損失と急峻な阻止域特性を実現することができる。 As described above, by including the spiral inductor having a high Q value of the present invention in the passive integrated circuit, a circuit having a low insertion loss can be realized. If the passive integrated circuit is, for example, a filter, low insertion loss and steep blocking zone characteristics can be realized.
本発明のスパイラルインダクタは、表皮効果及び近接効果を抑制し、面積効率を向上させて直列抵抗を低減することが可能となる。その上、分割配線部は、内外の配線を絶縁層を介して交差させることにより、分割配線部に含まれる各配線の直列抵抗をほぼ等しくすることができる。このため、Q値を向上させることができる。また、本発明のスパイラルインダクタを用いたパッシブ集積回路は、挿入損失を低減した回路を実現することができる。 The spiral inductor of the present invention can suppress the skin effect and the proximity effect, improve the area efficiency, and reduce the series resistance. Moreover, the divided wiring portion can make the series resistance of each wiring included in the divided wiring portion substantially equal by crossing the inner and outer wirings with the insulating layer. Therefore, the Q value can be improved. Further, the passive integrated circuit using the spiral inductor of the present invention can realize a circuit with reduced insertion loss.
本発明によるスパイラルインダクタを実施の形態により説明する。図1a〜図1gは本発明によるスパイラルインダクタの第1の実施の形態を示す。この実施の形態のスパイラルインダクタは、基板1上に渦巻き配線2を形成して構成される。基板1には1kΩ・cm以上の抵抗値を有する材質を用いることが好ましい。基板1の具体例としては、高抵抗シリコン、ガリウム砒素、サファイヤ、多結晶アルミナ又はガラス等を用いることができる。ただし本発明において用いられる基板1はこれらの材質のものに限定されない。
The spiral inductor according to the present invention will be described according to the embodiment. 1a-1g show a first embodiment of a spiral inductor according to the present invention. The spiral inductor of this embodiment is configured by forming the
この実施の形態においては、基板1上に第1の絶縁層3を介して渦巻き配線2が形成されている。第1の絶縁層3には例えば酸化ケイ素が用いられる。この第1の絶縁層3は、基板1として比誘電率が高い材質のものを用いる場合に、渦巻き配線2の配線間のキャパシタンスを低減させる目的で用いられる。したがって、基板1の材質によっては、この第1の絶縁層3は必ずしも必要としない。渦巻き配線2は、第1の絶縁層3上の第2の絶縁層4により絶縁、保持されて形成される。この第2の絶縁層4には、例えばポリイミド樹脂が用いられるが、他の絶縁材を用いてもよい。
In this embodiment, the
渦巻き配線2は一般的には金又は銅等を層状に設けてもよいが、他の金属を用いて、別の形状にしてもよい。この実施の形態においては、渦巻き配線2が3回の巻き数を有するものを示している。すなわち、渦巻き配線2は最も外側の配線部2aと、中間部の配線部2bと、最も内側の分割配線部2cとからなる。渦巻き配線2の巻き数は、2回の巻き数又は4回以上の巻き数であってもよい。また、本例では、渦巻き配線2の巻線パターンを4角形に形成しているが、他の多角形あるいは円形等の形状とすることもできる。
Generally, the
最も内側の分割配線部2cは、渦巻き配線2の一部であり、平面視において、配線が複数に分割されている。本例の分割配線部2cは、第1の配線2c1と第2の配線2c2とからなる2つの配線に分割された例を示す。また、本例においては、分割配線部2cを構成する第1の配線2c1と第2の配線2c2の線幅は、分割配線部2cより外側の配線部2a及び中間部の配線部2bの線幅より狭く形成されている。分割配線部2cの分割数は3分割または4分割であってもよい。他の配線部2a及び配線部2bは、非分割構造である。また、配線部2aと配線部2bの間、配線部2bと分割配線部2cとの間、分割配線部2cにおける第1の配線2c1と第2の配線2c2との間の間隔は最適値になるように適宜選ぶことができ、図示の例に限定されない。
The innermost divided
図1bに示すように、配線部2a、配線部2b及び分割配線部2cは、それぞれ積層された下配線20と、上配線21とからなる2重構造を有する。ただし、図1cに示すように、渦巻き配線2の内端部は、接続部5において引き出し線6に接続される。配線部2a及び配線部2bにおける、引き出し線6との交差部は、第2の絶縁層4を介在させる関係上、上配線21のみを設けている。
As shown in FIG. 1b, the
分割配線部2cに含まれる第1の配線2c1と第2の配線2c2は、図1aに示すように、交差部2cxを境にして、内外の位置が反転した位置に配置される。すなわち、分割配線部2cのうち、交差部2cxよりも引き出し線6との接続部5a側においては、第1の配線2c1の一部2c11は、第2の配線2c2の一部2c21の外側に位置する。一方、分割配線部2cのうち、交差部2cxよりも配線部2bとの接続部5b側においては、第1の配線2c1の残部2c12は、第2の配線2c2の残部2c22の内側に位置する。
As shown in FIG. 1a, the first wiring 2c1 and the second wiring 2c2 included in the divided
図1dに交差部2cxの断面構造を示す。この例においては、第2の配線2c2の内側配線2c21の下配線20xを外周側に延長し、その延長部に第2の配線2c2の外側配線2c22の上配線21を接続している。また、第1の配線2c1の内側配線2c12は絶縁層4の表面に形成している。これにより、交差部2cxにおける第1の配線2c1と第2の配線2c2との電気的絶縁を行なっている。なお、配線の交差部2cxの構造は、この構造に限定されない。交差部において、例えば第1の配線2c1を下側に配置し、第2の配線2c2を上に配置する等、種々に変更できる。
FIG. 1d shows the cross-sectional structure of the intersection 2cx. In this example, the
この例においては、渦巻き配線2は4角形に形成されている。すなわち、分割配線部2cは、引き出し線6との接続部5aから配線部2bとの接続部5bとの間に、直角に曲がる3つのコーナー部26、27、28を有する。そして、交差部2cxは、3つのコーナー部26、27、28のうち、中間のコーナー部27に設けられている。このため、接続部5aと接続部5bとの間の第1の配線2c1の長さをL1、第2の配線2c2の長さをL2とした場合、下記の理由により、両者の長さはほぼ等しく(L1≒L2)なる。
In this example, the
すなわち、図1eにおいて、第1の配線2c1の各辺の長さをa1〜a4、第2の配線2c2の各辺の長さをb1〜b4とすると、
L1=a1+a2+a3+a4 …(1)
L2=b1+b2+b3+b4 …(2)
となる。なお、各配線の各辺の長さは、配線の線幅の中心線の部分の長さに設定している。ここで、第1の配線2c1と第2の配線2c2との間隔は分割配線部2cの全周にわたってほぼ等しいから、
a2≒b2 …(3)
a3≒b3 …(4)
b1−a1≒a4−b4 …(5)
であり、このため、
L1≒L2 …(6)
となる。このように、第1の配線2c1の長さL1と、第2の配線2c2の長さとほぼ等しいから、配線の長さに比例する直列抵抗はほぼ等しくなる。
That is, in FIG. 1e, assuming that the length of each side of the first wiring 2c1 is a1 to a4 and the length of each side of the second wiring 2c2 is b1 to b4.
L1 = a1 + a2 + a3 + a4 ... (1)
L2 = b1 + b2 + b3 + b4 ... (2)
Will be. The length of each side of each wiring is set to the length of the center line portion of the line width of the wiring. Here, since the distance between the first wiring 2c1 and the second wiring 2c2 is almost equal over the entire circumference of the divided
a2 ≒ b2 ... (3)
a3 ≒ b3 ... (4)
b1-a1 ≒ a4-b4 ... (5)
And for this reason
L1 ≒ L2 ... (6)
Will be. As described above, since the length L1 of the first wiring 2c1 is substantially equal to the length of the second wiring 2c2, the series resistance proportional to the length of the wiring is substantially equal.
この実施の形態に示したように、並列に分割された分割配線部2cを、渦巻き配線2の内側に設けることにより、近接効果によって内側配線の内側に集中する渦電流を低減させ、近接効果による直列抵抗の増大を抑制することができる。すなわち、渦巻き配線において磁束密度が高い傾向があるために近接効果を生じやすい内側の配線部を、複数の内側配線2c1及び外側配線2c2に分割することにより、これらの配線に生じる渦電流を低減することができる。
As shown in this embodiment, by providing the divided
その上、分割配線部2cは、第1の配線2c1と第2の配線2c2を交差部2cxにおいて交差させているので、第1の配線2c1と第2の配線2c2の各長さをほぼ等しくし、これらの直列抵抗をほぼ等しくすることができる。このため、これらの第1の配線2c1と第2の配線2c2に流れる電流が、いずれか一方に偏ることなく、分割配線部2cとしての直列抵抗を低減することができる。
Moreover, since the divided
また、外側の配線部2aおよび配線部2bは分割していないため、限られたスペース内で十分は配線幅を確保して直列抵抗を低減することができる。このため、外側の配線部2aおよび配線部2bは平面上で分割した場合に比較して面積効率が上がり、配線部全体を小型化できる。その結果、内側に分割配線部2cを配置したこととも相俟って直列抵抗が低下し、スパイラルインダクタとして、従来よりQ値の高いものを得ることができる。
Further, since the
図1fは図1bに示した配線構造の変形例である。この、配線構造は、配線部2aと配線部2b及び分割配線部2cの下配線20と上配線21との間のほとんどの場所に第2の絶縁層4を設けたものである。しかし渦巻き配線2の内端部が引き出し線6に接続される接続部5aでは、分割配線部2cの下配線20と上配線21とが接続される。また、配線部2a及び配線部2bは、引き出し線6と交差する部分の近傍において、下配線20と上配線21とが接続される。また、渦巻き配線2の他方の端部の引き出し線7においても、配線部2aの下配線20と上配線21とが接続される。
FIG. 1f is a modified example of the wiring structure shown in FIG. 1b. In this wiring structure, the second insulating
図1gは、図1fに示した配線構造、すなわち上下の配線を絶縁層を介して分離した構造を採用した場合における、交差部2cxの構造を示す。この交差部2cxの構造においては、第2の配線2c2の内側配線2c21における上配線21と下配線20xとを、縦配線20yにより接続している。
FIG. 1g shows the structure of the intersection 2cx when the wiring structure shown in FIG. 1f, that is, the structure in which the upper and lower wirings are separated via an insulating layer is adopted. In the structure of the intersection 2cx, the
図1fに示したように、渦巻き配線2を下配線20と上配線21とを絶縁層4を介して分けた構造にすれば、渦巻き配線2に流れる電流を下配線20と上配線21とに分流させることができる。このため、電流の経路が増えることにより表皮効果が緩和され、実質的な電流流路断面積を増加させ、直列抵抗を低減することができる。このため、さらなるQ値の向上が可能となる。
As shown in FIG. 1f, if the
図2a〜図2gは本発明によるスパイラルインダクタの第2の実施の形態を示す。この実施の形態は、渦巻き配線2Aとして、最も外側の配線部2dと、中間部の分割配線部2eと、最も内側の分割配線部2fとを備えたものである。中間部の分割配線部2eは、互いに並列接続される第1の配線2e1と第2の配線2e2の2本の配線により構成される。最も内側の分割配線部2fは、互いに並列接続される第1〜第4の配線2f1〜2f4により構成される。
2a-2g show a second embodiment of the spiral inductor according to the present invention. In this embodiment, as the
図2bに示すように、配線部2d、分割配線部2e及び分割配線部2fは、第1の実施の形態と同様に、積層された下配線20と上配線21とにより構成される。また、図2cに示すように、引き出し線6と接続部5cとの接続構造は、第1の実施の形態と同様である。また、引き出し線6と配線部2d及び分割配線部2eとの交差部の構造も、第1の実施の形態における、引き出し線6と配線部2a及び配線部2bとの交差部の構造も、絶縁層4を介在させた構造である。
As shown in FIG. 2b, the
本例においては、分割配線部2eを構成する第1の配線2e1と第2の配線2e2の線幅は、外側の配線部2dの線幅より狭く形成される。最も内側の分割配線部2fの第1ないし第4の配線4f1〜4f4の線幅は、分割配線部2eの第1の配線2e1及び第2の配線2e2の線幅より狭く形成されている。すなわち、渦巻き配線2Aは、内側の配線部の配線ほど、線幅が狭い。
In this example, the line widths of the first wiring 2e1 and the second wiring 2e2 constituting the divided
分割配線部2fに含まれる4本の配線2f1〜2f4の各一端は、すべて引き出し線6との接続部5cに接続される。これらの4本の配線2f1〜2f4のうち、内側の配線である第1の配線2f1と第2の配線2f2の他端は、分割配線部2eを構成する第2の配線2e2に、接続部5dにおいて接続される。一方、これらの4本の配線2f1〜2f4のうち、外側の配線である第3の配線2f3と第4の配線2f4の他端は、分割配線部2eを構成する第1の配線2e1に、接続部5eにおいて接続される。
Each end of each of the four wires 2f1 to 2f4 included in the divided
中間部の分割配線部2eの第1の配線2e1と第2の配線2e2は、交差部2exを境にして、内外の位置が反転した位置に配置される。すなわち、交差部2exと、分割配線部2fとの接続を行なう接続部5d及び5eとの間においては、分割配線部2eの第1の配線2e1の一部2e11は、第2の配線2e2の一部2e21の外側に位置する。一方、分割配線部2eのうち、交差部2exと、配線部2dとの接続を行なう接続部5fとの間においては、第1の配線2e1の残部2e12は、第2の配線2e2の残部2e22の内側に位置する。
The first wiring 2e1 and the second wiring 2e2 of the divided
最も内側の分割配線部2fのうち、第1の配線2f1と第2の配線2f2は、交差部2fx1を境にして、内外の位置が反転した位置に配置される。すなわち、交差部2fx1と、引き出し線6との接続部5cとの間においては、第1の配線2f1の一部2f11は、第2の配線2f2の一部2f21の外側に位置する。一方、交差部2fx1と、分割配線部2eの第2の配線2e2との接続部5dとの間においては、第1の配線2f1の残部2f12は、第2の配線2f2の残部2f22の内側に位置する。
Of the innermost divided
最も内側の分割配線部2fのうち、第3の配線2f3と第4の配線2f4は、交差部2fx2を境にして、内外の位置が反転した位置に配置される。すなわち、交差部2fx2と、引き出し線6との接続部5cとの間においては、第3の配線2f3の一部2f31は、第4の配線2f4の一部2f41の外側に位置する。一方、交差部2fx2と、分割配線部2eの第1の配線2e1との接続部5eとの間においては、第3の配線2f3の残部2f32は、第4の配線2f4の残部2f42の内側に位置する。
Of the innermost divided
図2dは第1の配線2f1と第2の配線2f2との交差部2fx1の断面構造を示す。この図に示すように、第2の配線2f2の内側配線2f21の下配線20xを外周側に延長し、その延長部に第2の配線2f2の外側配線2f22の上配線21を接続している。また、第1の配線2f1の内側配線2f12は絶縁層4の表面に形成している。これにより、第1の配線2f1と第2の配線2f2との電気的絶縁を行なっている。交差部交差部2fx2及び交差部2exも同様の断面構造で実現しているが、図示を省略する。
FIG. 2d shows the cross-sectional structure of the intersection 2fx1 between the first wiring 2f1 and the second wiring 2f2. As shown in this figure, the
図2aのような交差部2fx1を有する配線構造では、分割配線部2fにおける第1の配線2f1と第2の配線2f2との直列抵抗は、交差部2fx1の存在により、図1で説明した理由によりほぼ等しくなる。同様に、分割配線部2fにおける第3の配線2f3と第4の配線2f4との直列抵抗も、交差部2fx2の存在により、図1で説明した理由によりほぼ等しくなる。
In the wiring structure having the intersection 2fx1 as shown in FIG. 2a, the series resistance between the first wiring 2f1 and the second wiring 2f2 in the divided
ここで、分割配線部2fにおける、内側の第1の配線2f1と第2の配線2f2をまとめた平均長をL(f12)とし、外側の第3の配線2f3と第4の配線2f4をまとめた平均長をL(f34)とする。第3の配線2f3と第4の配線2f4は、第1の配線2f1と第2の配線2f2の外側にあるため、
L(f12)<L4(f34) …(7)
となる。このように、長さL(f12)と長さL4(f34)との間に差があるため、内側の配線2f1、2f2と外側の配線2f3、2f4との間で直列抵抗の差が生じる。しかしながら、この直列抵抗の差は、内側の配線2f1、2f2と外側の配線2f3、2f4に、それぞれ接続される分割配線部2eの第1の配線2e1と第2の配線2e2の長さをの差を調整することにより、小さくするかまたは無くすることができる。次にこの配線の長さの差の調整について説明する。
Here, the average length of the inner first wiring 2f1 and the second wiring 2f2 in the divided
L (f12) <L4 (f34) ... (7)
Will be. As described above, since there is a difference between the length L (f12) and the length L4 (f34), a difference in series resistance occurs between the inner wirings 2f1 and 2f2 and the outer wirings 2f3 and 2f4. However, this difference in series resistance is the difference in length between the first wiring 2e1 and the second wiring 2e2 of the divided
図2eは、分割配線部2e及び分割配線部2fの配線の長さを説明する図である。図2eにおいて、分割配線部2fの内側の第1の配線2f1及び第2の配線2f2をまとめた各辺の長さc1〜c4は、第1の配線2f1と、第2の配線2f2の間の溝の中心線の長さに設定している。同様に、分割配線部2fの外側の第3の配線2f3及び第4の配線2f4をまとめた各辺の長さd1〜d4は、第3の配線2f3と、第4の配線2f4の間の溝の中心線の長さに設定している。ここで、分割配線部2fの内側の第1の配線2f1及び第2の配線2f2をまとめた長さをL(f12)とする。また、外側の第3の配線2f3及び第4の配線2f4をまとめた長さをL4(f34)とする。
これらの長さL(f12)とL4(f34)はそれぞれ次の式で表わされる。
L(f12)=c1+c2+c3+c4 …(8)
L(f34)=d1+d2+d3+d4 …(9)
FIG. 2e is a diagram for explaining the wiring lengths of the divided
These lengths L (f12) and L4 (f34) are expressed by the following equations, respectively.
L (f12) = c1 + c2 + c3 + c4 ... (8)
L (f34) = d1 + d2 + d3 + d4 ... (9)
一方、分割配線部2eの第1の配線2e1の長さL(2e1)及び第2の配線2e2の長さL(2e2)に関し、各配線2e1及び配線2e2の各辺の長さe1〜e4及び長さf1〜f4は、配線の線幅の中心線の部分の長さに設定する。分割配線部2eの第1の配線2e1の長さL(2e1)及び第2の配線2e2の長さL(2e2)は、次式で表わされる。
L(2e1)=e1+e2+e3+e4 …(10)
L(2e2)=f1+f2+f3+f4 …(11)
そして、
L(f34)−L(f12)≒L(2e2)−L(2e1)…(13)
となるように配線の長さや配線間の溝の間隔を設定している。すなわち、分割配線部2fの第3の配線2f3と第4の配線2f4の平均長と、第1の配線2f1と第2の配線2f2の平均長との差を、分割配線部2eの第1の配線2e1と第2の配線2e2の長さの差で吸収している。
On the other hand, regarding the length L (2e1) of the first wiring 2e1 and the length L (2e2) of the second wiring 2e2 of the divided
L (2e1) = e1 + e2 + e3 + e4 ... (10)
L (2e2) = f1 + f2 + f3 + f4 ... (11)
And
L (f34) -L (f12) ≒ L (2e2) -L (2e1) ... (13)
The length of the wiring and the distance between the grooves are set so as to be. That is, the difference between the average length of the third wiring 2f3 and the fourth wiring 2f4 of the divided
第2の実施形態のように、配線の分割数が異なる分割配線部を複数設け、内側の分割配線部ほど、平面上における配線の分割数を増やすことにより、近接効果を抑制する上で、配線部の位置に適合して、近接効果を好適に抑制することができる。そのため、近接効果抑制上重要となる内側の分割配線部2e及び分割配線部2fにおいて、実質的な直列抵抗の大幅な低減が可能となる。また、分割配線部2e及び分割配線部2fの分割数は、近接効果の影響の度合が小さくなる程少なくすることにより、面積効率の良いパターンを形成することができる。このため、スペース拡大による直列抵抗の増大も緩和される。
As in the second embodiment, a plurality of divided wiring portions having different numbers of divided wirings are provided, and the inner divided wiring portions increase the number of divided wirings on the plane to suppress the proximity effect. The proximity effect can be suitably suppressed according to the position of the portion. Therefore, it is possible to substantially reduce the series resistance in the inner divided
その上、分割配線部2e及び分割配線部2fは、交差部2ex及び交差部2fx1,2fx2において交差させている。このため、分割配線部2eの第1の配線2e1と第2の配線2e2の長さをほぼ等しくし、分割配線部2fの第1の配線2f1と第2の配線2f2との長さをほぼ等しくし、第3の配線2f3と第4の配線2f4との長さをほぼ等しくすることができる。このため、これらの直列抵抗をほぼ等しくすることができる。
Moreover, the divided
また、分割配線部2fの第3の配線2f3と第4の配線2f4の平均長と、分割配線部2fの第1の配線2f1と第2の配線2f2の平均長との差を、分割配線部2eの第1の配線2e1と第2の配線2e2の長さの差で吸収している。このため、分割配線部2fの分割数を4としたことによる、内外配線の長さの差による直列抵抗の差を無くすかあるいは小さくすることができる。
Further, the difference between the average length of the third wiring 2f3 and the fourth wiring 2f4 of the divided
このような理由により、従来のスパイラルインダクタに比較して高いQ値を得ることができる。 For this reason, a higher Q value can be obtained as compared with the conventional spiral inductor.
図2fは、図2bに示した配線部構造の変形例であり、配線部2d、分割配線部2e及び分割配線部2fの下配線20と上配線21との間のほとんどの場所に第2の絶縁層4を設けたものである。ただし図2cに示したように、少なくとも渦巻き配線の内端部が引き出し線6に接続される接続部5cでは分割配線部2fの下配線20と上配線21とが接続される。また、配線部2d及び分割配線部2eは、引き出し線6と交差する部分の近傍において、下配線20と上配線21とが接続される。また、渦巻き配線の他方の端部の引き出し線7においても、配線部2dの下配線20と上配線21とが接続される。
FIG. 2f is a modification of the wiring portion structure shown in FIG. 2b, in which the
図2fに示したように、渦巻き配線を下配線20と上配線21とを絶縁層4を介して分けた構造にすれば、渦巻き配線に流れる電流を下配線20と上配線21とに分流させることができる。このため、表皮効果が緩和され、実質的な電流流路断面積を増加させ、直列抵抗を低減することができる。このため、さらなるQ値の向上が可能となる。
As shown in FIG. 2f, if the spiral wiring has a structure in which the
図2gは図2fに示した配線構造において、分割配線部2fにおける、第1の配線2f1と第2の配線2f2との交差部2fx1の断面構造を示す。この図に示すように、第2の配線2f2の内側配線2f21の下配線20xを外周側に延長し、その延長部に第2の配線2f2の外側配線2f22の上配線21を接続している。また、第1の配線2f1の内側配線2f12は絶縁層4の表面に形成している。これにより、交差部2fx1における第1の配線2f1と第2の配線2f2との電気的絶縁を行なっている。第2の配線2f2の内側配線2f21の上配線21と下配線20xとは、縦配線20yにより接続している。交差部交差部2fx2及び交差部2exも同様の断面構造で実現できる。
FIG. 2g shows the cross-sectional structure of the intersection 2fx1 between the first wiring 2f1 and the second wiring 2f2 in the divided
図3a〜図3fは本発明によるスパイラルインダクタの第3の実施の形態を示す。この実施の形態は、渦巻き配線2Bの最も外側の配線部2gは、絶縁層4を介して積層された複数の配線を有する。この例においては、この配線が、下配線22と上配線23の2本からなる例を示す。下配線22の端部は、上配線23の上配線23の終端部23bと、接続部24において直列に接続される。図3cに示すように、配線部2gにおける上配線23は、最も外側の終端部23b及びその内側の線部23aとが、絶縁層4を介して引き出し線6と交差する。なお、最も外側の配線部2gを構成する配線は、この例のように上下2層のみでなく、3層以上としてもよい。
3a-3f show a third embodiment of the spiral inductor according to the present invention. In this embodiment, the
図3a及び図3bに示すように、渦巻き配線2Bの内側の配線部は、分割配線部2hとして構成されている。すなわち、内側の分割配線部2hは、内側配線2h1と、外側配線2h2とに分割されている。内側配線2h1と外側配線2h2の一端は、引き出し線6との接続部5aで接続される。内側配線2h1と外側配線2h2の他端は、配線部2gの上配線23と接続部25で接続される。なお、分割配線部2hにおける配線の分割数は、2分割ではなく、3分割以上の分割数にしてもよい。
As shown in FIGS. 3a and 3b, the wiring portion inside the
この渦巻き配線2Bの電流ルートは、引き出し線6−接続部5−分割配線部2h(2h1と2h2)−接続部25−配線部2gの上配線23−接続部24−配線部2gの下配線22−引き出し線7の順となる。
The current route of the
図3dに交差部2hxの断面構造を示す。この例においては、第2の配線2h22の下配線20xを外周側に延長し、その延長部に第2の配線2h21の上配線21を接続している。また、第1の配線2h11は絶縁層4の表面に形成している。これにより、交差部2hxにおける第1の配線2h1と第2の配線2h21との電気的絶縁を行なっている。
FIG. 3d shows the cross-sectional structure of the intersection 2hx. In this example, the
この実施の形態のように、外側の配線部2gを複数の配線22と配線23により構成し、これらの配線を直列に接続することにより、より狭いスペースと短い配線長で同じインダクタンスを得ることができ、Q値が向上する。また、この実施の形態においても、分割配線部2hに交差部2hxを設けたので、さらなるQ値の向上が達成できる。
As in this embodiment, the
図3eは、図3bに示した配線部構造の変形例であり、分割配線部2hの下配線20と上配線21との間に絶縁層4を設けたものである。ただし図3cに示したように、少なくとも渦巻き配線2Bの内端部が引き出し線6に接続される接続部5では、分割配線部2hの下配線20と上配線21とが接続される。
FIG. 3e is a modification of the wiring portion structure shown in FIG. 3b, in which the insulating
図3fは交差部2hxの断面構造を示す。この交差部2hxの構造においては、第2の配線2h2の内側配線2h22の下配線20xと、第2の配線2h2の外側配線の上配線21とを、縦配線20yにより接続している。
FIG. 3f shows the cross-sectional structure of the intersection 2hx. In the structure of the intersection 2hx, the
図3eに示したように、分割配線部2hを下配線20と上配線21とを絶縁層4を介して分けた構造にすれば、分割配線部2hに流れる電流を下配線20と上配線21とに分流させることができる。このため、表皮効果が緩和され、実質的な電流流路断面積を増加させ、直列抵抗を低減することができる。このため、さらなるQ値の向上が可能となる。
As shown in FIG. 3e, if the divided
図4は本発明によるQ値の向上を調べるために、比較に用いた本発明の実施例、比較例及び2つの従来例のインダクタにおける巻線パターンを示す図である。図4において、本発明のAの実施例は、最も内側を内外の配線を有する分割配線部2cとし、この分割配線部2cに交差部2xを有するものである。このA実施例は、図1aの実施の形態で示した巻線構造のものである。Bの比較例は、A実施例と同様の分割配線部2cを有するものの、交差部2xを有しないものである。Cの第1従来例は、図7a〜図7cに示した巻線構造のものに相当する。Dの第2従来例は、図10a〜図10cに示した巻線構造のものに相当する。
FIG. 4 is a diagram showing winding patterns in the inductors of the examples, comparative examples, and two conventional examples of the present invention used for comparison in order to investigate the improvement of the Q value by the present invention. In FIG. 4, in the embodiment of A of the present invention, the innermost portion is a divided
図4において、本発明の実施例、比較例及び2つの従来例における基板にはガリウム−砒素基板を用い、巻線は材質を金とした。また巻線のターン数(但し分割配線部の一巻きは1ターンとする。)は3、巻線部全体の幅W1は200μm、最も内側の巻線部の幅W2は100μmとした。また、広幅の配線2a、2b、51a〜51cの幅ta1は25μmとした。また、巻線部の間隔ta2は15μmとした。また、分割配線部2c、57a〜57cにおける配線の幅tb1は10μm、配線間の間隔tb2を5μmとした。また、全配線の厚みは10μmとした。
In FIG. 4, a gallium-arsenide substrate was used as the substrate in the examples, comparative examples, and two conventional examples of the present invention, and the winding was made of gold. The number of turns of the winding (however, one winding of the divided wiring portion is one turn) is 3, the width W1 of the entire winding portion is 200 μm, and the width W2 of the innermost winding portion is 100 μm. Further, the width ta1 of the
図5は図4の各巻線パターンを有するインダクタの周波数に対するQ値の変化を示すグラフである。図5に示すように、移動体通信機器に一般的に用いられるかあるいは使用予定のある周波数帯域である2.0〜5.5GHzにおいて、本発明の実施例(A)による場合、比較例(B)や従来例(C)、(D)に比較して優れたQ値が得られた。 FIG. 5 is a graph showing changes in the Q value with respect to the frequency of the inductor having each winding pattern of FIG. As shown in FIG. 5, in the case of 2.0 to 5.5 GHz, which is a frequency band generally used or planned to be used in mobile communication equipment, in the case of the example (A) of the present invention, a comparative example ( An excellent Q value was obtained as compared with B) and the conventional examples (C) and (D).
図6は本発明によるスパイラルインダクタ9を用いて構成されたパッシブ集積回路の一実施の形態を示す平面図である。図6において、スパイラルインダクタの巻線は本発明の構造を有する。すなわち、スパイラルインダクタ9の内側配線は、第1の配線90aと第2の配線90bとからなる分割配線部90により構成される。第1の配線90aと第2の配線90bは、交差部90xにおいて、絶縁層を介して交差する。図6のパッシブ集積回路としてのフィルタ12は、スパイラルインダクタ9、スパイラルインダクタ9X、キャパシタ10及びキャパシタ10Xを備える。スパイラルインダクタ9の一端は、「メタル・絶縁体・メタル構造」(MIM構造)を備えたキャパシタ(MIMキャパシタ)10と接続線11aを介して接続される。このスパイラルインダクタ9の他端は、他のMIMキャパシタ10Xと接続線11bを介して接続される。スパイラルインダクタ9Xの一端はキャパシタ10と接続線11cを介して接続される。スパイラルインダクタ9Xの他端はキャパシタ10Xと接続線11dを介して接続される。
FIG. 6 is a plan view showing an embodiment of a passive integrated circuit configured by using the
このように、本発明のパッシブ集積回路は、本発明のスパイラルインダクタ9を1個以上備えると共に、キャパシタ10を含んで構成される。このように、本発明のQ値の高いスパイラルインダクタ9を含むことにより、低い挿入損失のパッシブ集積回路を実現することができる。図示例のように、本発明のスパイラルインダクタ9を用いたフィルタ12であれば低い挿入損失と急峻な阻止域特性を実現することができる。パッシブ集積回路としては、フィルタ以外にも、バラン(平衡・不平衡変換)、ダイプレクサ(高周波域と低周波域の信号分離)、インピーダンスマッチング、等の機能の特性向上に有効に用いることができる。
As described above, the passive integrated circuit of the present invention includes one or
以上、本発明についての説明を行なったが、本発明を実施する場合、上述した例に限らず、本発明の要旨を逸脱しない範囲において、種々の変更、付加が可能である。 Although the present invention has been described above, when the present invention is carried out, various modifications and additions can be made without deviating from the gist of the present invention, not limited to the above-mentioned examples.
1 基板
2、2A、2B 渦巻き配線
2a、2b、2d、2g 配線部
2c、2e、2f、2h 分割配線部
2c1、2c2、2e1、2e2、2f1〜2f4 配線
3 第1の絶縁層
4 第2の絶縁層
9、9X スパイラルインダクタ
10、10X キャパシタ
12 フィルタ
1
Claims (5)
前記渦巻き配線の一部に分割配線部を有し、
前記分割配線部は、平面視において配線が複数に分割され、かつ分割された配線どうしが並列接続された構造を有し、
前記分割配線部は、前記渦巻き配線の内側に配置されており、
前記分割配線部は、配線の途中において、分割配線部に含まれる内周側の配線が外周側の配線となり、外周側の配線が内周側の配線になるように、内外の配線が絶縁層を介して交差状に配置されている、スパイラルインダクタ。 A spiral inductor in which spiral wiring is arranged on a board.
A split wiring portion is provided as a part of the spiral wiring.
The divided wiring portion has a structure in which wiring is divided into a plurality of parts in a plan view and the divided wirings are connected in parallel.
The divided wiring portion is arranged inside the spiral wiring, and is arranged inside the spiral wiring.
In the divided wiring portion, the inner and outer wiring is an insulating layer so that the wiring on the inner peripheral side included in the divided wiring portion becomes the wiring on the outer peripheral side and the wiring on the outer peripheral side becomes the wiring on the inner peripheral side in the middle of wiring. Spiral inductors that are arranged in a crossover manner through the wiring.
前記渦巻き配線の最も内側の部分のみに前記分割配線部が配置されている、スパイラルインダクタ。 In the spiral inductor according to claim 1,
A spiral inductor in which the divided wiring portion is arranged only in the innermost portion of the spiral wiring.
前記渦巻き配線は、平面視において分割数が異なる複数の分割配線部を有し、
前記複数の分割配線部のうち、内側の分割配線部ほど分割数が多い、スパイラルインダクタ。 In the spiral inductor according to claim 1,
The spiral wiring has a plurality of divided wiring portions having different numbers of divisions in a plan view.
A spiral inductor in which the inner divided wiring portion has a larger number of divisions among the plurality of divided wiring portions.
前記渦巻き配線のうち、最も外側の配線部は、絶縁層を介して積層された複数の配線を有し、
前記積層された複数の配線が、互いに直列に接続されている、スパイラルインダクタ。 In the spiral inductor according to claim 1,
The outermost wiring portion of the spiral wiring has a plurality of wirings laminated via an insulating layer.
A spiral inductor in which the plurality of stacked wires are connected in series with each other.
メタル・絶縁体・メタル構造のキャパシタを含んで構成されている、パッシブ集積回路。 In addition to including one or more spiral inductors according to any one of claims 1 to 4,
A passive integrated circuit that includes a metal, an insulator, and a capacitor with a metal structure.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019229218A JP7430376B2 (en) | 2019-12-19 | 2019-12-19 | Spiral inductors and passive integrated circuits |
CN202011503658.6A CN113013332A (en) | 2019-12-19 | 2020-12-18 | Spiral inductor and passive integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019229218A JP7430376B2 (en) | 2019-12-19 | 2019-12-19 | Spiral inductors and passive integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021097188A true JP2021097188A (en) | 2021-06-24 |
JP7430376B2 JP7430376B2 (en) | 2024-02-13 |
Family
ID=76383454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019229218A Active JP7430376B2 (en) | 2019-12-19 | 2019-12-19 | Spiral inductors and passive integrated circuits |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7430376B2 (en) |
CN (1) | CN113013332A (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11261008A (en) * | 1998-03-11 | 1999-09-24 | Fujitsu Ltd | Inductance element formed on semiconductor substrate |
JP2002141473A (en) * | 2000-11-06 | 2002-05-17 | Matsushita Electric Ind Co Ltd | Semiconductor device |
WO2003005381A1 (en) * | 2001-07-06 | 2003-01-16 | Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung, E.V. | Conductive structure with improved alternating current characteristics |
JP2004047849A (en) * | 2002-07-15 | 2004-02-12 | Jfe Steel Kk | Planar magnetic element |
WO2012039045A1 (en) * | 2010-09-22 | 2012-03-29 | パイオニア株式会社 | Contactless power transmission coil |
WO2014199887A1 (en) * | 2013-06-14 | 2014-12-18 | 株式会社村田製作所 | Flexible inductor mounting structure and electronic device |
-
2019
- 2019-12-19 JP JP2019229218A patent/JP7430376B2/en active Active
-
2020
- 2020-12-18 CN CN202011503658.6A patent/CN113013332A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11261008A (en) * | 1998-03-11 | 1999-09-24 | Fujitsu Ltd | Inductance element formed on semiconductor substrate |
JP2002141473A (en) * | 2000-11-06 | 2002-05-17 | Matsushita Electric Ind Co Ltd | Semiconductor device |
WO2003005381A1 (en) * | 2001-07-06 | 2003-01-16 | Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung, E.V. | Conductive structure with improved alternating current characteristics |
JP2004047849A (en) * | 2002-07-15 | 2004-02-12 | Jfe Steel Kk | Planar magnetic element |
WO2012039045A1 (en) * | 2010-09-22 | 2012-03-29 | パイオニア株式会社 | Contactless power transmission coil |
WO2014199887A1 (en) * | 2013-06-14 | 2014-12-18 | 株式会社村田製作所 | Flexible inductor mounting structure and electronic device |
Also Published As
Publication number | Publication date |
---|---|
CN113013332A (en) | 2021-06-22 |
JP7430376B2 (en) | 2024-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9305697B2 (en) | Integrated transformer | |
US10374571B2 (en) | Balun structure | |
US11373795B2 (en) | Transformer device | |
KR100349419B1 (en) | Dual-layer spiral inductor | |
US7312685B1 (en) | Symmetrical inductor | |
US9330832B2 (en) | Integrated transformer balun with enhanced common-mode rejection for radio frequency, microwave, and millimeter-wave integrated circuits | |
US9773606B2 (en) | Integrated stacked transformer | |
KR20120125669A (en) | Stacked dual inductor structure | |
WO2004070746A1 (en) | Spiral inductor and transformer | |
WO2012132179A1 (en) | Variable inductor and semiconductor device using same | |
US11250985B2 (en) | Semiconductor element | |
JP6582463B2 (en) | Wire wound chip transformer and distributor | |
US11367773B2 (en) | On-chip inductor structure | |
JP2022094391A (en) | Chip type electronic component | |
JP7430376B2 (en) | Spiral inductors and passive integrated circuits | |
JP2006066769A (en) | Inductor and its manufacturing method | |
US10950381B2 (en) | Surface-mounted LC device | |
US20150340423A1 (en) | Semiconductor device having inductor | |
KR20070060615A (en) | High performance integrated inductor | |
CN111684649B (en) | Directional coupler | |
JP5374808B2 (en) | Variable passive device and semiconductor device using the same | |
JP2005236033A (en) | Semiconductor device | |
TWI803105B (en) | Semiconductor device and inductor device | |
JPH0513682A (en) | Semiconductor device | |
TW201431044A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7430376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |