JP2021090308A

JP2021090308A - チャージポンプ回路、半導体装置、電源管理回路

Info

Publication number: JP2021090308A
Application number: JP2019220371A
Authority: JP
Inventors: 清志近藤; Kiyoshi Kondo
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2019-12-05
Filing date: 2019-12-05
Publication date: 2021-06-10
Anticipated expiration: 2039-12-05
Also published as: JP7304279B2

Abstract

【課題】出力電圧のオーバーシュート量を抑制し、および／または消費電力を削減したチャージポンプ回路を提供する。【解決手段】チャージポンプ回路１００の出力端子ＣＰＯＵＴには、可変の負荷２が接続される。チャージポンプ回路１００は、フライングキャパシタＣＦと、補助キャパシタＣＡＵＸを備える。チャージポンプ回路１００は、第１モードと第２モードが切り替え可能となっており、補助キャパシタＣＡＵＸは、第１モードにおいて出力端子ＣＰＯＵＴと接地の間に接続され、第２モードにおいてフライングキャパシタＣＦと並列に接続される。【選択図】図１

Description

本発明は、チャージポンプ回路に関する。

電源電圧より高い電圧が必要とされる場合に、チャージポンプ回路が使用される。チャージポンプ回路は、フライングキャパシタと出力キャパシタを含み、入力電圧によってフライングキャパシタを充電し、そのフライングキャパシタに蓄えた電荷を出力キャパシタに転送する動作を繰り返すことにより、入力電圧を昇圧する。

特開２０１１−０６６７５０号公報

本発明者は、チャージポンプ回路の出力に、可変の容量性負荷が接続されるケースについて検討し、以下の課題を認識するに至った。

容量性負荷が小さい状況を想定して、フライングキャパシタを小さく設計すると、容量性負荷が大きくなったときに、一定の出力電圧レベルを維持するために、多くのスイッチング回数を必要とし、消費電力が増大する。

一方、容量性負荷が大きい状況を想定して、フライングキャパシタを大きく設計すると、容量性負荷が小さいときに、１回のスイッチング当たりの出力電圧の上昇幅が大きくなり、したがって、出力電圧のオーバーシュート量が大きくなる。

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、出力電圧のオーバーシュート量を抑制し、および／または消費電力を削減したチャージポンプ回路の提供にある。

本発明のある態様は、チャージポンプ回路に関する。チャージポンプ回路は、可変負荷が接続される出力端子と、フライングキャパシタと、第１モードにおいて出力端子と接地の間に接続され、第２モードにおいて、フライングキャパシタと並列に接続される補助キャパシタと、を備える。

本発明の別の態様は、半導体装置である。この半導体装置は、入力電圧を昇圧するチャージポンプ回路と、外付けの負荷が接続される出力ピンと、チャージポンプ回路の出力端子と出力ピンの間に設けられる起動回路と、起動回路と並列に設けられるバイパススイッチと、を備える。チャージポンプ回路は、フライングキャパシタと、第１モードにおいて出力端子と接地間に接続され、第２モードにおいて、フライングキャパシタと並列に接続される補助キャパシタと、チャージポンプ回路の出力電圧をその目標レベルに応じたしきい値電圧と比較するヒステリシスコンパレータと、ヒステリシスコンパレータの出力に応じて、動作、停止が制御されるオシレータと、を備える。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、チャージポンプ回路の出力電圧のオーバーシュート量を抑制し、および／または、消費電力を削減できる。

実施の形態に係るチャージポンプ回路のブロック図である。チャージポンプ回路の具体的な構成例を示す回路図である。図２のチャージポンプ回路の動作波形図である。図４（ａ）、（ｂ）は、比較技術１および実施の形態の出力電圧ＶＣＰの波形図である。図５（ａ）、（ｂ）は、比較技術２および実施の形態の出力電圧ＶＣＰの波形図である。図２のチャージポンプ回路を備える半導体装置の回路図である。起動回路の構成例を示す回路図である。図６の半導体装置の動作波形図（シミュレーション結果）である。実施の形態に係る電源管理回路のブロック図である。変形例に係る起動回路の回路図である。変形例２に係る半導体装置の周辺回路を示す図である。

（実施の形態の概要）
本明細書に開示される一実施の形態は、チャージポンプ回路に関する。チャージポンプ回路は、可変負荷が接続される出力端子と、フライングキャパシタと、第１モードにおいて出力端子と接地の間に接続され、第２モードにおいてフライングキャパシタと並列に接続される補助キャパシタと、を備える。

この構成において、第２モードでは、フライングキャパシタに補助キャパシタが接続されるため、フライングキャパシタの実効的な容量値が第１モードより大きくなる。可変負荷の状態に応じて、第１モードと第２モードを選択することにより、出力電圧のオーバーシュート量を抑制し、また消費電力を削減できる。

可変負荷は、可変の容量性負荷であってもよい。第１モードと第２モードは、可変負荷の容量に応じて選択してもよい。負荷容量が小さい状態では、第１モードを選択することで、出力電圧のオーバーシュート量を抑制できる。負荷容量が大きい状態では、第２モードを選択することで、１回のスイッチング当たりで負荷容量に転送する電荷量を増やせるため、出力電圧レベルを維持するのに要するスイッチング周波数、ひいては消費電力を下げることができる。

第１モードと第２モードは、可変負荷に流れる電流に応じて選択してもよい。たとえば可変負荷の軽負荷状態では、第１モードを選択し、可変負荷の重負荷状態では、第２モードを選択してもよい。

チャージポンプ回路は、出力端子と接地の間に固定的に接続される出力キャパシタをさらに備えてもよい。出力キャパシタを設けることにより、容量性負荷が非接続となった場合に、出力電圧が過電圧となるのを防止できる。

補助キャパシタの容量値は、出力キャパシタの容量値より大きくてもよい。

チャージポンプ回路は、出力端子の電圧をしきい値電圧と比較するヒステリシスコンパレータを含み、ヒステリシスコンパレータの出力に応じて間欠動作してもよい。軽負荷あるいは無負荷状態では、動作期間において、出力電圧が上昇し、停止期間において、出力電圧が低下する動作が繰り返される。第２モードを選択すると、実効的なフライングキャパシタの容量が増えるため、動作期間における出力電圧の上昇幅を大きくすることができる。したがって、動作期間に続く休止期間の長さを長くすることができ、消費電力を削減できる。

しきい値電圧は、第１モードと第２モードとで異なってもよい。ヒステリシスコンパレータを無視できない応答遅延を有するところ、第１モードと第２モードで同じしきい値電圧を設定すると、第１モードと第２モードで、チャージポンプ回路の出力電圧のリップルの変動範囲が揃わなくなる場合がある。この場合に、モードごとにヒステリシスコンパレータのしきい値を個別に設定することにより、チャージポンプ回路の出力電圧のピーク電圧、ボトム電圧あるいはリップルの中心電圧を揃えることが可能となる。

チャージポンプ回路のクロック周波数は、第１モードと第２モードとで異なってもよい。第１モードで動作する期間と第２モードで動作する期間とで、クロック周波数を個別に設定することで、チャージポンプ回路の電流供給量（負荷容量）を、各モードの負荷の状態に応じて最適化できる。

本明細書に開示される一実施の形態は、半導体装置である。この半導体装置は、入力電圧を昇圧するチャージポンプ回路と、外付けの負荷が接続される出力ピンと、チャージポンプ回路の出力端子と出力ピンの間に設けられる起動回路と、起動回路と並列に設けられるバイパススイッチと、出力ピンの電圧を所定の設定電圧と比較し、出力ピンの電圧の方が低いときに、バイパススイッチをオフし、出力ピンの電圧の方が高いときに、バイパススイッチをオフする判定回路と、を備える。チャージポンプ回路は、フライングキャパシタと、第１モードにおいて出力端子と接地間に接続され、第２モードにおいて、フライングキャパシタと並列に接続される補助キャパシタと、チャージポンプ回路の出力電圧をその目標レベルに応じたしきい値電圧と比較するヒステリシスコンパレータと、ヒステリシスコンパレータの出力に応じて、動作、停止が制御されるオシレータと、を備える。

チャージポンプ回路の出力端子から見た負荷インピーダンスは、バイパススイッチのオン、オフに応じて不連続に変化する。そこでチャージポンプ回路から見える負荷インピーダンスに応じて、モードを動的に制御することにより、チャージポンプ回路の出力電圧のオーバーシュート量を抑制し、また消費電力を削減できる。

チャージポンプ回路は、出力端子と接地の間に固定的に接続される出力キャパシタをさらに備えてもよい。出力キャパシタを設けることにより、出力ピンから負荷が外れたときに、チャージポンプ回路の出力電圧が過電圧となるのを防止できる。

バイパススイッチがオフのとき、チャージポンプ回路の出力端子からは、負荷は見えないため、負荷容量は小さくなり、バイパススイッチがオンとなると、チャージポンプ回路の出力端子から負荷が見えるため、負荷容量が大きくなる。そこで第１モードおよび第２モードは、バイパススイッチのオン、オフと連動して切り替えられてもよい。

第１モードにおけるチャージポンプ回路のクロック周波数は、第２モードのクロック周波数よりも高くてもよい。第１モードのクロック周波数は、起動回路が負荷に供給する電流量に応じて定めればよく、第２モードのクロック周波数は、負荷に供給される電圧を一定レベルに保てるように定めればよい。

しきい値電圧は、バイパススイッチのオン、オフと連動して変化してもよい。ヒステリシスコンパレータを無視できない応答遅延を有するところ、第１モードと第２モードで同じしきい値電圧を設定すると、第１モードと第２モードで、チャージポンプ回路の出力電圧のリップルの変動範囲が揃わなくなる場合がある。この場合に、モードごとにヒステリシスコンパレータのしきい値を個別に設定することにより、チャージポンプ回路の出力電圧のピーク電圧同士、ボトム電圧同士あるいはリップルの中心電圧同士を揃えることが可能となる。

起動回路は、前記負荷に定電流を供給する定電流回路を含んでもよい。起動回路は、抵抗素子を含んでもよい。

負荷はＭＯＳトランジスタであるロードスイッチであり、出力ピンにはＭＯＳトランジスタのゲートが接続されてもよい。チャージポンプ回路は、ロードスイッチがオンすべき期間においてアクティブとなってもよい。

半導体装置は電源管理回路であり、ロードスイッチの一端に電圧を供給するＤＣ／ＤＣコンバータをさらに備えてもよい。

（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは抵抗値、容量値を表すものとする。

図１は、実施の形態に係るチャージポンプ回路１００のブロック図である。チャージポンプ回路１００は、入力端子ＣＰＩＮ、出力端子ＣＰＯＵＴを有する。入力端子ＣＰＩＮには、入力電圧Ｖ_ＳＹＳが入力される。出力端子ＣＰＯＵＴには、容量性の負荷２が接続される。この負荷２の容量Ｃ_ＬＯＡＤは可変であるとする。

チャージポンプ回路１００は、入力電圧Ｖ_ＳＹＳを昇圧し、所定の電圧レベルＶ_ＣＰ（_ＲＥＦ）に安定化された出力電圧Ｖ_ＣＰを出力端子ＣＰＯＵＴから出力する。チャージポンプ回路１００の昇圧比αは限定されず、１．５倍、２倍、３倍、４倍などであり、フライングキャパシタＣ_Ｆの個数は昇圧比に応じて定まる。

目標電圧レベルＶ_{ＣＰ（ＲＥＦ）}と、入力電圧Ｖ_ＳＹＳとの間には、以下の関係式が成り立っており、チャージポンプ回路１００は、出力電圧Ｖ_ＣＰを目標レベルＶ_{ＣＰ（ＲＥＦ）}に維持するために、間欠動作を行う。
Ｖ_{ＣＰ（ＲＥＦ）}＜Ｖ_ＳＹＳ×α

チャージポンプ回路１００は、フライングキャパシタＣ_Ｆ、補助キャパシタＣ_ＡＵＸ、出力キャパシタＣ_ＯＵＴおよびチャージポンプコア１１０を備える。チャージポンプコア１１０は、オシレータや、複数のスイッチ、出力電圧Ｖ_ＣＰを安定化するための回路などを含みうる。

チャージポンプ回路１００は、第１モードと第２モードで動作可能である。補助キャパシタＣ_ＡＵＸは、第１モードにおいて出力端子ＣＰＯＵＴと接地の間に接続され、第２モードにおいて、フライングキャパシタＣ_Ｆと並列に接続される。第２モードにおけるフライングキャパシタの実効的な容量は、
Ｃ_{Ｆ（ＥＦＦ）}＝Ｃ_Ｆ＋Ｃ_ＡＵＸ
となる。

たとえば補助キャパシタＣ_ＡＵＸの両端に、セレクタＳＥＬ１，ＳＥＬ２を設け、第１モードと第２モードを切り替えるようにしてもよい。セレクタＳＥＬ１，ＳＥＬ２に替えて、スイッチを利用してもよい。

本実施の形態において、第１モードおよび第２モードの切りかえは、負荷２の容量と連動して選択される。具体的には、負荷２の容量が小さいときには第１モードを、負荷２の容量が大きいときには第２モードを選択してもよい。モード制御の方法は特に限定されない。たとえばチャージポンプ回路１００は、負荷２からモードを指定する制御信号を受信してもよい。あるいはチャージポンプ回路１００が負荷２の状態を監視し、監視結果にもとづいてモードを制御してもよい。

図２は、チャージポンプ回路１００の具体的な構成例を示す回路図である。図２のチャージポンプ回路１００の昇圧比αは２であり、１個のフライングキャパシタＣ_Ｆ、１個の出力キャパシタＣ_ＯＵＴ、補助キャパシタＣ_ＡＵＸに加えて、４個のスイッチ（トランジスタ）Ｍ１〜Ｍ４、コントローラ１１２、オシレータ１１４、ヒステリシスコンパレータ１１６、抵抗Ｒ１１，Ｒ１２を含む。チャージポンプ回路１００の構成要素のうち、キャパシタを除く部分が、図１のチャージポンプコア１１０に相当する。

４個のスイッチＭ１〜Ｍ４とキャパシタＣ_Ｆ，Ｃ_ＯＵＴの接続関係（トポロジー）は、一般的な２倍昇圧のチャージポンプのそれと同様である。

オシレータ１１４は、停止信号ＳＴＯＰがネゲート（ロー）である期間、クロック信号ＣＬＫを生成する。停止信号ＳＴＯＰがアサート（ハイ）である期間、オシレータ１１４はクロック信号ＣＬＫの生成を停止する。コントローラ１１２は、クロック信号ＣＬＫと同期して、スイッチＭ１、Ｍ４がオン、Ｍ２，Ｍ３がオフである第１状態φ１と、スイッチＭ１、Ｍ４がオフ、Ｍ２，Ｍ３がオンである第１状態φ２と、を交互に繰り返す。チャージポンプ回路１００は、停止信号ＳＴＯＰに応じて、停止と動作を交互に繰り返す間欠モードで動作する。

抵抗Ｒ１１，Ｒ１２は、出力電圧Ｖ_ＣＰを分圧する。ヒステリシスコンパレータ１１６は、分圧後の出力電圧（検出電圧）Ｖ_ＣＰ’を、目標電圧Ｖ_{ＣＰ（ＲＥＦ）}にもとづくしきい値電圧Ｖ_ＴＨ’と比較し、比較結果に応じた停止信号ＳＴＯＰを出力する。具体的には停止信号ＳＴＯＰは、出力電圧Ｖ_ＣＰが上側しきい値電圧Ｖ_ＴＨＨを超えるとアサート（ハイ）され、出力電圧Ｖ_ＣＰが下側しきい値電圧Ｖ_ＴＨＬを下回るとネゲート（ロー）される。

補助キャパシタＣ_ＡＵＸの容量値は、出力キャパシタＣ_ＯＵＴの容量値より大きいことが好ましい。たとえば、Ｃ_Ｆ＝８ｐＦ、Ｃ_ＡＵＸ＝４０ｐＦ、Ｃ_ＯＵＴ＝１０ｐＦ、負荷容量Ｃ_ＬＯＡＤは数百ｐＦであってもよい。

以上がチャージポンプ回路１００の基本構成である。続いてその動作を説明する。

図３は、図２のチャージポンプ回路１００の動作波形図である。起動時刻ｔ_０より前、出力電圧Ｖ_ＣＰは０Ｖである。起動直後、負荷２の容量Ｃ_ＬＯＡＤは相対的に小さい第１値Ｃ_１となっている。チャージポンプ回路１００は第１モードにセットされ、補助キャパシタＣ_ＡＵＸは出力キャパシタＣ_ＯＵＴと並列に接続される。

チャージポンプ回路１００の出力電圧Ｖ_ＣＰが、目標電圧Ｖ_{ＣＰ（ＲＥＦ）}付近まで増大すると、チャージポンプ回路１００は間欠動作を開始する。

時刻ｔ_１に、負荷容量Ｃ_ＬＯＡＤが第２値Ｃ_２に増大する。これにより、チャージポンプ回路１００は第２モードにセットされ、補助キャパシタＣ_ＡＵＸはフライングキャパシタＣ_Ｆと並列に接続される。

以上がチャージポンプ回路１００の動作である。続いてその第１利点を、比較技術１と対比しながら説明する。図４（ａ）、（ｂ）は、比較技術１および実施の形態の出力電圧Ｖ_ＣＰの波形図である。

（比較技術１）
図４（ａ）を参照する。比較技術１では、フライングキャパシタＣ_Ｆが固定的に大きく設計されている。この場合、負荷容量Ｃ_ＬＯＡＤが小さい状態において、チャージポンプ回路１００の１回のスイッチング当たりの、出力電圧Ｖ_ＣＰの増加幅が大きくなる。そうすると、出力電圧Ｖ_ＣＰは、上側しきい値Ｖ_ＴＨＨを大きく超えることとなり、負荷に過電圧が印加される。特に、コンパレータは遅延をもっているため、出力電圧Ｖ_ＣＰが上側しきい値Ｖ_ＴＨＨを超えた後も、チャージポンプ回路１００は直ちに停止せず、１回あるいは複数回、余計にスイッチングした後に、停止する。この余計なスイッチングによっても、出力電圧Ｖ_ＣＰはさらに跳ね上がり、オーバーシュート量Ｖ_ＯＳが大きくなる。

図４（ｂ）を参照する。本実施の形態では、負荷容量Ｃ_ＬＯＡＤが小さい状態では、第１モードを選択して実効的なフライングキャパシタの容量Ｃ_{Ｆ（ＥＦＦ）}を小さくすることにより、１回のスイッチング当たりの出力電圧Ｖ_ＣＰの増加幅を小さく抑えている。これにより、出力電圧Ｖ_ＣＰのオーバーシュート量Ｖ_ＯＳを抑制し、過電圧を防止できる。

チャージポンプ回路１００の第２の利点を、比較技術２と対比しながら説明する。図５（ａ）、（ｂ）は、比較技術２および実施の形態の出力電圧Ｖ_ＣＰの波形図である。

（比較技術２）
図５（ａ）を参照する。比較技術２では、フライングキャパシタＣ_Ｆが固定的に小さく設計されている。間欠動作の動作期間中には、チャージポンプ回路１００は、その出力電圧Ｖ_ＣＰを、ヒステリシス幅ΔＶだけ増加させる必要がある。フライングキャパシタＣ_Ｆが小さいと、負荷容量Ｃ_ＬＯＡＤが大きい状態において、１回のスイッチング当たりの出力電圧Ｖ_ＣＰの増加幅が小さくなるため、出力電圧Ｖ_ＣＰをΔＶ変化させるのに必要なスイッチング回数が多くなり、チャージポンプ回路１００の消費電力が大きくなる。

図５（ｂ）を参照する。本実施の形態では、負荷容量Ｃ_ＬＯＡＤが大きい状態では、第２モードを選択して実効的なフライングキャパシタの容量Ｃ_{Ｆ（ＥＦＦ）}を大きくすることにより、１回のスイッチング当たりの出力電圧Ｖ_ＣＰの増加幅が小さくなるのを防止できる。そのため間欠動作中に、出力電圧Ｖ_ＣＰをΔＶ変化させるのに必要なスイッチング回数を比較技術２に比べて減らすことができ、チャージポンプ回路１００の消費電力を削減できる。

続いて、チャージポンプ回路１００の具体的な用途を説明する。図６は、図２のチャージポンプ回路１００を備える半導体装置２００の回路図である。

半導体装置２００の出力ピンＬＳＤＲＶには、外付けの負荷であるロードスイッチ４が接続される。ロードスイッチ４はＭＯＳトランジスタであり、そのドレインに入力電圧Ｖ_ＩＮが印加され、そのソースが、平滑用キャパシタ８およびシステム負荷６と接続され、そのゲートがＬＳＤＲＶピンと接続されている。半導体装置２００は、ロードスイッチ４の駆動回路であり、イネーブル信号ＬＳ＿ＥＮがアサート（たとえばハイ）されると、ＬＳＤＲＶピン、すなわちロードスイッチ４のゲート電圧をハイとすることにより、ロードスイッチ４をオン状態とし、システム負荷６に対して電圧Ｖ_ＯＵＴを供給する。また半導体装置２００は、イネーブル信号ＬＳ＿ＥＮがネゲート（たとえばロー）されると、ＬＳＤＲＶピン、すなわちロードスイッチ４のゲート電圧をローとすることにより、ロードスイッチ４をオフ状態とし、システム負荷６に対する電圧Ｖ_ＯＵＴの供給を遮断する。

半導体装置２００は、上述のチャージポンプ回路１００に加えて、起動回路２１０およびバイパススイッチ２３０、判定回路２４０を備え、ひとつの半導体基板に集積化されている。起動回路２１０、バイパススイッチ２３０およびロードスイッチ４が、図１におけるチャージポンプ回路１００の負荷２に相当する。

ロードスイッチ４のゲート容量Ｃ_Ｇは、数百〜数千ｐＦと非常に大きい。したがってチャージポンプ回路１００の出力ＣＰＯＵＴをロードスイッチ４のゲートに直結した状態で、チャージポンプ回路１００を起動すると、ロードスイッチ４のゲート容量に突入電流が流れる。突入電流を防止するために、チャージポンプ回路１００の出力端子ＣＰＯＵＴと出力ピンＯＵＴの間に起動回路２１０が設けられる。バイパススイッチ２３０は、起動回路２１０と並列に設けられる。起動回路２１０は、バイパススイッチ２３０がオフの状態においてアクティブとなり、ロードスイッチ４のゲート容量Ｃ_Ｇを一定の電流で充電し、ＬＳＤＲＶピンの電圧を上昇させる。起動回路２１０によるゲート容量Ｃ_Ｇの充電速度に応じて、ロードスイッチ４のターンオンの速度、すなわち出力電圧Ｖ_ＯＵＴの上昇の傾きが設定される。

判定回路２４０は、ＬＳＤＲＶピンの駆動電圧Ｖ_ＤＲＶにもとづいて、バイパススイッチ２３０のオン、オフを制御する。具体的には、ＬＳＤＲＶピンの電圧Ｖ_ＤＲＶが、抵抗Ｒ２１，Ｒ２２により分圧され、判定回路２４０において設定電圧Ｖ_ＳＥＴと比較される。判定回路２４０は、駆動電圧Ｖ_ＤＲＶが所定電圧レベル（たとえば４．９５Ｖ）より低い状態では、バイパススイッチ２３０をオフし、所定電圧レベルを超えると、バイパススイッチ２３０をオンする。

バイパススイッチ２３０がオンのとき、チャージポンプ回路１００の出力端子ＣＰＯＵＴからは、ロードスイッチ４のゲート容量Ｃ_Ｇが見えるため、チャージポンプ回路１００の負荷容量Ｃ_ＬＯＡＤが大きくなる。バイパススイッチ２３０がオフとなると、チャージポンプ回路１００の出力端子ＣＰＯＵＴからは、ロードスイッチ４のゲート容量Ｃ_Ｇが見えなくなるため、チャージポンプ回路１００の負荷容量Ｃ_ＬＯＡＤは小さくなる。つまり、チャージポンプ回路１００の負荷容量Ｃ_ＬＯＡＤはバイパススイッチ２３０のオン、オフと連動して変化する。そこでチャージポンプ回路１００の動作モードは、判定回路２４０によって、バイパススイッチ２３０と連動して制御される。

判定回路２４０が生成するモード制御信号ＭＯＤＥは、セレクタＳＥＬ１，ＳＥＬ２に供給される。またモード制御信号ＭＯＤＥは、オシレータ１１４にも供給されている。オシレータ１１４の発振周波数は、モード制御信号ＭＯＤＥに応じて変化する。具体的には、第１モードでは発振周波数が高くなり（第１周波数ｆ_１という）、第２モードでは発振周波数が低くなる（第２周波数ｆ_２という）。第１周波数ｆ_１は、起動回路２１０がロードスイッチ４のゲート容量Ｃ_Ｇに供給する電流量に応じて定めればよい。第２周波数ｆ_２は、ロードスイッチ４のゲート容量Ｃ_Ｇの充電が完了した後に、駆動電圧Ｖ_ＤＲＶを一定レベルに保てるように定めればよい。たとえば第１周波数ｆ_１は数ＭＨｚ、第２周波数ｆ_２は数百ｋＨｚのオーダーである。

モード制御信号ＭＯＤＥは、ヒステリシスコンパレータ１１６にも供給されている。ヒステリシスコンパレータ１１６のしきい値電圧Ｖ_ＴＨ’は、モード制御信号ＭＯＤＥに応じて異なる値をとってもよい。具体的には、第１モードにおけるしきい値電圧Ｖ_ＴＨ１’は、第２モードにおけるしきい値電圧Ｖ_ＴＨ２’より低く定めるとよい。第１モードでは、スイッチング周波数ｆ_１が高いため、ヒステリシスコンパレータ１１６の応答遅れの間のスイッチング回数が多くなり、したがって、オーバーシュート量が大きくなる。そこで、このオーバーシュート量を見越して、しきい値電圧Ｖ_ＴＨ１’を低くしておくことにより、第１モードと第２モードとで、チャージポンプ回路１００の出力電圧Ｖ_ＣＰのピーク電圧を揃えることが可能となる。たとえば、第１モードのしきい値電圧Ｖ_ＴＨ１’は５．１５Ｖ、第２モードのしきい値電圧Ｖ_ＴＨ２’は５．４５Ｖに設定される。

図７は、起動回路２１０の構成例を示す回路図である。起動回路２１０は、定電流回路であり、定電流源２１２およびカレントミラー回路２１４を含む。カレントミラー回路２１４は、定電流源２１２が発生する基準電流Ｉｃを定数倍して起動電流Ｉ_{ＳＴＡＲＴ}を生成し、ＬＳＤＲＶピンに供給する。

以上が半導体装置２００の構成である。続いてその動作を説明する。図８は、図６の半導体装置２００の動作波形図（シミュレーション結果）である。Ｖ_ＳＹＳ＝３．３Ｖ、Ｖ_ＩＮ＝１．８Ｖ、Ｃ_Ｇ＝１μＦとしている。時刻ｔ_０にロードスイッチ４のターンオンが指示されると、チャージポンプ回路１００の動作が開始する。起動直後は第１モードであり、第１周波数ｆ_１で動作する。起動直後は、バイパススイッチ２３０はオフであり、起動回路２１０がアクティブとなり、ロードスイッチ４のゲート容量Ｃ_Ｇが起動電流Ｉ_{ＳＴＡＲＴ}によって充電され、駆動電圧Ｖ_ＤＲＶが一定の傾きで上昇していく。駆動電圧Ｖ_ＤＲＶが上昇すると、ロードスイッチ４がターンオンし、Ｖ_ＯＵＴ＝Ｖ_ＩＮとなる。

時刻ｔ_１に、駆動電圧Ｖ_ＤＲＶが設定電圧（４．９５Ｖ）に達すると、バイパススイッチ２３０がオンとなり、チャージポンプ回路１００が第２モードにセットされる。バイパススイッチ２３０がオンの状態では、Ｖ_ＤＲＶ＝Ｖ_ＣＰとなる。

時刻ｔ_１以降、チャージポンプ回路１００は第２周波数ｆ_２で動作するため、消費電力を大幅に削減できる。また、第１モードでは、チャージポンプ回路１００の動作期間の割合（停止信号ＳＴＯＰのデューティ比）が大きいのに対して、第２モードでは、停止信号ＳＴＯＰのデューティ比が小さくなり、停止期間が長くなるため、回路の消費電力をさらに削減できる。

また、第１モードと第２モードとで、ヒステリシスコンパレータ１１６のしきい値電圧を異なる電圧としている。そのため、チャージポンプ回路１００の出力電圧_ＶＰのリップルのピークを揃えることが可能となる。

図９は、実施の形態に係る電源管理回路（ＰＭＩＣ：Power Manage Integrated Circuit）３００のブロック図である。ＰＭＩＣ３００は、上述の半導体装置２００に加えて、コンバータコントローラ３１０や図示しないＬＤＯ（Low Drop Output）、ステートマシン３２０を備える。コンバータコントローラ３１０は、外付けのインダクタＬ１やキャパシタＣ１とともにＤＣ／ＤＣコンバータを構成する。ロードスイッチ４には、ＤＣ／ＤＣコンバータの出力電圧が供給されている。ステートマシン３２０は、はじめにコンバータコントローラ３１０に起動指示ＤＣＤＣ＿ＥＮを与え、ＤＣ／ＤＣコンバータの出力電圧が目標電圧に達すると、チャージポンプ回路１００に対する起動指示ＬＳ＿ＥＮをアサートし、ロードスイッチ４をターンオンさせる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（変形例１）
図１０は、変形例に係る起動回路２１０Ａの回路図である。起動回路２１０Ａは、突入電流防止用の抵抗２１６を含む。この場合、バイパススイッチ２３０がオフの状態で、ＬＳＤＲＶピンの電圧Ｖ_ＤＲＶは、ＣＲ時定数に応じて上昇する。

（変形例２）
図６の半導体装置２００において、ＬＳＤＲＶピンに接続される負荷は、ロードスイッチには限定されない。図１１は、変形例２に係る半導体装置２００の周辺回路を示す図である。半導体装置２００のＬＳＤＲＶピンには、平滑化キャパシタ１０と、システム負荷２０が接続される。システム負荷２０は、スリープ状態では軽負荷となり、動作中は重負荷となる。

このようなシステムでは、バイパススイッチ２３０のオン、オフによって、チャージポンプ回路１００の出力からみた負荷容量Ｃ_ＬＯＡＤが動的に変化する。またシステム負荷２０の動作状態に応じて、チャージポンプ回路１００の負荷電流Ｉ_ＬＯＡＤが動的に変化する。このようなアプリケーションでは、バイパススイッチ２３０の状態と、システム負荷２０の組み合わせに応じて、チャージポンプ回路１００の動作モードを変化させるとよい。

（変形例３）
図６の半導体装置２００において、チャージポンプ回路１００の動作モードを、バイパススイッチ２３０のオン、オフと連動させたがその限りでない。たとえば起動開始からの経過時間にもとづいて、チャージポンプ回路１００の動作モードを切り替えるようにしてもよいし、上位のコントローラからの指令にもとづいて、動作モードを切り替えるようにしてもよい。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

２負荷
４ロードスイッチ
６システム負荷
８，１０平滑化キャパシタ
２０システム負荷
１００チャージポンプ回路
Ｃ_Ｆフライングキャパシタ
Ｃ_ＡＵＸ補助キャパシタ
Ｃ_ＯＵＴ出力キャパシタ
Ｍ１，Ｍ２，Ｍ３，Ｍ４スイッチ
１１０チャージポンプコア
１１２コントローラ
１１４オシレータ
１１６ヒステリシスコンパレータ
Ｒ１１，Ｒ１２抵抗
２００半導体装置
２１０起動回路
２３０バイパススイッチ
２４０判定回路
３００ＰＭＩＣ
３１０コンバータコントローラ

Claims

可変負荷が接続される出力端子と、
フライングキャパシタと、
第１モードにおいて前記出力端子と接地の間に接続され、第２モードにおいて前記フライングキャパシタと並列に接続される補助キャパシタと、
を備えることを特徴とするチャージポンプ回路。
前記可変負荷は、可変の容量性負荷であり、
前記第１モードと前記第２モードは、前記可変負荷の容量に応じて選択されることを特徴とする請求項１に記載のチャージポンプ回路。
前記第１モードと前記第２モードは、前記可変負荷に流れる電流に応じて選択されることを特徴とする請求項１または２に記載のチャージポンプ回路。
前記出力端子と前記接地の間に固定的に接続される出力キャパシタをさらに備えることを特徴とする請求項１から３のいずれかに記載のチャージポンプ回路。
前記補助キャパシタの容量値は、前記出力キャパシタの容量値より大きいことを特徴とする請求項４に記載のチャージポンプ回路。
前記チャージポンプ回路は、前記出力端子の電圧をしきい値電圧と比較するヒステリシスコンパレータを含み、前記ヒステリシスコンパレータの出力に応じて間欠動作することを特徴とする請求項１から５のいずれかに記載のチャージポンプ回路。
前記しきい値電圧は、前記第１モードと前記第２モードとで異なることを特徴とする請求項６に記載のチャージポンプ回路。
前記チャージポンプ回路のクロック周波数は、前記第１モードと前記第２モードとで異なることを特徴とする請求項１から７のいずれかに記載のチャージポンプ回路。
入力電圧を昇圧するチャージポンプ回路と、
外付けの負荷が接続される出力ピンと、
前記チャージポンプ回路の出力端子と前記出力ピンの間に設けられる起動回路と、
前記起動回路と並列に設けられるバイパススイッチと、
前記出力ピンの電圧を所定の設定電圧と比較し、前記出力ピンの電圧の方が低いときに、前記バイパススイッチをオフし、前記出力ピンの電圧の方が高いときに、前記バイパススイッチをオフする判定回路と、
を備え、
前記チャージポンプ回路は、
フライングキャパシタと、
第１モードにおいて前記出力端子と接地の間に接続され、第２モードにおいて前記フライングキャパシタと並列に接続される補助キャパシタと、
前記チャージポンプ回路の出力電圧をその目標レベルに応じたしきい値電圧と比較するヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力に応じて、動作、停止が制御されるオシレータと、
を備えることを特徴とする半導体装置。
前記チャージポンプ回路は、前記出力端子と前記接地の間に固定的に接続される出力キャパシタをさらに備えることを特徴とする請求項９に記載の半導体装置。
前記第１モードおよび前記第２モードは、前記バイパススイッチのオン、オフと連動して切り替えられることを特徴とする請求項９または１０に記載の半導体装置。
前記第１モードにおける前記チャージポンプ回路のクロック周波数は、前記第２モードのクロック周波数よりも高いことを特徴とする請求項９から１１のいずれかに記載の半導体装置。
前記しきい値電圧は、前記バイパススイッチのオン、オフと連動して変化することを特徴とする請求項９から１２のいずれかに記載の半導体装置。
前記起動回路は、前記負荷に定電流を供給する定電流回路を含むことを特徴とする請求項９から１３のいずれかに記載の半導体装置。
前記起動回路は、抵抗素子を含むことを特徴とする請求項９から１３のいずれかに記載の半導体装置。
前記負荷はＭＯＳトランジスタであるロードスイッチであり、前記出力ピンには前記ＭＯＳトランジスタのゲートが接続されることを特徴とする請求項９から１５のいずれかに記載の半導体装置。
前記チャージポンプ回路は、前記ロードスイッチがオンすべき期間においてアクティブとなることを特徴とする請求項１６に記載の半導体装置。
前記半導体装置は電源管理回路であり、
前記ロードスイッチの一端に電圧を供給するＤＣ／ＤＣコンバータをさらに備えることを特徴とする請求項１６または１７に記載の半導体装置。