JP2021090188A5

JP2021090188A5 -

Info

Publication number: JP2021090188A5
Application number: JP2020159410A
Authority: JP
Filing date: 2020-09-24
Publication date: 2023-06-20

Claims

ストリーミングインタフェースを有する第１の回路ブロックであって、前記ストリーミングインタフェースは、前記第１の回路ブロックと第２の回路ブロックとの間でロード／ストアプロトコルをマッピングするためのものであり、
前記ストリーミングインタフェースは：
前記ロード／ストアプロトコルのパケットのヘッダを送信するためのヘッダチャネルであって、前記ヘッダチャネルは、前記ヘッダを搬送するための第１のレーンと、前記ヘッダチャネルに関連付けられる第１の有効信号を搬送するための第２のレーンと、前記ヘッダチャネルのクレジットリターン情報を搬送するための第３のレーンとを有する、ヘッダチャネルと；
前記パケットの要求データを送信するためのデータチャネルであって、前記データチャネルは、前記要求データを搬送するための第４のレーンと、前記データチャネルに関連付けられる第２の有効信号を搬送するための第５のレーンと、前記データチャネルのクレジットリターン情報を搬送するための第６のレーンとを有する、データチャネルと；を有する、
第１の回路ブロックを有する、
装置。
前記第１の有効信号は、前記第１のレーンで送信される新しいパケットの新しいヘッダの開始を示し、前記第２の有効信号は、少なくとも１つのパケットに対応する要求データが前記第４のレーンで送信されたことを示す、
請求項１に記載の装置。
前記ヘッダチャネルのクレジットリターンは、前記ヘッダチャネルの専用クレジット及び共有クレジットを含む第１のクレジットプールに作られるようにされ、前記データチャネルのクレジットリターンは、前記データチャネルの専用クレジット及び共有クレジットを含む第１のクレジットプールに作られるようにされる、
請求項１に記載の装置。
前記ストリーミングインタフェースはさらに、前記ヘッダのヘッダメタデータを搬送するための第７のレーンを有し、前記ヘッダメタデータは、ヘッダサイズ、フロー制御、仮想チャネル、及びパリティ情報を含む、
請求項１に記載の装置。
前記ストリーミングインタフェースはさらに、前記ストリーミングインタフェースの初期化及びシャットダウンで用いるための信号を搬送するための第７のレーンに実装されるグローバルチャネルを有する、
請求項１に記載の装置。
１つのヘッダが、単一クロックサイクル内で前記第１のレーンで送信される、
請求項１に記載の装置。
複数のヘッダが、単一クロックサイクル内で前記第１のレーンで送信され、前記複数のヘッダは前記１つのヘッダを含む、
請求項６に記載の装置。
前記ストリーミングインタフェースは、前記第１の回路ブロックから前記第２の回路ブロックにパケットを送信する第１のストリーミングインタフェースインスタンスを有し、前記装置は、前記第１の回路ブロックにおいて前記第２の回路ブロックからパケットを受信する第２のストリーミングインタフェースインスタンスを有し、前記第２のストリーミングインタフェースインスタンスは、前記ヘッダチャネル及び前記データチャネルのインスタンスを含む、
請求項１に記載の装置。
前記ロード／ストアプロトコルは、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）ベースのプロトコルに基づく、
請求項１に記載の装置。
前記ロード／ストアプロトコルは、コンピュートエクスプレスリンク入出力（ＣＸＬ．ｉｏ）プロトコルに基づく、
請求項１に記載の装置。
相互接続上で送信するパケットのセットを識別するステップと；
ストリーミングインタフェース上でアプリケーション層ブロックからコントローラブロックに前記パケットのセットを送信するステップであって、前記ストリーミングインタフェースは、第１のレーンのセットを含むヘッダチャネル及び第２のレーンのセットを含むデータチャネルを有し、前記アプリケーション層ブロックから前記コントローラブロックに前記パケットのセットを送信するステップは：
前記第１のレーンのセット内のヘッダ有効レーンでヘッダ有効信号を送信するステップと；
前記第１のレーンのセット内のヘッダレーンで前記パケットのセットのヘッダを送信するステップと；
前記第１のレーンのセット内のヘッダ情報レーンでヘッダ情報を送信するステップと；
前記第２のレーンのセット内のデータ有効レーンでデータ有効信号を送信するステップと；
前記第２のレーンのセット内のデータレーンで前記パケットのセットの要求データを送信するステップと；を含む、
ステップと；
前記第１のレーンのセット内のヘッダクレジットリターンレーンで前記ヘッダチャネルに関連付けられるクレジットリターン情報を受信するステップと；
前記第２のレーンのセット内のデータクレジットリターンレーンで前記データチャネルに関連付けられるクレジットリターン情報を受信するステップと；
を含む、方法。
前記パケットのセットは、複数のパケットを含み、前記複数のパケットに関連付けられる複数のヘッダが、単一クロックサイクルにおいて前記ヘッダレーンで送信される、
請求項１１に記載の方法。
前記ヘッダ有効レーン内の第１の有効レーンが、前記複数のヘッダのうちの第１のヘッダを示すためのものであり、前記ヘッダ有効レーン内の第２の有効レーンが、前記複数のヘッダのうちの第２のヘッダを示すためのものである、
請求項１２に記載の方法。
前記パケットのセットは、ロード／ストアプロトコルのトランザクション層パケット（ＴＬＰｓ）を含む、
請求項１１に記載の方法。
ファブリックと；
計算ブロックであって：
ロード／ストアプロトコルをサポートするプロトコル回路；及び
前記ファブリックに結合されるインタフェース；を有する、
計算ブロックと；を有し、
前記ストリーミングインタフェースは：
前記ロード／ストアプロトコルのパケットのヘッダを送信するためのヘッダチャネルであって、前記ヘッダチャネルは、前記ヘッダを搬送するための第１のレーンと、前記ヘッダチャネルに関連付けられる第１の有効信号を搬送するための第２のレーンと、前記ヘッダチャネルのクレジットリターン情報を搬送するための第３のレーンとを有する、ヘッダチャネルと；
前記パケットの要求データを送信するためのデータチャネルであって、前記データチャネルは、前記要求データを搬送するための第４のレーンと、前記データチャネルに関連付けられる第２の有効信号を搬送するための第５のレーンと、前記データチャネルのクレジットリターン情報を搬送するための第６のレーンとを有する、データチャネルと；を有する、
システム。
複数の計算ブロックを有し、前記ファブリックは、前記システム内で前記複数の計算ブロックを相互接続する、
請求項１５に記載のシステム。
前記システムはシステムオンチップ（ＳｏＣ）を含み、前記ＳｏＣは、前記ファブリック及び前記複数の計算ブロックを含む、
請求項１６に記載のシステム。
前記システムはサーバを含む、
請求項１６に記載のシステム。
前記インタフェースは、前記計算ブロックから前記ファブリックにデータを送信するための第１のインタフェースを有し、前記計算ブロックは、前記ファブリックからデータを受信するための第２のインタフェースをさらに有し、前記第２のインタフェースは、前記ファブリックから前記計算ブロックに送信されるパケットのためのそれぞれのヘッダチャネル及びデータチャネルを有する、
請求項１５に記載のシステム。
前記ロード／ストアプロトコルは、ＰＣＩｅ又はＣＸＬ．ｉｏのうちの１つを含む、
請求項１５に記載のシステム。
前記インタフェースは、前記ストリーミングインタフェースの初期化及びシャットダウンで用いるための信号を搬送するための第７のレーンに実装されるグローバルチャネルを有する、
請求項１５に記載のシステム。