JP2021087812A - 超音波撮像装置並びに超音波トランスデューサおよびその製造方法 - Google Patents

Abstract

【課題】ＣＭＵＴの性能を維持しながら、フレキシブル性や曲面追従性を備えるＣＭＵＴを提供する。【解決手段】超音波トランスデューサは、超音波の受信を行なうセルが形成された複数の半導体チップＣＨＰ１と、複数の半導体チップＣＨＰ１と密着するフレキシブル基板ＦＳを備える。ここで、複数の半導体チップＣＨＰ１のうち、互いに隣り合う半導体チップＣＨＰ１ａと半導体チップＣＨＰ１ｂとに着目した場合において、半導体チップＣＨＰ１ａは、側面Ｓ１を含み、半導体チップＣＨＰ１ｂは、側面Ｓ１と対向する側面Ｓ２を含む。そして、側面Ｓ１の第１部分は、劈開面であり、側面Ｓ２の第２部分であって第１部分と対向する第２部分も、劈開面である。【選択図】図１１

Description

本発明は、超音波撮像装置並びに超音波トランスデューサおよびその製造技術に関し、例えば、ＭＥＭＳ（Micro Electro Mechanical Systems）技術により製造される超音波トランスデューサおよびその製造技術に適用して有効な技術に関する。

特開２００５−２９５５５３号公報（特許文献１）には、互いに隣り合う超音波トランスデューサ間にトレンチを形成することにより、互いに隣り合う超音波トランスデューサ間での音響クロストークを抑制する技術が記載されている。

特開２００５−２９５５５３号公報

超音波トランスデューサは、超音波を送受信することにより、人体内の腫瘍の診断や建造物に発生した亀裂の検査などの様々な用途に用いられている。

これまでは、圧電体の振動を利用した超音波トランスデューサが用いられてきたが、近年のＭＥＭＳ技術の進歩により、振動部をシリコン基板上に作製した静電容量検出型超音波トランスデューサ（ＣＭＵＴ：Capacitive Micromachined Ultrasonic Transducer）が実用化を目指して盛んに開発されている。

ＣＭＵＴは、圧電体を用いた超音波トランスデューサと比較して、使用できる超音波の周波数帯域が広い、あるいは、高感度であるなどの利点を有している。また、ＬＳＩ加工技術を用いて作製することができるので、微細加工が可能である利点も有している。

超音波検査を行なう被験体の表面が曲面や凹凸形状を持つ場合、これまでの超音波探触子ではフレキシブル性を持たないために、被験体の表面の曲面や凹凸に追従させることができず、良好な検査画像を得ることが困難であった。ＣＭＵＴを超音波探触子として用いる場合でも、被験体の表面が曲面や凹凸形状を持つ場合は、ＣＭＵＴの性能を維持しながら、ＣＭＵＴにフレキシブル性や曲面追従性を持たせる工夫が必要とされる。

本発明の目的は、ＣＭＵＴの性能を維持しながら、フレキシブル性や曲面追従性を備えるＣＭＵＴを提供することにある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態における超音波トランスデューサは、超音波の受信を行なうセルが形成された複数の半導体チップと、複数の半導体チップと密着する可撓性部材とを備える。ここで、複数の半導体チップのうち、互いに隣り合う第１半導体チップと第２半導体チップとに着目した場合において、第１半導体チップは、第１側面を含み、第２半導体チップは、第１側面と対向する第２側面を含む。そして、第１側面の第１部分は、劈開面であり、第２側面の第２部分であって第１部分と対向する第２部分も、劈開面である。

一実施の形態によれば、ＣＭＵＴの性能を維持しながら、フレキシブル性や曲面追従性を備えるＣＭＵＴを提供することができる。

実施の形態における超音波撮像装置の構成を示すブロック図である。 実施の形態における超音波探触子の構成を示すブロック図である。 基本的な１つのセルの断面構造を示す断面図である。 フレキシブルな超音波探触子を使用する例を示す模式図である。 曲面追従性を有するＣＭＵＴの応用例を説明する模式図である。 フレキシブル基板上に複数の微細な半導体チップを貼り付ける関連技術を説明する図である。 フレキシブル基板上に複数の微細な半導体チップを等間隔で貼り付ける理想的な状態を示す図である。 フレキシブル基板上に複数の微細な半導体チップをばらついた間隔で貼り付ける現実的な状態を示す図である。 （ａ）および（ｂ）は、ＣＭＵＴを構成する複数の半導体チップのそれぞれから出力される超音波を重ね合わせた場合の強度分布を示すグラフである。 実施の形態におけるＣＭＵＴの外観構成を示す斜視図である。 実施の形態におけるＣＭＵＴの一部を模式的に示す断面図である。 実施の形態におけるＣＭＵＴを曲面部材に貼り付けた構成を示す模式図である。 曲面部材にＣＭＵＴを貼り付けた状態を模式的に示す断面図である。 曲面部材にＣＭＵＴを貼り付けた状態を模式的に示す断面図である。 実施の形態におけるＣＭＵＴの製造工程を示す図である。 図１５に続くＣＭＵＴの製造工程を示す図であって、チップアレイの平面図である。 図１５に続くＣＭＵＴの製造工程を示す図であって、チップアレイの断面図である。 図１７に続くＣＭＵＴの製造工程を示す図である。 図１８に続くＣＭＵＴの製造工程を示す図である。 図１９に続くＣＭＵＴの製造工程を示す図である。 図２０に続くＣＭＵＴの製造工程を示す平面図である。 図２１のＡ−Ａ線で切断した断面図である。 図２１に続くＣＭＵＴの製造工程を示す平面図である。 図２３のＡ−Ａ線で切断した断面図である。 図１７に続くＣＭＵＴの製造工程の変形例を示す平面図である。 図２５のＡ−Ａ線で切断した断面図である。 変形例におけるＣＭＵＴの製造工程を示す図である。 図２７に続くＣＭＵＴの製造工程を示す図である。 図２８に続くＣＭＵＴの製造工程を示す図である。

実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。

＜超音波撮像装置の構成＞
まず、本実施の形態における超音波撮像装置の一構成例とその役割について、図面を参照しながら説明する。

図１は、本実施の形態における超音波撮像装置１０００の模式的な構成を示すブロック図である。図１において、本実施の形態における超音波撮像装置１０００は、本体と超音波探触子１００１とにより構成され、本体は、送受信分離部１００２、送信部１００３、バイアス部１００４、受信部１００５、整相加算部１００６、画像処理部１００７、表示部１００８、制御部１００９、操作部１０１０から構成される。

超音波探触子１００１は、被検体に接触させて被検体との間で超音波を送受波する装置であり、本実施の形態におけるＣＭＵＴを使用して製造される。超音波探触子１００１から超音波が被検体に送波され、被検体からの反射エコー信号が超音波探触子１００１により受波される。この超音波探触子１００１は、後述する送受信分離部１００２と電気的に接続される。

送信部１００３およびバイアス部１００４は、超音波探触子１００１から超音波を送信させるために、超音波探触子１００１に駆動信号を供給する機能を有する。

受信部１００５は、超音波探触子１００１から出力される反射エコー信号を受信する機能を有する。受信部１００５は、さらに、受信した反射エコー信号に対して、アナログデジタル変換（ＡＤ変換）等の信号処理を行う。

送受信分離部１００２は、超音波の送信時には、超音波探触子１００１と送信部１００３とを電気的に接続する一方、超音波の受信時には、超音波探触子１００１と受信部１００５とを電気的に接続するように接続経路を切り換える機能を有する。すなわち、送受信分離部１００２は、送信時には送信部１００３から超音波探触子１００１へ駆動信号を渡し、受信時には超音波探触子１００１から受信部１００５へ受信信号を渡すよう送信と受信とを切り換えて分離する機能を有する。

整相加算部１００６は、フォーカス点から出力される反射エコー信号をそれぞれのＣＭＵＴセルで受信する時間差を考慮して加算する機能を有する。すなわち、整相加算部１００６は、反射エコー信号の位相差を考慮して加算（整相加算）する機能を有する。

画像処理部１００７は、整相加算された反射エコー信号に基づいて検査画像を形成する機能を有し、表示部１００８は、画像処理された検査画像を表示する表示装置である。

制御部１００９は、本体を構成する各構成部を制御する機能を有し、制御部１００９は、超音波探触子１００１の超音波の送受信を制御する。

操作部１０１０は、制御部１００９に指示を与える装置であり、操作部１０１０は、例えば、トラックボールやキーボードやマウス等の入力機器から構成される。以上のようにして、本実施の形態における超音波撮像装置が構成されていることになる。

＜超音波探触子の構成＞
次に、超音波探触子１００１の構成について説明する。図２は、本実施の形態における超音波探触子１００１の構成を示すブロック図である。図２に示すように、本実施の形態における超音波探触子１００１は、ＣＭＵＴ１００を含んでおり、このＣＭＵＴ１００は、複数の半導体チップＣＨＰ１から構成されている。そして、複数の半導体チップＣＨＰ１のそれぞれには、複数のセルＣＬが形成されている。このようにして、本実施の形態における超音波探触子１００１が構成されていることになる。

＜ＣＭＵＴのセルの構成および動作＞
続いて、ＣＭＵＴを構成するセルのデバイス構造について説明する。

図３は、基本的な１つのセルの断面構造を示す断面図である。基板ＳＵＢの上層に絶縁膜ＩＦ１を介して下部電極ＢＥが形成され、この下部電極ＢＥの上層に絶縁膜ＩＦ２に囲まれた空洞部ＣＡＶが形成されている。空洞部ＣＡＶの上層の絶縁膜ＩＦ２と上部電極ＵＥにより、メンブレンＭＢが配置される。

上部電極ＵＥと下部電極ＢＥの間に直流電圧と交流電圧とを重畳すると、静電気力が上部電極ＵＥと下部電極ＢＥの間に働き、メンブレンＭＢが印加した交流電圧の周波数で振動することで、超音波を送信する。この際に、メンブレンＭＢの共振周波数に近い周波数の交流電圧を印加することにより、効率良く超音波を送信することができる。

超音波を受信する場合は、メンブレンＭＢの表面に到達した超音波の圧力により、メンブレンＭＢが振動する。すると、上部電極ＵＥと下部電極ＢＥとの間の距離が変化するため、静電容量の変化として超音波を検出することができる。この際も、メンブレンＭＢの共振周波数に近い周波数の超音波を効率よく受信できる。以上のようにして、本実施の形態におけるセルが構成されていることになる。

＜ＣＭＵＴの今後の用途＞
ＣＭＵＴの今後の展開の一つとして、ＣＭＵＴを含む超音波探触子のフレキシブル化が想定されており、例えば、フレキシブルな超音波探触子を使用した超音波撮像装置の開発が望まれている。図４は、フレキシブルな超音波探触子を使用する例を示す模式図である。図４に示すように、例えば、フレキシブルな超音波探触子１００１を人体の腕ＡＲＭの肘にあてがうことにより、屈曲する肘の超音波画像を取得することができ、この超音波画像に基づいて、医者による診断が実現可能となる。

また、図５は、曲面追従性を有するＣＭＵＴ１００の応用例を説明する模式図である。図５において、血管ＢＶ内にカテーテルＣＴが挿入されており、このカテーテルＣＴの表面の曲面形状に追従して、曲面追従性を有するＣＭＵＴ１００が設けられている、この構成では、カテーテルＣＴから光を血管ＢＶの内壁に向かって照射する。このとき、血管ＢＶの内壁にプラークＰＱが付着していると、プラークＰＱに光が照射されることになる。そして、プラークＰＱに光が照射されると、照射された光のエネルギーによって、プラークＰＱが温められる。この結果、プラークＰＱが膨張して、プラークＰＱから超音波が出力される。したがって、このプラークＰＱから発生する超音波をカテーテルＣＴの表面に設けられているＣＭＵＴで受信することにより、血管ＢＶの内壁おけるプラークＰＱの状態を確認することができる。このようにして、ＣＭＵＴにフレキシブル性や曲面追従性を持たせることにより、ＣＭＵＴの応用範囲が拡大することになる。

ここで、重要な点は、ＣＭＵＴのデバイス性能を維持しながら、ＣＭＵＴにフレキシブル性や曲面追従性を持たせるには工夫が必要とされる点である。

以下に、この点について説明する。例えば、ＣＭＵＴにフレキシブル性や曲面追従性を持たせる方法としては、まず、フレキシブル基板上にデバイス構造を直接製造する方法がある。ところが、この方法では、一般的に有機材料からなるフレキシブル基板を用いる結果、デバイス構造の製造工程における温度制約が加わることになり、デバイス特性の良好なＣＭＵＴを製造することが困難である事情が存在する。すなわち、フレキシブル基板上にデバイス構造を直接製造する方法は、ＣＭＵＴのデバイス性能を維持しながら、ＣＭＵＴにフレキシブル性や曲面追従性を持たせる構造を実現する観点から、妥当な方法とは言えないのである。

次に、例えば、フレキシブル基板上に複数の微細な半導体チップを貼り付ける方法が考えられる。この方法では、半導体チップと半導体チップと間の隙間がフレキシブル性を有することから、ＣＭＵＴにフレキシブル性や曲面追従性を持たせることができる。ただし、この方法においては、改善の余地が存在するので、以下では、この方法に存在する改善の余地について、図面を参照しながら説明する。

＜改善の検討＞
図６は、フレキシブル基板上に複数の微細な半導体チップを貼り付ける関連技術を説明する図である。図６に示すように、関連技術におけるＣＭＵＴ１００は、フレキシブル基板ＦＳ上に、セルＣＬが形成された半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇが搭載されている。このとき、図６に示すように、個々の半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇは、機械的なハンドリング機構によって、フレキシブル基板ＦＳ上に配置される結果、半導体チップ間の隙間の間隔がばらつくことになる。そして、この半導体チップ間の隙間の間隔がばらつくことに起因して、ＣＭＵＴのデバイス性能が低下するのである。

具体的に、図７は、フレキシブル基板上に複数の微細な半導体チップを規定された等間隔で貼り付ける理想的な状態を示す図である。図７において、フレキシブル基板ＦＳ上には、それぞれセルＣＬが形成された半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇが等間隔で配置されている。ここで、ＣＭＵＴ１００では、半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇのそれぞれから出力される超音波をフォーカス点に集中させることにより、ＣＭＵＴ１００の分解能を向上させることができる。特に、フォーカス点においては、半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇのそれぞれから出力された超音波が重ね合わされる。このとき、フォーカス点における超音波の強度を高めるためには、フォーカス点において、半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇのそれぞれから出力された超音波を強め合うように重ね合わせる必要がある。言い換えれば、半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇのそれぞれから出力された超音波の位相が、フォーカス点において揃っている必要がある。ここで、図７に示すように、フレキシブル基板ＦＳ上に配置された半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇのそれぞれからフォーカス点までの距離は、異なる。したがって、例えば、図７において、半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇから同時刻に超音波を出力すると、半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇのそれぞれからフォーカス点までの距離が相違することに起因して、半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇのそれぞれから出力された超音波の位相が、フォーカス点において揃わなくなる。このことは、フォーカス点において、超音波の強め合う重ね合わせが実現できなくなることを意味する。そして、これは、フォーカス点からの反射エコー信号が弱くなることを意味し、これによって、ＣＭＵＴ１００の感度向上を図ることができなくなることを意味する。

このことから、ＣＭＵＴ１００においては、半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇのそれぞれから同時刻に超音波を出力するのではなく、半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇのそれぞれからフォーカス点までの距離に応じて、フォーカス点において強め合うように（位相が揃うように）、超音波を出力する時刻を調整することが行なわれる。

この点に関し、例えば、図７に示すように、フレキシブル基板ＦＳ上に複数の微細な半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇが規定された等間隔で貼り付けられている場合には、一つの半導体チップからフォーカス点までの距離を基準にして、その半導体チップに隣接する半導体チップからフォーカス点までの距離を予め計算することができる。つまり、互いに隣り合う半導体チップのそれぞれからフォーカス点までの距離の差を算出することができる。したがって、この場合は、算出した距離の差に対応して、互いに隣り合う半導体チップのうちの距離の長い位置に配置されている半導体チップにおける超音波の出力時刻を早めることで対応することができる。具体的には、例えば、図７に示すように、半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇが規定された等間隔（チップ間隔ｄ）で貼り付けられており、フォーカス点からＣＭＵＴ１００表面への法線上にある半導体チップＣＨＰ１ｄからの超音波の出力時刻を「Ｔ」とする。このとき、半導体チップＣＨＰ１ｃおよび半導体チップＣＨＰ１ｅのそれぞれからフォーカス点までの距離は、半導体チップＣＨＰ１ｄからフォーカス点までの距離と、チップ間隔ｄとを用いて計算することができ、半導体チップＣＨＰ１ｃおよび半導体チップＣＨＰ１ｅのそれぞれからの超音波の出力時刻を「Ｔ−Δｔ１」とすることができる。同様に、半導体チップＣＨＰ１ｂおよび半導体チップＣＨＰ１ｆのそれぞれからフォーカス点までの距離も、半導体チップＣＨＰ１ｄからフォーカス点までの距離と、半導体チップＣＨＰ１ｄから半導体チップＣＨＰ１ｂ、ＣＨＰ１ｆまでのチップ間隔「２×ｄ」を用いて計算することができ、半導体チップＣＨＰ１ｂおよび半導体チップＣＨＰ１ｆのそれぞれからの超音波の出力時刻を「Ｔ−Δｔ２」とすることができる。さらに、半導体チップＣＨＰ１ａおよび半導体チップＣＨＰ１ｇのそれぞれからフォーカス点までの距離は、半導体チップＣＨＰ１ｄからフォーカス点までの距離と、半導体チップＣＨＰ１ｄから半導体チップＣＨＰ１ａ、ＣＨＰ１ｇまでのチップ間隔「３×ｄ」を用いて計算することができることから、半導体チップＣＨＰ１ａおよび半導体チップＣＨＰ１ｇのそれぞれからの超音波の出力時刻を「Ｔ−Δｔ３」とすることができる。すなわち、図７に示すように、フレキシブル基板ＦＳ上に複数の微細な半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇが等間隔で貼り付けられている場合には、半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇのそれぞれから超音波を出力する時刻を容易に調整することができる。すなわち、フレキシブル基板ＦＳ上に複数の微細な半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇが規定された等間隔で貼り付けられている場合においては、規定された間隔を用いて、予めそれぞれの半導体チップから超音波を出力する時刻を調整することができるため、時刻の調整が容易となる。

これに対し、図８は、フレキシブル基板上に複数の微細な半導体チップを予め規定できていないばらついた間隔で貼り付ける現実的な状態を示す図である。図８において、フレキシブル基板ＦＳ上には、それぞれセルＣＬが形成された半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇがばらついた間隔ｄ１〜ｄ６で配置されている。この場合、互いに隣り合う半導体チップのそれぞれからフォーカス点までの距離は、間隔ｄ１〜ｄ６が予め規定されていないために計算することができない。したがって、フレキシブル基板ＦＳ上に複数の微細な半導体チップをばらついた間隔で貼り付ける現実的な構成では、規定された間隔で配置されている構成のように、超音波を出力する時刻を調整することはできず、半導体チップにおける超音波の出力時刻を調整することが非常に困難となる。なぜなら、あるＣＭＵＴにおける半導体チップ間の間隔のばらつきと、別のＣＭＵＴにおける半導体チップ間のばらつきとは規則性がなく、ランダム性を有するからである。すなわち、機械的なハンドリング機構による誤差はランダムに発生することから、半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇのばらつきもＣＭＵＴ毎に異なり、半導体チップ間の間隔のばらつき（間隔ｄ１〜ｄ６）を正確に反映して、超音波を出力する時刻を調整することは不可能に近いからである。

したがって、フレキシブル基板ＦＳ上に複数の微細な半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇをばらついた間隔で貼り付ける現実的な構成では、フォーカス点において超音波の強め合う重ね合わせを実現することは困難となり、このことは、フォーカス点がぼけてしまうことを意味する。この結果、フレキシブル基板ＦＳ上に複数の微細な半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇをばらついた間隔で貼り付ける現実的な構成では、ＣＭＵＴ１００の感度の低下を招くことになる。つまり、フレキシブル基板ＦＳ上に複数の微細な半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇを貼り付ける関連技術においては、ＣＭＵＴ１００の性能を維持しながら、ＣＭＵＴ１００にフレキシブル性や曲面追従性を持たせることが困難であることがわかる。

さらに、この関連技術においては、上述したように、半導体チップ間の間隔のばらつきに起因するＣＭＵＴの性能低下を招くとともに、機械的なハンドリング機構を使用することに起因して、隣り合う半導体チップ間の間隔を狭くできないということからも、ＣＭＵＴの性能低下を招くことになる。以下に、この点について説明することにする。

図９（ａ）および図９（ｂ）は、ＣＭＵＴを構成する複数の半導体チップのそれぞれから出力される超音波を重ね合わせた場合の強度分布を示すグラフである。図９（ａ）および図９（ｂ）において、横軸は、角度を示しており、縦軸は、強度に対応する指向性係数を示している。図９（ａ）および図９（ｂ）において、０度の角度に現れるピークは、メインローブ（０次回折光）を示しており、メインローブの両側に現れるピークは、グレーティングローブ（１次回折光）である。ここで、メインローブは、実像に対応している一方、グレーティングローブは、干渉に起因する虚像に対応している。そして、グレーティングローブがメインローブの近くに現れるほど、超音波画像の品質が悪いことを示している。なぜなら、グレーティングローブがメインローブの近くに現れるほど、実像に虚像の悪影響が及びやすくなるからである。

ここで、図９（ａ）は、周波数が１５ＭＨｚ（波長が１０２μｍ）の超音波を使用し、かつ、半導体チップ間のピッチを１１２μｍとした場合の結果である。一方、図９（ｂ）は、周波数が１５ＭＨｚ（波長が１０２μｍ）の超音波を使用し、かつ、半導体チップ間のピッチを１３２μｍとした場合の結果である。このとき、半導体チップのサイズが同一であることを前提として、半導体チップ間のピッチが大きいということは、半導体チップの間の間隔が大きいことを意味する。このことから、図９（ａ）および図９（ｂ）を参照すると、半導体チップ間の間隔が大きいほど、グレーティングローブがメインローブに近づいていることがわかる。このことは、半導体チップ間の間隔が大きいほど、実像が虚像の悪影響を受けやすくなることを意味する。したがって、機械的なハンドリング機構を使用することに起因して、隣り合う半導体チップ間の間隔を狭くできないという関連技術においては、超音波画像の品質向上を図る観点から改善の余地が存在することがわかる。

また、関連技術においては、複数の半導体チップＣＨＰ１ａ〜ＣＨＰ１ｇは、機械的なハンドリング機構によって、フレキシブル基板ＦＳ上に配置される。そして、ＣＭＵＴに対して、より小さな曲率での曲面追従性を持たせる場合、関連技術では、より微細な半導体チップを使用することが要求される。この場合、微細な半導体チップをハンドリングする必要性が生じることから、ハンドリング特性が低下することになる。つまり、ハンドリング特性を向上する観点からも、関連技術には、改善の余地が存在するのである。

以上のことから、関連技術においては、半導体チップ間の間隔がばらつく点と、半導体チップ間の間隔を狭くできない点との相乗要因によって、ＣＭＵＴの性能低下を招くことになるとともに、より小さな曲率での曲面追従性を確保しようと半導体チップのサイズを小さくすると、ハンドリング特性が低下するという改善の余地が存在する。

そこで、ＣＭＵＴのデバイス性能を維持しながら、ＣＭＵＴにフレキシブル性や曲面追従性を持たせるには工夫が必要とされる。このため、本実施の形態では、ＣＭＵＴのデバイス性能を維持しながら、ＣＭＵＴにフレキシブル性や曲面追従性を持たせるための工夫を施している。以下に、この工夫を施した本実施の形態における技術的思想について、図面を参照しながら説明することにする。

＜ＣＭＵＴの構成＞
図１０は、本実施の形態におけるＣＭＵＴ１００Ａの外観構成を示す斜視図である。図１０に示すように、本実施の形態におけるＣＭＵＴ１００Ａは、フレキシブル基板ＦＳと、このフレキシブル基板ＦＳ上に搭載された複数の半導体チップＣＨＰ１とを有している。例えば、図１０に示すように、フレキシブル基板ＦＳの平面サイズは、複数の半導体チップＣＨＰ１を合わせた平面サイズよりも大きくなっており、平面視において、複数の半導体チップＣＨＰ１は、フレキシブル基板ＦＳに内包されている。

ここで、本実施の形態では、可撓性を有するフレキシブル基板ＦＳを例に挙げているが、これに限らず、可撓性膜であってもよい。すなわち、本実施の形態において、複数の半導体チップＣＨＰ１を搭載する部材は、可撓性を有する可撓性部材であればよい。

そして、図１０に示すように、複数の半導体チップＣＨＰ１のそれぞれには、複数のセルＣＬが形成されている。このセルＣＬは、超音波の送受信を行なう機能を有しており、例えば、図３に示すデバイス構造をしている。

このとき、複数の半導体チップＣＨＰ１は、互いに隣り合う半導体チップＣＨＰ１の側面に形成されている溝ＤＩＴと劈開面ＣＶＳによって分離されている。

図１１は、本実施の形態におけるＣＭＵＴ１００Ａの一部を模式的に示す断面図である。図１１では、フレキシブル基板ＦＳ上に搭載されている３つの半導体チップＣＨＰ１ａ〜ＣＨＰ１ｃが図示されている。図１１において、例えば、互いに隣り合う半導体チップＣＨＰ１ａと半導体チップＣＨＰ１ｂとに着目した場合、半導体チップＣＨＰ１ａは、側面Ｓ１を含む一方、半導体チップＣＨＰ１ｂは、半導体チップＣＨＰ１ａの側面Ｓ１と対向する側面Ｓ２を含んでいる。そして、半導体チップＣＨＰ１ａの側面Ｓ１は、溝ＤＩＴの一部を構成する部位と、劈開面ＣＶＳを構成する部位とを含んでいる。同様に、半導体チップＣＨＰ１ｂの側面Ｓ２は、溝ＤＩＴの一部を構成する部位と、劈開面ＣＶＳを構成する部位とを含んでいる。このとき、側面Ｓ１のうちの劈開面ＣＶＳが形成されている部位（第１部分）と、側面Ｓ２のうちの劈開面ＣＶＳが形成されている部位（第２部分）とは、互いに対向している。すなわち、半導体チップＣＨＰ１ａの側面Ｓ１の第１部分と、半導体チップＣＨＰ１ｂの側面Ｓ２の第２部分とは、対向して密着させた場合に合致する形状を有するということができる。

さらに別の言い方をすると、図１１に示すように、半導体チップＣＨＰ１ａの側面Ｓ１は、半導体チップＣＨＰ１ｂ側に突き出た第１突出側面を有し、かつ、半導体チップＣＨＰ１ｂの側面Ｓ２は、半導体チップＣＨＰ１ａ側に突き出た第２突出側面を有する。そして、半導体チップＣＨＰ１ａの側面Ｓ１の第１部分（劈開面）は、第１突出側面であり、半導体チップＣＨＰ１ｂの側面Ｓ２の第２部分（劈開面）は、第２突出側面である。

また、図１１に示すように、半導体チップＣＨＰ１ａは、３つのセルを有し、かつ、半導体チップＣＨＰ１ｂも、３つのセルを有し、かつ、半導体チップＣＨＰ１ｃも、３つのセルを有している。このとき、半導体チップＣＨＰ１ａに形成されている３つのセルと、半導体チップＣＨＰ１ｂに形成されている３つのセルと、半導体チップＣＨＰ１ｃに形成されている３つのセルとを合わせた９つのセルは、等間隔で配置されている。そして、図１１に示すように、半導体チップＣＨＰ１ａは、半導体チップＣＨＰ１ｂに最も近い位置に形成された外縁セルＥＣＬ１と、外縁セルＥＣＬ１と隣り合う隣接セルＡＣＬ１とを含んでいる。同様に、半導体チップＣＨＰ１ｂは、半導体チップＣＨＰ１ａに最も近い位置に形成された外縁セルＥＣＬ２と、外縁セルＥＣＬ２と隣り合う隣接セルＡＣＬ２とを含んでいる。このとき、本実施の形態では、外縁セルＥＣＬ１と外縁セルＥＣＬ２との間の距離は、外縁セルＥＣＬ１と隣接セルＡＣＬ１との間の距離と等しく、かつ、外縁セルＥＣＬ２と隣接セルＡＣＬ２との間の距離と等しくなっている。

なお、本実施の形態におけるＣＭＵＴ１００Ａにおいて、半導体チップＣＨＰ１ａの側面Ｓ１と、半導体チップＣＨＰ１ｂの側面Ｓ２との間の最大距離（溝ＤＩＴの幅とも言える）は、使用する超音波の波長よりも小さくなっている。

以上のようにして、本実施の形態におけるＣＭＵＴ１００Ａが構成されている。

＜曲面部材へのＣＭＵＴの実装構成＞
次に、本実施の形態におけるＣＭＵＴ１００Ａを曲面部材ＣＳＭに実装する構成例について説明する。図１２は、本実施の形態におけるＣＭＵＴ１００Ａを曲面部材ＣＳＭに貼り付けた構成を示す模式図である。図１２に示すように、可撓性を有するフレキシブル基板ＦＳが、曲面部材ＣＳＭの曲面にぴったり貼り付けられており、曲面部材ＣＳＭの曲面に貼り付けられたフレキシブル基板ＦＳ上に複数の半導体チップＣＨＰ１が搭載されている。すなわち、複数の半導体チップＣＨＰ１のそれぞれは、表面と、表面の反対側に位置する裏面とを有し、フレキシブル基板ＦＳ（可撓性部材）は、半導体チップＣＨＰ１の裏面と密着し、かつ、曲面部材ＣＳＭの曲面に追従するように配置されている。

図１３は、曲面部材ＣＳＭの曲面に、ＣＭＵＴ１００Ａを貼り付けた状態を模式的に示す断面図である。図１３に示すように、曲面部材ＣＳＭの表面には、可撓性を有するフレキシブル基板ＦＳが曲面に追従するように貼り付けられており、このフレキシブル基板ＦＳ上に、複数の半導体チップＣＨＰ１がそれぞれ異なる角度で配置されている。つまり、複数の半導体チップＣＨＰ１が、劈開面ＣＶＳを境にして、異なる傾斜角度で配置されており、これによって、曲面部材ＣＳＭの曲面に追従するように、フレキシブル基板ＦＳ上に配置された複数の半導体チップＣＨＰ１を含むＣＭＵＴ１００Ａが、曲面部材ＣＳＭに貼り付けられている。これにより、例えば、曲面部材ＣＳＭと、この曲面部材ＣＳＭに貼り付けられたＣＭＵＴ１００Ａとからなる超音波探触子が構成されることになる。

なお、図１３では、曲面部材ＣＳＭの表面と、複数の半導体チップＣＨＰ１の裏面との間に挟まれるようにフレキシブル基板ＦＳが配置されている構成例について図示されているが、本実施の形態における技術的思想は、これに限らず、例えば、図１４に示すように、複数の半導体チップＣＨＰ１の表面と密着するように、フレキシブル基板ＦＳを配置する構成も可能である。

＜ＣＭＵＴの製造方法＞
本実施の形態におけるＣＭＵＴ１００Ａは、上記のように構成されており、以下では、その製造方法について、図面を参照しながら説明することにする。

まず、図１５に示すように、超音波を送受信するためのセルが形成された複数のチップ領域ＣＲを有するシリコンウェハ（半導体基板）ＷＦを用意する。このシリコンウェハＷＦは、略円盤形状をしており、表面に複数のチップ領域ＣＲを有している。そして、所定数のチップ領域ＣＲからは、チップアレイ領域ＣＡＲが形成されている。このとき、例えば、シリコンウェハＷＦの表面は、シリコンの（１００）面となっており、この（１０００）面にセルが形成されている。

続いて、シリコンウェハＷＦをダイシングすることにより、図１６に示すように、所定数のチップ領域ＣＲからなるチップアレイＣＡを取得する。具体的に、図１６では、例えば、３つのチップ領域ＣＲからなるチップアレイＣＡが図示されている。図１７は、３つのチップ領域からなるチップアレイＣＡの断面図である。図１７に示すように、チップアレイＣＡは、基板（シリコン基板）ＳＵＢの上方に形成された複数のセルＣＬを有している。具体的に、図１７では、１つのチップ領域に３つのセルが形成されているとして、チップアレイＣＡは、３つのチップ領域を含んでいることから、チップアレイＣＡは、９つのセルを有し、これらの９つのセルは、等間隔で配置されている。

次に、図１８に示すように、チップアレイＣＡの裏面に、可撓性を有するフレキシブル基板ＦＳを貼り付ける。言い換えれば、可撓性を有するフレキシブル基板ＦＳの表面上にチップアレイＣＡを接着する。このとき、例えば、図１８に示すように、フレキシブル基板ＦＳのサイズは、チップアレイＣＡのサイズよりも大きくなっている。

続いて、フレキシブル基板ＦＳ上に配置されているチップアレイＣＡを所定数（例えば、３つ）の半導体チップに分離する。具体的に、本実施の形態では、まず、図１９に示すように、フレキシブル基板ＦＳ上に配置されているチップアレイＣＡにおいて、チップアレイＣＡに含まれるチップ領域の境界に沿って、溝ＤＩＴを形成する。すなわち、図１９に示すように、半導体基板ＳＵＢの厚さ方向において、半導体基板ＳＵＢの途中で停止する複数の切り込みに相当する溝ＤＩＰＴをチップアレイＣＡに形成する。この溝ＤＩＴは、例えば、フォトリソグラフィ技術およびエッチング技術を使用することにより形成することもできるし、ダイサー（切断刃）を使用したハーフダイシングによっても形成することができる。その後、図２０に示すように、複数の切り込みに相当する複数の溝ＤＩＴを起点とした劈開により、フレキシブル基板ＦＳに接着された所定数（例えば、３つ）の半導体チップＣＨＰ１を取得する。このとき、セルがシリコンの（１００）面に形成されている場合、溝ＤＩＴからの劈開は、チップ領域の境界線に沿って行なわれ易くなる。

続いて、分割した各半導体チップＣＨＰ１へ電源供給するための配線を接続する。図２１は、それぞれの半導体チップＣＨＰ１とフレキシブル基板ＦＳとをワイヤで接続したＣＭＵＴ１００Ａの上面図であり、図２２は、図２１のＡ−Ａ線での断面図である。

この場合のフレキシブル基板ＦＳは、配線パターンが形成されたフレキシブルプリント基板などを用いることができる。超音波を送受信するためのセルが形成された半導体チップＣＨＰ１には、ワイヤボンディング用のパッドＣＢＰが形成されている一方、フレキシブル基板ＦＳには、ワイヤボンディング用のパッドＦＢＰが形成されている。そして、半導体チップＣＨＰ１に形成されたパッドＣＢＰと、フレキシブル基板ＦＳに形成されたパッドＦＢＰとは、ボンディングワイヤＢＷで接続される。

ここで、半導体チップＣＨＰ１に形成されているワイヤボンディング用のパッドＣＢＰは、セルＣＬの電極と接続されている（図示せず）。一方、フレキシブル基板ＦＳに形成されているワイヤボンディング用のパッドＦＢＰは、フレキシブル基板ＦＳに形成された配線ＦＩＣにより、フレキシブル基板ＦＳと外部からの電気端子とを接続するためのコネクタＣＮＣへ電気的に接続されている。このため、コネクタＣＮＣを介して、ＣＭＵＴ１００Ａの外部から各半導体チップＣＨＰ１へ電源供給を行なうことができる。

引き続き、図２３と図２４に示すように、パッドＣＢＰとパッドＦＢＰとボンディングワイヤＢＷとを、絶縁性を持つ樹脂ＲＳＮで覆う。これにより、パッドＣＢＰとパッドＦＢＰとボンディングワイヤＢＷとは、樹脂ＲＳＮによって保護される。

この際に、例えば、図２３に示す３つの樹脂ＲＳＮが、ＣＭＵＴ１００Ａ上で繋っていてもよいが、ＣＭＵＴ１００Ａのフレキシブル性を低下させない観点からは、図２３に示すように、３つの樹脂ＲＳＮは、溝ＤＩＴと劈開面ＣＶＳを起点にしてフレキシブル基板ＦＳが曲がる領域に重ならないように分離されていることが望ましい。

本実施の形態においては、ワイヤボンディング工程を、チップアレイＣＡを半導体チップＣＨＰ１に劈開した後に実施する例について説明したが、ワイヤボンディング工程は、チップアレイＣＡの裏面に、可撓性を有するフレキシブル基板ＦＳを貼り付けた後、チップアレイＣＡを半導体チップＣＨＰ１に劈開する前に実施してもよい。

なお、図２１と図２２では、半導体チップＣＨＰ１への必要な電源供給が１つの場合を示したが、２つ以上の電源供給が必要な場合でも、半導体チップＣＨＰ１にパッドＣＢＰを必要数形成するとともに、フレキシブル基板ＦＳにパッドＦＢＰを必要数形成することによって、それぞれ対応するパッドＣＢＰとパッドＦＢＰとをボンディングワイヤＢＷで接続することにより対応することができる。

また、分割した各半導体チップＣＨＰ１への電源供給を、ワイヤボンディングではなく、半導体チップＣＨＰ１の基板ＳＵＢを貫通する貫通穴ＴＳＶを用いて行なうこともできる。この場合、図１８で示す工程において、フレキシブル基板ＦＳとチップアレイＣＡとを電気的に接続する。この場合のＣＭＵＴ１００Ａの上面図を図２５に示す。図２６は、図２５でのＡ−Ａ線での断面図である。この場合のフレキシブル基板ＦＳも、配線パターンが形成されたフレキシブルプリント基板などを用いることができる。

図２６に示すように、半導体チップＣＨＰ１の基板ＳＵＢに形成した貫通穴ＴＳＶの底面とフレキシブル基板ＦＳ上に形成されたバンプ電極ＢＭＰとを接続した後、フレキシブル基板ＦＳと基板ＳＵＢとの間にアンダーフィル材ＵＦを埋め込む。半導体チップＣＨＰ１に形成された貫通穴ＴＳＶは、セルＣＬの電極と接続されている（図示せず）。一方、バンプ電極ＢＭＰは、フレキシブル基板ＦＳに形成された配線ＦＩＣにより、フレキシブル基板ＦＳと外部からの電気端子とを接続するためのコネクタＣＮＣに電気的に接続されている。このため、コネクタＣＮＣを介して、ＣＭＵＴ１００Ａの外部から各半導体チップＣＨＰ１へ電源供給を行なうことができる。以降の工程は、図１９と図２０で示す工程と同様の工程を経ることにより、ＣＭＵＴ１００Ａを製造することができる。

図２５と図２６では、半導体チップＣＨＰ１への必要な電源供給が１つの場合を示したが、２つ以上の電源供給が必要な場合でも、必要数の貫通穴ＴＳＶを半導体チップＣＨＰ１に形成するとともに、必要数のバンプ電極ＢＭＰをフレキシブル基板ＦＳに形成し、それぞれ対応する貫通穴ＴＳＶとバンプ電極ＢＭＰとを接続することにより対応できる。

以上のようにして、フレキシブル基板ＦＳ上に搭載された複数の半導体チップＣＨＰ１からなる本実施の形態におけるＣＭＵＴ１００Ａを製造することができる。

＜実施の形態における特徴＞
次に、本実施の形態における特徴点について説明する。本実施の形態における特徴点は、例えば、図１５〜図２０に示すように、フレキシブル基板（可撓性部材）ＦＳに貼り付けたチップアレイＣＡに、半導体基板ＳＵＢの途中で停止する複数の切り込みを形成した後、これらの複数の切り込みを起点とした劈開によって、チップアレイＣＡを複数の半導体チップＣＨＰ１に分割する点にある。これにより、本実施の形態によれば、以下に示す第１利点を得ることができる。すなわち、本実施の形態における特徴点によれば、フレキシブル基板ＦＳ上に搭載されたチップアレイＣＡを劈開によって、複数の半導体チップＣＨＰ１に分離しているため、互いに分離された半導体チップＣＨＰ１間の間隔のばらつきを抑制することができる。なぜなら、本実施の形態によれば、例えば、関連技術のように、予め個片化された半導体チップＣＨＰ１を機械的なハンドリング機構によって、１個ずつフレキシブル基板ＦＳ上に配置するのではなく、予めチップアレイＣＡをフレキシブル基板ＦＳ上に搭載した状態で、チップアレイＣＡを劈開によって、一括して複数の半導体チップＣＨＰ１に分離する構成が採用されているからである。これにより、本実施の形態によれば、フレキシブル基板ＦＳ上に複数の微細な半導体チップＣＨＰ１が規定された等間隔で貼り付けられていることになり、互いに隣り合う半導体チップのそれぞれからフォーカス点までの距離を予め計算することができる。この結果、本実施の形態によれば、各半導体チップにおける超音波の出力時刻を調整することができる。すなわち、本実施の形態における特徴点によれば、フレキシブル基板ＦＳ上に複数の微細な半導体チップＣＨＰ１が規定された等間隔で貼り付けられることになることから、超音波を出力する時刻を予め調整することができるため、時刻の調整が容易となる。つまり、本実施の形態によれば、ＣＭＵＴのデバイス性能を維持しながら、ＣＭＵＴにフレキシブル性や曲面追従性を持たせることができる。

続いて、本実施の形態における特徴点によって得られる第２利点について説明する。本実施の形態では、上述したように、予め個片化された半導体チップＣＨＰ１を機械的なハンドリング機構によって、１個ずつフレキシブル基板ＦＳ上に配置するのではなく、予めチップアレイＣＡをフレキシブル基板ＦＳ上に搭載した状態で、チップアレイＣＡを劈開によって、一括して複数の半導体チップＣＨＰ１に分離している。この結果、本実施の形態によれば、互いに隣り合う半導体チップ間の間隔を狭くすることができることになる。このことは、本実施の形態によれば、グレーティングローブがメインローブに近づくことを抑制できることを意味する。つまり、本実施の形態によれば、半導体チップＣＨＰ１間の間隔を狭くできる結果、実像（メインローブに対応）が虚像（グレーティングローブに対応）の悪影響を受けにくくなることを意味する。したがって、関連技術では、機械的なハンドリング機構を使用することに起因して、隣り合う半導体チップ間の間隔を狭くできない結果、超音波画像の品質向上を図ることができないのに対し、本実施の形態では、半導体チップＣＨＰ１間の分離に劈開を使用することに起因して、隣り合う半導体チップ間の間隔を狭くできる結果、超音波画像の品質向上を図ることができる。

さらに、本実施の形態では、互いに隣り合う半導体チップＣＨＰ１間の間隔を狭くできる結果、複数の半導体チップＣＨＰ１をフレキシブル基板ＦＳ上に配列した構成からなるＣＭＵＴの小型化を図ることができる。つまり、本実施の形態における特徴点によれば、互いに隣り合う半導体チップＣＨＰ１間の間隔を狭くできる結果、超音波画像の品質を向上して、ＣＭＵＴのデバイス性能の向上を図ることができるとともに、ＣＭＵＴの小型化を図ることができる。すなわち、本実施の形態における特徴点は、ＣＭＵＴのデバイス性能の向上とＣＭＵＴの小型化との両方を実現しながら、ＣＭＵＴにフレキシブル性や曲面追従性を持たせることができる点で有用である。

次に、本実施の形態における特徴点によって得られる第３利点について説明する。例えば、関連技術では、予め個片化された半導体チップＣＨＰ１を機械的なハンドリング機構によって、１個ずつフレキシブル基板ＦＳ上に配置する。このことから、関連技術では、微細な半導体チップＣＨＰ１をハンドリングする必要があり、ハンドリング性が低下することになる。これに対し、本実施の形態における特徴点では、フレキシブル基板ＦＳ上に所定数のチップ領域を含む大きなサイズのチップアレイＣＡをハンドリングすればよいので、ハンドリング性を向上することができる。すなわち、本実施の形態における特徴点は、ＣＭＵＴのデバイス性能の向上とＣＭＵＴの小型化との両方を実現しながら、ＣＭＵＴにフレキシブル性や曲面追従性を持たせることができる点で有用であるだけでなく、さらには、製造工程中のハンドリング性を確保できることから、ＣＭＵＴの製造歩留りの向上も図ることができる点で優れた技術的思想であることがわかる。

さらに、本実施の形態における特徴点によって得られる第４利点について説明する。本実施の形態では、例えば、図１９〜図２０に示すように、半導体基板ＳＵＢの途中で停止する複数の切り込み（溝ＤＩＴ）を形成した後、これらの複数の切り込み（溝ＤＩＴ）を起点とした劈開によって、チップアレイＣＡを複数の半導体チップＣＨＰ１に分離している。これにより、切り込み（溝ＤＩＴ）を形成しない場合よりも、容易にチップアレイＣＡを劈開によって、複数の半導体チップＣＨＰ１に分離することができる。なぜなら、劈開を実現するためには、起点となるポイントがあるほうが望ましいからである。すなわち、起点となるポイントがない状態で、劈開を実施すると、劈開する方向が定まらず、意図しない方向に劈開が進行するおそれが高くなる。これに対し、起点となるポイント（切り込み)が予め形成されていると、劈開する方向を意図する方向に導くことができる。

これにより、本実施の形態における特徴点によれば、複数の切り込み（溝ＤＩＴ）を形成することによって、劈開する方向を制御することができ、これによって、意図しない方向に劈開が進行することを効果的に抑制することができる。そして、特に、本実施の形態では、シリコンウェハＷＦの表面をシリコンの（１００）面とすることにより、意図する方向に劈開を進行しやすくしている。

＜変形例＞
次に、実施の形態の変形例について説明する。本変形例では、実施の形態におけるＣＭＵＴの製造方法とは一部異なるＣＭＵＴの製造方法について説明する。まず、図２７に示すように、超音波を送受信するためのセルが形成された複数のチップ領域ＣＲを有するシリコンウェハ（半導体基板）ＷＦを用意する。このシリコンウェハＷＦは、略円盤形状をしており、表面に複数のチップ領域ＣＲを有している。そして、所定数のチップ領域ＣＲからは、チップアレイ領域ＣＡＲが形成されている。そして、図２７に示すように、シリコンウェハＷＦと同サイズである略円盤状のフレキシブル基板ＦＳを用意する。その後、シリコンウェハＷＦの裏面にフレキシブル基板ＦＳを貼り付ける。続いて、図２８に示すように、フレキシブル基板ＦＳを貼り付けたシリコンウェハＷＦをダイシングすることにより、所定数のチップ領域を含むチップアレイＣＡを取得する。このとき、チップアレイＣＡの裏面には、可撓性を有するフレキシブル基板ＦＳが接着している。その後は、実施の形態におけるＣＭＵＴの製造工程とほぼ同様の工程を経ることにより、図２９に示すようなフレキシブル基板ＦＳ上に搭載された複数の半導体チップＣＨＰ１を含み、かつ、互いに隣り合う半導体チップＣＨＰ１の側面に溝ＤＩＴと劈開面ＣＶＳが形成されたＣＭＵＴ１００Ｂを製造することができる。

この場合の外部からの電源供給のための電気接続は、略円盤状のフレキシブル基板ＦＳ
に予め配線パターンを形成しておけば、例えば、図２６で示す貫通穴ＴＳＶ（半導体チップＣＨＰ１の基板ＳＵＢに形成した貫通穴ＴＳＶ）を用いて、フレキシブル基板ＦＳに接続することができる。そして、略円盤状のフレキシブル基板ＦＳの配線を、フレキシブル基板ＦＳに形成した別の貫通穴を介して、略円盤状のフレキシブル基板ＦＳのシリコンウェハＷＦを貼り付ける面（表面）から、それと対向する面（裏面）に引き回しておくことにより、図２９に示すＣＭＵＴ１００Ｂの底面から電源を供給することができる。

ここで、本変形例では、例えば、図２９に示すように、フレキシブル基板ＦＳの平面サイズが、複数の半導体チップＣＨＰ１の組み合わせた平面サイズとほぼ同等であることから、実施の形態におけるＣＭＵＴ１００Ａよりも、ＣＭＵＴ１００Ｂの方が小型化を図ることができる利点を得ることができる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

前記実施の形態は、以下の形態を含む。

（付記１）
超音波の受信を行なうセルが形成された複数の半導体チップと、
前記複数の半導体チップと密着する可撓性部材と、
を備え、
前記複数の半導体チップのうち、互いに隣り合う第１半導体チップと第２半導体チップとに着目した場合において、
前記第１半導体チップは、第１側面を含み、
前記第２半導体チップは、前記第１側面と対向する第２側面を含み、
前記第１側面の第１部分と前記第２側面の第２部分とは、対向して密着させた場合に合致する形状を有する、超音波トランスデューサ。

（付記２）
超音波の受信を行なうセルが形成された複数の半導体チップと、
前記複数の半導体チップと密着する可撓性部材と、
を備え、
前記複数の半導体チップのそれぞれには、複数の前記セルが形成され、
前記複数の半導体チップのうち、互いに隣り合う第１半導体チップと第２半導体チップとに着目した場合において、
前記第１半導体チップは、
前記第２半導体チップに最も近い位置に形成された第１外縁セルと、
前記第１外縁セルと隣り合う第１隣接セルと、
を含み、
前記第２半導体チップは、
前記第１半導体チップに最も近い位置に形成された第２外縁セルと、
前記第２外縁セルと隣り合う第２隣接セルと、
を含み、
前記第１外縁セルと前記第２外縁セルとの間の距離は、前記第１外縁セルと前記第１隣接セルとの間の距離と等しく、かつ、前記第２外縁セルと前記第２隣接セルとの間の距離と等しい、超音波トランスデューサ。

（付記３）
（ａ）セルが形成された複数のチップ領域を有し、かつ、可撓性部材と接着した半導体基板を用意する工程、
（ｂ）所定数のチップ領域を含むチップアレイを取得する工程、
（ｃ）前記チップアレイを前記所定数の半導体チップに分離する工程、
を備える、超音波トランスデューサの製造方法であって、
前記（ｃ）工程は、
（ｃ１）前記半導体基板の厚さ方向において前記半導体基板の途中で停止する複数の切り込みを前記チップアレイに形成する工程、
（ｃ２）前記（ｃ１）工程の後、前記複数の切り込みを起点とした劈開により、前記可撓性部材に接着された前記所定数の前記半導体チップを取得する工程、
を有する、超音波トランスデューサの製造方法。

１００Ａ 超音波トランスデューサ（ＣＭＵＴ）
１００Ｂ 超音波トランスデューサ（ＣＭＵＴ）
１０００ 超音波撮像装置
１００１ 超音波探触子
１００２ 送受信分離部
１００３ 送信部
１００４ バイアス部
１００５ 受信部
１００６ 整相加算部
１００７ 画像処理部
１００８ 表示部
１００９ 制御部
１０１０ 操作部
ＡＣＬ１ 隣接セル
ＡＣＬ２ 隣接セル
ＢＭＰ バンプ電極
ＢＷ ボンディングワイヤ
ＣＢＰ パッド
ＣＨＰ１ 半導体チップ
ＣＨＰ１ａ 半導体チップ
ＣＨＰ１ｂ 半導体チップ
ＣＨＰ１ｃ 半導体チップ
ＣＨＰ１ｄ 半導体チップ
ＣＨＰ１ｅ 半導体チップ
ＣＨＰ１ｆ 半導体チップ
ＣＨＰ１ｇ 半導体チップ
ＣＬ セル
ＣＮＣ コネクタ
ＣＶＳ 劈開面
ＤＩＴ 溝
ＥＣＬ１ 外縁セル
ＥＣＬ２ 外縁セル
ＦＢＰ パッド
ＦＩＣ 配線
ＦＳ フレキシブル基板
ＲＳＮ 樹脂
Ｓ１ 側面
Ｓ２ 側面
ＴＳＶ 貫通穴
ＵＦ アンダーフィル材

Claims (15)

1. 被検体に接触させて、前記被検体との間で超音波を送受信する超音波探触子と、
   超音波を送信させるための駆動信号を前記超音波探触子に供給する送信部と、
   前記超音波探触子から出力される反射エコー信号を受信する受信部と、
   前記反射エコー信号に基づいて画像を生成する画像処理部と、
   超音波の送信時には、前記超音波探触子と前記送信部とを電気的に接続する一方、超音波の受信時には、前記超音波探触子と前記受信部とを電気的に接続するように接続経路を切り換える送受信分離部と、
   を備える、超音波撮像装置であって、
   前記超音波探触子は、超音波トランスデューサを含み、
   前記超音波トランスデューサは、
   超音波の送受信を行なうセルが形成された複数の半導体チップと、
   前記複数の半導体チップと密着する可撓性部材と、
   を有し、
   前記複数の半導体チップのうち、互いに隣り合う第１半導体チップと第２半導体チップとに着目した場合において、
   前記第１半導体チップは、第１側面を含み、
   前記第２半導体チップは、前記第１側面と対向する第２側面を含み、
   前記第１側面の第１部分は、劈開面であり、
   前記第２側面の第２部分であって、前記第１部分と対向する前記第２部分も、劈開面であり、
   前記可撓性部材が曲率を持たない場合、前記第１側面の前記第１部分と前記第２側面の前記第２部分とは、密着する、超音波撮像装置。
2. 超音波の受信を行なうセルが形成された複数の半導体チップと、
   前記複数の半導体チップと密着する可撓性部材と、
   を備え、
   前記複数の半導体チップのうち、互いに隣り合う第１半導体チップと第２半導体チップとに着目した場合において、
   前記第１半導体チップは、第１側面を含み、
   前記第２半導体チップは、前記第１側面と対向する第２側面を含み、
   前記第１側面の第１部分は、劈開面であり、
   前記第２側面の第２部分であって、前記第１部分と対向する前記第２部分も、劈開面であり、
   前記可撓性部材が曲率を持たない場合、前記第１側面の前記第１部分と前記第２側面の前記第２部分とは、密着する、超音波トランスデューサ。
3. 請求項２に記載の超音波トランスデューサにおいて、
   前記第１側面は、前記第２半導体チップ側に突き出た第１突出側面を有し、
   前記第２側面は、前記第１半導体チップ側に突き出た第２突出側面を有し、
   前記第１部分は、前記第１突出側面であり、
   前記第２部分は、前記第２突出側面である、超音波トランスデューサ。
4. 請求項２に記載の超音波トランスデューサにおいて、
   前記第１部分と前記第２部分とは、対向して密着させた場合に合致する形状を有する、超音波トランスデューサ。
5. 請求項２に記載の超音波トランスデューサにおいて、
   前記複数の半導体チップのそれぞれには、複数の前記セルが形成され、
   前記第１半導体チップは、
   前記第２半導体チップに最も近い位置に形成された第１外縁セルと、
   前記第１外縁セルと隣り合う第１隣接セルと、
   を含み、
   前記第２半導体チップは、
   前記第１半導体チップに最も近い位置に形成された第２外縁セルと、
   前記第２外縁セルと隣り合う第２隣接セルと、
   を含み、
   前記第１外縁セルと前記第２外縁セルとの間の距離は、前記第１外縁セルと前記第１隣接セルとの間の距離と等しく、かつ、前記第２外縁セルと前記第２隣接セルとの間の距離と等しい、超音波トランスデューサ。
6. 請求項２に記載の超音波トランスデューサにおいて、
   前記第１側面と前記第２側面との間の最大距離は、使用する超音波の波長よりも小さい、超音波トランスデューサ。
7. 請求項２に記載の超音波トランスデューサにおいて、
   前記複数の半導体チップのそれぞれは、
   表面と、
   前記表面の反対側に位置する裏面と、
   を有し、
   前記可撓性部材は、前記裏面と密着する、超音波トランスデューサ。
8. 請求項２に記載の超音波トランスデューサにおいて、
   前記複数の半導体チップのそれぞれは、
   表面と、
   前記表面の反対側に位置する裏面と、
   を有し、
   前記可撓性部材は、前記表面と密着する、超音波トランスデューサ。
9. 請求項２に記載の超音波トランスデューサにおいて、
   前記可撓性部材は、フレキシブル基板である、超音波トランスデューサ。
10. 請求項２に記載の超音波トランスデューサにおいて、
    前記可撓性部材は、可撓性膜である、超音波トランスデューサ。
11. 請求項２に記載の超音波トランスデューサにおいて、
    前記セルは、静電容量型セルである、超音波トランスデューサ。
12. （ａ）セルが形成された複数のチップ領域を有する半導体基板を用意する工程、
    （ｂ）所定数のチップ領域を含むチップアレイを取得する工程、
    （ｃ）前記チップアレイを可撓性部材に接着する工程、
    （ｄ）前記チップアレイを前記所定数の半導体チップに分離する工程、
    を備える、超音波トランスデューサの製造方法であって、
    前記（ｄ）工程は、
    （ｄ１）前記半導体基板の厚さ方向において前記半導体基板の途中で停止する複数の切り込みを前記チップアレイに形成する工程、
    （ｄ２）前記（ｄ１）工程の後、前記複数の切り込みを起点とした劈開により、前記可撓性部材に接着された前記所定数の前記半導体チップを取得する工程、
    を有し、
    前記（ｄ２）工程で取得された前記所定数の前記半導体チップのうち、互いに隣り合う第１半導体チップと第２半導体チップとに着目した場合において、
    前記第１半導体チップは、第１側面を含み、
    前記第２半導体チップは、前記第１側面と対向する第２側面を含み、
    前記第１側面の第１部分は、劈開面であり、
    前記第２側面の第２部分であって、前記第１部分と対向する前記第２部分も、劈開面であり、
    前記可撓性部材が曲率を持たない場合、前記第１側面の前記第１部分と前記第２側面の前記第２部分とは、密着する、超音波トランスデューサの製造方法。
13. 請求項１２に記載の超音波トランスデューサの製造方法において、
    前記（ｄ１）工程では、エッチングを使用する、超音波トランスデューサの製造方法。
14. 請求項１２に記載の超音波トランスデューサの製造方法において、
    前記（ｄ１）工程では、ダイシングを使用する、超音波トランスデューサの製造方法。
15. 請求項１２に記載の超音波トランスデューサの製造方法において、
    前記半導体基板は、シリコンウェハであり、
    前記セルは、前記シリコンウェハの（１００）面に形成されている、超音波トランスデューサの製造方法。

Images