JP2024504163A - マルチトランスデューサチップ超音波デバイス - Google Patents

Abstract

様々なタイプのイメージングで使用するための超音波デバイス。いくつかの実施形態では、超音波デバイスは、回路基板と、回路基板に結合された複数のトランスデューサチップとを含むことができる。いくつかの実施形態では、各トランスデューサチップは、互いに密に詰められた複数の超音波素子を含むことができる微小電気機械システム（ＭＥＭＳ）構成要素と、前記ＭＥＭＳ構成要素の複数の超音波素子に動作可能に結合され得る特定用途向け集積回路（ＡＳＩＣ）と、複数のトランスデューサチップの各ＡＳＩＣに、それの制御のために電気的に結合され得る制御ユニットとを含むことができる。いくつかの実施形態では、複数のトランスデューサチップのうちの少なくとも２つのトランスデューサチップは、前記少なくとも２つのトランスデューサチップのＭＥＭＳ構成要素の超音波素子の動作波長未満であり得る離隔距離で回路基板に配置され得る。

Description

[0001]本開示は、人間もしくは動物の身体の内部組織、骨、血流、もしくは器官、または玩具もしくは出荷パッケージなどの他の関心の対象をイメージングし、画像を表示するための非侵襲的イメージングシステムおよび／またはプローブに関する。そのようなシステムおよび／またはプローブは、一般に、身体への信号の送信と、イメージングされる身体部分からの放出または反射信号の受信とを必要とする。一般に、イメージングシステムで使用されるトランスデューサは、トランシーバと呼ばれ、トランシーバの一部は、光音響および／または超音波効果に基づく。一般に、トランシーバは、イメージングのために使用されるが、必ずしもイメージングに限定されない。例えば、トランシーバは、いくつかの例を挙げると、医療イメージング、パイプ内の流量測定、スピーカおよびマイクロホンアレイ、砕石術、治療のための局所組織加熱、または手術のための高密度焦点式超音波（ＨＩＦＵ）において使用され得る。

[0002]従来の超音波トランスデューサは、一般に、バルク圧電（ＰＺＴ）材料から構築され、一般に、送信信号を生成するために非常に高い電圧パルス、一般に１００Ｖ以上を必要とする。この高い電圧は、トランスデューサの電力消費／散逸が駆動電圧の２乗に比例するので、高い電力散逸をもたらすことがある。消費される電力はプローブで生じる熱に比例するので、多くの場合、さらに、プローブの表面をどれくらい高温にすることができるかに制限があり、これは、プローブで消費できる電力量を制限する。従来のシステムでは、発熱は、いくつかのプローブで冷却構成を必要とし、それは、プローブの製造コストおよび重量を増加させる。一般に、従来のプローブの重量はまた、このプローブを使用する多数の音波検査者が筋損傷に苦しむことが知られているので問題である。

[0003]医療イメージングで使用される従来の超音波プローブは、一般に、ＰＺＴ材料または他の圧電セラミックおよびポリマー複合材料を使用する。プローブは、一般に、トランスデューサと、表示ユニットに画像を表示させるための手段を備えたいくつかの他の電子機器とを収容する。トランスデューサのための従来のバルクＰＺＴ素子を製作するために、厚い圧電材料スラブを大きい長方形のＰＺＴ素子に単に切断することができる。これらの長方形のＰＺＴ素子は、製造プロセスが、長方形の厚いＰＺＴまたはセラミック材料を正確に切断することと、基板上に正確な間隔で装着することとを含むので、構築することが非常に高価である。さらに、トランスデューサのインピーダンスは、トランスデューサ用の送信／受信電子機器のインピーダンスよりもはるかに高い。

[0004]従来のシステムでは、トランスデューサ用の送信／受信電子機器は、多くの場合、プローブから遠く離れて配置され、トランスデューサと電子機器との間にマイクロ同軸ケーブルを必要とする。一般に、ケーブルは、遅延およびインピーダンス整合のために正確な長さを有する必要があり、かなりの頻度で、追加のインピーダンス整合ネットワークが、トランスデューサをケーブルを通して電子機器に効率的に接続するために必要とされる。

[0005]微細加工技術の進歩により、センサおよびアクチュエータ、例えば、容量性微細加工超音波トランスデューサ（ｃＭＵＴ）および圧電微細加工超音波トランスデューサ（ｐＭＵＴ）などを、（シリコン）基板上に効率的に形成することができる。かさばった圧電材料を有する従来のトランスデューサと比較して、ＭＵＴは、それほどかさばらず、製造するのにより安価であるとともに、電子機器とトランスデューサとの間のより簡単でより高い性能の相互接続を有し、動作周波数のより大きい柔軟性と、より高い品質の画像を生成する可能性とを提供する。

[0006]これらのトランスデューサの基礎概念は１９９０年代初期に開示されたが、これらの概念の商品化は、いくつかの課題に直面した。例えば、従来のｃＭＵＴセンサは、特に、高電圧動作中の電荷蓄積、低い周波数で高い十分な音圧を生成することの難しさ、および本質的に非線形であることに起因して、故障または性能のドリフトが起こる傾向がある。従来のｐＭＵＴは、有望な代替であるが、送信および受信の非能率に関連する問題があり、依然として比較的高い動作電圧を必要とし、帯域幅が限定されている。そのため、向上した効率を有し、より低い電圧で動作することができ、高い帯域幅を示すことができる改善されたＭＵＴが必要とされている。

[0007]本開示は、アレイに相互接続された多数のトランスデューサチップで構成され得る超音波デバイスを提供する。トランスデューサチップは、特定用途向け集積回路（ＡＳＩＣ）と連通する微小電気機械システム（ＭＥＭＳ）構成要素を包含することができる。ＡＳＩＣチップは、前記ＭＥＭＳ構成要素の多くの超音波素子に結合され、ワイヤボンドアセンブリまたはシリコン貫通ビア（ＴＳＶ）パッケージングのいずれかを介して制御チップと電気的に相互接続され得る。いくつかの実施形態では、トランスデューサチップは、動作超音波波長未満であり得る離隔距離でアレイに組み立てられ得、それは、イメージング開口の部分的な重なりを引き起こすことができ、それは、イメージング区域の増加と横方向解像度の向上の両方をもたらすことができる。

[0008]一態様では、本開示は、様々なタイプのイメージングで使用するための超音波デバイスを提供する。いくつかの実施形態では、超音波デバイスは、回路基板と、回路基板に結合された複数のトランスデューサチップとを含むことができる。いくつかの実施形態では、回路基板は、プリント回路基板（ＰＣＢ）などの金属基板を含むことができる。いくつかの実施形態では、各トランスデューサチップは、互いに密に詰められた複数の超音波素子を含むことができる微小電気機械システム（ＭＥＭＳ）構成要素と、前記ＭＥＭＳ構成要素の複数の超音波素子に動作可能に結合され得る特定用途向け集積回路（ＡＳＩＣ）と、複数のトランスデューサチップの各ＡＳＩＣに、それの制御のために電気的に結合され得る制御ユニットとを含むことができる。いくつかの実施形態では、複数のトランスデューサチップのうちの少なくとも２つのトランスデューサチップは、前記少なくとも２つのトランスデューサチップのＭＥＭＳ構成要素の超音波素子の動作波長未満であり得る離隔距離で回路基板に配置され得る。

[0009]別の態様では、超音波デバイスは、回路基板と、回路基板に結合された複数のトランスデューサチップとを含む。いくつかの場合には、各トランスデューサチップは、互いに密に詰められた複数の超音波素子を含む微小電気機械システム（ＭＥＭＳ）構成要素と、前記ＭＥＭＳ構成要素の複数の超音波素子に動作可能に結合された特定用途向け集積回路（ＡＳＩＣ）とを含む。いくつかの実施形態では、超音波デバイスは、複数のトランスデューサチップの各ＡＳＩＣに、それの制御のために電気的に結合された制御ユニットを含み、複数のトランスデューサチップのうちの少なくとも２つのトランスデューサチップは、前記少なくとも２つのトランスデューサチップのＭＥＭＳ構成要素の超音波素子の動作波長未満の離隔距離で回路基板に配置される。いくつかの実施形態では、超音波デバイスは、標準プリント回路基板（ＰＣＢ）または可撓性プリント回路基板（フレックスボード（Ｆｌｅｘ Ｂｏａｒｄ））を含む回路基板を含む。いくつかの実施形態では、前記フレックスボードは、固定された曲率を有する。いくつかの実施形態では、前記フレックスボードは、イメージングのために標的表面に実時間で一致するように変化する曲率を有する。

[0010]いくつかの実施形態では、トランスデューサチップは、特定の動作波長を有する。いくつかの実施形態では、任意の隣接するトランスデューサチップ間の離隔距離は、隣接するトランスデューサチップの特定の動作波長に対して最適化される。いくつかの実施形態では、前記少なくとも２つのトランスデューサチップ間の離隔距離は、２０μｍ以下である。いくつかの実施形態では、少なくとも２つのトランスデューサチップは、回路基板上に共平面で配置される。いくつかの実施形態では、少なくとも２つのトランスデューサチップは、回路基板上に湾曲して配置される。いくつかの実施形態では、複数のトランスデューサチップのうちの第１のトランスデューサチップは、複数のトランスデューサチップのうちの第２の後続のトランスデューサチップの動作周波数と無関係な１つまたは複数の動作周波数を有する。いくつかの実施形態では、任意のトランスデューサチップ内の隣接する超音波素子間の離隔距離は、トランスデューサチップの特定の動作波長に対して最適化される。いくつかの実施形態では、超音波デバイスは、複数のトランスデューサチップに結合された１つまたは複数の音響レンズを含むことができる。いくつかの実施形態では、１つまたは複数の音響レンズは、第１のトランスデューサチップに結合された第１の音響レンズと、第２のトランスデューサチップに結合された第２の音響レンズとを含み、第１および第２の音響レンズは曲率を有する。いくつかの実施形態では、各トランスデューサチップは、３次元相互接続機構によって回路基板に結合される。いくつかの実施形態では、３次元相互接続機構はワイヤボンドを含む。

[0011]いくつかの実施形態では、３次元相互接続機構は、前記トランスデューサチップ内のＡＳＩＣの全厚を通るシリコン貫通ビア（ＴＳＶ）を含む。いくつかの実施形態では、制御ユニットは、前記制御ユニットを回路基板に結合させる３次元相互接続機構を有する。いくつかの実施形態では、制御ユニットは回路基板に結合される。いくつかの実施形態では、制御ユニットは、回路基板から切り離されたＰＣＢに結合される。いくつかの実施形態では、前記制御ユニットは、タイミング制御により複数のトランスデューサチップの独立および同期した動作を連係させる。いくつかの実施形態では、前記超音波デバイスアセンブリは、ＴＳＶを使用する２次元構成を含む。いくつかの実施形態では、レンズの高さは、前記ＴＳＶによって可能にされたＭＥＭＳ表面より最大で２００μｍ上である。いくつかの実施形態では、前記ＴＳＶは、１０ｐＨ未満のインダクタンスレベルを有する。いくつかの実施形態では、前記ＴＳＶは、ＴＳＶ最終のアセンブリである。いくつかの実施形態では、前記ＴＳＶ最終のアセンブリは、少なくとも３５μｍの直径を有する。いくつかの実施形態では、前記ＴＳＶ最終のアセンブリは、上記の直径よりも少なくとも２０μｍ大きいパッドサイズを有する。いくつかの実施形態では、前記ＴＳＶ最終のアセンブリは、パッドサイズよりも少なくとも１５μｍ大きいピッチを有する。いくつかの実施形態では、前記ＴＳＶ最終のアセンブリは、最大で３：１の上記の直径に対する深さ比を有する。いくつかの実施形態では、前記ＴＳＶは、ＴＳＶ中間のアセンブリである。いくつかの実施形態では、前記ＴＳＶ中間のアセンブリは、少なくとも２μｍの直径を有する。いくつかの実施形態では、前記ＴＳＶ中間のアセンブリは、上記の直径よりも少なくとも１０μｍ大きいパッドサイズを有する。いくつかの実施形態では、前記ＴＳＶ中間のアセンブリは、上記のパッドサイズよりも少なくとも２０μｍ大きいピッチを有する。いくつかの実施形態では、前記ＴＳＶ中間のアセンブリは、最大で１０：１の上記の直径に対する深さ比を有する。いくつかの実施形態では、ＭＥＭＳ構成要素のうちの１つまたは複数は、圧電微細加工超音波トランスデューサ（ｐＭＵＴ）を含む。いくつかの実施形態では、ＭＥＭＳ構成要素のうちの１つまたは複数は、容量性微細加工超音波トランスデューサ（ｃＭＵＴ）を含む。いくつかの実施形態では、前記少なくとも２つのトランスデューサチップのＭＥＭＳ構成要素の動作波長は、０．１ｍｍから３ｍｍの範囲にある。

[0012]本開示の追加の態様および利点は、以下の詳細な説明から当業者には容易に明らかになるはずであり、本開示の例示的な実施形態のみが示され説明される。理解されるように、本開示は、他のおよび異なる実施形態が可能であり、そのいくつかの詳細は、様々な明白な事項において変更が可能であり、それはすべて本開示から逸脱しない。したがって、図面および説明は、本質的に例示的なものであると見なされるべきであり、限定するものと見なされるべきではない。
参照による組み込み
[0013]本明細書で言及されるすべての刊行物、特許、および特許出願は、個々の刊行物、特許、または特許出願が、あたかも参照により組み込まれることが具体的におよび個々に示されているかのように、同程度に参照により本明細書に組み込まれる。参照により組み込まれる刊行物、および特許または特許出願が本明細書に含まれる本開示と矛盾する範囲において、本明細書は、任意のそのような矛盾する材料に取って代わる、および／または優先することが意図される。

[0014]本開示の新規な特徴は、添付の特許請求の範囲に詳細に記載される。本開示の特徴および利点のより良い理解は、本開示の原理が利用される例示的な実施形態を記載する以下の詳細な説明と、添付の図面（さらに本明細書における「図（Ｆｉｇｕｒｅ）」および「図（ＦＩＧ．）」）とを参照することによって得られるであろう。

[0015]本開示の実施形態によるイメージングシステムを示す図である。 [0016]本開示の実施形態による例示的な超音波イメージャのブロック図である。 [0017]図３Ａ１は、本開示の実施形態による湾曲構成の例示的なトランスデューサチップの側面図である。 [0018]図３Ａ２は、本開示の実施形態による平面構成の例示的なトランスデューサチップの側面図である。 [0019]本開示の実施形態による例示的なＭＥＭＳダイの簡単化された上面図である。 [0020]本開示の実施形態による超音波素子の概略断面図である。 [0021]図５Ａは、本開示の実施形態によるＣＭＯＳウェハ上のフリップチップ組立て済み超音波素子ダイの上面図である。 [0022]図５Ｂは、本開示の実施形態による、方向５－５に沿って得られた図５Ａのフリップチップアセンブリの断面図である。 [0023]本開示の実施形態によるＭＥＭＳダイおよびＣＭＯＳダイを含む個片化されたフリップチップアセンブリの断面図である。 [0024]本開示の実施形態によるＭＥＭＳ－ＣＭＯＳアセンブリの断面図である。 [0025]本開示の実施形態によるＭＥＭＳ－ＣＭＯＳアセンブリの断面図である。 [0026]本開示の実施形態によるＭＥＭＳ－ＣＭＯＳアセンブリの断面図である。 [0027]本開示の実施形態によるＭＥＭＳ－ＣＭＯＳアセンブリの例示的な概略図である。 [0028]本開示の実施形態によるＴＳＶを使用するトランスデューサチップアレイアセンブリの上面図である。 [0029]本開示の実施形態によるトランスデューサチップアレイアセンブリワイヤボンドの上面図である。 [0030]本開示の実施形態による、切り離されたプリント回路基板（ＰＣＢ）上の制御チップをもつトランスデューサチップアレイアセンブリの上面図である。 [0031]本開示の実施形態による、隣接する超音波素子間に可変の間隔をもつトランスデューサチップアレイアセンブリの上面図である。

[0032]本開示の様々な実施形態が、本明細書に示され、説明されているが、そのような実施形態は単に例として提供されていることが当業者には明らかであろう。非常に多くの変形、改変、および置換が、本発明から逸脱することなく、当業者に思い浮かぶであろう。本明細書に記載される本開示の実施形態の様々な代替が用いられてもよいことを理解されたい。

[0033]「少なくとも（ａｔ ｌｅａｓｔ）」、「を超える（ｇｒｅａｔｅｒ ｔｈａｎ）」、または「以上（ｇｒｅａｔｅｒ ｔｈａｎ ｏｒ ｅｑｕａｌ ｔｏ）」という用語が、一連の２つ以上の数値における第１の数値に先行するときはいつでも、「少なくとも」、「を超える」、または「以上」という用語は、その一連の数値における数値の各々に適用される。例えば、１、２、または３以上は、１以上、２以上、または３以上と等価である。

[0034]「以下（ｎｏ ｍｏｒｅ ｔｈａｎ）」、「未満（ｌｅｓｓ ｔｈａｎ）」、または「以下（ｌｅｓｓ ｔｈａｎ ｏｒ ｅｑｕａｌ ｔｏ）」という用語が、一連の２つ以上の数値における第１の数値に先行するときはいつでも、「以下（ｎｏ ｍｏｒｅ ｔｈａｎ）」、「未満（ｌｅｓｓ ｔｈａｎ）」、または「以下（ｌｅｓｓ ｔｈａｎ ｏｒ ｅｑｕａｌ ｔｏ）」という用語は、その一連の数値における数値の各々に適用される。例えば、３、２、または１以下は、３以下、２以下、または１以下と等価である。

[0035]本明細書における特定の発明の実施形態は、数値範囲を想定する。範囲が存在する場合、範囲は範囲の終点を含む。追加として、範囲内のすべてのサブ範囲および値は、あたかも明示的に書き出されたかのように存在する。「約（ａｂｏｕｔ）」または「ほぼ（ａｐｐｒｏｘｉｍａｔｅｌｙ）」という用語は、特定の値に対する許容可能な誤差範囲内を意味することができ、許容可能な誤差範囲は、値がどのように測定または決定されるか、例えば、測定システムの限界に部分的に依存する。例えば、「約」は、当技術分野の慣例に従って、１または１を超える標準偏差内を意味することができる。代替として、「約」は、所与の値の２０％まで、１０％まで、５％まで、または１％までの範囲を意味することができる。特定の値が本出願および特許請求の範囲に記載されている場合、特に断らない限り、特定の値に対する許容可能な誤差範囲内を意味する「約」という用語が想定され得る。

[0036]以下の説明では、説明の目的で、具体的な詳細が、本開示の理解を提供するために記載される。しかしながら、当業者には、これらの詳細なしに本開示が実践され得ることが明らかであろう。さらに、当業者は、以下で説明される本開示の実施形態が、プロセス、装置、システム、デバイス、または有形コンピュータ可読媒体上の方法などの様々な方法で実施され得ることを認識するであろう。

[0037]当業者は、（１）特定の製造ステップが、オプションとして実行されてもよいこと、（２）ステップが、本明細書に記載された特定の順序に限定されなくてもよいこと、および（３）特定のステップが、同時に行われることを含めて異なる順序で実行されてもよいことを認識すべきである。

[0038]図に示される素子／構成要素は、本開示の例示的な実施形態の例示であり、本開示を不明瞭にすることを避けるように意図されている。本明細書における「１つの実施形態」、「好ましい実施形態」、「一実施形態」、または「複数の実施形態」への言及は、実施形態に関連して記載される特定の特徴、構造、特性、または機能が、本開示の少なくとも１つの実施形態に含まれ、２つ以上の実施形態に存在し得ることを意味する。本明細書の様々な箇所における「１つの実施形態において」、「一実施形態において」、または「複数の実施形態において」という語句の出現は、必ずしもすべてが同じ１つの実施形態または複数の実施形態を参照するわけではない。「含む（ｉｎｃｌｕｄｅ）」、「含んでいる（ｉｎｃｌｕｄｉｎｇ）」、「備える、含む（ｃｏｍｐｒｉｓｅ）」、および「備えている、含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、オープンな用語であると理解されるものとし、後に続くリストは、例であり、リストに記載された項目に限定されることを意味するものではない。本明細書で使用される見出しは、系統化のためのみのものであり、説明または特許請求の範囲の範囲を限定するために使用されないものとする。さらに、本明細書の様々な箇所における特定の用語の使用は、例示のためであり、限定として解釈されるべきではない。

[0039]実施形態において、ｐＭＵＴ／ｃＭＵＴ（超音波素子）およびトランスデューサアセンブリ／パッケージは、人間／動物の身体の内臓をイメージングするために、ならびに超音波ビームを使用して、治癒のために組織を加熱するかまたは顕微手術のために高出力超音波ビームを集束させる他の治療用途のために使用され得る。実施形態において、超音波素子およびトランスデューサアセンブリ／パッケージは、超音波断層法用途にも使用され得る。

[0040]実施形態において、超音波素子の製造コストは、最新の半導体およびウェハ処理技法を適用することによって低減され得る。実施形態において、薄膜圧電層が、半導体ウェハ上にスピンまたはスパッタリングされ、その後、パターン化されて、各々が２つ以上の電極を有する圧電トランスデューサを作り出すことができる。実施形態において、各超音波素子は、特定の周波数範囲で信号を放出または受信する能力を有するように設計され得る。以下、圧電素子、超音波素子、圧電センサ、圧電トランスデューサ、圧電トランシーバ、および単位画素という用語は、交換可能に使用される。

[0041]図１は、本開示の実施形態によるイメージングシステム１００の概略図を示す。図示のように、システム１００は、送信モード／プロセスにおいて、圧力波１２２を生成し、心臓、肺、または腎臓などの内臓１１２に向けて送信し、内臓から反射された圧力波を受信するイメージングデバイス（または手短に言えばイメージャ）１２０と、通信チャネル１３０および／またはケーブル１３１を通してイメージャと信号を送受信するコンピューティングデバイス（または手短に言えばデバイス）１０２とを含むことができる。実施形態において、内臓１１２は、圧力波１２２の一部分をイメージャ１２０の方に反射することができ、イメージャ１２０は、反射圧波を捕捉し、受信モード／プロセスにおいて電気信号を生成することができる。イメージャ１２０は、電気信号をデバイス１０２に通信することができ、デバイス１０２は、電気信号を使用して、臓器または標的の画像をディスプレイ／スクリーン１０４に表示することができる。いくつかの実施形態では、イメージャ１２０は、デバイス１０２をカプセル化することができ、イメージャ１２０は、電気信号をデバイス１０２に内部的に通信することができ、デバイス１０２は、電気信号を使用して、臓器または標的の画像をディスプレイ／スクリーン１０４に表示することができる。

[0042]実施形態において、イメージャ１２０は、Ａスキャンとしても知られる１次元イメージング、Ｂスキャンとしても知られる２次元イメージング、また時にはＣスキャンとも呼ばれる３次元イメージング、４次元イメージング、およびドップライメージングを実行するために使用され得る。また、イメージャは、プログラム制御の下で様々なイメージングモードに切り替えられ得る。いくつかの実施形態では、イメージャ１２０は、ハンドヘルド型とすることができ、またはセンサパッチなどの別のフォームファクタを有することができる。

[0043]実施形態において、イメージャ１２０は、動物の内臓の画像を得るためにも使用され得る。イメージャ１２０はまた、ドップラモードイメージングにおけるように動脈および静脈の血流の方向および速度を決定し、さらに、組織硬度を測定するために使用され得る。実施形態において、圧力波１２２は、人間／動物の身体を通って進み、内臓、組織、または動脈および静脈によって反射され得る音波であり得る。

[0044]実施形態において、イメージャ１２０は、ポータブルデバイスであり、通信チャネルを通して、無線１３０（８０２．１１プロトコルなどのプロトコルを使用する）でデバイス１０２と信号を通信することができる。実施形態において、デバイス１０２は、セル電話もしくはｉＰａｄ（登録商標）などのモバイルデバイス、またはユーザに画像を表示することができる固定コンピューティングデバイスであり得る。

[0045]実施形態において、２つ以上のイメージャが、標的臓器の画像を発生させるために使用されてもよい。例えば、第１のイメージャは、圧力波を標的臓器に向けて送ることができ、一方、第２のイメージャは、標的臓器から反射された圧力波を受信し、受信した波に応じて電荷を発生させることができる。

[0046]図２は、本開示の実施形態による例示的なイメージャ１２０の概略図である。実施形態において、イメージャ１２０は、イメージャ１２０と同じであり得る。イメージャ１２０は、図２に示された構成要素よりも多いまたは少ない構成要素を有してもよいことに留意されたい。

[0047]実施形態において、イメージャ１２０は、超音波イメージャとすることができる。図２に示されるように、イメージャ２０１は、圧力波を送受信するためのトランスデューサチップ２１０と、圧力波の伝搬方向を設定および／または集束するためのレンズとして動作し、さらに、トランスデューサチップと人体１１０との間の音響インピーダンス界面として機能するコーティング層２１２と、トランスデューサチップ２１０を制御するためのＡＳＩＣチップ（または手短に言えばＡＳＩＣ）などの制御ユニット２０２であり、バンプによってトランスデューサチップ２１０に結合される、制御ユニット２０２と、イメージャ１２０の構成要素を制御するためのフィールドプログラマブルゲートアレイ（ＦＰＧＡ）２１４と、信号を処理／調整するためのアナログフロントエンド（ＡＦＥ）などの回路２１５と、トランスデューサチップ２１０によって生成され、回路２１５の方に伝搬する波を吸収するための音響吸収体層２０３と、１つまたは複数のポート２１６を通してデバイス１０２などの外部デバイスとデータを通信するための通信ユニット２０８と、データを格納するためのメモリ２１８と、イメージャの構成要素に電力を供給するためのバッテリ２０６と、オプションとして、標的臓器の画像を表示するためのディスプレイ２１７とを含むことができる。いくつかの実施形態では、モバイルデバイスは、イメージャ１２０に電力を供給することができる。

[0048]実施形態において、デバイス１０２は、ディスプレイ／スクリーンを有することができる。そのような場合、ディスプレイは、イメージャ１２０に含まれなくてもよい。実施形態において、イメージャ１２０は、ポート２１６のうちの１つを通してデバイス１０２から電力を受け取ってもよい。そのような場合、イメージャ１２０は、バッテリ２０６を含まなくてもよい。イメージャ１２０の構成要素のうちの１つまたは複数は、１つの一体化電気素子に組み合わされてもよいことに留意されたい。同様に、イメージャ１２０の各構成要素は、１つまたは複数の電気素子に実装されてもよい。

[0049]実施形態において、ユーザは、コーティング層２１２と人体１１０との間の界面におけるインピーダンス整合が改善され得る、すなわち、界面における圧力波１２２の損失が低減され、イメージャ１２０に向かって進む反射波の損失も界面において低減され得るように、人体１１０がコーティング層２１２と直接接触する前に人体１１０の皮膚にゲルを塗布してもよい。実施形態において、トランスデューサチップ２１０は、（回路）基板に装着されてもよく、また音響吸収体層に取り付けられてもよい。この層は、逆方向に放出される超音波信号を吸収し、これは、そうでなければ、反射され、画像の品質を損う可能性がある。

[0050]以下で論じられるように、コーティング層２１２は、単にトランスデューサから身体へのおよびその逆の音響信号の送信を最大化するための単なる平坦な整合層とすることができる。ビーム合焦は、この場合、制御ユニット２０２に電子的に実装され得るので必要とされない。イメージャ１２０は、反射信号を使用して、臓器１１２の画像を作り出すことができ、結果は、臓器１１２の画像の有無にかかわらず示されるグラフ、プロット、および統計などの様々なフォーマットでスクリーンに表示され得る。

[0051]実施形態において、ＡＳＩＣなどの制御ユニット２０２は、トランスデューサチップと一緒に１つのユニットとして組み立てられてもよい。他の実施形態では、制御ユニット２０２は、イメージャ１２０の外に配置され、ケーブルを介してトランスデューサチップ２１０に電気的に結合されてもよい。実施形態において、イメージャ１２０は、構成要素２０２～２１５を囲むハウジングと、構成要素によって生成される熱エネルギーを散逸させるための熱散逸機構とを含むことができる。

[0052]図３Ａ１および図３Ａ２は、本開示の実施形態による３つのトランスデューサチップ２１０を有する例示的なトランシーバアレイの概略図を示す。パッケージは、図３Ａ２に示されるように平面構成であってもよく、または図３Ａ１に示されるように湾曲構成であってもよい。パッケージは、一般に、５μｍ、２０μｍ、または１００μｍなど、５μｍ～１００μｍの範囲の、動作超音波波長よりも小さい、少なくとも２つのトランスデューサチップ２１０間の間隔で組み立てられ得る。共平面アセンブリは、図３Ａ２に示されるように、平面上で使用され得、湾曲面上では、湾曲アセンブリが、図３Ａ１に示されるように、トランスデューサチップ２１０のために使用され得る。共平面アセンブリは、１５μｍなどの動作超音波波長未満の共平面性（隣接するトランスデューサチップの表面レベルの垂直差）を必要とし得る。図３Ａ１に示されるような湾曲アセンブリは、リストバンドまたはパッチなどの多数の可能なプローブ構造のために使用され得る。

[0053]図３Ｂは、本開示の実施形態による１つまたは複数の超音波素子３０２を含む個々のトランスデューサチップ２１０の上面図を示す。図示のように、トランスデューサチップ２１０は、トランスデューサ基板３０４と、トランスデューサ基板３０４上に配置された１つまたは複数の超音波素子３０２とを含むことができる。いくつかの実施形態では、トランスデューサ基板３０４は、シリコンなどの金属基板を含むことができる。いくつかの場合には、トランスデューサチップ２１０は、少なくとも２つのトランスデューサチップ２１０のエッジの列または行の間の間隔が、他のトランスデューサチップ２１０のそれぞれの列または行の間の間隔の倍数、例えば２などに等しくなるように組み立てられ得る。いくつかの実施形態では、このトランスデューサチップ２１０は、単に画像再構成を構築することができる。

[0054]バルク超音波素子を使用する従来のシステムと異なり、実施形態では、超音波素子アレイ３０２はウェハ上に形成され得、ウェハは多数のトランスデューサチップ２１０を形成するためにダイシングされ得る。このプロセスは、トランスデューサチップ２１０が大量におよび低コストで製作され得るので、製造コストを低減することができる。実施形態では、ウェハの直径は、１５０ｍｍ～３００ｍｍ（６～１２インチ）の範囲とすることができ、多くの超音波素子アレイがバッチ製造され得る。超音波素子アレイ３０２を制御するための集積回路は、超音波素子アレイ３０２が、整合集積回路に、近接して、例えば、好ましくは、Ａｕ－Ａｕ、Ａｌ－Ａｌ、もしくはＣｕ－Ｃｕなどの金属ウェハボンディングが実施される場合、１μｍ～２０μｍ内で、または好ましくは、例えば、はんだベースボンディングが実施される場合、２５μｍ～１００μｍ内で接続され得るように、ＡＳＩＣチップに形成されてもよい。例えば、トランスデューサチップ２１０は、１０２４個の超音波素子３０２を有し、１０２４個の超音波素子３０２を駆動するための適切な数の回路を有する整合ＡＳＩＣチップに接続され得る。

[0055]図３Ｂは、本開示の実施形態によるトランスデューサチップ２１０に含まれる例示的なＭＥＭＳダイ３００の上面図を示す。図示のように、ＭＥＭＳダイ３００は、トランスデューサ基板３０４と、トランスデューサ基板３０４に１次元アレイまたは２次元アレイで配置された１つまたは複数の超音波素子３０２とを含むことができる。

[0056]バルク超音波素子を使用する従来のシステムと異なり、実施形態では、超音波素子３０２はウェハ上に形成され得、ウェハはＭＥＭＳダイ３００を形成するためにダイシングされ得る。このプロセスは、ＭＥＭＳダイ３００が大量におよび低コストで製作され得るので、製造コストを低減することができる。実施形態では、ウェハの直径は、１５０ｍｍ～３００ｍｍ（６～１２インチ）の範囲とすることができ、多くの超音波素子アレイが、各ウェハにバッチ製造され得る。さらに、実施形態では、以下で論じられるように、超音波素子３０２を制御するための集積回路は、超音波素子３０２が、整合集積回路に近接して、好ましくは２５μｍ～１００μｍ内で接続され得るように、ＣＭＯＳウェハ／ダイ（ＡＳＩＣチップなどの）に形成され得る。実施形態では、バイポーラ相補型金属酸化膜半導体（ＢＩＣＭＯＳ）または任意の他の適切なプロセスが、ＣＭＯＳウェハ／ダイの代わりに使用されてもよい。

[0057]実施形態では、各超音波素子３０２の投影区域は、正方形、長方形、および円形、などの任意の適切な形状を有することができる。実施形態において、２つ以上の超音波素子が、より大きい画素素子を形成するために接続されてもよい。実施形態において、超音波素子３０２の２次元アレイは、直交方向に配置され得る。実施形態では、ライン素子を作り出すために、Ｎ個の超音波素子３０２の列が、電気的に並列に接続され得る。次いで、このライン素子は、各素子よりも約Ｎ倍長い連続的な超音波素子によって達成されるものと同様の超音波信号の送受信を行うことができる。

[0058]従来の設計のライン素子を模倣するには、所与の幅の超音波素子の形状が非常に高い必要がある場合がある。例えば、従来の設計のライン素子は、幅が２８０μｍおよび高さが８０００μｍであり得るが、厚さは１０～１０００μｍであり得る。しかしながら、ＭＥＭＳダイ３００では、複数の同一の超音波素子３０２を使用してライン素子を設計することが有利であり、ここで、各素子は、特性中心周波数を有することができる。実施形態において、複数の超音波素子３０２が一緒に接続される場合、複合構造（すなわち、ライン素子）は、すべての素子画素の中心周波数からなる中心周波数をもつ１つのライン素子として機能することができる。最新の半導体プロセスでは、これらの中心周波数は、互いに十分に一致し、ライン素子の中心周波数からの非常に小さい偏差を有する。場合によっては、各超音波素子３０２は、異なる中心周波数を有してもよい。

[0059]実施形態において、超音波素子３０２は、それに関連づけられ、中心周波数の刺激にさらされたときに中心周波数で振動し、共振器のように振る舞う１つまたは複数の懸架されたメンブレンを有する。Ｑファクタとして知られるこれらの共振器に関連する選択性がある。実施形態において、超音波イメージャでは、Ｑは、通常、低く（おおよそ１～３、またはその前後に）なるように設計され、画素の設計と、実際の使用時に画素に適用される負荷との組合せによって達成され得る。実施形態において、負荷は、ＲＴＶ／ポリジメチルシロキサン（ＰＤＭＳ）の層または他の整合材料層を超音波素子の上面に適用することによって設けられ得、負荷は、圧力波を放出および受信するトランスデューサ表面と、イメージングされる人体の部分との間のより厳密なインピーダンス整合を容易にすることができる。実施形態において、低いＱおよび十分に整合した中心周波数により、ライン素子は、実質的に１つの中心周波数をもつラインイメージング素子のように本質的に作用することができ得る。

[0060]実施形態では、例えば、各超音波素子３０２は、互いの中心から中心まで１００～２５０μｍ離間され得る。さらに単純化するために、超音波素子３０２は、形状が正方形であると仮定する。ここで、従来のライン素子を模倣するために、超音波素子３０２の列は互いに接続され得ると仮定する。例えば、列内の２４個の超音波素子３０２は、各素子の幅が０．２５ｍｍである場合、長さがおよそ６ｍｍのライン素子を作り出すことができる。実施形態において、この接続は、金属相互接続層を使用してウェハレベルで達成されてもよく、または制御ユニット２０２内の回路を使用して並列に接続されてもよい。

[0061]従来のバルク超音波素子では、上部電極と下部電極にわたる電圧電位は、１００Ｖ～２００Ｖの範囲である。ＭＵＴでは、上部電極と下部電極にわたる電圧電位は、同じ音圧を生成するのに約１０分の１に低くすることができる。実施形態において、この電圧をさらに低減するために、超音波素子３０２は、縮小した薄い圧電層を含むことができ、圧電層は、１μｍ以下の程度の厚さを有することができる。

[0062]図４は、本開示の実施形態による、図３Ｂの方向４－４に沿って得られた例示的な超音波素子３０２の概略断面図を示す。図示のように、超音波素子３０２は、基板４３０によって支持されたメンブレン層４３４上に配置され得る。実施形態において、空洞４３２は、メンブレンを画定するために基板４３０に形成され得、すなわち、基板４３０およびメンブレン４３４はモノリシック体で形成され得る。代替実施形態では、メンブレン層４３４は、基板４３０上にＳｉＯ_２を堆積させることによって形成されてもよい。実施形態において、１つまたは複数の超音波素子３０２は、メンブレン上に配置され得る。代替実施形態では、各超音波素子３０２は、別個のメンブレン上に配置されてもよい。

[0063]実施形態において、超音波素子３０２は、圧電層４１０と、信号導体（Ｏ）４０４に電気的に接続される第１の（または下部）電極（Ｏ）４０２とを含むことができる。実施形態において、信号導体（Ｏ）４０４は、ＴｉＯ_２および金属層をメンブレン層４３４上に堆積させることによって形成され得る。実施形態において、圧電層４１０は、スパッタリング技法またはゾルゲルプロセスによって形成され得る。

[0064]実施形態において、第２の電極（Ｘ）４０６が、圧電層４１０上に成長され、第２の導体４０８に電気的に接続され得る。第３の電極（Ｔ）４１２が、さらに、圧電層４１０上に成長され、第２の導体４１２に隣接して配置されるが、第２の導体（Ｘ）４０８から電気的に絶縁され得る。実施形態において、第２の電極（Ｘ）４０６および第３の電極（Ｔ）４１２（言い換えると、２つの上部電極）は、圧電層４１０上に１つの金属層を堆積させ、その金属層をパターン化することによって形成され得る。実施形態において、電極４０２、４０６、および４１２の投影区域は、正方形、長方形、円形、および楕円形、などの任意の適切な形状を有することができる。

[0065]実施形態において、第１の電極（Ｏ）４０２は、金属、ビア、および層間誘電体を使用して導体（Ｏ）４０４に電気的に接続され得る。実施形態において、第１の電極（Ｏ）４０２は、圧電層４１０に直接接触することができる。第３の導体（Ｔ）４１４が、第１の電極（Ｏ）４０２を基準にして圧電層４１０の他の側に堆積または成長され得る。超音波素子３０２を製造するためのステップに関するさらに多くの情報は、２０１７年１１月２９日に出願された「ＬＯＷ ＶＯＬＴＡＧＥ，ＬＯＷ ＰＯＷＥＲ ＭＥＭＳ ＴＲＡＮＳＤＵＣＥＲ ＷＩＴＨ ＤＩＲＥＣＴ ＩＮＴＥＲＣＯＮＮＥＣＴ ＣＡＰＡＢＩＬＩＴＹ（直接相互接続機能をもつ低電圧、低電力ＭＥＭＳトランスデューサ）」と題する米国特許第１１０５８３９６号明細書に見いだすことができ、その全体が参照により本明細書に組み込まれる。

[0066]ユニモルフ超音波素子が単に例示の目的で図４に示されているが、実施形態では、複数の圧電サブ層と電極とから構成された多層超音波素子が利用されてもよい。実施形態において、圧電層４１０は、ＰＺＴ、ＫＮＮ、ＰＺＴ－Ｎ、ＰＭＮ－Ｐｔ、ＡｌＮ、Ｓｃ－ＡｌＮ、ＺｎＯ、ＰＶＤＦ、およびＬｉＮｉＯ_３材料のうちの少なくとも１つを含むことができる。

[0067]ＭＥＭＳダイ３００の超音波素子は他の適切な数の上部電極を含んでもよいことに留意されたい。例えば、超音波素子は、１つの上面電極（例えば、Ｘ電極）のみを含むことができる。別の例では、超音波素子は、３つ以上の上部電極を含むことができる。上部電極の数および上部電極への電気的接続に関するさらに多くの情報は、米国特許第１１０５８３９６号明細書に見いだされ得る。

[0068]図４は、概略図であり、そのため、超音波素子の詳細な構造を示していないことに留意されたい。例えば、電気パッドが、導体（Ｘ）４０８の１つの端部と、電極（Ｘ）４０６との間に配置され得る。さらに、ＭＥＭＳダイ３００は、超音波素子３０２とは異なる構造を有する超音波素子を含むことができる。例えば、ＭＥＭＳダイ３００の各超音波素子は、１つの上部電極のみを有することができる。したがって、超音波素子３０２は、ＭＥＭＳダイ３００に含まれ得るいくつかのタイプの超音波素子のうちの１つであることが当業者には明らかであろう。

[0069]図５Ａは、本開示の実施形態によるＣＭＯＳウェハ５０２に搭載された多数のＭＥＭＳダイ（またはＭＥＭＳウェハ）５０４を含むフリップチップアセンブリ５００の上面図を示す。図５Ｂは、本開示の実施形態による、方向５－５に沿って得られたフリップチップアセンブリ５００の断面図である。図示のように、ＭＥＭＳダイ５０４は、金属バンプまたはピラー５０６によってＣＭＯＳウェハ５０２に搭載され得る。実施形態において、ＣＭＯＳウェハ５０２は、ＭＥＭＳダイ５０４の超音波素子を制御するためのＡＳＩＣを含むことができる。（ＣＭＯＳおよびＡＳＩＣという用語は本明細書では交換可能に使用され得る。）実施形態において、バンプまたはピラー５０６の間のピッチは、１～２００μｍの間の範囲とすることができ、それは、超音波素子の大きいアレイを有するＭＥＭＳダイに適用可能な高密度相互接続を可能にする。実施形態において、多数の超音波素子をもつＭＥＭＳダイ５０４は、２次元、３次元、および４次元イメージングのために使用され得る。いくつかの実施形態では、ＭＥＭＳウェハ５０４は、ＡＳＩＣに結合され得る。場合によっては、ＭＥＭＳダイ５０４は、ＭＥＭＳバンピング５０６によってＡＳＩＣダイに接合されてもよい。いくつかの実施形態では、ＭＥＭＳダイ５０４は、ＡＳＩＣの構成要素上に製作されてもよい。

[0070]図６は、本開示の実施形態によるＣＭＯＳダイ６１８に搭載されたＭＥＭＳダイ６１０を含む個片化されたフリップチップアセンブリの断面図を示す。実施形態において、ＭＥＭＳダイ６１０は、ＭＥＭＳダイ５０４と同様であり得る。実施形態において、多数のＭＥＭＳダイを有するＭＥＭＳウェハが製作され、単一のチップにダイシングされ得る。同様に、実施形態において、多数のＡＳＩＣチップを有するＣＭＯＳウェハが製作され、単一のチップにダイシングされ得る。次いで、図６に示されるように、ＭＥＭＳダイ６１０は、多数のバンプまたはピラー６１６によってＣＭＯＳダイ６１８に搭載され得る。

[0071]実施形態において、単一のＭＥＭＳダイが、ＣＭＯＳウェハに搭載されてもよい。実施形態において、フリップチップアセンブリは、ダイ・オン・ダイ、ダイ・オン・ウェハ、またはウェハ・オン・ウェハボンディングによって作り出され得る。実施形態において、ウェハ・ツー・ウェハボンディングプロセスは、歩留まり乗算効果の原因となることがある、すなわち、一体化された（組み立てられた）ダイの歩留まりは、ＭＥＭＳウェハ歩留まりにＣＭＯＳウェハ歩留まりを乗算した積となり得る。実施形態において、既知の良好なダイ・オン・ダイボンディングプロセス、または既知の良好なウェハ部位への既知の良好なダイのボンディングプロセスは、ＭＥＭＳウェハがＣＭＯＳウェハに結合されるときに存在し得る歩留まり乗算効果を排除することができる。

[0072]図７は、本開示の実施形態によるＭＥＭＳ－ＣＭＯＳアセンブリ７００の断面図を示す。図示のように、ＭＥＭＳ－ＣＭＯＳアセンブリ７００は、ＭＥＭＳダイ７０２と、バンプまたはピラー７１２によってＭＥＭＳダイに電気的に結合されたＣＭＯＳダイ７０４と、接着剤層７１０によってＣＭＯＳダイに固定されたパッケージ７０６とを含むことができる。実施形態において、ＣＭＯＳダイ７０４は、１つまたは複数のワイヤ７０８によってパッケージ７０６に電気的に結合され得る。実施形態において、各々のワイヤ７０８の先端は、ワイヤボンディング技法によってＣＭＯＳダイ７０４およびパッケージ７０６に結合され得る。

[0073]実施形態において、図３ＢのＭＥＭＳダイ３００と同様であり得るＭＥＭＳダイ７０２は、超音波素子７２０のアレイを含むことができ、各超音波素子は、図４の超音波素子４００と同様であり得る。実施形態において、各超音波素子７２０は、基板７２６上に形成されたメンブレン７２２と、下部電極、圧電層、および１つまたは複数の上部電極を含む層のスタック７２８とを含むことができる。実施形態において、メンブレン７２２は、基板７２６に空洞をエッチングすることによって形成されてもよい、すなわち、モノリシック体をエッチングして空洞を形成し、その結果、エッチングされていない部分が基板になり、エッチングされた部分がメンブレンを画定してもよい。代替実施形態では、メンブレン７２２は、基板７２６と異なる材料で形成されてもよい。実施形態において、ＭＥＭＳダイ７０２は、１つまたは複数のメンブレン７２２を含むことができる。

[0074]実施形態において、ＭＥＭＳダイ７０２の一部分は、ＣＭＯＳダイ７０４への電気的接続を行うために、バンプ７１２に直接取り付けられ得る。実施形態において、少なくとも１つの金属層が、ＭＥＭＳダイの底面に堆積され、パターン化され、それによって、電気的接続（ワイヤおよび／またはトレースなど）を形成することができ、電気的接続の一部は、ＣＭＯＳダイ７０４と電気連通するためにバンプ７１２と直接接触することができる。例えば、導体（Ｏ）４０４と同様であり得る導体は、ＭＥＭＳダイ７０２の底面に金属層を堆積およびパターン化することによって形成された電気ワイヤ（またはトレース）であり得る。

[0075]ＭＥＭＳ－ＣＭＯＳアセンブリ７００が不注意で硬い表面に落ちた場合、衝突が１００００ｇの程度の衝撃を生成することがあり、それはバンプまたはピラー７１２を剪断する可能性がある。実施形態において、ＭＥＭＳダイ７０２とＣＭＯＳダイ７０４との間の空間は、アンダーフィル材料７３０で充填されてもよく、それは、外部応力衝撃を低減し、衝撃応力に敏感であるバンプ７１２などの構成要素を保護することができる。さらに、アンダーフィル材料（層）７３０は、ＭＥＭＳダイ７０２をＣＭＯＳダイ７０４に機械的に固定することができる。実施形態において、アンダーフィル材料７３０は、加えて、アンダーフィル材料７３０を通過する圧力波を吸収するための音響減衰特性を有することができる。

[0076]実施形態において、超音波素子７２０は、適切な電気導体（４０４、４０８、および４１４など）によってバンプまたはピラー７１２に電気的に結合され得る。実施形態において、電気的接続は、メンブレン７２２の底面上および層７２８のスタック上に形成された金属トレース（およびビア）を含むことができる。

[0077]実施形態において、ＣＭＯＳダイ７０４は、超音波素子が、送信モード／プロセス中に圧力波を生成し、受信モード／プロセス中に電荷を発生させることができるように、超音波素子７２０を感知および駆動するための電気回路を含むことができる。送信モード中、ＣＭＯＳダイ７０４の駆動回路は、バンプ７１２を介して電気パルスを超音波素子７２０に送ることができ、このパルスに応じて、超音波素子は、垂直方向にメンブレン７２２を振動させて、圧力波７３０を生成することができる。受信モード中、標的臓器から反射された圧力波は、メンブレン７２２を変形させ、その結果として、超音波素子７２０に電荷を発生させることができる。電荷は、さらなる処理のために、バンプ７１２を介してＣＭＯＳダイ７０４の電気回路に送られ得る。

[0078]送信モード中、メンブレン７２２によって生成された圧力波の一部分は、ＣＭＯＳダイ７０４の方に伝搬することがある。これらの圧力波は、ＣＭＯＳダイ７０４および／またはパッケージ７０６から反射されて、標的臓器から反射された圧力波に干渉することがあるので、これらの圧力波は、画像品質に悪影響を及ぼす可能性がある。実施形態において、接着剤材料７３０は、望ましくない圧力波を吸収し、熱エネルギーに散逸させ得る音響減衰材料で形成されてもよい。

[0079]実施形態において、パッケージ７０６は、１つまたは複数のワイヤ７０８によってＣＭＯＳダイ７０４との間で電気信号を接続することができる。実施形態において、ＣＭＯＳダイ７０４のＡＳＩＣ部位は、ＡＳＩＣ部位とパッケージ７０６との間のワイヤボンディングを可能にするために、ＭＥＭＳダイ７０４よりも若干大きくすることができる。

[0080]上述で論じたように、パッケージ７０６の方に伝搬する圧力波は、パッケージ７０６から反射され、標的臓器から反射された圧力波に干渉する可能性があるので望ましくないことがある。実施形態において、接着剤層７１０は、接着剤層７１０を通過する圧力波が吸収され、熱エネルギーに散逸され得るように、音響減衰材料で形成され得る。

[0081]図８は、本開示の実施形態によるＭＥＭＳ－ＣＭＯＳアセンブリ８００の断面図を示す。図示のように、ＭＥＭＳ－ＣＭＯＳアセンブリ８００は、ＭＥＭＳダイ８０２と、バンプまたはピラー８１２によってＭＥＭＳダイに電気的に結合されたＣＭＯＳダイ８０４と、接着剤層８１０によってＣＭＯＳダイ８０４に固定されたパッケージ８０６と、パッケージ８０６をＣＭＯＳダイ８０４に電気的に結合させることができる１つまたは複数のワイヤ８０８とを含むことができる。実施形態において、ＭＥＭＳダイ８０２、ＣＭＯＳダイ８０４、およびパッケージ８０６は、ＭＥＭＳ－ＣＭＯＳアセンブリ７００におけるそれらの対応物と同様の構造および機能であり得る。

[0082]図７に関連して論じられたように、メンブレン８２２は、送信モード中に圧力波を生成することができ、圧力波の一部分は、ＣＭＯＳダイ８０４の方に伝搬することがある。この望ましくない圧力波の強度を低減する（または除去する）ために、ＭＥＭＳ－ＣＭＯＳアセンブリ８００は、ＭＥＭＳダイ８０２の周囲に配置され得るシールリング８３２を含むことができ、シールリングによって囲まれる空間８３０は、真空または非常に低い圧力に保たれ、空間を通る圧力波の伝搬を低減／阻止することができる。例えば、空間８３０は、好ましくは大気圧よりも低い事前設定された圧力の不活性ガスまたは空気で充填され得る。

[0083]実施形態において、カバー層８２４が、人体に面するＭＥＭＳダイ８０２の側のまわりに配置され得る。カバー層８２４は、界面での整合音響インピーダンスを強化するためにＭＥＭＳダイ８０２と人体との間のインピーダンス整合層として、およびさらに保護機構として機能することができ、外部衝撃／衝撃からの保護を提供し、ＭＥＭＳダイが直接人間の皮膚に接触するのを防止し、それによって、摩耗および断裂に対する保護を提供する。

[0084]図９は、本開示の実施形態によるＭＥＭＳ－ＣＭＯＳアセンブリ９００の断面図を示す。図示のように、ＭＥＭＳ－ＣＭＯＳアセンブリ９００は、ＭＥＭＳアセンブリ７００と同様であるが、ＣＭＯＳダイ９０４がシリコン貫通ビア（ＴＳＶ）９１４と、バンプ、ピラー、またはパッド９１６とによってパッケージ９０６に電気的に結合され得ることが異なる。実施形態において、ＴＳＶ９１４は、貫通孔のエッチングおよび孔の導電性材料による堆積／充填などの適切なウェハ処理技法によってＣＭＯＳダイ９０４に形成され得る。実施形態において、ＴＳＶ９１４は、ＴＳＶ最終の構造またはＴＳＶ中間の構造のいずれかとすることができる。ＴＳＶ最終の構造またはＴＳＶ中間の構造は、バンプ、ピラー、またはパッド９１６の下のＴＳＶ９１４をもつＡＳＩＣを有し得る。ＴＳＶ最終の構造は、少なくとも３５μｍの直径と、少なくともＴＳＶ最終の直径に２０μｍを加えたパッドサイズとを有することができる。ＴＳＶ中間の構造は、少なくとも２μｍの直径と、１０μｍに加えて少なくともＴＳＶ中間の直径のパッドサイズとを有することができる。実施形態において、ＴＳＶピッチおよび深さは、どのＴＳＶ構造が使用されるか、例えば、ＴＳＶ最終またはＴＳＶ中間などに依存し得る。多重ＭＥＭＳ－ＣＭＯＳアセンブリ９００の２次元構成は、ＴＳＶ９１４によって可能にされ得る。実施形態において、追加のバンプ、ピラー、またはパッド９１６が、ＣＭＯＳダイ９０４またはパッケージ９０６に形成され得、それは、ＣＭＯＳダイ９０４とパッケージ９０６との間の電気的接続を提供する。実施形態において、パッケージ９０６は、ＴＳＶ９１４と、バンプ、ピラー、またはパッド９１６とを通してＣＭＯＳ９０４に電気信号を通信することができる。接着剤層９１０は、圧力波が吸収され、熱エネルギーに散逸され得るように、音響減衰材料で形成され得ることに留意されたい。いくつかの実施形態では、ＭＥＭＳ－ＣＭＯＳアセンブリ９００は、さらに、ＣＭＯＳダイ９０４の一方の側の電極から反対側の電極に接続してＡＳＩＣに接続するＴＳＶ９１４を有することができる。

[0085]図８に示されているように、カバー層８２４と同様のカバー層が、ＭＥＭＳダイ９０２のまわりに配置され得ることに留意されたい。また、ＭＥＭＳアセンブリ９００は、シールリング８３２と同様のシールリングを含むことができ、その結果、シールリングによって囲まれた空間が真空に保たれて、圧力波がＣＭＯＳダイ９０４の方に伝搬するのを防止することができることに留意されたい。また、実施形態において、ＭＥＭＳダイ９０２とＣＭＯＳダイ９０４との間の空間は、材料７３０と同様のアンダーフィル材料で充填され得る。

[0086]図１０は、本開示の実施形態によるＭＥＭＳ－ＣＭＯＳアセンブリ（または手短に言えばアセンブリ）１０００の例示的な概略図を示す。実施形態において、ＭＥＭＳダイ１００２およびＣＭＯＳダイ（またはＡＳＩＣチップ）１００４は、それぞれ、ＭＥＭＳダイ７０２（８０２および９０２）およびＣＭＯＳダイ７０４（８０４および９０４）と同様であり得る。従来のシステムでは、圧電トランスデューサを駆動するための電子機器は、一般に、圧電トランスデューサから遠く離れて配置され、同軸ケーブルを使用して圧電トランスデューサに接続される。一般に、同軸ケーブルは、電子機器における追加のキャパシタンスなどの寄生負荷を増加させ、追加のキャパシタンスは、より多くの熱および電力の損失を引き起こす。対照的に、図１０に示されるように、１つまたは複数の送信ドライバ（すなわち、回路）１０１２ａ～１０１２ｎ（まとめて１０１２）は、Ｃｕピラーまたははんだバンプ１０３２（バンプ７１２、８１２、または９１２と同様であり得る）などの低インピーダンス２次元（２Ｄ）相互接続機構（矢印１０２０で示されるような）、またはウェハボンディングもしくは同様の手法を使用して、超音波素子（すなわち、画素）１００６ａ～１００６ｎ＋ｉ（まとめて１００６）に直接接続され得る。実施形態において、ＭＥＭＳダイ１００２をＣＭＯＳダイ１００４に統合する際、回路１０１２は、超音波素子１００６から垂直方向に１００μｍ未満（またはその程度）の離間で配置され得る。実施形態において、ドライバ回路１０１２と超音波素子１００６との間のインピーダンス整合のための従来のデバイスは必要とされず、それにより、さらに、設計が簡単化され、アセンブリ１０００の電力効率が向上され得る。回路１０１２のインピーダンスは、超音波素子１００６の要件に整合するように設計され得る。

[0087]超音波素子が３つ以上の上部電極を有する場合、各超音波素子は４つ以上のバンプによって、対応する駆動回路に結合され得ることに留意されたい。さらに、以下で論じられるように、各超音波素子は、２つ以下のバンプによって、対応する駆動回路に結合され得る。したがって、図１０は、ＭＥＭＳダイとＣＭＯＳダイとの間の例示的な接続機構を示していることが当業者には明らかであろう。

[0088]実施形態において、超音波素子１００６の各々は、Ｘ、Ｔ、およびＯで表された３つのリード線を有することができる。超音波素子の各々からのリード線は、ＣＭＯＳダイ１００４に配置された回路１０１２のうちの対応するものにバンプ１０３２によって電気的に接続され得る。実施形態において、１００６ｎ＋１～１００６ｎ＋ｉなどの超音波素子のラインは、１つの共通回路１０１２ｎに電気的に結合され得る。実施形態において、送信ドライバ回路１０１２ｎは、送信モード中に超音波素子への送信信号を生成する１つの送信ドライバを含むことができる。代替実施形態では、ＭＥＭＳまたはＡＳＩＣ上の接続トレースは、１μｍの程度の一般的なメタライゼーションの代わりに、厚い金属、例えば１０μｍを使用して製作され得る。

[0089]ＣＭＯＳダイ１００４は、回路１０１２ｎと同様の任意の適切な数の回路を有することができることが当業者には明らかであろう。実施形態において、制御ユニット１０４２は、超音波素子を２次元画素アレイにおいて水平または垂直のいずれかに構成し、それらの長さを構成し、それらを、送信もしくは受信またはポーリングモードもしくはアイドルモードにする能力を有することができる。実施形態において、制御ユニット１０４２は、ＭＥＭＳダイ１００２がバンプ１０３２によってＣＭＯＳダイ１００４に組み合わされた後、ポーリングプロセスを実行することができる。実施形態において、制御ユニット１０４２は、ＭＥＭＳダイ１００２がバンプ１０３２によってＣＭＯＳダイ１００４に組み合わされた後、タイミング制御を用いて連係動作または独立動作を実行することができる。アセンブリ１０００に関するさらに多くの情報は、２０１７年１１月２９日に出願された「ＣＯＮＦＩＧＵＲＡＢＬＥ ＵＬＴＲＡＳＯＮＩＣ ＩＭＡＧＥＲ（構成可能な超音波イメージャ）」と題する米国発行特許第１０，８３５，２０９ Ｂ２号に見いだすことができ、その全体が参照により本明細書に組み込まれる。

[0090]実施形態において、少なくとも１つの金属層が、ＭＥＭＳダイ１００２の表面に堆積され、パターン化され、それによって、電気ワイヤ（またはトレース）１０３４を形成することができ、電気ワイヤの一部は、ＣＭＯＳダイ１００４と電気連通するためにバンプ１０３２と直接接触することができる。電気ワイヤ１０３４は、さらに、超音波素子１００６間で信号を通信するために使用され得る。実施形態において、少なくとも１つの金属層が、ＣＭＯＳダイ１００４の表面に堆積され、パターン化され、それによって、電気ワイヤ（またはトレース）１０３６を形成することができ、電気ワイヤの一部は、ＭＥＭＳダイ１００２と電気連通するためにバンプ１０３２と直接接触することができる。電気ワイヤ１０３６は、さらに、ＣＭＯＳダイ１００４の電気構成要素間で信号を通信するために使用され得る。実施形態において、多数の金属層およびビアが、ＭＥＭＳダイおよび／またはＣＭＯＳダイに堆積およびパターン化されて、電気ワイヤ（トレース）の多数の層を形成することができる。

[0091]図７～図９に関連して論じられたように、実施形態において、ＭＥＭＳダイ１００２およびＣＭＯＳダイ１００４は、別々に製造され、バンプ１０３２を使用する金属相互接続技術などの２Ｄ相互接続技術によって互いに組み合わされ得る。実施形態において、相互接続技術は、構成要素の歩留まりを低下させる、ウェハ間一体化の低い歩留まり乗算効果を排除することができる。実施形態において、図１０のＭＥＭＳダイは、図７～図９のＭＥＭＳダイと同様の構造および機能を有することができ、図１０のＣＭＯＳダイは、図７～図９のＭＥＭＳダイと同様の構造および機能を有することができる。

[0092]図１１は、本開示の実施形態によるＴＳＶを使用するトランスデューサチップアレイアセンブリ１１００の上面図を示す。実施形態において、ＭＥＭＳダイ１１５０およびＡＳＩＣチップ（またはＣＭＯＳダイ）１１４０は、それぞれ、ＭＥＭＳダイ７０２（８０２および９０２）およびＣＭＯＳダイ７０４（８０４および９０４）と同様であり得る。実施形態において、トランスデューサチップアセンブリ１１００は、制御チップ１１１０によって連係され得る。制御チップ１１１０は、タイミング制御（例えば同期）による連係動作または独立動作のために多数のトランスデューサチップ１１２０を制御するのに使用され得る。実施形態において、トランスデューサチップ１１２０は、ＭＥＭＳダイ１１５０およびＡＳＩＣチップ１１４０で構成され得、ＰＣＢ１１３０と相互接続され得る。いくつかの実施形態では、ＰＣＢ１１３０は、剛性回路基板とすることができる。場合によっては、ＰＣＢ１１３０は、可撓性回路基板とすることができ、それは、湾曲したイメージング区域１１３０を可能にする。実施形態において、制御チップ１１１０は、ＰＣＢ１１３０の表側または裏側に相互接続され得る。

[0093]図１２は、本開示の実施形態によるトランスデューサチップアレイアセンブリワイヤボンド１２００の上面図を示す。実施形態において、ＭＥＭＳダイ１２５０およびＡＳＩＣチップ（またはＣＭＯＳダイ）１２４０は、それぞれ、ＭＥＭＳダイ７０２（８０２および９０２）およびＣＭＯＳダイ７０４（８０４および９０４）と同様であり得る。実施形態において、トランスデューサチップアセンブリ１２００は、制御チップ１２１０によって連係され得る。制御チップ１２１０は、タイミング制御（例えば同期）による連係動作または独立動作のために多数のトランスデューサチップ１２２０を制御するのに使用され得る。実施形態において、トランスデューサチップ１２２０は、ＭＥＭＳダイ１２５０およびＡＳＩＣチップ１２４０で構成され得、ＰＣＢ１２３０と相互接続され得る。実施形態において、制御チップ１２１０は、ＰＣＢ１２３０の表側または裏側にワイヤにより相互接続され得る。

[0094]実施形態において、トランスデューサチップアレイアセンブリ１１００を相互接続するためにＴＳＶを使用することにより、多数のトランスデューサチップ１１１０を、隣接してシームレスに任意の２次元アレイで組み立てることが可能になり得る。実施形態において、このシームレス接続は、図１２に記載される実施形態と比較して、寸法性を著しく向上および改善することができる。図１２に記載された実施形態は、単に、一方向にトランスデューサチップのシームレスアセンブリを形成することができる可能性があるが、図１１に記載された実施形態は、多方向にトランスデューサチップのシームレスアセンブリを形成することができる可能性がある。個々のトランスデューサチップアレイは、アレイを組み立てる前に品質管理され得るが、図１２の実施形態は、品質が評価され得る前にアレイが組み立てられる必要がある場合がある。

[0095]実施形態において、トランスデューサチップアレイアセンブリ１１００を相互接続するためにＴＳＶを使用することにより、図１２に記載された実施形態（ワイヤボンドループ高さおよびレンズ表面からのそのクリアランスが、レンズの高さの最小値を設定し得る）と比較して、特にレンズのエッジのまわりで、より薄いレンズの高さを可能にすることができ、これは、より低い減衰と、いくつかの形態のイメージングで必要とされることがあるより連続的な波長（ＣＷ）とをもたらすことができる。実施形態において、トランスデューサチップアレイアセンブリ１１００を相互接続するためにＴＳＶを使用することにより、図１２に記載された実施形態と比較して、より高い動作周波数を可能にすることができ、その理由は、ワイヤボンドアセンブリの代わりにＴＳＶを使用することが、より低いインダクタンス、その結果として、動作効率の向上をもたらすことができるからである。実施形態において、トランスデューサチップアレイアセンブリ１１００を相互接続するためにＴＳＶを使用することにより、図１２に記載された実施形態と比較して、トランスデューサチップアレイ内で必要とされる間隔の量を減少させることによって、より大きいオペレーションの使用を可能にすることができる。間隔が減少することにより、イメージング開口が部分的に重なり、単一フレームコヒーレント画像の全イメージング区域を増加させ、横方向解像度を向上させる（横方向解像度はアクティブ開口サイズに反比例する）ことができる。いくつかの実施形態では、イメージング区域の増加および横方向解像度の向上により、イメージングシステムを、円筒形プローブ、または湾曲超音波イメージング区域をもつ大きいパッチとして形成することが可能であり得る。いくつかの実施形態では、湾曲超音波イメージング区域をもつ大きいパッチにより、トランスデューサチップアレイは、実時間でイメージング表面に一致するように固定曲率または変化する曲率のいずれかを有することが可能になり得る。

[0096]いくつかの実施形態では、超音波デバイスは、切り離されたＰＣＢに結合された制御ユニットを有することができる。場合によっては、切り離されたＰＣＢは、回路基板から離れていてもよい。いくつかの実施形態では、切り離されたＰＣＢは、制御チップを単独で収容することができ、または多数のトランスデューサチップを収容するＰＣＢから切り離された多数の制御チップを収容することもできる。

[0097]図１３は、本開示の実施形態による、切り離されたプリント回路基板（ＰＣＢ）１３４０上の制御チップをもつトランスデューサチップアレイアセンブリ１３００の上面図を示す。いくつかの実施形態では、制御チップ１３２０は、切り離されたＰＣＢ１３４０に結合され得る。いくつかの実施形態では、ＭＥＭＳ１３１０およびＡＳＩＣ１３３０は、別個の回路基板１３５０に結合され得る。回路基板１３５０は、プリント回路基板（ＰＣＢ）などの金属基板を含むことができる。いくつかの場合には、切り離されたＰＣＢ１３４０および制御チップ１３２０は、相互接続機構１３６０を介して、ＭＥＭＳ１３１０、ＡＳＩＣ１３３０、および回路基板１３５０に接続され得る。いくつかの実施形態では、切り離されたＰＣＢ１３４０は、剛性構造とすることができる。いくつかの場合には、切り離されたＰＣＢ１３４０は、可撓性構造とすることができる。いくつかの実施形態では、回路基板１３５０は、剛性構造とすることができる。いくつかの場合には、回路基板１３５０は、可撓性構造とすることができる。いくつかの実施形態では、相互接続機構１３６０は、ケーブル、ワイヤ、または電気連通可能材料を含むことができる。

[0098]いくつかの実施形態では、トランスデューサチップは、特定の動作波長を有することができる。いくつかの場合には、隣接するトランスデューサチップ間の離隔距離は、互いに異なる値であってもよい。この離隔距離値は、離隔距離のまわりの隣接するトランスデューサチップの特定の動作波長に対して最適化され得る。いくつかの実施形態では、２ＭＨｚ未満などの低い周波数では、動作波長は、比較的大きく、例えば、３ｍｍ超などとすることができる。

[0099]いくつかの実施形態では、隣接するトランスデューサチップ間の離隔距離、および１つのトランスデューサチップ内の隣接する超音波素子間の間隔は、高い周波数のときよりもはるかに大きくなる可能性がある。場合によっては、これは、トランスデューサチップアレイおよび超音波素子のアセンブリの製造をはるかに容易にすることができる。

[0100]図１４は、本開示の実施形態による、隣接する超音波素子１４５０間に可変の間隔をもつトランスデューサチップアレイアセンブリ１４００の上面図を示す。いくつかの実施形態では、ＭＥＭＳ１ １４１０は、ＭＥＭＳ２ １４２０、またはＭＥＭＳ３ １４３０のいずれかと異なる、隣接する超音波素子１４５０間の間隔で構成され得る。いくつかの場合には、ＭＥＭＳ１ １４１０およびＭＥＭＳ２ １４２０は、隣接する超音波素子１４５０間に同じ間隔を備え得るが、ＭＥＭＳ３ １４３０は、超音波素子１４５０間に異なる間隔を有する。いくつかの実施形態では、ＭＥＭＳ２ １４２０およびＭＥＭＳ３ １４３０は、隣接する超音波素子１４５０間に同じ間隔を備え得るが、ＭＥＭＳ１ １４１０は、超音波素子１４５０間に異なる間隔を有する。いくつかの実施形態では、ＭＥＭＳ１ １４１０、ＭＥＭＳ２ １４２０、およびＭＥＭＳ３ １４３０は、ＡＳＩＣ１４４０と相互接続され、回路基板１４６０に結合され得る。回路基板１４６０は、プリント回路基板（ＰＣＢ）などの金属基板を含むことができる。いくつかの場合には、回路基板１４６０は、剛性ＰＣＢで構成することができる。いくつかの場合には、回路基板１４６０は、可撓性ＰＣＢで構成することができる。いくつかの場合には、隣接する超音波素子１４５０間の可変の間隔は、隣接するトランスデューサチップアレイ１４００の特定の動作波長に対する最適化を可能にすることができる。いくつかの実施形態では、隣接する超音波素子１４５０間の離隔距離は、高い周波数よりも低い周波数においてより大きくなり得る。

[0101]本開示の好ましい実施形態が、本明細書において示され、説明されているが、そのような実施形態は、単に例として提供されていることが当業者には明らかであろう。非常に多くの変形、改変、および置換が、本開示の範囲から逸脱することなく、直ちに当業者に思い浮かぶであろう。本明細書に記載される本開示の実施形態の様々な代替が、本開示の本発明を実践する際に用いられてもよいことを理解されたい。以下の特許請求の範囲が本発明の範囲を定義すること、ならびにこれらの特許請求の範囲およびそれらの均等物の範囲内の方法および構造がそれによって包含されることが意図される。

Claims (36)

1. （ｉ）回路基板と、
   （ｉｉ）前記回路基板に結合された複数のトランスデューサチップであり、各トランスデューサチップが、
   互いに密に詰められた複数の超音波素子を含む微小電気機械システム（ＭＥＭＳ）構成要素と、
   前記ＭＥＭＳ構成要素の前記複数の超音波素子に動作可能に結合された特定用途向け集積回路（ＡＳＩＣ）と、
   を含む、複数のトランスデューサチップと、
   （ｉｉｉ）前記複数のトランスデューサチップの各ＡＳＩＣに、それの制御のために電気的に結合された制御ユニットと、
   を含む超音波デバイスであって、
   前記複数のトランスデューサチップのうちの少なくとも２つのトランスデューサチップが、前記少なくとも２つのトランスデューサチップの前記ＭＥＭＳ構成要素の前記超音波素子の動作波長未満の離隔距離で前記回路基板に配置される、
   超音波デバイス。
2. 前記回路基板が、標準プリント回路基板（ＰＣＢ）または可撓性プリント回路基板（フレックスボード）を含む、請求項１に記載の超音波デバイス。
3. 前記フレックスボードが、固定された曲率を有する、請求項２に記載の超音波デバイス。
4. 前記フレックスボードが、イメージングのために標的表面に実時間で一致するように変化する曲率を有する、請求項２に記載の超音波デバイス。
5. 前記トランスデューサチップが、特定の動作波長を有する、請求項１～４のいずれか一項に記載の超音波デバイス。
6. 任意の隣接するトランスデューサチップ間の前記離隔距離が、前記隣接するトランスデューサチップの前記特定の動作波長に対して最適化される、請求項１～５のいずれか一項に記載の超音波デバイス。
7. 前記少なくとも２つのトランスデューサチップ間の前記離隔距離が、２０μｍ以下である、請求項１～６のいずれか一項に記載の超音波デバイス。
8. 前記少なくとも２つのトランスデューサチップが、前記回路基板上に共平面で配置される、請求項１～７のいずれか一項に記載の超音波デバイス。
9. 前記少なくとも２つのトランスデューサチップが、前記回路基板上に湾曲して配置される、請求項１～８のいずれか一項に記載の超音波デバイス。
10. 前記複数のトランスデューサチップのうちの第１のトランスデューサチップが、前記複数のトランスデューサチップのうちの第２の後続のトランスデューサチップの動作周波数と無関係な１つまたは複数の動作周波数を有する、請求項１～９のいずれか一項に記載の超音波デバイス。
11. 任意のトランスデューサチップ内の隣接する超音波素子間の前記離隔距離が、前記トランスデューサチップの前記特定の動作波長に対して最適化される、請求項１～１０のいずれか一項に記載の超音波デバイス。
12. 前記複数のトランスデューサチップに結合された１つまたは複数の音響レンズをさらに含む、請求項１～１１のいずれか一項に記載の超音波デバイス。
13. 前記１つまたは複数の音響レンズが、第１のトランスデューサチップに結合された第１の音響レンズと、第２のトランスデューサチップに結合された第２の音響レンズとを含み、前記第１および第２の音響レンズが曲率を有する、請求項１２に記載の超音波デバイス。
14. 各トランスデューサチップが、３次元相互接続機構によって前記回路基板に結合される、請求項１～１３のいずれか一項に記載の超音波デバイス。
15. 前記３次元相互接続機構がワイヤボンドを含む、請求項１４に記載の超音波デバイス。
16. 前記３次元相互接続機構が、前記トランスデューサチップ内の前記ＡＳＩＣの全厚を通るシリコン貫通ビア（ＴＳＶ）を含む、請求項１４または１５に記載の超音波デバイス。
17. 前記制御ユニットが、前記制御ユニットを前記回路基板に結合させる３次元相互接続機構を有する、請求項１～１６のいずれか一項に記載の超音波デバイス。
18. 前記制御ユニットが前記回路基板に結合される、請求項１～１７のいずれか一項に記載の超音波デバイス。
19. 前記制御ユニットが、前記回路基板から切り離されたＰＣＢに結合される、請求項１～１８のいずれか一項に記載の超音波デバイス。
20. 前記制御ユニットが、タイミング制御により前記複数のトランスデューサチップの独立および同期した動作を連係させる、請求項１～１９のいずれか一項に記載の超音波デバイス。
21. 前記デバイスアセンブリが、ＴＳＶを使用する２次元構成を含む、請求項１～２０のいずれか一項に記載の超音波デバイス。
22. レンズの高さが、前記ＴＳＶによって可能にされた前記ＭＥＭＳ表面より最大で２００μｍ上である、請求項２２に記載の超音波デバイス。
23. 前記ＴＳＶが、１０ｐＨ未満のインダクタンスレベルを有する、請求項２１または２２に記載の超音波デバイス。
24. 前記ＴＳＶが、ＴＳＶ最終のアセンブリである、請求項２１～２３のいずれか一項に記載の超音波デバイス。
25. 前記ＴＳＶ最終のアセンブリが、少なくとも３５μｍの直径を有する、請求項２４に記載の超音波デバイス。
26. 前記ＴＳＶ最終のアセンブリが、前記直径よりも少なくとも２０μｍ大きいパッドサイズを有する、請求項２４または２５に記載の超音波デバイス。
27. 前記ＴＳＶ最終のアセンブリが、前記パッドサイズよりも少なくとも１５μｍ大きいピッチを有する、請求項２４～２６のいずれか一項に記載の超音波デバイス。
28. 前記ＴＳＶ最終のアセンブリが、最大で３：１の前記直径に対する深さ比を有する、請求項２４～２７のいずれか一項に記載の超音波デバイス。
29. 前記ＴＳＶが、ＴＳＶ中間のアセンブリである、請求項２１～２８のいずれか一項に記載の超音波デバイス。
30. 前記ＴＳＶ中間のアセンブリが、少なくとも２μｍの直径を有する、請求項２９に記載の超音波デバイス。
31. 前記ＴＳＶ中間のアセンブリが、前記直径よりも少なくとも１０μｍ大きいパッドサイズを有する、請求項２９または３０に記載の超音波デバイス。
32. 前記ＴＳＶ中間のアセンブリが、前記パッドサイズよりも少なくとも２０μｍ大きいピッチを有する、請求項２９～３１のいずれか一項に記載の超音波デバイス。
33. 前記ＴＳＶ中間のアセンブリが、最大で１０：１の前記直径に対する深さ比を有する、請求項２９～３２のいずれか一項に記載の超音波デバイス。
34. 前記ＭＥＭＳ構成要素のうちの１つまたは複数が、圧電微細加工超音波トランスデューサ（ｐＭＵＴ）を含む、請求項１～３３のいずれか一項に記載の超音波デバイス。
35. 前記ＭＥＭＳ構成要素のうちの１つまたは複数が、容量性微細加工超音波トランスデューサ（ｃＭＵＴ）を含む、請求項１～３４のいずれか一項に記載の超音波デバイス。
36. 前記少なくとも２つのトランスデューサチップの前記ＭＥＭＳ構成要素の前記動作波長が、０．１ｍｍから３ｍｍの範囲にある、請求項１～３５のいずれか一項に記載の超音波デバイス。