JP2021086928A - ワイヤの検査方法 - Google Patents
ワイヤの検査方法 Download PDFInfo
- Publication number
- JP2021086928A JP2021086928A JP2019215017A JP2019215017A JP2021086928A JP 2021086928 A JP2021086928 A JP 2021086928A JP 2019215017 A JP2019215017 A JP 2019215017A JP 2019215017 A JP2019215017 A JP 2019215017A JP 2021086928 A JP2021086928 A JP 2021086928A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- height
- measurement position
- semiconductor chip
- inspection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Length Measuring Devices By Optical Means (AREA)
Abstract
【課題】ワイヤと半導体チップとの接合部が他の部材によって覆われ、直接的に測定できない場合においても、ワイヤの形状についてその良否を正しく判定する。【解決手段】本明細書が開示する検査方法は、半導体チップと端子との間を接続するワイヤの検査方法であって、レーザによりワイヤの第1測定位置における第1高さを測定する工程と、レーザによりワイヤの第2測定位置における第2高さを測定する工程とを備える。さらに、この検査方法は、第1高さから第2高さを減算した差分が、所定値を超える場合は正常と判定し、所定値以下の場合は異常と判定する工程を備え、第1測定位置は、ワイヤの想定されたアーチ形状の頂部に設定されており、第2測定位置は、アーチ形状の頂部に対して端子側に設定されている。【選択図】図5
Description
本明細書が開示する技術は、半導体チップと端子との間を接続するワイヤの検査方法に関する。
特許文献1には、半導体チップと端子との間をワイヤによって接続した半導体装置が開示されている。
上記のような半導体装置では、ワイヤと半導体チップとの間に一定の絶縁距離を確保する必要があり、そのためには、ワイヤと半導体チップとの接合部において、ワイヤが想定された形状(特に、高さ)で立ち上がっていることが求められる。この点に関して、ボンディング工程の直後であれば、ワイヤと半導体チップとの接合部について、ワイヤの形状を直接的に測定することができる。しかしながら、ワイヤは細くて変形しやすく、その後の工程中にワイヤへ意図せず変形が生じることもある。このとき、半導体チップに他の部材が接合されており、それによってワイヤと半導体チップとの接合部が覆われていると、当該接合部(又はその近傍)におけるワイヤの形状を直接測定することができない。この場合、当該接合部から離れた位置でワイヤの形状を測定するしかなく、それだけでは、ワイヤの形状についてその良否を正しく判定することが難しい。本明細書は、そのような問題を解決又は低減し得る新規で有用な技術を提供する。
本明細書が開示する検査方法は、半導体チップと端子との間を接続するワイヤの検査方法であって、レーザによりワイヤの第1測定位置における第1高さを測定する工程と、レーザによりワイヤの第2測定位置における第2高さを測定する工程とを備える。さらに、この検査方法は、第1高さから第2高さを減算した差分が、所定値を超える場合は正常と判定し、所定値以下の場合は異常と判定する工程を備え、第1測定位置は、ワイヤの想定されたアーチ形状の頂部に設定されており、第2測定位置は、第1測定位置に対して端子側に設定されている。
上記のような検査方法によると、ワイヤの想定されたアーチ形状の頂部に設定された第1測定位置における第1高さから、第2測定位置における第2高さを減算した差分が、所定値(例えばゼロ)を超える場合、ワイヤは接合部において正常に立ち上がりを維持している(即ち、正常)と判定される。その一方で、差分が所定値以下である場合、ワイヤは変形しており、接合部において立ち上がりが維持されていない(即ち、異常)と判定される。従って、ワイヤと半導体チップの接合部が他の部材によって覆われ、直接的に測定できない場合においても、ワイヤの形状についてその良否を正しく判定することができる。
図面を参照して、実施例の検査方法について説明する。本実施例の検査方法は、半導体装置10におけるワイヤ40を検査するものであり、特に、ワイヤ40の形状が正常であるのか否かを判定する。一例であるが、検査対象である半導体装置10は、電力制御装置に採用され、例えばインバータやコンバータといった電力変換回路の一部を構成することができる。ここでいう電力制御装置は、特に限定されないが、例えば電気自動車や、ハイブリッド自動車や、燃料電池車等に搭載され、電源とモータとの間で電力変換を行うものであってよい。
最初に、本実施例で検査対象とする半導体装置10の構成を説明する。図1に示すように、半導体装置10は、半導体チップ20を備える。半導体チップ20は、パワー半導体素子であって、一対の主電極20aと20bと、一又は複数の信号パッド20cを有する。一対の主電極20a、20bは、電力回路用の電極であって、第1主電極20aと第2主電極20bとを含む。第1主電極20aは、半導体チップ20の一方の表面に位置しており、第2主電極20bは、半導体チップ20の他方の表面に位置している。信号パッド20cは、信号回路用の電極であって、第1主電極20aと同じく、半導体チップ20の前記一方の表面に位置している。
半導体チップ20は、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)又は、IGBT(Insulated Gate Bipolar Transistor)といった、一対の主電極20a、20bの間を電気的に導通及び遮断するスイッチング素子である。但し、半導体チップ20の数や種類については、特に限定されない。半導体チップ20を構成する半導体材料には、例えばケイ素(Si)、炭化ケイ素(SiC)又は窒化ガリウム(GaN)又は他の種類の半導体材料を採用することができる。一対の主電極20a、20b及び信号パッド20cは、アルミニウム系又は他の金属といった導体材料を用いて構成されている。
半導体装置10は、上側導体板22と、下側導体板24と、導体スペーサー26とをさらに備える。上側導体板22と下側導体板24は、半導体チップ20を介して互いに対向している。半導体チップ20の第2主電極20bは、第1接合層30を介して下側導体板24に接合されている。半導体チップ20の第1主電極20aは、第2接合層32を介して導体スペーサー26の一方の表面と接合されている。導体スペーサー26の他方の表面は、第3接合層34を介して上側導体板22が接合されている。一例ではあるがこれらの接合層30、32、34は、はんだ層である。但し、接合層30、32、34は、導電性を有する他の接合材で構成されてもよい。
半導体装置10は、一又は複数の信号端子42をさらに備える。各々の信号端子42は、ワイヤ40を介して、半導体チップ20の対応する信号パッド20cに接続されている。以下、ワイヤ40の一端と信号パッド20cとが互いに接合された部分を、接合部Xと称することがある。
上記のような半導体装置10では、ワイヤ40と半導体チップ20との間に、一定の絶縁距離を確保する必要がある。そのためには、接合部Xにおいて、ワイヤ40が想定された形状(特に、高さ)で立ち上がっていることが求められる。この点に関して、ボンディング工程の直後であれば、ワイヤ40と半導体チップ20との接合部Xについて、ワイヤ40の形状を直接的に測定することができる。しかしながら、ワイヤ40は細くて変形しやすく(例えば、線径0.15mm)、その後の工程中にワイヤ40へ意図せず変形が生じることもある。このとき、半導体チップ20に上側導体板22が既に接合されており、それによってワイヤ40と半導体チップ20との接合部Xが覆われていると、当該接合部X(又はその近傍)におけるワイヤ40の形状を直接測定することができない。従って、本実施例の検査方法では、接合部Xから離れた複数の位置でワイヤ40の高さを測定し、その複数の測定結果に基づいて、ワイヤ40の形状が正常であるのか否かを判定する。
図2から図5を参照して、本実施例の検査方法、即ち、半導体チップ20と信号端子42との間を接続するワイヤ40の検査方法について説明する。先ず、ステップS50では、図3に示すように、例えばレーザ変位計やレーザ高さ測定器を用いて、第1測定位置Aにおけるワイヤ40の第1高さが測定される。第1測定位置Aは、ワイヤ40の想定されたアーチ形状、即ち、事前に設計された正常なアーチ形状の頂部に予め設定されている。次にステップS51では、取得したワイヤ40の第1高さと、予め設定されている所定の規格範囲とが比較される。ワイヤ40の第1高さが所定の規格範囲外であれば(ステップS51でNO)、ステップS61に進み、ワイヤ40は正常なアーチ形状から変形しているとして、異常と判定される。この場合、ワイヤ40に対する検査は終了し、当該ワイヤ40を含む半導体装置10は不良と判定することができる。一方、ステップS51において、ワイヤ40の第1高さが所定の規格範囲内であれば(ステップS51でYES)、ステップS52に進み、当該ワイヤ40の形状は一次的に正常と判定される。その後、ステップS53の処理に進む。
ステップS53では、図4に示すように、同じくレーザ変位計やレーザ高さ測定器を用いて、第2測定位置Bにおけるワイヤ40の第2高さが測定される。第2測定位置Bは、第1測定位置Aよりも信号端子42側に、即ち、ワイヤ40の正常なアーチ形状の頂部よりも信号端子42側に予め設定されている。なお、第1測定位置Aに対する第2測定位置Bの距離は特に限定されない。
次に、ステップS54では、取得したワイヤ40の第1高さと第2高さとを用いて、第1高さから第2高さを減算した差分が計算される。次いでステップS55では、ステップS54で計算された差分と、予め設定されている所定値(例えばゼロ)とが比較される。ワイヤ40の正常なアーチ形状が維持されており、接合部Xにおいて図5の破線で示すようにワイヤ40が想定された形状(特に、高さ)で立ち上がっている場合、頂部として測定された第1高さは、第2高さよりも必ず大きくなる。従って、第1高さから第2高さを減算した差分は、所定値(例えばゼロ)を上回る。それに対して、図5の実線で示すように、ワイヤ40のボンディング工程における不良や、その後の工程中において、ワイヤ40に意図せず変形が生じた場合は、第1高さと第2高さとの間の差分が有意に減少したり、頂部として測定されたはずの第1高さが、第2高さを下回ったりすることがある。即ち、第1高さから第2高さを減算した差分が、所定値(例えばゼロ)以下となることがある。
従って、ステップS55では、ステップS54で計算された差分が、所定値以下である場合(ステップS55でNO)、ステップS65にて、ワイヤ40は正常なアーチ形状から変形しているとして、異常と判定される。この場合、当該ワイヤ40を含む半導体装置10は不良と判定することができる。一方、ステップS55において、ステップS54で計算された差分が、所定値を上回る場合(ステップS55でYES)は、ステップS56に進み、ワイヤ40の形状は最終的に正常と判定される。
上記のような構成によると、第1高さから第2高さを減算した差分と所定値とを比較することによって、ワイヤ40と半導体チップ20との接合部X(又はその近傍)が他の部材によって覆われ、直接的に測定できない場合においても、ワイヤ40の形状についてその良否を正しく判定することができる。即ち、ワイヤ40と半導体チップ20の接合部X(又はその近傍)が他の部材によって覆われ、直接的に測定できない場合においても、ワイヤ40と半導体チップ20の間に一定の絶縁距離が確保されているか否かを判定することができる。
ここで、本実施例の検査方法では、前述したように、第1測定位置Aが、ワイヤ40の想定されたアーチ形状の頂部に設定されている。そして、第2測定位置Bについては、当該アーチ形状の頂部(即ち、第1測定位置A)に対して、信号端子42側に設定されている。その理由は次のとおりである。即ち、図5に示すように、例えばボンディング後のワイヤ40に外力が作用して、ワイヤ40が正常なアーチ形状(破線)から異常なアーチ形状(実線)へ変形したとする。このとき、接合部Xにおいてワイヤ40の正常な立ち上がりが崩れ、ワイヤ40が半導体チップ20の表面に向けて倒れるように変形すると、通常、ワイヤ40のアーチ形状における頂部は信号端子42側へ移動する。その結果、第1測定位置Aよりも信号端子42側では、ワイヤ40の勾配が逆転する。即ち、図5の例では、左下がりの勾配から、左上がりの勾配へと逆転する。従って、第1測定位置Aにおける第1高さは低下する一方で、第2測定位置Bにおける第2高さは増大することになり、両者の差分が有意に減少する、あるいは、両者の大小関係が逆転する。
それに対して、第1測定位置Aよりも半導体チップ20側では、ワイヤ40のアーチ形状における頂部が信号端子42側へ移動した場合でも、ワイヤ40の勾配が大きく逆転することがない。従って、第2測定位置Bが、第1測定位置Aに対して仮に半導体チップ20側に設定されていると、ワイヤ40が異常なアーチ形状(実線)へ変形した場合でも、第1高さから第2高さを減算した差分には、有意な変化が現れないことも想定される。そのことから、本実施例の検査方法では、第1測定位置Aが、ワイヤ40の想定されたアーチ形状の頂部に設定され、第2測定位置Bが、当該アーチ形状の頂部(即ち、第1測定位置A)に対して信号端子42側に設定されている。
本実施例の検査方法によると、ワイヤ40と半導体チップ20との接合部Xが、上側導体板22といった他の部材によって覆われ、直接的に測定できない場合においても、ワイヤ40の形状についてその良否を正しく判定することができる。しかしながら、本実施例の検査方法は、第1測定位置A及び第2測定位置Bの設定に特徴があり、それによってワイヤ40の形状の良否、特に、接合部Xにおけるワイヤ40と半導体チップ20との間の絶縁距離の良否を、正しく判定することができる。そのことから、本実施例の検査方法は、ワイヤ40と半導体チップ20との接合部Xが直接的に測定できる検査対象に対しても、有効に採用することができる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは組み合わせによって技術的有用性を発揮するものである。
10: 半導体装置
20:半導体チップ
20a:第1主電極
20b:第2主電極
20c:信号パッド
22:上側導体板
24:下側導体板
26:導体スペーサー
30、32、34:接合層
40:ワイヤ
42:信号端子
A:第1測定位置
B:第2測定位置
20:半導体チップ
20a:第1主電極
20b:第2主電極
20c:信号パッド
22:上側導体板
24:下側導体板
26:導体スペーサー
30、32、34:接合層
40:ワイヤ
42:信号端子
A:第1測定位置
B:第2測定位置
Claims (1)
- 半導体チップと端子との間を接続するワイヤの検査方法であって、
レーザにより前記ワイヤの第1測定位置における第1高さを測定する工程と、
レーザにより前記ワイヤの第2測定位置における第2高さを測定する工程と、
前記第1高さから前記第2高さを減算した差分が、所定値を超える場合は正常と判定し、前記所定値以下の場合は異常と判定する工程と、
を備え、
前記第1測定位置は、前記ワイヤの想定されたアーチ形状の頂部に設定されており、
前記第2測定位置は、前記第1測定位置に対して前記端子側に設定されている、
検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019215017A JP2021086928A (ja) | 2019-11-28 | 2019-11-28 | ワイヤの検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019215017A JP2021086928A (ja) | 2019-11-28 | 2019-11-28 | ワイヤの検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021086928A true JP2021086928A (ja) | 2021-06-03 |
Family
ID=76088125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019215017A Pending JP2021086928A (ja) | 2019-11-28 | 2019-11-28 | ワイヤの検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021086928A (ja) |
-
2019
- 2019-11-28 JP JP2019215017A patent/JP2021086928A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10283440B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20170338190A1 (en) | Power module | |
US7709947B2 (en) | Semiconductor device having semiconductor element with back electrode on insulating substrate | |
US10163845B2 (en) | Method and apparatus for measuring a free air ball size during wire bonding | |
JP2017011007A (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
US20180166549A1 (en) | Semiconductor device | |
CN105609440A (zh) | 功率半导体模块的制造方法及其中间装配单元 | |
US20230048967A1 (en) | Package structure, semiconductor device, and formation method for package structure | |
JP2021086928A (ja) | ワイヤの検査方法 | |
JP2019021740A (ja) | 半導体装置、半導体モジュール及び半導体装置の試験方法 | |
JP2010281625A (ja) | 半導体チップの検査方法 | |
US6220102B1 (en) | Die-shear test fixture apparatus | |
KR20120047763A (ko) | 반도체장치 | |
Rittner et al. | Robust top side contact technology on power semiconductors-results from the public funded projectpropower' | |
JP2015002234A (ja) | 半導体装置及びその製造方法 | |
TWI221527B (en) | Semiconductor device | |
CN102646721A (zh) | 半导体装置及其试验方法 | |
JP5861822B2 (ja) | 半導体装置およびその試験方法 | |
CN117558714B (zh) | 混合键合封装结构、偏移量测试方法、贴片机 | |
JP2008141111A (ja) | 半導体装置及び半導体装置のチップクラック検査方法 | |
JP3573113B2 (ja) | ボンディングダメージの計測装置および計測方法 | |
JP3799792B2 (ja) | 半導体装置 | |
JP2003023039A (ja) | ボンディングダメージの計測方法 | |
US7705473B2 (en) | Methods and apparatus for determining pad height for a wire-bonding operation in an integrated circuit | |
US20240201223A1 (en) | Manufacturing method of semiconductor device and test socket for use in the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200720 |