JP2021078007A - Imaging apparatus and method of controlling the same - Google Patents

Imaging apparatus and method of controlling the same Download PDF

Info

Publication number
JP2021078007A
JP2021078007A JP2019203471A JP2019203471A JP2021078007A JP 2021078007 A JP2021078007 A JP 2021078007A JP 2019203471 A JP2019203471 A JP 2019203471A JP 2019203471 A JP2019203471 A JP 2019203471A JP 2021078007 A JP2021078007 A JP 2021078007A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
signal
digital
analog
conversion unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019203471A
Other languages
Japanese (ja)
Inventor
俊行 ▲高▼田
俊行 ▲高▼田
Toshiyuki Takada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019203471A priority Critical patent/JP2021078007A/en
Publication of JP2021078007A publication Critical patent/JP2021078007A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

To provide an imaging apparatus that has a pupil-in-pixel dividing function capable of reducing a power consumption, and a method of controlling the imaging apparatus.SOLUTION: An imaging apparatus has first pixels 200 each including a first photoelectric conversion part and a second photoelectric conversion part provided for one microlens, an amplifying circuit 403, and an analog-digital conversion circuit 409. The analog-digital conversion circuit 409 inputs a signal based upon photoelectric conversion of the first photoelectric conversion part not through the amplifying circuit 403, and stores a first digital value obtained by converting the input signal based upon the photoelectric conversion of the first photoelectric conversion part from analog to digital. The analog-digital conversion circuit 409 inputs signals based upon the photoelectric conversion of the first photoelectric conversion part and photoelectric conversion of the second photoelectric conversion part through the amplifying circuit 403, and stores a second digital value obtained by converting the input signals based upon the photoelectric conversion of the first photoelectric conversion part and the photoelectric conversion of the second photoelectric conversion part from analog to digital.SELECTED DRAWING: Figure 4

Description

本発明は、撮像装置および撮像装置の制御方法に関する。 The present invention relates to an image pickup apparatus and a control method for the image pickup apparatus.

近年、複数の光電変換部による画素内瞳分割機能を有する画素を備えた撮像装置を用い、位相差検出方式の焦点検出を行う焦点検出方法が知られている。このような焦点検出方法に利用可能な信号を出力する撮像装置の一例として、１対の光電変換部を有する画素を、２次元に配列したマイクロレンズアレイのマイクロレンズ毎に設けたものがある。 In recent years, there has been known a focus detection method for performing focus detection by a phase difference detection method using an image pickup apparatus having pixels having an intra-pixel pupil division function by a plurality of photoelectric conversion units. As an example of an imaging device that outputs a signal that can be used in such a focus detection method, there is one in which pixels having a pair of photoelectric conversion units are provided for each microlens of a microlens array arranged in two dimensions.

撮像装置は、マイクロレンズにより瞳分割された第１の光電変換部と第２の光電変換部を有する画素から、第１の光電変換部の出力信号であるＡ像と第１の光電変換部と第２の光電変換部の加算信号であるＡ＋Ｂ像を読み出す（例えば、特許文献１参照）。そして、撮像装置は、（Ａ＋Ｂ像）−（Ａ像）からＢ像を計算し、Ａ像とＢ像を用いて位相差検出方式の焦点検出を実施するとともに、Ａ＋Ｂ像を用いて被写体画像を生成する。 The image pickup apparatus is composed of a pixel having a first photoelectric conversion unit and a second photoelectric conversion unit whose pupils are divided by a microlens, an A image which is an output signal of the first photoelectric conversion unit, and a first photoelectric conversion unit. The A + B image which is the addition signal of the second photoelectric conversion unit is read out (see, for example, Patent Document 1). Then, the image pickup apparatus calculates the B image from (A + B image)-(A image), performs the focus detection of the phase difference detection method using the A image and the B image, and obtains the subject image using the A + B image. Generate.

特開２０１３−１０６１９４号公報Japanese Unexamined Patent Publication No. 2013-106194

しかしながら、前述したような位相差検出方式の焦点検出を実施するためには、Ａ像とＡ＋Ｂ像を読み出す必要がある。つまり、撮像装置が焦点検出用の信号と画像生成用の信号とを両方生成する必要があるため、撮像素子の読み出し時間が長くなり、消費電力が増大する課題がある。また、高ＩＳＯ感度設定では、列回路ごとに持っている増幅回路を駆動させてゲインをかけるため、さらに消費電力が増えることが懸念される。 However, in order to carry out the focus detection of the phase difference detection method as described above, it is necessary to read out the A image and the A + B image. That is, since the image pickup device needs to generate both the focus detection signal and the image generation signal, there is a problem that the readout time of the image pickup device becomes long and the power consumption increases. Further, in the high ISO sensitivity setting, since the amplifier circuit possessed by each column circuit is driven to apply the gain, there is a concern that the power consumption will be further increased.

本発明の目的は、消費電力を低減することができるようにすることである。 An object of the present invention is to make it possible to reduce power consumption.

本発明の撮像装置は、１個のマイクロレンズに対して設けられる第１の光電変換部と第２の光電変換部を含む第１の画素と、増幅回路と、アナログデジタル変換回路とを有し、前記アナログデジタル変換回路は、前記増幅回路を介さずに、前記第１の光電変換部の光電変換に基づく信号を入力し、前記入力した前記第１の光電変換部の光電変換に基づく信号をアナログからデジタルに変換した第１のデジタル値を記憶し、前記アナログデジタル変換回路は、前記増幅回路を介して、前記第１の光電変換部の光電変換と前記第２の光電変換部の光電変換に基づく信号を入力し、前記入力した前記第１の光電変換部の光電変換と前記第２の光電変換部の光電変換に基づく信号をアナログからデジタルに変換した第２のデジタル値を記憶する。 The image pickup apparatus of the present invention has a first pixel including a first photoelectric conversion unit and a second photoelectric conversion unit provided for one microlens, an amplifier circuit, and an analog-to-digital conversion circuit. The analog-to-digital conversion circuit inputs a signal based on the photoelectric conversion of the first photoelectric conversion unit without going through the amplifier circuit, and inputs the input signal based on the photoelectric conversion of the first photoelectric conversion unit. The first digital value converted from analog to digital is stored, and the analog-digital conversion circuit transmits the photoelectric conversion of the first photoelectric conversion unit and the photoelectric conversion of the second photoelectric conversion unit via the amplifier circuit. The signal based on the above is input, and the second digital value obtained by converting the input signal based on the photoelectric conversion of the first photoelectric conversion unit and the photoelectric conversion of the second photoelectric conversion unit from analog to digital is stored.

本発明によれば、増幅回路を介さないので、消費電力を低減することができる。 According to the present invention, the power consumption can be reduced because the amplifier circuit is not used.

撮像装置の構成例を示す図である。It is a figure which shows the configuration example of the image pickup apparatus. 撮像素子の構成例を示す図である。It is a figure which shows the structural example of the image sensor. 画素の構成例を示す図である。It is a figure which shows the structural example of a pixel. 列信号処理部の構成例を示す図である。It is a figure which shows the structural example of the column signal processing part. ＡＤ変換処理のタイミングを示す図である。It is a figure which shows the timing of AD conversion processing. ＡＤ変換回路の構成例を示す図である。It is a figure which shows the structural example of the AD conversion circuit. ＡＤ変換処理のタイミングを示す図である。It is a figure which shows the timing of AD conversion processing. 撮像素子の行構成例を示す図である。It is a figure which shows the row composition example of an image sensor. ＡＤ変換処理のタイミングを示す図である。It is a figure which shows the timing of AD conversion processing.

以下に、図面を参照して本発明の実施形態について詳細に説明する。なお、以下に説明する実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The embodiment described below is an example as a means for realizing the present invention, and should be appropriately modified or changed depending on the configuration of the device to which the present invention is applied and various conditions. It is not limited to the embodiment.

（第１の実施形態）
図１は、第１の実施形態による撮像装置１０の構成例を示す図である。撮像装置１０は、例えば、デジタルスチルカメラやデジタルビデオカメラなどである。撮像装置１０は、光学系１１、撮像素子１２、信号処理部１３、圧縮伸張部１４、同期制御部１５、操作部１６、画像表示部１７および画像記録部１８を有する。 (First Embodiment)
FIG. 1 is a diagram showing a configuration example of the image pickup apparatus 10 according to the first embodiment. The image pickup device 10 is, for example, a digital still camera, a digital video camera, or the like. The image pickup device 10 includes an optical system 11, an image pickup element 12, a signal processing unit 13, a compression / expansion unit 14, a synchronization control unit 15, an operation unit 16, an image display unit 17, and an image recording unit 18.

光学系１１は、レンズ、レンズ駆動機構、メカニカルシャッタ機構、および絞り機構などを有する。これらのうちの可動部は、同期制御部１５からの制御信号に基づいて駆動される。 The optical system 11 includes a lens, a lens driving mechanism, a mechanical shutter mechanism, an aperture mechanism, and the like. The movable portion of these is driven based on the control signal from the synchronous control unit 15.

撮像素子１２は、ＸＹアドレス方式のＣＭＯＳセンサであり、同期制御部１５からの制御信号により撮像動作を実施し、光電変換により画像信号を生成する。そして、撮像素子１２は、ＡＤ変換回路により、画像信号をアナログからデジタルに変換し、デジタル化された画像信号を信号処理部１３に出力する。撮像素子１２の詳細については、後述する。 The image pickup device 12 is an XY address type CMOS sensor, performs an image pickup operation by a control signal from the synchronization control unit 15, and generates an image signal by photoelectric conversion. Then, the image sensor 12 converts the image signal from analog to digital by the AD conversion circuit, and outputs the digitized image signal to the signal processing unit 13. Details of the image sensor 12 will be described later.

信号処理部１３は、同期制御部１５の制御の下で、撮像素子１２から入力されるデジタル化された画像信号に対して、信号処理や、ＡＦ（Auto Focus）、ＡＥ（Auto Exposure）等の制御情報の検出を実施する。そして、信号処理部１３は、信号処理された画像信号や制御情報を同期制御部１５に出力する。 Under the control of the synchronous control unit 15, the signal processing unit 13 performs signal processing, AF (Auto Focus), AE (Auto Exposure), etc. on the digitized image signal input from the image sensor 12. Detect control information. Then, the signal processing unit 13 outputs the signal-processed image signal and control information to the synchronous control unit 15.

圧縮伸張部１４は、同期制御部１５の制御の下で動作し、画像信号の圧縮符号化処理や静止画像の符号化データの伸張復号化処理を実施する。また、圧縮伸張部１４は、動画像の圧縮符号化／伸張復号化処理を実行してもよい。 The compression / decompression unit 14 operates under the control of the synchronization control unit 15 to perform compression coding processing of an image signal and decompression / decoding processing of coded data of a still image. Further, the compression / decompression unit 14 may execute the compression coding / decompression / decoding process of the moving image.

同期制御部１５は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、およびＲＡＭ（Random Access Memory）などから構成されるマイクロコントローラである。同期制御部１５は、ＲＯＭなどに記憶されたプログラムを実行することにより、この撮像装置１０の各部を統括的に制御する。 The synchronization control unit 15 is, for example, a microcontroller composed of a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), and the like. The synchronous control unit 15 comprehensively controls each unit of the image pickup apparatus 10 by executing a program stored in a ROM or the like.

操作部１６は、例えばシャッタレリーズボタンなどの各種操作部材から構成され、ユーザによる入力操作に応じた制御信号を同期制御部１５に出力する。 The operation unit 16 is composed of various operation members such as a shutter release button, and outputs a control signal corresponding to an input operation by the user to the synchronization control unit 15.

画像表示部１７は、画像信号をＬＣＤ（Liquid Crystal Display）などの表示デバイスに供給して画像を表示させる。 The image display unit 17 supplies an image signal to a display device such as an LCD (Liquid Crystal Display) to display an image.

画像記録部１８は、例えば、可搬型の記録媒体が接続し、圧縮符号化された画像データファイルを記憶する。 The image recording unit 18 stores, for example, a compression-encoded image data file to which a portable recording medium is connected.

次に、撮像装置１０の動作について説明する。静止画像の撮像前には、撮像素子１２は、画像信号を信号処理部１３に順次出力する。信号処理部１３は、撮像素子１２からの画像信号に対して信号処理を施し、カメラスルー画像の信号として、同期制御部１５を通じて画像表示部１７に供給する。画像表示部１７は、カメラスルー画像を表示し、ユーザは表示画像を見て画角合わせを行うことが可能となる。 Next, the operation of the image pickup apparatus 10 will be described. Before capturing a still image, the image sensor 12 sequentially outputs an image signal to the signal processing unit 13. The signal processing unit 13 performs signal processing on the image signal from the image sensor 12 and supplies it as a camera-through image signal to the image display unit 17 through the synchronization control unit 15. The image display unit 17 displays a camera-through image, and the user can adjust the angle of view by looking at the displayed image.

この状態で、操作部１６のシャッタレリーズボタンが押下されると、同期制御部１５の制御により、撮像素子１２からの１フレーム分の画像信号が、信号処理部１３に取り込まれる。信号処理部１３は、取り込んだ１フレーム分の画像信号に信号処理を施し、処理後の画像信号を圧縮伸張部１４に供給する。 When the shutter release button of the operation unit 16 is pressed in this state, the image signal for one frame from the image sensor 12 is taken into the signal processing unit 13 under the control of the synchronization control unit 15. The signal processing unit 13 performs signal processing on the captured image signal for one frame, and supplies the processed image signal to the compression / decompression unit 14.

圧縮伸張部１４は、入力された画像信号を圧縮符号化し、生成した符号化データを同期制御部１５を通じて画像記録部１８に供給する。これにより、撮像された静止画像のデータファイルが画像記録部１８に記録される。 The compression / decompression unit 14 compresses and encodes the input image signal, and supplies the generated encoded data to the image recording unit 18 through the synchronization control unit 15. As a result, the captured still image data file is recorded in the image recording unit 18.

一方、画像記録部１８に記録された静止画像のデータファイルを再生する場合には、同期制御部１５は、操作部１６からの操作入力に応じて、選択されたデータファイルを画像記録部１８から読み出し、圧縮伸張部１４に供給する。圧縮伸張部１４は、データファイルに対して伸張復号化処理を実行し、画像信号を復号化し、復号化された画像信号を同期制御部１５を介して画像表示部１７に供給する。画像表示部１７は、静止画像を再生表示する。 On the other hand, when the data file of the still image recorded in the image recording unit 18 is reproduced, the synchronization control unit 15 transfers the selected data file from the image recording unit 18 in response to the operation input from the operation unit 16. It is read out and supplied to the compression / decompression unit 14. The compression / decompression unit 14 executes decompression / decoding processing on the data file, decodes the image signal, and supplies the decoded image signal to the image display unit 17 via the synchronization control unit 15. The image display unit 17 reproduces and displays a still image.

また、動画像を記録する場合には、信号処理部１３は、画像信号を順次処理する。圧縮伸張部１４は、処理された画像信号に対して圧縮符号化処理を施し、動画像の符号化データを生成し、生成された動画像の符号化データを順次画像記録部１８に転送する。画像記録部１８は、符号化データのファイルを記録する。 Further, when recording a moving image, the signal processing unit 13 sequentially processes the image signals. The compression / decompression unit 14 performs compression coding processing on the processed image signal, generates coded data of the moving image, and sequentially transfers the coded data of the generated moving image to the image recording unit 18. The image recording unit 18 records a file of encoded data.

また、同期制御部１５は、画像記録部１８から動画像のデータファイルを読み出して圧縮伸張部１４に供給する。圧縮伸張部１４は、動画像のデータファイルを伸張復号化処理し、画像表示部１７に供給する。画像表示部１７は、動画像を表示する。 Further, the synchronization control unit 15 reads a moving image data file from the image recording unit 18 and supplies it to the compression / decompression unit 14. The compression / decompression unit 14 decompresses / decodes the moving image data file and supplies it to the image display unit 17. The image display unit 17 displays a moving image.

図２は、図１の撮像素子１２の構成例を示す図である。撮像素子１２は、例えばＣＭＯＳセンサであり、画素領域２０１、垂直走査部２０２、列信号処理部２０３、水平走査部２０７、出力部２０９およびタイミング部２１１を有する。 FIG. 2 is a diagram showing a configuration example of the image pickup device 12 of FIG. The image sensor 12 is, for example, a CMOS sensor, and has a pixel region 201, a vertical scanning unit 202, a column signal processing unit 203, a horizontal scanning unit 207, an output unit 209, and a timing unit 211.

画素領域２０１は、ＣＭＯＳセンサの複数の画素２００を有する。複数の画素２００は、Ｐ１１〜Ｐ８６で示すように、水平方向および垂直方向に行列状に配列されている。１行目の画素は、Ｐ１１〜Ｐ１６と表され、８行目の画素は、Ｐ８１〜Ｐ８６と表される。６×８配列（８行６列）を例として説明するが、画素領域２０１における画素配列は、この数に限定されるものではない。 The pixel area 201 has a plurality of pixels 200 of the CMOS sensor. As shown by P11 to P86, the plurality of pixels 200 are arranged in a matrix in the horizontal direction and the vertical direction. The pixels in the first row are represented by P11 to P16, and the pixels in the eighth row are represented by P81 to P86. A 6 × 8 array (8 rows and 6 columns) will be described as an example, but the pixel array in the pixel region 201 is not limited to this number.

また、複数の画素２００では、奇数行がＲ（赤）フィルタとＧ（緑）フィルタの繰り返しとなる色フィルタが配置され、偶数行がＧ（緑）フィルタとＢ（青）フィルタの繰り返しとなる色フィルタが配置され、２×２配列の色フィルタが配置されている。 Further, in the plurality of pixels 200, a color filter in which the odd-numbered rows are the repetition of the R (red) filter and the G (green) filter is arranged, and the even-numbered rows are the repetition of the G (green) filter and the B (blue) filter. A color filter is arranged, and a 2 × 2 array of color filters is arranged.

垂直走査部２０２は、画素領域２０１の画素２００の配列を１行ずつ選択し、選択した画素２００の行のリセット動作や読み出し動作を制御する。画素制御線２２１は、画素２００の行毎に共通に接続され、垂直走査部２０２による行単位の駆動制御信号を伝達する。 The vertical scanning unit 202 selects the array of pixels 200 in the pixel area 201 line by line, and controls the reset operation and the read operation of the line of the selected pixel 200. The pixel control line 221 is commonly connected for each line of the pixel 200, and transmits a drive control signal for each line by the vertical scanning unit 202.

垂直信号線２３１は、画素２００の列毎に共通に接続される。画素制御線２２１により選択された行の画素信号は、それぞれ対応する垂直信号線２３１に読み出される。複数の列信号処理部２０３は、それぞれ対応する垂直信号線２３１毎に設けられ、垂直信号線を通して送られてくる行単位の画素の信号に対して、信号処理を実施する。列信号処理部２０３は、画素の信号をアナログからデジタルに変換する。 The vertical signal line 231 is commonly connected to each row of pixels 200. The pixel signals in the line selected by the pixel control line 221 are read out by the corresponding vertical signal lines 231. The plurality of column signal processing units 203 are provided for each corresponding vertical signal line 231 and perform signal processing on a row-by-row pixel signal transmitted through the vertical signal line. The column signal processing unit 203 converts the pixel signal from analog to digital.

水平走査部２０７は、複数の列選択線２５１を介して列信号処理部２０３を列毎に選択し、列信号処理部２０３が記憶しているデジタル化された画素信号を水平出力線２６１を介して出力部２０９に転送するように制御する。出力部２０９は、デジタル化された行単位の画素信号を信号処理部１３へ出力する。 The horizontal scanning unit 207 selects the column signal processing unit 203 for each column via the plurality of column selection lines 251 and transmits the digitized pixel signal stored in the column signal processing unit 203 via the horizontal output line 261. Is controlled to be transferred to the output unit 209. The output unit 209 outputs a digitized line-by-line pixel signal to the signal processing unit 13.

タイミング部２１１は、同期制御部１５からの制御信号に基づいて、撮像素子１２の各部の動作に必要な各種のクロック信号や制御信号などを出力する。ここで、制御線２７１、２８１および２８５は、それぞれ、垂直走査部２０２、列信号処理部２０３および水平走査部２０７に対して、タイミング部２１１からクロック信号や制御信号などを送る制御線である。 The timing unit 211 outputs various clock signals, control signals, and the like necessary for the operation of each unit of the image pickup device 12 based on the control signal from the synchronization control unit 15. Here, the control lines 271, 281 and 285 are control lines that send clock signals, control signals, and the like from the timing unit 211 to the vertical scanning unit 202, the column signal processing unit 203, and the horizontal scanning unit 207, respectively.

図３（ａ）は、図２の画素２００の構成例を示す回路図である。点線で囲われた画素２００は、画素領域２０１を構成する画素２００の１つを示す。また、画素２００は、画素制御線２２１および垂直信号線２３１により他の回路と接続される。画素２００は、例えば画素Ｐ１１である。 FIG. 3A is a circuit diagram showing a configuration example of the pixel 200 of FIG. The pixel 200 surrounded by the dotted line indicates one of the pixels 200 constituting the pixel area 201. Further, the pixel 200 is connected to another circuit by the pixel control line 221 and the vertical signal line 231. The pixel 200 is, for example, the pixel P11.

垂直信号線２３１は、負荷トランジスタＴｌｏｄおよび列信号処理部２０３に接続され、画素２００の列に共通して接続され、画素の信号を出力する。 The vertical signal line 231 is connected to the load transistor Trod and the column signal processing unit 203, and is commonly connected to the array of pixels 200 to output a pixel signal.

画素制御線２２１は、垂直走査部２０２に接続され、水平１行の画素２００に共通して接続され、水平１行の画素２００を同時に制御することで、画素２００のリセットや信号読み出しが可能になっている。画素制御線２２１は、リセット制御線ｐＲ、転送制御線ｐＴａおよびｐＴｂ、垂直選択線ｐＳＥＬを含む。 The pixel control line 221 is connected to the vertical scanning unit 202 and is commonly connected to the pixels 200 in one horizontal line. By controlling the pixels 200 in one horizontal line at the same time, the pixels 200 can be reset and the signal can be read out. It has become. The pixel control line 221 includes a reset control line pR, a transfer control line pTa and pTb, and a vertical selection line pSEL.

光電変換部Ｄ１ａおよびＤ１ｂは、それぞれ、光を電荷（電子）に変換すると共に、変換された電荷を蓄積するフォトダイオードであり、ＰＮ接合のＰ側が接地され、Ｎ側が転送トランジスタ（転送スイッチ）Ｔ１ａおよびＴ１ｂのソースに接続されている。 The photoelectric conversion units D1a and D1b are photodiodes that convert light into electric charges (electrons) and store the converted charges, respectively. The P side of the PN junction is grounded, and the N side is the transfer transistor (transfer switch) T1a. And is connected to the source of T1b.

転送トランジスタ（転送スイッチ）Ｔ１ａは、ゲートが転送制御線ｐＴａに接続され、ドレインがＦＤ容量Ｃｆｄに接続され、光電変換部Ｄ１ａからＦＤ容量Ｃｆｄへの電荷の転送を制御する。転送トランジスタ（転送スイッチ）Ｔ１ｂは、ゲートが転送制御線ＰＴｂに接続され、ドレインがＦＤ容量Ｃｆｄに接続され、光電変換部Ｄ１ｂからＦＤ容量Ｃｆｄへの電荷の転送を制御する。 In the transfer transistor (transfer switch) T1a, the gate is connected to the transfer control line pTa, the drain is connected to the FD capacitance Cfd, and the transfer of electric charge from the photoelectric conversion unit D1a to the FD capacitance Cfd is controlled. In the transfer transistor (transfer switch) T1b, the gate is connected to the transfer control line PTb, the drain is connected to the FD capacitance Cfd, and the transfer of electric charges from the photoelectric conversion unit D1b to the FD capacitance Cfd is controlled.

ＦＤ容量Ｃｆｄは、一方が接地され、光電変換部Ｄ１ａおよびＤ１ｂから転送された電荷を蓄積し、電荷を電圧に変換する。転送トランジスタＴ１ａおよびＴ１ｂのドレインとＦＤ容量Ｃｆｄの他方の接続点をＦＤノード３００と呼ぶ。 One of the FD capacitance Cfd is grounded, and the electric charge transferred from the photoelectric conversion units D1a and D1b is accumulated, and the electric charge is converted into a voltage. The other connection point between the drain of the transfer transistors T1a and T1b and the FD capacitance Cfd is referred to as an FD node 300.

リセットトランジスタ（リセットスイッチ）Ｔ２は、ゲートがリセット制御線ｐＲに接続され、ドレインが電源電圧Ｖｄｄのノードに接続され、ソースがＦＤ容量Ｃｆｄに接続され、ＦＤノード３００の電位を電源電圧Ｖｄｄにリセットする。 In the reset transistor (reset switch) T2, the gate is connected to the reset control line pR, the drain is connected to the node of the power supply voltage Vdd, the source is connected to the FD capacitance Cfd, and the potential of the FD node 300 is reset to the power supply voltage Vdd. To do.

駆動トランジスタ（増幅部）Ｔｄｒｖは、画素内アンプを構成するトランジスタであり、ゲートがＦＤ容量Ｃｆｄに接続され、ドレインが電源電圧Ｖｄｄのノードに接続され、ソースが選択トランジスタ（選択スイッチ）Ｔ３のドレインに接続される。駆動トランジスタＴｄｒｖは、ＦＤ容量Ｃｆｄの電圧に応じた電圧を出力する。 The drive transistor (amplification unit) Tdrv is a transistor constituting an intra-pixel amplifier, the gate is connected to the FD capacitance Cfd, the drain is connected to the node of the power supply voltage Vdd, and the source is the drain of the selection transistor (selection switch) T3. Connected to. The drive transistor Tdrv outputs a voltage corresponding to the voltage of the FD capacitance Cfd.

選択トランジスタ（選択スイッチ）Ｔ３は、ゲートが垂直選択線ｐＳＥＬに接続され、ソースが垂直信号線２３１に接続され、駆動トランジスタＴｄｒｖの出力を画素２００の出力信号として、垂直信号線２３１に出力する。垂直信号線２３１毎に設けられている負荷回路の負荷トランジスタＴｌｏｄは、ソースとゲートが接地され、ドレインが垂直信号線２３１に接続されている。負荷トランジスタＴｌｏｄと、垂直信号線２３１に接続されている列の画素２００の駆動トランジスタＴｄｒｖとは、ともに画素内アンプとなるソースフォロア回路を構成している。画素２００の信号を出力する時は、負荷トランジスタＴｌｏｄをゲート接地の定電流源として動作させる。 The selection transistor (selection switch) T3 has a gate connected to the vertical selection line pSEL, a source connected to the vertical signal line 231 and outputs the output of the drive transistor Tdrv to the vertical signal line 231 as an output signal of the pixel 200. In the load transistor Trod of the load circuit provided for each vertical signal line 231, the source and the gate are grounded, and the drain is connected to the vertical signal line 231. The load transistor Trod and the drive transistor Tdrv of the pixel 200 in the row connected to the vertical signal line 231 both form a source follower circuit that serves as an intra-pixel amplifier. When outputting the signal of the pixel 200, the load transistor Trod is operated as a constant current source for grounding the gate.

駆動トランジスタＴｄｒｖおよび負荷トランジスタＴｌｏｄ以外のトランジスタは、スイッチとして働き、ゲートに接続されている制御線がハイレベルの時に導通し（オンし）、ローレベルの時に遮断する（オフする）。 Transistors other than the drive transistor Tdrv and the load transistor Trod act as switches and conduct (on) when the control line connected to the gate is at a high level and shut off (turn off) when the control line is at a low level.

図３（ｂ）は、２×２配列の画素２００の平面図を示し、図３（ｃ）は、図３（ｂ）のｘ−ｘ’の断面図を示す。画素２００は、光電変換部３０１ａ，３０１ｂと、回路３０２を有する。 FIG. 3 (b) shows a plan view of the pixels 200 in a 2 × 2 array, and FIG. 3 (c) shows a cross-sectional view of xx ′ of FIG. 3 (b). The pixel 200 has photoelectric conversion units 301a and 301b and a circuit 302.

光電変換部３０１ａおよび３０１ｂは、それぞれ、光電変換部Ｄ１ａおよびＤ１ｂのＰＮ接合のＮ側に対応し、基板がＰ側に対応する。回路３０２は、画素２００の光電変換部Ｄ１ａおよびＤ１ｂ以外の回路を示す。画素制御線２２１および垂直信号線２３１は、図示していない。 The photoelectric conversion units 301a and 301b correspond to the N side of the PN junction of the photoelectric conversion units D1a and D1b, respectively, and the substrate corresponds to the P side. The circuit 302 shows a circuit other than the photoelectric conversion units D1a and D1b of the pixel 200. The pixel control line 221 and the vertical signal line 231 are not shown.

マイクロレンズ３０３は、画素２００毎に設けられている。マイクロレンズ３０３は、光電変換部Ｄ１ａおよびＤ１ｂの両方を均等に覆うように図３（ｂ）の下方にずれて配置されている。画素２００は、１個のマイクロレンズ３０３に対して設けられる光電変換部Ｄ１ａおよび光電変換部Ｄ１ｂを含む。 The microlens 303 is provided for each pixel 200. The microlens 303 is arranged so as to be offset below FIG. 3B so as to evenly cover both the photoelectric conversion units D1a and D1b. The pixel 200 includes a photoelectric conversion unit D1a and a photoelectric conversion unit D1b provided for one microlens 303.

色フィルタ３０４は、画素２００毎に設けられ、光電変換部Ｄ１ａおよびＤ１ｂの両方を均等に覆っている。色フィルタ３０４は、画素２００毎に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のうちの１つの色フィルタが配置されている。 The color filter 304 is provided for each pixel 200 and evenly covers both the photoelectric conversion units D1a and D1b. In the color filter 304, one color filter of R (red), G (green), and B (blue) is arranged for each pixel 200.

図３（ｂ）および図３（ｃ）のように、１つのマイクロレンズ３０３を２つの光電変換部Ｄ１ａおよびＤ１ｂが共有する構成となっている。撮像装置１０は、光電変換部Ｄ１ａと光電変換部Ｄ１ｂから得られるそれぞれの撮影画像を基にした焦点検出が可能となっている。 As shown in FIGS. 3B and 3C, one microlens 303 is shared by two photoelectric conversion units D1a and D1b. The image pickup apparatus 10 is capable of focusing detection based on the captured images obtained from the photoelectric conversion unit D1a and the photoelectric conversion unit D1b.

図４は、第１の実施形態による列信号処理部２０３の構成の一例を示す図あり、前述した図との共通部分には同一の符号を付し、詳細な説明は省略する。列信号処理部２０３は、増幅回路４０３と、制御スイッチ４０７と、アナログデジタル変換回路（ＡＤ変換回路）４０９を有する。 FIG. 4 is a diagram showing an example of the configuration of the column signal processing unit 203 according to the first embodiment, and the same reference numerals are given to the common parts with the above-described diagram, and detailed description thereof will be omitted. The column signal processing unit 203 includes an amplifier circuit 403, a control switch 407, and an analog-to-digital conversion circuit (AD conversion circuit) 409.

画素２００の画素信号が出力される垂直信号線２３１は、クランプ容量４０１を介して、反転増幅器４０２の反転入力端子に接続される。反転増幅器４０２の反転入力端子は、帰還容量切り替えスイッチ４０４と帰還容量４０５を介して、反転増幅器４０２の出力端子に接続される。帰還容量切り替えスイッチ４０４は、同期制御部１５から出力される制御信号により、オン／オフが制御される。 The vertical signal line 231 from which the pixel signal of the pixel 200 is output is connected to the inverting input terminal of the inverting amplifier 402 via the clamp capacitance 401. The inverting input terminal of the inverting amplifier 402 is connected to the output terminal of the inverting amplifier 402 via the feedback capacitance changeover switch 404 and the feedback capacitance 405. The feedback capacitance changeover switch 404 is turned on / off by a control signal output from the synchronization control unit 15.

反転増幅器４０２の非反転入力端子には、電圧ＶＲＥＦが入力される。スイッチ４０６は、反転増幅器４０２の反転入力端子と出力端子の間に接続される。 A voltage VREF is input to the non-inverting input terminal of the inverting amplifier 402. The switch 406 is connected between the inverting input terminal and the output terminal of the inverting amplifier 402.

増幅回路４０３における増幅率は、クランプ容量４０１と帰還容量４０５との比によって決定される。つまり、帰還容量切り替えスイッチ４０４がオンし、かつ制御スイッチ４０７がオフすれば、増幅回路４０３は、垂直信号線２３１に出力された画素信号を所定の増幅率で増幅して、ＡＤ変換回路４０９に出力することが可能である。 The amplification factor in the amplifier circuit 403 is determined by the ratio of the clamp capacitance 401 and the feedback capacitance 405. That is, when the feedback capacitance changeover switch 404 is turned on and the control switch 407 is turned off, the amplifier circuit 403 amplifies the pixel signal output to the vertical signal line 231 at a predetermined amplification factor, and causes the AD conversion circuit 409. It is possible to output.

一方で、制御スイッチ４０７がオンになれば、列信号処理部２０３は、増幅回路４０３を介さないようになり、垂直信号線２３１に出力された画素信号を増幅せずに、ＡＤ変換回路４０９に出力する。このとき、反転増幅器４０２は、未使用状態になり、制御スイッチ４０８をオフにして、同期制御部１５から出力される制御信号ＰＡＭＰＥＮＢで反転増幅器４０２が消費する電流を最小限に制限する。 On the other hand, when the control switch 407 is turned on, the column signal processing unit 203 does not go through the amplifier circuit 403 and enters the AD conversion circuit 409 without amplifying the pixel signal output to the vertical signal line 231. Output. At this time, the inverting amplifier 402 is put into an unused state, the control switch 408 is turned off, and the current consumed by the inverting amplifier 402 in the control signal PAMPENB output from the synchronous control unit 15 is minimized.

図５は、撮像装置１０の制御方法を示す図である。図６は、ＡＤ変換回路４０９の構成例を示す図である。信号Ｖｓｉｇは、制御スイッチ４０７または４０８からＡＤ変換回路４０９に入力される信号である。信号Ｖｒｍｐは、スイッチ６０１から比較器６０２に入力される信号である。スイッチ６０１は、スイッチ制御線ｐＳｗＲまたはｐＳｗＣの制御信号に応じて、ランプ波信号線Ｖｒｍｐ１またはＶｒｍｐ２の信号を信号Ｖｒｍｐとして比較器６０２に出力する。比較器６０２は、信号Ｖｓｉｇと信号Ｖｒｍｐを比較し、出力信号をカウンタ６０３に出力する。 FIG. 5 is a diagram showing a control method of the image pickup apparatus 10. FIG. 6 is a diagram showing a configuration example of the AD conversion circuit 409. The signal Vsig is a signal input from the control switch 407 or 408 to the AD conversion circuit 409. The signal Vrmp is a signal input from the switch 601 to the comparator 602. The switch 601 outputs the signal of the lamp wave signal line Vrmp1 or Vrmmp2 as the signal Vrmp to the comparator 602 according to the control signal of the switch control line pSwR or pSwC. The comparator 602 compares the signal Vsig and the signal Vrmp, and outputs an output signal to the counter 603.

Ｖ方向が信号Ｖｒｍｐの初期電圧を基準とした電位を表し、ｔ方向が時間経過を表している。信号ＨＤは、水平駆動信号である。信号Ｖｓｉｇは、画素２００をリセットしたリセット信号Ｖｎ、Ａ像画素信号ＶｓｉｇＨａ、およびＡ＋Ｂ像画素信号ＶｓｉｇＨｓの電位の状態を含む。 The V direction represents the potential based on the initial voltage of the signal Vrmp, and the t direction represents the passage of time. The signal HD is a horizontal drive signal. The signal Vsig includes the potential states of the reset signal Vn that resets the pixel 200, the A image pixel signal VsigHa, and the A + B image pixel signal VsigHs.

リセット信号Ｖｎは、リセットトランジスタＴ２がＦＤノード３００の電位を電源電圧Ｖｄｄにリセットした後に、そのリセットを解除したときの信号Ｖｓｉｇである。 The reset signal Vn is a signal Vsig when the reset transistor T2 resets the potential of the FD node 300 to the power supply voltage Vdd and then releases the reset.

Ａ像画素信号ＶｓｉｇＨａは、転送トランジスタＴ１ａが光電変換部Ｄ１ａからＦＤ容量Ｃｆｄへ電荷を転送したときの信号Ｖｓｉｇである。このとき、制御スイッチ４０７がオフであり、制御スイッチ４０８がオンである。 The A image pixel signal VsigHa is a signal Vsig when the transfer transistor T1a transfers a charge from the photoelectric conversion unit D1a to the FD capacitance Cfd. At this time, the control switch 407 is off and the control switch 408 is on.

Ａ＋Ｂ像画素信号ＶｓｉｇＨｓは、転送トランジスタＴ１ａが光電変換部Ｄ１ａからＦＤ容量Ｃｆｄへ電荷を転送し、転送トランジスタＴ１ｂが光電変換部Ｄ１ｂからＦＤ容量Ｃｆｄへ電荷を転送したときの信号Ｖｓｉｇである。このとき、制御スイッチ４０７がオンであり、制御スイッチ４０８がオフである。 The A + B image pixel signal VsigHs is a signal Vsig when the transfer transistor T1a transfers the electric charge from the photoelectric conversion unit D1a to the FD capacitance Cfd, and the transfer transistor T1b transfers the electric charge from the photoelectric conversion unit D1b to the FD capacitance Cfd. At this time, the control switch 407 is on and the control switch 408 is off.

期間ｔ１は、ＦＤ容量Ｃｆｄをリセットし、リセットトランジスタＴ２をオフした後のリセット信号Ｖｎの読み出し期間とその信号安定期間となる。 The period t1 is a read period of the reset signal Vn after resetting the FD capacitance Cfd and turning off the reset transistor T2, and a signal stabilization period thereof.

期間ｔ３は、転送トランジスタＴ１ａが光電変換部Ｄ１ａからＦＤ容量Ｃｆｄへ電荷を転送し、転送トランジスタＴ１ａをオフするまでの画素信号の読み出し期間とその信号安定期間に相当する。つまり、リセット信号ＶｎからＡ像画素信号ＶｓｉｇＨａへの切り換えを行う期間である。 The period t3 corresponds to a pixel signal read-out period and a signal stabilization period until the transfer transistor T1a transfers an electric charge from the photoelectric conversion unit D1a to the FD capacitance Cfd and turns off the transfer transistor T1a. That is, it is a period for switching from the reset signal Vn to the A image pixel signal VsigHa.

期間ｔ５は、転送トランジスタＴ１ａおよびＴ１ｂが光電変換部Ｄ１ａおよび光電変換部Ｄ１ｂからＦＤ容量Ｃｆｄへ電荷を転送し、転送トランジスタＴ１ａおよびＴ１ｂをオフするまでの画素信号の読み出し期間とその信号安定期間に相当する。つまり、Ａ像画素信号ＶｓｉｇＨａからＡ＋Ｂ像画素信号ＶｓｉｇＨｓへの切り換えを行う期間である。 The period t5 is the pixel signal read-out period and the signal stabilization period until the transfer transistors T1a and T1b transfer the charge from the photoelectric conversion unit D1a and the photoelectric conversion unit D1b to the FD capacitance Cfd and turn off the transfer transistors T1a and T1b. Equivalent to. That is, it is a period for switching from the A image pixel signal VsigHa to the A + B image pixel signal VsigHs.

信号Ｖｒｍｐは、ランプ波Ｇ１を含む。期間ｔ２のランプ波Ｇ１に対して、期間Ｔ４およびｔ６のランプ波Ｇ１は、画素信号Ｖｓｉｇの振幅に対して十分な余裕を持つため、期間が長くなっているが、同じ条件でＡＤ変換するために変化率は等しくなっている。 The signal Vrmp includes a ramp wave G1. The lamp wave G1 of the period T4 and t6 has a sufficient margin with respect to the amplitude of the pixel signal Vsig with respect to the lamp wave G1 of the period t2, so that the period is long, but AD conversion is performed under the same conditions. The rate of change is equal.

次に、図５および図６に基づいて、ＡＤ変換回路４０９の動作について説明を行う。まず、スイッチ６０１は、スイッチ制御線ｐＳｗＲによるタイミング部２１１からの制御により、ランプ波信号線Ｖｒｍｐ１を比較器６０２に接続する。 Next, the operation of the AD conversion circuit 409 will be described with reference to FIGS. 5 and 6. First, the switch 601 connects the lamp wave signal line Vrmp1 to the comparator 602 by the control from the timing unit 211 by the switch control line pSwR.

期間ｔ１では、リセットトランジスタＴ２は、オンした後に、オフする。スイッチ４０６および４０７がオフし、スイッチ４０４および４０８がオンする。信号Ｖｓｉｇは、リセット信号Ｖｎになる。 In the period t1, the reset transistor T2 is turned on and then turned off. Switches 406 and 407 turn off and switches 404 and 408 turn on. The signal Vsig becomes the reset signal Vn.

期間ｔ２では、信号Ｖｒｍｐは、時間とともに変化するランプ波（参照信号）Ｇ１になり、カウンタ６０３は、カウントを開始する。比較器６０２は、リセット信号Ｖｎとランプ波Ｇ１を比較し、リセット信号Ｖｎとランプ波Ｇ１の大小関係が逆転すると、比較器６０２の出力信号が反転する。カウンタ６０３は、比較器６０２の出力信号が反転するとカウントを終了する。ラッチ回路６０４と演算回路６０５は、期間ｔｎ１のカウント値ｃｎ１を記憶する。 In period t2, the signal Vrmp becomes a ramp wave (reference signal) G1 that changes with time, and the counter 603 starts counting. The comparator 602 compares the reset signal Vn with the lamp wave G1, and when the magnitude relationship between the reset signal Vn and the lamp wave G1 is reversed, the output signal of the comparator 602 is inverted. The counter 603 ends counting when the output signal of the comparator 602 is inverted. The latch circuit 604 and the arithmetic circuit 605 store the count value cn1 of the period tn1.

期間ｔ３では、転送トランジスタＴ１ａは、光電変換部Ｄ１ａからＦＤ容量Ｃｆｄへ電荷を転送し、オフする。信号Ｖｓｉｇは、Ａ像画素信号ＶｓｉｇＨａになる。 In the period t3, the transfer transistor T1a transfers the electric charge from the photoelectric conversion unit D1a to the FD capacitance Cfd and turns it off. The signal Vsig becomes the A image pixel signal VsigHa.

期間ｔ４では、信号Ｖｒｍｐは、時間とともに変化するランプ波Ｇ１になり、カウンタ６０３は、カウントを開始する。比較器６０２は、Ａ像画素信号ＶｓｉｇＨａとランプ波Ｇ１を比較し、Ａ像画素信号ＶｓｉｇＨａとランプ波Ｇ１の大小関係が逆転すると、比較器６０２の出力信号が反転する。カウンタ６０３は、比較器６０２の出力信号が反転するとカウントを終了する。ラッチ回路６０４と演算回路６０５は、期間ｔａ１のカウント値ｃａ１を記憶する。 In period t4, the signal Vrmp becomes a ramp wave G1 that changes with time, and the counter 603 starts counting. The comparator 602 compares the A image pixel signal VsigHa and the lamp wave G1, and when the magnitude relationship between the A image pixel signal VsigHa and the lamp wave G1 is reversed, the output signal of the comparator 602 is inverted. The counter 603 ends counting when the output signal of the comparator 602 is inverted. The latch circuit 604 and the arithmetic circuit 605 store the count value ca1 of the period ta1.

さらに、演算回路６０５は、カウント値ｃａ１とカウント値ｃｎ１との差分を、リセット信号Ｖｎのオフセット分を削除したＡ像画素信号ＶｓｉｇＨａのデジタル値として記憶する。 Further, the arithmetic circuit 605 stores the difference between the count value ca1 and the count value cn1 as a digital value of the A image pixel signal VsigHa in which the offset portion of the reset signal Vn is deleted.

期間ｔ５では、転送トランジスタＴ１ａおよびＴ１ｂは、光電変換部Ｄ１ａおよび光電変換部Ｄ１ｂからＦＤ容量Ｃｆｄへ電荷を転送し、オフする。信号Ｖｓｉｇは、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓになる。 In the period t5, the transfer transistors T1a and T1b transfer the electric charge from the photoelectric conversion unit D1a and the photoelectric conversion unit D1b to the FD capacitance Cfd and turn off. The signal Vsig becomes the A + B image pixel signal VsigHs.

期間ｔ６では、信号Ｖｒｍｐは、時間とともに変化するランプ波Ｇ１になり、カウンタ６０３は、カウントを開始する。比較器６０２は、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓとランプ波Ｇ１を比較し、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓとランプ波Ｇ１の大小関係が逆転すると、比較器６０２の出力信号が反転する。カウンタ６０３は、比較器６０２の出力信号が反転するとカウントを終了する。ラッチ回路６０４と演算回路６０５は、期間ｔｓ１のカウント値ｃｓ１を記憶する。 In period t6, the signal Vrmp becomes a ramp wave G1 that changes with time, and the counter 603 starts counting. The comparator 602 compares the A + B image pixel signal VsigHs with the lamp wave G1, and when the magnitude relationship between the A + B image pixel signal VsigHs and the lamp wave G1 is reversed, the output signal of the comparator 602 is inverted. The counter 603 ends counting when the output signal of the comparator 602 is inverted. The latch circuit 604 and the arithmetic circuit 605 store the count value cs1 of the period ts1.

さらに、演算回路６０５は、カウント値ｃｓ１とカウント値ｃｎ１との差分を、リセット信号Ｖｎのオフセット分を削除したＡ＋Ｂ像画素信号ＶｓｉｇＨｓのデジタル値として記憶する。 Further, the arithmetic circuit 605 stores the difference between the count value cs1 and the count value cn1 as a digital value of the A + B image pixel signal VsigHs in which the offset portion of the reset signal Vn is deleted.

以上のように、ＡＤ変換回路４０９は、リセット信号Ｖｎのオフセット分を削除したＡ像画素信号ＶｓｉｇＨａのデジタル値と、リセット信号Ｖｎのオフセット分を削除したＡ＋Ｂ像画素信号ＶｓｉｇＨｓのデジタル値を得る。 As described above, the AD conversion circuit 409 obtains the digital value of the A image pixel signal VsigHa from which the offset portion of the reset signal Vn is deleted and the digital value of the A + B image pixel signal VsigHs from which the offset portion of the reset signal Vn is deleted.

信号処理部１３は、リセット信号Ｖｎのオフセット分を削除したＡ＋Ｂ像画素信号ＶｓｉｇＨｓのデジタル値から、リセット信号Ｖｎのオフセット分を削除したＡ像画素信号ＶｓｉｇＨａのデジタル値を減算することにより、Ｂ像画素信号のデジタル値を得る。 The signal processing unit 13 subtracts the digital value of the A image pixel signal VsigHa from which the offset of the reset signal Vn is deleted from the digital value of the A + B image pixel signal VsigHs from which the offset of the reset signal Vn is deleted, thereby causing the B image. Obtain the digital value of the pixel signal.

信号処理部１３は、リセット信号Ｖｎのオフセット分を削除したＡ像画素信号ＶｓｉｇＨａのデジタル値を記録用画像として得る。また、信号処理部１３は、リセット信号Ｖｎのオフセット分を削除したＡ像画素信号ＶｓｉｇＨａのデジタル値と、Ｂ像画素信号のデジタル値を基に、焦点検出を行う。 The signal processing unit 13 obtains a digital value of the A image pixel signal VsigHa from which the offset portion of the reset signal Vn is deleted as a recording image. Further, the signal processing unit 13 performs focus detection based on the digital value of the A image pixel signal VsigHa from which the offset portion of the reset signal Vn is deleted and the digital value of the B image pixel signal.

図７は、第１の実施形態による撮像装置１０の制御方法を示す図である。図７を参照して、増幅回路４０３を非経由にする場合のＡ像画素信号ＶｓｉｇＨａのＡＤ変換について説明する。図７の時刻ｔ１〜ｔ２、ｔ５およびｔ６の動作は、図５の時刻ｔ１〜ｔ２、ｔ５およびｔ６の動作と同じである。 FIG. 7 is a diagram showing a control method of the image pickup apparatus 10 according to the first embodiment. With reference to FIG. 7, AD conversion of the A image pixel signal VsigHa when the amplifier circuit 403 is not passed through will be described. The operation at times t1 to t2, t5 and t6 in FIG. 7 is the same as the operation at times t1 to t2, t5 and t6 in FIG.

期間ｔ１では、リセットトランジスタＴ２は、画素２００をリセットした後に、画素２００のリセットを解除する。スイッチ４０６および４０７がオフし、スイッチ４０４および４０８がオンする。信号Ｖｓｉｇは、リセット信号Ｖｎになる。ＡＤ変換回路４０９は、増幅回路４０３を介して、画素２００のリセット解除に基づく信号を入力する。 In the period t1, the reset transistor T2 resets the pixel 200 and then releases the reset of the pixel 200. Switches 406 and 407 turn off and switches 404 and 408 turn on. The signal Vsig becomes the reset signal Vn. The AD conversion circuit 409 inputs a signal based on the reset release of the pixel 200 via the amplifier circuit 403.

期間ｔ２では、信号Ｖｒｍｐは、時間とともに変化するランプ波（参照信号）Ｇ１になり、カウンタ６０３は、カウントを開始する。比較器６０２は、リセット信号Ｖｎとランプ波Ｇ１を比較し、リセット信号Ｖｎとランプ波Ｇ１の大小関係が逆転すると、比較器６０２の出力信号が反転する。カウンタ６０３は、比較器６０２の出力信号が反転するとカウントを終了する。ラッチ回路６０４と演算回路６０５は、期間ｔｎ１のカウント値ｃｎ１を記憶する。ＡＤ変換回路４０９は、ランプ波Ｇ１を用いて、入力した画素２００のリセット解除に基づく信号をアナログからデジタルに変換したデジタル値ｃｎ１を記憶する。 In period t2, the signal Vrmp becomes a ramp wave (reference signal) G1 that changes with time, and the counter 603 starts counting. The comparator 602 compares the reset signal Vn with the lamp wave G1, and when the magnitude relationship between the reset signal Vn and the lamp wave G1 is reversed, the output signal of the comparator 602 is inverted. The counter 603 ends counting when the output signal of the comparator 602 is inverted. The latch circuit 604 and the arithmetic circuit 605 store the count value cn1 of the period tn1. The AD conversion circuit 409 uses the lamp wave G1 to store the digital value cn1 obtained by converting the input signal based on the reset release of the pixel 200 from analog to digital.

時刻ｔ２の後、時刻ｔ３において、制御スイッチ４０８がオフするとともに、制御スイッチ４０７がオンし、増幅回路４０３を非経由に切り換える。ＡＤ変換回路４０９は、垂直信号線２３１の信号を信号Ｖｓｉｇとして入力する。これにより、信号Ｖｓｉｇは、反転し、図７に示す信号レベルに上昇する。 After the time t2, at the time t3, the control switch 408 is turned off, the control switch 407 is turned on, and the amplifier circuit 403 is switched non-via. The AD conversion circuit 409 inputs the signal of the vertical signal line 231 as a signal Vsig. As a result, the signal Vsig is inverted and rises to the signal level shown in FIG.

その後、転送トランジスタＴ１ａは、光電変換部Ｄ１ａからＦＤ容量Ｃｆｄへ電荷を転送し、オフする。信号Ｖｓｉｇは、Ａ像画素信号ＶｓｉｇＨａになる。ＡＤ変換回路４０９は、増幅回路４０３を介さずに、光電変換部Ｄ１ａの光電変換に基づく信号を入力する。 After that, the transfer transistor T1a transfers the electric charge from the photoelectric conversion unit D1a to the FD capacitance Cfd and turns it off. The signal Vsig becomes the A image pixel signal VsigHa. The AD conversion circuit 409 inputs a signal based on the photoelectric conversion of the photoelectric conversion unit D1a without going through the amplifier circuit 403.

時刻ｔ７では、スイッチ６０１は、スイッチ制御線ｐＳｗＲによるタイミング部２１１からの制御により、ランプ波信号線Ｖｒｍｐ２を比較器６０２に接続する。信号Ｖｒｍｐは、時間とともに変化するランプ波（参照信号）Ｇ２になり、カウンタ６０３は、カウントを開始する。ランプ波Ｇ２の変化率（傾き）は、ランプ波Ｇ１の変化率（傾き）より小さい。例えば、ランプ波Ｇ１の変化率は、ランプ波Ｇ２の変化率の２倍である。 At time t7, the switch 601 connects the ramp wave signal line Vrmp2 to the comparator 602 under the control of the timing unit 211 by the switch control line pSwR. The signal Vrmp becomes a ramp wave (reference signal) G2 that changes with time, and the counter 603 starts counting. The rate of change (slope) of the lamp wave G2 is smaller than the rate of change (slope) of the lamp wave G1. For example, the rate of change of the lamp wave G1 is twice the rate of change of the lamp wave G2.

比較器６０２は、Ａ像画素信号ＶｓｉｇＨａとランプ波Ｇ２を比較し、Ａ像画素信号ＶｓｉｇＨａとランプ波Ｇ２の大小関係が逆転すると、比較器６０２の出力信号が反転する。カウンタ６０３は、比較器６０２の出力信号が反転するとカウントを終了する。ラッチ回路６０４と演算回路６０５は、期間ｔａ４のカウント値ｃａ４を記憶する。 The comparator 602 compares the A image pixel signal VsigHa and the lamp wave G2, and when the magnitude relationship between the A image pixel signal VsigHa and the lamp wave G2 is reversed, the output signal of the comparator 602 is inverted. The counter 603 ends counting when the output signal of the comparator 602 is inverted. The latch circuit 604 and the arithmetic circuit 605 store the count value ca4 of the period ta4.

演算回路６０５は、予め記憶していたランプ波の全期間ｔａ６のカウント値ｃａ６からカウント値ｃａ４を減算した期間ｔａ５のカウント値ｃａ５を、Ａ像画素信号ＶｓｉｇＨａのデジタル値として記憶する。ＡＤ変換回路４０９は、ランプ波Ｇ２を用いて、入力した光電変換部Ｄ１ａの光電変換に基づく信号をアナログからデジタルに変換したデジタル値ｃａ５を記憶する。 The arithmetic circuit 605 stores the count value ca5 of the period ta5 obtained by subtracting the count value ca4 from the count value ca6 of the total period ta6 of the lamp wave stored in advance as the digital value of the A image pixel signal VsigHa. The AD conversion circuit 409 uses the lamp wave G2 to store the digital value ca5 obtained by converting the input signal based on the photoelectric conversion of the photoelectric conversion unit D1a from analog to digital.

さらに、演算回路６０５は、カウント値ｃａ５とカウント値ｃｎ１との差分を、リセット信号Ｖｎのオフセット分を削除したＡ像画素信号ＶｓｉｇＨａのデジタル値として記憶する。 Further, the arithmetic circuit 605 stores the difference between the count value ca5 and the count value cn1 as a digital value of the A image pixel signal VsigHa in which the offset portion of the reset signal Vn is deleted.

その後、制御スイッチ４０７がオフし、制御スイッチ４０８がオンし、制御信号ＰＡＭＰＥＮＢで反転増幅器４０２の駆動電流を元に戻す。これにより、信号Ｖｓｉｇは、反転し、図７に示す信号レベルに下降する。時刻ｔ５以降の動作は、図５のものと同様である。 After that, the control switch 407 is turned off, the control switch 408 is turned on, and the drive current of the inverting amplifier 402 is restored by the control signal PAMPENB. As a result, the signal Vsig is inverted and lowered to the signal level shown in FIG. The operation after the time t5 is the same as that of FIG.

期間ｔ５では、転送トランジスタＴ１ａおよびＴ１ｂは、光電変換部Ｄ１ａおよび光電変換部Ｄ１ｂからＦＤ容量Ｃｆｄへ電荷を転送し、オフする。信号Ｖｓｉｇは、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓになる。ＡＤ変換回路４０９は、増幅回路４０３を介して、光電変換部Ｄ１ａの光電変換と光電変換部Ｄ１ｂの光電変換に基づく信号を入力する。 In the period t5, the transfer transistors T1a and T1b transfer the electric charge from the photoelectric conversion unit D1a and the photoelectric conversion unit D1b to the FD capacitance Cfd and turn off. The signal Vsig becomes the A + B image pixel signal VsigHs. The AD conversion circuit 409 inputs a signal based on the photoelectric conversion of the photoelectric conversion unit D1a and the photoelectric conversion of the photoelectric conversion unit D1b via the amplifier circuit 403.

期間ｔ６では、信号Ｖｒｍｐは、時間とともに変化するランプ波Ｇ１になり、カウンタ６０３は、カウントを開始する。比較器６０２は、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓとランプ波Ｇ１を比較し、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓとランプ波Ｇ１の大小関係が逆転すると、比較器６０２の出力信号が反転する。カウンタ６０３は、比較器６０２の出力信号が反転するとカウントを終了する。ラッチ回路６０４と演算回路６０５は、期間ｔｓ１のカウント値ｃｓ１を記憶する。ＡＤ変換回路４０９は、ランプ波Ｇ１を用いて、入力した光電変換部Ｄ１ａの光電変換と光電変換部Ｄ１ｂの光電変換に基づく信号をアナログからデジタルに変換したデジタル値ｃｓ１を記憶する。 In period t6, the signal Vrmp becomes a ramp wave G1 that changes with time, and the counter 603 starts counting. The comparator 602 compares the A + B image pixel signal VsigHs with the lamp wave G1, and when the magnitude relationship between the A + B image pixel signal VsigHs and the lamp wave G1 is reversed, the output signal of the comparator 602 is inverted. The counter 603 ends counting when the output signal of the comparator 602 is inverted. The latch circuit 604 and the arithmetic circuit 605 store the count value cs1 of the period ts1. The AD conversion circuit 409 uses the lamp wave G1 to store the digital value cs1 obtained by converting the input photoelectric conversion of the photoelectric conversion unit D1a and the signal based on the photoelectric conversion of the photoelectric conversion unit D1b from analog to digital.

さらに、演算回路６０５は、カウント値ｃｓ１とカウント値ｃｎ１との差分を、リセット信号Ｖｎのオフセット分を削除したＡ＋Ｂ像画素信号ＶｓｉｇＨｓのデジタル値として記憶する。 Further, the arithmetic circuit 605 stores the difference between the count value cs1 and the count value cn1 as a digital value of the A + B image pixel signal VsigHs in which the offset portion of the reset signal Vn is deleted.

以上のように、Ａ像画素信号Ｖｓｉｇａは、増幅回路４０３を経由しないで生成される。Ａ＋Ｂ像画素信号ＶｓｉｇＨｓは、増幅回路４０３を経由して生成される。Ａ像画素信号Ｖｓｉｇａの増幅率は、ランプ波Ｇ１の変化率に対するランプ波Ｇ２の変化率で決まる。Ａ＋Ｂ像画素信号ＶｓｉｇＨｓの増幅率は、クランプ容量４０１と帰還容量４０５との比で決まる。Ａ像画素信号ＶｓｉｇＨａとＡ＋Ｂ像画素信号ＶｓｉｇＨｓの増幅率を同じにするが可能になる。これは、増幅回路４０３の増幅率とランプ波Ｇ２の変化率に基づく増幅率を同じにすることで、実現可能である。 As described above, the A image pixel signal Vsiga is generated without passing through the amplifier circuit 403. The A + B image pixel signal VsigHs is generated via the amplifier circuit 403. The amplification factor of the A image pixel signal Vsiga is determined by the rate of change of the lamp wave G2 with respect to the rate of change of the lamp wave G1. The amplification factor of the A + B image pixel signal VsigHs is determined by the ratio of the clamp capacitance 401 and the feedback capacitance 405. It is possible to make the amplification factors of the A image pixel signal VsigHa and the A + B image pixel signal VsigHs the same. This can be achieved by making the amplification factor of the amplifier circuit 403 and the amplification factor based on the rate of change of the lamp wave G2 the same.

第１の実施形態によれば、撮像装置１０は、増幅回路４０３を用いて増幅することにより、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓの画像信号を生成することにより、Ｓ／Ｎ劣化を抑えた良好な画質が得ることが可能である。 According to the first embodiment, the image pickup apparatus 10 generates an image signal of A + B image pixel signal VsigHs by amplifying using the amplifier circuit 403, thereby achieving good image quality with suppressed S / N deterioration. It is possible to obtain.

また、撮像装置１０は、増幅回路４０３を用いず、反転増幅器４０２の駆動電流を最小限に制限し、Ａ像画素信号ＶｓｉｇＨａの焦点検出用信号を生成することにより、消費電力を抑えることが可能である。 Further, the image pickup apparatus 10 does not use the amplifier circuit 403, limits the drive current of the inverting amplifier 402 to the minimum, and generates the focus detection signal of the A image pixel signal VsigHa, so that the power consumption can be suppressed. Is.

また、撮像装置１０は、ランプ波Ｇ２の変化率を調整することで、Ａ像画素信号ＶｓｉｇＨａとＡ＋Ｂ像画素信号ＶｓｉｇＨｓの増幅率が等しくし、精度が高い焦点検出と良好な画質を得ることが可能になる。 Further, the image pickup apparatus 10 can obtain high-precision focus detection and good image quality by adjusting the rate of change of the lamp wave G2 so that the amplification factors of the A image pixel signal VsigHa and the A + B image pixel signal VsigHs are equal. It will be possible.

なお、読み出し時間の制約がある場合、信号処理部１３が、デジタルゲインをかけることで、画像信号と焦点検出信号で増幅率が等しくなるようにしてもよい。 If there is a limitation on the read time, the signal processing unit 13 may apply a digital gain so that the amplification factors of the image signal and the focus detection signal become equal.

また、リセット信号Ｖｎと比較するランプ波Ｇ１の変化率は１種類であったが、Ａ像画素信号ＶｓｉｇＨａのＡＤ変換結果の精度をさらに求める場合は、リセット信号Ｖｎと比較するランプ波として２種類のランプ波Ｇ１およびＧ２を用いてもよい。 Further, the rate of change of the lamp wave G1 compared with the reset signal Vn was one type, but when the accuracy of the AD conversion result of the A image pixel signal VsigHa is further obtained, there are two types of lamp waves to be compared with the reset signal Vn. Lamp waves G1 and G2 may be used.

（第２の実施形態）
第１の実施形態では、画素２００の全行を使って焦点検出を行う場合、つまりＡ＋Ｂ像画素信号ＶｓｉｇＨｓの画像生成用信号と、Ａ像画素信号ＶｓｉｇＨａの焦点検出用信号の読み出しを全行にわたって行う場合について説明した。 (Second embodiment)
In the first embodiment, when the focus is detected using all the lines of the pixel 200, that is, the image generation signal of the A + B image pixel signal VsigHs and the focus detection signal of the A image pixel signal VsigHa are read over the entire line. The case of doing so was explained.

第２の実施形態では、画素２００の所定行間隔で焦点検出を行う場合、つまりＡ像画素信号ＶｓｉｇＨａの焦点検出用信号を所定行間隔で読み出す場合について説明する。 In the second embodiment, a case where the focus is detected at predetermined line intervals of the pixels 200, that is, a case where the focus detection signal of the A image pixel signal VsigHa is read out at a predetermined line interval will be described.

前述したように、各画素２００が２個の光電変換部Ｄ１ａおよびＤ１ｂを有する場合は、全画素２００の信号を読み出すのに長い時間を要してしまう。そこで、焦点検出処理に使用する画素行では、各画素２００のＡ像画素信号ＶｓｉｇＨａとＡ＋Ｂ像画素信号ＶｓｉｇＨｓを読み出し、焦点検出処理を行わない画素行では、各画素２００のＡ＋Ｂ像画素信号ＶｓｉｇＨｓのみを読み出す。 As described above, when each pixel 200 has two photoelectric conversion units D1a and D1b, it takes a long time to read the signals of all the pixels 200. Therefore, in the pixel row used for the focus detection process, the A image pixel signal VsigHa and the A + B image pixel signal VsigHs of each pixel 200 are read out, and in the pixel row without the focus detection process, only the A + B image pixel signal VsigHs of each pixel 200 is read. Is read.

図８は、画素領域２０１の構成例を示す図である。領域Ｒｅｇｉоｎ＿Ｂは、複数行間隔で配置された焦点検出処理に使用する画素２００の行であり、Ａ像画素信号ＶｓｉｇＨａとＡ＋Ｂ像画素信号ＶｓｉｇＨｓが読み出される。その他の領域Ｒｅｇｉоｎ＿Ａは、焦点検出処理に使用しない画素２００の行であり、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓのみが読み出される。領域Ｒｅｇｉоｎ＿Ａの画素２００は、領域Ｒｅｇｉоｎ＿Ｂの画素２００とは異なる行の画素である。焦点検出処理に使用する画素行の領域Ｒｅｇｉоｎ＿Ｂを限定的にして、Ａ像画素信号とＡ＋Ｂ像画素信号の両方を読み出す行数を減らすことで、読み出し時間の増大を抑制することができる。 FIG. 8 is a diagram showing a configuration example of the pixel region 201. The region Region_B is a row of pixels 200 used for the focus detection process arranged at intervals of a plurality of rows, and the A image pixel signal VsigHa and the A + B image pixel signal VsigHs are read out. The other region Region_A is a row of pixels 200 that are not used for the focus detection process, and only the A + B image pixel signal VsigHs is read out. The pixel 200 in the region Region_A is a pixel in a different row from the pixel 200 in the region Region_B. By limiting the pixel row region Region_B used for the focus detection process and reducing the number of rows to read both the A image pixel signal and the A + B image pixel signal, it is possible to suppress an increase in the read time.

図９（ａ）は、図８の領域Ｒｅｇｉоｎ＿Ａにおける撮像装置１０の制御方法を示す図である。図９（ａ）を参照しながら、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓのＡＤ変換について説明する。 FIG. 9A is a diagram showing a control method of the image pickup apparatus 10 in the region Region_A of FIG. The AD conversion of the A + B image pixel signal VsigHs will be described with reference to FIG. 9A.

期間ｔ１では、リセットトランジスタＴ２は、画素２００をリセットした後に、画素２００のリセットを解除する。スイッチ４０６および４０７がオフし、スイッチ４０４および４０８がオンする。信号Ｖｓｉｇは、リセット信号Ｖｎになる。ＡＤ変換回路４０９は、増幅回路４０３を介して、画素２００のリセット解除に基づく信号を入力する。 In the period t1, the reset transistor T2 resets the pixel 200 and then releases the reset of the pixel 200. Switches 406 and 407 turn off and switches 404 and 408 turn on. The signal Vsig becomes the reset signal Vn. The AD conversion circuit 409 inputs a signal based on the reset release of the pixel 200 via the amplifier circuit 403.

期間ｔ２では、信号Ｖｒｍｐは、時間とともに変化するランプ波Ｇ１になり、カウンタ６０３は、カウントを開始する。比較器６０２は、リセット信号Ｖｎとランプ波Ｇ１を比較し、リセット信号Ｖｎとランプ波Ｇ１の大小関係が逆転すると、比較器６０２の出力信号が反転する。カウンタ６０３は、比較器６０２の出力信号が反転するとカウントを終了する。ラッチ回路６０４と演算回路６０５は、期間ｔｎ１のカウント値ｃｎ１を記憶する。ＡＤ変換回路４０９は、ランプ波Ｇ１を用いて、入力した画素２００のリセット解除に基づく信号をアナログからデジタルに変換したデジタル値ｃｎ１を記憶する。 In period t2, the signal Vrmp becomes a ramp wave G1 that changes with time, and the counter 603 starts counting. The comparator 602 compares the reset signal Vn with the lamp wave G1, and when the magnitude relationship between the reset signal Vn and the lamp wave G1 is reversed, the output signal of the comparator 602 is inverted. The counter 603 ends counting when the output signal of the comparator 602 is inverted. The latch circuit 604 and the arithmetic circuit 605 store the count value cn1 of the period tn1. The AD conversion circuit 409 uses the lamp wave G1 to store the digital value cn1 obtained by converting the input signal based on the reset release of the pixel 200 from analog to digital.

期間ｔ５では、転送トランジスタＴ１ａおよびＴ１ｂは、光電変換部Ｄ１ａおよび光電変換部Ｄ１ｂからＦＤ容量Ｃｆｄへ電荷を転送し、オフする。信号Ｖｓｉｇは、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓになる。ＡＤ変換回路４０９は、増幅回路４０３を介して、光電変換部Ｄ１ａの光電変換と光電変換部Ｄ１ｂの光電変換に基づく信号を入力する。 In the period t5, the transfer transistors T1a and T1b transfer the electric charge from the photoelectric conversion unit D1a and the photoelectric conversion unit D1b to the FD capacitance Cfd and turn off. The signal Vsig becomes the A + B image pixel signal VsigHs. The AD conversion circuit 409 inputs a signal based on the photoelectric conversion of the photoelectric conversion unit D1a and the photoelectric conversion of the photoelectric conversion unit D1b via the amplifier circuit 403.

期間ｔ６では、信号Ｖｒｍｐは、時間とともに変化するランプ波Ｇ１になり、カウンタ６０３は、カウントを開始する。比較器６０２は、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓとランプ波Ｇ１を比較し、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓとランプ波Ｇ１の大小関係が逆転すると、比較器６０２の出力信号が反転する。カウンタ６０３は、比較器６０２の出力信号が反転するとカウントを終了する。ラッチ回路６０４と演算回路６０５は、期間ｔｓ１のカウント値ｃｓ１を記憶する。ＡＤ変換回路４０９は、ランプ波Ｇ１を用いて、入力した光電変換部Ｄ１ａの光電変換と光電変換部Ｄ１ｂの光電変換に基づく信号をアナログからデジタルに変換したデジタル値ｃｓ１を記憶する。 In period t6, the signal Vrmp becomes a ramp wave G1 that changes with time, and the counter 603 starts counting. The comparator 602 compares the A + B image pixel signal VsigHs with the lamp wave G1, and when the magnitude relationship between the A + B image pixel signal VsigHs and the lamp wave G1 is reversed, the output signal of the comparator 602 is inverted. The counter 603 ends counting when the output signal of the comparator 602 is inverted. The latch circuit 604 and the arithmetic circuit 605 store the count value cs1 of the period ts1. The AD conversion circuit 409 uses the lamp wave G1 to store the digital value cs1 obtained by converting the input photoelectric conversion of the photoelectric conversion unit D1a and the signal based on the photoelectric conversion of the photoelectric conversion unit D1b from analog to digital.

さらに、演算回路６０５は、カウント値ｃｓ１とカウント値ｃｎ１との差分を、リセット信号Ｖｎのオフセット分を削除したＡ＋Ｂ像画素信号ＶｓｉｇＨｓのデジタル値として記憶する。 Further, the arithmetic circuit 605 stores the difference between the count value cs1 and the count value cn1 as a digital value of the A + B image pixel signal VsigHs in which the offset portion of the reset signal Vn is deleted.

図９（ｂ）は、図８の領域Ｒｅｇｉоｎ＿Ｂにおける撮像装置１０の制御方法を示す図である。図９（ｂ）を参照しながら、Ａ像画素信号ＶｓｉｇＨａおよびＡ＋Ｂ像画素信号ＶｓｉｇＨｓのＡＤ変換について説明する。図９（ｂ）の動作は、図７の動作と同様である。 FIG. 9B is a diagram showing a control method of the image pickup apparatus 10 in the region Region_B of FIG. The AD conversion of the A image pixel signal VsigHa and the A + B image pixel signal VsigHs will be described with reference to FIG. 9B. The operation of FIG. 9B is the same as the operation of FIG. 7.

期間ｔ１では、リセットトランジスタＴ２は、画素２００をリセットした後に、画素２００のリセットを解除する。スイッチ４０６および４０７がオフし、スイッチ４０４および４０８がオンする。信号Ｖｓｉｇは、リセット信号Ｖｎになる。ＡＤ変換回路４０９は、増幅回路４０３を介して、画素２００のリセット解除に基づく信号を入力する。 In the period t1, the reset transistor T2 resets the pixel 200 and then releases the reset of the pixel 200. Switches 406 and 407 turn off and switches 404 and 408 turn on. The signal Vsig becomes the reset signal Vn. The AD conversion circuit 409 inputs a signal based on the reset release of the pixel 200 via the amplifier circuit 403.

期間ｔ２では、信号Ｖｒｍｐは、時間とともに変化するランプ波Ｇ１になり、カウンタ６０３は、カウントを開始する。比較器６０２は、リセット信号Ｖｎとランプ波Ｇ１を比較し、リセット信号Ｖｎとランプ波Ｇ１の大小関係が逆転すると、比較器６０２の出力信号が反転する。カウンタ６０３は、比較器６０２の出力信号が反転するとカウントを終了する。ラッチ回路６０４と演算回路６０５は、期間ｔｎ１のカウント値ｃｎ１を記憶する。ＡＤ変換回路４０９は、ランプ波Ｇ１を用いて、入力した画素２００のリセット解除に基づく信号をアナログからデジタルに変換したデジタル値ｃｎ１を記憶する。 In period t2, the signal Vrmp becomes a ramp wave G1 that changes with time, and the counter 603 starts counting. The comparator 602 compares the reset signal Vn with the lamp wave G1, and when the magnitude relationship between the reset signal Vn and the lamp wave G1 is reversed, the output signal of the comparator 602 is inverted. The counter 603 ends counting when the output signal of the comparator 602 is inverted. The latch circuit 604 and the arithmetic circuit 605 store the count value cn1 of the period tn1. The AD conversion circuit 409 uses the lamp wave G1 to store the digital value cn1 obtained by converting the input signal based on the reset release of the pixel 200 from analog to digital.

時刻ｔ２の後、時刻ｔ３において、制御スイッチ４０８がオフするとともに、制御スイッチ４０７がオンし、増幅回路４０３を非経由に切り換える。ＡＤ変換回路４０９は、垂直信号線２３１の信号を信号Ｖｓｉｇとして入力する。これにより、信号Ｖｓｉｇは、反転し、図９（ｂ）に示す信号レベルに上昇する。 After the time t2, at the time t3, the control switch 408 is turned off, the control switch 407 is turned on, and the amplifier circuit 403 is switched non-via. The AD conversion circuit 409 inputs the signal of the vertical signal line 231 as a signal Vsig. As a result, the signal Vsig is inverted and rises to the signal level shown in FIG. 9B.

その後、転送トランジスタＴ１ａは、光電変換部Ｄ１ａからＦＤ容量Ｃｆｄへ電荷を転送し、オフする。信号Ｖｓｉｇは、Ａ像画素信号ＶｓｉｇＨａになる。Ａ像画素信号ＶｓｉｇＨａになる。ＡＤ変換回路４０９は、増幅回路４０３を介さずに、光電変換部Ｄ１ａの光電変換に基づく信号を入力する。 After that, the transfer transistor T1a transfers the electric charge from the photoelectric conversion unit D1a to the FD capacitance Cfd and turns it off. The signal Vsig becomes the A image pixel signal VsigHa. It becomes the A image pixel signal VsigHa. The AD conversion circuit 409 inputs a signal based on the photoelectric conversion of the photoelectric conversion unit D1a without going through the amplifier circuit 403.

時刻ｔ７では、スイッチ６０１は、スイッチ制御線ｐＳｗＲによるタイミング部２１１からの制御により、ランプ波信号線Ｖｒｍｐ２を比較器６０２に接続する。信号Ｖｒｍｐは、時間とともに変化するランプ波Ｇ２になり、カウンタ６０３は、カウントを開始する。ランプ波Ｇ２は、ランプ波Ｇ１より変化率が小さい。例えば、ランプ波Ｇ１は、ランプ波Ｇ２に対して、変化率が２倍である。 At time t7, the switch 601 connects the ramp wave signal line Vrmp2 to the comparator 602 under the control of the timing unit 211 by the switch control line pSwR. The signal Vrmp becomes a ramp wave G2 that changes with time, and the counter 603 starts counting. The lamp wave G2 has a smaller rate of change than the lamp wave G1. For example, the lamp wave G1 has twice the rate of change as the lamp wave G2.

比較器６０２は、Ａ像画素信号ＶｓｉｇＨａとランプ波Ｇ２を比較し、Ａ像画素信号ＶｓｉｇＨａとランプ波Ｇ２の大小関係が逆転すると、比較器６０２の出力信号が反転する。カウンタ６０３は、比較器６０２の出力信号が反転するとカウントを終了する。ラッチ回路６０４と演算回路６０５は、期間ｔａ４のカウント値ｃａ４を記憶する。 The comparator 602 compares the A image pixel signal VsigHa and the lamp wave G2, and when the magnitude relationship between the A image pixel signal VsigHa and the lamp wave G2 is reversed, the output signal of the comparator 602 is inverted. The counter 603 ends counting when the output signal of the comparator 602 is inverted. The latch circuit 604 and the arithmetic circuit 605 store the count value ca4 of the period ta4.

演算回路６０５は、予め記憶していたランプ波の全期間ｔａ６のカウント値ｃａ６からカウント値ｃａ４を減算した期間ｔａ５のカウント値ｃａ５を、Ａ像画素信号ＶｓｉｇＨａのデジタル値として記憶する。ＡＤ変換回路４０９は、ランプ波Ｇ２を用いて、入力した光電変換部Ｄ１ａの光電変換に基づく信号をアナログからデジタルに変換したデジタル値ｃａ５を記憶する。 The arithmetic circuit 605 stores the count value ca5 of the period ta5 obtained by subtracting the count value ca4 from the count value ca6 of the total period ta6 of the lamp wave stored in advance as the digital value of the A image pixel signal VsigHa. The AD conversion circuit 409 uses the lamp wave G2 to store the digital value ca5 obtained by converting the input signal based on the photoelectric conversion of the photoelectric conversion unit D1a from analog to digital.

さらに、演算回路６０５は、カウント値ｃａ５とカウント値ｃｎ１との差分を、リセット信号Ｖｎのオフセット分を削除したＡ像画素信号ＶｓｉｇＨａのデジタル値として記憶する。 Further, the arithmetic circuit 605 stores the difference between the count value ca5 and the count value cn1 as a digital value of the A image pixel signal VsigHa in which the offset portion of the reset signal Vn is deleted.

その後、制御スイッチ４０７がオフし、制御スイッチ４０８がオンし、制御信号ＰＡＭＰＥＮＢで反転増幅器４０２の駆動電流を元に戻す。これにより、信号Ｖｓｉｇは、反転し、図９（ｂ）に示す信号レベルに下降する。 After that, the control switch 407 is turned off, the control switch 408 is turned on, and the drive current of the inverting amplifier 402 is restored by the control signal PAMPENB. As a result, the signal Vsig is inverted and lowered to the signal level shown in FIG. 9B.

期間ｔ５では、転送トランジスタＴ１ａおよびＴ１ｂは、光電変換部Ｄ１ａおよび光電変換部Ｄ１ｂからＦＤ容量Ｃｆｄへ電荷を転送し、オフする。信号Ｖｓｉｇは、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓになる。ＡＤ変換回路４０９は、増幅回路４０３を介して、光電変換部Ｄ１ａの光電変換と光電変換部Ｄ１ｂの光電変換に基づく信号を入力する。 In the period t5, the transfer transistors T1a and T1b transfer the electric charge from the photoelectric conversion unit D1a and the photoelectric conversion unit D1b to the FD capacitance Cfd and turn off. The signal Vsig becomes the A + B image pixel signal VsigHs. The AD conversion circuit 409 inputs a signal based on the photoelectric conversion of the photoelectric conversion unit D1a and the photoelectric conversion of the photoelectric conversion unit D1b via the amplifier circuit 403.

期間ｔ６では、信号Ｖｒｍｐは、時間とともに変化するランプ波Ｇ１になり、カウンタ６０３は、カウントを開始する。比較器６０２は、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓとランプ波Ｇ１を比較し、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓとランプ波Ｇ１の大小関係が逆転すると、比較器６０２の出力信号が反転する。カウンタ６０３は、比較器６０２の出力信号が反転するとカウントを終了する。ラッチ回路６０４と演算回路６０５は、期間ｔｓ１のカウント値ｃｓ１を記憶する。ＡＤ変換回路４０９は、ランプ波Ｇ１を用いて、入力した光電変換部Ｄ１ａの光電変換と光電変換部Ｄ１ｂの光電変換に基づく信号をアナログからデジタルに変換したデジタル値ｃｓ１を記憶する。 In period t6, the signal Vrmp becomes a ramp wave G1 that changes with time, and the counter 603 starts counting. The comparator 602 compares the A + B image pixel signal VsigHs with the lamp wave G1, and when the magnitude relationship between the A + B image pixel signal VsigHs and the lamp wave G1 is reversed, the output signal of the comparator 602 is inverted. The counter 603 ends counting when the output signal of the comparator 602 is inverted. The latch circuit 604 and the arithmetic circuit 605 store the count value cs1 of the period ts1. The AD conversion circuit 409 uses the lamp wave G1 to store the digital value cs1 obtained by converting the input photoelectric conversion of the photoelectric conversion unit D1a and the signal based on the photoelectric conversion of the photoelectric conversion unit D1b from analog to digital.

さらに、演算回路６０５は、カウント値ｃｓ１とカウント値ｃｎ１との差分を、リセット信号Ｖｎのオフセット分を削除したＡ＋Ｂ像画素信号ＶｓｉｇＨｓのデジタル値として記憶する。 Further, the arithmetic circuit 605 stores the difference between the count value cs1 and the count value cn1 as a digital value of the A + B image pixel signal VsigHs in which the offset portion of the reset signal Vn is deleted.

以上のように、ランプ波Ｇ２の変化率を変更することによって、Ａ像画素信号ＶｓｉｇＨａの増幅率とＡ＋Ｂ像画素信号ＶｓｉｇＨｓの増幅率を合わせることが可能になる。これは、４０３増幅回路の増幅率とランプ波Ｇ２の変化率を適切に設定することで、実現可能である。 As described above, by changing the rate of change of the lamp wave G2, it is possible to match the amplification factor of the A image pixel signal VsigHa with the amplification factor of the A + B image pixel signal VsigHs. This can be achieved by appropriately setting the amplification factor of the 403 amplifier circuit and the rate of change of the lamp wave G2.

このように、撮像装置１０は、焦点検出行を限定する読み出しにおいても、増幅回路４０３を用いて増幅することにより、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓの画像信号を生成し、Ｓ／Ｎ劣化を抑えた良好な画質が得ることが可能である。 As described above, the image pickup apparatus 10 generates an image signal of A + B image pixel signal VsigHs by amplifying using the amplifier circuit 403 even in the readout limiting the focus detection line, and suppresses S / N deterioration. It is possible to obtain high image quality.

また、撮像装置１０は、増幅回路４０３を用いず、反転増幅器４０２の駆動電流を最小限に制限し、Ａ像画素信号ＶｓｉｇＨａの焦点検出用信号を生成することにより、消費電力を抑えることが可能である。 Further, the image pickup apparatus 10 does not use the amplifier circuit 403, limits the drive current of the inverting amplifier 402 to the minimum, and generates the focus detection signal of the A image pixel signal VsigHa, so that the power consumption can be suppressed. Is.

また、撮像装置１０は、ランプ波Ｇ２の変化率を調整することで、Ａ像画素信号ＶｓｉｇＨａとＡ＋Ｂ像画素信号ＶｓｉｇＨｓの増幅率が等しくし、精度が高い焦点検出と良好な画質を得ることが可能になる。 Further, the image pickup apparatus 10 can obtain high-precision focus detection and good image quality by adjusting the rate of change of the lamp wave G2 so that the amplification factors of the A image pixel signal VsigHa and the A + B image pixel signal VsigHs are equal. It will be possible.

第２の実施形態によれば、領域Ｒｅｇｉｏｎ＿Ａでは、図９（ａ）のように、Ａ＋Ｂ像画素信号ＶｓｉｇＨｓのみを読み出すので、読み出し時間を短縮することができ、例えば高速なフレームレートと焦点検出動作を両立させることができる。 According to the second embodiment, in the region Region_A, as shown in FIG. 9A, only the A + B image pixel signal VsigHs is read out, so that the reading time can be shortened. For example, a high frame rate and a focus detection operation can be performed. Can be compatible with each other.

第１および第２の実施形態によれば、撮像装置１０は、焦点検出のためのＡ像画素信号ＶｓｉｇＨａと、画像生成のためのＡ＋Ｂ像画素信号ＶｓｉｇＨｓを読み出すことができる。撮像装置１０は、増幅回路４０３を使用せずに、Ａ像画素信号ＶｓｉｇＨａを読み出すことにより、消費電力を低減することができる。 According to the first and second embodiments, the image pickup apparatus 10 can read out the A image pixel signal VsigHa for focus detection and the A + B image pixel signal VsigHs for image generation. The image pickup apparatus 10 can reduce the power consumption by reading out the A image pixel signal VsigHa without using the amplifier circuit 403.

以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。 Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and various modifications and modifications can be made within the scope of the gist thereof.

撮像装置１０は、デジタルカメラまたはビデオカメラの他、スマートフォン、タブレット、工業用カメラ、医療用カメラまたは車載カメラ等に適用可能である。 The image pickup device 10 can be applied to smartphones, tablets, industrial cameras, medical cameras, in-vehicle cameras, and the like, in addition to digital cameras and video cameras.

２００ 画素、３０３ マイクロレンズ、３０１ａ 光電変換部、３０１ｂ 光電変換部、４０９ ＡＤ変換回路、２０３ 列信号処理部、４０３ 増幅回路、６０５ 演算回路 200 pixels, 303 microlens, 301a photoelectric conversion unit, 301b photoelectric conversion unit, 409 AD conversion circuit, 203 column signal processing unit, 403 amplifier circuit, 605 arithmetic circuit

Claims (10)

１個のマイクロレンズに対して設けられる第１の光電変換部と第２の光電変換部を含む第１の画素と、
増幅回路と、
アナログデジタル変換回路とを有し、
前記アナログデジタル変換回路は、前記増幅回路を介さずに、前記第１の光電変換部の光電変換に基づく信号を入力し、前記入力した前記第１の光電変換部の光電変換に基づく信号をアナログからデジタルに変換した第１のデジタル値を記憶し、
前記アナログデジタル変換回路は、前記増幅回路を介して、前記第１の光電変換部の光電変換と前記第２の光電変換部の光電変換に基づく信号を入力し、前記入力した前記第１の光電変換部の光電変換と前記第２の光電変換部の光電変換に基づく信号をアナログからデジタルに変換した第２のデジタル値を記憶することを特徴とする撮像装置。 A first pixel including a first photoelectric conversion unit and a second photoelectric conversion unit provided for one microlens, and
Amplifier circuit and
Has an analog-to-digital conversion circuit
The analog-digital conversion circuit inputs a signal based on the photoelectric conversion of the first photoelectric conversion unit without going through the amplifier circuit, and analogizes the input signal based on the photoelectric conversion of the first photoelectric conversion unit. Memorize the first digital value converted from to digital,
The analog-digital conversion circuit inputs a signal based on the photoelectric conversion of the first photoelectric conversion unit and the photoelectric conversion of the second photoelectric conversion unit via the amplifier circuit, and the input first photoelectric conversion unit receives the signal. An imaging device characterized by storing a second digital value obtained by converting a signal based on the photoelectric conversion of the conversion unit and the photoelectric conversion of the second photoelectric conversion unit from analog to digital. 前記アナログデジタル変換回路は、前記第１の画素のリセット解除に基づく信号をアナログからデジタルに変換した第３のデジタル値を記憶し、前記第１のデジタル値と前記第３のデジタル値との差分を記憶し、前記第２のデジタル値と前記第３のデジタル値との差分を記憶することを特徴とする請求項１に記載の撮像装置。 The analog-digital conversion circuit stores a third digital value obtained by converting a signal based on the reset release of the first pixel from analog to digital, and the difference between the first digital value and the third digital value. The imaging device according to claim 1, wherein the image pickup apparatus according to claim 1 is characterized in that the method is stored and the difference between the second digital value and the third digital value is stored. 前記アナログデジタル変換回路は、前記増幅回路を介して、前記第１の画素のリセット解除に基づく信号を入力し、前記入力した前記第１の画素のリセット解除に基づく信号をアナログからデジタルに変換した第３のデジタル値を記憶し、前記第１のデジタル値と前記第３のデジタル値との差分を記憶し、前記第２のデジタル値と前記第３のデジタル値との差分を記憶することを特徴とする請求項１または２に記載の撮像装置。 The analog-digital conversion circuit inputs a signal based on the reset release of the first pixel via the amplifier circuit, and converts the input signal based on the reset release of the first pixel from analog to digital. To store the third digital value, store the difference between the first digital value and the third digital value, and store the difference between the second digital value and the third digital value. The imaging apparatus according to claim 1 or 2. 前記アナログデジタル変換回路は、第１の変化率の第１の参照信号を用いて、前記入力した前記第１の光電変換部の光電変換に基づく信号をアナログからデジタルに変換した第１のデジタル値を記憶し、
前記アナログデジタル変換回路は、前記第１の変化率より小さい第２の変化率の第２の参照信号を用いて、前記入力した前記第１の光電変換部の光電変換と前記第２の光電変換部の光電変換に基づく信号をアナログからデジタルに変換した第２のデジタル値を記憶することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。 The analog-to-digital conversion circuit uses the first reference signal of the first rate of change to convert the input signal based on the photoelectric conversion of the first photoelectric conversion unit from analog to digital. Remember,
The analog-to-digital conversion circuit uses a second reference signal having a second rate of change smaller than the first rate of change to perform photoelectric conversion and the second photoelectric conversion of the input first photoelectric conversion unit. The imaging device according to any one of claims 1 to 3, wherein a second digital value obtained by converting a signal based on the photoelectric conversion of the unit from analog to digital is stored. 前記増幅回路の増幅率と前記アナログデジタル変換回路の前記第１の変化率に基づく増幅率とは、同じであることを特徴とする請求項４に記載の撮像装置。 The imaging device according to claim 4, wherein the amplification factor of the amplifier circuit and the amplification factor based on the first rate of change of the analog-to-digital conversion circuit are the same. １個のマイクロレンズに対して設けられる第３の光電変換部と第４の光電変換部を含む第２の画素をさらに有し、
前記アナログデジタル変換回路は、前記増幅回路を介して、前記第３の光電変換部の光電変換と前記第４の光電変換部の光電変換に基づく信号を入力し、前記入力した前記第３の光電変換部の光電変換と前記第４の光電変換部の光電変換に基づく信号をアナログからデジタルに変換した第４のデジタル値を記憶することを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。 It further has a second pixel including a third photoelectric conversion unit and a fourth photoelectric conversion unit provided for one microlens.
The analog-digital conversion circuit inputs a signal based on the photoelectric conversion of the third photoelectric conversion unit and the photoelectric conversion of the fourth photoelectric conversion unit via the amplifier circuit, and the input third photoelectric conversion unit receives the signal. The present invention according to any one of claims 1 to 5, wherein a fourth digital value obtained by converting a signal based on the photoelectric conversion of the conversion unit and the photoelectric conversion of the fourth photoelectric conversion unit from analog to digital is stored. The imaging device described. 前記アナログデジタル変換回路は、前記第２の画素のリセット解除に基づく信号をアナログからデジタルに変換した第５のデジタル値を記憶し、前記第４のデジタル値と前記第５のデジタル値との差分を記憶することを特徴とする請求項６に記載の撮像装置。 The analog-to-digital conversion circuit stores a fifth digital value obtained by converting a signal based on the reset release of the second pixel from analog to digital, and the difference between the fourth digital value and the fifth digital value. The imaging device according to claim 6, wherein the image pickup device is characterized in that. 前記アナログデジタル変換回路は、前記増幅回路を介して、前記第２の画素のリセット解除に基づく信号を入力し、前記入力した前記第２の画素のリセット解除に基づく信号をアナログからデジタルに変換した第５のデジタル値を記憶し、前記第４のデジタル値と前記第５のデジタル値との差分を記憶することを特徴とする請求項６または７に記載の撮像装置。 The analog-digital conversion circuit inputs a signal based on the reset release of the second pixel via the amplifier circuit, and converts the input signal based on the reset release of the second pixel from analog to digital. The imaging apparatus according to claim 6 or 7, wherein the fifth digital value is stored, and the difference between the fourth digital value and the fifth digital value is stored. 前記第２の画素は、前記第１の画素とは異なる行の画素であることを特徴とする請求項６〜８のいずれか１項に記載の撮像装置。 The imaging device according to any one of claims 6 to 8, wherein the second pixel is a pixel in a row different from that of the first pixel. １個のマイクロレンズに対して設けられる第１の光電変換部と第２の光電変換部を含む第１の画素と、
増幅回路と、
アナログデジタル変換回路とを有する撮像装置の制御方法であって、
前記アナログデジタル変換回路が、前記増幅回路を介さずに、前記第１の光電変換部の光電変換に基づく信号を入力し、前記入力した前記第１の光電変換部の光電変換に基づく信号をアナログからデジタルに変換した第１のデジタル値を記憶するステップと、
前記アナログデジタル変換回路が、前記増幅回路を介して、前記第１の光電変換部の光電変換と前記第２の光電変換部の光電変換に基づく信号を入力し、前記入力した前記第１の光電変換部の光電変換と前記第２の光電変換部の光電変換に基づく信号をアナログからデジタルに変換した第２のデジタル値を記憶するステップと
を有することを特徴とする撮像装置の制御方法。 A first pixel including a first photoelectric conversion unit and a second photoelectric conversion unit provided for one microlens, and
Amplifier circuit and
It is a control method of an image pickup apparatus having an analog-to-digital conversion circuit.
The analog-digital conversion circuit inputs a signal based on the photoelectric conversion of the first photoelectric conversion unit without going through the amplifier circuit, and the input signal based on the photoelectric conversion of the first photoelectric conversion unit is analog. The step of memorizing the first digital value converted from to digital,
The analog-digital conversion circuit inputs a signal based on the photoelectric conversion of the first photoelectric conversion unit and the photoelectric conversion of the second photoelectric conversion unit via the amplifier circuit, and the input first photoelectric conversion unit receives the signal. A control method for an image pickup apparatus, which comprises a step of storing a second digital value obtained by converting a signal based on the photoelectric conversion of the conversion unit and the photoelectric conversion of the second photoelectric conversion unit from analog to digital.
JP2019203471A 2019-11-08 2019-11-08 Imaging apparatus and method of controlling the same Pending JP2021078007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019203471A JP2021078007A (en) 2019-11-08 2019-11-08 Imaging apparatus and method of controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019203471A JP2021078007A (en) 2019-11-08 2019-11-08 Imaging apparatus and method of controlling the same

Publications (1)

Publication Number Publication Date
JP2021078007A true JP2021078007A (en) 2021-05-20

Family

ID=75898414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019203471A Pending JP2021078007A (en) 2019-11-08 2019-11-08 Imaging apparatus and method of controlling the same

Country Status (1)

Country Link
JP (1) JP2021078007A (en)

Similar Documents

Publication Publication Date Title
JP5911445B2 (en) Imaging apparatus and control method thereof
JP7116599B2 (en) Imaging device, semiconductor device and camera
US20140320735A1 (en) Image capturing apparatus and method of controlling the same
JP6579771B2 (en) Imaging device
JP6164867B2 (en) Solid-state imaging device, control method thereof, and control program
US9716848B2 (en) Imaging apparatus and control method thereof
US10033951B2 (en) Image sensor that performs different readout operations and image capturing apparatus including image sensor
JP5721518B2 (en) Imaging device and imaging apparatus
JP2018182543A (en) Imaging apparatus, imaging system, and control method for imaging element
JP2021022921A (en) Imaging element, imaging apparatus, and control method
JP2021078007A (en) Imaging apparatus and method of controlling the same
JP2018007066A (en) Imaging device
JP2016103701A (en) Imaging element and method of controlling the same
JP2020061631A (en) Imaging apparatus and control method of imaging apparatus
JP7277252B2 (en) IMAGING DEVICE AND METHOD OF CONTROLLING IMAGING DEVICE
US11303841B2 (en) Sensor, apparatus and method of controlling readout of signals
JP6967173B1 (en) Image sensor and image sensor
JP2018093301A (en) Image pick-up device and control method of the same
JP2023175436A (en) Imaging device and control method thereof
JP2009225341A (en) Solid imaging apparatus, and driving method thereof
JP2021022799A (en) Imaging apparatus and method for controlling the same
JP2020057969A (en) Imaging device and method for controlling imaging device
JP2020178163A (en) Imaging apparatus and control method of imaging apparatus
JP2017022578A (en) Imaging apparatus and control method for imaging device
JP2016208421A (en) Imaging apparatus and control method of the same