JP2021071512A - 電気光学装置 - Google Patents

Abstract

【課題】 表示装置における異常動作検出率を向上させるために、ゲートドライバ回路とソースドライバ回路の出力の異常を平易な構造で少ない遅延時間で検出する。【解決手段】 表示装置10は、ゲートドライバ回路200の駆動出力がゲート電極に接続され、ソースドライバ回路300の駆動出力がソース電極に接続された検査用ＴＦＴ110と、その検査用ＴＦＴ110のドレイン電極からの出力Dm+1を受けて、前記ゲートドライバ回路またはソースドライバ回路の異常を検出する異常検出回路部800とを備えており、前記ゲートドライバ回路の駆動出力がハイ期間に、前記異常検出回路部が前記検査用ＴＦＴのドレイン電極からの出力電圧が予め定められた電圧範囲外の時に異常と判断する。【選択図】 図１

Description

この開示は、電気光学装置に関するものであり、特に動作異常を検出する機能を有す表示装置に好適に採用可能である。

昨今では、車載機器として従来のナビゲーション装置に加えて、ダッシュボードに組み付けられるスピードメーターやウォーニングランプ等の計器板であるインストルメントパネル、および車両後方の画像を表示するバックモニタなどのアプリケーションに、液晶表示装置の用途が広がっている。従って、ドライバが車両を運転する際に、搭載された表示装置上に表示される情報の重要性が増している。

特に自動車の電気／電子に関する機能安全についての国際規格であるＩＳＯ２６２６２なども策定されており、表示動作の異常を検知する機能が重要となっている。

一般に液晶表示装置は、画素への充電を制御する画素ＴＦＴ（薄膜トランジスタ：Thin Film Transistor）のオン、オフを制御するためのゲート配線を駆動するゲートドライバＩＣ（走査信号線駆動回路）と、各画素へ電荷を供給するためのデータ配線を駆動するソースドライバＩＣ（画像信号線駆動回路）を備える（特許文献１）。

表示動作の異常の原因の一つとして、ソースドライバＩＣやゲートドライバＩＣの動作異常が考えられるが、この異常を検知する手段として、各画素への出力を間接的に確認することで、ソースドライバＩＣとゲートドライバＩＣの正常動作を確認することは可能である。例えば、実際に液晶表示装置を動作させ、表示異常が無いことを目視やカメラなどを用いて確認する方法や、各画素へフォトセンサや容量センサを追加することで直接画素そのものの状態を判定する方法が挙げられる(特許文献２)。ただし、前記周知例は、動作異常を確認するために、大きな時間遅延を生じる。また、すべての画素にセンサを取り付ける必要がある。

国際公開２００７／１０８１６１号公報 特開２００１−４１８５２号公報

このように、リアルタイムでソースドライバＩＣとゲートドライバＩＣに異常が無いことを確認するために、実際に表示画面を目視やカメラで製品を監視し続けることは表示装置においては現実的ではない。また、フォトセンサや容量センサを追加する場合は部品の追加による液晶表示装置の形状変更や回路の複雑化による故障率の増加や、センサ追加による液晶パネルの透過率の低下による消費電力増加が懸念される。

本開示は、電気光学装置において、平易な構造かつ少ない遅延時間で異常動作の検出率を向上させることを目的とする。

この開示に係る電気光学装置は、走査信号線と画像信号線とが行列状に配置され、これら信号線の交差部にそれぞれ画素スイッチ素子と画素電極が形成された表示領域を備えたアレイ基板と、前記表示領域に対応した電気光学層と、前記表示領域の周辺部に前記走査信号線を駆動する走査信号線駆動回路と、前記画像信号線を駆動する画像信号線駆動回路とを有する電気光学装置であって、前記走査信号線駆動回路の駆動出力が制御電極に接続され、前記画像信号線駆動回路の駆動出力が一方の電流電極に接続された検査用スイッチ素子と、その検査用スイッチ素子の他方の電流電極からの出力を受けて、前記走査信号線駆動回路または画像信号線駆動回路の異常を検出する異常検出回路部とを備え、前記異常検出回路部は、前記走査信号線駆動回路の駆動出力が活性化期間に、前記検査トランジスタの他方の電流電極からの出力電圧が予め定められた電圧範囲外のとき、異常信号を出力することを特徴とする。

本開示によれば、走査信号線駆動回路と画像信号線駆動回路の動作に異常が無いかを検出することが出来るため、走査信号線駆動回路及び画像信号線駆動回路の故障の検出率を向上させることができる。

実施の形態１に係る表示装置の構成を示す概略ブロック図である。 実施の形態１に係る異常検出時のタイミング図である。 図１におけるアナログ・デジタル変換回路の構成図である。 図１における異常判定回路部の異常判定動作を説明するフローチャート図である。 実施の形態２に係る表示装置の構成を示す概略ブロック図である。 実施の形態３に係る表示装置の構成を示す概略ブロック図である。 実施の形態４に係る表示装置の構成を示す概略ブロック図である。 実施の形態４における異常検出回路部の構成を示す概略ブロック図である。

以下、本開示における実施の形態について図面に基づいて説明する。なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。

また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。

実施の形態１．
図１は、本開示に係る表示装置の構成を示す概略ブロック図であり、表示装置の代表例として液晶パネル５００を採用した液晶表示装置１０の構成を示している。図１に示したように本実施の形態による表示装置は、表示パネル５００と液晶駆動用基板９００、および両者を接続するＦＰＣ（図示しない）から構成され、液晶駆動用基板９００内にはタイミングコントローラ６００、電圧生成回路７００、アナログ・デジタル変換回路８１０（ＡＤＣと表記）、異常検出回路部８００を備える。また、表示パネル５００は、液晶表示部１００（表示領域）、ゲートドライバＩＣ２００（走査信号線駆動回路）、ソースドライバＩＣ３００（画像信号線駆動回路）を備えたアレイ基板４００と、カラーフィルタ基板（図示しない）とから構成されている。

液晶表示部１００が設けられた液晶パネル５００は、ブラックマトリックスとカラーフィルタ（及び液晶表示モードによっては共通電極）が設けられたカラーフィルタ基板（図示しない）をさらに備え、対向するアレイ基板４００との間隙に液晶素子１０４を挟時している。

液晶表示部１００は、行列状に配設された複数の画素１０１を含む。画素の行（「画素ライン」とも称する）の各々にはそれぞれゲート配線ＧＬ１、ＧＬ２・・・、ＧＬｎ（総称「ゲート配線ＧＬ」すなわち走査信号線）が配設され、また画素の列（「画素列」とも称する）の各々にはそれぞれデータ配線ＤＬ１、ＤＬ２・・・、ＤＬｍ（総称「データ配線ＤＬ」すなわち画像信号線）がそれぞれ設けられる。つまり画素１０１は、ゲート配線ＧＬとそれに直交するデータ配線ＤＬとの各交点の近傍に形成される。なお、ゲート配線番号１〜ｎおよび、データ配線の番号１〜ｍはスキャンの順番に割り振っており、図１中にその方向を矢印で記載した。

各画素１０１は、対応するデータ配線ＤＬと画素ノードＮｐ（画素電極）との間に設けられる画素ＴＦＴ（画素スイッチ素子）１０２と、画素ノードＮｐおよび共通電極ノードＮｃの間に並列に接続されるキャパシタ１０３および液晶素子１０４とを有している。画素ノードＮｐと共通電極ノードＮｃとの間の電圧差に応じて、液晶素子１０４中の配向性が変化し、これに応答して各画素１０１の表示輝度が変化する。これにより、データ配線ＤＬおよび画素ＴＦＴ１０２を介して画素ノードＮｐへ伝達される表示電圧によって、各画素の輝度をコントロールすることが可能となる。即ち、最大輝度に対応する電圧差と最小輝度に対応する電圧差との中間的な電圧差を、画素ノードＮｐと共通電極Ｎｃとの間に印加することによって、中間的な輝度を得ることができる。従って、上記表示電圧を段階的に設定することにより、段階的な輝度を得ることができる。

上述のような構造を持つ液晶表示部１００の周辺部には、液晶表示部１００の駆動のための信号を供給する駆動回路が設けられる。前記駆動回路は、ゲートドライバＩＣ２００、ソースドライバＩＣ３００より構成される。さらに液晶駆動用基板９００内にゲート信号やソース信号の異常を検出する異常検出回路部８００を備え、前記異常検出回路部８００は、アナログ・デジタル変換回路８１０と異常判定回路８２０より構成される。さらに、ゲートドライバＩＣ２００、ソースドライバＩＣ３００、及び異常検出回路部８００を制御するタイミングコントローラ６００、前記ゲートドライバＩＣ２００、ソースドライバＩＣ３００、及び異常検出回路部８００に電位を供給する電圧生成回路７００を備える。

先ず、タイミングコントローラ６００は、外部のグラフィック制御器（図示せず）からの映像信号、フレーム区別信号である垂直同期信号、水平同期信号、及び外部クロック信号を含む外部制御信号を受け取って、ゲートドライバＩＣ２００及びソースドライバＩＣ３００の動作を制御する制御信号を生成及び出力する。

電圧生成回路７００は、表示装置の駆動に要される種々の駆動電圧を生成する。電圧生成回路７００内の電圧生成部（表示しない）は、ソースドライバ電源と、ゲートハイ電圧及びゲートロウ電圧、並びに共通電圧（Ｖｃｏｍ）を生成する。電圧生成回路７００は、前記ゲートハイ電圧及びゲートロウ電圧をゲートドライバＩＣ２００に印加し、データ配線出力回路電源をソースドライバＩＣ３００に供給する。ここで、データ配線出力回路電源は、液晶を駆動させる基準電圧（階調信号）ＶＲＥＦの生成のための基本電圧として用いられる。

ソースドライバＩＣ３００は、複数段のシフトレジスタ部、データレジスタ部、ラッチ回路部、およびＤ／Ａ変換機能を含む複数の出力段部から構成されている。またソースドライバＩＣ３００は、タイミングコントローラ６００の制御信号に基づいて画素データ信号をデータレジスタ部に順次取り込み、そして電圧生成回路７００のデータ配線出力回路電源から生成された基準電圧を基準として、画素データ信号をＤ／Ａ変換して階調信号を生成する。その階調信号が各データ配線ＤＬ１〜ＤＬｍに供給される。すなわち、ソースドライバＩＣ３００は、表示装置に入力されるデジタル画素データ信号を、基準電圧ＶＲＥＦを用いてアナログの階調信号に変換する。そして、ソースドライバＩＣ３００は、変換された階調信号を出力段部から液晶表示部１００内の複数のデータ配線ＤＬ１〜ＤＬｍに供給し、それら配線を駆動する。ソースドライバＩＣ３００は一般にはＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）と呼ばれる実装方式に対応したＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が用いられる。

タイミングコントローラ６００は、垂直同期開始信号（以下、「スタート信号」と称す）ＳＴＶと駆動クロック信号ＧＣＬＫを生成してゲートドライバＩＣ２００に供給する。

ゲートドライバＩＣ２００は、縦続接続された複数段のシフトレジスタとその出力段から構成されており、スタート信号ＳＴＶとゲートクロック信号ＧＣＫＶ、ゲートハイ電圧及びゲートロウ電圧に基づいて、出力段から液晶表示部１００内の複数のゲート配線ＧＬ１〜ＧＬｎにゲートハイ信号ＶＧＨ（活性化レベル）及びゲートロウ信号ＶＧＬ（非活性化レベル）を供給する。ゲートハイ信号ＶＧＨは、前記複数段のシフトレジスタ出力段から複数のゲート配線ＧＬ１〜ＧＬｎに順次に供給される単一パルス状の信号であり、これらをゲート信号Ｇ１〜Ｇｎと称する。

図２の（ａ）のゲート信号Ｇ１〜Ｇｎで示されたように、前記ゲートハイ信号ＶＧＨは１水平クロック周期（１Ｈ）中にゲート配線ＧL１〜ＧLｎに逐次供給される信号である。ゲートハイ信号ＶＧＨがゲート配線ＧＬ１〜ＧＬｎに供給されると、各ゲート配線ＧＬ１〜ＧＬｎに接続された画素ＴＦＴ１０２がターンオンし、ソースドライバＩＣ３００によってデータ配線ＤＬ１〜ＤＬｍに印加されている電圧が画素１０１に書き込まれ、画像が表示される。

上述したように実施の形態１では、液晶パネル５００の液晶表示部１００は、ｎ行×ｍ列の解像度を有しており、ゲート配線ｎ本（ＧＬ１〜ＧＬｎ）とデータ配線ｍ本（ＤＬ１〜ＤＬｍ）を用いて液晶表示部１００をマトリクス駆動している。図１に示したように、本実施の形態では、さらにアレイ基板４００上の表示部外の左下角部に検査用スイッチ素子として検査用トランジスタ１１０を備えており、この検査用トランジスタ１１０は、画素ＴＦＴ１０２と同時かつ同一行程を経てアレイ基板４００上に形成されたＴＦＴ（薄膜トランジスタ）である。このように検査用トランジスタ１１０も同一アレイプロセスで作成できるためディスクリートのトランジスタを追加する必要が無い。

本実施の形態では、さらにゲートドライバＩＣ２００とソースドライバＩＣ３００の出力を取り出し、検査用トランジスタ１１０の電極に接続する接続配線を備えている。それらの接続配線はスキャン方向に対して、最終段のゲート配線ＧＬｎの次の段の出力段ＧＬｎ＋１と、最終段のデータ配線ＤＬｍの次の段の出力段ＤＬｍ＋１から取り出される。すなわち、検査用トランジスタ１１０の制御電極にはスキャン方向に対してｎ＋１番目のゲートドライバＩＣ２００の出力段ＧＬｎ＋１が接続され、検査用トランジスタ１１０のソース電極にはスキャン方向に対してソースドライバＩＣ３００のｍ＋１番目の駆動出力である出力段ＤＬｍ＋１が接続される。すなわち検査用トランジスタ１１０の制御電極はｎ＋１番目の出力段ＧＬｎ＋１に接続され、ソース電極（一方の電流電極）にはｍ＋１番目の出力段ＤＬｍ＋１に接続される。検査用トランジスタ１１０のドレイン電極（他方の電流電極）からの出力は、異常判定回路部８００内のアナログ・デジタル変換回路８１０に接続されている。

次に、ゲート配線ＧＬの解像度がｎ本のときの検査用に取り出す信号のタイミングを図２の（ａ）に示す。ゲートドライバＩＣ２００はスタートパルスＳＴＶを受け取った後、スキャン方向に合わせてゲート配線ＧＬに順番にゲートハイ信号ＶＧＨを出力していき（ゲート信号Ｇ１〜Ｇｎ）波形を参照）、それに対応して、画像データに応じてソースドライバＩＣ３００の出力段からデータ配線ＤＬへ画素１０１を駆動するための信号が供給され、液晶表示部１００のマトリクス駆動が行われる。

そのあと、本実施の形態では、図２の（ａ）の検査用トランジスタ制御信Ｇｎ＋１の波形図に示したように、垂直ブランキング期間において、ゲートドライバＩＣ２００のｎ＋１番目の駆動出力である出力段ＧＬｎ＋１から検査用トランジスタ制御信号Ｇｎ＋１が１水平期間にわたりゲートハイ信号ＶＧＨが出力され（活性化期間）、このとき検査用トランジスタ１１０のソース電極に接続された出力段ＤＬｍ＋１には、ソースドライバＩＣ３００から検査用信号出力として検査用トランジスタ出力Ｄｍ＋１が印加される。この検査用トランジスタ出力Ｄｍ＋１の出力電圧は、ソースドライバＩＣ３００が正常に機能しており、その出力電圧が入力する画像データに対応して逐次変化しているか確認するために、フレームごとに電圧値が変化する。

本実施の形態では、図２の（ａ）の検査用トランジスタ出力Ｄｍ＋１波形に示したように１フレームおきに正極性と負極性が入れ替わるだけでなく、図２の（ｂ）に示したように、フレーム番号ＦＲＭが垂直周期毎に第１フレーム、第２フレーム、・・・・・・、第７フレームと増加するのに順じて、検査用トランジスタ出力Ｄｍ＋１の出力の波高値が大きくなる。ここで検査用トランジスタ出力Ｄｍ＋１の波高値は、ソースドライバＩＣ３００に入力する階調電圧の生成のための１４種類の基準電圧（Ｖｒｅｆ１〜Ｖｒｅｆ１４）である。さらに交流化用極性信号ＰＯＬ（図示しない）に応じて１フレームおきに正極性と負極性が入れ替わるだけでなく、１回目測定（奇数回測定でも同様）と２回目測定（偶数回測定でも同様）によって各フレーム時の正極性と負極性も入れ替わる。図２の（ｂ）に示したように、ここではＶｒｅｆ８〜Ｖｒｅｆ１４が負極性用の基準電圧である。

次に、図２の（ａ）や（ｂ）において、検出タイミング信号Ｔｄで示したように、検査用トランジスタ出力Ｄｍ＋１の電圧計測は、垂直ブランキング開始後、所定時間後に行われる。これは、フレーム毎に検査用トランジスタ出力Ｄｍ＋１の極性が入れ替わるため、十分な波形立ち上がり／立ち下りの電圧安定時間を確保するためである。本実施の形態では、図２の（ａ）に示したように電圧安定時間として１０μs(マイクロ秒)を確保している。

次に、本実施の形態で採用した異常検出回路部８００について、詳細に説明する。図１に示したように異常検出回路部８００は、液晶駆動用基板９００内に配置され、アナログ・デジタル変換回路８１０と異常判定回路８２０とから構成されている。さらに図３に示したように、アナログ・デジタル変換回路８１０はサンプル・ホールド回路８１１とアナログ・デジタル変換器８１２から構成される。

サンプル・ホールド回路８１１は、図２の（ｂ）で示した検出タイミング信号Ｔｄで、検査用トランジスタ１１０のドレイン電極から入力する検査用トランジスタ出力Ｄｍ＋１信号を、内部のアナログスイッチと容量でサンプルホールドし、アナログ・デジタル変換器８１２に出力する。つぎに、検査用トランジスタ出力Ｄｍ＋１を入力したアナログ・デジタル変換器８１２は、変換指令ＣＯＮＶに基づいて、検査用トランジスタ出力Ｄｍ＋１の電圧値をアナログ／デジタル変換し、異常判定回路８２０に出力する。

つぎに、検査用トランジスタ出力Ｄｍ＋１を入力した異常判定回路８２０において、フレーム番号ＦＲＭと交流化用極性信号ＰＯＬに対応した１４種類の基準電圧（Ｖｒｅｆ１〜Ｖｒｅｆ１４）の基本電圧（アナログ値）をアナログ・デジタル変換した基準値（デジタル値）と、アナログ・デジタル変換回路８１０の出力値（デジタル値）が比較される。その差分の絶対値が予め定められた範囲内であれば「異常無し」と判定し、予め定められた範囲を超えた場合は「異常有り」と判定する。

本実施の形態では「異常無し」の範囲として、ソースドライバＩＣ３００の出力電圧偏差や、ソースドライバＩＣ３００の出力から検査用トランジスタ１１０、アナログ・デジタル変換回路８１０間での電圧ドロップ、アナログ・デジタル変換回路８１０の変換精度などを考慮して、データ配線出力回路電源が１０Ｖのとき、±１００ｍＶ相当の一定のデジタル値を設定した。

また、上述したように本例では「予め定められた範囲」としてのデジタル値は、ソースドライバＩＣ３００の出力電圧偏差、ソースドライバＩＣ３００の出力から検査用トランジスタ１１０を経由して、アナログ・デジタル変換回路８１０に至るまでの電圧ドロップ、アナログ・デジタル変換回路８１０の変換精度などを考慮して設定したが、ゲートドライバＩＣ２００やソースドライバＩＣ３００の不動作のみを検出するのであれば、上記「異常無し」の範囲を広く設定してもよい。さらに、本例では「予め定められた範囲」として１４種類の基本電圧によらず、一つの値としたが、１４種類の基本電圧それぞれに応じて個別に設定してもよい。

つぎに、図４で示したフローチャートを使用して、異常判定回路８２０の異常判定動作を詳細に説明する。まず、リセット状態（フレーム番号がゼロ）からステップＳＡ０で、フレーム番号が更新され、１つ増加する。つぎにステップＳＡ１で、タイミングコントローラ６００から入力する垂直ブランキング開始を検知する。垂直ブランキング開始と同時にタイミングコントローラ６００は、ゲートドライバＩＣ２００とソースドライバＩＣ３００に異常判定用の検査用トランジスタ制御信号Ｇｎ＋１と検査用トランジスタ出力Ｄｍ＋１用の信号出力指令を出力する。それに応じてゲートドライバＩＣ２００の出力段ＧＬｎ＋１は、そこに接続された配線に検査用トランジスタ制御信Ｇｎ＋１信号を出力し、検査用トランジスタ１１０の制御電極が一水平期間ＶＧＨレベルになり、検査用トランジスタ１１０が一水平期間ターンオンする。また、ソースドライバＩＣ３００の出力段ＤＬｍ＋１には、フレーム番号ＦＲＭと交流化用極性信号ＰＯＬに応じた検査用トランジスタ出力Ｄｍ＋１信号が印加される（ステップＳＡ２）。

検査用トランジスタ出力Ｄｍ＋１の出力安定を待つためにステップＳＡ３で、１０μｓ待機したあと、ステップＳＡ４で検出タイミング信号Ｔｄがタイミングコントローラ６００からサンプル・ホールド回路８１１に入力すると、その時点の検査用トランジスタ出力Ｄｍ＋１電圧が保持され、アナログ・デジタル変換器８１２に出力される。

次に、ステップＳＡ５で所定時間経過後に変換指令ＣＯＮＶがタイミングコントローラ６００からアナログ・デジタル変換器８１２に入力し、サンプル・ホールド回路８１１で保持されている検査用トランジスタ出力Ｄｍ＋１電圧がアナログ・デジタル変換器８１２にてアナログ・デジタル変換され、検査用トランジスタ出力Ｄｍ＋１電圧に応じたデジタル値が異常判定回路８２０に伝送される。

異常判定回路８２０は、ステップＳＡ６でフレーム番号ＦＲＭと交流化用極性信号ＰＯＬに応じた１４種類の基準電圧（Ｖｒｅｆ１〜Ｖｒｅｆ１４）に対応した基準値（デジタル値）をタイミングコントローラ６００から入力しているので、ステップＳＡ７で上記基準値（デジタル値）と、アナログ・デジタル変換回路８１０の出力値（デジタル値）が比較され、その差分の絶対値が１００ｍＶ相当の値以下であるかどうかが判定され、以下であれば「異常無し」と判定し、超えた場合は「異常有り」と判定される。

ステップＳＡ７で「異常有り」と判定された場合、ステップＳＡ９で異常信号がタイミングコントローラ６００に出力され、外部のグラフィック制御器（図示せず）での異常処理開始の要因となる。一方、ステップＳＡ７で「異常無し」と判定された場合は、ステップＳＡにて、フレーム番号が７であるかの判定を受け、７であればリセット状態に戻って、フレーム番号が初期化され、再測定が開始される。フレーム番号が７未満の場合は、ステップＳＡ０に移行して、フレーム番号が一つ加算され、次のフレームでの測定を開始する。

実施の形態２．
図５は、本実施の形態２に係る表示装置の構成を示す概略ブロック図である。それ以外の構成および動作は、上述の実施の形態１と同様であるので、ここでは詳細な説明は省略する。

図５に示したように本実施の形態２においては、アレイ基板４００上の右下角部に配置された検査用トランジスタ１１０の制御電極がｎ番目のゲート配線ＧＬｎに接続され、ソース電極はｍ+１番目の出力段ＤＬｍ＋１に接続されている。これにより、上述の実施の形態１と異なってゲートドライバＩＣ２００の出力段数としてｎ＋１番目が必要無くなるため、ゲートドライバＩＣ２００で駆動する出力段数を解像度ｎ以上に増やす必要がなくなる。また、検査用トランジスタ１１０もアレイプロセスで作成できるためディスクリートのトランジスタの追加の必要が無くなる。

上記のように、検査用トランジスタ１１０の制御電極がｎ番目のゲート配線ＧＬｎに接続されているので、異常検出回路部８００による一連の異常検知動作は、Ｇｎの出力がＶＧＨの電位となる期間、すなわち液晶表示部１００のｎ行目の水平走査期間の間に行われる。異常検出回路部８００による異常検知動作期間が、垂直ブランキング期間ではなく、ｎ行目の水平走査期間の間に行われること以外は、上述の実施の形態と同一であり、詳細な説明を省略する。

このように、本実施の形態では、検査用トランジスタ１１０の制御電極の制御と、ｎ行目の画素ＴＦＴ１０１の制御を兼用するが、ｎ行目のゲート配線ＧＬｎに接続された画素ＴＦＴ１０１はｎ個であり、接続先として検査用トランジスタ１１０がさらに一つ増えてもゲートドライバＩＣ２００によるゲート配線ＧＬｎの駆動への影響は無視できるほど少ない。一方、異常検出回路部８００による一連の異常検知動作を垂直ブランキング期間ではなく、ｎ行目の水平走査期間の間に行うため、少ない垂直ブランキング期間であっても液晶表示部１００の駆動を行うことが可能となる。

実施の形態３．
図６は、本実施の形態３に係る表示装置の構成を示す概略ブロック図である。本実施の形態においては、液晶表示部１００を下から上方向への逆スキャンに対応して、検査用トランジスタ１１０の配置した構成となっている。それ以外の構成および動作は、上述の実施の形態１と同様であるので、ここでは詳細な説明は省略する。

図６に示したように本実施の形態３においても、アレイ基板４００上の右上角部に配置された検査用トランジスタ１１０の制御電極がｎ番目のゲート配線ＧＬｎに接続され、ソース電極はｍ+１番目の出力段ＤＬｍ＋１に接続されている。これより、上述の実施の形態１と異なってゲートドライバＩＣ２００の出力段数としてｎ＋１番目が必要無くなるため、ゲートドライバＩＣ２００で駆動するゲート配線数を解像度ｎ以上に増やす必要がなくなる。また、検査用トランジスタ１１０もアレイプロセスで作成できるためディスクリートのトランジスタの追加の必要が無くなる。

実施の形態４．
図７は、実施の形態４の構成を示している。図７は、図１の構造において検査用トランジスタ１１０を基板上に配置したディスクリートのトランジスタとした構造である。

図７に示すように検査用トランジスタ１１０として液晶駆動用基板９００上にディスクリートのトランジスタを設ける。ｍ×ｎの解像度の液晶表示装置に適用する場合、検査用トランジスタ１１０の制御電極にはスキャン方向に対してｎ＋１番目のゲートドライバＩＣ２００の出力段ＧＬｎ＋１が接続され、検査用トランジスタ１１０のソース電極にはスキャン方向に対してｍ＋１番目のソースドライバＩＣ３００の出力段ＤＬｍ＋１が接続される。一般的にディスクリートのトランジスタは、耐圧が高く、外部からの静電気耐性も高いため、信頼性の高い異常検知を行うことができる。

＜変形例１＞
また、本実施の形態の変形例として、液晶駆動用基板９００上に設けた検査用トランジスタ１１０の代わりにＣＭＯＳアナログスイッチＩＣを採用してもよい。この場合、アナログスイッチのＯＮ／ＯＦＦ制御信号は、ゲートドライバＩＣ２００による出力段ＧＬｎ＋１の駆動出力では、ＯＮ／ＯＦＦ振幅が大きすぎるため、抵抗分圧して適切な制御信号電圧にレベルシフトすればよい。

実施の形態５．
図８は、実施の形態５に係る表示装置内に配置された異常検出回路部８００の構成を示す概略ブロック図である。それ以外の構成および動作は、上述の実施の形態１と同様であるので、ここでは詳細な説明は省略する。図８に示したように、本実施の形態では、上述の実施の形態１で採用したアナログ・デジタル変換回路８１０の代わりに、サンプル・ホールド回路８１１（Ｓ／Ｈ回路と表記）とウィンドウコンパレータ回路８１３を採用する。

検査用トランジスタ１１０の検査用トランジスタ出力Ｄｍ＋１は、検出タイミング信号Ｔｄのタイミングで、サンプル・ホールド回路８１１でサンプル・ホールドされ、ウィンドウコンパレータ回路８１３の一方入力端子に入力する。また、ウィンドウコンパレータ回路８１３の他方入力端子には、基準電圧ＶＲＥＦが入力される。この基準電圧ＶＲＥＦとしては、上述の実施の形態１と同様にフレーム番号ＦＲＭと交流化用極性信号ＰＯＬに応じた１４種類（Ｖｒｅｆ１〜Ｖｒｅｆ１４）に対応した基準電圧の内の一つがＶＲＥＦ選択回路８１４によって適宜選択入力するように構成されている。

図８においては、基準電圧ＶＲＥＦが上側のコンパレータＣＯＭ１の正入力側に入力電圧Ｖ１が入力し、下側のコンパレータＣＯＭ２の負入力側には入力電圧Ｖ２が入力する。この入力電圧Ｖ２は、入力電圧Ｖ１を抵抗分割して適宜生成される電圧となる。なお、コンパレータＣＯＭ１とＣＯＭ２は、出力がオープンコレクタ型のコンパレータである。

ここで、検出タイミング信号Ｔｄのタイミングで、サンプル・ホールド回路８１１でサンプル・ホールドされた検査用トランジスタ出力Ｄｍ＋１が入力電圧Ｖ２以上、入力電圧Ｖ１以下であれば、ウィンドウコンパレータ回路８１３の出力がＬとなり、入力電圧Ｖ２以下、または入力電圧Ｖ１以上であれば、Ｈとなる。この異常信号が外部のグラフィック制御器に出力され、外部のグラフィック制御器で所定の異常処理がなされる。

なお、上述の実施の形態１〜４にて採用したゲートドライバＩＣ２００は結晶シリコントランジスタを採用した集積回路であるが、本開示に使用するゲート線駆動回路として、低温ポリシリコンＴＦＴやアモルファスシリコントＴＦＴを採用したシフトレジスタ回路をガラス基板上に直接形成した構成でもよい。

また、上述の実施の形態１〜４では、ゲートドライバＩＣおよびソースドライバＩＣのスキャン方向（走査方向）としては、それぞれ一実施の形態内で上から下または下から上（ゲートドライバ）方向、または左から右または右から左方向（ソースドライバ）の一つの方向の場合しか示していない。しかしながら表示装置外部からの切り換え指令により、ゲートドライバＩＣおよびソースドライバＩＣのスキャン方向を切り替え可能なリバーススキャン機能が周知である。この場合は、アレイ基板上の表示部外の角部に上記各ドライバの最終出力段以降の段の出力に接続された４つの検査用トランジスタを形成し、上記各ドライバの走査方向の切り換わりに応じて、前記検査用トランジスタからの出力を適宜選択して、異常判定回路部に入力するように構成すれば、上記各ドライバの走査方向によらず、異常判定を行うことが可能である。この場合は、各ドライバの出力のうち、表示部に接続されている出力ではなく、それに隣接した残余の出力を検査用トランジスタに接続すると、表示への影響を最小限にできる。

さらに、上述の実施の形態１〜４における開示では、電気光学装置に採用した液晶パネルの液晶表示部は、ｎ行×ｍ列の解像度を有しているとしたが、液晶表示部が例えばＲ、Ｇ、Ｂの３色画素を用いたカラー表示が可能な場合は、ソースドライバＩＣの出力が３×ｍ本の出力数が必要となる。この場合は、検査用トランジスタのソース電極には３ｍ+１番目のデータ配線用出力ＤＬ３ｍ＋１に接続される。

一方、上述の実施の形態１〜４における開示では、電気光学装置の事例として、電気光学層として画素１０１に液晶素子１０４を採用した液晶表示装置を例示としてその内容を説明したが、電気信号を光の輝度に変換する電気光学層としてエレクトロルミネッセンス（ＥＬ）、有機ＥＬ、プラズマディスプレイ、電子ペーパなどを採用したマトリクス表示装置においても適用可能である。さらには光の強度を電気信号に変換する撮像装置（画像センサ）などの電気光学装置に広く適用可能である。

１０ 液晶表示装置
１００ 液晶表示部
１０１ 画素
１０２ 画素ＴＦＴ
１０４ 液晶素子
１１０ 検査用トランジスタ
２００ ゲートドライバＩＣ
３００ ソースドライバＩＣ
４００ アレイ基板
６００ タイミングコントローラ
８００ 異常判定回路部
８１０ アナログ・デジタル変換回路（ＡＤＣ）
８１１ サンプル・ホールド回路
８２０ 異常判定回路
ＤＬ、ＤＬ１、ＤＬ２、ＤＬｍ−１、ＤＬｍ データ配線
ＤＬｍ＋１ ソースドライバＩＣのｍ＋１番目の駆動出力
Ｄｍ＋１ 検査用トランジスタ出力
Ｇ１、Ｇ２、Ｇｎ−１、Ｇｎ ゲート信号
ＧＬ、ＧＬ１、ＧＬ２、ＧＬｎ−１、ＧＬｎ ゲート配線
ＧＬｎ＋１ ゲートドライバＩＣのｎ＋１番目の駆動出力
Ｎｃ 共通電極ノード
Ｎｐ 画素ノード
ＶＧＨ ゲートハイ信号
ＶＧＬ ゲートロウ信号

この開示に係る電気光学装置は、走査信号線と画像信号線とが行列状に配置され、これら信号線の交差部にそれぞれ画素スイッチ素子と画素電極が形成された表示領域を備えたアレイ基板と、前記表示領域に対応した電気光学層と、前記表示領域の周辺部に前記走査信号線を駆動する走査信号線駆動回路と、前記画像信号線を駆動する画像信号線駆動回路とを有する電気光学装置であって、前記走査信号線駆動回路の駆動出力が制御電極に接続され、前記画像信号線駆動回路の駆動出力が一方の電流電極に接続された検査用スイッチ素子と、その検査用スイッチ素子の他方の電流電極からの出力を受けて、前記走査信号線駆動回路または画像信号線駆動回路の異常を検出する異常検出回路部とを備え、前記走査信号線駆動回路の前記駆動出力が活性化期間に、前記異常検出回路部は、前記検査用スイッチ素子の前記他方の電流電極からの出力電圧が予め定められた電圧範囲外のとき、異常信号を出力することを特徴とする。

電圧生成回路７００は、表示装置の駆動に必要な種々の駆動電圧を生成する。電圧生成回路７００内の電圧生成部（表示しない）は、ソースドライバ電源と、ゲートハイ電圧及びゲートロウ電圧、並びに共通電圧（Ｖｃｏｍ）を生成する。電圧生成回路７００は、前記ゲートハイ電圧及びゲートロウ電圧をゲートドライバＩＣ２００に印加し、データ配線出力回路電源をソースドライバＩＣ３００に供給する。ここで、データ配線出力回路電源は、液晶を駆動させる基準電圧（階調信号）ＶＲＥＦの生成のための基本電圧として用いられる。

ソースドライバＩＣ３００は、複数段のシフトレジスタ部、データレジスタ部、ラッチ回路部、およびＤ／Ａ変換機能を含む複数の出力段部から構成されている。またソースドライバＩＣ３００は、タイミングコントローラ６００の制御信号に基づいて画素データ信号をデータレジスタ部に順次取り込み、そして電圧生成回路７００のデータ配線出力回路電源から生成された基準電圧ＶＲＥＦを基準として、画素データ信号をＤ／Ａ変換して階調信号を生成する。その階調信号が各データ配線ＤＬ１〜ＤＬｍに供給される。すなわち、ソースドライバＩＣ３００は、表示装置に入力されるデジタル画素データ信号を、基準電圧ＶＲＥＦを用いてアナログの階調信号に変換する。そして、ソースドライバＩＣ３００は、変換された階調信号を出力段部から液晶表示部１００内の複数のデータ配線ＤＬ１〜ＤＬｍに供給し、それら配線を駆動する。ソースドライバＩＣ３００は一般にはＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）と呼ばれる実装方式に対応したＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が用いられる。

本実施の形態では、図２の（ａ）の検査用トランジスタ出力Ｄｍ＋１波形に示したように１フレームおきに正極性と負極性が入れ替わるだけでなく、図２の（ｂ）に示したように、フレーム番号ＦＲＭが垂直周期毎に第１フレーム、第２フレーム、・・・・・・、第７フレームと増加するのに順じて、検査用トランジスタ出力Ｄｍ＋１の出力の波高値が大きくなる。ここで検査用トランジスタ出力Ｄｍ＋１の波高値は、ソースドライバＩＣ３００に入力する階調電圧の生成のための１４種類の基準電圧ＶＲＥＦ（Ｖｒｅｆ１〜Ｖｒｅｆ１４）である。さらに交流化用極性信号ＰＯＬ（図示しない）に応じて１フレームおきに正極性と負極性が入れ替わるだけでなく、１回目測定（奇数回測定でも同様）と２回目測定（偶数回測定でも同様）によって各フレーム時の正極性と負極性も入れ替わる。図２の（ｂ）に示したように、ここではＶｒｅｆ８〜Ｖｒｅｆ１４が負極性用の基準電圧である。

つぎに、検査用トランジスタ出力Ｄｍ＋１を入力した異常判定回路８２０において、フレーム番号ＦＲＭと交流化用極性信号ＰＯＬに対応した１４種類の基準電圧ＶＲＥＦ（Ｖｒｅｆ１〜Ｖｒｅｆ１４）の基本電圧（アナログ値）をアナログ・デジタル変換した基準値（デジタル値）と、アナログ・デジタル変換回路８１０の出力値（デジタル値）が比較される。その差分の絶対値が予め定められた範囲内であれば「異常無し」と判定し、予め定められた範囲を超えた場合は「異常有り」と判定する。

異常判定回路８２０は、ステップＳＡ６でフレーム番号ＦＲＭと交流化用極性信号ＰＯＬに応じた１４種類の基準電圧ＶＲＥＦ（Ｖｒｅｆ１〜Ｖｒｅｆ１４）に対応した基準値（デジタル値）をタイミングコントローラ６００から入力しているので、ステップＳＡ７で上記基準値（デジタル値）と、アナログ・デジタル変換回路８１０の出力値（デジタル値）が比較され、その差分の絶対値が１００ｍＶ相当の値以下であるかどうかが判定され、以下であれば「異常無し」と判定し、超えた場合は「異常有り」と判定される。

検査用トランジスタ１１０の検査用トランジスタ出力Ｄｍ＋１は、検出タイミング信号Ｔｄのタイミングで、サンプル・ホールド回路８１１でサンプル・ホールドされ、ウィンドウコンパレータ回路８１３の一方入力端子に入力する。また、ウィンドウコンパレータ回路８１３の他方入力端子には、基準電圧ＶＲＥＦが入力される。この基準電圧ＶＲＥＦとしては、上述の実施の形態１と同様にフレーム番号ＦＲＭと交流化用極性信号ＰＯＬに応じた１４種類（Ｖｒｅｆ１〜Ｖｒｅｆ１４）に対応した基準電圧ＶＲＥＦの内の一つがＶＲＥＦ選択回路８１４によって適宜選択入力するように構成されている。

Claims (7)

1. 走査信号線と画像信号線とが行列状に配置され、これら信号線の交差部にそれぞれ画素スイッチ素子と画素電極が形成された表示領域を備えたアレイ基板と、前記表示領域に対応した電気光学層と、前記表示領域の周辺部に前記走査信号線を駆動する走査信号線駆動回路と、前記画像信号線を駆動する画像信号線駆動回路とを有する電気光学装置において、
   前記走査信号線駆動回路の駆動出力が制御電極に接続され、前記画像信号線駆動回路の駆動出力が一方の電流電極に接続された検査用スイッチ素子と、
   前記検査用スイッチ素子の他方の電流電極からの出力を受けて、前記走査信号線駆動回路または画像信号線駆動回路の異常を検出する異常検出回路部とを備え、
   前記走査信号線駆動回路の駆動出力が活性化期間に、前記異常検出回路部は、前記検査用スイッチ素子の他方の電流電極からの出力電圧が予め定められた電圧範囲外のとき、異常信号を出力することを特徴とする電気光学装置。
2. 前記検査用スイッチ素子は、前記画素スイッチ素子と同一行程で形成されることを特徴とする請求項１に記載の電気光学装置。
3. 走査方向に対し最終段以降の前記走査信号線駆動回路の駆動出力および前記画像信号線駆動回路の駆動出力を前記検査用スイッチ素子に接続することを特徴とする請求項１または請求項２に記載の電気光学装置。
4. 前記走査信号線駆動回路および前記画像信号線駆動回路の走査開始側および終了側の駆動出力配線の両方に前記検査用スイッチ素子を接続することで、前記走査信号線駆動回路および前記画像信号線駆動回路が、それぞれ正逆どちらか一方向の走査時において、異常検出することを特徴とする請求項１〜３のいずれか一項に記載の電気光学装置。
5. 前記画像信号線駆動回路の駆動出力の内、前記表示領域に接続されていない駆動出力を前記検査用スイッチ素子の一方の電流電極に接続し、その駆動出力がフレームごとに変化することを特徴とする請求項１〜４のいずれか一項に記載の電気光学装置。
6. 前記異常検出回路部による異常検出を垂直ブランキング期間内に行うことを特徴とする請求項１〜５のいずれか一項に記載の電気光学装置。
7. 走査方向に対し最終段の前記走査信号線駆動回路の駆動出力を前記検査用スイッチ素子の制御電極に接続することを特徴とする請求項１〜３のいずれか一項に記載の電気光学装置。

Images