JP2021071375A

JP2021071375A - 磁場計測装置

Info

Publication number: JP2021071375A
Application number: JP2019197898A
Authority: JP
Inventors: 隆安井; Takashi Yasui
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2019-10-30
Filing date: 2019-10-30
Publication date: 2021-05-06
Anticipated expiration: 2039-10-30
Also published as: US11435416B2; US20210132161A1; JP7276074B2

Abstract

【課題】デジタルＦＬＬ回路の特性にばらつきがある場合にも、磁場計測装置による磁束の計測性能の低下を抑制する。【解決手段】磁場計測装置は、磁場の強度に応じて超伝導量子干渉素子から出力される電圧を増幅する第１の増幅器と、アナログ信号を第１のデジタル値に変換するＡＤ変換器と、前記ＡＤ変換器が出力する前記第１のデジタル値を積分する積分器と、前記積分器が出力する積分値を第２のデジタル値として受信して電圧に変換するＤＡ変換器と、前記第１の増幅器の出力または前記ＤＡ変換器の出力を前記ＡＤ変換器の入力に接続する信号切替器と、前記ＤＡ変換器に入力される前記積分値を補正する補正値を記憶する記憶部と、を含むデジタルＦＬＬ回路を有する。【選択図】図１

Description

本発明は、磁場計測装置に関する。

ジョセフソン接合を有する超伝導リングである超伝導量子干渉素子（ＳＱＵＩＤ：Superconducting QUantum Interference Device）を用いた生体磁場計測では、計測の特性が非線形である。このため、ＦＬＬ（Flux Locked Loop）回路を使用して線形化を行い、磁場が測定される。以下では、超伝導量子干渉素子はＳＱＵＩＤとも称する。

ＦＬＬ回路には、アナログ回路のみで構成されるアナログＦＬＬ方式と、一旦デジタル化を行い、再度アナログ化する回路で構成されるデジタルＦＬＬ方式とがある。生体磁場計測は、通常、多チャネルが使われることが多いため、チャネル間でのばらつきの抑制、システムコストの低減、およびデータ処理の容易性という点と、半導体技術の進歩という点とからデジタルＦＬＬ方式が多く用いられてきている。

ＳＱＵＩＤとデジタルＦＬＬ回路とを備える磁場計測装置において、磁束量子の周期数をカウントする変化量カウンタと、測定すべき磁束に対する周波数をカウントする再生用カウンタとを用いて、コストを低減する手法が開示されている（特許文献１参照）。

また、ＳＱＵＩＤをそれぞれ含む複数のチャネルを有する磁場計測装置において、ＳＱＵＩＤに与えるＡＣバイアスの発振周波数を決定する発振器を全チャネルに共通に設けることで、雑音となるチャープ信号を抑制する手法が開示されている（特許文献２参照）。

デジタルＦＬＬ回路の特性は、デジタルＦＬＬ回路に搭載されるＡＤ変換器やＤＡ変換器等の個々の回路特性に応じてばらつく場合がある。デジタルＦＬＬ回路の特性がばらつくと、ＳＱＵＩＤが計測する磁束が同じ場合にも、デジタルＦＬＬ回路により計測される磁場信号の値がばらつくおそれがあり、磁場計測装置による磁束の計測性能が低下するおそれがある。

開示の技術は、上記の課題に鑑みてなされたものであり、デジタルＦＬＬ回路の特性にばらつきがある場合にも、磁場計測装置による磁束の計測性能の低下を抑制することを目的とする。

上記技術的課題を解決するため、本発明の一形態の磁場計測装置は、磁場の強度に応じて超伝導量子干渉素子から出力される電圧を増幅する第１の増幅器と、アナログ信号を第１のデジタル値に変換するＡＤ変換器と、前記ＡＤ変換器が出力する前記第１のデジタル値を積分する積分器と、前記積分器が出力する積分値を第２のデジタル値として受信して電圧に変換するＤＡ変換器と、前記第１の増幅器の出力または前記ＤＡ変換器の出力を前記ＡＤ変換器の入力に接続する信号切替器と、前記ＤＡ変換器に入力される前記積分値を補正する補正値を記憶する記憶部と、を含むデジタルＦＬＬ回路を有することを特徴とする。

デジタルＦＬＬ回路の特性にばらつきがある場合にも、磁場計測装置による磁束の計測性能の低下を抑制することができる。

本発明の第１の実施形態に係る磁場計測装置の一例を示すブロック図である。図１の磁場計測装置において、補正モードによりオフセット値を決定する動作の一例を示すフロー図である。本発明の第２の実施形態に係る磁場計測装置の一例を示すブロック図である。

以下、図面を参照して実施の形態の説明を行う。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る磁場計測装置の一例を示すブロック図である。例えば、図１に示す磁場計測装置１００（生体磁場計測装置）は、デジタルＦＬＬ方式を採用しており、脳磁計、脊磁計および心磁計に適用可能である。また、図１に示す磁場計測装置１００は、神経磁場または筋肉磁場の計測に適用されてもよい。

表１は、用途（計測対象）毎の生体磁場信号の計測における磁気感度（Ｔ）、信号帯域（Ｈｚ）およびチャネル数の一例を示している。表１に示すように、生体磁場の計測に必要となる磁気感度、信号帯域およびチャネル数は、脊磁計（ＭＳＧ）、心磁計（ＭＣＧ）、脳磁計（ＭＥＧ）によりそれぞれ異なる。チャネル数は測定部位や形状に応じて異なり、今後、生体磁場信号の解析技術の進歩と共に、さらに増える傾向にある。

図１に示す磁場計測装置１００は、チャネル毎に設けられるＳＱＵＩＤ１０（超伝導量子干渉素子）およびデジタルＦＬＬ回路３０と、複数のデジタルＦＬＬ回路３０に共通のデータ処理装置４０とを有する。特に限定されないが、例えば、磁場計測装置１００は、数十チャネルまたは数百チャネルを有する。

デジタルＦＬＬ回路３０は、増幅器３１、信号切替器３２、ＡＤ（Analog-to-Digital）変換器３３、デジタル積分器３４、ＤＡ（Digital-to-Analog）変換器３５、電圧電流変換器３６、帰還コイル３７および増幅器３８を有する。デジタル積分器３４は、設定値保持部３４ａおよびオフセット保持部３４ｂを有する。例えば、設定値保持部３４ａおよびオフセット保持部３４ｂは、揮発性であり、デジタルＦＬＬ回路３０への電源の供給が停止された場合、保持している情報を失う。

増幅器３１は、第１の増幅器の一例であり、増幅器３８は、第２の増幅器の一例である。オフセット保持部３４ｂは、ＤＡ変換器３５に入力される積分値を補正するオフセット値を記憶する記憶部の一例である。オフセット値は、補正値の一例である。

データ処理装置４０は、パーソナルコンピュータやサーバ等であり、ＣＰＵ（Central Processing Unit）５０、揮発メモリ６０および不揮発メモリ７０を有する。例えば、揮発メモリ６０は、ＤＲＡＭ（Dynamic Random Access Memory）であり、不揮発メモリ７０は、フラッシュメモリである。ＣＰＵ５０は、処理部の一例である。

ＳＱＵＩＤ１０は、ジョセフソン接合を有する超伝導リングを貫通する、生体から発生する磁場（磁束）を検出する高感度の磁気センサである。例えば、ＳＱＵＩＤ１０は、超伝導リングの２箇所にジョセフソン接合を設けることで構成される。

ＳＱＵＩＤ１０は、超伝導リングを貫く磁束の変化に対して周期的に変化する電圧を発生する。このため、超伝導リングにバイアス電流を流した状態で、超伝導リングの両端の電圧を計測することによって、超伝導リングを貫く磁束を求めることができる。以下では、ＳＱＵＩＤ１０が発生する周期的な電圧変化の特性をΦ−Ｖ特性とも称する。

信号切替器３２は、例えば、ＣＰＵ５０により制御され、通常計測モード中、増幅器３１の出力をＡＤ変換器３３の入力に接続し、補正モード中、増幅器３８の出力をＡＤ変換器３３の入力に接続する。これにより、デジタルＦＬＬ回路３０は、通常計測モード中、ＳＱＵＩＤ１０、増幅器３１、信号切替器３２、ＡＤ変換器３３、デジタル積分器３４、ＤＡ変換器３５、電圧電流変換器３６および帰還コイル３７によるＦＬＬループを形成する。通常計測モードは、ＳＱＵＩＤ１０により生体磁場等を計測する動作モードである。

また、デジタルＦＬＬ回路３０は、後述するオフセット値を求める補正モード中、増幅器３８、信号切替器３２、ＡＤ変換器３３、デジタル積分器３４、ＤＡ変換器３５による補正用ループを形成する。すなわち、補正用ループは、ＦＬＬループをショートカットしたループであり、ＤＡ変換器３５およびＡＤ変換器３３を含むループである。

このように、信号切替器３２による切り替え制御によりＦＬＬループをショートカットした補正用ループを構成することで、通常計測モードで使用するＤＡ変換器３５とＡＤ変換器３３とを使用して、オフセット値を求めることができる。したがって、実際のＤＡ変換器３５の回路特性のばらつきとＡＤ変換器３３の回路特性のばらつきとに対応して最適なオフセット値を求めることができる。

増幅器３１は、通常計測モード中、ＳＱＵＩＤ１０を貫く磁束によりＳＱＵＩＤ１０が磁場の強度に応じて発生する出力電圧を増幅し、増幅した出力電圧を信号切替器３２を介してＡＤ変換器３３に出力する。また、増幅器３１は、ＳＱＵＩＤ１０のバイアス電流やオフセット電圧を調整する機能を有する。これにより、個体毎にばらつくＳＱＵＩＤ１０の特性を増幅器３１により補正することができる。なお、ＳＱＵＩＤ１０および増幅器３１は、補正モード中、ＣＰＵ５０により制御されて動作を停止してもよい。

ＡＤ変換器３３は、信号切替器３２を介して受信するアナログ信号をデジタル信号（電圧値）に変換し、変換により生成したデジタル値をデジタル積分器３４に出力する。ＡＤ変換器３３は、通常計測モードでは、ＳＱＵＩＤ１０から出力されて増幅器３１により増幅された電圧をデジタル値に変換し、補正モードでは、増幅器３８により増幅された電圧（オフセット値の調整用）をデジタル値に変換する。ＡＤ変換器３３が出力するデジタル値は、第１のデジタル値の一例である。

デジタル積分器３４は、通常計測モード中、Φ−Ｖ特性の各周期の起点であるロック点からのＳＱＵＩＤ１０の電圧（正確には増幅器３１から出力される増幅された電圧）の変化分を積分する。そして、デジタル積分器３４は、積分した電圧値である積分値に、オフセット保持部３４ｂに格納されたオフセット値（正値または負値）を加えたデジタル値をＤＡ変換器３５に出力する。オフセット値は、デジタルＦＬＬ回路３０の特性のばらつきに応じて、ばらつきを抑制するように設定されるため、チャネル間の特性のばらつきを低減することができる。

また、デジタル積分器３４は、通常計測モード中、順次に積分した電圧値を磁場データとしてデータ処理装置４０に出力する。例えば、各デジタルＦＬＬ回路３０から磁場データを受信したＣＰＵ５０は、受信した磁場データを揮発メモリ６０に格納する。そして、ＣＰＵ５０は、揮発メモリ６０に格納された磁場データを処理し、例えば、磁場の時間変化を示す波形（画像）を図示しない表示装置に表示する。

一方、デジタル積分器３４は、補正モード中、積分値を算出せず、ＣＰＵ５０により設定値保持部３４ａに順次格納される設定値を示すデジタル値を、ＤＡ変換器３５に出力する。ＣＰＵ５０により設定値保持部３４ａに順次格納される設定値は、通常計測モード中に使用するオフセット値を求めるために使用される。なお、設定値保持部３４ａは、デジタルＦＬＬ回路３０内であれば、デジタル積分器３４の外部に配置されてもよい。

デジタルＦＬＬ回路３０毎に求められたオフセット値は、自デジタルＦＬＬ回路３０のオフセット保持部３４ｂに格納される。そして、オフセット値は、通常計測モードにおいて、デジタルＦＬＬ回路３０に搭載されるＡＤ変換器３３やＤＡ変換器３５等の回路特性に応じて発生するデジタルＦＬＬ回路３０の特性のばらつきを補正するために使用される。なお、オフセット保持部３４ｂは、デジタルＦＬＬ回路３０内であれば、デジタル積分器３４の外部に配置されてもよい。

ＤＡ変換器３５は、デジタル積分器３４から出力されるデジタル値を電圧に変換し、変換した電圧を電圧電流変換器３６および増幅器３８に出力する。デジタル積分器３４から出力され、ＤＡ変換器３５に入力されるデジタル値は、第２のデジタル値の一例である。

電圧電流変換器３６は、ＤＡ変換器３５から受ける電圧を電流に変換し、変換した電流を帰還コイル３７に出力する。なお、補正モード中、電圧電流変換器３６への電圧の供給は停止されてもよい。

補正モード中、ＳＱＵＩＤ１０、増幅器３１の動作を停止し、電圧電流変換器３６への電圧の供給を停止することで、磁場計測装置１００の消費電力を削減することができる。上述したように、磁場計測装置１００は、ＳＱＵＩＤ１０およびデジタルＦＬＬ回路３０を含むチャネルを、数十チャネルまたは数百チャネル有するため、回路動作を停止することによる消費電力の削減効果は大きい。

帰還コイル３７は、電圧電流変換器３６から受ける電流により磁束を発生し、発生した磁束を帰還磁束として、ＳＱＵＩＤ１０にフィードバックする。すなわち、帰還コイル３７は、電圧電流変換器３６からの電流に基づいてＳＱＵＩＤ１０が受ける磁場を発生する。帰還コイル３７による磁束のフィードバックにより、通常計測モード中にＳＱＵＩＤ１０が発生する電圧を、Φ−Ｖ特性のロック点付近（線形領域）に維持することができ、生体磁場信号を精度よく求めることができる。

増幅器３８は、補正モード中、ＤＡ変換器３５から受信する電圧を、例えば整数倍に増幅し、増幅した電圧を信号切替器３２を介してＡＤ変換器３３に出力する。ＤＡ変換器３５が出力する電圧を増幅器３８により定数倍に増幅することで、ＤＡ変換器３５が出力する元の電圧と、増幅器３８が出力する電圧との対応を取りやすくすることができる。

例えば、増幅器３８の利得は、ＤＡ変換器３５の１ＬＳＢ（Least Significant Bit；量子化単位）に相当する電圧に応じてＡＤ変換器３３に入力される電圧が、ＡＤ変換器３３の１ＬＳＢに相当する電圧以上になるように決められる。換言すれば、増幅器３８の利得は、ＤＡ変換器３５のビット数ＤＡｎとＡＤ変換器３３のビット数ＡＤｎとの差（ＤＡｎ−ＡＤｎ）に基づいて、２の（ＤＡｎ−ＡＤｎ）乗以上になるように決められる。この実施形態では、増幅器３８の利得は、１２８倍に設定される。

これにより、ＤＡ変換器３５に入力されるデジタル値を"１"増加（または減少）させた場合に、ＡＤ変換器３３から出力されるデジタル値を"１"以上増加（または減少）させることができる。この実施形態では、ＤＡ変換器３５に入力されるデジタル値を"１"増加（または減少）させた場合に、ＡＤ変換器３３から出力されるデジタル値を"８"増加（または減少）させることができる。

ＡＤ変換器３３の１ＬＳＢに相当する電圧より十分に大きい変化量の電圧をＡＤ変換器３３に入力することができ、ＡＤ変換器３３の量子化単位による誤差を最小限にして、ＡＤ変換器３３からデジタル値を出力することができる。この結果、通常計測モードで使用するオフセット値を精度よく求めることができる。また、補正モードにおいて、例えば、ＤＡ変換器３５に入力されるデジタル値を"１"ずつ増加（または減少）することで、ＡＤ変換器３３の出力値を変化させて最適なオフセット値を簡易に求めることができる。

例えば、ＤＡ変換器３５の入力のビット数ＤＡｎは２０ビットであり、ＡＤ変換器３３の出力のビット数ＡＤｎは１６ビットである。ＤＡｎ＝２０、ＡＤｎ＝１６の場合、２の（ＤＡｎ−ＡＤｎ）乗は、"１６"（整数倍）である。この場合、増幅器３８の利得は、１６倍以上の２のべき乗（"１６"，"３２"，"６４"，"１２８"など）に設定されることが好ましい。

ＤＡ変換器３５の入力のビット数がＡＤ変換器３３の出力のビット数より多い場合、増幅器３８を設けることで、オフセット値を求める際のＡＤ変換器３３の量子化単位による誤差を小さくすることができる。なお、増幅器３８の利得を２のべき乗にすることで、例えば、ＡＤ変換器３３から出力されるデジタル値（２進数）をべき乗分だけ右シフトすることで、ＤＡ変換器３５から出力した増幅前のデジタル値を容易に算出することができる。すなわち、増幅器３８の利得を２のべき乗にすることで、２のべき乗にしない場合に比べて、データ処理装置４０によるデータ処理を容易にすることができる。

ＣＰＵ５０は、磁場計測装置１００の全体の動作を制御する。また、ＣＰＵ５０は、補正モード中、デジタルＦＬＬ回路３０毎にオフセット値を求めるために各デジタルＦＬＬ回路３０を制御する。例えば、ＣＰＵ５０は、"０"を含む所定の範囲の設定値を設定値保持部３４ａに順次格納し、設定値保持部３４ａに格納した設定値をＤＡ変換器３５に順次入力する。

例えば、ＣＰＵ５０は、磁場計測装置１００に含まれる全てのデジタルＦＬＬ回路３０に共通の設定値を各設定値保持部３４ａに順次格納する。これにより、ＣＰＵ５０は、オフセット値をデジタルＦＬＬ回路３０毎に求める補正モードの動作を、全てのデジタルＦＬＬ回路３０で並列に実施することができ、オフセット値を求めるための時間を最小限にすることができる。

ＤＡ変換器３５は、受信した設定値に応じた電圧を増幅器３８に順次出力し、増幅器３８は、設定値に応じた電圧を増幅し、ＡＤ変換器３３は、増幅器３８が増幅した電圧に応じたデジタル値を出力する。ＣＰＵ５０は、デジタル積分器３４を介してＡＤ変換器３３から出力されるデジタル値を受信し、受信したデジタル値を揮発メモリ６０に格納する。

そして、ＣＰＵ５０は、デジタルＦＬＬ回路３０毎に、ＡＤ変換器３３が出力するデジタル値の絶対値が最小となるときに設定値保持部３４ａが保持している設定値を、通常計測モードで使用するオフセット値として決定する。ＣＰＵ５０は、決定したオフセット値を不揮発メモリ７０に書き込む。その後、ＣＰＵ５０は、磁場計測装置１００の起動時に、不揮発メモリ７０からデジタルＦＬＬ回路３０毎のオフセット値を読み出し、読み出したオフセット値を、対応するデジタルＦＬＬ回路３０のオフセット保持部３４ｂにそれぞれ格納する。

これにより、磁場計測装置１００は、補正モードにより得られた適切なオフセット値を使用して、通常計測モードにおいて生体磁場を精度よく計測することができる。換言すれば、デジタルＦＬＬ回路３０の特性にばらつきがある場合にも、ばらつきをオフセット値により補正することができ、磁場計測装置１００による磁束の計測性能の低下を抑制することができる。また、ＡＤ変換器３３やＤＡ変換器３５の回路特性のばらつきに応じて、デジタルＦＬＬ回路３０毎にオフセット値を求めることができるため、チャネル間の特性のばらつきを低減することができ、磁場計測装置１００の計測性能を向上することができる。

図２は、図１の磁場計測装置１００において、補正モードによりオフセット値を決定する動作の一例を示すフロー図である。図２に示す動作フローは、磁場計測装置１００の動作モードが補正モードに移行されたことに基づいて開始される。例えば、補正モードへの移行は、磁場計測装置１００を操作する操作者等が、データ処理装置４０の表示装置に表示される画面に基づいて、マウスやキーボード等の入力装置を操作することで行われる。なお、補正モードは、磁場計測装置１００が最初の通常計測モードに移行する前に移行される。

また、図２に示す動作フローは、揮発メモリ６０に格納されたオフセット設定プログラムをＣＰＵ５０が実行をすることで実現される。なお、図２に示す動作フローは、磁場計測装置１００に搭載されるＦＰＧＡ（Field-Programmable Gate Array）やＡＳＩＣ等のハードウェアにより実現されてもよい。

図２に示す動作フローは、磁場計測装置１００に搭載される全てのデジタルＦＬＬ回路３０で並列に実施される。このため、複数のデジタルＦＬＬ回路３０のオフセット値を順次求める場合に比べて、オフセット値を求める動作に掛かる時間を短縮することができ、補正モードに移行している時間を最小限にすることができる。

まず、ステップＳ１０において、ＣＰＵ５０は、信号切替器３２を制御し、増幅器３８の出力とＡＤ変換器３３の入力とを接続する。次に、ステップＳ１２において、ＣＰＵ５０は、ＤＡ変換器３５を制御し、ＤＡ変換器３５の利得を、例えば１２８倍に設定する。

次に、ステップＳ１４において、ＣＰＵ５０は、デジタル積分器３４の設定値保持部３４ａに設定値として初期値を設定する。例えば、初期値は、"０"、設定値の最小値（負値）または設定値の最大値（正値）のいずれかである。なお、ステップＳ１０，Ｓ１２，Ｓ１４を実施する順序は図２に示す順序に限定されず、任意の順序でよい。

次に、ステップＳ１６において、ＣＰＵ５０は、デジタル積分器３４を制御し、設定値保持部３４ａに設定した設定値をＤＡ変換器３５に入力させる。ＤＡ変換器３５は、受信した設定値に対応する電圧を出力し、増幅器３８は、ＤＡ変換器３５が出力する電圧を、例えば、１２８倍に増幅する。ＡＤ変換器３３は、増幅器３８で増幅された電圧をデジタル値に変換してデジタル積分器３４に出力する。

次に、ステップＳ１８において、ＣＰＵ５０は、デジタル積分器３４を介してＡＤ変換器３３から出力されるデジタル値を揮発メモリ６０に記憶する。なお、ＡＤ変換器３３から出力されるデジタル値は、ＣＰＵ５０の内蔵メモリやデータ処理装置４０に接続されるハードディスク等に記憶されてもよく、不揮発メモリ７０に記憶されてもよい。

次に、ステップＳ２０において、ＣＰＵ５０は、所定数のデジタル値を記憶したか否かを判定し、所定数のデジタル値を記憶した場合、ステップＳ２４を実施し、記憶したデジタル値が所定数に満たない場合、ステップＳ２２を実施する。ここで、所定数は、"０"を挟んで所定の負値から所定の正値までの設定値の数である。

ステップＳ２２において、ＣＰＵ５０は、設定値保持部３４ａの設定値を"＋１"または"−１"に更新した後、ステップＳ１６に戻る。例えば、ＣＰＵ５０は、ステップＳ１４で設定値の初期値を負値とした場合、設定値を"＋１"ずつ順次更新し、ステップＳ１４で設定値の初期値を正値とした場合、設定値を"−１"ずつ順次更新する。ＤＡ変換器３５の入力に、"０"を含む所定の範囲の複数の設定値を順次に与えることで、ＡＤ変換器３３は、"０"または"０"に近い正値または負値のデジタル値を順次出力する。これにより、最小限の数の設定値を使用してデジタルＦＬＬ回路３０の特性のばらつきに応じたオフセット値を求めることができる。

ステップＳ２４において、ＣＰＵ５０は、揮発メモリ６０に記憶した複数のデジタル値（ＡＤ変換器３３の出力値）から最小値（絶対値）を検出する。そして、ＣＰＵ５０は、検出した最小値をＡＤ変換器３３が出力したときにＤＡ変換器３５に入力していた設定値をオフセット値とすることを決定する。絶対値での最小値を検出することで、ＡＤ変換器３３が"０"を除く離散的なデジタル値を出力する場合にも、"０"に最も近いデジタル値を検出することができる。

次に、ステップＳ２６において、ＣＰＵ５０は、ステップＳ２４で決定したオフセット値を不揮発メモリ７０に格納し、図２に示す動作を終了する。なお、磁場計測装置１００にＦＰＧＡが搭載される場合、ＦＰＧＡにプログラムする論理情報を記憶しておく不揮発性メモリにオフセット値が記憶されてもよい。

その後、磁場計測装置１００の起動時に、ＣＰＵ５０は、デジタルＦＬＬ回路３０毎に不揮発メモリ７０に記憶されているオフセット値を、対応するデジタルＦＬＬ回路３０のオフセット保持部３４ｂにそれぞれ格納する。そして、図１で説明したように、通常計測モード中、デジタル積分器３４は、積分した電圧値である積分値に、オフセット保持部３４ｂに格納されたオフセット値を加えたデジタル値をＤＡ変換器３５に出力する。

ステップＳ２４で決定したオフセット値を不揮発メモリ７０に格納することで、オフセット保持部３４ｂが揮発性の場合にも、オフセット値を失うことなく保持することができる。これにより、ＡＤ変換器３３およびＤＡ変換器３５等の回路特性が、デジタルＦＬＬ回路３０間（チャネル間）でばらつく場合にも、オフセット値により回路特性が等しく見えるように補正することができる。したがって、回路特性のばらつきが大きい場合に、最も低い性能のチャネルに全体の性能が律速されることを防止することができ、磁場計測装置１００による磁場の計測性能を向上することができる。

なお、ステップＳ１４において、設定値保持部３４ａに負値の初期値を設定値として設定し、ステップＳ２２において、設定値を順次増加させてもよい。あるいは、ステップＳ１４において、設定値保持部３４ａに正値の初期値を設定値として設定し、ステップＳ２２において、設定値を順次減少させてもよい。そして、ステップＳ２０において、ＡＤ変換器３３から出力されるデジタル値の絶対値が最小値になったか否かを判定し、最小値になったと判定したときにステップＳ２４に移行してもよい。これにより、最小値を判定した時点でステップＳ１６〜ステップＳ２２のループを抜けることができ、オフセット値を求める時間を短縮することができる。

以上、この実施形態では、ＤＡ変換器３５に入力される積分値を補正するオフセット値を保持するオフセット保持部３４ｂが、デジタルＦＬＬ回路３０に設けられる。これにより、デジタルＦＬＬ回路３０の特性にばらつきがある場合にも、ばらつきをオフセット値により補正することができ、磁場計測装置１００による磁束の計測性能の低下を抑制することができる。換言すれば、通常計測モードにおいてデジタルＦＬＬ回路３０により生体磁場等を計測する場合に、デジタルＦＬＬ回路３０の特性のばらつきに依存せずに、高い精度で磁束を計測することができる。

複数のデジタルＦＬＬ回路３０毎に最適なオフセット値を求めることができるため、ＡＤ変換器３３およびＤＡ変換器３５等の回路特性が、チャネル間でばらつく場合にも、オフセット値により回路特性が等しくなるように補正することができる。したがって、回路特性のばらつきが大きい場合に、最も低い性能のチャネルに全体の性能が律速されることを防止することができ、磁場計測装置１００による磁場の計測性能を向上することができる。

信号切替器３２によりＦＬＬループをショートカットしたループであって、通常計測モードで使用するＤＡ変換器３５とＡＤ変換器３３とを含む補正用ループを使用して、オフセット値を求めることができる。したがって、ＤＡ変換器３５の回路特性のばらつきとＡＤ変換器３３の回路特性のばらつきとに対応して最適なオフセット値を求めることができる。

ＤＡ変換器３５から出力される電圧を増幅してＡＤ変換器３３に供給する増幅器３８を設けることで、ＡＤ変換器３３の１ＬＳＢに相当する電圧より十分に大きい変化量の電圧をＡＤ変換器３３に入力することができる。この結果、ＡＤ変換器３３の量子化単位による誤差を最小限にして、ＡＤ変換器３３からデジタル値を出力することができ、通常計測モードで使用するオフセット値を精度よく求めることができる。特に、ＤＡ変換器３５の入力のビット数がＡＤ変換器３３の出力のビット数より多い場合、増幅器３８を設けることで、ＡＤ変換器３３の量子化単位による誤差の影響を小さくすることができる。

ＤＡ変換器３５の入力に、"０"を含む所定の範囲の複数の設定値を順次に与えることで、ＡＤ変換器３３は、"０"または"０"に近い正値または負値のデジタル値を順次出力することができる。これにより、最小限の数の設定値を使用してデジタルＦＬＬ回路３０の特性のばらつきに応じたオフセット値を求めることができる。ＡＤ変換器３３から出力されるデジタル値の絶対値での最小値を検出することで、ＡＤ変換器３３が"０"を除く離的なデジタル値を出力する場合にも、"０"に最も近いデジタル値を検出することができる。

オフセット値を不揮発メモリ７０に格納することで、オフセット保持部３４ｂが揮発性の場合にも、オフセット値を失うことなく保持することができ、通常計測モードにおいて、オフセット値を使用して高い精度で磁束を計測することができる。

オフセット値を求める動作を、磁場計測装置１００に搭載される全てのデジタルＦＬＬ回路３０で並列に実施することで、複数のデジタルＦＬＬ回路３０のオフセット値を順次求める場合に比べて、オフセット値を求める動作に掛かる時間を短縮することができる。

（第２の実施形態）
図３は、本発明の第２の実施形態に係る磁場計測装置の一例を示すブロック図である。図１と同様の要素については、同じ符号を付し、詳細な説明を省略する。図３に示す磁場計測装置１００Ａ（生体磁場計測装置）は、チャネル毎に設けられるＳＱＵＩＤ１０およびデジタルＦＬＬ回路３０Ａと、複数のデジタルＦＬＬ回路３０Ａに共通のデータ処理装置４０とを有する。

デジタルＦＬＬ回路３０Ａは、図１に示したデジタルＦＬＬ回路３０から増幅器３８を削除して構成される。このため、信号切替器３２は、通常計測モード中、増幅器３１の出力をＡＤ変換器３３の入力に接続し、補正モード中、ＤＡ変換器３５の出力をＡＤ変換器３３の入力に接続する。

この実施形態においても、例えば、ＤＡ変換器３５が入力するデジタル値のビット数ＤＡｎは２０ビットであり、ＡＤ変換器３３が出力するデジタル値のビット数ＡＤｎは１６ビットであるとする。この場合、ＣＰＵ５０は、補正モードにおいて、"０"を含む所定の範囲のデジタル値であって、例えば、１２８毎の離散したデジタル値を設定値保持部３４ａに順次格納し、設定値保持部３４ａに格納した設定値をＤＡ変換器３５に順次入力する。なお、ＣＰＵ５０は、６４毎の離散したデジタル値を設定値保持部３４ａに順次格納してもよい。

例えば、１２８毎の離散したデジタル値をＤＡ変換器３５に順次入力した場合、ＡＤ変換器３３は、第１の実施形態と同様に、量子化単位のほぼ８倍に離散したデジタル値を出力する（１２８／２^４＝８）。すなわち、ＣＰＵ５０は、補正モードにおいて、ＡＤ変換器３３に順次入力される電圧に応じてＡＤ変換器３３が出力するデジタル値の変化量が、ＡＤ変換器３３の量子化単位より大きくなるように、ＤＡ変換器３５に入力するデジタル値の変化量を設定する。

この実施形態において、補正モードによりオフセット値を決定する動作フローは、図２のステップＳ１２が削除され、図２のステップＳ２２の動作が"設定値を＋１２８または−１２８に更新する"に変更されることを除き、図２の動作フローと同様である。

これにより、図１に示した増幅器３８をデジタルＦＬＬ回路３０Ａに設けることなく、上述した実施形態と同様の精度でオフセット値を求めることができる。なお、ＤＡ変換器３５が入力するデジタル値のビット数が、ＡＤ変換器３３が出力するデジタル値のビット数以下の場合、補正モードによりオフセット値を決定する動作フローは、図２のステップＳ１２が削除されることを除き、図２の動作フローと同様である。

以上、第２の実施形態においても、第１の実施形態と同様の効果を得ることができる。さらに、第２の実施形態では、増幅器３８を設けることなくオフセット値を求めることができるため、デジタルＦＬＬ回路３０Ａの規模をデジタルＦＬＬ回路３０に比べて小さくすることができる。この結果、オフセット値の調整機能を有する磁場計測装置１００Ａのコストを削減することができる。

なお、上述した実施形態では、デジタルＦＬＬ回路３０（または３０Ａ）毎に求めて不揮発メモリ７０に格納したオフセット値を、磁場計測装置１００（または１００Ａ）の起動時に、不揮発メモリ７０からオフセット保持部３４ｂに転送する例を示した。しかしながら、オフセット保持部３４ｂが不揮発性の要素で構成される場合、ＣＰＵ５０は、求めたオフセット値を不揮発メモリ７０に格納することなく、オフセット保持部３４ｂに直接格納してもよい。この場合、不揮発メモリ７０からオフセット値を読み出すことなく磁場計測装置１００（または１００Ａ）の起動処理を実施できるため、起動処理時間を短縮することができる。

また、上述した実施形態は、脳磁計、脊磁計および心磁計等の生体磁場計測装置に適用する例を説明したが、生体磁場計測装置以外の磁場計測装置に適用されてもよい。

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

１０ＳＱＵＩＤ
３０，３０ＡデジタルＦＬＬ回路
３１増幅器
３２信号切替器
３３ＡＤ変換器
３４デジタル積分器
３４ａ設定値保持部
３４ｂオフセット保持部
３５ＤＡ変換器
３６電圧電流変換器
３７帰還コイル
３８増幅器
４０データ処理装置
５０ＣＰＵ
６０揮発メモリ
７０不揮発メモリ
１００，１００Ａ磁場計測装置

特許第４１３３９３４号特開２００５−２９６０３０号公報

増幅器３８は、補正モード中、ＤＡ変換器３５から受信する電圧を、例えば整数倍に増幅し、増幅した電圧を信号切替器３２を介してＡＤ変換器３３に出力する。ＤＡ変換器３５が出力する電圧を増幅器３８により整数倍に増幅することで、ＤＡ変換器３５が出力する元の電圧と、増幅器３８が出力する電圧との対応を取りやすくすることができる。

まず、ステップＳ１０において、ＣＰＵ５０は、信号切替器３２を制御し、増幅器３８の出力とＡＤ変換器３３の入力とを接続する。次に、ステップＳ１２において、ＣＰＵ５０は、増幅器３８を制御し、増幅器３８の利得を、例えば１２８倍に設定することで、ＤＡ変換器３５の出力を１２８倍に設定する。

Claims

磁場の強度に応じて超伝導量子干渉素子から出力される電圧を増幅する第１の増幅器と、
アナログ信号を第１のデジタル値に変換するＡＤ変換器と、
前記ＡＤ変換器が出力する前記第１のデジタル値を積分する積分器と、
前記積分器が出力する積分値を第２のデジタル値として受信して電圧に変換するＤＡ変換器と、
前記第１の増幅器の出力または前記ＤＡ変換器の出力を前記ＡＤ変換器の入力に接続する信号切替器と、
前記ＤＡ変換器に入力される前記積分値を補正する補正値を記憶する記憶部と、を含むデジタルＦＬＬ回路を有することを特徴とする磁場計測装置。
前記デジタルＦＬＬ回路は、前記ＤＡ変換器が出力する電圧を増幅する第２の増幅器を有し、
前記ＤＡ変換器の出力は、前記第２の増幅器を介して前記信号切替器に接続されることを特徴とする請求項１に記載の磁場計測装置。
前記第２の増幅器は、前記ＤＡ変換器が出力する電圧を整数倍することを特徴とする請求項２に記載の磁場計測装置。
前記第２のデジタル値を受信する前記ＤＡ変換器の入力のビット数は、前記第１のデジタル値を出力する前記ＡＤ変換器の出力のビット数より多いことを特徴とする請求項２または請求項３に記載の磁場計測装置。
前記デジタルＦＬＬ回路は、
前記ＤＡ変換器が出力する電圧を電流に変換する電圧電流変換器と、
前記電圧電流変換器が出力する電流に基づいて前記超伝導量子干渉素子が受ける磁場を発生する帰還コイルと、を有し、
前記信号切替器は、
前記超伝導量子干渉素子から出力される電圧に基づいて磁場を計測する通常計測モードにおいて、前記第１の増幅器の出力を前記ＡＤ変換器の入力に接続し、
前記補正値を求める補正モードにおいて、前記ＤＡ変換器の出力を前記ＡＤ変換器の入力に接続することを特徴とする請求項１ないし請求項４のいずれか１項に記載の磁場計測装置。
前記補正モードにおいて、前記ＤＡ変換器の入力に、"０"を含む所定の範囲の複数の前記第２のデジタル値を与え、前記信号切替器を介して受信する前記ＤＡ変換器の出力に応じて前記ＡＤ変換器から出力される複数の前記第１のデジタル値に基づいて、前記補正値を決定する処理部を有することを特徴とする請求項５に記載の磁場計測装置。
前記処理部は、複数の前記第１のデジタル値の最小値（絶対値）を前記ＡＤ変換器が出力したときに前記ＤＡ変換器に入力していた前記第２のデジタル値を前記補正値とすることを特徴とする請求項６に記載の磁場計測装置。
前記処理部は、前記ＡＤ変換器に順次入力される電圧に応じて前記ＡＤ変換器が出力する前記第１のデジタル値の変化量が、前記ＡＤ変換器の量子化単位より大きくなるように、前記第２のデジタル値の変化量を設定することを特徴とする請求項６または請求項７に記載の磁場計測装置。
決定した前記補正値が格納される不揮発メモリを有し、
前記記憶部は、揮発性であり、
前記処理部は、前記不揮発メモリから前記補正値を読み出し、読み出した前記補正値を前記記憶部に格納し、
前記積分器は、前記通常計測モードにおいて、前記記憶部に格納された前記補正値で前記積分値を補正した値を前記第２のデジタル値として前記ＤＡ変換器に出力することを特徴とする請求項６ないし請求項８のいずれか１項に記載の磁場計測装置。
前記記憶部は、不揮発性であり、
前記処理部は、決定した前記補正値を前記記憶部に格納し、
前記積分器は、前記通常計測モードにおいて、前記積分値を前記補正値で補正した値を前記第２のデジタル値として前記ＤＡ変換器に出力することを特徴とする請求項６ないし請求項８のいずれか１項に記載の磁場計測装置。
複数の前記デジタルＦＬＬ回路を有し、
前記処理部は、前記補正モードにおいて、複数の前記デジタルＦＬＬ回路の前記ＤＡ変換器の入力に共通の前記第２のデジタル値を与え、複数の前記デジタルＦＬＬ回路毎に前記補正値を決定する動作を並列に実施することを特徴とする請求項６ないし請求項１０のいずれか１項に記載の磁場計測装置。