JP2021060557A - 電流制限回路、表示装置、及び電流制限方法 - Google Patents

電流制限回路、表示装置、及び電流制限方法 Download PDF

Info

Publication number
JP2021060557A
JP2021060557A JP2019186111A JP2019186111A JP2021060557A JP 2021060557 A JP2021060557 A JP 2021060557A JP 2019186111 A JP2019186111 A JP 2019186111A JP 2019186111 A JP2019186111 A JP 2019186111A JP 2021060557 A JP2021060557 A JP 2021060557A
Authority
JP
Japan
Prior art keywords
value
power ratio
gain
screen
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019186111A
Other languages
English (en)
Other versions
JP7386035B2 (ja
Inventor
敏行 加藤
Toshiyuki Kato
敏行 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2019186111A priority Critical patent/JP7386035B2/ja
Priority to US17/027,090 priority patent/US11107403B2/en
Publication of JP2021060557A publication Critical patent/JP2021060557A/ja
Application granted granted Critical
Publication of JP7386035B2 publication Critical patent/JP7386035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる電流制限回路などを提供する。【解決手段】電流制限回路140は、複数の画素の各々に対応する映像信号の画素値に基づいて消費電力値に係る画面電力値を算出し、画面電力値に基づいてゲインを決定するゲイン決定回路148と、複数の画素の各々に対応する画素値に、ゲインを乗じるゲイン乗算回路50とを備え、ゲインは、画面電力比が第1電力比以下の場合には、1であり、画面電力比が第1電力比より大きく、100%以下の場合には、画面電力比に対して単調に減少し、画面電力比が目標電力比以上、100%未満の場合には、目標電力比を画面電力比で除した値未満の値であり、画面電力比が100%の場合には、目標電力比である。【選択図】図2

Description

本開示は、表示パネルに含まれる複数の画素に供給される電流を制限する電流制限回路、表示装置、及び電流制限方法に関する。
従来、有機EL(Electro−Luminescence)表示装置などの各画素が自発光素子を含む表示装置が開発されている。このような表示装置においては表示パネルの大型化が求められている。表示パネルの大型化に伴い、表示装置において消費される消費電力が増加する。そこで、表示装置における消費電力を抑制する技術が知られている(特許文献1参照)。特許文献1に開示された表示装置においては、映像信号に基いて水平期間(水平同期周期)毎に表示パネルにおける消費電力値を計算し、計算結果に基いて表示パネルの各画素に供給する電流を制限することによって、表示パネルの消費電力を制御している。これにより、特許文献1に開示された表示装置においては、表示パネルにおける消費電力値を制御目標電力値以下に抑制しようとしている。
特開2007−212644号公報
特許文献1に開示された表示装置においては、小面積映像表示(つまり、黒表示状態の画素が多い状態)では、従来の液晶表示装置などのような各画素が自発光素子を備えない表示装置と同様のガンマ特性(つまり、輝度が画素値の2.2乗に比例する特性)を有する。しかしながら、大面積映像表示(つまり、黒表示状態でない画素が多い状態)では、各画素の画素値が大きい場合に、各画素の自発光素子に供給される電流が制限されるため、画素値に対して輝度の変化が小さくなる。例えば、特許文献1に記載された表示装置では、大面積映像表示において画素値が大きい場合に、画素値の変化に対して輝度が一定となる。このため、特許文献1に記載された表示装置では、大面積映像表示の場合に、必ずしも映像信号を忠実に反映した輝度の映像を表示できない。
本開示は、上記の課題に鑑みてなされたものであり、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる電流制限回路などを提供することを目的とする。
上記目的を達成するために、本開示の一態様に係る電流制限回路は、映像信号に基づいて映像を表示する表示パネルが有する複数の画素に供給される電流を制限することによって、前記複数の画素における消費電力値を制御目標電力値以下に制御する電流制限回路であって、前記複数の画素の各々は、自発光素子を含み、前記電流制限回路は、前記複数の画素の各々に対応する前記映像信号の画素値に基づいて前記消費電力値に係る画面電力値を算出し、前記画面電力値に基づいてゲインを決定するゲイン決定回路と、前記複数の画素の各々に対応する前記画素値に、前記ゲインを乗じるゲイン乗算回路とを備え、前記複数の画素の各々に前記画素値の上限値に対応する電流を供給した場合の前記画面電力値を定格電力値とし、前記定格電力値に対する前記画面電力値の比を画面電力比とし、前記定格電力値に対する前記制御目標電力値の比を目標電力比として、前記ゲイン決定回路によって決定される前記ゲインは、前記画面電力比が前記目標電力比未満の第1電力比以下の場合には、1であり、前記画面電力比が前記第1電力比より大きく、100%以下の場合には、前記画面電力比に対して単調に減少し、前記画面電力比が前記目標電力比以上、100%未満の場合には、前記目標電力比を前記画面電力比で除した値未満の値であり、前記画面電力比が100%の場合には、前記目標電力比である。
また、上記目的を達成するために、本開示の一態様に係る表示装置は、前記電流制限回路と、前記表示パネルとを備える。
また、上記目的を達成するために、本開示の一態様に係る電流制限方法は、映像信号に基づいて映像を表示する表示パネルが有する複数の画素に供給される電流を制限することによって、前記複数の画素における消費電力値を制御目標電力値以下に制御する電流制限方法であって、前記複数の画素の各々は、自発光素子を含み、前記電流制限方法は、前記複数の画素の各々に対応する前記映像信号の画素値に基づいて前記消費電力値に係る画面電力値を算出する電力算出ステップと、前記画面電力値に基づいてゲインを決定するゲイン決定ステップと、前記複数の画素の各々に対応する前記画素値に、前記ゲインを乗じるゲイン乗算ステップとを含み、前記複数の画素の各々に前記画素値の上限値に対応する電流を供給した場合の前記画面電力値を定格電力値とし、前記定格電力値に対する前記画面電力値の比を画面電力比とし、前記定格電力値に対する前記制御目標電力値の比を目標電力比として、前記ゲイン決定ステップにおいて決定される前記ゲインは、前記画面電力比が前記目標電力比未満の第1電力比以下の場合には、1であり、前記画面電力比が前記第1電力比より大きく、100%以下の場合には、前記画面電力比に対して単調に減少し、前記画面電力比が前記目標電力比以上、100%未満の場合には、前記目標電力比を前記画面電力比で除した値未満の値であり、前記画面電力比が100%の場合には、前記目標電力比である。
本開示によれば、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる電流制限回路などを提供できる。
図1は、実施の形態1に係る表示装置の機能構成を示すブロック図である。 図2は、実施の形態1に係る表示装置が備える電流制限回路の機能構成を示すブロック図である。 図3は、実施の形態1に係る画面データ記憶部の構成を示す模式図である。 図4は、実施の形態1に係るゲイン決定回路及びゲイン乗算回路における演算処理の流れを示すフローチャートである。 図5は、実施の形態1に係る画面電力比とゲインとの関係を示すグラフである。 図6は、比較例の電流制限回路を用いる場合のガンマ特性を示すグラフである。 図7は、実施の形態1に係る電流制限回路を用いる場合のガンマ特性を示すグラフである。 図8は、実施の形態2に係る表示装置の機能構成を示すブロック図である。 図9は、実施の形態2に係る表示装置が備える表示パネルの機能構成を示すブロック図である。 図10は、実施の形態2に係る画素を構成するサブ画素の構成の一例を示す回路図である。 図11は、実施の形態2に係るサブ画素に入力される書き込み信号の一例を示す図である。 図12は、実施の形態2に係る表示部の表示状態の遷移を示す模式図である。 図13は、比較例の電流制限回路を用いる場合のガンマ特性を示すグラフである。 図14は、実施の形態2に係る電流制限回路を用いる場合のガンマ特性を示すグラフである。 図15は、変形例に係る電流制限回路と表示装置との関係を示すブロック図である。 図16は、変形例に係る処理回路を内蔵したPCの外観図である。 図17は、変形例に係る処理回路を内蔵したハードディスクレコーダの外観図である。 図18は、各実施の形態に係る表示装置を内蔵した薄型フラットTVの外観図である。
以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
(実施の形態1)
実施の形態1に係る電流制限回路などについて説明する。
[1−1.表示装置の全体構成]
まず、実施の形態に係る表示装置の全体構成について図1及び図2を用いて説明する。
図1は、本実施の形態に係る表示装置110の機能構成を示すブロック図である。図2は、本実施の形態に係る表示装置110が備える電流制限回路140の機能構成を示すブロック図である。
図1に示される表示装置110は、映像信号に基づいて映像を表示する装置であり、電流制限回路140と、表示パネル60とを備える。
表示パネル60は、複数の画素を有し、映像信号に基づいて映像を表示するパネルである。複数の画素の各々は、自発光素子を含む。本実施の形態では、複数の画素の各々は、複数のサブ画素を有し、複数のサブ画素の各々は、自発光素子を含む。本実施の形態では、複数の画素の各々は、RGBの三色にそれぞれ対応する三個のサブ画素を有する。本実施の形態では、表示パネル60は、各サブ画素に入力される画素値に、各サブ画素の輝度が比例する。なお、ここでいう画素値とは、各画素の階調(明暗)を規定する信号レベルであり、ピクセル値、階調レベル、もしくは単に信号レベルとも呼ばれるものである。
表示パネル60は、画素値に輝度が比例する表示パネルであれば特に限定されない。例えば、表示パネル60として、プラズマディスプレイパネルなどを用いることができる。
電流制限回路140は、表示パネル60が有する複数の画素に供給される電流を制限することによって、複数の画素における消費電力値を制御目標電力値以下に制御する回路である。本実施の形態では、電流制限回路140は、映像信号に基づいて、複数の画素に供給される電力値を算出し、当該電力値に基いて複数の画素に供給される電流を制限する。具体的には、電流制限回路140は、映像信号における各画素値を補正し、補正した各画素値を表示パネル60に出力することによって、複数の画素に供給される電流を制限する。本実施の形態では、電流制限回路140は、映像信号に基づいて決定されるゲインを各画素値に乗じることで、各画素値を補正する。電流制限回路140は、図2に示されるように、加重平均回路43と、水平期間データ演算回路44と、画面データ記憶部45と、ゲイン決定回路148と、ゲイン乗算回路50とを有する。
加重平均回路43は、複数の画素の各々が有する複数のサブ画素の各々に対応する画素値の加重平均を算出する回路である。図2に示されるように、加重平均回路43は、RGB各々の画素値に対して、表示部70の複数のサブ画素毎の電力消費特性に応じた重み付け係数を乗算し、それらの和を算出する。
水平期間データ演算回路44は、水平期間毎に画素値に対応する水平期間電力換算データを演算する。本実施の形態では、水平期間データ演算回路44は、加重平均回路43が出力した加重平均の水平期間における積算値、又は、平均値を水平期間電力換算データ(レベル積算値)として算出する。
画面データ記憶部45は、1フレーム分の電力換算データを記憶する。本実施の形態では、画面データ記憶部45は、水平期間データ演算回路44が出力する電力換算データを1フレーム分記憶する。
ゲイン決定回路148は、複数の画素の各々に対応する映像信号の画素値に基づいて複数の画素における消費電力値に係る画面電力値を算出し、画面電力値に基づいてゲインを決定する回路である。ゲインは、ゲイン乗算回路50によって各画素値に乗じられる0より大きく、1以下の値である。ゲインは、少なくとも画面電力値が制御目標電力値を超える場合に、1未満の値に決定される。このようなゲインを各画素値に乗じることで、表示パネル60における消費電力が制限される。
ゲイン決定回路148は、画面データ記憶部45が記憶する電力換算データに基づいて、複数の画素における1フレーム分の消費電力値に係る画面電力値を算出する。本実施の形態では、ゲイン決定回路148は、算出した画面電力値に対応する値とゲインに対応する値との関係を示すルックアップテーブル(LUT)149を有する。ゲイン決定回路148は、ルックアップテーブル149に基づいて、算出した画面電力値に対応するゲインを決定する。ゲイン決定回路148によって決定されるゲインの詳細については、後述する。
ゲイン乗算回路50は、映像信号にゲインを乗じる回路である。つまり、ゲイン乗算回路50は、複数のサブ画素の各々に対応する映像信号の画素値に、ゲイン決定回路148で決定されたゲインを乗じる。これにより、画面電力値が制御目標電力値を超える場合に、映像信号に1未満のゲインが乗じられるため、映像信号の輝度を低減できる。したがって、表示パネル60の複数の画素に供給される電流が制限される。
[1−2.電流制限回路の動作]
次に、電流制限回路140の動作について説明する。
まず、電流制限回路140が有する画面データ記憶部45の構成及び動作について図3を用いて説明する。図3は、本実施の形態に係る画面データ記憶部45の構成を示す模式図である。図3に示されるように、画面データ記憶部45は、表示部70に書き込まれる信号情報として、表示部70の表示画面上の水平ライン毎の水平期間電力換算データを記憶する。例えば、第iラインの水平期間電力換算データは、第iラインの電力値として画面データ記憶部45に記憶される。次フィールドの書き替えが始まると、画面データ記憶部45は、記憶する電力値も新たに書き替えていき、表示画面に書き込まれた信号に相当する電力値として記憶する。
次に、ゲイン決定回路148及びゲイン乗算回路50における演算処理について、図4を用いて説明する。図4は、本実施の形態に係るゲイン決定回路148及びゲイン乗算回路50における演算処理の流れを示すフローチャートである。
図4に示されるように、まず、ゲイン決定回路148は、複数の画素の各々に対応する映像信号の画素値に基づいて消費電力値に係る画面電力値を算出する(S10)。本実施の形態では、ゲイン決定回路148は、画面データ記憶部45が記憶する水平期間電力換算データに基づいて画面電力値を算出する。具体的には、画面データ記憶部45に記憶された水平ライン数の水平期間電力換算データの和を画面電力値として算出する。
続いて、ゲイン決定回路148は、ステップS10で算出した画面電力値に基づいてゲインを決定する(S11)。具体的には、ゲイン決定回路148は、算出した画面電力値に対応する値とゲインに対応する値との関係を示すルックアップテーブル149に基づいて、算出した画面電力値に対応するゲインを決定する。
以上のようにゲイン決定回路148によって算出されたゲインが、ゲイン乗算回路50に入力され、ゲイン乗算回路50は、ゲインを映像信号に乗じる(S12)。より詳しくは、ゲイン乗算回路50は、ゲインを映像信号の各画素値に乗じる。これにより、少なくとも画面電力値が制御目標電力値を超える場合に、各画素値が低減されるため、表示パネル60の複数の画素に供給される電流が制限される。
[1−3.動作例]
次に、本実施の形態に係る表示装置110の動作例について比較例の表示装置の動作と比較しながら図5を用いて説明する。図5は、本実施の形態に係る画面電力比とゲインとの関係を示すグラフである。図5において、横軸が画面電力比を示し、縦軸がゲインを示す。また、図5には、比較例の電流制限回路における画面電力比とゲインとの関係も併せて示されている。図5に示される実線及び破線のグラフがそれぞれ本実施の形態及び比較例のゲインを表す。
ここで、表示パネル60の複数の画素の各々に画素値の上限値に対応する電流を供給した場合の画面電力値を定格電力値とし、定格電力値に対する画面電力値の比を画面電力比とする。表示パネル60が有するすべての画素に画素値が上限値であり、かつ、電流を制限しない場合における画面電力値が定格電力値である。また、定格電力値に対する制御目標電力値の比を目標電力比とする。図5に示されるグラフでは、目標電力比が0.4である場合のグラフの一例が示されている。
図5に破線で示されるゲインを用いる比較例の電流制限回路では、画面電力比が目標電力比(40%)以下の場合には、ゲインは1であり、画面電力比が40%より大きい場合には、ゲインは画面電力比に反比例する。このような比較例の電流制限回路及び本実施の形態に係る電流制限回路140を表示装置において用いる場合のガンマ特性について、図6及び図7を用いて説明する。図6及び図7は、それぞれ比較例の電流制限回路及び本実施の形態に係る電流制限回路140を用いる場合のガンマ特性を示すグラフである。図6及び図7に示される実線及び破線がそれぞれ大面積映像表示及び小面積映像表示の場合のガンマ特性を示す。図6及び図7には、大面積映像表示の一例として、全画素において白色表示する場合のガンマ特性が示されており、小面積映像表示の一例として、10%の画素において、白色表示し、他の90%の画素において黒表示する場合のガンマ特性が示されている。図6及び図7のグラフの横軸は画素値を示し、縦軸は各画素の輝度を示す。
図6に示されるように、比較例の電流制限回路においては、小面積映像表示の場合には、ゲインは1であることから、輝度が画素値に比例するガンマ特性が得られる。一方、大面積映像表示においては、画素値が小さい範囲では、輝度が画素値に比例するガンマ特性が得られるものの、画素値が上限値(255)に近い範囲で、輝度が一定となっている。このように、大面積映像表示の場合には、ガンマ特性が、輝度が画素値に比例するガンマ特性と大きく異なる。
本実施の形態に係る電流制限回路140では、ゲイン決定回路148によって決定されるゲインは、画面電力比が10%以下の場合には、1であり、画面電力比が10%より大きく、100%以下の場合には、画面電力比に対して単調に減少する。また、ゲインは、画面電力比が目標電力比以上、100%未満の場合には、目標電力比を画面電力比で除した値未満の値であり、画面電力比が100%の場合には、目標電力比である。言い換えると、本実施の形態に係るゲインは、画面電力比が10%より大きく、画面電力比が目標電力比未満の場合には、比較例のゲイン以下であり、画面電力比が目標電力比以上、100%未満の場合には、比較例のゲインより小さく、画面電力比が10%以下、及び、100%の場合には、比較例のゲインと同一である。
本実施の形態では、ゲインをルックアップテーブル149を用いて任意に設定できるため、画面電力値に対して最適なゲインを設定することができる。
ここで、ゲインが単調に減少するとの記載には、画面電力比の増加に対してゲインが常に減少する場合だけでなく、画面電力比の増加に対してゲインが一定である範囲が含まれる場合も含まれる。例えば、画面電力比の増加に対してゲインがステップ状に減少する場合も、ゲインが単調に減少する場合に含まれる。
図5に示される例では、画面電力比が10%以下の範囲において、ゲインは1であり、画面電力比が10%より大きく、100%以下の範囲においては、画面電力比に対するゲインは、単調に減少する。図5に示される例では、画面電力比が10%より大きく、100%以下の範囲においては、ゲインのグラフは、下に凸な曲線となる(つまり、グラフの傾きの変化率は正である。)。より詳しくは、画面電力比が予め定められた値より大きい範囲の少なくとも一部において、ゲインGは、画面電力比Pを用いて、以下の式1で表される。
G=a×Pb−1 (0<a<1、b<1) (式1)
本実施の形態では、画面電力比Pが10%より大きく100%以下の範囲ではゲインGは、以下の式2で表される。
G=0.4P(1.325/2.2−1) (式2)
本実施の形態に係る電流制限回路140を用いる場合のガンマ特性について図7を用いて説明する。
図7に示されるように、小面積映像表示の場合には、ゲインは1であることから、輝度が画素値に比例するガンマ特性が得られる。また、大面積映像表示においては、画素値が小さい範囲(89以下の範囲)では、輝度が画素値に比例するガンマ特性が得られ、画素値が上限値(255)に近い範囲(89より大きく255以下の範囲)でも、複数の画素の各々の画素値に対する輝度を示すグラフの傾きは、任意の画素値においてゼロより大きい。より詳しくは、本実施の形態に係る電流制限回路140によれば、画素値が上限値に近い範囲でも、画素値に比例する曲線に近い曲線で示されるガンマ特性が得られている。つまり、輝度を最大値で規格化した値Y及び画素値を最大値で規格化した値Xを用いると、画素値が89以下の範囲では、以下の式3が成り立つ。
Y=a1×Xb1 (式3)
また、画素値が89より大きい範囲では、以下の式4が成り立つ。
Y=a2×Xb2 (式4)
ここで、本実施の形態では、a1=1>a2=0.4>0であり、b1=1>b2>0である。
以上のように、本実施の形態に係る電流制限回路140によれば、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる。
また、本実施の形態に係る電流制限回路140では、画面電力比が10%より大きい場合には、ゲインは1未満である。これにより、画面電力比が10%より大きい範囲において、比較例の電流制限回路より、ゲインを緩やかに増大させることができる。このため、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性により一層近づけることができる。
なお、本実施の形態に係る電流制限回路140の説明においては、目標電力比を40%とする例を示したが、目標電力比は、40%に限定されず、0%より大きく、100%未満であればよい。
また、本実施の形態に係る電流制限回路140では、画面電力比が10%以下の場合に、ゲインが1であったが、10%との数値は、目標電力比未満の値である第1電力比の一例に過ぎない。言い換えると、第1電力比は、10%に限定されず、0%より大きく、目標電力比未満であればよい。本実施の形態に係る電流制限回路140のゲイン決定回路148で決定されるゲインは、画面電力比が目標電力比未満の第1電力比以下の場合には、1であり、画面電力比が第1電力比より大きく、100%以下の場合には、画面電力比に対して単調に減少し、画面電力比が目標電力比以上、100%未満の場合には、目標電力比を画面電力比で除した値未満の値であり、画面電力比が100%の場合には、目標電力比である。
[1−4.効果など]
以上のように、本実施の形態に係る電流制限回路140は、複数の画素の各々に対応する映像信号の画素値に基づいて消費電力値に係る画面電力値を算出し、画面電力値に基づいてゲインを決定するゲイン決定回路148と、複数の画素の各々に対応する画素値に、ゲインを乗じるゲイン乗算回路50とを備える。ゲイン決定回路148によって決定されるゲインは、画面電力比が目標電力比未満の第1電力比以下の場合には、1であり、画面電力比が第1電力比より大きく、100%以下の場合には、画面電力比に対して単調に減少し、画面電力比が目標電力比以上、100%未満の場合には、目標電力比を画面電力比で除した値未満の値であり、画面電力比が100%の場合には、目標電力比である。
このような構成を有する電流制限回路140によれば、大面積映像表示においても、画素値の全範囲において輝度を単調に増加させることができるため、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる。
また、本実施の形態に係る電流制限回路140において、画素値が予め定められた第1の値以下の範囲では、画素値を最大値で規格化した値Xと、画素値に対応する複数の画素の各々の輝度を最大値で規格化した値Yとの間に、
Y=a1×Xb1 (a1>0、b1>0) (式5)
が成り立ち、前記画素値が所定の値より大きい範囲では、
Y=a2×Xb2 (式6)
が成り立ち、さらに、a1>a2>0、かつ、b1>b2>0が成り立ってもよい。
また、本実施の形態に係る電流制限回路140において、画面電力比が、予め定められた第2の値より大きい範囲の少なくとも一部において、ゲインGと、画面電力比Pとの間に、
G=a×Pb−1 (0<a<1、b<1) (式7)
が成り立ってもよい。
また、本実施の形態に係る電流制限回路140において、ゲイン決定回路148は、画面電力値に対応する値とゲインに対応する値との関係を示すルックアップテーブル149を有してもよい。
これにより、ゲイン決定回路148によれば、ゲインを任意に設定することができるため、画面電力値に対して最適なゲインを設定することができる。
また、本実施の形態に係る電流制限回路140において、ゲイン決定回路148によって決定されるゲインは、画面電力比が目標電力比未満の第1電力比より大きい場合には、1未満であってもよい。
これにより、本実施の形態に係る電流制限回路では、画面電力比が目標電力比未満の第1電力比より大きい範囲において、比較例の電流制限回路より、ゲインを緩やかに増大させることができる。このため、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性により一層近づけることができる。
また、本実施の形態に係る電流制限回路140において、複数の画素の各々の画素値に対する輝度を示すグラフの傾きは、任意の画素値においてゼロより大きくてもよい。
また、本実施の形態に係る表示装置110は、電流制限回路140と、表示パネル60とを備える。
本実施の形態に係る表示装置110は、電流制限回路140を備えるため、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる。
また、本実施の形態に係る電流制限方法は、複数の画素の各々に対応する映像信号の画素値に基づいて消費電力値に係る画面電力値を算出する電力算出ステップと、画面電力値に基づいてゲインを決定するゲイン決定ステップと、複数の画素の各々に対応する画素値に、ゲインを乗じるゲイン乗算ステップとを含む。ゲイン決定ステップにおいて決定されるゲインは、画面電力比が目標電力比未満の第1電力比以下の場合には、1であり、画面電力比が第1電力比より大きく、100%以下の場合には、画面電力比に対して単調に減少し、画面電力比が目標電力比以上、100%未満の場合には、目標電力比を画面電力比で除した値未満の値であり、画面電力比が100%の場合には、目標電力比である。
このような構成を有する電流制限方法では、上述した電流制限回路140と同様の効果が奏される。
(実施の形態2)
次に、実施の形態2に係る表示装置について説明する。本実施の形態では、使用される表示パネルのガンマ特性において、実施の形態1と相違する。以下、本実施の形態に係る表示装置について、実施の形態1に係る表示装置110との相違点を中心に説明する。
[2−1.表示装置の全体構成]
まず、本実施の形態に係る表示装置の全体構成について図8を用いて説明する。
図8は、本実施の形態に係る表示装置110aの機能構成を示すブロック図である。
図8に示される表示装置110aは、映像信号に基づいて映像を表示する装置であり、逆ガンマ補正回路151と、電流制限回路140と、ガンマ補正回路152と、表示パネル160とを備える。
逆ガンマ補正回路151は、映像信号に含まれる画素値と、表示パネル160に含まれる各サブ画素の輝度との関係を、比例関係に補正する回路である。本実施の形態では、逆ガンマ補正回路151は、画素値を変換することによって、輝度が画素値の2.2乗に比例するガンマ特性を、輝度が画素値に比例するガンマ特性に補正する。逆ガンマ補正回路151は、変換した画素値を含む映像信号を電流制限回路140に出力する。
本実施の形態に係る電流制限回路140は、実施の形態1に係る電流制限回路140と同様の構成を有する。
ガンマ補正回路152は、映像信号に含まれる画素値と、表示パネル160に含まれる各サブ画素の輝度との関係を、比例関係から、所定の関係に補正する回路である。本実施の形態では、ガンマ補正回路152は、画素値を変換することによって、輝度が画素値に比例するガンマ特性を、輝度が画素値の2.2乗に比例するガンマ特性に補正する。ガンマ補正回路152は、変換した画素値を含む映像信号を表示パネル160に出力する。
以上のように、逆ガンマ補正回路151及びガンマ補正回路152を用いることで、輝度が画素値の2.2乗に比例する表示パネル160を用いる場合にも、実施の形態1に係る電流制限回路140を用いることができる。
表示パネル160は、実施の形態1に係る表示パネル160と同様に、複数の画素を有し、映像信号に基づいて映像を表示するパネルである。複数の画素の各々は、複数のサブ画素を有し、複数のサブ画素の各々は、自発光素子を含む。複数の画素の各々は、RGBの三色にそれぞれ対応する三個のサブ画素を有する。本実施の形態では、表示パネル160は、各サブ画素に入力される画素値の2.2乗に各サブ画素の輝度が比例する。
表示パネル160は、画素値の2.2乗程度に輝度が比例する表示パネルであれば特に限定されない。例えば、表示パネル160として、有機ELディスプレイパネルなどを用いることができる。以下、本実施の形態に係る表示パネル160の構成について、図9を用いて説明する。
図9は、本実施の形態に係る表示装置110aが備える表示パネル160の機能構成を示すブロック図である。
図9に示されるように、表示パネル160は、表示部70と、書き込み処理部62と、ソースドライバ68と、書き込み用シフトレジスタ64とを有する。表示部70は、複数の画素を有し、映像信号に対応する映像を表示する。書き込み処理部62は、表示データに相当する画素値を表示部70に書き込むための制御信号とデータ信号とを出力する。ソースドライバ68は、表示部70に対してデータ信号を出力する。書き込み用シフトレジスタ64は、データ信号を表示部70に書き込むための制御信号である書き込み信号を表示部70に出力する。
表示パネル160が有する複数の画素について、図10を用いて説明する。図10は、本実施の形態に係る画素を構成するサブ画素の構成の一例を示す回路図である。図10には、自発光素子として有機EL素子を用いるサブ画素が示されている。本実施の形態に係る画素は、RGBの三色にそれぞれ対応する三つのサブ画素を含む。図10に示されるサブ画素は、赤色(R)の光を出射するためのサブ画素である。なお、緑色及び青色の光を出射するためのサブ画素も、図10に示される回路と同様の回路構成を有する。
サブ画素は、図10に示されるように、TFT(Thin Film Transistor、薄膜トランジスタ)81と、コンデンサ84と、TFT82と、自発光素子85rとを有する。
TFT81は、ソースドライバ68の出力信号であるデータ信号が一端に入力される。コンデンサ84は、TFT81に接続される。TFT82は、TFT81とコンデンサ84との接続点に制御端子が接続されている。自発光素子85rは、TFT82に接続される。
TFT81は、書き込み用シフトレジスタ64の出力する制御信号である書き込み信号に基づいてオン/オフを切り替える。1水平期間内に書き込み信号によりTFT81がオンすると、画素に書き込む信号レベルに応じたソースドライバ出力信号であるデータ信号がコンデンサ84に保持される。
書き込み信号がオフになった後、コンデンサ84に保持された電圧に応じた電流がTFT82に流れ、自発光素子85rは点灯する。
まず、図10に示されるサブ画素に入力される信号について図11を用いて説明する。図11は、本実施の形態に係るサブ画素に入力される書き込み信号の一例を示す図である。表示装置110aは、ソースドライバ68の出力するデータ信号を書き込み信号により表示部70に書き込み、水平ライン(以下、単に「ライン」ともいう。)単位の発光を行う。
次に、表示部70の表示状態の遷移について図12を用いて説明する。図12は、本実施の形態に係る表示部70の表示状態の遷移を示す模式図である。図12において、表示画面は、時点T1から時点T2、時点T2から時点T3の表示へと移行する。図12に示される第mフィールドの終わりに相当する時点T1においては第mフィールドの画面が表示されている。ここで、データ信号を各画素に書き込むための制御信号である書き込み信号を出力する書き込み用シフトレジスタ64は、表示部70の表示エリアの先頭を起点に画面の上から下へと走査するように書き込み信号を出力する。このため、第mフィールドの次のフィールドである第nフィールド(つまり、第m+1フィールド)の中間に相当する時点T2では、画面の上半分が第nフィールドの画面となり、下半分は第mフィールドの画面のままとなる。第nフィールドの終わりに相当する時点T3になると、表示エリアの下まで走査され、全画面第nフィールドの画面となる。
[2−2.動作例]
次に、本実施の形態に係る表示装置110aの動作例について比較例の表示装置の動作と比較しながら説明する。本実施の形態及び比較例に係る画面電力比とゲインとの関係は、実施の形態1と同様に、図5に示される関係となる。
このような比較例の電流制限回路及び本実施の形態に係る電流制限回路140を表示装置において用いる場合のガンマ特性について、図13及び図14を用いて説明する。図13及び図14は、それぞれ比較例の電流制限回路及び本実施の形態に係る電流制限回路140を用いる場合の表示装置110aのガンマ特性を示すグラフである。図13及び図14に示される実線及び破線がそれぞれ大面積映像表示及び小面積映像表示の場合のガンマ特性を示す。図13及び図14には、大面積映像表示の一例として、全画素において白色表示する場合のガンマ特性が示されており、小面積映像表示の一例として、10%の画素において、白色表示し、他の90%の画素において黒表示する場合のガンマ特性が示されている。図13及び図14のグラフの横軸は表示装置110aに入力される画素値(つまり、逆ガンマ補正される前の画素値)を示し、縦軸は各画素の輝度を示す。
図13に示されるように、比較例の電流制限回路においては、小面積映像表示の場合には、ガンマは1であることから、輝度が画素値の2.2乗に比例するガンマ特性が得られる。一方、大面積映像表示においては、画素値が小さい範囲では、輝度が画素値の2.2乗に比例するガンマ特性が得られるものの、画素値が上限値(255)に近い範囲で、輝度が一定となっている。このように、大面積映像表示の場合には、ガンマ特性が、輝度が画素値の2.2乗に比例するガンマ特性と大きく異なる。
本実施の形態に係る電流制限回路140では、ゲイン決定回路148によって決定されるゲインは、画面電力比が10%以下の場合には、1であり、画面電力比が10%より大きく、100%以下の場合には、画面電力比に対して単調に減少する。また、ゲインは、画面電力比が目標電力比以上、100%未満の場合には、目標電力比を画面電力比で除した値未満の値であり、画面電力比が100%の場合には、目標電力比である。言い換えると、本実施の形態に係るゲインは、画面電力比が10%より大きく、画面電力比が目標電力比未満の場合には、比較例のゲイン以下であり、画面電力比が目標電力比以上、100%未満の場合には、比較例のゲインより小さく、画面電力比が10%以下、及び、100%の場合には、比較例のゲインと同一である。
本実施の形態に係る電流制限回路140を用いる場合の表示装置110aのガンマ特性について図14を用いて説明する。
図14に示されるように、小面積映像表示の場合には、ゲインは1であることから、輝度が画素値の2.2乗に比例するガンマ特性が得られる。また、大面積映像表示においては、画素値が小さい範囲(89以下の範囲)では、輝度が画素値の2.2乗に比例するガンマ特性が得られ、画素値が上限値(255)に近い範囲(89より大きく255以下の範囲)でも、複数の画素の各々の画素値に対する輝度を示すグラフの傾きは、任意の画素値においてゼロより大きい。より詳しくは、本実施の形態に係る電流制限回路140によれば、画素値が上限値に近い範囲でも、画素値の2.2乗に比例する曲線に近い曲線で示されるガンマ特性が得られている。つまり、輝度を最大値で規格化した値Y及び画素値を最大値で規格化した値Xを用いると、画素値が89以下の範囲では、以下の式8が成り立つ。
Y=a1×Xb1 (式8)
また、画素値が89より大きい範囲では、以下の式9が成り立つ。
Y=a2×Xb2 (式9)
ここで、本実施の形態では、a1=1>a2=0.4>0であり、b1=2.2>b2≒1.325>0である。
以上のように、本実施の形態に係る電流制限回路140によれば、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性に近づけることができる。
また、本実施の形態に係る電流制限回路140では、ゲインが画面電力比が10%より大きい場合には、1未満である。これにより、画面電力比が10%より大きい範囲において、比較例の電流制限回路より、ゲインを緩やかに増大させることができる。このため、大面積映像表示におけるガンマ特性を小面積映像表示におけるガンマ特性により一層近づけることができる。
なお、本実施の形態の説明に係る電流制限回路140において、目標電力比を40%とする例を示したが、目標電力比は、40%に限定されず、0%より大きく、100%未満であればよい。
また、本実施の形態に係る電流制限回路140では、画面電力比が10%以下の場合に、ゲインが1であったが、10%との数値は、目標電力比未満の値である第1電力比の一例に過ぎない。言い換えると、第1電力比は、10%に限定されず、0%より大きく、目標電力比未満であればよい。
(その他の実施の形態)
以上、本開示に係る電流制限回路などについて、実施の形態に基づいて説明したが、本開示に係る電流制限回路などは、上記各実施の形態に限定されるものではない。各実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、各実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、各実施の形態に係る電流制限回路などを内蔵した各種機器も本開示に含まれる。
例えば、上記各実施の形態では、電流制限回路は表示装置に備えられているが、電流制限回路は、必ずしも表示装置に備えられなくてもよい。このような変形例について図15を用いて説明する。図15は、本変形例に係る電流制限回路140と表示装置210との関係を示すブロック図である。図15に示されるように、電流制限回路140は、GPU(Graphics Processing Unit)212に備えられる。GPU212は、画像処理用の演算装置であり、映像信号が入力されて、電流制限回路140によって処理された映像信号を出力する。GPU212は、表示装置210の外部に配置され、処理回路20によって処理された映像信号を表示装置210に出力する。GPU212は、例えば、図16に示されるようなPC(Personal Computer)804に備えられてもよい。PC804は、キーボード806及びマウス807などによって操作される。表示装置210は、図16に示されるモニタ805に備えられてもよい。モニタ805は、表示装置210を備え、PC804からの映像信号を表示する。また、GPU212は、図17に示されるようなハードディスクレコーダ808に備えられてもよい。
以上のように電流制限回路140が表示装置に備えられない場合にも、上記実施の形態に係る電流制限回路140と同様の効果が奏される。
また、上記各実施の形態に係る表示装置は、図18に示されるような薄型フラットTV802に内蔵されてもよい。この場合にも、上記各実施の形態と同様の効果が奏される。
また、上記各実施の形態では、説明を簡潔にするために、電流制限回路140に入力される画素値に、輝度が比例する例を示したが、電流制限回路に入力される画素値に輝度が必ずしも比例しなくてもよい。例えば、電流制限回路に入力される画素値の2.2乗に輝度が比例する場合にも、LUTに含まれるデータを変換することで上記各実施の形態に係る電流制限回路と同様の効果を奏する電流制限回路を実現できる。
また、上記実施の形態2では、輝度が画素値の2.2乗に比例する表示パネル160を用いたが、表示パネルはこれに限定されない。例えば、輝度が画素値の2.4乗以上2.6乗以下程度に比例する有機ELディスプレイパネルなどを用いてもよい。
また、上記実施の形態では、表示パネルが有する画素が、RGBの三色にそれぞれ対応する三つのサブ画素を含む構成を示したが、画素の構成はこれに限定されない。例えば、画素が、RGBWの四色にそれぞれ対応する四つのサブ画素を含んでもよい。
また、上記実施の形態では、映像信号は、RGB信号であったが、映像信号には、RGB信号以外の信号が含まれてもよい。つまり、映像信号は、RGB信号を含めばよい。
また、上記実施の形態においては、自発光素子として、プラズマディスプレイパネルの放電セル、及び、有機EL素子を用いる例を示したが、自発光素子はこれに限定されない。例えば、自発光素子として、無機EL素子などを用いてもよい。
本開示は、有機ELフラットパネルディスプレイに有用であり、特に、消費電力が大きくなる大画面のディスプレイにおいて用いるのに最適である。
43 加重平均回路
44 水平期間データ演算回路
45 画面データ記憶部
50 ゲイン乗算回路
60、160 表示パネル
62 書き込み処理部
64 書き込み用シフトレジスタ
68 ソースドライバ
70 表示部
81、82 TFT
84 コンデンサ
85r 自発光素子
110、110a、210 表示装置
140 電流制限回路
148 ゲイン決定回路
149 ルックアップテーブル(LUT)
151 逆ガンマ補正回路
152 ガンマ補正回路
212 GPU
802 薄型フラットTV
804 PC
805 モニタ
806 キーボード
807 マウス
808 ハードディスクレコーダ

Claims (8)

  1. 映像信号に基づいて映像を表示する表示パネルが有する複数の画素に供給される電流を制限することによって、前記複数の画素における消費電力値を制御目標電力値以下に制御する電流制限回路であって、
    前記複数の画素の各々は、自発光素子を含み、
    前記電流制限回路は、
    前記複数の画素の各々に対応する前記映像信号の画素値に基づいて前記消費電力値に係る画面電力値を算出し、前記画面電力値に基づいてゲインを決定するゲイン決定回路と、
    前記複数の画素の各々に対応する前記画素値に、前記ゲインを乗じるゲイン乗算回路とを備え、
    前記複数の画素の各々に前記画素値の上限値に対応する電流を供給した場合の前記画面電力値を定格電力値とし、前記定格電力値に対する前記画面電力値の比を画面電力比とし、
    前記定格電力値に対する前記制御目標電力値の比を目標電力比として、
    前記ゲイン決定回路によって決定される前記ゲインは、
    前記画面電力比が前記目標電力比未満の第1電力比以下の場合には、1であり、
    前記画面電力比が前記第1電力比より大きく、100%以下の場合には、前記画面電力比に対して単調に減少し、
    前記画面電力比が前記目標電力比以上、100%未満の場合には、前記目標電力比を前記画面電力比で除した値未満の値であり、
    前記画面電力比が100%の場合には、前記目標電力比である
    電流制限回路。
  2. 前記画素値が予め定められた第1の値以下の範囲では、前記画素値を最大値で規格化した値Xと、前記画素値に対応する前記複数の画素の各々の輝度を最大値で規格化した値Yとの間に、
    Y=a1×Xb1
    が成り立ち、前記画素値が所定の値より大きい範囲では、
    Y=a2×Xb2
    が成り立ち、
    さらに、a1>a2>0、かつ、b1>b2>0が成り立つ
    請求項1に記載の電流制限回路。
  3. 前記画面電力比が、予め定められた第2の値より大きい範囲の少なくとも一部において、前記ゲインGと、前記画面電力比Pとの間に
    G=a×Pb−1 (0<a<1、b<1)
    が成り立つ
    請求項1又は2に記載の電流制限回路。
  4. 前記ゲイン決定回路は、前記画面電力値に対応する値と前記ゲインに対応する値との関係を示すルックアップテーブルを有する
    請求項1〜3のいずれか1項に記載の電流制限回路。
  5. 前記ゲイン決定回路によって決定される前記ゲインは、
    前記画面電力比が前記第1電力比より大きい場合には、1未満である
    請求項1〜4のいずれか1項に記載の電流制限回路。
  6. 前記複数の画素の各々の前記画素値に対する輝度を示すグラフの傾きは、任意の前記画素値においてゼロより大きい
    請求項1〜5のいずれか1項に記載の電流制限回路。
  7. 請求項1〜6のいずれか1項に記載の電流制限回路と、
    前記表示パネルとを備える
    表示装置。
  8. 映像信号に基づいて映像を表示する表示パネルが有する複数の画素に供給される電流を制限することによって、前記複数の画素における消費電力値を制御目標電力値以下に制御する電流制限方法であって、
    前記複数の画素の各々は、自発光素子を含み、
    前記電流制限方法は、
    前記複数の画素の各々に対応する前記映像信号の画素値に基づいて前記消費電力値に係る画面電力値を算出する電力算出ステップと、
    前記画面電力値に基づいてゲインを決定するゲイン決定ステップと、
    前記複数の画素の各々に対応する前記画素値に、前記ゲインを乗じるゲイン乗算ステップとを含み、
    前記複数の画素の各々に前記画素値の上限値に対応する電流を供給した場合の前記画面電力値を定格電力値とし、前記定格電力値に対する前記画面電力値の比を画面電力比とし、
    前記定格電力値に対する前記制御目標電力値の比を目標電力比として、
    前記ゲイン決定ステップにおいて決定される前記ゲインは、
    前記画面電力比が前記目標電力比未満の第1電力比以下の場合には、1であり、
    前記画面電力比が前記第1電力比より大きく、100%以下の場合には、前記画面電力比に対して単調に減少し、
    前記画面電力比が前記目標電力比以上、100%未満の場合には、前記目標電力比を前記画面電力比で除した値未満の値であり、
    前記画面電力比が100%の場合には、前記目標電力比である
    電流制限方法。
JP2019186111A 2019-09-24 2019-10-09 電流制限回路、表示装置、及び電流制限方法 Active JP7386035B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019186111A JP7386035B2 (ja) 2019-10-09 2019-10-09 電流制限回路、表示装置、及び電流制限方法
US17/027,090 US11107403B2 (en) 2019-09-24 2020-09-21 Current limiting circuit, display device, and current limiting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019186111A JP7386035B2 (ja) 2019-10-09 2019-10-09 電流制限回路、表示装置、及び電流制限方法

Publications (2)

Publication Number Publication Date
JP2021060557A true JP2021060557A (ja) 2021-04-15
JP7386035B2 JP7386035B2 (ja) 2023-11-24

Family

ID=75380293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019186111A Active JP7386035B2 (ja) 2019-09-24 2019-10-09 電流制限回路、表示装置、及び電流制限方法

Country Status (1)

Country Link
JP (1) JP7386035B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311935A (ja) 2001-04-17 2002-10-25 Matsushita Electric Ind Co Ltd 映像表示電力制御装置および制御方法
JP2003255901A (ja) 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 有機elディスプレイの輝度制御方法および輝度制御回路
JP2006030264A (ja) 2004-07-12 2006-02-02 Canon Inc 画像表示装置及び画像表示方法
JP2007156045A (ja) 2005-12-05 2007-06-21 Sony Corp 自発光表示装置、消費電力検出装置及びプログラム
JP5321032B2 (ja) 2008-12-11 2013-10-23 ソニー株式会社 表示装置、輝度調整装置、輝度調整方法及びプログラム
JP6019341B2 (ja) 2012-03-23 2016-11-02 株式会社Joled 表示装置、集積回路及び制御方法
KR20160123452A (ko) 2015-04-15 2016-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
JP7386035B2 (ja) 2023-11-24

Similar Documents

Publication Publication Date Title
KR101479993B1 (ko) 4색 표시 장치 및 그 신호 변환 방법
KR102139693B1 (ko) 휘도 제어 방법, 휘도 제어 유닛 및 이를 구비하는 유기 발광 표시 장치
US11107403B2 (en) Current limiting circuit, display device, and current limiting method
JP7054577B2 (ja) 表示ドライバ、表示装置及びムラ補正方法
US10360828B2 (en) Application processor and display device including the same
KR102505640B1 (ko) 표시 장치 및 이의 피크 휘도 제어 방법
KR102251686B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US9275571B2 (en) Method and system to quickly fade the luminance of an OLED display
US20200118499A1 (en) Display driving method, display driving device, data driving circuit and display device
US11100859B2 (en) Processing circuit, display device, and processing method for reducing current during luminance change
KR20160110816A (ko) 데이터 보정 장치 및 이를 포함하는 표시 장치
KR20200128283A (ko) 표시 장치 및 이의 구동 방법
TWI405158B (zh) 可提高影像亮度並減少畫面失真之驅動方法及相關顯示裝置
WO2021235415A1 (ja) 表示装置、及び、電流制限方法
JP2023108808A (ja) 電流制限回路、表示装置、及び、電流制限方法
JP2021113970A (ja) 表示装置の輝度制御のための装置及び方法
CN115064118B (zh) 显示面板的驱动方法、驱动装置及显示装置
US10431165B2 (en) Display apparatus and method of driving the same
JP7386035B2 (ja) 電流制限回路、表示装置、及び電流制限方法
KR20200040325A (ko) 표시 장치 및 이의 구동 방법
JP2023079069A (ja) 電流制限回路、表示装置、及び、電流制限方法
JP7305179B2 (ja) 電流制限回路、表示装置、及び電流制限方法
KR102185118B1 (ko) 유기발광표시장치 및 이의 동작방법
KR102237138B1 (ko) 표시장치와 그 휘도 제어 방법
JP2007094274A (ja) 電気光学装置、画像処理装置、画像処理方法および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230804

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231113

R150 Certificate of patent or registration of utility model

Ref document number: 7386035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150