JP2021057032A5 - - Google Patents

Download PDF

Info

Publication number
JP2021057032A5
JP2021057032A5 JP2020152661A JP2020152661A JP2021057032A5 JP 2021057032 A5 JP2021057032 A5 JP 2021057032A5 JP 2020152661 A JP2020152661 A JP 2020152661A JP 2020152661 A JP2020152661 A JP 2020152661A JP 2021057032 A5 JP2021057032 A5 JP 2021057032A5
Authority
JP
Japan
Prior art keywords
input
pid
tuning
loop
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020152661A
Other languages
English (en)
Other versions
JP2021057032A (ja
Filing date
Publication date
Priority claimed from US16/577,718 external-priority patent/US11467543B2/en
Application filed filed Critical
Publication of JP2021057032A publication Critical patent/JP2021057032A/ja
Publication of JP2021057032A5 publication Critical patent/JP2021057032A5/ja
Pending legal-status Critical Current

Links

Claims (46)

  1. 比例-積分-微分(PID)プロセスコントローラが入力/出力ネットワークを介してプロセスに接続されている場合にプロセスを制御するために使用する前記PIDプロセスコントローラを調整する方法であって、前記PIDプロセスコントローラ、前記入力/出力ネットワーク、およびプロセスがプロセスループを形成し、前記方法は、
    前記PIDプロセスコントローラの実行率を判定することを含む、前記PIDプロセスコントローラの1つ以上の特性を判定することと、
    前記プロセスの1つ以上の時定数と前記プセロスの1つ以上のプロセス不感時間を判定することを含む、前記プロセスの1つ以上の特性を判定することと、
    少なくとも1つ以上の入力/出力デバイス走査レート、前記プロセスループの前記入力/出力ネットワーク内の前記1つ以上のデバイスに関連付けられた1つ以上の入力/出力時定数、および前記入力/出力ネットワーク内の前記1つ以上のデバイスに関連付けられた1つ以上の入力/出力不感時間の少なくとも1つを判定することを含む、前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定することと、
    前記推定プロセスの1次および2次時定数を前記1つ以上のプロセス時定数および前記1つ以上の入力/出力時定数の関数として判定することと、前記推定プロセスの前記不感時間を、前記プロセスの前記1つ以上の不感時間、前記1つ以上のプロセス時定数、前記1つ以上の入力/出力時定数、前記1つ以上の入力/出力デバイス走査レート、前記PIDプロセスコントローラの前記実行率、および前記1つ以上の入力/出力不感時間の関数として判定することとを含む、2次プラス不感時間推定プロセスとして前記プロセス制御ループを推定することと、
    前記推定プロセス時定数および前記推定プロセス不感時間からPIDプロセスコントローラ調整係数の集合を判定することと、
    前記判定されたPIDプロセスコントローラ調整係数の集合を使用して前記PIDコントローラを調整することと、を含む、方法。
  2. 前記PIDプロセスコントローラ調整係数は、コントローラゲイン、リセット時定数、およびレート時定数を含む、請求項1に記載のPIDプロセスコントローラを調整する方法。
  3. 前記推定プロセス時定数および前記推定プロセス不感時間から前記PIDプロセスコントローラ調整係数の集合を判定することは、ラムダ調整方法を使用することを含む、請求項1または請求項2に記載のPIDプロセスコントローラを調整する方法。
  4. ラムダ調整方法を使用することは、ユーザが前記ラムダ調整方法でラムダの値を選択することを可能にすることを含む、請求項3に記載のPIDプロセスコントローラを調整する方法。
  5. ラムダ調整方法を使用することは、前記ラムダ調整方法で前記ラムダの値を自動的に選択することを含む、請求項3または請求項4に記載のPIDプロセスコントローラを調整する方法。
  6. ラムダ調整方法を使用することは、前記ラムダ調整方法における前記ラムダの値を、係数に前記リセット時定数調整係数の最大値および前記推定プロセス不感時間を乗じたものとして使用することを含む、請求項3から請求項5のいずれかに記載のPIDプロセスコントローラを調整する方法。
  7. 前記係数は3である、請求項6に記載のPIDプロセスコントローラを調整する方法。
  8. 前記PIDプロセスコントローラの1つ以上の特性を判定することは、ユーザが前記PIDプロセスコントローラの前記1つ以上の特性を入力することを可能にすることを含む、請求項1から請求項7のいずれかに記載のPIDプロセスコントローラを調整する方法。
  9. 前記PIDプロセスコントローラの1つ以上の特性を判定することは、構成データベースから前記PIDプロセスコントローラの前記1つ以上の特性を取得することを含む、請求項1から請求項8のいずれかに記載のPIDプロセスコントローラを調整する方法。
  10. 前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定することは、ユーザが、前記入力/出力ネットワーク内の前記1つ以上のデバイスの前記1つ以上の特性を入力することを可能にすることを含む、請求項1から請求項9のいずれかに記載のPIDプロセスコントローラを調整する方法。
  11. 前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定することは、構成データベースから前記入力/出力ネットワーク内の前記1つ以上のデバイスの前記1つ以上の特性を判定することを含む、請求項1から請求項10のいずれかに記載のPIDプロセスコントローラを調整する方法。
  12. 前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定することは、前記入力/出力ネットワーク内の前記1つ以上のデバイスからの前記入力/出力ネットワーク内の前記1つ以上のデバイスの前記1つ以上の特性を判定することを含む、請求項1から請求項11のいずれかに記載のPIDプロセスコントローラを調整する方法。
  13. 前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定することは、前記プロセスループの前記入力/出力ネットワーク内の前記1つ以上のデバイス内で1つ以上のフィルタに関連付けられた1つ以上の入力/出力時定数を判定することを含む、請求項1から請求項12のいずれかに記載のPIDプロセスコントローラを調整する方法。
  14. 前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定することは、前記プロセスループの前記入力/出力ネットワーク内の1つ以上のアクチュエータに関連付けられた1つ以上の入力/出力時定数を判定することを含む、請求項1から請求項13のいずれかに記載のPIDプロセスコントローラを調整する方法。
  15. 前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定することは、前記プロセスループの前記入力/出力ネットワーク内の1つ以上のバルブに関連付けられた1つ以上の入力/出力時定数を判定することを含む、請求項1から請求項14のいずれかに記載のPIDプロセスコントローラを調整する方方法。
  16. 前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定することは、前記プロセスループの前記入力/出力ネットワーク内の1つ以上のアクチュエータに関連付けられた1つ以上の入力/出力不感時間を判定することを含む、請求項1から請求項15のいずれかに記載のPIDプロセスコントローラを調整する方法。
  17. 前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定することは、前記プロセスループの前記入力/出力ネットワーク内の1つ以上の通信ネットワークに関連付けられた1つ以上の入力/出力不感時間を判定することを含む、請求項1から請求項16のいずれかに記載のPIDプロセスコントローラを調整する方法。
  18. 前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定することは、前記プロセスループの前記入力/出力ネットワーク内の1つ以上の入力/出力マーシャリングデバイスに関連付けられた1つ以上の入力/出力不感時間を判定することを含む、請求項1から請求項17のいずれかに記載のPIDプロセスコントローラを調整する方法。
  19. 前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定することは、前記プロセスループの前記入力/出力ネットワーク内の1つ以上のフィルタに関連付けられた1つ以上の入力/出力不感時間を判定することを含む、請求項1から請求項18のいずれかに記載のPIDプロセスコントローラを調整する方法。
  20. 前記PID調整パラメータを使用して前記プロセスループ内の前記PIDコントローラの動作をモデル化して、前記プロセスループの1つ以上のプロセス制御特性を判定し、前記1つ以上のプロセス制御特性をユーザに提供することをさらに含む、請求項1から請求項19のいずれかに記載のPIDプロセスコントローラを調整する方法。
  21. ユーザが、前記プロセスループの前記入力/出力ネットワーク内の1つ以上の前記デバイスを変更して、前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の前記特性を変更して変更されたプロセスループを形成することを可能にすることと、前記変更されたプロセスループを2次プラス不感時間推定プロセスとして推定することと、前記変更されたプロセスループに対して新しいPIDプロセスコントローラ調整係数のセットを判定することと、前記新しいPID調整パラメータを使用して前記変更されたプロセスループの前記PIDプロセスコントローラの動作をモデル化して前記新しいプロセスループの1つ以上の新しいプロセス制御特性を判定することと、ユーザに前記1つ以上の新しいプロセス制御特性を提供することと、をさらに含む、請求項20に記載のPIDプロセスコントローラを調整する方法。
  22. 比例-積分-微分(PID)プロセスコントローラが入力/出力ネットワークを介してプロセスに接続されている場合に、前記プロセスを制御するために使用する前記PIDプロセスコントローラを調整するためのシステムであって、前記PIDプロセスコントローラ、前記入力/出力ネットワークおよび前記プロセスがプロセスループを形成し、
    前記PIDプロセスコントローラの実行率を含む、前記プロセスコントローラの1つ以上の特性を、コンピュータプロセッサを介して判定する第1の構成要素と、
    前記プロセスの1つ以上の時定数と前記プロセスの1つ以上の不感時間を判定することを含む、前記プロセスの1つ以上の特性を、コンピュータプロセッサを介して判定する第2の構成要素と、
    コンピュータプロセッサを介して、1つ以上の入力/出力デバイス走査レート、1つ以上の入力/出力時定数、および前記プロセスループの前記入力/出力ネットワーク内の前記1つ以上のデバイスに関連付けられた1つ以上の入力/出力不感時間のうちの少なくとも1つを判定することを含む、前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定する第3の構成要素と、
    コンピュータプロセッサを介して、前記1つ以上のプロセス時定数と前記1つ以上の入力/出力時定数の関数として、前記推定プロセスループの1次および2次の時定数を判定することと、前記1つ以上のプロセス時定数、前記1つ以上の入力/出力時定数、前記1つ以上の入力/出力デバイスの走査レート、前記PIDプロセスコントローラの前記実行率、前記1つ以上の入力/出力不感時間、および前記1つ以上のプロセス不感時間との関数として、前記推定プロセスループの不感時間を判定することと、によって、前記プロセスループの推定値を計算する第4の構成要素と、
    コンピュータプロセッサを介して、前記推定プロセスループの時定数、および前記推定プロセスループの不感時間からPIDプロセスコントローラ調整係数の集合を判定する第5の構成要素と、
    プロセスの動作中に、前記PIDコントローラによって使用される、前記PIDプロセスコントローラ調整係数の集合を前記PIDコントローラに提供する第6の構成要素と、を含むシステム。
  23. 前記第5の構成要素は、前記PIDプロセスコントローラ調整係数を、コントローラゲイン、リセット時定数、およびレート時定数として判定する、請求項22に記載のPIDプロセスコントローラを調整するためのシステム。
  24. 前記第5の構成要素は、ラムダ調整方法を使用して、前記推定プロセス時定数、および前記推定プロセス不感時間から、前記PIDプロセスコントローラ調整係数のセットを判定する、請求項22または請求項23に記載のPIDプロセスコントローラを調整するためのシステム。
  25. 前記第5の構成要素は、ユーザが、前記ラムダ調整方法において、前記ラムダの値を選択することを可能にする、請求項24に記載のPIDプロセスコントローラを調整するためのシステム。
  26. 前記第5の構成要素は、前記ラムダ調整方法において、ラムダのプリセット値を使用する、請求項24または請求項25に記載のPIDプロセスコントローラを調整するためのシステム。
  27. 前記第5の構成要素は、前記ラムダ調整方法において、ラムダの値を、係数に前記リセット時定数調整係数の前記最大値および前記推定プロセスループ不感時間を乗じたものとして使用する、請求項24から請求項26のいずれかに記載のPIDプロセスコントローラを調整するためのシステム。
  28. 前記第1の構成要素は、ユーザが前記PIDプロセスコントローラの1つ以上の特性を入力することを可能にすることによって、前記PIDプロセスコントローラの前記1つ以上の特性を判定する、請求項22から請求項27のいずれかに記載のPIDプロセスコントローラを調整するためのシステム。
  29. 前記第3の構成要素は、ユーザが前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を入力することを可能にすることによって、前記プロセスループの前記入力/出力ネットワーク内の前記1つ以上のデバイスの前記1つ以上の特性を判定する、請求項22から請求項28のいずれかに記載のPIDプロセスコントローラを調整するためのシステム。
  30. 前記第3の構成要素は、構成データベースから、前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定する、請求項22から請求項29のいずれかに記載のPIDプロセスコントローラを調整するためのシステム。
  31. 前記第3の構成要素は、前記入力/出力ネットワーク内の前記1つ以上のデバイスから、前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの1つ以上の特性を判定する、請求項22から請求項30のいずれかに記載のPIDプロセスコントローラを調整するためのシステム。
  32. 前記PIDプロセスコントローラ調整パラメータを使用して前記プロセスループ内の前記PIDコントローラの前記動作をモデル化して前記プロセスループの1つ以上のプロセス制御特性を判定し、前記1つ以上のプロセスコントロール特性をユーザに提供する第7の構成要素をさらに含む、請求項22から請求項31のいずれかに記載のPIDプロセスコントローラを調整するためのシステム。
  33. 前記第3の構成要素は、ユーザが、前記プロセスループの前記入力/出力ネットワーク内の前記デバイスの1つ以上を変更して、前記プロセスループの前記入力/出力ネットワーク内の1つ以上のデバイスの前記特性の1つ以上を変更して、変更されたプロセスループを形成することを可能にし、前記第4の構成要素は、前記変更されたプロセスループを2次プラス不感時間推定プロセスとして推定し、前記第5の構成要素は、前記変更されたプロセスループ用の新しいPIDプロセスコントローラ調整係数のセットを判定し、前記第7の構成要素は、前記新しいPID調整パラメータを使用して前記変更されたプロセスループ内の前記PIDプロセスコントローラの前記動作をモデル化して、前記新しいプロセスループの1つ以上の新しいプロセス制御特性を判定し、ユーザに前記1つ以上の新しいプロセス制御特性を提供する、請求項32に記載のPIDプロセスコントローラを調整するためのシステム。
  34. 前記第3の構成要素は、前記プロセスループの前記入力/出力ネットワーク内の前記1つ以上のデバイス内で使用される1つ以上のフィルタに関連付けられた1つ以上の入力/出力時定数を判定することによって、前記プロセスループの前記入力/出力ネットワーク内の前記1つ以上のデバイスの前記1つ以上の特性を判定する、請求項22から請求項33のいずれかに記載のPIDプロセスコントローラを調整するためのシステ
  35. プロセス制御ループを使用してプロセスの一部分を制御するためのプロセス制御システムであって、
    比例-積分-微分(PID)プロセスコントローラと、
    前記PIDプロセスコントローラと前記プロセスの間に接続され、1つ以上のプロセス変数を測定し、前記測定されたプロセス変数を前記PIDプロセスコントローラに通信し、前記PIDプロセスコントローラからの1つ以上の制御信号を前記プロセス内の制御対象デバイスに送信する、複数の入力/出力通信デバイスと、
    プロセスコントローラチューナであって、
    プロセッサと、
    メモリに格納され、前記プロセッサで実行されて、
    (1)前記プロセス制御ループを、
    (a)前記推定プロセス制御ループの1次および2次時定数を、前記プロセスの前記動作に関連付けられた1つ以上のプロセス時定数および前記入力/出力通信デバイスの1つ以上の前記動作に関連付けられた1つ以上の入力/出力時定数の関数として判定することと、
    (b)前記推定プロセス制御ループの前記不感時間を前記1つ以上のプロセス時定数と、前記1つ以上の入力/出力時定数と、1つ以上の入力/出力デバイス走査レートと、前記PIDプロセスコントローラの前記実行レートと、1つ以上のプロセス不感時間と、前記入力/出力デバイスの1つ以上に関連付けられた1つ以上の入力/出力デバイス不感時間の関数として判定することと、によって、2次プラス不感時間プロセスとして推定し、
    (2)前記第1および第2の推定プロセス制御ループ時定数および前記推定プロセス制御ループ不感時間からPIDプロセスコントローラ調整係数のセットを判定するように適合されたプロセスコントローラ調整ルーチンと、を含む、プロセスコントローラチューナと、を備えるプロセス制御システム。
  36. 前記プロセスコントローラ調整ルーチンが、コントローラゲイン、リセット時定数、およびレート時定数として前記コントローラ調整係数を判定する、請求項35に記載のプロセス制御システム。
  37. 前記プロセスコントローラ調整ルーチンが、ラムダ調整方法を使用して、前記第1および第2の推定プロセス制御ループ時定数および前記推定プロセス制御ループ不感時間から前記PIDプロセスコントローラ調整係数のセットを判定する、請求項35または請求項36に記載のプロセス制御システム。
  38. 前記プロセスコントローラ調整ルーチンは、ユーザが前記ラムダ調整方法において、前記ラムダの値を選択することを可能にする、請求項37に記載のプロセス制御システム。
  39. 前記プロセスコントローラ調整ルーチンは、前記ラムダ調整方法においてラムダのプリセット値を使用する、請求項37または請求項38に記載のプロセス制御システム。
  40. 前記プロセスコントローラ調整ルーチンは、前記ラムダ調整方法における前記ラムダの値を、係数に、リセット時定数調整係数の前記最大値および前記推定プロセス制御ループ不感時間を乗じて計算する、請求項37から請求項39のいずれかに記載のプロセス制御システム。
  41. 前記プロセスコントローラ調整ルーチンは、前記入力/出力デバイスの1つ以上の前記動作に関連付けられた前記1つ以上の入力/出力時定数の少なくとも1つを、前記1つ以上の入力/出力デバイスのうちの1つ内のフィルタの前記特性に基づいて判定する、請求項35から請求項40のいずれかに記載のプロセス制御システム。
  42. 前記プロセスコントローラ調整ルーチンは、前記入力/出力デバイスの1つ以上の前記動作に関連付けられた前記1つ以上の入力/出力時定数の少なくとも1つを、前記1つ以上の入力/出力デバイスの1つ内のアナログデジタル変換機の前記特性に基づいて判定する、請求項35から請求項41のいずれかに記載のプロセス制御システム。
  43. 前記プロセスコントローラ調整ルーチンは、前記入力/出力デバイスの1つ以上の前記動作に関連付けられた、前記1つ以上の入力/出力走査レートの少なくとも1つを、前記プロセス制御ループ内の測定デバイスのサンプリングレートに基づいて判定する、請求項35から請求項42のいずれかに記載のプロセス制御システム。
  44. 前記プロセスコントローラ調整ルーチンは、前記入力/出力デバイスの1つ以上の前記動作に関連付けられた前記1つ以上の入力/出力走査レートの少なくとも1つを、前記プロセス制御ループ内の入力/出力信号マーシャリングデバイスの更新レートに基づいて判定する、請求項35から請求項43のいずれかに記載のプロセス制御システム。
  45. 前記プロセスコントローラ調整ルーチンが、前記PIDプロセスコントローラ調整パラメータを使用して、前記プロセス制御ループ内の前記PIDプロセスコントローラの前記動作をさらにモデル化して、前記プロセス制御ループの1つ以上のプロセス制御特性を判定し、ユーザに前記1つ以上のプロセス制御特性を提供する請求項35から請求項44のいずれかに記載のプロセス制御システム。
  46. 前記プロセスコントローラ調整ルーチンは、さらに、ユーザが、前記プロセス制御ループの前記入力/出力通信デバイスの1つ以上を変更して、前記入力/出力通信デバイスの1つ以上の前記特性の1つ以上を変更して、変更されたプロセス制御ループを形成することを可能にし、前記変更されたプロセス制御ループを2次プラス不感時間推定プロセスとして推定し、前記変更されたプロセス制御ループ用の新しいPIDプロセスコントローラ調整係数のセットを判定し、前記新しいPID調整パラメータを使用して前記変更されたプロセス制御ループの中の前記PIDプロセスコントローラの前記動作をモデル化して前記新しいプロセス制御ループの1つ以上の新しいプロセス制御特性を判定し、ユーザに前記1つ以上の新しいプロセス制御特性を提供する、請求項35から請求項45のいずれかに記載のプロセス制御システム。
JP2020152661A 2019-09-20 2020-09-11 プロセス近似とラムダ調整を有するプロセスコントローラの設計 Pending JP2021057032A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/577,718 2019-09-20
US16/577,718 US11467543B2 (en) 2019-09-20 2019-09-20 Process controller design with process approximation and lambda tuning

Publications (2)

Publication Number Publication Date
JP2021057032A JP2021057032A (ja) 2021-04-08
JP2021057032A5 true JP2021057032A5 (ja) 2023-06-01

Family

ID=72841325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020152661A Pending JP2021057032A (ja) 2019-09-20 2020-09-11 プロセス近似とラムダ調整を有するプロセスコントローラの設計

Country Status (5)

Country Link
US (1) US11467543B2 (ja)
JP (1) JP2021057032A (ja)
CN (1) CN112540532A (ja)
DE (1) DE102020124499A1 (ja)
GB (1) GB2590762A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113296396B (zh) * 2021-05-26 2022-06-03 广东电网有限责任公司 一种高频噪声功率增益的自动跟踪系统及方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2353608B (en) 1999-08-23 2003-10-08 Fisher Rosemount Systems Inc Control loop auto-tuner with nonlinear tuning rules estimators
US8280533B2 (en) * 2000-06-20 2012-10-02 Fisher-Rosemount Systems, Inc. Continuously scheduled model parameter based adaptive controller
US8509926B2 (en) * 2005-12-05 2013-08-13 Fisher-Rosemount Systems, Inc. Self-diagnostic process control loop for a process plant
SE529454C2 (sv) * 2005-12-30 2007-08-14 Abb Ab Förfarande och anordning för trimning och styrning
DE112009005510A5 (de) * 2008-01-31 2013-06-20 Fisher-Rosemount Systems, Inc. Robuster adaptiver modellprädiktiver Regler mit Abstimmung zum Ausgleich einer Modellfehlanpassung
US8788069B2 (en) * 2011-09-27 2014-07-22 Fisher-Rosemount Systems, Inc. Method and apparatus for eliminating aliasing
JP5858533B2 (ja) * 2012-03-31 2016-02-10 国立大学法人 長崎大学 制御装置および電力変換回路の制御装置
US9405286B2 (en) * 2013-03-01 2016-08-02 Fisher-Rosemount Systems, Inc. Use of predictors in process control systems with wireless or intermittent process measurements
US9436174B2 (en) 2013-03-01 2016-09-06 Fisher-Rosemount Systems, Inc. Kalman filters in process control systems
JP7206581B2 (ja) 2015-10-12 2023-01-18 フィッシャー-ローズマウント システムズ,インコーポレイテッド 非周期的に更新されるコントローラにおける速度に基づく制御、プロセスを制御する方法、プロセスコントローラ
DE102016011865A1 (de) 2016-10-01 2018-04-05 Khd Humboldt Wedag Gmbh Regelvorrichtung mit Einstellbarkeit des Regelverhaltens
US10915073B2 (en) * 2017-12-15 2021-02-09 Exxonmobil Research And Engineering Company Adaptive PID controller tuning via deep reinforcement learning

Similar Documents

Publication Publication Date Title
Gao Scaling and bandwidth-parameterization based controller tuning
JP4993820B2 (ja) プロセス制御システムにおける適応推定モデル
JP2882586B2 (ja) 適応制御装置
Oliveira et al. Generalized model reference adaptive control by means of global HOSM differentiators
JP2021057032A5 (ja)
Oliveira et al. Multiparameter extremum seeking with output delays
JP2003195905A (ja) 制御装置および温度調節器
JPH0534682B2 (ja)
JP2954660B2 (ja) モデル予測制御装置
Halder et al. Transformation of LQR weights for discretization invariant performance of PI/PID dominant pole placement controllers
JP2014191736A (ja) 制御パラメータ決定装置、方法、及びプログラム、並びに、制御器及び最適化制御システム
CN106950835B (zh) 简洁鲁棒二自由度比例积分控制方法
Alkhafaji et al. A novel PID robotic for speed controller using optimization based tune technique
JPH0651805A (ja) プラントの適応制御方法およびそれを実現する装置
Yucelen et al. Self-tuning PID controller using Ziegler-Nichols method for programmable logic controllers
Bansal Tuning of PID controllers using simulink
DOĞRUER et al. PID controller design for a fractional order system using bode’s ideal transfer function
JP7207473B1 (ja) 情報処理装置
JPH0934503A (ja) Pidコントローラの調整法
JP7207474B1 (ja) 情報処理装置
Hokayem et al. Networked control systems: a sampled-data approach
Donkers et al. Output-based controller synthesis for networked control systems with periodic protocols and time-varying transmission intervals and delays
Samsonov et al. Optimization of filtering properties of the control system with the Smith predictor
Das et al. Transformation of LQR weights for Discretization Invariant Performance of PI/PID Dominant Pole Placement Controllers
JP3774376B2 (ja) 制御系の限界ゲインや伝達関数の同定方法およびその装置