JP2021040111A - 静電チャック - Google Patents

静電チャック Download PDF

Info

Publication number
JP2021040111A
JP2021040111A JP2019162315A JP2019162315A JP2021040111A JP 2021040111 A JP2021040111 A JP 2021040111A JP 2019162315 A JP2019162315 A JP 2019162315A JP 2019162315 A JP2019162315 A JP 2019162315A JP 2021040111 A JP2021040111 A JP 2021040111A
Authority
JP
Japan
Prior art keywords
electrode layer
axis direction
distance
main surface
electrostatic chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019162315A
Other languages
English (en)
Other versions
JP7400276B2 (ja
Inventor
大 籾山
Dai Momiyama
大 籾山
鈴木　実
Minoru Suzuki
実 鈴木
佐々木　均
Hitoshi Sasaki
均 佐々木
重住　司
Tsukasa Shigesumi
司 重住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Priority to JP2019162315A priority Critical patent/JP7400276B2/ja
Priority to US17/009,365 priority patent/US11302559B2/en
Publication of JP2021040111A publication Critical patent/JP2021040111A/ja
Application granted granted Critical
Publication of JP7400276B2 publication Critical patent/JP7400276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Abstract

【課題】第１電極層におけるプラズマ密度の面内均一性を高めるとともに、第１電極層において電界集中による絶縁破壊が生じることを抑制できる静電チャックを提供する。【解決手段】第１、第２主面を有するセラミック誘電体基板と、ベースプレートと、セラミック誘電体基板の内部に設けられる第１、第２電極層と、を備え、第１電極層は第１主面と第２主面との間に設けられ、第２主面側から給電され、第２電極層は第１電極層と第１主面との間に設けられ、第１電極層は中央側に位置する第１部分と外周側に位置する第２部分とを有し、第１部分は第１、第２面を有し、第２部分は第３、第４面を有し、第３面は第１面と第２電極層との間に位置し、第４面と第１主面との間の距離は一定であり、第２部分の端部における第３面と第４面との間の距離は、第２部分の中央部における第３面と第４面との間の距離よりも小さいことを特徴とする静電チャック。【選択図】図１

Description

本発明の態様は、一般的に、静電チャックに関する。
エッチング、ＣＶＤ（Chemical Vapor Deposition）、スパッタリング、イオン注入、アッシングなどを行うプラズマ処理チャンバ内では、半導体ウェーハやガラス基板などの処理対象物を吸着保持する手段として、静電チャックが用いられている。静電チャックは、内蔵する電極に静電吸着用電力を印加し、シリコンウェーハ等の基板を静電力によって吸着するものである。
プラズマ処理を行う際には、例えば、チャンバ内の上部に設けられた上部電極と、上部電極よりも下方に設けられた下部電極と、にＲＦ（Radio Frequency）電源（高周波電源）から電圧を印加し、プラズマを発生させる。
従来の静電チャックでは、静電チャックの下部に設けられるベースプレートを下部電極としてプラズマを発生させていた。しかし、適切な周波数を選択してプラズマ密度のウェーハ面内分布の更なる制御が求められる状況では、このような構成でのプラズマ制御には限界がある。
そこで、近年、ベースプレートの上に設けられる誘電体層にプラズマ発生用の下部電極を内蔵させて、プラズマ制御性を高める試みがなされている。しかし、誘電体層に下部電極を内蔵させるだけでは、プラズマ密度の面内均一性を十分に得ることができない場合があるという問題がある。また、誘電体層に内蔵させた下部電極の端部において電界集中が生じ、絶縁破壊が発生する場合があるという問題がある。
特開２００９−１８８３４２号公報 特開２０１１−１１９６５４号公報
本発明は、かかる課題の認識に基づいてなされたものであり、第１電極層におけるプラズマ密度の面内均一性を高めるとともに、第１電極層において電界集中による絶縁破壊が生じることを抑制できる静電チャックを提供することを目的とする。
第１の発明は、吸着の対象物が載置される第１主面と、前記第１主面とは反対側の第２主面と、を有するセラミック誘電体基板と、前記セラミック誘電体基板を支持するベースプレートと、前記セラミック誘電体基板の内部に設けられ、高周波電源と接続される少なくとも１つの第１電極層と、前記セラミック誘電体基板の内部に設けられ、吸着用電源と接続される少なくとも１つの第２電極層と、を備え、前記第１電極層は、前記ベースプレートから前記セラミック誘電体基板に向かうＺ軸方向において、前記第１主面と前記第２主面との間に設けられ、前記第２主面側から給電され、前記第２電極層は、前記Ｚ軸方向において、前記第１電極層と前記第１主面との間に設けられる静電チャックにおいて、前記第１電極層は、前記Ｚ軸方向に垂直な平面に投影したときに中央側に位置する第１部分と、前記Ｚ軸方向に垂直な平面に投影したときに前記第１部分よりも外周側に位置する第２部分と、を有し、前記第１部分は、前記第１主面側の第１面と、前記第１面とは反対側の第２面と、を有し、前記第２部分は、前記第１主面側の第３面と、前記第３面とは反対側の第４面と、を有し、前記第３面は、前記Ｚ軸方向において、前記第１面と前記第２電極層との間に位置し、前記第４面と前記第１主面との間の前記Ｚ軸方向に沿う距離は一定であり、前記第２部分の端部における前記第３面と前記第４面との間の前記Ｚ軸方向に沿う距離は、前記第２部分の中央部における前記第３面と前記第４面との間の前記Ｚ軸方向に沿う距離よりも小さいことを特徴とする静電チャックである。
高周波電流を印加すると、電極の中央付近で電界強度が強くなる一方、電極の外周部分では電界強度が弱くなることが知られている。この静電チャックによれば、Ｚ軸方向に垂直な平面に投影したときに中央側に位置する第１部分と、Ｚ軸方向に垂直な平面に投影したときに第１部分よりも外周側に位置する第２部分と、を有する第１電極層を設けている。また、第２部分の第１主面側の面（第３面）が、Ｚ軸方向において、第１部分の第１主面側の面（第１面）と第２電極層との間に位置するようにしている。これにより、第１電極層の中央側に位置する第１部分の第１面と上部電極との間の距離を、第１電極層の外周側に位置する第２部分の第３面と上部電極との間の距離よりも大きくすることができ、第１電極層の外周部分（第２部分）に比べて電界強度が強くなりやすい第１電極層の中央付近（第１部分）の電界強度を弱くすることができる。したがって、プラズマ制御性を高め、第１電極層におけるプラズマ密度の面内均一性を高めることができる。
また、本発明者らは、このとき、第２部分の端部において電界集中が生じ絶縁破壊が生じる恐れがあることを見出した。この静電チャックによれば、第４面と第１主面との間のＺ軸方向に沿う距離を一定にし、かつ、第２部分の端部における第３面と第４面との間のＺ軸方向に沿う距離を第２部分の中央部における第３面と第４面との間のＺ軸方向に沿う距離よりも小さくすることで、第２部分の端部において電界集中が生じることを抑制できる。これにより、第２部分の端部において、電界集中による絶縁破壊が生じることを抑制できる。
第２の発明は、第１の発明において、前記第２面と前記第１主面との間の前記Ｚ軸方向に沿う距離は一定であり、前記第１部分の端部における前記第１面と前記第２面との間の前記Ｚ軸方向に沿う距離は、前記第１部分の中央部における前記第１面と前記第２面との間の前記Ｚ軸方向に沿う距離よりも小さいことを特徴とする静電チャックである。
この静電チャックによれば、第２面と第１主面との間のＺ軸方向に沿う距離を一定にし、かつ、第１部分の端部における第１面と第２面との間のＺ軸方向に沿う距離を第１部分の中央部における第１面と第２面との間のＺ軸方向に沿う距離よりも小さくすることで、第１部分の端部において電界集中が生じることを抑制できる。これにより、第１部分の端部において、電界集中による絶縁破壊が生じることをさらに抑制できる。
第３の発明は、第１の発明において、前記第１面と前記第１主面との間の前記Ｚ軸方向に沿う距離は一定であり、前記第１部分の端部における前記第１面と前記第２面との間の前記Ｚ軸方向に沿う距離は、前記第１部分の中央部における前記第１面と前記第２面との間の前記Ｚ軸方向に沿う距離よりも小さいことを特徴とする静電チャックである。
この静電チャックによれば、第１面と第１主面との間のＺ軸方向に沿う距離を一定にし、かつ、第１部分の端部における第１面と第２面との間のＺ軸方向に沿う距離を第１部分の中央部における第１面と第２面との間のＺ軸方向に沿う距離よりも小さくすることで、冷却機能を有するベースプレート側に位置する第１部分の第２面の表面積を相対的に大きくすることができる。これにより、第１電極層をより効果的に放熱させることができ、プラズマ密度の面内均一性をより高めることができる。また、第２面から第１面までの給電距離を短くすることができる。これにより、ＲＦ出力の変更などの制御に対する応答性（ＲＦ応答性）を高めることができる。
本発明の態様によれば、第１電極層におけるプラズマ密度の面内均一性を高めるとともに、第１電極層において電界集中による絶縁破壊が生じることを抑制できる静電チャックが提供される。
実施形態に係る静電チャックを模式的に表す断面図である。 実施形態に係る静電チャックの一部を拡大して模式的に表す断面図である。 図３（ａ）及び図３（ｂ）は、実施形態に係る静電チャックの第１電極層の一例を模式的に表す平面図及び断面図である。 図４（ａ）及び図４（ｂ）は、実施形態に係る静電チャックの第１電極層の別の一例を模式的に表す平面図及び断面図である。 図５（ａ）及び図５（ｂ）は、実施形態に係る静電チャックの第１電極層の別の一例を模式的に表す平面図及び断面図である。 図６（ａ）〜図６（ｅ）は、実施形態に係る静電チャックの第１部分及び第２部分の配置の例を表す断面図である。 図７（ａ）及び図７（ｂ）は、実施形態に係る静電チャックの第２部分の例を模式的に表す断面図である。 図８（ａ）及び図８（ｂ）は、実施形態に係る静電チャックの第１電極層の例を模式的に表す断面図である。 図９（ａ）及び図９（ｂ）は、実施形態に係る静電チャックの第１部分の例を模式的に表す断面図である。 図１０（ａ）及び図１０（ｂ）は、実施形態に係る静電チャックの第１部分の例を模式的に表す断面図である。 実施形態に係る静電チャックを備えたウェーハ処理装置を模式的に表す断面図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施形態に係る静電チャックを模式的に表す断面図である。
図１に表したように、静電チャック１００は、セラミック誘電体基板１０と、第１電極層１１と、第２電極層１２と、ベースプレート５０と、を備える。
セラミック誘電体基板１０は、例えば焼結セラミックによる平板状の基材である。例えば、セラミック誘電体基板１０は、酸化アルミニウム（アルミナ：Ａｌ２Ｏ３）を含む。例えば、セラミック誘電体基板１０は、高純度の酸化アルミニウムで形成される。セラミック誘電体基板１０における酸化アルミニウムの濃度は、例えば、９０質量パーセント（ｍａｓｓ％）以上１００ｍａｓｓ％以下、好ましくは、９５質量パーセント（ｍａｓｓ％）以上１００ｍａｓｓ％以下、より好ましくは、９９質量パーセント（ｍａｓｓ％）以上１００ｍａｓｓ％以下である。高純度の酸化アルミニウムを用いることで、セラミック誘電体基板１０の耐プラズマ性を向上させることができる。なお、酸化アルミニウムの濃度は、蛍光Ｘ線分析などにより測定することができる。
セラミック誘電体基板１０は、第１主面１０ａと、第２主面１０ｂと、を有する。第１主面１０ａは、吸着の対象物Ｗが載置される面である。第２主面１０ｂは、第１主面１０ａとは反対側の面である。吸着の対象物Ｗは、例えば、シリコンウェーハなどの半導体基板である。
なお、本願明細書において、ベースプレート５０からセラミック誘電体基板１０に向かう方向をＺ軸方向とする。Ｚ軸方向は、例えば、各図に例示する通り、第１主面１０ａと第２主面１０ｂとを結ぶ方向である。Ｚ軸方向は、例えば、第１主面１０ａ及び第２主面１０ｂに対して略垂直な方向である。Ｚ軸方向と直交する方向の１つをＸ軸方向、Ｚ軸方向及びＸ軸方向に直交する方向をＹ軸方向ということにする。本願明細書において、「面内」とは、例えばＸ−Ｙ平面内である。
セラミック誘電体基板１０の内部には、第１電極層１１及び第２電極層１２が設けられる。第１電極層１１及び第２電極層１２は、第１主面１０ａと、第２主面１０ｂと、の間に設けられる。すなわち、第１電極層１１及び第２電極層１２は、セラミック誘電体基板１０の中に挿入されるように設けられる。第１電極層１１及び第２電極層１２は、例えば、セラミック誘電体基板１０に一体焼結されることで内蔵されてもよい。
第１電極層１１は、Ｚ軸方向において、第１主面１０ａと第２主面１０ｂとの間に位置する。第２電極層１２は、Ｚ軸方向において、第１主面１０ａと第１電極層１１との間に位置する。換言すれば、第１電極層１１は、Ｚ軸方向において、第２電極層１２と第２主面１０ｂとの間に位置する。
このように、第１電極層１１をセラミック誘電体基板１０の内部に設けることで、静電チャック１００よりも上方に設けられる上部電極（図１１の上部電極５１０）と第１電極層１１（下部電極）との間の距離を短くすることができる。これにより、例えば、ベースプレート５０を下部電極とする場合などに比べて、低い電力でプラズマ密度を高めることができる。換言すれば、高いプラズマ密度を得るために必要となる電力を低減させることができる。
第１電極層１１及び第２電極層１２の形状は、セラミック誘電体基板１０の第１主面１０ａ及び第２主面１０ｂに沿った薄膜状である。第１電極層１１の形状については、後述する。第２電極層１２は、第１主面１０ａ及び第２主面１０ｂに対して平行である。より具体的には、第２電極層１２の第１主面１０ａ側の面（上面）及び第２主面１０ｂ側の面（下面）は、それぞれ、第１主面１０ａ及び第２主面１０ｂに対して平行である。
第１電極層１１は、高周波電源（図１１の高周波電源５０４）と接続される。上部電極（図１１の上部電極５１０）及び第１電極層１１に高周波電源から電圧（高周波電圧）が印加されることで、処理容器５０１内部においてプラズマが発生する。第１電極層１１は、換言すれば、プラズマを発生させるための下部電極である。高周波電源は、高周波のＡＣ（交流）電流を第１電極層１１に供給する。ここでいう「高周波」は、例えば、２００ｋＨｚ以上である。
第１電極層１１は、例えば、金属製である。第１電極層１１は、例えば、Ａｇ、Ｐｄ、及びＰｔの少なくともいずれかを含む。第１電極層１１は、例えば、金属とセラミックスとを含んでいてもよい。
第２電極層１２は、吸着用電源（図１１の吸着用電源５０５）と接続される。静電チャック１００は、吸着用電源から第２電極層１２に電圧（吸着用電圧）を印加することによって、第２電極層１２の第１主面１０ａ側に電荷を発生させ、静電力によって対象物Ｗを吸着保持する。換言すれば、第２電極層１２は、対象物Ｗを吸着させるための吸着電極である。吸着用電源は、直流（ＤＣ）電流またはＡＣ電流を第２電極層１２に供給する。吸着用電源は、例えば、ＤＣ電源である。吸着用電源は、例えば、ＡＣ電源であってもよい。
第２電極層１２は、例えば、金属製である。第２電極層１２は、例えば、Ａｇ、Ｐｄ、Ｐｔ、Ｍｏ、及びＷの少なくともいずれかを含む。第２電極層１２は、例えば、金属とセラミックスとを含んでいてもよい。
第２電極層１２には、セラミック誘電体基板１０の第２主面１０ｂ側に延びる接続部２０が設けられている。接続部２０は、例えば、第２電極層１２と導通するビア（中実型）やビアホール（中空型）である。接続部２０は、ロウ付けなどの適切な方法によって接続された金属端子でもよい。
ベースプレート５０は、セラミック誘電体基板１０を支持する部材である。セラミック誘電体基板１０は、接着部材６０によってベースプレート５０の上に固定される。接着部材６０としては、例えばシリコーン接着剤が用いられる。
ベースプレート５０は、例えば、アルミニウムなどの金属製である。ベースプレート５０は、例えば、セラミック製であってもよい。ベースプレート５０は、例えば、上部５０ａと下部５０ｂとに分けられており、上部５０ａと下部５０ｂとの間に連通路５５が設けられている。連通路５５の一端側は、入力路５１に接続され、連通路５５の他端側は、出力路５２に接続される。
ベースプレート５０は、静電チャック１００の温度調整を行う役目も果たす。例えば、静電チャック１００を冷却する場合には、入力路５１からヘリウムガスなどの冷却媒体を流入し、連通路５５を通過させ、出力路５２から流出させる。これにより、冷却媒体によってベースプレート５０の熱を吸収し、その上に取り付けられたセラミック誘電体基板１０を冷却することができる。一方、静電チャック１００を保温する場合には、連通路５５内に保温媒体を入れることも可能である。セラミック誘電体基板１０やベースプレート５０に発熱体を内蔵させることも可能である。ベースプレート５０やセラミック誘電体基板１０の温度を調整することで、静電チャック１００によって吸着保持される対象物Ｗの温度を調整することができる。
この例では、セラミック誘電体基板１０の第１主面１０ａ側に、溝１４が設けられている。溝１４は、第１主面１０ａから第２主面１０ｂに向かう方向（Ｚ軸方向）に窪み、Ｘ−Ｙ平面内において連続して延びている。溝１４が設けられていない部分を凸部１３とすると、対象物Ｗは、凸部１３に載置される。第１主面１０ａは、対象物Ｗの裏面と接する面である。すなわち、第１主面１０ａは、凸部１３の上面を含む平面である。静電チャック１００に載置された対象物Ｗの裏面と溝１４との間に空間が形成される。
セラミック誘電体基板１０は、溝１４と接続された貫通孔１５を有する。貫通孔１５は、第２主面１０ｂから第１主面１０ａにかけて設けられる。すなわち、貫通孔１５は、第２主面１０ｂから第１主面１０ａまでＺ軸方向に延び、セラミック誘電体基板１０を貫通する。
凸部１３の高さ（溝１４の深さ）、凸部１３及び溝１４の面積比率、形状等を適宜選択することで、対象物Ｗの温度や対象物Ｗに付着するパーティクルを好ましい状態にコントロールすることができる。
ベースプレート５０には、ガス導入路５３が設けられる。ガス導入路５３は、例えば、ベースプレート５０を貫通するように設けられる。ガス導入路５３は、ベースプレート５０を貫通せず、他のガス導入路５３の途中から分岐してセラミック誘電体基板１０側まで設けられていてもよい。また、ガス導入路５３は、ベースプレート５０の複数箇所に設けられてもよい。
ガス導入路５３は、貫通孔１５と連通する。すなわち、ガス導入路５３に流入した伝達ガス（ヘリウム（Ｈｅ）等）は、ガス導入路５３を通過した後に、貫通孔１５に流入する。
貫通孔１５に流入した伝達ガスは、貫通孔１５を通過した後に、対象物Ｗと溝１４との間に設けられた空間に流入する。これにより、対象物Ｗを伝達ガスによって直接冷却することができる。
図２は、実施形態に係る静電チャックの一部を拡大して模式的に表す断面図である。
図３（ａ）及び図３（ｂ）は、実施形態に係る静電チャックの第１電極層の一例を模式的に表す平面図及び断面図である。
図４（ａ）及び図４（ｂ）は、実施形態に係る静電チャックの第１電極層の別の一例を模式的に表す平面図及び断面図である。
図５（ａ）及び図５（ｂ）は、実施形態に係る静電チャックの第１電極層の別の一例を模式的に表す平面図及び断面図である。
図２は、図１に示す領域Ｒ１を拡大して示す。
図３（ｂ）は、図３（ａ）に示したＡ１−Ａ２線による断面図である。図４（ｂ）は、図４（ａ）に示したＢ１−Ｂ２線による断面図である。図５（ｂ）は、図５（ａ）に示したＣ１−Ｃ２線による断面図である。
なお、図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）、図５（ａ）、及び図５（ｂ）においては、ガス導入路５３及び接続部２０を挿通させる孔部を省略している。
図２、図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）、図５（ａ）、及び図５（ｂ）に表したように、第１電極層１１は、第１部分１１１と、第２部分１１２と、を有する。第１部分１１１は、Ｚ軸方向に垂直な平面（Ｘ−Ｙ平面）に投影したときに、第１電極層１１の中央側に位置する。第２部分１１２は、Ｚ軸方向に垂直な平面に投影したときに、第１部分１１１よりも第１電極層１１の外周側に位置する。換言すれば、第１部分１１１は、Ｘ−Ｙ平面において内側に位置し、第２部分１１２は、Ｘ−Ｙ平面において外側に位置する。第１部分１１１は、例えば、Ｚ軸方向に垂直な平面に投影したときの静電チャック１００の中心と重なる位置に設けられる。
第１部分１１１は、第１面１１１ａと、第２面１１１ｂと、を有する。第１面１１１ａは、第１主面１０ａ側の面である。第２面１１１ｂは、第１面１１１ａとは反対側の面である。第１面１１１ａは、換言すれば、第２電極層１２と対向する面である。第２面１１１ｂは、換言すれば、第２主面１０ｂ側の面である。この例では、第１面１１１ａと第２面１１１ｂとは、平行である。また、第１面１１１ａ及び第２面１１１ｂは、それぞれ、第１主面１０ａに対して平行である。
本願明細書において、２つの面が平行な状態は、例えば面のうねりなどを含むことができる。例えば、静電チャック１００の断面を走査型電子顕微鏡（ＳＥＭ）等で低倍率（例えば１００倍程度）で観察したときに、２つの面の間の距離が概ね一定であれば「平行」とみなすことができる。
第２部分１１２は、第３面１１２ａと、第４面１１２ｂと、を有する。第３面１１２ａは、第１主面１０ａ側の面である。第４面１１２ｂは、第３面１１２ａとは反対側の面である。第３面１１２ａは、換言すれば、第２電極層１２と対向する面である。第４面１１２ｂは、換言すれば、第２主面１０ｂ側の面である。
第２部分１１２は、中央部１１２ｃと、端部１１２ｄと、を有する。第２部分１１２の端部（end portion）１１２ｄは、第２部分１１２のＸ−Ｙ平面における縁部（edge）１１２ｅを含む領域である。第２部分１１２の縁部１１２ｅとは、第３面１１２ａまたは第４面１１２ｂに位置し、Ｚ軸方向からみたときの第２部分１１２とセラミック誘電体基板１０との界面を指す。第２部分１１２の中央部１１２ｃは、Ｘ−Ｙ平面において、２つの端部１１２ｄの間に位置する領域である。
第４面１１２ｂと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ２１は、一定である。より具体的には、第２部分１１２の中央部１１２ｃにおける第４面１１２ｂと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ２１ｃは、第２部分１１２の端部１１２ｄにおける第４面１１２ｂと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ２１ｄと同じである。つまり、この例では、第４面１１２ｂは、第１主面１０ａに対して平行である。
ここで、「一定」とは、例えば第４面１１２ｂのうねりなどを含むことができる。例えば、静電チャック１００の断面を走査型電子顕微鏡（ＳＥＭ）等で低倍率（例えば１００倍程度）で観察したときに、距離が概ね一定であればよい。距離Ｄ２１ｃと距離Ｄ２１ｄとの差は、例えば、０±１５０μｍである。
また、図２に表したように、第２部分１１２の断面形状は、上に凸である。より具体的には、第２部分１１２の端部１１２ｄにおける第３面１１２ａと第４面１１２ｂとの間のＺ軸方向に沿う距離Ｄ２２ｄは、第２部分１１２の中央部１１２ｃにおける第３面１１２ａと第４面１１２ｂとの間のＺ軸方向に沿う距離Ｄ２２ｃよりも小さい。距離Ｄ２２ｃは、換言すれば、中央部１１２ｃにおける第２部分１１２の厚さである。距離Ｄ２２ｄは、換言すれば、端部１１２ｄにおける第２部分１１２の厚さである。つまり、端部１１２ｄにおける第２部分１１２の厚さは、中央部１１２ｃにおける第２部分１１２の厚さよりも小さい。例えば、端部１１２ｄにおいて、第２部分１１２の厚さは、中央部１１２ｃ側から縁部１１２ｅに向かうにつれて小さくなる。第２部分１１２は、第３面１１２ａ側に凸の形状である。
距離Ｄ２２ｃ及び距離Ｄ２２ｄは、例えば、第２部分１１２の断面ＳＥＭ（Scanning Electron Microscope）画像から求めることができる。距離Ｄ２２ｃは、例えば、中央部１１２ｃにおける３点の厚さの平均値として求めることができる。本願明細書においては、この平均値を距離Ｄ２２ｃと定義する。
第３面１１２ａは、Ｚ軸方向において、第１面１１１ａと第２電極層１２との間に位置する。つまり、第１部分１１１（第１面１１１ａ）と第１主面１０ａとの間のＺ軸方向に沿う距離は、第２部分１１２（第３面１１２ａ）と第１主面１０ａとの間のＺ軸方向に沿う距離よりも大きい。したがって、第１部分１１１（第１面１１１ａ）と上部電極との間の距離は、第２部分１１２（第３面１１２ａ）と上部電極との間の距離よりも大きい。
これにより、第１電極層１１の外周部分（第２部分１１２）に比べて電界強度が強くなりやすい第１電極層１１の中央付近（第１部分１１１）の電界強度を弱くすることができる。換言すれば、第１電極層１１の中央付近（第１部分１１１）に比べてプラズマ密度が疎になりやすい第１電極層１１の外周部分（第２部分１１２）のプラズマ密度を高めることができる。したがって、プラズマ制御性を高め、第１電極層１１におけるプラズマ密度の面内均一性を高めることができる。
また、第１電極層１１には、第２主面１０ｂ側の面（例えば、第２面１１１ｂや第４面１１２ｂなど）から高周波電流が給電される。通常、ＡＣ電流が電極層を流れるときには、電流密度が電極層の表面で高く、表面から離れると低くなる表皮効果が生じる。流れるＡＣ電流が高周波であるほど、電流の表面集中は顕著となる。つまり、第２主面１０ｂ側の面（例えば、第２面１１１ｂや第４面１１２ｂなど）から第１電極層１１に流れ込む高周波のＡＣ電流は、第１電極層１１の第２主面１０ｂ側の面（例えば、第２面１１１ｂや第４面１１２ｂなど）を伝って第１主面１０ａ側の面（例えば、第１面１１１ａや第３面１１２ａなど）に流れ込むこととなる。このとき、第１面１１１ａにおける表皮効果が弱いと、第１電極層１１の第２主面１０ｂ側の面（例えば、第２面１１１ｂや第４面１１２ｂなど）から給電された高周波電流が、第１電極層１１の第１主面１０ａ側の面である第１面１１１ａの中央まで流れ切らず、第１電極層１１の中央付近のプラズマ密度が想定通りとならない場合がある。また、本発明者らは、このとき、第２部分１１２の端部１１２ｄにおいて電界集中が生じ絶縁破壊が生じる恐れがあることを見出した。
これに対し、実施形態においては、第４面１１２ｂと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ２１を一定にし、かつ、第２部分１１２の端部１１２ｄにおける第３面１１２ａと第４面１１２ｂとの間のＺ軸方向に沿う距離Ｄ２２ｄを第２部分１１２の中央部１１２ｃにおける第３面１１２ａと第４面１１２ｂとの間のＺ軸方向に沿う距離Ｄ２２ｃよりも小さくすることで、第２部分１１２の端部１１２ｄにおいて電界集中が生じることを抑制できる。これにより、第２部分の端部１１２ｄにおいて、電界集中による絶縁破壊が生じることを抑制できる。
図３（ａ）、図４（ａ）、及び図５（ａ）に表したように、第１部分１１１は、単極型でも双極型でもよい。第１部分１１１が単極型の場合、図３（ａ）及び図４（ａ）に表したように、Ｘ−Ｙ平面に沿って拡がる１つの第１部分１１１が設けられる。第１部分１１１は、例えば、Ｚ軸方向に沿って見たときに略円形である。一方、第１部分１１１が双極型の場合、図５（ａ）に表したように、Ｘ−Ｙ平面に沿って拡がり、同一平面状に位置する２つの第１部分１１１が設けられる。２つの第１部分１１１は、それぞれ、例えば、Ｚ軸方向に沿って見たときに略半円形である。
また、図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）、図５（ａ）、及び図５（ｂ）に表したように、第２部分１１２は、例えば、Ｚ軸方向に沿って見たときに第１部分１１１を囲む環状である。これらの例では、第２部分１１２の一部は、Ｚ軸方向において、第１部分１１１と重なっている。また、これらの例では、第２部分１１２は、Ｘ軸方向またはＹ軸方向において、第１部分１１１と重なっていない。また、これらの例では、第２部分１１２は、第１部分１１１と電気的に接続されている。また、これらの例では、第２部分１１２は、第１部分１１１と直接的に接続されている。換言すれば、第２部分１１２は、第１部分１１１と接触している。第１部分１１１及び第２部分１１２の配置は、これらに限定されない。第１部分１１１及び第２部分１１２の配置の別の例については、後述する。
また、図４（ａ）及び図４（ｂ）に表したように、第１電極層１１は、Ｚ軸方向に垂直な平面に投影したときに、第２部分１１２よりも第１電極層１１の外周側に位置する部分を１つ以上有していてもよい。この例では、第１電極層１１は、第３部分１１３をさらに有している。第３部分１１３は、Ｚ軸方向に垂直な平面に投影したときに、第２部分１１２よりも第１電極層１１の外周側に位置する。第３部分１１３は、Ｚ軸方向に沿って見たときに第２部分１１２を囲む環状である。第３部分１１３の断面形状は、例えば、第２部分１１２の断面形状と同じである。
第３部分１１３は、第５面１１３ａと、第６面１１３ｂと、を有する。第５面１１３ａは、第１主面１０ａ側の面である。第６面１１３ｂは、第５面１１３ａとは反対側の面である。第５面１１２ａは、換言すれば、第２電極層１２と対向する面である。第６面１１３ｂは、換言すれば、第２主面１０ｂ側の面である。この例では、第６面１１３ｂは、第１主面１０ａに対して平行である。第５面１１３ａは、Ｚ軸方向において、第３面１１２ａと第２電極層１２との間に位置している。
図６（ａ）〜図６（ｅ）は、実施形態に係る静電チャックの第１部分及び第２部分の配置の例を表す断面図である。
上述のように、第１部分１１１及び第２部分１１２は、第２部分１１２の第３面１１２ａがＺ軸方向において第１部分１１１の第１面１１１ａと第２電極層１２との間に位置するように配置されていればよく、第１部分１１１及び第２部分１１２の配置は適宜変更可能である。
図６（ａ）〜図６（ｃ）に表したように、第２部分１１２の一部は、Ｚ軸方向において、第１部分１１１と重なっていてもよい。図６（ｄ）及び図６（ｅ）に表したように、第２部分１１２は、Ｚ軸方向において、第１部分１１１と重ならなくてもよい。
また、図６（ｂ）及び図６（ｅ）に表したように、第２部分１１２の一部は、Ｘ軸方向またはＹ軸方向において、第１部分１１１と重なっていてもよい。図６（ａ）、図６（ｃ）、及び図６（ｄ）に表したように、第２部分１１２は、Ｘ軸方向またはＹ軸方向において、第１部分１１１と重ならなくてもよい。
また、図６（ａ）、及び図６（ｂ）に表したように、第２部分１１２は、第１部分１１１と電気的に接続されていてもよい。この場合、第１部分１１１と第２部分１１２との電気的な接続は、図６（ｂ）に表したように、直接的な接続であってもよいし、図６（ａ）に表したように、間接的な接続であってもよい。換言すれば、第１部分１１１と第２部分１１２とは、導体からなる接続部材を介して電気的に接続されていてもよい。第１部分１１１と第２部分１１２とを電気的に接続することで、第１部分１１１及び第２部分１１２を一括で制御することができる。
また、図６（ｃ）、図６（ｄ）、及び図６（ｅ）に表したように、第２部分１１２は、第１部分１１１と電気的に接続されなくてもよい。第１部分１１１と第２部分１１２とを電気的に接続しないことで、第１部分１１１及び第２部分１１２を別々に制御することができる。
また、図６（ａ）〜図６（ｅ）の例では、第４面１１２ｂは、Ｚ軸方向において、第３面１１２ａと第２面１１１ｂとの間に位置している。第４面１１２ｂは、例えば、第２面１１１ｂと同一平面上に位置していてもよい。また、第２面１１１ｂは、例えば、Ｚ軸方向において、第３面１１２ａと第４面１１２ｂとの間に位置していてもよい。
また、図６（ａ）〜図６（ｅ）の例では、第３面１１２ａと第４面１１２ｂとの間のＺ軸方向に沿う距離（第２部分１１２の厚さ）は、第１面１１１ａと第２面１１１ｂとの間のＺ軸方向に沿う距離（第１部分１１１の厚さ）と同じである。第２部分１１２の厚さは、第１部分１１１の厚さよりも大きくてもよいし、第１部分１１１の厚さよりも小さくてもよい。
図７（ａ）及び図７（ｂ）は、実施形態に係る静電チャックの第２部分の例を模式的に表す断面図である。
図７（ａ）及び図７（ｂ）に表したように、第２部分１１２の断面形状は、図２に表したものに限定されない。図２の例では、中央部１１２ｃにおいて、第２部分１１２の厚さは、一定である。換言すれば、中央部１１２ｃにおいて、第３面１１２ａは、第４面１１２ｂに対して、平行である。一方、端部１１２ｄにおいて、第２部分１１２の厚さは、中央部１１２ｃ側から縁部１１２ｅに向かって小さくなる。換言すれば、端部１１２ｄにおいて、第３面１１２ａは、中央部１１２ｃ側から縁部１１２ｅに向かって下方に傾斜する傾斜面を有する。図２の例では、傾斜面は、平面状である。傾斜面は、図７（ａ）に表したように、曲面状であってもよい。
また、図７（ｂ）に表したように、第３面１１２ａは、第３面１１２ａのＸ−Ｙ平面における中心から縁部１１２ｅに向かって下方に傾斜する傾斜面を有していてもよい。換言すれば、中央部１１２ｃにおいて、第２部分１１２の厚さは、一定でなくてもよい。つまり、中央部１１２ｃにおいて、第３面１１２ａは、第４面１１２ｂに対して、平行でなくてもよい。また、このとき、傾斜面は、図７（ｂ）に表したように、曲面状であってもよい。
図８（ａ）及び図８（ｂ）は、実施形態に係る静電チャックの第１電極層の例を模式的に表す断面図である。
図９（ａ）、図９（ｂ）、図１０（ａ）、及び図１０（ｂ）は、実施形態に係る静電チャックの第１部分の例を模式的に表す断面図である。
図８（ａ）及び図８（ｂ）に表したように、第１部分１１１は、例えば、中央部１１１ｃと、端部１１１ｄと、を有する。第１部分１１１の端部（end portion）１１１ｄは、第１部分１１１のＸ−Ｙ平面における縁部（edge）１１１ｅを含む領域である。第１部分１１１の縁部１１１ｅとは、第１面１１１ａまたは第２面１１１ｂに位置し、Ｚ軸方向からみたときの第１部分１１１とセラミック誘電体基板１０との界面を指す。第１部分１１１の中央部１１１ｃは、Ｘ−Ｙ平面において、２つの端部１１１ｄの間に位置する領域である。
図８（ａ）に表した例では、第２面１１１ｂと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１１は、一定である。より具体的には、第１部分１１１の中央部１１１ｃにおける第２面１１１ｂと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１１ｃは、第１部分１１１の端部１１１ｄにおける第２面１１１ｂと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１１ｄと同じである。つまり、この例では、第２面１１１ｂは、第１主面１０ａに対して平行である。
ここで、「一定」とは、例えば第２面１１１ｂのうねりなどを含むことができる。例えば、静電チャック１００の断面を走査型電子顕微鏡（ＳＥＭ）等で低倍率（例えば１００倍程度）で観察したときに、距離が概ね一定であればよい。距離Ｄ１１ｃと距離Ｄ１１ｄとの差は、例えば、０±１５０μｍである。
一方、図８（ａ）に表したように、この例では、第１面１１１ａは、第１主面１０ａに対して平行ではない。この例では、第１部分１１１の断面形状は、上に凸である。より具体的には、第１部分１１１の端部１１１ｄにおける第１面１１１ａと第２面１１１ｂとの間のＺ軸方向に沿う距離Ｄ１２ｄは、例えば、第１部分１１１の中央部１１１ｃにおける第１面１１１ａと第２面１１１ｂとの間のＺ軸方向に沿う距離Ｄ１２ｃよりも小さい。距離Ｄ１２ｃは、換言すれば、中央部１１１ｃにおける第１部分１１１の厚さである。距離Ｄ１２ｄは、換言すれば、端部１１１ｄにおける第１部分１１１の厚さである。つまり、端部１１１ｄにおける第１部分１１１の厚さは、中央部１１１ｃにおける第１部分１１１の厚さよりも小さい。第１部分１１１は、第１面１１１ａ側に凸の形状である。
距離Ｄ１２ｃ及び距離Ｄ１２ｄは、例えば、第１部分１１１の断面ＳＥＭ（Scanning Electron Microscope）画像から求めることができる。距離Ｄ１２ｃは、例えば、中央部１１１ｃにおける３点の厚さの平均値として求めることができる。本願明細書においては、この平均値を距離Ｄ１２ｃと定義する。
このように、第２面１１１ｂと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１１を一定にし、かつ、第１部分１１１の端部１１１ｄにおける第１面１１１ａと第２面１１１ｂとの間のＺ軸方向に沿う距離Ｄ１２ｄを第１部分１１１の中央部１１１ｃにおける第１面１１１ａと第２面１１１ｂとの間のＺ軸方向に沿う距離Ｄ１２ｃよりも小さくすることで、第１部分１１１の端部１１１ｄにおいて電界集中が生じることを抑制できる。これにより、第１部分１１１の端部１１１ｄにおいて、電界集中による絶縁破壊が生じることをさらに抑制できる。
なお、第２部分１１２の断面形状は、図８（ａ）に表したものに限定されない。図８（ａ）の例では、中央部１１１ｃにおいて、第１部分１１１の厚さは、一定である。換言すれば、中央部１１１ｃにおいて、第１面１１１ａは、第２面１１１ｂに対して、平行である。一方、端部１１１ｄにおいて、第１部分１１１の厚さは、中央部１１１ｃ側から縁部１１１ｅに向かって小さくなる。換言すれば、端部１１１ｄにおいて、第１面１１１ａは、中央部１１１ｃ側から縁部１１１ｅに向かって下方に傾斜する傾斜面を有する。図８（ａ）の例では、傾斜面は、平面状である。傾斜面は、図９（ａ）に表したように、曲面状であってもよい。
また、図９（ｂ）に表したように、第１面１１１ａは、第１面１１１ａのＸ−Ｙ平面における中心から縁部１１１ｅに向かって下方に傾斜する傾斜面を有していてもよい。換言すれば、中央部１１１ｃにおいて、第１部分１１１の厚さは、一定でなくてもよい。つまり、中央部１１１ｃにおいて、第１面１１１ａは、第２面１１１ｂに対して、平行でなくてもよい。また、このとき、傾斜面は、図９（ｂ）に表したように、曲面状であってもよい。
図８（ｂ）に表した例では、第１面１１１ａと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１３は、一定である。より具体的には、第１部分１１１の中央部１１１ｃにおける第１面１１１ａと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１３ｃは、第１部分１１１の端部１１１ｄにおける第１面１１１ａと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１３ｄと同じである。つまり、この例では、第１面１１１ａは、第１主面１０ａに対して平行である。
ここで、「一定」とは、例えば第１面１１１ａのうねりなどを含むことができる。例えば、静電チャック１００の断面を走査型電子顕微鏡（ＳＥＭ）等で低倍率（例えば１００倍程度）で観察したときに、距離が概ね一定であればよい。距離Ｄ１３ｃと距離Ｄ１３ｄとの差は、例えば、０±１５０μｍである。
一方、図８（ｂ）に表したように、この例では、第２面１１１ｂは、第１主面１０ａに対して平行ではない。この例では、第１部分１１１の断面形状は、下に凸である。より具体的には、第１部分１１１の端部１１１ｄにおける第１面１１１ａと第２面１１１ｂとの間のＺ軸方向に沿う距離Ｄ１２ｄ（すなわち、端部１１１ｄにおける第１部分１１１の厚さ）は、第１部分１１１の中央部１１１ｃにおける第１面１１１ａと第２面１１１ｂとの間のＺ軸方向に沿う距離Ｄ１２ｃ（すなわち、中央部１１１ｃにおける第１部分１１１の厚さ）よりも小さい。第１部分１１１は、第２面１１１ｂ側に凸の形状である。
このように、第１面１１１ａと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１３を一定にし、かつ、第１部分１１１の端部１１１ｄにおける第１面１１１ａと第２面１１１ｂとの間のＺ軸方向に沿う距離Ｄ１２ｄを第１部分１１１の中央部１１１ｃにおける第１面１１１ａと第２面１１１ｂとの間のＺ軸方向に沿う距離Ｄ１２ｃよりも小さくすることで、冷却機能を有するベースプレート５０側に位置する第１部分１１１の第２面１１１ｂの表面積を相対的に大きくすることができる。これにより、第１電極層１１をより効果的に放熱させることができ、プラズマ密度の面内均一性をより高めることができる。また、第２面１１１ｂから第１面１１１ａまでの給電距離を短くすることができる。これにより、ＲＦ出力の変更などの制御に対する応答性（ＲＦ応答性）を高めることができる。
なお、第２部分１１２の断面形状は、図８（ｂ）に表したものに限定されない。図８（ｂ）の例では、中央部１１１ｃにおいて、第１部分１１１の厚さは、一定である。換言すれば、中央部１１１ｃにおいて、第２面１１１ｂは、第１面１１１ａに対して、平行である。一方、端部１１１ｄにおいて、第１部分１１１の厚さは、中央部１１１ｃ側から縁部１１１ｅに向かって小さくなる。換言すれば、端部１１１ｄにおいて、第２面１１１ｂは、中央部１１１ｃ側から縁部１１１ｅに向かって上方に傾斜する傾斜面を有する。図８（ｂ）の例では、傾斜面は、平面状である。傾斜面は、図１０（ａ）に表したように、曲面状であってもよい。
また、図１０（ｂ）に表したように、第２面１１１ｂは、第２面１１１ｂのＸ−Ｙ平面における中心から縁部１１１ｅに向かって上方に傾斜する傾斜面を有していてもよい。換言すれば、中央部１１１ｃにおいて、第１部分１１１の厚さは、一定でなくてもよい。つまり、中央部１１１ｃにおいて、第２面１１１ｂは、第１面１１１ａに対して、平行でなくてもよい。また、このとき、傾斜面は、図１０（ｂ）に表したように、曲面状であってもよい。
以下、第１電極層１１及び第２電極層１２が内部に設けられたセラミック誘電体基板１０の作製方法について説明する。
第１電極層１１及び第２電極層１２が内部に設けられたセラミック誘電体基板１０は、例えば、セラミック誘電体基板１０の中に第１電極層１１及び第２電極層１２がある状態で一体焼結して作成してもよい。
第１電極層１１（第１部分１１１及び第２部分１１２）は、例えば、スクリーン印刷、ペーストの塗布（スピンコート、コーター、インクジェット、ディスペンサーなど）及び蒸着などにより形成される。例えば、第１主面１０ａを下にした状態で、複数回に分けて各層を積層させて第１電極層１１を形成することができる。このとき、例えば積層範囲の調整などにより、端部１１２ｄにおける第３面１１２ａと第４面１１２ｂとの間の距離Ｄ２２ｄと、中央部１１２ｃにおける第３面１１２ａと第４面１１２ｂとの間の距離Ｄ２２ｃとの関係がＤ２２ｄ＜Ｄ２２ｃを満たすようにすることができる。
図１１は、実施形態に係る静電チャックを備えたウェーハ処理装置を模式的に表す断面図である。
図１１に表したように、ウェーハ処理装置５００は、処理容器５０１と、高周波電源５０４と、吸着用電源５０５と、上部電極５１０と、静電チャック１００と、を備えている。処理容器５０１の天井には、処理ガスを内部に導入するための処理ガス導入口５０２、及び、上部電極５１０が設けられている。処理容器５０１の底板には、内部を減圧排気するための排気口５０３が設けられている。静電チャック１００は、処理容器５０１の内部において、上部電極５１０の下に配置されている。静電チャック１００の第１電極層１１及び上部電極５１０は、高周波電源５０４と接続されている。静電チャック１００の第２電極層１２は、吸着用電源５０５と接続されている。
第１電極層１１の第１部分１１１と上部電極５１０とは、互いに所定の間隔を隔てて略平行に設けられている。より具体的には、第１部分１１１の第１面１１１ａは、上部電極５１０の下面５１０ａに対して略平行である。また、セラミック誘電体基板１０の第１主面１０ａは、上部電極５１０の下面５１０ａに対して略平行である。対象物Ｗは、第１電極層１１と上部電極５１０との間に位置する第１主面１０ａに載置される。
高周波電源５０４から第１電極層１１及び上部電極５１０に電圧（高周波電圧）が印加されると、高周波放電が起こり処理容器５０１内に導入された処理ガスがプラズマにより励起、活性化されて、対象物Ｗが処理される。
吸着用電源５０５から第２電極層１２に電圧（吸着用電圧）が印加されると、第２電極層１２の第１主面１０ａ側に電荷が発生し、静電力によって対象物Ｗが静電チャック１００に吸着保持される。
以上、説明したように、実施形態によれば、第１電極層におけるプラズマ密度の面内均一性を高めるとともに、第１電極層において電界集中による絶縁破壊が生じることを抑制できる静電チャックを提供することができる。
以上、本発明の実施の形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、静電チャックが備える各要素の形状、寸法、材質、配置、設置形態などは、例示したものに限定されるわけではなく適宜変更することができる。また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１０ セラミック誘電体基板、 １０ａ 第１主面、 １０ｂ 第２主面、 １１ 第１電極層、 １２ 第２電極層、 １３ 凸部、 １４ 溝、 １５ 貫通孔、 ２０ 接続部、 ５０ ベースプレート、 ５０ａ 上部、 ５０ｂ 下部、 ５１ 入力路、 ５２ 出力路、 ５３ ガス導入路、 ５５ 連通路、 ６０ 接着部材、 １００ 静電チャック、 １１１ 第１部分、 １１１ａ、１１１ｂ 第１、第２面、 １１２ 第２部分、 １１２ａ、１１２ｂ 第３、第４面、 １１３ 第３部分、 １１３ａ、１１３ｂ 第５、第６面、 ５００ ウェーハ処理装置、 ５０１ 処理容器、 ５０２ 処理ガス導入口、 ５０３ 排気口、 ５０４ 高周波電源、 ５０５ 吸着用電源、 ５１０ 上部電極、 ５１０ａ 下面、 Ｒ１ 領域、 Ｗ 対象物

Claims (3)

  1. 吸着の対象物が載置される第１主面と、前記第１主面とは反対側の第２主面と、を有するセラミック誘電体基板と、
    前記セラミック誘電体基板を支持するベースプレートと、
    前記セラミック誘電体基板の内部に設けられ、高周波電源と接続される少なくとも１つの第１電極層と、
    前記セラミック誘電体基板の内部に設けられ、吸着用電源と接続される少なくとも１つの第２電極層と、
    を備え、
    前記第１電極層は、前記ベースプレートから前記セラミック誘電体基板に向かうＺ軸方向において、前記第１主面と前記第２主面との間に設けられ、前記第２主面側から給電され、
    前記第２電極層は、前記Ｚ軸方向において、前記第１電極層と前記第１主面との間に設けられる静電チャックにおいて、
    前記第１電極層は、前記Ｚ軸方向に垂直な平面に投影したときに中央側に位置する第１部分と、前記Ｚ軸方向に垂直な平面に投影したときに前記第１部分よりも外周側に位置する第２部分と、を有し、
    前記第１部分は、前記第１主面側の第１面と、前記第１面とは反対側の第２面と、を有し、
    前記第２部分は、前記第１主面側の第３面と、前記第３面とは反対側の第４面と、を有し、
    前記第３面は、前記Ｚ軸方向において、前記第１面と前記第２電極層との間に位置し、
    前記第４面と前記第１主面との間の前記Ｚ軸方向に沿う距離は一定であり、
    前記第２部分の端部における前記第３面と前記第４面との間の前記Ｚ軸方向に沿う距離は、前記第２部分の中央部における前記第３面と前記第４面との間の前記Ｚ軸方向に沿う距離よりも小さいことを特徴とする静電チャック。
  2. 前記第２面と前記第１主面との間の前記Ｚ軸方向に沿う距離は一定であり、
    前記第１部分の端部における前記第１面と前記第２面との間の前記Ｚ軸方向に沿う距離は、前記第１部分の中央部における前記第１面と前記第２面との間の前記Ｚ軸方向に沿う距離よりも小さいことを特徴とする請求項１記載の静電チャック。
  3. 前記第１面と前記第１主面との間の前記Ｚ軸方向に沿う距離は一定であり、
    前記第１部分の端部における前記第１面と前記第２面との間の前記Ｚ軸方向に沿う距離は、前記第１部分の中央部における前記第１面と前記第２面との間の前記Ｚ軸方向に沿う距離よりも小さいことを特徴とする請求項１記載の静電チャック。
JP2019162315A 2019-09-05 2019-09-05 静電チャック Active JP7400276B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019162315A JP7400276B2 (ja) 2019-09-05 2019-09-05 静電チャック
US17/009,365 US11302559B2 (en) 2019-09-05 2020-09-01 Electrostatic chuck

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019162315A JP7400276B2 (ja) 2019-09-05 2019-09-05 静電チャック

Publications (2)

Publication Number Publication Date
JP2021040111A true JP2021040111A (ja) 2021-03-11
JP7400276B2 JP7400276B2 (ja) 2023-12-19

Family

ID=74847225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019162315A Active JP7400276B2 (ja) 2019-09-05 2019-09-05 静電チャック

Country Status (2)

Country Link
US (1) US11302559B2 (ja)
JP (1) JP7400276B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050016465A1 (en) 2003-07-23 2005-01-27 Applied Materials, Inc. Electrostatic chuck having electrode with rounded edge
JP4326874B2 (ja) 2003-08-07 2009-09-09 太平洋セメント株式会社 静電チャック及びその製造方法
JP4898718B2 (ja) 2008-02-08 2012-03-21 東京エレクトロン株式会社 載置台及びプラズマ処理装置
JP5960384B2 (ja) 2009-10-26 2016-08-02 新光電気工業株式会社 静電チャック用基板及び静電チャック
US10593521B2 (en) 2013-03-12 2020-03-17 Applied Materials, Inc. Substrate support for plasma etch operations
JP6441733B2 (ja) 2015-04-08 2018-12-19 京セラ株式会社 試料保持具

Also Published As

Publication number Publication date
US20210074571A1 (en) 2021-03-11
JP7400276B2 (ja) 2023-12-19
US11302559B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
KR102203465B1 (ko) 정전 척
JP7408958B2 (ja) 静電チャック
JP6705551B1 (ja) 静電チャック
TWI735364B (zh) 靜電吸盤
JP7371401B2 (ja) 静電チャック
JP7373111B2 (ja) 静電チャック
JP7232404B2 (ja) 静電チャック
JP7400276B2 (ja) 静電チャック
JP7362030B2 (ja) 静電チャック
JP6641608B1 (ja) 静電チャック
KR102292977B1 (ko) 정전 척
US11410867B2 (en) Electrostatic chuck

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231120

R150 Certificate of patent or registration of utility model

Ref document number: 7400276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150