JP2021040074A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2021040074A
JP2021040074A JP2019161494A JP2019161494A JP2021040074A JP 2021040074 A JP2021040074 A JP 2021040074A JP 2019161494 A JP2019161494 A JP 2019161494A JP 2019161494 A JP2019161494 A JP 2019161494A JP 2021040074 A JP2021040074 A JP 2021040074A
Authority
JP
Japan
Prior art keywords
power module
switching element
positive electrode
terminal
negative electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019161494A
Other languages
English (en)
Other versions
JP7259655B2 (ja
JP2021040074A5 (ja
Inventor
哲矢 松岡
Tetsuya Matsuoka
哲矢 松岡
光徳 木村
Mitsunori Kimura
光徳 木村
和敏 塩見
Kazutoshi Shiomi
和敏 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019161494A priority Critical patent/JP7259655B2/ja
Priority to PCT/JP2020/031963 priority patent/WO2021044898A1/ja
Priority to CN202080061372.9A priority patent/CN114365280A/zh
Publication of JP2021040074A publication Critical patent/JP2021040074A/ja
Publication of JP2021040074A5 publication Critical patent/JP2021040074A5/ja
Priority to US17/666,676 priority patent/US20220165712A1/en
Application granted granted Critical
Publication of JP7259655B2 publication Critical patent/JP7259655B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】素子歩留まりを向上できるパワーモジュールを提供すること。【解決手段】パワーモジュール１０１は、第１スイッチング素子１１と第２スイッチング素子１２と第３スイッチング素子１３の三つのスイッチング素子を有している。各スイッチング素子１１〜１３は、ドレイン電極に接続された第１正極端子２２と第２正極端子２３の２つの正極端子を有している。また、各スイッチング素子１１〜１３は、ソース電極に接続された負極端子３２の１つの負極端子を有している。パワーモジュール１０１は、正極端子と負極端子の合計が３つである。【選択図】図１

Description

本開示は、パワーモジュールに関する。
従来、パワーモジュールの一例として、特許文献１に開示された半導体モジュールがある。半導体モジュールは、一対の金属板と、２つのトランジスタチップを備えている。トランジスタチップは、一対の金属板に挟まれつつ、樹脂パッケージに封止されている。トランジスタチップのエミッタ電極は、一方の金属板と導通している。半導体モジュールは、他方の金属板から２つコレクタ端子が延びており、一方の金属板から１個のエミッタ端子が延びている。エミッタ端子は、パッケージ側面にて２つのコレクタ端子の間から外部へ延びている。エミッタ端子は、２つのトランジスタチップの夫々のエミッタ電極から等距離の位置で一方の金属板から延びている。
特開２０１８−６７６５７号公報
しかしながら、特許文献１では、ゲート発振に関しては考慮されているものの、特許文献１よりも小さく歩留まりの良い素子を３つ以上用いた場合に関しては考慮されていない。
本開示は、上記問題点に鑑みなされたものであり、素子歩留まりを向上できるパワーモジュールを提供することを目的とする。
上記目的を達成するために本開示は、
３つ以上の並列接続されたスイッチング素子（１１〜１４、１３ａ、１１ｐ〜１３ｐ、１１ｎ〜１３ｎ）と、
各スイッチング素子の正極電極に接続された正極端子（２２、２２ａ〜２２ｃ、２２ｅ、２３、２３ｃ）と、
各スイッチング素子の負極電極に接続された負極端子（３２、３２ｂ〜３２ｆ、３３ｂ、３３ｃ）と、を備え、
正極端子と負極端子の合計が３つ以上であることを特徴とする。
このように、本開示は、３つ以上のスイッチング素子が並列接続されているため、歩留まりを向上することができる。
また、本開示のさらなる特徴は、スイッチング素子の中心と、スイッチング素子に最も近い正極端子までの距離である正極側距離（Ｌ１１、Ｌ２１）と、スイッチング素子の中心と、スイッチング素子に最も近い負極端子までの距離である負極側距離（Ｌ１２、Ｌ２２）の合計が、各スイッチング素子において等しい点にある。
これによって、本開示は、スイッチング素子毎の電流アンバランスを抑制することができる。
なお、特許請求の範囲、および、この項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。
第１実施形態におけるパワーモジュールの概略構成を示す平面図である。 図１のII-II線に沿う断面図である。 第１実施形態におけるインバータの概略構成を示す回路図である。 第２実施形態におけるパワーモジュールの概略構成を示す平面図である。 第２実施形態におけるパワーモジュールの概略構成を示す平面図である。 第２実施形態における素子毎の距離の関係を示す図である。 第３実施形態におけるパワーモジュールの概略構成を示す断面図である。 第４実施形態におけるパワーモジュールの概略構成を示す断面図である。 第５実施形態におけるパワーモジュールの概略構成を示す平面図である。 第６実施形態におけるパワーモジュールの概略構成を示す平面図である。 第７実施形態におけるパワーモジュールの概略構成を示す平面図である。 第８実施形態におけるパワーモジュールの概略構成を示す平面図である。 第９実施形態におけるパワーモジュールの概略構成を示す平面図である。 第１０実施形態におけるパワーモジュールの概略構成を示す平面図である。 第１１実施形態におけるパワーモジュールの概略構成を示す平面図である。 第１１実施形態におけるインバータの概略構成を示す回路図である。
以下において、図面を参照しながら、本開示を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。なお、以下においては、互いに直交する３方向をＸ方向、Ｙ方向、Ｚ方向と示す。
（第１実施形態）
図１、図２、図３を用いて、本実施形態のパワーモジュール１０１に関して説明する。パワーモジュール１０１は、主に、第１スイッチング素子１１、第２スイッチング素子１２、第３スイッチング素子１３と、第１端子部材２０と、第２端子部材３０とを有している。また、パワーモジュール１０１は、信号端子４０、ワイヤ５０、ターミナル６０、封止部７０などを有していてもよい。
図１に示すように、各スイッチング素子１１〜１３は、一方向に並んで配置されている。また、各スイッチング素子１１〜１３は、第１スイッチング素子１１、第２スイッチング素子１２、第３スイッチング素子１３の順番で配置されている。ここでは、Ｘ方向に並んで配置された例を採用している。
本実施形態では、各スイッチング素子１１〜１３の一例としてＭＯＳＦＥＴを採用している。しかしながら、本開示は、これに限定されず、ＩＧＢＴやＲＣ−ＩＧＢＴなどであっても、各スイッチング素子１１〜１３に採用することができる。さらに、各スイッチング素子１１〜１３は、Ｓｉを主成分として構成されたもの、ＳｉＣを主成分として構成されたもの、ＧａＮを主成分として構成されたものなどを採用することができる。よって、各スイッチング素子１１〜１３は、半導体スイッチング素子である。
３つのスイッチング素子１１〜１３は、同様の構成をなしている。このため、ここでは、第３スイッチング素子１３を代表例として用いて説明する。なお、各スイッチング素子１１〜１３は、高さ方向（Ｚ方向）の位置が同じ位置に設けられている。
図２に示すように、第３スイッチング素子１３は、ゲート電極１３ｇ、ドレイン電極１３ｄ、ソース電極１３ｓを有している。第３スイッチング素子１３は、一面にゲート電極１３ｇとソース電極１３ｓが形成されており、一面の反対面にドレイン電極１３ｄが形成されている。第３スイッチング素子１３は、六面体構造をなしており、平面形状が矩形状をなしている。
図２に示すように、各スイッチング素子１１〜１３は、後程説明する第１端子部材２０と第２端子部材３０との間に配置されている。第３スイッチング素子１３は、ゲート電極１３ｇとソース電極１３ｓが第２端子部材３０と対向し、ドレイン電極１３ｄが第１端子部材２０と対向するように配置されている。
ソース電極１３ｓは、ターミナル６０を介して、第２端子部材３０と対向配置されている。ソース電極１３ｓは、導電性の接続部材によってターミナル６０と接続されている。また、ターミナル６０は、導電性の接続部材によって第２端子部材３０と接続されている。このように、ソース電極１３ｓは、ターミナル６０を介して第２端子部材３０と電気的に接続されている。一方、ドレイン電極１３ｄは、第１端子部材２０と導電性の接続部材によって接続されている。なお、導電性の接続部材は、例えば、はんだなどを採用できる。
よって、３つのスイッチング素子１１〜１３は、各ソース電極が第２端子部材３０を介して電気的に接続され、且つ、各ドレイン電極が第１端子部材２０を介して電気的に接続されている。このように、３つのスイッチング素子１１〜１３は、並列接続されている。
ゲート電極１３ｇは、ワイヤ５０を介して、信号端子４０と電気的に接続されている。ターミナル６０は、ゲート電極１３ｇに接続されるワイヤ５０が第２端子部材３０に接触することを避けるために設けられている。ターミナル６０は、ＡｌやＣｕなどの金属を主成分として構成されているものや、合金によって構成されているものを採用できる。
なお、パワーモジュール１０１は、第１スイッチング素子１１と第２スイッチング素子１２に関しても、第３スイッチング素子１３と同様に配置および接続されている。
図１、図２に示すように、第１端子部材２０は、正極側ヒートシンク２１、第１正極端子２２、第２正極端子２３などを有している。第１端子部材２０は、正極側ヒートシンク２１、第１正極端子２２、第２正極端子２３が一体物として構成されている。第１端子部材２０は、ＡｌやＣｕなどの金属を主成分として構成されているものや、合金によって構成されているものを採用できる。
正極側ヒートシンク２１は、各スイッチング素子１１〜１３と対向する部位である。正極側ヒートシンク２１は、各スイッチング素子１１〜１３を冷却する機能を有している。つまり、正極側ヒートシンク２１は、動作することで各スイッチング素子１１〜１３から発せられた熱が伝達される。そして、正極側ヒートシンク２１は、各スイッチング素子１１〜１３から発せられた熱を封止部７０の外部に放熱することで、各スイッチング素子１１〜１３を冷却する。正極側ヒートシンク２１は、各スイッチング素子１１〜１３を冷却するために、正極端子２２、２３よりも厚みを厚く設けられている。ここでの厚みは、Ｚ方向の幅である。
第１正極端子２２と第２正極端子２３は、正極端子に相当する。第１正極端子２２と第２正極端子２３は、各スイッチング素子１１〜１３のドレイン電極（正極電極）に接続されている。第１正極端子２２と第２正極端子２３は、高さ方向の位置が互いに同じ位置に設けられている。また、図２に示すように、正極端子２２、２３は、高さ方向の位置がスイッチング素子１１〜１３と同じ位置に設けられている。ここでは、一例として、パワーモジュール１０１の高さ方向における中心線ＣＬ上に、正極端子２２、２３とスイッチング素子１１〜１３が配置された例を採用している。
第１正極端子２２と第２正極端子２３は、パワーモジュール１０１と外部機器との電気的な接続を行う外部接続用端子である。第１正極端子２２と第２正極端子２３は、正極側ヒートシンク２１の側壁から突出して設けられている。また、第１正極端子２２と第２正極端子２３は、Ｚ方向に突出して設けられ、且つ、Ｘ方向に並んで配置されている。図１に示すように、第１正極端子２２と第２正極端子２３は、端子間に負極端子３２が配置可能な程度に離間して設けられている。このように、第１端子部材２０は、正極端子としての機能と、スイッチング素子１１〜１３を冷却するための機能を有している。
なお、第１端子部材２０は、正極側ヒートシンク２１、第１正極端子２２、第２正極端子２３が別体に構成されていてもよい。この場合、正極側ヒートシンク２１は、第１正極端子２２と第２正極端子２３と、はんだなどの導電性の接続部材によって接続される。
図１、図２に示すように、第２端子部材３０は、負極側ヒートシンク３１、負極端子３２などを有している。第２端子部材３０は、負極側ヒートシンク３１、負極端子３２が一体物として構成されている。第２端子部材３０は、ＡｌやＣｕなどの金属を主成分として構成されているものや、合金によって構成されているものを採用できる。
負極側ヒートシンク３１は、正極側ヒートシンク２１と同様の構成と機能を有している。負極端子３２は、負極端子に相当する。は、各スイッチング素子１１〜１３のソース電極（負極電極）に接続されている。負極端子３２は、第１正極端子２２と第２正極端子２３と同様の構成と機能を有している。図１に示すように、負極端子３２は、第１正極端子２２と第２正極端子２３との間に配置されている。よって、第２端子部材３０は、負極端子としての機能と、スイッチング素子１１〜１３を冷却するための機能を有している。しかしながら、第２端子部材３０は、負極側ヒートシンク３１に対して、一つの負極端子３２のみが突出して設けられている。
また、負極端子３２は、高さ方向の位置が正極端子２２、２３と同じ位置に設けられている。
なお、第２端子部材３０は、負極側ヒートシンク３１、負極端子３２が別体に構成されていてもよい。この場合、負極側ヒートシンク３１は、負極端子３２とはんだなどの導電性の接続部材によって接続される。
このように、パワーモジュール１０１は、正極端子２２、２３と負極端子３２の合計が３つである。つまり、パワーモジュール１０１は、２つの正極端子２２、２３と、１つの負極端子３２とを有している。しかしながら、本開示は、これに限定されず、正極端子と負極端子の合計が３つ以上であればよい。そして、パワーモジュール１０１は、３つのスイッチング素子１１〜１３が並列接続されているため、歩留まりを向上することができる。つまり、パワーモジュール１０１は、特許文献１よりも小さく歩留まりの良い素子を３つ以上用いた構成よりも、歩留まりを向上できる。
信号端子４０は、ＡｌやＣｕなどの金属を主成分として構成されているものや、合金によって構成されているものを採用できる。信号端子４０は、複数設けられており、Ｘ方向に並んで配置されている。信号端子４０は、スイッチング素子１１〜１３のゲート電極とワイヤ５０によって接続されたゲート端子を含んでいる。スイッチング素子１１〜１３に温度センサが設けられている場合、信号端子４０は、温度センサと電気的に接続された温度検出端子を含むことになる。信号端子４０は、ゲート端子や温度検出端子に限定されない、その他の端子を含んでいてもよい。
封止部７０は、エポキシ系樹脂などの電気絶縁性の樹脂を主成分として構成されている。図２に示すように、封止部７０は、スイッチング素子１１〜１３と、第１端子部材２０の一部と、第２端子部材３０の一部に接触しつつ、これらを覆っている。また、封止部７０は、ワイヤ５０、ターミナル６０、および信号端子４０の一部に接触しつつ、これらを覆っている。さらに、封止部７０は、パワーモジュール１０１の構成要素同士の接続部も覆っている。
パワーモジュール１０１は、正極端子２２、２３の一部、負極端子３２の一部、および信号端子４０の一部が封止部７０から突出している。詳述すると、正極端子２２、２３と負極端子３２は、封止部７０の一つの側壁から突出している。一方、信号端子４０は、封止部７０の他の側壁から突出している。つまり、信号端子４０は、封止部７０における正極端子２２、２３などとは異なる側壁から突出している。また、信号端子４０は、スイッチング素子１１〜１３に対して、正極端子２２、２３および負極端子３２とは反対側に設けられていると言える。これによって、パワーモジュール１０１は、正極端子２２、２３および負極端子３２のノイズを信号端子４０が受けづらくなる。
また、第１端子部材２０は、正極側ヒートシンク２１におけるスイッチング素子１１〜１３との対向面の反対面が封止部７０から露出している。同様に、第２端子部材３０は、負極側ヒートシンク３１におけるスイッチング素子１１〜１３との対向面の反対面が封止部７０から露出している。これによって、パワーモジュール１０１は、スイッチング素子１１〜１３の熱を正極側ヒートシンク２１や負極側ヒートシンク３１から放熱しやすくなる。
パワーモジュール１０１は、図３に示すように、インバータ２００に適用することができる。インバータ２００は、モータジェネレータ３００を駆動制御するための回路である。パワーモジュール１０１は、６つのパワーモジュール１０１を備えている。しかしながら、パワーモジュール１０１は、これに限定されず、コンバータに適用することもできる。
このように構成されたパワーモジュール１０１は、各スイッチング素子１１〜１３と、正極端子２２、２３、負極端子３２との距離が規定されている。つまり、パワーモジュール１０１は、各スイッチング素子１１〜１３における正極側距離Ｌ１１、Ｌ２１と負極側距離Ｌ１２、Ｌ２２との合計が等しくなるように規定されている。なお、正極端子２２、２３、負極端子３２は、主回路端子と言える。
正極側距離Ｌ１１は、第１スイッチング素子１１の中心点ＣＰと、第１スイッチング素子１１に最も近い正極端子（第２正極端子２３）までの距離である。負極側距離Ｌ１２は、第１スイッチング素子１１の中心点ＣＰと、第１スイッチング素子１１に最も近い負極端子（負極端子３２）までの距離である。
なお、これらの距離のスイッチング素子１１〜１３側の起点は、スイッチング素子１１〜１３の中心点ＣＰである。一方、端子側の起点は、端子２２、２３、３２と封止部７０との境界面である。よって、例えば、正極側距離Ｌ１１は、第１スイッチング素子１１の中心点ＣＰと、第２正極端子２３における封止部７０との境界面までの距離と言える。また、正極側距離Ｌ１１は、第１スイッチング素子１１の中心点ＣＰと、第２正極端子２３における封止部７０との境界までの距離とも言える。なお、境界面は、端子２２、２３、３２と封止部７０との境界における、端子２２、２３、３２の厚み方向（Ｚ方向）における断面に相当する。
正極側距離Ｌ２１は、第２スイッチング素子１２の中心点ＣＰと、第２スイッチング素子１２に最も近い正極端子（第１正極端子２２）までの距離である。負極側距離Ｌ２２は、第２スイッチング素子１２の中心点ＣＰと、第２スイッチング素子１２に最も近い負極端子（負極端子３２）までの距離である。
なお、第３スイッチング素子１３に関する正極側距離は、第３スイッチング素子１３の中心点ＣＰと、第３スイッチング素子１３に最も近い第１正極端子２２までの距離である。第３スイッチング素子１３に関する負極側距離は、第３スイッチング素子１３の中心点ＣＰと、第３スイッチング素子１３に最も近い負極端子３２までの距離である。
第１スイッチング素子１１における正極側距離Ｌ１１と負極側距離Ｌ１２の合計は、第２スイッチング素子１２における正極側距離Ｌ２１と負極側距離Ｌ２２の合計と等しい。また、第３スイッチング素子１３における正極側距離と負極側距離の合計は、第２スイッチング素子１２における正極側距離Ｌ２１と負極側距離Ｌ２２の合計と等しい。このように、パワーモジュール１０１は、各スイッチング素子１１〜１３における主回路端子との配線が等長配線となっていると言える。
よって、パワーモジュール１０１は、各スイッチング素子１１〜１３に流れる電流のアンバランスを抑制できる。また、パワーモジュール１０１は、主回路端子が複数存在することで、等長配線が容易となる。さらに、パワーモジュール１０１は、端子側の起点を、端子２２、２３、３２と封止部７０との境界面とすることで、製造ばらつきを考慮した電流アンバランスの抑制を行うことができる。
さらに、端子側の起点は、端子２２、２３、３２と封止部７０との境界面の中心とすると好ましい。端子２２、２３、３２の境界面は、電流分布が存在する。しかしながら、端子２２、２３、３２は、境界面の中心が最も電気が流れやすい。よって、パワーモジュール１０１は、電流アンバランスの抑制効果が高まる。
上記のように、パワーモジュール１０１は、正極端子２２、２３と負極端子３２が一方向に並んで配置されている。また、パワーモジュール１０１は、スイッチング素子１１〜１３が正極端子２２、２３と負極端子３２の並び方向に沿って一列に配置されている。よって、パワーモジュール１０１は、信号端子４０を封止部７０から外部に突出させやすくなる。また、パワーモジュール１０１は、等長配線にしやすくなる。
なお、本実施形態では、３つのスイッチング素子１１〜１３を有したパワーモジュール１０１を採用している。しかしながら、本開示は、これに限定されず、３つ以上のスイッチング素子を有するパワーモジュールであれば採用できる。
以上、本開示の好ましい実施形態について説明した。しかしながら、本開示は、上記実施形態に何ら制限されることはなく、本開示の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本開示のその他の形態として、第２〜第１１実施形態に関して説明する。上記実施形態および第２〜第１１実施形態は、夫々単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本開示は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。
（第２実施形態）
図４、図５、図６を用いて、第２実施形態のパワーモジュール１０２に関して説明する。ここでは、主に、パワーモジュール１０２におけるパワーモジュール１０１と異なる点を説明する。パワーモジュール１０２は、スイッチング素子１１〜１４の個数がパワーモジュール１０１と異なる。なお、パワーモジュール１０２では、パワーモジュール１０１と同じ構成要素に、パワーモジュール１０１と同じ符号を付与している。
図４に示すように、パワーモジュール１０２は、スイッチング素子１１〜１３に加えて、第４スイッチング素子１４を有している。パワーモジュール１０２は、パワーモジュール１０１と同様、各スイッチング素子１１〜１４における主回路端子との配線が等長配線となっている。よって、パワーモジュール１０２は、パワーモジュール１０１と同様の効果を奏することができる。なお、スイッチング素子１１〜１３を４つとする構成は、他の実施形態にも適用できる。
また、図５に示すように、本開示は、スイッチング素子１１〜１４ごとの最短距離と最長距離との間隔を用いて、各スイッチング素子１１〜１４における主回路端子との配線が等長配線となるようにしてもよい。
図５における符号Ｌ１１ｍｉｎは、第１スイッチング素子１１と、第１スイッチング素子１１から最も近い正極端子である第２正極端子２３との最短距離である。符号Ｌ１１ｍａｘは、第１スイッチング素子１１と第２正極端子２３との最長距離である。符号Ｌ１２ｍｉｎは、第１スイッチング素子１１と、第１スイッチング素子１１から最も近い負極端子である負極端子３２との最短距離である。符号Ｌ１２ｍａｘは、第１スイッチング素子１１と負極端子３２との最長距離である。この最短距離と最長距離の計り方は、他のスイッチング素子１２〜１４に関しても同様である。
なお、符号２３１は、第２正極端子２３の封止部７０との境界面（第１境界面）である。一方、符号３２１は、第２正極端子２３の封止部７０との境界面（第２境界面）である。
図６に示すように、パワーモジュール１０２は、スイッチング素子１１〜１４ごとの最短距離から最長距離の間隔が、すべてのスイッチング素子１１〜１４において被っている領域（重複領域）が存在する。つまり、パワーモジュール１０２は、重複領域が存在するように構成されている。パワーモジュール１０２は、重複領域が存在することで、各スイッチング素子１１〜１４における主回路端子との配線が等長配線となっているとみなすことができる。これによっても、パワーモジュール１０２は、パワーモジュール１０１と同様の効果を奏することができる。
（第３実施形態）
図７を用いて、第３実施形態のパワーモジュール１０３に関して説明する。ここでは、主に、パワーモジュール１０３におけるパワーモジュール１０１と異なる点を説明する。パワーモジュール１０３は、スイッチング素子１１〜１３が片面放熱である点がパワーモジュール１０１と異なる。図７は、図２に相当する断面図である。なお、パワーモジュール１０３では、パワーモジュール１０１と同じ構成要素に、パワーモジュール１０１と同じ符号を付与している。
図７に示すように、パワーモジュール１０３は、第２端子部材３０とターミナル６０が設けられていない。封止部７１は、各スイッチング素子１１〜１３、第２端子部材３０、ターミナル６０を封止していない。よって、各スイッチング素子１１〜１３は、主に、正極側ヒートシンク２１から放熱される。なお、各スイッチング素子１１〜１３は、ワイヤなどを介して、ソース電極１３ｓと負極端子３２とが電気的に接続されている。
パワーモジュール１０３は、パワーモジュール１０１と同様の効果を奏することができる。スイッチング素子１１〜１３を片面放熱とする構成は、他の実施形態にも適用できる。
（第４実施形態）
図８を用いて、第４実施形態のパワーモジュール１０４に関して説明する。ここでは、主に、パワーモジュール１０４におけるパワーモジュール１０１と異なる点を説明する。パワーモジュール１０４は、第１端子部材２０ａの構成がパワーモジュール１０１と異なる。図８は、図２に相当する断面図である。なお、パワーモジュール１０４では、パワーモジュール１０１と同じ構成要素に、パワーモジュール１０１と同じ符号を付与している。
図８に示すように、パワーモジュール１０４は、第１端子部材２０ａを有している。第１端子部材２０ａは、第１端子部材２０と同様、正極側ヒートシンク２１ａと第１正極端子２２ａを有している。また、第１端子部材２０ａは、第１端子部材２０と同様、第２正極端子２３を有している。第２正極端子２３は、Ｚ方向の位置が第１正極端子２２ａと同じである。
第１端子部材２０ａは、スイッチング素子１１〜１３に対する第１正極端子２２ａの位置が第１端子部材２０と異なる。第１正極端子２２ａは、高さ方向の位置がスイッチング素子１１〜１３と異なる。第１正極端子２２ａは、Ｚ方向において、正極側ヒートシンク２１ａにおけるスイッチング素子１１〜１３の実装面よりも、スイッチング素子１１〜１３から遠ざかった位置に配置されている。よって、第１正極端子２２ａは、中心線ＣＬよりも下方に配置されていると言える。なお、ここでは、中心線ＣＬよりも第２端子部材３０方向を上方、中心線ＣＬよりも第１端子部材２０ａ方向を下方とする。
パワーモジュール１０４は、パワーモジュール１０１と同様の効果を奏することができる。第１端子部材２０ａの構成は、他の実施形態にも適用できる。
（第５実施形態）
図９を用いて、第５実施形態のパワーモジュール１０５に関して説明する。ここでは、主に、パワーモジュール１０５におけるパワーモジュール１０２と異なる点を説明する。パワーモジュール１０５は、正極端子２２ｂと負極端子３２ｂ、３３ｂの個数がパワーモジュール１０２と異なる。なお、パワーモジュール１０５では、パワーモジュール１０２と同じ構成要素に、パワーモジュール１０２と同じ符号を付与している。
図９に示すように、パワーモジュール１０５は、第２端子部材３０ｂを有している。第２端子部材３０ｂは、負極側ヒートシンク３１ｂ、第１負極端子３２ｂ、第２負極端子３３ｂを有している。また、第１端子部材は、１つの正極端子２２ｂと正極側ヒートシンクを有している。そして、正極端子２２ｂは、正極側ヒートシンクと接続されている。よって、第２端子部材３０ｂは、第１端子部材２０の構成と同様の構成をなしている。第１端子部材は、第２端子部材３０の構成と同様の構成をなしている。このように、パワーモジュール１０５は、１つの正極端子２２ｂと、２つの負極端子３２ｂ、第２負極端子３３ｂとを有している。
端子２２ｂ、３２ｂ、３３ｂは、Ｘ方向に並んで配置されている。また、端子２２ｂ、３２ｂ、３３ｂは、高さ方向の位置がスイッチング素子１１〜１３と同じである。
パワーモジュール１０５は、パワーモジュール１０２と同様の効果を奏することができる。正極端子２２ｂと負極端子３２ｂ、３３ｂの構成は、他の実施形態にも適用できる。
（第６実施形態）
図１０を用いて、第６実施形態のパワーモジュール１０６に関して説明する。ここでは、主に、パワーモジュール１０６におけるパワーモジュール１０２と異なる点を説明する。パワーモジュール１０６は、負極端子３２ｃ、３３ｃの個数と、スイッチング素子１１〜１４の配置がパワーモジュール１０２と異なる。なお、パワーモジュール１０６では、パワーモジュール１０２と同じ構成要素に、パワーモジュール１０２と同じ符号を付与している。
図１０に示すように、パワーモジュール１０６は、第２端子部材３０ｃを有している。第２端子部材３０ｃは、負極側ヒートシンク３１ｃ、第１負極端子３２ｃ、第２負極端子３３ｃを有している。第２端子部材３０ｃは、第２端子部材３０と同様の構成ではあるものの、第２端子部材３０よりも負極端子の数が多い。また、第１端子部材は、第１端子部材２０と同様、第１正極端子２２ｃ、第２正極端子２３ｃと、これらに接続された正極側ヒートシンクを有している。
端子２３ｃ、３３ｃ、３２ｃ、２２ｃは、Ｘ方向に並んで配置されている。また、端子２３ｃ、３３ｃ、３２ｃ、２２ｃは、高さ方向の位置がスイッチング素子１１〜１４と同じである。
スイッチング素子１１〜１４は、第１スイッチング素子１１と第４スイッチング素子１４がＸ方向に並んで配置され、第２スイッチング素子１２と第３スイッチング素子１３がＸ方向に並んで配置されている。第２スイッチング素子１２と第３スイッチング素子１３は、第１スイッチング素子１１と第４スイッチング素子１４との間に配置されている。そして、第２スイッチング素子１２と第３スイッチング素子１３は、第１スイッチング素子１１と第４スイッチング素子１４よりも、信号端子４０側にずれた位置に配置
パワーモジュール１０６は、パワーモジュール１０２と同様の効果を奏することができる。負極端子３２ｃ、３３ｃの構成およびスイッチング素子１１〜１４の配置は、他の実施形態にも適用できる。
（第７実施形態）
図１１を用いて、第７実施形態のパワーモジュール１０７に関して説明する。ここでは、主に、パワーモジュール１０７におけるパワーモジュール１０１と異なる点を説明する。パワーモジュール１０７は、負極端子３２ｄの突出方向がパワーモジュール１０１と異なる。なお、パワーモジュール１０７では、パワーモジュール１０１と同じ構成要素に、パワーモジュール１０１と同じ符号を付与している。
図１１に示すように、パワーモジュール１０７は、第２端子部材３０ｄを有している。第２端子部材３０ｄは、負極側ヒートシンク３１ｄ、負極端子３２ｄを有している。負極端子３２ｄは、正極端子２２、２３とは反対側に設けられている。つまり、パワーモジュール１０７は、負極端子３２ｄと正極端子２２、２３が封止部７０から突出して設けられている。そして、パワーモジュール１０７は、スイッチング素子１１〜１３に対する負極端子３２ｄと正極端子２２、２３の突出方向が異なる。なお、端子２２、２３、３２ｄは、高さ方向の位置がスイッチング素子１１〜１４と同じである。
パワーモジュール１０７は、パワーモジュール１０１と同様の効果を奏することができる。負極端子３２ｄの構成は、他の実施形態にも適用できる。
（第８実施形態）
図１２を用いて、第８実施形態のパワーモジュール１０８に関して説明する。ここでは、主に、パワーモジュール１０８におけるパワーモジュール１０２と異なる点を説明する。パワーモジュール１０８は、スイッチング素子１３ａの構成がパワーモジュール１０２と異なる。なお、パワーモジュール１０８では、パワーモジュール１０２と同じ構成要素に、パワーモジュール１０２と同じ符号を付与している。
図１２に示すように、パワーモジュール１０８は、四つのスイッチング素子１１、１２、１３ａ、１４のうち、第３スイッチング素子１３ａだけが、他のスイッチング素子１１、１２、１４と素子サイズが異なる。他のスイッチング素子１１、１２、１４は、全て同じ素子サイズである。第３スイッチング素子１３ａは、第１スイッチング素子１１よりも小型の素子である。これによって、パワーモジュール１０８は、パワーモジュール１０２よりも汎用性を向上させることができる。
なお、素子サイズは、少なくともＸＹ平面における大きさを示している。素子サイズは、ＸＹ平面における大きさに加えて、Ｚ方向の厚みを示すものであってもよい。また、パワーモジュール１０８は、３つ以上のスイッチング素子における少なくとも一つが、他のスイッチング素子と素子サイズが異なるものであれば採用できる。よって、パワーモジュール１０８は、例えば、４つのスイッチング素子のうち２つのスイッチング素子の素子サイズが、他の２つのスイッチング素子の素子サイズと異なっていてもよい。
また、第３スイッチング素子１３ａは、他のスイッチング素子１１、１２、１４と半導体構成が異なっていてもよい。例えば、他のスイッチング素子１１、１２、１４は、Ｓｉを主成分として構成されている。一方、第３スイッチング素子１３ａは、ＳｉＣを主成分として構成されている。しかしながら、半導体構成は、これらの組み合わせに限定されない。パワーモジュール１０８は、ＧａＮを主成分として構成されたスイッチング素子、Ｓｉを主成分として構成されたスイッチング素子を含むものなどであってもよい。
これによって、パワーモジュール１０８は、ＩＧＢＴとＭＯＳＦＥＴなどのハイブリッド駆動にも適用することができる。つまり、パワーモジュール１０８は、他のスイッチング素子１１、１２、１４がＳｉを主成分として構成されたＩＧＢＴであり、第３スイッチング素子１３ａがＳｉＣを主成分として構成されたＭＯＳＦＥＴなどとすることができる。
また、パワーモジュール１０８は、３つ以上のスイッチング素子における少なくとも一つが、他のスイッチング素子と半導体構成が異なるものであれば採用できる。よって、パワーモジュール１０８は、例えば、４つのスイッチング素子のうち２つのスイッチング素子の半導体構成が、他の２つのスイッチング素子の半導体構成と異なっていてもよい。
パワーモジュール１０８は、パワーモジュール１０２と同様の効果を奏することができる。一つのスイッチング素子１３ａが他のスイッチング素子と異なる構成は、他の実施形態にも適用できる。
（第９実施形態）
図１３を用いて、第９実施形態のパワーモジュール１０９に関して説明する。ここでは、主に、パワーモジュール１０９におけるパワーモジュール１０２と異なる点を説明する。パワーモジュール１０９は、スイッチング素子１１〜１４とゲート端子４１、４２との関係がパワーモジュール１０２と異なる。なお、パワーモジュール１０９では、パワーモジュール１０２と同じ構成要素に、パワーモジュール１０２と同じ符号を付与している。
図１３に示すように、パワーモジュール１０９は、２つのゲート端子４１、４２を有している。ゲート端子４１、４２は、信号端子の一部である。第１スイッチング素子１１と第２スイッチング素子１２は、各ゲート電極が第１ゲート端子４１と電気的に接続されている。第３スイッチング素子１３と第４スイッチング素子１４は、各ゲート電極が第２ゲート端子４２と電気的に接続されている。なお、パワーモジュール１０９は、３つ以上のゲート端子を有していてもよい。
符号Ｌ１３は、第１スイッチング素子１１と、第１スイッチング素子１１に最も近いゲート端子である第２ゲート端子４２との距離である。距離Ｌ１３は、例えば、スイッチング素子１１の第２ゲート端子４２側の側壁の中心と、第２ゲート端子４２の封止部７０との境界までの距離である。他の距離Ｌ２３〜４３に関しても同様である。
符号Ｌ２３は、第２スイッチング素子１２と、第２スイッチング素子１２に最も近いゲート端子である第２ゲート端子４２との距離である。符号Ｌ３３は、第３スイッチング素子１３と、第３スイッチング素子１３に最も近いゲート端子である第１ゲート端子４１との距離である。符号Ｌ４３は、第４スイッチング素子１４と、第４スイッチング素子１４に最も近いゲート端子である第１ゲート端子４１との距離である。距離Ｌ１３、距離Ｌ２３、距離Ｌ３３、距離Ｌ４３は、ゲート距離に相当する。
パワーモジュール１０９は、距離Ｌ１３、距離Ｌ２３、距離Ｌ３３、距離Ｌ４３が等しい。つまり、パワーモジュール１０９は、距離Ｌ１３、距離Ｌ２３、距離Ｌ３３、距離Ｌ４３が等しくなるように、ゲート端子４１、４２の位置と各スイッチング素子１１〜１４の位置の少なくとも一方が設定されている。
パワーモジュール１０９は、パワーモジュール１０２と同様の効果を奏することができる。さらに、パワーモジュール１０９は、スイッチング素子１１〜１４とゲート端子４１、４２とを等長配線とすることで、各スイッチング素子１１〜１４に流れる電流のアンバランスをより一層抑制できる。また、パワーモジュール１０９は、複数のゲート端子４１、４２を有することで、ゲート端子４１、４２に関する等長配線を容易にすることができる。なお、各スイッチング素子１１〜１４とゲート端子４１、４２との関係は、他の実施形態にも適用できる。
（第１０実施形態）
図１４を用いて、第１０実施形態のパワーモジュール１１０に関して説明する。ここでは、主に、パワーモジュール１１０におけるパワーモジュール１０２と異なる点を説明する。パワーモジュール１１０は、各スイッチング素子１１〜１４と各端子２２、２３、３２との関係がパワーモジュール１０２と異なる。なお、パワーモジュール１１０では、パワーモジュール１０２と同じ構成要素に、パワーモジュール１０２と同じ符号を付与している。
符号Ｌ１１ａは、第１スイッチング素子１１と第２正極端子２３までの距離である。符号Ｌ１１ｂは、第１スイッチング素子１１と第１正極端子２２までの距離である。符号Ｌ１２は、第１スイッチング素子１１と負極端子３２までの距離である。
符号Ｌ２１ａは、第３スイッチング素子１３と第２正極端子２３までの距離である。符号Ｌ２１ｂは、第３スイッチング素子１３と第１正極端子２２までの距離である。符号Ｌ２２は、第３スイッチング素子１３と負極端子３２までの距離である。
ここでは、スイッチング素子１１〜１４側の起点として、端子２２、２３、３２側の側壁の中心を採用している。しかしながら、本開示は、これに限定されず、第１実施形態と同様の起点を採用することもできる。一方、端子２２、２３、３２側の起点は、上記実施形態と同様である。
パワーモジュール１０９は、各スイッチング素子１１〜１４と正極端子２２、２３までの距離の平均と、各スイッチング素子１１〜１３と負極端子３２までの距離の平均の合計が規定されている。つまり、パワーモジュール１０９は、各スイッチング素子１１〜１３と正極端子２２、２３までの距離の平均と、各スイッチング素子１１〜１３と負極端子３２までの距離の平均の合計が、各スイッチング素子１１〜１４で等しくなるように規定されている。
例えば、第１スイッチング素子１１に関する合計距離は、距離Ｌ１１ａと距離Ｌ１１ｂの平均と、距離Ｌ１２の平均とを合計した距離である。第３スイッチング素子１３に関する合計距離は、距離Ｌ２１ａと距離Ｌ２１ｂの平均と、距離Ｌ２２の平均とを合計した距離である。他のスイッチング素子１２、１４に関しても同様である。パワーモジュール１０９は、これらの合計距離が等しくなるように規定されている。
パワーモジュール１０９は、パワーモジュール１０２と同様の効果を奏することができる。
（第１１実施形態）
図１５、図１６を用いて、第１１実施形態のパワーモジュール１１１に関して説明する。ここでは、主に、パワーモジュール１１１におけるパワーモジュール１０１と異なる点を説明する。パワーモジュール１１１は、上アームと下アームとが１つのパッケージとして構成されている点がパワーモジュール１０１と異なる。なお、パワーモジュール１１１では、パワーモジュール１０１と同じ構成要素に、パワーモジュール１０１と同じ符号を付与している。
図１５に示すように、パワーモジュール１１１は、上アームのスイッチング素子として、上アーム第１スイッチング素子１１ｐ、上アーム第２スイッチング素子１２ｐ、上アーム第３スイッチング素子１３ｐを有している。これらのスイッチング素子１１ｐ〜１３ｐは、並列接続されており、上アーム素子と言える。
また、パワーモジュール１１１は、下アームのスイッチング素子として、下アーム第１スイッチング素子１１ｎ、下アーム第２スイッチング素子１２ｎ、下アーム第３スイッチング素子１３ｎを有している。これらのスイッチング素子１１ｎ〜１３ｎは、並列接続されており、下アーム素子と言える。
パワーモジュール１１１は、上アーム端子部材２０ｅと下アーム端子部材３０ｅとＯ端子３２ｆとを有している。上アーム端子部材２０ｅは、上アームヒートシンク２１ｅ、Ｐ端子２２ｅを有している。下アーム端子部材３０ｅは、下アームヒートシンク３１ｅ、Ｎ端子３２ｅを有している。
図１６に示すように、パワーモジュール１１１は、インバータ２００における上アームと下アームとを構成している。パワーモジュール１１１は、インバータ２００を構成すべく、各スイッチング素子１１ｐ〜１３ｐ、１１ｎ〜１３ｎ、上アーム端子部材２０ｅ、下アーム端子部材３０ｅ、Ｏ端子３２ｆが構成されている。なお、パワーモジュール１１１は、コンバータにも適用できる。
パワーモジュール１１０は、パワーモジュール１０１と同様の効果を奏することができる。
１１…第１スイッチング素子、１２…第２スイッチング素子、１３…第３スイッチング素子、１３ｇ…ゲート電極、１３ｄ…ドレイン電極、１３ｓ…ソース電極、１４…第４スイッチング素子、２０…第１端子部材、２１…正極側ヒートシンク、２２…第１正極端子、２３…第２正極端子、３０…第２端子部材、３１…負極側ヒートシンク、３２…負極端子、４０…信号端子、５０…ワイヤ、６０…ターミナル、７０…封止部、１０１〜１１１…パワーモジュール、２００…インバータ、３００…モータジェネレータ、ＣＰ…中心点、ＣＬ…中心線

Claims (9)

  1. ３つ以上の並列接続されたスイッチング素子（１１〜１４、１３ａ、１１ｐ〜１３ｐ、１１ｎ〜１３ｎ）と、
    各スイッチング素子の正極電極に接続された正極端子（２２、２２ａ〜２２ｃ、２２ｅ、２３、２３ｃ）と、
    各スイッチング素子の負極電極に接続された負極端子（３２、３２ｂ〜３２ｆ、３３ｂ、３３ｃ）と、を備え、
    前記正極端子と前記負極端子の合計が３つ以上であるパワーモジュール。
  2. 前記スイッチング素子の中心と、前記スイッチング素子に最も近い前記正極端子までの距離である正極側距離（Ｌ１１、Ｌ２１）と、前記スイッチング素子の中心と、前記スイッチング素子に最も近い前記負極端子までの距離である負極側距離（Ｌ１２、Ｌ２２）の合計が、各スイッチング素子において等しい請求項１に記載のパワーモジュール。
  3. さらに、前記正極端子の一部と前記負極端子の一部を封止している封止部（７０、７１）を備え、
    前記正極端子と前記負極端子は、前記封止部から突出しており、
    前記正極側距離は、前記スイッチング素子の中心と、前記スイッチング素子に最も近い前記正極端子における前記封止部との境界までの距離であり、
    前記負極側距離は、前記スイッチング素子の中心と、前記スイッチング素子に最も近い前記負極端子における前記封止部との境界までの距離である請求項２に記載のパワーモジュール。
  4. 前記正極側距離は、前記スイッチング素子の中心と、前記スイッチング素子に最も近い前記正極端子における前記封止部との境界面の中心までの距離であり、
    前記負極側距離は、前記スイッチング素子の中心と、前記スイッチング素子に最も近い前記負極端子における前記封止部との境界面の中心までの距離である請求項３に記載のパワーモジュール。
  5. さらに、前記スイッチング素子のゲート電極に接続されたゲート端子を２つ以上備え、
    前記スイッチング素子と前記スイッチング素子に最も近い前記ゲート端子までの距離であるゲート距離（Ｌ１３、Ｌ２３、Ｌ３３、Ｌ４３）が、各スイッチング素子において等しい請求項１〜４のいずれか１項に記載のパワーモジュール。
  6. さらに、前記スイッチング素子に接続された信号端子（４０〜４２）を備え、
    前記信号端子は、前記スイッチング素子に対して、前記正極端子および前記負極端子とは反対側に設けられている請求項１〜４のいずれか１項に記載のパワーモジュール。
  7. 前記正極端子と前記負極端子は、一方向に並んで配置されており、
    ３つ以上の前記スイッチング素子は、前記正極端子と前記負極端子の並び方向に沿って一列に配置されている請求項１〜６のいずれか１項に記載のパワーモジュール。
  8. ３つ以上の前記スイッチング素子における少なくとも一つは、他の前記スイッチング素子と素子サイズが異なる請求項１〜７のいずれか１項に記載のパワーモジュール。
  9. 前記スイッチング素子は、半導体スイッチング素子であり、
    ３つ以上の前記スイッチング素子における少なくとも一つは、他の前記スイッチング素子と半導体構成が異なる請求項１〜８のいずれか１項に記載のパワーモジュール。
JP2019161494A 2019-09-04 2019-09-04 パワーモジュール Active JP7259655B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019161494A JP7259655B2 (ja) 2019-09-04 2019-09-04 パワーモジュール
PCT/JP2020/031963 WO2021044898A1 (ja) 2019-09-04 2020-08-25 パワーモジュール
CN202080061372.9A CN114365280A (zh) 2019-09-04 2020-08-25 功率模块
US17/666,676 US20220165712A1 (en) 2019-09-04 2022-02-08 Power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019161494A JP7259655B2 (ja) 2019-09-04 2019-09-04 パワーモジュール

Publications (3)

Publication Number Publication Date
JP2021040074A true JP2021040074A (ja) 2021-03-11
JP2021040074A5 JP2021040074A5 (ja) 2021-10-07
JP7259655B2 JP7259655B2 (ja) 2023-04-18

Family

ID=74847219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019161494A Active JP7259655B2 (ja) 2019-09-04 2019-09-04 パワーモジュール

Country Status (4)

Country Link
US (1) US20220165712A1 (ja)
JP (1) JP7259655B2 (ja)
CN (1) CN114365280A (ja)
WO (1) WO2021044898A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160056132A1 (en) * 2014-08-20 2016-02-25 Infineon Technologies Ag Low-Inductance Circuit Arrangement Comprising Load Current Collecting Conductor Track
JP2017011026A (ja) * 2015-06-18 2017-01-12 株式会社デンソー 半導体装置
JP2017195259A (ja) * 2016-04-19 2017-10-26 株式会社デンソー 半導体モジュール、及び電力変換装置
JP2019029457A (ja) * 2017-07-27 2019-02-21 株式会社デンソー 半導体モジュール
JP2019110228A (ja) * 2017-12-19 2019-07-04 株式会社デンソー 電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160056132A1 (en) * 2014-08-20 2016-02-25 Infineon Technologies Ag Low-Inductance Circuit Arrangement Comprising Load Current Collecting Conductor Track
JP2017011026A (ja) * 2015-06-18 2017-01-12 株式会社デンソー 半導体装置
JP2017195259A (ja) * 2016-04-19 2017-10-26 株式会社デンソー 半導体モジュール、及び電力変換装置
JP2019029457A (ja) * 2017-07-27 2019-02-21 株式会社デンソー 半導体モジュール
JP2019110228A (ja) * 2017-12-19 2019-07-04 株式会社デンソー 電力変換装置

Also Published As

Publication number Publication date
CN114365280A (zh) 2022-04-15
JP7259655B2 (ja) 2023-04-18
WO2021044898A1 (ja) 2021-03-11
US20220165712A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
US11270984B2 (en) Semiconductor module
JP6750514B2 (ja) 半導体装置
US9704831B2 (en) Power semiconductor module
CN107924913B (zh) 半导体装置及半导体装置的制造方法
US20190035771A1 (en) Power module
JP5893369B2 (ja) 半導体装置
JP4660214B2 (ja) 電力用半導体装置
US8373197B2 (en) Circuit device
US11380656B2 (en) Semiconductor device
KR20160038771A (ko) 반도체 장치
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
JP2015100223A (ja) 電力変換装置
US20210407875A1 (en) Semiconductor device
JP2017054842A (ja) 配線基板、半導体装置、及び半導体パッケージ
US20200211954A1 (en) Semiconductor module
JP2017011028A (ja) 半導体装置
JPWO2018047485A1 (ja) パワーモジュールおよびインバータ装置
JP2015207685A (ja) 半導体モジュール及び半導体装置
WO2021044898A1 (ja) パワーモジュール
US11450647B2 (en) Semiconductor module and semiconductor device including the same
JP7010036B2 (ja) 半導体モジュール
US20200098673A1 (en) Semiconductor device
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
US11996344B2 (en) Semiconductor device
US20210407881A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230320

R151 Written notification of patent or utility model registration

Ref document number: 7259655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151