JP2021034384A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2021034384A
JP2021034384A JP2019148404A JP2019148404A JP2021034384A JP 2021034384 A JP2021034384 A JP 2021034384A JP 2019148404 A JP2019148404 A JP 2019148404A JP 2019148404 A JP2019148404 A JP 2019148404A JP 2021034384 A JP2021034384 A JP 2021034384A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat receiving
case
wiring
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019148404A
Other languages
Japanese (ja)
Other versions
JP7392319B2 (en
Inventor
尚毅 林
Naoki Hayashi
尚毅 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019148404A priority Critical patent/JP7392319B2/en
Priority to CN202010596917.8A priority patent/CN112397472A/en
Publication of JP2021034384A publication Critical patent/JP2021034384A/en
Application granted granted Critical
Publication of JP7392319B2 publication Critical patent/JP7392319B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

To allow for suppression of internal temperature rise.SOLUTION: In lead frames 35, 36, when heat generated in a control IC37 and first and second semiconductor chips 21, 22 is conducted via a control wiring part 35a and a main current wiring part 36a to a control terminal part 35b and a main current terminal part 36b, the heat is conducted to heat receiving parts 35c, 36c provided in the control wiring part 35a and a main current wiring part 36a, and pooled in the heat receiving parts 35c, 36c. Consequently, temperature rise of the lead frames 35, 36, especially outside portions from the mounting locations of the heat receiving parts 35c, 36c of the control wiring part 35a and the main current wiring part 36a, and the control terminal part 35b and the main current terminal part 36b, can be suppressed.SELECTED DRAWING: Figure 2

Description

本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.

半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体チップを含んで、例えば、電力変換装置として利用されている。このような半導体装置は、熱可塑性樹脂を用いてリードフレームがインサート成形されたケースに、半導体チップ及び制御ＩＣ（Integrated Circuit）等が設置された回路基板を収納して、トランスファー成形を用いて封止部材で封止されて構成されている。 The semiconductor device includes semiconductor chips such as an IGBT (Insulated Gate Bipolar Transistor) and a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor), and is used as, for example, a power conversion device. In such a semiconductor device, a circuit board on which a semiconductor chip and a control IC (Integrated Circuit) are installed is housed in a case in which a lead frame is insert-molded using a thermoplastic resin, and sealed by transfer molding. It is configured by being sealed with a stop member.

特開２０１４−１４６７０４号公報Japanese Unexamined Patent Publication No. 2014-146704

しかし、上記半導体装置では、半導体チップ並びに制御ＩＣの動作に伴う発熱により装置内部の熱応力が増加する。これにより、例えば、リードフレームと半導体チップ並びに制御ＩＣとを電気的に接続するボンディングワイヤのボンディング箇所が熱応力を受けて剥離してしまうおそれがある。また、リードフレームに外部機器をはんだにより接合する際に、リードフレームとケースと封止部材との３部材の界面を起点として剥離が生じてしまうおそれがある。このような剥離等により、半導体装置の信頼性の低下を招いてしまう。 However, in the above-mentioned semiconductor device, the thermal stress inside the device increases due to heat generated by the operation of the semiconductor chip and the control IC. As a result, for example, the bonding portion of the bonding wire that electrically connects the lead frame, the semiconductor chip, and the control IC may be peeled off due to thermal stress. Further, when an external device is joined to the lead frame by soldering, peeling may occur starting from the interface between the lead frame, the case, and the sealing member. Such peeling or the like causes a decrease in the reliability of the semiconductor device.

本発明は、このような点に鑑みてなされたものであり、内部の温度上昇を抑制することができる半導体装置を提供することを目的とする。 The present invention has been made in view of such a point, and an object of the present invention is to provide a semiconductor device capable of suppressing an internal temperature rise.

本発明の一観点によれば、第１電子部品と、前記第１電子部品に電気的に接続される第１配線部と前記第１配線部が一体的に接続され、電流が印加される第１端子部とを備える第１リードフレームと、前記第１端子部を外部に延伸して前記第１リードフレームが一体成形され、前記第１配線部を表出する第１配線領域を内部に備え、前記第１電子部品を収納するケースと、前記ケース内を封止する封止部材と、を有し、前記第１リードフレームは、前記第１配線部に接続され、前記ケースに埋設された第１受熱部をさらに備える、半導体装置が提供される。 According to one aspect of the present invention, the first electronic component, the first wiring portion electrically connected to the first electronic component, and the first wiring portion are integrally connected, and a current is applied. A first lead frame including one terminal portion and a first wiring region in which the first terminal portion is extended to the outside and the first lead frame is integrally molded to expose the first wiring portion are provided inside. The first lead frame has a case for accommodating the first electronic component and a sealing member for sealing the inside of the case, and the first lead frame is connected to the first wiring portion and embedded in the case. A semiconductor device further comprising a first heat receiving unit is provided.

開示の技術によれば、内部の温度上昇を抑制して、半導体装置の信頼性の低下を抑制することができる。 According to the disclosed technology, it is possible to suppress an increase in internal temperature and suppress a decrease in reliability of the semiconductor device.

第１の実施の形態の半導体装置の平面図である。It is a top view of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置の断面図である。It is sectional drawing of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置の側面図である。It is a side view of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the lead frame including the semiconductor device of 1st Embodiment. 第２の実施の形態の半導体装置の断面図である。It is sectional drawing of the semiconductor device of 2nd Embodiment. 第２の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the lead frame including the semiconductor device of 2nd Embodiment. 第１，第２の実施の形態の半導体装置に含まれる受熱部を説明するための図である。It is a figure for demonstrating the heat receiving part included in the semiconductor device of 1st and 2nd Embodiment. 第３の実施の形態の半導体装置の断面図である。It is sectional drawing of the semiconductor device of 3rd Embodiment. 第３の実施の形態の半導体装置の側面図である。It is a side view of the semiconductor device of 3rd Embodiment. 第３の実施の形態の別の半導体装置の断面図である。It is sectional drawing of another semiconductor device of 3rd Embodiment. 第３の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the lead frame including the semiconductor device of 3rd Embodiment. 第４の実施の形態の半導体装置の断面図である。It is sectional drawing of the semiconductor device of 4th Embodiment. 第４の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the lead frame including the semiconductor device of 4th Embodiment.

以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図２の半導体装置１０において、上側を向いた面を表す。同様に、「上」とは、図２の半導体装置１０において、上側の方向を表す。「裏面」及び「下面」とは、図２の半導体装置１０において、下側を向いた面を表す。同様に、「下」とは、図２の半導体装置１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。 Hereinafter, embodiments will be described with reference to the drawings. In the following description, the "front surface" and the "upper surface" represent the surfaces facing upward in the semiconductor device 10 of FIG. Similarly, “upper” represents the upper direction in the semiconductor device 10 of FIG. The “back surface” and the “bottom surface” represent a surface facing downward in the semiconductor device 10 of FIG. Similarly, “bottom” represents the direction of the lower side in the semiconductor device 10 of FIG. If necessary, other drawings mean the same direction. The "front surface", "upper surface", "upper", "back surface", "lower surface", "lower", and "side surface" are merely convenient expressions for specifying the relative positional relationship, and the present invention It does not limit the technical idea of. For example, "top" and "bottom" do not necessarily mean vertical to the ground. That is, the "up" and "down" directions are not limited to the direction of gravity.

［第１の実施の形態］
第１の実施の形態における半導体装置について、図１〜図３を用いて説明する。図１は、第１の実施の形態の半導体装置の平面図であり、図２は、第１の実施の形態の半導体装置の断面図であり、図３は、第１の実施の形態の半導体装置の側面図である。なお、図１では、封止部材３８及びプリント回路基板４０の記載を省略している。図２は、図１における一点鎖線Ｘ−Ｘにおける断面図である。図３は、図２の半導体装置１０の側面３２ｅの要部を表している。 [First Embodiment]
The semiconductor device according to the first embodiment will be described with reference to FIGS. 1 to 3. FIG. 1 is a plan view of the semiconductor device of the first embodiment, FIG. 2 is a cross-sectional view of the semiconductor device of the first embodiment, and FIG. 3 is a semiconductor of the first embodiment. It is a side view of the apparatus. In FIG. 1, the description of the sealing member 38 and the printed circuit board 40 is omitted. FIG. 2 is a cross-sectional view taken along the alternate long and short dash line XX in FIG. FIG. 3 shows a main part of the side surface 32e of the semiconductor device 10 of FIG.

半導体装置１０は、１組の半導体ユニット２０と、複数の制御ＩＣ３７と、１組の半導体ユニット２０及び制御ＩＣ３７を収納し、リードフレーム３３〜３６を備えるケース３０とを有している。半導体ユニット２０は、第１半導体チップ２１及び第２半導体チップ２２を６組有している。さらに、１組の第１半導体チップ２１及び第２半導体チップ２２がおもて面にそれぞれ設けられた６つの回路パターン２３と、これらの回路パターン２３がおもて面に形成された絶縁基板２４とを有している。なお、このような半導体ユニット２０では、第１半導体チップ２１及び第２半導体チップ２２と、第１半導体チップ２１及び第２半導体チップ２２がおもて面に配置された回路パターン２３とを１組として、絶縁基板２４上に絶縁基板２４の長辺に沿って、例えば、６組配列されている。なお、図１では、６組の第１半導体チップ２１及び第２半導体チップ２２が設けられている場合を示しているに過ぎない。６組に限らず、半導体装置１０の仕様等に応じた組数を設けることができる。制御ＩＣ３７は、第１半導体チップ２１及び第２半導体チップ２２の２組に対して１つずつ、合計３つ有している。なお、本実施の形態では、複数存在する構成は特に断りがない場合には、そのうちの１つを挙げて説明する。 The semiconductor device 10 has a set of semiconductor units 20, a plurality of control ICs 37, and a case 30 that houses a set of semiconductor units 20 and control ICs 37 and includes lead frames 33 to 36. The semiconductor unit 20 includes six sets of a first semiconductor chip 21 and a second semiconductor chip 22. Further, six circuit patterns 23 in which a set of the first semiconductor chip 21 and the second semiconductor chip 22 are provided on the front surface, respectively, and an insulating substrate 24 on which these circuit patterns 23 are formed on the front surface. And have. In such a semiconductor unit 20, a set of a first semiconductor chip 21 and a second semiconductor chip 22 and a circuit pattern 23 in which the first semiconductor chip 21 and the second semiconductor chip 22 are arranged on the front surface are set. As a result, for example, 6 sets are arranged on the insulating substrate 24 along the long side of the insulating substrate 24. Note that FIG. 1 merely shows a case where six sets of the first semiconductor chip 21 and the second semiconductor chip 22 are provided. Not limited to 6 sets, the number of sets can be provided according to the specifications of the semiconductor device 10 and the like. The control IC 37 has three control ICs 37, one for each of the two sets of the first semiconductor chip 21 and the second semiconductor chip 22. In the present embodiment, unless otherwise specified, a plurality of configurations will be described with reference to one of them.

第１半導体チップ２１は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。第１半導体チップ２１がＩＧＢＴである場合には、裏面に主電極としてコレクタ電極を、おもて面に、ゲート電極及び主電極としてエミッタ電極をそれぞれ備えている。第１半導体チップ２１がパワーＭＯＳＦＥＴである場合には、裏面に主電極としてドレイン電極を、おもて面に、ゲート電極及び主電極としてソース電極をそれぞれ備えている。上記の第１半導体チップ２１は、その裏面が回路パターン２３上にはんだ（図示を省略）により接合されている。第２半導体チップ２２は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオード素子を含んでいる。このような第２半導体チップ２２は、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。上記の第２半導体チップ２２は、その裏面が回路パターン２３上にはんだ（図示を省略）により接合されている。なお、第１半導体チップ２１及び第２半導体チップ２２に代えて、ＩＧＢＴとＦＷＤとの機能を合わせ持つＲＣ（Reverse-Conducting）−ＩＧＢＴを用いてもよい。 The first semiconductor chip 21 includes switching elements such as an IGBT and a power MOSFET. When the first semiconductor chip 21 is an IGBT, a collector electrode is provided as a main electrode on the back surface, and a gate electrode and an emitter electrode as a main electrode are provided on the front surface. When the first semiconductor chip 21 is a power MOSFET, a drain electrode is provided as a main electrode on the back surface, and a gate electrode and a source electrode are provided as main electrodes on the front surface. The back surface of the first semiconductor chip 21 is bonded to the circuit pattern 23 by solder (not shown). The second semiconductor chip 22 includes, for example, a diode element such as an SBD (Schottky Barrier Diode) or an FWD (Free Wheeling Diode). Such a second semiconductor chip 22 is provided with an output electrode (cathode electrode) as a main electrode on the back surface and an input electrode (anode electrode) as a main electrode on the front surface. The back surface of the second semiconductor chip 22 is bonded to the circuit pattern 23 by soldering (not shown). Instead of the first semiconductor chip 21 and the second semiconductor chip 22, RC (Reverse-Conducting) -IGBT having both functions of the IGBT and the FWD may be used.

回路パターン２３は、導電性に優れた銅あるいは銅合金等の金属により構成されている。なお、図１及び図２の回路パターン２３の形状は一例である。このような回路パターン２３は、絶縁基板２４の一方の面に形成された導電性の板または箔をエッチングして生成され、または、導電性の板を絶縁基板２４の一方の面に貼り合わせて生成される。なお、回路パターン２３の厚さは、好ましくは、０．１０ｍｍ以上、１．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、０．５０ｍｍ以下である。絶縁基板２４は、熱抵抗の小さいエポキシ樹脂、液晶ポリマー等の絶縁樹脂と熱伝導率の高い窒化硼素、酸化アルミニウム、酸化珪素等との組み合わせによる有機絶縁層とすることができる。あるいは、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスで構成される無機絶縁層とすることができる。 The circuit pattern 23 is made of a metal such as copper or a copper alloy having excellent conductivity. The shape of the circuit pattern 23 in FIGS. 1 and 2 is an example. Such a circuit pattern 23 is generated by etching a conductive plate or foil formed on one surface of the insulating substrate 24, or the conductive plate is bonded to one surface of the insulating substrate 24. Will be generated. The thickness of the circuit pattern 23 is preferably 0.10 mm or more and 1.00 mm or less, and more preferably 0.20 mm or more and 0.50 mm or less. The insulating substrate 24 can be an organic insulating layer made of a combination of an insulating resin such as an epoxy resin or a liquid crystal polymer having a low thermal resistance and a boron nitride, aluminum oxide, silicon oxide or the like having a high thermal conductivity. Alternatively, it can be an inorganic insulating layer made of highly thermally conductive ceramics such as aluminum oxide, aluminum nitride, and silicon nitride, which have excellent thermal conductivity.

放熱板２５は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。さらに、この放熱板２５の裏面に冷却器（図示を省略）をはんだまたは銀ろう等を介して取り付けて放熱性を向上させることができる。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板２５は、このような冷却器と一体化されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。なお、放熱板２５の厚さは、好ましくは、１ｍｍ以上、１．５ｍｍ以下である。また、回路パターン２３、絶縁基板２４、放熱板２５の組み合わせは、酸化アルミニウム、窒化アルミニウム、窒化珪素等の無機絶縁層の両面に銅箔が接合されたＤＣＢ（Direct Copper Bond）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。なお、このような構成を有する半導体ユニット２０の回路パターン２３の形状、配置位置及び個数、第１半導体チップ２１及び第２半導体チップ２２の配置位置及び個数は一例であり、図１及び図２に限らず、設計等により適宜設定される。 The heat radiating plate 25 is made of, for example, aluminum, iron, silver, copper, or an alloy containing at least one of these, which has excellent thermal conductivity. Further, in order to improve the corrosion resistance, for example, a material such as nickel may be formed on the surface of the heat radiating plate by plating or the like. Specifically, in addition to nickel, there are nickel-phosphorus alloys, nickel-boron alloys and the like. Further, a cooler (not shown) can be attached to the back surface of the heat radiating plate 25 via solder, silver wax, or the like to improve heat dissipation. The cooler in this case is made of, for example, aluminum, iron, silver, copper, or an alloy containing at least one of these, which has excellent thermal conductivity. Further, as the cooler, fins, a heat sink composed of a plurality of fins, a water-cooled cooling device, or the like can be applied. Further, the heat radiating plate 25 may be integrated with such a cooler. In that case, it is composed of aluminum, iron, silver, copper, or an alloy containing at least one of these, which has excellent thermal conductivity. Then, in order to improve the corrosion resistance, for example, a material such as nickel may be formed on the surface of the heat radiating plate integrated with the cooler by plating or the like. Specifically, in addition to nickel, there are nickel-phosphorus alloys, nickel-boron alloys and the like. The thickness of the heat radiating plate 25 is preferably 1 mm or more and 1.5 mm or less. The combination of the circuit pattern 23, the insulating substrate 24, and the heat radiating plate 25 is a DCB (Direct Copper Bond) substrate or AMB (Active) in which copper foil is bonded to both sides of an inorganic insulating layer such as aluminum oxide, aluminum nitride, or silicon nitride. Metal Brazed) Substrates can be used. The shape, arrangement position and number of the circuit pattern 23 of the semiconductor unit 20 having such a configuration, and the arrangement position and number of the first semiconductor chip 21 and the second semiconductor chip 22 are examples. Not limited to this, it is set as appropriate depending on the design and the like.

制御ＩＣ３７は、はんだ（図示を省略）を介して、後述するリードフレーム３５の制御配線部３５ａの３か所にそれぞれ接合されている。なお、所望の機能を実現するために、制御ＩＣ３７に代わって、例えば、サーミスタ、コンデンサ、抵抗等の電子部品を適宜用いてもよい。 The control IC 37 is joined to three locations of the control wiring portion 35a of the lead frame 35, which will be described later, via solder (not shown). In addition, in order to realize a desired function, for example, electronic components such as a thermistor, a capacitor, and a resistor may be appropriately used instead of the control IC 37.

次に、ケース３０について説明する。ケース３０は、枠型状の筐体である上部枠体部３１と、上部枠体部３１が一体的に形成された下部本体部３２と、下部本体部３２に設けられたリードフレーム３３〜３６とを有している。下部本体部３２は、平面視で矩形状を成した平板状をしており、おもて面から裏面を貫通し、底面に形成された、半導体ユニット２０が取り付けられる収納開口部３２ａ（収納領域）を備えている。さらに、下部本体部３２は、収納開口部３２ａを挟んで両側に対向して第１配線領域３２ｂと第２配線領域３２ｃとを備えている。 Next, the case 30 will be described. The case 30 includes an upper frame body portion 31 which is a frame-shaped housing, a lower body portion 32 in which the upper frame body portion 31 is integrally formed, and lead frames 33 to 36 provided in the lower body portion 32. And have. The lower main body portion 32 has a flat plate shape having a rectangular shape in a plan view, and has a storage opening 32a (storage area) formed on the bottom surface to which the semiconductor unit 20 is attached, penetrating from the front surface to the back surface. ) Is provided. Further, the lower main body portion 32 includes a first wiring region 32b and a second wiring region 32c facing each other on both sides of the storage opening 32a.

複数のリードフレーム３３〜３５は、ケース３０の図１中左側の側面３２ｄから側面３２ｄに垂直に延出している。下部本体部３２の側面３２ｄに複数のリードフレーム３３〜３５が一列に配列した状態で固着されている。リードフレーム３３〜３５は、制御配線部３３ａ〜３５ａと制御配線部３３ａ〜３５ａに一体的に接続された制御端子部３３ｂ〜３５ｂとを備える。制御端子部３３ｂ〜３５ｂは、途中で屈曲して半導体装置１０の上方に向かっている。なお、半導体装置１０の図１中左側の側面３２ｄに設けられた、リードフレーム３４，３５を除いた全てがリードフレーム３３である。各リードフレーム３３の制御端子部３３ｂは、下部本体部３２の側面３２ｄから外部空間に突出し、制御配線部３３ａは、第１配線領域３２ｂに表出している。また、下部本体部３２の一方の側面３２ｄにリードフレーム３４，３５も複数のリードフレーム３３に対して一列に配列した状態で固着されている。リードフレーム３４，３５の制御端子部３４ｂ，３５ｂは、下部本体部３２の側面３２ｄから外部空間に突出し、制御配線部３４ａ，３５ａは、第１配線領域３２ｂに表出して側面３２ｄに沿って配線されている。そして、制御ＩＣ３７がはんだ（図示を省略）を介して、第１配線領域３２ｂ内のリードフレーム３５の制御配線部３５ａの３か所にそれぞれ接合されている。この際、リードフレーム３５は、接地されている。制御ＩＣ３７は、リードフレーム３３〜３５の制御配線部３３ａ〜３５ａに対して適宜、ボンディングワイヤ２６により電気的に接続されている。 The plurality of lead frames 33 to 35 extend vertically from the side surface 32d on the left side in FIG. 1 of the case 30 to the side surface 32d. A plurality of lead frames 33 to 35 are fixed to the side surface 32d of the lower main body 32 in a state of being arranged in a row. The lead frames 33 to 35 include control wiring units 33a to 35a and control terminal units 33b to 35b integrally connected to the control wiring units 33a to 35a. The control terminal portions 33b to 35b are bent in the middle and are directed toward the upper side of the semiconductor device 10. All of the semiconductor devices 10 except the lead frames 34 and 35 provided on the left side surface 32d in FIG. 1 are lead frames 33. The control terminal portion 33b of each lead frame 33 projects from the side surface 32d of the lower main body portion 32 into the external space, and the control wiring portion 33a is exposed in the first wiring region 32b. Further, the lead frames 34 and 35 are also fixed to one side surface 32d of the lower main body 32 in a state of being arranged in a row with respect to the plurality of lead frames 33. The control terminal portions 34b and 35b of the lead frames 34 and 35 project from the side surface 32d of the lower main body portion 32 to the external space, and the control wiring portions 34a and 35a are exposed to the first wiring region 32b and wired along the side surface 32d. Has been done. Then, the control IC 37 is joined to the control wiring portion 35a of the lead frame 35 in the first wiring region 32b via solder (not shown), respectively. At this time, the lead frame 35 is grounded. The control IC 37 is appropriately electrically connected to the control wiring portions 33a to 35a of the lead frames 33 to 35 by a bonding wire 26.

また、例えば、リードフレーム３５の制御配線部３５ａには受熱部３５ｃが設けられている。受熱部３５ｃは、制御端子部３５ｂと制御ＩＣ３７との間に流れる経路を拡張しないように設けられている。電流の経路を拡張しないように設けられるとは、例えば、受熱部３５ｃが制御ＩＣ３７と制御端子部３５ｂとを電気的に結ぶ最短経路ではない部分に設けられていることを意味する。また、例えば、受熱部３５ｃを設けたリードフレーム３５と、設けないリードフレーム３５とにおいて、制御配線部３５ａの制御ＩＣ３７が設けられた箇所から、制御端子部３５ｂの端部までの電気抵抗を比較した場合に、受熱部３５ｃを設けたリードフレーム３５の方が電気抵抗が小さい。このような受熱部３５ｃは、平板状であって、半導体装置１０の底面側に突出している。また、受熱部３５ｃは、制御配線部３５ａの端部から距離ｂ、離間している。また、受熱部３５ｃの制御配線部３５ａの延伸方向に平行な幅は、幅ｃである。また、受熱部３５ｃの下端部は、ケース３０の底面まで距離ａ、離間している。なお、この際、距離ａ＞距離ｂ、幅ｃ＞距離ｂである。 Further, for example, the control wiring portion 35a of the lead frame 35 is provided with a heat receiving portion 35c. The heat receiving unit 35c is provided so as not to extend the flow path between the control terminal unit 35b and the control IC 37. The fact that the current path is not extended means that, for example, the heat receiving portion 35c is provided in a portion that is not the shortest path that electrically connects the control IC 37 and the control terminal portion 35b. Further, for example, in the lead frame 35 provided with the heat receiving portion 35c and the lead frame 35 not provided with the heat receiving portion 35c, the electrical resistance from the location where the control IC 37 of the control wiring portion 35a is provided to the end portion of the control terminal portion 35b is compared. In this case, the lead frame 35 provided with the heat receiving portion 35c has a smaller electric resistance. Such a heat receiving portion 35c has a flat plate shape and projects toward the bottom surface side of the semiconductor device 10. Further, the heat receiving portion 35c is separated from the end portion of the control wiring portion 35a by a distance b. Further, the width parallel to the stretching direction of the control wiring portion 35a of the heat receiving portion 35c is the width c. Further, the lower end portion of the heat receiving portion 35c is separated from the bottom surface of the case 30 by a distance a. At this time, the distance a> the distance b and the width c> the distance b.

このような構成のリードフレーム３５では、制御ＩＣ３７で発生した熱が、制御配線部３５ａを経由して制御端子部３５ｂに伝導する際に、制御配線部３５ａに設けられた受熱部３５ｃに伝導して、受熱部３５ｃに貯留する。このため、リードフレーム３５の、特に、制御配線部３５ａの受熱部３５ｃの取り付け箇所から外側の部分及び制御端子部３５ｂの温度上昇を抑制することができる。他のリードフレーム３３，３４の制御配線部３３ａ，３４ａにも同様に受熱部（図示を省略）が設けられている。これらの受熱部もまた上記受熱部３５ｃと同様の機能を果たす。このため、半導体装置１０の内部における温度上昇を抑制することができる。 In the lead frame 35 having such a configuration, when the heat generated by the control IC 37 is conducted to the control terminal unit 35b via the control wiring unit 35a, it is conducted to the heat receiving unit 35c provided in the control wiring unit 35a. Then, it is stored in the heat receiving unit 35c. Therefore, it is possible to suppress a temperature rise of the lead frame 35, particularly the portion outside the attachment portion of the heat receiving portion 35c of the control wiring portion 35a and the control terminal portion 35b. Similarly, heat receiving portions (not shown) are also provided in the control wiring portions 33a and 34a of the other lead frames 33 and 34. These heat receiving units also perform the same functions as the heat receiving unit 35c. Therefore, it is possible to suppress the temperature rise inside the semiconductor device 10.

また、下部本体部３２の側面３２ｄの反対側にある側面３２ｅに複数のリードフレーム３６が一列に配列した状態で一体化されている。リードフレーム３６は、主電流配線部３６ａと主電流配線部３６ａに一体的に接続された主電流端子部３６ｂとを備える。主電流端子部３６ｂは、途中で屈曲して半導体装置１０の上方に向かっている。なお、半導体装置１０の図１中右側の側面３２ｅに設けられた全てがリードフレーム３６である。各リードフレーム３６の主電流端子部３６ｂは、下部本体部３２の側面３２ｅから垂直に外部空間に突出し、主電流配線部３６ａは、第２配線領域３２ｃに表出している。また、リードフレーム３６の主電流配線部３６ａには受熱部３６ｃが設けられている。受熱部３６ｃもまた、受熱部３５ｃと同様の構成であってリードフレーム３６に対して同様の機能を果たし、半導体装置１０の内部における温度上昇を抑制することができる。すなわち、リードフレーム３６の温度上昇を抑制するために、例えば、外部空間に突出した主電流端子部３６ｂに対して加工等を施して放熱部を形成する必要がない。このため、図３に示されるように、リードフレーム３６の空間絶縁間隔である間隔ｅを最小限に抑えることができる。なお、主電流端子部３６ｂの幅は幅ｄとする。また、図示を省略するものの、リードフレーム３３〜３５についても同様に、制御端子部３３ｂ〜３５ｂの間隔ｅを最小限に抑えることができる。したがって、リードフレーム３３〜３６の間隔を最小限に抑えることができるために、半導体装置１０の小型化を促進することができる。 Further, a plurality of lead frames 36 are integrated in a line on the side surface 32e on the opposite side of the side surface 32d of the lower main body 32. The lead frame 36 includes a main current wiring portion 36a and a main current terminal portion 36b integrally connected to the main current wiring portion 36a. The main current terminal portion 36b is bent in the middle and faces upward of the semiconductor device 10. All of the lead frames 36 provided on the side surface 32e on the right side of FIG. 1 of the semiconductor device 10 are the lead frames 36. The main current terminal portion 36b of each lead frame 36 projects vertically into the external space from the side surface 32e of the lower main body portion 32, and the main current wiring portion 36a is exposed in the second wiring region 32c. Further, the main current wiring portion 36a of the lead frame 36 is provided with a heat receiving portion 36c. The heat receiving unit 36c also has the same configuration as the heat receiving unit 35c and performs the same function with respect to the lead frame 36, and can suppress a temperature rise inside the semiconductor device 10. That is, in order to suppress the temperature rise of the lead frame 36, for example, it is not necessary to process the main current terminal portion 36b protruding into the external space to form a heat radiating portion. Therefore, as shown in FIG. 3, the interval e, which is the spatial insulation interval of the lead frame 36, can be minimized. The width of the main current terminal portion 36b is the width d. Further, although not shown, the distance e between the control terminal portions 33b to 35b can be minimized for the lead frames 33 to 35 as well. Therefore, since the interval between the lead frames 33 to 36 can be minimized, the miniaturization of the semiconductor device 10 can be promoted.

上部枠体部３１は、板状であって、下部本体部３２の外周縁に対応した環状を成している。上部枠体部３１は、下部本体部３２のおもて面の外周縁に一体的に形成されている。上面視で、上部枠体部３１の外周は下部本体部３２の外周と同じであってよい。また、上面視で、上部枠体部３１の内周は下部本体部３２の内周よりも大きくてよい。リードフレーム３３〜３６は、それぞれの一部が上部枠体部３１の裏面と下部本体部３２の第１配線領域３２ｂ及び第２配線領域３２ｃに挟まれていてよい。さらに、リードフレーム３３〜３６は、上部枠体部３１の内周側において、下部本体部３２上に露出していてよい。上部枠体部３１及び下部本体部３２は、いずれも同種の熱硬化性樹脂により構成されている。このような樹脂として、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填材とを含んでいる。その具体例として、エポキシ樹脂があり、エポキシ樹脂にフィラーとして酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等の充填材を含んでいる。プリント回路基板４０は、所定の回路配線層と当該回路配線層が主面に設けられた絶縁層とを備えている。このようなプリント回路基板４０は、リードフレーム３３〜３６の制御端子部３３ｂ〜３５ｂ及び主電流端子部３６ｂの先端部が勘合されて電気的に接続されている。 The upper frame body portion 31 has a plate shape and forms an annular shape corresponding to the outer peripheral edge of the lower main body portion 32. The upper frame body portion 31 is integrally formed on the outer peripheral edge of the front surface of the lower main body portion 32. In top view, the outer circumference of the upper frame body portion 31 may be the same as the outer circumference of the lower main body portion 32. Further, in top view, the inner circumference of the upper frame body portion 31 may be larger than the inner circumference of the lower main body portion 32. A part of each of the lead frames 33 to 36 may be sandwiched between the back surface of the upper frame body portion 31 and the first wiring region 32b and the second wiring region 32c of the lower main body portion 32. Further, the lead frames 33 to 36 may be exposed on the lower main body portion 32 on the inner peripheral side of the upper frame body portion 31. The upper frame body portion 31 and the lower body portion 32 are both made of the same type of thermosetting resin. Such resins include thermosetting resins such as maleimide-modified epoxy resins, maleimide-modified phenolic resins, and maleimide resins, and fillers contained in the thermosetting resins. As a specific example, there is an epoxy resin, and the epoxy resin contains a filler such as silicon oxide, aluminum oxide, boron nitride or aluminum nitride as a filler. The printed circuit board 40 includes a predetermined circuit wiring layer and an insulating layer on which the circuit wiring layer is provided on the main surface. In such a printed circuit board 40, the control terminal portions 33b to 35b of the lead frames 33 to 36 and the tip portions of the main current terminal portions 36b are fitted and electrically connected.

このようなケース３０に収納された半導体ユニット２０において、第１半導体チップ２１と第２半導体チップ２２とリードフレーム３３〜３６と制御ＩＣ３７との間が適宜ボンディングワイヤ２６により電気的に接続されている。なお、ボンディングワイヤ２６に限らず、リボンやリードフレーム等の導電性の配線部材で接続してもよい。これにより、半導体装置１０において所望の回路が構成される。そして、下部本体部３２の収納開口部３２ａ及び上部枠体部３１で囲まれる第１，第２配線領域３２ｂ，３２ｃ内が封止部材３８により封止されている。すなわち、ケース３０内の半導体ユニット２０、リードフレーム３３〜３６の制御配線部３３ａ〜３５ａ及び主電流配線部３６ａ、ボンディングワイヤ２６、制御ＩＣ３７等が封止部材３８により封止されている。封止部材３８は、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填材とを含んでいる。その具体例として、エポキシ樹脂があり、エポキシ樹脂にフィラーとして酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等の充填材を含んでいる。または、封止部材３８として、シリコーンゲルを用いてもよい。この場合には、封止部材３８で封止した後、ケース３０上にケース蓋（図示を省略）を設けて、ケース３０を閉じる。 In the semiconductor unit 20 housed in such a case 30, the first semiconductor chip 21, the second semiconductor chip 22, the lead frames 33 to 36, and the control IC 37 are appropriately electrically connected by a bonding wire 26. .. The bonding wire 26 is not limited to the bonding wire 26, and a conductive wiring member such as a ribbon or a lead frame may be used for the connection. As a result, a desired circuit is configured in the semiconductor device 10. The inside of the first and second wiring regions 32b and 32c surrounded by the storage opening 32a of the lower body portion 32 and the upper frame body portion 31 is sealed by the sealing member 38. That is, the semiconductor unit 20 in the case 30, the control wiring portions 33a to 35a of the lead frames 33 to 36, the main current wiring portion 36a, the bonding wire 26, the control IC 37, and the like are sealed by the sealing member 38. The sealing member 38 contains a thermosetting resin such as a maleimide-modified epoxy resin, a maleimide-modified phenol resin, and a maleimide resin, and a filler contained in the thermosetting resin. As a specific example, there is an epoxy resin, and the epoxy resin contains a filler such as silicon oxide, aluminum oxide, boron nitride or aluminum nitride as a filler. Alternatively, a silicone gel may be used as the sealing member 38. In this case, after sealing with the sealing member 38, a case lid (not shown) is provided on the case 30 to close the case 30.

次に、半導体装置１０に含まれるリードフレーム３３〜３６の製造方法について、図４を用いて説明する。図４は、第１の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。なお、ここでは、一例として、リードフレーム３６の場合について説明する。 Next, a method of manufacturing the lead frames 33 to 36 included in the semiconductor device 10 will be described with reference to FIG. FIG. 4 is a diagram for explaining a method of manufacturing a lead frame including the semiconductor device of the first embodiment. Here, as an example, the case of the lead frame 36 will be described.

まず、板金５０を用意する（図４（Ａ））。なお、図４（Ａ）には、板金５０に主電流配線部３６ａに接続された受熱部３６ｃ近傍の打ち抜き領域を破線で示している。次いで、板金５０に対してこの破線に沿って打ち抜くことで、受熱部３６ｃが両側部に同一平面に形成された主電流端子部３６ｂを含むリードフレーム３６が得られる（図４（Ｂ））。このようなリードフレーム３６において、受熱部３６ｃを主電流配線部３６ａの主面に対して垂直に折り曲げる（図４（Ｃ））。主電流配線部３６ａの主面に対して垂直に起立した受熱部３６ｃの先端部をさらに主電流配線部３６ａの主面側に略直角に折り曲げる（図４（Ｄ））。なお、このような受熱部３６ｃの折り曲げ方は一例である。この場合に限らず、受熱部３６ｃを長めに切り出し、複数回、同方向に折り曲げ、または、ジグザグ状に折り曲げて、複数層に構成されてもよい。または、一方の受熱部３６ｃを主電流配線部３６ａの主面に重なるように折り曲げて、他方の受熱部３６ｃを、折り曲げた一方の受熱部３６ｃに重なるように折り曲げてもよい。このようにして半導体装置１０に備えられるリードフレーム３６の受熱部３６ｃ（図１を参照）が構成される。また、図示は省略するものの、リードフレーム３３〜３５についても、図４に示したリードフレーム３６と同様にして形成することができる。 First, the sheet metal 50 is prepared (FIG. 4 (A)). In addition, in FIG. 4A, the punching region in the vicinity of the heat receiving portion 36c connected to the main current wiring portion 36a to the sheet metal 50 is shown by a broken line. Next, by punching the sheet metal 50 along the broken line, a lead frame 36 including a main current terminal portion 36b in which the heat receiving portions 36c are formed on both sides in the same plane is obtained (FIG. 4 (B)). In such a lead frame 36, the heat receiving portion 36c is bent perpendicularly to the main surface of the main current wiring portion 36a (FIG. 4 (C)). The tip of the heat receiving portion 36c that stands perpendicular to the main surface of the main current wiring portion 36a is further bent at a substantially right angle to the main surface side of the main current wiring portion 36a (FIG. 4 (D)). It should be noted that such a method of bending the heat receiving portion 36c is an example. Not limited to this case, the heat receiving portion 36c may be cut out long and bent in the same direction a plurality of times, or may be bent in a zigzag shape to form a plurality of layers. Alternatively, one heat receiving portion 36c may be bent so as to overlap the main surface of the main current wiring portion 36a, and the other heat receiving portion 36c may be bent so as to overlap the bent one heat receiving portion 36c. In this way, the heat receiving portion 36c (see FIG. 1) of the lead frame 36 provided in the semiconductor device 10 is configured. Although not shown, the lead frames 33 to 35 can also be formed in the same manner as the lead frame 36 shown in FIG.

上記半導体装置１０は、第１，第２半導体チップ２１，２２、制御ＩＣ３７（第１電子部品）と、リードフレーム３３〜３６と、リードフレーム３３〜３６が一体成形されたケース３０と、ケース３０内を封止する封止部材３８とを備える。リードフレーム３３〜３５は、制御ＩＣ３７に電気的に接続される制御配線部３３ａ〜３５ａと制御配線部３３ａ〜３５ａが一体的に接続され、電流が印加される制御端子部３３ｂ〜３５ｂとを備える。リードフレーム３６は、第１，第２半導体チップ２１，２２に電気的に接続される主電流配線部３６ａと主電流配線部３６ａが一体的に接続され、電流が印加される主電流端子部３６ｂとを備える。ケース３０は、制御端子部３３ｂ〜３５ｂ及び主電流端子部３６ｂを外部に延伸してリードフレーム３３〜３６が一体成形され、制御配線部３３ａ〜３５ａ及び主電流配線部３６ａを表出する第１，第２配線領域３２ｂ，３２ｃを内部に備え、第１，第２半導体チップ２１，２２を収納する。この際、リードフレーム３３〜３６は、制御配線部３３ａ〜３５ａ及び主電流配線部３６ａに接続され、ケース３０に埋設された受熱部３５ｃ，３６ｃ（リードフレーム３３，３４に接続された受熱部の図示は省略）をさらに備える。このため、リードフレーム３３〜３６では、制御ＩＣ３７及び第１，第２半導体チップ２１，２２で発生した熱が、制御配線部３３ａ〜３５ａ及び主電流配線部３６ａを経由して制御端子部３３ｂ〜３５ｂ及び主電流端子部３６ｂに伝導する際に、制御配線部３３ａ〜３５ａ及び主電流配線部３６ａに設けられた受熱部３５ｃ，３６ｃに伝導して、受熱部３５ｃ，３６ｃに貯留する。このため、リードフレーム３３〜３６の、特に、制御配線部３３ａ〜３５ａ及び主電流配線部３６ａの受熱部３５ｃ，３６ｃの取り付け箇所から外側の部分及び制御端子部３３ｂ〜３５ｂ及び主電流端子部３６ｂの温度上昇を抑制することができる。さらには、半導体装置１０の内部における温度上昇を抑制することができる。この結果、半導体装置１０の内部の熱応力の発生を低減でき、ボンディングワイヤ２６の剥離等を抑制して、半導体装置１０の信頼性の低下を抑制することができる。なお、このような半導体装置１０では、第１，第２半導体チップ２１，２２は、リードフレーム３６に対してボンディングワイヤ２６を介して電気的に接続されている。一方、制御ＩＣ３７は、リードフレーム３５に直接配置されている。このため、リードフレーム３５の方がリードフレーム３６よりも温度上昇が大きい。また、リードフレーム３５の温度上昇に伴ってリードフレーム３３，３４も温度上昇してしまう可能性が高い。このため、受熱部３５ｃ（リードフレーム３３，３４の受熱部は図示を省略する）は、少なくとも、リードフレーム３３〜３５に設けることが好ましい。なお、これは、以下に説明する半導体装置でも同様である。 The semiconductor device 10 includes a case 30 in which the first and second semiconductor chips 21 and 22, a control IC 37 (first electronic component), lead frames 33 to 36, and lead frames 33 to 36 are integrally molded, and a case 30. A sealing member 38 for sealing the inside is provided. The lead frames 33 to 35 include control wiring units 33a to 35a electrically connected to the control IC 37 and control terminal units 33b to 35b to which the control wiring units 33a to 35a are integrally connected and a current is applied. .. In the lead frame 36, the main current wiring portion 36a electrically connected to the first and second semiconductor chips 21 and 22 and the main current wiring portion 36a are integrally connected, and the main current terminal portion 36b to which a current is applied is applied. And. In the case 30, the control terminal portions 33b to 35b and the main current terminal portion 36b are extended to the outside to integrally form the lead frames 33 to 36, and the control wiring portions 33a to 35a and the main current wiring portion 36a are exposed. , The second wiring regions 32b and 32c are provided inside, and the first and second semiconductor chips 21 and 22 are housed. At this time, the lead frames 33 to 36 are connected to the control wiring portions 33a to 35a and the main current wiring portion 36a, and the heat receiving portions 35c and 36c (heat receiving portions connected to the lead frames 33 and 34) embedded in the case 30. (Not shown) is further provided. Therefore, in the lead frames 33 to 36, the heat generated in the control IC 37 and the first and second semiconductor chips 21 and 22 passes through the control wiring portions 33a to 35a and the main current wiring portions 36a, and the control terminal portions 33b to When conducting to the 35b and the main current terminal portion 36b, it is conducted to the heat receiving portions 35c and 36c provided in the control wiring portions 33a to 35a and the main current wiring portion 36a and stored in the heat receiving portions 35c and 36c. Therefore, the lead frames 33 to 36, in particular, the parts outside the attachment points of the heat receiving parts 35c and 36c of the control wiring parts 33a to 35a and the main current wiring parts 36a, the control terminal parts 33b to 35b, and the main current terminal parts 36b. It is possible to suppress the temperature rise of. Furthermore, the temperature rise inside the semiconductor device 10 can be suppressed. As a result, the generation of thermal stress inside the semiconductor device 10 can be reduced, peeling of the bonding wire 26 and the like can be suppressed, and a decrease in reliability of the semiconductor device 10 can be suppressed. In such a semiconductor device 10, the first and second semiconductor chips 21 and 22 are electrically connected to the lead frame 36 via the bonding wire 26. On the other hand, the control IC 37 is directly arranged on the lead frame 35. Therefore, the temperature rise of the lead frame 35 is larger than that of the lead frame 36. Further, it is highly possible that the temperature of the lead frames 33 and 34 also rises as the temperature of the lead frame 35 rises. Therefore, it is preferable that the heat receiving portion 35c (the heat receiving portion of the lead frames 33 and 34 is not shown) is provided at least in the lead frames 33 to 35. This also applies to the semiconductor device described below.

［第２の実施の形態］
第２の実施の形態では、第１の実施の形態において受熱部の別の形態の場合について図５を用いて説明する。図５は、第２の実施の形態の半導体装置の断面図である。なお、第２の実施の形態の半導体装置１０ａは、第１の実施の形態の半導体装置１０に対して、受熱部以外は同様の構成を成しており、それらの構成の説明は省略する。 [Second Embodiment]
In the second embodiment, the case of another form of the heat receiving unit in the first embodiment will be described with reference to FIG. FIG. 5 is a cross-sectional view of the semiconductor device of the second embodiment. The semiconductor device 10a of the second embodiment has the same configuration as the semiconductor device 10 of the first embodiment except for the heat receiving portion, and the description of these configurations will be omitted.

半導体装置１０ａでは、リードフレーム３３〜３６の制御配線部３３ａ〜３５ａ及び主電流配線部３６ａに形成される受熱部は、側面視で櫛歯型を成している。例えば、図５に示されるように、リードフレーム３５の制御配線部３５ａ及びリードフレーム３６の主電流配線部３６ａに形成された受熱部３５ｃ１，３６ｃ１（リードフレーム３３，３４の受熱部は図示を省略）は側面視で櫛歯型を成している。この場合も半導体装置１０の受熱部３５ｃ，３６ｃと同様の効果が得られる。 In the semiconductor device 10a, the heat receiving portions formed in the control wiring portions 33a to 35a and the main current wiring portions 36a of the lead frames 33 to 36 form a comb tooth shape in a side view. For example, as shown in FIG. 5, heat receiving portions 35c1, 36c1 formed in the control wiring portion 35a of the lead frame 35 and the main current wiring portion 36a of the lead frame 36 (the heat receiving portions of the lead frames 33 and 34 are not shown). ) Is a comb-toothed shape when viewed from the side. In this case as well, the same effect as that of the heat receiving portions 35c and 36c of the semiconductor device 10 can be obtained.

次に、半導体装置１０ａに含まれるリードフレーム３３〜３６の製造方法について、図６を用いて説明する。図６は、第２の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。なお、ここでは、一例として、リードフレーム３６の場合について説明する。 Next, a method of manufacturing the lead frames 33 to 36 included in the semiconductor device 10a will be described with reference to FIG. FIG. 6 is a diagram for explaining a method of manufacturing a lead frame including the semiconductor device of the second embodiment. Here, as an example, the case of the lead frame 36 will be described.

まず、第１の実施の形態と同様に、板金５０を用意する（図６（Ａ））。なお、図６（Ａ）には、板金５０に主電流配線部３６ａに接続された受熱部３６ｃ１近傍の打ち抜き領域を破線で示している。次いで、板金５０に対してこの破線に沿って打ち抜くことで、受熱部３６ｃ１が両側部に同一平面に形成された主電流端子部３６ｂを含むリードフレーム３６が得られる（図６（Ｂ））。このようなリードフレーム３６においても、第１の実施の形態と同様に、受熱部３６ｃ１を主電流配線部３６ａの主面に対して垂直に折り曲げ、さらに、主電流配線部３６ａの主面に対して垂直に起立した受熱部３６ｃ１の先端部をさらに主電流配線部３６ａの主面側に略直角に折り曲げる（図４（Ｃ），（Ｄ）を参照）。なお、この場合も、この折り曲げ方は一例であり、第１の実施の形態と同様に複数回折り曲げて、複数層に構成されてもよい。また、図示は省略するものの、リードフレーム３３〜３５についても、図５に示したリードフレーム３６と同様にして形成することができる。 First, the sheet metal 50 is prepared in the same manner as in the first embodiment (FIG. 6 (A)). Note that FIG. 6A shows a punched region in the vicinity of the heat receiving portion 36c1 connected to the main current wiring portion 36a on the sheet metal 50 by a broken line. Next, by punching the sheet metal 50 along the broken line, a lead frame 36 including a main current terminal portion 36b in which the heat receiving portion 36c1 is formed on both sides in the same plane is obtained (FIG. 6 (B)). In such a lead frame 36 as well, similarly to the first embodiment, the heat receiving portion 36c1 is bent perpendicularly to the main surface of the main current wiring portion 36a, and further, with respect to the main surface of the main current wiring portion 36a. The tip of the heat receiving portion 36c1 standing vertically is further bent at a substantially right angle to the main surface side of the main current wiring portion 36a (see FIGS. 4C and 4D). In this case as well, this bending method is an example, and a plurality of layers may be formed by bending a plurality of times as in the first embodiment. Although not shown, the lead frames 33 to 35 can also be formed in the same manner as the lead frame 36 shown in FIG.

ここで、第１，第２の実施の形態の受熱部の別の例として、平板状ではなく、ブロック状である場合について、図７を用いて説明する。図７は、第１，第２の実施の形態の半導体装置に含まれる受熱部を説明するための図である。なお、ここでは、一例として、リードフレーム３６の場合について説明する。図７（Ａ），（Ｃ）は、リードフレーム３６の主電流端子部３６ｂの平面図、図７（Ｂ）は、図７（Ａ）における一点鎖線Ｘ−Ｘにおける断面図をそれぞれ表している。 Here, as another example of the heat receiving portion of the first and second embodiments, a case where the heat receiving portion has a block shape instead of a flat plate shape will be described with reference to FIG. 7. FIG. 7 is a diagram for explaining a heat receiving unit included in the semiconductor device of the first and second embodiments. Here, as an example, the case of the lead frame 36 will be described. 7 (A) and 7 (C) are plan views of the main current terminal portion 36b of the lead frame 36, and FIG. 7 (B) is a cross-sectional view taken along the alternate long and short dash line XX in FIG. 7 (A). ..

半導体装置１０のリードフレーム３６の主電流端子部３６ｂに設けられる受熱部３６ｃは、図２及び図７（Ａ），（Ｂ）に示されるように、ケース３０の底面に突出したブロック状を成している。また、半導体装置１０ａのリードフレーム３６の主電流端子部３６ｂに設けられる受熱部３６ｃ１は、図５及び図７（Ｃ）に示されるように、ケース３０の底面に突出した櫛歯型のブロック状を成している。なお、リードフレーム３３〜３５の制御端子部３３ｂ〜３５ｂに設けられる受熱部についても同様に構成することができる。このような受熱部を備える半導体装置１０，１０ａでも上記と同様の効果が得られる。 As shown in FIGS. 2 and 7 (A) and 7 (B), the heat receiving portion 36c provided in the main current terminal portion 36b of the lead frame 36 of the semiconductor device 10 forms a block shape protruding from the bottom surface of the case 30. doing. Further, as shown in FIGS. 5 and 7 (C), the heat receiving portion 36c1 provided in the main current terminal portion 36b of the lead frame 36 of the semiconductor device 10a has a comb-tooth-shaped block shape protruding from the bottom surface of the case 30. Is made up of. The heat receiving portions provided in the control terminal portions 33b to 35b of the lead frames 33 to 35 can also be configured in the same manner. The same effects as described above can be obtained with the semiconductor devices 10 and 10a provided with such a heat receiving portion.

［第３の実施の形態］
第３の実施の形態では、第１，第２の実施の形態において受熱部の別の形態の場合について図８〜図１０を用いて説明する。図８は、第３の実施の形態の半導体装置の断面図である。図９は、第３の実施の形態の半導体装置の側面図である。また、図１０は、第３の実施の形態の別の半導体装置の断面図である。なお、図９は、図８の半導体装置１０ｂの図８中右側の側面３２ｅの要部を表している。また、第３の実施の形態の半導体装置１０ｂは、第１の実施の形態の半導体装置１０に対して、受熱部３５ｃ２，３６ｃ２以外は同様の構成を成しており、それらの構成の説明は省略する。 [Third Embodiment]
In the third embodiment, the case of another form of the heat receiving unit in the first and second embodiments will be described with reference to FIGS. 8 to 10. FIG. 8 is a cross-sectional view of the semiconductor device according to the third embodiment. FIG. 9 is a side view of the semiconductor device according to the third embodiment. Further, FIG. 10 is a cross-sectional view of another semiconductor device according to the third embodiment. Note that FIG. 9 shows a main part of the side surface 32e on the right side of FIG. 8 of the semiconductor device 10b of FIG. Further, the semiconductor device 10b of the third embodiment has the same configuration as the semiconductor device 10 of the first embodiment except for the heat receiving portions 35c2 and 36c2, and the description of these configurations will be described. Omit.

半導体装置１０ｂでは、リードフレーム３３〜３６の制御配線部３３ａ〜３５ａ及び主電流配線部３６ａに形成される受熱部の端部が、制御端子部３３ｂ〜３５ｂ及び主電流端子部３６ｂが延伸するケース３０の側面３２ｄ，３２ｅから露出するように構成されている。例えば、図８に示されるように、リードフレーム３５の制御配線部３５ａ及びリードフレーム３６の主電流配線部３６ａにそれぞれ設けられた受熱部３５ｃ２，３６ｃ２の端部がケース３０の側面３２ｄ，３２ｅから露出されている。このため、リードフレーム３５の制御配線部３５ａ及びリードフレーム３６の主電流配線部３６ａの受熱部３５ｃ２，３６ｃ２は、第１の実施の形態と同様の効果が得られ、さらに、受熱部３５ｃ２，３６ｃ２の放熱性が向上する。なお、このような受熱部３５ｃ２，３６ｃ２は、リードフレーム３５の制御配線部３５ａ及びリードフレーム３６の主電流配線部３６ａの両側部に設けられている。このため、例えば、図９に示されるように、ケース３０の側面３２ｅの、リードフレーム３６の主電流端子部３６ｂの図９中下側から受熱部３６ｃ２が露出している。このため、リードフレーム３６の幅ｄは、例えば、第１の実施の形態の場合（図３を参照）と同様の幅ｄを維持することができる。これにより、リードフレーム３６の空間絶縁間隔である間隔ｅを最小限に抑えることができる。なお、図示を省略するものの、リードフレーム３３〜３５についても同様に、制御端子部３３ｂ〜３５ｂの間隔ｅを最小限に抑えることができる。したがって、リードフレーム３３〜３６の間隔ｅを最小限に抑えることができるために、半導体装置１０ｂの小型化に寄与することができる。また、半導体装置１０ｂは、図１０に示されるように、リードフレーム３５の制御配線部３５ａ及びリードフレーム３６の主電流配線部３６ａにそれぞれ設けられた受熱部３５ｃ２，３６ｃ２の端部がケース３０の側面３２ｄ，３２ｅから露出され、さらに、側面３２ｄ，３２ｅから延伸していてもよい。これにより、図１０の半導体装置１０ｂは、図８に示した半導体装置１０ｂの場合よりも、受熱部３５ｃ２，３６ｃ２による放熱性がより向上する。 In the semiconductor device 10b, a case in which the control terminal portions 33b to 35b and the main current terminal portion 36b extend from the ends of the heat receiving portions formed in the control wiring portions 33a to 35a and the main current wiring portion 36a of the lead frames 33 to 36. It is configured to be exposed from the side surfaces 32d and 32e of 30. For example, as shown in FIG. 8, the ends of the heat receiving portions 35c2 and 36c2 provided in the control wiring portion 35a of the lead frame 35 and the main current wiring portion 36a of the lead frame 36, respectively, are from the side surfaces 32d and 32e of the case 30. It is exposed. Therefore, the control wiring portion 35a of the lead frame 35 and the heat receiving portions 35c2, 36c2 of the main current wiring portion 36a of the lead frame 36 have the same effects as those in the first embodiment, and further, the heat receiving portions 35c2, 36c2. Improves heat dissipation. Such heat receiving portions 35c2 and 36c2 are provided on both sides of the control wiring portion 35a of the lead frame 35 and the main current wiring portion 36a of the lead frame 36. Therefore, for example, as shown in FIG. 9, the heat receiving portion 36c2 is exposed from the lower side in FIG. 9 of the main current terminal portion 36b of the lead frame 36 on the side surface 32e of the case 30. Therefore, the width d of the lead frame 36 can be maintained, for example, the same width d as in the case of the first embodiment (see FIG. 3). As a result, the interval e, which is the spatial insulation interval of the lead frame 36, can be minimized. Although not shown, the distance e between the control terminal portions 33b to 35b can be minimized for the lead frames 33 to 35 as well. Therefore, since the interval e between the lead frames 33 to 36 can be minimized, it is possible to contribute to the miniaturization of the semiconductor device 10b. Further, as shown in FIG. 10, in the semiconductor device 10b, the ends of the heat receiving portions 35c2 and 36c2 provided in the control wiring portion 35a of the lead frame 35 and the main current wiring portion 36a of the lead frame 36 are the cases 30. It may be exposed from the side surfaces 32d and 32e and further extended from the side surfaces 32d and 32e. As a result, the heat dissipation of the semiconductor device 10b of FIG. 10 is further improved by the heat receiving portions 35c2 and 36c2 as compared with the case of the semiconductor device 10b shown in FIG.

次に、半導体装置１０ｂに含まれるリードフレーム３３〜３６の製造方法について、図１１を用いて説明する。図１１は、第３の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。なお、ここでは、一例として、リードフレーム３６の場合について説明する。 Next, a method of manufacturing the lead frames 33 to 36 included in the semiconductor device 10b will be described with reference to FIG. FIG. 11 is a diagram for explaining a method of manufacturing a lead frame including the semiconductor device of the third embodiment. Here, as an example, the case of the lead frame 36 will be described.

まず、第１の実施の形態と同様に、板金５０を用意する（図１１（Ａ））。なお、図１１（Ａ）には、板金５０に主電流配線部３６ａに接続されたＬ字状の受熱部３６ｃ２近傍の打ち抜き領域を破線で示している。次いで、板金５０に対してこの破線に沿って打ち抜くことで、受熱部３６ｃ２が両側部に同一平面に形成された主電流端子部３６ｂを含むリードフレーム３６が得られる（図１１（Ｂ））。このようなリードフレーム３６において、受熱部３６ｃ２を主電流配線部３６ａの主面に対して垂直に折り曲げる（図４（Ｃ）を参照）。このようにして半導体装置１０ｂに備えられるリードフレーム３６の受熱部３６ｃ２（図８を参照）が構成される。また、図示は省略するものの、リードフレーム３３〜３５についても、図１１に示したリードフレーム３６と同様にして受熱部を形成することができる。また、図１１（Ａ）に示した板金５０において、受熱部３６ｃ２のサイズを適宜変更することで、図１０に示した半導体装置１０ｂの受熱部３６ｃ２が得られる。 First, the sheet metal 50 is prepared in the same manner as in the first embodiment (FIG. 11 (A)). Note that FIG. 11A shows a punched region in the vicinity of the L-shaped heat receiving portion 36c2 connected to the main current wiring portion 36a on the sheet metal 50 by a broken line. Next, by punching the sheet metal 50 along the broken line, a lead frame 36 including a main current terminal portion 36b in which the heat receiving portions 36c2 are formed on both sides in the same plane is obtained (FIG. 11 (B)). In such a lead frame 36, the heat receiving portion 36c2 is bent perpendicularly to the main surface of the main current wiring portion 36a (see FIG. 4C). In this way, the heat receiving portion 36c2 (see FIG. 8) of the lead frame 36 provided in the semiconductor device 10b is configured. Although not shown, heat receiving portions can be formed on the lead frames 33 to 35 in the same manner as on the lead frame 36 shown in FIG. Further, in the sheet metal 50 shown in FIG. 11A, the heat receiving portion 36c2 of the semiconductor device 10b shown in FIG. 10 can be obtained by appropriately changing the size of the heat receiving portion 36c2.

［第４の実施の形態］
第４の実施の形態では、第１〜第３の実施の形態において受熱部の別の形態の場合について図１２を用いて説明する。図１２は、第４の実施の形態の半導体装置の断面図である。また、第４の実施の形態の半導体装置１０ｃは、第１の実施の形態の半導体装置１０に対して、受熱部３５ｃ３以外は同様の構成を成しており、それらの構成の説明は省略する。 [Fourth Embodiment]
In the fourth embodiment, the case of another form of the heat receiving unit in the first to third embodiments will be described with reference to FIG. FIG. 12 is a cross-sectional view of the semiconductor device according to the fourth embodiment. Further, the semiconductor device 10c of the fourth embodiment has the same configuration as the semiconductor device 10 of the first embodiment except for the heat receiving portion 35c3, and the description of these configurations will be omitted. ..

半導体装置１０ｃは、ケース３０の裏面に、冷却器である、例えば、複数のフィンが設けられたヒートシンク３９が設けられている。この場合において、半導体装置１０ｃでは、リードフレーム３３〜３６のうち、図１２に示されるように、接地されているリードフレーム３５の制御配線部３５ａに受熱部３５ｃ３が形成されている。この受熱部３５ｃ３は、その端部が、ケース３０の裏面から露出して、ヒートシンク３９に熱的に接続されるように構成されている。このため、リードフレーム３５の制御配線部３３ａの受熱部３５ｃ３は、第１の実施の形態と同様の効果が得られ、さらに、受熱部３５ｃ３の放熱性が向上する。なお、このような受熱部３５ｃ３、リードフレーム３５の制御配線部３３ａの両側部に設けられている。このように受熱部３５ｃ３は、リードフレーム３５の制御配線部３３ａの幅ｄを空けてケース３０の底面に向けて垂直に延伸している。このため、リードフレーム３５とそれに隣接するリードフレーム３４との間隔ｅに何ら影響することはない。これにより、リードフレーム３５とリードフレーム３４との空間絶縁間隔である間隔ｅを最小限に抑えることができる。 The semiconductor device 10c is provided with a cooler, for example, a heat sink 39 provided with a plurality of fins on the back surface of the case 30. In this case, in the semiconductor device 10c, of the lead frames 33 to 36, as shown in FIG. 12, a heat receiving portion 35c3 is formed in the control wiring portion 35a of the grounded lead frame 35. The heat receiving portion 35c3 is configured so that its end portion is exposed from the back surface of the case 30 and is thermally connected to the heat sink 39. Therefore, the heat receiving portion 35c3 of the control wiring portion 33a of the lead frame 35 can obtain the same effect as that of the first embodiment, and further, the heat dissipation of the heat receiving portion 35c3 is improved. The heat receiving portion 35c3 and the lead frame 35 are provided on both sides of the control wiring portion 33a. In this way, the heat receiving portion 35c3 extends vertically toward the bottom surface of the case 30 with a width d of the control wiring portion 33a of the lead frame 35. Therefore, the distance e between the lead frame 35 and the lead frame 34 adjacent thereto is not affected at all. As a result, the interval e, which is the spatial insulation interval between the lead frame 35 and the lead frame 34, can be minimized.

次に、半導体装置１０ｃに含まれるリードフレーム３５の製造方法について、図１３を用いて説明する。図１３は、第４の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。まず、第１の実施の形態と同様に、板金５０を用意する（図１３（Ａ））。なお、図１３（Ａ）には、板金５０に制御配線部３５ａに接続された直線状の受熱部３５ｃ３近傍の打ち抜き領域を破線で示している。次いで、板金５０に対してこの破線に沿って打ち抜くことで、受熱部３５ｃ３が両側部に同一平面に形成された制御配線部３５ａを含むリードフレーム３５が得られる（図１３（Ｂ））。このようなリードフレーム３５において、受熱部３５ｃ３を制御配線部３５ａの主面に対して垂直に折り曲げる。このようにして半導体装置１０ｃに備えられるリードフレーム３５の受熱部３５ｃ３（図１２参照）が構成される。なお、第４の実施の形態の受熱部３５ｃ３は、第１〜第３の実施の形態の半導体装置１０，１０ａ，１０ｂのリードフレーム３５の受熱部３５ｃ，３５ｃ１，３５ｃ２に代えて取り付けてもよい。 Next, a method of manufacturing the lead frame 35 included in the semiconductor device 10c will be described with reference to FIG. FIG. 13 is a diagram for explaining a method of manufacturing a lead frame including the semiconductor device of the fourth embodiment. First, the sheet metal 50 is prepared in the same manner as in the first embodiment (FIG. 13 (A)). Note that FIG. 13A shows a punched region in the vicinity of the linear heat receiving portion 35c3 connected to the control wiring portion 35a on the sheet metal 50 by a broken line. Next, by punching the sheet metal 50 along the broken line, a lead frame 35 including the control wiring portions 35a in which the heat receiving portions 35c3 are formed on both sides in the same plane is obtained (FIG. 13 (B)). In such a lead frame 35, the heat receiving portion 35c3 is bent perpendicularly to the main surface of the control wiring portion 35a. In this way, the heat receiving portion 35c3 (see FIG. 12) of the lead frame 35 provided in the semiconductor device 10c is configured. The heat receiving portion 35c3 of the fourth embodiment may be attached in place of the heat receiving portions 35c, 35c1, 35c2 of the lead frame 35 of the semiconductor devices 10, 10a, 10b of the first to third embodiments. ..

１０，１０ａ，１０ｂ，１０ｃ 半導体装置
２０ 半導体ユニット
２１ 第１半導体チップ
２２ 第２半導体チップ
２３ 回路パターン
２４ 絶縁基板
２５ 放熱板
２６ ボンディングワイヤ
３０ ケース
３１ 上部枠体部
３２ 下部本体部
３２ａ 収納開口部
３２ｂ 第１配線領域
３２ｃ 第２配線領域
３２ｄ，３２ｅ 側面
３３，３４，３５，３６ リードフレーム
３３ａ，３４ａ，３５ａ 制御配線部
３３ｂ，３４ｂ，３５ｂ 制御端子部
３５ｃ，３５ｃ１，３５ｃ２，３５ｃ３，３６ｃ，３６ｃ１，３６ｃ２ 受熱部
３６ａ 主電流配線部
３６ｂ 主電流端子部
３７ 制御ＩＣ
３８ 封止部材
３９ ヒートシンク
４０ プリント回路基板
５０ 板金 10, 10a, 10b, 10c Semiconductor device 20 Semiconductor unit 21 1st semiconductor chip 22 2nd semiconductor chip 23 Circuit pattern 24 Insulation board 25 Heat dissipation plate 26 Bonding wire 30 Case 31 Upper frame body 32 Lower main body 32a Storage opening 32b 1st wiring area 32c 2nd wiring area 32d, 32e Side surface 33, 34, 35, 36 Lead frame 33a, 34a, 35a Control wiring part 33b, 34b, 35b Control terminal part 35c, 35c1, 35c2, 35c3, 36c, 36c1, 36c2 Heat receiving part 36a Main current wiring part 36b Main current terminal part 37 Control IC
38 Sealing member 39 Heat sink 40 Printed circuit board 50 Sheet metal

Claims (13)

第１電子部品と、
前記第１電子部品に電気的に接続される第１配線部と前記第１配線部が一体的に接続され、電流が印加される第１端子部とを備える第１リードフレームと、
前記第１端子部を外部に延伸して前記第１リードフレームが一体成形され、前記第１配線部を表出する第１配線領域を内部に備え、前記第１電子部品を収納するケースと、
前記ケース内を封止する封止部材と、
を有し、
前記第１リードフレームは、前記第１配線部に接続され、前記ケースに埋設された第１受熱部をさらに備える、
半導体装置。 The first electronic component and
A first lead frame including a first wiring portion electrically connected to the first electronic component and a first terminal portion to which the first wiring portion is integrally connected and a current is applied.
A case in which the first terminal portion is extended to the outside to integrally mold the first lead frame, a first wiring region for exposing the first wiring portion is provided inside, and the first electronic component is housed.
A sealing member that seals the inside of the case and
Have,
The first lead frame is connected to the first wiring portion and further includes a first heat receiving portion embedded in the case.
Semiconductor device. 前記第１受熱部は、前記第１端子部と前記第１電子部品との間に流れる電流の経路を拡張しない、
請求項１に記載の半導体装置。 The first heat receiving portion does not extend the path of the current flowing between the first terminal portion and the first electronic component.
The semiconductor device according to claim 1. 前記第１配線部は平板状であって前記第１配線部の主面が前記ケースの底面に対向し、前記第１受熱部は平板状であって、前記第１配線部の少なくとも一方の側部から前記底面に向けて突出している、
請求項１または２に記載の半導体装置。 The first wiring portion has a flat plate shape, the main surface of the first wiring portion faces the bottom surface of the case, and the first heat receiving portion has a flat plate shape, and at least one side of the first wiring portion. Protruding from the portion toward the bottom surface,
The semiconductor device according to claim 1 or 2. 前記第１受熱部は、前記第１配線部の延伸方向に対して直交する側に折れ曲がっている、
請求項３に記載の半導体装置。 The first heat receiving portion is bent to a side orthogonal to the extending direction of the first wiring portion.
The semiconductor device according to claim 3. 前記第１配線部は平板状であって前記第１配線部の主面が前記ケースの底面に対向し、前記第１受熱部はブロック状であって、前記第１配線部の前記主面から前記底面に向けて突出している、
請求項１または２に記載の半導体装置。 The first wiring portion has a flat plate shape, the main surface of the first wiring portion faces the bottom surface of the case, and the first heat receiving portion has a block shape, from the main surface of the first wiring portion. Protruding toward the bottom surface,
The semiconductor device according to claim 1 or 2. 前記第１受熱部は、側面視で櫛歯状である、
請求項３または５に記載の半導体装置。 The first heat receiving portion has a comb-like shape when viewed from the side.
The semiconductor device according to claim 3 or 5. 前記第１受熱部の端部は、前記第１端子部が延伸する前記ケースの面から露出している、
請求項１または２に記載の半導体装置。 The end of the first heat receiving portion is exposed from the surface of the case from which the first terminal portion extends.
The semiconductor device according to claim 1 or 2. 前記第１受熱部の前記端部は、さらに、前記ケースの前記面から突出している、
請求項７に記載の半導体装置。 The end of the first heat receiving portion further protrudes from the surface of the case.
The semiconductor device according to claim 7. 前記第１電子部品は、制御部品を含んでいる、
請求項１乃至８のいずれかに記載の半導体装置。 The first electronic component includes a control component.
The semiconductor device according to any one of claims 1 to 8. 第２電子部品と、
前記第２電子部品に電気的に接続される第２配線部と前記第２配線部が一体的に接続され、電流が印加される第２端子部とを備える第２リードフレームをさらに備え、
前記第２端子部を外部に延伸して前記第２リードフレームが前記ケースに一体成形され、前記ケースが前記内部に備える第２配線領域に前記第２配線部が表出されている、
請求項９に記載の半導体装置。 Second electronic component and
A second lead frame including a second wiring portion electrically connected to the second electronic component and a second terminal portion to which the second wiring portion is integrally connected and a current is applied is further provided.
The second terminal portion is extended to the outside so that the second lead frame is integrally molded with the case, and the second wiring portion is exposed in the second wiring region provided inside the case.
The semiconductor device according to claim 9. 前記第２電子部品は、半導体チップであり、
前記ケースは前記第２電子部品を収納する収納領域を備える、
請求項１０に記載の半導体装置。 The second electronic component is a semiconductor chip and
The case comprises a storage area for accommodating the second electronic component.
The semiconductor device according to claim 10. 前記第２配線部に接続され、前記ケースに埋設された第２受熱部をさらに備える、
請求項１１に記載の半導体装置。 A second heat receiving portion connected to the second wiring portion and embedded in the case is further provided.
The semiconductor device according to claim 11. 前記ケースは平面視で矩形状であって、前記第１配線領域及び前記第２配線領域が前記収納領域を挟んで対向し、
前記ケースの一方の一辺から前記第１端子部が延出し、前記一方の一辺に対向する他方の一辺から前記第２端子部が延出する、
請求項１１または１２のいずれかに記載の半導体装置。
The case has a rectangular shape in a plan view, and the first wiring area and the second wiring area face each other with the storage area in between.
The first terminal portion extends from one side of the case, and the second terminal portion extends from the other side facing the one side.
The semiconductor device according to claim 11 or 12.
JP2019148404A 2019-08-13 2019-08-13 semiconductor equipment Active JP7392319B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019148404A JP7392319B2 (en) 2019-08-13 2019-08-13 semiconductor equipment
CN202010596917.8A CN112397472A (en) 2019-08-13 2020-06-28 Semiconductor device with a plurality of semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019148404A JP7392319B2 (en) 2019-08-13 2019-08-13 semiconductor equipment

Publications (2)

Publication Number Publication Date
JP2021034384A true JP2021034384A (en) 2021-03-01
JP7392319B2 JP7392319B2 (en) 2023-12-06

Family

ID=74602969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019148404A Active JP7392319B2 (en) 2019-08-13 2019-08-13 semiconductor equipment

Country Status (2)

Country Link
JP (1) JP7392319B2 (en)
CN (1) CN112397472A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023195325A1 (en) * 2022-04-04 2023-10-12 三菱電機株式会社 Power module and power conversion device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068426A (en) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp Semiconductor device
JP2000332179A (en) * 1999-05-18 2000-11-30 Fujitsu Ten Ltd Structure for securing terminal
WO2015166696A1 (en) * 2014-04-30 2015-11-05 富士電機株式会社 Semiconductor module and method for manufacturing same
WO2017168756A1 (en) * 2016-04-01 2017-10-05 三菱電機株式会社 Semiconductor apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396133B1 (en) * 1998-09-03 2002-05-28 Micron Technology, Inc. Semiconductor device with heat-dissipating lead-frame and process of manufacturing same
JP2006080180A (en) * 2004-09-08 2006-03-23 Seiko Epson Corp Electronic component, piezo-electric oscillator and electronic instrument
CN100361296C (en) * 2005-08-22 2008-01-09 威盛电子股份有限公司 Print circuit board with improved heat rejection structure and electronic device
JP5402444B2 (en) * 2009-09-15 2014-01-29 株式会社リコー Image forming apparatus
JP7182374B2 (en) * 2017-05-15 2022-12-02 新光電気工業株式会社 Lead frame and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068426A (en) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp Semiconductor device
JP2000332179A (en) * 1999-05-18 2000-11-30 Fujitsu Ten Ltd Structure for securing terminal
WO2015166696A1 (en) * 2014-04-30 2015-11-05 富士電機株式会社 Semiconductor module and method for manufacturing same
WO2017168756A1 (en) * 2016-04-01 2017-10-05 三菱電機株式会社 Semiconductor apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023195325A1 (en) * 2022-04-04 2023-10-12 三菱電機株式会社 Power module and power conversion device

Also Published As

Publication number Publication date
CN112397472A (en) 2021-02-23
JP7392319B2 (en) 2023-12-06

Similar Documents

Publication Publication Date Title
JP6354845B2 (en) Semiconductor module
US20120235162A1 (en) Power converter
US11133271B2 (en) Semiconductor device
JP6218898B2 (en) Power semiconductor device
US11177236B2 (en) Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof
US10163752B2 (en) Semiconductor device
JPWO2014184846A1 (en) Electronic module and manufacturing method thereof
JP2009278134A (en) Power module and inverter
JPWO2011016360A1 (en) Power converter
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
KR101343199B1 (en) Semiconductor device package
US20240186221A1 (en) Semiconductor device
JP4403166B2 (en) Power module and power converter
JP7392319B2 (en) semiconductor equipment
CN112530915A (en) Semiconductor device with a plurality of semiconductor chips
JP2020184561A (en) Semiconductor device
JP2013214596A (en) Semiconductor device
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2022162192A (en) Semiconductor device and semiconductor module using the same
JP2012227424A (en) Semiconductor device
JP7567243B2 (en) Semiconductor Device
WO2020250582A1 (en) Semiconductor device
US11996347B2 (en) Semiconductor device
US11721633B2 (en) Semiconductor device
US12021323B2 (en) Semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231106

R150 Certificate of patent or registration of utility model

Ref document number: 7392319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150