JP2021033046A - アレイ基板、表示パネル及び表示装置 - Google Patents
アレイ基板、表示パネル及び表示装置 Download PDFInfo
- Publication number
- JP2021033046A JP2021033046A JP2019152830A JP2019152830A JP2021033046A JP 2021033046 A JP2021033046 A JP 2021033046A JP 2019152830 A JP2019152830 A JP 2019152830A JP 2019152830 A JP2019152830 A JP 2019152830A JP 2021033046 A JP2021033046 A JP 2021033046A
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminal
- array substrate
- insulating film
- wiring
- signal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】アレイ基板上の電極端子と、集積回路に形成された突起電極または回路基板の端子部との間にとどまる導電粒子の個数を増やし、アレイ基板と集積回路または回路基板(フレキシブル基板)との導通をより確実にするアレイ基板の構造を工程係数の増加なく提供する。【解決手段】アレイ基板5に形成される電極端子101は、絶縁性基板14に走査配線3が形成され、走査配線3に第1の絶縁膜6が積層される。第1の絶縁膜6上に半導体層13、信号配線4を積層させてパターニングして電極端子端11を形成し、第2の絶縁膜8を積層しコンタクトホール9を設け、コンタクトホール9を透明電極7で覆うように成膜する。【選択図】図3
Description
本発明は、アレイ基板およびアレイ基板を備えた表示パネルおよび表示パネルを駆動させる集積回路または回路基板が接続された表示装置に関する。
画像を表示する表示パネルは液晶表示パネル等であり、表示パネルを構成するアレイ基板上に形成された電極端子に、画像信号等を入力する集積回路または集積回路を備えた回路基板を実装する際、当該電極端子に導電粒子を含む異方性導電フィルム(Anisotropic Conductive Film:以下、ACFと称する)を貼りつける。次に、ACFを介してアレイ基板上の電極端子と集積回路に形成される突起電極または集積回路を備えた回路基板とが熱圧着される。この過程により、アレイ基板上の電極端子と集積回路に形成される突起電極との間において圧力を受けたACFに含まれる導電粒子により、突起電極と電極端子とが電気的に接合され、ACFの圧力を受けない部分は絶縁性が維持される。
近年、狭額縁の要求により、液晶表示パネル等の基板上の電極端子間の間隔は狭くなっており、電極端子1つあたりの接続面積は縮小傾向にある。接続面積の縮小の影響により、上記の熱圧着の際、ACFに含まれる導電粒子がACFの流動性により電極端子上からこぼれ落ちるなど電極端子と突起電極との間にとどまる導電粒子の個数が少なくなる。
特許文献1に開示されている液晶装置を構成する基板では、パッドにおける回路基板(フレキシブル基板)と接触する部分を層間絶縁膜で形成して、パッドと回路基板(フレキシブル基板)の金属導線とを導通粒子を介して導通させる構造が開示されているが、層間絶縁膜を追加するため、工程係数が増える。
本発明は以上のような課題を解決するためになされたものであり、アレイ基板上の電極端子と、集積回路に形成された突起電極または回路基板の端子部との間にとどまる導電粒子の個数を増やし、アレイ基板と集積回路または回路基板(フレキシブル基板)との導通をより確実にするアレイ基板の構造を工程係数の増加なく提供する。
本発明のアレイ基板、表示パネルおよび表示装置は、基板と、基板上にマトリクス状に配置され、画像を表示する表示領域に画素を形成する複数の走査配線および信号配線と、
走査配線および信号配線の交差部に形成されるスイッチング素子と、基板の表示領域外の周辺領域に引き出された走査配線および信号配線と接続され、基板の表示領域に画像信号を入力する電極端子と、電極端子は走査配線上に第1の絶縁膜を形成し、第1の絶縁膜を除去して形成されるコンタクトホールと、第1の絶縁膜上に積層される信号配線および信号配線を覆うように形成される第2の絶縁膜により形成される電極端子端と、で形成されることを特徴とする。
走査配線および信号配線の交差部に形成されるスイッチング素子と、基板の表示領域外の周辺領域に引き出された走査配線および信号配線と接続され、基板の表示領域に画像信号を入力する電極端子と、電極端子は走査配線上に第1の絶縁膜を形成し、第1の絶縁膜を除去して形成されるコンタクトホールと、第1の絶縁膜上に積層される信号配線および信号配線を覆うように形成される第2の絶縁膜により形成される電極端子端と、で形成されることを特徴とする。
本発明によれば、アレイ基板上の電極端子と、集積回路に形成された突起電極または回路基板の端子部との間にとどまる導電粒子の個数を増やし、アレイ基板と集積回路または回路基板(フレキシブル基板)との導通を確実にする構造を工程係数の増加をすることなくなく提供することができる。
<実施の形態1>
本発明の実施の形態について、図面を用いてアレイ基板および表示パネルの構成を説明する。図1は、本発明の実施の形態1に係るアレイ基板および表示パネルの平面図である。
本発明の実施の形態について、図面を用いてアレイ基板および表示パネルの構成を説明する。図1は、本発明の実施の形態1に係るアレイ基板および表示パネルの平面図である。
本発明の表示装置は表示パネルに液晶表示パネルを用いており、図1に示すように、表示パネル1を構成するアレイ基板5の表示領域51には、画像を表示するための画素2が形成されている。画素2は走査配線3、信号配線4がマトリクス状に配置されて形成され、走査配線3および信号配線4の交差部にスイッチング素子であるTFT(Thin Film Tranzister:以下、TFT)が配置されている。画素電極等が形成されたアレイ基板5と、アレイ基板5と液晶を介して対向配置され、カラーフィルタやブラックマトリクス等が形成された対向基板12とが貼り合わされている。表示パネル1の両面には偏光板や位相板が貼り付けられ、バックライト、外部回路や筐体等(図示せず)が取り付けられ、表示装置が完成する。
表示パネル1は、表示領域51と表示領域の周辺の周辺領域55を備えている。周辺領域55には、COG(Chip On Glass)実装技術により、外部素子を構成する走査配線駆動回路60および信号配線駆動回路65が実装されている。また、アレイ基板5の端部には、走査配線駆動回路60および信号配線駆動回路65に、制御信号、クロック、画像信号等を供給する制御基板(図示せず)と接続する回路基板(以下、フレキシブル基板52)の複数の端子(図示せず)が設けられている。
図1では省略しているが、表示領域51から走査配線駆動回路60または信号配線駆動回路65の出力部へ延びる走査配線3または信号配線4の引き出し配線の端部に形成される電極端子や、走査配線駆動回路60および信号配線駆動回路65の入力部と、アレイ基板5の端部に設けられたフレキシブル基板52の複数の端子とを接続する入力配線が多数本形成されている。
小型の表示パネルでは、配線の総本数が比較的少ないので、走査配線用駆動回路60および信号配線用駆動回路65を一体化した駆動回路が使用される場合がある。同時に、フレキシブル基板52も、まとめて1枚にする場合がある。
図2は図1のアレイ基板5の周辺領域55の平面拡大図、図3は図2に示す走査配線の引き出し配線の端部に形成される電極端子101のA−A’線断面図である。図2、図3に示すように、アレイ基板5の周辺領域55には、フレキシブル基板52の配線とアレイ基板5の配線を接続するための実装部、走査配線用駆動回路60および信号配線用駆動回路65等の集積回路の実装部(点線で示している)を備えている。
図3に示すように、本発明のアレイ基板5に形成される電極端子101は、絶縁性基板14に走査配線3が形成され、走査配線3に第1の絶縁膜6が積層される。第1の絶縁膜6上に半導体層13、信号配線4を積層させてパターニングして電極端子端11を形成し、第2の絶縁膜8を積層しコンタクトホール9を設け、コンタクトホール9を透明電極7で覆うように成膜する。透明電極7は表示領域51で画素2を構成する導電層である。
アレイ基板5の製造方法について図面を用いて説明する。図4はアレイ基板5の周辺領域55に形成される実装端子101の製造方法を示す図である。図4(a)に示すように、ガラス、プラスチック等の絶縁性基板14上に、Al、Cr、Mo、Ti、Ta、W、Ni、Cu、Au、Ag等の金属や、これらの合金または積層膜からなる走査配線3が写真製版により形成される。次に、走査配線3の上層の全面に酸化膜、窒化膜等からなる第1の絶縁膜6が形成される。
次に、図4(b)に示すように、走査配線3、第1の絶縁膜6上の一部であって電極端子端11に、写真製版により、半導体膜とこれに不純物が注入されたオーミックコンタクト膜で構成される半導体層13(半導体膜/オーミット層)が積層して形成される。その後、表示領域51に形成される信号配線4と同一の層が半導体層13と重なるように形成され、走査配線3(ソース電極とドレイン電極)から露出する半導体層13は除去される。なお、ソース電極とドレイン電極との間の半導体層13は除去されることで、表示領域内のTFTのチャネル部(図示せず)となる。チャネル部の下層の走査配線3は、ゲート電極としても作用し、スイッチング素子であるTFTが構成される。
次に、図4(c)に示すように、第2の絶縁膜8を成膜する。第2の絶縁膜8は第1の絶縁膜6上に配置された半導体層13と走査電極4とを覆うように形成される。その後、写真製版により、走査配線3と積層された第2の絶縁膜8を除去してコンタクトホール9を形成する。
次に、図4(d)に示すように、コンタクトホール9を形成する走査配線3および第2の絶縁膜8に積層して透明電極7を成膜する。その後、写真製版により、透明電極7がコンタクトホール9を覆うようにパターニングされる。以上でアレイ基板5の周辺領域55に電極端子101が形成される。
なお、本実施の形態1のアレイ基板5の構造は、電極端子101を形成する際、半導体層13、信号配線4を電極端子端11に積層させることで形成することが可能である。本実施の形態1のアレイ基板5の周辺領域55に形成する電極端子101の製造方法によれば、従来の製造方法と同一の工程で行われ、マスクおよび工程の追加はない。
図5は図3で示す電極端子101に走査配線駆動回路60を接続する状態の断面図である。アレイ基板5と走査配線用駆動回路60等の集積回路の突起電極61とを接続する。
まず、ACF62をアレイ基板5の電極端子101と対向して貼りつけた後熱圧着を行う。熱が加わり流動的になった後、ACF62は粘性のある液状の物質となる。ACF62中の導電粒子63は、軟化した樹脂64と共に圧力の高い領域から低い領域へ流動し、コンタクトホール9内に導電粒子63を確保する。本実施の形態1の構成によると電極端子101のコンタクトホール9が深く、すなわち電極端子101を構成する電極端子端11を高く形成しているため、走査配線用駆動回路60等の集積回路の突起電極61と電極端子101の電極端子端11とが対向する領域の圧力が高くなる。このため、ACF62の流動する樹脂64および樹脂64中の導電粒子63は、当該領域が導電粒子63の流動時の抵抗となるため圧力が低くなり、コンタクトホール9内に導電粒子63が流動する。軟化した樹脂64と共に導電粒子63は、電極端子101のコンタクトホール9内に確保され、コンタクトホール9外へ流れ出すことを防止することができ、ACF62内の導電粒子63を堰き止めることが可能となる。ACF62中の樹脂64が硬化後、電極端子101内のコンタクトホール9に存在する導電粒子63が、従来の構造と比較し多く確保できる。
上記説明したとおり、本発明の実施の形態1のアレイ基板5を備えることで、ACF62の樹脂64および導電粒子63を電極端子101のコンタクトホール9内に確保し、コンタクトホール9外に流れ出ることを防止することができるため、アレイ基板5と走査配線用駆動回路60等の集積回路との導通をより確実にすることができる。本構造については図4を用いて説明したとおり、アレイ基板5の周辺領域55に形成する電極端子101の製造方法によれば、表示領域51を形成する工程と同一の工程で行われ、マスクおよび工程の追加はない。
電極端子101を形成する際、半導体層13および信号配線4を積層させることにより電極端子101の中心より電極端子101を構成する電極端子端11の高さを高くして、コンタクトホール9の深さを深く形成する構造としている。ただし、積層する材料が走査配線3または透明電極7と導通しない構成であれば、コンタクトホール9の深さを深くするために上記記載以外の膜等を積層してもよい。また、図3の断面図に示すように電極端子端11を半導体層13と信号配線4を積層させて形成したが、半導体層13もしくは信号配線4のみを積層する構成でもよい。なお、信号配線4を積層すると約0.5μm、半導体層13を積層すると約0.1μmコンタクトホール9を深く形成できる。所望の深さとなるよう適宜選択することができる。
また、図2における電極端子101は、走査配線用駆動回路60または信号配線用駆動回路65等の集積回路に形成された突起電極61との接続構造を前提に説明したが、電極端子101はフレキシブル基板52との接続構造においても同様の構造を採用することができる。
本発明によれば、アレイ基板5上の電極端子101と、集積回路に形成された突起電極61との間に配置される導電粒子63をコンタクトホール9に流動させてコンタクトホール9にとどまる導電粒子63の個数を増やし、アレイ基板5と集積回路またはフレキシブル基板52との導通をより確実にする。なお、アレイ基板5の電極端子101は表示領域51と同一の工程で行われ、マスクおよび工程の追加はない。
<実施の形態2>
図6は実施の形態2に係るアレイ基板5の電極端子101の断面図である。実施の形態1のコンタクトホール9を形成する場合、走査配線3の上に透明電極7を積層する構成としたが、図6に示すように実施の形態2ではコンタクトホール9を形成する際、走査配線3上を透明電極7で覆わず、透明電極7を電極端子端11(のみ)に積層して形成する。これにより、コンタクトホール9に形成された走査配線3上に透明電極7が形成されないので、電極端子端11の高さすなわちコンタクトホール9の深さは実施の形態1より深くなりACFを熱圧着した際、導電粒子の捕捉率は上昇する。
図6は実施の形態2に係るアレイ基板5の電極端子101の断面図である。実施の形態1のコンタクトホール9を形成する場合、走査配線3の上に透明電極7を積層する構成としたが、図6に示すように実施の形態2ではコンタクトホール9を形成する際、走査配線3上を透明電極7で覆わず、透明電極7を電極端子端11(のみ)に積層して形成する。これにより、コンタクトホール9に形成された走査配線3上に透明電極7が形成されないので、電極端子端11の高さすなわちコンタクトホール9の深さは実施の形態1より深くなりACFを熱圧着した際、導電粒子の捕捉率は上昇する。
<実施の形態3>
図7は実施の形態3に係る電極端子であって、図2の電極端子102のB−B’線断面図である。実施の形態1、2では、図2の走査配線側の電極端子101の構成について説明したが、実施の形態3においては、信号配線側の電極端子102の構成を示す。当該電極端子102は走査配線3をコンタクトホール9内に形成させず、電極端子端111に形成させる。また、コンタクトホール9には信号配線4および透明電極7を形成させる。走査配線3を電極端子端111に形成させ、電極端子102の電極端子端111を高く形成することができる。信号配線側の電極端子102についても、表示領域51を形成する工程と同一の工程で行われるため、マスクおよび工程の追加はない。
図7は実施の形態3に係る電極端子であって、図2の電極端子102のB−B’線断面図である。実施の形態1、2では、図2の走査配線側の電極端子101の構成について説明したが、実施の形態3においては、信号配線側の電極端子102の構成を示す。当該電極端子102は走査配線3をコンタクトホール9内に形成させず、電極端子端111に形成させる。また、コンタクトホール9には信号配線4および透明電極7を形成させる。走査配線3を電極端子端111に形成させ、電極端子102の電極端子端111を高く形成することができる。信号配線側の電極端子102についても、表示領域51を形成する工程と同一の工程で行われるため、マスクおよび工程の追加はない。
<実施の形態4>
図8は実施の形態3同様、実施の形態4に係るアレイ基板5の電極端子102の断面図である。図8に示すように、実施の形態4に係るアレイ基板5は、実施の形態3における構造に対し、透明電極7をコンタクトホール9内に形成させず、電極端子102の電極端子端111をさらに高く形成することができることにより、導電粒子の捕捉率を上昇させることができる。
図8は実施の形態3同様、実施の形態4に係るアレイ基板5の電極端子102の断面図である。図8に示すように、実施の形態4に係るアレイ基板5は、実施の形態3における構造に対し、透明電極7をコンタクトホール9内に形成させず、電極端子102の電極端子端111をさらに高く形成することができることにより、導電粒子の捕捉率を上昇させることができる。
<実施の形態5>
図9はアレイ基板5の周辺領域55の平面拡大図、図10は図9のC−C’線断面図である。実施の形態1〜4においてはアレイ基板5の走査配線側の電極端子101、信号配線側の電極端子102のコンタクトホール9を深く形成する構造であったが、図9、10に示すように、本実施の形態5においては、アレイ基板5の電極端子101、102の近傍に凹部または凸部を形成する。アレイ基板5に走査配線用駆動回路60および信号配線用駆動回路65等の集積回路を接続する際、熱圧着を行うが、前述の通り、熱が加わり流動的になった後ACFは粘性のある液状の物質となる。圧着におけるACF中、導電粒子は局所的には突起電極ACFに力を加えることにより突起電極中心から突起電極の外側へ流動する。全体的には集積回路の接続面がACFに力を加えることにより集積回路中心から外側へ流動する。
図9はアレイ基板5の周辺領域55の平面拡大図、図10は図9のC−C’線断面図である。実施の形態1〜4においてはアレイ基板5の走査配線側の電極端子101、信号配線側の電極端子102のコンタクトホール9を深く形成する構造であったが、図9、10に示すように、本実施の形態5においては、アレイ基板5の電極端子101、102の近傍に凹部または凸部を形成する。アレイ基板5に走査配線用駆動回路60および信号配線用駆動回路65等の集積回路を接続する際、熱圧着を行うが、前述の通り、熱が加わり流動的になった後ACFは粘性のある液状の物質となる。圧着におけるACF中、導電粒子は局所的には突起電極ACFに力を加えることにより突起電極中心から突起電極の外側へ流動する。全体的には集積回路の接続面がACFに力を加えることにより集積回路中心から外側へ流動する。
実施の形態5に係るアレイ基板5は、全体的なACFの流動に対応した構成とする。実施の形態5では集積回路中心が圧着されるアレイ基板側にACFの流動を制御するため、ゲート絶縁膜、半導体層および走査配線を用いアレイ基板上であって、電極端子102の近傍に凹部または凸部を作成する。電極端子102近傍に形成された凹部、凸部により電極端子102の近傍を疑似的に抵抗が低い領域とし、電極端子102を形成するコンタクトホール9内に導電粒子を集まり易くすることができる。このような構成により、電極端子102の導電粒子の捕捉率を向上させることができる。なお、電極端子101近傍に凹部、凸部を形成しても同様である。
図11は実施の形態5に示すアレイ基板5の変形例を示す断面図である。図11に示すように、本変形例では、電極端子102の近傍のアレイ基板5に形成する凹部、凸部の高低差を大きくするため、凹部内に形成していた第1の絶縁膜6を削除している(形成させない)。この構成により、凹部、凸部の高低差を大きく形成することができ、ACFをより正確に制御することが可能となる。
<実施の形態6>
図12は実施の形態6に係るアレイ基板の周辺領域の平面拡大図、図13は図12のD−D’線断面図である。実施の形態1〜4においてはアレイ基板5の電極端子101、102のコンタクトホール9を深く形成する構造であったが、図12、13に示すように、本実施の形態6においては、電極端子101の対向する一対の電極端子端11の一方のみに半導体層13、信号配線4を積層するように形成し、他方の電極端子端11と高低差を設ける。当該構成により、熱圧着時にACFが液状の物質となった際、高低差のある電極端子端11により低い電極端子端11からコンタクトホール9内に導電粒子が流れ込みやすく、高い電極端子端11により堰き止められて捕捉され、導電粒子の保管率が向上する。電極端子102においても一方の電極端子端の高さを高く形成することで同様の効果を得ることができる。
図12は実施の形態6に係るアレイ基板の周辺領域の平面拡大図、図13は図12のD−D’線断面図である。実施の形態1〜4においてはアレイ基板5の電極端子101、102のコンタクトホール9を深く形成する構造であったが、図12、13に示すように、本実施の形態6においては、電極端子101の対向する一対の電極端子端11の一方のみに半導体層13、信号配線4を積層するように形成し、他方の電極端子端11と高低差を設ける。当該構成により、熱圧着時にACFが液状の物質となった際、高低差のある電極端子端11により低い電極端子端11からコンタクトホール9内に導電粒子が流れ込みやすく、高い電極端子端11により堰き止められて捕捉され、導電粒子の保管率が向上する。電極端子102においても一方の電極端子端の高さを高く形成することで同様の効果を得ることができる。
図14は実施の形態6に示すアレイ基板5の変形例を示す断面図である。図14に示すように本変形例では、電極端子101の電極端子端11を一方のみに形成している。すなわち、電極端子101の電極端子端11に形成していた、第1の絶縁膜6、半導体層13および信号配線4を形成せず、断面視において、段差91を設ける構造とする。当該構成により、熱圧着時にACFが液状の物質となった際、一方の電極端子端11が段差91として形成されているため、電極端子10に導電粒子が流れ込みやすく、一方の電極端子端11により堰き止められて捕捉され、導電粒子の保管率が向上する。
<実施の形態7>
<実施の形態7>
図15は実施の形態7に係るアレイ基板に形成される電極端子101の平面拡大図である。図15に示すように本実施の形態7では、電極端子101に形成される電極端子端11は平面視において、コンタクトホール9の一部に凹部92を備えている。なお、実施の形態7における電極端子端11は実施の形態6で説明した図13の断面図と同様の構成であって、凹部92はコンタクトホール9の一部より電極端子10の外部方向に張り出して形成される。本構成によりACFの導電粒子が電極端子端11の外部に流出することを防止することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 表示パネル、2 画素、3 走査配線、4 信号線、5 アレイ基板、
6 第1の絶縁膜、7 透明電極、8 第2の絶縁膜、
9 コンタクトホール、101、102 電極端子、11、111 電極端子端
12 対向基板、13 半導体層、14 絶縁性基板、
60 走査配線用駆動回路、 61、突起電極、
62 ACF、63 導電粒子、64 樹脂、
65 信号配線用駆動回路、
51 表示領域、55 周辺領域。
6 第1の絶縁膜、7 透明電極、8 第2の絶縁膜、
9 コンタクトホール、101、102 電極端子、11、111 電極端子端
12 対向基板、13 半導体層、14 絶縁性基板、
60 走査配線用駆動回路、 61、突起電極、
62 ACF、63 導電粒子、64 樹脂、
65 信号配線用駆動回路、
51 表示領域、55 周辺領域。
Claims (9)
- 基板と、
前記基板上にマトリクス状に配置され、画像を表示する表示領域に画素を形成する複数の走査配線および信号配線と、
前記走査配線および前記信号配線の交差部に形成されるスイッチング素子と、
前記基板の前記表示領域外の周辺領域に引き出された前記走査配線および前記信号配線と接続され、前記基板の前記表示領域に画像信号を入力する電極端子と、
前記電極端子は前記走査配線上に第1の絶縁膜を形成し、前記第1の絶縁膜を除去して形成されるコンタクトホールと、前記第1の絶縁膜上に積層される前記信号配線および前記信号配線を覆うように形成される第2の絶縁膜により形成される電極端子端と、で形成されることを特徴とする、アレイ基板。 - 基板と、
前記基板上にマトリクス状に配置され、画像を表示する表示領域に画素を形成する複数の走査配線および信号配線と、
前記走査配線および前記信号配線の交差部に形成されるスイッチング素子と、
前記基板の前記表示領域外の周辺領域に引き出された前記走査配線および前記信号配線と接続され、前記基板の前記表示領域に画像信号を入力する電極端子と、
前記電極端子は前記走査配線と前記走査配線を覆うように積層した第1の絶縁膜とで形成される電極端子端と、前記走査配線および前記第1の絶縁膜を除去して形成されるコンタクトホールと、前記コンタクトホールおよび前記第1の絶縁膜上に積層される前記信号配線を備え、前記信号配線上に積層された第2の絶縁膜により形成される電極端子端と、で形成されることを特徴とする、アレイ基板。 - 前記電極端子端を構成する前記信号配線に対向する位置に前記スイッチング素子を構成する半導体層をさらに備える、請求項1または2に記載のアレイ基板。
- 前記電極端子端を構成する前記第2の絶縁膜上に画素を構成する導電層をさらに備える、請求項1〜3のいずれか一項に記載のアレイ基板。
- 前記基板上の電極端子近傍であって、
前記第1の絶縁膜上に形成される前記信号配線および前記信号配線を覆うように形成される第2の絶縁膜で構成される凸部を設けることを特徴とする請求項1〜4のいずれか一項に記載のアレイ基板。 - 前記凸部を構成する前記信号配線に対向する位置に前記スイッチング素子を構成する半導体層をさらに備える、請求項5記載のアレイ基板。
- 前記電極端子は平面視において、前記コンタクトホールの一部に前記電極端子の外部方向に向かって張り出す凹部を備えている、請求項1〜4のいずれか一項に記載のアレイ基板。
- 請求項1〜7のいずれか一項に記載のアレイ基板と対向する位置に対向基板を備えた表示パネル。
- 請求項8記載の表示パネルの前記電極端子に異方性導電フィルムを介して集積回路または回路基板を実装した表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019152830A JP2021033046A (ja) | 2019-08-23 | 2019-08-23 | アレイ基板、表示パネル及び表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019152830A JP2021033046A (ja) | 2019-08-23 | 2019-08-23 | アレイ基板、表示パネル及び表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021033046A true JP2021033046A (ja) | 2021-03-01 |
Family
ID=74676478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019152830A Pending JP2021033046A (ja) | 2019-08-23 | 2019-08-23 | アレイ基板、表示パネル及び表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021033046A (ja) |
-
2019
- 2019-08-23 JP JP2019152830A patent/JP2021033046A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4662350B2 (ja) | 液晶表示装置及びその製造方法 | |
JP5311531B2 (ja) | 半導体チップの実装された表示パネル | |
US6741309B2 (en) | Liquid crystal display | |
US6366331B1 (en) | Active matrix liquid-crystal display device having improved terminal connections | |
JP4952425B2 (ja) | 液晶装置および電子機器 | |
TWI272686B (en) | Semiconductor device, circuit substrate, electro-optic device and electronic appliance | |
US6630686B1 (en) | Liquid crystal display having pad parts and method for manufacturing same | |
US20070242207A1 (en) | Flat display panel and connection structure | |
US20020071087A1 (en) | Liquid crystal display device and method thereof | |
JP4353289B2 (ja) | 電子デバイス及び電子機器 | |
US11579501B2 (en) | LCOS structure and method of forming same | |
US8111367B2 (en) | Display device | |
KR20060047863A (ko) | 액티브 매트릭스 기판과 그 제조 방법 | |
KR100695642B1 (ko) | 표시장치 및 표시장치의 제조방법 | |
JP4683082B2 (ja) | 半導体装置、半導体実装構造、電気光学装置 | |
JP2021033046A (ja) | アレイ基板、表示パネル及び表示装置 | |
JP2008116795A (ja) | 表示装置 | |
JP2019008106A (ja) | アレイ基板およびアレイ基板を備える表示パネル | |
CN218995843U (zh) | 阵列基板、显示面板及显示装置 | |
JP2011233624A (ja) | 半導体素子及び該半導体素子を備える電子機器 | |
JP2021009267A (ja) | アレイ基板および液晶表示装置 | |
JP4635676B2 (ja) | 半導体装置の製造方法 | |
JPH02259728A (ja) | 液晶表示装置 | |
JP2003007749A (ja) | 集積回路及び表示装置 | |
JP2001267371A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210318 |