JP2021027145A - 半導体モジュール - Google Patents

Abstract

【課題】発生するサージ電圧を効果的に抑制することができる半導体モジュールを提供する。【解決手段】半導体モジュール１００は、複数の半導体チップ６０、７０が搭載された回路基板１６０と、回路基板１６０に接続された正極となるＰ電極板１３０、負極となるＮ電極板１４０及び出力がなされるＯ電極板１５０と、回路基板１６０と、Ｐ電極板１３０、Ｎ電極板１４０及びＯ電極板１５０の一部を覆うケース１１０と、スナバ回路モジュール２００が入れられるケース１１０の外側の面に設けられた凹部１１２と、を有し、Ｐ電極板１３０、Ｎ電極板１４０及びＯ電極板１５０は、各々スナバ接続端子１３３、１４３、１５３を有しており、ケース１１０の外側の面１１１の凹部１１２の周囲には、Ｐ電極板１３０のスナバ接続端子１３、Ｎ電極板１４０のスナバ接続端子１４３、Ｏ電極板１５０のスナバ接続端子１５３のうちの２以上が露出している。【選択図】 図３

Description

本発明は、半導体モジュールに関するものである。

半導体モジュールとして、電源に一対の半導体素子を直列に接続し、その一対の半導体素子をスイッチングさせ、一対の半導体素子の間から出力を得る装置がある。大電流を流すことのできる半導体素子を有する半導体モジュールは、電気自動車等の他、電力用途等に用いられている。このような半導体モジュールでは、インダクタンスに起因したサージ電圧が発生することから、発生するサージ電圧を抑制するため、半導体モジュールの外部にスナバ回路を取り付けることが開示されている。

特開２０１５−１３５８９５号公報

ところで、半導体モジュールの外にスナバ回路を取り付けた場合、半導体モジュールの内部に設けられた半導体素子とスナバ回路との間の配線距離が長くなるため、十分にサージ電圧を抑制することができない場合がある。

このため、サージ電圧を効果的に抑制することのできる半導体モジュールが求められている。

本実施形態の一観点によれば、半導体モジュールは、複数の半導体チップが搭載された回路基板と、回路基板に接続された正極となるＰ電極板、回路基板に接続された負極となるＮ電極板及び回路基板に接続された出力がなされるＯ電極板と、回路基板と、Ｐ電極板、Ｎ電極板及びＯ電極板の一部を覆うケースと、スナバ回路モジュールが入れられるケースの外側の面に設けられた凹部と、を有する。更に、Ｐ電極板、Ｎ電極板及びＯ電極板は、各々スナバ接続端子を有しており、ケースの外側の面の凹部の周囲には、Ｐ電極板のスナバ接続端子、Ｎ電極板のスナバ接続端子、Ｏ電極板のスナバ接続端子のうちの２以上が露出している。

本開示によれば、半導体モジュールにおいて発生するサージ電圧を効果的に抑制することができる。

図１は、半導体モジュールの斜視図である。 図２は、半導体モジュールの回路図である。 図３は、本開示の実施形態の半導体モジュールの斜視図である。 図４は、本開示の実施形態の半導体モジュールの内部の説明図（１）である。 図５は、本開示の実施形態の半導体モジュールの内部の説明図（２）である。 図６は、本開示の実施形態の半導体モジュールの上面図である。 図７は、本開示の実施形態の半導体モジュールの内部の構造図である。 図８は、スナバ回路モジュールの説明図である。 図９は、本開示の実施形態の半導体モジュールにスナバ回路モジュールが取り付けられた状態の斜視図である。 図１０は、他のスナバ回路モジュールの説明図である。

実施するための形態について、以下に説明する。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。

〔１〕 本開示の一態様に係る半導体モジュールは、複数の半導体チップが搭載された回路基板と、前記回路基板に接続された正極となるＰ電極板、前記回路基板に接続された負極となるＮ電極板及び前記回路基板に接続された出力がなされるＯ電極板と、前記回路基板と、前記Ｐ電極板、前記Ｎ電極板及び前記Ｏ電極板の一部を覆うケースと、スナバ回路モジュールが入れられる前記ケースの外側の面に設けられた凹部と、を有し、前記Ｐ電極板、前記Ｎ電極板及び前記Ｏ電極板は、各々スナバ接続端子を有しており、前記ケースの外側の面の前記凹部の周囲には、前記Ｐ電極板のスナバ接続端子、前記Ｎ電極板のスナバ接続端子、前記Ｏ電極板のスナバ接続端子のうちの２以上が露出している。

これにより、スナバ回路モジュールを半導体チップの近くに配置することができ、サージ電圧を効果的に抑制することができる。

〔２〕 前記スナバ回路モジュールは、コンデンサを含み、前記スナバ接続端子と接続される２以上の電極端子を有しており、前記凹部には、前記スナバ回路モジュールが入れられ、前記スナバ回路モジュールの電極端子と、前記スナバ接続端子とが接続されている。

〔３〕 前記ケースの外側の面の前記凹部の周囲には、前記Ｐ電極板のスナバ接続端子、前記Ｎ電極板のスナバ接続端子、前記Ｏ電極板のスナバ接続端子のすべてが露出している。

〔４〕 前記ケースは、外側に６以上の面を有し、前記ケースには、放熱板が取り付けられており、前記凹部は、前記放熱板と反対側の面に設けられている。

〔５〕 前記回路基板は、一方の面に、正極となるＰ側導電領域、負極となるＮ側導電領域及び出力がなされるＯ導電領域が設けられており、前記Ｏ導電領域に実装された第１の半導体チップと、前記Ｐ側導電領域に実装された第２の半導体チップと、を有し、Ｐ側導電領域には、前記Ｐ電極板が接続されており、Ｎ側導電領域には、前記Ｎ電極板が接続されておりＯ導電領域には、前記Ｏ電極板が接続されている。

［本開示の実施形態の詳細］
以下、本開示の一実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。また、本開示においては、Ｘ１−Ｘ２方向、Ｙ１−Ｙ２方向、Ｚ１−Ｚ２方向を相互に直交する方向とする。また、Ｘ１−Ｘ２方向及びＹ１−Ｙ２方向を含む面をＸＹ面と記載し、Ｙ１−Ｙ２方向及びＺ１−Ｚ２方向を含む面をＹＺ面と記載し、Ｚ１−Ｚ２方向及びＸ１−Ｘ２方向を含む面をＺＸ面と記載する。

最初に、前述した半導体モジュールについて、図１に基づき説明する。図１に示す半導体モジュール１０は、ケース２０と蓋３０により形成された直方体の形状の筐体の内部に複数の半導体チップが設置されている。この筐体のＸＹ面に平行となるＺ１側の一方の面に蓋３０が取り付けられており、蓋３０より複数の信号端子４０がＺ１側に延びている。筐体の一方の面の形状は概ね長方形であり、Ｘ２側には、電力が供給される２つの入力端子となるＮ電極端子５１及びＰ電極端子５２が設けられており、Ｘ１側には、この半導体モジュールの出力端子となるＯ電極端子５３が設けられている。

この半導体モジュール１０の内部には、例えば、図２に示されるように、第１の半導体チップ６０及び第２の半導体チップ７０が設けられている。第１の半導体チップ６０及び第２の半導体チップ７０は、大電流、高耐圧に対応するため、炭化珪素（ＳｉＣ）により形成されており、各々複数設けられていてもよい。尚、図示はしないが、実際には、第１の半導体チップ６０には、一方の面にゲート電極及びソース電極が設けられており、一方の面とは反対の他方の面にドレイン電極が設けられている。また、第２の半導体チップ７０には、一方の面にゲート電極及びソース電極が設けられており、一方の面とは反対の他方の面にドレイン電極が設けられている。

この半導体モジュール１０においては、第１の半導体チップ６０のソース電極がＮ電極端子５１に接続されており、第２の半導体チップ７０のドレイン電極がＰ電極端子５２に接続されている。第１の半導体チップ６０のドレイン電極及び第２の半導体チップ７０のソース電極はともに、Ｏ電極端子５３に接続されている。第１の半導体チップ６０のゲート電極、第２の半導体チップ７０のゲート電極は、対応する不図示の信号端子に各々接続されている。

図１に示される半導体モジュール１０には、Ｎ電極端子５１及びＰ電極端子５２に接続されるスナバ回路８０が取り付けられる。スナバ回路８０は、樹脂材料に固められてモジュール化されており、内部にコンデンサ、抵抗、ダイオード等を有しており、半導体モジュール１０において生じるサージ電圧を抑制することができる。図１に示されるように、スナバ回路８０を半導体モジュール１０の外側に取り付けた場合、半導体モジュール１０の内部に搭載されている図１には不図示の第１の半導体チップ及び第２の半導体チップとスナバ回路８０との間の配線の距離が長くなる。このため、スナバ回路８０によるサージ電圧を十分に抑制することができない場合がある。

特に、第１の半導体チップ６０及び第２の半導体チップ７０が炭化珪素により形成されている場合には、高速動作させるとサージ電圧の発生が顕著となることから、より一層、サージ電圧を抑制することが求められる。

尚、半導体モジュールの内部の第１の半導体チップ６０及び第２の半導体チップ７０が搭載されている回路基板に、直接、コンデンサや抵抗を取り付けてスナバ回路を形成する方法も考えられる。しかしながら、半導体モジュールの用途によって、スナバ回路に用いられるコンデンサの容量値や抵抗の抵抗値が変わるため、用途によって作り分ける場合には、製造工程が複雑となり、コストがアップしてしまう。また、第１の半導体チップ６０及び第２の半導体チップ７０において発生した熱により、スナバ回路を形成しているコンデンサや抵抗がダメージを受ける可能性がある。

（半導体モジュール）
次に、第１の実施形態における半導体モジュールについて図３等に基づき説明する。

本実施形態における半導体モジュール１００は、ケース１１０に放熱板１２０が取り付けられている。ケース１１０は６以上の面を有しており、Ｚ２側に放熱板１２０が取り付けられており、放熱板１２０とは反対側のケース１１０の外側の面となる上面１１１には、中央部分に凹部１１２が設けられている。凹部１１２には、スナバ回路モジュール２００を入れることができる。

本実施形態における半導体モジュール１００の内部には、図４に示されるように、ＸＹ面に平行な放熱板１２０のＺ１側の面に回路基板１６０が取り付けられている。回路基板１６０の表面、即ち、放熱板１２０とは反対側の一方の面１６０ａには、負極となるＮ側導電領域１６１、正極となるＰ側導電領域１６２及び出力がなされるＯ導電領域１６３等の電極パターンが形成されている。

図４に示されるように、回路基板１６０には、４つの第１の半導体チップ６０と４つの第２の半導体チップ７０が実装されている。具体的には、第１の半導体チップ６０は、Ｏ導電領域１６３の上に実装されており、第１の半導体チップ６０の他方の面のドレイン電極は、Ｏ導電領域１６３にハンダ等により接合されている。第２の半導体チップ７０は、Ｐ側導電領域１６２の上に実装されており、第２の半導体チップ７０の他方の面のドレイン電極は、Ｐ側導電領域１６２にハンダ等により接合されている。

第１の半導体チップ６０の一方の面のソース電極は、ボンディングワイヤ１６６によりＮ側導電領域１６１と接続されており、第２の半導体チップ７０の一方の面のソース電極は、ボンディングワイヤ１６７によりＯ導電領域１６３と接続されている。

更に、図５に示すように、回路基板１６０には、Ｐ電極板１３０、Ｎ電極板１４０、Ｏ電極板１５０が取り付けられている。

Ｐ電極板１３０は、厚さが約１ｍｍの銅等の金属板を加工することにより形成されており、Ｐ電極板１３０は、ＸＹ面に平行な平板部１３１を有している。Ｐ電極板１３０のＸ１方向側の端部には、Ｚ２側に設けられた基板接続部１３２とＺ１側に設けられたスナバ接続端子１３３とを有している。基板接続部１３２及びスナバ接続端子１３３は、Ｐ電極板１３０を形成している金属板を折り曲げることにより形成されている。Ｐ電極板１３０の基板接続部１３２は、回路基板１６０のＰ側導電領域１６２と接続されている。また、Ｐ電極板１３０のＸ２方向側には、不図示のＮバスバー等の接続端子とネジ等により接続するため、Ｚ１−Ｚ２方向に貫通する貫通穴１３４が設けられている。

Ｎ電極板１４０は、厚さが約１ｍｍの銅等の金属板を加工することにより形成されており、Ｎ電極板１４０は、ＸＹ面に平行な平板部１４１を有している。Ｎ電極板１４０のＸ１方向側の端部には、Ｚ２側に設けられた基板接続部１４２とＺ１側に設けられたスナバ接続端子１４３とを有している。基板接続部１４２及びスナバ接続端子１４３は、Ｎ電極板１４０を形成している金属板を折り曲げることにより形成されている。Ｎ電極板１４０の基板接続部１４２は、回路基板１６０のＮ側導電領域１６１と接続されている。また、Ｎ電極板１４０のＸ２方向側には、不図示のＮバスバー等の接続端子とネジ等により接続するため、Ｚ１−Ｚ２方向に貫通する貫通穴１４４が設けられている。

Ｏ電極板１５０は、厚さが約１ｍｍの銅等の金属板を加工することにより形成されており、Ｏ電極板１５０は、ＸＹ面に平行な平板部１５１を有している。Ｏ電極板１５０のＸ２方向側の端部には、Ｚ２側に設けられた基板接続部１５２とＺ１側に設けられたスナバ接続端子１５３とを有している。基板接続部１５２及びスナバ接続端子１５３は、Ｏ電極板１５０を形成している金属板を折り曲げることにより形成されている。Ｏ電極板１５０の基板接続部１５２は、回路基板１６０のＯ導電領域１６３に接続されている。また、Ｏ電極板１５０のＸ１方向側には、不図示のＯバスバー等の接続端子とネジ等により接続するため、Ｚ１−Ｚ２方向に貫通する貫通穴１５４が設けられている。

図６は、本実施形態における半導体モジュール１００の上面図であり、図７は、半導体モジュール１００の中央部分をＺＸ面に平行な面で切断した状態の内部構造を示す図である。回路基板１６０と、回路基板１６０と接続されている部分のＰ電極板１３０、Ｎ電極板１４０及びＯ電極板１５０の一部は、ケース１１０に覆われている。従って、Ｐ電極板１３０の貫通穴１３４が設けられている外部接続端子１３５、Ｎ電極板１４０の貫通穴１４４が設けられている外部接続端子１４５、Ｏ電極板１５０の貫通穴１５４が設けられている外部接続端子１５５は、ケース１１０の外に出ている。

また、ケース１１０の上面１１１には、中央部分に凹んだ凹部１１２が設けられている。凹部１１２は、Ｙ１−Ｙ２方向が長手方向となるように形成されている。上面１１１において、凹部１１２の周囲には、Ｘ２側に、Ｐ電極板１３０のスナバ接続端子１３３、Ｎ電極板１４０のスナバ接続端子１４３が露出しており、Ｘ１側に、Ｏ電極板１５０のスナバ接続端子１５３が露出している。凹部１１２のＸ２側の端部より、スナバ接続端子１３３のＸ１側の端部までの長さＬ１は、６ｍｍであり、凹部１１２のＸ２側の端部より、スナバ接続端子１４３のＸ１側の端部までの長さＬ２は、３ｍｍである。また、凹部１１２のＸ１側の端部より、スナバ接続端子１５３のＸ２側の端部までの長さＬ３は、６ｍｍである。尚、スナバ接続端子１３３にはネジ穴１３３ａが設けられており、スナバ接続端子１４３にはネジ穴１４３ａが設けられており、スナバ接続端子１５３にはネジ穴１５３ａが設けられている。

図３に示されるように、スナバ回路モジュール２００には、スナバ回路モジュール本体部２１０より外に出た接続端子２０１、２０２、２０３が設けられている。スナバ回路モジュール本体部２１０の内部には、図８に示されるように、直列に接続されたコンデンサ２１１及び抵抗２１２と、直列に接続されたコンデンサ２２１及び抵抗２２２が設けられている。直列に接続されたコンデンサ２１１及び抵抗２１２は、接続端子２０１と接続端子２０３との間に設けられており、直列に接続されたコンデンサ２２１及び抵抗２２２は、接続端子２０２と接続端子２０３との間に設けられている。

接続端子２０１は、スナバ接続端子１３３に対応する位置に設けられており、スナバ接続端子１３３のネジ穴１３３ａに対応する位置には、ネジ穴２０１ａが設けられている。接続端子２０２は、スナバ接続端子１４３に対応する位置に設けられており、スナバ接続端子１４３のネジ穴１４３ａに対応する位置には、ネジ穴２０２ａが設けられている。接続端子２０３は、スナバ接続端子１５３に対応する位置に設けられており、スナバ接続端子１５３のネジ穴１５３ａに対応する位置には、ネジ穴２０３ａが設けられている。

本実施形態においては、ケース１１０の凹部１１２内に、図９に示されるように、スナバ回路モジュール２００を入れ、接続端子２０１のネジ穴２０１ａの位置と、スナバ接続端子１３３のネジ穴１３３ａの位置を一致させてネジ２５１により固定する。同様に、接続端子２０２のネジ穴２０２ａの位置と、スナバ接続端子１４３のネジ穴１４３ａの位置を一致させてネジ２５２により固定する。接続端子２０３のネジ穴２０３ａの位置と、スナバ接続端子１５３のネジ穴１５３ａの位置を一致させてネジ２５３により固定する。これにより、スナバ回路モジュール２００の接続端子２０１とスナバ接続端子１３３とが電気的に接続され、接続端子２０２とスナバ接続端子１４３とが電気的に接続され、接続端子２０３とスナバ接続端子１５３とが電気的に接続される。このようにして、本実施形態における半導体モジュール１００に、スナバ回路モジュール２００を取り付けることができる。

本実施形態においては、スナバ回路モジュール２００が、第１の半導体チップ６０及び第２の半導体チップ７０の近くに取り付けられるため、スナバ回路モジュール２００から第１の半導体チップ６０及び第２の半導体チップ７０までの配線の距離が短い。これにより、サージ電圧を効果的に抑制することができる。また、スナバ回路モジュール２００は、ケース１１０の外の凹部１１２内に、スナバ回路モジュール本体部２１０を入れ、ネジ２５１、２５２、２５３により固定することにより取り付けられる。よって、所望の仕様に対応したスナバ回路モジュール２００を選択して容易に取り付けることができる。

また、本実施形態においては、ケース１１０の外側の凹部１１２内に、スナバ回路モジュール２００が取り付けられるため、スナバ回路モジュール２００と回路基板１６０との間が離れている。このため、第１の半導体チップ６０及び第２の半導体チップ７０において生じた熱により、スナバ回路モジュール２００の内部に含まれるコンデンサ等が影響を受けることはない。

また、本実施形態においては、Ｐ電極板１３０とＯ電極板１５０との間、及び、Ｎ電極板１４０とＯ電極板１５０との間に、スナバ回路が接続されているため、図１に示す場合と比較して、更に、サージ電圧を抑制する効果が高い。

尚、本実施形態においては、スナバ回路モジュール２００の内部のスナバ回路は、コンデンサと抵抗とが直列に接続されたもの以外にも、スナバ回路が、コンデンサのみに形成されたものや、コンデンサと抵抗とダイオードにより形成されたものであってもよい。

また、本実施形態は、図１０に示されるような、スナバ回路モジュール本体部２１０、接続端子２０１、接続端子２０２を有するスナバ回路モジュール２００ａであってもよい。このスナバ回路モジュール２００ａは、接続端子２０１と接続端子２０２との間にコンデンサ２３１と抵抗２３２が直列に接続されている。スナバ回路モジュール２００ａでは、スナバ回路モジュール２００ａの接続端子２０１とスナバ接続端子１３３とが電気的に接続され、接続端子２０２とスナバ接続端子１４３とが電気的に接続される。これにより、Ｐ電極板１３０とＮ電極板１４０との間に、スナバ回路が接続される。このようなスナバ回路モジュール２００ａであっても、第１の半導体チップ６０及び第２の半導体チップ７０の近くに取り付けることができるため、サージ電圧を抑制する効果がある。

また、スナバ接続端子１３３とスナバ接続端子１５３との間にコンデンサと抵抗が直列に接続されたスナバ回路モジュールや、スナバ接続端子１４３とスナバ接続端子１５３との間にコンデンサと抵抗が直列に接続されたスナバ回路モジュールであってもよい。

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

１０ 半導体モジュール
２０ ケース
３０ 蓋
４０ 信号端子
５１ Ｎ電極端子
５２ Ｐ電極端子
５３ Ｏ電極端子
６０ 第１の半導体チップ
７０ 第２の半導体チップ
８０ スナバ回路
１００ 半導体モジュール
１１０ ケース
１１１ 上面
１１２ 凹部
１２０ 放熱板
１３０ Ｐ電極板
１３１ 平板部
１３２ 基板接続部
１３３ スナバ接続端子
１３４ 貫通穴
１３５ 外部接続端子
１４０ Ｎ電極板
１４１ 平板部
１４２ 基板接続部
１４３ スナバ接続端子
１４４ 貫通穴
１４５ 外部接続端子
１５０ Ｏ電極板
１５１ 平板部
１５２ 基板接続部
１５３ スナバ接続端子
１５４ 貫通穴
１５５ 外部接続端子
１６０ 回路基板
１６０ａ 一方の面
１６１ Ｎ側導電領域
１６２ Ｐ側導電領域
１６３ Ｏ導電領域
１６６、１６７ ボンディングワイヤ
２００ スナバ回路モジュール
２０１、２０２、２０３ 接続端子
２１０ スナバ回路モジュール本体部
２１１、２２１、２３１ コンデンサ
２１２、２２２、２３２ 抵抗
２５１、２５２、２５３ ネジ

Claims (5)

1. 複数の半導体チップが搭載された回路基板と、
   前記回路基板に接続された正極となるＰ電極板、前記回路基板に接続された負極となるＮ電極板及び前記回路基板に接続された出力がなされるＯ電極板と、
   前記回路基板と、前記Ｐ電極板、前記Ｎ電極板及び前記Ｏ電極板の一部を覆うケースと、
   スナバ回路モジュールが入れられる前記ケースの外側の面に設けられた凹部と、
   を有し、
   前記Ｐ電極板、前記Ｎ電極板及び前記Ｏ電極板は、各々スナバ接続端子を有しており、
   前記ケースの外側の面の前記凹部の周囲には、前記Ｐ電極板のスナバ接続端子、前記Ｎ電極板のスナバ接続端子、前記Ｏ電極板のスナバ接続端子のうちの２以上が露出している半導体モジュール。
2. 前記スナバ回路モジュールは、コンデンサを含み、前記スナバ接続端子と接続される２以上の電極端子を有しており、
   前記凹部には、前記スナバ回路モジュールが入れられ、前記スナバ回路モジュールの電極端子と、前記スナバ接続端子とが接続されている請求項１に記載の半導体モジュール。
3. 前記ケースの外側の面の前記凹部の周囲には、前記Ｐ電極板のスナバ接続端子、前記Ｎ電極板のスナバ接続端子、前記Ｏ電極板のスナバ接続端子のすべてが露出している請求項１または２に記載の半導体モジュール。
4. 前記ケースは、外側に６以上の面を有し、
   前記ケースには、放熱板が取り付けられており、
   前記凹部は、前記放熱板と反対側の面に設けられている請求項１から請求項３のいずれか一項に記載の半導体モジュール。
5. 前記回路基板は、一方の面に、正極となるＰ側導電領域、負極となるＮ側導電領域及び出力がなされるＯ導電領域が設けられており、
   前記Ｏ導電領域に実装された第１の半導体チップと、
   前記Ｐ側導電領域に実装された第２の半導体チップと、
   を有し、
   Ｐ側導電領域には、前記Ｐ電極板が接続されており、
   Ｎ側導電領域には、前記Ｎ電極板が接続されており
   Ｏ導電領域には、前記Ｏ電極板が接続されている請求項１から請求項４のいずれか一項に記載の半導体モジュール。

Images