JP2021023006A - 変換装置、制御方法、及び車両 - Google Patents

Abstract

【課題】スイッチング素子のターンオン損失を低減することにより効率を改善することが可能な変換装置を提供する。【解決手段】電力を変換して負荷に供給する絶縁型の変換装置であって、フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路と、スイッチング回路を制御する制御部とを含み、制御部は、スイッチング回路に入力される入力電圧と、スイッチング回路を介して負荷に流れる負荷電流とに基づいて、位相シフト方式及びハードスイッチング方式のいずれかの制御方式でスイッチング回路を制御する。【選択図】図１

Description

本開示は、変換装置、制御方法、及び車両に関する。

従来、変圧器によって一次側と二次側とが絶縁された絶縁型の変換装置が知られている。そうした変換装置が後掲の特許文献１に記載されている。

特許文献１に記載の変換装置は、一次側と二次側とを絶縁する変圧器を含む。変圧器の一次側巻線にはインバータが接続されており、変圧器の二次側巻線には整流ダイオードが接続されている。インバータは、４つのスイッチング素子からなるフルブリッジ回路である。変換装置の出力側には負荷が接続されており、変換装置にて変換された電力が負荷に供給される。

また従来、フルブリッジ回路におけるスイッチング素子の制御方式として、位相シフト方式が知られている。位相シフト方式とは、フルブリッジ回路を構成する４つのスイッチング素子のうち、対角のスイッチング素子に与える駆動信号に位相差を設ける方式である。これに対し、対角のスイッチング素子に与える駆動信号に位相差を設けない制御方式をハードスイッチング方式という。

位相シフト方式では、位相差を設けることで電力伝達期間と還流期間とを繰り返す。還流期間中はトランス（変圧器）の漏れインダクタンス等により１次側の電流が維持される。この電流と回路のＬＣ成分とによって、ソフトスイッチングである零電圧スイッチング（ＺＶＳ：Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ）が行われる。これに対し、ハードスイッチング方式では、ＺＶＳが成立しない。そのため、位相シフト方式では、ハードスイッチング方式に比べて、スイッチング損失が低減される。ただし、軽負荷又は無負荷等の負荷電流値が小さい場合に位相シフト方式を採用すると、スイッチング素子のターンオン時にボディダイオードの逆回復が生じ、変換装置の効率が低下するという不具合がある。なお、負荷電流値が大きい場合はボディダイオードの逆回復が生じない。そのため、この場合は、位相シフト方式を用いても変換装置の効率が低下するという不具合は生じない。

特許文献１では、こうした点に鑑み、負荷に流れる電流値が所定の電流値以下の場合、すなわち軽負荷又は無負荷の場合、変換装置は、インバータをハードスイッチング方式で駆動する。負荷に流れる電流値が所定の電流値を超えると、変換装置は、インバータの制御方式をハードスイッチング方式から位相シフト方式に切替える。すなわち、特許文献１に記載の技術は、ボディダイオードの逆回復が生じる軽負荷又は無負荷の場合にハードスイッチング方式でインバータを駆動し、ボディダイオードの逆回復が生じない重負荷の場合に位相シフト方式でインバータを駆動する。

特開２０１０−１７８５０１号公報

位相シフト方式では、一次側に流れる電流（負荷電流）を利用してスイッチング素子の電圧を軽減することで、ターンオン時のソフトスイッチングを実現する。十分なソフトスイッチング効果を得るためには、それに応じた負荷電流が必要となる。必要な負荷電流は、入力電圧に応じて変動し得る。

特許文献１に開示の技術では入力電圧は何ら考慮されないため、入力電圧によっては十分なソフトスイッチング効果が得られないという問題がある。特に、変換装置を車載用途に用いた場合、入力電圧が大きく変動することがあり、そうした場合、ターンオン損失が大きくなることが十分に考えられる。そのため、ターンオン損失低減という観点で考えると、特許文献１に記載の技術は未だ改善の余地がある。

本開示は、上記のような課題を解決するためになされたものであり、本開示の１つの目的は、スイッチング素子のターンオン損失を低減することにより効率を改善することが可能な変換装置、その変換装置の制御方法、及び変換装置を搭載した車両を提供することである。

上記目的を達成するために、本開示の第１の局面に係る変換装置は、電力を変換して負荷に供給する絶縁型の変換装置である。この変換装置は、フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路と、スイッチング回路を制御する制御部とを含む。制御部は、スイッチング回路に入力される入力電圧と、スイッチング回路を介して負荷に流れる負荷電流とに基づいて、位相シフト方式及びハードスイッチング方式のいずれかの制御方式でスイッチング回路を制御する。

本開示の第２の局面に係る制御方法は、負荷に対して電力を供給する絶縁型の変換装置において実行され、フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路を制御する。この制御方法は、スイッチング回路に入力される入力電圧、及び、スイッチング回路を介して負荷に流れる負荷電流を検出するステップと、スイッチング回路に入力される入力電圧と、負荷に流れる負荷電流とに基づいて、位相シフト方式及びハードスイッチング方式のいずれかの制御方式でスイッチング回路を制御するステップとを含む。

本開示の第３の局面に係る車両は、蓄電装置と、蓄電装置から供給される電力を変換する、上記第１の局面に係る変換装置と、変換装置により変換された電力が供給される負荷とを含む。

本開示によれば、スイッチング素子のターンオン損失を低減することにより効率を改善することが可能な変換装置、その変換装置の制御方法、及び変換装置を搭載した車両を提供できる。

図１は、第１の実施の形態に係るＤＣ／ＤＣコンバータの回路図である。 図２は、制御部のハードウェア構成を示すブロック図である。 図３は、制御部の機能的構成を示すブロック図である。 図４は、位相シフト方式における各スイッチング素子のゲート電位の変化を時系列で示す図である。 図５は、位相シフト方式の制御におけるＤＣ／ＤＣコンバータの動作と電流の流れを示す図である。 図６は、ハードスイッチング方式における各スイッチング素子のゲート電位の変化を時系列で示す図である。 図７は、ハードスイッチング方式の制御におけるＤＣ／ＤＣコンバータの動作と電流の流れを示す図である。 図８は、位相シフト方式におけるスイッチング素子の素子電圧の波形を示す図である。 図９は、ハードスイッチング方式におけるスイッチング素子の素子電圧の波形を示す図である。 図１０は、位相シフト方式におけるスイッチング素子の素子電圧の波形を示す図である。 図１１は、ハードスイッチング方式におけるスイッチング素子の素子電圧の波形を示す図である。 図１２は、ターンオン時の素子電圧Ｖ_ＦＥＴと一次側電流との関係を示す図である。 図１３は、制御部で実行されるプログラムの制御構造を示すフローチャートである。 図１４は、制御部で実行されるプログラムの制御構造を示すフローチャートである。 図１５は、第２の実施の形態に係るＤＣ／ＤＣコンバータを制御するための制御部に記憶されるテーブルの一例を示す図である。 図１６は、制御部で実行されるプログラムの制御構造を示すフローチャートである。 図１７は、第３の実施の形態に係る車両の概略構成を示す図である。

［本開示の実施形態の説明］
最初に、本開示の好適な実施形態を列記して説明する。なお、以下に記載する実施形態の少なくとも一部を任意に組合せてもよい。

（１）本開示の第１の局面に係る電力変換装置は、電力を変換して負荷に供給する絶縁型の変換装置である。この変換装置は、フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路と、スイッチング回路を制御する制御部とを含む。制御部は、スイッチング回路に入力される入力電圧と、スイッチング回路を介して負荷に流れる負荷電流とに基づいて、位相シフト方式及びハードスイッチング方式のいずれかの制御方式でスイッチング回路を制御する。

スイッチング回路は制御部によって制御される。制御部は、位相シフト方式及びハードスイッチング方式のいずれの制御方式でスイッチング回路を制御するのかを、スイッチング回路に入力される入力電圧と、負荷に流れる負荷電流とに基づいて決定する。負荷電流のみならず入力電圧をも考慮して、より適切な制御方式でスイッチング回路を制御できるので、スイッチング素子のターンオン損失を低減できる。これにより、変換装置の効率を改善できる。

（２）好ましくは、制御部は、スイッチング回路に入力された入力電圧に応じて、電流しきい値を可変的に設定する設定部と、設定部により設定された電流しきい値と負荷電流の値とを比較する比較部と、比較部の比較結果に応じて、位相シフト方式及びハードスイッチング方式のいずれかの制御方式を選択する選択部と、選択部により選択された制御方式にてスイッチング回路の駆動を制御する駆動制御部とを含む。これにより、入力電圧が変動した場合でも、その入力電圧に応じたより適切な制御方式でスイッチング回路を制御できる。スイッチング素子のターンオン損失を効果的に低減できるので、変換装置の効率を容易に改善できる。

（３）より好ましくは、設定部は、入力電圧が第１の電圧であることに応答して、電流しきい値を第１の電流しきい値に設定し、入力電圧が第１の電圧より小さい第２の電圧であることに応答して、電流しきい値を第１の電流しきい値より小さい第２の電流しきい値に設定する。これにより、制御方式を選択する（切替える）ための電流しきい値を、入力電圧の変動に応じて設定できる。そのため、入力電圧が変動した場合でも、その入力電圧に応じたより適切な制御方式でスイッチング回路を容易に制御できる。

（４）さらに好ましくは、選択部は、比較部によって、負荷電流が電流しきい値より大きいとの比較結果が得られたことに応答して、制御方式として位相シフト方式を選択し、比較部によって、負荷電流が電流しきい値以下であるとの比較結果が得られたことに応答して、制御方式としてハードスイッチング方式を選択する。これにより、ターンオン損失の低減効果が高くなる制御方式を容易に選択できる。

（５）さらに好ましくは、設定部は、位相シフト方式におけるスイッチング素子のターンオン時の素子電圧と、負荷電流との関係に基づいて、入力電圧に応じた電流しきい値を設定する。これにより、入力電圧に応じた電流しきい値を容易に設定できる。

（６）さらに好ましくは、設定部は、スイッチング素子のターンオン時の素子電圧が入力電圧の１／２となるときの負荷電流に基づいて、電流しきい値を設定する。これにより、入力電圧に応じた電流しきい値をさらに容易に設定できる。

（７）さらに好ましくは、上記変換装置は、一次側にスイッチング回路が接続された変圧器と、変圧器の二次側に接続された整流回路とをさらに含む。これにより、高効率の変換装置を容易に得ることができる。

（８）本開示の第２の局面に係る制御方法は、負荷に対して電力を供給する絶縁型の変換装置において実行され、フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路を制御する。この制御方法は、スイッチング回路に入力される入力電圧、及び、スイッチング回路を介して負荷に流れる負荷電流を検出するステップと、スイッチング回路に入力される入力電圧と、負荷に流れる負荷電流とに基づいて、位相シフト方式及びハードスイッチング方式のいずれかの制御方式でスイッチング回路を制御するステップとを含む。このような制御方法で変換装置を制御することにより、負荷電流のみならず入力電圧をも考慮して、より適切な制御方式でスイッチング回路を制御できる。これにより、スイッチング素子のターンオン損失を低減できるので、変換装置の効率を改善できる。

（９）本開示の第３の局面に係る車両は、蓄電装置と、蓄電装置から供給される電力を変換する、上記第１の局面に係る変換装置と、変換装置により変換された電力が供給される負荷とを含む。これにより、車両において、蓄電装置から供給された電力を変換装置によって効率よく変換して、負荷に供給できる。

［本開示の実施形態の詳細］
本開示の実施形態に係る変換装置、制御方法及び車両の具体例を、以下に図面を参照しつつ説明する。以下の実施の形態では、同一の部品には同一の参照番号を付してある。それらの機能及び名称も同一である。したがって、それらについての詳細な説明は繰返さない。

（第１の実施の形態）
［全体構成］
図１を参照して、本実施の形態に係る変換装置は、絶縁型の電力変換装置の一種である降圧型のＤＣ／ＤＣコンバータ５０である。ＤＣ／ＤＣコンバータ５０の入力端には、直流電源１０が接続され、出力端には負荷２０が接続される。ＤＣ／ＤＣコンバータ５０は、直流電源１０から供給される高圧の電力を低圧の電力に変換して負荷２０に供給する。

［回路構成］
本実施の形態に係るＤＣ／ＤＣコンバータ５０は、トランスＴＲ、インバータ回路１００、電圧センサ１１０、電流センサ１２０、平滑コンデンサＣ０、整流回路１３０、平滑回路１４０、及び制御部１５０を含む。

トランスＴＲは、一次側と二次側とを絶縁する、センタータップ式の変圧器である。このトランスＴＲは、一次側コイル６０、二次側コイル６２、及び、コア部材６４を含む。二次側コイル６２は、第１のコイル６２ａと、第１のコイル６２ａと直列に接続された第２のコイル６２ｂとを含む。

インバータ回路１００は、トランスＴＲの一次側に配置されている。このインバータ回路１００は、複数のスイッチング素子Ｑ１〜Ｑ４を含むスイッチング回路である。これらスイッチング素子Ｑ１〜Ｑ４は、フルブリッジ接続されることによってフルブリッジ回路を構成している。具体的には、スイッチング素子Ｑ１とスイッチング素子Ｑ２とが互いに直列接続されて第１のレグを構成している。同様に、スイッチング素子Ｑ３とスイッチング素子Ｑ４とが互いに直列接続されて第２のレグを構成している。第１のレグと第２のレグとは互いに並列接続されている。

第１のレグにおけるスイッチング素子Ｑ１及びＱ２の接点は、トランスＴＲの一次側コイル６０の一方端と接続されている。トランスＴＲの一次側コイル６０の他方端は、第２のレグにおけるスイッチング素子Ｑ３及びＱ４の接点と接続されている。

スイッチング素子Ｑ１〜Ｑ４は、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ-Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）から構成されている。なお、スイッチング素子Ｑ１〜Ｑ４は、ＭＯＳＦＥＴ以外の例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、又はＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等のパワー半導体デバイスであってもよい。各スイッチング素子Ｑ１〜Ｑ４は、制御部１５０に接続されており、制御部１５０からのゲート信号によりオン・オフ制御が可能とされている。各スイッチング素子Ｑ１〜Ｑ４のオン・オフ制御により、インバータ回路１００は、直流を交流に変換する。

電圧センサ１１０はＤＣ／ＤＣコンバータ５０の入力側に設けられている。この電圧センサ１１０は、ＤＣ／ＤＣコンバータ５０に入力される入力電圧Ｖ_ｉｎを検出し、その入力電圧信号を制御部１５０に提供する。電流センサ１２０もＤＣ／ＤＣコンバータ５０の入力側に設けられている。この電流センサ１２０は、一次側に流れる電流（一次側電流Ｉ）を検出し、その一次側電流信号を制御部１５０に提供する。一次側電流は、インバータ回路１００及びトランスＴＲ等を介して、二次側に伝達されて負荷２０に流れる。そのため、ＤＣ／ＤＣコンバータ５０は、電流センサ１２０で一次側電流を検出することで、負荷２０に流れる負荷電流を検出する。以下では、「一次側電流」を「負荷電流」と呼ぶことがある。平滑コンデンサＣ０は、ＤＣ／ＤＣコンバータ５０の入力側において、インバータ回路１００を構成する各レグと並列に接続されている。

整流回路１３０は、トランスＴＲを介して伝送されたインバータ回路１００からの出力を整流する回路である。整流回路１３０は、整流ダイオード１３２及び１３４を含む。整流ダイオード１３２のカソードは二次側コイル６２の一方端（第１のコイル６２ａの一方端）に接続されており、整流ダイオード１３４のカソードは二次側コイル６２の他方端（第２のコイル６２ｂの他方端）に接続されている。第１のコイル６２ａの他方端は第２のコイル６２ｂの一方端に接続されており、その接点は平滑回路１４０の一方の入力端に接続されている。整流ダイオード１３２のアノード及び整流ダイオード１３４のアノードは、いずれも、平滑回路１４０の他方の入力端に接続されている。

平滑回路１４０は、整流回路１３０からの整流出力に含まれる脈流分を除去して平滑化する回路である。この平滑回路１４０は、二次側コイル６２の接点（第１のコイル６２ａと第２のコイル６２ｂの接点）に直列に接続されるコイルＬと、出力側に接続された平滑用のコンデンサＣ１とを含む。

［制御部の構成］
制御部１５０は、インバータ回路１００に対してゲート信号を出力することにより、各スイッチング素子Ｑ１〜Ｑ４の動作をＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御する。

《ハードウェア構成》
図２を参照して、制御部１５０はマイクロコンピュータであって、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１５２、及びメモリ１５４を含む。メモリ１５４には、インバータ回路１００の各スイッチング素子Ｑ１〜Ｑ４の動作を制御するためのコンピュータプログラムが記憶されている。メモリ１５４はまた、後述するＦｌａｇを記憶するフラグ記憶領域（図示せず）を含む。このコンピュータプログラムをＣＰＵ１５２が実行することで、制御部１５０は、入力電圧と負荷電流とに基づいて、位相シフト方式及びハードスイッチング方式のいずれかの制御方式でインバータ回路１００の駆動を制御する処理を実行する。

《機能的構成》
図３を参照して、制御部１５０は、インバータ回路１００の制御を行うための機能部として、制御方式判定部１６０、及び、制御信号生成部１８０を含む。制御方式判定部１６０は、入力電圧と負荷電流とに基づいて、位相シフト方式及びハードスイッチング方式のうち、スイッチング素子Ｑ１〜Ｑ４のターンオン損失がより低減される制御方式を判定して設定する。制御信号生成部１８０は、設定された制御方式で各スイッチング素子Ｑ１〜Ｑ４を制御するための制御信号（ゲート信号）を生成してインバータ回路１００に出力する。

制御方式判定部１６０は、電圧センサ１１０から提供される入力電圧信号を受ける電圧入力部１６２と、電流センサ１２０から提供される一次側電流（負荷電流）信号を受ける負荷電流入力部１６４と、入力電圧に応じて電流しきい値を設定する電流しきい値設定部１６６と、負荷電流（負荷電流値）と電流しきい値とを比較する比較部１６８と、比較部１６８の比較結果に基づいて制御方式を選択して設定する制御方式選択部１７０とを含む。

電流しきい値設定部１６６は、入力電圧に応じた電流しきい値を設定する。入力電圧が変動すると、電流しきい値設定部１６６は、入力電圧の変動に合わせて動的（可変的）に電流しきい値を設定する。電流しきい値の詳細については後述する。

比較部１６８は、負荷電流と電流しきい値とを比較し、負荷電流が電流しきい値より大きいか否かを判定する。制御方式選択部１７０は、比較部１６８の比較結果（判定結果）に基づいて、インバータ回路１００を制御する制御方式として、位相シフト方式及びハードスイッチング方式のいずれかを選択する。具体的には、比較部１６８によって負荷電流が電流しきい値より大きいとの比較結果が得られた場合、制御方式選択部１７０は、制御方式として位相シフト方式を選択する。一方、比較部１６８によって負荷電流が電流しきい値以下であるとの比較結果が得られた場合、制御方式選択部１７０は制御方式としてハードスイッチング方式を選択する。

［制御方式］
図４〜図７を参照して、ＤＣ／ＤＣコンバータ５０を制御するための制御方式について説明する。本実施の形態では、上述のように、入力電圧及び負荷電流に応じて、位相シフト方式又はハードスイッチング方式でインバータ回路１００が制御される。

《位相シフト方式》
図４を参照して、位相シフト方式は、インバータ回路１００を構成するスイッチング素子Ｑ１〜Ｑ４のうち、対角のスイッチング素子Ｑ１及びＱ４（又はスイッチング素子Ｑ２及びＱ３）に与える駆動信号に所定の位相差を設ける制御方式である。位相シフト方式では、第１のレグ（スイッチング素子Ｑ１及びＱ２）のオン・オフ信号に対して第２のレグ（スイッチング素子Ｑ３及びＱ４）のオン・オフ信号をそれぞれ所定の位相シフト量だけずらすことで出力電圧の実効値を制御する。

基本的な位相シフト方式は、Ｍｏｄｅ１〜Ｍｏｄｅ４の４つの動作モードを繰返す。Ｍｏｄｅ１では、スイッチング素子Ｑ１及びスイッチング素子Ｑ４がオンしており、スイッチング素子Ｑ２及びスイッチング素子Ｑ３がオフしている。Ｍｏｄｅ２では、スイッチング素子Ｑ１及びスイッチング素子Ｑ３がオンしており、スイッチング素子Ｑ２及びスイッチング素子Ｑ４がオフしている。Ｍｏｄｅ３では、スイッチング素子Ｑ２及びスイッチング素子Ｑ３がオンしており、スイッチング素子Ｑ１及びスイッチング素子Ｑ４がオフしている。Ｍｏｄｅ４では、スイッチング素子Ｑ２及びスイッチング素子Ｑ４がオンしており、スイッチング素子Ｑ１及びスイッチング素子Ｑ３がオフしている。

各Ｍｏｄｅの間には、スイッチング素子Ｑ１〜Ｑ４のうちのいずれか１つのスイッチング素子のみがオンしているデッドタイムが配される。位相シフト方式では、このデッドタイム中にＬＣ共振によるソフトスイッチング（ＺＶＳ）動作を行うことが可能である。

図５を参照して、上述のように、Ｍｏｄｅ１では、第１のレグの一方のスイッチング素子Ｑ１と、スイッチング素子Ｑ１に対して対角に配置される、第２のレグの他方のスイッチング素子Ｑ４とがオンしている。これにより、Ｍｏｄｅ１では、一次側に、破線矢印で示すように電流が流れ、トランスＴＲに、白抜き矢印で示す正の電圧が印加される。トランスＴＲに正の電圧が印加されることにより、二次側に破線矢印で示す電流が流れる。

Ｍｏｄｅ２では、第２のレグの一方のスイッチング素子Ｑ３がオンしており、他方のスイッチング素子Ｑ４がオフしている。これにより、破線矢印で示すように、トランスＴＲの漏れインダクタンスのエネルギーによって電流が一次側を還流する。二次側には、破線矢印で示すように、リアクトルのエネルギーによる電流が流れる。

Ｍｏｄｅ３では、スイッチング素子Ｑ２と、スイッチング素子Ｑ２に対して対角に配置されるスイッチング素子Ｑ３とがオンしている。これにより、Ｍｏｄｅ３では、破線矢印で示すように一次側に電流が流れ、トランスＴＲに、白抜き矢印で示す負の電圧が印加される。トランスＴＲに負の電圧が印加されることにより、二次側に破線矢印で示す電流が流れる。

Ｍｏｄｅ４では、第２のレグの一方のスイッチング素子Ｑ３がオフしており、他方のスイッチング素子Ｑ４がオンしている。これにより、破線矢印で示すように、トランスＴＲの漏れインダクタンスのエネルギーによって電流が一次側を還流する。二次側には、破線矢印で示すように、リアクトルのエネルギーによる電流が流れる。

Ｍｏｄｅ１及びＭｏｄｅ３は、電力が一次側から二次側に伝達される伝達モードである。Ｍｏｄｅ２及びＭｏｄｅ４は、トランスＴＲの漏れインダクタンスのエネルギーで電流が一次側を還流する還流モードである。このように、位相シフト方式では、伝達モードと還流モードとを交互に繰返す。すなわち、位相シフト方式では、電流を還流させる還流モードを挟みながら、トランスＴＲに正負の電圧を印加する。

《ハードスイッチング方式》
ハードスイッチング方式は、インバータ回路１００を構成するスイッチング素子Ｑ１〜Ｑ４のうち、対角のスイッチング素子Ｑ１及びＱ４（又はスイッチング素子Ｑ２及びＱ３）に与える駆動信号に位相差を設けない制御方式である。

図６を参照して、ハードスイッチング方式もＭｏｄｅ１〜Ｍｏｄｅ４の４つの動作モードを繰返す。Ｍｏｄｅ１では、スイッチング素子Ｑ１及びスイッチング素子Ｑ４がオンしており、スイッチング素子Ｑ２及びスイッチング素子Ｑ３がオフしている。Ｍｏｄｅ２では、スイッチング素子Ｑ１〜Ｑ４の全てがオフしている。Ｍｏｄｅ３では、スイッチング素子Ｑ２及びスイッチング素子Ｑ３がオンしており、スイッチング素子Ｑ１及びスイッチング素子Ｑ４がオフしている。Ｍｏｄｅ４では、Ｍｏｄｅ２と同様、スイッチング素子Ｑ１〜Ｑ４の全てがオフしている。

図７を参照して、上述のように、Ｍｏｄｅ１では、スイッチング素子Ｑ１とスイッチング素子Ｑ４とがオンしている。Ｍｏｄｅ１では、破線矢印で示すように、一次側に電流が流れ、トランスＴＲに、白抜き矢印で示す正の電圧が印加される。トランスＴＲに正の電圧が印加されることにより、二次側に破線矢印で示す電流が流れる。すなわち、位相シフト方式と同様、一次側から二次側に電力が伝達される。

Ｍｏｄｅ２では、スイッチング素子Ｑ１〜Ｑ４の全てがオフしており、一次側に電流は流れない。二次側には、破線矢印で示すように、リアクトルのエネルギーによる電流が流れる。

Ｍｏｄｅ３では、スイッチング素子Ｑ１とスイッチング素子Ｑ４とがオンしている。Ｍｏｄｅ３では、破線矢印で示すように、一次側に電流が流れ、白抜き矢印で示すように、トランスＴＲに負の電圧が印加される。トランスＴＲに負の電圧が印加されることにより、二次側に破線矢印で示す電流が流れる。

Ｍｏｄｅ４では、スイッチング素子Ｑ１〜Ｑ４の全てがオフしており、Ｍｏｄｅ２と同様、一次側に電流は流れない。二次側には、破線矢印で示すように、リアクトルのエネルギーによる電流が流れる。

ハードスイッチング方式では、位相シフト方式とは異なり、ソフトスイッチング（ＺＶＳ）動作が成立しない。

［制御方式によるターンオン電圧の違い］
位相シフト方式におけるターンオン時の素子電圧Ｖ_ＦＥＴ（Ｖ_{ＦＥＴ＿ｍｉｎ}）は、入力電圧Ｖ_ｉｎ、一次側電流Ｉ、トランスの漏れインダクタンスＬｓ、回路の容量成分(素子の寄生容量又はスナバコンデンサ容量)Ｃを用いて以下の式（１）のように表される。なお、ソフトスイッチング時に素子に印加される電圧にはＬＣ共振が発生する。ＬＣ共振が発生したときの最も電圧が低い状態をＶ_{ＦＥＴ＿ｍｉｎ}と定義する。

式（１）より明らかなように、一次側電流Ｉが大きいほどターンオン時の素子電圧Ｖ_ＦＥＴは小さくなる。一方、軽負荷等の一次側電流Ｉが小さい場合は、ターンオン時の素子電圧Ｖ_ＦＥＴは大きくなる。したがって、一次側電流（負荷電流）Ｉが小さい軽負荷ほどスイッチング素子のターンオン損失は大きくなる傾向にある。

ハードスイッチング方式では、各スイッチング素子のターンオン直前は、全てのスイッチング素子がオフ状態となっている。図７を参照して、例えば、スイッチング素子Ｑ１のターンオンを考える。この場合、Ｍｏｄｅ４からＭｏｄｅ１への移行となる。Ｍｏｄｅ４では、スイッチング素子Ｑ１〜Ｑ４の全てがオフしている。そのため、各レグには、入力電圧Ｖ_ｉｎが印加される。各レグには２つのスイッチング素子が直列接続されているため、入力電圧Ｖ_ｉｎが２つのスイッチング素子で分圧されて、各スイッチング素子には理論的には１／２Ｖ_ｉｎの電圧が印加される。すなわち、ターンオン直前のスイッチング素子Ｑ１の素子電圧は理論的には１／２Ｖ_ｉｎとなる。ただし、実際にはＬＣ共振の影響を受けるため、素子電圧は１／２Ｖ_ｉｎ又は１／２Ｖ_ｉｎ近傍を中心に変動する。

位相シフト方式では、一次側に流れる電流を利用して素子電圧を軽減することで、ターンオン時のソフトスイッチングを実現する。しかし、軽負荷では一次側の電流が小さいために、十分なソフトスイッチング効果を得ることができないことがある。この場合、入力電圧Ｖ_ｉｎの半分(１/２Ｖ_ｉｎ)以上の状態でターンオンするケースも発生する。一方、ハードスイッチング方式では、ターンオン時の素子電圧を１/２Ｖ_ｉｎにまで抑制可能である。したがって、負荷電流がある一定以下の領域では、位相シフト方式よりも、ハードスイッチング方式の方がターンオン損失を低減可能である。

これらについて、シミュレーションによる確認を行った。その結果を図８〜図１１に示す。図８及び図１０は、位相シフト方式におけるスイッチング素子の素子電圧の波形を示す図であり、図９及び図１１は、ハードスイッチング方式におけるスイッチング素子の素子電圧の波形を示す図である。図８及び図９は、一例として、入力電圧４００Ｖ、一次側電流８Ａの場合における素子電圧の波形を示しており、図９及び図１１は、一例として、入力電圧４００Ｖ、一次側電流３Ａの場合における素子電圧の波形を示している。なお、図８〜図１１の波形は、インバータ回路１００を構成するスイッチング素子を代表して、スイッチング素子Ｑ１の素子電圧波形とした。

図８及び図９を参照して、位相シフト方式ではターンオン時の素子電圧Ｖ_ＦＥＴは約０Ｖであった。これに対し、ハードスイッチング方式ではターンオン時の素子電圧Ｖ_ＦＥＴは約１８０Ｖ(入力電圧Ｖ_ｉｎの約半分)であった。このことから、一次側電流（負荷電流）Ｉが比較的大きい８Ａの場合、ハードスイッチング方式よりも位相シフト方式の方がターンオン損失を低減可能であることが確認できた。

図１０及び図１１を参照して、一次側電流（負荷電流）Ｉが３Ａの場合、位相シフト方式ではターンオン時の素子電圧Ｖ_ＦＥＴは約２７０Ｖとなった。これに対し、ハードスイッチング方式ではターンオン時の素子電圧Ｖ_ＦＥＴは約２００Ｖ(入力電圧Ｖ_ｉｎの約半分)であった。位相シフト方式におけるターンオン時の素子電圧Ｖ_ＦＥＴは、ハードスイッチング方式に比べて、約７０Ｖ高い結果となった。このことから、一次側電流（負荷電流）Ｉが３Ａの場合は、すなわち、軽負荷の場合は、位相シフト方式よりもハードスイッチング方式の方がターンオン時の素子電圧Ｖ_ＦＥＴが低くなり、ターンオン損失を低減可能であることが確認できた。

［入力電圧の変動による影響］
入力電圧Ｖ_ｉｎは常に一定ではなく変動することがある。特に、ＤＣ／ＤＣコンバータを車載用途に用いた場合、入力電圧Ｖ_ｉｎは一定ではなく、例えば２００Ｖ〜４００Ｖ等の範囲で大きく変動する。位相シフト方式の制御において、入力電圧Ｖ_ｉｎが大きい場合、一次側電流がある程度大きくなければターンオン時の素子電圧Ｖ_ＦＥＴは１/２Ｖ_ｉｎより小さくならない（Ｖ_ＦＥＴ<１/２Ｖ_ｉｎとはならない）。すなわち、入力電圧Ｖ_ｉｎが変動すると、Ｖ_ＦＥＴ<１/２Ｖ_ｉｎとなるために必要な負荷電流（一次側電流）Ｉも変動する。

図１２に、１次側電流Ｉ及び入力電圧Ｖ_ｉｎを変動させた場合の素子電圧Ｖ_ＦＥＴの変化の一例を示す。図１２の縦軸はスイッチング素子のターンオン時の素子電圧Ｖ_ＦＥＴ（Ｖ）であり、横軸は一次側電流Ｉ（Ａ）である。図１２に示すＶ_ＦＥＴの値は上記式（１）を用いて算出した。そのため、トランスの漏れインダクタンスＬｓ、及び回路の容量成分Ｃの値が変わればＶ_ＦＥＴの値も変わり得る。図１２では、Ｌｓ＝３．５μＨ、Ｃ＝１ｎＦとしたときの結果を示している。

図１２を参照して、入力電圧Ｖ_ｉｎが２００Ｖの場合、一次側電流Ｉが２.２Ａの時に位相シフト方式を用いるとＶ_ＦＥＴが１０２Ｖとなる。このときのＶ_ＦＥＴの値は、ほぼ１/２Ｖ_ｉｎとなる。そのため、一次側電流Ｉが２.２Ａ以下のときにＶ_ＦＥＴ>１/２Ｖ_ｉｎとなる。したがって、入力電圧Ｖ_ｉｎが２００Ｖの場合、一次側電流Ｉが２.２Ａ以下では、位相シフト方式よりもハードスイッチング方式の方がターンオン時の素子電圧Ｖ_ＦＥＴが低くなる。換言すると、一次側電流Ｉが２.２Ａより大きい場合、Ｖ_ＦＥＴ<１/２Ｖ_ｉｎとなり位相シフト方式の方がターンオン時の素子電圧Ｖ_ＦＥＴが低くなる。

一方、入力電圧Ｖ_ｉｎが４００Ｖの場合、一次側電流Ｉが４.４Ａの時に位相シフト方式を用いるとＶ_ＦＥＴが２０３Ｖとなる。このときのＶ_ＦＥＴの値は、ほぼ１/２Ｖ_ｉｎとなる。そのため、一次側電流Ｉが４.４Ａ以下でＶ_ＦＥＴ>１/２Ｖ_ｉｎとなる。したがって、入力電圧Ｖ_ｉｎが４００Ｖの場合、一次側電流Ｉが４．４Ａ以下では、位相シフト方式よりもハードスイッチング方式の方がターンオン時の素子電圧Ｖ_ＦＥＴが低くなる。換言すると、一次側電流Ｉが４．４Ａより大きい場合、Ｖ_ＦＥＴ<１/２Ｖ_ｉｎとなり位相シフト方式の方がターンオン時の素子電圧Ｖ_ＦＥＴが低くなる。

このように、入力電圧Ｖ_ｉｎが変動すると、ハードスイッチング方式の方がターンオン時の素子電圧Ｖ_ＦＥＴが低くなる境界となる一次側電流（負荷電流）Ｉの値も変わり得る。この境界となる一次側電流Ｉを電流しきい値Ｉ_ｔｈと呼ぶ。

本実施の形態に係るＤＣ／ＤＣコンバータ５０は、入力電圧Ｖ_ｉｎが変動した場合でもターンオン損失を効果的に低減するために、入力電圧Ｖ_ｉｎと負荷電流Ｉとに応じて、位相シフト方式による制御とハードスイッチング方式による制御とを相互に切替えるよう構成されている。具体的には、入力電圧Ｖ_ｉｎの変動に応じて、当該入力電圧Ｖ_ｉｎに応じた電流しきい値Ｉ_ｔｈが可変的に設定される。設定された電流しきい値Ｉ_ｔｈと負荷電流Ｉとが比較され、Ｖ_ＦＥＴ<１/２Ｖ_ｉｎとなるか否かに基づいて、位相シフト方式による制御を行うか否かが決定される。

入力電圧Ｖ_ｉｎに応じた電流しきい値Ｉ_ｔｈは、演算により算出される。具体的には、各入力電圧Ｖ_ｉｎにおいて、Ｖ_ＦＥＴ＝１/２Ｖ_ｉｎとなる一次側電流Ｉの値を求める。算出した各一次側電流Ｉは各入力電圧Ｖ_ｉｎにおける電流しきい値Ｉ_ｔｈとなる。したがって、これらの値を近似することで、電流しきい値Ｉ_ｔｈを求めるための演算式が得られる。例えば、各入力電圧Ｖ_ｉｎにおける電流しきい値Ｉ_ｔｈを、図１２の二点鎖線Ｒで示すように、以下の式（２）を用いて線形近似できる。

式（２）において、Ａは４６であり、Ｂは０．６である。したがって、この場合の演算式として、以下の式（３）が得られる。

式（３）を用いることにより、入力電圧Ｖ_ｉｎに応じた電流しきい値Ｉ_ｔｈが算出される。なお、式（２）及び式（３）は、主回路のＬ、Ｃの定数が特定の数値のとき（Ｌｓ＝３．５μＨ、Ｃ＝１ｎＦ）に成立する。そのため、主回路のＬ、Ｃの定数が変わると、式（３）で示した演算式も変わり得る。

［ソフトウェア構成］
図１３を参照して、ターンオン損失の低減効果がより高い制御方式を設定するために、制御部１５０で実行されるコンピュータプログラムの制御構造について説明する。このプログラムは、制御部１５０に電源が投入されたことに応じて開始する。

このプログラムは、Ｆｌａｇを初期化（Ｆｌａｇに０を設定）するステップＳ１０００と、ステップＳ１０００の後に実行され、電圧センサ１１０及び電流センサ１２０からそれぞれ提供される入力電圧Ｖ_ｉｎ及び負荷電流（一次側電流）Ｉを入力するステップＳ１０１０と、ステップＳ１０１０の後に実行され、入力電圧Ｖ_ｉｎに基づいて電流しきい値Ｉ_ｔｈを設定するステップＳ１０２０と、ステップＳ１０２０の後に実行され、負荷電流Ｉが電流しきい値Ｉ_ｔｈより大きいか否かを判定し、判定結果に応じて制御の流れを分岐させるステップＳ１０３０と、ステップＳ１０３０において、負荷電流Ｉが電流しきい値Ｉ_ｔｈより大きいと判定されたことに応答して、インバータ回路１００を制御する制御方式として位相シフト方式を選択し、Ｆｌａｇに０を設定するステップＳ１０４０と、ステップＳ１０３０において、負荷電流Ｉが電流しきい値Ｉ_ｔｈ以下であると判定されたことに応答して、インバータ回路１００を制御する制御方式としてハードスイッチング方式を選択し、Ｆｌａｇに１を設定するステップＳ１０５０とを含む。ステップＳ１０４０又はステップＳ１０５０の処理が終了すると、制御はステップＳ１０１０に戻る。なお、ステップＳ１０００の初期化処理において、Ｆｌａｇに設定する値は１であってもよい。

図１４を参照して、インバータ回路１００を駆動制御するために、制御部１５０で実行されるコンピュータプログラムの制御構造について説明する。このプログラムは、制御部１５０に電源が投入されたことに応じて開始し、図１３に示されるプログラムによる処理と並行して実行される。

このプログラムは、Ｆｌａｇに設定されている値に応じて制御の流れを分岐させるステップＳ２０００と、ステップＳ２０００において、Ｆｌａｇの値が０であると判定された場合に実行され、所定の期間、位相シフト方式でインバータ回路１００の各スイッチング素子Ｑ１〜Ｑ４を制御するステップＳ２１００と、ステップＳ２０００において、Ｆｌａｇの値が１であると判定された場合に実行され、所定の期間、ハードスイッチング方式でインバータ回路１００の各スイッチング素子Ｑ１〜Ｑ４を制御するステップＳ２２００とを含む。ステップＳ２１００又はステップＳ２２００の処理が終了すると、制御はステップＳ２０００に戻る。

［動作］
本実施の形態に係るＤＣ／ＤＣコンバータ５０は以下のように動作する。

制御部１５０は、起動時にＦｌａｇに０を設定してＦｌａｇを初期化する（図１３のステップＳ１０００）。制御方式の初期設定として位相シフト方式が設定される。制御部１５０は、インバータ回路１００を位相シフト方式で制御する（図１４のステップＳ２１００）。電圧センサ１１０及び電流センサ１２０は、それぞれ、入力電圧Ｖ_ｉｎ及び負荷電流Ｉを検出し制御部１５０に提供する。制御部１５０は、電圧センサ１１０及び電流センサ１２０から提供される入力電圧Ｖ_ｉｎ及び負荷電流Ｉを入力する（図１３のステップＳ１０１０）。制御部１５０は、上記した式（３）に入力電圧Ｖ_ｉｎを代入することにより、電流しきい値Ｉ_ｔｈを算出して設定する（ステップＳ１０２０）。

続いて制御部１５０は、負荷電流Ｉと電流しきい値Ｉ_ｔｈとを比較する。負荷電流Ｉが電流しきい値Ｉ_ｔｈより大きい場合（図１３のステップＳ１０３０においてＹＥＳ）、制御部１５０はＦｌａｇの値を０に設定する。一方、負荷電流Ｉが電流しきい値Ｉ_ｔｈ以下の場合（図１３のステップＳ１０３０においてＮＯ）、制御部１５０はＦｌａｇの値を１に設定する。

制御部１５０は、所定の期間毎にＦｌａｇの値を参照し（図１４のステップＳ２０００）、Ｆｌａｇの値に応じて制御方式を切替えてインバータ回路１００を制御する。具体的には、Ｆｌａｇが０の場合、制御部１５０は、位相シフト方式でインバータ回路１００を駆動制御する（ステップＳ２１００）。一方、Ｆｌａｇが１の場合、制御部１５０は、ハードスイッチング方式でインバータ回路１００を駆動制御する（ステップＳ２２００）。Ｆｌａｇの値が同じ場合、同じ制御方式の制御を継続する。

なお、Ｆｌａｇの初期化は、Ｆｌａｇに１を設定することにより行ってもよい。すなわち、デフォルトの制御方式はハードスイッチング方式であってもよい。

［本実施の形態の効果］
以上の説明から明らかなように、本実施の形態に係るＤＣ／ＤＣコンバータ５０は以下に述べる効果を奏する。

インバータ回路１００は制御部１５０によって制御される。制御部１５０は、位相シフト方式及びハードスイッチング方式のいずれの制御方式でインバータ回路１００を制御するのかを、インバータ回路１００に入力される入力電圧Ｖ_ｉｎと、負荷電流（一次側電流）Ｉとに基づいて決定する。そのため、負荷電流のみならず入力電圧をも考慮して、より適切な制御方式でインバータ回路１００を制御できるので、スイッチング素子Ｑ１〜Ｑ４のターンオン損失を低減できる。これにより、ＤＣ／ＤＣコンバータの効率を改善できる。

制御部１５０は、インバータ回路１００に入力された入力電圧に応じて、電流しきい値を可変的に設定し、設定された電流しきい値と負荷電流の値とを比較する。制御部１５０は、比較結果に応じて、位相シフト方式及びハードスイッチング方式のいずれかの制御方式を選択し、選択した制御方式にてインバータ回路１００の駆動を制御する。これにより、入力電圧が変動した場合でも、その入力電圧に応じたより適切な制御方式でスイッチング回路を制御できる。スイッチング素子Ｑ１〜Ｑ４のターンオン損失を効果的に低減できるので、ＤＣ／ＤＣコンバータの効率を容易に改善できる。

制御部１５０は、位相シフト方式におけるスイッチング素子のターンオン時の素子電圧Ｖ_ＦＥＴと、負荷電流Ｉとの関係に基づいて、入力電圧Ｖ_ｉｎに応じた電流しきい値Ｉ_ｔｈを設定する。その際、制御部１５０は、スイッチング素子のターンオン時の素子電圧Ｖ_ＦＥＴが入力電圧Ｖ_ｉｎの１／２となるときの負荷電流に基づいて、電流しきい値Ｉ_ｔｈを設定する。これにより、入力電圧に応じた電流しきい値をさらに容易に設定できる。

（第１の実施の形態の変形例）
上記第１の実施の形態では、式（３）を用いた演算により、入力電圧Ｖ_ｉｎに応じた電流しきい値Ｉ_ｔｈを設定した。しかし、本開示はそのような実施の形態には限定されない。

本変形例では、演算式の代わりにテーブルを用いて、入力電圧Ｖ_ｉｎに応じた電流しきい値Ｉ_ｔｈを設定する。具体的には、入力電圧Ｖ_ｉｎと、その入力電圧Ｖ_ｉｎに応じた電流しきい値Ｉ_ｔｈとが対応付けられたテーブル（図示せず）がメモリに記憶されている。制御部は、電圧センサ１１０からの入力電圧Ｖ_ｉｎが入力されると、テーブルを参照して、入力電圧Ｖ_ｉｎに応じた電流しきい値Ｉ_ｔｈを抽出し設定する。

このような構成によっても、入力電圧に応じた電流しきい値を容易に設定できる。

（第２の実施の形態）
本実施の形態に係るＤＣ／ＤＣコンバータは、ターンオン損失がより低減される制御方式を、テーブルを参照して設定する点において、第１の実施の形態とは異なる。その他の構成は、第１の実施の形態と同様である。

本実施の形態では、制御部のメモリに、図１５に示されるテーブルが記憶されている。図１５を参照して、このテーブル２００は、縦軸を負荷電流、横軸を入力電圧としたマトリクス形状である。このテーブル２００には、各入力電圧における各負荷電流のときの制御方式がＦｌａｇの値で記憶されている。なお、テーブル２００は、縦軸が入力電圧、横軸が負荷電流であってもよい。

第１の実施の形態と同様、テーブル２００において、Ｆｌａｇの値が０の場合は位相シフト方式を示し、Ｆｌａｇの値が１の場合はハードスイッチング方式を示す。例えば、入力電圧が２２０Ｖで負荷電流が１．４Ａの場合、制御方式として、ハードスイッチング方式が選択され、Ｆｌａｇに１が設定される。また例えば、入力電圧が４００Ｖで負荷電流が８Ａの場合、制御方式として、位相シフト方式が選択され、Ｆｌａｇに０が設定される。

テーブル２００のＦｌａｇの値は、第１の実施の形態で示した方法と同様にして、入力電圧と負荷電流との組合せ毎にターンオン損失がより低減される制御方式を予め判定することで予め設定される。

［ソフトウェア構成］
本実施の形態に係るＤＣ／ＤＣコンバータでは、図１３に示されるプログラムに代えて、図１６に示されるプログラムが実行される。図１６のプログラムは、図１３のプログラムにおけるステップＳ１０２０〜ステップＳ１０５０に代えて、ステップＳ１１００を含む。図１３のステップＳ１０００及びステップＳ１０１０における処理は、図１６に示される各ステップにおける処理と同じである。以下、異なる部分について説明する。

図１６を参照して、このプログラムは、ステップＳ１０１０の後に実行され、テーブル２００を参照して、入力電圧Ｖ_ｉｎ及び負荷電流Ｉに基づいて、Ｆｌａｇの値を設定し、制御をステップＳ１０１０に戻すＳ１１００を含む。

［動作］
本実施の形態に係るＤＣ／ＤＣコンバータは以下のように動作する。なお、Ｆｌａｇの値を設定する動作を除いた動作は、上記第１の実施の形態と同様である。したがって、同様の動作についての詳細な説明は繰返さない。

制御部は、電圧センサ１１０及び電流センサ１２０から提供される入力電圧Ｖ_ｉｎ及び負荷電流Ｉを入力する（図１６のステップＳ１０１０）。制御部は、テーブル２００を参照して、入力電圧Ｖ_ｉｎ及び負荷電流Ｉに基づいてＦｌａｇの値を設定する（図１６のステップＳ１１００）。制御部は、所定の期間毎にＦｌａｇの値を参照し（図１４のステップＳ２０００）、Ｆｌａｇの値に応じて制御方式を切替えてインバータ回路を制御する（ステップＳ２１００又はステップＳ２２００）。

［本実施の形態の効果］
本実施の形態に係るＤＣ／ＤＣコンバータは以下に述べる効果を奏する。

制御部は、位相シフト方式及びハードスイッチング方式のいずれの制御方式でインバータ回路を制御するのかを、テーブル２００を参照して、入力電圧Ｖ_ｉｎと負荷電流（一次側電流）Ｉとに基づいて決定する。そのため、負荷電流のみならず入力電圧をも考慮して、より適切な制御方式でインバータ回路を制御できる。したがって、第１の実施の形態と同様、ＤＣ／ＤＣコンバータの効率を改善できる。

（第３の実施の形態）
本実施の形態では、第１の実施の形態に係るＤＣ／ＤＣコンバータ５０を車両に搭載する例について説明する。

図１７を参照して、本実施の形態に係る車両３００は、電気自動車（ＥＶ）、ハイブリッド電気自動車（ＨＥＶ）、又はプラグインハイブリッド電気自動車（ＰＨＥＶ）である。車両３００は、主機モータ３１０、インバータ３２０、高圧バッテリ３３０、低圧バッテリ３４０、ＤＣ／ＤＣコンバータ５０、及び補機３５０を含む。

主機モータ３１０は、走行用のモータであり、インバータ３２０から出力される交流電力により駆動される。インバータ３２０は、高圧バッテリ３３０の直流電力を交流電力に変換して主機モータ３１０に供給する。補機３５０は、低圧バッテリ３４０の直流電力により動作する電子機器であり、例えば、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）、ヘッドライト、室内灯等の低圧負荷を含む。

高圧バッテリ３３０は、例えば、リチウムイオンバッテリ等を複数接続して構成される高圧（例えば３００Ｖ）の蓄電装置である。低圧バッテリ３４０は、例えば、鉛電池等の低圧（例えば１２Ｖ）の蓄電装置である。

本実施の形態では、車両３００が、上記第１の実施の形態で示したＤＣ／ＤＣコンバータ５０を搭載することにより、高圧バッテリ３３０から供給された電力をＤＣ／ＤＣコンバータ５０によって効率よく変換して、低圧バッテリ３４０又は補機３５０に供給できる。低圧バッテリ３４０は、ＤＣ／ＤＣコンバータ５０からの電力によって充電される。低圧バッテリ３４０はまた、充電した電力を放電することにより、補機３５０に電力を供給する。このように、ＤＣ／ＤＣコンバータ５０は、補機３５０に対して、直接的に又は低圧バッテリ３４０を介して間接的に電力を供給する。

なお、上記第１の実施の形態に係るＤＣ／ＤＣコンバータ５０に代えて、第１の実施の形態の変形例に係るＤＣ／ＤＣコンバータ、又は、第２の実施の形態に係るＤＣ／ＤＣコンバータを車両３００に搭載するようにしてもよい。

（変形例）
上記実施の形態では、変換装置の一例である降圧型のＤＣ／ＤＣコンバータに本開示を適用した例について示したが、本開示はそのような実施の形態には限定されない。変換装置は、昇圧型のＤＣ／ＤＣコンバータであってもよいし、昇降圧型のＤＣ／ＤＣコンバータであってもよい。

上記実施の形態において、制御部は、アナログＩＣ、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の制御用ＩＣであってもよい。制御部はさらに、その一部又は全部がハードウェア回路によって構成されてもよい。また、負荷電流の検出は、トランスの一次側に流れる電流を検出することで行ってもよいし、トランスの二次側に流れる電流を検出することで行ってもよい。すなわち、負荷電流の検出位置は、図１に示した位置に限定されない。

上記実施の形態では、インバータ回路がトランスの一次側に接続されたＤＣ／ＤＣコンバータの例について示したが、本開示はそのような実施の形態には限定されない。例えば、トランスの二次側にインバータ回路（フルブリッジ回路）が接続される構成であってもよい。さらに、例えばＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）方式の絶縁型双方向ＤＣ／ＤＣコンバータのように、トランスの一次側と二次側の両方にインバータ回路（フルブリッジ回路）が接続される構成であってもよい。

上記実施の形態では、負荷電流が電流しきい値より大きいときにＤＣ／ＤＣコンバータ（インバータ回路）を位相シフト方式で制御し、負荷電流が電流しきい値以下のときにＤＣ／ＤＣコンバータをハードスイッチング方式で制御する例について示したが、本開示はそのような実施の形態には限定されない。負荷電流が電流しきい値以上のときにＤＣ／ＤＣコンバータを位相シフト方式で制御し、負荷電流が電流しきい値未満のときにＤＣ／ＤＣコンバータをハードスイッチング方式で制御するようにしてもよい。

上記実施の形態では、スイッチング素子のターンオン時の素子電圧Ｖ_ＦＥＴが入力電圧Ｖ_ｉｎの１／２となるときの負荷電流Ｉに基づいて、電流しきい値Ｉ_ｔｈを設定する例について示したが、本開示はそのような実施の形態には限定されない。例えば、ターンオン時の素子電圧Ｖ_ＦＥＴが入力電圧Ｖ_ｉｎの１／２近傍となるときの負荷電流Ｉに基づいて、電流しきい値Ｉ_ｔｈを設定してもよい。さらに例えば、ターンオン時の素子電圧Ｖ_ＦＥＴが１／２Ｖ_ｉｎ以外の値となるときの負荷電流Ｉに基づいて、電流しきい値Ｉ_ｔｈを設定するようにしてもよい。

上記実施の形態では、２つの整流ダイオードを含む整流回路を含むＤＣ／ＤＣコンバータの例について示したが、本開示はそのような実施の形態には限定されない。例えば、整流ダイオードに代えて、ＦＥＴ、ＩＧＢＴ又はＨＥＭＴのようなスイッチング素子を含む整流回路を設けるようにしてもよい。また、ＤＣ／ＤＣコンバータの回路構成は適宜変更してもよい。

上記実施の形態では、Ｍｏｄｅ１〜Ｍｏｄｅ４の４つの動作モードを繰返す基本的な位相シフト方式の例について示したが、本開示はそのような実施の形態には限定されない。ＤＣ／ＤＣコンバータを位相シフト方式で駆動する場合、上記実施の形態で示した位相シフト方式とは異なる位相シフト方式で駆動するようにしてもよい。

上記実施の形態では、二次側に２つのコイルを持つ、合計３つのコイルからなるトランスを用いた例について示したが、本開示はそのような実施の形態には限定されない。トランスのコイルの数は、２つであってもよいし、３つより多くてもよい。また、補助コイルを設ける構成としてもよい。

上記実施の形態では、整流回路をプッシュプル回路とする例について示したが、本開示はそのような実施の形態には限定されない。整流回路はプッシュプル回路以外の回路構成であってもよい。

なお、上記で開示された技術を適宜組合せて得られる実施形態についても、本開示の技術的範囲に含まれる。

今回開示された実施の形態は単に例示であって、本開示が上記した実施の形態のみに限定されるわけではない。本開示の範囲は、発明の詳細な説明の記載を参酌した上で、特許請求の範囲の各請求項によって示され、そこに記載された文言と均等の意味及び範囲内での全ての変更を含む。

１０ 直流電源
２０ 負荷
５０ ＤＣ／ＤＣコンバータ
６０ 一次側コイル
６２ 二次側コイル
６４ コア部材
１００ インバータ回路
１１０ 電圧センサ
１２０ 電流センサ
１３０ 整流回路
１３２、１３４ 整流ダイオード
１４０ 平滑回路
１５０ 制御部
１５２ ＣＰＵ
１５４ メモリ
１６０ 制御方式判定部
１６２ 電圧入力部
１６４ 負荷電流入力部
１６６ 電流しきい値設定部
１６８ 比較部
１７０ 制御方式選択部
１８０ 制御信号生成部
２００ テーブル
３００ 車両
３１０ 主機モータ
３２０ インバータ
３３０ 高圧バッテリ
３４０ 低圧バッテリ
３５０ 補機
Ｃ０ 平滑コンデンサ
Ｃ１ コンデンサ
Ｌ コイル
Ｑ１、Ｑ２、Ｑ３、Ｑ４ スイッチング素子
ＴＲ トランス
Ｖ_ＦＥＴ ターンオン時の素子電圧
Ｖ_ｉｎ 入力電圧
Ｉ 一次側電流、負荷電流
Ｉ_ｔｈ 電流しきい値

Claims (9)

1. 電力を変換して負荷に供給する絶縁型の変換装置であって、
   フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路と、
   前記スイッチング回路を制御する制御部とを含み、
   前記制御部は、前記スイッチング回路に入力される入力電圧と、電力の変換時に前記スイッチング回路を介して前記負荷に流れる負荷電流とに基づいて、位相シフト方式及びハードスイッチング方式のいずれかの制御方式で前記スイッチング回路を制御する、変換装置。
2. 前記制御部は、
   前記スイッチング回路に入力された前記入力電圧に応じて、電流しきい値を可変的に設定する設定部と、
   前記設定部により設定された前記電流しきい値と前記負荷電流の値とを比較する比較部と、
   前記比較部の比較結果に応じて、前記位相シフト方式及び前記ハードスイッチング方式のいずれかの制御方式を選択する選択部と、
   前記選択部により選択された制御方式にて前記スイッチング回路の駆動を制御する駆動制御部とを含む、請求項１に記載の変換装置。
3. 前記設定部は、
   前記入力電圧が第１の電圧であることに応答して、前記電流しきい値を第１の電流しきい値に設定し、
   前記入力電圧が前記第１の電圧より小さい第２の電圧であることに応答して、前記電流しきい値を前記第１の電流しきい値より小さい第２の電流しきい値に設定する、請求項２に記載の変換装置。
4. 前記選択部は、
   前記比較部によって、前記負荷電流が前記電流しきい値より大きいとの比較結果が得られたことに応答して、前記制御方式として前記位相シフト方式を選択し、
   前記比較部によって、前記負荷電流が前記電流しきい値以下であるとの比較結果が得られたことに応答して、前記制御方式として前記ハードスイッチング方式を選択する、請求項２又は請求項３に記載の変換装置。
5. 前記設定部は、前記位相シフト方式における前記スイッチング素子のターンオン時の素子電圧と、前記負荷電流との関係に基づいて、前記入力電圧に応じた前記電流しきい値を設定する、請求項２から請求項４のいずれか１項に記載の変換装置。
6. 前記設定部は、前記スイッチング素子のターンオン時の素子電圧が前記入力電圧の１／２となるときの前記負荷電流に基づいて、前記電流しきい値を設定する、請求項５に記載の変換装置。
7. 一次側に前記スイッチング回路が接続された変圧器と、
   前記変圧器の二次側に接続された整流回路とをさらに含む、請求項１から請求項６のいずれか１項に記載の変換装置。
8. 負荷に対して電力を供給する絶縁型の変換装置において実行され、フルブリッジ接続された複数のスイッチング素子を含むスイッチング回路を制御する制御方法であって、
   前記スイッチング回路に入力される入力電圧、及び、電力の変換時に前記スイッチング回路を介して前記負荷に流れる負荷電流を検出するステップと、
   前記スイッチング回路に入力される前記入力電圧と、前記負荷に流れる前記負荷電流とに基づいて、位相シフト方式及びハードスイッチング方式のいずれかの制御方式で前記スイッチング回路を制御するステップとを含む、制御方法。
9. 蓄電装置と、
   前記蓄電装置から供給される電力を変換する、請求項１から請求項７のいずれか１項に記載の変換装置と、
   前記変換装置により変換された電力が供給される負荷とを含む、車両。

Images