JP2021019004A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2021019004A JP2021019004A JP2019131805A JP2019131805A JP2021019004A JP 2021019004 A JP2021019004 A JP 2021019004A JP 2019131805 A JP2019131805 A JP 2019131805A JP 2019131805 A JP2019131805 A JP 2019131805A JP 2021019004 A JP2021019004 A JP 2021019004A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- ion implantation
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000005468 ion implantation Methods 0.000 claims abstract description 49
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000001301 oxygen Substances 0.000 claims abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 54
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 39
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 5
- 238000010586 diagram Methods 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device.
半導体装置を製造する工程には、SiやSiC等の半導体基板の所定の領域に、表面よりイオン注入を行うイオン注入工程がある。イオン注入工程では、例えば、半導体基板の表面に酸化シリコン膜等を成膜し、マスクが形成される領域にレジストパターンを形成し、レジストパターンの形成されていない領域の酸化シリコン膜等を除去し開口部を形成し、イオン注入マスクを形成する。この後、形成されたイオン注入マスクを用いて開口部において露出している半導体基板の表面に、不純物元素のイオンをイオン注入する。 The process of manufacturing a semiconductor device includes an ion implantation step of implanting ions from the surface into a predetermined region of a semiconductor substrate such as Si or SiC. In the ion implantation step, for example, a silicon oxide film or the like is formed on the surface of the semiconductor substrate, a resist pattern is formed in the region where the mask is formed, and the silicon oxide film or the like in the region where the resist pattern is not formed is removed. An opening is formed to form an ion implantation mask. After that, ions of the impurity element are ion-implanted on the surface of the semiconductor substrate exposed at the opening using the formed ion implantation mask.
しかしながら、イオン注入マスクは、イオン注入される領域の酸化シリコン膜等を除去することにより形成されるが、この際、半導体基板の表面の一部が除去されたり、ダメージを受けたりする場合がある。このため、半導体装置の製造方法においては、半導体基板の表面においてダメージ等を受けることなく、イオン注入マスクを形成することのできる方法が求められている。 However, the ion implantation mask is formed by removing the silicon oxide film or the like in the ion-implanted region, and at this time, a part of the surface of the semiconductor substrate may be removed or damaged. .. Therefore, in the method of manufacturing a semiconductor device, there is a demand for a method capable of forming an ion implantation mask without damaging the surface of the semiconductor substrate.
本実施形態の一観点によれば、半導体装置の製造方法は、半導体基板を準備する工程と、半導体基板の主面に、耐熱有機膜を形成する工程と、耐熱有機膜の上に、絶縁膜を形成する工程と、絶縁膜の上に、開口部を有するレジストパターンを形成する工程と、レジストパターンの開口部における絶縁膜を除去し、絶縁膜に開口部を形成する工程と、を有する。更に、絶縁膜の開口部における耐熱有機膜を酸素が含まれるプラズマを用いたエッチングにより除去することにより、耐熱有機膜からなるイオン注入マスクを形成する工程と、半導体基板を加熱し、イオン注入マスクを用いて、半導体基板に不純物元素をイオン注入する工程と、を有する。 According to one aspect of the present embodiment, the method for manufacturing a semiconductor device includes a step of preparing a semiconductor substrate, a step of forming a heat-resistant organic film on the main surface of the semiconductor substrate, and an insulating film on the heat-resistant organic film. It has a step of forming a resist pattern having an opening on the insulating film, and a step of removing the insulating film at the opening of the resist pattern and forming an opening in the insulating film. Further, a step of forming an ion implantation mask made of the heat-resistant organic film by removing the heat-resistant organic film at the opening of the insulating film by etching using plasma containing oxygen, and a step of heating the semiconductor substrate to perform the ion implantation mask. It has a step of ion-implanting an impurity element into a semiconductor substrate using the above.
本開示の半導体装置の製造方法によれば、半導体基板の表面においてダメージ等を受けることなく、イオン注入マスクを形成することができる。 According to the method for manufacturing a semiconductor device of the present disclosure, an ion implantation mask can be formed without being damaged on the surface of the semiconductor substrate.
実施するための形態について、以下に説明する。 The embodiment for carrying out will be described below.
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
[Explanation of Embodiments of the present disclosure]
First, embodiments of the present disclosure will be listed and described. In the following description, the same or corresponding elements are designated by the same reference numerals, and the same description is not repeated for them.
〔1〕 本開示の一態様に係る半導体装置の製造方法は、半導体基板を準備する工程と、前記半導体基板の主面に、耐熱有機膜を形成する工程と、前記耐熱有機膜の上に、絶縁膜を形成する工程と、前記絶縁膜の上に、開口部を有するレジストパターンを形成する工程と、前記レジストパターンの開口部における前記絶縁膜を除去し、前記絶縁膜に開口部を形成する工程と、前記絶縁膜の開口部における前記耐熱有機膜を酸素が含まれるプラズマを用いたエッチングにより除去することにより、前記耐熱有機膜からなるイオン注入マスクを形成する工程と、前記半導体基板を加熱し、前記イオン注入マスクを用いて、前記半導体基板に不純物元素をイオン注入する工程と、を有する。 [1] The method for manufacturing a semiconductor device according to one aspect of the present disclosure includes a step of preparing a semiconductor substrate, a step of forming a heat-resistant organic film on the main surface of the semiconductor substrate, and a step of forming a heat-resistant organic film on the heat-resistant organic film. A step of forming an insulating film, a step of forming a resist pattern having an opening on the insulating film, and a step of removing the insulating film at the opening of the resist pattern to form an opening in the insulating film. A step of forming an ion injection mask made of the heat-resistant organic film by removing the heat-resistant organic film at the opening of the insulating film by etching using a plasma containing oxygen, and heating the semiconductor substrate. Then, the semiconductor substrate is provided with a step of ion-injecting an impurity element into the semiconductor substrate using the ion-injection mask.
これにより、半導体基板の表面においてダメージ等を受けることなく、イオン注入マスクを形成することができ、半導体装置の歩留まりを向上させることができる。 As a result, the ion implantation mask can be formed without being damaged on the surface of the semiconductor substrate, and the yield of the semiconductor device can be improved.
〔2〕 前記耐熱有機膜は、ポリイミドにより形成されている。 [2] The heat-resistant organic film is made of polyimide.
ポリイミドは耐熱性が高いため、本発明における耐熱有機膜として等に好ましい。 Since polyimide has high heat resistance, it is preferable as a heat-resistant organic film in the present invention.
〔3〕 前記絶縁膜は、酸化シリコンまたは窒化シリコンを含む膜である。 [3] The insulating film is a film containing silicon oxide or silicon nitride.
酸化シリコンまたは窒化シリコンは、酸素が含まれるプラズマを用いたエッチングにより除去されにくい。 Silicon oxide or silicon nitride is difficult to remove by etching with plasma containing oxygen.
〔4〕 前記半導体基板は、炭化珪素基板である。 [4] The semiconductor substrate is a silicon carbide substrate.
炭化珪素基板にイオン注入する際には、炭化珪素基板を加熱するため、本発明が特に有用となる。 The present invention is particularly useful because the silicon carbide substrate is heated when ions are implanted into the silicon carbide substrate.
〔5〕 前記絶縁膜の除去は、ドライエッチングにより行われる。 [5] The insulating film is removed by dry etching.
ドライエッチングは、微細な形状を形成する際に適しており、絶縁膜に所望の形状の開口部を形成することができる。 Dry etching is suitable for forming a fine shape, and an opening having a desired shape can be formed in the insulating film.
[本開示の実施形態の詳細]
以下、本開示の一実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。
[Details of Embodiments of the present disclosure]
Hereinafter, one embodiment of the present disclosure will be described in detail, but the present embodiment is not limited thereto.
最初に、半導体装置の製造工程において、イオン注入マスクを形成する工程について説明する。 First, a process of forming an ion implantation mask in the manufacturing process of a semiconductor device will be described.
具体的には、図1に示されるように、半導体基板であるSiC(炭化珪素)基板10の主面10aの上に、イオン注入マスクを形成するための酸化膜20を形成する。酸化膜20は、酸化シリコン膜であり、CVD(chemical vapor deposition:化学気相成長)による成膜により形成され、成膜される酸化膜20の膜厚は、例えば、約2μmである。
Specifically, as shown in FIG. 1, an
次に、図2に示されるように、酸化膜20の表面20aに、開口部30aを有するレジストパターン30を形成する。レジストパターン30は、酸化膜20の表面20aに、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。形成されるレジストパターン30は、例えば、厚さが、約2μmであり、開口部30aの幅が、約0.5μmである。
Next, as shown in FIG. 2, a
次に、図3に示されるように、RIE(Reactive Ion Etching:反応性イオンエッチング)等のドライエッチングにより、レジストパターン30の開口部30aにおける酸化膜20を除去し、開口部20bを形成する。これにより、SiC基板10の主面10aを露出させる。このドライエッチングでは、エッチングガスとしてCF4やC2F6等のフッ素系のガスを用いるため、SiC基板10の主面10aの一部がオーバーエッチングにより除去されたり、プラズマによるダメージを受ける場合がある。この後、レジストパターン30をアッシング等により除去することにより、開口部20bを有する酸化膜20により、イオン注入マスク20Mが形成される。
Next, as shown in FIG. 3, the
次に、図4に示されるように、SiC基板10を約400℃まで加熱して、イオン注入マスク20Mを用いて、SiC基板10に不純物元素のイオン注入を行い、イオン注入領域11を形成する。
Next, as shown in FIG. 4, the
上記のような製造工程により製造される半導体装置は、イオン注入マスク20Mを形成する際に、SiC基板10の主面10aの一部がオーバーエッチングにより除去されたり、プラズマによるダメージを受けるため、所望の特性を得ることができない場合がある。尚、イオン注入マスク20Mが酸化シリコンにより形成されているのは、SiC基板10に不純物元素のイオン注入を行う際には、SiC基板10を約400℃まで加熱する必要があるからである。イオン注入マスクをフォトレジストにより形成した場合、約400℃まで加熱をすると、イオン注入マスクが変形したり、変質してしまう。
A semiconductor device manufactured by the above-mentioned manufacturing process is desirable because a part of the
また、SiC基板10の主面10aの一部がオーバーエッチングにより除去されたり、プラズマによるダメージを受けることを防ぐ方法としては、図5から図8に示される方法が考えられる。
Further, as a method for preventing a part of the
具体的には、図5に示されるように、SiC基板10の主面10aの上に、ポリシリコン膜21、酸化膜22を順に形成する。ポリシリコン膜21は、CVDによる成膜により形成され、成膜されるポリシリコン膜21の膜厚は、例えば、約0.2μmである。酸化膜22は、酸化シリコン膜であり、CVDによる成膜により形成され、成膜される酸化膜20の膜厚は、例えば、約1.8μmである。
Specifically, as shown in FIG. 5, the
次に、図6に示されるように、酸化膜22の表面22aに、開口部30aを有するレジストパターン30を形成する。レジストパターン30は、酸化膜22の表面20aに、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。
Next, as shown in FIG. 6, a resist
次に、図7に示されるように、RIE等のドライエッチングにより、レジストパターン30の開口部30aにおける酸化膜22及びポリシリコン膜21を除去し、開口部22bを形成する。尚、SiC基板10の主面10aの一部がオーバーエッチングにより除去されたり、プラズマによるダメージを受けることを防ぐため、レジストパターン30の開口部30aにおいてポリシリコン膜21が一部残っている状態でエッチングを停止する。この後、レジストパターン30をアッシング等により除去することにより、開口部22bを有する酸化膜22及びポリシリコン膜21により、イオン注入マスク22Mが形成される。
Next, as shown in FIG. 7, the
次に、図8に示されるように、SiC基板10を約400℃まで加熱して、イオン注入マスク22Mを用いて、SiC基板10にイオン注入を行い、イオン注入領域12を形成する。イオン注入マスク22Mは、開口部22bの底面において、ポリシリコン膜21が一部残っているため、注入されるイオンは、残っているポリシリコン膜21を通り、SiC基板10に注入される。このため、イオン注入する際の注入エネルギーを高くする必要がある。また、開口部22bに残っているポリシリコン膜21の厚さには、ばらつきがあると、イオンが注入される深さにもばらつきが生じる。このため、製造される半導体装置の特性のばらつきや歩留まり低下を招く。
Next, as shown in FIG. 8, the
このため、できるだけ均一な半導体装置を製造することができ、イオン注入マスクを形成する際に、半導体基板の表面の一部が除去されたり、ダメージを受けることのない半導体装置の製造方法が求められている。 Therefore, it is possible to manufacture a semiconductor device as uniform as possible, and there is a demand for a method for manufacturing a semiconductor device in which a part of the surface of the semiconductor substrate is not removed or damaged when the ion implantation mask is formed. ing.
(半導体装置の製造方法)
次に、本実施形態における半導体装置の製造方法について説明する。本実施形態における半導体装置の製造方法におけるイオン注入は、以下の工程により行われる。
(Manufacturing method of semiconductor device)
Next, a method of manufacturing the semiconductor device in this embodiment will be described. Ion implantation in the method for manufacturing a semiconductor device in this embodiment is performed by the following steps.
最初に、図9に示されるように、SiC基板10の主面10aの上に、耐熱有機膜121、絶縁膜122を順に形成する。耐熱有機膜121は、ポリイミドであり、SiC基板10の主面10aに、スピンコートにより形成する。形成される耐熱有機膜121の膜厚は、例えば、約2μmである。絶縁膜122は、酸化シリコン、窒化シリコン等により形成されている。本実施形態においては、絶縁膜122は、SOG(spin on glass)であり、耐熱有機膜121の上に、スピンコートにより形成する。形成される絶縁膜122の膜厚は、例えば、約0.2μmである。
First, as shown in FIG. 9, the heat-resistant
次に、図10に示されるように、絶縁膜122の表面122aに、開口部30aを有するレジストパターン30を形成する。レジストパターン30は、絶縁膜122の表面122aに、フォトレジストを塗布し、露光装置による露光、現像を行うことにより形成する。
Next, as shown in FIG. 10, a resist
次に、図11に示されるように、RIE等のドライエッチングにより、レジストパターン30の開口部30aにおける絶縁膜122を耐熱有機膜121の表面121aが露出するまで除去し、開口部122bを形成する。このドライエッチングでは、エッチングガスとしてCF4やC2F6等のフッ素系のガスを用いる。
Next, as shown in FIG. 11, the insulating
次に、図12に示されるように、エッチングガスとして酸素ガスを用いてプラズマを発生させ、RIEにより絶縁膜122の開口部122bにおける耐熱有機膜121を除去することにより、開口部121bを形成し、SiC基板10の主面10aを露出させる。この際、絶縁膜122の上のレジストパターン30も同時に除去される。酸素プラズマを用いたRIEでは、耐熱有機膜121はエッチングされるが、SiC基板10は殆どエッチングされないため、SiC基板10の主面10aの一部がオーバーエッチングにより除去されたり、プラズマによるダメージを受けることはない。
Next, as shown in FIG. 12, plasma is generated using oxygen gas as the etching gas, and the heat-resistant
次に、図13に示されるように、フッ酸によるウェットエッチングにより、絶縁膜122を除去する。これにより、開口部121bを有する耐熱有機膜121によりイオン注入マスク121Mが形成される。
Next, as shown in FIG. 13, the insulating
次に、図14に示されるように、SiC基板10を約400℃まで加熱して、イオン注入マスク121Mを用いて、SiC基板10に不純物元素をイオン注入をすることによりイオン注入領域111を形成する。尚、n型のイオン注入領域を形成する場合には、イオン注入される不純物元素には、P(リン)が用いられ、p型のイオン注入領域を形成する場合には、イオン注入される不純物元素には、Al(アルミニウム)が用いられる。イオン注入マスク121Mは、耐熱有機膜121であるポリイミドにより形成されているため、約400℃まで加熱しても、変形したり変質したりすることはない。また、イオン注入マスク121Mでは、SiC基板10の主面10aが露出しているため、イオン注入する際の注入エネルギーを特段高くする必要はない。また、形成されるイオン注入領域111の深さにばらつきが生じることはないため、製造される半導体装置の特性のばらつきや歩留まり低下を防ぐことができる。
Next, as shown in FIG. 14, the
次に、図15に示されるように、イオン注入マスク121Mを有機溶剤を用いて除去する。イオン注入マスク121Mは、アッシング等により除去してもよい。
Next, as shown in FIG. 15, the
(半導体装置)
次に、上述したイオン注入を含む本実施形態における半導体装置の製造方法の一例として、製造される半導体装置がショットキーバリアダイオードの場合について説明する。尚、本実施の形態における半導体装置の製造方法により製造される半導体装置は、トランジスタ等であってもよい。
(Semiconductor device)
Next, as an example of the method for manufacturing a semiconductor device in the present embodiment including the above-mentioned ion implantation, a case where the manufactured semiconductor device is a Schottky barrier diode will be described. The semiconductor device manufactured by the method for manufacturing the semiconductor device in the present embodiment may be a transistor or the like.
最初に、図16に示されるように、高濃度にn型の不純物元素がドープされた炭化珪素単結晶基板100の主面100aに、n型のドリフト層101をエピタキシャル成長させることにより、SiC基板10を形成する。
First, as shown in FIG. 16, the
次に、図17に示されるように、上述した本実施形態におけるイオン注入マスクを用いて、SiC基板10の主面10a側よりドリフト層101に、不純物元素としてAlをイオン注入することにより、イオン注入領域112を形成する。尚、Alをイオン注入した後には、注入したAlイオンを活性化させるためにアルゴン雰囲気中で熱処理を行う。
Next, as shown in FIG. 17, by using the ion implantation mask in the present embodiment described above to ion-implant Al as an impurity element into the
次に、図18に示される工程では、SiC基板10の主面10aとなるドリフト層101の表面に、例えばTiによりショットキー電極130を形成し、更に、ショットキー電極130の上に、例えばAlにより配線131を形成する。ショットキー電極130は、イオン注入領域112の表面を部分的に覆うように形成する。また、保護膜140は、配線131の端部、ショットキー電極130の端部及びイオン注入領域112の表面を覆うよう、ポリイミドにより保護膜140を形成する。
Next, in the step shown in FIG. 18, a
次に、図19に示されるように、SiC基板10の主面10aと反対側の主面10bを研磨し、SiC基板10の厚さを薄くした後、主面10bにオーミック電極150を形成する。研磨は、SiC基板10の厚さが、約150μmになるまで行う。この後、研磨された主面10bに、Ni、Ti、Mo、W、Ta等の金属膜を成膜し、加熱をすることにより、金属膜をシリサイド化させて、オーミック電極150を形成する。成膜される金属膜の膜厚は、例えば100nmである。尚、図19では、研磨によりSiC基板10が薄くなっている様子は、便宜上、省略されている。
Next, as shown in FIG. 19, the
以上の工程により、本実施の形態における半導体装置の製造方法により、ショットキーバリアダイオードを製造することができる。 Through the above steps, a Schottky barrier diode can be manufactured by the method for manufacturing a semiconductor device according to the present embodiment.
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。 Although the embodiments have been described in detail above, the embodiments are not limited to the specific embodiments, and various modifications and changes can be made within the scope of the claims.
10 SiC基板
10a、10b 主面
11、12 イオン注入領域
20 酸化膜
20a 表面
20b 開口部
20M、22M イオン注入マスク
21 ポリシリコン膜
22 酸化膜
22a 表面
22b 開口部
30 レジストパターン
30a 開口部
100 炭化珪素単結晶基板100
100a 主面
101 ドリフト層
111、112 イオン注入領域
121 耐熱有機膜
121a 表面
121b 開口部
121M イオン注入マスク
122 絶縁膜
122a 表面
122b 開口部
130 ショットキー電極
131 配線
140 保護膜
150 オーミック電極
10
Claims (5)
前記半導体基板の主面に、耐熱有機膜を形成する工程と、
前記耐熱有機膜の上に、絶縁膜を形成する工程と、
前記絶縁膜の上に、開口部を有するレジストパターンを形成する工程と、
前記レジストパターンの開口部における前記絶縁膜を除去し、前記絶縁膜に開口部を形成する工程と、
前記絶縁膜の開口部における前記耐熱有機膜を酸素が含まれるプラズマを用いたエッチングにより除去することにより、前記耐熱有機膜からなるイオン注入マスクを形成する工程と、
前記半導体基板を加熱し、前記イオン注入マスクを用いて、前記半導体基板に不純物元素をイオン注入する工程と、
を有する半導体装置の製造方法。 The process of preparing the semiconductor substrate and
A step of forming a heat-resistant organic film on the main surface of the semiconductor substrate, and
The step of forming an insulating film on the heat-resistant organic film and
A step of forming a resist pattern having an opening on the insulating film and
A step of removing the insulating film at the opening of the resist pattern and forming an opening in the insulating film.
A step of forming an ion implantation mask made of the heat-resistant organic film by removing the heat-resistant organic film at the opening of the insulating film by etching using plasma containing oxygen.
A step of heating the semiconductor substrate and ion-implanting an impurity element into the semiconductor substrate using the ion implantation mask.
A method for manufacturing a semiconductor device having.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019131805A JP2021019004A (en) | 2019-07-17 | 2019-07-17 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019131805A JP2021019004A (en) | 2019-07-17 | 2019-07-17 | Manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021019004A true JP2021019004A (en) | 2021-02-15 |
Family
ID=74563237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019131805A Pending JP2021019004A (en) | 2019-07-17 | 2019-07-17 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021019004A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0428222A (en) * | 1990-05-23 | 1992-01-30 | Oki Electric Ind Co Ltd | Formation of semiconductor resistance layer |
JPH10294471A (en) * | 1997-04-17 | 1998-11-04 | Hitachi Ltd | Silicon carbide semiconductor device and its manufacture |
JP2010219553A (en) * | 2003-04-25 | 2010-09-30 | Sumitomo Electric Ind Ltd | Method for manufacturing semiconductor device |
-
2019
- 2019-07-17 JP JP2019131805A patent/JP2021019004A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0428222A (en) * | 1990-05-23 | 1992-01-30 | Oki Electric Ind Co Ltd | Formation of semiconductor resistance layer |
JPH10294471A (en) * | 1997-04-17 | 1998-11-04 | Hitachi Ltd | Silicon carbide semiconductor device and its manufacture |
JP2010219553A (en) * | 2003-04-25 | 2010-09-30 | Sumitomo Electric Ind Ltd | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6499654B2 (en) | Method for selectively etching a mask deposited on a silicon substrate | |
TWI636485B (en) | Development of high etch selective hardmask material by ion implantation into amorphous carbon films | |
US7235153B2 (en) | System for removal of a spacer | |
JP2809113B2 (en) | Method for manufacturing semiconductor device | |
JPH04123439A (en) | Manufacture of semiconductor device | |
WO2013027502A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
US20190035623A1 (en) | Integrated system and method for source/drain engineering | |
US11443986B2 (en) | Method for making semiconductor device by adopting stress memorization technique | |
KR20200019581A (en) | Method for forming thin semiconductor-on-insulator (soi) substrates | |
JP5703590B2 (en) | Manufacturing method of semiconductor device | |
US20170309484A1 (en) | Carbon Vacancy Defect Reduction Method for SiC | |
JPWO2008117430A1 (en) | Semiconductor device manufacturing method, semiconductor device | |
JP2021019004A (en) | Manufacturing method of semiconductor device | |
CN106024622B (en) | The manufacturing method on self-aligned silicide barrier layer | |
KR20090125422A (en) | Method of manufacturing a semiconductor | |
WO2021038909A1 (en) | Method for manufacturing semiconductor device | |
TW201347007A (en) | Method for manufacturing semiconductor device | |
US20100032813A1 (en) | Ic formed with densified chemical oxide layer | |
KR20090071928A (en) | Method for post cleaning of photo resist | |
JP3578345B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
KR100603512B1 (en) | Method of forming a polycide layer and method of manufacturing a semiconductor device using the same | |
JP7040315B2 (en) | Manufacturing method of silicon carbide semiconductor device | |
JP2009177006A (en) | Method of manufacturing semiconductor device | |
JP2020194880A (en) | Method for manufacturing semiconductor device | |
KR20080002602A (en) | Method for forming a gate of semiconductor device having dual gate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230307 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230905 |