JP2021016210A - 制御基板 - Google Patents

Abstract

【課題】スイッチング素子が接続される領域間の電気的絶縁性を適切に確保しつつ、当該領域の配置間隔の短縮を図ることが可能な、インバータを制御する制御基板を提供する。【解決手段】インバータを制御する制御基板１は、第１スイッチング素子が接続される第１領域Ａ１と、第２スイッチング素子が接続される領域であって第１領域Ａ１に対して第１絶縁領域Ｂ１を挟んで隣接する第２領域Ａ２と、第１領域Ａ１及び第２領域Ａ２に対して第２絶縁領域Ｂ２を挟んで隣接する第３領域Ａ３とを備える。トランス４は、第１端子４１が第１領域Ａ１に接続され、第２端子４２が第２領域Ａ２に接続され、第３端子４３が第３領域Ａ３に接続されるように、第１絶縁領域Ｂ１及び第２絶縁領域Ｂ２の双方を跨いで配置される。【選択図】図３

Description

本発明は、インバータを制御する制御基板に関する。

インバータを制御する制御基板の一例が、国際公開第２０１９／０５９２９２号（特許文献１）に開示されている。以下、背景技術の説明において括弧内に示す符号は特許文献１のものである。特許文献１に記載の制御基板（９）は、スイッチング制御信号（ＳＷ）を生成する制御回路（１）と、スイッチング制御信号（ＳＷ）に基づきスイッチング素子（３）を駆動する駆動回路（２）と、トランス（Ｌ）を用いて駆動回路（２）に電力を供給する駆動電源回路（７）と、を備えている。そして、制御基板（９）には、スイッチング素子（３）に接続される高圧系回路（ＨＶ）の配置領域（高圧領域）と、制御回路（１）を含む低圧系回路の配置領域（低圧領域）とが形成されており、駆動回路（２）及びトランス（Ｌ）は、高圧領域と低圧領域との間の絶縁領域を跨いで高圧領域と低圧領域とを接続するように配置されている。

国際公開第２０１９／０５９２９２号

ところで、特許文献１に示されるような制御基板では、一般に、スイッチング素子の配置間隔に応じた間隔で、高圧領域が配置される。そのため、スイッチング素子の配置間隔を狭くすることで、高圧領域の並び方向における制御基板の小型化を図ることが可能となる。この点に関して、特許文献１に示される制御基板では、当該文献の図９に示されているように、当該並び方向（当該図９における左右方向）に並べて配置される駆動回路とトランスとの組が、高圧領域のそれぞれに対して各別に設けられる。そのため、当該並び方向における各高圧領域の幅は、基本的に、駆動回路及びトランスのそれぞれの幅の和よりも大きくする必要があり、高圧領域間の電気的絶縁性を適切に確保しつつ高圧領域の配置間隔を更に狭くすることは容易ではない。よって、スイッチング素子の配置間隔を狭くすることが可能な場合であっても、それに応じて高圧領域の配置間隔を狭くすることができない場合があり得る。

そこで、スイッチング素子が接続される領域間の電気的絶縁性を適切に確保しつつ、当該領域の配置間隔の短縮を図ることが可能な制御基板の実現が望まれる。

本開示に係る制御基板は、第１スイッチング素子及び第２スイッチング素子を備えたインバータを制御する制御基板であって、前記第１スイッチング素子をスイッチング制御する第１スイッチング制御信号及び前記第２スイッチング素子をスイッチング制御する第２スイッチング制御信号を生成する信号生成回路と、前記第１スイッチング制御信号に基づき前記第１スイッチング素子を駆動する第１駆動回路と、前記第２スイッチング制御信号に基づき前記第２スイッチング素子を駆動する第２駆動回路と、トランスを用いて前記第１駆動回路及び前記第２駆動回路に電力を供給する電源回路と、を備えると共に、板状の基板本体部に形成される回路配置領域であって、前記第１スイッチング素子が接続される第１領域と、前記第２スイッチング素子が接続される領域であって前記第１領域に対して第１絶縁領域を挟んで隣接する第２領域と、前記第１領域及び前記第２領域に対して第２絶縁領域を挟んで隣接する第３領域と、を備え、前記信号生成回路は、前記第３領域に配置され、前記第１駆動回路は、前記第２絶縁領域を跨いで前記第１領域と前記第３領域とを接続するように配置され、前記第２駆動回路は、前記第２絶縁領域を跨いで前記第２領域と前記第３領域とを接続するように配置され、前記トランスは、第１端子、第２端子、及び第３端子を備えると共に、前記第１端子が前記第１領域に接続され、前記第２端子が前記第２領域に接続され、前記第３端子が前記第３領域に接続されるように、前記第１絶縁領域及び前記第２絶縁領域の双方を跨いで配置されている。

この構成によれば、第１端子、第２端子、及び第３端子を備えるトランスが、第１端子が第１領域に接続され、第２端子が第２領域に接続され、第３端子が第３領域に接続されるように配置されるため、第１スイッチング素子が接続される第１領域と第２スイッチング素子が接続される第２領域とに共通のトランスを用いつつ、第１領域及び第２領域のそれぞれを、トランスを介して第３領域に接続することができる。

そして、このトランスは、第１絶縁領域及び第２絶縁領域の双方を跨いで配置される。このように第１領域と第２領域とを電気的に絶縁するための第１絶縁領域をトランスの配置領域として利用することで、トランスにおける第１領域に配置される部分及びトランスにおける第２領域に配置される部分のそれぞれの面積（平面視での面積）を小さく抑えることができる。よって、第１領域と第３領域とを接続するトランスと第２領域と第３領域とを接続するトランスとが各別に設けられる場合に比べて、第１領域と第２領域との並び方向において第１領域及び第２領域のそれぞれを小さくして、第１領域と第２領域との配置間隔の短縮を図ることができる。

このように、上記の構成によれば、スイッチング素子が接続される領域間の電気的絶縁性を適切に確保しつつ、当該領域の配置間隔の短縮を図ることができる。

制御基板の更なる特徴と利点は、図面を参照して説明する実施形態についての以下の記載から明確となる。

制御基板の制御対象となるインバータの構成例を示す図 電源回路の構成例を示す図 実施形態に係る制御基板の平面図 比較例に係る制御基板の平面図 制御基板とスイッチング素子との配置関係を示す図 トランスの構成例を示す図 その他の実施形態に係る制御基板の平面図

制御基板の実施形態について、図面を参照して説明する。

制御基板１は、第１スイッチング素子３１及び第２スイッチング素子３２を備えたインバータ３０（図１参照）を制御する基板である。インバータ３０は、直流と交流との間で電力を変換して交流機８に交流電力を供給する。制御基板１は、インバータ３０を介して交流機８を制御する。交流機８は、交流電力の供給を受けて動作する機器である。図１に示すように、本実施形態では、交流機８は回転電機である。具体的には、交流機８は、Ｕ相、Ｖ相、及びＷ相からなる３相（複数相の一例）の交流電力で駆動される回転電機であり、インバータ３０は、３相の交流電力を交流機８（ここでは、ステータコイル８ａ）に供給する。交流機８は、例えば、車両の車輪を駆動するための回転電機とされる。本明細書では、「回転電機」は、モータ（電動機）、ジェネレータ（発電機）、及び必要に応じてモータ及びジェネレータの双方の機能を果たすモータ・ジェネレータのいずれをも含む概念として用いている。

図１に示すように、インバータ３０は、第１直流電源１１に接続されると共に交流機８に接続されている。第１直流電源１１は、インバータ３０の直流側に直流電力を供給する。第１直流電源１１の電源電圧は、例えば２００〜４００［Ｖ］とされる。交流機８がモータとして機能する場合には、インバータ３０は、第１直流電源１１から供給される直流電力を交流電力に変換して交流機８に供給する。また、交流機８がジェネレータとして機能する場合には、インバータ３０は、交流機８から供給される交流電力を直流電力に変換して第１直流電源１１に供給する。第１直流電源１１とインバータ３０との間には、インバータ３０の直流側の電圧（直流リンク電圧Ｖｄｃ）を平滑化する平滑コンデンサ９が設けられている。第１直流電源１１とインバータ３０との間に昇圧回路が設けられ、第１直流電源１１の電圧が昇圧されてインバータ３０の直流側に供給される構成とすることもできる。

インバータ３０は、第１スイッチング素子３１及び第２スイッチング素子３２を含む複数のスイッチング素子３を用いて構成されている。インバータ３０が備える複数のスイッチング素子３は、後述するスイッチング制御信号ＳＷにより個別にスイッチング制御される。スイッチング素子３として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＳｉＣ−ＭＯＳＦＥＴ（Silicon Carbide - Metal Oxide Semiconductor FET）、ＳｉＣ−ＳＩＴ（SiC - Static Induction Transistor）、ＧａＮ−ＭＯＳＦＥＴ（Gallium Nitride - MOSFET）等のパワー半導体素子を用いると好適である。図１には、スイッチング素子３としてＩＧＢＴを用いる場合を例示している。スイッチング素子３は、例えば、矩形平板状のチップ型素子とされる。図示は省略するが、スイッチング素子３のそれぞれにはフリーホイールダイオードが並列接続されている。フリーホイールダイオードは、例えば、スイッチング素子３を構成するチップ型素子に内蔵される。

インバータ３０は、交流機８に交流する交流電力の相数に対応する数のアーム３３を備えている。本実施形態では、インバータ３０は、交流機８に交流する交流電力の相数に等しい数のアーム３３を備えており、具体的には、Ｕ相アーム３３Ｕ、Ｖ相アーム３３Ｖ、及びＷ相アーム３３Ｗの、３つのアーム３３を備えている。複数のアーム３３は、互いに並列接続されてブリッジ回路を構成している。アーム３３は、上段側スイッチング素子と下段側スイッチング素子との直列回路を備えている。ここで、上段側スイッチング素子は、第１直流電源１１の直流側に接続されるスイッチング素子３であり、下段側スイッチング素子は、第１直流電源１１の負極側に接続されるスイッチング素子３である。各アーム３３の中間点（上段側スイッチング素子と下段側スイッチング素子との接続点）は、交流機８の交流端子（ここでは、対応する相のステータコイル８ａ）に接続されている。

本実施形態では、上段側スイッチング素子が第１スイッチング素子３１であり、下段側スイッチング素子が第２スイッチング素子３２である。インバータ３０は、Ｎ個（Ｎは２以上の自然数）の第１スイッチング素子３１とＮ個の第２スイッチング素子３２とを備えている。本実施形態では、Ｎは３であり、インバータ３０は、３個の第１スイッチング素子３１と３個の第２スイッチング素子３２とを備えている。

スイッチング素子３をスイッチング制御するためのスイッチング制御信号ＳＷは、信号生成回路５により生成される。信号生成回路５は、第１スイッチング素子３１をスイッチング制御する第１スイッチング制御信号ＳＷ１、及び、第２スイッチング素子３２をスイッチング制御する第２スイッチング制御信号ＳＷ２を生成する。すなわち、信号生成回路５は、スイッチング制御信号ＳＷとして、第１スイッチング制御信号ＳＷ１及び第２スイッチング制御信号ＳＷ２を生成する。信号生成回路５は、マイクロコンピュータ等の論理回路を中核として構成される。信号生成回路５の各機能は、例えば、マイクロコンピュータ等のハードウェアとソフトウェア（プログラム）との協働により実現される。

信号生成回路５は、スイッチング制御信号ＳＷを生成することで、インバータ３０を制御する。信号生成回路５は、他の制御装置（例えば、車両の全体を統合して制御する車両制御装置）からの指令に基づき、インバータ３０を制御する。信号生成回路５は、例えばベクトル制御法を用いた電流フィードバック制御を行って、他の制御装置から指令されたトルクを交流機８が出力するようにインバータ３０を制御する。図１に示す例では、交流機８の各相のステータコイル８ａを流れる電流は電流センサ１４により検出され、交流機８のロータの磁極位置は回転センサ１５により検出される。信号生成回路５は、これらの電流センサ１４及び回転センサ１５の検出結果を用いて、インバータ３０を制御する。

信号生成回路５の動作電圧（例えば、５［Ｖ］，３．３［Ｖ］，２．５［Ｖ］等）は、第２直流電源１２から供給される直流電力に基づき生成される。第２直流電源１２は、第１直流電源１１よりも電源電圧の低い直流電源である。第２直流電源１２の電源電圧は、例えば１２〜２４［Ｖ］とされる。第１直流電源１１と第２直流電源１２とは、互いに絶縁されており、互いにフローティングの関係にある。図示は省略するが、信号生成回路５に電力（動作電力）を供給する電源回路は、例えば、第２直流電源１２に接続される電源入力回路と、第２直流電源１２から電源入力回路に入力される電圧を調整する電圧調整回路と、を備える。電源入力回路は、例えば、ノイズフィルタ、平滑コンデンサ、及びレギュレータ回路を用いて構成され、電圧調整回路は、例えば、レギュレータ素子を用いて構成される。

信号生成回路５が生成したスイッチング制御信号ＳＷは、駆動回路２を介して、制御対象となるスイッチング素子３の制御端子（図１に示す例では、ＩＧＢＴのゲート端子）に入力される。すなわち、駆動回路２は、スイッチング制御信号ＳＷに基づきスイッチング素子３を駆動する。図１に示す例では、駆動回路２は、スイッチング素子３（ＩＧＢＴ）のゲート端子とエミッタ端子との２端子間の電位差を制御することで、スイッチング素子３を駆動する。図１に示すように、駆動回路２は、複数のスイッチング素子３のそれぞれに対応して設けられている。複数の駆動回路２には、第１駆動回路２１と第２駆動回路２２とが含まれる。第１駆動回路２１は、第１スイッチング制御信号ＳＷ１に基づき第１スイッチング素子３１を駆動する。また、第２駆動回路２２は、第２スイッチング制御信号ＳＷ２に基づき第２スイッチング素子３２を駆動する。

駆動回路２は、信号生成回路５が生成したスイッチング制御信号ＳＷの駆動能力（例えば電圧振幅又は出力電流等、後段の回路を動作させる能力）を高めて、スイッチング素子３の制御端子に供給する。ここで、制御基板１に形成される回路には、動作電圧が相対的に高い高圧系回路と、動作電圧が相対的に低い低圧系回路とが含まれる。高圧系回路と低圧系回路とは、互いに絶縁されている。スイッチング制御信号ＳＷを生成する信号生成回路５は、低圧系回路である。一方、駆動回路２における主回路（ドライバ）は、高圧系回路である。そのため、駆動回路２は、フォトカプラ又は磁気カプラ等の絶縁素子（信号伝達用の絶縁素子）を備えており、この絶縁素子は、信号生成回路５が生成したスイッチング制御信号ＳＷを、駆動回路２における主回路に絶縁状態で伝達する。なお、駆動回路２の主回路は、スイッチング素子３の制御端子に電気的に接続される回路であり、例えば、２つのトランジスタが直列接続されたプッシュプル回路を用いて構成される。本実施形態では、駆動回路２として、絶縁素子が内蔵された駆動回路（すなわち、主回路と絶縁素子とが１つのパッケージに内蔵された駆動回路）を用いている。

駆動回路２のそれぞれには、電源回路７から電力（動作電力）が供給される。図２に電源回路７の一例を示すように、電源回路７は、トランス４を用いて駆動回路２（具体的には、第１駆動回路２１及び第２駆動回路２２）に電力を供給する。電源回路７は、上段側スイッチング素子を駆動する駆動回路２（本実施形態では、第１駆動回路２１）に供給する上段用駆動電圧ＶＨと、下段側スイッチング素子を駆動する駆動回路２（本実施形態では、第２駆動回路２２）に供給する下段用駆動電圧ＶＬとを出力する。上段用駆動電圧ＶＨ及び下段用駆動電圧ＶＬのそれぞれの電位差は、例えば１５〜２０［Ｖ］とされる。

本実施形態では、電源回路７は、Ｕ相上段用駆動電圧ＶＨＵ、Ｖ相上段用駆動電圧ＶＨＶ、及びＷ相上段用駆動電圧ＶＨＷの３つの上段用駆動電圧ＶＨを出力し、Ｕ相下段用駆動電圧ＶＬＵ、Ｖ相下段用駆動電圧ＶＬＶ、及びＷ相下段用駆動電圧ＶＬＷの３つの下段用駆動電圧ＶＬを出力する。Ｕ相上段用駆動電圧ＶＨＵは、Ｕ相アーム３３Ｕが備える上段側スイッチング素子を駆動する駆動回路２に供給され、Ｕ相下段用駆動電圧ＶＬＵは、Ｕ相アーム３３Ｕが備える下段側スイッチング素子を駆動する駆動回路２に供給される。Ｖ相上段用駆動電圧ＶＨＶは、Ｖ相アーム３３Ｖが備える上段側スイッチング素子を駆動する駆動回路２に供給され、Ｖ相下段用駆動電圧ＶＬＶは、Ｖ相アーム３３Ｖが備える下段側スイッチング素子を駆動する駆動回路２に供給される。Ｗ相上段用駆動電圧ＶＨＷは、Ｗ相アーム３３Ｗが備える上段側スイッチング素子を駆動する駆動回路２に供給され、Ｗ相下段用駆動電圧ＶＬＷは、Ｗ相アーム３３Ｗが備える下段側スイッチング素子を駆動する駆動回路２に供給される。

図２に示すように、トランス４の１次巻線５１には、１次巻線５１への電力の供給を制御する駆動用スイッチング素子７０が接続されている。駆動用スイッチング素子７０は、電源制御回路７５によってスイッチング制御される。図２に示す例では、電源回路７は、プッシュプル方式のスイッチング電源回路であり、１次巻線５１には、第１駆動用スイッチング素子７１及び第２駆動用スイッチング素子７２の２つの駆動用スイッチング素子７０が接続されている。第１駆動用スイッチング素子７１及び第２駆動用スイッチング素子７２は、電源制御回路７５によって相補的にスイッチング制御される。図２には、複数のトランス４（ここでは、３つのトランス４）のそれぞれに駆動用スイッチング素子７０（ここでは、第１駆動用スイッチング素子７１及び第２駆動用スイッチング素子７２）が各別に設けられる構成を例示しているが、例えば、複数のトランス４に対して共通の駆動用スイッチング素子７０が設けられる構成とすることもできる。

トランス４の１次巻線５１に入力される入力電圧Ｖ１（１次側電圧）は、第２直流電源１２の電源電圧から電源回路（電圧レギュレータ等）によって生成される。そのため、入力電圧Ｖ１は安定しており、この電源回路７では、フィードバック制御を行うことなくトランス４の変圧比によって、トランス４の２次巻線５２から出力される出力電圧（２次側電圧）が決定される。トランス４の２次側電圧は、電力の供給対象となる駆動回路２に供給される。図２に示す例では、トランス４の２次巻線５２に生じる交流電圧が、整流用のダイオード７４と平滑用のコンデンサ７３とを備えた整流回路７６によって直流電圧に変換されることで、トランス４の２次側電圧が生成される。

トランス４は、１次巻線５１と、１次巻線５１に磁気結合する２つの２次巻線５２と、を備えている。すなわち、トランス４は、２つの２次側電圧を出力する、２出力型のトランスである。２つの２次巻線５２は巻数が互いに等しく、２つの２次巻線５２により同程度の２次側電圧が生成される。２つの２次巻線５２のうちの一方である第１巻線５２ａによって生成される２次側電圧は、第１スイッチング素子３１を駆動する第１駆動回路２１に供給され、２つの２次巻線５２のうちの他方である第２巻線５２ｂによって生成される２次側電圧は、第２スイッチング素子３２を駆動する第２駆動回路２２に供給される。すなわち、トランス４から出力される２つの２次側電圧のうちの一方は第１駆動回路２１に供給され、他方は第２駆動回路２２に供給される。本実施形態では、第１スイッチング素子３１は上段側スイッチング素子であるため、第１巻線５２ａによって生成される２次側電圧は、上段用駆動電圧ＶＨである。また、本実施形態では、第２スイッチング素子３２は下段側スイッチング素子であるため、第２巻線５２ｂによって生成される２次側電圧は、下段用駆動電圧ＶＬである。

このように、トランス４は、第１巻線５２ａと、第２巻線５２ｂと、１次巻線５１とを備えるため、トランス４は、第１巻線５２ａに接続される第１端子４１と、第２巻線５２ｂに接続される第２端子４２と、１次巻線５１に接続される第３端子４３と、を備えている。図２に示すように、本実施形態では、第１巻線５２ａは、２つの巻線が直列接続された直列接続体を備える。そのため、トランス４は、当該直列接続体の一端に接続される第１端子４１と、当該直列接続体の他端に接続される第１端子４１と、当該直列接続体の中間点（２つの巻線の接続点）に接続される１つ又は２つの第１端子４１とを備える。すなわち、トランス４は、３つ又は４つの第１端子４１を備える。後に参照する図３に示す例及び図６に示す例では、トランス４は３つの第１端子４１を備えている。なお、直列接続体の中間点に接続される１つ又は２つの第１端子４１はセンタータップであり、直列接続体の中間点に２つの第１端子４１が接続される場合には、これら２つの第１端子４１は、制御基板１上で短絡される。同様に、本実施形態では、第２巻線５２ｂ及び１次巻線５１のそれぞれは、２つの巻線が直列接続された直列接続体を備え、トランス４は、３つ又は４つの第２端子４２を備えると共に、３つ又は４つの第３端子４３を備える。図３に示す例及び図６に示す例では、トランス４は３つの第２端子４２を備えている。また、図３に示す例では、トランス４は３つの第３端子４３を備え、図６に示す例では、トランス４は４つの第３端子４３を備えている。

本実施形態では、電源回路７は、３つのトランス４を用いて、６つの駆動回路２（具体的には、３つの第１駆動回路２１及び３つの第２駆動回路２２）に電力を供給するように構成されている。そして、１つのトランス４（同一のトランス４）から出力される２つの２次側電圧の供給を受ける２つの駆動回路２（第１駆動回路２１及び第２駆動回路２２）は、同じ相の第１スイッチング素子３１及び第２スイッチング素子３２（すなわち、互いに直列接続される第１スイッチング素子３１及び第２スイッチング素子３２）を駆動する２つの駆動回路２である。よって、図２に示すように、１つのトランス４から出力される２つの２次側電圧は、Ｕ相上段用駆動電圧ＶＨＵ及びＵ相下段用駆動電圧ＶＬＵである。また、別の１つのトランス４から出力される２つの２次側電圧は、Ｖ相上段用駆動電圧ＶＨＶ及びＶ相下段用駆動電圧ＶＬＶである。また、残りの１つのトランス４から出力される２つの２次側電圧は、Ｗ相上段用駆動電圧ＶＨＷ及びＷ相下段用駆動電圧ＶＬＷである。

次に、制御基板１の構成について説明する。図３に示すように、制御基板１は、信号生成回路５と、第１駆動回路２１と、第２駆動回路２２と、電源回路７（図１、図２参照）と、を備えている。図３には、電源回路７が備えるトランス４を示している。本実施形態では、制御基板１は、Ｎ個の第１駆動回路２１と、Ｎ個の第２駆動回路２２と、Ｎ個のトランス４と、を備えている。上述したように、本実施形態では、Ｎは３である。

制御基板１は、板状の基板本体部１０を備えている。そして、図３に示すように、制御基板１は、基板本体部１０に形成される回路配置領域Ａであって、第１スイッチング素子３１が接続される第１領域Ａ１と、第２スイッチング素子３２が接続される領域であって第１領域Ａ１に対して第１絶縁領域Ｂ１を挟んで隣接する第２領域Ａ２と、第１領域Ａ１及び第２領域Ａ２に対して第２絶縁領域Ｂ２を挟んで隣接する第３領域Ａ３と、を備えている。すなわち、基板本体部１０に形成される回路配置領域Ａには、第１領域Ａ１と、第２領域Ａ２と、第３領域Ａ３とが含まれている。図３に示すように、本実施形態では、第１領域Ａ１、第２領域Ａ２、及び第３領域Ａ３は、制御基板１（具体的には、基板本体部１０）の厚さ方向に沿う方向視（すなわち、平面視）で矩形状に形成されている。

第１領域Ａ１は、第１スイッチング素子３１が接続される領域であるため、第１領域Ａ１には、第１駆動回路２１の主回路が配置される。また、第２領域Ａ２は、第２スイッチング素子３２が接続される領域であるため、第２領域Ａ２には、第２駆動回路２２の主回路が配置される。このように、第１領域Ａ１及び第２領域Ａ２は、高圧系回路が配置される高圧領域である。図示は省略するが、第１領域Ａ１には、電源回路７が備える整流回路７６（具体的には、第１巻線５２ａに接続される整流回路７６）が配置され、第２領域Ａ２には、電源回路７が備える整流回路７６（具体的には、第２巻線５２ｂに接続される整流回路７６）が配置される。一方、図３に簡略化して示すように、第３領域Ａ３には、信号生成回路５が配置される。よって、第３領域Ａ３は、低圧系回路が配置される低圧領域である。図示は省略するが、第３領域Ａ３には、電源回路７が備える駆動用スイッチング素子７０及び電源制御回路７５も配置される。

第１駆動回路２１が備える絶縁素子には、信号生成回路５が生成した第１スイッチング制御信号ＳＷ１が入力されるため、この絶縁素子の入力側回路は、信号生成回路５が配置される第３領域Ａ３に接続される。また、第１駆動回路２１が備える主回路は、第１スイッチング素子３１の制御端子に接続されるため、この主回路は、第１スイッチング素子３１が接続される第１領域Ａ１に接続される。そのため、図３に示すように、第１駆動回路２１は、第２絶縁領域Ｂ２を跨いで第１領域Ａ１と第３領域Ａ３とを接続するように配置されている。

第２駆動回路２２が備える絶縁素子には、信号生成回路５が生成した第２スイッチング制御信号ＳＷ２が入力されるため、この絶縁素子の入力側回路は、信号生成回路５が配置される第３領域Ａ３に接続される。また、第２駆動回路２２が備える主回路は、第２スイッチング素子３２の制御端子に接続されるため、この主回路は、第２スイッチング素子３２が接続される第２領域Ａ２に接続される。そのため、図３に示すように、第２駆動回路２２は、第２絶縁領域Ｂ２を跨いで第２領域Ａ２と第３領域Ａ３とを接続するように配置されている。

トランス４の１次巻線５１は、第３領域Ａ３に配置される駆動用スイッチング素子７０に接続されるため、１次巻線５１に接続される第３端子４３は、第３領域Ａ３に接続される。また、トランス４の第１巻線５２ａは、第１領域Ａ１に配置される整流回路７６に接続されるため、第１巻線５２ａに接続される第１端子４１は、第１領域Ａ１に接続される。また、トランス４の第２巻線５２ｂは、第２領域Ａ２に配置される整流回路７６に接続されるため、第２巻線５２ｂに接続される第２端子４２は、第２領域Ａ２に接続される。そのため、図３に示すように、トランス４は、第１端子４１が第１領域Ａ１に接続され、第２端子４２が第２領域Ａ２に接続され、第３端子４３が第３領域Ａ３に接続されるように、第１絶縁領域Ｂ１及び第２絶縁領域Ｂ２の双方を跨いで配置されている。

ここで、１つのトランス４（同一のトランス４）が接続される第１領域Ａ１と第２領域Ａ２との組に着目して、図３に示すように、第１領域Ａ１と第２領域Ａ２との並び方向を対象方向Ｄとし、対象方向Ｄにおける第２領域Ａ２側から第１領域Ａ１側に向かう側を第１側Ｄ１とし、対象方向Ｄにおける第１側Ｄ１とは反対側を第２側Ｄ２とする。なお、対象方向Ｄは、制御基板１（具体的には、基板本体部１０）の板面に沿うように定義される。すなわち、対象方向Ｄは、制御基板１（具体的には、基板本体部１０）の厚さ方向に直交する方向である。本実施形態では、同じ相の第１スイッチング素子３１及び第２スイッチング素子３２（言い換えれば、１つのアーム３３が備える第１スイッチング素子３１及び第２スイッチング素子３２、すなわち、互いに直列接続される第１スイッチング素子３１及び第２スイッチング素子３２）に接続される第１領域Ａ１及び第２領域Ａ２が、１つのトランス４が接続される第１領域Ａ１と第２領域Ａ２との組を構成する。

図３に示すように、本実施形態では、第１端子４１は、トランス４の本体部４０から第１側Ｄ１に突出するように設けられ、第２端子４２は、トランス４の本体部４０から第２側Ｄ２に突出するように設けられ、第３端子４３は、トランス４の本体部４０から交差方向Ｃに突出するように設けられている。ここで、交差方向Ｃは、対象方向Ｄに交差する方向であり、本実施形態では、対象方向Ｄに直交する方向である。交差方向Ｃは、制御基板１（具体的には、基板本体部１０）の板面に沿うように定義される。

図３に示すように、本実施形態では、第１絶縁領域Ｂ１は、交差方向Ｃに沿って延びるように形成され、第２絶縁領域Ｂ２は、対象方向Ｄに沿って延びるように形成されている。そして、第１絶縁領域Ｂ１における交差方向Ｃの一方側の端部が、第２絶縁領域Ｂ２に接続されており、第１絶縁領域Ｂ１における当該端部において、第１絶縁領域Ｂ１及び第２絶縁領域Ｂ２の双方を跨ぐようにトランス４が配置されている。

図６に、１次巻線５１と２つの２次巻線５２とを備えるトランス４の一例を示す。図６に示す例では、図３に示す例と同様に、トランス４は、３つの第１端子４１と３つの第２端子４２とを備えている。一方、図３に示す例では、トランス４が３つの第３端子４３を備えているのに対して、図６に示す例では、トランス４は、４つの第３端子４３を備えている。図６に示すように、トランス４は、電気的絶縁性を有する材料（樹脂等）を用いて形成されたボビン６０と、磁性を有する材料を用いて形成されたコア６３と、を備えている。図６に示す例では、１次巻線５１及び２次巻線５２が、共通のボビン６０に巻回されている。ボビン６０の中心部には貫通孔（巻線の巻回軸に沿って延びる貫通孔）が形成されており、一対のコア６３が、それぞれの中脚部６３ａが当該貫通孔に対して互いに反対側から挿入されるように配置されている。本例では、一対のコア６３のそれぞれの中脚部６３ａが対向する部分にギャップが形成されている。

そして、第１端子４１と第２端子４２との並び方向における第１端子４１側から第２端子４２側に向かって、第１巻線５２ａ、第１絶縁壁６１、１次巻線５１、第２絶縁壁６２、及び第２巻線５２ｂが、記載の順に配置されている。ボビン６０は、巻線の巻回軸が当該並び方向に沿う向きで配置されている。第１絶縁壁６１及び第２絶縁壁６２は、電気的絶縁性を有する材料を用いて形成される。そして、第１絶縁壁６１及び第２絶縁壁６２は、第１端子４１と第２端子４２との並び方向に交差する方向（ここでは、当該並び方向に直交する方向）に延びるように形成される。図６に示す例では、第１絶縁壁６１及び第２絶縁壁６２はボビン６０と一体的に形成されている。また、図６に示す例では、第１端子４１と第２端子４２との並び方向は、対象方向Ｄに沿う方向である。すなわち、トランス４は、第１端子４１と第２端子４２との並び方向が対象方向Ｄに沿う向きで、制御基板１に配置されている。図６に示す例では、第１端子４１、第２端子４２、及び第３端子４３のそれぞれは、ボビン６０と一体的に形成された端子台６４に取り付けられている。

図６に示す例では、第１巻線５２ａと第１端子４１との間の距離（具体的には、第１端子４１と第２端子４２との並び方向に沿った距離、以下同様）と、第２巻線５２ｂと第２端子４２との間の距離とが等しくなるように、トランス４が構成されている。また、図６に示す例では、第１巻線５２ａと１次巻線５１との距離と、第２巻線５２ｂと１次巻線５１との距離とが等しくなるように、トランス４が構成されている。これにより、２つの２次巻線５２の間で、インダクタンスを同程度とすると共に１次巻線５１との結合係数を同程度として、２つの２次巻線５２により同程度の２次側電圧を生成することを可能としている。なお、図６に示す例では、一対のコア６３の間に形成される上記ギャップと第１巻線５２ａとの距離と、当該ギャップと第２巻線５２ｂとの距離とが等しくなるように、トランス４が構成されており、これによっても、２つの２次巻線５２の間でインダクタンスを同程度とすることが可能となっている。

図３に示すように、本実施形態では、第１領域Ａ１及び第２領域Ａ２のそれぞれに、端子接続部６が形成されている。そして、図５に示すように、第１スイッチング素子３１の端子接続部と、第１領域Ａ１に形成された端子接続部６とが、接続端子８０を介して接続されることで、第１スイッチング素子３１が第１領域Ａ１に接続される。また、第２スイッチング素子３２の端子接続部と、第２領域Ａ２に形成された端子接続部６とが、接続端子８０を介して接続されることで、第２スイッチング素子３２が第２領域Ａ２に接続される。端子接続部６は、例えば、制御基板１（具体的には、基板本体部１０）を貫通する孔部を備え、この場合、接続端子８０が当該孔部を貫通するように配置された状態で、接続端子８０と端子接続部６とが電気的に接続される。

第１領域Ａ１には、第１スイッチング素子３１の制御端子に接続される端子接続部６が少なくとも形成され、第２領域Ａ２には、第２スイッチング素子３２の制御端子に接続される端子接続部６が少なくとも形成される。図３及び図５に示す例では、第１領域Ａ１及び第２領域Ａ２のそれぞれに、複数の端子接続部６（具体的には、５つの端子接続部６）が形成されている。これら複数の端子接続部６は、対象方向Ｄに沿って一列に並んで配置されている。本実施形態では、スイッチング素子３を構成するチップ型素子には、当該スイッチング素子３を流れる電流を検出する電流検出回路と、当該スイッチング素子３の温度を検出する温度検出回路とが内蔵されている。そして、スイッチング素子３には、端子接続部として、当該スイッチング素子３の制御端子に接続された端子接続部に加えて、電流検出回路の検出結果を取得するための２つの端子接続部と、温度検出回路の検出結果を取得するための２つの端子接続部と、を備えている。すなわち、スイッチング素子３は、５つの端子接続部を備えている。これに対応して、第１領域Ａ１及び第２領域Ａ２のそれぞれには、スイッチング素子３が備える５つの端子接続部に接続される５つの端子接続部６が形成されている。

上述したように、本実施形態では、インバータ３０は、Ｎ個（Ｎは２以上の自然数であり、本実施形態ではＮは３）の第１スイッチング素子３１とＮ個の第２スイッチング素子３２とを備えている。そのため、基板本体部１０には、Ｎ個の第１スイッチング素子３１のそれぞれに対応してＮ個の第１領域Ａ１が形成されていると共に、Ｎ個の第２スイッチング素子３２のそれぞれに対応してＮ個の第２領域Ａ２が形成されている。そして、本実施形態では、図３及び図５に示すように、Ｎ個の第１領域Ａ１とＮ個の第２領域Ａ２とが、規定の配列方向Ｅに沿って一列に並んで配置されている。具体的には、第１領域Ａ１と第２領域Ａ２とは、１つずつ交互に配列方向Ｅに並べて配置されており、配列方向Ｅにおける第１領域Ａ１と第２領域Ａ２との隙間のそれぞれに第１絶縁領域Ｂ１が形成されている。第３領域Ａ３は、配列方向Ｅに連続するように形成されていると共に、Ｎ個の第１領域Ａ１及びＮ個の第２領域Ａ２に対して第２絶縁領域Ｂ２を挟んで直交方向Ｆ（配列方向Ｅに直交する方向）に隣接して配置されている。なお、配列方向Ｅは、上述した対象方向Ｄに平行となるように定義される。また、直交方向Ｆは、制御基板１（具体的には、基板本体部１０）の板面に沿うように定義され、本実施形態では、交差方向Ｃに平行となるように定義される。

本実施形態では、図５に示すように、第１スイッチング素子３１と第２スイッチング素子３２とは、１つずつ交互に配列方向Ｅに並べて配置されており、第１領域Ａ１と第２領域Ａ２との配置間隔は、第１スイッチング素子３１と第２スイッチング素子３２との配置間隔に応じた間隔となっている。図示は省略するが、第１スイッチング素子３１及び第２スイッチング素子３２は、制御基板１とは別の基板に配置されている。

上述したように、本実施形態では、同じ相の第１スイッチング素子３１及び第２スイッチング素子３２に接続される第１領域Ａ１及び第２領域Ａ２が、１つのトランス４が接続される第１領域Ａ１と第２領域Ａ２との組を構成する。よって、図３に示す例では、制御基板１（具体的には、基板本体部１０）には、Ｕ相の第１スイッチング素子３１及びＵ相の第２スイッチング素子３２に接続される第１領域Ａ１及び第２領域Ａ２を含む回路配置領域ＡであるＵ相回路配置領域ＡＵと、Ｖ相の第１スイッチング素子３１及びＶ相の第２スイッチング素子３２に接続される第１領域Ａ１及び第２領域Ａ２を含む回路配置領域ＡであるＶ相回路配置領域ＡＶと、Ｗ相の第１スイッチング素子３１及びＷ相の第２スイッチング素子３２に接続される第１領域Ａ１及び第２領域Ａ２を含む回路配置領域ＡであるＷ相回路配置領域ＡＷとが、配列方向Ｅに並んで形成されている。

この制御基板１では、第１領域Ａ１と第２領域Ａ２とに共通に設けられるトランス４が、上述したように第１絶縁領域Ｂ１及び第２絶縁領域Ｂ２の双方を跨いで配置されるため、１つのトランス４が接続される第１領域Ａ１と第２領域Ａ２との配置間隔の短縮を図ることが可能となっている。この点について、図４に示す比較例を参照して説明する。図４に示す比較例は、本開示に係る制御基板の実施例ではないが、本開示に係る制御基板の実施例（図３）との比較を容易にするために、図３と同様の符号を図４に付している。

図３に示すように、第１絶縁領域Ｂ１及び第２絶縁領域Ｂ２の双方を跨ぐようにトランス４を配置することで、第１領域Ａ１と第２領域Ａ２とを電気的に絶縁するための第１絶縁領域Ｂ１を、トランス４の配置領域として利用することができる。このように第１絶縁領域Ｂ１をトランス４の配置領域として利用することで、トランス４における第１領域Ａ１に配置される部分及びトランス４における第２領域Ａ２に配置される部分のそれぞれの面積（平面視での面積）を小さく抑えることができる。この結果、図４に示す比較例に比べて、すなわち、第１領域Ａ１と第３領域Ａ３とを接続する第１トランス４ａ（第１駆動回路２１に電力を供給するためのトランス）と、第２領域Ａ２と第３領域Ａ３とを接続する第２トランス４ｂ（第２駆動回路２２に電力を供給するためのトランス）とが各別に設けられる場合に比べて、第１領域Ａ１及び第２領域Ａ２のそれぞれを対象方向Ｄに小さくして、第１領域Ａ１と第２領域Ａ２との配置間隔の短縮を図ることが可能となっている。この結果、図３を図４と比較すると明らかなように、配列方向Ｅにおける制御基板１の小型化を図りつつ、Ｎ個の第１領域Ａ１とＮ個の第２領域Ａ２とが配列方向Ｅに沿って一列に並んで配置された制御基板１を実現しやすくなっている。

〔その他の実施形態〕
次に、制御基板のその他の実施形態について説明する。

（１）上記の実施形態では、第１端子４１が、トランス４の本体部４０から第１側Ｄ１に突出するように設けられ、第２端子４２が、トランス４の本体部４０から第２側Ｄ２に突出するように設けられ、第３端子４３が、トランス４の本体部４０から交差方向Ｃに突出するように設けられる構成を例として説明した。しかし、本開示はそのような構成に限定されず、例えば図７に示す例のように、第１端子４１及び第２端子４２が、交差方向Ｃの同じ側（第３端子４３が突出する側とは反対側）に突出するように設けられる構成とすることもできる。

（２）上記の実施形態では、Ｎ個の第１領域Ａ１とＮ個の第２領域Ａ２とが、規定の配列方向Ｅに沿って一列に並んで配置される構成を例として説明した。しかし、本開示はそのような構成に限定されず、例えば図７に示す例のように、１つのトランス４が接続される第１領域Ａ１及び第２領域Ａ２のみが隣接して配置される構成とすることもできる。

（３）上記の実施形態では、１つのトランス４が接続される第１領域Ａ１及び第２領域Ａ２が、同じ相の第１スイッチング素子３１及び第２スイッチング素子３２に接続される第１領域Ａ１及び第２領域Ａ２である構成を例として説明した。しかし、そのような構成に限定されることなく、１つのトランス４が接続される第１領域Ａ１及び第２領域Ａ２が、互いに異なる相の第１スイッチング素子３１及び第２スイッチング素子３２に接続される第１領域Ａ１及び第２領域Ａ２である構成とすることもできる。

（４）上記の実施形態では、上段側スイッチング素子が第１スイッチング素子３１であり、下段側スイッチング素子が第２スイッチング素子３２である構成を例として説明した。しかし、本開示はそのような構成に限定されず、下段側スイッチング素子が第１スイッチング素子３１であり、上段側スイッチング素子が第２スイッチング素子３２である構成とすることもできる。また、例えば、１つのトランス４が接続される第１領域Ａ１及び第２領域Ａ２の組として、いずれも上段側スイッチング素子である第１スイッチング素子３１及び第２スイッチング素子３２に接続される第１領域Ａ１及び第２領域Ａ２の組と、いずれも下段側スイッチング素子である第１スイッチング素子３１及び第２スイッチング素子３２に接続される第１領域Ａ１及び第２領域Ａ２の組との双方が存在する構成とすることもできる。

（５）上記の実施形態では、インバータ３０が、Ｎ個（Ｎは２以上の自然数）の第１スイッチング素子３１とＮ個の第２スイッチング素子３２とを備える構成を例として説明した。しかし、本開示はそのような構成に限定されず、インバータ３０が１つの第１スイッチング素子３１と１つの第２スイッチング素子３２とを備える構成とすることもできる。この場合、基板本体部１０には、１つの第１領域Ａ１と１つの第２領域Ａ２とが形成される。

（６）上記の実施形態では、第１駆動回路２１及び第２駆動回路２２として、絶縁素子が内蔵された駆動回路が用いられる構成を例として説明した。しかし、本開示はそのような構成に限定されず、第１駆動回路２１及び第２駆動回路２２として、絶縁素子と主回路（ドライバ）とが別部品とされる駆動回路を用いることもできる。この場合、例えば、第１駆動回路２１における絶縁素子が、第２絶縁領域Ｂ２を跨いで第１領域Ａ１と第３領域Ａ３とを接続するように配置され、第１駆動回路２１における主回路が、第２絶縁領域Ｂ２を跨がずに第１領域Ａ１に配置される構成とすることができる。同様に、第２駆動回路２２における絶縁素子が、第２絶縁領域Ｂ２を跨いで第２領域Ａ２と第３領域Ａ３とを接続するように配置され、第２駆動回路２２における主回路が、第２絶縁領域Ｂ２を跨がずに第２領域Ａ２に配置される構成とすることができる。

（７）上記の実施形態では、電源回路７が、プッシュプル方式のスイッチング電源回路である構成を例として説明した。しかし、本開示はそのような構成に限定されず、電源回路７は、ハーフブリッジ方式、フルブリッジ方式、シングルフォワード方式、フライバック方式等の、プッシュプル方式以外の方式のスイッチング電源回路であってもよい。

（８）なお、上述した各実施形態で開示された構成は、矛盾が生じない限り、他の実施形態で開示された構成と組み合わせて適用すること（その他の実施形態として説明した実施形態同士の組み合わせを含む）も可能である。その他の構成に関しても、本明細書において開示された実施形態は全ての点で単なる例示に過ぎない。従って、本開示の趣旨を逸脱しない範囲内で、適宜、種々の改変を行うことが可能である。

〔上記実施形態の概要〕
以下、上記において説明した制御基板の概要について説明する。

第１スイッチング素子（３１）及び第２スイッチング素子（３２）を備えたインバータ（３０）を制御する制御基板（１）であって、前記第１スイッチング素子（３１）をスイッチング制御する第１スイッチング制御信号（ＳＷ１）及び前記第２スイッチング素子（３２）をスイッチング制御する第２スイッチング制御信号（ＳＷ２）を生成する信号生成回路（５）と、前記第１スイッチング制御信号（ＳＷ１）に基づき前記第１スイッチング素子（３１）を駆動する第１駆動回路（２１）と、前記第２スイッチング制御信号（ＳＷ２）に基づき前記第２スイッチング素子（３２）を駆動する第２駆動回路（２２）と、トランス（４）を用いて前記第１駆動回路（２１）及び前記第２駆動回路（２２）に電力を供給する電源回路（７）と、を備えると共に、板状の基板本体部（１０）に形成される回路配置領域（Ａ）であって、前記第１スイッチング素子（３１）が接続される第１領域（Ａ１）と、前記第２スイッチング素子（３２）が接続される領域であって前記第１領域（Ａ１）に対して第１絶縁領域（Ｂ１）を挟んで隣接する第２領域（Ａ２）と、前記第１領域（Ａ１）及び前記第２領域（Ａ２）に対して第２絶縁領域（Ｂ２）を挟んで隣接する第３領域（Ａ３）と、を備え、前記信号生成回路（５）は、前記第３領域（Ａ３）に配置され、前記第１駆動回路（２１）は、前記第２絶縁領域（Ｂ２）を跨いで前記第１領域（Ａ１）と前記第３領域（Ａ３）とを接続するように配置され、前記第２駆動回路（２２）は、前記第２絶縁領域（Ｂ２）を跨いで前記第２領域（Ａ２）と前記第３領域（Ａ３）とを接続するように配置され、前記トランス（４）は、第１端子（４１）、第２端子（４２）、及び第３端子（４３）を備えると共に、前記第１端子（４１）が前記第１領域（Ａ１）に接続され、前記第２端子（４２）が前記第２領域（Ａ２）に接続され、前記第３端子（４３）が前記第３領域（Ａ３）に接続されるように、前記第１絶縁領域（Ｂ１）及び前記第２絶縁領域（Ｂ２）の双方を跨いで配置されている。

この構成によれば、第１端子（４１）、第２端子（４２）、及び第３端子（４３）を備えるトランス（４）が、第１端子（４１）が第１領域（Ａ１）に接続され、第２端子（４２）が第２領域（Ａ２）に接続され、第３端子（４３）が第３領域（Ａ３）に接続されるように配置されるため、第１スイッチング素子（３１）が接続される第１領域（Ａ１）と第２スイッチング素子（３２）が接続される第２領域（Ａ２）とに共通のトランス（４）を用いつつ、第１領域（Ａ１）及び第２領域（Ａ２）のそれぞれを、トランス（４）を介して第３領域（Ａ３）に接続することができる。

そして、このトランス（４）は、第１絶縁領域（Ｂ１）及び第２絶縁領域（Ｂ２）の双方を跨いで配置される。このように第１領域（Ａ１）と第２領域（Ａ２）とを電気的に絶縁するための第１絶縁領域（Ｂ１）をトランス（４）の配置領域として利用することで、トランス（４）における第１領域（Ａ１）に配置される部分及びトランス（４）における第２領域（Ａ２）に配置される部分のそれぞれの面積（平面視での面積）を小さく抑えることができる。よって、第１領域（Ａ１）と第３領域（Ａ３）とを接続するトランスと、第２領域（Ａ２）と第３領域（Ａ３）とを接続するトランスとが各別に設けられる場合に比べて、第１領域（Ａ１）と第２領域（Ａ２）との並び方向において第１領域（Ａ１）及び第２領域（Ａ２）のそれぞれを小さくして、第１領域（Ａ１）と第２領域（Ａ２）との配置間隔の短縮を図ることができる。

このように、上記の構成によれば、スイッチング素子（３１，３２）が接続される領域（Ａ１，Ａ２）間の電気的絶縁性を適切に確保しつつ、当該領域（Ａ１，Ａ２）の配置間隔の短縮を図ることができる。

ここで、前記第１領域（Ａ１）と前記第２領域（Ａ２）との並び方向を対象方向（Ｄ）とし、前記対象方向（Ｄ）における前記第２領域（Ａ２）側から前記第１領域（Ａ１）側に向かう側を第１側（Ｄ１）とし、前記対象方向（Ｄ）における前記第１側（Ｄ１）とは反対側を第２側（Ｄ２）として、前記第１端子（４１）は、前記トランス（４）の本体部（４０）から前記第１側（Ｄ１）に突出するように設けられ、前記第２端子（４２）は、前記本体部（４０）から前記第２側（Ｄ２）に突出するように設けられ、前記第３端子（４３）は、前記本体部（４０）から前記対象方向（Ｄ）に交差する方向（Ｃ）に突出するように設けられていると好適である。

この構成によれば、第１端子（４１）及び第２端子（４２）が、トランス（４）の本体部（４０）から対象方向（Ｄ）に交差する方向（Ｃ）の同じ側に突出するように設けられる場合に比べて、第１端子（４１）と第２端子（４２）との電気的絶縁性を適切に確保しつつ、対象方向（Ｄ）における本体部（４０）の小型化を図りやすい。トランス（４）の本体部（４０）を対象方向（Ｄ）に小型化することで、第１領域（Ａ１）と第２領域（Ａ２）との配置間隔の短縮をより一層図ることができる。

また、前記トランス（４）は、１次巻線（５１）と、前記１次巻線（５１）に磁気結合する２つの２次巻線（５２）と、を備え、前記第１端子（４１）は、２つの前記２次巻線（５２）のうちの一方である第１巻線（５２ａ）に接続され、前記第２端子（４２）は、２つの前記２次巻線（５２）のうちの他方である第２巻線（５２ｂ）に接続され、前記第３端子（４３）は、前記１次巻線（５１）に接続されていると好適である。

この構成によれば、トランス（４）の２つの２次巻線（５２）により生成される２つの２次側電圧が第１駆動回路（２１）及び第２駆動回路（２２）に供給されるように、トランス（４）を適切に構成することができる。

上記のように、前記第１端子（４１）が前記第１巻線（５２ａ）に接続され、前記第２端子（４２）が前記第２巻線（５２ｂ）に接続され、前記第３端子（４３）が前記１次巻線（５１）に接続される構成において、前記第１端子（４１）と前記第２端子（４２）との並び方向における前記第１端子（４１）側から前記第２端子（４２）側に向かって、前記第１巻線（５２ａ）、第１絶縁壁（６１）、前記１次巻線（５１）、第２絶縁壁（６２）、及び前記第２巻線（５２ｂ）が、記載の順に配置されていると好適である。

この構成によれば、第１巻線（５２ａ）と第１端子（４１）との間の距離と、第２巻線（５２ｂ）と第２端子（４２）との間の距離との差を小さく抑えることができると共に、第１巻線（５２ａ）と１次巻線（５１）との距離と、第２巻線（５２ｂ）と１次巻線（５１）との距離との差を小さく抑えることができる。よって、２つの２次巻線（５２）の間で、インダクタンスを同程度とすると共に１次巻線（５１）との結合係数を同程度とすることが容易となり、２つの２次巻線（５２）により同程度の２次側電圧が生成されるようにトランス（４）を構成しやすくなる。

また、上記の構成によれば、第１巻線（５２ａ）と１次巻線（５１）との間に第１絶縁壁（６１）が配置されると共に、第２巻線（５２ｂ）と１次巻線（５１）との間に第２絶縁壁（６２）が配置されるため、これらの第１絶縁壁（６１）及び第２絶縁壁（６２）が設けられない場合に比べて、１次巻線（５１）と２つの２次巻線（５２）との間の電気的絶縁性を適切に確保しつつ、第１端子（４１）と第２端子（４２）との並び方向におけるトランス（４）の小型化を図りやすい。

上記の各構成の制御基板（１）において、前記インバータ（３０）は、Ｎ個（Ｎは２以上の自然数）の前記第１スイッチング素子（３１）とＮ個の前記第２スイッチング素子（３２）とを備え、前記基板本体部（１０）には、Ｎ個の前記第１スイッチング素子（３１）のそれぞれに対応してＮ個の前記第１領域（Ａ１）が形成されていると共に、Ｎ個の前記第２スイッチング素子（３２）のそれぞれに対応してＮ個の前記第２領域（Ａ２）が形成され、Ｎ個の前記第１領域（Ａ１）とＮ個の前記第２領域（Ａ２）とが、規定の配列方向（Ｅ）に沿って一列に並んで配置され、前記第３領域（Ａ３）が、前記配列方向（Ｅ）に連続するように形成されていると共に、Ｎ個の前記第１領域（Ａ１）及びＮ個の前記第２領域（Ａ２）に対して前記第２絶縁領域（Ｂ２）を挟んで前記配列方向（Ｅ）に直交する方向（Ｆ）に隣接して配置されていると好適である。

この構成によれば、制御対象となるインバータ（３０）が、第１スイッチング素子（３１）と第２スイッチング素子（３２）とが１つずつ交互に一列に並べて配置されるインバータ（３０）である場合に、Ｎ個の第１スイッチング素子（３１）のそれぞれを対応する第１領域（Ａ１）に接続し、且つ、Ｎ個の第２スイッチング素子（３２）のそれぞれを対応する第２領域（Ａ２）に接続することが容易な制御基板（１）を実現することができる。そして、上述したように、本開示の制御基板（１）は、第１領域（Ａ１）と第２領域（Ａ２）との配置間隔の短縮を図ることができるため、配列方向（Ｅ）における制御基板（１）の小型化を図りつつ、Ｎ個の第１領域（Ａ１）とＮ個の第２領域（Ａ２）とが配列方向（Ｅ）に沿って一列に並んで配置された制御基板（１）を実現することができる。

本開示に係る制御基板は、上述した各効果のうち、少なくとも１つを奏することができればよい。

１：制御基板
４：トランス
５：信号生成回路
７：電源回路
１０：基板本体部
２１：第１駆動回路
２２：第２駆動回路
３０：インバータ
３１：第１スイッチング素子
３２：第２スイッチング素子
４０：本体部
４１：第１端子
４２：第２端子
４３：第３端子
５１：１次巻線
５２：２次巻線
５２ａ：第１巻線
５２ｂ：第２巻線
６１：第１絶縁壁
６２：第２絶縁壁
Ａ：回路配置領域
Ａ１：第１領域
Ａ２：第２領域
Ａ３：第３領域
Ｂ１：第１絶縁領域
Ｂ２：第２絶縁領域
Ｃ：交差方向（対象方向に交差する方向）
Ｄ：対象方向
Ｄ１：第１側
Ｄ２：第２側
Ｅ：配列方向
Ｆ：直交方向（配列方向に直交する方向）
ＳＷ１：第１スイッチング制御信号
ＳＷ２：第２スイッチング制御信号

Claims (5)

1. 第１スイッチング素子及び第２スイッチング素子を備えたインバータを制御する制御基板であって、
   前記第１スイッチング素子をスイッチング制御する第１スイッチング制御信号及び前記第２スイッチング素子をスイッチング制御する第２スイッチング制御信号を生成する信号生成回路と、
   前記第１スイッチング制御信号に基づき前記第１スイッチング素子を駆動する第１駆動回路と、
   前記第２スイッチング制御信号に基づき前記第２スイッチング素子を駆動する第２駆動回路と、
   トランスを用いて前記第１駆動回路及び前記第２駆動回路に電力を供給する電源回路と、を備えると共に、
   板状の基板本体部に形成される回路配置領域であって、前記第１スイッチング素子が接続される第１領域と、前記第２スイッチング素子が接続される領域であって前記第１領域に対して第１絶縁領域を挟んで隣接する第２領域と、前記第１領域及び前記第２領域に対して第２絶縁領域を挟んで隣接する第３領域と、を備え、
   前記信号生成回路は、前記第３領域に配置され、
   前記第１駆動回路は、前記第２絶縁領域を跨いで前記第１領域と前記第３領域とを接続するように配置され、
   前記第２駆動回路は、前記第２絶縁領域を跨いで前記第２領域と前記第３領域とを接続するように配置され、
   前記トランスは、第１端子、第２端子、及び第３端子を備えると共に、前記第１端子が前記第１領域に接続され、前記第２端子が前記第２領域に接続され、前記第３端子が前記第３領域に接続されるように、前記第１絶縁領域及び前記第２絶縁領域の双方を跨いで配置されている、制御基板。
2. 前記第１領域と前記第２領域との並び方向を対象方向とし、前記対象方向における前記第２領域側から前記第１領域側に向かう側を第１側とし、前記対象方向における前記第１側とは反対側を第２側として、
   前記第１端子は、前記トランスの本体部から前記第１側に突出するように設けられ、
   前記第２端子は、前記本体部から前記第２側に突出するように設けられ、
   前記第３端子は、前記本体部から前記対象方向に交差する方向に突出するように設けられている、請求項１に記載の制御基板。
3. 前記トランスは、１次巻線と、前記１次巻線に磁気結合する２つの２次巻線と、を備え、
   前記第１端子は、２つの前記２次巻線のうちの一方である第１巻線に接続され、
   前記第２端子は、２つの前記２次巻線のうちの他方である第２巻線に接続され、
   前記第３端子は、前記１次巻線に接続されている、請求項１又は２に記載の制御基板。
4. 前記第１端子と前記第２端子との並び方向における前記第１端子側から前記第２端子側に向かって、前記第１巻線、第１絶縁壁、前記１次巻線、第２絶縁壁、及び前記第２巻線が、記載の順に配置されている、請求項３に記載の制御基板。
5. 前記インバータは、Ｎ個（Ｎは２以上の自然数）の前記第１スイッチング素子とＮ個の前記第２スイッチング素子とを備え、
   前記基板本体部には、Ｎ個の前記第１スイッチング素子のそれぞれに対応してＮ個の前記第１領域が形成されていると共に、Ｎ個の前記第２スイッチング素子のそれぞれに対応してＮ個の前記第２領域が形成され、
   Ｎ個の前記第１領域とＮ個の前記第２領域とが、規定の配列方向に沿って一列に並んで配置され、
   前記第３領域が、前記配列方向に連続するように形成されていると共に、Ｎ個の前記第１領域及びＮ個の前記第２領域に対して前記第２絶縁領域を挟んで前記配列方向に直交する方向に隣接して配置されている、請求項１から４のいずれか一項に記載の制御基板。

Images