JP2021014599A - Manufacturing apparatus of semiconductor device, manufacturing method of semiconductor device, program, and computer storage medium - Google Patents

Manufacturing apparatus of semiconductor device, manufacturing method of semiconductor device, program, and computer storage medium Download PDF

Info

Publication number
JP2021014599A
JP2021014599A JP2017224695A JP2017224695A JP2021014599A JP 2021014599 A JP2021014599 A JP 2021014599A JP 2017224695 A JP2017224695 A JP 2017224695A JP 2017224695 A JP2017224695 A JP 2017224695A JP 2021014599 A JP2021014599 A JP 2021014599A
Authority
JP
Japan
Prior art keywords
substrate
wafer
treatment
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017224695A
Other languages
Japanese (ja)
Inventor
智久 星野
Tomohisa Hoshino
智久 星野
正人 ▲濱▼田
正人 ▲濱▼田
Masato Hamada
恭満 山口
Kiyomitsu Yamaguchi
恭満 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017224695A priority Critical patent/JP2021014599A/en
Priority to TW107138718A priority patent/TW201934814A/en
Priority to PCT/JP2018/041621 priority patent/WO2019102866A1/en
Publication of JP2021014599A publication Critical patent/JP2021014599A/en
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06Suspending or supporting devices for articles to be coated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/04Removal of gases or vapours ; Gas or pressure control
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

To provide a manufacturing apparatus of a semiconductor device which uniformly performs electrolytic treatment to a substrate.SOLUTION: A manufacturing apparatus 1 has: a wafer holding part 10 holding a wafer W; and a terminal 25 used by an electrolytic treatment part 20 which performs plating treatment to the wafer W in order to apply voltage to the wafer W. In the manufacturing apparatus 1, the electrolytic treatment part 20 has: a base body 21 arranged opposing to the wafer holding part 10; a plating solution nozzle 40 which is provided in the base body 21, and supplies plating solution from a surface 21a of the base body 21 to the wafer W; a direct electrode 26 which is provided on the surface 21a of the base body 21, comes into contact with the plating solution supplied to the wafer W, and applies voltage between itself and the wafer W; and an indirect electrode 28 which is provided inside the base body 21, and forms an electric field in the plating solution supplied to the wafer W.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置の製造装置、当該製造装置を用いた半導体装置の製造方法、プログラム及びコンピュータ記憶媒体に関する。 The present invention relates to a semiconductor device manufacturing apparatus, a method for manufacturing a semiconductor device using the manufacturing apparatus, a program, and a computer storage medium.

半導体装置の製造工程においては、例えばめっき処理やエッチング処理等の電解処理が行われる。 In the manufacturing process of a semiconductor device, electrolytic treatment such as plating treatment and etching treatment is performed.

上述しためっき処理を均一に行うため、例えば特許文献1に記載されためっき処理方法が提案されている。このめっき処理では、先ず、半導体ウェハ(以下、「ウェハ」という。)を保持するウェハ保持部と、当該ウェハ保持部に保持されたウェハにめっき処理を行う電解処理部と、を対向配置する(第1の工程)。次に、ノズルから、ウェハ保持部に保持されたウェハにめっき液を供給する(第2の工程)。次に、ウェハに電圧を印加するための端子をウェハに接触させると共に、電解処理部が備える直接電極をめっき液に接触させる(第3の工程)。次に、電解処理部が備える間接電極に電圧を印加することで、めっき液に電界を形成し、当該めっき液中の金属イオンをウェハ側に移動させる(第4の工程)。その後、直接電極とウェハとの間に電圧を印加することで、ウェハ側に移動した金属イオンを還元する(第5の工程)。 In order to uniformly perform the above-mentioned plating treatment, for example, the plating treatment method described in Patent Document 1 has been proposed. In this plating process, first, a wafer holding unit that holds a semiconductor wafer (hereinafter referred to as a “wafer”) and an electrolytic processing unit that performs a plating process on the wafer held by the wafer holding unit are arranged to face each other (hereinafter, referred to as “wafer”). First step). Next, the plating solution is supplied from the nozzle to the wafer held in the wafer holding portion (second step). Next, the terminal for applying a voltage to the wafer is brought into contact with the wafer, and the direct electrode provided in the electrolysis processing unit is brought into contact with the plating solution (third step). Next, by applying a voltage to the indirect electrode provided in the electrolysis treatment unit, an electric field is formed in the plating solution, and the metal ions in the plating solution are moved to the wafer side (fourth step). Then, by applying a voltage directly between the electrode and the wafer, the metal ions that have moved to the wafer side are reduced (fifth step).

かかる場合、間接電極による金属イオンの移動(第4の工程)と直接電極による金属イオンの還元(第5の工程)が個別に行われるので、ウェハ側に金属イオンが均一に集積した状態で金属イオンの還元を行うことができ、これによりめっき処理の均一化を図っている。 In such a case, the movement of the metal ions by the indirect electrode (fourth step) and the reduction of the metal ions by the direct electrode (fifth step) are individually performed, so that the metal is in a state where the metal ions are uniformly accumulated on the wafer side. Ions can be reduced, which makes the plating process uniform.

国際公開WO2017/094568号公報International Publication WO2017 / 094568 Gazette

本発明者らが鋭意検討した結果、ウェハ上に形成されたシード層がめっき液に晒されると、当該めっき液に溶けてしまうことを見出した。すなわち、特許文献1に記載されためっき処理方法では、第2の工程においてウェハにめっき液を供給すると、このめっき液にシード層が溶けて損傷を被る。そうすると、その後の第5の工程においてシード層が損傷した部分は電極として適切に機能せず、金属イオンを均一に還元させることができない。特に近年、半導体装置の微細化に伴い、シード層も薄膜化しているため、上述したシード層の損傷の影響は大きく、めっき処理の均一化には改善の余地がある。 As a result of diligent studies by the present inventors, it has been found that when the seed layer formed on the wafer is exposed to the plating solution, it dissolves in the plating solution. That is, in the plating treatment method described in Patent Document 1, when the plating solution is supplied to the wafer in the second step, the seed layer is melted in the plating solution and is damaged. Then, in the subsequent fifth step, the portion where the seed layer is damaged does not function properly as an electrode, and the metal ions cannot be uniformly reduced. In particular, in recent years, with the miniaturization of semiconductor devices, the seed layer has also become thinner, so that the above-mentioned damage to the seed layer has a large effect, and there is room for improvement in uniform plating treatment.

本発明は、上記事情に鑑みてなされたものであり、基板に対する電解処理を均一に行い、半導体装置を適切に製造することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to uniformly perform an electrolytic treatment on a substrate and appropriately manufacture a semiconductor device.

上記課題を解決する本発明は、半導体装置の製造装置であって、基板を保持する基板保持部と、前記基板保持部に保持された基板に電解処理を行う電解処理部と、前記基板保持部に保持された基板に電圧を印加するための端子と、を有し、前記電解処理部は、前記基板保持部に対向して配置される基体と、前記基体に設けられ、当該基体の表面から基板に処理液を供給する処理液供給部と、前記基体の表面に設けられ、基板に供給された前記処理液に接触し、基板との間で電圧を印加する直接電極と、前記基体の内部に設けられ、基板に供給された前記処理液に電界を形成する間接電極と、を有することを特徴としている。 The present invention, which solves the above-mentioned problems, is a semiconductor device manufacturing apparatus, which comprises a substrate holding unit that holds a substrate, an electrolytic processing unit that performs electrolytic treatment on a substrate held by the substrate holding unit, and a substrate holding unit. The electrolytic processing unit has a terminal for applying a voltage to the substrate held on the substrate, and the electrolytic processing unit is provided on the substrate and is provided on the substrate and from the surface of the substrate. A processing liquid supply unit that supplies a processing liquid to the substrate, a direct electrode provided on the surface of the substrate that contacts the processing liquid supplied to the substrate and applies a voltage between the substrate, and the inside of the substrate. It is characterized in that it has an indirect electrode that forms an electric field in the processing liquid supplied to the substrate.

本発明の製造装置を用いれば、基板に端子を接触させ、当該端子を介して基板に電圧を印加して通電した状態で、処理液供給部によって基体の表面から基板に処理液を供給することができる。すなわち、基板をめっき液に接触させる瞬間から基板に通電することができる。そうすると、従来(特許文献1)のようにめっき液を供給した後、基板に端子を接触させる場合に比べて、本発明によれば、基板が処理液に接触する時間を短縮することができる。したがって、例えば基板上のシード層が処理液に溶けるのを抑制することができる。 When the manufacturing apparatus of the present invention is used, the processing liquid is supplied from the surface of the substrate to the substrate by the processing liquid supply unit in a state where the terminals are brought into contact with the substrate and a voltage is applied to the substrate through the terminals to energize the substrate. Can be done. That is, the substrate can be energized from the moment the substrate is brought into contact with the plating solution. Then, according to the present invention, the time for the substrate to come into contact with the processing liquid can be shortened as compared with the case where the terminals are brought into contact with the substrate after the plating solution is supplied as in the conventional case (Patent Document 1). Therefore, for example, it is possible to prevent the seed layer on the substrate from being dissolved in the treatment liquid.

さらに本発明の製造装置では、基板に供給された処理液を直接電極に接触させる。続いて、間接電極に電圧を印加することで、処理液に電界を形成し、当該処理液中の被処理イオンを基板側に移動させた後、直接電極と基板との間に電圧を印加することで、基板側に移動した被処理イオンを酸化又は還元することができる。このように間接電極による被処理イオンの移動と直接電極及び基板による被処理イオンの酸化又は還元(以下、単に「酸化還元」という場合がある)が個別に行われるので、基板の表面に十分な被処理イオンが均一に集積した状態で被処理イオンの酸化還元を行うことができる。 Further, in the manufacturing apparatus of the present invention, the treatment liquid supplied to the substrate is brought into direct contact with the electrodes. Subsequently, by applying a voltage to the indirect electrode, an electric field is formed in the treatment liquid, the ions to be treated in the treatment liquid are moved to the substrate side, and then a voltage is directly applied between the electrode and the substrate. As a result, the ions to be processed that have moved to the substrate side can be oxidized or reduced. In this way, the movement of the ion to be treated by the indirect electrode and the oxidation or reduction of the ion to be treated by the direct electrode and the substrate (hereinafter, may be simply referred to as “oxidation-reduction”) are individually performed, so that the surface of the substrate is sufficient. The redox of the ion to be treated can be performed in a state where the ion to be treated is uniformly accumulated.

以上のように、基板上のシード層が処理液に溶けるのを抑制しつつ、しかも基板の表面に十分な被処理イオンが均一に集積した状態で被処理イオンの酸化還元を行うことができるので、基板の表面に対する電解処理を均一に行うことができる。 As described above, it is possible to perform redox of the ions to be treated while suppressing the seed layer on the substrate from dissolving in the treatment liquid and in a state where sufficient ions to be treated are uniformly accumulated on the surface of the substrate. , The electrolytic treatment on the surface of the substrate can be uniformly performed.

前記製造装置において、前記処理液供給部は、少なくとも前記基体の中央部に設けられていてもよい。 In the manufacturing apparatus, the treatment liquid supply unit may be provided at least in the central portion of the substrate.

前記製造装置は、前記基板に保持された基板に、電解処理の前処理を行うための前処理液又は後処理を行うための後処理液を供給する他の処理液供給部をさらに有していてもよい。 The manufacturing apparatus further includes another processing liquid supply unit that supplies a pretreatment liquid for performing a pretreatment for electrolytic treatment or a posttreatment liquid for performing a posttreatment to the substrate held on the substrate. You may.

別な観点による本発明は、半導体装置の製造方法であって、基板を保持した基板保持部と、当該基板保持部に保持された基板に電解処理を行う電解処理部と、を対向配置する第1の工程と、基板に電圧を印加するための端子を基板に接触させ、当該端子を介して基板に電圧を印加して通電する第2の工程と、前記電解処理部の基体に設けられた処理液供給部によって、前記基体の表面から基板に処理液を供給し、当該処理液を前記基体の表面に設けられた直接電極に接触させる第3の工程と、前記基体の内部に設けられた間接電極に電圧を印加することで、前記処理液に電界を形成し、当該処理液中の被処理イオンを基板側に移動させる第4の工程と、前記直接電極と基板との間に電圧を印加することで、基板側に移動した前記被処理イオンを酸化又は還元する第5の工程と、を有することを特徴としている。 The present invention from another viewpoint is a method for manufacturing a semiconductor device, wherein a substrate holding portion holding a substrate and an electrolytic processing portion for performing an electrolytic treatment on the substrate held by the substrate holding portion are arranged to face each other. The first step, the second step of bringing a terminal for applying a voltage to the substrate into contact with the substrate and applying a voltage to the substrate via the terminal to energize the substrate, and the second step provided on the substrate of the electrolysis processing unit. A third step of supplying the treatment liquid from the surface of the substrate to the substrate by the treatment liquid supply unit and bringing the treatment liquid into direct contact with an electrode provided on the surface of the substrate, and a third step provided inside the substrate. By applying a voltage to the indirect electrode, an electric field is formed in the treatment liquid, and a voltage is applied between the direct electrode and the substrate in the fourth step of moving the ions to be treated in the treatment liquid to the substrate side. It is characterized by having a fifth step of oxidizing or reducing the ion to be processed that has moved to the substrate side by applying the voltage.

前記製造方法において、前記処理液供給部は、少なくとも前記基体の中央部に設けられ、前記第3の工程において、少なくとも前記基体の中央部から基板に前記処理液を供給してもよい。 In the manufacturing method, the treatment liquid supply unit may be provided at least in the central portion of the substrate, and in the third step, the treatment liquid may be supplied to the substrate from at least the central portion of the substrate.

前記製造方法では、前記第1の工程の後であって前記第2の工程の前において、他の処理液供給部から基板に前処理液を供給し、当該前処理液によって電解処理の前処理を行ってもよい。 In the manufacturing method, after the first step and before the second step, a pretreatment liquid is supplied to the substrate from another treatment liquid supply unit, and the pretreatment liquid is used to pretreat the electrolytic treatment. May be done.

前記製造方法において、前記第2の工程は、前記前処理液が基板に残存した状態で行われてもよい。 In the manufacturing method, the second step may be performed with the pretreatment liquid remaining on the substrate.

前記製造方法では、前記第5の工程の後において、他の処理液供給部から基板に後処理液を供給し、当該後処理液によって電解処理の後処理を行ってもよい。 In the manufacturing method, after the fifth step, the post-treatment liquid may be supplied to the substrate from another treatment liquid supply unit, and the post-treatment of the electrolytic treatment may be performed by the post-treatment liquid.

別な観点による本発明によれば、前記半導体装置の製造方法を製造装置によって実行させるように、当該製造装置のコンピュータ上で動作するプログラムが提供される。 According to the present invention from another viewpoint, a program that operates on a computer of the manufacturing apparatus is provided so that the manufacturing method of the semiconductor device is executed by the manufacturing apparatus.

また別な観点による本発明によれば、前記プログラムを格納した読み取り可能なコンピュータ記憶媒体が提供される。 According to the present invention from another aspect, a readable computer storage medium in which the program is stored is provided.

本発明によれば、基板に対する電解処理を均一に行い、半導体装置を適切に製造することができる。 According to the present invention, a semiconductor device can be appropriately manufactured by uniformly performing an electrolytic treatment on a substrate.

本実施の形態にかかる半導体装置の製造装置の構成の概略を示す説明図である。It is explanatory drawing which shows the outline of the structure of the manufacturing apparatus of the semiconductor apparatus which concerns on this embodiment. 本実施の形態にかかる基体の構成の概略を示す平面図である。It is a top view which shows the outline of the structure of the substrate which concerns on this embodiment. 本実施の形態にかかる直接電極の構成の概略を示す平面図である。It is a top view which shows the outline of the structure of the direct electrode which concerns on this embodiment. めっき処理の主な工程を示すフローチャートである。It is a flowchart which shows the main process of a plating process. めっき処理における製造装置の動作を示す説明図であり、図4のステップS1を行う様子を示す説明図である。It is explanatory drawing which shows the operation of the manufacturing apparatus in a plating process, and is explanatory drawing which shows the state of performing step S1 of FIG. めっき処理における製造装置の動作を示す説明図であり、図4のステップS2を行う様子を示す説明図である。It is explanatory drawing which shows the operation of the manufacturing apparatus in a plating process, and is explanatory drawing which shows the state of performing step S2 of FIG. めっき処理における製造装置の動作を示す説明図であり、図4のステップS3を行う様子を示す説明図である。It is explanatory drawing which shows the operation of the manufacturing apparatus in a plating process, and is explanatory drawing which shows the state of performing step S3 of FIG. めっき処理における製造装置の動作を示す説明図であり、図4のステップS4を行う様子を示す説明図である。It is explanatory drawing which shows the operation of the manufacturing apparatus in a plating process, and is explanatory drawing which shows the state of performing step S4 of FIG. めっき処理における製造装置の動作を示す説明図であり、図4のステップS5を行う様子を示す説明図である。It is explanatory drawing which shows the operation of the manufacturing apparatus in a plating process, and is explanatory drawing which shows the state of performing step S5 of FIG. めっき処理における製造装置の動作を示す説明図であり、図4のステップS6を行う様子を示す説明図である。It is explanatory drawing which shows the operation of the manufacturing apparatus in a plating process, and is explanatory drawing which shows the state of performing step S6 of FIG. めっき処理における製造装置の動作を示す説明図であり、図4のステップS7を行う様子を示す説明図である。It is explanatory drawing which shows the operation of the manufacturing apparatus in a plating process, and is explanatory drawing which shows the state of performing step S7 of FIG. めっき処理における製造装置の動作を示す説明図であり、図4のステップS8を行う様子を示す説明図である。It is explanatory drawing which shows the operation of the manufacturing apparatus in a plating process, and is explanatory drawing which shows the state of performing step S8 of FIG. めっき処理における製造装置の動作を示す説明図であり、図4のステップS9を行う様子を示す説明図である。It is explanatory drawing which shows the operation of the manufacturing apparatus in a plating process, and is explanatory drawing which shows the state of performing step S9 of FIG. めっき処理における製造装置の動作を示す説明図であり、図4のステップS10を行う様子を示す説明図である。It is explanatory drawing which shows the operation of the manufacturing apparatus in a plating process, and is explanatory drawing which shows the state of performing step S10 of FIG. 他の実施の形態にかかる半導体装置の製造装置の構成の概略を示す説明図である。It is explanatory drawing which shows the outline of the structure of the manufacturing apparatus of the semiconductor apparatus which concerns on other embodiment. 他の実施の形態にかかる直接電極の構成の概略を示す平面図である。It is a top view which shows the outline of the structure of the direct electrode which concerns on other embodiment.

以下、添付図面を参照して、本発明の実施の形態について説明する。なお、以下に示す実施の形態によりこの発明が限定されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. The present invention is not limited to the embodiments shown below.

図1は、本実施の形態にかかる半導体装置の製造装置1の構成の概略を示す説明図である。製造装置1では、基板としての半導体ウェハW(以下、「ウェハW」という。)に対し、電解処理としてめっき処理を行う。このウェハWの表面には、電極として用いられるシード層(図示せず)が形成されている。なお、以下の説明で用いる図面において、各構成要素の寸法は、技術の理解の容易さを優先させるため、必ずしも実際の寸法に対応していない。 FIG. 1 is an explanatory diagram showing an outline of a configuration of a semiconductor device manufacturing apparatus 1 according to the present embodiment. In the manufacturing apparatus 1, a semiconductor wafer W (hereinafter referred to as “wafer W”) as a substrate is subjected to a plating process as an electrolytic process. A seed layer (not shown) used as an electrode is formed on the surface of the wafer W. In the drawings used in the following description, the dimensions of each component do not necessarily correspond to the actual dimensions in order to prioritize the ease of understanding the technology.

製造装置1は、基板保持部としてのウェハ保持部10を有している。ウェハ保持部10は、ウェハWを保持して回転させるスピンチャックである。ウェハ保持部10の表面10aには、例えばウェハWを吸引する吸引口(図示せず)が設けられている。この吸引口からの吸引により、ウェハWをウェハ保持部10上に吸着保持できる。なお、図示の例では、ウェハ保持部10の表面10aは、平面視においてウェハWより大きい径を有するが、これに限定されず、ウェハWと同じか、あるいは小さい径を有していてもよい。 The manufacturing apparatus 1 has a wafer holding portion 10 as a substrate holding portion. The wafer holding unit 10 is a spin chuck that holds and rotates the wafer W. The surface 10a of the wafer holding portion 10 is provided with, for example, a suction port (not shown) for sucking the wafer W. By suction from this suction port, the wafer W can be sucked and held on the wafer holding portion 10. In the illustrated example, the surface 10a of the wafer holding portion 10 has a diameter larger than that of the wafer W in a plan view, but is not limited to this, and may have the same or smaller diameter as the wafer W. ..

ウェハ保持部10には、例えばモータなどを備えた駆動機構11が設けられ、その駆動機構11により所定の速度に回転できる。また、駆動機構11には、シリンダなどの昇降駆動部(図示せず)が設けられており、ウェハ保持部10は鉛直方向に移動可能である。なお、本実施の形態においては駆動機構11が、本発明における回転機構と移動機構を構成している。 The wafer holding portion 10 is provided with a drive mechanism 11 including, for example, a motor, and the drive mechanism 11 can rotate the wafer to a predetermined speed. Further, the drive mechanism 11 is provided with an elevating drive unit (not shown) such as a cylinder, and the wafer holding unit 10 can move in the vertical direction. In the present embodiment, the drive mechanism 11 constitutes the rotation mechanism and the movement mechanism in the present invention.

ウェハ保持部10の上方には、当該ウェハ保持部10に対向して、電解処理部20が設けられている。電解処理部20は、絶縁体からなる基体21を有している。基体21は、平板状の本体部22と、本体部22から突出して設けられた突起部23とを有している。本体部22は、平面視においてウェハWより大きい径を有している。 Above the wafer holding unit 10, an electrolysis processing unit 20 is provided so as to face the wafer holding unit 10. The electrolytic treatment unit 20 has a substrate 21 made of an insulator. The substrate 21 has a flat plate-shaped main body portion 22 and a protruding portion 23 provided so as to project from the main body portion 22. The main body 22 has a diameter larger than that of the wafer W in a plan view.

図2に示すように突起部23は、本体部22において複数設けられている。突起部23の平面視形状は、図示の例のように円形状であってもよいし、矩形状であってもよい。そして、これら複数の突起部23が設けられていない部分には、空間24が形成されている。空間24の高さ(突起部23の高さ)は、例えば2mm以下である。また、このような空間24が形成されていることにより、基体21の外側面は開口している。なお、図1に示すように、本実施の形態において基体21の表面21aは、突起部23の表面をいう。また、基体21の裏面21bは、表面21aの反対側の面をいう。 As shown in FIG. 2, a plurality of protrusions 23 are provided in the main body 22. The plan view shape of the protrusion 23 may be a circular shape or a rectangular shape as shown in the illustrated example. A space 24 is formed in a portion where the plurality of protrusions 23 are not provided. The height of the space 24 (height of the protrusion 23) is, for example, 2 mm or less. Further, due to the formation of such a space 24, the outer surface of the substrate 21 is open. As shown in FIG. 1, in the present embodiment, the surface 21a of the substrate 21 refers to the surface of the protrusion 23. The back surface 21b of the substrate 21 refers to the surface opposite to the surface 21a.

基体21には、端子25、直接電極26及び間接電極27が設けられている。 The substrate 21 is provided with a terminal 25, a direct electrode 26, and an indirect electrode 27.

端子25は、基体21に保持され、当該基体21の表面21aから突出して設けられている。図2に示すように端子25は、基体21の外周部において複数設けられている。また、図1に示すように端子25は屈曲し、弾性を有している。そして、めっき処理を行う際、端子25は、後述するようにウェハW(シード層)の外周部に接触し、当該ウェハWに電圧を印加する。なお、端子25の形状は本実施の形態に限定されず、端子25が弾性を有していればよい。また、端子25は必ずしも基体21に設けられている必要はなく、電解処理部20とは別に設けられていてもよい。 The terminal 25 is held by the substrate 21 and is provided so as to project from the surface 21a of the substrate 21. As shown in FIG. 2, a plurality of terminals 25 are provided on the outer peripheral portion of the substrate 21. Further, as shown in FIG. 1, the terminal 25 is bent and has elasticity. Then, when performing the plating process, the terminal 25 contacts the outer peripheral portion of the wafer W (seed layer) as described later, and applies a voltage to the wafer W. The shape of the terminal 25 is not limited to this embodiment, and the terminal 25 may have elasticity. Further, the terminal 25 does not necessarily have to be provided on the substrate 21, and may be provided separately from the electrolytic treatment unit 20.

直接電極26は、基体21の表面21aに設けられている。図3に示すように直接電極26は平板状のメッシュ構造を有し、複数の貫通孔28が形成されている。図1に示すように上述した基体21の空間24は、この複数の貫通孔28に連通している。そして、後述するようにめっき処理を行う際、直接電極26はウェハW上のめっき液に接触する。なお、直接電極26の構造は、本実施の形態に限定されず、貫通孔が形成されていればよく、例えば網目構造であってもよい。 The direct electrode 26 is provided on the surface 21a of the substrate 21. As shown in FIG. 3, the direct electrode 26 has a flat plate-like mesh structure, and a plurality of through holes 28 are formed. As shown in FIG. 1, the space 24 of the substrate 21 described above communicates with the plurality of through holes 28. Then, when the plating process is performed as described later, the direct electrode 26 comes into direct contact with the plating solution on the wafer W. The structure of the direct electrode 26 is not limited to the present embodiment, as long as a through hole is formed, and may be, for example, a mesh structure.

直接電極26において、後述するように電解処理部20とウェハWとの間の空気を空間24に逃がすという観点からは、貫通孔28の径は大きい方が良い。一方、めっき処理を効率よくするためには、直接電極26の表面積が大きい方が良いため、貫通孔28の径は小さい方が良い。したがって、貫通孔28の径は、これらを最適化するように決定される。 In the direct electrode 26, the diameter of the through hole 28 is preferably large from the viewpoint of allowing air between the electrolytic treatment unit 20 and the wafer W to escape to the space 24 as described later. On the other hand, in order to make the plating process efficient, the surface area of the direct electrode 26 should be large, so that the diameter of the through hole 28 should be small. Therefore, the diameter of the through holes 28 is determined to optimize them.

間接電極27は、基体21の内部に設けられている。すなわち、間接電極27は外部に露出されていない。 The indirect electrode 27 is provided inside the substrate 21. That is, the indirect electrode 27 is not exposed to the outside.

端子25、直接電極26及び間接電極27には、直流電源30が接続されている。端子25は、直流電源30の負極側に接続されている。直接電極26と間接電極27は、それぞれ直流電源30の正極側に接続されている。 A DC power supply 30 is connected to the terminal 25, the direct electrode 26, and the indirect electrode 27. The terminal 25 is connected to the negative electrode side of the DC power supply 30. The direct electrode 26 and the indirect electrode 27 are each connected to the positive electrode side of the DC power supply 30.

基体21には、ウェハW上に処理液としてのめっき液を供給する、処理液供給部としてのめっき液ノズル40がさらに設けられている。めっき液ノズル40は、例えば基体21の中央部において本体部22を貫通して設けられ、空間24において開口している。また、めっき液ノズル40は、供給管41を介して、めっき液を貯留するめっき液供給源42に連通している。そして、めっき液供給源42からめっき液ノズル40にめっき液が供給され、さらにめっき液ノズル40から吐出されためっき液は、基体21の空間24、直接電極26の貫通孔28を順次通って、ウェハWに供給される。 The substrate 21 is further provided with a plating solution nozzle 40 as a processing solution supply unit that supplies a plating solution as a processing solution onto the wafer W. The plating solution nozzle 40 is provided, for example, in the central portion of the substrate 21 so as to penetrate the main body portion 22, and is open in the space 24. Further, the plating solution nozzle 40 communicates with the plating solution supply source 42 for storing the plating solution via the supply pipe 41. Then, the plating solution is supplied from the plating solution supply source 42 to the plating solution nozzle 40, and the plating solution discharged from the plating solution nozzle 40 sequentially passes through the space 24 of the substrate 21 and the through hole 28 of the direct electrode 26. It is supplied to the wafer W.

なお、めっき液としては、例えば硫酸銅と硫酸を溶解した混合液が用いられ、めっき液中には、銅イオンが含まれている。また、本実施の形態では処理液供給部としてめっき液ノズル40を用いているが、めっき液を供給する機構としては他の種々の手段を用いることができる。さらに、めっき液ノズル40の数や配置は、本実施の形態に限定されず、複数のめっき液ノズル40が設けられていてもよい。但し、ウェハWに対してめっき液を均一に供給するという観点から、めっき液ノズル40は、少なくとも基体21の中央部に設けられるのが好ましい。 As the plating solution, for example, a mixed solution in which copper sulfate and sulfuric acid are dissolved is used, and the plating solution contains copper ions. Further, although the plating solution nozzle 40 is used as the processing liquid supply unit in the present embodiment, various other means can be used as the mechanism for supplying the plating solution. Further, the number and arrangement of the plating solution nozzles 40 are not limited to the present embodiment, and a plurality of plating solution nozzles 40 may be provided. However, from the viewpoint of uniformly supplying the plating solution to the wafer W, it is preferable that the plating solution nozzle 40 is provided at least in the central portion of the substrate 21.

基体21の裏面21b側には、当該基体21を鉛直方向に移動させる移動機構50が設けられている。移動機構50には、シリンダなどの昇降駆動部(図示せず)が設けられている。なお、移動機構50の構成は、基体21を昇降させるものであれば種々の構成を取り得る。 On the back surface 21b side of the substrate 21, a moving mechanism 50 for moving the substrate 21 in the vertical direction is provided. The moving mechanism 50 is provided with an elevating drive unit (not shown) such as a cylinder. The movement mechanism 50 may have various configurations as long as it raises and lowers the substrate 21.

ウェハ保持部10と電解処理部20の間には、ウェハW上に前処理液又は後処理液としての洗浄液を供給する、他の処理液供給部としての洗浄液ノズル60が設けられている。洗浄液ノズル60は、移動機構61によって、水平方向及び鉛直方向に移動自在であり、ウェハ保持部10に対して進退自在に構成されている。また、洗浄液ノズル60は、洗浄液を貯留する洗浄液供給源(図示せず)に連通し、当該洗浄液供給源から洗浄液ノズル60に洗浄液が供給されるようになっている。 Between the wafer holding unit 10 and the electrolytic processing unit 20, a cleaning liquid nozzle 60 as another processing liquid supply unit that supplies a cleaning liquid as a pretreatment liquid or a posttreatment liquid is provided on the wafer W. The cleaning liquid nozzle 60 is movable in the horizontal direction and the vertical direction by the moving mechanism 61, and is configured to be movable back and forth with respect to the wafer holding portion 10. Further, the cleaning liquid nozzle 60 communicates with a cleaning liquid supply source (not shown) for storing the cleaning liquid, and the cleaning liquid is supplied to the cleaning liquid nozzle 60 from the cleaning liquid supply source.

なお、洗浄液としては、例えばIPAや純水(DIW)が用いられる。本実施の形態では、例えばIPAである洗浄液でウェハWの表面を洗浄した後、洗浄液がDIWに置換される。また、本実施の形態では他の処理液供給部として洗浄液ノズル60を用いているが、洗浄液を供給する機構としては他の種々の手段を用いることができる。 As the cleaning liquid, for example, IPA or pure water (DIW) is used. In the present embodiment, after cleaning the surface of the wafer W with a cleaning liquid which is IPA, for example, the cleaning liquid is replaced with DIW. Further, in the present embodiment, the cleaning liquid nozzle 60 is used as another processing liquid supply unit, but various other means can be used as the mechanism for supplying the cleaning liquid.

なお、ウェハ保持部10の周囲には、ウェハWから飛散又は落下する液体を受け止め、回収するカップ(図示せず)が設けられていてもよい。 A cup (not shown) that catches and collects the liquid scattered or dropped from the wafer W may be provided around the wafer holding portion 10.

以上の製造装置1には、制御部(図示せず)が設けられている。制御部は、例えばコンピュータであり、プログラム格納部(図示せず)を有している。プログラム格納部には、製造装置1におけるウェハWの処理を制御するプログラムが格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク(HD)、フレキシブルディスク(FD)、コンパクトディスク(CD)、マグネットオプティカルデスク(MO)、メモリーカードなどのコンピュータに読み取り可能な記憶媒体に記録されていたものであって、その記憶媒体から制御部にインストールされたものであってもよい。 The manufacturing apparatus 1 described above is provided with a control unit (not shown). The control unit is, for example, a computer, and has a program storage unit (not shown). The program storage unit stores a program that controls the processing of the wafer W in the manufacturing apparatus 1. The program is recorded on a computer-readable storage medium such as a computer-readable hard disk (HD), flexible disk (FD), compact disk (CD), magnet optical desk (MO), or memory card. It may be the one installed in the control unit from the storage medium.

次に、以上のように構成された製造装置1を用いた製造方法におけるめっき処理について説明する。図4は、かかるめっき処理の主な工程の例を示すフローチャートである。 Next, the plating process in the manufacturing method using the manufacturing apparatus 1 configured as described above will be described. FIG. 4 is a flowchart showing an example of the main steps of the plating process.

先ず、ウェハ保持部10と電解処理部20を対向配置し、ウェハ保持部10でウェハWを吸着保持する。ウェハ保持部10の表面10aと電解処理部20の基体21の表面21aの間の距離は約100mmである。 First, the wafer holding unit 10 and the electrolytic processing unit 20 are arranged to face each other, and the wafer W is adsorbed and held by the wafer holding unit 10. The distance between the surface 10a of the wafer holding portion 10 and the surface 21a of the substrate 21 of the electrolytic processing portion 20 is about 100 mm.

次に、めっき処理の前処理、本実施の形態では洗浄処理を行う。図5に示すように移動機構61によって洗浄液ノズル60をウェハ保持部10に保持されたウェハWの中心部の上方まで移動させる。その後、駆動機構11によってウェハWを回転させながら、洗浄液ノズル60からウェハWの中心部に、IPAである洗浄液P1を供給する。供給された洗浄液P1は遠心力によりウェハW全面に拡散され、ウェハWの表面が洗浄される(図4のステップS1)。 Next, a pretreatment for the plating treatment, and a cleaning treatment in the present embodiment are performed. As shown in FIG. 5, the cleaning liquid nozzle 60 is moved to the upper part of the center of the wafer W held by the wafer holding portion 10 by the moving mechanism 61. After that, the cleaning liquid P1 which is an IPA is supplied from the cleaning liquid nozzle 60 to the central portion of the wafer W while rotating the wafer W by the drive mechanism 11. The supplied cleaning liquid P1 is diffused over the entire surface of the wafer W by centrifugal force, and the surface of the wafer W is cleaned (step S1 in FIG. 4).

その後、洗浄液ノズル60から供給される液を洗浄液P1から純水D1に切り替え、ウェハWの中心部に純水D1を供給して、ウェハW上の洗浄液P1を純水D1に置換する。その後、図6に示すように洗浄液ノズル60からの純水D1の供給を停止し、さらにウェハWを回転させて、純水D1を振り切り除去する(図4のステップS2)。但し、純水D1は完全に除去されるわけではなく、薄膜の状態でウェハW上に残っている。 After that, the liquid supplied from the cleaning liquid nozzle 60 is switched from the cleaning liquid P1 to the pure water D1, the pure water D1 is supplied to the central portion of the wafer W, and the cleaning liquid P1 on the wafer W is replaced with the pure water D1. After that, as shown in FIG. 6, the supply of pure water D1 from the cleaning liquid nozzle 60 is stopped, and the wafer W is further rotated to shake off and remove the pure water D1 (step S2 in FIG. 4). However, the pure water D1 is not completely removed and remains on the wafer W in the form of a thin film.

その後、図7に示すように移動機構50によって電解処理部20を下降させる。そして、端子25をウェハWに接触させ、当該端子25を介してウェハWに電圧を印加して通電する(図4のステップS3)。このとき、ウェハ保持部10の表面10aと電解処理部20の基体21の表面21aの間の距離は約1mm〜数十mmである。端子25は弾性を有しているので、当該端子25の高さを調整して、表面10a、21a間の距離を調整することができる。 After that, as shown in FIG. 7, the electrolysis processing unit 20 is lowered by the moving mechanism 50. Then, the terminal 25 is brought into contact with the wafer W, and a voltage is applied to the wafer W via the terminal 25 to energize the wafer W (step S3 in FIG. 4). At this time, the distance between the surface 10a of the wafer holding portion 10 and the surface 21a of the substrate 21 of the electrolytic treatment portion 20 is about 1 mm to several tens of mm. Since the terminal 25 has elasticity, the height of the terminal 25 can be adjusted to adjust the distance between the surfaces 10a and 21a.

なお、ステップS3において、ウェハW上には純水D1の薄膜が形成されている。ここで、ステップS2において純水D1が完全に除去され、ウェハWの表面が大気に晒されると、当該ウェハWのシード層に酸化膜が形成される場合がある。この点、本実施の形態では、ウェハW上に純水D1の薄膜が残存しているので、シード層に酸化膜が形成されるのを抑制することができる。 In step S3, a thin film of pure water D1 is formed on the wafer W. Here, when the pure water D1 is completely removed in step S2 and the surface of the wafer W is exposed to the atmosphere, an oxide film may be formed on the seed layer of the wafer W. In this respect, in the present embodiment, since the thin film of pure water D1 remains on the wafer W, it is possible to suppress the formation of an oxide film on the seed layer.

その後、図8に示すようにめっき液ノズル40からめっき液Mを供給する。めっき液Mは、基体21の空間24、直接電極26の貫通孔28を順次通って、ウェハWに供給される(図4のステップS4)。そして、図9に示すように、電解処理部20とウェハWとの間にめっき液Mが充填され、直接電極26をめっき液Mに接触させる(図4のステップS5)。 Then, as shown in FIG. 8, the plating solution M is supplied from the plating solution nozzle 40. The plating solution M is sequentially passed through the space 24 of the substrate 21 and the through holes 28 of the direct electrode 26, and is supplied to the wafer W (step S4 in FIG. 4). Then, as shown in FIG. 9, the plating solution M is filled between the electrolytic treatment unit 20 and the wafer W, and the electrode 26 is directly brought into contact with the plating solution M (step S5 in FIG. 4).

このステップS4〜S5は端子25を介してウェハWに通電した状態で行われ、すなわちウェハWをめっき液Mに接触させる瞬間からウェハWに通電する。そうすると、従来(特許文献1)のようにめっき液を供給した後、ウェハに端子を接触させる場合に比べて、本実施の形態では、ウェハWがめっき液Mに接触する時間を短縮することができる。そうすると、ウェハWのシード層がめっき液に溶けるのを抑制することができる。 These steps S4 to S5 are performed in a state where the wafer W is energized via the terminal 25, that is, the wafer W is energized from the moment when the wafer W is brought into contact with the plating solution M. Then, in the present embodiment, the time for the wafer W to come into contact with the plating solution M can be shortened as compared with the case where the terminals are brought into contact with the wafer after the plating solution is supplied as in the conventional case (Patent Document 1). it can. Then, it is possible to prevent the seed layer of the wafer W from being dissolved in the plating solution.

なお、端子25を介してウェハWに通電する電流量は、ステップS4〜S5で銅めっきが析出しない程度に小さく抑えられている。 The amount of current that energizes the wafer W via the terminal 25 is suppressed to such a small extent that the copper plating does not precipitate in steps S4 to S5.

また、ステップS4においてウェハW上にめっき液Mを供給する際、電解処理部20とウェハWとの間に空気が残存する場合がある。かかる場合であっても、直接電極26の貫通孔28を介して、基体21の空間24に空気を逃がすことができる。 Further, when the plating solution M is supplied onto the wafer W in step S4, air may remain between the electrolytic treatment unit 20 and the wafer W. Even in such a case, air can escape to the space 24 of the substrate 21 directly through the through hole 28 of the electrode 26.

さらに、めっき液ノズル40から供給されるめっき液Mには、めっき液供給源42から送液される途中で様々な要因により気泡が混入する場合がある。このめっき液M中の気泡は、めっき液Mが直接電極26を通過する際に、貫通孔28に捕集されて空間24に収集される。また、めっき液M中の気泡が電解処理部20とウェハWとの間に流れたとしても、貫通孔28を介して空間24に気泡を逃がすことができる。 Further, bubbles may be mixed in the plating solution M supplied from the plating solution nozzle 40 due to various factors while the solution is being sent from the plating solution supply source 42. When the plating solution M directly passes through the electrode 26, the bubbles in the plating solution M are collected in the through hole 28 and collected in the space 24. Further, even if the bubbles in the plating solution M flow between the electrolytic treatment unit 20 and the wafer W, the bubbles can escape to the space 24 through the through holes 28.

このように電解処理部20とウェハWとの間に充填されためっき液Mにおいて、気泡を抑制することができる。そして、偶発的な気泡が直接電極26の表面やウェハWの表面に付着することを防止できるので、安定しためっきを行うことが可能となる。 In the plating solution M filled between the electrolytic treatment unit 20 and the wafer W in this way, air bubbles can be suppressed. Then, since it is possible to prevent accidental bubbles from directly adhering to the surface of the electrode 26 or the surface of the wafer W, stable plating can be performed.

また、空間24に空気を逃がしたとしても、基体21の外側面が開口しているので、空間24の空気は基体21の外側面の開口部から外部に排出される。さらに、基体21の本体部22はウェハWより大きい径を有しているので、空間24の空気を確実に外部に排出することができる。そうすると、空間24の内部圧力を一定に維持することができ、ウェハWに対して不要に圧力がかかるのを抑制することができる。こうしてめっき処理を適切に行うことができる。 Further, even if the air escapes to the space 24, since the outer surface of the base 21 is open, the air in the space 24 is discharged to the outside through the opening of the outer surface of the base 21. Further, since the main body 22 of the substrate 21 has a diameter larger than that of the wafer W, the air in the space 24 can be reliably discharged to the outside. Then, the internal pressure of the space 24 can be kept constant, and the unnecessary pressure applied to the wafer W can be suppressed. In this way, the plating process can be appropriately performed.

その後、間接電極27を陽極とし、ウェハWを陰極として直流電圧を印加して、電界(静電場)を形成する。そうすると、図10に示すように電解処理部20の表面(間接電極27及び直接電極26)側に負の荷電粒子である硫酸イオンSが集まり、ウェハWの表面側に正の荷電粒子である銅イオンCが移動する(図4のステップS6)。 After that, an electric field (electrostatic field) is formed by applying a DC voltage with the indirect electrode 27 as an anode and the wafer W as a cathode. Then, as shown in FIG. 10, negatively charged particles Sulfate ions S gather on the surface (indirect electrode 27 and direct electrode 26) side of the electrolytic treatment unit 20, and positively charged particles copper on the surface side of the wafer W. Ion C moves (step S6 in FIG. 4).

このステップS6では、直接電極26が陰極になるのを回避するため、直接電極26をグランドに接続せず、電気的にフローティング状態にしている。かかる場合、電解処理部20とウェハWのいずれの表面においても電荷交換が抑制されるので、静電場により引きつけられた荷電粒子が直接電極26表面に配列されることになる。そして、ウェハWの表面においても銅イオンCが均一に配列される。また、ウェハWの表面で銅イオンCの電荷交換が行われないので、間接電極27とウェハWの間に電圧を印可する際の電界を高くすることができる。そして、この高電界によって銅イオンCの移動を速くでき、めっき処理のめっきレートを向上させることができる。さらに、この電界を任意に制御することで、ウェハWの表面に配列される銅イオンCも任意に制御される。上述のように、ウェハWの表面において気泡の発生が防止されているので、ウェハWの表面に配列される銅イオンCは安定している。 In this step S6, in order to prevent the direct electrode 26 from becoming a cathode, the direct electrode 26 is not directly connected to the ground and is electrically floated. In such a case, since the charge exchange is suppressed on both the surfaces of the electrolytic treatment unit 20 and the wafer W, the charged particles attracted by the electrostatic field are directly arranged on the surface of the electrode 26. Then, the copper ions C are uniformly arranged on the surface of the wafer W as well. Further, since the charge exchange of copper ions C is not performed on the surface of the wafer W, the electric field when applying a voltage between the indirect electrode 27 and the wafer W can be increased. Then, the movement of the copper ion C can be accelerated by this high electric field, and the plating rate of the plating process can be improved. Further, by arbitrarily controlling this electric field, the copper ions C arranged on the surface of the wafer W are also arbitrarily controlled. As described above, since the generation of air bubbles is prevented on the surface of the wafer W, the copper ions C arranged on the surface of the wafer W are stable.

その後、十分な銅イオンCがウェハW側に移動して集積すると、直接電極26を陽極とし、ウェハWを陰極として電圧を印加して、直接電極26とウェハWの間に電流を流す。このとき、間接電極27による電圧印加を継続してもよいし、停止してもよい。そして、直接電極26とウェハWの間に電流が流れると、図11に示すようにウェハWの表面に均一に配列されている銅イオンCの電荷交換が行われ、銅イオンCが還元されて、ウェハWの表面に銅めっき70が析出する(図4のステップS7)。このとき、めっき液M中に水素イオンがあったとしても、銅イオンCは水素イオンよりイオン化傾向が低い。このため、銅イオンCのみが還元され、水素は発生しない。なお、銅イオンCの還元に伴い、硫酸イオンSは直接電極26によって酸化されている。 After that, when sufficient copper ions C move to the wafer W side and accumulate, a voltage is applied directly using the electrode 26 as an anode and the wafer W as a cathode to pass a current directly between the electrode 26 and the wafer W. At this time, the voltage application by the indirect electrode 27 may be continued or stopped. Then, when a current flows directly between the electrode 26 and the wafer W, charge exchange of copper ions C uniformly arranged on the surface of the wafer W is performed as shown in FIG. 11, and the copper ions C are reduced. , Copper plating 70 is deposited on the surface of the wafer W (step S7 in FIG. 4). At this time, even if there are hydrogen ions in the plating solution M, the copper ions C have a lower ionization tendency than the hydrogen ions. Therefore, only copper ion C is reduced and hydrogen is not generated. With the reduction of copper ion C, sulfate ion S is directly oxidized by the electrode 26.

このステップS7では、ウェハWの表面に十分な銅イオンCが集積し、均一に配列された状態で還元されるので、ウェハWの表面に銅めっき70を均一に析出させることができる。結果的に、銅めっき70における結晶の密度が高くなり、品質の良い銅めっき70を形成することができる。また、ウェハWの表面に銅イオンCが均一に配列された状態で還元を行っているので、銅めっき70を均一かつ高品質に生成することができるのである。 In this step S7, sufficient copper ions C are accumulated on the surface of the wafer W and reduced in a uniformly arranged state, so that the copper plating 70 can be uniformly deposited on the surface of the wafer W. As a result, the density of crystals in the copper plating 70 is increased, and a high quality copper plating 70 can be formed. Further, since the reduction is performed in a state where the copper ions C are uniformly arranged on the surface of the wafer W, the copper plating 70 can be produced uniformly and with high quality.

その後、図12に示すように移動機構50によって電解処理部20を上昇させる。このとき、空間24に存在する空気も抜ける。そして、駆動機構11によってウェハWを回転させて、めっき液Mを振り切り除去する(図4のステップS8)。 After that, as shown in FIG. 12, the electrolysis processing unit 20 is raised by the moving mechanism 50. At this time, the air existing in the space 24 is also released. Then, the wafer W is rotated by the drive mechanism 11 to shake off and remove the plating solution M (step S8 in FIG. 4).

このステップS8では、電解処理部20を上昇させる際、基体21の外側面の開口部から空気が流入し、電解処理部20とめっき液Mとの界面に流入する。この空気によって、電解処理部20に作用するめっき液Mの表面張力を小さくすることができる。したがって、電解処理部20をめっき液Mから引き離す際に必要な力を小さくすることができ、引き離しを容易に行うことができる。 In step S8, when the electrolysis treatment unit 20 is raised, air flows in from the opening on the outer surface of the substrate 21 and flows into the interface between the electrolysis treatment unit 20 and the plating solution M. With this air, the surface tension of the plating solution M acting on the electrolytic treatment unit 20 can be reduced. Therefore, the force required to separate the electrolytic treatment unit 20 from the plating solution M can be reduced, and the separation can be easily performed.

次に、めっき処理の後処理、本実施の形態では洗浄処理を行う。図13に示すように移動機構61によって洗浄液ノズル60をウェハ保持部10に保持されたウェハWの中心部の上方まで移動させる。その後、駆動機構11によってウェハWを回転させながら、洗浄液ノズル60からウェハWの中心部に、IPAである洗浄液P2を供給する。供給された洗浄液P2は遠心力によりウェハW全面に拡散され、ウェハWの表面が洗浄される(図4のステップS9)。 Next, a post-treatment of the plating treatment and a cleaning treatment in the present embodiment are performed. As shown in FIG. 13, the cleaning liquid nozzle 60 is moved by the moving mechanism 61 to the upper part of the central portion of the wafer W held by the wafer holding portion 10. After that, the cleaning liquid P2, which is an IPA, is supplied from the cleaning liquid nozzle 60 to the central portion of the wafer W while rotating the wafer W by the drive mechanism 11. The supplied cleaning liquid P2 is diffused over the entire surface of the wafer W by centrifugal force, and the surface of the wafer W is cleaned (step S9 in FIG. 4).

その後、洗浄液ノズル60から供給される液を洗浄液P2から純水D2に切り替え、ウェハWの中心部に純水D2を供給して、ウェハW上の洗浄液P2を純水D2に置換する。その後、図14に示すように洗浄液ノズル60からの純水D2の供給を停止し、さらにウェハWを回転させて、純水D2を振り切り除去する(図4のステップS10)。 After that, the liquid supplied from the cleaning liquid nozzle 60 is switched from the cleaning liquid P2 to the pure water D2, the pure water D2 is supplied to the central portion of the wafer W, and the cleaning liquid P2 on the wafer W is replaced with the pure water D2. After that, as shown in FIG. 14, the supply of pure water D2 from the cleaning liquid nozzle 60 is stopped, and the wafer W is further rotated to shake off and remove the pure water D2 (step S10 in FIG. 4).

こうして、製造装置1における一連のめっき処理が終了する。なお、銅めっき70の目標膜厚によっては、ステップS4〜S5のめっき液Mの供給及び充填、ステップS6の間接電極27による銅イオンCの移動、ステップS7の直接電極26及びウェハWによる銅イオンCの還元が繰り返し行われる。この際、ステップS4〜S8を繰り返し行ってもよいし、あるいはステップS4〜S9を繰り返し行ってもよい。 In this way, a series of plating processes in the manufacturing apparatus 1 is completed. Depending on the target thickness of the copper plating 70, the plating solution M in steps S4 to S5 is supplied and filled, the copper ion C is moved by the indirect electrode 27 in step S6, and the copper ion by the direct electrode 26 and the wafer W in step S7. The reduction of C is repeated. At this time, steps S4 to S8 may be repeated, or steps S4 to S9 may be repeated.

以上の実施の形態によれば、ステップS3においてウェハWに端子25を接触させ、当該端子25を介して基板に電圧を印加して通電した後、ステップS4においてめっき液ノズル40からウェハWにめっき液Mが供給される。このため、上述したようにウェハWがめっき液Mに接触する時間を短縮することができ、ウェハWのシード層がめっき液に溶けるのを抑制することができる。 According to the above embodiment, the terminal 25 is brought into contact with the wafer W in step S3, a voltage is applied to the substrate through the terminal 25 to energize the substrate, and then the plating solution nozzle 40 is plated on the wafer W in step S4. Liquid M is supplied. Therefore, as described above, the time for the wafer W to come into contact with the plating solution M can be shortened, and the seed layer of the wafer W can be suppressed from being dissolved in the plating solution.

また、基体21の表面21aに空間24が形成され、直接電極26は複数の貫通孔28が形成されたメッシュ構造を有するので、ステップS4においてウェハW上にめっき液Mを供給する際に、電解処理部20とウェハWとの間に空気が残る場合でも、空間24に空気を逃がすことができる。また、めっき液ノズル40から供給されるめっき液M自体に気泡が存在している場合でも、空間24に気泡を逃がすことができる。このため、めっき液M中の気泡を抑制することができる。 Further, since the space 24 is formed on the surface 21a of the substrate 21 and the direct electrode 26 has a mesh structure in which a plurality of through holes 28 are formed, electrolysis is performed when the plating solution M is supplied onto the wafer W in step S4. Even if air remains between the processing unit 20 and the wafer W, the air can escape to the space 24. Further, even when bubbles are present in the plating solution M itself supplied from the plating solution nozzle 40, the bubbles can escape to the space 24. Therefore, bubbles in the plating solution M can be suppressed.

さらに、ステップS6における間接電極27による銅イオンCの移動と、ステップS7における直接電極26及びウェハWによる銅イオンCの還元が個別に行われるので、ウェハWの表面に十分な銅イオンCが均一に集積した状態で銅イオンCの還元を行うことができる。 Further, since the movement of the copper ion C by the indirect electrode 27 in step S6 and the reduction of the copper ion C by the direct electrode 26 and the wafer W in step S7 are individually performed, sufficient copper ion C is uniformly on the surface of the wafer W. Copper ion C can be reduced in a state of being accumulated in.

以上のように、ウェハWのシード層がめっき液Mに溶けるのを抑制し、さらにめっき液M中の気泡を抑制し、しかもウェハWの表面に十分な銅イオンCが均一に集積した状態で銅イオンCの還元を行うことができるので、めっき処理を均一に行うことができる。 As described above, in a state where the seed layer of the wafer W is suppressed from being dissolved in the plating solution M, bubbles in the plating solution M are suppressed, and sufficient copper ions C are uniformly accumulated on the surface of the wafer W. Since the copper ion C can be reduced, the plating process can be performed uniformly.

次に、製造装置1の他の実施の形態について説明する。図15は、他の実施の形態にかかる製造装置1の構成の概略を示す説明図である。図15に示す製造装置1は、図1に示す製造装置1の直接電極26に代えて、直接電極100を有している。なお、図15に示す製造装置1の他の構成は、図1に示した製造装置1の他の構成と同じである。 Next, another embodiment of the manufacturing apparatus 1 will be described. FIG. 15 is an explanatory diagram showing an outline of the configuration of the manufacturing apparatus 1 according to another embodiment. The manufacturing apparatus 1 shown in FIG. 15 has a direct electrode 100 instead of the direct electrode 26 of the manufacturing apparatus 1 shown in FIG. The other configuration of the manufacturing apparatus 1 shown in FIG. 15 is the same as the other configuration of the manufacturing apparatus 1 shown in FIG.

図15及び図16に示すように、直接電極100は複数、例えば7つに分割されている。以下、分割された7つの直接電極100を分割電極101〜107と称する。各分割電極101〜107には、複数の貫通孔110が形成されている。なお、直接電極100を分割する数や分割の仕方は、本実施の形態に限定されず、任意に設定することができる。 As shown in FIGS. 15 and 16, the direct electrode 100 is divided into a plurality, for example, seven. Hereinafter, the seven divided direct electrodes 100 will be referred to as divided electrodes 101 to 107. A plurality of through holes 110 are formed in each of the divided electrodes 101 to 107. The number of direct divisions of the electrode 100 and the method of division are not limited to the present embodiment, and can be arbitrarily set.

分割電極101〜107は共通の直流電源30に接続され、それぞれの分割電極101〜107には個別に、直流電源30との接続のオンオフを切り替えるスイッチ(図示せず)が設けられている。このようにスイッチでオンオフを切り替えることで、分割電極101〜107は、個別に電圧の印加を制御することができる。なお、電圧の制御方法は本実施の形態に限定されない。例えば分割電極101〜107は個別の直流電源(図示せず)に接続されていてもよい。あるいは、分割電極101〜107に対して直流電圧をパルス状に印加し、当該パルスの印加時間とパルスの幅で制御してもよい。 The dividing electrodes 101 to 107 are connected to a common DC power supply 30, and each of the dividing electrodes 101 to 107 is individually provided with a switch (not shown) for switching on / off of the connection with the DC power supply 30. By switching on and off with the switch in this way, the divided electrodes 101 to 107 can individually control the application of voltage. The voltage control method is not limited to this embodiment. For example, the dividing electrodes 101 to 107 may be connected to individual DC power supplies (not shown). Alternatively, a DC voltage may be applied in a pulse shape to the divided electrodes 101 to 107 and controlled by the application time of the pulse and the width of the pulse.

本実施の形態によれば、分割電極101〜107による電圧の印加を個別に制御することで、当該分割電極101〜107に対向する部分のウェハWのめっき処理を個別に制御することができる。すなわち、例えば分割電極101による電圧の印加を停止すると、ウェハWにおいて分割電極101に対向する部分で銅めっき70の析出を抑えることができる。一方、分割電極101による電圧の印加を行うと、ウェハWにおいて分割電極101に対向する部分で銅めっき70を積極的に析出させることができる。 According to the present embodiment, by individually controlling the application of the voltage by the divided electrodes 101 to 107, it is possible to individually control the plating process of the wafer W at the portion facing the divided electrodes 101 to 107. That is, for example, when the application of the voltage by the split electrode 101 is stopped, the precipitation of the copper plating 70 can be suppressed at the portion of the wafer W facing the split electrode 101. On the other hand, when a voltage is applied by the split electrode 101, the copper plating 70 can be positively deposited on the portion of the wafer W facing the split electrode 101.

ここで、例えばウェハWにおいて端子25が接触するところに近い部分では銅めっき70が厚く成長しやすく、一方、遠い部分では銅めっき70が薄くなる。特に近年の半導体装置の微細化に伴い、ウェハW上のシード層が薄膜化すると、このような銅めっき70の析出傾向は顕著に現れる。したがって、銅めっき70の成長しやすさに応じて、分割電極101〜107による電圧の印加を個別に制御することで、銅めっき70の膜厚を均一にすることが可能となる。 Here, for example, in the wafer W, the copper plating 70 tends to grow thicker in the portion near the contact point of the terminals 25, while the copper plating 70 becomes thinner in the portion far away. In particular, when the seed layer on the wafer W becomes thinner with the miniaturization of semiconductor devices in recent years, such a tendency of precipitation of the copper plating 70 appears remarkably. Therefore, it is possible to make the film thickness of the copper plating 70 uniform by individually controlling the application of the voltage by the dividing electrodes 101 to 107 according to the growth potential of the copper plating 70.

なお、以上の実施の形態の製造装置1では、基体21の表面21aには空間24が形成され、直接電極26、100はメッシュ構造を有していたが、これら基体21と直接電極26、100が平板状であっても、本発明を適用することができる。すなわち、基体21においては、空間24を省略し表面21aが平坦であってもよい。また、直接電極26、100においては、貫通孔28、110を省略してもよい。 In the manufacturing apparatus 1 of the above embodiment, the space 24 is formed on the surface 21a of the substrate 21, and the direct electrodes 26 and 100 have a mesh structure. However, these substrates 21 and the direct electrodes 26 and 100 have a mesh structure. The present invention can be applied even if the surface is flat. That is, in the substrate 21, the space 24 may be omitted and the surface 21a may be flat. Further, in the direct electrodes 26 and 100, the through holes 28 and 110 may be omitted.

かかる場合、めっき液M中の気泡を抑制するという効果は小さくなるものの、本発明によれば、上述したようにウェハWがめっき液Mに接触する時間を短縮することができ、ウェハWのシード層がめっき液に溶けるのを抑制することができる。したがって、めっき処理を均一に行うことができる。 In such a case, the effect of suppressing air bubbles in the plating solution M is reduced, but according to the present invention, the time for the wafer W to come into contact with the plating solution M can be shortened as described above, and the seed of the wafer W can be shortened. It is possible to prevent the layer from dissolving in the plating solution. Therefore, the plating process can be performed uniformly.

また、以上の実施の形態の製造装置1では、めっき液ノズル40とは別に洗浄液ノズル60を設けていたが、前処理液又は後処理液である、洗浄液Pと純水Dの供給は、めっき液ノズル40を用いて行ってもよい。但し、例えばステップS2〜S3においてウェハWの洗浄処理(前処理)を行う場合、めっき液ノズル40から洗浄液P1と純水D1を供給すると、洗浄処理が完了して洗浄液P1と純水D1の供給を停止した場合でもウェハW上に液垂れするおそれがある。また、ステップS9〜S10においてウェハWの洗浄処理(後処理)を行う場合も同様に、液垂れのおそれがある。このため、洗浄液Pと純水Dの供給は、洗浄液ノズル60を用いて行うのが好ましい。 Further, in the manufacturing apparatus 1 of the above embodiment, the cleaning liquid nozzle 60 is provided separately from the plating liquid nozzle 40, but the supply of the cleaning liquid P and the pure water D, which are the pretreatment liquid or the posttreatment liquid, is plated. The liquid nozzle 40 may be used. However, for example, when the wafer W is cleaned (pretreated) in steps S2 to S3, when the cleaning liquid P1 and the pure water D1 are supplied from the plating solution nozzle 40, the cleaning process is completed and the cleaning liquid P1 and the pure water D1 are supplied. There is a risk of liquid dripping on the wafer W even when the above is stopped. Similarly, when the wafer W is cleaned (post-processed) in steps S9 to S10, there is a risk of liquid dripping. Therefore, it is preferable to supply the cleaning liquid P and pure water D using the cleaning liquid nozzle 60.

また、以上の実施の形態では、移動機構50によって電解処理部20を下降させて、端子25をウェハWに接触させていたが、製造装置1において、駆動機構11によってウェハ保持部10を上昇させてもよい。あるいは、電解処理部20とウェハ保持部10の両方を移動させてもよい。また、電解処理部20とウェハ保持部10の配置を逆にし、電解処理部20をウェハ保持部10の下方に配置してもよい。 Further, in the above embodiment, the electrolysis processing unit 20 is lowered by the moving mechanism 50 to bring the terminal 25 into contact with the wafer W, but in the manufacturing apparatus 1, the wafer holding unit 10 is raised by the driving mechanism 11. May be. Alternatively, both the electrolysis processing unit 20 and the wafer holding unit 10 may be moved. Further, the electrolysis processing unit 20 and the wafer holding unit 10 may be arranged in reverse, and the electrolysis processing unit 20 may be arranged below the wafer holding unit 10.

また、以上の実施の形態では、めっき処理として銅めっきを形成する場合について説明したが、本発明は他の金属のめっきを行う場合にも適用することができる。例えばめっき対象の金属イオンのイオン化傾向が、水素イオンのイオン化傾向より低い場合、ステップS7において、当該金属イオンのみを還元することができ、水素は発生しない。一方、例えばめっき対象の金属イオンのイオン化傾向が、水素イオンのイオン化傾向より高い場合であっても、ステップS7における直接電極26、100の電位と、めっき液MのPHとを調節することで、当該金属イオンのみを還元することが可能となる。例えばめっき液Mをアルカリ性にすると、金属イオンのイオン化傾向が高くても、水素は発生しない。いずれにしても、水素の発生を抑制し、めっき処理を行うことができる。 Further, in the above-described embodiment, the case of forming copper plating as the plating treatment has been described, but the present invention can also be applied to the case of plating other metals. For example, when the ionization tendency of the metal ion to be plated is lower than the ionization tendency of the hydrogen ion, only the metal ion can be reduced in step S7, and hydrogen is not generated. On the other hand, for example, even when the ionization tendency of the metal ion to be plated is higher than the ionization tendency of the hydrogen ion, the potentials of the direct electrodes 26 and 100 in step S7 and the PH of the plating solution M can be adjusted. Only the metal ion can be reduced. For example, when the plating solution M is made alkaline, hydrogen is not generated even if the metal ion has a high ionization tendency. In any case, the generation of hydrogen can be suppressed and the plating treatment can be performed.

また、以上の実施の形態では、電解処理としてめっき処理を行う場合について説明したが、本発明は例えばエッチング処理等の種々の電解処理に適用することができる。 Further, in the above embodiments, the case where the plating treatment is performed as the electrolytic treatment has been described, but the present invention can be applied to various electrolytic treatments such as an etching treatment.

また、以上の実施の形態ではウェハWの表面側において銅イオンCを還元する場合について説明したが、本発明はウェハWの表面側において被処理イオンを酸化する場合にも適用できる。かかる場合、被処理イオンは陰イオンであり、上記実施の形態において陽極と陰極を反対にして同様の電解処理を行えばよい。本実施の形態においても、被処理イオンの酸化と還元の違いはあれ、上記実施の形態と同様の効果を享受することができる。 Further, in the above embodiment, the case where the copper ion C is reduced on the surface side of the wafer W has been described, but the present invention can also be applied to the case where the ion to be treated is oxidized on the surface side of the wafer W. In such a case, the ion to be treated is an anion, and the same electrolytic treatment may be performed with the anode and cathode reversed in the above embodiment. Also in this embodiment, the same effect as that of the above-described embodiment can be enjoyed, although there is a difference between oxidation and reduction of the ion to be treated.

以上、本発明の実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到しうることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。 Although the embodiments of the present invention have been described above, the present invention is not limited to such examples. It is clear that a person skilled in the art can come up with various modifications or modifications within the scope of the technical idea described in the claims, and of course, the technical scope of the present invention also includes them. It is understood that it belongs to.

1 製造装置
10 ウェハ保持部
11 駆動機構
20 電解処理部
21 基体
22 本体部
23 突起部
24 空間
25 端子
26 直接電極
27 間接電極
28 貫通孔
40 めっき液ノズル
50 移動機構
60 洗浄液ノズル
70 銅めっき
100 直接電極
101〜107 分割電極
110 貫通孔
C 銅イオン
D(D1、D2) 純水
M めっき液
P(P1、P2) 洗浄液
S 硫酸イオン
W ウェハ(半導体ウェハ)
1 Manufacturing equipment 10 Wafer holding part 11 Drive mechanism 20 Electrolysis processing part 21 Base 22 Main body 23 Protrusion 24 Space 25 Terminal 26 Direct electrode 27 Indirect electrode 28 Through hole 40 Plating liquid nozzle 50 Moving mechanism 60 Cleaning liquid nozzle 70 Copper plating 100 Direct Electrode 101-107 Divided electrode 110 Through hole C Copper ion D (D1, D2) Pure water M Plating solution P (P1, P2) Cleaning solution S Sulfate ion W Wafer (semiconductor wafer)

Claims (10)

半導体装置の製造装置であって、
基板を保持する基板保持部と、
前記基板保持部に保持された基板に電解処理を行う電解処理部と、
前記基板保持部に保持された基板に電圧を印加するための端子と、を有し、
前記電解処理部は、
前記基板保持部に対向して配置される基体と、
前記基体に設けられ、当該基体の表面から基板に処理液を供給する処理液供給部と、
前記基体の表面に設けられ、基板に供給された前記処理液に接触し、基板との間で電圧を印加する直接電極と、
前記基体の内部に設けられ、基板に供給された前記処理液に電界を形成する間接電極と、を有することを特徴とする、半導体装置の製造装置。
It is a semiconductor device manufacturing device.
The board holding part that holds the board and
An electrolytic treatment unit that performs electrolytic treatment on the substrate held by the substrate holding unit,
It has a terminal for applying a voltage to the substrate held by the substrate holding portion.
The electrolytic treatment unit is
A substrate arranged to face the substrate holding portion and
A treatment liquid supply unit provided on the substrate and supplying the treatment liquid from the surface of the substrate to the substrate,
A direct electrode provided on the surface of the substrate, which comes into contact with the treatment liquid supplied to the substrate and applies a voltage to and from the substrate,
An apparatus for manufacturing a semiconductor device, which comprises an indirect electrode provided inside the substrate and forming an electric field in the processing liquid supplied to the substrate.
前記処理液供給部は、少なくとも前記基体の中央部に設けられていることを特徴とする、請求項1に記載の半導体装置の製造装置。 The semiconductor device manufacturing apparatus according to claim 1, wherein the treatment liquid supply unit is provided at least in the central portion of the substrate. 前記基板に保持された基板に、電解処理の前処理を行うための前処理液又は後処理を行うための後処理液を供給する他の処理液供給部をさらに有することを特徴とする、請求項1又は2に記載の半導体装置の製造装置。 The substrate held on the substrate is further provided with another treatment liquid supply unit for supplying a pretreatment liquid for performing the pretreatment of the electrolytic treatment or a posttreatment liquid for performing the posttreatment. Item 2. The semiconductor device manufacturing apparatus according to item 1 or 2. 半導体装置の製造方法であって、
基板を保持した基板保持部と、当該基板保持部に保持された基板に電解処理を行う電解処理部と、を対向配置する第1の工程と、
基板に電圧を印加するための端子を基板に接触させ、当該端子を介して基板に電圧を印加して通電する第2の工程と、
前記電解処理部の基体に設けられた処理液供給部によって、前記基体の表面から基板に処理液を供給し、当該処理液を前記基体の表面に設けられた直接電極に接触させる第3の工程と、
前記基体の内部に設けられた間接電極に電圧を印加することで、前記処理液に電界を形成し、当該処理液中の被処理イオンを基板側に移動させる第4の工程と、
前記直接電極と基板との間に電圧を印加することで、基板側に移動した前記被処理イオンを酸化又は還元する第5の工程と、を有することを特徴とする、半導体装置の製造方法。
It is a manufacturing method of semiconductor devices.
A first step of arranging a substrate holding portion that holds a substrate and an electrolytic processing portion that performs an electrolytic treatment on the substrate held by the substrate holding portion so as to face each other.
The second step of bringing a terminal for applying a voltage to the substrate into contact with the substrate and applying a voltage to the substrate through the terminal to energize the substrate.
A third step of supplying a treatment liquid from the surface of the substrate to the substrate by a treatment liquid supply unit provided on the substrate of the electrolysis treatment unit and bringing the treatment liquid into direct contact with an electrode provided on the surface of the substrate. When,
A fourth step of forming an electric field in the treatment liquid by applying a voltage to the indirect electrode provided inside the substrate and moving the ions to be treated in the treatment liquid to the substrate side.
A method for manufacturing a semiconductor device, which comprises a fifth step of oxidizing or reducing the ions to be processed that have moved to the substrate side by applying a voltage between the direct electrode and the substrate.
前記処理液供給部は、少なくとも前記基体の中央部に設けられ、
前記第3の工程において、少なくとも前記基体の中央部から基板に前記処理液を供給することを特徴とする、請求項4に記載の半導体装置の製造方法。
The treatment liquid supply unit is provided at least in the central portion of the substrate.
The method for manufacturing a semiconductor device according to claim 4, wherein in the third step, the treatment liquid is supplied to the substrate from at least the central portion of the substrate.
前記第1の工程の後であって前記第2の工程の前において、他の処理液供給部から基板に前処理液を供給し、当該前処理液によって電解処理の前処理を行うことを特徴とする、請求項4又は5に記載の半導体装置の製造方法。 After the first step and before the second step, the pretreatment liquid is supplied to the substrate from another treatment liquid supply unit, and the pretreatment of the electrolytic treatment is performed by the pretreatment liquid. The method for manufacturing a semiconductor device according to claim 4 or 5. 前記第2の工程は、前記前処理液が基板に残存した状態で行われることを特徴とする、請求項6に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 6, wherein the second step is performed in a state where the pretreatment liquid remains on the substrate. 前記第5の工程の後において、他の処理液供給部から基板に後処理液を供給し、当該後処理液によって電解処理の後処理を行うことを特徴とする、請求項4〜7のいずれか一項に記載の半導体装置の製造方法。 Any of claims 4 to 7, wherein after the fifth step, the post-treatment liquid is supplied to the substrate from another treatment liquid supply unit, and the post-treatment of the electrolytic treatment is performed by the post-treatment liquid. The method for manufacturing a semiconductor device according to item 1. 請求項4〜8のいずれか一項に記載の半導体装置の製造方法を製造装置によって実行させるように、当該製造装置を制御する制御部のコンピュータ上で動作するプログラム。 A program that operates on a computer of a control unit that controls a manufacturing device so that the manufacturing method of the semiconductor device according to any one of claims 4 to 8 is executed by the manufacturing device. 請求項9に記載のプログラムを格納した読み取り可能なコンピュータ記憶媒体。 A readable computer storage medium containing the program according to claim 9.
JP2017224695A 2017-11-22 2017-11-22 Manufacturing apparatus of semiconductor device, manufacturing method of semiconductor device, program, and computer storage medium Pending JP2021014599A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017224695A JP2021014599A (en) 2017-11-22 2017-11-22 Manufacturing apparatus of semiconductor device, manufacturing method of semiconductor device, program, and computer storage medium
TW107138718A TW201934814A (en) 2017-11-22 2018-11-01 Apparatus for producing semiconductor device, method for producing semiconductor device, and computer storage medium
PCT/JP2018/041621 WO2019102866A1 (en) 2017-11-22 2018-11-09 Apparatus for producing semiconductor device, method for producing semiconductor device, and computer storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017224695A JP2021014599A (en) 2017-11-22 2017-11-22 Manufacturing apparatus of semiconductor device, manufacturing method of semiconductor device, program, and computer storage medium

Publications (1)

Publication Number Publication Date
JP2021014599A true JP2021014599A (en) 2021-02-12

Family

ID=66630921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017224695A Pending JP2021014599A (en) 2017-11-22 2017-11-22 Manufacturing apparatus of semiconductor device, manufacturing method of semiconductor device, program, and computer storage medium

Country Status (3)

Country Link
JP (1) JP2021014599A (en)
TW (1) TW201934814A (en)
WO (1) WO2019102866A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220148248A (en) * 2020-03-02 2022-11-04 도쿄엘렉트론가부시키가이샤 plating equipment
CN115896881B (en) * 2022-11-17 2023-06-13 安徽建筑大学 Semiconductor wafer electroplating system capable of preventing deflection

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000073197A (en) * 1998-08-31 2000-03-07 Dainippon Screen Mfg Co Ltd Substrate plating apparatus
JP6198456B2 (en) * 2013-05-20 2017-09-20 東京エレクトロン株式会社 Substrate processing method and template
WO2017094568A1 (en) * 2015-12-03 2017-06-08 東京エレクトロン株式会社 Apparatus and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2019102866A1 (en) 2019-05-31
TW201934814A (en) 2019-09-01

Similar Documents

Publication Publication Date Title
US11111592B2 (en) Manufacturing apparatus and manufacturing method for semiconductor device
JP6411741B2 (en) Electrolytic treatment method and electrolytic treatment apparatus
JPWO2015104951A1 (en) Electric field processing method and electric field processing apparatus
WO2019102866A1 (en) Apparatus for producing semiconductor device, method for producing semiconductor device, and computer storage medium
CN110249079B (en) Electrolytic processing device and electrolytic processing method
JPWO2018066315A1 (en) Electrolytic treatment jig and electrolytic treatment method
JP2021014600A (en) Manufacturing apparatus of semiconductor device, manufacturing method of semiconductor device, program, and computer storage medium
KR20100063248A (en) Wafer plating apparatus and method for the same
KR102499511B1 (en) Electrolytic treatment jig and electrolytic treatment method
WO2018070188A1 (en) Electrolytic treatment tool, method for manufacturing electrolytic treatment tool, and electrolytic treatment device
KR102523718B1 (en) Electrolytic treatment apparatus and electrolytic treatment method
JP3703355B2 (en) Board plating equipment
KR100660343B1 (en) Apparatus for Electro Chemical Plating
JP2024087223A (en) Plating Processing Equipment