JP2020537227A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2020537227A5 JP2020537227A5 JP2020518635A JP2020518635A JP2020537227A5 JP 2020537227 A5 JP2020537227 A5 JP 2020537227A5 JP 2020518635 A JP2020518635 A JP 2020518635A JP 2020518635 A JP2020518635 A JP 2020518635A JP 2020537227 A5 JP2020537227 A5 JP 2020537227A5
- Authority
- JP
- Japan
- Prior art keywords
- ewack
- write request
- memory access
- access broker
- failed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims 4
- 238000007689 inspection Methods 0.000 claims 3
- 238000004590 computer program Methods 0.000 claims 2
Claims (11)
- プロセッサによって、早期書込み確認応答をサポートするメモリ・アクセス・ブローカを使用するための方法であって、
１つまたは複数の発行元アプリケーションによって検査するために、失敗した早期書込み確認応答（ＥＷＡＣＫ）書き込み要求がメモリ・アクセス・ブローカによって記録されるように、前記メモリ・アクセス・ブローカを選択的に有効化し、前記１つまたは複数の発行元アプリケーションへのＥＷＡＣＫ動作および前記失敗したＥＷＡＣＫ書き込み要求の通知をすることを含んでいる、方法。 - 書き込み要求の実行時に前記メモリ・アクセス・ブローカを選択的に有効化または無効化することをさらに含んでおり、前記メモリ・アクセス・ブローカが、メモリ・バス・マスタとメモリ・コントローラの間の中間ブローカとして機能する、請求項１に記載の方法。
- 前記失敗した書き込み要求を、前記メモリ・アクセス・ブローカに関連付けられた１つまたは複数のＥＷＡＣＫレジスタに記録することをさらに含んでいる、請求項１に記載の方法。
- 前記メモリ・アクセス・ブローカによって、メモリ・バス・マスタから書き込み要求を受信することと、
前記メモリ・アクセス・ブローカによって、前記メモリ・バス・マスタから受信された前記書き込み要求をメモリ・コントローラに発行することと
をさらに含んでいる、請求項１に記載の方法。 - 前記メモリ・アクセス・ブローカによって、メモリ・コントローラからＷＡＣＫ応答を受信すること、または
前記メモリ・アクセス・ブローカによって、前記メモリ・コントローラから受信された前記ＷＡＣＫ応答をメモリ・バス・マスタに発行すること
をさらに含んでいる、請求項１に記載の方法。 - 前記メモリ・アクセス・ブローカによって、ＥＷＡＣＫ書き込み要求ごとに書き込み要求識別子（ＩＤ）を生成することと、
前記生成された書き込み要求ＩＤをキューに配置することと
をさらに含んでいる、請求項１に記載の方法。 - 前記メモリ・アクセス・ブローカによって、メモリ・コントローラから受信されたＷＡＣＫ応答を前記キューから取り出された生成済みの書き込み要求ＩＤと比較することをさらに含んでいる、請求項６に記載の方法。
- 前記キューから取り出された前記生成済みの書き込み要求ＩＤが、前記メモリ・コントローラから受信された前記ＷＡＣＫ応答に一致しないということを決定したときに、前記メモリ・アクセス・ブローカによって、１つまたは複数のＥＷＡＣＫレジスタ内で失敗したＥＷＡＣＫ書き込み要求を示すことと、
前記１つまたは複数の発行元アプリケーションによって、前記１つまたは複数のＥＷＡＣＫレジスタに記録された前記失敗したＥＷＡＣＫ書き込み要求を識別することと
をさらに含んでいる、請求項７に記載の方法。 - 前記１つまたは複数のＥＷＡＣＫレジスタ内で示された前記失敗したＥＷＡＣＫ書き込み要求を識別したときに、前記１つまたは複数の発行元アプリケーションに対して各書き込み要求を再発行することを要求することをさらに含んでいる、請求項８に記載の方法。
- 早期書込み確認応答をサポートするメモリ・アクセス・ブローカを使用するためのシステムであって、
実行可能な命令を含む１つまたは複数のコンピュータを備えており、前記命令が、実行された場合に、前記システムに、
１つまたは複数の発行元アプリケーションによって検査するために、失敗した早期書込み確認応答（ＥＷＡＣＫ）書き込み要求がメモリ・アクセス・ブローカによって記録されるように、前記メモリ・アクセス・ブローカを選択的に有効化し、前記１つまたは複数の発行元アプリケーションへのＥＷＡＣＫ動作および前記失敗したＥＷＡＣＫ書き込み要求の通知をすることを実行させる、システム。 - 構造化されていないテキスト・データからの対人関係の発見および解析のためのコンピュータ・プログラムであって、プロセッサに、
１つまたは複数の発行元アプリケーションによって検査させるために、失敗した早期書込み確認応答（ＥＷＡＣＫ）書き込み要求がメモリ・アクセス・ブローカによって記録されるように、前記メモリ・アクセス・ブローカを選択的に有効化し、前記１つまたは複数の発行元アプリケーションへのＥＷＡＣＫ動作および前記失敗したＥＷＡＣＫ書き込み要求の通知させるためのコンピュータ・プログラム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/783,069 US10423563B2 (en) | 2017-10-13 | 2017-10-13 | Memory access broker system with application-controlled early write acknowledgment support and identification of failed early write acknowledgment requests to guarantee in-order execution of memory requests of applications |
| US15/783,069 | 2017-10-13 | ||
| PCT/IB2018/057834 WO2019073394A1 (en) | 2017-10-13 | 2018-10-10 | MEMORY ACCESS BROKER SYSTEM WITH APPLICATION-EARLY WRITTEN RECEIVING RECEIPT SUPPORT |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2020537227A JP2020537227A (ja) | 2020-12-17 |
| JP2020537227A5 true JP2020537227A5 (ja) | 2021-02-12 |
| JP7100941B2 JP7100941B2 (ja) | 2022-07-14 |
Family
ID=66096466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020518635A Active JP7100941B2 (ja) | 2017-10-13 | 2018-10-10 | アプリケーションによって制御された早期書込み確認応答をサポートするメモリ・アクセス・ブローカ・システム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10423563B2 (ja) |
| JP (1) | JP7100941B2 (ja) |
| CN (1) | CN111201521B (ja) |
| DE (1) | DE112018004220T5 (ja) |
| GB (1) | GB2580275B (ja) |
| WO (1) | WO2019073394A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10911308B2 (en) * | 2017-09-18 | 2021-02-02 | Rapyuta Robotics Co., Ltd. | Auto-determining and installing missing components to a to-be-managed device by a single execution of unique device setup command |
| WO2019237010A1 (en) * | 2018-06-08 | 2019-12-12 | Fungible, Inc. | Early acknowledgment for write operations |
| US11307988B2 (en) * | 2018-10-15 | 2022-04-19 | Texas Instruments Incorporated | Configurable cache for multi-endpoint heterogeneous coherent system |
| US11308243B2 (en) * | 2019-09-11 | 2022-04-19 | International Business Machines Corporation | Maintenance of access for security enablement in a storage device |
| US11410417B2 (en) * | 2020-08-17 | 2022-08-09 | Google Llc | Modular system for automatic hard disk processing and verification |
| US11855831B1 (en) | 2022-06-10 | 2023-12-26 | T-Mobile Usa, Inc. | Enabling an operator to resolve an issue associated with a 5G wireless telecommunication network using AR glasses |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5537555A (en) | 1993-03-22 | 1996-07-16 | Compaq Computer Corporation | Fully pipelined and highly concurrent memory controller |
| US6279065B1 (en) | 1998-06-03 | 2001-08-21 | Compaq Computer Corporation | Computer system with improved memory access |
| JP2001216259A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | マルチプロセッサシステム及びそのトランザックション制御方法 |
| JP3904869B2 (ja) * | 2001-09-26 | 2007-04-11 | 株式会社東芝 | 学習支援装置および学習支援方法 |
| US7111153B2 (en) * | 2003-09-30 | 2006-09-19 | Intel Corporation | Early data return indication mechanism |
| US20100306442A1 (en) * | 2009-06-02 | 2010-12-02 | International Business Machines Corporation | Detecting lost and out of order posted write packets in a peripheral component interconnect (pci) express network |
| US9189441B2 (en) * | 2012-10-19 | 2015-11-17 | Intel Corporation | Dual casting PCIE inbound writes to memory and peer devices |
| US10073626B2 (en) * | 2013-03-15 | 2018-09-11 | Virident Systems, Llc | Managing the write performance of an asymmetric memory system |
| US9235521B2 (en) | 2013-07-22 | 2016-01-12 | Avago Technologies General Ip (Singapore) Pte Ltd | Cache system for managing various cache line conditions |
| US20150261677A1 (en) | 2014-03-12 | 2015-09-17 | Silicon Graphics International Corp. | Apparatus and Method of Resolving Protocol Conflicts in an Unordered Network |
| JP6497392B2 (ja) | 2014-09-10 | 2019-04-10 | ソニー株式会社 | アクセス制御方法、バスシステム、および半導体装置 |
| GB2533808B (en) * | 2014-12-31 | 2021-08-11 | Advanced Risc Mach Ltd | An apparatus and method for issuing access requests to a memory controller |
| US10037220B2 (en) | 2015-11-20 | 2018-07-31 | International Business Machines Corporation | Facilitating software-defined networking communications in a container-based networked computing environment |
-
2017
- 2017-10-13 US US15/783,069 patent/US10423563B2/en active Active
-
2018
- 2018-10-10 JP JP2020518635A patent/JP7100941B2/ja active Active
- 2018-10-10 DE DE112018004220.0T patent/DE112018004220T5/de active Pending
- 2018-10-10 GB GB2006359.0A patent/GB2580275B/en active Active
- 2018-10-10 WO PCT/IB2018/057834 patent/WO2019073394A1/en active Application Filing
- 2018-10-10 CN CN201880066506.9A patent/CN111201521B/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2020537227A5 (ja) | ||
| US10042640B2 (en) | Processing queue management | |
| US9563367B2 (en) | Latency command processing for solid state drive interface protocol | |
| TWI250411B (en) | Method, apparatus and system for memory access | |
| US8607003B2 (en) | Memory access to a dual in-line memory module form factor flash memory | |
| KR101643675B1 (ko) | 명령 프로세싱 회로들, 및 관련 프로세서 시스템들, 방법들 및 컴퓨터―판독 가능 매체들에서 반대 컨디션들을 갖는 조건부 기록 명령들의 융합 | |
| JP5294568B2 (ja) | アウトオブオーダー発行待ち行列中の依存命令をバックツーバックに発行する方法及び装置 | |
| JP2012533796A5 (ja) | ||
| JP2008500619A5 (ja) | ||
| TW201738763A (zh) | 使用nvme介面存取元件的同時核心模式和使用者模式的方法、非暫時性電腦可讀取媒體及主機電腦系統 | |
| JP2009503681A5 (ja) | ||
| US20140195217A1 (en) | Simulated input/output devices | |
| GB2580275A (en) | Memory access broker system with application-controlled early write acknowledgment support | |
| JP2013242892A5 (ja) | ||
| US10067763B2 (en) | Handling unaligned load operations in a multi-slice computer processor | |
| JP2017527027A5 (ja) | ||
| JP2014182830A5 (ja) | ||
| JP2007503661A5 (ja) | ||
| US20140019737A1 (en) | Branch Prediction For Indirect Jumps | |
| JP6920286B2 (ja) | 例外処理 | |
| US9298502B2 (en) | Pausing virtual machines using API signaling | |
| JP2014219980A (ja) | メモリ制御装置及びメモリ制御方法 | |
| JP6317339B2 (ja) | レジスタ関連優先度に基づく実行パイプラインへの命令の発行、ならびに関係する命令処理回路、プロセッサシステム、方法、およびコンピュータ可読媒体 | |
| US11226819B2 (en) | Selective prefetching in multithreaded processing units | |
| TWI648620B (zh) | 記憶體裝置以及操作指令錯誤處理方法 |