JP2001216259A - マルチプロセッサシステム及びそのトランザックション制御方法 - Google Patents

マルチプロセッサシステム及びそのトランザックション制御方法

Info

Publication number
JP2001216259A
JP2001216259A JP2000032738A JP2000032738A JP2001216259A JP 2001216259 A JP2001216259 A JP 2001216259A JP 2000032738 A JP2000032738 A JP 2000032738A JP 2000032738 A JP2000032738 A JP 2000032738A JP 2001216259 A JP2001216259 A JP 2001216259A
Authority
JP
Japan
Prior art keywords
transaction
unit
retry
request
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000032738A
Other languages
English (en)
Inventor
Shin Kameyama
伸 亀山
Hideya Akashi
英也 明石
Keitaro Uehara
敬太郎 上原
Yuji Tsushima
雄次 對馬
Naoki Hamanaka
直樹 濱中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000032738A priority Critical patent/JP2001216259A/ja
Priority to US09/775,545 priority patent/US20010013080A1/en
Publication of JP2001216259A publication Critical patent/JP2001216259A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 （修正有） 【課題】順序保証を達成することで先行トランザクショ
ンの完了を待たずに後続トランザクションを連続発行す
ることを可能とし、Ｉ／Ｏバス転送を高速化する。 【解決手段】ポステッドライト方式の連続したトランザ
クションが複数ノード１ａ・・・１ｂ間で転送される。
１ａのＩ／ＯバスＡ１１〜Ａ１２上のデバイスが要求元
である一連のトランザクションのうちの１つが要求先ノ
ードでリトライとされれば、後続するトランザクション
もリトライとされ、要求元ノードの発行部１２０はこれ
らトランザクションを再発行する。１ａが要求先ノード
であれば、受信トランザクションを処理部２３０で処理
するが、処理不可能ならリトライフラグレジスタ２４０
の発生源Ｉ／Ｏバスに対応するビットにリトライフラグ
を立てて要求元にリトライを返送し、同一Ｉ／Ｏバスを
発生源とする後続トランザクションの受信時にもリトラ
イを返送する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、Ｉ／Ｏバス上のデ
バイスを要求元または要求先とするトランザクションの
順序を保証したマルチプロセッサシステム、もしくはよ
り一般に、トランザクション制御システムに関する。
【０００２】
【従来の技術】Ｉ／Ｏバスまたはプロセッサバスが発行
するライトトランザクションをシステムで処理する方法
の一種にポステッドライトがある。ポステッドライトは
ライトトランザクションをシステムが受け付けた直後に
要求元バスで完了させ、以後の処理はシステムが責任を
持って行う処理方法である。ライトトランザクションが
発行されると、当該トランザクションがシステム上で完
了する前にバスまたはプロセッサから後続トランザクシ
ョンが発行可能になり、性能が向上する。
【０００３】
【発明が解決しようとする課題】しかしながらＰＣＩバ
ス仕様レビジョン２．１などの規定ではＰＣＩバス上の
Ｉ／Ｏデバイスを要求元にしたライトトランザクション
は順序を保証しなければならないという制約がある。依
存関係のあるトランザクションを連続して発行した際
に、先行のトランザクションがリトライされた場合に
は、後続のトランザクションが先に完了すると順序が保
証されなくなる。ここでリトライとは要求先が一時的に
アクセスを受け付けられない状態にある場合などに、要
求元に対してしばらく後にあらためてアクセスを実行す
るように要求することである。したがって、あるＰＣＩ
バスがライトトランザクションをシステム側に発行する
と、当該ライトがリトライされずに完了が保証されるま
で当該ＰＣＩバスは後続トランザクションをシステム側
に発行しないことでこの制約を守っている。その結果、
ＰＣＩバスから依存関係のあるトランザクションが連続
して発行された場合には性能が低下してしまうという問
題点があった。
【０００４】同様にプロセッサを要求元とし、ＰＣＩバ
ス上のＩ／Ｏデバイスを要求先にしたライトトランザク
ションにおいても、順序を保証する必要があるため、先
行のライトトランザクションが完了するまで後続のライ
トトランザクションが連続発行できずにスループットが
低下する問題があった。
【０００５】本発明は上記の従来問題点を鑑み、依存関
係のあるトランザクションの順序保証をしつつ要求元が
先行のライトトランザクションの完了を待たずに後続ト
ランザクションを連続発行することでバストランザクシ
ョンを高速化することを目的とする。
【０００６】
【課題を解決するための手段】Ｉ／Ｏデバイスが接続さ
れる少なくとも１つのＩ／Ｏバスが各々結合された複数
のＩ／Ｏユニットと、プロセッサユニットが接続される
少なくとも１つのプロセッサバスが各々結合された複数
のノードコントローラユニットとがネットワークで相互
結合されたマルチプロセッサシステムにおいて、本発明
は以下の構成により前記従来の技術の課題を解決する。
【０００７】まずＩ／Ｏバスを発生源としてノードコン
トローラに結合されるプロセッサバスに向けられるＩ／
Ｏ発トランザクションの制御に関しては、トランザクシ
ョンの要求元となる各Ｉ／Ｏユニットに、結合されたＩ
／Ｏバスから受け付けた一連のＩ／Ｏ発トランザクショ
ンを、先行するＩ／Ｏ発トランザクションの要求先から
の確認応答の受信に関わりなく要求先のノードコントロ
ーラユニットに向けて順次発行し、かつ発行済みのＩ／
Ｏ発トランザクションについて要求先からリトライが要
求されたときには再発行するＩ／Ｏトランザクション発
行部を備える。一方、要求先となる各ノードコントロー
ラユニットにはＩ／Ｏトランザクション処理部を備え、
各Ｉ／Ｏトランザクション処理部は、Ｉ／Ｏ発トランザ
クションを受信して処理が不可能と判定すると要求元の
Ｉ／Ｏユニットにリトライの要求を返送し、かつリトラ
イの要求を返送したトランザクションの発生源であるＩ
／Ｏバスと同一のＩ／Ｏバスを発生源とする後続するＩ
／Ｏト発ランザクションについては処理を実施せずに自
動的に要求元のＩ／Ｏユニットにリトライの要求を返送
する。
【０００８】このように、要求先ユニットにて、同一バ
スを発生源とする一連のトランザクションの１つをでリ
トライとしたら、それに後続するトランザクションもリ
トライとする構成により、後から発行したトランザクシ
ョンが要求先ユニットで先行するトランザクションより
も先に処理が受け付けられ、処理順序が逆転する事態が
防止される。つまり、一連トランザクションの順序保証
がなされ、要求元ユニットにて要求先からトランザクシ
ョン完了の確認応答の返送を待って次のトランザクショ
ンを発行するという発行方法をとる必要がなくなり、高
速のトランザクションが可能となる。
【０００９】より具体的には、要求先となるユニット、
上記の構成では各ノードコントロールユニットに、トラ
ンザクションの発生源である個々のＩ／Ｏバスに対応し
たエントリーを有するリトライフラグレジスタを設け、
その各エントリーには対応するＩ／Ｏバスを発生源とす
るトランザクションについてリトライを要求したらその
ことを示すリトライフラグを記録する。これを利用し
て、同一Ｉ／Ｏバスからの一連のトランザクションの一
つを一旦リトライとすれば後続のトランザクションもリ
トライとすることができる。
【００１０】要求先ユニットにてリトライを解消する、
つまり対応するリトライフラグをクリアするのは、リト
ライ要求により再発行される一連のトランザクションの
うち先頭のもの（最初にリトライとされ、再発行された
トランザクション）を受信し、要求先ユニットにて処理
可能であった時である。再発行している一連トランザク
ションのうちの後続のものが受信されても、自動的にリ
トライを繰り返すのみである。この、処理可能かの判定
を行い、可能ならばリトライを解消し、トランザクショ
ン処理に移行するのか、それともリトライを自動的に繰
り返すか、の区別のため、要求元となる各Ｉ／Ｏユニッ
トのトランザクション発行部は、再発行である一連のト
ランザクションの先頭にヘッダフラグを付して再発行す
る。１つのＩ／Ｏユニットに複数のＩ／Ｏバスが結合さ
れる構成では、ヘッダフラグはそのうち個々のＩ／Ｏバ
スを発生源とする一連のトランザクションの先頭をも意
味するようにしても良い。さらに、各Ｉ／Ｏユニットの
トランザクションキューには、始めて発行するトランザ
クションか再発行するトランザクションかを区別して記
録するためのトランザクション属性フィールドを設け
る。
【００１１】以上にＩ／Ｏバスを発生源としてノードコ
ントローラに結合されたプロセッサバスに向けられるＩ
／Ｏ発トランザクションの制御に関する本発明の特徴的
構成についてのべたが、プロセッサバスを発生源として
Ｉ／Ｏバスに向けられるプロセッサ発トランザクション
についても全く同様の構成が取られる。即ち、要求元と
なる各ノードコントロールユニットに、プロセッサバス
から受け付けた一連のトランザクションを要求先のＩ／
Ｏユニットに向けて連続して発行し、かつ発行済みのト
ランザクションについて要求先からリトライが要求され
たときには再発行するトランザクション発行部を備え、
一方、要求先となる各Ｉ／Ｏユニットにはプロセッサト
ランザクション処理部を備え、各プロセッサトランザク
ション処理部は、トランザクション処理が不可能と判定
すると要求元のノードコントローラユニットにリトライ
の要求を返送し、かつリトライの要求を返送したトラン
ザクションの発生源であるプロセッサバスと同一のプロ
セッサバスを発生源とする後続するトランザクションに
ついては自動的にリトライとする。
【００１２】要求先となる各Ｉ／Ｏユニットにリトライ
フラグレジスタを設ける点、若しくは要求元となる各ノ
ードコントローラユニットのトランザクション発行で再
発行するトランザクションの先頭のものにヘッダフラグ
を付す点などの具体的構成も、先に述べたＩ／Ｏトラン
ザクションの制御のための構成と同様である。
【００１３】要求先からの１つのトランザクションに対
するリトライの返送に対応して、要求元では既に送信済
みの一連のトランザクション全てを連続して再発行する
ように構成する変形も可能である。この変形の場合、要
求先では、一旦１つのトランザクションにリトライを返
送した場合、後続トランザックションについてリトライ
を返送する必要はなくなる。ただし、後続トランザクシ
ョンについいては、受信しても処理を行わない。このよ
うな構成では返送の通信オーバヘッドが小さくなり、よ
り高速のトランザクション処理が可能となる。
【００１４】なお、上記ではトランザクションの管理単
位を単一のプロセッサバス単位としているが、単一のプ
ロセッサユニット単位でも良い。Ｉ／Ｏトランザクショ
ンに関しては、発行されるＩ／Ｏトランザクションの最
終的な要求先が各プロセッサユニットとなる。また、プ
ロセッサトランザクションに関しては、各プロセッサト
ランザクション処理部は、リトライの要求を返送したト
ランザクションの発生源であるプロセッサユニットと同
一のプロセッサユニットを発生源とする後続するトラン
ザクションについて自動的にリトライとする構成とな
る。各Ｉ／Ｏユニットのリトライフラグレジスタは、発
生源であるプロセッサユニット単位にリトライフラグが
設定する構成となる。
【００１５】先頭トランザクションを判別するためにト
ランザクションにヘッダを付与する代わりにヘッダフラ
グをトランザクションにエンコードする構成とすること
も可能である。その他の本発明の特徴は実施態様の説明
にて明らかにされる。
【００１６】
【発明の実施の形態】以下、Ｉ／Ｏバス上のデバイスを
要求元としたトランザクションとしてＩ／Ｏ発メモリラ
イトを例に、またＩ／Ｏバス上のデバイスを要求先とし
たトランザクションとしてプロセッサバス発Ｉ／Ｏライ
トを例として、本発明の実施例を図面を参照しつつ説明
する。以降の説明では、Ｉ／Ｏ発のトランザクションを
Ｉ／Ｏトランザクション、またプロセッサバス発のトラ
ンザクションをプロセッサトランザクションと記す。ま
た一連のトランザクションと記した場合には依存関係の
あるトランザクション、より詳しくは単一のバス（Ｉ／
Ｏバス、もしくはプロセッサバス）を発生源とする連続
する一群のトランザクションのことを意味している。
【００１７】図１は本発明の一実施例に係るマルチプロ
セッサシステムの構成を示す概略図である。図１におい
て、ノード１ａに含まれるＩ／Ｏユニット１１には複数
のＡ１１〜Ａ１２が接続され、ごれらを介して複数のＩ
／Ｏデバイスが１５，１６が接続される。なお、図では
個々のＩ／Ｏバスにそろぞれ１つずつのＩ／Ｏデバイス
が接続されるが、各Ｉ／Ｏバスに複数のＩ／Ｏデバイス
を接続する構成も可能である。一方、ノードコントロー
ラユニット２１には複数のプロセッサバスＢ１１〜Ｂ１
２が接続され、これらを介して複数のプロセッサユニッ
ト２５，２６が接続可能である。ここでも、各プロセッ
サバスに複数のプロセッサユニットを接続する構成も可
能である。Ｉ／Ｏユニット１１はＩ／Ｏバス上のデバイ
スから発行されたトランザクションまたはＩ／Ｏバス上
のデバイスに対して発行されたトランザクションの制御
を行う。またノードコントローラユニット２１はプロセ
ッサバス上のプロセッサユニットから発行されたトラン
ザクションまたはプロセッサバス上のプロセッサユニッ
トに対して発行されたトランザクションの制御を行う。
ノード１ｂに示すとおり、上記と同様な構成のノードが
複数個、多重に設けられ、それらのノード間がネットワ
ークＣ１１によって結合されてマルチプロセッサシステ
ムを構成している。なお、Ｉ／Ｏユニットかノードコン
トローラユニットかのいずれか一方だけを備えたノード
が、図示した双方を備えたノーと混在するマルチプロセ
ッサシステムも可能である。また、Ｉ／Ｏユニットだけ
のノードとノードコントローラだけのユニットでマルチ
プロセッサシステムを構成することもできる。ネットワ
ークＣ１１は内部に図示しないバッファを持ち、各ノー
ドから発行されたトランザクションをバッファリングさ
せる。このため、各ノードからのトランザクションの連
続発行が可能である。
【００１８】Ｉ／Ｏユニット１１は複数のＩ／ＯバスＡ
１１〜Ａ１２とのＩ／Ｏバスインタフェース１００、Ｉ
／ＯバスＡ１１〜Ａ１２からのトランザクションを格納
するＩ／Ｏリクエストキュー１１０、Ｉ／Ｏリクエスト
キュー１１０に格納されたトランザクションを先行のト
ランザクションの完了を待たずに順次発行する機能を持
つＩ／Ｏトランザクション発行部１２０、プロセッサト
ランザクションを処理するプロセッサトランザクション
処理部１３０およびプロセッサトランザクションリトラ
イフラグレジスタ１４０を有する。ここでプロセッサト
ランザクションリトライフラグレジスタ１４０はリトラ
イビットというマルチプロセッサシステム内の全てのプ
ロセッサバスに個別に対応した初期値が‘０’であるエ
ントリを持ち、何れのプロセッサバスからのトランザク
ションにリトライが要求されたかを記録する。
【００１９】ここで、Ｉ／Ｏトランザクション発行部１
１０から発行されるトランザクションのフォーマット
は、図２に示とおり、要求元のバスＩＤ、要求先のバス
ＩＤ、要求内容等のトラんザクション自体を示すフィー
ルド３０と、ヘッダフラグフィールド３１から成る。ヘ
ッダフラグフィールド３１は、順次発行するトランザク
ションのうち、単一のＩ／Ｏバスに接続されるデバイス
からの連続する一群のトランザクションの先頭のトラン
ザクションでは”１”、後続するトランザクションで
は”０”とする。また、後で詳述するように本実施例で
は、単一のバスからの一連のトランザクションの転送が
完了する前に要求先でリトライが発生すると、最初にリ
トライされたトランザクションだけでなく、一連のトラ
ンザクション中の後続するトランザクションにもリトラ
イとされ、それらのトランザクションは再発行すること
になる。その再発行の先頭のトランザクションに付すヘ
ッダフラグフィールドも”１”である。Ｉ／Ｏトランザ
クション発行部１１０は、このように一連のトランザク
ションの先頭か否かで区別してヘッダフラグを付加する
機能をもつ。
【００２０】ノードコントローラユニット２１は複数の
プロセッサバスＢ１１〜Ｂ１２とのプロセッサバスイン
タフェース２００、プロセッサバスＢ１１〜Ｂ１２から
のトランザクションを格納するプロセッサリクエストキ
ュー２１０、プロセッサリクエストキュー２１０に格納
されたトランザクションを先行のトランザクションの完
了を待たずに順次発行する機能を持つプロセッサトラン
ザクション発行部２２０、Ｉ／Ｏトランザクションを処
理するＩ／Ｏトランザクション処理部２３０およびＩ／
Ｏトランザクションリトライフラグレジスタ２４０を有
する。ここでプロセッサトランザクション発行部２２０
から発行されるトランザクションも図２と同様なフォー
マットを有する。すなわち、プロセッサトランザクショ
ン発行部２２０は単一プロセッサバスからの一連のプロ
セッサトランザクションの先頭か否かを区別するヘッダ
フラグフィールドを付加してプロセッサトランザクショ
ンを発行、または再発行する。Ｉ／Ｏトランザクション
リトライフラグレジスタ２４０はリトライビットという
マルチプロセッサシステム内の全てのＩ／Ｏバスに個別
に対応した初期値が‘０’であるエントリを持ち、何れ
のＩ／Ｏバスからのトランザクションがリトライされた
かを記録する。
【００２１】以下一連のトランザクションＴａ〜Ｔｄの
連続発行において、Ｔｃでリトライが発生した場合を例
に順序を保証する方法について述べる。
【００２２】まず図３〜図７を用いてＩ／Ｏトランザク
ションの順序保証について説明する。
【００２３】図３はノード１ａに対して、Ｉ／ＯバスＡ
１1の上のデバイスから一連のトランザクションＴａ〜
Ｔｄが発行された状態を表している。Ｉ／Ｏリクエスト
キュー１１０の各エントリはトランザクションフィール
ド１１０ａおよびトランザクション属性フィールド１１
０ｂで構成されており、発行されたトランザクションは
トランザクションフィールド１１０ａに順に格納され
る。トランザクション属性フィールド１１０ｂには各ト
ランザクションが始めて要求されたトランザクションで
あること、つまり要求先のノードに一度発行したが要求
先で処理できないためリトライが要求され、再度発行し
ようとするトランザクションではないことが記述されて
いる。この例では具体的には‘０’がセットされてい
る。
【００２４】Ｉ／Ｏトランザクション送信部１２０はネ
ットワークＣ１１を介して要求先のノード１bに対して
トランザクションを発行する。このときＩ／Ｏトランザ
クション送信部１２０にて付加されるヘッダフラグフィ
ールド３１の値は、先頭のトランザクションＴａについ
ては”１”、後続するトランザクションについては”
０”である。なお、トランザクションＴｄの後方に、例
えばＩ／ＯバスＡ１２等の別のＩ／Ｏバスからの一連の
トランザクションが入力すれば、その別のＩ／Ｏバスか
らの一連のトランザクションの先頭をＩ／Ｏトランザク
ション送信部１２０から発行する際に、そのヘッドフラ
グフィールドは”１”とされる。
【００２５】図４〜図５ではトランザクション受信時の
振る舞いについて述べる。
【００２６】まず、要求先のノードのトンザクション処
理部でのアルゴリズムは次のとおりである。
【００２７】リトライフラグレジスタの受信トランザ
クションに対応するビットが”０”なら、トランザクシ
ョン処理が実行可能か否かを判定し、可能ならＯＫのア
クノリッジ（確認応答）を要求元に返して処理を実行す
る。不可能なら要求元にリトライを要求し、リトライフ
ラグレジスタの対応ビットに”１”を記録する。
【００２８】リトライフラグレジスタの受信トランザ
クションに対応するビットが”１”で、受信トランザク
ションのヘッダフラグが”１”なら、トランザクション
処理が実行可能か否かを判定する。実行可能なら、ＯＫ
のアクノリッジを要求元に返してトランザクション処理
を実行し、かつリトライフラグレジスタの対応するビッ
トを”０”にクリアする。実行不可能なら、リトライ要
求を要求元に返す。
【００２９】リトライフラグレジスタの受信トランザ
クションに対応するビットが”１”で、かつ受信トラン
ザクションのヘッダフラグが”０”なら、トランザクシ
ョン処理を実行せず、自動的にリトライ要求を要求元に
返す。
【００３０】図４にて、要求先のノード１ｂのＩ／Ｏト
ランザクション処理部２３０がトランザクションＴａを
受信すると、ヘッダフラグが付与されていることからＴ
ａが一連のトランザクションの先頭であることを知る。
さらに図４に示すようにＴａを発行したＩ／ＯバスＡ１
１に対応するＩ／Ｏトランザクションリトライフラグレ
ジスタ２４０のリトライビット２４０ａが‘０’である
ことから、Ｔａの発生源のＩ／Ｏバスからのトランザク
ションはリトライ中でないことことを知る。その結果Ｉ
／Ｏトランザクション処理部２３０はトランザクション
処理が可能かを判定する。ここでは、実行可能なので、
Ｔａに対してトランザクション処理を実行し、かつノー
ド１aに対してＯＫを返す。
【００３１】次にＩ／Ｏトランザクション処理部２３０
がトランザクションＴｂを受信すると、ここでもＩ／Ｏ
トランザクションリトライフラグレジスタ２４０の対応
するリトライビット２４０ａが‘０’であるのでＴｂに
対してヘッダフラグが付与されていない（ヘッダフラグ
フィールドの値が”０”である）ため、処理実行可能か
を判定し、実行可能なのでＴｂに対して通常の処理を行
い、かつノード１aに対してＯＫを返す。
【００３２】Ｉ／Ｏトランザクション処理部２３０がＴ
ｃを受信すると、ここでもここでもＩ／Ｏトランザクシ
ョンリトライフラグレジスタ２４０の対応するリトライ
ビット２４０ａが”０”なので、実行可能かの判定を行
う。しかし、ここでは何らかの理由でＴｃの処理が行え
ないと判定され、、Ｉ／Ｏトランザクション処理部２３
０は要求元のノード１ａに対してリトライを要求する。
このとき図５に示すようにＩ／Ｏトランザクションリト
ライフラグレジスタ２４０のＩ／ＯバスＡ１１に対応す
るリトライビット２４０ａに‘１’をセットする。つま
り、Ｉ／ＯバスＡ１１を要求元とするトランザクション
にはリトライを要求したことが記録される。
【００３３】続いてＩ／Ｏトランザクション処理部２３
０がＴｄを受信する。Ｉ／Ｏトランザクションリトライ
フラグレジスタ２４０の対応するリトライビット２４０
ａが‘１’であり、かつ受信したＴｄにヘッダフラグが
付されていないので、Ｉ／Ｏトランザクション処理部２
３０は受信したトランザクションについてリトライを要
求する。つまりＩ／Ｏトランザクション処理部２３０は
トランザクションＴｄについては処理可能か否かに関わ
りなくリトライを要求する。
【００３４】図６〜図７ではリトライ発生時の振る舞い
について述べる。
【００３５】まずここで、Ｉ／Ｏトランザクション発行
部１２０トランザクション発行のアルゴリズムを述べ
る。
【００３６】基本的には、Ｉ／Ｏリクエストキュー１
１０に貯まっているＩ／Ｏバスからのトランザクション
要求をキューの順番にＩ／Ｏトランザクションとして発
行する（確認応答を待たない順次発行）。
【００３７】要求先からＯＫのアクノリッジ（確認応
答）が返送されたら、それに対応するトランザクション
をキューから削除する。
【００３８】要求先からリトライの要求が返送された
ら、上記の順番発行を停止し、Ｉ／Ｏリクエストキュ
ー１１０に残っている対応するトランザクションについ
てトランザクション属性フィールド１１０ｂに’１’を
セットし、再発行する。
【００３９】上記発行に当たり、同一Ｉ／Ｏバスから
の一連のＩ／Ｏトランザクションのもしくは先頭にはヘ
ッダフラグを付す。上記の再発行の場合も先の再発行
に続く後続でなく再発行の先頭なら同様にヘッダフラグ
を付す。
【００４０】再発行している状態で要求先からＯＫの
アクノリッジ（確認応答）が返送されたら、上記の順
次発行に戻る。
【００４１】図の例に戻り、説明を続けると、ノード１
aではＴａ、Ｔｂに関してはノード１ｂからＯＫが返っ
てきたためＩ／Ｏリクエストキュー１１０からＴａとＴ
ｂのエントリを削除する。しかしＴｃ、Ｔｄに関しては
ノード１ｂからリトライ要求を受けたため、図６に示す
ようにトランザクション属性フィールド１１０ｂにはリ
トライ要求されたトランザクションであることを示す
‘１’がセットされる。Ｉ／Ｏトランザクション送信部
１２０はリトライ要求に応じてトランザクションを再送
する。このときトランザクションＴｃが先頭トランザク
ションになるためヘッダフラグ３１を付与して再発行す
る。
【００４２】ノード１ｂでは受信したＴｃにヘッダフラ
グが付与され、かつ図５に示すようにＩ／Ｏトランザク
ションリトライフラグレジスタ２４０の対応するリトラ
イビット２４０ａが‘１’であるため、Ｔｃが再発行さ
れたトランザクションの先頭であることを知る。この
時、Ｉ／Ｏトランザクション処理部２３０はトランザク
ション処理が可能かを確認し、可能なら図７に示すよう
にＩ／Ｏトランザクション処理部２３０はＩ／Ｏトラン
ザクションリトライフラグレジスタ２４０の対応するリ
トライビット２４０ａを‘０’にクリアし、Ｔｃ処理を
実行する。リトライビットが’０’となれば、Ｉ／Ｏト
ランザクション処理部２３０の処理は最初と同じとな
り、Ｔｄについても処理可能の判定を経て処理が実行さ
れる。
【００４３】なお、再発行のトランザクションの先頭Ｔ
ｃを受信したとき、Ｉ／Ｏトランザクション処理部２３
０で相変わらず処理が不可能と判定されればＴｃについ
て再びリトライが要求される。すると後続するＴｂにつ
いてもリトライフラグが’１’なのでリトライが要求さ
れる。処理可能かの判定がなされ、つまりリトライの状
態が解消されるチャンスは、再発行中の一連のトランザ
クション（Ｔｃ、Ｔｄ）のうちの先頭のもの（Ｔｃ）を
受信した時のみである。
【００４４】以上のように、１つのＩ／Ｏバス上のデバ
イスを発生源とする一連のＩ／Ｏトランザクションにつ
いては、要求先のノードにて一旦リトライ要求を返すと
後続のトランザクションもリトライ要求を返すこととな
る。したがって、処理されないＩ／Ｏトランザクション
は全て再発行されることになる。また要求元で再発行と
して残さるトランザクションの要求先での扱い（処理か
それともリトライか）は途中では変化しない。したがっ
て単一Ｉ／Ｏバスからの一連のＩ／Ｏトランザクション
は、要求先ノードの状態が処理可能となったタイミング
に関わらず、常に順序保証される。続いて図８〜図１３
を用いてプロセッサトランザクションの順序保証につい
て説明する。プロセッサトランザクションの発行に関わ
るプロセッサトランザクション発行部２２０の処理アル
ゴリズムは、先に述べたＩ／Ｏトランザクションの発行
に関わるＩ／Ｏトランザクション発行部１２０の処理ア
ルゴリズムと同様である。また、プロセッサトランザク
ションの要求先のプロセッサトランザクション処理部１
３０の処理アルゴリズムもＩ／Ｏトランザクションの処
理に関わるＩ／Ｏトランザクション処理部の処理アルゴ
リズムと同様である。
【００４５】順にのべると、図８はノード１ａに対して
あるプロセッサユニットからトランザクションＴａ〜Ｔ
ｄが発行された状態を表している。プロセッサリクエス
トキュー２１０の各エントリもトランザクションフィー
ルド２１０ａおよびトランザクション属性フィールド２
１０ｂで構成されており、発行されたトランザクション
はトランザクションフィールド２１０ａに順に格納され
る。トランザクション属性フィールド２１０ｂには各ト
ランザクションが始めて要求されたトランザクションで
あるため‘０’がセットされている。
【００４６】続いてプロセッサトランザクション発行部
２２０はネットワークＣ１１を介して要求先のノード１
bに対してトランザクションを発行する。ここでもＩ／
Ｏトランザクションと同様に各トランザクションに対し
て図２に示すようなヘッダフラグフィールドが付与され
る。プロセッサトランザクション発行部２２０はＴａが
一連のトランザクションの先頭であるため、ヘッダフラ
グフィールドに‘１’をセットする。後続のトランザク
ションのヘッダフィールドには‘０’をセットする。
【００４７】図９〜図１０ではトランザクション受信時
の振る舞いについて述べる。
【００４８】要求先のノード１ｂではプロセッサトラン
ザクション処理部１３０において受信したトランザクシ
ョンが順次処理される。プロセッサトランザクション処
理部１３０がトランザクションＴａを受信すると、図９
に示すようにＴａを発行したプロセッサバスに対応する
プロセッサトランザクションリトライフラグレジスタ１
４０の対応するリトライビット１４０ａが‘０’である
ことからＴａがはじめて発行されたトランザクションで
あることを知る。その結果プロセッサトランザクション
処理部１３０はＴａの処理可能かを判定し、ここでは処
理可能であるのでトランザクション処理を実行し、ノー
ド１aに対してＯＫを返す。
【００４９】次にプロセッサトランザクション処理部１
３０がトランザクションＴｂを受信すると、ここでも対
応するリトライビット１４０ａが‘０’であるため処理
可能かの判定を行う。処理可能なため、Ｔｂに対して通
常の処理を行い、かつノード１aに対してＯＫを返す。
【００５０】プロセッサトランザクション処理部１３０
がＴｃを受信すると、対応するリトライビット１４０ａ
が‘０’なので処理可能かの判定がおこなわれるが、こ
こでは何らかの理由でＴｃの処理が行えないので、プロ
セッサトランザクション処理部１３０は要求元のノード
１ａに対してリトライを要求する。このとき図１０に示
すようにプロセッサトランザクションリトライフラグレ
ジスタ１４０の対応するリトライビット１４０ａに
‘１’をセットする。続いてプロセッサトランザクショ
ン処理部１３０がＴｄを受信すると、プロセッサトラン
ザクション処理部１３０の対応するリトライビット１４
０ａが‘１’で、かつＴｃにヘッダフラグが付されてい
ないのでプロセッサトランザクション処理部１３０はＴ
ｄに関してもリトライを要求する。
【００５１】図１１〜図１２ではリトライ発生時の振る
舞いについて述べる。ノード１aではＴａ、Ｔｂに関し
てはノード１ｂからＯＫが返ってきたためプロセッサリ
クエストキュー２１０からＴａとＴｂのエントリを削除
する。しかしＴｃ、Ｔｄに関してはノード１ｂからリト
ライ要求を受けたため、図１１に示すようにトランザク
ション属性フィールド２１０ｂにはリトライ要求された
トランザクションであることを表す値である‘１’をセ
ットする。プロセッサトランザクション発行部２２０は
リトライ要求に応じてトランザクションを再送する。こ
のときトランザクションＴｃが先頭トランザクションに
なるためヘッダフラグを付与して再発行する。
【００５２】ノード１ｂでは受信したＴｃにヘッダフラ
グが付与され、かつ図１０に示すようにプロセッサトラ
ンザクションリトライフラグレジスタ１４０の対応する
リトライビット１４０ａが‘１’であるため、Ｔｃが再
発行されたトランザクションの先頭であることを知る。
その結果トランザクション処理が可能かを判定し、ここ
では処理可能であるため、図１２に示すようにプロセッ
サトランザクション処理部１３０はプロセッサトランザ
クションリトライフラグレジスタ１４０の対応するリト
ライビット１４０ａを‘０’にクリアし、Ｔｃの処理を
実行する。ついで、Ｔｄを受信した際には、既に対応す
るリトライビット１４０ａが‘０’であるので、Ｔｄに
関しては先のＴａ、Ｔｂと同じ扱いで処理がなされる。
【００５３】以上の処理により、あるプロセッサバスか
らのトランザクションがリトライされた場合において
も、Ｉ／Ｏトランザクションのリトライと同様に後続の
トランザクションもリトライすることができ、トランザ
クションの順序が保証される。
【００５４】以上にのべた実施例では、一連のトランザ
クションの１つについてリトライの要求が返送される
と、要求元は対応するトランザクションを再発行し、以
降は要求元は特殊な再発行のモードとなる。つまり、確
認応答にかかわりない順次発行の動作でなく、次のリト
ライ要求を待つて次を再発行す動作とるなる。これに代
え、一連のトランザクションの１つについてリトライの
要求が返送された場合に、同一バスを発生源とする再発
行すべきトランザクションの一連の再発行を、個々の応
答を待たずに順次行う構成とすることも可能である。こ
の変形例における要求元のトランザクション発行部のア
ルゴリズムは以下の通りである。
【００５５】リクエストキューに貯まっているバスか
らのトランザクションを、キューの順番で発行する。
【００５６】要求先からＯＫのアクノリッジ（確認応
答）が返送されたら、それに対応するトランザクション
をキューから削除する。（以上は上記実施例と同一） 要求先からリトライの要求が返送されたら、対応する
トランザクションだけでなく、リクエストキューに残っ
ていて既に発行ずみの、同一バスを発生源と一連のトラ
ンザクションの全てについてトランザクション属性フィ
ールドに’１’をセットする。そして、属性フィールド
が’１’の一連のトランザクションを、先頭のも（リト
ライ要求に対応するもの）のから順に連続して再発行す
る。
【００５７】上記発行に当たり、同一バスからの一連
のトランザクションの先頭にはヘッダフラグを付す。上
記の再発行の場合も、先の再発行に続く後続ではなく
て、再発行の先頭なら同様にヘッダフラグを付す。（こ
れについても上記実施例と同じ） 再発行している状態で要求先からＯＫのアクノリッジ
（確認応答）が返送されたら、対応するトランザクショ
ンをリクエストキューから削除するとともに、それに後
続する同一バスからのトランザクションのトランザクシ
ョン属性フィールドを’１’から’０’にリセットす
る。
【００５８】上記変形例においては、リトライとされた
トランザクションの後続トランザクションは自動的に要
求元から再発行される。したがって、それら後続トラン
ザクションの個々についてリトライの要求を要求先から
要求元に返送する必要はなく、その後続トランザクショ
ンを受信してもトランザクション処理を行わなければ良
い。要求先となるトランザクション処理部の処理アルゴ
リズムは、以下の通りとなる。
【００５９】リトライフラグレジスタの受信トランザ
クションに対応するビットが”０”なら、トランザクシ
ョン処理が実行可能か否かを判定し、可能ならＯＫのア
クノリッジ（確認応答）を要求元に返して処理を実行す
る。不可能なら要求元にリトライを要求し、リトライフ
ラグレジスタの対応ビットに”１”を記録する。（この
点は最初の実施例と同じ） リトライフラグレジスタの受信トランザクションに対
応するビットが”１”で、受信トランザクションのヘッ
ダフラグが”１”なら、つまり再発行される一連トラン
ザクションの先頭を受信したか、もしくは一連の再発行
の後の別のバスを発生源とするトランザクションの先頭
を受信した場合には、処理が実行可能か否かを判定す
る。実行可能なら、ＯＫのアクノリッジを要求元に返し
てトランザクション処理を実行し、かつリトライフラグ
レジスタの対応するビットを”０”にクリアする。実行
不可能なら、リトライ要求を要求元に返す。
【００６０】リトライフラグレジスタの受信トランザ
クションに対応するビットが”１”で、かつ受信トラン
ザクションのヘッダフラグが”０”なら、トランザクシ
ョン処理が実行可能か否かの判定を行わず、トランザク
ション処理も行わない。
【００６１】以上のような変形例では、一連の再発行が
終わっても、再発行の先頭についてのＯＫの確認応答も
しくはリトライの要求が返らない場合があり得る。この
時、リクエストキューにの再発行トランザクションの後
ろに、さらに同一バスからのトランザクションが貯まっ
ていれば、それらを続けて発行しても良い。また、別の
バスを発生源とする別の一連のトランザクションが貯ま
っていれば、上記要求側アルゴリズムのにより、その
先頭にヘッダフラグをつけて発行を行う。いずれの場合
も、もし後から再発行トランザクションの先頭について
再度リトライが要求されたら、そのときは上記要求側ア
ルゴリズムのにより、改めて同一バスからの発行済み
のトランザクション全てを再発行とするので、処理順序
は保証される。
【００６２】以上のように、リトライ後の再発行を連続
発行とした変形例においても、同一バスからの一連のト
ランザクションについて処理の順序保証が可能となる。
要求側のトランザクション発行部において、リクエスト
キューのトランザクション属性フィールドを管理するた
めのハードウエア量は先の実施例より大きくなるが、要
求先からの応答のオーバーヘッドが小さく、一連の再発
行においても要求先からの応答に関わりない連続発行が
可能なので、より高速のトランザクション処理が実現で
きる。
【００６３】また、以上の実施態様では、トランザクシ
ョンの管理単位が個々のＩ／Ｏバス単位、プロセッサバ
ス単位であった。これに代え、管理単位を個々のＩ／Ｏ
デバイス単位、プロセッサユニット単位とする構成も可
能である。プロセッサバス単位からプロセッサユニット
単位に代えた構成について述べると以下のようになる。
まず、図１のノードコントローラユニット２１では、受
け付けるプロセッサトランザクションについて、個々の
プロセッサユニット２５、２６等を発生源として認識す
る。プロセッサトランザクションの要求先である各Ｉ／
Ｏユニットのリトライフラグレジスタ１４０には個別の
プロセッサユニットに対応するエントリーが設けられ
る。要求先Ｉ／Ｏユニットのプロセッサトランザクショ
ン処理部１４０で、あるプロセッサユニットを発生源と
するプロセッサトランザクションをリトライしたなら、
そのプロセッサユニットに対応するエントリーにリトラ
イフラグを記入し、これを用いて同一のプロセッサユニ
ットを発生源とする後続するプロセッサトランザクショ
ンについてもリトライする。
【００６４】なお実施形態のマルチプロセッサシステム
ではトランザクションの要求先のノードがリトライ制御
を行っているが、実施形態の変形例として、コヒーレン
ト制御されたトランザクションを全ノードがスヌープし
ている場合においては任意のノードがリトライ制御を行
うことが可能である。
【００６５】
【発明の効果】以上説明したように、本発明によれば以
下のような効果がある。
【００６６】先行のトランザクションの完了を待たずに
後続のトランザクションを連続発行することができるた
め、システム全体のスループットおよび個々のトランザ
クションが終了するまでのレイテンシを向上させること
ができる。
【図面の簡単な説明】
【図１】図１は本発明を実現するマルチプロセッサシス
テムの構成を示す概略図である。
【図２】トランザクションに付与されるヘッダフラグフ
ィールドを説明するための概略図である。
【図３】Ｉ／Ｏユニット１１がＩ／Ｏトランザクション
を発行する方法を説明するための模式図である。
【図４】ノードコントローラユニット２１がＩ／Ｏトラ
ンザクションを受信した際の動作を説明するための模式
図である。
【図５】ノードコントローラユニット２１がＩ／Ｏトラ
ンザクションをリトライした際の動作を説明するための
模式図である。
【図６】Ｉ／Ｏユニット１１がリトライ要求されたＩ／
Ｏトランザクションを再発行する際の動作を説明するた
めの模式図である。
【図７】ノードコントローラユニット２１が再発行され
たＩ／Ｏトランザクションを処理する際の動作を説明す
るための模式図である。
【図８】ノードコントローラユニット２１がプロセッサ
トランザクションを発行する方法を説明するための模式
図である。
【図９】Ｉ／Ｏユニット１１がプロセッサトランザクシ
ョンを受信した際の動作を説明するための模式図であ
る。
【図１０】Ｉ／Ｏユニット１１がプロセッサトランザク
ションをリトライした際の動作を説明するための模式図
である。
【図１１】ノードコントローラユニット２１がリトライ
要求されたプロセッサトランザクションを再発行する際
の動作を説明するための模式図である。
【図１２】Ｉ／Ｏユニット１１が再発行されたプロセッ
サトランザクションを処理する際の動作を説明するため
の模式図である。
【符号の説明】
１…ノード、１ａ…ノード、１ｂ…ノード、１１…Ｉ／
Ｏユニット、２１…ノードコントローラユニット、３０
…トランザクション、３１…ヘッダフラグフィールド、
１００…Ｉ／Ｏバスインタフェース、１１０…Ｉ／Ｏリ
クエストキュー、１１０ａ…トランザクションフィール
ド、１１０ｂ…トランザクション属性フィールド、１２
０…Ｉ／Ｏトランザクション発行部、１３０…プロセッ
サトランザクション処理部、１４０…プロセッサトラン
ザクションリトライフラグレジスタ、１４０ａ…リトラ
イビット、２００…プロセッサバスインタフェース、２
１０…プロセッサリクエストキュー、２１０ａ…トラン
ザクションフィールド、２１０ｂ…トランザクション属
性フィールド、２２０…プロセッサトランザクション発
行部２２０、２３０…Ｉ／Ｏトランザクション処理部、
２４０…Ｉ／Ｏトランザクションリトライフラグレジス
タ、２４０ａ…リトライビット、Ａ１１〜Ａ１２…Ｉ／
Ｏバス、Ｂ１１〜Ｂ１２…プロセッサバス、Ｃ１１…ネ
ットワーク。
フロントページの続き (72)発明者 上原 敬太郎 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 對馬 雄次 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 濱中 直樹 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5B045 BB12 BB17 BB42 5B077 AA23 AA33 AA34 FF06

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】Ｉ／Ｏデバイスが接続される少なくとも１
    つのＩ／Ｏバスが各々結合された複数のＩ／Ｏユニット
    と、プロセッサユニットが接続される少なくとも１つの
    プロセッサバスが各々結合される複数のノードコントロ
    ーラユニットとがネットワークで相互結合されたマルチ
    プロセッサシステムにおいて、 各Ｉ／Ｏユニットには、結合されたＩ／Ｏバスから受け
    付けた一連のＩ／Ｏ発トランザクションを、先行するＩ
    ／Ｏ発トランザクションの要求先からの確認応答の受信
    に関わりなく要求先のノードコントローラユニットに向
    けて順次発行し、かつ発行済みのＩ／Ｏ発トランザクシ
    ョンについて要求先からリトライが要求されたときには
    再発行するＩ／Ｏトランザクション発行部を備え、 各ノードコントローラユニットには、発行されたＩ／Ｏ
    発トランザクションの要求先が自ユニットに結合された
    プロセッサバスであるときトランザクション処理を行う
    Ｉ／Ｏトランザクション処理部を備え、 各Ｉ／Ｏトランザクション処理部は、Ｉ／Ｏ発トランザ
    クションを受信して処理が不可能と判定すると要求元の
    Ｉ／Ｏユニットにリトライの要求を返送し、かつリトラ
    イの要求を返送したトランザクションの発生源であるＩ
    ／Ｏバスと同一のＩ／Ｏバスを発生源とする後続するＩ
    ／Ｏトランザクションについては処理を実施せずに要求
    元のＩ／Ｏユニットにリトライの要求を返送することを
    特徴とするマルチプロセッサシステム。
  2. 【請求項２】Ｉ／Ｏデバイスが接続される少なくとも１
    つのＩ／Ｏバスが各々結合された複数のＩ／Ｏユニット
    と、プロセッサユニットが接続される少なくとも１つの
    プロセッサバスが各々結合される複数のノードコントロ
    ーラユニットとがネットワークで相互結合されたマルチ
    プロセッサシステムにおいて、 前記各ノードコントローラユニットは、結合されたプロ
    セッサバスから受け付けた一連のプロセッサ発トランザ
    クションを、先行するプロセッサ発トランザクションの
    要求先からの確認応答の受信に関わりなく要求先のＩ／
    Ｏユニットに向けて順次発行し、かつ発行済みのプロセ
    ッサトランザクションについて要求先からリトライが要
    求されたときには再発行するプロセッサトランザクショ
    ン発行部を備え、 前記各Ｉ／Ｏユニットには、発行されたプロセッサ発ト
    ランザクションの要求先が自ユニットに結合されたＩ／
    Ｏバスであるときトランザクション処理を行うプロセッ
    サトランザクション処理部を備え、 各プロセッサトランザクション処理部は、プロセッサ発
    トランザクションを受信して処理が不可能と判定すると
    要求元のノードコントローラユニットにリトライの要求
    を返送し、かつリトライの要求を返送したトランザクシ
    ョンの発生源であるプロセッサバスと同一のプロセッサ
    バスを発生源とする後続するプロセッサ発トランザクシ
    ョンについては処理を実施せずに要求元のプロセッサバ
    スにリトライの要求を返送するマルチプロセッサシステ
    ム。
  3. 【請求項３】Ｉ／Ｏデバイスが接続される少なくとも１
    つのＩ／Ｏバスが各々結合された複数のＩ／Ｏユニット
    と、少なくとも１つのプロセッサユニットが各々結合さ
    れる複数のノードコントローラユニットとがネットワー
    クで相互結合されたマルチプロセッサシステムにおい
    て、 前記各ノードコントローラユニットは、結合されたプロ
    セッサユニットから受け付けた一連のプロセッサ発トラ
    ンザクションを、先行するプロセッサトランザクション
    の要求先からの確認応答の受信に関わりなく要求先のＩ
    ／Ｏユニットに向けて順次発行し、かつ発行済みのプロ
    セッサ発トランザクションについて要求先からリトライ
    が要求されたときには再発行するプロセッサトランザク
    ション発行部を備え、 前記各Ｉ／Ｏユニットには、発行されたプロセッサ発ト
    ランザクションの要求先が自ユニットに結合されたＩ／
    Ｏバスであるときトランザクション処理を行うプロセッ
    サトランザクション処理部を備え、 各プロセッサトランザクション処理部は、プロセッサ発
    トランザクションを受信して処理が不可能と判定すると
    要求元のノードコントローラユニットにリトライの要求
    を返送し、かつリトライの要求を返送したトランザクシ
    ョンの発生源であるプロセッサユニットと同一のプロセ
    ッサユニットを発生源とする後続するプロセッサ発トラ
    ンザクションについては処理を実施せずに要求元のプロ
    セッサユニットにリトライの要求を返送するマルチプロ
    セッサシステム。
  4. 【請求項４】Ｉ／Ｏデバイスが接続される少なくとも１
    つのＩ／Ｏバスとのインタフェースを各々が有する複数
    のＩ／Ｏユニットと、プロセッサユニットが接続される
    少なくとも１つのプロセッサバスとのインタフェースを
    各々が有する複数のノードコントローラユニットとがネ
    ットワークで相互結合されたマルチプロセッサシステム
    であり、前記複数のノードコントローラユニットもしく
    は前記複数のＩ／Ｏユニットの任意のものが要求元ユニ
    ットとして他のユニットを要求先とするトランザクショ
    ンを発行する機能を有するマルチプロセッサシステムに
    おいて、要求先となったユニットが１つのトランザクシ
    ョンについて要求元のユニットにリトライの要求を返送
    した場合に、該要求先のユニットは前記１つのトランザ
    クションの発生源と同一のバスが発生源である後続する
    トランザクションについてもリトライの要求を返送し、
    前記要求元ユニットはリトライが要求されたトランザク
    ションを再発行することを特徴とするマルチプロセッサ
    システムのトランザクション制御方法。
  5. 【請求項５】前記要求先ユニットは、一旦リトライの要
    求を返送した後は、受信したトランザクションが再発行
    されるトランザクションのうちの先頭のもの場合に限り
    処理可能か否かを判定してリトライ要求か処理実行かを
    再決定することを特徴とする請求項４記載のマルチプロ
    セッサシステムのトランザクション制御方法。
  6. 【請求項６】Ｉ／Ｏデバイスが接続される少なくとも１
    つのＩ／Ｏバスとのインタフェースを各々が有する複数
    のＩ／Ｏユニットと、プロセッサユニットが接続される
    少なくとも１つのプロセッサバスとのインタフェースを
    各々が有する複数のノードコントローラユニットとがネ
    ットワークで相互結合されたマルチプロセッサシステム
    であり、前記複数のノードコントローラユニットもしく
    は前記複数のＩ／Ｏユニットの任意のものが要求元ユニ
    ットとして他のユニットを要求先とするトランザクショ
    ンを発行する機能を有するマルチプロセッサシステムに
    おいて、前記要求元ユニットは、１つのバスからの一連
    のトランザックションのうちの１つのトランザクション
    についてリトライの要求を受けると、該１つのトランザ
    クション、及び該１つのトランザックションの発生源と
    同一バスを発生源とする発行済みのトランザクションの
    全てを順次再発行し、前記要求先となったユニットは、
    １つのトランザクションについて処理不可能と判断して
    リトライを返送すると、該１つのトランザクションの発
    生源と同一バスを発生源とする後続するトランザックシ
    ョンを受信しても処理を実施しないことを特徴とするマ
    ルチプロセッサシステムのトランザクション制御方法。
  7. 【請求項７】アクセス要求元となるデバイスが接続され
    る複数の第１種のバスが個別に、もしくは複数ごとに結
    合される複数の第１のユニットと、 アクセス要求先となるデバイスが接続される複数の第２
    種のバスが個別に、もしくは複数ごとに結合される複数
    の第２のユニットと、 前記複数の第１のユニット、複数の第２のユニットを相
    互結合するネットワークとを有し、 前記第１のユニットの各々には、結合された第１種のバ
    スを発生源とする一連のトランザクションを、先行する
    トランザクションの要求先からの確認応答の受信にかか
    わりなく要求先に向けて順次発行し、かつ発行済みのト
    ランザクションについて要求先である前記第２のユニッ
    トからリトライが要求されたときには再発行するトラザ
    クション発行手段を有し、 前記第２種のユニットの各々には、発行された前記トラ
    ンザクションを要求先として受信した場合、処理が不可
    能の時には要求元である前記第１のユニットにリトライ
    の要求を返送し、かつリトライの要求を返送したトラン
    ザクションの発生源である前記第１種のバスと同一の前
    記第１種のバスを発生源とする後続するトランザクショ
    ンに対しても、前記要求元である第１のユニットにリト
    ライの要求を返送するトランザックション処理手段を有
    するトランザクション制御システム。
  8. 【請求項８】前記第２のユニットの各々には、前記第１
    種のバスの数に対応したエントリーを有し、各エントリ
    ーには対応する前記第１種のバスを発生源とするトラン
    ザクションについてリトライを要求したことを示すリト
    ライフラグが記録されるレジスタを有する請求項６記載
    のトランザクション制御システム。
  9. 【請求項９】前記レジスタの各エントリーのリトライフ
    ラグは、対応する前記第１種のバスを発生源とするトラ
    ンザクションのうち再発行されたものの先頭が受信さ
    れ、当該第２のユニットでトランザクション処理が可能
    と判定されたときクリアされることを特徴とする請求項
    ８記載のトランザクション制御システム。
  10. 【請求項１０】前記トランザクション処理手段は、前記
    リトライフラグが記録されている期間中に対応する前記
    第１種のバスを発生源とする後続のトランザクションを
    受信したら該後続のトランザションについても要求元の
    前記第１種のユニットにリトライの要求を返送すること
    を特徴とする請求項９記載のトランザクション制御シス
    テム。
  11. 【請求項１１】前記トランザクション発行手段は、再発
    行する一連のトランザクションの先頭のトランザクショ
    ンにはヘッダフラグを付加して再発行することを特徴と
    する請求項７記載のトランザクション制御システム。
  12. 【請求項１２】前記第１のユニットの各々には、結合さ
    れた第１種のバスから入力するトランザクションを順番
    に格納するトランザクションキューを有し、該トランザ
    クションキューにはトランザクションが当該ユニットか
    ら始めて発行するトランザクションか、リトライ要求に
    より再発行するトランザクションかを区別する情報を格
    納するトランザクション属性フィールドを有する請求項
    ７記載のトランザクション制御システム。
  13. 【請求項１３】前記第１のユニットの各々には、結合さ
    れた第１種のバスから入力するトランザクションを順番
    に格納するトランザクションキューを有し、該トランザ
    クションキューにはトランザクションが当該ユニットか
    ら始めて発行するトランザクションか、リトライ要求に
    より再発行するトランザクションかを区別する情報を格
    納するトランザクション属性フィールドを有し、前記ト
    ランザクション発行手段は、同一の第１種のバスからの
    一連のトランザクションのうちの再発行するものの先頭
    であるトランザクションを前記トランザクションキュー
    属性フィールドの値から判別し、再発行の際にヘッダフ
    ラグを付加することを特徴とする請求項７記載のトラン
    ザクション制御システム。
  14. 【請求項１４】アクセス要求元となるデバイスが接続さ
    れる複数の第１種のバスが個別に、もしくは複数ごとに
    結合される複数の第１のユニットと、 アクセス要求先となるデバイスが接続される複数の第２
    種のバスが個別に、もしくは複数ごとに結合される複数
    の第２のユニットと、 前記複数の第１のユニット、複数の第２のユニットを相
    互結合するネットワークとを有し、 前記第１のユニットの各々には、結合された第１種のバ
    スを発生源とする一連のトランザクションを、先行する
    トランザクションの要求先からの確認応答の受信にかか
    わりなく要求先に向けて順次発行し、１つのトランザク
    ションについて要求先である前記第２のユニットからリ
    トライが要求されたときには、前記一連のトランザクシ
    ョンのうち前記１つのトランザクションから後続して既
    に発行したトランザクションの全てを順次再発行するト
    ラザクション発行手段を有し、 前記第２種のユニット各々には、発行されたトランザク
    ションを要求先として受信したとき処理可能か否かを判
    定し、処理が不可能の時には要求元である前記第１のユ
    ニットにリトライの要求を返送し、かつリトライの要求
    を返送したトランザクションの発生源である前記第１種
    のバスと同一の前記第１種のバスを発生源とする後続す
    るトランザクションを受信しても処理の実行を行わない
    トランザックション処理手段を有するトランザクション
    制御システム。
JP2000032738A 2000-02-04 2000-02-04 マルチプロセッサシステム及びそのトランザックション制御方法 Pending JP2001216259A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000032738A JP2001216259A (ja) 2000-02-04 2000-02-04 マルチプロセッサシステム及びそのトランザックション制御方法
US09/775,545 US20010013080A1 (en) 2000-02-04 2001-02-05 Multiprocessor system and transaction control method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000032738A JP2001216259A (ja) 2000-02-04 2000-02-04 マルチプロセッサシステム及びそのトランザックション制御方法

Publications (1)

Publication Number Publication Date
JP2001216259A true JP2001216259A (ja) 2001-08-10

Family

ID=18557301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000032738A Pending JP2001216259A (ja) 2000-02-04 2000-02-04 マルチプロセッサシステム及びそのトランザックション制御方法

Country Status (2)

Country Link
US (1) US20010013080A1 (ja)
JP (1) JP2001216259A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204367A (ja) * 2001-12-18 2003-07-18 Hewlett Packard Co <Hp> 進行中のトランザクションを使用した情報の送信
US7664900B2 (en) 2004-07-02 2010-02-16 Nec Corporation Multiprocessor system and method for processing memory access
JP2017528827A (ja) * 2014-09-12 2017-09-28 クアルコム，インコーポレイテッド 弱く順序付けられたドメイン内のデバイスへの強く順序付けられた書込みトランザクションのブリッジング、ならびに関連する装置、方法、およびコンピュータ可読媒体
JP2020537227A (ja) * 2017-10-13 2020-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ アプリケーションによって制御された早期書込み確認応答をサポートするメモリ・アクセス・ブローカ・システム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486685B2 (en) * 2001-06-29 2009-02-03 Rankin Linda J System for sharing channels by interleaving flits
JP2006301825A (ja) * 2005-04-19 2006-11-02 Hitachi Ltd アドレス競合時のスタベーション防止方法およびチップセットおよびマルチプロセッサシステム
US8325768B2 (en) 2005-08-24 2012-12-04 Intel Corporation Interleaving data packets in a packet-based communication system
US7890472B2 (en) * 2007-09-18 2011-02-15 Microsoft Corporation Parallel nested transactions in transactional memory
US9654604B2 (en) 2012-11-22 2017-05-16 Intel Corporation Apparatus, system and method of controlling data flow over a communication network using a transfer response
JP6273972B2 (ja) * 2014-03-31 2018-02-07 富士通株式会社 情報処理装置、送受信装置、及び情報処理装置の制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546546A (en) * 1994-05-20 1996-08-13 Intel Corporation Method and apparatus for maintaining transaction ordering and arbitrating in a bus bridge
US5961621A (en) * 1997-03-28 1999-10-05 Intel Corporation Mechanism for efficiently processing deferred order-dependent memory access transactions in a pipelined system
US6269360B1 (en) * 1998-04-24 2001-07-31 International Business Machines Corporation Optimization of ordered stores on a pipelined bus via self-initiated retry
US6405276B1 (en) * 1998-12-10 2002-06-11 International Business Machines Corporation Selectively flushing buffered transactions in a bus bridge
US6449678B1 (en) * 1999-03-24 2002-09-10 International Business Machines Corporation Method and system for multiple read/write transactions across a bridge system
US6425023B1 (en) * 1999-03-24 2002-07-23 International Business Machines Corporation Method and system for gathering and buffering sequential data for a transaction comprising multiple data access requests
US6442641B1 (en) * 1999-06-08 2002-08-27 Intel Corporation Handling multiple delayed write transactions simultaneously through a bridge
US6385686B1 (en) * 1999-07-13 2002-05-07 Micron Technology, Inc. Apparatus for supporting multiple delayed read transactions between computer buses

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204367A (ja) * 2001-12-18 2003-07-18 Hewlett Packard Co <Hp> 進行中のトランザクションを使用した情報の送信
JP4536317B2 (ja) * 2001-12-18 2010-09-01 ヒューレット・パッカード・カンパニー 進行中のトランザクションを使用した情報の送信
US7664900B2 (en) 2004-07-02 2010-02-16 Nec Corporation Multiprocessor system and method for processing memory access
JP2017528827A (ja) * 2014-09-12 2017-09-28 クアルコム，インコーポレイテッド 弱く順序付けられたドメイン内のデバイスへの強く順序付けられた書込みトランザクションのブリッジング、ならびに関連する装置、方法、およびコンピュータ可読媒体
JP2020537227A (ja) * 2017-10-13 2020-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ アプリケーションによって制御された早期書込み確認応答をサポートするメモリ・アクセス・ブローカ・システム
JP7100941B2 (ja) 2017-10-13 2022-07-14 インターナショナル・ビジネス・マシーンズ・コーポレーション アプリケーションによって制御された早期書込み確認応答をサポートするメモリ・アクセス・ブローカ・システム

Also Published As

Publication number Publication date
US20010013080A1 (en) 2001-08-09

Similar Documents

Publication Publication Date Title
KR102494804B1 (ko) 데이터 처리
US5003463A (en) Interface controller with first and second buffer storage area for receiving and transmitting data between I/O bus and high speed system bus
US5850530A (en) Method and apparatus for improving bus efficiency by enabling arbitration based upon availability of completion data
EP0760135B1 (en) Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge
EP0752667B1 (en) Method and apparatus for hybrid packet-switched and circuit-switched flow control in a computer system
RU2182356C2 (ru) Способ и устройство для поддержания упорядочения транзакций и разрешения конфликтных ситуаций в мостовой схеме шин
US5696910A (en) Method and apparatus for tracking transactions in a pipelined bus
US5764929A (en) Method and apparatus for improving bus bandwidth by reducing redundant access attempts
US5261057A (en) I/O bus to system interface
US20020174229A1 (en) System and method of maintaining coherency in a distributed communication system
US4669056A (en) Data processing system with a plurality of processors accessing a common bus to interleaved storage
US5919254A (en) Method and apparatus for switching between source-synchronous and common clock data transfer modes in a multiple processing system
CN108205510B (zh) 数据处理
JPH0786863B2 (ja) マルチプロセツサシステムにおけるプロセツサアクセス制御装置
JPH0642236B2 (ja) コマンダノードからのインターロック読み取りコマンドメッセージをレスポンダノードで実行する装置
US20050138230A1 (en) Method, apparatus and program product for low latency I/O adapter queuing in a computer system
JP3881054B2 (ja) トランザクション・フローを制御する制御システムおよびその方法
JPH05216811A (ja) 二バス間のトランザクションを制御する再試行方法
US6256699B1 (en) Reliable interrupt reception over buffered bus
US7865644B2 (en) Method and apparatus for attaching multiple slave devices to a single bus controller interface while supporting command pipelining
US5204954A (en) Remote storage management mechanism and method
JP2001216259A (ja) マルチプロセッサシステム及びそのトランザックション制御方法
US5991855A (en) Low latency memory read with concurrent pipe lined snoops
JPH06337843A (ja) データ転送制御方法
US6209054B1 (en) Reliable interrupt reception over buffered bus