JP5294568B2 - アウトオブオーダー発行待ち行列中の依存命令をバックツーバックに発行する方法及び装置 - Google Patents
アウトオブオーダー発行待ち行列中の依存命令をバックツーバックに発行する方法及び装置 Download PDFInfo
- Publication number
- JP5294568B2 JP5294568B2 JP2007103519A JP2007103519A JP5294568B2 JP 5294568 B2 JP5294568 B2 JP 5294568B2 JP 2007103519 A JP2007103519 A JP 2007103519A JP 2007103519 A JP2007103519 A JP 2007103519A JP 5294568 B2 JP5294568 B2 JP 5294568B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- cycle
- instructions
- during
- order issue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 30
- 230000001419 dependent effect Effects 0.000 title description 11
- 230000004044 response Effects 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
1)Add 1,x,x,
2)Add x,1,x
サイクル 0 1 2 3
1)Add 1,x,x, 選択 発行
2)Add x,1,x cmp 選択 発行
V=有効
S0 RDY=S0が利用可能
S1 RDY=S1が利用可能
S0 IR=ソース0が現在行の一つ下の行にバックツーバック依存性を有する
S1 IR=ソース1が現在行の一つ下の行にバックツーバック依存性を有する
S0 2R=ソース0が現在行の二つ下の行にバックツーバック依存性を有する
S1 2R=ソース1が現在行の二つ下の行にバックツーバック依存性を有する
304 論理ブロック
306 レディ論理
308 マルチプレクサ制御発生器
312 マルチプレクサ(MUX)
318、338 ラッチ
320、322 論理コンポーネント
330 レディ論理
336 論理コンポーネント
Claims (12)
- 複数の命令を含むアウトオブオーダー発行待ち行列を有し、前記アウトオブオーダー発行待ち行列が一連のサイクル中の少なくとも幾つかのサイクル中に命令を発行するように動作するコンピュータ・システムにおいて、前記一連のサイクル中の特定のサイクル中に、当該特定のサイクルの直後のサイクル(以下、直後のサイクルという)中に発行するための命令を選択する方法であって、
前記特定のサイクルの直前のサイクルで命令が選択されたかどうかを判定するステップと、
前記直前のサイクルで前記命令が選択されていることに応じて、
前記アウトオブオーダー発行待ち行列中の、最も古い発行可能な命令を、前記特定のサイクル中に識別するステップと、
前記アウトオブオーダー発行待ち行列中の少なくとも第1の命令が前記選択された命令に依存するという条件、及び前記第1の命令が前記識別された最も古い発行可能な命令よりも古いという条件を少なくとも含む、一組の条件の各条件に適合するかを、前記特定のサイクル中に判定するステップと、
前記第1の命令が前記各条件のいずれにも適合する場合に、前記直後のサイクル中に前記第1の命令を発行するように当該第1の命令を前記特定のサイクル中に選択するステップと
を含む、前記方法。 - 前記第1の命令が、前記選択された命令に夫々関連付けられた複数の命令中に含まれ、
前記方法は、
前記複数の命令のうちのいずれかの命令が前記各条件に適合するか判定するために前記複数の命令を順次に評価するステップを更に含む、
請求項1に記載の方法。 - 前記複数の命令のうちの所与の命令が前記各条件に適合すると判定されるとき、前記所与の命令が前記直後のサイクル中に発行するように選択され、前記複数の命令のうちの所与の命令が前記各条件に適合しないと判定されるとき、前記最も古い発行可能な命令が選択される、請求項2に記載の方法。
- 前記複数の命令の各命令が対応する論理エレメントのセットを有し、
前記複数の命令のうちの所与の命令に対応する論理エレメントのセットを使用して、前記所与の命令が前記選択された命令に依存するかどうかを判定する、請求項2に記載の方法。 - 前記所与の命令に対応する論理エレメントのセットは、前記所与の命令が前記アウトオブオーダー発行待ち行列中に入る直前に発生される、請求項4に記載の方法。
- 前記所与の命令が前記一組の条件のうちの少なくとも幾つかの条件に適合するか判定するために、マルチプレクサ及び論理ゲートが前記所与の命令の論理エレメント・セットとともに作動される、請求項5に記載の方法。
- 前記一組の条件は、前記複数の命令のうちの一つの命令が前記選択された命令に依存しなければならないという条件と、もし前記一つの命令が前記前記選択された命令以外の一つ若しくはそれよりも多い他のソースに依存するなら、前記他のソースが全て利用可能でなければいけないという条件とを更に含む、請求項2に記載の方法。
- 前記直前のサイクルで前記命令が選択されていないことに応じて、
前記アウトオブオーダー発行待ち行列中の、最も古い発行可能な命令を、前記特定のサイクル中に選択するステップと、
当該選択された最も古い発行可能な命令を前記直後のサイクル中に発行するステップと
を更に含む、請求項1に記載の方法。 - 複数の命令が前記アウトオブオーダー発行待ち行列中の順次に配列される位置に夫々位置づけられ、且つ前記複数の命令の各命令の位置が前記選択された命令の位置と特定の関係を有する、請求項2に記載の方法。
- 前記複数の命令のうちの前記第1の命令及び第2の命令が、前記アウトオブオーダー発行待ち行列の順次配列における前記命令の位置に対し、夫々一つ後ろの位置及び二つ後ろの位置に置かれている、請求項9に記載の方法。
- 複数の命令を含むアウトオブオーダー発行待ち行列を有し、前記アウトオブオーダー発行待ち行列が一連のサイクル中の少なくとも幾つかのサイクル中に命令を発行するように動作するコンピュータ・システムにおいて、前記一連のサイクル中の特定のサイクル中に、当該特定のサイクルの直後のサイクル(以下、直後のサイクルという)中に発行するための命令を選択するためのコンピュータ・プログラムであって、コンピュータに、請求項1〜10のいずれか一項に記載の方法の各ステップを実行させる、前記コンピュータ・プログラム。
- 複数の命令を含むアウトオブオーダー発行待ち行列を有し、前記アウトオブオーダー発行待ち行列が一連のサイクル中の少なくとも幾つかのサイクル中に命令を発行するように動作するコンピュータ・システムにおいて、前記一連のサイクル中の特定のサイクル中に、当該特定のサイクルの直後のサイクル(以下、直後のサイクルという)中に発行するための命令を選択するための装置であって、
前記特定のサイクルの直前のサイクルで命令が選択されたかどうかを判定し、前記直前のサイクルで前記命令が選択されていることに応じて、前記アウトオブオーダー発行待ち行列中の、最も古い発行可能な命令を、前記特定のサイクル中に識別するための第1の論理コンポーネントと、
前記アウトオブオーダー発行待ち行列中の少なくとも第1の命令が前記選択された命令に依存するという条件、及び前記第1の命令が前記識別された最も古い発行可能な命令よりも古いという条件を少なくとも含む、一組の条件の各条件に適合するかを、前記特定のサイクル中に判定するための、マルチプレクサ及び論理ゲートを含む構成と、
前記第1の命令が前記各条件のいずれにも適合する場合に、前記直後のサイクル中に前記第1の命令を発行するように当該第1の命令を前記特定のサイクル中に選択するための第2の論理コンポーネントと
を含む、前記装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/380078 | 2006-04-25 | ||
US11/380,078 US7380104B2 (en) | 2006-04-25 | 2006-04-25 | Method and apparatus for back to back issue of dependent instructions in an out of order issue queue |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007293842A JP2007293842A (ja) | 2007-11-08 |
JP5294568B2 true JP5294568B2 (ja) | 2013-09-18 |
Family
ID=38620825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007103519A Expired - Fee Related JP5294568B2 (ja) | 2006-04-25 | 2007-04-11 | アウトオブオーダー発行待ち行列中の依存命令をバックツーバックに発行する方法及び装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7380104B2 (ja) |
JP (1) | JP5294568B2 (ja) |
CN (1) | CN100501666C (ja) |
TW (1) | TW200813820A (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110004881A1 (en) * | 2008-03-12 | 2011-01-06 | Nxp B.V. | Look-ahead task management |
CN101770357B (zh) * | 2008-12-31 | 2014-10-22 | 世意法(北京)半导体研发有限责任公司 | 减少处理器中的指令冲突 |
US8756591B2 (en) | 2011-10-03 | 2014-06-17 | International Business Machines Corporation | Generating compiled code that indicates register liveness |
US9697002B2 (en) | 2011-10-03 | 2017-07-04 | International Business Machines Corporation | Computer instructions for activating and deactivating operands |
US8615745B2 (en) | 2011-10-03 | 2013-12-24 | International Business Machines Corporation | Compiling code for an enhanced application binary interface (ABI) with decode time instruction optimization |
US9286072B2 (en) | 2011-10-03 | 2016-03-15 | International Business Machines Corporation | Using register last use infomation to perform decode-time computer instruction optimization |
US9329869B2 (en) | 2011-10-03 | 2016-05-03 | International Business Machines Corporation | Prefix computer instruction for compatibily extending instruction functionality |
US10078515B2 (en) | 2011-10-03 | 2018-09-18 | International Business Machines Corporation | Tracking operand liveness information in a computer system and performing function based on the liveness information |
US9690583B2 (en) | 2011-10-03 | 2017-06-27 | International Business Machines Corporation | Exploiting an architected list-use operand indication in a computer system operand resource pool |
US8612959B2 (en) | 2011-10-03 | 2013-12-17 | International Business Machines Corporation | Linking code for an enhanced application binary interface (ABI) with decode time instruction optimization |
US9354874B2 (en) | 2011-10-03 | 2016-05-31 | International Business Machines Corporation | Scalable decode-time instruction sequence optimization of dependent instructions |
US10223126B2 (en) * | 2017-01-06 | 2019-03-05 | International Business Machines Corporation | Out-of-order processor and method for back to back instruction issue |
CN111984387A (zh) * | 2020-08-26 | 2020-11-24 | 上海兆芯集成电路有限公司 | 用于调度发布队列中指令的方法及处理器 |
US11531548B1 (en) * | 2021-06-25 | 2022-12-20 | International Business Machines Corporation | Fast perfect issue of dependent instructions in a distributed issue queue system |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5655096A (en) * | 1990-10-12 | 1997-08-05 | Branigin; Michael H. | Method and apparatus for dynamic scheduling of instructions to ensure sequentially coherent data in a processor employing out-of-order execution |
JPH0820949B2 (ja) * | 1991-11-26 | 1996-03-04 | 松下電器産業株式会社 | 情報処理装置 |
DE69311330T2 (de) * | 1992-03-31 | 1997-09-25 | Seiko Epson Corp | Befehlsablauffolgeplanung von einem risc-superskalarprozessor |
US5761476A (en) * | 1993-12-30 | 1998-06-02 | Intel Corporation | Non-clocked early read for back-to-back scheduling of instructions |
US5745726A (en) * | 1995-03-03 | 1998-04-28 | Fujitsu, Ltd | Method and apparatus for selecting the oldest queued instructions without data dependencies |
US5802386A (en) * | 1996-11-19 | 1998-09-01 | International Business Machines Corporation | Latency-based scheduling of instructions in a superscalar processor |
US5963723A (en) * | 1997-03-26 | 1999-10-05 | International Business Machines Corporation | System for pairing dependent instructions having non-contiguous addresses during dispatch |
US6249855B1 (en) * | 1998-06-02 | 2001-06-19 | Compaq Computer Corporation | Arbiter system for central processing unit having dual dominoed encoders for four instruction issue per machine cycle |
US6304953B1 (en) * | 1998-07-31 | 2001-10-16 | Intel Corporation | Computer processor with instruction-specific schedulers |
EP1121635B1 (en) * | 1998-08-24 | 2004-11-24 | Advanced Micro Devices, Inc. | Mechanism for load block on store address generation and universal dependency vector |
US6308260B1 (en) * | 1998-09-17 | 2001-10-23 | International Business Machines Corporation | Mechanism for self-initiated instruction issuing and method therefor |
JP3490006B2 (ja) * | 1998-12-17 | 2004-01-26 | 富士通株式会社 | 命令制御装置及びその方法 |
US6697939B1 (en) * | 2000-01-06 | 2004-02-24 | International Business Machines Corporation | Basic block cache microprocessor with instruction history information |
US6728866B1 (en) * | 2000-08-31 | 2004-04-27 | International Business Machines Corporation | Partitioned issue queue and allocation strategy |
US7844799B2 (en) * | 2000-12-23 | 2010-11-30 | International Business Machines Corporation | Method and system for pipeline reduction |
US6512397B1 (en) * | 2001-08-20 | 2003-01-28 | International Business Machines Corporation | Circuit structures and methods for high-speed low-power select arbitration |
US6976152B2 (en) * | 2001-09-24 | 2005-12-13 | Broadcom Corporation | Comparing operands of instructions against a replay scoreboard to detect an instruction replay and copying a replay scoreboard to an issue scoreboard |
JP3816845B2 (ja) * | 2002-07-05 | 2006-08-30 | 富士通株式会社 | プロセッサ及び命令制御方法 |
US20040139299A1 (en) * | 2003-01-14 | 2004-07-15 | International Business Machines Corporation | Operand forwarding in a superscalar processor |
US7350056B2 (en) * | 2005-09-27 | 2008-03-25 | International Business Machines Corporation | Method and apparatus for issuing instructions from an issue queue in an information handling system |
-
2006
- 2006-04-25 US US11/380,078 patent/US7380104B2/en not_active Expired - Fee Related
-
2007
- 2007-03-30 CN CNB2007100922108A patent/CN100501666C/zh not_active Expired - Fee Related
- 2007-04-11 JP JP2007103519A patent/JP5294568B2/ja not_active Expired - Fee Related
- 2007-04-16 TW TW096113383A patent/TW200813820A/zh unknown
-
2008
- 2008-05-02 US US12/114,010 patent/US7669038B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7669038B2 (en) | 2010-02-23 |
US7380104B2 (en) | 2008-05-27 |
US20070250687A1 (en) | 2007-10-25 |
CN101063933A (zh) | 2007-10-31 |
US20080209178A1 (en) | 2008-08-28 |
CN100501666C (zh) | 2009-06-17 |
TW200813820A (en) | 2008-03-16 |
JP2007293842A (ja) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5294568B2 (ja) | アウトオブオーダー発行待ち行列中の依存命令をバックツーバックに発行する方法及び装置 | |
KR101148495B1 (ko) | 파이프라인 프로세서에서 조건 명령 실행을 촉진시키기 위해 로컬 조건 코드 레지스터를 이용하기 위한 방법 및 장치 | |
US20060174091A1 (en) | Instruction grouping history on fetch-side dispatch group formation | |
US9940133B2 (en) | Operation of a multi-slice processor implementing simultaneous two-target loads and stores | |
JP2007536626A (ja) | ロードオペレーションの投機的な結果をレジスタ値にリンクするメモリファイルを検証するためのシステムおよび方法 | |
US9983875B2 (en) | Operation of a multi-slice processor preventing early dependent instruction wakeup | |
US10970079B2 (en) | Parallel dispatching of multi-operation instructions in a multi-slice computer processor | |
US10031757B2 (en) | Operation of a multi-slice processor implementing a mechanism to overcome a system hang | |
US10564691B2 (en) | Reducing power consumption in a multi-slice computer processor | |
US20170329715A1 (en) | Hazard avoidance in a multi-slice processor | |
JP3756410B2 (ja) | 述語データを提供するシステム | |
KR20010001022A (ko) | 병렬 프로세서를 위한 무순서 명령어 발행 방법 및 장치 | |
JP4745960B2 (ja) | マイクロプロセッサにおいてデータ推測オペレーションを識別する推測ポインタ | |
US20170344378A1 (en) | Managing an effective address table in a multi-slice processor | |
US8051275B2 (en) | Result path sharing between a plurality of execution units within a processor | |
US9983879B2 (en) | Operation of a multi-slice processor implementing dynamic switching of instruction issuance order | |
US7475223B2 (en) | Fetch-side instruction dispatch group formation | |
US10296337B2 (en) | Preventing premature reads from a general purpose register | |
US10120683B2 (en) | Supporting even instruction tag (‘ITAG’) requirements in a multi-slice processor using null internal operations (IOPs) | |
EP4208783A1 (en) | Alternate path for branch prediction redirect | |
US7490226B2 (en) | Method using vector component comprising first and second bits to regulate movement of dependent instructions in a microprocessor | |
JP2001243066A (ja) | パイプライン処理方法並びにその方法を利用するパイプライン処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121026 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121031 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121121 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121130 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20121130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130405 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
TRDD | Decision of grant or rejection written | ||
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130524 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20130524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130611 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |