JP2020536383A - Ｔｆｔ基板の製造方法及びｔｆｔ基板 - Google Patents
Ｔｆｔ基板の製造方法及びｔｆｔ基板 Download PDFInfo
- Publication number
- JP2020536383A JP2020536383A JP2020518621A JP2020518621A JP2020536383A JP 2020536383 A JP2020536383 A JP 2020536383A JP 2020518621 A JP2020518621 A JP 2020518621A JP 2020518621 A JP2020518621 A JP 2020518621A JP 2020536383 A JP2020536383 A JP 2020536383A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- layer
- island
- protective layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 128
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 131
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 131
- 239000010703 silicon Substances 0.000 claims abstract description 131
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000005520 cutting process Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 101
- 239000011241 protective layer Substances 0.000 claims description 84
- 239000000463 material Substances 0.000 claims description 60
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005452 bending Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 abstract 1
- 239000004642 Polyimide Substances 0.000 description 12
- 229920001721 polyimide Polymers 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000002113 nanodiamond Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Die Bonding (AREA)
Abstract
本発明によれば、ＴＦＴ基板の製造方法及びＴＦＴ基板が開示される。当該方法は、シリコンウェハプレートを提供するステップと、シリコンウェハプレート上に第１マスク構造を形成し、島状構造が形成されるようにエッチング処理するステップと、シリコンウェハサブプレートが形成されるように島状構造を層ごとにカットするステップと、ＴＦＴ基板が形成されるようにシリコンウェハサブプレートを基板上に接着するステップと、を含む。上記方法により、本発明は、基板上に島状構造を形成し、曲げプロセスにおける基板の安定性を向上させることができる。【選択図】図１
Description
本発明は、表示パネル製造の技術分野に関し、特にＴＦＴ基板の製造方法及びＴＦＴ基板に関するものである。
フレキシブル表示パネルは、変形及び曲げ可能な表示装置である。フレキシブル表示パネルは、電子ペーパ、ＬＣＤ、ＯＬＥＤなどを含むことができる。ここでは、ＯＬＥＤフレキシブル表示パネルは、低消費電力、薄型、巻き戻し可能などの特徴を有し、広く注目されている。
ＯＬＥＤフレキシブル表示パネルは、フレキシブル基板、ＯＬＥＤ表示デバイス及びＯＬＥＤ表示デバイスに接続されるリードを含む。ＯＬＥＤ表示デバイスは、対向するように設けられる陽極及び陰極と、陽極及び陰極間に設けられる機能層とを含む。ＯＬＥＤ表示パネルの発光原理は、半導体材料及び有機発光材料が陰極及び陽極間の電界によって駆動され、キャリアの注入及び再結合によって発光することである。
ポリイミド（ＰＩ）フレキシブル基板は、優れた曲げ性能及び耐熱性能を備えるフレキシブル基板であるため、ＯＬＥＤフレキシブル表示パネルの基板として用いることができ
る。フレキシブル基板及びＴＦＴデバイス膜層間の応力の不一致を低減し、複数回の曲げプロセスにおける安定性を向上させるために、フレキシブル基板を島状構造に設計することが考えられる。しかしながら、ポリイミドフレキシブル基板の島状構造を如何に実現するかは大きな難点である。
る。フレキシブル基板及びＴＦＴデバイス膜層間の応力の不一致を低減し、複数回の曲げプロセスにおける安定性を向上させるために、フレキシブル基板を島状構造に設計することが考えられる。しかしながら、ポリイミドフレキシブル基板の島状構造を如何に実現するかは大きな難点である。
これに鑑みて、本発明が主に解決する技術的問題は、基板上に島状構造を形成し、曲げプロセスにおける基板の安定性を向上させることができるＴＦＴ基板の製造方法及びＴＦＴ基板を提供することである。
上記技術的問題を解決するために、本発明に用いられる技術手段は、ＴＦＴ基板の製造方法であって、シリコンウェハプレートを提供するステップと、シリコンウェハプレート上にフォトレジスト材料をコーティングし、第１マスク構造に対応する位置のフォトレジスト材料が除去されるようにパターニング処理するステップと、フォトレジスト材料がコーティングされるシリコンウェハプレートの一方側にフォトレジスト材料を被覆する第１マスク層を形成し、フォトレジスト材料に対応するエッチング溶液を用いることにより、第１マスク構造が形成されるようにフォトレジスト材料を被覆する第１マスク層を除去するとともに、島状構造が形成されるようにシリコンウェハプレートをプラズマエッチングするステップと、シリコンウェハサブプレート（小板）が形成されるように島状構造を層ごとにカットするステップと、ＴＦＴ基板が形成されるようにシリコンウェハサブプレートを基板上に接着するステップと、を含むＴＦＴ基板の製造方法である。
上記技術的問題を解決するために、本発明に用いられる別の技術手段は、ＴＦＴ基板の製造方法であって、シリコンウェハプレートを提供するステップと、シリコンウェハプレート上に第１マスク構造を形成し、島状構造が形成されるようにエッチング処理するステップと、シリコンウェハサブプレートが形成されるように島状構造を層ごとにカットするステップと、ＴＦＴ基板が形成されるようにシリコンウェハサブプレートを基板上に接着するステップと、を含むＴＦＴ基板の製造方法である。
上記技術的問題を解決するために、本発明に用いられる別の技術手段は、上記実施例で説明されたＴＦＴ基板の製造方法によって製造されるＴＦＴ基板であって、ＴＦＴ基板の製造方法は、シリコンウェハプレートを提供するステップと、シリコンウェハプレート上に第１マスク構造を形成し、島状構造が形成されるようにエッチング処理するステップと、シリコンウェハサブプレートが形成されるように島状構造を層ごとにカットするステップと、ＴＦＴ基板が形成されるようにシリコンウェハサブプレートを基板上に接着するステップと、を含むＴＦＴ基板である。
本発明によれば、シリコンウェハプレート上に第1マスク構造を形成し、それをマスキングとして、島状構造が形成されるようにエッチングした後、ＴＦＴ基板が形成されるように島状構造を層ごとにカットして基板上に接着することにより、曲げプロセスにおける基板の安定性を向上させ、基板及びＴＦＴデバイス膜層間の応力の不一致を低減することができる。
以下では、本発明の実施例における図面を参照しながら本発明の実施例における技術手段を明確かつ完全に説明する。
基板上に島状構造を形成することが困難であるという従来技術の技術的問題を解決するために、本実施例によれば、ＴＦＴ基板の製造方法であって、シリコンウェハプレートを提供するステップと、シリコンウェハプレート上に第１マスク構造を形成し、島状構造が形成されるようにエッチング処理するステップと、シリコンウェハサブプレートが形成されるように島状構造を層ごとにカットするステップと、ＴＦＴ基板が形成されるようにシリコンウェハサブプレートを基板上に接着するステップと、を含むＴＦＴ基板の製造方法が提供される。以下では詳細に説明する。
図１は本発明に係るＴＦＴ基板の製造方法の一実施例のフローチャートを示す概略図である。
Ｓ１０１では、シリコンウェハプレートを提供する。
本実施例では、フレキシブル基板上に島状物を製造することを実現するために、シリコンウェハプレートを材料として、フレキシブル基板上に接着される島状物を製造する。もちろん、当業者に理解されるように、フレキシブル基板との良好なマッチング性能を備え、例えば、シリコンの同族元素など、シリコンウェハと同じ分子構造を有する材質は、いずれも本実施例における島状物を製造するための材料とすることができ、ここでは限定しない。
Ｓ１０２では、シリコンウェハプレート上に第１マスク構造を形成し、島状構造が形成されるようにエッチング処理する。
本実施例では、金属層を第１マスク構造としてシリコンウェハプレート上に積層し、その後、シリコンウェハプレートをエッチングすることにより、島状構造を形成する。金属層はニッケルなどの金属であってもよい。
Ｓ１０３では、シリコンウェハサブプレートが形成されるように島状構造を層ごとにカットする。
本実施例では、シリコンウェハプレートをエッチング処理することにより島状構造を形成した後、ＴＦＴ基板に必要な島状構造の大きさに応じて、基板における島状構造としてシリコンウェハサブプレートが得られるようにシリコンウェハプレートにおける島状構造を層ごとにカットする。
Ｓ１０４では、ＴＦＴ基板が形成されるようにシリコンウェハサブプレートを基板上に接着する。
本実施例では、基板はポリイミド（ＰＩ）フレキシブル基板であってもよい。ＰＩフレキシブル基板自体は一定の接着力を有し、シリコンウェハサブプレートをその上に接着することができる。ＰＩフレキシブル基板自体の接着力によって、シリコンウェハサブプレートをＰＩフレキシブル基板に接着すた後続製造プロセスにおけるＴＦＴデバイスは、シリコンウェハサブプレートを島状構造として、対応する製造プロセスを完了することにより、ＴＦＴ基板を形成する。
上記のとおりに、本発明によれば、シリコンウェハプレート上に第１マスク構造を形成し、島状構造が形成されるようにそれをマスキングとしてエッチングした後、ＴＦＴ基板が形成されるように島状構造を層ごとにカットして基板上に接着することにより、曲げプロセスにおける基板の安定性を向上させ、基板及びＴＦＴデバイス膜層間の応力の不一致を低減することができる。
図２は本発明に係るＴＦＴ基板の製造方法の他の実施例のフローチャートを示す概略図である。
Ｓ２０１では、シリコンウェハプレートを提供する。
本実施例では、フレキシブル基板上に島状物を製造することを実現するために、シリコンウェハプレートを材料として、フレキシブル基板上に接着される島状物を製造する。もちろん、当業者に理解されるように、フレキシブル基板との良好なマッチング性能を備え、例えば、シリコンの同族元素など、シリコンウェハと同じ分子構造を有する材質は、いずれも本実施例における島状物を製造するための材料とすることができ、ここでは限定しない。
Ｓ２０２では、シリコンウェハプレート上に第１マスク構造を形成し、島状構造が形成されるようにエッチング処理する。
図３及び図４を参照して、本実施例では、シリコンウェハプレート３００上にフォトレジスト材料をコーティングし、シリコンウェハプレート上に第１マスク構造３０１を形成する必要がある位置のフォトレジスト材料が除去されるようにパターニング処理し、他の位置のフォトレジスト材料は留保される。その後、フォトレジスト材料がコーティングされるシリコンウェハプレート３００の一方側にシリコンウェハプレートの表面及びその上のフォトレジスト材料を被覆する第１マスク層を形成し、シリコンウェハプレートの表面にコーティングされるフォトレジスト材料をエッチングすることができるエッチング溶液を用いることにより、フォトレジスト材料を被覆する第１マスク層を除去するとともに、フォトレジスト材料を被覆していない第１マスク層を残し、第１マスク構造３０１を形成する。シリコンウェハプレート３００は、島状構造４０１が形成されるように第１マスク構造３０１をマスキングとしてプラズマエッチングされる。
オプションとして、シリコンウェハプレート３００上にコーティングされるフォトレジスト材料は、ポジ型フォトレジスト材料であってもよい。シリコンウェハプレート３００に第１マスク構造を形成する必要がある位置は、シリコンウェハプレート３００における他の位置よりも光透過率が大きく、一定時間露光した後、現像する。ポジ型フォトレジスト材料は、光による照射を受けて流動化され、エッチング溶液によって洗い流されるため、シリコンウェハプレート３００に第１マスク構造３０１を形成する必要がある位置のフォトレジスト材料を除去する。もちろん、シリコンウェハプレート３００上にコーティングされるフォトレジスト材料は、ネガ型フォトレジスト材料であってもよい。シリコンウェハプレート３００に第１マスク構造３０１を形成する必要がある位置は、シリコンウェハプレート３００における他の位置よりも光透過率が小さく、一定時間露光した後、現像する。ネガ型フォトレジスト材料は、光による照射を受けて硬化されるため、シリコンウェハプレート３００に第１マスク構造３０１を形成する必要がある位置のフォトレジスト材料を除去する。また、本実施例では、フォトレジスト材料がネガ型フォトレジスト材料である場合、シリコンウェハプレート３００に第１マスク構造３０１を形成する必要がある位置の光透過率が０％であり、シリコンウェハプレート３００における他の位置のネガ型フォトレジスト材料が光による照射を受けて硬化された後、エッチング溶液によってシリコンウェハプレート３００に第１マスク構造３０１を形成する必要がある位置のフォトレジスト材料を洗い流す。
オプションとして、シリコンウェハプレート３００の表面におけるフォトレジスト材料の露光時間は、形成される必要があるパターンの高さに応じて決定され、シリコンウェハプレート３００の表面における、第１マスク構造３０１を形成する必要がある位置以外の他の位置の第１マスク層を除去することができることを満たす必要があり、いずれも本実施例に係るシリコンウェハプレートの表面におけるフォトレジスト材料の露光時間とすることができ、ここでは限定しない。
オプションとして、シリコンウェハプレート３００は、その表面に形成される第１マスク構造３０１をマスキングとして、シリコンウェハプレート３００の表面に対してプラズマビームを放出することにより、必要な島状構造４０１が形成されるようにプラズマによってシリコンウェハプレート３００に衝撃を与えることができる。
オプションとして、第１マスク構造３０１はニッケルなどの金属元素であってもよい。もちろん、当業者に理解されるように、例えば、ニッケルの同族元素など、ニッケルの化学的及び物理的性質に類似する元素も、本実施例に係る第１マスク構造３０１とすることができ、ここでは限定しない。
オプションとして、第１マスク構造３０１の厚さは１００ｎｍであってもよい。もちろん、当業者に理解されるように、第１マスク構造３０１の厚さは、シリコンウェハプレート３００をプラズマエッチングするためのマスキング構造として足りることを満たすだけでよく、いずれも本実施例に係る第１マスク構造３０１の厚さとすることができ、ここでは限定しない。
Ｓ２０３では、シリコンウェハプレート上に第２マスク層を積層し、第１保護層を形成する。
図５を参照して、本実施例では、島状構造４０１が形成されているシリコンウェハプレート３００の表面に第２マスク層５０１を積層し、島状構造４０１が形成されていないシリコンウェハプレート３００の領域における第２マスク層５０１上に第１保護層５０２を形成し、第１保護層５０２を硬化処理する。
オプションとして、第１保護層５０２を硬化処理することは、第１保護層５０２を第１温度環境に置き、第１保護層５０２が硬化されるように第１所定時間を維持することであってもよい。第１保護層５０２を定温で硬化させることにより、第２マスク層５０１における第１保護層５０２の付着力を強めることができる。第１温度は１８０℃であってもよく、第１所定時間は１ｍｉｎであってもよい。当業者に理解されるように、第１温度及び第１所定時間は、第１保護層５０２の厚さ及び面積に応じて決定され、第１保護層５０２を必要な硬度に到達させて、第２マスク層５０１との十分な付着力を提供することが意図される。したがって、上記第１温度及び第１所定時間は、論述のみを目的とし、これにより本実施例で説明された第１温度及び第１所定時間を限定するものではない。
オプションとして、第１保護層５０２は、ポリメチルメタクリレート（ＰＭＭＡ）などであってもよい。島状構造４０１が形成されていないシリコンウェハプレート３００の領域における第２マスク層５０１上に厚さ１００ｎｍのＰＭＭＡをコーティングすることにより、当該箇所の第２マスク層５０１をシリコンウェハプレート３００に接着する。ＰＭＭＡの厚さは、第２マスク層５０１とシリコンウェハプレート３００との間に十分な接着力を提供するために用いられ、第２マスク層５０１の大きさ及び厚さに応じて決定される。また、当業者に理解されるように、第１保護層５０２は、接着力を有する他の化学コロイドであってもよく、その厚さは、シリコンウェハプレート３００及び第２マスク層５０１との接着状況及び第２マスク層５０１の大きさ及び厚さに応じて決定される。
オプションとして、島状構造４０１が形成されているシリコンウェハプレート３００の表面には、ＰＶＤによって第２マスク層５０１を積層することができる。真空メッキ法、スパッタリング及びイオンメッキ法などのＰＶＤ積層方法によってシリコンウェハプレート３００の表面に第２マスク層５０１を積層することができる。
オプションとして、第２マスク層５０１は金属層であり、島状構造４０１が形成されていないシリコンウェハプレート３００の領域に第２マスク層５０１を積層することにより、島状構造４０１の底部を第１保護層５０２から容易に離脱させることができる。もちろん、当業者に理解されるように、第２マスク層５０１は他の金属層であってもよく、島状構造４０１の底部を第１保護層５０２から容易に離脱させることができる限り、いずれも本実施例で説明された第２マスク層５０１とすることができ、ここでは限定しない。
オプションとして、第２マスク層５０１の厚さは３０ｎｍであってもよい。もちろん、当業者に理解されるように、第２マスク層５０１の厚さは、島状構造４０１の底部を第１保護層５０２から容易に離脱させることができる限り、いずれも本実施例で説明された第２マスク層５０１の厚さとすることができ、ここでは限定しない。
Ｓ２０４では、島状構造の表面における第２マスク層を除去し、島状構造を覆う第２保護層を形成する。
図６を参照して、本実施例では、第２マスク層５０１に対応するエッチング溶液を用いて島状構造４０１の表面における第２マスク層５０１をエッチングする。島状構造４０１が形成されていないシリコンウェハプレート３００の領域における第２マスク層５０１の表面に第１保護層５０２が被覆されているため、エッチング溶液によってエッチングされないので、第１保護層５０２の表面から離間する島状構造４０１の第２マスク層５０１のみがエッチング溶液によってエッチングされる。その後、シリコンウェハプレート３００上に島状構造４０１を覆うように設けられる第２保護層６０１を形成し、第２保護層６０１を硬化処理する。
オプションとして、第２保護層６０１を硬化処理することは、第２保護層６０１を第２温度環境に置き、第２保護層６０１が硬化されるように第２所定時間を維持することであってもよい。第２保護層６０１を定温で硬化させることにより、第２保護層６０１と島状構造４０１との付着力を強める。第２温度は８０℃であってもよく、第２所定時間は４ｈであってもよい。当業者に理解されるように、第２温度及び第２所定時間は、第２保護層６０１の厚さ及び面積に応じて決定され、第２保護層６０１を必要な硬度に到達させて、島状構造４０１との十分な付着力を提供することが意図される。したがって、上記第２温度及び第２所定時間は、論述のみを目的とし、これにより本実施例で説明された第２温度及び第２所定時間を限定するものではない。
Ｓ２０５では、シリコンウェハサブプレートを覆う第２保護層サブ層が得られるように島状構造及び第２保護層を層ごとにカットする。
図７を参照して、本実施例では、第２保護層サブ層７００が得られるように第２保護層６０１及びそれに被られる島状構造４０１を層ごとにカットする。第２保護層サブ層７００は、島状構造４０１の数に対応するシリコンウェハサブプレート７０１を被り、後続ＴＦＴ基板の表面における島状物の製造に用いられる。
オプションとして、第２保護層６０１はエポキシ樹脂層などであってもよく、シリコンウェハサブプレート７０１を第２保護層６０１に被り、シリコンウェハサブプレート７０１間の距離Ｄが不変に保持されるように第２保護層６０１を硬化処理する。当業者に理解されるように、第２保護層６０１によって維持されるシリコンウェハサブプレート７０１間の距離Ｄは、ＴＦＴ基板における島状物間の距離に対する要求に応じて決定され、ここでは限定しない。
オプションとして、第２保護層６０１及びそれに被られる島状構造４０１に対するカット方向は、シリコンウェハプレート３００の延在平面に平行する方向であってもよい。もちろん、当業者に理解されるように、第２保護層６０１及びそれに被られる島状構造４０１を一つずつカットすることができ、後続ＴＦＴ基板の表面における島状物を製造するためのシリコンウェハサブプレート７０１を得ることが意図される。カット方法はここでは限定しない。また、第２保護層サブ層７００の厚さは、後続ＴＦＴ基板の表面における島状物の厚さに応じて決定され、製造プロセスの要求を満たす厚さの島状物を得ることが意図されるが、ここでは限定しない。
オプションとして、第２保護層サブ層７００が得られるように、ナノダイヤモンドカッタを用いて第２保護層６０１及びそれに被られる島状構造４０１を層ごとにカットすることができる。もちろん、当業者に理解されるように、第２保護層６０１及びそれに被られる島状構造４０１に対するカット方法は、レーザカットなどのナノスケールのカットツールであってもよい。したがって、上記カット方法は、論述のみを目的とし、これにより本実施例で説明されたカット方法を限定するものではない。
Ｓ２０６では、第２保護層サブ層を基板上に接着し、シリコンウェハサブプレートが露出されるように第２保護層サブ層をプラズマエッチングすることにより、ＴＦＴ基板を形成する。
図８を参照して、本実施例では、ＴＦＴ基板の製造に用いられる基板８０１は、それ自体が一定の粘度係数を有するポリイミド（ＰＩ）フレキシブル基板であってもよい。本実施例では、ＰＩフレキシブル基板を例として説明するが、粘性係数を有するすべてのフレキシブル基板材質は、いずれも本実施例に係るＴＦＴ基板を製造するための基板８０１とすることができ、これにより本実施例に係るＴＦＴ基板を製造するための基板８０１の材料を限定するものではない。
上記実施例から得られた第２保護層サブ層７００を基板８０１上に接着し、シリコンウェハサブプレート７０１が露出されるように第２保護層サブ層７００をプラズマエッチングする。プラズマエッチングにより基板８０１における第２保護層６０１を除去する。シリコンウェハサブプレート７０１を島状物として、ＴＦＴ基板の表面における島状物の製造を完了する。また、基板８０１を第３温度環境に置き、第３所定時間を維持することにより基板８０１を定温処理し、基板８０１におけるシリコンウェハサブプレート７０１の接着力を強める。後続ＴＦＴデバイスは、シリコンウェハサブプレート７０１を島状物として、後続製造プロセスを完了することができる。
オプションとして、第３温度は１５０℃であってもよく、第３所定時間は３ｍｉｎであってもよい。当業者に理解されるように、第３温度及び第３所定時間は、シリコンウェハサブプレート７０１の厚さ及び面積並びにシリコンウェハサブプレート７０１及び基板８０１間の接着能力に応じて決定され、シリコンウェハサブプレート７０１及び基板８０１間の接着力を必要な強度に到達させることが意図される。したがって、上記第３温度及び第３所定時間は、論述のみを目的とし、これにより本実施例で説明された第３温度及び第３所定時間を限定するものではない。
以上により、本発明によれば、シリコンウェハプレートの表面における第１マスク構造により、島状構造が得られるようにエッチングするとともに、第２マスク層により、ＴＦＴ基板の表面における島状物を製造するためのシリコンウェハサブプレートが得られるように島状構造に対する層ごとのカットを実現する。ＴＦＴ基板が形成されるようにシリコンウェハサブプレートを基板上に接着する。島状物及びＴＦＴデバイス膜層間のマッチングにより、曲げプロセスにおける基板の安定性を向上させ、基板及びＴＦＴデバイス膜層間の応力の不一致を低減することができる。
図９は本発明に係るＴＦＴ基板の一実施例の構造を示す概略図である。
本実施例では、ＴＦＴ基板９００は、ＴＦＴデバイス膜層９０１及びＴＦＴ基板ベース９０２を含む。ＴＦＴ基板９００は、上記実施例で説明されたＴＦＴ基板の製造方法によって製造され、曲げプロセスにおけるＴＦＴ基板９００のＴＦＴデバイス膜層９０１及びＴＦＴ基板ベース９０２間の応力の不一致を低減し、曲げプロセスにおけるＴＦＴ基板９００の安定性を向上させることができ、ここではこれ以上詳述しない。
上記の説明は、本発明の実施形態に過ぎず、これにより本発明の特許範囲を制限するものではない。本発明の明細書及び図面の内容によってなされる同等の構造若しくは同等のプロセス変換、又は他の関連技術分野における直接的若しくは間接的な適用は、いずれも同様に本発明の特許保護範囲に含まれる。
Claims (17)
- ＴＦＴ基板の製造方法であって、
シリコンウェハプレートを提供するステップと、
前記シリコンウェハプレート上にフォトレジスト材料をコーティングし、第１マスク構造に対応する位置の前記フォトレジスト材料が除去されるようにパターニング処理するステップと、
前記フォトレジスト材料がコーティングされる前記シリコンウェハプレートの一方側に前記フォトレジスト材料を被覆する第１マスク層を形成し、前記フォトレジスト材料に対応するエッチング溶液を用いることにより、前記第１マスク構造が形成されるように前記フォトレジスト材料を被覆する前記第１マスク層を除去するとともに、島状構造が形成されるように前記シリコンウェハプレートをプラズマエッチングするステップと、
シリコンウェハサブプレートが形成されるように前記島状構造を層ごとにカットするステップと、
前記ＴＦＴ基板が形成されるように前記シリコンウェハサブプレートを基板上に接着するステップと、を含む、
ＴＦＴ基板の製造方法。 - 前記島状構造が形成された後に、
前記シリコンウェハプレート上に第２マスク層を積層し、前記島状構造が形成されていない前記シリコンウェハプレートの領域における前記第２マスク層上に第１保護層を形成し、前記第１保護層を硬化処理するステップと、
前記第２マスク層に対応するエッチング溶液を用いることにより、前記第１保護層から離間する前記島状構造の表面における前記第２マスク層を除去するステップと、
前記シリコンウェハプレート上に前記島状構造を覆う第２保護層を形成し、前記第２保護層を硬化処理するステップと、を含む、
請求項１に記載の方法。 - 前記第１保護層を硬化処理するステップは、前記第１保護層を第１温度環境に置き、前記第１保護層が硬化されるように第１所定時間を維持することを含み、
前記第２保護層を硬化処理するステップは、前記第２保護層を第２温度環境に置き、前記第２保護層が硬化されるに第２所定時間を維持することを含む、
請求項２に記載の方法。 - 前記島状構造を層ごとにカットするステップは、前記シリコンウェハサブプレートを覆う第２保護層サブ層が得られるように前記島状構造及び前記第２保護層を層ごとにカットすることを含む、
請求項２に記載の方法。 - 前記島状構造を覆う前記第２保護層を層ごとにカットするカット方向は、前記シリコンウェハプレートの延在平面に平行する、
請求項４に記載の方法。 - 前記第２保護層サブ層を前記基板上に転移させ、前記シリコンウェハサブプレートが露出されるように前記第２保護層サブ層をプラズマエッチングすることにより、前記ＴＦＴ基板を形成する、
請求項４に記載の方法。 - 前記ＴＦＴ基板を第３温度環境に置き、第３所定時間を維持するステップをさらに含む、
請求項４に記載の方法。 - ＴＦＴ基板の製造方法であって、
シリコンウェハプレートを提供するステップと、
前記シリコンウェハプレート上に第１マスク構造を形成し、島状構造が形成されるようにエッチング処理するステップと、
シリコンウェハサブプレートが形成されるように前記島状構造を層ごとにカットするステップと、
前記ＴＦＴ基板が形成されるように前記シリコンウェハサブプレートを基板上に接着するステップと、を含む、
ＴＦＴ基板の製造方法。 - 前記シリコンウェハプレート上に第１マスク構造を形成するステップは、
前記シリコンウェハプレート上にフォトレジスト材料をコーティングし、第１マスク構造に対応する位置の前記フォトレジスト材料が除去されるようにパターニング処理するステップと、
前記フォトレジスト材料がコーティングされる前記シリコンウェハプレートの一方側に前記フォトレジスト材料を被覆する第１マスク層を形成し、前記フォトレジスト材料に対応するエッチング溶液を用いることにより、前記第１マスク構造が形成されるように前記フォトレジスト材料を被覆する前記第１マスク層を除去するステップと、を含む、
請求項８に記載の方法。 - 前記シリコンウェハプレート上に第１マスク構造を形成し、エッチング処理するステップは、
前記島状構造が形成されるように前記シリコンウェハプレートをプラズマエッチングするステップを含む、
請求項８に記載の方法。 - 前記島状構造が形成された後に、
前記シリコンウェハプレート上に第２マスク層を積層し、前記島状構造が形成されていない前記シリコンウェハプレートの領域における前記第２マスク層上に第１保護層を形成し、前記第１保護層を硬化処理するステップと、
前記第２マスク層に対応するエッチング溶液を用いることにより、前記第１保護層から離間する前記島状構造の表面における前記第２マスク層を除去するステップと、
前記シリコンウェハプレート上に前記島状構造を覆う第２保護層を形成し、前記第２保護層を硬化処理するステップと、を含む、
請求項８に記載の方法。 - 前記第１保護層を硬化処理するステップは、前記第１保護層を第１温度環境に置き、前記第１保護層が硬化されるように第１所定時間を維持することを含み、
前記第２保護層を硬化処理するステップは、前記第２保護層を第２温度環境に置き、前記第２保護層が硬化されるに第２所定時間を維持することを含む、
請求項１１に記載の方法。 - 前記島状構造を層ごとにカットするステップは、前記シリコンウェハサブプレートを覆う第２保護層サブ層が得られるように前記島状構造及び前記第２保護層を層ごとにカットすることを含む、
請求項１１に記載の方法。 - 前記島状構造を覆う前記第２保護層を層ごとにカットするカット方向は、前記シリコンウェハプレートの延在平面に平行する、
請求項１３に記載の方法。 - 前記第２保護層サブ層を前記基板上に転移させ、前記シリコンウェハサブプレートが露出されるように前記第２保護層サブ層をプラズマエッチングすることにより、前記ＴＦＴ基板を形成する、
請求項１３に記載の方法。 - 前記ＴＦＴ基板を第３温度環境に置き、第３所定時間を維持するステップをさらに含む、
請求項１３に記載の方法。 - ＴＦＴ基板の製造方法によって製造されるＴＦＴ基板であって、
前記ＴＦＴ基板の製造方法は、
シリコンウェハプレートを提供するステップと、
前記シリコンウェハプレート上に第１マスク構造を形成し、島状構造が形成されるようにエッチング処理するステップと、
シリコンウェハサブプレートが形成されるように前記島状構造を層ごとにカットするステップと、
前記ＴＦＴ基板が形成されるように前記シリコンウェハサブプレートを基板上に接着するステップと、を含む、ＴＦＴ基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710976235.8A CN107845606B (zh) | 2017-10-17 | 2017-10-17 | 一种tft基板的制备方法以及tft基板 |
| CN201710976235.8 | 2017-10-17 | ||
| PCT/CN2017/112507 WO2019075841A1 (zh) | 2017-10-17 | 2017-11-23 | 一种tft基板的制备方法以及tft基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020536383A true JP2020536383A (ja) | 2020-12-10 |
| JP6994566B2 JP6994566B2 (ja) | 2022-01-14 |
Family
ID=61662540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020518621A Active JP6994566B2 (ja) | 2017-10-17 | 2017-11-23 | Ｔｆｔ基板の製造方法及びｔｆｔ基板 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10930546B2 (ja) |
| EP (1) | EP3699954A4 (ja) |
| JP (1) | JP6994566B2 (ja) |
| KR (1) | KR102307137B1 (ja) |
| CN (1) | CN107845606B (ja) |
| WO (1) | WO2019075841A1 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076729A (ja) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI402935B (zh) * | 2005-05-17 | 2013-07-21 | Koninkl Philips Electronics Nv | 彩色主動矩陣顯示器 |
| JP5271541B2 (ja) * | 2006-01-16 | 2013-08-21 | パナソニック株式会社 | 半導体小片の製造方法ならびに電界効果トランジスタおよびその製造方法 |
| CN102969320B (zh) * | 2012-12-10 | 2015-10-21 | 京东方科技集团股份有限公司 | 柔性显示基板及其制备方法、柔性显示装置 |
| CN106158582B (zh) * | 2015-04-01 | 2018-09-28 | 中国科学院上海高等研究院 | 近邻阴影效应辅助阵列法制备层转移薄晶硅工艺 |
| CN105355634B (zh) * | 2015-11-20 | 2019-11-15 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
| CN105679800B (zh) * | 2016-01-27 | 2019-08-13 | 京东方科技集团股份有限公司 | Oled显示屏及其制备方法、显示设备 |
| CN105870265A (zh) * | 2016-04-19 | 2016-08-17 | 京东方科技集团股份有限公司 | 发光二极管基板及其制备方法、显示装置 |
-
2017
- 2017-10-17 CN CN201710976235.8A patent/CN107845606B/zh active Active
- 2017-11-23 JP JP2020518621A patent/JP6994566B2/ja active Active
- 2017-11-23 WO PCT/CN2017/112507 patent/WO2019075841A1/zh unknown
- 2017-11-23 US US15/740,286 patent/US10930546B2/en active Active
- 2017-11-23 KR KR1020207014093A patent/KR102307137B1/ko active IP Right Grant
- 2017-11-23 EP EP17929206.5A patent/EP3699954A4/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076729A (ja) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190385900A1 (en) | 2019-12-19 |
| EP3699954A1 (en) | 2020-08-26 |
| WO2019075841A1 (zh) | 2019-04-25 |
| KR20200065073A (ko) | 2020-06-08 |
| JP6994566B2 (ja) | 2022-01-14 |
| CN107845606A (zh) | 2018-03-27 |
| KR102307137B1 (ko) | 2021-09-30 |
| US10930546B2 (en) | 2021-02-23 |
| CN107845606B (zh) | 2020-05-05 |
| EP3699954A4 (en) | 2021-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017028412A1 (zh) | 一种有机发光二极管器件及制作方法和显示装置 | |
| CN109461824B (zh) | 一种显示面板的制作方法及显示面板 | |
| US11024781B2 (en) | Glueless light emitting device with phosphor converter | |
| US11050040B2 (en) | Method for encapsulating display substrate and display device having a photo-isomerization material layer between first and second barrier walls | |
| KR101641632B1 (ko) | 유연기판과 그 제조방법 및 이 유연기판을 구비하는 평판 디스플레이 | |
| US20130273695A1 (en) | Selective transfer of active components | |
| JP2017535824A (ja) | アレイ基板及びその製造方法、フレキシブル表示パネルと表示装置 | |
| CN104465475B (zh) | 柔性显示器件的制备方法及柔性显示器件 | |
| TW201200942A (en) | Flexible display panel and method of fabricating the same | |
| CN104409408A (zh) | 一种刚性基板及柔性显示器的制作方法 | |
| US11659762B2 (en) | Flexible display panel and manufacturing method therefor, and flexible display apparatus | |
| CN103681484A (zh) | 柔性显示装置的制造方法及用于制造该装置的载体基板 | |
| WO2019179431A1 (zh) | 热转印基板、触控显示面板及其制造方法、显示装置 | |
| CN108321304B (zh) | 显示面板及其制作方法和显示装置 | |
| US10366911B2 (en) | Carrier substrate for carrying an OLED in manufacturing process and manufacturing method for the same | |
| KR101547257B1 (ko) | 접을 수 있는 전자장치의 제조 방법 및 이를 적용한 전자장치 | |
| JP6994566B2 (ja) | Ｔｆｔ基板の製造方法及びｔｆｔ基板 | |
| KR101907581B1 (ko) | 초박막 건식 접착 반사 방지 투명전극의 제조방법 | |
| JP4872957B2 (ja) | 電子部品の製造方法 | |
| TWI486109B (zh) | 元件基板之製造方法 | |
| TWI728222B (zh) | 可撓性電子裝置及其製作方法 | |
| CN111681985A (zh) | 显示面板剥离方法 | |
| CN109887974B (zh) | 一种有机发光二极管显示器及其制作方法 | |
| JP6584742B2 (ja) | ゴム製製品の製造方法 | |
| KR102003974B1 (ko) | 유기반도체의 용액공정에 적용되는 선택적 박막 형성 방법, 이에 사용되는 도포방지 필름 및 용액공정을 적용한 oled 조명의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210506 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6994566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |