JP2020533855A - 符号化方法及び装置 - Google Patents
符号化方法及び装置 Download PDFInfo
- Publication number
- JP2020533855A JP2020533855A JP2020513723A JP2020513723A JP2020533855A JP 2020533855 A JP2020533855 A JP 2020533855A JP 2020513723 A JP2020513723 A JP 2020513723A JP 2020513723 A JP2020513723 A JP 2020513723A JP 2020533855 A JP2020533855 A JP 2020533855A
- Authority
- JP
- Japan
- Prior art keywords
- crc
- bit sequence
- polar
- bits
- decoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 238000004891 communication Methods 0.000 claims description 44
- 238000004590 computer program Methods 0.000 claims description 29
- 125000004122 cyclic group Chemical group 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000013461 design Methods 0.000 description 20
- 238000012545 processing Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000007689 inspection Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
- H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
この出願は、符号化方法及び装置を提供する。当該方法は、第1のビット系列を取得するために、CRC多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行するステップであり、第1のビット系列はL個のCRCビット及びA個の情報ビットを含む、ステップと、第1のビット系列に対してポーラー符号化を実行するステップとを含む。改善したCRC多項式に基づいて、FAR要件を満たす符号化が実現される。
Description
この出願は、通信技術の分野に関し、特に符号化方法及び装置に関する。
通信システムにおいて、チャネル符号化は、通常では、データ送信の信頼性を改善し、通信の品質を確保するために実行される。現在、5G移動通信システムは、3つの主要な適用シナリオ、すなわち、拡張モバイルブロードバンド(Enhanced Mobile Broad Band, eMBB)、URLLC及び大規模マシンタイプ通信(Massive Machine-Type Communications, mMTC)を含み、データ通信のための新たな要件が提示されており、polar(ポーラー)符号は、チャネル容量に「到達した」ことが厳密に証明できる第1のチャネル符号化方法であり、5G通信システム及び将来の通信システムに適用可能になり得る。
この出願は、符号化方法及び装置を提供する。
第1の態様によれば、この出願は符号化方法を提供し、
送信端により、第1のビット系列を取得するために、巡回冗長検査(CRC)多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行するステップであり、第1のビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである、ステップと、
第1のビット系列に対してポーラー符号化を実行するステップと
を含む。
送信端により、第1のビット系列を取得するために、巡回冗長検査(CRC)多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行するステップであり、第1のビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである、ステップと、
第1のビット系列に対してポーラー符号化を実行するステップと
を含む。
この符号化方式を使用することにより、通信が正常に実行されることを確保するためのFAR要件が満たされ得る。
可能な設計では、CRC多項式は、シフトレジスタを使用することにより実現される。
可能な設計では、第1のビット系列内のL個のCRCビットは、A個の符号化対象の情報ビットの後に位置する。
可能な設計では、送信端は、第1のポーラー符号化されたビット系列を送信する。
可能な設計では、符号化方法は、ハードウェアを使用することにより実現されてもよく、例えば、回路又は1つ以上の集積回路を使用することにより実現されてもよい。代替として、符号化方法は、ソフトウェアを使用することにより実現されてもよい。例えば、1つ以上のプロセッサは、メモリに記憶された命令を読み取ることにより、符号化方法を実行する。1つ以上のプロセッサは、チップに統合されてもよく、或いは、複数のチップに分散されてもよい。代替として、符号化方法は、ハードウェアを使用することにより部分的に実現され、ソフトウェアを使用することにより部分的に実現されてもよい。例えば、プロセッサは、メモリに記憶された命令を読み取ることにより、「第1のビット系列を取得するために、巡回冗長検査(CRC)多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行する」ステップを実行し、「第1のビット系列に対してポーラー符号化を実行する」ステップは、論理回路又はアクセラレータを使用することにより実現される。明らかに、具体的な実現の中で、当業者は、代替として、上記の方式の組み合わせを使用してもよい。
可能な設計では、送信端は基地局又は端末である。
第2の態様によれば、この出願は符号化装置を提供し、
第1のビット系列を取得するために、巡回冗長検査(CRC)多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行するように構成された第1の符号化モジュールであり、第1のビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである、第1の符号化モジュールと、
第1のビット系列に対してポーラー符号化を実行するように構成された第2の符号化モジュールと
を含む。
第1のビット系列を取得するために、巡回冗長検査(CRC)多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行するように構成された第1の符号化モジュールであり、第1のビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである、第1の符号化モジュールと、
第1のビット系列に対してポーラー符号化を実行するように構成された第2の符号化モジュールと
を含む。
可能な設計では、CRC多項式は、シフトレジスタを使用することにより実現される。
可能な設計では、第1のビット系列内のL個のCRCビットは、A個の符号化対象の情報ビットの後に位置する。
可能な設計では、当該装置は、第1のポーラー符号化されたビット系列を送信するように構成された送信モジュールを更に含む。
可能な設計では、当該装置は基地局又は端末である。
第3の態様によれば、この出願はプロセッサを含む符号化装置を提供する。プロセッサは、
第1のビット系列を取得するために、巡回冗長検査(CRC)多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行し、第1のビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つであり、
第1のビット系列に対してポーラー符号化を実行する、
ように構成される。
第1のビット系列を取得するために、巡回冗長検査(CRC)多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行し、第1のビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つであり、
第1のビット系列に対してポーラー符号化を実行する、
ように構成される。
可能な設計では、符号化装置は、メモリを更に含み、メモリは、プログラム命令を記憶するように構成される。
可能な設計では、CRC多項式は、シフトレジスタを使用することにより実現される。
可能な設計では、第1のビット系列内のL個のCRCビットは、A個の符号化対象の情報ビットの後に位置する。
可能な設計では、当該装置は基地局又は端末である。
メモリは、プロセッサの内部にあってもよく、或いは、プロセッサの外部にあってもよい。プロセッサは、端末又は基地局に統合されてもよい。
プロセッサは、回路、1つ以上の集積回路又は1つ以上の専用チップでもよい。代替として、プロセッサは、汎用チップでもよく、符号化方法を実現するために使用されるプログラム命令がプロセッサにロードされたとき、上記の符号化機能が実現されてもよい。代替として、プロセッサは、回路、集積回路、専用チップ及び汎用チップのうち1つ以上の組み合わせでもよい。
第4の態様によれば、この出願は符号化装置を提供し、
符号化対象のビット系列を取得するように構成された入力インタフェースと、
符号化ビットを取得するために、取得された符号化対象のビット系列に基づいて、請求項１乃至４のうちいずれか一項に記載の方法を実行するように構成された論理回路と、
符号化ビットを出力するように構成された出力インタフェースと
を含む。
符号化対象のビット系列を取得するように構成された入力インタフェースと、
符号化ビットを取得するために、取得された符号化対象のビット系列に基づいて、請求項１乃至４のうちいずれか一項に記載の方法を実行するように構成された論理回路と、
符号化ビットを出力するように構成された出力インタフェースと
を含む。
可能な設計では、当該装置は基地局又は端末である。
第5の態様によれば、この出願は、第3の態様及び第3の態様の可能な設計において提供される符号化装置と、トランシーバとを含む通信デバイスを提供し、
トランシーバは、符号化装置により符号化されたビットを送信するように構成される。
トランシーバは、符号化装置により符号化されたビットを送信するように構成される。
可能な設計では、当該装置は基地局又は端末である。
第6の態様によれば、この出願は、読み取り可能記憶媒体及びコンピュータプログラムを含む読み取り可能記憶媒体を提供する。コンピュータプログラムは、第1の態様及び第1の態様の可能な設計において提供される符号化方法を実現するために使用される。
第7の態様によれば、この出願はプログラムプロダクトを提供する。プログラムプロダクトはコンピュータプログラムを含む。コンピュータプログラムは、読み取り可能記憶媒体に記憶される。符号化装置の少なくとも1つのプロセッサは、読み取り可能記憶媒体からコンピュータプログラムを読み取ってもよく、少なくとも1つのプロセッサは、コンピュータプログラムを実行し、それにより、符号化装置は、第1の態様及び第1の態様の可能な設計における符号化方法を実行する。
この出願において提供されるCRC多項式が使用された後に、通信が正常に実行されることを確保するためのシステムのFAR要件が満たされることができる。
polar符号は線形ブロック符号である。polar符号の生成行列はGNである。polar符号の符号化プロセスはx1 N=u1 NGNである。u1 N=(u1,u2,…,uN)は長さがN(すなわち、符号長)であるバイナリ行ベクトルである。
であり、ここで、
であり、
はlog2N個の行列F2のクロネッカー(Kronecker)積として定義される。x1 Nは符号化ビット(コードワードとも呼ばれる)であり、符号化ビットは、u1 Nが生成行列GNで乗算された後に取得され、乗算プロセスは符号化プロセスである。polar符号の符号化プロセスにおいて、u1 Nのうちいくつかのビットは、情報を搬送するために使用され、情報ビットと呼ばれ、情報ビットのインデックスの集合はAとして記され、u1 Nのうち他のビットは、受信端及び送信端が事前に取り決めた固定値に設定され、凍結ビットと呼ばれ、凍結ビットのインデックスの集合はAの相補集合ACを使用することにより表される。凍結ビットは、通常では0に設定される。受信側及び送信側が事前に取り決めているという条件で、凍結ビット系列は任意に設定されてもよい。
システムの符号化性能を更に改善するために、検査能力を有する外部コード、例えば、巡回冗長検査(英語:Cyclic Redundancy Check, CRC)符号がpolarと連結されてもよい。シリアルキャンセルリスト(Serial Cancellation List)復号化のような復号化方式が使用されるとき、通常では、復号化が終了した後に巡回冗長検査に基づいて生き残りパスに対して選択が実行され、それにより、システムのチャネル符号化性能を改善する。Polar符号が制御チャネルに使用されるとき、通常の技術指標であるブロック誤り率(block error rate, BLER)に加えて、誤警報率(false alarm rate, 略称FAR)指標が更に満たされる必要がある。例えば、CRCビット数がLであり、シリアルキャンセルリスト復号化のような復号化方式が使用され、復号化が終了した後に巡回冗長検査が使用され、生き残りパスのうちT個のパスが検査される場合、FARは、通常では(2^(−L+log2(T)))未満であることが要求される。値Tに対する選択は、巡回冗長検査多項式及び長さに依存せず、復号化の実現の複雑さ、復号化性能等に依存する点に留意すべきである。したがって、FAR要件に従ってCRC検査とpolar符号とを連結する適切な方式をどのように見出すかが検討される必要がある。この出願は、Lの値に基づいて適切なCRC多項式を決定することに重点を置き、それにより、システム要件を満たし、通信が正常に実行されることを確保する。
この出願の実施形態は、無線通信システムに適用されてもよい。この出願の実施形態において言及される無線通信システムは、ロングタームエボリューション(Long Term Evolution, LTE)システムと、次世代5G移動通信システムの3つの主要な適用シナリオ、すなわち、拡張モバイルブロードバンド(Enhanced Mobile Broad Band, eMBB)、URLLC及び大規模マシンタイプ通信(Massive Machine-Type Communications, mMTC)とを含むが、これらに限定されない点に留意すべきである。代替として、無線通信システムは、デバイス対デバイス(Device to Device, D2D)通信システム、他の通信システム、将来の通信システム等でもよい。
この出願に関連する通信装置は、通信デバイス内に構成されてもよく、通信デバイスは、主にネットワークデバイス又は端末デバイスを含む。この出願における送信端がネットワークデバイスである場合、受信端は端末デバイスであり、或いは、この出願における送信端が端末デバイスである場合、受信端はネットワークデバイスである。
この出願の実施形態では、図１（ａ）に示すように、通信システム100は、ネットワークデバイス110及び端末112を含む。無線通信ネットワーク100がコアネットワークを含むとき、ネットワークデバイス110はコアネットワークに更に接続されてもよい。ネットワークデバイス101は、インターネット(internet)、プライベートIPネットワーク又は他のデータネットワークのようなIPネットワーク200と更に通信してもよい。ネットワークデバイスは、カバレッジ内の端末にサービスを提供する。例えば、図１（ａ）を参照すると、ネットワークデバイス110は、ネットワークデバイス110のカバレッジ内の1つ以上の端末に無線アクセスを提供する。さらに、ネットワークデバイス110及びネットワークデバイス120のようなネットワークデバイスのカバレッジ内に重複領域が存在してもよい。ネットワークデバイスは、更に、互いに通信してもよい。例えば、ネットワークデバイス110は、ネットワークデバイス120と通信してもよい。
ネットワークデバイス110又は端末112が情報又はデータを送信するとき、この出願の実施形態に記載される符号化方法が使用されてもよい。したがって、説明の便宜上、この出願のこの実施形態では、通信システム100は、図１（ｂ）に示すように、送信端101及び受信端102を含むシステムに簡略化される。送信端101はネットワークデバイス110でもよく、受信端102は端末112であるか、或いは、送信端101は端末112であり、受信端102はネットワークデバイス110である。ネットワークデバイス110は、端末デバイスと通信するように構成されたデバイスでもよい。例えば、ネットワークデバイス110は、LTEシステムにおける進化型ノードB(Evolved Node B、eNB又はeNodeB)、5Gネットワークにおけるネットワーク側デバイス、他のネットワークにおいて端末と通信するネットワーク側デバイス、又は将来のネットワークにおけるネットワーク側デバイスでもよい。代替として、ネットワークデバイスは、中継局、アクセスポイント、車載デバイス等でもよい。デバイス対デバイス(Device to Device, D2D)通信システムにおいて、ネットワークデバイスは、基地局の役割を果たす端末でもよい。端末は、無線通信機能を有する様々なハンドヘルドデバイス、車載デバイス、ウェアラブルデバイス若しくはコンピューティングデバイス、又は無線モデムに接続された他の処理デバイスと、様々な形式のユーザ装置(user equipment, UE)、移動局(mobile station, MS)等とを含んでもよい。
この出願に関連する符号化プロセスは、概ね、符号化対象の情報に対してCRC検査を実行し、必要な場合には、CRC検査されたビット系列に対してインターリーブのような操作を実行し、次いで、polar符号化を実行することである。さらに、レートマッチング、変調、デジタル・アナログ変換及び周波数変換を含むが、これらに限定されないもののうち1つ以上が、ターゲット符号長Mに基づいて、polar符号化の後に取得された符号化ビットに対して更に実行されてもよい。
図２は、通信システムの概略フローチャートである。図２に示すように、送信端では、信号ソースは、信号ソース符号化、チャネル符号化、レートマッチング(任意選択のステップ)及び変調を順次受け、次いで、送信を受ける。受信端では、信号ソースは、復調、レートデマッチング(任意選択のステップ)、チャネル復号化及び信号ソース復号化を順次受け、信号シンクに出力される。この出願の実施形態は、主にチャネル符号化及びチャネル復号化(簡単にチャネル符号化及び復号化と呼ばれる)に関連しており、具体的な例を使用して以下に説明する。CRC検査と連結されたpolar符号は、この出願の実施形態において、チャネル符号化及び復号化のために使用されてもよい。
この出願は、FAR要件を満たすための符号化方法及び装置を提供する。この出願に関連する方法及び装置は、制御チャネルとデータチャネルとの双方に適用可能であり、アップリンクとダウンリンクとの双方に適用可能である。この出願において提供される符号化方法及び装置について、添付の図面を参照して以下に詳細に説明する。
図３は、この出願による符号化方法の実施形態のフローチャートである。図３に示すように、この実施形態は送信端により実行され、この実施形態の方法は以下のステップを含んでもよい。
S101.送信端は、第1のビット系列を取得するために、CRC多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行し、第1のビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、Lは通常ではCRC長とも呼ばれる。
FAR要件を考慮して、L=11であるとき、CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである。
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである。
選択された多項式に基づいてCRC符号化を実行する具体的なプロセスは、現在の一般的なCRC符号化と同じである。
具体的には、A個の符号化対象の情報ビットを受信した後に、送信端は、第1のビット系列を取得するために、CRC多項式に基づいてL個のCRCビットを加算する。
A個の符号化対象の情報ビットは、送信対象の情報ビットを昇順又は降順にソートすることにより取得されてもよく、或いは、情報ビットに対して他の処理を実行することにより取得されてもよい。これは、ここでは限定されない。
CRC符号化の実現方式は、シフトレジスタの形式である。例えば、図４は、シフトレジスタ(簡単にレジスタと呼ばれる)の形式でCRC符号化を実現する一般的に使用される方式を示す。レジスタのフィードバックタップは、CRC多項式D^4+D^2+1により決定され、レジスタの内容は、予め設定された値に初期化される。符号化の間に、符号化対象の情報ビットは、ビット毎に、横からレジスタにシフトされ、ビット排他的論理和演算が、フィードバックタップ及び対応するレジスタ状態に対して実行され、それにより、レジスタ状態が変化する。全ての符号化対象のビットがレジスタにシフトされた後に、数がCRC長のビット数に等しいビット0がレジスタにシフトされ、次いで、レジスタ状態が読み取られ、レジスタ状態がCRCビットとして使用され、CRC符号化のコードワードとして使用される。第1のビット系列内のL個のCRCビットは、A個の符号化対象の情報ビットの後に位置してもよく、A個の符号化対象の情報ビットの前に位置してもよく、或いは、受信端及び送信端が取り決めるいずれかの位置に位置してもよい。
S102.送信端は、第2のビット系列を取得するために、第1のビット系列をインターリーブする。
インターリーブするステップでは、第1のビット系列内のいくつかのビットがインターリーブされてもよく、或いは、第1のビット系列内の全てのビットがインターリーブされてもよい。このステップは任意選択のステップである点に留意すべきである。このステップは、情報ビット及び/又はCRC検査ビットの位置が調整される必要があるときにのみ必要であり、情報ビット及び/又はCRC検査ビットの位置が調整される必要がない場合、このステップは、実際の符号化プロセスにおいて省略されてもよく、この場合、ステップS103における第2のビット系列は第1のビット系列である。具体的なインターリーブ方式は、この出願の内容ではなく、詳細は説明しない。
S103.送信端は、第3のビット系列を取得するために、第2のビット系列に対してポーラー符号化を実行する。ステップS102が省略されるとき、このステップは、送信端が、第3のビット系列を取得するために、第1のビット系列に対してポーラー符号化を実行することである。
既存のポーラー符号化方法は、送信端により、第2のビット系列に対してポーラー符号化を実行するための符号化方法として使用されてもよい。詳細はここでは説明しない。
S104(図示せず).送信端は、第3のビット系列に対してレートマッチング、変調、アナログ・デジタル変換及び周波数変換を含むが、これらに限定されないものの一部又は全部のステップを実行し、次いで、第3のビット系列を送信する。
ステップS104におけるレートマッチングステップは任意選択である点に留意すべきである。符号化符号長がターゲット符号の符号長と同じである場合、レートマッチングは必要ない。本発明のこの実施形態は、ステップS104を強調しない。したがって、詳細はここでは説明しない。例えば、可能な実現方式では、当業者は、従来技術のやり方を参照してもよい。
この実施形態において提供される符号化方法に基づいて、送信端は、第1のビット系列を取得するために、この出願において提供されるCRC多項式に基づいてA個の符号化対象の情報ビットに対してCRC符号化を実行し、次いで、第1のビット系列に対してインターリーブ(必要な場合)及びpolar符号化を実行する。したがって、CRCが連結された後に、使用されるポーラー符号化方式は、FAR要件を満たすことができる。
復号化対象の情報ビットを受信した後に、受信端(復号化器側)も同じCRC多項式に基づいてCRC検査を実行する必要がある点に留意すべきである。詳細はここでは説明しない。
この出願のこの実施形態では、復号化器端における復号化操作は、概ね、復号化対象の系列を受信し、CRC多項式に基づいて、取得された復号化対象の系列に対してpolar復号化を実行することである。
図３に示す符号化方法のものと同じ発明の考えに基づいて、図５に示すように、この出願の実施形態は、装置700を更に提供する。符号化装置700は、図３に示す符号化方法を実行するように構成される。図３に示す符号化方法の一部又は全部のステップは、ハードウェアを使用することにより、或いは、ソフトウェアを使用することにより実行されてもよい。図３に示す符号化方法の一部又は全部のステップがハードウェアを使用することにより実行されるとき、符号化装置700は、符号化対象のビット系列を取得するように構成された入力インタフェース701と、図３に示す符号化方法を実行するように構成され、詳細については、上記の実施形態の説明を参照し、詳細はここでは再び説明しない論理回路702と、符号化されたビット系列を出力するように構成された出力インタフェース703とを含む。
任意選択で、具体的な実現の中で、符号化装置700はチップ又は集積回路でもよい。
任意選択で、上記の実施形態の符号化方法の一部又は全部のステップがソフトウェアを使用することにより実行されるとき、図６に示すように、符号化装置800は、プログラムを記憶するように構成されたメモリ801と、メモリ801に記憶されたプログラムを実行するように構成されたプロセッサ802とを含む。プログラムが実行されるとき、符号化装置800は、図３における実施形態において提供される符号化方法を実行する。
任意選択で、メモリ801は、物理的に独立したユニットでもよく、或いは、プロセッサ802と一緒に統合されてもよい。
任意選択で、図３における実施形態の符号化方法の一部又は全部のステップがソフトウェアを使用することにより実行されるとき、符号化装置800は、プロセッサ802のみを含んでもよい。プログラムを記憶するように構成されたメモリ801は、符号化装置800の外部に位置し、プロセッサ802は、回路又はワイヤを使用することによりメモリ801に接続され、メモリ801に記憶されたプログラムを読み取って実行するように構成される。
プロセッサ802は、中央処理装置(central processing unit, CPU)、ネットワークプロセッサ(network processor, NP)又はCPUとNPとの組み合わせでもよい。
プロセッサ802は、ハードウェアチップを更に含んでもよい。ハードウェアチップは、特定用途向け集積回路(application-specific integrated circuit, ASIC)、プログラマブルロジックデバイス(programmable logic device, PLD)又はこれらの組み合わせでもよい。PLDは、複雑プログラマブルロジックデバイス(complex programmable logic device, CPLD)、フィールドプログラマブルゲートアレイ(field-programmable gate array, FPGA)、ジェネリックアレイロジック(generic array logic, GAL)又はこれらのいずれかの組み合わせでもよい。
メモリ801は、揮発性メモリ(volatile memory)、例えば、ランダムアクセスメモリ(random-access memory, RAM)を含んでもよい。代替として、メモリ801は、不揮発性メモリ(non-volatile memory)、例えば、フラッシュメモリ(flash memory)、ハードディスクドライブ(hard disk drive, HDD)又はソリッドステートドライブ(solid-state drive, SSD)を含んでもよい。代替として、メモリ801は、上記のタイプのメモリの組み合わせを含んでもよい。
図３に示す符号化方法のものと同じ発明の考えに基づいて、図７に示すように、この出願の実施形態は、符号化装置の実施形態の概略構造図を更に提供する。当該装置は、第1の符号化モジュール901と、インターリーブモジュール902と、第2の符号化モジュール903とを含んでもよい。第1の符号化モジュール901は、第1のビット系列を取得するために、巡回冗長検査CRC多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行するように構成され、第1のビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである。
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである。
通常では、CRC符号化に使用されるCRC多項式は、シフトレジスタを使用することにより実現される。第1のビット系列内のL個のCRCビットは、A個の符号化対象の情報ビットの後に位置してもよく、A個の符号化対象の情報ビットの前に位置してもよく、或いは、受信端及び送信端が取り決めるいずれかの位置に位置してもよい。インターリーブモジュール902は任意選択のモジュールであり、第2のビット系列を取得するために、第1のビット系列に対してインターリーブ操作を実行するように構成される。このモジュールは、情報ビット及び/又はCRC検査ビットの位置が分散型CRCのような方式で調整される必要があるときにのみ必要である。情報ビット及び/又はCRC検査ビットの位置が調整される必要がない場合、このモジュールは、実際の符号化プロセスにおいて省略されてもよく、この場合、第2のビット系列は第1のビット系列である。第2の符号化モジュール903は、第2のビット系列に対してポーラー符号化を実行するように構成され、インターリーブモジュール902が存在しないとき、第2の符号化モジュール903は、第1のビット系列に対してポーラー符号化を実行するように構成される。
レートマッチングモジュール、変調モジュール及び送信モジュールのようなモジュールは、図７に示されていない点に留意すべきである。送信モジュールは、符号化された系列を送信するように構成され、明らかに、符号化された系列が送信される前に、レートマッチング(必要な場合)及び変調のような操作が更に実行される必要がある。
上記の実施形態において提供される復号化方法と同じ発明の考えに基づいて、図８に示すように、この出願の実施形態は、復号化装置1000を更に提供する。復号化装置1000は、この出願の実施形態において提供される復号化方法を実行するように構成されてもよく、復号化装置1000は、
復号対象のビット系列を取得するように構成された取得モジュール1001と
復号化方法に従って復号化対象のビット系列に対して復号化操作を実行するように構成された復号化モジュール1002であり、復号化方法は、CRC多項式及びpolar符号化方法に基づいて決定される、復号化モジュール1002と
を含む。
復号対象のビット系列を取得するように構成された取得モジュール1001と
復号化方法に従って復号化対象のビット系列に対して復号化操作を実行するように構成された復号化モジュール1002であり、復号化方法は、CRC多項式及びpolar符号化方法に基づいて決定される、復号化モジュール1002と
を含む。
上記の実施形態において提供される復号化方法と同じ発明の考えに基づいて、図９に示すように、この出願の実施形態は、復号化装置1100を更に提供する。復号化装置1100は、上記の復号化方法を実行するように構成される。上記の復号化方法の一部又は全部のステップは、ハードウェアを使用することにより、或いは、ソフトウェアを使用することにより実行されてもよい。上記の復号化方法の一部又は全部のステップがハードウェアを使用することにより実行されるとき、復号化装置1100は、復号化対象のビット系列を取得するように構成された入力インタフェース1101と、上記の復号化方法を実行するように構成された論理回路1102と、復号化された系列を出力するように構成された出力インタフェース1103とを含む。
任意選択で、具体的な実現の中で、復号化装置1100はチップ又は集積回路でもよい。
任意選択で、上記の実施形態の復号化方法の一部又は全部のステップがソフトウェアを使用することにより実行されるとき、図１０に示すように、復号化装置1200は、プログラムを記憶するように構成されたメモリ1201と、メモリ1201に記憶されたプログラムを実行するように構成されたプロセッサ1202とを含む。プログラムが実行されるとき、復号化装置1200は、上記の実施形態において提供される復号化方法を実行する。
任意選択で、メモリ1201は、物理的に独立したユニットでもよく、或いは、プロセッサ1202と一緒に統合されてもよい。
任意選択で、上記の実施形態の復号化方法の一部又は全部のステップがソフトウェアを使用することにより実行されるとき、復号化装置1200は、プロセッサ1202のみを含んでもよい。プログラムを記憶するように構成されたメモリ1201は、復号化装置1200の外部に位置し、プロセッサ1202は、回路又はワイヤを使用することによりメモリ1201に接続され、メモリ1201に記憶されたプログラムを読み取って実行するように構成される。
プロセッサ1202は、中央処理装置(central processing unit, CPU)、ネットワークプロセッサ(network processor, NP)又はCPUとNPとの組み合わせでもよい。
プロセッサ1202は、ハードウェアチップを更に含んでもよい。ハードウェアチップは、特定用途向け集積回路(application-specific integrated circuit, ASIC)、プログラマブルロジックデバイス(programmable logic device, PLD)又はこれらの組み合わせでもよい。PLDは、複雑プログラマブルロジックデバイス(complex programmable logic device, CPLD)、フィールドプログラマブルゲートアレイ(field-programmable gate array, FPGA)、ジェネリックアレイロジック(generic array logic, GAL)又はこれらのいずれかの組み合わせでもよい。
メモリ1201は、揮発性メモリ(volatile memory)、例えば、ランダムアクセスメモリ(random-access memory, RAM)を含んでもよい。代替として、メモリ1201は、不揮発性メモリ(non-volatile memory)、例えば、フラッシュメモリ(flash memory)、ハードディスクドライブ(hard disk drive, HDD)又はソリッドステートドライブ(solid-state drive, SSD)を含んでもよい。代替として、メモリ1201は、上記のタイプのメモリの組み合わせを含んでもよい。
この出願の実施形態は、ネットワークデバイスを更に提供する。図１１を参照すると、上記の符号化装置及び/又は復号化装置は、ネットワークデバイス110に設置されてもよい。上記の符号化装置及び復号化装置に加えて、ネットワークデバイス110は、トランシーバ1302を更に含んでもよい。符号化装置により符号化されたビット系列は、その後の変更又は処理を受け、次いで、トランシーバ1302により端末112に送信されるか、或いは、トランシーバ1302は、端末112から情報又はデータを受信するように更に構成される。情報又はデータは、一連の処理を受け、復号化対象の系列に変換され、復号化対象の系列は、復号化された系列を取得するために、復号化装置により処理される。ネットワークデバイス110は、他のネットワークデバイスと通信するように構成されたネットワークインタフェース1304を更に含んでもよい。
同様に、上記の符号化装置及び/又は復号化装置は、端末112に設置されてもよい。上記の符号化装置及び/又は復号化装置に加えて、端末112は、トランシーバ1312を更に含んでもよい。符号化装置により符号化されたビット系列は、その後の変更又は処理(レートマッチング、変調、デジタル・アナログ変換及び周波数変換のうち一部又は全部を含むが、これらに限定されない)を受け、次いで、トランシーバ1312によりネットワークデバイス110に送信されるか、或いは、トランシーバ1312は、ネットワークデバイス110から情報又はデータを受信するように更に構成される。情報又はデータは、一連の処理(周波数変換、アナログ・デジタル変換、復調及びレートデマッチングのうち一部又は全部を含むが、これらに限定されない)を受け、復号化対象の系列に変換され、復号化対象の系列は、復号化された系列を取得するために、復号化装置により処理される。端末112は、ユーザにより入力された情報を受信するように構成されたユーザ入力/出力インタフェース1314を更に含んでもよい。ネットワークデバイス110に送信される必要がある情報は、符号化器により処理され、次いで、トランシーバ1312によりネットワークデバイス110に送信される必要がある。その後の処理を受けた後に、復号化器により復号化されたデータは、入力/出力インタフェース1314を使用することによりユーザに提示されてもよい。
この出願の実施形態は、コンピュータプログラムを記憶するコンピュータ記憶媒体を更に提供する。コンピュータプログラムは、図３及び上記の実施形態に示す符号化方法並びに上記の実施形態において提供される復号化方法を実行するために使用される。
この出願の実施形態は、図５〜図７における符号化装置のうちいずれか1つと、図８〜図１０における復号化装置のうちいずれか1つとを含むpolar符号化装置を更に提供する。
この出願の実施形態は、命令を含むコンピュータプログラムプロダクトを更に提供する。命令がコンピュータ上で実行したとき、コンピュータは、図３に示す符号化方法と、上記の実施形態において提供される復号化方法とを実行する。
当業者は、この出願の実施形態が方法、システム又はコンピュータプログラムプロダクトとして提供されてもよいことを理解すべきである。したがって、この出願は、ハードウェアのみの実施形態、ソフトウェアのみの実施形態又はソフトウェアとハードウェアとの組み合わせを有する実施形態の形式を使用してもよい。さらに、この出願は、コンピュータ使用可能プログラムコードを含む1つ以上のコンピュータ使用可能記憶媒体(ディスクメモリ、CD-ROM及び光メモリを含むが、これらに限定されない)に実現されるコンピュータプログラムプロダクトの形式を使用してもよい。
この出願は、この出願の実施形態による方法、デバイス(システム)及びコンピュータプログラムプロダクトのフローチャート及び/又はブロック図を参照して記載されている。コンピュータプログラム命令は、フローチャート及び/又はブロック図内の各プロセス及び/又は各ブロックと、フローチャート及び/又はブロック図内のプロセス及び/又はブロックの組み合わせとを実現するために使用されてもよいことが理解されるべきである。これらのコンピュータプログラム命令は、マシンを生成するために、汎用コンピュータ、専用コンピュータ、埋め込みプロセッサ又はいずれかの他のプログラム可能データ処理デバイスのプロセッサに提供されてもよく、それにより、コンピュータ又はいずれかの他のプログラム可能データ処理デバイスのプロセッサにより実行される命令は、フローチャート内の1つ以上のプロセス及び/又はブロック図内の1つ以上のブロックにおける特定の機能を実現するための装置を生成する。
これらのコンピュータプログラム命令は、コンピュータ又はいずれかの他のプログラム可能データ処理デバイスに特定の方式で動作するように命令できるコンピュータ読み取り可能メモリに記憶されてもよく、それにより、コンピュータ読み取り可能メモリに記憶された命令は、命令装置を含むアーチファクトを生成する。命令装置は、フローチャート内の1つ以上のプロセス及び/又はブロック図内の1つ以上のブロックにおける特定の機能を実現する。
これらのコンピュータプログラム命令は、コンピュータ又は他のプログラム可能データ処理デバイスにロードされてもよく、それにより、一連の操作及びステップがコンピュータ又は他のプログラム可能デバイスで実行され、それにより、コンピュータで実現される処理を生成する。したがって、コンピュータ又は他のプログラム可能デバイスで実行される命令は、フローチャート内の1つ以上のプロセス及び/又はブロック図内の1つ以上のブロックにおける特定の機能を実現するためのステップを提供する。
この出願のいくつかの好ましい実施形態について説明したが、当業者は、基本的な発明の概念を習得すると、これらの実施形態に変更及び修正を加えることができる。したがって、以下の特許請求の範囲は、この出願の範囲内に入る好ましい実施形態並びに全ての変更及び修正をカバーするものと解釈されることを意図する。
明らかに、当業者は、この出願の実施形態の真意及び範囲から逸脱することなく、この出願の実施形態に様々な修正及び変更を加えることができる。この出願は、以下の特許請求の範囲及びそれらの等価な技術により規定される保護の範囲内に入ることを条件として、これらの修正及び変更をカバーすることを意図する。
通信システムにおいて、チャネル符号化は、通常では、データ送信の信頼性を改善し、通信の品質を確保するために実行される。現在、5G移動通信システムは、3つの主要な適用シナリオ、すなわち、拡張モバイルブロードバンド(eMBB)、超高信頼性低遅延通信(URLLC)及び大規模マシンタイプ通信(mMTC)を含み、データ通信のための新たな要件が提示されており、polar(ポーラー)符号は、チャネル容量に「到達した」ことが厳密に証明できる第1のチャネル符号化方法であり、5G通信システム及び将来の通信システムに適用可能になり得る。
第4の態様によれば、この出願は符号化装置を提供し、
符号化対象のビット系列を取得するように構成された入力インタフェースと、
符号化ビットを取得するために、取得された符号化対象のビット系列に基づいて、第1の態様及び第1の態様の可能な設計のうちいずれか1つによる方法を実行するように構成された論理回路と、
符号化ビットを出力するように構成された出力インタフェースと
を含む。
符号化対象のビット系列を取得するように構成された入力インタフェースと、
符号化ビットを取得するために、取得された符号化対象のビット系列に基づいて、第1の態様及び第1の態様の可能な設計のうちいずれか1つによる方法を実行するように構成された論理回路と、
符号化ビットを出力するように構成された出力インタフェースと
を含む。
第6の態様によれば、この出願は、コンピュータプログラムを含む読み取り可能記憶媒体を提供する。コンピュータプログラムは、第1の態様及び第1の態様の可能な設計のうちいずれか1つにおいて提供される符号化方法を実現するために使用される。
システムの符号化性能を更に改善するために、検査能力を有する外部コード、例えば、巡回冗長検査(英語:Cyclic Redundancy Check, CRC)符号がpolar符号と連結されてもよい。シリアルキャンセルリスト(Serial Cancellation List)復号化のような復号化方式が使用されるとき、通常では、復号化が終了した後に巡回冗長検査に基づいて生き残りパスに対して選択が実行され、それにより、システムのチャネル符号化性能を改善する。Polar符号が制御チャネルに使用されるとき、通常の技術指標であるブロック誤り率(block error rate, BLER)に加えて、誤警報率(false alarm rate, 略称FAR)指標が更に満たされる必要がある。例えば、CRCビット数がLであり、シリアルキャンセルリスト復号化のような復号化方式が使用され、復号化が終了した後に巡回冗長検査が使用され、生き残りパスのうちT個のパスが検査される場合、FARは、通常では(2^(−L+log2(T)))未満であることが要求される。値Tに対する選択は、巡回冗長検査多項式及び長さに依存せず、復号化の実現の複雑さ、復号化性能等に依存する点に留意すべきである。したがって、FAR要件に従ってCRC検査符号とpolar符号とを連結する適切な方式をどのように見出すかが検討される必要がある。この出願は、Lの値に基づいて適切なCRC多項式を決定することに重点を置き、それにより、システム要件を満たし、通信が正常に実行されることを確保する。
この出願の実施形態では、図１（ａ）に示すように、通信システム100は、ネットワークデバイス110及び端末112を含む。無線通信ネットワーク100がコアネットワークを含むとき、ネットワークデバイス110はコアネットワークに更に接続されてもよい。ネットワークデバイス110は、インターネット(internet)、プライベートIPネットワーク又は他のデータネットワークのようなIPネットワーク200と更に通信してもよい。ネットワークデバイスは、カバレッジ内の端末にサービスを提供する。例えば、図１（ａ）を参照すると、ネットワークデバイス110は、ネットワークデバイス110のカバレッジ内の1つ以上の端末に無線アクセスを提供する。さらに、ネットワークデバイス110及びネットワークデバイス120のようなネットワークデバイスのカバレッジ内に重複領域が存在してもよい。ネットワークデバイスは、更に、互いに通信してもよい。例えば、ネットワークデバイス110は、ネットワークデバイス120と通信してもよい。
ネットワークデバイス110又は端末112が情報又はデータを送信するとき、この出願の実施形態に記載される符号化方法が使用されてもよい。したがって、説明の便宜上、この出願のこの実施形態では、通信システム100は、図１（ｂ）に示すように、送信端101及び受信端102を含むシステムに簡略化される。送信端101はネットワークデバイス110でもよく、受信端102は端末112であるか、或いは、送信端101は端末112であり、受信端102はネットワークデバイス110である。ネットワークデバイス110は、端末デバイスと通信するように構成されたデバイスでもよい。例えば、ネットワークデバイス110は、LTEシステムにおける進化型ノードB(Evolved NodeB、eNB又はeNodeB)、5Gネットワークにおけるネットワーク側デバイス、他のネットワークにおいて端末と通信するネットワーク側デバイス、又は将来のネットワークにおけるネットワーク側デバイスでもよい。代替として、ネットワークデバイスは、中継局、アクセスポイント、車載デバイス等でもよい。デバイス対デバイス(Device to Device, D2D)通信システムにおいて、ネットワークデバイスは、基地局の役割を果たす端末でもよい。端末は、無線通信機能を有する様々なハンドヘルドデバイス、車載デバイス、ウェアラブルデバイス若しくはコンピューティングデバイス、又は無線モデムに接続された他の処理デバイスと、様々な形式のユーザ装置(user equipment, UE)、移動局(mobile station, MS)等とを含んでもよい。
メモリ801は、揮発性メモリ(volatile memory)、例えば、ランダムアクセスメモリ(random access memory, RAM)を含んでもよい。代替として、メモリ801は、不揮発性メモリ(non-volatile memory)、例えば、フラッシュメモリ(flash memory)、ハードディスクドライブ(hard disk drive, HDD)又はソリッドステートドライブ(solid-state drive, SSD)を含んでもよい。代替として、メモリ801は、上記のタイプのメモリの組み合わせを含んでもよい。
メモリ1201は、揮発性メモリ(volatile memory)、例えば、ランダムアクセスメモリ(random access memory, RAM)を含んでもよい。代替として、メモリ1201は、不揮発性メモリ(non-volatile memory)、例えば、フラッシュメモリ(flash memory)、ハードディスクドライブ(hard disk drive, HDD)又はソリッドステートドライブ(solid-state drive, SSD)を含んでもよい。代替として、メモリ1201は、上記のタイプのメモリの組み合わせを含んでもよい。
この出願のいくつかの実施形態について説明したが、当業者は、基本的な発明の概念を習得すると、これらの実施形態に変更及び修正を加えることができる。したがって、以下の特許請求の範囲は、この出願の範囲内に入る好ましい実施形態並びに全ての変更及び修正をカバーするものと解釈されることを意図する。
明らかに、当業者は、この出願の実施形態の範囲から逸脱することなく、この出願の実施形態に様々な修正及び変更を加えることができる。この出願は、以下の特許請求の範囲及びそれらの等価な技術により規定される保護の範囲内に入ることを条件として、これらの修正及び変更をカバーすることを意図する。
Claims (41)
- 符号化方法であって、
送信端により、巡回冗長検査CRC符号化されたビット系列を取得するために、CRC多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行するステップであり、前記CRC符号化されたビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、前記CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである、ステップと、
前記送信端により、ポーラー符号化されたビット系列を取得するために、前記CRC符号化されたビット系列に対してポーラー符号化を実行するステップと
を含む方法。 - 前記CRC多項式は、シフトレジスタを使用することにより実現される、請求項１に記載の方法。
- 前記CRC符号化されたビット系列内の前記L個のCRCビットは、前記A個の符号化対象の情報ビットの後に位置する、請求項１又は２に記載の方法。
- 当該方法は、
前記送信端により、前記ポーラー符号化されたビット系列を送信するステップを更に含む、請求項１乃至３のうちいずれか１項に記載の方法。 - 前記ポーラー符号化されたビット系列を送信する前に、前記送信端は、ターゲット符号長に基づいて前記ポーラー符号化されたビット系列に対してレートマッチングを実行する、請求項４に記載の方法。
- 前記送信端は基地局又は端末である、請求項１乃至５のうちいずれか１項に記載の方法。
- 符号化装置であって、
巡回冗長検査CRC符号化されたビット系列を取得するために、CRC多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行するように構成された第1の符号化モジュールであり、前記CRC符号化されたビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、前記CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである、第1の符号化モジュールと、
ポーラー符号化されたビット系列を取得するために、前記CRC符号化されたビット系列に対してポーラー符号化を実行するように構成された第2の符号化モジュールと
を含む装置。 - 当該装置は、シフトレジスタを更に含み、前記CRC多項式は、前記シフトレジスタを使用することにより実現される、請求項７に記載の装置。
- 前記CRC符号化されたビット系列内の前記L個のCRCビットは、前記A個の符号化対象の情報ビットの後に位置する、請求項７又は８に記載の装置。
- 当該装置は、前記ポーラー符号化されたビット系列を送信するように構成された送信モジュールを更に含む、請求項７乃至９のうちいずれか１項に記載の装置。
- 前記ポーラー符号化されたビット系列を送信する前に、当該装置は、ターゲット符号長に基づいて前記ポーラー符号化されたビット系列に対してレートマッチングを実行する、請求項１０に記載の装置。
- 当該装置は基地局又は端末である、請求項７乃至１１のうちいずれか１項に記載の装置。
- プロセッサを含む符号化装置であって、
前記プロセッサは、
巡回冗長検査CRC符号化されたビット系列を取得するために、CRC多項式に基づいて、A個の符号化対象の情報ビットに対してCRC符号化を実行し、前記CRC符号化されたビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、前記CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つであり、
ポーラー符号化されたビット系列を取得するために、前記CRC符号化されたビット系列に対してポーラー符号化を実行する、ように構成される、装置。 - 当該符号化装置は、メモリを更に含み、前記メモリは、プログラム命令を記憶するように構成される、請求項１３に記載の装置。
- 前記CRC多項式は、シフトレジスタを使用することにより実現される、請求項１３又は１４に記載の装置。
- 前記CRC符号化されたビット系列内の前記L個のCRCビットは、前記A個の符号化対象の情報ビットの後に位置する、請求項１３乃至１５のうちいずれか１項に記載の装置。
- 当該装置は、前記ポーラー符号化されたビット系列を送信するように構成されたトランシーバを更に含む、請求項１３乃至１６のうちいずれか１項に記載の装置。
- 前記トランシーバが前記ポーラー符号化されたビット系列を送信する前に、前記プロセッサは、ターゲット符号長に基づいて前記ポーラー符号化されたビット系列に対してレートマッチングを実行するように更に構成される、請求項１７に記載の装置。
- 当該装置は基地局又は端末である、請求項１３乃至１８のうちいずれか１項に記載の装置。
- 符号化装置であって、
A個の符号化対象の情報ビットを取得するように構成された入力インタフェースと、
巡回冗長検査CRC符号化されたビット系列を取得するために、CRC多項式に基づいて、前記A個の符号化対象の情報ビットに対してCRC符号化を実行し、前記CRC符号化されたビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、前記CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つであり、
ポーラー符号化されたビット系列を取得するために、前記CRC符号化されたビット系列に対してポーラー符号化を実行する、ように構成された論理回路と、
前記ポーラー符号化されたビット系列を出力するように構成された出力インタフェースと
を含む装置。 - 前記CRC多項式は、シフトレジスタを使用することにより実現される、請求項２０に記載の装置。
- 前記CRC符号化されたビット系列内の前記L個のCRCビットは、前記A個の符号化対象の情報ビットの後に位置する、請求項２０又は２１に記載の装置。
- 前記論理回路は、前記出力インタフェースが前記ポーラー符号化されたビット系列を送信する前に、ターゲット符号長に基づいて前記ポーラー符号化されたビット系列に対してレートマッチングを実行するように更に構成される、請求項２０に記載の装置。
- コンピュータ読み取り可能記憶媒体であって、
当該記憶媒体は、コンピュータプログラムを記憶するように構成され、
送信端として使用される通信デバイスにより実行されるとき、前記コンピュータプログラムは、請求項１乃至５のうちいずれか１項に記載の方法を実行するために使用される、コンピュータ読み取り可能記憶媒体。 - コンピュータプログラムプロダクトであって、
送信端として使用される通信デバイスにより実行されるとき、当該コンピュータプログラムは、請求項１乃至５のうちいずれか１項に記載の方法を実行するために使用される、コンピュータプログラムプロダクト。 - 復号化方法であって、
受信端により、復号化対象の系列を受信するステップと、
前記受信端により、ポーラー復号化されたビット系列を取得するために、CRC多項式に基づいて、前記復号化対象の系列に対してポーラー復号化を実行するステップであり、前記ポーラー復号化されたビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、前記CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである、ステップと、
前記受信端により、前記ポーラー復号化されたビット系列を出力するステップと
を含む方法。 - 前復号化対象の系列内の前記L個のCRCビットは、前記A個の符号化対象の情報ビットの後に位置する、請求項２６に記載の方法。
- 前記受信端が前記復号化対象の系列を受信する前に、前記受信端は、前記復号化対象の系列を取得するために、送信端から情報又はデータを受信し、前記送信端からの前記情報又はデータに対してレートデマッチングを実行するように更に構成される、請求項２６又は２７に記載の方法。
- 前記受信端は基地局又は端末である、請求項２６乃至２８のうちいずれか１項に記載の方法。
- 復号化装置であって、
復号化対象のビット系列を取得するように構成された取得モジュールであり、前記復号化対象のビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11である、取得モジュールと、
ポーラー復号化されたビット系列を取得するために、前記CRC多項式に基づいて、前記復号化対象の系列に対してポーラー復号化を実行するように構成された復号化モジュールであり、前記CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである、復号化モジュールと
を含む装置。 - 前復号化対象の系列内の前記L個のCRCビットは、前記A個の符号化対象の情報ビットの後に位置する、請求項３０に記載の装置。
- 当該装置は基地局又は端末である、請求項３０又は３１に記載の装置。
- プロセッサを含む復号化装置であって、
前記プロセッサは、
復号化対象のビット系列を取得し、前記復号化対象のビット系列はL個のCRCビット及びA個の情報ビットを含み、L=11であり、
ポーラー復号化されたビット系列を取得するために、CRC多項式に基づいて、前記復号化対象の系列に対してポーラー復号化を実行し、前記CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである、ように構成される、装置。 - 当該復号化装置は、メモリを更に含み、前記メモリは、プログラム命令を記憶するように構成される、請求項３３に記載の装置。
- 前復号化対象の系列内の前記L個のCRCビットは、前記A個の符号化対象の情報ビットの後に位置する、請求項３３又は３４に記載の装置。
- 前記プロセッサが前記復号化対象のビット系列を受信する前に、前記プロセッサは、前記復号化対象の系列を取得するために、送信端から情報又はデータを受信し、前記送信端からの前記情報又はデータに対してレートデマッチングを実行するように更に構成される、請求項３３乃至３５のうちいずれか１項に記載の装置。
- 当該装置は基地局又は端末である、請求項３３乃至３６のうちいずれか１項に記載の装置。
- 復号化装置であって、
復号化対象の系列を取得するように構成された入力インタフェースと、
ポーラー復号化されたビット系列を取得するために、CRC多項式に基づいて、前記復号化対象の系列に対してポーラー復号化を実行するように構成された論理回路であり、前記ポーラー復号化されたビット系列はL個のCRCビット及びA個の情報ビットを含み、L及びAは正の整数であり、L=11であり、前記CRC多項式は以下の多項式、すなわち、
D^11+D^10+D^9+D^5+1、
D^11+D^7+D^6+D^2+1、
D^11+D^10+D^9+D^6+D^4+D^2+1、
D^11+D^10+D^9+D^7+D^5+D+1、
D^11+D^9+D^8+D^6+D^5+D+1、
D^11+D^10+D^9+D^8+D^7+D^5+D^4+D+1、
D^11+D^10+D^3+D+1、
D^11+D^5+D^3+D+1、
D^11+D^10+D^9+D^8+D^6+D^5+D^3+D+1、
D^11+D^10+D^8+D^7+D^6+D^5+D^3+D+1、
D^11+D^9+D^7+D^6+D^5+D^4+D^3+D+1、
D^11+D^10+D^9+D^7+D^6+D^3+D^2+D+1、又は
D^11+D^8+D^6+D^5+D^4+D^3+D^2+D+1
のうちいずれか1つである、論理回路と、
前記ポーラー復号化されたビット系列を出力するように構成された出力インタフェースと
を含む装置。 - 前復号化対象の系列内の前記L個のCRCビットは、前記A個の符号化対象の情報ビットの後に位置する、請求項３８に記載の装置。
- コンピュータ読み取り可能記憶媒体であって、
当該記憶媒体は、コンピュータプログラムを記憶するように構成され、
受信端として使用される通信デバイスにより実行されるとき、前記コンピュータプログラムは、請求項２６乃至２８のうちいずれか１項に記載の方法を実行するために使用される、コンピュータ読み取り可能記憶媒体。 - コンピュータプログラムプロダクトであって、
当該コンピュータプログラムプロダクトはコンピュータプログラムを含み、受信端として使用される通信デバイスにより実行されるとき、当該コンピュータプログラムは、請求項２６乃至２８のうちいずれか１項に記載の方法を実行するために使用される、コンピュータプログラムプロダクト。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710807301.9 | 2017-09-08 | ||
| CN201710807301.9A CN107659381B (zh) | 2017-09-08 | 2017-09-08 | 编译码方法及装置 |
| PCT/CN2018/085529 WO2019047544A1 (zh) | 2017-09-08 | 2018-05-04 | 编码方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020533855A true JP2020533855A (ja) | 2020-11-19 |
| JP6846572B2 JP6846572B2 (ja) | 2021-03-24 |
Family
ID=61129463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020513723A Active JP6846572B2 (ja) | 2017-09-08 | 2018-05-04 | 符号化方法及び装置 |
Country Status (9)
| Country | Link |
|---|---|
| EP (2) | EP3474474B1 (ja) |
| JP (1) | JP6846572B2 (ja) |
| KR (1) | KR102296684B1 (ja) |
| CN (2) | CN108234081B (ja) |
| AU (1) | AU2018328362B2 (ja) |
| BR (2) | BR122020003958B1 (ja) |
| MX (1) | MX2020002647A (ja) |
| RU (1) | RU2728527C1 (ja) |
| WO (1) | WO2019047544A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10594439B2 (en) | 2017-09-08 | 2020-03-17 | Huawei Technologies Co., Ltd. | Channel encoding method and apparatus in wireless communications to output a polar encoded bit sequence |
| CN108234081B (zh) * | 2017-09-08 | 2019-02-12 | 华为技术有限公司 | 编码方法及装置 |
| EP3667965A4 (en) | 2017-09-08 | 2020-10-14 | Huawei Technologies Co., Ltd. | CODING METHOD AND DEVICE |
| CN108574490B (zh) * | 2018-05-08 | 2022-05-10 | 华为技术有限公司 | 计算循环冗余校验crc编码的方法及装置 |
| CN108628698B (zh) * | 2018-05-08 | 2019-11-05 | 华为技术有限公司 | 计算crc编码的方法和装置 |
| CN112438023B (zh) * | 2018-07-20 | 2024-03-29 | 上海诺基亚贝尔股份有限公司 | 极化编码和解码 |
| US11057051B2 (en) * | 2018-08-13 | 2021-07-06 | Qualcomm Incorporated | Fractally enhanced kernel polar coding |
| EP4169186A4 (en) * | 2020-06-19 | 2024-03-06 | Nokia Technologies Oy | OPTIMIZATION OF CYCLIC REDUNDANCY TESTS |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140365842A1 (en) * | 2012-01-20 | 2014-12-11 | Huawei Technologies Co., Ltd. | Decoding method and decoding device for polar code cascaded with cyclic redundancy check |
| US20170155405A1 (en) * | 2015-12-01 | 2017-06-01 | Huawei Technologies Co., Ltd. | Signature-enabled polar encoder and decoder |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8386878B2 (en) * | 2007-07-12 | 2013-02-26 | Samsung Electronics Co., Ltd. | Methods and apparatus to compute CRC for multiple code blocks |
| CN101902228B (zh) * | 2009-05-25 | 2012-11-28 | 中兴通讯股份有限公司 | 快速循环冗余校验编码方法及装置 |
| US8370274B2 (en) * | 2009-05-29 | 2013-02-05 | Intel Corporation | Apparatuses and methods for deterministic pattern matching |
| CN102682311B (zh) * | 2011-06-10 | 2015-07-22 | 中国人民解放军国防科学技术大学 | 基于循环冗余校验码运算的无源射频识别安全认证方法 |
| FR2990034B1 (fr) * | 2012-04-25 | 2014-04-25 | Inside Secure | Procede de controle de redondance cyclique protege contre une attaque par canal auxiliaire |
| CN106899311B (zh) * | 2012-09-24 | 2023-11-03 | 华为技术有限公司 | 混合极性码的生成方法和生成装置 |
| CN103780329B (zh) * | 2012-10-17 | 2018-05-04 | 华为技术有限公司 | 一种编译码的方法、装置及系统 |
| KR101951663B1 (ko) * | 2012-12-14 | 2019-02-25 | 삼성전자주식회사 | Crc 부호와 극 부호에 의한 부호화 방법 및 장치 |
| CN103269255B (zh) * | 2013-04-16 | 2017-06-06 | 青岛中星微电子有限公司 | 一种并行crc电路的生成方法和装置 |
| CN109361402B (zh) * | 2013-05-31 | 2019-09-20 | 华为技术有限公司 | 编码方法及编码设备 |
| CN108292967B (zh) * | 2015-09-30 | 2020-07-07 | 华为技术有限公司 | 极化码的编译码方法及其装置 |
| CN106817195B (zh) * | 2015-12-02 | 2020-04-21 | 华为技术有限公司 | 用于极化码的速率匹配的方法和装置 |
| CN107124188B (zh) * | 2016-02-24 | 2020-08-07 | 华为技术有限公司 | 极化码的编码方法、译码方法、编码设备和译码设备 |
| US10361717B2 (en) * | 2016-06-17 | 2019-07-23 | Huawei Technologies Co., Ltd. | Apparatus and methods for error detection coding |
| CN107026656B (zh) * | 2017-01-10 | 2020-06-23 | 南京邮电大学 | 一种基于扰动的CRC辅助中短码长Polar码有效译码方法 |
| CN107040262B (zh) * | 2017-03-28 | 2020-07-28 | 北京航空航天大学 | 一种计算polar码SCL+CRC译码的List预测值的方法 |
| CN108234081B (zh) * | 2017-09-08 | 2019-02-12 | 华为技术有限公司 | 编码方法及装置 |
-
2017
- 2017-09-08 CN CN201810205375.XA patent/CN108234081B/zh active Active
- 2017-09-08 CN CN201710807301.9A patent/CN107659381B/zh active Active
-
2018
- 2018-05-04 JP JP2020513723A patent/JP6846572B2/ja active Active
- 2018-05-04 EP EP18752076.2A patent/EP3474474B1/en active Active
- 2018-05-04 KR KR1020207007751A patent/KR102296684B1/ko active IP Right Grant
- 2018-05-04 RU RU2020112414A patent/RU2728527C1/ru active
- 2018-05-04 MX MX2020002647A patent/MX2020002647A/es unknown
- 2018-05-04 BR BR122020003958-2A patent/BR122020003958B1/pt active IP Right Grant
- 2018-05-04 BR BR112019025157-0A patent/BR112019025157B1/pt active IP Right Grant
- 2018-05-04 EP EP21163022.3A patent/EP3910830B1/en active Active
- 2018-05-04 AU AU2018328362A patent/AU2018328362B2/en active Active
- 2018-05-04 WO PCT/CN2018/085529 patent/WO2019047544A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140365842A1 (en) * | 2012-01-20 | 2014-12-11 | Huawei Technologies Co., Ltd. | Decoding method and decoding device for polar code cascaded with cyclic redundancy check |
| US20170155405A1 (en) * | 2015-12-01 | 2017-06-01 | Huawei Technologies Co., Ltd. | Signature-enabled polar encoder and decoder |
Non-Patent Citations (4)
| Title |
|---|
| HUAWEI, HISILICON: "CRC polynomial for L1 control information and MIB[online]", 3GPP TSG RAN WG1 ADHOC_NR_AH_1706 R1-1710471, JPN6020046029, 20 June 2017 (2017-06-20), pages 1 - 3, ISSN: 0004398210 * |
| SAMSUNG: "Design of a Nested Sequence for Polar Codes[online]", 3GPP TSG RAN WG1 #88B R1-1705425, JPN6020046025, 25 March 2017 (2017-03-25), pages 1 - 8, ISSN: 0004398209 * |
| ZTE: "Segmentation of Polar codes for large UCI[online]", 3GPP TSG RAN WG1 #90 R1-1713237, JPN6020046031, 17 August 2017 (2017-08-17), pages 1 - 6, ISSN: 0004398211 * |
| 村田 拓海 TAKUMI MURATA: "Ｐｏｌａｒ符号のリスト復号に適したＣＲＣの設計に関する検討 CRC Design for List Decoding of Polar Co", 電子情報通信学会技術研究報告 ＶＯＬ．１１５ ＮＯ．３９６ IEICE TECHNICAL REPORT, vol. 第115巻／第396号, JPN6021004750, 11 January 2016 (2016-01-11), JP, pages 179 - 182, ISSN: 0004444880 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108234081B (zh) | 2019-02-12 |
| EP3474474A1 (en) | 2019-04-24 |
| BR122020003958B1 (pt) | 2021-02-09 |
| CN107659381A (zh) | 2018-02-02 |
| AU2018328362B2 (en) | 2020-10-15 |
| BR112019025157B1 (pt) | 2020-12-01 |
| EP3910830B1 (en) | 2023-11-22 |
| JP6846572B2 (ja) | 2021-03-24 |
| EP3474474B1 (en) | 2021-04-28 |
| EP3910830A1 (en) | 2021-11-17 |
| BR112019025157A2 (pt) | 2020-03-24 |
| CN108234081A (zh) | 2018-06-29 |
| BR122020003958A2 (pt) | 2020-09-15 |
| RU2728527C1 (ru) | 2020-07-30 |
| KR20200040842A (ko) | 2020-04-20 |
| EP3474474A4 (en) | 2019-04-24 |
| CN107659381B (zh) | 2023-11-17 |
| AU2018328362A1 (en) | 2020-04-02 |
| MX2020002647A (es) | 2020-07-22 |
| WO2019047544A1 (zh) | 2019-03-14 |
| KR102296684B1 (ko) | 2021-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6846572B2 (ja) | 符号化方法及び装置 | |
| US11502780B2 (en) | Channel decoding method and apparatus in wireless communications | |
| JP7375111B2 (ja) | 符号化方法および装置 | |
| US10999009B2 (en) | Channel encoding method and apparatus in wireless communications | |
| US11296724B2 (en) | Encoding method and apparatus | |
| CN109474376B (zh) | 编码方法及装置 | |
| CN109474378B (zh) | 编码方法及装置 | |
| CN109474379B (zh) | 编码方法及装置 | |
| CN109474383B (zh) | 编码方法及装置 | |
| CN109474380B (zh) | 编码方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200402 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200928 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200928 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20201117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6846572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |