JP2020526156A - 炭化ケイ素バイポーラ接合トランジスタのための高度なゲートドライバ - Google Patents

炭化ケイ素バイポーラ接合トランジスタのための高度なゲートドライバ Download PDF

Info

Publication number
JP2020526156A
JP2020526156A JP2019569404A JP2019569404A JP2020526156A JP 2020526156 A JP2020526156 A JP 2020526156A JP 2019569404 A JP2019569404 A JP 2019569404A JP 2019569404 A JP2019569404 A JP 2019569404A JP 2020526156 A JP2020526156 A JP 2020526156A
Authority
JP
Japan
Prior art keywords
gate driver
voltage
bjt
regulator
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019569404A
Other languages
English (en)
Other versions
JP6938689B2 (ja
Inventor
ポゾ アリバス アレハンドロ
ポゾ アリバス アレハンドロ
クリシュナムルティ マヘシュ
クリシュナムルティ マヘシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Turntide Technologies Inc
Original Assignee
Software Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Software Motor Co filed Critical Software Motor Co
Publication of JP2020526156A publication Critical patent/JP2020526156A/ja
Application granted granted Critical
Publication of JP6938689B2 publication Critical patent/JP6938689B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

ゲートドライバ回路は、センサ、アンプ、レギュレータ及びゲートドライバを備える。センサは、コレクタ−エミッタ間電圧を検知するように構成され、直列に接続された第１のレジスタ及び第２のレジスタ、直列に接続された第１のレジスタと第２のレジスタとの間に接続された高電圧ダイオード、並びに第２のレジスタに並列に接続された第１のコンデンサを備える。アンプは、センサ出力電圧を増幅するように構成され、複数のレジスタによって制御される非反転オペアンプ、第１のダイオードを介して非反転オペアンプの出力端子に接続された電圧フォロワ、並びに第１のダイオード及び電圧フォロワに接続された第３のレジスタを備える。レギュレータは、アンプ電圧に基づいてレギュレータ出力電圧を調整するように構成されている。ゲートドライバは、レギュレータ出力電圧をＢＪＴのベース端子と接続／切断するように構成されている。【選択図】図２

Description

関連出願
本願は、２０１７年６月１６日出願の第６２／５２０６４５号の米国仮出願からの優先権を主張する、２０１８年５月２９日に出願された米国実用特許出願第１５／９９０８８１号に基づく特許協力条約出願である。これらの出願の開示は、あたかも完全に記されたかのように、本明細書に組み込まれる。
本発明は一般に、バイポーラ接合トランジスタに関し、より具体的には、電力消費が最小限の炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ（ＢＪＴ）用の高度なゲートドライバ回路に関する。
パワースイッチングデバイスは、材料科学及び製造技術の進歩により劇的な発展を見せている。利用可能なパワースイッチングデバイスの中でも、炭化ケイ素バイポーラ接合トランジスタ（ＳｉＣ ＢＪＴ）は特定のオン抵抗が最も低く、平均的なスイッチング損失で広範囲の温度で動作する。ＳｉＣ ＢＪＴの電流ゲインは１００に近く、これによりベース電流要件、ひいてはドライバ損失が減少する。さらに、ＳｉＣ ＢＪＴにゲート酸化膜がないことにより、この技術は高い動作温度に適したものとなる。しかし、ＢＪＴは、そのオン状態を維持するために連続的なベース電流を必要とする。このことは、高電力の定格ドライバを必要とし、それによって損失がより大きくなる。さらに、高負荷で必要とされるベース電流は、適切に調整されていないとき、低負荷でのスイッチ及びドライバの全体的な効率を容易に損なう可能性がある。したがって、ベースドライバは、ＳｉＣ ＢＪＴベースのコンバータにおいて重要なコンポーネントである。
高出力ＢＪＴに必要な比較的大きなベース電流を供給するために、外部駆動回路が必要とされる。これらの駆動回路は、トランジスタをオン状態とオフ状態との間で切り替えるＢＪＴのベースに電流を選択的に提供するために使用される。ベース電流は、コレクタ電流及びＤＣ電流ゲインによって決定される。しかし、コレクタ電流は、コンバータのトポロジ及び負荷に応じて各スイッチング周期内で変化する。加えて、電流ゲインも電流及び温度に影響されやすい。したがって、スイッチとドライバの組み合わせの効率の最大化は困難な作業となる。
現在利用可能なゲートドライバの１つは、ＤＣ電流ゲインを３４００超まで増加させるダーリントン構成をＳｉＣ ＢＪＴに提供する。この方法は、コンバータのトポロジ、その負荷及び温度にかかわらず、またこれらがすべてスイッチ及びドライバの効率を損なうことなく、ベース電流要件を一定に維持可能なレベルまで下げる。しかし、これは、大きな総コレクタ−エミッタ間電圧降下ゆえに、より大きな電圧での用途のみに推奨される。別のゲートドライブ回路は、出力トランジスタ、又はコレクタ電流及び温度にかかわらず、一定のベース電流をスイッチング素子に供給する従来のゲートドライバＩＣを備える。しかし、このゲートドライブ回路は、不連続導通モードで動作するコンバータ、インバータ、又はＳｉＣ ＢＪＴを流れる電流が一定でない任意のコンバータでは非常に非効率になる。
この問題を克服するために、比例ベース電流を提供するいくつかのゲートドライバが開発されている。このようなゲートドライバの１つは、離散化されたベース電流を発生させる電圧源に接続されたいくつかの並列レジスタを記述する。次に、比例ベース電流を与えるようにベースに接続された抵抗分岐の数を有効にすることによって、ベース電流は調整される。別のアプローチでは、ゲートドライバとして使用される同期バックコンバータについて説明する。調整された出力電圧は、ＢＪＴのベースに接続され、ベース電流の量を制御する。さらに他の方法では、ベース電流を変更するためにベース抵抗が変化する定電圧源を使用する。しかし、上記方法はすべて現在の測定に基づいており、これはより高帯域幅が必要とされる場合に課題となり得る。さらに、有効とされる分岐の数を決定するか、又はベース電圧を制御するスイッチのデューティサイクルを計算するために、デジタル信号プロセッサ（ＤＳＰ）又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）で電流測定を処理する必要があるため、これらの方法は非常に複雑である。また、これらのドライバの一部は、ベース電流の計算に平均インダクタ電流を用いるが、これによって、コレクタ電流の瞬間的な変動ではなく、負荷の変動に対するベース電流の調整が可能となる。
加えて、従来のゲートドライバは、温度が高いほど減少するＢＪＴのＤＣ電流ゲインについて、温度の影響を考慮していない。これにより、ドライバは、あたかもＢＪＴが常に最大予想温度で動作していたかのように、最小のＤＣ電流ゲインを想定してＢＪＴを常に動作させる。このようなアプローチは、実際の動作温度が最大値を下回る場合、言い換えると、ＤＣ電流ゲインがその最小ではないとき、不要なドライバの電力消費につながる。
したがって、最小限の電力消費で比例ベース電流を提供するための炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ（ＢＪＴ）用の高度なゲートドライバと、当該ゲートドライバ回路を利用したＳｉＣ ＢＪＴのベース電流を最適化する方法とが必要である。このようなゲートドライバは、コレクタ−エミッタ間電圧を推定することにより、ベース電流を瞬間コレクタ電流に合わせて調整する。さらに、このような必要なゲートドライバは、ＤＣ電流ゲインに対する温度の影響を監視する。このようなゲートドライバは、ＢＪＴをオン状態に維持するためにベース電流の連続的な供給を提供する。このようなゲートドライバは、オン状態の間の電力損失が最小限であり、スイッチング損失が最小限であるため、ドライバの効率が向上する。さらに、このようなドライバは、ＢＪＴのコレクタ電流を処理するための高帯域幅電流センサ及びデジタル信号プロセッサを必要としなくなる。本実施形態は、これらの重要な目的を達成することにより、当該技術分野の欠点を克服する。
既存のシステム及び方法に見られる制限を最小限に抑え、本明細書を読むと明らかになる他の制限を最小限に抑えるために、本発明の好ましい実施形態は、炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ（ＢＪＴ）用の高度なゲートドライバ回路と、ゲートドライバ回路を利用したＳｉＣ ＢＪＴのベース電流を最適化する方法と、を提供する。
ゲートドライバ回路は、ＢＪＴのコレクタ端子とエミッタ端子との間に接続されたセンサ、アンプ、レギュレータ、及びＢＪＴのベース端子に接続されたゲートドライバを備える。センサは、ＢＪＴのオン状態の間にコレクタ端子及びエミッタ端子にかかるコレクタ−エミッタ間電圧ＶＣＥを検知し測定するように構成されている。センサは、直列に接続された第１のレジスタ及び第２のレジスタと、直列に接続された第１のレジスタと第２のレジスタとの間に接続されたアノード及びＢＪＴのコレクタ端子に接続されたカソードを有する高電圧ダイオードと、第２のレジスタに並列に接続された第１のコンデンサと、を備える。センサは、好ましくは、高電圧デカップリングダイオードであり得る。センサは、測定されたコレクタ−エミッタ間電圧ＶＣＥに基づいてセンサ出力電圧Ｖｍを提供する。アンプは、第１のコンデンサの両端のセンサ出力端子に接続され、センサ出力電圧Ｖｍを増幅するように構成されている。アンプは、複数のレジスタによって制御される非反転オペアンプと、第１のダイオードを介して非反転オペアンプの出力に接続された電圧フォロワと、アンプの出力を提供するように構成された電圧フォロワに接続された第３のレジスタと、を備える。アンプは、レイル・ツー・レイル動作、高帯域幅、良好なノイズ排除性、及びコレクタ−エミッタ間電圧ＶＣＥに基づくベース電流ＩＢの要件に応じてゲインを変更する能力を提供するように選択される。アンプは、センサ出力電圧Ｖｍを増幅し、アンプ出力電圧Ｖｒｅｆを提供するように構成されている。レギュレータは、アンプ出力端子に接続され、アンプ出力電圧Ｖｒｅｆに基づいてレギュレータ出力電圧Ｖｃｃを調整するように構成されている。アンプ出力電圧Ｖｒｅｆは、緩衝器のように振る舞うレギュレータ用の電圧基準として使用される。ゲートドライバは、レギュレータ出力端子に接続され、レギュレータ出力電圧ＶｃｃをＢＪＴのベース端子と接続／切断するように構成されている。レギュレータ出力電圧Ｖｃｃを用いて、ゲート信号は、アンプ出力電圧Ｖｒｅｆに従って内部で発生する。レギュレータは、ゲートドライバの電圧を調整して、ＢＪＴの導電状態の間、コレクタ−エミッタ間電圧ＶＣＥに基づいて瞬間比例ベース電流ＩＢを発生させ、それにより、ドライバ損失を最小限に抑える。
ゲートドライバ回路を利用してＳｉＣ ＢＪＴのベース電流を最適化する方法は、センサ、アンプ、レギュレータ及びゲートドライバを有するゲートドライバ回路を提供することと、次に、ＢＪＴの導通状態の間、コレクタ電流に基づいてセンサによりコレクタ−エミッタ間電圧を検知し測定することと、次いで、測定したセンサ電圧をゲートドライバ回路のアンプに提供し、アンプ出力電圧を発生させることと、アンプ出力電圧をレギュレータに提供し、ＢＪＴのコレクタ−エミッタ間電圧に基づいて調整された電圧を発生させることと、次いで、レギュレータの調整された電圧出力をゲートドライバに供給することと、レギュレータの調整された電圧出力及びＢＪＴのコレクタ−エミッタ間電圧に基づいてＢＪＴのベース電流を最適化することと、を備える。
本発明の第１の目的は、最小限の電力消費で比例ベース電流を提供する炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ（ＢＪＴ）用の高度なゲートドライバを提供することである。
本発明の第２の目的は、コレクタ−エミッタ間電圧を用いてコレクタ電流を推定することにより、ベース電流を瞬間コレクタ電流に合わせて調整するゲートドライバを提供することである。
本発明の第３の目的は、ＤＣ電流ゲインに対する温度の影響を監視するゲートドライバを提供することである。
本発明の第４の目的は、ＢＪＴをオン状態に維持するために連続的なベース電流の供給を提供するゲートドライバを提供することである。
本発明の別の目的は、オン状態の間の電力損失が最小限であり、ドライバの効率を向上させるスイッチングを備えたゲートドライバを提供することである。
本発明のさらに別の目的は、高帯域幅電流センサ、及びＢＪＴのコレクタ電流を処理するためのデジタル信号プロセッサを必要としないドライバを提供することである。
当業者が本発明を理解できるように、本発明のこれら及び他の利点及び特徴について詳細に説明する。
それぞれの図面の要素は、それぞれの図面の明瞭性を向上させ、本発明のこれら種々の要素及び実施形態の理解を向上させるために、必ずしも一定の縮尺で描かれているとは限らない。さらに、当業者にとって一般的であり、周知であることが知られている要素は、本発明の種々の実施形態の明瞭な図面を提供するために示されておらず、したがって、それぞれの図面は、明瞭性及び簡潔性のために形態が一般化されている。
図１は、本発明の好ましい実施形態による炭化ケイ素バイポーラ接合トランジスタ（ＳｉＣ ＢＪＴ）のゲートドライバ回路の構成図を示す。 図２は、本発明の好ましい実施形態によるＳｉＣ ＢＪＴのゲートドライバ回路の回路図を示す。 図３は、本発明の一実施形態によるＳｉＣ ＢＪＴのゲートドライバ回路の構成図を示す。 図４は、本発明の例示的実施形態によるＳｉＣ ＢＪＴのゲートドライバ回路の異なる段階において生じる波形を示すグラフを示す。 図５は、本発明の例示的実施形態による本ゲートドライバ回路及び異なる既存のゲートドライバのコンバータの出力電力に対するドライバ電力消費の減少を示すグラフを示す。 図６は、本発明の好ましい実施形態によるゲートドライバ回路を利用したＳｉＣ ＢＪＴのベース電流を最適化する方法のフローチャートを示す。
本明細書のいくつかの実施形態及び応用に取り組む以下の検討において、本明細書の一部を成し且つ例として本発明が実践され得る具体的な実施形態が示されている添付図面を参照する。当然のことながら、他の実施形態が利用されてもよく、且つ本発明の範囲から逸脱することなく、変更が施されてもよい。
各々が互いに独立して又は他の特徴と組み合わせて用いられ得る様々な発明の特徴が以下に記載される。しかし、任意の１つの発明の特徴が前段で検討されている問題のいずれにも対処しない可能性があるか、又は前段で検討されている問題の１つだけに対処する可能性がある。さらに、前段で検討されている問題の１つ又は複数が、後述されている特徴のいずれかにより、完全には対処されない可能性がある。
本明細書に用いられている単数形「ａ」、「ａｎ」及び「ｔｈｅ」は、別段の明示がある場合を除き、複数の指示対象を含む。本明細書に用いられている「ａｎｄ（及び）」は、明示的に別段の定めをした場合を除き、「ｏｒ（又は）」と同義で用いられる。本明細書に用いられている用語「ａｂｏｕｔ（約）」は、記載されているパラメータの＋／−５％を意味する。本発明の任意の態様の全ての実施形態は、別段の明示がある場合を除き、組み合わせて用いられ得る。
文脈上明白に他の意味に解釈すべき場合を除き、明細書及び特許請求の範囲を通じて、語「ｃｏｍｐｒｉｓｅ（含む）」、「ｃｏｍｐｒｉｓｉｎｇ（含む）」等は、排他的又は網羅的意味とは対照的に、包括的意味で、すなわち「〜を含むが、それに限定されない」の意味で解釈されるべきである。また、単数又は複数を使用する語は複数及び単数それぞれを含む。さらに、語「ｈｅｒｅｉｎ」、「ｗｈｅｒｅｉｎ」、「ｗｈｅｒｅａｓ」、「ａｂｏｖｅ」及び「ｂｅｌｏｗ」並びに同様の意味の語は、本願において用いられる場合、本願を全体として指すものであり、本願のいかなる特定の部分も指すものではない。
本開示の実施形態の記載は、網羅的であること又は本開示を開示されている正確な形に限定することを意図するものではない。本開示の特定の実施形態及び実施例が例示目的で本明細書に記載されているが、当業者には理解されるように、様々な等価の修正が本開示の範囲内で可能である。
図１から図２を参照すると、本発明の好ましい実施形態による炭化ケイ素バイポーラ接合トランジスタ（ＳｉＣ ＢＪＴ）１０２のゲートドライバ回路１００の構成図及び回路図がそれぞれ図示されている。ＳｉＣ ＢＪＴは、非常に低い特定のオン抵抗を有し、ゲート酸化膜がないため高温動作が可能である。このことにより、ＳｉＣ ＢＪＴは、電源スイッチ及び高出力密度用途に非常に適したものとなっている。ＢＪＴをオン状態に維持するためにベース電流ＩＢの連続的な供給が必要とされる。本実施形態のゲートドライバ回路１００は、ＳｉＣ ＢＪＴ１０２のコレクタ−エミッタ間電圧ＶＣＥに基づいて連続的なベース電流ＩＢを提供する。本発明は、コレクタ−エミッタ間電圧ＶＣＥを推定し、同時にＤＣ電流ゲインに対する温度の影響を監視することによって、ベース電流ＩＢを瞬間コレクタ電流ＩＣに合わせて調整する比例ベース電流ドライバ回路１００を提供する。
電流を直接測定するのではなく、オン状態の間のＢＪＴ１０２のコレクタ−エミッタ間電圧ＶＣＥ降下を用いてコレクタ電流ＩＣが推定される。したがって、コレクタ−エミッタ間電圧ＶＣＥ測定を用いて、ＳｉＣ ＢＪＴ１０２を駆動するために必要なベース電流ＩＢが決定される。ＢＪＴ１０２の動作温度が上昇すると、ＤＣ電流ゲインは温度とともに減少するため、同じコレクタ電流に必要なベース電流ＩＢの量は増加する。さらに、ＳｉＣ ＢＪＴのオン抵抗も温度とともに増加し、同じコレクタ電流ＩCの場合、コレクタ−エミッタ間電圧降下が大きくなる。この電圧降下の増加は、ＤＣ電流ゲインの減少を補償し、温度を測定することなく温度感度を達成する可能性を提供する。
本実施形態のゲートドライバ回路１００は、ＢＪＴ１０２のコレクタ端子１０４及びエミッタ端子１０６に接続されたセンサ１１０、アンプ１２２、レギュレータ１３４、及び、ＢＪＴ１０２のベース端子１０８に接続されたゲートドライバ１４４を備える。センサ１１０は、ＢＪＴ１０２のオン状態の間にコレクタ端子１０４及びエミッタ端子１０６にかかるコレクタ−エミッタ間電圧ＶＣＥを検知し測定するように構成されている。センサ１１０は、直列に接続された第１のレジスタ１１２及び第２のレジスタ１１４と、直列に接続された第１のレジスタ１１２と第２のレジスタ１１４との間に接続されたアノード１５２及びＢＪＴ１０２のコレクタ端子１０４に接続されたカソード１５４を有する高電圧ダイオード１１６と、第２のレジスタ１１４に並列に接続された第１のコンデンサ１１８と、を備える。センサ１１０は、好ましくは高電圧デカップリングダイオードであり得る。一実施形態では、センサ１１０はツェナーダイオード電圧クランプである。センサ１１０は、測定されたコレクタ−エミッタ間電圧ＶＣＥに基づいてセンサ出力電圧Ｖｍを提供する。センサ１１０は、そのオン状態の抵抗を介してＢＪＴの温度の変化を検出する。アンプ１２２は、センサ出力端子１２０に接続され、センサ出力電圧Ｖｍを増幅するように構成されている。センサ出力Ｖｍの測定値は、コレクタ電流ＩＣの増加に伴い、センサ出力Ｖｍも増加することを示す。したがって、センサ出力電圧Ｖｍはコレクタ−エミッタ間電圧ＶＣＥに比例し、コレクタ−エミッタ間電圧ＶＣＥは、さらなるオフセットを有するＢＪＴ１０２のコレクタ電流ＩＣに比例する。
高電圧デカップリングダイオード１１６は、ＢＪＴ１０２のオフ状態の間、アンプ及びレギュレータを含む回路機構を高電圧から保護する。本実施形態のセンサ１１０は、コレクタ−エミッタ間電圧ＶＣＥを測定することによりコレクタ電流ＩＣを検知するため、コレクタ電流ＩＣの処理に必要とされる高帯域幅電流センサとデジタル信号プロセッサとが必要なくなる。
いくつかの他の実施形態では、抵抗分圧器、ツェナー制限ダイオード、及び低電圧ＭＯＳＦＥＴ等のセンサを使用してもよい。
アンプ１２２は、複数のレジスタ１２６によって制御される非反転オペアンプ１２４と、第１のダイオード１３０を介して非反転オペアンプ１２４の出力に接続された電圧フォロワ１２８と、第１のダイオード１３０及び電圧フォロワ１２８に接続された第３のレジスタ１３２と、を備える。アンプ１２２は、高ゲイン、良好なノイズ排除性、及びコレクタ−エミッタ間電圧ＶＣＥに基づくベース電流ＩＢの要件に応じてゲインを変更する能力を提供するように選択される。アンプ１２２は、センサ出力電圧Ｖｍを増幅し、アンプ出力電圧Ｖｒｅｆを提供する。レギュレータ１３４は、アンプ出力端子１４０に接続されている。レギュレータ１３４は、アンプ出力電圧Ｖｒｅｆに基づいてレギュレータ出力電圧Ｖｃｃを調整するように構成されている。レギュレータ１３４は、例えば、非絶縁同期バックコンバータである。アンプ出力電圧Ｖｒｅｆは、レギュレータ１３４用の電圧基準として使用される。ゲートドライバ１４４は、レギュレータ出力端子１４２に接続され、レギュレータ出力電圧ＶｃｃをＢＪＴのベース端子と接続／切断するように構成されている。レギュレータ出力電圧Ｖｃｃを用いて、ゲート信号は、アンプ出力電圧Ｖｒｅｆに従って内部で発生する。レギュレータ１３４は、ゲートドライバ１４４の電圧を調整して、ＢＪＴ１０２の導電状態の間、コレクタ−エミッタ間電圧ＶＣＥに基づいて瞬間比例ベース電流Ｉｂを発生させ、それにより、ドライバ損失を最小限に抑える。
ＢＪＴ１０２の導通状態の間の電力損失は、コレクタ電流ＩＣ及びオン抵抗により決定される。ゲートドライバ１４４で生じる電力損失は、ベース電流ＩＢ、ベース−エミッタ飽和電圧（ＶＢＥ（ｓａｔ））、内部ベース抵抗（ＲＢｉｎｔ）、外部ベース抵抗（ＲＢｅｘｔ）及びドライバ抵抗（Ｒｄｒｉｖｅｒ）を用いて計算できる。
パルス幅変調（ＰＷＭ）信号１４６は、ゲートドライバ１４４の出力を制御するために使用される。レギュレータ１３４は、ゲートドライバ１４４に電圧供給を提供し、ベース電流ＩＢの連続的な供給を提供して、最小限の伝導損失でＢＪＴ１０２をオン状態に維持する。例えば、レギュレータ１３４は、内部に同期バックコンバータを備えた集積回路（ＩＣ）（ＬＴＣ３６００）であってよい。したがって、本発明のゲートドライバ回路１００は、レギュレータ１３４によってゲートドライバ１４４に印加される電圧を調整することにより、コレクタ−エミッタ間電圧ＶＣＥに基づいてベース電流ＩＢを最適化する。レギュレータ１３４の出力電圧は、レギュレータ出力端子１４２に接続されたインダクタ１３６及びコンデンサ１３８によって制御される。ゲートドライバ１４４の出力電圧は、ＢＪＴ１０２の導通状態の間に調整される。したがって、本発明の動作は、ＢＪＴを通るコレクタ電流ＩＣの流れを含み、これにより、センサ１１０により測定されるコレクタ−エミッタ端子ＶＣＥの電圧降下が発生する。センサＶｍの出力は、レギュレータ１３４のためのアンプ出力Ｖｒｅｆを発生させるアンプ１２２で調整される。レギュレータ１３４は、アンプ出力Ｖｒｅｆをバッファリングし、電圧Ｖｃｃを出力する。電圧Ｖｃｃは、ゲートドライバ１４４にＢＪＴ１０２をオン状態で保つために必要なＢＪＴ１０２を流れるベース電流ＩＢを発生させる。レギュレータ１３４の出力電圧はＳｉＣ ＢＪＴ１０２の温度に依存する。ゲートドライバ１４４は、ＢＪＴのＤＣ電流ゲインに対する温度の影響を監視することによってベース電流を最適化する。
図３は、絶縁型レギュレータ１５０を採用したＳｉＣ ＢＪＴ１０２のゲートドライバ回路１００の構成図を示す。本発明のこの実施形態では、絶縁型レギュレータトポロジが利用される。ＢＪＴ１０２のコレクタ−エミッタ間電圧ＶＣＥは、センサ１１０によって測定され、図１に示すようにセンサ出力電圧を増幅するアンプ１２２に提供される。この実施形態では、増幅されたアンプ出力電圧は、その後、絶縁型レギュレータ１５０に印加される。この実施形態の絶縁型レギュレータ１５０は、フライバック、プッシュプル、ハーフ／フルブリッジ等に基づく。絶縁型レギュレータ１５０は、ＰＷＭ１４６信号用のオプトカプラ１４８、デジタルアイソレータ又はパルストランスと組み合わされる。この実施形態は、汎用ハイサイド／ローサイドドライバ用の絶縁型レギュレータを備えたゲートドライバ回路を示す。
図４は、本発明の例示的実施形態によるＳｉＣ ＢＪＴ１０２のゲートドライバ回路１００の異なる段階において生じる波形を示すグラフを示す。このグラフは、ＳｉＣ ＢＪＴ１０２を制御するために使用される本実施形態のゲートドライバ回路１００の実験結果をまとめている。図４に示す例では、１．６ｋＷの出力電力のために、室温で昇圧コンバータを利用する。ＳｉＣ ＢＪＴ１０２のパルス幅変調（ＰＷＭ）制御信号１４６は、波形Ｐとして示されている。インダクタ１３６を通るレギュレータ出力電圧Ｖｃｃ及びレギュレータ出力電流ＩＬの波形は、それぞれＱ及びＲで示されている。レギュレータ出力電圧Ｖｃｃに比例する連続的なベース電流ＩＢは、波形Ｓで示されている。
図５は、本発明の例示的実施形態による本ゲートドライバ回路１００及び既存のゲートドライバのコンバータの出力電力に対するドライバ電力消費の減少を示すグラフを示す。この目的のために、昇圧コンバータを利用した。実験は、室温にて既存のゲートドライバ及び本発明のゲートドライバ回路１００で実行された。グラフは、昇圧コンバータの異なる出力電力で較正された。グラフＡ、Ｂ及びＣは、異なる値の外部ベース抵抗に対する、既存のゲートドライバの昇圧コンバータの出力電力に関するドライバ電力消費の変化を示す。グラフＤは、本実施形態のゲートドライバ回路１００の昇圧コンバータの出力電力に関するドライバ電力消費の変化を示す。グラフは、本実施形態のゲートドライバ回路１００が、既存のゲートドライバと比較してドライバ電力消費を４分の１に低減したことを明らかにしている。
本発明の実施形態によって提供されるドライバ電力消費の低減は、インダクタ電流リップルが大きいコンバータ（例えば、不連続伝導モードで動作するコンバータ又は共振コンバータ）及びＳｉＣ ＢＪＴの動作温度が大きな温度ウィンドウ内で変動することが予想される用途におけるコンバータでさらに顕著である。
したがって、本発明１００は、コレクタ−エミッタ間電圧ＶＣＥに基づいて比例ベース電流ＩＢを提供し、高帯域幅電流センサ及びマイクロコントローラをなくす。本発明の実施形態はさらに、コンバータレベルでの変更なしで、ＩＧＢＴ又はＭＯＳＦＥＴを用いた他のスイッチとドライバとの組み合わせを置き換える独立したゲートドライバ回路を提供する。
図６は、本発明の好ましい実施形態によるゲートドライバ回路を利用したＳｉＣ ＢＪＴのベース電流を最適化する方法のフローチャートを示す。本方法は、ブロック２０２に示すように、センサ、アンプ、レギュレータ及びゲートドライバを有するゲートドライバ回路を提供することと、ブロック２０４に示すように、ＢＪＴの導通状態の間、コレクタ電流に基づいてセンサによりコレクタ−エミッタ間電圧を検知し測定することと、ブロック２０６に示すように、測定したセンサ電圧をゲートドライバ回路のアンプに提供し、アンプ出力電圧を発生させることと、ブロック２０８に示すように、アンプ出力電圧をレギュレータに提供し、ＢＪＴのコレクタ−エミッタ間電圧に基づいて調整された電圧を発生させることと、ブロック２１０に示すように、レギュレータの調整された電圧出力をゲートドライバに印加することと、ブロック２１２に示すように、レギュレータの調整された電圧出力及びＢＪＴのコレクタ−エミッタ間電圧に基づいてＢＪＴのベース電流を最適化することと、を備える。
本発明は、電力消費が最小限のゲートドライバ回路１００の新規設計を提供し、ＤＣ電流ゲインに対する温度の影響に基づいてドライバ電圧供給Ｖｃｃを調整することによって、ベース電流ＩＢを瞬間コレクタ電流ＩＣに合わせて調整する。本実施形態のドライバ回路１００は、ＤＣ／ＤＣコンバータ、インバータ等を含む任意のパワーエレクトロニクスコンバータトポロジにおいて実施可能である。
本発明の実施形態はさらに、コンバータレベルでの変更は一切なしでＩＧＢＴ又はＭＯＳＦＥＴを用いた他のスイッチとドライバとの組み合わせを置き換えることが可能な独立したドライバ回路を提供する。
本発明の好適な実施形態の上述の説明を例示及び説明の目的で示した。網羅的であること又は本発明を開示されている正確な形に限定することは意図されていない。上記の教示を踏まえて、多くの修正形態及び変形形態が可能である。本発明の範囲がこの詳細な説明により限定されず、特許請求の範囲及び本明細書に添付されている特許請求の範囲の等価物により限定されることが意図されている。
本発明の好適な実施形態の上述の説明を例示及び説明の目的で示した。網羅的であること又は本発明を開示されている正確な形に限定することは意図されていない。上記の教示を踏まえて、多くの修正形態及び変形形態が可能である。本発明の範囲がこの詳細な説明により限定されず、特許請求の範囲及び本明細書に添付されている特許請求の範囲の等価物により限定されることが意図されている。
以下の項目は、国際出願時の特許請求の範囲に記載の要素である。
（項目１）
バイポーラ接合トランジスタ（ＢＪＴ）のコレクタ端子とエミッタ端子との間に接続されたセンサであって、コレクタ−エミッタ間電圧Ｖ ＣＥ を検知し測定するように構成された前記センサと、
センサ出力端子に接続され、前記センサからの出力電圧を増幅して、アンプ出力電圧を発生させるように構成されたアンプと、
アンプ出力端子に接続され、前記アンプ出力電圧に基づいてレギュレータ出力電圧を調整するように構成されたレギュレータと、
レギュレータ出力端子に接続され、前記レギュレータ出力電圧と前記ＢＪＴのベース端子とを接続／切断するように構成されたゲートドライバと、を備え、
前記レギュレータは、前記ゲートドライバの前記電圧を調整して、前記ＢＪＴの導電状態の間、前記コレクタ−エミッタ間電圧に基づいて瞬間比例ベース電流を発生させ、これによりドライバ損失を最小限に抑える、ゲートドライバ回路。
（項目２）
前記センサは、
直列に接続された第１のレジスタ及び第２のレジスタと、
直列に接続された前記第１のレジスタと前記第２のレジスタとの間に接続されたアノード及び前記ＢＪＴの前記コレクタ端子に接続されたカソードを有する高電圧ダイオードと、
前記第２のレジスタに並列に接続された第１のコンデンサと、を備える、項目１に記載のゲートドライバ回路。
（項目３）
前記アンプは、
複数のレジスタによって制御される非反転オペアンプと、
第１のダイオードを介して前記非反転オペアンプの出力端子に接続された電圧フォロワと、
前記電圧フォロワ及び前記アンプの出力を提供するように構成された前記第１のダイオードに接続された第３のレジスタと、を備える、項目１に記載のゲートドライバ回路。
（項目４）
前記レギュレータの前記出力電圧は、レギュレータ出力端子に接続されたインダクタ及びコンデンサによって制御される、項目１に記載のゲートドライバ回路。
（項目５）
前記センサは、高電圧デカップリングダイオードである、項目１に記載のゲートドライバ回路。
（項目６）
前記センサは、ツェナーダイオード電圧クランプである、項目１に記載のゲートドライバ回路。
（項目７）
前記センサは、前記ＢＪＴのオン状態の間に前記コレクタ−エミッタ間電圧Ｖ ＣＥ を測定するように構成されている、項目１に記載のゲートドライバ回路。
（項目８）
前記高電圧デカップリングダイオードは、前記ＢＪＴのオフ状態の間、前記アンプと前記レギュレータとを備える回路機構を高電圧から保護する、項目１に記載のゲートドライバ回路。
（項目９）
前記センサ出力電圧は、さらなるオフセットを有する前記ＢＪＴの前記コレクタ電流に比例する、項目１に記載のゲートドライバ回路。
（項目１０）
前記アンプは、高ゲインと、良好なノイズ排除性と、コレクタ−エミッタ間電圧Ｖ ＣＥ とに基づく前記ベース電流の要件に応じてゲインを変更する能力を提供するように選択される、項目１に記載のゲートドライバ回路。
（項目１１）
前記アンプ出力は、前記レギュレータ用の電圧基準として使用される、項目１に記載のゲートドライバ回路。
（項目１２）
前記レギュレータは、同期バックコンバータである、項目１に記載のゲートドライバ回路。
（項目１３）
前記レギュレータは、前記ゲートドライバに電圧を提供し、前記ベース電流の連続的な供給を提供して、最小限の伝導損失で前記ＢＪＴをオン状態に維持する、項目１に記載のゲートドライバ回路。
（項目１４）
前記ゲートドライバは、前記ゲートドライバの前記供給電圧を調整することにより、前記コレクタ−エミッタ間電圧に基づいて前記ベース電流を最適化し、それにより電力消費を最小限に抑える、項目１に記載のゲートドライバ回路。
（項目１５）
前記ゲートドライバ出力電圧は、前記ＢＪＴの導通状態の間に調整される、項目１に記載のゲートドライバ回路。
（項目１６）
前記ゲートドライバは、前記ＤＣ電流ゲインに対する温度の影響を監視することによって前記ベース電流を最適化する、項目１に記載のゲートドライバ回路。
（項目１７）
炭化ケイ素バイポーラ接合トランジスタ（ＳｉＣ ＢＪＴ）用のゲートドライバ回路であって、
前記ＢＪＴのコレクタ端子とエミッタ端子との間に接続され、コレクタ−エミッタ間電圧Ｖ ＣＥ を検知し測定するように構成されたセンサであって、直列に接続された第１のレジスタ及び第２のレジスタと、直列に接続された前記第１のレジスタと前記第２のレジスタとの間に接続されたアノード及び前記ＢＪＴの前記コレクタ端子に接続されたカソードを有する高電圧ダイオードと、前記第２のレジスタに並列に接続された第１のコンデンサと、を有する前記センサと、
センサ出力端子に接続され、前記センサからのセンサ出力電圧を増幅するように構成されたアンプであって、複数のレジスタによって制御される非反転オペアンプと、第１のダイオードを介して前記非反転オペアンプの出力端子に接続された電圧フォロワと、前記第１のダイオード及び前記電圧フォロワに接続された第３のレジスタと、を有する前記アンプと、
アンプ出力端子に接続され、アンプ電圧に基づいて、レギュレータ出力電圧を調整するように構成されたレギュレータであって、前記レギュレータ出力電圧はレギュレータ出力端子に接続されたインダクタ及びコンデンサによって制御される前記レギュレータと、
前記レギュレータ出力端子に接続され、前記ＢＪＴの前記コレクタ−エミッタ間電圧に基づいて瞬間ベース電流を提供するように構成されたゲートドライバと、を備え、
前記レギュレータは、前記ゲートドライバの前記電圧を調整して、前記ＢＪＴの導電状態の間、前記コレクタ−エミッタ間電圧に基づいて前記瞬間比例ベース電流を発生させ、前記ＤＣ電流に対する温度の影響を監視し、これにより前記ドライバ損失を最小限に抑える、ゲートドライバ回路。
（項目１８）
前記センサは、高電圧デカップリングダイオードである、項目１７に記載のゲートドライバ回路。
（項目１９）
前記センサは、ツェナーダイオード電圧クランプである、項目１７に記載のゲートドライバ回路。
（項目２０）
前記センサは、さらなるオフセットを有する前記ＢＪＴのオン状態の間に前記コレクタ−エミッタ間電圧Ｖ ＣＥ を測定するように構成されている、項目１７に記載のゲートドライバ回路。
（項目２１）
前記センサ出力電圧は、前記ＢＪＴのコレクタ電流に比例する、項目１７に記載のゲートドライバ回路。
（項目２２）
前記アンプは、高ゲインと、良好なノイズ排除性と、前記コレクタ−エミッタ間電圧Ｖ ＣＥ とに基づく前記ベース電流の要件に応じてゲインを変更する能力を提供するように選択される、項目１７に記載のゲートドライバ回路。
（項目２３）
前記アンプ出力は、前記レギュレータ用の電圧基準として使用される、項目１７に記載のゲートドライバ回路。
（項目２４）
前記レギュレータは、同期バックコンバータである、項目１７に記載のゲートドライバ回路。
（項目２５）
前記レギュレータは、前記ゲートドライバに電圧を提供し、前記ベース電流の連続的な供給を提供して、最小限の伝導損失で前記ＢＪＴをオン状態に維持する、項目１７に記載のゲートドライバ回路。
（項目２６）
前記ゲートドライバは、前記ゲートドライバの前記供給電圧を調整することにより、前記コレクタ−エミッタ間電圧に基づいて前記ベース電流を最適化し、それにより電力消費を最小限に抑える、項目１７に記載のゲートドライバ回路。
（項目２７）
前記センサは、前記ＢＪＴのコレクタ電流を処理するための高帯域幅電流センサとデジタル信号プロセッサとを必要としない、項目１７に記載のゲートドライバ回路。
（項目２８）
前記レギュレータ出力電圧は、前記ＳｉＣ ＢＪＴの前記温度に依存する、項目１７に記載のゲートドライバ回路。
（項目２９）
ゲートドライバ回路を利用して炭化ケイ素バイポーラ接合トランジスタ（ＳｉＣ ＢＪＴ）のベース電流を最適化する方法であって、
ａ）センサ、アンプ、レギュレータ及びゲートドライバを有する前記ゲートドライバ回路を提供することと、
ｂ）前記ＢＪＴの導通状態の間、コレクタ電流に基づいて前記センサによりコレクタ−エミッタ間電圧を検知し測定することと、
ｃ）前記測定したセンサ電圧を前記ゲートドライバ回路の前記アンプに提供し、アンプ出力電圧を発生させることと、
ｄ）前記アンプ出力電圧を前記レギュレータに提供し、前記ＢＪＴの前記コレクタ−エミッタ間電圧に基づいて調整された電圧を発生させることと、
ｅ）前記レギュレータの前記調整された電圧出力を前記ゲートドライバに印加することと、
ｆ）前記レギュレータの前記調整された電圧出力及び前記ＢＪＴの前記コレクタ−エミッタ間電圧に基づいて前記ＢＪＴの前記ベース電流を最適化することと、を備える方法。
（項目３０）
前記コレクタ−エミッタ間電圧Ｖ ＣＥ は、前記ＢＪＴのオン状態の間に測定される、項目２９に記載の方法。
（項目３１）
前記ゲートドライバは、前記ゲートドライバの前記供給電圧を調整することにより、前記コレクタ−エミッタ間電圧に基づいて前記ベース電流を最適化し、それにより電力消費を最小限に抑える、項目２９に記載の方法。
（項目３２）
前記レギュレータは、前記ゲートドライバの前記電圧を調整して、前記ＢＪＴの導電状態の間、前記コレクタ−エミッタ間電圧に基づいて前記瞬間比例ベース電流を発生させ、これにより前記ドライバ損失を最小限に抑える、項目２９に記載の方法。
（項目３３）
前記センサは、そのオン状態の抵抗を介して前記ＢＪＴの前記温度の変化を検出する、項目２９に記載の方法。

Claims (33)

  1. バイポーラ接合トランジスタ（ＢＪＴ）のコレクタ端子とエミッタ端子との間に接続されたセンサであって、コレクタ−エミッタ間電圧ＶＣＥを検知し測定するように構成された前記センサと、
    センサ出力端子に接続され、前記センサからの出力電圧を増幅して、アンプ出力電圧を発生させるように構成されたアンプと、
    アンプ出力端子に接続され、前記アンプ出力電圧に基づいてレギュレータ出力電圧を調整するように構成されたレギュレータと、
    レギュレータ出力端子に接続され、前記レギュレータ出力電圧と前記ＢＪＴのベース端子とを接続／切断するように構成されたゲートドライバと、を備え、
    前記レギュレータは、前記ゲートドライバの前記電圧を調整して、前記ＢＪＴの導電状態の間、前記コレクタ−エミッタ間電圧に基づいて瞬間比例ベース電流を発生させ、これによりドライバ損失を最小限に抑える、ゲートドライバ回路。
  2. 前記センサは、
    直列に接続された第１のレジスタ及び第２のレジスタと、
    直列に接続された前記第１のレジスタと前記第２のレジスタとの間に接続されたアノード及び前記ＢＪＴの前記コレクタ端子に接続されたカソードを有する高電圧ダイオードと、
    前記第２のレジスタに並列に接続された第１のコンデンサと、を備える、請求項１に記載のゲートドライバ回路。
  3. 前記アンプは、
    複数のレジスタによって制御される非反転オペアンプと、
    第１のダイオードを介して前記非反転オペアンプの出力端子に接続された電圧フォロワと、
    前記電圧フォロワ及び前記アンプの出力を提供するように構成された前記第１のダイオードに接続された第３のレジスタと、を備える、請求項１に記載のゲートドライバ回路。
  4. 前記レギュレータの前記出力電圧は、レギュレータ出力端子に接続されたインダクタ及びコンデンサによって制御される、請求項１に記載のゲートドライバ回路。
  5. 前記センサは、高電圧デカップリングダイオードである、請求項１に記載のゲートドライバ回路。
  6. 前記センサは、ツェナーダイオード電圧クランプである、請求項１に記載のゲートドライバ回路。
  7. 前記センサは、前記ＢＪＴのオン状態の間に前記コレクタ−エミッタ間電圧ＶＣＥを測定するように構成されている、請求項１に記載のゲートドライバ回路。
  8. 前記高電圧デカップリングダイオードは、前記ＢＪＴのオフ状態の間、前記アンプと前記レギュレータとを備える回路機構を高電圧から保護する、請求項１に記載のゲートドライバ回路。
  9. 前記センサ出力電圧は、さらなるオフセットを有する前記ＢＪＴの前記コレクタ電流に比例する、請求項１に記載のゲートドライバ回路。
  10. 前記アンプは、高ゲインと、良好なノイズ排除性と、コレクタ−エミッタ間電圧ＶＣＥとに基づく前記ベース電流の要件に応じてゲインを変更する能力を提供するように選択される、請求項１に記載のゲートドライバ回路。
  11. 前記アンプ出力は、前記レギュレータ用の電圧基準として使用される、請求項１に記載のゲートドライバ回路。
  12. 前記レギュレータは、同期バックコンバータである、請求項１に記載のゲートドライバ回路。
  13. 前記レギュレータは、前記ゲートドライバに電圧を提供し、前記ベース電流の連続的な供給を提供して、最小限の伝導損失で前記ＢＪＴをオン状態に維持する、請求項１に記載のゲートドライバ回路。
  14. 前記ゲートドライバは、前記ゲートドライバの前記供給電圧を調整することにより、前記コレクタ−エミッタ間電圧に基づいて前記ベース電流を最適化し、それにより電力消費を最小限に抑える、請求項１に記載のゲートドライバ回路。
  15. 前記ゲートドライバ出力電圧は、前記ＢＪＴの導通状態の間に調整される、請求項１に記載のゲートドライバ回路。
  16. 前記ゲートドライバは、前記ＤＣ電流ゲインに対する温度の影響を監視することによって前記ベース電流を最適化する、請求項１に記載のゲートドライバ回路。
  17. 炭化ケイ素バイポーラ接合トランジスタ（ＳｉＣ ＢＪＴ）用のゲートドライバ回路であって、
    前記ＢＪＴのコレクタ端子とエミッタ端子との間に接続され、コレクタ−エミッタ間電圧ＶＣＥを検知し測定するように構成されたセンサであって、直列に接続された第１のレジスタ及び第２のレジスタと、直列に接続された前記第１のレジスタと前記第２のレジスタとの間に接続されたアノード及び前記ＢＪＴの前記コレクタ端子に接続されたカソードを有する高電圧ダイオードと、前記第２のレジスタに並列に接続された第１のコンデンサと、を有する前記センサと、
    センサ出力端子に接続され、前記センサからのセンサ出力電圧を増幅するように構成されたアンプであって、複数のレジスタによって制御される非反転オペアンプと、第１のダイオードを介して前記非反転オペアンプの出力端子に接続された電圧フォロワと、前記第１のダイオード及び前記電圧フォロワに接続された第３のレジスタと、を有する前記アンプと、
    アンプ出力端子に接続され、アンプ電圧に基づいて、レギュレータ出力電圧を調整するように構成されたレギュレータであって、前記レギュレータ出力電圧はレギュレータ出力端子に接続されたインダクタ及びコンデンサによって制御される前記レギュレータと、
    前記レギュレータ出力端子に接続され、前記ＢＪＴの前記コレクタ−エミッタ間電圧に基づいて瞬間ベース電流を提供するように構成されたゲートドライバと、を備え、
    前記レギュレータは、前記ゲートドライバの前記電圧を調整して、前記ＢＪＴの導電状態の間、前記コレクタ−エミッタ間電圧に基づいて前記瞬間比例ベース電流を発生させ、前記ＤＣ電流に対する温度の影響を監視し、これにより前記ドライバ損失を最小限に抑える、ゲートドライバ回路。
  18. 前記センサは、高電圧デカップリングダイオードである、請求項１７に記載のゲートドライバ回路。
  19. 前記センサは、ツェナーダイオード電圧クランプである、請求項１７に記載のゲートドライバ回路。
  20. 前記センサは、さらなるオフセットを有する前記ＢＪＴのオン状態の間に前記コレクタ−エミッタ間電圧ＶＣＥを測定するように構成されている、請求項１７に記載のゲートドライバ回路。
  21. 前記センサ出力電圧は、前記ＢＪＴのコレクタ電流に比例する、請求項１７に記載のゲートドライバ回路。
  22. 前記アンプは、高ゲインと、良好なノイズ排除性と、前記コレクタ−エミッタ間電圧ＶＣＥとに基づく前記ベース電流の要件に応じてゲインを変更する能力を提供するように選択される、請求項１７に記載のゲートドライバ回路。
  23. 前記アンプ出力は、前記レギュレータ用の電圧基準として使用される、請求項１７に記載のゲートドライバ回路。
  24. 前記レギュレータは、同期バックコンバータである、請求項１７に記載のゲートドライバ回路。
  25. 前記レギュレータは、前記ゲートドライバに電圧を提供し、前記ベース電流の連続的な供給を提供して、最小限の伝導損失で前記ＢＪＴをオン状態に維持する、請求項１７に記載のゲートドライバ回路。
  26. 前記ゲートドライバは、前記ゲートドライバの前記供給電圧を調整することにより、前記コレクタ−エミッタ間電圧に基づいて前記ベース電流を最適化し、それにより電力消費を最小限に抑える、請求項１７に記載のゲートドライバ回路。
  27. 前記センサは、前記ＢＪＴのコレクタ電流を処理するための高帯域幅電流センサとデジタル信号プロセッサとを必要としない、請求項１７に記載のゲートドライバ回路。
  28. 前記レギュレータ出力電圧は、前記ＳｉＣ ＢＪＴの前記温度に依存する、請求項１７に記載のゲートドライバ回路。
  29. ゲートドライバ回路を利用して炭化ケイ素バイポーラ接合トランジスタ（ＳｉＣ ＢＪＴ）のベース電流を最適化する方法であって、
    ａ）センサ、アンプ、レギュレータ及びゲートドライバを有する前記ゲートドライバ回路を提供することと、
    ｂ）前記ＢＪＴの導通状態の間、コレクタ電流に基づいて前記センサによりコレクタ−エミッタ間電圧を検知し測定することと、
    ｃ）前記測定したセンサ電圧を前記ゲートドライバ回路の前記アンプに提供し、アンプ出力電圧を発生させることと、
    ｄ）前記アンプ出力電圧を前記レギュレータに提供し、前記ＢＪＴの前記コレクタ−エミッタ間電圧に基づいて調整された電圧を発生させることと、
    ｅ）前記レギュレータの前記調整された電圧出力を前記ゲートドライバに印加することと、
    ｆ）前記レギュレータの前記調整された電圧出力及び前記ＢＪＴの前記コレクタ−エミッタ間電圧に基づいて前記ＢＪＴの前記ベース電流を最適化することと、を備える方法。
  30. 前記コレクタ−エミッタ間電圧ＶＣＥは、前記ＢＪＴのオン状態の間に測定される、請求項２９に記載の方法。
  31. 前記ゲートドライバは、前記ゲートドライバの前記供給電圧を調整することにより、前記コレクタ−エミッタ間電圧に基づいて前記ベース電流を最適化し、それにより電力消費を最小限に抑える、請求項２９に記載の方法。
  32. 前記レギュレータは、前記ゲートドライバの前記電圧を調整して、前記ＢＪＴの導電状態の間、前記コレクタ−エミッタ間電圧に基づいて前記瞬間比例ベース電流を発生させ、これにより前記ドライバ損失を最小限に抑える、請求項２９に記載の方法。
  33. 前記センサは、そのオン状態の抵抗を介して前記ＢＪＴの前記温度の変化を検出する、請求項２９に記載の方法。
JP2019569404A 2017-06-16 2018-06-11 炭化ケイ素バイポーラ接合トランジスタのための高度なゲートドライバ Active JP6938689B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762520645P 2017-06-16 2017-06-16
US62/520,645 2017-06-16
US15/990,881 US10715135B2 (en) 2017-06-16 2018-05-29 Advanced gate drivers for silicon carbide bipolar junction transistors
US15/990,881 2018-05-29
PCT/US2018/036817 WO2018231668A1 (en) 2017-06-16 2018-06-11 Advanced gate drivers for silicon carbide bipolar junction transistors

Publications (2)

Publication Number Publication Date
JP2020526156A true JP2020526156A (ja) 2020-08-27
JP6938689B2 JP6938689B2 (ja) 2021-09-22

Family

ID=64658444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019569404A Active JP6938689B2 (ja) 2017-06-16 2018-06-11 炭化ケイ素バイポーラ接合トランジスタのための高度なゲートドライバ

Country Status (8)

Country Link
US (3) US10715135B2 (ja)
EP (1) EP3596480A4 (ja)
JP (1) JP6938689B2 (ja)
KR (1) KR20200018446A (ja)
CN (1) CN110603453B (ja)
AU (1) AU2018285898B2 (ja)
CA (1) CA3063433A1 (ja)
WO (1) WO2018231668A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021209101A1 (en) * 2020-04-14 2021-10-21 Aalborg Universitet Non-invasive front-end for power electronic monitoring
CN113131725A (zh) * 2021-04-16 2021-07-16 安徽大学 一种基于碳化硅的智能功率模块及应用
CN118232854B (zh) * 2024-05-24 2024-08-13 苏州华太电子技术股份有限公司 一种多级射频功率放大器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001052395A1 (fr) * 2000-01-12 2001-07-19 Tdk Corporation Procede et appareil permettant d'exciter des elements de commutation d'un dispositif de conversion de puissance commande par le courant
JP2011055616A (ja) * 2009-09-01 2011-03-17 Honda Motor Co Ltd 電流制御型駆動回路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107190A (en) 1990-06-22 1992-04-21 Motorola, Inc. Means and method for optimizing the switching performance of power amplifiers
US8598921B2 (en) * 2006-11-22 2013-12-03 Ct-Concept Holding Gmbh Control circuit and method for controlling a power semiconductor switch
GB2449063A (en) 2007-04-27 2008-11-12 Cambridge Semiconductor Ltd A saturation control loop for a BJT or IGBT in a switching power supply
US8564272B2 (en) * 2008-01-04 2013-10-22 Integrated Memory Logic, Inc. Integrated soft start circuits
US20100259185A1 (en) * 2009-04-11 2010-10-14 Innosys, Inc. Thyristor Starting Circuit
JP5586211B2 (ja) * 2009-11-17 2014-09-10 株式会社東芝 Ｄｃ−ｄｃコンバータおよび半導体集積回路
US8461818B1 (en) * 2010-01-19 2013-06-11 Agilent Technologies, Inc. Transient response device, having parallel connected diode and transistor, for improving transient response of power supply
US8981819B2 (en) * 2011-12-23 2015-03-17 Fairchild Semiconductor Corporation Proportional bias switch driver circuit with current transformer
WO2013107508A1 (en) * 2012-01-18 2013-07-25 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same
US8987997B2 (en) * 2012-02-17 2015-03-24 Innosys, Inc. Dimming driver with stealer switch
US20130328505A1 (en) * 2012-06-08 2013-12-12 Laurence P. Sadwick Dimmer for Dimmable Drivers
US20140035627A1 (en) 2012-08-06 2014-02-06 Fairchild Semiconductor Corporation SiC Proportional Bias Switch Driver Circuit with Current Transformer
DE102012015787B3 (de) * 2012-08-08 2013-12-12 Fairchild Semiconductor Corp. Gepulster Gate-Treiber
JP2014206861A (ja) * 2013-04-12 2014-10-30 富士電機株式会社 レギュレータ回路およびレギュレータを形成した半導体集積回路装置
US9575113B2 (en) 2014-02-07 2017-02-21 Infineon Technologies Ag Insulated-gate bipolar transistor collector-emitter saturation voltage measurement
WO2016071963A1 (ja) * 2014-11-04 2016-05-12 三菱電機株式会社 電動機駆動装置および空気調和機
CA2973231A1 (en) * 2015-01-12 2016-07-21 Hua Cao Switching regulator having an adjustable output voltage
EP3148077B1 (en) * 2015-09-25 2019-07-17 Delta Electronics (Thailand) Public Co., Ltd. Driver for a p-channel mosfet

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001052395A1 (fr) * 2000-01-12 2001-07-19 Tdk Corporation Procede et appareil permettant d'exciter des elements de commutation d'un dispositif de conversion de puissance commande par le courant
JP2011055616A (ja) * 2009-09-01 2011-03-17 Honda Motor Co Ltd 電流制御型駆動回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ALEJANDRO POZO ARRIBAS AND MAHESH KRISHNAMURTHY: ""SiC BJT Proportional Base Driver with Collector-Emitter Voltage Measurement and a Switching Regulat", 2016 IEEE TRANSPORTATION ELECTRIFICATION CONFERENCE AND EXPO (ITEC), JPN6021006350, June 2016 (2016-06-01), US, ISSN: 0004451660 *

Also Published As

Publication number Publication date
WO2018231668A1 (en) 2018-12-20
NZ759815A (en) 2021-03-26
US11190179B2 (en) 2021-11-30
US10715135B2 (en) 2020-07-14
CA3063433A1 (en) 2018-12-20
KR20200018446A (ko) 2020-02-19
AU2018285898B2 (en) 2021-02-18
AU2018285898A1 (en) 2020-01-02
US20220085804A1 (en) 2022-03-17
JP6938689B2 (ja) 2021-09-22
EP3596480A1 (en) 2020-01-22
US20200403611A1 (en) 2020-12-24
US20180367137A1 (en) 2018-12-20
CN110603453A (zh) 2019-12-20
CN110603453B (zh) 2022-01-04
EP3596480A4 (en) 2020-12-23

Similar Documents

Publication Publication Date Title
US20220085804A1 (en) Advanced gate drivers for silicon carbide bipolar junction transistors
US7643322B1 (en) Dual loop constant on time regulator
TWI405066B (zh) 功率因數校正電路及其方法
TWI484738B (zh) 用於提供過電流保護的方法和電路
JP3961505B2 (ja) 電圧検出回路、電源装置及び半導体装置
US11056965B2 (en) Gate driver and power converter
TW201437783A (zh) 基準補償模組及開關型電壓調整電路
JP2001078439A (ja) スイッチング電源装置
KR101503874B1 (ko) 발광 다이오드 구동 회로 및 이를 포함하는 조명 장치
CN109120187B (zh) 一种电磁制动装置控制器
US20220334150A1 (en) Current measuring device for switched-mode power converters and regulation circuit for application of the current measuring device
US10101369B2 (en) Highly accurate current measurement
CN110176853A (zh) 电流感测设备以及相关联的方法
US8446221B2 (en) Electronic circuit with a linear amplifier assisted by a switch-mode amplifier
US9602014B2 (en) Voltage converter circuit and voltage converter controller and parameter setting method therefor
US20130119883A1 (en) Buck converter and method for providing a current for at least one led
CN210838444U (zh) 一种动态跟踪调节电流和电压的激光器驱动电源
CN112055937A (zh) 功率放大器
JP6924277B2 (ja) パワーモジュール
CN112332648B (zh) 一种主动平衡并联功率器件的热性能的装置和方法
WO2022085495A1 (ja) パワートランジスタのコントローラおよび制御方法
NZ759815B2 (en) Advanced gate drivers for silicon carbide bipolar junction transistors
CN210123940U (zh) 一种恒压源
JPH11196569A (ja) スイッチング電源等の平滑回路
JP6257536B2 (ja) 電流出力装置および電流出力方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210901

R150 Certificate of patent or registration of utility model

Ref document number: 6938689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150