JP2020516200A - 高速光感知装置ｉｉｉ - Google Patents

高速光感知装置ｉｉｉ Download PDF

Info

Publication number
JP2020516200A
JP2020516200A JP2019555177A JP2019555177A JP2020516200A JP 2020516200 A JP2020516200 A JP 2020516200A JP 2019555177 A JP2019555177 A JP 2019555177A JP 2019555177 A JP2019555177 A JP 2019555177A JP 2020516200 A JP2020516200 A JP 2020516200A
Authority
JP
Japan
Prior art keywords
read
terminal
photodetector
region
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019555177A
Other languages
English (en)
Other versions
JP6961714B2 (ja
Inventor
ユン−チュン・ナ
チェ−フ・リアン
シュ−ル・チェン
ズ−リン・チェン
ハン−ディン・リュウ
チェン−ルン・チェン
ユアン−フ・リュ
チェ−ティン・リン
ボ−ジウン・チェン
フイ−ウェン・チェン
シュ−ウェイ・チュ
チュン−チ・リン
クアン−チェン・チュ
Original Assignee
アーティラックス・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/908,447 external-priority patent/US10886309B2/en
Application filed by アーティラックス・インコーポレイテッド filed Critical アーティラックス・インコーポレイテッド
Publication of JP2020516200A publication Critical patent/JP2020516200A/ja
Priority to JP2021167356A priority Critical patent/JP7314229B2/ja
Application granted granted Critical
Publication of JP6961714B2 publication Critical patent/JP6961714B2/ja
Priority to JP2023114616A priority patent/JP2023133339A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/32—Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S17/36—Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated with phase comparison between the received signal and the contemporaneously transmitted signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4811—Constructional features, e.g. arrangements of optical elements common to transmitter and receiver
    • G01S7/4813—Housing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491—Details of non-pulse systems
    • G01S7/4912—Receivers
    • G01S7/4913—Circuits for detection, sampling, integration or read-out
    • G01S7/4914—Circuits for detection, sampling, integration or read-out of detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491—Details of non-pulse systems
    • G01S7/493—Extracting wanted echo signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

第１の読み出し端子及び第１の読み出し端子と異なる第２の読み出し端子を備えるフォトディテクタと、第１の読み出し端子と結合され、第１の読み出し電圧を出力するように構成される第１の読み出し回路と、第２の読み出し端子と結合され、第２の読み出し電圧を出力するように構成される第２の読み出し回路と、コモンモードアナログ／デジタルコンバータ（ＡＤＣ）とを具備し、コモンモードＡＤＣは、第１の電圧源と結合されている第１の入力端子と、コモンモードジェネレータと結合されている第２の入力端子であって、コモンモードジェネレータは第１の読み出し電圧及び第２の読み出し電圧を受け取り、第１の読み出し電圧と第２の読み出し電圧との間のコモンモード電圧を発生するように構成される、第２の入力端子と、フォトディテクタが発生する電流の大きさに対応する第１の出力信号を出力するように構成される第１の出力端子とを備える、回路が提供される。

Description

関連出願の相互参照
本出願は、２０１８年２月２８日に出願した米国特許出願第１５／９０８，４４７号の一部継続出願であり、その利益を主張するものであり、これは２０１７年２月２８日に出願した米国仮出願第６２／４６５，１３９号、２０１７年３月３１日に出願した米国仮特許出願第６２／４７９，３２２号、２０１７年５月１０日に出願した米国仮特許出願第６２／５０４，５３１号、２０１７年４月１３日に出願した米国仮特許出願第６２／４８５，００３号、２０１７年５月２７日に出願した米国仮特許出願第６２／５１１，９７７号、２０１７年７月１８日に出願した米国仮特許出願第６２／５３４，１７９号、２０１７年９月２１日に出願した米国仮特許出願第６２／５６１，２６６号、２０１８年１月３日に出願した米国仮特許出願第６２／６１３，０５４号、２０１８年１月１５日に出願した米国仮特許出願第６２／６１７，３１７号の優先権を主張し、ならびにこれは２０１６年１０月３１日に出願した米国特許出願第１５／３３８，６６０号の一部継続出願であり、その利益を主張し、これは２０１６年２月１２日に出願した米国仮特許出願第６２／２９４，４３６号、２０１５年１２月２８日に出願した米国仮特許出願第６２／２７１，３８６号、および２０１５年１１月６日に出願した米国仮特許出願第６２／２５１，６９１号の優先権を主張し、これらはすべて全体が参照により本明細書に組み込まれている。
本出願は、また、２０１７年４月４日に出願した米国仮出願第６２／４８１，１３１号、２０１７年５月２７日に出願した米国仮出願第６２／５１１，９７７号、２０１７年８月８日に出願した米国仮出願第６２／５４２，３２９号、２０１７年９月２１日に出願した米国仮出願第６２／５６１，２５６号、２０１７年１１月５日に出願した米国仮出願第６２／５８１，７２０号、２０１７年１１月５日に出願した米国仮出願第６２／５８１，７７７号、および２０１７年１２月１１日に出願した米国仮出願第６２／５９６，９１４号の優先権の権利を主張するものであり、これらはすべて全体が参照により本明細書に組み込まれている。
本明細書は、フォトディテクタ（ｐｈｏｔｏｄｅｔｅｃｔｏｒ）を使用して光を検出することに関する。
光は自由空間内で伝搬するか、または光媒体が処理のため光信号を電気信号に変換するフォトディテクタに結合される。
米国特許公開第ＵＳ２０１７００４０３６２Ａ１号 米国特許第９，７８６，７１５号
本明細書において説明されている主題の革新的一態様によれば、３次元物体から反射された光は、撮像システムのフォトディテクタによって検出され得る。フォトディテクタは、検出された光を電荷に変換する。各フォトディテクタは、電荷を収集するスイッチの２つのグループを含み得る。スイッチの２つのグループによる電荷の収集は、時間の経過とともに変わることがあり、したがって撮像システムが感知された光の位相情報を決定するものとしてよい。撮像システムは位相情報を使用して、深さ情報または材料組成を含む３次元物体に関連付けられている特性を分析するものとしてよい。撮像システムは、また、位相情報を使用して、視標追跡、ジェスチャ認識、３次元モデルスキャニング／ビデオ録画、モーション追跡、および／または拡張／仮想現実アプリケーションに関連付けられている特性を分析するものとしてよい。
一般に、本明細書で説明されている主題の革新的な一態様は、第１の読み出し端子および第１の読み出し端子と異なる第２の読み出し端子を備えるフォトディテクタと、第１のＭＯＳＦＥＴトランジスタおよび第２のＭＯＳＦＥＴトランジスタを備える第１の読み出し部分回路であって、第１のＭＯＳＦＥＴトランジスタは第１の制御電圧源に結合されている第１のゲート端子、第１のチャネル端子、およびフォトディテクタの第１の読み出し端子に結合されている第２のチャネル端子を備え、第２のＭＯＳＦＥＴトランジスタは第２の制御電圧源に結合されている第２のゲート端子、電源電圧ノードに結合されている第３のチャネル端子、および第１のチャネル端子に結合されている第４のチャネル端子を備える、第１の読み出し部分回路と、第３のＭＯＳＦＥＴトランジスタおよび第４のＭＯＳＦＥＴトランジスタを備える第２の読み出し部分回路であって、第３のＭＯＳＦＥＴトランジスタは第１の制御電圧源に結合されている第３のゲート端子、第５のチャネル端子、およびフォトディテクタの第２の読み出し端子に結合されている第６のチャネル端子を備え、第４のＭＯＳＦＥＴトランジスタは第２の制御電圧源に結合されている第４のゲート端子、電源電圧ノードに結合されている第７のチャネル端子、および第５のチャネル端子に結合されている第８のチャネル端子を備える、第２の読み出し部分回路とを具備する回路で具現化され得る。回路の動作時に、第１の制御電圧源は、電源電圧ノードの電源電圧と第１の読み出し端子の第１の電圧との間の第１の電圧差を生じさせ、電源電圧ノードの電源電圧と第２の読み出し端子の第２の電圧との間の第２の電圧差を生じさせるように構成されている第１の制御電圧を発生する。
回路の実施形態は、次の特徴のうちの１つまたは複数の特徴を含み得る。たとえば、回路の動作時に、第１の制御電圧は、それぞれの閾値下領域または飽和領域内で第１および第３のＭＯＳＦＥＴトランジスタを動作させるように構成される。
いくつかの実施形態において、第１の電圧差および第２の電圧差は、電源電圧の１０％以上である。
いくつかの実施形態において、回路の動作時に、第１の制御電圧源は、第１の読み出し端子を通じて収集される第１の暗電流と、第２の読み出し端子を通じて収集される第２の暗電流とを、第１および第３のＭＯＳＦＥＴトランジスタを有しない相当する回路と比較して減少させる。
いくつかの実施形態において、フォトディテクタはｐ型ドープ本体部をさらに備え、第１および第２の読み出し端子はｎ型ドープ領域を備え、第１および第３のＭＯＳＦＥＴトランジスタはｎ型ＭＯＳＦＥＴトランジスタである。
いくつかの実施形態において、フォトディテクタはｎ型ドープ本体部をさらに備え、第１および第２の読み出し端子はｐ型ドープ領域を備え、第１および第３のＭＯＳＦＥＴトランジスタはｐ型ＭＯＳＦＥＴトランジスタである。
いくつかの実施形態において、フォトディテクタは、飛行時間型検出を行うように構成されているスイッチトフォトディテクタ（ｓｗｉｔｃｈｅｄ ｐｈｏｔｏｄｅｔｅｃｔｏｒ）である。
いくつかの実施形態において、フォトディテクタはゲルマニウムを含む光吸収領域をさらに備える。フォトディテクタは、第１の制御端子と第２の制御端子とをさらに備えるものとしてよい。フォトディテクタは凹部を備えることができ、光吸収領域の少なくとも一部は凹部内に埋め込まれ得る。
本明細書で説明されている主題の別の革新的態様は、第１の読み出し部分回路と結合されている第１の読み出し端子および第２の読み出し部分回路と結合されている第２の読み出し端子を有するフォトディテクタを含む回路を動作させるための方法で具現化されるものとしてよく、この方法は、第１の読み出し部分回路および第２の読み出し部分回路と結合されている第１の制御電圧源を通して、第１の読み出し部分回路の第１のＭＯＳＦＥＴトランジスタおよび第２の読み出し部分回路の第３のＭＯＳＦＥＴトランジスタをそれぞれの閾値下領域または飽和領域内で動作させるように構成されている第１の制御電圧を発生することと、第１の読み出し部分回路の第１の出力端子を第５の電圧に、第２の読み出し部分回路の第２の出力端子を第６の電圧に設定することを含むフォトディテクタ読み出しステップを実行することであって、第１の制御電圧源を制御することで、第１および第２の読み出し部分回路の電源電圧と第１の読み出し端子の第１の電圧との間の第１の電圧差を生じさせ、電源電圧と第２の読み出し端子の第２の電圧との間の第２の電圧差を生じさせる、実行することとを含む。
本明細書で説明されている主題の別の革新的な態様は回路で具現化されるものとしてよく、この回路は第１の電源電圧ノードと結合されているカソード、およびアノードを備える発光デバイスと、入力信号源と結合されているゲート端子、発光デバイスのアノードと結合されている第１のチャネル端子、および第２の電源電圧ノードと結合されている第２のチャネル端子を備えるＭＯＳＦＥＴトランジスタと、第３の電源電圧ノードまたは電流源と結合されている第１の端子および発光デバイスのアノードと結合されている第２の端子を備える第１のインダクタと、ＭＯＳＦＥＴトランジスタのゲート端子と結合されている第３の端子、および第４の端子を備える第２のインダクタとを具備する。第２のインダクタの第２のインダクタンスは、ＭＯＳＦＥＴトランジスタのゲート端子に関連付けられているＬＣ共振周波数が入力信号源の入力周波数に対応するように設定される。
回路の実施形態は、次の特徴のうちの１つまたは複数の特徴を含み得る。たとえば、回路は、入力信号源とＭＯＳＦＥＴトランジスタのゲート端子との間に配置構成される第１のキャパシタをさらに備えるものとしてよく、第１のキャパシタはＭＯＳＦＥＴトランジスタのゲート端子と結合されている第１の端子および入力信号源と結合されている第２の端子を備え、第２のインダクタの第４の端子は、ＭＯＳＦＥＴバイアス電圧源と結合され得る。
いくつかの実施形態において、回路の動作時に、ＭＯＳＦＥＴバイアス電圧源は、発光デバイスによって出力される光のデューティサイクルを調整するように制御される。
いくつかの実施形態において、発光デバイスは、発光ダイオードアレイまたはレーザーダイオードアレイを含む。
本明細書で説明されている主題の別の革新的な態様は回路で具現化されるものとしてよく、この回路は第１の読み出し端子および第１の読み出し端子と異なる第２の読み出し端子を備えるフォトディテクタと、第１の読み出し端子と結合され、第１の読み出し電圧を出力するように構成される第１の読み出し回路と、第２の読み出し端子と結合され、第２の読み出し電圧を出力するように構成される第２の読み出し回路と、コモンモードアナログ／デジタルコンバータ（ＡＤＣ）とを具備し、コモンモードアナログ／デジタルコンバータ（ＡＤＣ）は、第１の電圧源と結合されている第１の入力端子と、コモンモードジェネレータと結合されている第２の入力端子であって、第１の読み出し電圧および第２の読み出し電圧を受け取り、第１の読み出し電圧と第２の読み出し電圧との間のコモンモード電圧を発生するように構成される、第２の入力端子と、フォトディテクタが発生する電流の大きさに対応する第１の出力信号を出力するように構成される第１の出力端子とを備える。
回路の実施形態は、次の特徴のうちの１つまたは複数の特徴を含み得る。たとえば、回路は、差動モードＡＤＣをさらに備えるものとしてよく、これは第１の読み出し回路と結合され、第１の読み出し電圧を受け取るように構成される第３の入力端子と、第２の読み出し回路と結合され、第２の読み出し電圧を受け取るように構成される第４の入力端子と、フォトディテクタによって生成される飛行時間型情報に対応する第２の出力信号を出力するように構成される第２の出力端子とを備え、回路は、第１の出力信号および第２の出力信号を同時に生成するように動作可能である。
いくつかの実施形態において、第１の読み出し回路は、第１の読み出し端子と結合されている第１のキャパシタと、第１のキャパシタと結合され、第１の読み出し電圧を発生するように構成される第１のソースフォロワ回路とを備え、第２の読み出し回路は、第２の読み出し端子と結合されている第２のキャパシタと、第２のキャパシタと結合され、第２の読み出し電圧を発生するように構成される第２のソースフォロワ回路とを備える。
いくつかの実施形態において、第１の読み出し回路は、第１の制御電圧源に結合されている第１のゲート端子、第１のチャネル端子、およびフォトディテクタの第１の読み出し端子に結合されている第２のチャネル端子を備える第１のＭＯＳＦＥＴトランジスタと、第２の制御電圧源に結合されている第２のゲート端子、電源電圧ノードに結合されている第３のチャネル端子、および第１のチャネル端子に結合されている第４のチャネル端子を備える第２のＭＯＳＦＥＴトランジスタと、第１のＭＯＳＦＥＴトランジスタの第１のチャネル端子と結合されている第１のキャパシタと、第１のキャパシタと結合され、第１の読み出し電圧を発生するように構成される第１のソースフォロワ回路とを具備する。第２の読み出し回路は、第１の制御電圧源に結合されている第３のゲート端子、第５のチャネル端子、およびフォトディテクタの第２の読み出し端子に結合されている第６のチャネル端子を備える第３のＭＯＳＦＥＴトランジスタと、第２の制御電圧源に結合されている第４のゲート端子、電源電圧ノードに結合されている第７のチャネル端子、および第５のチャネル端子に結合されている第８のチャネル端子を備える第４のＭＯＳＦＥＴトランジスタと、第３のＭＯＳＦＥＴトランジスタの第５のチャネル端子と結合されている第２のキャパシタと、第２のキャパシタと結合され、第２の読み出し電圧を発生するように構成される第２のソースフォロワ回路とを具備する。
いくつかの実施形態において、第１の電圧源は、第３のソースフォロワ回路を備える。
本明細書で説明されている主題の別の革新的態様は、第１の読み出し回路と結合され、第１の読み出し電圧を出力するように構成される第１の読み出し端子および第２の読み出し回路と結合され、第２の読み出し電圧を出力するように構成される第２の読み出し回路を有するフォトディテクタを備える飛行時間型検出装置の性能を特徴付けるための方法で具現化されるものとしてよく、この方法は、周辺光および飛行時間型光信号が存在しない場合に第１の読み出し電圧と第２の読み出し電圧との間のコモンモード出力信号を測定することによってフォトディテクタの暗電流を測定することと、フォトディテクタの暗電流が第１の値より大きいと決定することと、フォトディテクタの暗電流が第１の値より大きいと決定したことに基づき、飛行時間型検出装置が性能仕様を満たしていないと決定することを含む。
方法の実施形態は、次の特徴のうちの１つまたは複数の特徴を含み得る。たとえば、フォトディテクタの暗電流を測定することは、１ビットＡＤＣまたはマルチビットＡＤＣを通じて、周辺光および飛行時間型光信号が存在しない場合に第１の読み出し電圧と第２の読み出し電圧との間のコモンモード出力信号の１つまたは複数の測定を実行することと、コモンモード出力信号の１つまたは複数の測定に基づき暗電流を決定することとを含むことができる。
いくつかの実施形態において、１つまたは複数の測定は、複数の測定であり、複数の測定の各々は、１ビットＡＤＣまたはマルチビットＡＤＣに入力される異なる積分時間または異なるレプリカ電圧に対応する。
いくつかの実施形態において、この方法は、飛行時間型光信号が存在する場合に第１の読み出し電圧と第２の読み出し電圧との間の差動モード出力信号を測定することによって飛行時間型検出装置の復調コントラストを測定することと、飛行時間型検出装置の復調コントラストが第２の値より低いと決定することと、飛行時間型検出装置の復調コントラストが第２の値より低いという決定に基づき、飛行時間型検出装置が性能仕様を満たしていないと決定することとをさらに含む。
有利な実装形態は、以下の特徴のうちの１つまたは複数を含むことができる。ゲルマニウムは、近赤外線波長に対する効率的な吸収材料であり、このことは、非効率な吸収材料、たとえば、シリコンが使用されるときにより大きい基板の深さにおいて生成される光キャリアが遅いという問題を低減する。２つの異なる深さで加工されたｐ型ドープ領域およびｐ型ドープ領域を有するフォトディテクタについて、光キャリア通過距離は吸収材料の深さによって制限され、吸収材料の幅によって制限されない。その結果、吸収長が短い効率的な吸収材料が使用される場合、ｐ型ドープ領域とｎ型ドープ領域との間の距離も、バイアスが小さくとも強い場を発生し、結果として動作速度を高めるように短くされ得る。そのようなフォトディテクタについて、スイッチの２つのグループが互いにかみ合う配置構成に挿入され横方向に配置されるものとしてよく、これは飛行時間型システムに対して異なる光位相で光キャリアを収集し得る。動作速度が上がることで、飛行時間型システムにおいてより高い変調周波数を使用することが可能になり、より大きな深さ分解能が得られる。光パルスのデューティサイクルが下げられる一方で光パルスのピーク強度が高められる飛行時間型システムにおいて、信号対雑音比（およびしたがって深さ精度）は、飛行時間型システムに対して同じ消費電力を維持しながら改善され得る。これは、パルス形状を歪ませることなく光位相のデューティサイクルが下げられるように動作速度が上げられるときに可能にされる。それに加えて、ゲルマニウムを吸収材料として使用することによって、１μｍより長い波長の光パルスが使用され得る。より長いＮＩＲ波長（たとえば、１．３１μｍ、１．４μｍ、１．５５μｍ）は一般的に人間の目に対してより安全であると認められているので、光パルスはより長い波長、より高い強度で出力されるものとしてよく、目に対する安全要求条件を満たしながら信号対雑音比（およびしたがってよりよい深度精度）を改善することができる。
１つまたは複数の実装形態の詳細は、添付図面と以下の説明とで述べられる。他の潜在的な特徴および利点は、説明、図面および特許請求の範囲から明らかになるであろう。
スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 基板上に吸収層を選択的形成するための例示的な設計を示す図である。 基板上に吸収層を選択的形成するための例示的な設計を示す図である。 基板上に吸収層を選択的形成するための例示的な設計を示す図である。 基板上に吸収層を選択的形成するための例示的な設計を示す図である。 フォトディテクタの例を示す図である。 フォトディテクタの例を示す図である。 フォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 スイッチトフォトディテクタの例を示す図である。 フォトディテクタと一体化されているマイクロレンズの例示的な構成を示す断面図である。 フォトディテクタと一体化されているマイクロレンズの例示的な構成を示す断面図である。 スイッチトフォトディテクタに対するスイッチの例を示す図である。 スイッチトフォトディテクタに対するスイッチの例を示す図である。 スイッチトフォトディテクタに対するスイッチの例を示す図である。 スイッチトフォトディテクタに対する電気的端子の例を示す図である。 スイッチトフォトディテクタに対する電気的端子の例を示す図である。 スイッチトフォトディテクタに対する電気的端子の例を示す図である。 スイッチトフォトディテクタに対する電気的端子の例を示す図である。 スイッチトフォトディテクタに対する電気的端子の例を示す図である。 吸収領域および基板を備えるフォトディテクタの例示的な構成を示す図である。 吸収領域および基板を備えるフォトディテクタの例示的な構成を示す図である。 吸収領域および基板を備えるフォトディテクタの例示的な構成を示す図である。 吸収領域および基板を備えるフォトディテクタの例示的な構成を示す図である。 吸収領域および基板を備えるフォトディテクタの例示的な構成を示す図である。 吸収領域および基板を備えるフォトディテクタの例示的な構成を示す図である。 吸収領域および基板を備えるフォトディテクタの例示的な構成を示す図である。 吸収領域および基板を備えるフォトディテクタの例示的な構成を示す図である。 吸収領域および基板を備えるフォトディテクタの例示的な構成を示す図である。 スイッチトフォトディテクタの例の上面図である。 スイッチトフォトディテクタの例の側面図である。 スイッチトフォトディテクタの例の上面図である。 スイッチトフォトディテクタの例の側面図である。 スイッチトフォトディテクタの例の側面図である。 スイッチトフォトディテクタの例の側面図である。 スイッチトフォトディテクタの例の上面図である。 スイッチトフォトディテクタの例の側面図である。 スイッチトフォトディテクタの例の側面図である。 スイッチトフォトディテクタの例の側面図である。 スイッチトフォトディテクタの例の上面図である。 スイッチトフォトディテクタの例の側面図である。 スイッチトフォトディテクタの例の側面図である。 スイッチトフォトディテクタの例の側面図である。 スイッチトフォトディテクタの例の上面図である。 スイッチトフォトディテクタの例の上面図である。 スイッチトフォトディテクタの例の上面図である。 スイッチトフォトディテクタの例の上面図である。 スイッチトフォトディテクタの例の上面図である。 スイッチトフォトディテクタの例の上面図である。 スイッチトフォトディテクタの例の上面図である。 スイッチトフォトディテクタの例の上面図である。 スイッチトフォトディテクタの例の上面図である。 センサのピクセル分離の例示的な構成を示す断面図である。 センサのピクセル分離の例示的な構成を示す断面図である。 センサのピクセル分離の例示的な構成を示す断面図である。 センサのピクセル分離の例示的な構成を示す断面図である。 センサのピクセル分離の例示的な構成を示す断面図である。 センサのピクセル分離の例示的な構成を示す断面図である。 センサのピクセル分離の例示的な構成を示す断面図である。 フォトディテクタの例示的な構成を示す断面図である。 フォトディテクタの例示的な構成を示す断面図である。 フォトディテクタの例示的な構成を示す断面図である。 フォトディテクタの例示的な構成を示す断面図である。 フォトディテクタの例示的な構成を示す断面図である。 フォトディテクタの例示的な構成を示す断面図である。 フォトディテクタの例示的な構成を示す断面図である。 フォトディテクタの例示的な構成を示す断面図である。 フォトディテクタの例示的な構成を示す断面図である。 フォトディテクタの例示的な構成を示す断面図である。 吸収領域表面改質の例示的な構成を示す断面図である。 吸収領域表面改質の例示的な構成を示す断面図である。 吸収領域表面改質の例示的な構成を示す断面図である。 吸収領域表面改質の例示的な構成を示す断面図である。 吸収領域表面改質の例示的な構成を示す断面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 例示的なスイッチトフォトディテクタの上面図である。 例示的なスイッチトフォトディテクタの側面図である。 矩形のフォトディテクタの例示的なユニットセルを示す図である。 フォトトランジスタゲインのゲインとともに例示的な矩形のスイッチトフォトディテクタを示す図である。 撮像システムの例のブロック図である。 撮像システムを使用して物体の特性を決定するための技術の例を示す図である。 撮像システムを使用して物体の特性を決定するための技術の例を示す図である。 撮像システムを使用して物体の特性を決定するための流れ図の例を示す図である。 飛行時間型（ＴｏＦ）検出のための例示的なレシーバユニットのブロック図である。 静電容量を高めたＴｏＦレシーバユニットの例の概略および断面図である。 静電容量を高めたＴｏＦレシーバユニットの例の概略および断面図である。 静電容量を高めたＴｏＦレシーバユニットの例の概略および断面図である。 静電容量を高めたＴｏＦレシーバユニットの例の概略および断面図である。 静電容量を高めたＴｏＦレシーバユニットの例の概略および断面図である。 静電容量を高めたＴｏＦレシーバユニットの例の概略および断面図である。 静電容量を高めたＴｏＦレシーバユニットの例の概略および断面図である。 静電容量を高めたＴｏＦレシーバユニットの例の概略および断面図である。 静電容量を高めたＴｏＦレシーバユニットの例の概略および断面図である。 ＴｏＦ検出のための例示的なレシーバユニットのブロック図である。 ＴｏＦ検出のための例示的なレシーバユニットの概略断面図である。 ＴｏＦ検出のための例示的なレシーバユニットの概略断面図である。 ＴｏＦ検出のための例示的なレシーバユニットの概略断面図である。 ＴｏＦ検出のための例示的なレシーバユニットの概略断面図である。 ＴｏＦ検出のための例示的なレシーバユニットの概略断面図である。 ＴｏＦ検出のための例示的なレシーバユニットの例示的なボンディングプロセスの概略断面図である。 ＴｏＦピクセルを操作するための回路の概略図である。 例示的な試験装置の概略側面図である。 例示的な試験装置の概略側面図である。 ＴｏＦピクセルからの測定値を２値化するための回路の概略図である。 ピクセル回路の例の概略図である。 ピクセル回路の例の概略図である。 例示的なコモンモード検出回路の概略図である。 図３７Ａの回路の動作に関連する例示的なタイミング図である。 ＴｏＦ検出装置の性能を特徴付けるための流れ図の例を示す図である。 発光デバイスを操作するための回路の概略図である。 発光デバイスを操作するための回路の概略図である。
様々な図面中の同様の参照番号および名称は同様の要素を示す。図中に示されている様々な例示的な実施形態は単に例示するだけの図であり、必ずしも縮尺通りでないことも理解されるであろう。
フォトディテクタは、光信号を検出し、この光信号を別の回路によってさらに処理され得る電気信号に変換するために使用されるものとしてよい。飛行時間型（ＴＯＦ）アプリケーションでは、３次元物体の深さ情報は、透過した光パルスと検出された光パルスとの間の位相差を使用して決定され得る。たとえば、３次元物体の３次元画像を再構成するためにピクセルの２次元配列が使用されるものとしてよく、各ピクセルは、３次元物体の位相情報を導出するための１つまたは複数のフォトディテクタを含み得る。いくつかの実装形態において、飛行時間型アプリケーションは、近赤外線（ＮＩＲ）範囲内の波長を有する光源を使用する。たとえば、発光ダイオード（ＬＥＤ）は、８５０ｎｍ、９４０ｎｍ、１０５０ｎｍ、または１．３μｍから１．６μｍの波長を有し得る。いくつかのフォトディテクタはシリコンを吸収材料として使用し得るが、シリコンはＮＩＲ波長に対して非効率な吸収材料である。特に、光キャリアは、シリコン基板内で深く（たとえば、深さ１０μｍを超える）生成されるものとしてよく、それらの光キャリアは、フォトディテクタ接合部にゆっくりとドリフトおよび／または拡散するものとしてよく、その結果、動作速度が下がる。さらに、小さな電圧振幅は、典型的には、消費電力を最小にするようにフォトディテクタの動作を制御するために使用される。大きな吸収領域（たとえば、直径１０μｍ）では、小さな電圧振幅は、大きな吸収領域にわたって小さい横／垂直場のみを形成し、これは吸収領域にわたって掃引される光キャリアのドリフト速度に影響を及ぼす。したがって、動作速度はさらに制限される。ＮＩＲ波長を使用するＴＯＦアプリケーションについては、革新的設計構造を有する、および／またはゲルマニウム−シリコン（ＧｅＳｉ）を吸収材料として使用するスイッチトフォトディテクタは、上で説明されている技術的問題を解決する。この出願では、「フォトディテクタ」という用語は、「光センサ」という用語と交換可能に使用され得る。本出願において、「ゲルマニウム−シリコン（ＧｅＳｉ）」という用語は、１％のゲルマニウム（Ｇｅ）、すなわち、９９％のシリコン（Ｓｉ）から９９％のＧｅ、すなわち１％のＳｉまでの範囲内の合金組成を有するＧｅＳｉ合金を指す。本出願において、ＧｅＳｉ材料は、ブランケットエピタキシー、選択的エピタキシー、または他の該当する技術を使用して成長させられ得る。さらに、ＧｅＳｉ材料を含む吸収層は、絶縁体（たとえば、酸化物、亜硝酸）、半導体（たとえば、Ｓｉ、Ｇｅ）、またはこれらの組合せによって少なくとも部分的に囲まれる平面状表面、メサトップ表面、または溝底表面上に形成され得る。さらに、ひずみ超格子構造、または吸収層に対して２つまたはそれ以上の異なる合金組成物を含むＧｅＳｉ層などの交換層を備える多重量子井戸構造が使用され得る。さらに、Ｓｉ層、またはＧｅ濃度が低い（たとえば、＜１０％）ＧｅＳｉ層は、Ｇｅ濃度の高い（たとえば、＞５０％）ＧｅＳｉ層の表面を不動態化するために使用されてよく、これはＧｅ濃度の高いＧｅＳｉ層の表面における暗電流またはリーク電流を低減し得る。
図１Ａは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ１００である。スイッチトフォトディテクタ１００は、基板１０２上に加工された吸収層１０６を備える。基板１０２は、その上に半導体デバイスが加工され得る任意の好適な基板であるものとしてよい。たとえば、基板１０２は、シリコン基板であってもよい。吸収層１０６は、第１のスイッチ１０８と第２のスイッチ１１０とを備える。
一般に、吸収層１０６は光信号１１２を受け取り、光信号１１２を電気信号に変換する。吸収層１０６は、真性、ｐ型、またはｎ型であってよい。いくつかの実装形態において、吸収層１０６は、ｐ型ＧｅＳｉ材料から形成され得る。吸収層１０６は、所望の波長範囲において高い吸収係数を有するように選択される。ＮＩＲ波長については、吸収層１０６はＧｅＳｉメサであってよく、ＧｅＳｉは光信号１１２の中の光子を吸収し、電子正孔対を生成する。ＧｅＳｉメサ中のゲルマニウムとシリコンの材料組成は、特定のプロセスまたはアプリケーションに関して選択されるものとしてよい。いくつかの実装形態において、吸収層１０６は、厚さｔを有するように設計される。たとえば、８５０ｎｍまたは９４０ｎｍの波長について、ＧｅＳｉメサの厚さは、実質的な量子効率を有するように約１μｍであってよい。いくつかの実装形態において、吸収層１０６の表面は、特定の形状を有するように設計される。たとえば、ＧｅＳｉメサは、ＧｅＳｉメサの表面上の光信号１１２の空間プロファイルに応じて円形、正方形、または矩形であるものとしてよい。いくつかの実装形態において、吸収層１０６は、光信号１１２を受け取るために横方向寸法ｄを有するように設計される。たとえば、ＧｅＳｉメサは、円形または矩形の形状を有するものとしてよく、ｄは１μｍから５０μｍの範囲内であってよい。
第１のスイッチ１０８および第２のスイッチ１１０は、吸収層１０６内に加工されている。第１のスイッチ１０８は、第１の制御信号１２２および第１の読み出し回路１２４に結合される。第２のスイッチ１１０は、第２の制御信号１３２および第２の読み出し回路１３４に結合される。一般に、第１の制御信号１２２および第２の制御信号１３２は、吸収された光子が発生する電子または正孔が第１の読み出し回路１２４によって収集されるかまたは第２の読み出し回路１３４によって収集されるかを制御する。
いくつかの実装形態において、第１のスイッチ１０８および第２のスイッチ１１０は、電子を収集するように加工され得る。この場合、第１のスイッチ１０８は、ｐ型ドープ領域１２８とｎ型ドープ領域１２６とを備える。たとえば、ｐ型ドープ領域１２８はｐ＋型ドーピングを有していてもよく、活性ドーパント濃度は、加工プロセスが達成し得るような高さであってよく、たとえば、ピーク濃度は、吸収層１０６がゲルマニウムであり、ホウ素をドープしたときに約５×１０２０ｃｍ−３であり得る。いくつかの実装形態において、接触抵抗は増大するが、加工複雑度を緩和するために、ｐ型ドープ領域１２８のドーピング濃度は、５×１０２０ｃｍ−３より低くてもよい。ｎ型ドープ領域１２６はｎ＋型ドーピングを有していてもよく、活性ドーパント濃度は、加工プロセスが達成し得るような高さであってよく、たとえば、ピーク濃度は、吸収層１０６がゲルマニウムであり、リンをドープしたときに約１×１０２０ｃｍ−３であり得る。いくつかの実装形態において、接触抵抗は増大するが、加工複雑度を緩和するために、ｎ型ドープ領域１２６のドーピング濃度は１×１０２０ｃｍ−３より低くてもよい。ｐ型ドープ領域１２８とｎ型ドープ領域１２６との間の距離は、加工プロセス設計ルールに基づき設計されるものとしてよい。一般に、ｐ型ドープ領域１２８とｎ型ドープ領域１２６との間の距離が近ければ近いほど、生成される光キャリアのスイッチング効率も高くなる。しかしながら、ｐ型ドープ領域１２８とｎ型ドープ領域１２６との間の距離を小さくすると、ｐ型ドープ領域１２８とｎ型ドープ領域１２６との間に形成されるＰＮ接合部に関連する暗電流が増大し得る。そのようなものとして、距離は、スイッチトフォトディテクタ１００の性能要求条件に基づき設定されるものとしてよい。第２のスイッチ１１０は、ｐ型ドープ領域１３８とｎ型ドープ領域１３６とを備える。ｐ型ドープ領域１３８はｐ型ドープ領域１２８に類似しており、ｎ型ドープ領域１３６はｎ型ドープ領域１２６に類似している。
いくつかの実装形態において、ｐ型ドープ領域１２８は、第１の制御信号１２２に結合される。たとえば、ｐ型ドープ領域１２８は電圧源に結合されてもよく、第１の制御信号１２２は電圧源からのＡＣ電圧信号であってよい。いくつかの実装形態において、ｎ型ドープ領域１２６は、読み出し回路１２４に結合される。読み出し回路１２４は、リセットゲート、ソースフォロワ、および選択ゲート、４個もしくはそれ以上のトランジスタを含む回路、または電荷を処理するのに適している任意の回路からなる３トランジスタ構成であってよい。いくつかの実装形態において、読み出し回路１２４は基板１０２上に加工され得る。他のいくつかの実装形態において、読み出し回路１２４は、別の基板上に加工され、ダイ／ウェハボンディングまたはスタッキングを介してスイッチトフォトディテクタ１００と一体化され／同一パッケージに収められ得る。
ｐ型ドープ領域１３８は、第２の制御信号１３２に結合される。たとえば、ｐ型ドープ領域１３８は電圧源に結合されてもよく、第２の制御信号１３２は第１の制御信号１２２とは反対の位相を有するＡＣ電圧信号であってよい。いくつかの実装形態において、ｎ型ドープ領域１３６は、読み出し回路１３４に結合される。読み出し回路１３４は、読み出し回路１２４に類似しているものとしてよい。
第１の制御信号１２２および第２の制御信号１３２は、吸収された光子によって発生する電子の収集を制御するために使用される。たとえば、電圧が使用されるときに、第１の制御信号１２２が第２の制御信号１３２に対してバイアスされる場合、ｐ型ドープ領域１２８とｐ型ドープ領域１３８との間に電界が発生し、自由電子は、電界の方向に応じてｐ型ドープ領域１２８またはｐ型ドープ領域１３８の方へドリフトする。いくつかの実装形態において、第１の制御信号１２２は、電圧値Ｖｉに固定されるものとしてよく、第２の制御信号１３２は、電圧値Ｖｉ±ΔＶを交互に取り得る。バイアス値の方向は、電子のドリフト方向を決定する。したがって、一方のスイッチ（たとえば、第１のスイッチ１０８）が「オン」にされる（すなわち、電子がｐ型ドープ領域１２８の方へドリフトする）ときに、他方のスイッチ（たとえば、第２のスイッチ１１０）は「オフ」にされる（すなわち、電子はｐ型ドープ領域１３８に入らないよう阻止される）。いくつかの実装形態において、第１の制御信号１２２および第２の制御信号１３２は、互いに差動となる電圧であり得る。
一般に、ｐ型ドープ領域のフェルミ準位とｎ型ドープ領域のフェルミ準位との間の差（平衡状態になる前）は、２つの領域の間に電界を発生する。第１のスイッチ１０８において、ｐ型ドープ領域１２８とｎ型ドープ領域１２６との間に電界が発生する。同様に、第２のスイッチ１１０において、ｐ型ドープ領域１３８とｎ型ドープ領域１３６との間に電界が発生する。第１のスイッチ１０８が「オン」にされ、第２のスイッチ１１０が「オフ」にされるときに、電子はｐ型ドープ領域１２８の方へドリフトし、ｐ型ドープ領域１２８とｎ型ドープ領域１２６との間の電界は、電子をｎ型ドープ領域１２６にさらに運ぶ。次いで、読み出し回路１２４は、ｎ型ドープ領域１２６によって収集された電荷を処理するように有効化され得る。他方において、第２のスイッチ１１０が「オン」にされ、第１のスイッチ１０８が「オフ」にされるときに、電子はｐ型ドープ領域１３８の方へドリフトし、ｐ型ドープ領域１３８とｎ型ドープ領域１３６との間の電界は、電子をｎ型ドープ領域１３６にさらに運ぶ。次いで、読み出し回路１３４は、ｎ型ドープ領域１３６によって収集された電荷を処理するように有効化され得る。
いくつかの実装形態において、スイッチのｐ型ドープ領域とｎ型ドープ領域との間に電圧を印加することで、スイッチをアバランシェレジームで動作させスイッチトフォトディテクタ１００の感度を増大させ得る。たとえば、吸収層１０６がＧｅＳｉを含む場合、ｐ型ドープ領域１２８とｎ型ドープ領域１２６との間の距離が約１００ｎｍのときに、７Ｖ未満の電圧を印加してｐ型ドープ領域１２８とｎ型ドープ領域１２６との間にアバランシェゲインを生成することが可能である。
いくつかの実装形態において、基板１０２は、外部制御装置１１６に結合され得る。たとえば、基板１０２は、グランド、またはｎ型ドープ領域１２６および１３６における電圧より低いプリセットされた電圧に結合され得る。いくつかの他の実装形態において、基板１０２は、フロート状態であり、外部制御装置に結合されていなくてもよい。
図１Ｂは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ１６０の図である。スイッチトフォトディテクタ１６０は、図１Ａのスイッチトフォトディテクタ１００に類似しているが、第１のスイッチ１０８および第２のスイッチ１１０は、それぞれ、ｎ型井戸領域１５２とｎ型井戸領域１５４とをさらに備える。それに加えて、吸収層１０６は、ｐ型ドープ領域であってよい。いくつかの実装形態において、ｎ型井戸領域１５２および１５４のドーピングレベルは、１０１５ｃｍ−３から１０１７ｃｍ−３の範囲内であってよい。吸収層１０６のドーピングレベルは、１０１４ｃｍ−３から１０１６ｃｍ−３の範囲内であってよい。
ｐ型ドープ領域１２８、ｎ型井戸領域１５２、ｐ型ドープ吸収層１０６、ｎ型井戸領域１５４、およびｐ型ドープ領域１３８の配置構成は、ＰＮＰＮＰ接合構造を形成する。一般に、ＰＮＰＮＰ接合構造は、第１の制御信号１２２から第２の制御信号１３２への、または代替的に第２の制御信号１３２から第１の制御信号１２２へのリーク電流を低減する。ｎ型ドープ領域１２６、ｐ型ドープ吸収層１０６、およびｎ型ドープ領域１３６の配置構成は、ＮＰＮ接合構造を形成する。一般に、ＮＰＮ接合構造は、第１の読み出し回路１２４から第２の読み出し回路１３４への、または代替的に第２の読み出し回路１３４から第１の読み出し回路１２４への電荷結合を低減する。
いくつかの実装形態において、ｐ型ドープ領域１２８は全体がｎ型井戸領域１５２内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域１２８はｎ型井戸領域１５２内に部分的に形成される。たとえば、ｐ型ドープ領域１２８の一部はｎ型井戸領域１５２内にｐ型ドーパントを埋め込むことによって形成され得るが、ｐ型ドープ領域１２８の別の部分は吸収層１０６内にｐ型ドーパントを埋め込むことによって形成され得る。同様に、いくつかの実装形態において、ｐ型ドープ領域１３８は全体がｎ型井戸領域１５４内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域１３８はｎ型井戸領域１５４内に部分的に形成される。いくつかの実装形態において、ｎ型井戸領域１５２および１５４の深さは、ｐ型ドープ領域１２８および１３８より浅い。
図１Ｃは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ１７０の図である。スイッチトフォトディテクタ１７０は、図１Ａのスイッチトフォトディテクタ１００に類似しているが、吸収層１０６は、ｎ型井戸領域１５６をさらに備える。それに加えて、吸収層１０６は、ｐ型ドープ領域であってよい。いくつかの実装形態において、ｎ型井戸領域１５６のドーピングレベルは、１０１５ｃｍ−３から１０１７ｃｍ−３の範囲内であってよい。吸収層１０６のドーピングレベルは、１０１４ｃｍ−３から１０１６ｃｍ−３の範囲内であってよい。
ｐ型ドープ領域１２８、ｎ型井戸領域１５６、およびｐ型ドープ領域１３８の配置構成は、ＰＮＰ接合構造を形成する。一般に、ＰＮＰ接合構造は、第１の制御信号１２２から第２の制御信号１３２への、または代替的に第２の制御信号１３２から第１の制御信号１２２へのリーク電流を低減する。ｎ型ドープ領域１２６、ｐ型ドープ吸収層１０６、およびｎ型ドープ領域１３６の配置構成は、ＮＰＮ接合構造を形成する。一般に、ＮＰＮ接合構造は、第１の読み出し回路１２４から第２の読み出し回路１３４への、または代替的に第２の読み出し回路１３４から第１の読み出し回路１２４への電荷結合を低減する。いくつかの実装形態において、ｎ型井戸領域１５６の深さが深い場合、ｎ型ドープ領域１２６、ｐ型ドープ吸収層１０６、ｎ型井戸領域１５６、ｐ型ドープ吸収層１０６、およびｎ型ドープ領域１３６の配置構成はＮＰＮＰＮ接合構造を形成し、これは第１の読み出し回路１２４から第２の読み出し回路１３４への、または代替的に第２の読み出し回路１３４から第１の読み出し回路１２４への電荷結合をさらに低減する。
いくつかの実装形態において、ｐ型ドープ領域１２８および１３８は全体がｎ型井戸領域１５６内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域１２８および１３８はｎ型井戸領域１５６内に部分的に形成される。たとえば、ｐ型ドープ領域１２８の一部はｎ型井戸領域１５６内にｐ型ドーパントを埋め込むことによって形成され得るが、ｐ型ドープ領域１２８の別の部分は吸収層１０６内にｐ型ドーパントを埋め込むことによって形成され得る。いくつかの実装形態において、ｎ型井戸領域１５６の深さは、ｐ型ドープ領域１２８および１３８より浅い。
図１Ｄは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ１８０の図である。スイッチトフォトディテクタ１８０は、図１Ａのスイッチトフォトディテクタ１００に類似しているが、スイッチトフォトディテクタ１８０は、ｐ型井戸領域１０４とｎ型井戸領域１４２および１４４とをさらに備える。いくつかの実装形態において、ｎ型井戸領域１４２および１４４のドーピングレベルは、１０１６ｃｍ−３から１０２０ｃｍ−３の範囲内であってよい。ｐ型井戸領域１０４のドーピングレベルは、１０１６ｃｍ−３から１０２０ｃｍ−３の範囲内であってよい。
いくつかの実装形態において、吸収層１０６は、光信号１１２内の入射光子を完全には吸収し得ない。たとえば、ＧｅＳｉメサがＮＩＲ光信号１１２内の入射光子を完全には吸収しない場合、ＮＩＲ光信号１１２は、シリコン基板１０２を貫通するものとしてよく、シリコン基板１０２は、貫通した光子を吸収し、再結合するのが遅い光キャリアを基板内深くに生成するものとしてよい。これらの遅い光キャリアは、スイッチトフォトディテクタの動作速度に対して負の影響を与える。さらに、シリコン基板１０２内に生成される光キャリアは隣接するピクセルによって収集されてもよく、ピクセル間に好ましくない信号クロストークを引き起こし得る。さらに、シリコン基板１０２内に生成される光キャリアは基板１０２の帯電を引き起こしてもよく、スイッチトフォトダイオードに信頼性問題を引き起こし得る。
遅い光キャリアをさらに取り除くために、スイッチトフォトディテクタ１５０は、ｐ型井戸領域１０４とともにｎ型井戸領域１４２および１４４を短絡させる接続部を備え得る。たとえば、接続部は、ｐ型井戸領域１０４とともにｎ型井戸領域１４２および１４４を接続するシリサイドプロセスまたは溶着金属パッドによって形成され得る。ｎ型井戸領域１４２および１４４とｐ型井戸領域１０４との間の短絡は、基板１０２内に生成される光キャリアが短絡ノードのところで再結合されることを可能にし、したがって、スイッチトフォトディテクタの動作速度および／または信頼性を改善する。いくつかの実装形態において、ｐ型井戸領域１０４は、吸収層１０６と基板１０２との間の界面欠陥の周りの電界を不動態化し、および／または最小にし、デバイスの暗電流を低減するために使用される。
図１Ａ〜図１Ｄには示されていないが、いくつかの実装形態において、光信号は基板１０２の裏面からスイッチトフォトディテクタに到達し得る。光信号について焦点を合わせる、コリメートする、焦点をぼかす、フィルタ処理する、または他の何らかの処理をするために、１つまたは複数の光コンポーネント（たとえば、マイクロレンズまたは光導波路）が基板１０２の裏面に加工され得る。
図１Ａ〜図１Ｄには示されていないが、いくつかの他の実装形態において、第１のスイッチ１０８および第２のスイッチ１１０は、代替的に、電子の代わりに正孔を収集するように加工され得る。この場合、ｐ型ドープ領域１２８およびｐ型ドープ領域１３８はｎ型ドープ領域によって置き換えられ、ｎ型ドープ領域１２６およびｎ型ドープ領域１３６はｐ型ドープ領域によって置き換えられる。ｎ型井戸領域１４２、１４４、１５２、１５４、および１５６は、ｐ型井戸領域によって置き換えられる。ｐ型井戸領域１０４は、ｎ型井戸領域によって置き換えられる。
図１Ａ〜図１Ｄには示されていないが、いくつかの実装形態において、吸収層１０６は、スイッチトフォトディテクタ１００、１６０、１７０、および１８０の加工後に基板に接合され得る。基板は、光信号１１２をスイッチトフォトディテクタに到達するように透過させることを可能にする任意の材料であってよい。たとえば、基板はポリマーまたはガラスであってよい。いくつかの実装形態において、光信号１１２について焦点を合わせる、コリメートする、焦点をぼかす、フィルタ処理する、または他の何らかの操作を行うために、１つまたは複数の光コンポーネント（たとえば、マイクロレンズまたは光導波路）がキャリア基板上に加工され得る。
図１Ａ〜図１Ｄには示されていないが、いくつかの実装形態において、スイッチトフォトディテクタ１００、１６０、１７０、および１８０は、制御信号を備える回路、および／または読み出し回路、および／またはフェーズロックループ（ＰＬＬ）、および／またはアナログ／デジタルコンバータ（ＡＤＣ）を有する第２の基板に接合され得る（たとえば、金属間接合、酸化膜接合、ハイブリッド接合）。金属層は、基板１０２の裏面から入射する光信号を反射する反射体として使用され得るスイッチトフォトディテクタの上に堆積され得る。そのような鏡のような金属層を加えることで、吸収層１０６の吸収効率（量子効率）を高め得る。たとえば、１．０μｍから１．６μｍの間のより長いＮＩＲ波長で動作するフォトディテクタの吸収効率は、反射金属層を加えることによって著しく改善され得る。反射率を高めるために金属層と吸収層との間に酸化物層が含まれてよい。金属層は、ウェハボンディングプロセスのための接合層として使用されてもよい。いくつかの実装形態において、１０８および１１０に類似する１つまたは複数のスイッチは、制御信号／読み出し回路をインターフェースするように加えられ得る。
図１Ａ〜図１Ｄには示されていないが、いくつかの実装形態において、吸収層１０６は基板１０２内に部分的にまたは完全に埋め込まれ／嵌め込まれ、これにより表面凹凸を緩和し、したがって加工プロセスを容易にし得る。実施形態の技術の一例は、参照により全体が本明細書に組み込まれている、米国特許公開第ＵＳ２０１７００４０３６２Ａ１号、名称「Ｇｅｒｍａｎｉｕｍ−Ｓｉｌｉｃｏｎ Ｌｉｇｈｔ Ｓｅｎｓｉｎｇ Ａｐｐａｒａｔｕｓ」において説明されている。
図２Ａは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ２００の図であり、第１のスイッチ２０８および第２のスイッチ２１０は、基板２０２上に加工される。スイッチトフォトディテクタ２００は、基板２０２上に加工された吸収層２０６を備える。基板２０２は、その上に半導体デバイスが加工され得る任意の好適な基板であるものとしてよい。たとえば、基板２０２は、シリコン基板であってもよい。
一般に、吸収層２０６は光信号２１２を受け取り、光信号２１２を電気信号に変換する。吸収層２０６は、吸収層１０６に類似している。吸収層２０６は、真性、ｐ型、またはｎ型であってよい。いくつかの実装形態において、吸収層２０６は、ｐ型ＧｅＳｉ材料から形成され得る。いくつかの実装形態において、吸収層２０６は、ｐ型ドープ領域２０９を含み得る。ｐ型ドープ領域２０９は、吸収層２０６から基板２０２へ光−電子を反発させ、それによって動作速度を増大させ得る。たとえば、ｐ型ドープ領域２０９はｐ＋型ドーピングを有していてもよく、ドーパント濃度は、加工プロセスが達成し得るような高さであり、たとえば、ピーク濃度は、吸収層２０６がゲルマニウムであり、ホウ素をドープしたときに約５×１０２０ｃｍ−３であり得る。いくつかの実装形態において、接触抵抗は増大するが、加工複雑度を緩和するために、ｐ型ドープ領域２０９のドーピング濃度は、５×１０２０ｃｍ−３より低くてもよい。いくつかの実装形態において、ｐ型ドープ領域２０９は傾斜ｐ型ドープ領域であってよい。
第１のスイッチ２０８および第２のスイッチ２１０は、基板２０２内に加工されている。第１のスイッチ２０８は、第１の制御信号２２２および第１の読み出し回路２２４に結合される。第２のスイッチ２１０は、第２の制御信号２３２および第２の読み出し回路２３４に結合される。一般に、第１の制御信号２２２および第２の制御信号２３２は、吸収された光子が発生する電子または正孔が第１の読み出し回路２２４によって収集されるかまたは第２の読み出し回路２３４によって収集されるかを制御する。第１の制御信号２２２は、第１の制御信号１２２に類似している。第２の制御信号２３２は、第２の制御信号１３２に類似している。第１の読み出し回路２２４は、第１の読み出し回路１２４に類似している。第２の読み出し回路２３４は、第２の読み出し回路１３４に類似している。
いくつかの実装形態において、第１のスイッチ２０８および第２のスイッチ２１０は、吸収層２０６によって生成される電子を収集するように加工され得る。この場合、第１のスイッチ２０８は、ｐ型ドープ領域２２８とｎ型ドープ領域２２６とを備える。たとえば、ｐ型ドープ領域２２８はｐ＋型ドーピングを有していてもよく、活性ドーパント濃度は、加工プロセスが達成し得るような高さであってよく、たとえば、ピーク濃度は、基板２０２がシリコンであり、ホウ素をドープしたときに約２×１０２０ｃｍ−３であり得る。いくつかの実装形態において、接触抵抗は増大するが、加工複雑度を緩和するために、ｐ型ドープ領域２２８のドーピング濃度は、２×１０２０ｃｍ−３より低くてもよい。ｎ型ドープ領域２２６はｎ＋型ドーピングを有していてもよく、活性ドーパント濃度は、加工プロセスが達成し得るような高さであってよく、たとえば、ピーク濃度は、基板２０２がシリコンであり、リンをドープしたときに約５×１０２０ｃｍ−３であり得る。いくつかの実装形態において、接触抵抗は増大するが、加工複雑度を緩和するために、ｎ型ドープ領域２２６のドーピング濃度は、５×１０２０ｃｍ−３より低くてもよい。ｐ型ドープ領域２２８とｎ型ドープ領域２２６との間の距離は、加工プロセス設計ルールに基づき設計されるものとしてよい。一般に、ｐ型ドープ領域２２８とｎ型ドープ領域２２６との間の距離が近ければ近いほど、生成される光キャリアのスイッチング効率も高くなる。第２のスイッチ２１０は、ｐ型ドープ領域２３８とｎ型ドープ領域２３６とを備える。ｐ型ドープ領域２３８はｐ型ドープ領域２２８に類似しており、ｎ型ドープ領域２３６はｎ型ドープ領域２２６に類似している。
いくつかの実装形態において、ｐ型ドープ領域２２８は、第１の制御信号２２２に結合される。ｎ型ドープ領域２２６は、読み出し回路２２４に結合される。ｐ型ドープ領域２３８は、第２の制御信号２３２に結合される。ｎ型ドープ領域２３６は、読み出し回路２３４に結合される。第１の制御信号２２２および第２の制御信号２３２は、吸収された光子によって発生する電子の収集を制御するために使用される。たとえば、吸収層２０６が光信号２１２内の光子を吸収すると、電子正孔対が生成され、基板２０２内にドリフトまたは拡散する。電圧が使用されるときに、第１の制御信号２２２が第２の制御信号２３２に対してバイアスされる場合、ｐ型ドープ領域２２８とｐ型ドープ領域２３８との間に電界が発生し、吸収層２０６からの自由電子は、電界の方向に応じてｐ型ドープ領域２２８またはｐ型ドープ領域２３８の方へドリフトする。いくつかの実装形態において、第１の制御信号２２２は、電圧値Ｖｉに固定されるものとしてよく、第２の制御信号２３２は、電圧値Ｖｉ±ΔＶを交互に取り得る。バイアス値の方向は、電子のドリフト方向を決定する。したがって、一方のスイッチ（たとえば、第１のスイッチ２０８）が「オン」にされる（すなわち、電子がｐ型ドープ領域２２８の方へドリフトする）ときに、他方のスイッチ（たとえば、第２のスイッチ２１０）は「オフ」にされる（すなわち、電子はｐ型ドープ領域２３８に入らないよう阻止される）。いくつかの実装形態において、第１の制御信号２２２および第２の制御信号２３２は、互いに差動となる電圧であり得る。
第１のスイッチ２０８において、ｐ型ドープ領域２２８とｎ型ドープ領域２２６との間に電界が発生する。同様に、第２のスイッチ２１０において、ｐ型ドープ領域２３８とｎ型ドープ領域２３６との間に電界が発生する。第１のスイッチ２０８が「オン」にされ、第２のスイッチ２１０が「オフ」にされるときに、電子はｐ型ドープ領域２２８の方へドリフトし、ｐ型ドープ領域２２８とｎ型ドープ領域２２６との間の電界は、電子をｎ型ドープ領域２２６にさらに運ぶ。次いで、読み出し回路２２４は、ｎ型ドープ領域２２６によって収集された電荷を処理するように有効化され得る。他方において、第２のスイッチ２１０が「オン」にされ、第１のスイッチ２０８が「オフ」にされるときに、電子はｐ型ドープ領域２３８の方へドリフトし、ｐ型ドープ領域２３８とｎ型ドープ領域２３６との間の電界は、電子をｎ型ドープ領域２３６にさらに運ぶ。次いで、読み出し回路２３４は、ｎ型ドープ領域２３６によって収集された電荷を処理するように有効化され得る。
いくつかの実装形態において、スイッチのｐ型ドープ領域とｎ型ドープ領域との間に電圧を印加することで、スイッチをアバランシェレジームで動作させスイッチトフォトディテクタ２００の感度を増大させ得る。たとえば、基板２０２がＧｅＳｉを含む場合、ｐ型ドープ領域２２８とｎ型ドープ領域２２６との間の距離が約１００ｎｍのときに、７Ｖ未満の電圧を印加してｐ型ドープ領域２２８とｎ型ドープ領域２２６との間にアバランシェゲインを生成することが可能である。
いくつかの実装形態において、ｐ型ドープ領域２０９は、外部制御装置２１４に結合され得る。たとえば、ｐ型ドープ領域２０９はグランドに結合されてもよい。いくつかの他の実装形態において、ｐ型ドープ領域２０９は、フロート状態であり、外部制御装置に結合されていなくてもよい。いくつかの実装形態において、基板２０２は、外部制御装置２１６に結合され得る。たとえば、基板２０２は、グランド、またはｎ型ドープ領域２２６および２３６における電圧より低いプリセットされた電圧に結合され得る。いくつかの他の実装形態において、基板２０２は、フロート状態であり、外部制御装置に結合されていなくてもよい。
図２Ｂは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ２５０の図である。スイッチトフォトディテクタ２５０は、図２Ａのスイッチトフォトディテクタ２００に類似しているが、第１のスイッチ２０８および第２のスイッチ２１０は、それぞれ、ｎ型井戸領域２５２とｎ型井戸領域２５４とをさらに備える。それに加えて、吸収層２０６は、ｐ型ドープ領域であってよく、基板２０２はｐ型ドープ基板であってもよい。いくつかの実装形態において、ｎ型井戸領域２５２および２５４のドーピングレベルは、１０１５ｃｍ−３から１０１７ｃｍ−３の範囲内であってよい。吸収層２０６および基板２０２のドーピングレベルは、１０１４ｃｍ−３から１０１６ｃｍ−３の範囲内であってよい。
ｐ型ドープ領域２２８、ｎ型井戸領域２５２、ｐ型ドープ基板２０２、ｎ型井戸領域２５４、およびｐ型ドープ領域２３８の配置構成は、ＰＮＰＮＰ接合構造を形成する。一般に、ＰＮＰＮＰ接合構造は、第１の制御信号２２２から第２の制御信号２３２への、または代替的に第２の制御信号２３２から第１の制御信号２２２へのリーク電流を低減する。ｎ型ドープ領域２２６、ｐ型ドープ基板２０２、およびｎ型ドープ領域２３６の配置構成は、ＮＰＮ接合構造を形成する。一般に、ＮＰＮ接合構造は、第１の読み出し回路２２４から第２の読み出し回路２３４への、または代替的に第２の読み出し回路２３４から第１の読み出し回路２２４への電荷結合を低減する。
いくつかの実装形態において、ｐ型ドープ領域２２８は全体がｎ型井戸領域２５２内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域２２８はｎ型井戸領域２５２内に部分的に形成される。たとえば、ｐ型ドープ領域２２８の一部はｎ型井戸領域２５２内にｐ型ドーパントを埋め込むことによって形成され得るが、ｐ型ドープ領域２２８の別の部分は基板２０２内にｐ型ドーパントを埋め込むことによって形成され得る。同様に、いくつかの実装形態において、ｐ型ドープ領域２３８は全体がｎ型井戸領域２５４内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域２３８はｎ型井戸領域２５４内に部分的に形成される。いくつかの実装形態において、ｎ型井戸領域２５２および２５４の深さは、ｐ型ドープ領域２２８および２３８より浅い。
図２Ｃは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ２６０の図である。スイッチトフォトディテクタ２６０は、図２Ａのスイッチトフォトディテクタ２００に類似しているが、基板２０２は、ｎ型井戸領域２４４をさらに備える。それに加えて、吸収層２０６は、ｐ型ドープ領域であってよく、基板２０２はｐ型ドープ基板であってもよい。いくつかの実装形態において、ｎ型井戸領域２４４のドーピングレベルは、１０１５ｃｍ−３から１０１７ｃｍ−３の範囲内であってよい。吸収層２０６および基板２０２のドーピングレベルは、１０１４ｃｍ−３から１０１６ｃｍ−３の範囲内であってよい。
ｐ型ドープ領域２２８、ｎ型井戸領域２４４、およびｐ型ドープ領域２３８の配置構成は、ＰＮＰ接合構造を形成する。一般に、ＰＮＰ接合構造は、第１の制御信号２２２から第２の制御信号２３２への、または代替的に第２の制御信号２３２から第１の制御信号２２２へのリーク電流を低減する。ｎ型ドープ領域２２６、ｐ型ドープ基板２０２、およびｎ型ドープ領域２３６の配置構成は、ＮＰＮ接合構造を形成する。一般に、ＮＰＮ接合構造は、第１の読み出し回路２２４から第２の読み出し回路２３４への、または代替的に第２の読み出し回路２３４から第１の読み出し回路２２４への電荷結合を低減する。いくつかの実装形態において、ｎ型井戸領域２４４の深さが深い場合、ｎ型ドープ領域２２６、ｐ型ドープ基板２０２、ｎ型井戸領域２４４、ｐ型ドープ基板２０２、およびｎ型ドープ領域２３６の配置構成はＮＰＮＰＮ接合構造を形成し、これは第１の読み出し回路２２４から第２の読み出し回路２３４への、または代替的に第２の読み出し回路２３４から第１の読み出し回路２２４への電荷結合をさらに低減する。いくつかの実装形態において、ｎ型井戸領域２４４も、吸収層２０６から基板２０２に流れる電子によって感知されるポテンシャルエネルギー障壁を効果的に低減する。
いくつかの実装形態において、ｐ型ドープ領域２２８および２３８は全体がｎ型井戸領域２４４内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域２２８および２３８はｎ型井戸領域２４４内に部分的に形成される。たとえば、ｐ型ドープ領域２２８の一部はｎ型井戸領域２４４内にｐ型ドーパントを埋め込むことによって形成され得るが、ｐ型ドープ領域２２８の別の部分は基板２０２内にｐ型ドーパントを埋め込むことによって形成され得る。いくつかの実装形態において、ｎ型井戸領域２４４の深さは、ｐ型ドープ領域２２８および２３８より浅い。
図２Ｄは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ２７０の図である。スイッチトフォトディテクタ２７０は、図２Ａのスイッチトフォトディテクタ２００に類似しているが、スイッチトフォトディテクタ２７０は、１つまたは複数のｐ型井戸領域２４６と１つまたは複数のｐ型井戸領域２４８とをさらに備える。いくつかの実装形態において、１つまたは複数のｐ型井戸領域２４６および１つまたは複数のｐ型井戸領域２４８は、第１のスイッチ２０８と第２のスイッチ２１０とを囲むリング構造の一部であってよい。いくつかの実装形態において、１つまたは複数のｐ型井戸領域２４６および２４８のドーピングレベルは、１０１５ｃｍ−３から１０２０ｃｍ−３の範囲内であってよい。１つまたは複数のｐ型井戸領域２４６および２４８は、隣接するピクセルから光−電子の分離として使用され得る。
図２Ａ〜図２Ｄには示されていないが、いくつかの実装形態において、光信号は基板２０２の裏面からスイッチトフォトディテクタに到達し得る。光信号について焦点を合わせる、コリメートする、焦点をぼかす、フィルタ処理する、または他の何らかの操作を行うために、１つまたは複数の光コンポーネント（たとえば、マイクロレンズまたは光導波路）が基板２０２の裏面に加工され得る。
図２Ａ〜図２Ｄには示されていないが、いくつかの他の実装形態において、第１のスイッチ２０８および第２のスイッチ２１０は、代替的に、電子の代わりに正孔を収集するように加工され得る。この場合、ｐ型ドープ領域２２８、ｐ型ドープ領域２３８、およびｐ型ドープ領域２０９はｎ型ドープ領域によって置き換えられ、ｎ型ドープ領域２２６およびｎ型ドープ領域２３６はｐ型ドープ領域によって置き換えられる。ｎ型井戸領域２５２、２５４、および２４４は、ｐ型井戸領域によって置き換えられる。ｐ型井戸領域２４６および２４８は、ｎ型井戸領域によって置き換えられる。
図２Ａ〜図２Ｄには示されていないが、いくつかの実装形態において、吸収層２０６は、スイッチトフォトディテクタ２００、２５０、２６０、および２７０の加工後に基板に接合され得る。キャリア基板は、光信号２１２をスイッチトフォトディテクタに到達するように透過させることを可能にする任意の材料であってよい。たとえば、基板はポリマーまたはガラスであってよい。いくつかの実装形態において、光信号２１２について焦点を合わせる、コリメートする、焦点をぼかす、フィルタ処理する、または他の何らかの操作を行うために、１つまたは複数の光コンポーネント（たとえば、マイクロレンズまたは光導波路）がキャリア基板上に加工され得る。
図２Ａ〜図２Ｄには示されていないが、いくつかの実装形態において、スイッチトフォトディテクタ２００、２５０、２６０、および２７０は、制御信号を備える回路、および／または読み出し回路、および／またはフェーズロックループ（ＰＬＬ）、および／またはアナログ／デジタルコンバータ（ＡＤＣ）を有する第２の基板に接合され得る（たとえば、金属間接合、酸化膜接合、ハイブリッド接合）。金属層は、基板２０２の裏面から入射する光信号を反射する反射体として使用され得るスイッチトフォトディテクタの上に堆積され得る。そのような鏡のような金属層を加えることで、吸収層２０６の吸収効率（量子効率）を高め得る。たとえば、１．０μｍから１．６μｍの間のより長いＮＩＲ波長で動作するフォトディテクタの吸収効率は、反射金属層を加えることによって著しく改善され得る。反射率を高めるために金属層と吸収層との間に酸化物層が含まれてよい。金属層は、ウェハボンディングプロセスのための接合層として使用されてもよい。いくつかの実装形態において、２０８および２１０に類似する１つまたは複数のスイッチは、制御信号／読み出し回路をインターフェースするように加えられ得る。
図２Ａ〜図２Ｄには示されていないが、いくつかの実装形態において、吸収層２０６は基板２０２内に部分的にまたは完全に埋め込まれ／嵌め込まれ、これにより表面凹凸を緩和し、したがって加工プロセスを容易にし得る。実施形態の技術の一例は、米国特許公開第ＵＳ２０１７００４０３６２Ａ１号において説明されている。
図３Ａは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ３００の図であり、第１のスイッチ３０８ａおよび３０８ｂ、ならびに第２のスイッチ３１０ａおよび３１０ｂは、基板３０２上に垂直配置構成で加工される。スイッチトフォトディテクタ１００またはスイッチトフォトディテクタ２００の特性の１つは、光学窓のサイズｄが大きければ大きいほど、一方のスイッチから他方のスイッチへ電子がドリフトまたは拡散するのに要する光−電子走行時間が長くなることである。したがって、フォトディテクタの動作速度は影響を受けることがある。スイッチトフォトディテクタ３００は、スイッチのｐ型ドープ領域およびｎ型ドープ領域を垂直配置構成に配置することによって動作速度をさらに改善し得る。この垂直配置構成を使用することで、光電子通過距離は、吸収層の窓サイズｄ（たとえば、〜１０μｍ）の代わりに吸収層の厚さｔ（たとえば、〜１μｍ）によって大部分制限される。スイッチトフォトディテクタ３００は、基板３０２上に加工された吸収層３０６を備える。基板３０２は、その上に半導体デバイスが加工され得る任意の好適な基板であるものとしてよい。たとえば、基板３０２は、シリコン基板であってもよい。
一般に、吸収層３０６は光信号３１２を受け取り、光信号３１２を電気信号に変換する。吸収層３０６は、吸収層２０６に類似している。吸収層３０６は、真性、ｐ型、またはｎ型であってよい。いくつかの実装形態において、吸収層３０６は、ｐ型ＧｅＳｉ材料から形成され得る。いくつかの実装形態において、吸収層３０６は、ｐ型ドープ領域３０９を含み得る。ｐ型ドープ領域３０９は、ｐ型ドープ領域２０９に類似している。
第１のスイッチ３０８ａおよび３０８ｂ、ならびに第２のスイッチ３１０ａおよび３１０ｂは、基板３０２上に加工されている。特に、図３Ａでは２つの第１のスイッチ３０８ａおよび３０８ｂならびに２つの第２のスイッチ３１０ａおよび３１０ｂしか示していないが、第１のスイッチおよび第２のスイッチの数はこれより多くても少なくてもよい。第１のスイッチ３０８ａおよび３０８ｂは、第１の制御信号３２２および第１の読み出し回路３２４に結合される。第２のスイッチ３１０ａおよび３１０ｂは、第２の制御信号３３２および第２の読み出し回路３３４に結合される。
一般に、第１の制御信号３２２および第２の制御信号３３２は、吸収された光子が発生する電子または正孔が第１の読み出し回路３２４によって収集されるかまたは第２の読み出し回路３３４によって収集されるかを制御する。第１の制御信号３２２は、第１の制御信号１２２に類似している。第２の制御信号３３２は、第２の制御信号１３２に類似している。第１の読み出し回路３２４は、第１の読み出し回路１２４に類似している。第２の読み出し回路３３４は、第２の読み出し回路１３４に類似している。いくつかの実装形態において、第１のスイッチ３０８ａおよび３０８ｂ、ならびに第２のスイッチ３１０ａおよび３１０ｂは、吸収層３０６によって生成される電子を収集するように加工され得る。この場合、第１のスイッチ３０８ａおよび３０８ｂは、ｐ型ドープ領域３２８ａおよび３２８ｂとｎ型ドープ領域３２６ａおよび３２６ｂとをそれぞれ備える。たとえば、ｐ型ドープ領域３２８ａおよび３２８ｂはｐ＋型ドーピングを有していてもよく、活性ドーパント濃度は、加工プロセスが達成し得るような高さであってよく、たとえば、ピーク濃度は、基板３０２がシリコンであり、ホウ素をドープしたときに約２×１０２０ｃｍ−３であり得る。いくつかの実装形態において、接触抵抗は増大するが、加工複雑度を緩和するために、ｐ型ドープ領域３２８ａおよび３２８ｂのドーピング濃度は２×１０２０ｃｍ−３より低くてもよい。ｎ型ドープ領域３２６ａおよび３２６ｂはｎ＋型ドーピングを有していてもよく、活性ドーパント濃度は、加工プロセスが達成し得るような高さであってよく、たとえば、ピーク濃度は、基板３０２がシリコンであり、リンをドープしたときに約５×１０２０ｃｍ−３であり得る。いくつかの実装形態において、接触抵抗は増大するが、加工複雑度を緩和するために、ｎ型ドープ領域３２６ａおよび３２６ｂのドーピング濃度は、５×１０２０ｃｍ−３より低くてもよい。ｐ型ドープ領域３２８ａとｎ型ドープ領域３２６ａとの間の距離は、加工プロセス設計ルールに基づき設計されるものとしてよい。たとえば、ｐ型ドープ領域３２８ａとｎ型ドープ領域３２６ａとの間の距離は、ドーパントインプラントに関連するエネルギーによって制御され得る。一般に、ｐ型ドープ領域３２８ａ／３２８ｂとｎ型ドープ領域３２６ａ／３２６ｂとの間の距離が近ければ近いほど、生成される光キャリアのスイッチング効率も高くなる。第２のスイッチ３１０ａおよび３１０ｂは、ｐ型ドープ領域３３８ａおよび３３８ｂとｎ型ドープ領域３３６ａおよび３３６ｂとをそれぞれ備える。ｐ型ドープ領域３３８ａ／３３８ｂはｐ型ドープ領域３２８ａ／３２８ｂに類似しており、ｎ型ドープ領域３３６ａ／３３６ｂはｎ型ドープ領域３２６ａ／３２６ｂに類似している。
いくつかの実装形態において、ｐ型ドープ領域３２８ａおよび３２８ｂは、第１の制御信号３２２に結合される。ｎ型ドープ領域３２６ａおよび３２６ｂは、読み出し回路３３４に結合される。ｐ型ドープ領域３３８ａおよび３３８ｂは、第２の制御信号３３２に結合される。ｎ型ドープ領域３３６ａおよび３３６ｂは、読み出し回路３３４に結合される。第１の制御信号３２２および第２の制御信号３３２は、吸収された光子によって発生する電子の収集を制御するために使用される。たとえば、吸収層３０６が光信号３１２内の光子を吸収すると、電子正孔対が生成され、基板３０２内にドリフトまたは拡散する。電圧が使用されるときに、第１の制御信号３２２が第２の制御信号３３２に対してバイアスされる場合、ｐ型ドープ領域３０９とｐ型ドープ領域３２８ａ／３２８ｂまたはｐ型ドープ領域３３８ａ／３３８ｂとの間に電界が発生し、吸収層３０６からの自由電子は、電界の方向に応じてｐ型ドープ領域３２８ａ／３２８ｂまたはｐ型ドープ領域３３８ａ／３３８ｂの方へドリフトする。いくつかの実装形態において、第１の制御信号３２２は、電圧値Ｖｉに固定されるものとしてよく、第２の制御信号３３２は、電圧値Ｖｉ±ΔＶを交互に取り得る。バイアス値の方向は、電子のドリフト方向を決定する。したがって、スイッチの一方のグループ（たとえば、第１のスイッチ３０８ａおよび３０８ｂ）が「オン」にされる（すなわち、電子がｐ型ドープ領域３２８ａおよび３２８ｂの方へドリフトする）ときに、スイッチの他方のグループ（たとえば、第２のスイッチ３１０ａおよび３１０ｂ）は「オフ」にされる（すなわち、電子はｐ型ドープ領域３３８ａおよび３３８ｂに入らないよう阻止される）。いくつかの実装形態において、第１の制御信号３２２および第２の制御信号３３２は、互いに差動となる電圧であり得る。
第１のスイッチ３０８ａ／３０８ｂの各々において、ｐ型ドープ領域３２８ａ／３２８ｂとｎ型ドープ領域３２６ａ／３２６ｂとの間に電界が発生する。同様に、第２のスイッチ３１０ａ／３１０ｂの各々において、ｐ型ドープ領域３３８ａ／３３８ｂとｎ型ドープ領域３３６ａ／３３６ｂとの間に電界が発生する。第１のスイッチ３０８ａおよび３０８ｂが「オン」にされ、第２のスイッチ３１０ａおよび３１０ｂが「オフ」にされるときに、電子はｐ型ドープ領域３２８ａおよび３２８ｂの方へドリフトし、ｐ型ドープ領域３２８ａとｎ型ドープ領域３２６ａとの間の電界は、電子をｎ型ドープ領域３２６ａにさらに運ぶ。同様に、ｐ型ドープ領域３２８ｂとｎ型ドープ領域３２６ｂとの間の電界は、電子をｎ型ドープ領域３２６ｂにさらに運ぶ。次いで、読み出し回路３２４は、ｎ型ドープ領域３２６ａおよび３２６ｂによって収集された電荷を処理するように有効化され得る。他方において、第２のスイッチ３１０ａおよび３１０ｂが「オン」にされ、第１のスイッチ３０８ａおよび３０８ｂが「オフ」にされるときに、電子はｐ型ドープ領域３３８ａおよび３３８ｂの方へドリフトし、ｐ型ドープ領域３３８ａとｎ型ドープ領域３３６ａとの間の電界は、電子をｎ型ドープ領域３３６ａにさらに運ぶ。同様に、ｐ型ドープ領域３３８ｂとｎ型ドープ領域３３６ｂとの間の電界は、電子をｎ型ドープ領域３３６ｂにさらに運ぶ。次いで、読み出し回路３３４は、ｎ型ドープ領域３３６ａおよび３３６ｂによって収集された量の電荷を処理するように有効化され得る。
いくつかの実装形態において、スイッチのｐ型ドープ領域とｎ型ドープ領域との間に電圧を印加することで、スイッチをアバランシェレジームで動作させスイッチトフォトディテクタ３００の感度を増大させ得る。たとえば、基板３０２がＧｅＳｉを含む場合、ｐ型ドープ領域３２８ａとｎ型ドープ領域３２６ａとの間の距離が約１００ｎｍのときに、７Ｖ未満の電圧を印加してｐ型ドープ領域３２８ａとｎ型ドープ領域３２６ａとの間にアバランシェゲインを生成することが可能である。
いくつかの実装形態において、ｐ型ドープ領域３０９は、外部制御装置３１４に結合され得る。たとえば、ｐ型ドープ領域３０９はグランドに結合されてもよい。いくつかの実装形態において、ｐ型ドープ領域３０９は、フロート状態であり、外部制御装置に結合されていなくてもよい。いくつかの実装形態において、基板３０２は、外部制御装置３１６に結合され得る。たとえば、基板３０２は、グランド、またはｎ型ドープ領域３２６および３３６における電圧より低いプリセットされた電圧に結合され得る。いくつかの他の実装形態において、基板３０２は、フロート状態であり、外部制御装置に結合されていなくてもよい。
図３Ｂは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ３６０の図である。スイッチトフォトディテクタ３６０は、図３Ａのスイッチトフォトディテクタ３００に類似しているが、スイッチトフォトディテクタ３６０は、ｎ型井戸領域３４４をさらに備える。それに加えて、吸収層３０６は、ｐ型ドープ領域であってよく、基板３０２はｐ型ドープ基板であってもよい。いくつかの実装形態において、ｎ型井戸領域３４４のドーピングレベルは、１０１５ｃｍ−３から１０１７ｃｍ−３の範囲内であってよい。吸収層３０６および基板３０２のドーピングレベルは、１０１４ｃｍ−３から１０１６ｃｍ−３の範囲内であってよい。
ｐ型ドープ領域３２８ａ、ｎ型井戸領域３４４、およびｐ型ドープ領域３３８ａの配置構成は、ＰＮＰ接合構造を形成する。同様に、ｐ型ドープ領域３２８ｂ、ｎ型井戸領域３４４、およびｐ型ドープ領域３３８ｂの配置構成は、別のＰＮＰ接合構造を形成する。一般に、ＰＮＰ接合構造は、第１の制御信号３２２から第２の制御信号３３２への、または代替的に第２の制御信号３３２から第１の制御信号３２２へのリーク電流を低減する。ｎ型ドープ領域３２６ａ、ｐ型ドープ基板３０２、およびｎ型ドープ領域３３６ａの配置構成は、ＮＰＮ接合構造を形成する。同様に、ｎ型ドープ領域３２６ｂ、ｐ型ドープ基板３０２、およびｎ型ドープ領域３３６ｂの配置構成は、ＮＰＮ接合構造を形成する。一般に、ＮＰＮ接合構造は、第１の読み出し回路３２４から第２の読み出し回路３３４への、または代替的に第２の読み出し回路３３４から第１の読み出し回路３２４への電荷結合を低減する。いくつかの実装形態において、ｎ型井戸領域３４４も、吸収層３０６から基板３０２に流れる電子によって感知されるポテンシャルエネルギー障壁を効果的に低減する。
いくつかの他の実装形態において、ｐ型ドープ領域３２８ａ、３３８ａ、３２８ｂ、および３３８ｂは全体がｎ型井戸領域３４４内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域３２８ａ、３３８ａ、３２８ｂ、および３３８ｂはｎ型井戸領域３４４内に部分的に形成される。たとえば、ｐ型ドープ領域３２８ａの一部はｎ型井戸領域３４４内にｐ型ドーパントを埋め込むことによって形成され得るが、ｐ型ドープ領域３２８ａの別の部分は基板３０２内にｐ型ドーパントを埋め込むことによって形成され得る。いくつかの実装形態において、ｎ型井戸領域３４４の深さは、ｐ型ドープ領域３２８ａ、３３８ａ、３２８ｂ、および３３８ｂより浅い。
図３Ｃは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ３７０の図である。スイッチトフォトディテクタ３７０は、図３Ａのスイッチトフォトディテクタ３００に類似しているが、スイッチトフォトディテクタ３７０は、１つまたは複数のｐ型井戸領域３４６と１つまたは複数のｐ型井戸領域３４８とをさらに備える。いくつかの実装形態において、１つまたは複数のｐ型井戸領域３４６および１つまたは複数のｐ型井戸領域３４８は、第１のスイッチ３０８ａおよび３０８ｂと第２のスイッチ３１０ａおよび３１０ｂとを囲むリング構造の一部であってよい。いくつかの実装形態において、１つまたは複数のｐ型井戸領域のドーピングレベルは、１０１５ｃｍ−３から１０２０ｃｍ−３の範囲内であってよい。１つまたは複数のｐ型井戸領域３４６および３４８は、隣接するピクセルから光−電子の分離として使用され得る。
図３Ｄは、例示的なスイッチトフォトディテクタ３８０の断面図を示している。図３Ｄは、第１のスイッチ３０８ａおよび３０８ｂのｐ型ドープ領域３２８ａおよび３２８ｂ、ならびに第２のスイッチ３１０ａおよび３１０ｂのｐ型ドープ領域３３８ａおよび３３８ｂが、基板３０２の第１の平面３６２上にかみ合う配置構成で配置され得ることを示している。図３Ｄは、第１のスイッチ３０８ａおよび３０８ｂのｎ型ドープ領域３２６ａおよび３２６ｂ、ならびに第２のスイッチ３１０ａおよび３１０ｂのｎ型ドープ領域３３６ａおよび３３６ｂが、基板３０２の第２の平面３６４上にかみ合う配置構成で配置され得ることをさらに示している。
図３Ａ〜図３Ｄには示されていないが、いくつかの実装形態において、光信号は基板３０２の裏面からスイッチトフォトディテクタに到達し得る。光信号について焦点を合わせる、コリメートする、焦点をぼかす、フィルタ処理する、または他の何らかの操作を行うために、１つまたは複数の光コンポーネント（たとえば、マイクロレンズまたは光導波路）が基板３０２の裏面に加工され得る。
図３Ａ〜図３Ｄには示されていないが、いくつかの他の実装形態において、第１のスイッチ３０８ａおよび３０８ｂならびに第２のスイッチ３１０ａおよび３１０ｂは、代替的に、電子の代わりに正孔を収集するように加工され得る。この場合、ｐ型ドープ領域３２８ａおよび３２８ｂ、ｐ型ドープ領域３３８ａおよび３３８ｂ、ならびにｐ型ドープ領域３０９はｎ型ドープ領域によって置き換えられ、ｎ型ドープ領域３２６ａおよび３２６ｂ、ならびにｎ型ドープ領域３３６ａおよび３３６ｂはｐ型ドープ領域によって置き換えられる。ｎ型井戸領域３４４は、ｐ型井戸領域によって置き換えられる。ｐ型井戸領域３４６および３４８は、ｎ型井戸領域によって置き換えられる。
図３Ａ〜図３Ｄには示されていないが、いくつかの実装形態において、吸収層３０６は、スイッチトフォトディテクタ３００、３６０、３７０、および３８０の加工後に基板に接合され得る。基板は、光信号３１２をスイッチトフォトディテクタに到達するように透過させることを可能にする任意の材料であってよい。たとえば、基板はポリマーまたはガラスであってよい。いくつかの実装形態において、光信号３１２について焦点を合わせる、コリメートする、焦点をぼかす、フィルタ処理する、または他の何らかの操作を行うために、１つまたは複数の光コンポーネント（たとえば、マイクロレンズまたは光導波路）がキャリア基板上に加工され得る。
図３Ａ〜図３Ｄには示されていないが、いくつかの実装形態において、スイッチトフォトディテクタ３００、３６０、３７０、および３８０は、制御信号を備える回路、および／または読み出し回路、および／またはフェーズロックループ（ＰＬＬ）、および／またはアナログ／デジタルコンバータ（ＡＤＣ）を有する第２の基板に接合され得る（たとえば、金属間接合、酸化膜接合、ハイブリッド接合）。金属層は、基板３０２の裏面から入射する光信号を反射する反射体として使用され得るスイッチトフォトディテクタの上に堆積され得る。そのような鏡のような金属層を加えることで、吸収層３０６の吸収効率（量子効率）を高め得る。たとえば、１．０μｍから１．６μｍの間のより長いＮＩＲ波長で動作するフォトディテクタの吸収効率は、反射金属層を加えることによって著しく改善され得る。反射率を高めるために金属層と吸収層との間に酸化物層が含まれてよい。金属層は、ウェハボンディングプロセスのための接合層として使用されてもよい。いくつかの実装形態において、３０８ａ（または３０８ｂ）および３１０ａ（または３１０ｂ）に類似する１つまたは複数のスイッチは、制御信号／読み出し回路をインターフェースするように加えられ得る。
図３Ａ〜図３Ｄには示されていないが、いくつかの実装形態において、吸収層３０６は基板３０２内に部分的にまたは完全に埋め込まれ／嵌め込まれ、これにより表面凹凸を緩和し、したがって加工プロセスを容易にし得る。実施形態の技術の一例は、米国特許公開第ＵＳ２０１７００４０３６２Ａ１号において説明されている。
図４Ａは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ４００の図である。スイッチトフォトディテクタ４００は、基板４０２上に加工された吸収層４０６を備える。基板４０２は、その上に半導体デバイスが加工され得る任意の好適な基板であるものとしてよい。たとえば、基板４０２は、シリコン基板であってもよい。吸収層４０６は、第１のスイッチ４０８と第２のスイッチ４１０とを備える。
一般に、吸収層４０６は光信号４１２を受け取り、光信号４１２を電気信号に変換する。吸収層４０６は、真性、ｐ型、またはｎ型であってよい。いくつかの実装形態において、吸収層４０６は、ｐ型ＧｅＳｉ材料から形成され得る。吸収層４０６は、所望の波長範囲において高い吸収係数を有するように選択される。ＮＩＲ波長については、吸収層４０６はＧｅＳｉメサであってよく、ＧｅＳｉは光信号４１２の中の光子を吸収し、電子正孔対を生成する。ＧｅＳｉメサ中のゲルマニウムとシリコンの材料組成は、特定のプロセスまたはアプリケーションに関して選択されるものとしてよい。いくつかの実装形態において、吸収層４０６は、厚さｔを有するように設計される。たとえば、８５０ｎｍまたは９４０ｎｍの波長について、ＧｅＳｉメサの厚さは、実質的な量子効率を有するように約１μｍであってよい。いくつかの実装形態において、吸収層４０６の表面は、特定の形状を有するように設計される。たとえば、ＧｅＳｉメサは、ＧｅＳｉメサの表面上の光信号４１２の空間プロファイルに応じて円形、正方形、または矩形であるものとしてよい。いくつかの実装形態において、吸収層４０６は、光信号４１２を受け取るために横方向寸法ｄを有するように設計される。たとえば、ＧｅＳｉメサは、円形または矩形の形状を有するものとしてよく、ｄは１μｍから５０μｍの範囲内であってよい。
第１のスイッチ４０８および第２のスイッチ４１０は、吸収層４０６および基板４０２内に加工されている。第１のスイッチ４０８は、第１の制御信号４２２および第１の読み出し回路４２４に結合される。第２のスイッチ４１０は、第２の制御信号４３２および第２の読み出し回路４３４に結合される。一般に、第１の制御信号４２２および第２の制御信号４３２は、吸収された光子が発生する電子または正孔が第１の読み出し回路４２４によって収集されるかまたは第２の読み出し回路４３４によって収集されるかを制御する。
いくつかの実装形態において、第１のスイッチ４０８および第２のスイッチ４１０は、電子を収集するように加工され得る。この場合、第１のスイッチ４０８は、吸収層４０６内に埋め込まれているｐ型ドープ領域４２８と基板４０２内に埋め込まれているｎ型ドープ領域４２６とを備える。たとえば、ｐ型ドープ領域４２８はｐ＋型ドーピングを有していてもよく、活性ドーパント濃度は、加工プロセスが達成し得るような高さであってよく、たとえば、ピーク濃度は、吸収層１０６がゲルマニウムであり、ホウ素をドープしたときに約５×１０２０ｃｍ−３であり得る。いくつかの実装形態において、接触抵抗は増大するが、加工複雑度を緩和するために、ｐ型ドープ領域４２８のドーピング濃度は、５×１０２０ｃｍ−３より低くてもよい。ｎ型ドープ領域４２６はｎ＋型ドーピングを有していてもよく、活性ドーパント濃度は、加工プロセスが達成し得るような高さであってよく、たとえば、ピーク濃度は、基板４０２がシリコンであり、リンをドープしたときに約５×１０２０ｃｍ−３であり得る。いくつかの実装形態において、接触抵抗は増大するが、加工複雑度を緩和するために、ｎ型ドープ領域４２６のドーピング濃度は、５×１０２０ｃｍ−３より低くてもよい。ｐ型ドープ領域４２８とｎ型ドープ領域４２６との間の距離は、加工プロセス設計ルールに基づき設計されるものとしてよい。一般に、ｐ型ドープ領域４２８とｎ型ドープ領域４２６との間の距離が近ければ近いほど、生成される光キャリアのスイッチング効率も高くなる。第２のスイッチ４１０は、ｐ型ドープ領域４３８とｎ型ドープ領域４３６とを備える。ｐ型ドープ領域４３８はｐ型ドープ領域４２８に類似しており、ｎ型ドープ領域４３６はｎ型ドープ領域４２６に類似している。
いくつかの実装形態において、ｐ型ドープ領域４２８は、第１の制御信号４２２に結合される。たとえば、ｐ型ドープ領域４２８は電圧源に結合されてもよく、第１の制御信号４２２は電圧源からのＡＣ電圧信号であってよい。いくつかの実装形態において、ｎ型ドープ領域４２６は、読み出し回路４２４に結合される。読み出し回路４２４は、リセットゲート、ソースフォロワ、および選択ゲート、４つもしくはそれ以上のトランジスタを含む回路、または電荷を処理するのに適している任意の回路からなる３トランジスタ構成であってよい。いくつかの実装形態において、読み出し回路４２４は基板４０２上に加工され得る。他のいくつかの実装形態において、読み出し回路４２４は、別の基板上に加工され、ダイ／ウェハボンディングまたはスタッキングを介してスイッチトフォトディテクタ４００と一体化され／同一パッケージに収められ得る。
ｐ型ドープ領域４３８は、第２の制御信号４３２に結合される。たとえば、ｐ型ドープ領域４３８は電圧源に結合されてもよく、第２の制御信号４３２は第１の制御信号４２２とは反対の位相を有するＡＣ電圧信号であってよい。いくつかの実装形態において、ｎ型ドープ領域４３６は、読み出し回路４３４に結合される。読み出し回路４３４は、読み出し回路４２４に類似しているものとしてよい。
第１の制御信号４２２および第２の制御信号４３２は、吸収された光子によって発生する電子の収集を制御するために使用される。たとえば、電圧が使用されるときに、第１の制御信号４２２が第２の制御信号４３２に対してバイアスされる場合、ｐ型ドープ領域４２８とｐ型ドープ領域４３８との間に電界が発生し、自由電子は、電界の方向に応じてｐ型ドープ領域４２８またはｐ型ドープ領域４３８の方へドリフトする。いくつかの実装形態において、第１の制御信号４２２は、電圧値Ｖｉに固定されるものとしてよく、第２の制御信号４３２は、電圧値Ｖｉ±ΔＶを交互に取り得る。バイアス値の方向は、電子のドリフト方向を決定する。したがって、一方のスイッチ（たとえば、第１のスイッチ４０８）が「オン」にされる（すなわち、電子がｐ型ドープ領域４２８の方へドリフトする）ときに、他方のスイッチ（たとえば、第２のスイッチ４１０）は「オフ」にされる（すなわち、電子はｐ型ドープ領域４３８に入らないよう阻止される）。いくつかの実装形態において、第１の制御信号４２２および第２の制御信号４３２は、互いに差動となる電圧であり得る。
一般に、ｐ型ドープ領域のフェルミ準位とｎ型ドープ領域のフェルミ準位との間の差（平衡状態になる前）は、２つの領域の間に電界を発生する。第１のスイッチ４０８において、ｐ型ドープ領域４２８とｎ型ドープ領域４２６との間に電界が発生する。同様に、第２のスイッチ４１０において、ｐ型ドープ領域４３８とｎ型ドープ領域４３６との間に電界が発生する。第１のスイッチ４０８が「オン」にされ、第２のスイッチ４１０が「オフ」にされるときに、電子はｐ型ドープ領域４２８の方へドリフトし、ｐ型ドープ領域４２８とｎ型ドープ領域４２６との間の電界は、電子をｎ型ドープ領域４２６にさらに運ぶ。次いで、読み出し回路４２４は、ｎ型ドープ領域４２６によって収集された電荷を処理するように有効化され得る。他方において、第２のスイッチ４１０が「オン」にされ、第１のスイッチ４０８が「オフ」にされるときに、電子はｐ型ドープ領域４３８の方へドリフトし、ｐ型ドープ領域４３８とｎ型ドープ領域４３６との間の電界は、電子をｎ型ドープ領域４３６にさらに運ぶ。次いで、読み出し回路４３４は、ｎ型ドープ領域４３６によって収集された電荷を処理するように有効化され得る。
いくつかの実装形態において、基板４０２は、外部制御装置４１６に結合され得る。たとえば、基板４０２は、グランド、またはｎ型ドープ領域４２６および４３６における電圧より低いプリセットされた電圧に結合され得る。いくつかの他の実装形態において、基板４０２は、フロート状態であり、外部制御装置に結合されていなくてもよい。
図４Ｂは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ４５０の図である。スイッチトフォトディテクタ４５０は、図４Ａのスイッチトフォトディテクタ４００に類似しているが、第１のスイッチ４０８および第２のスイッチ４１０は、それぞれ、ｎ型井戸領域４５２とｎ型井戸領域４５４とをさらに備える。それに加えて、吸収層４０６は、ｐ型ドープ層であってよく、基板４０２はｐ型ドープ基板であってもよい。いくつかの実装形態において、ｎ型井戸領域４５２および４５４のドーピングレベルは、１０１５ｃｍ−３から１０１７ｃｍ−３の範囲内であってよい。吸収層４０６および基板４０２のドーピングレベルは、１０１４ｃｍ−３から１０１６ｃｍ−３の範囲内であってよい。
ｐ型ドープ領域４２８、ｎ型井戸領域４５２、吸収層４０６、ｎ型井戸領域４５４、およびｐ型ドープ領域４３８の配置構成は、ＰＮＰＮＰ接合構造を形成する。一般に、ＰＮＰＮＰ接合構造は、第１の制御信号４２２から第２の制御信号４３２への、または代替的に第２の制御信号４３２から第１の制御信号４２２へのリーク電流を低減する。
ｎ型ドープ領域４２６、ｐ型ドープ基板４０２、およびｎ型ドープ領域４３６の配置構成は、ＮＰＮ接合構造を形成する。一般に、ＮＰＮ接合構造は、第１の読み出し回路４２４から第２の読み出し回路４３４への、または代替的に第２の読み出し回路４３４から第１の読み出し回路４２４への電荷結合を低減する。
いくつかの実装形態において、ｐ型ドープ領域４２８は全体がｎ型井戸領域４５２内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域４２８はｎ型井戸領域４５２内に部分的に形成される。たとえば、ｐ型ドープ領域４２８の一部はｎ型井戸領域４５２内にｐ型ドーパントを埋め込むことによって形成され得るが、ｐ型ドープ領域４２８の別の部分は吸収層４０６内にｐ型ドーパントを埋め込むことによって形成され得る。同様に、いくつかの実装形態において、ｐ型ドープ領域４３８は全体がｎ型井戸領域４５４内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域４３８はｎ型井戸領域４５４内に部分的に形成される。いくつかの実装形態において、ｎ型井戸領域４５２および４５４の深さは、ｐ型ドープ領域４２８および４３８より浅い。
図４Ｃは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ４６０の図である。スイッチトフォトディテクタ４６０は、図４Ａのスイッチトフォトディテクタ４００に類似しているが、吸収層４０６は、ｎ型井戸領域４５６をさらに備える。それに加えて、吸収層４０６は、ｐ型ドープ領域であってよく、基板４０２はｐ型ドープ基板であってもよい。いくつかの実装形態において、ｎ型井戸領域４５６のドーピングレベルは、１０１５ｃｍ−３から１０１７ｃｍ−３の範囲内であってよい。吸収層４０６および基板４０２のドーピングレベルは、１０１４ｃｍ−３から１０１６ｃｍ−３の範囲内であってよい。
ｐ型ドープ領域４２８、ｎ型井戸領域４５６、およびｐ型ドープ領域４３８の配置構成は、ＰＮＰ接合構造を形成する。一般に、ＰＮＰ接合構造は、第１の制御信号４２２から第２の制御信号４３２への、または代替的に第２の制御信号４３２から第１の制御信号４２２へのリーク電流を低減する。
ｎ型ドープ領域４２６、ｐ型ドープ吸収層４０６、およびｎ型ドープ領域４３６の配置構成は、ＮＰＮ接合構造を形成する。一般に、ＮＰＮ接合構造は、第１の読み出し回路４２４から第２の読み出し回路４３４への、または代替的に第２の読み出し回路４３４から第１の読み出し回路４２４への電荷結合を低減する。
いくつかの実装形態において、ｐ型ドープ領域４２８および４３８は全体がｎ型井戸領域４５６内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域４２８および４３８はｎ型井戸領域４５６内に部分的に形成される。たとえば、ｐ型ドープ領域４２８の一部はｎ型井戸領域４５６内にｐ型ドーパントを埋め込むことによって形成され得るが、ｐ型ドープ領域４２８の別の部分は吸収層４０６内にｐ型ドーパントを埋め込むことによって形成され得る。いくつかの実装形態において、ｎ型井戸領域４５６の深さは、ｐ型ドープ領域４２８および４３８より浅い。
図４Ｄは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ４７０の図である。スイッチトフォトディテクタ４７０は、図４Ｃのスイッチトフォトディテクタ４６０に類似しているが、ｎ型井戸領域４５８は、吸収層４０６から基板２０２内に貫入するように形成される。それに加えて、吸収層４０６は、ｐ型ドープ領域であってよく、基板４０２はｐ型ドープ基板であってもよい。いくつかの実装形態において、ｎ型井戸領域４５６のドーピングレベルは、１０１５ｃｍ−３から１０１７ｃｍ−３の範囲内であってよい。吸収層４０６および基板４０２のドーピングレベルは、１０１４ｃｍ−３から１０１６ｃｍ−３の範囲内であってよい。
ｐ型ドープ領域４２８、ｎ型井戸領域４５８、およびｐ型ドープ領域４３８の配置構成はＰＮＰ接合構造を形成し、これは第１の制御信号４２２から第２の制御信号４３２への、または代替的に第２の制御信号４３２から第１の制御信号４２２へのリーク電流をさらに低減する。ｎ型ドープ領域４２６、ｐ型ドープ基板４０２、ｎ型井戸領域４５８、ｐ型ドープ基板４０２、およびｎ型ドープ領域４３６の配置構成はＮＰＮＰＮ接合構造を形成し、これは第１の読み出し回路４２４から第２の読み出し回路４３４への、または代替的に第２の読み出し回路４３４から第１の読み出し回路４２４への電荷結合をさらに低減する。いくつかの実装形態において、ｎ型井戸領域４５８も、吸収層４０６から基板４０２に流れる電子によって感知されるポテンシャルエネルギー障壁を効果的に低減する。
図４Ｅは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ４８０の図である。スイッチトフォトディテクタ４８０は、図４Ａのスイッチトフォトディテクタ４００に類似しているが、スイッチトフォトディテクタ４８０は、１つまたは複数のｐ型井戸領域４４６と１つまたは複数のｐ型井戸領域４４８とをさらに備える。いくつかの実装形態において、１つまたは複数のｐ型井戸領域４４６および１つまたは複数のｐ型井戸領域４４８は、第１のスイッチ４０８と第２のスイッチ４１０とを囲むリング構造の一部であってよい。いくつかの実装形態において、１つまたは複数のｐ型井戸領域４４６および４４８のドーピングレベルは、１０１５ｃｍ−３から１０２０ｃｍ−３の範囲内であってよい。１つまたは複数のｐ型井戸領域４４６および４４８は、隣接するピクセルから光−電子の分離として使用され得る。
図４Ａ〜図４Ｅには示されていないが、いくつかの実装形態において、光信号は基板４０２の裏面からスイッチトフォトディテクタに到達し得る。光信号について焦点を合わせる、コリメートする、焦点をぼかす、フィルタ処理する、または他の何らかの操作を行うために、１つまたは複数の光コンポーネント（たとえば、マイクロレンズまたは光導波路）が基板４０２の裏面に加工され得る。
図４Ａ〜図４Ｅには示されていないが、いくつかの他の実装形態において、第１のスイッチ４０８および第２のスイッチ４１０は、代替的に、電子の代わりに正孔を収集するように加工され得る。この場合、ｐ型ドープ領域４２８およびｐ型ドープ領域４３８はｎ型ドープ領域によって置き換えられ、ｎ型ドープ領域４２６およびｎ型ドープ領域４３６はｐ型ドープ領域によって置き換えられる。ｎ型井戸領域４５２、４５４、４５６、および４５８は、ｐ型井戸領域によって置き換えられる。ｐ型井戸領域４４６および４４８は、ｎ型井戸領域によって置き換えられる。
図４Ａ〜図４Ｅには示されていないが、いくつかの実装形態において、吸収層４０６は、スイッチトフォトディテクタ４００、４５０、４６０、４７０、および４８０の加工後に基板に接合され得る。基板は、光信号４１２をスイッチトフォトディテクタに到達するように透過させることを可能にする任意の材料であってよい。たとえば、基板はポリマーまたはガラスであってよい。いくつかの実装形態において、光信号４１２について焦点を合わせる、コリメートする、焦点をぼかす、フィルタ処理する、または他の何らかの操作を行うために、１つまたは複数の光コンポーネント（たとえば、マイクロレンズまたは光導波路）がキャリア基板上に加工され得る。
図４Ａ〜図４Ｅには示されていないが、いくつかの実装形態において、スイッチトフォトディテクタ４００、４５０、４６０、４７０、および４８０は、制御信号を備える回路、および／または読み出し回路、および／またはフェーズロックループ（ＰＬＬ）、および／またはアナログ／デジタルコンバータ（ＡＤＣ）を有する第２の基板に接合され得る（たとえば、金属間接合、酸化膜接合、ハイブリッド接合）。金属層は、基板４０２の裏面から入射する光信号を反射する反射体として使用され得るスイッチトフォトディテクタの上に堆積され得る。そのような鏡のような金属層を加えることで、吸収層４０６の吸収効率（量子効率）を高め得る。たとえば、１．０μｍから１．６μｍの間のより長いＮＩＲ波長で動作するフォトディテクタの吸収効率は、反射金属層を加えることによって著しく改善され得る。反射率を高めるために金属層と吸収層との間に酸化物層が含まれてよい。金属層は、ウェハボンディングプロセスのための接合層として使用されてもよい。いくつかの実装形態において、４０８および４１０に類似する１つまたは複数のスイッチは、制御信号／読み出し回路をインターフェースするように加えられ得る。
図４Ａ〜図４Ｅには示されていないが、いくつかの実装形態において、吸収層４０６は基板４０２内に部分的にまたは完全に埋め込まれ／嵌め込まれ、これにより表面凹凸を緩和し、したがって加工プロセスを容易にし得る。実施形態の技術の一例は、米国特許公開第ＵＳ２０１７００４０３６２Ａ１号において説明されている。
図４Ｆ〜図４Ｉは、基板上に吸収層を選択的形成するための例示的な設計４９０を示している。設計４９０は、たとえば、図１Ａ〜図４Ｅにおいて説明されているスイッチトフォトディテクタを加工するために使用され得る。図４Ｆを参照すると、基板４０２上に凹部４９２が形成されている。凹部４９２は、ＮＩＲピクセルに対するフォトディテクタ領域を画成し得る。凹部は、リソグラフィを使用し、その後、基板４０２の乾式エッチングを使用することで形成され得る。凹部の形状は、正方形、円形、または他の好適な形状などの、ピクセルの形状に対応し得る。
図４Ｇを参照すると、誘電体層が基板の上に堆積され、方向性エッチ（ｄｉｒｅｃｔｉｏｎａｌ ｅｔｃｈ）が実行され側壁スペーサ４９４を形成し得る。方向性エッチは、異方性乾式エッチであってよい。スペーサ４９４は、基板４０２から形成される吸収層の側壁を分ける様々な酸化物および窒化物などの誘電体材料であってよい。いくつかの実装形態において、スペーサ４９４は省かれてもよく、形成されるべき吸収層の埋め込み部分は、シリコン基板の［１１０］側壁などの、基板４０２内に形成される凹部４９２の表面と直接接触するものとしてよい。
図４Ｈを参照すると、ゲルマニウムまたはゲルマニウム−シリコン吸収層４９６が基板４０２から選択的に成長させられる。たとえば、吸収層４９６は、化学気相成長（ＣＶＤ）システムを通じてエピタキシャル成長を使用して形成され得る。その結果得られる吸収層４９６は、基板４０２上に形成される凹部４９２内に部分的に埋め込まれる。吸収層４９６は、たとえば、図１Ａ〜図４Ｅにおいて説明されているスイッチトフォトディテクタの吸収層であってよい。
図４Ｉを参照すると、ゲルマニウムまたはゲルマニウム−シリコン吸収層４９６が基板４０２と平坦化され、その結果、完全埋め込み吸収層４９６が得られる。ゲルマニウムまたはゲルマニウム−シリコン吸収層４９６は、化学機械研磨（ＣＭＰ）または他の任意の好適な技術を使用して平坦化され得る。いくつかの実装形態において、基板４０２の表面に関するゲルマニウムまたはゲルマニウム−シリコン吸収層４９６の平坦化は、表面凹凸がその後の加工工程段階に許容可能なものである場合に省かれてもよい。
図５Ａは、光信号を電気信号に変換するための例示的なフォトディテクタ５００を示している。フォトディテクタ５００は、基板５０２上に加工された吸収層５０６と、吸収層５０６および基板５０２の上に形成された第１の層５０８とを備える。基板５０２は、前に説明されている基板１０２に類似しているものとしてよく、吸収層５０６は、前に説明されている吸収層１０６に類似しているものとしてよく、たとえば、ＧｅまたはＧｅ濃度が１〜９９％の範囲内であるＧｅＳｉから形成され得る。ＧｅまたはＧｅＳｉ吸収層５０６のバックグラウンドドーピング極性およびドーピングレベルは、ｐ型であり、１０１４ｃｍ−３から１０１６ｃｍ−３の範囲内であり得る。バックグラウンドドーピングレベルは、たとえば、ドーピングの明示的な組み込みによる、または吸収層５０６の形成時に持ち込まれる材料欠陥によるものとしてよい。フォトディテクタ５００の吸収層５０６は、メサ構造を有し、基板５０２によって支持されるが、垂直側壁が図示されているが、メサ構造の形状および側壁プロファイルは、吸収層５０６の成長および加工プロセスの詳細に依存し得る。
第１の層５０８は、吸収層５０６の上側表面および側部表面を覆い、吸収層５０６が形成される基板５０２の上側表面の一部を覆う。第１の層５０８は、非晶質シリコン、ポリシリコン、エピタキシャルシリコン、酸化アルミニウム族（たとえば、Ａｌ２Ｏ３）、酸化ケイ素族（たとえば、ＳｉＯ２）、酸化ゲルマニウム族（たとえば、ＧｅＯ２）、ゲルマニウム−シリコン族（たとえば、Ｇｅ０．４Ｓｉ０．６）、窒化ケイ素族（たとえば、Ｓｉ３Ｎ４）、高ｋ材料（たとえば、ＨｆＯｘ、ＺｎＯｘ、ＬａＯｘ、ＬａＳｉＯｘ）、およびこれらの任意の組合せなどの、相補型金属酸化膜半導体（ＣＭＯＳ）プロセス適合材料（ＣＰＣＭ）から形成され得る。吸収層５０６の表面に第１の層５０８が存在すると、様々な効果が生じ得る。たとえば、第１の層５０８は吸収層５０６への表面不動態化層として働くものとしてよく、これは吸収層５０６の表面に存在する欠陥によって発生する暗電流またはリーク電流を低減し得る。ゲルマニウム（Ｇｅ）またはゲルマニウム−シリコン（ＧｅＳｉ）吸収層５０６の場合、表面欠陥は、暗電流またはリーク電流の著しい発生源であり得、これはフォトディテクタ５００によって生成される光電流のノイズレベルの増大に寄与する。第１の層５０８を吸収層５０６の表面の上に形成することによって、暗電流またはリーク電流は低減され、それによって、フォトディテクタ５００のノイズレベルを低減し得る。別の例として、第１の層５０８は、フォトディテクタ５００上に形成されている接点と吸収層５０６および／または基板５０２との間でショットキー障壁レベルを変調し得る。この障壁変調効果は、後の段落で説明される。
図５Ｂは、光信号を電気信号に変換するための例示的なフォトディテクタ５１０を示している。フォトディテクタ５１０は、図５Ａのフォトディテクタ５００に類似しているが、吸収層５０６が基板５０２上に形成されている凹部内に部分的に埋め込まれ、フォトディテクタ５１０はスペーサ５１２をさらに含む点が異なる。スペーサ５１２は、基板５０２からの吸収層５０６の側壁を分ける様々な酸化物および窒化物などの誘電体材料であってよい。いくつかの実装形態において、スペーサ５１２は省かれてもよく、吸収層５０６の埋め込み部分は、シリコン基板の［１１０］側壁などの、基板５０２内に形成される凹部の表面と直接接触するものとしてよい。実施形態の技術の一例は、米国特許公開第ＵＳ２０１７００４０３６２Ａ１号において説明されている。
図５Ｃは、光信号を電気信号に変換するための例示的なフォトディテクタ５２０を示している。フォトディテクタ５２０は、図５Ｂのフォトディテクタ５１０に類似しているが、吸収層５０６が基板５０２上に形成されている凹部内に完全に埋め込まれる点が異なる。実施形態の技術の一例は、米国特許公開第ＵＳ２０１７００４０３６２Ａ１号において説明されている。
図５Ｄは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ５３０を示している。スイッチトフォトディテクタ５３０は図５Ｂのフォトディテクタ５１０に類似しているが、第１のスイッチ５３２および第２のスイッチ５４２が吸収層５０６および第１の層５０８内に加工されている点が異なる。第１のスイッチ５３２は図１Ａの第１のスイッチ１０８に類似していてよいが、第１のｎ型ドープ領域５３４に結合されている第１の読み出し接点５３５と第１のｐ型ドープ領域５３７に結合されている第１の制御接点５３８とをさらに備える。同様に、第２のスイッチ５４２は図１Ａの第２のスイッチ１１０に類似していてよいが、第２のｎ型ドープ領域５４４に結合されている第２の読み出し接点５４５と第２のｐ型ドープ領域５４７に結合されている第２の制御接点５４８とをさらに備える。第１および第２のｐ型ドープ領域５３７および５４７は制御領域であってよく、第１および第２のｎ型ドープ領域５３４および５４４は読み出し領域であってよい。第１および第２の読み出し接点５３５および５４５は、図１Ａに示されている読み出し回路１２４および１３４に類似するそれぞれの読み出し回路に接続される。第１および第２の制御接点５３８および５４８は、図１Ａに示されている制御信号１２２および１３２などの、それぞれの制御信号に接続される。
接点５３５、５３８、５４５、および５４８は、それぞれのドープ領域への電気接点となり、様々な導電性材料から形成され得る。接点材料の例は、様々なケイ化物、Ｔａ−ＴａＮ−Ｃｕ積層物、Ｔｉ−ＴｉＮ−Ｗ積層物、アルミニウム、およびそのような材料の様々な組合せを含む。いくつかの実装形態において、読み出し接点５３５および５４５は、制御接点５３８および５４８と異なる材料から形成され得る。接点５３５、５３８、５４５、および５４８は、様々な物理的構成を有し得る。接点の寸法は、直径または幅に関して数十ナノメートルほどの範囲内であってよい。単一の接点５３５、５３８、５４５、または５４８は、ドープ領域の各々に結合されているように示されているが、２つまたはそれ以上の接点がドープ領域に結合されるものとしてよく、それにより、たとえば、半導体デバイス製造プロセスにおいて慣例的であるように、接触抵抗を低減するか、または信頼性を改善し得る。
図５Ｅは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ５５０を示している。スイッチトフォトディテクタ５５０は、図５Ｄのスイッチトフォトディテクタ５３０に類似しているが、第１のスイッチ５３２および第２のスイッチ５４２が、それぞれｎ型井戸領域５３９および５４９と、それぞれｐ型井戸領域５３６および５４６とをさらに備える点が異なる。ｎ型井戸領域およびｐ型井戸領域の追加は、フォトディテクタ５５０の電気的および／または光学的特性を改質し得る。いくつかの実装形態において、ｎ型井戸領域５３９および５４９ならびにｐ型井戸領域５３６および５４６のドーピングレベルは、１０１５ｃｍ−３から１０１７ｃｍ−３の範囲内であってよい。
ｐ型ドープ領域５３７、ｎ型井戸領域５３９、ｐ型吸収層５０６、ｎ型井戸領域５４９、およびｐ型ドープ領域５４７の配置構成は、ＰＮＰＮＰ接合構造を形成する。一般に、ＰＮＰＮＰ接合構造は、第１の制御信号１２２から第２の制御信号１３２への、または代替的に第２の制御信号１３２から第１の制御信号１２２へのリーク電流の流れを低減する。ｎ型ドープ領域５３４、ｐ型井戸領域５３６、ｐ型吸収層５０６、ｐ型井戸領域５４６、およびｎ型ドープ領域５４４の配置構成は、ＮＰＮ接合構造を形成する。一般に、ＮＰＮ接合構造は、第１の読み出し回路１２４から第２の読み出し回路１３４への、または代替的に第２の読み出し回路１３４から第１の読み出し回路１２４への電荷結合を低減する。
いくつかの実装形態において、ｐ型ドープ領域５３７は全体がｎ型井戸領域５３９内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域５３７はｎ型井戸領域５３９内に部分的に形成される。たとえば、ｐ型ドープ領域５３７の一部はｎ型井戸領域５３９内にｐ型ドーパントを埋め込むことによって形成され得るが、ｐ型ドープ領域５３７の別の部分は吸収層５０６内にｐ型ドーパントを埋め込むことによって形成され得る。同様に、いくつかの実装形態において、ｐ型ドープ領域５４７は全体がｎ型井戸領域５４９内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域５４７はｎ型井戸領域５４９内に部分的に形成される。いくつかの実装形態において、ｎ型井戸領域５３９および５４９は、ｐ型ドープ領域５３７および５４７の両方の少なくとも一部を含む連続的ｎ型井戸領域を形成する。
いくつかの実装形態において、ｎ型ドープ領域５３４は全体がｐ型井戸領域５３６の外側に形成される。いくつかの他の実装形態において、ｎ型ドープ領域５３４はｐ型井戸領域５３６内に部分的に形成される。たとえば、ｎ型ドープ領域５３４の一部はｐ型井戸領域５３６内にｎ型ドーパントを埋め込むことによって形成され得るが、ｎ型ドープ領域５３４の別の部分は吸収層５０６内にｎ型ドーパントを埋め込むことによって形成され得る。同様に、いくつかの実装形態において、ｎ型ドープ領域５４４は全体がｐ型井戸領域５４６の外側に形成される。いくつかの他の実装形態において、ｎ型ドープ領域５４４はｐ型井戸領域５４６内に部分的に形成される。
図５Ｄおよび図５Ｅは、部分的に埋め込まれている吸収領域５０６を有するスイッチトフォトディテクタを示しているが、同じ構成を、埋め込まれていない吸収層５０６を有するフォトディテクタ５００、および類似の効果を得るために完全に埋め込まれた吸収層５０６を有するフォトディテクタ５２０に適用することができる。
ｎ型井戸領域５３９および５４９、ならびにｐ型井戸領域５３６および５４６は例示することを目的として組み合わせて示されているが、これらの井戸は個別に実装されるか、または任意の組合せで実装され得る。
図５Ｆは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ５６０を示している。スイッチトフォトディテクタ５６０は、図５Ｄのスイッチトフォトディテクタ５３０に類似しているが、スイッチ５３２および５４２のそれぞれのｐ型ドープ領域５３７および５４７が省かれている点が異なる。その結果、第１および第２の制御接点５３８および５４８は、第１の層５０８へのショットキー接合を形成する。ショットキー接合は、半導体がわざとドープされないか、または約１×１０１５ｃｍ−３未満などの中程度のドーパント濃度にドープされるときに、金属と半導体との間に形成される電気的接合である。領域５６２は、第１の層５０８および吸収層５０６を通る第１の制御接点５３８と第２の制御接点５４８との間のリーク経路をマークするが、これは図５Ｇに関してさらに詳しく説明される。
図５Ｇは、制御接点５３８と制御接点５４８との間に形成されるリーク経路の例示的なバンド図５７０を示している。バンド図５７０は、電子５７２および正孔５７４などの電荷キャリアがリーク経路に沿って様々な位置で受けるエネルギー準位を例示している。縦軸はエネルギー準位Ｅに対応し、横軸は、制御接点５３８と制御接点５４８との間に形成されるリーク経路に沿った位置ｘに対応する。第１の制御接点５３８の電位エネルギーが第２の制御接点５４８よりも高い例示的なシナリオ（たとえば、第１の制御信号１２２は第２の制御信号１３２よりも低い電圧を有する）が図示されている。電位差は、第１の制御接点５３８から第２の制御接点５４８への全体的バンド図の下向きの勾配として現れる。図示されているようなエネルギー準位および位置は例示を目的としたものであり、実際の値を表し得ない。
電子障壁５７３および正孔障壁５７５は、ショットキー障壁の例である。ショットキー接合は、ショットキー障壁の存在によって特徴付けられ、この障壁はそれらのキャリアがショットキー接合を横切って流れるために電子５７２および正孔５７４が打ち勝つ必要があるポテンシャルエネルギー障壁である。障壁５７３および５７５の値は、接点５３８および５４８の材料、ならびに第１の層５０８の材料の仕事関数に応じて変化し得る。そのようなものとして、接点の材料と第１の層の材料との適切な組合せを選択することによって、電子障壁５７３および正孔障壁５７５の所望の準位が設定され得る。
電子５７２は、第１の制御接点５３８と第１の層５０８との間の電子障壁５７３に打ち勝たなければならない。十分に高い電子障壁５７３を与えることによって、第１の制御接点に印加される制御信号１２２の電位は、障壁５７３に打ち勝つことができない場合がある。そのようなものとして、電子障壁５７３は、電子５７２が吸収層５０６内に流れ込むのを阻止し得る。電子５７２が、電子５７２（「熱電子放出」）または量子トンネリングの熱エネルギーの統計変動によるものであり得る、電子障壁５７３に打ち勝つ場合、電子５７２は吸収層５０６を横切って第２の制御接点５４８に隣接する第１の層５０８に流れ得る。別の電子障壁が吸収層５０６と第１の層５０８との間に形成される接合によってもたらされ、これは電子５７２が第２の制御接点５４８内に流れ込むのをさらに阻止し、それによって、第１の制御接点５３８から第２の制御接点５４８への電子のリーク電流を低減し得る。
同様に、正孔５７４は、第２の制御接点５４８と第１の層５０８との間の正孔障壁５７５に打ち勝たなければならない。十分に高い正孔障壁５７５を与えることによって、第２の制御接点に印加される制御信号１３２の電位は、障壁５７５に打ち勝つことができない場合がある。そのようなものとして、正孔障壁５７５は、正孔５７４が吸収層５０６内に流れ込むのを阻止し得る。正孔５７４が、正孔５７４（「熱電子放出」）または量子トンネリングの熱エネルギーの統計変動によるものであり得る、正孔障壁５７５に打ち勝つ場合、正孔５７４は吸収層５０６を横切って第１の制御接点５３８に隣接する第１の層５０８に流れ得る。別の正孔障壁が吸収層５０６と第１の層５０８との間に形成される接合によってもたらされ、これは正孔５７４が第１の制御接点５３８内に流れ込むのをさらに阻止し、それによって、第２の制御接点５４８から第１の制御接点５３８への正孔のリーク電流を低減し得る。
光が吸収層５０６に照射されているときに、光の光子５７６は、吸収層５０６の価電子帯内の電子によって吸収され、その結果、光子５７６に隣接する垂直矢印によって示されているように電子正孔が生成され得る。この電子正孔対の電子は、それぞれの読み出し接点５３５および／または５４５を通じて読み出し回路１２４および／または１３４によって捕捉されるべき光電流を形成し、制御接点５３８および５４８内に流れ込むべきでない。この場合、第１の層５０８と吸収層５０６との間の界面によって形成される障壁は、そのような流れを防ぎ、それによって、読み出し回路の光電流収集効率を改善し得る。
非晶質シリコンまたはポリシリコンまたは結晶シリコンまたはゲルマニウム−シリコンなどの第１の層５０８は、制御接点５３８および５４８とＧｅＳｉメサなどの吸収層５０６との間に挿入されると、金属半導体（ＭＳ）接合のショットキー障壁は改質され、その結果、上で説明されているように接点５３８および５４８によって電子または正孔が第１の層５０８内に注入されることが部分的に阻止される。本明細書で説明されているスイッチトフォトディテクタなどのＴｏＦピクセルの消費電力は、２つの制御回路に接続されている２つの制御接点５３８および５４８の間に流れるリーク電流によって部分的に決定される。そのようなものとして、接点５３８および５４８によって電子または正孔が注入されることを部分的に阻止することによって、ＴｏＦピクセルの消費電力は著しく低減され得る。
図５Ｈは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ５８０を示している。スイッチトフォトディテクタ５８０は、図５Ｆのスイッチトフォトディテクタ５６０に類似しているが、フォトディテクタ５８０が、ｎ型井戸領域５３９および５４９と、ｐ型井戸領域５３６および５４６とをさらに備える点が異なる。ｎ型井戸領域５３９および５４９ならびにｐ型井戸領域５３６および５４６の構造および効果は、図５Ｅに関してすでに説明されている。それに加えて、ｎ型井戸領域５３９および５４９は、制御接点５３８および５４８の下の第１の層５０８の少なくとも一部と重なり合い、これは吸収層５０６の内側の電圧降下の増強に寄与し得る。吸収層５０６の内側の電圧降下の増強は、吸収層５０６内に確立される電界の大きさを増大させ、これは、それぞれの読み出し接点５３５および／または５４５を通じての読み出し回路１２４および／または１３４による光生成電子の捕捉効率を改善し得る。
図５Ｉは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ５８２を示している。スイッチトフォトディテクタ５８２は図５Ｅのスイッチトフォトディテクタ５５０に類似しているが、第１のスイッチ５３２が現在は基板５０２上に、左側の吸収層５０６に隣接して配置され、第２のスイッチ５４２が現在は基板５０２上に、右側の吸収層５０６に隣接して配置されている点が異なる。スイッチトフォトディテクタ５８２の動作は、すでに説明されているスイッチトフォトディテクタの動作に類似している。しかしながら、読み出し接点５３５および５４５または制御接点５３８および５４８などの接点とシリコン基板５０２との間に形成される電気接点は一般的に接点とＧｅまたはＧｅＳｉ吸収層５０６との間に形成される電気接点に比べて低い暗電流またはリーク電流を有するので（たとえば、基板５０２が吸収層５０６に比べて少ない材料欠陥を有していることで）、全体的な暗電流またはリーク電流は、図５Ｅに示されているフォトディテクタ５５０の構成と比較して低くなることがある。さらに、スイッチが基板５０２上に置かれた結果、吸収領域５０６によって吸収された光からの光生成キャリアは今度は読み出し回路１２４および１３４に到達する前に吸収領域５０６から基板５０２に流れる。吸収領域５０６およびスペーサ５１２およびその材料の特定の幾何学的形状に応じて、光キャリアはスペーサ５１２を通して伝導するか、スペーサ５１２の周りで流れるか、またはこれらの組合せが生じ得る。
いくつかの実装形態において、ｐ型ドープ領域５３７および５４７は、図５Ｆに示されている構成に類似する構成において省かれ得る。ｎ型井戸領域５３９および５４９、ならびにｐ型井戸領域５３６および５４６は例示することを目的として組み合わせて示されているが、これらの井戸は省かれるか、個別に実装されるか、または任意の組合せで実装され得る。
図５Ｊは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ５８６を示している。スイッチトフォトディテクタ５８６は、図５Ｉのスイッチトフォトディテクタ５８２に類似しているが、スイッチ５３２および５４２のそれぞれのｐ型ドープ領域５３７および５４７が省かれている点が異なる。その結果、第１および第２の制御接点５３８および５４８は、第１の層５０８へのショットキー接合を形成する。ショットキー接合の効果は、図５Ｆ〜図５Ｈに関して説明されている。図５Ｇのバンド図５７０はいぜんとしてフォトディテクタ５８６の領域５６２に適用可能であり、フォトディテクタ５０６に関してフォトディテクタ５８６の幾何学的形状が改質されているため第１の層５０８によって形成される障壁は次に第１の層５０８、基板５０２、およびスペーサ５１２によって形成される障壁に対応する。
ｎ型井戸領域５３９および５４９、ならびにｐ型井戸領域５３６および５４６は例示することを目的として組み合わせて示されているが、これらの井戸は省かれるか、個別に実装されるか、または任意の組合せで実装され得る。
図５Ｋは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ５８８を示している。スイッチトフォトディテクタ５８８は図５Ｉのスイッチトフォトディテクタ５８２に類似しているが、第１のスイッチ５３２は第２のｐ型ドープ領域５３７ａと、第２のｐ型ドープ領域５３７ａに結合されている第３の制御接点５３８ａと、第２のｐ型ドープ領域５３７ａと接触している第２のｎ型井戸領域５３９ａとをさらに備え、第２のスイッチ５４２は第２のｐ型ドープ領域５４７ａと、第２のｐ型ドープ領域５４７ａに結合されている第４の制御接点５４８ａと、第２のｐ型ドープ領域５４７ａと接触している第２のｎ型井戸領域５４９ａとをさらに備える点が異なる。第２のｐ型ドープ領域５３７ａおよび５３７ｂは、それぞれ、第２のｐ型ドープ領域５３７および５４７に類似している。第２のｎ型井戸領域５３９ａおよび５４９ａは、それぞれ、第２のｎ型領域５３９および５４９に類似している。第１の制御接点５３８ａは、第１の制御接点５３８に類似しており、第４の制御接点５４８ａは、第２の制御接点５４８に類似している。第１の制御接点５３８ａは、第１の制御信号１２２に接続され、第４の制御接点５４８ａは、第２の制御信号１３２に接続される。
第１の制御接点５３８および関連付けられているドープ領域は吸収層５０６と直接接触していないので、第１の制御信号１２２を第１の制御接点５３８に印加することによって吸収層５０６内に発生させられる電界は、図５Ｅのフォトディテクタ５５０の構成などにおいて、第１の制御接点５３８が吸収層５０６と直接接触している構成と比較して比較的弱い電界であり得る。第３および第４の制御接点５３８ａおよび５４８ａならびに関連するドープ領域を加えることによって、フォトディテクタ５８６のキャリア収集制御効率は、図５Ｉのフォトディテクタ５８２のキャリア収集制御効率を超えて改善され、図５Ｅにおけるフォトディテクタ５５０のキャリア収集制御効率に匹敵し得るが、接点を基板５０２に移動することによって暗電流またはリーク電流を低減するという利点は少なくとも部分的に保たれる。さらに、吸収領域内の電界が大きくなればなるほどフォトディテクタの帯域幅が増大し、第１のスイッチ５３２と第２のスイッチ５４２との間のスイッチング速度が高速になり得るので、制御接点５３８ａおよび５４８ａの追加もフォトディテクタ５８８の動作速度の改善に寄与し得る。
第３の制御接点５３８ａおよび第４の制御接点５４８ａが第１の制御接点５３８および第２の制御接点５４８に対してそれぞれの制御信号１２２および１３２を共有することが図示されているが、いくつかの実装形態において、接点５３８ａおよび５４８ａは、第１および第２の制御信号１２２および１３２と異なっていてもよい独立した制御信号を有し得る。たとえば、第３の制御接点５３８ａに対する制御信号は、第１の制御接点５３８に対する第１の制御信号１２２より小さくなり得るが、それは、第３の制御接点５３８ａに印加される制御信号が第２のｐ型ドープ領域５３７ａが吸収層５０６内に生成されるキャリアに近接しているため第１の制御接点５３８に印加される第１の制御信号１２２に比べて大きな効果を光生成キャリアにもたらし得るからであり、同じことが第４の制御接点５４８ａに対する制御信号についても言える。
いくつかの実装形態において、第２のｐ型ドープ領域５３７ａおよび５４７ａは、ショットキー接合を形成するように省かれてよく、その効果は図５Ｆ〜図５Ｈに関してすでに説明されている。ｎ型井戸領域５３９および５４９、ならびにｐ型井戸領域５３６および５４６は例示することを目的として組み合わせて示されているが、これらの井戸は省かれるか、個別に実装されるか、または任意の組合せで実装され得る。
部分的に埋め込まれている吸収層５０６を有するスイッチトフォトディテクタの様々な構成が図５Ｄ〜図５Ｋにおいて説明されていたが、説明されている構成は、図５Ａに示されている構成などの完全に突き出ている吸収層５０６を有するスイッチトフォトディテクタ、および図５Ｃに示されている構成などの完全に埋め込まれている吸収層５０６を有するスイッチトフォトディテクタに適用され、類似の効果をもたらすことができる。
図５Ａ〜図５Ｋにおいて説明されているフォトディテクタは、表面照射型（ＦＳＩ）イメージセンサ、または裏面照射型イメージセンサ（ＢＳＩ）に組み込まれ得る。ＦＳＩ構成では、光は第１の層５０８を通って上からフォトディテクタ内に入る。ＢＳＩ構成では、光は基板５０２を通って底からフォトディテクタ内に入る。
制御領域（たとえば、ｐ型ドープ領域５３７および５４７）ならびに読み出し領域（たとえば、ｎ型ドープ領域５３４および５４４）は、異なる高さにあるものとしてよい。たとえば、フォトディテクタ５３０、５５０、５６０、および５８０、ならびに制御領域および読み出し領域が両方とも吸収領域５０６上に配置される任意の構成の場合に、読み出し領域または制御領域に対応する吸収領域５０６の一部はエッチングされるものとしてよく、読み出し領域または制御領域はエッチングされた部分に形成されてよく、その結果、制御領域と読み出し領域の間に垂直オフセットが生じ得る。同様に、フォトディテクタ５８２、５８６、および５８８、ならびに制御領域および読み出し領域が両方とも基板５０２上に配置される任意の構成の場合に、読み出し領域または制御領域に対応する基板５０２の一部はエッチングされるものとしてよく、読み出し領域または制御領域はエッチングされた部分に形成されてよく、その結果、制御領域と読み出し領域の間に垂直オフセットが生じ得る。
いくつかの実装形態において、フォトディテクタ上に入射する光の光学経路上にレンズが置かれるものとしてよい。レンズは、たとえば、マイクロボールレンズまたはフレネルゾーンプレート（ＦＺＰ）レンズであってよい。別の例として、シリコン基板５０２については、レンズは、基板５０２のエッチングによって基板５０２上に直接形成されてよい。レンズの構成に関する詳細は、図７Ａ〜図７Ｃに関して提示される。
いくつかの実装形態において、吸収層５０６とスペーサ５１２との間の界面は、ｎ型ドーパントまたはｐ型ドーパントでドープされ、それぞれ正孔および電子に対する電気的分離を改善し得る。いくつかの実装形態において、吸収層５０６と基板５０２との間の界面（たとえば、底部界面）はｎ型ドーパントまたはｐ型ドーパントでドープされ、それぞれ正孔および電子に対する電気的分離を改善し得る。
図６Ａは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ６００を示している。スイッチトフォトディテクタ６００は、基板５０２と、吸収領域５０６と、第１のスイッチ５３２と、第２のスイッチ５４２と、カウンタドープ領域６１０とを備える。カウンタドープ領域６１０は、吸収領域５０６内に配置構成される。第１および第２のスイッチ５３２および５４２は、吸収層５０６上に配置構成される。基板５０２、吸収領域５０６、ならびに第１および第２のスイッチ５３２および５４２は、図５Ｄに関してすでに説明されている。
カウンタドープ領域６１０は、吸収領域５０６の正味キャリア濃度を低減するドーパント種でドープされている吸収領域５０６の一部である。非ドープ半導体材料は、ドーパントが存在しない場合であっても電流伝導に寄与し得る電荷キャリアの特定の濃度を有し、これは半導体の真性キャリア濃度と称される。吸収領域５０６は、シリコン、ゲルマニウム、またはこれら２つの合金などの、半導体材料から典型的には形成され、関連する真性キャリア濃度を有する。この真性キャリア濃度は、材料作製方法および欠陥レベル（欠陥濃度）などの様々な要因により変化し得る。材料作製方法の例は、エピタキシャル成長、化学気相成長（ＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、および物理的気相成長（ＰＶＤ）を含み、異なる方法を使用して作製される材料は異なる材料欠陥レベルを有し得る。典型的には、材料欠陥の数の多さはより高いレベルの真性キャリア濃度レベルに相関する。たとえば、バルク結晶ゲルマニウムは、室温で約２＊１０１３ｃｍ−３の真性ｐ型類似キャリア濃度（ｉｎｔｒｉｎｓｉｃ ｐ−ｔｙｐｅ ｌｉｋｅ ｃａｒｒｉｅｒ ｃｏｎｃｅｎｔｒａｔｉｏｎ）を有し得るが、エピタキシャル成長ゲルマニウムは、約５＊１０１４ｃｍ−３で一桁高い真性ｐ型類似キャリア濃度を有し得る。材料タイプおよび欠陥の性質に応じて、半導体材料はｐ型またはｎ型類似（ｐ−ｔｙｐｅ ｏｒ ｎ−ｔｙｐｅ ｌｉｋｅ）であるものとしてよい。
フォトディテクタ６００などのスイッチトフォトディテクタのリーク電流を低減することは、飛行時間型ピクセルの消費電力を減らす上で重要である。スイッチトフォトディテクタのリーク電流に関わる要因の１つは、制御領域同士の間に流れるリーク電流、たとえば、ｐ型ドープ領域５３７と５４７との間の電流の流れである。そのような電流の流れを低減する一アプローチは、２つのｐ型ドープ領域５３７と５４７との間の吸収領域５０６の正味キャリア濃度を低減することによるアプローチである。正味キャリア濃度は、電流を伝導するのに利用可能なキャリアの濃度であり、真性キャリア濃度の寄与とドーパントが寄与する外因性キャリア濃度の寄与との組合せによって決定され得る。ドーパントの電気的なタイプ、化学種、および濃度を適切に選択することによって、真性キャリア濃度はドーパントによって補償される、すなわち「カウンタドープ」され、その結果、半導体材料に対する正味キャリア濃度が低下し得る。典型的には、制御領域同士の間のリーク電流は、真性キャリアおよび正味キャリアが同じ極性を有する、すなわち、両方ともｐ型類似またはｎ型類似であるときに、正味キャリア濃度に比例する。
カンタードープ領域６１０に使用されるべきドーパントのタイプは、吸収領域５０６を形成する材料および吸収領域５０６内に存在する欠陥の性質などの、様々な要因に基づき選択され得る。たとえば、Ｓｉ基板５０２上のエピタキシャル成長Ｇｅは典型的にはｐ型材料である。そのような場合において、Ｐ、Ａｓ、Ｓｂ、またはＦなどのｎ型ドーパント種がカウンタドープ領域６１０をドープするために使用され得る。ドーピングは、材料を成長させるときに埋め込み、拡散、およびｉｎ−ｓｉｔｕドーピングを含む様々な方法で実行されてよい。いくつかの場合において、フッ素などのドーパントは欠陥を不動態化し得る。不動態化された欠陥は、電荷キャリアの発生源として働くことを停止し、したがって、フッ素ドープ吸収領域５０６の正味キャリア濃度は低減され、より真性になるものとしてよい。
カウンタドープ領域６１０に使用されるべきドーパントの濃度は、吸収領域５０６の真性キャリア濃度に基づき選択され得る。たとえば、約５＊１０１４ｃｍ−３の真性キャリア濃度を有するエピタキシャル成長ゲルマニウムは約５＊１０１４ｃｍ−３のカウンタドーパント濃度でドープされて、約２＊１０１３ｃｍ−３のバルク結晶Ｇｅの濃度へ真性キャリア濃度を低減し得る。一般に、カウンタドーピング濃度は、１＊１０１３ｃｍ−３から１＊１０１６ｃｍ−３の範囲内であってよい。いくつかの実装形態において、カウンタドープ領域６１０は、その領域にわたって変化するドーパント濃度を有し得る。たとえば、吸収体５０６の底部などの、材料界面により近い領域は、欠陥レベルの増大によりより高い真性キャリア濃度を有することがあり、これはそれに対応して高いカウンタドーピングレベルによってより適切に補償され得る。いくつかの実装形態において、カウンタドーパント濃度は、吸収領域５０６の真性キャリア濃度より高くてよい。そのような場合において、吸収領域５０６の極性はｐ型からｎ型にまたはその逆に変更され得る。
カウンタドープ領域６１０はｎ型ドープ領域５３４および５４４、ならびにｐ型ドープ領域５３７および５４７を完全に覆うことが図示されているが、一般に、カウンタドープ領域６１０は、ｐ型ドープ領域５３７および５４７またはｎ型ドープ領域５３４および５４４だけを覆うものとしてよい。それに加えて、カウンタドープ領域６１０は連続領域であることが図示されているが、一般に、２つまたはそれ以上の分離した領域であってよい。さらに、カウンタドープ領域６１０は吸収領域５０６の一部のみであることが図示されているが、一般に、カウンタドープ領域６１０は吸収領域５０６全体にわたって形成されてもよい。
いくつかの実装形態において、カウンタドープ領域６１０は、ドーパント拡散抑制体として機能し、これは階段接合プロファイルの形成に寄与し得る。カウンタドープ領域６１０とｐ型ドープ領域５３７および５４７との間の階段接合プロファイルの形成は、リーク電流を少なくし、それによってＴｏＦピクセルの消費電力を低減し得る。たとえば、Ｇｅ吸収領域５０６の場合、フッ素ドーピングは、ｎ型ドープ領域５３４内のリンドーパントの拡散を抑制し得る。
一般に、カウンタドープ領域６１０は、スイッチトフォトディテクタの様々な実装形態において実装され、制御領域同士の間のリーク電流を低減し得る。
いくつかの実装形態において、ｐ型ドープ領域５３７および５４７は省かれ、その結果、ショットキー接合が形成され、その効果は図５Ｆ〜図５Ｈに関してすでに説明されている。
図６Ｂは、光信号を電気信号に変換するための例示的なスイッチトフォトディテクタ６２０を示している。スイッチトフォトディテクタ６２０は、図６Ａのフォトディテクタ６００に類似しているが、第１のスイッチ５３２および第２のスイッチ５４２は、それぞれ、ｎ型井戸領域６１２および６１４をさらに備える点が異なる。ｎ型井戸領域の追加は、フォトディテクタ６２０の電気的および／または光学的特性を改質し得る。いくつかの実装形態において、ｎ型井戸領域６１２および６１４のドーピングレベルは、１０１５ｃｍ−３から１０１７ｃｍ−３の範囲内であってよい。いくつかの実装形態において、ｎ型井戸領域６１２および６１４は、吸収領域５０６の上側表面からカウンタドープ領域６１０の下側表面へ、または吸収層５０６と基板５０２との間の界面へ延在し得る。
ｐ型ドープ領域５３７、ｎ型井戸領域６１２、カウンタドープ領域６１０、ｎ型井戸領域６１４、およびｐ型ドープ領域５４７の配置構成は、ＰＮＩＮＰ接合構造を形成する。一般に、ＰＮＩＮＰ接合構造は、第１の制御信号１２２から第２の制御信号１３２への、または代替的に第２の制御信号１３２から第１の制御信号１２２へのリーク電流の流れを低減する。
いくつかの実装形態において、ｐ型ドープ領域５３７は全体がｎ型井戸領域６１２内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域５３７はｎ型井戸領域６１２内に部分的に形成される。たとえば、ｐ型ドープ領域５３７の一部はｎ型井戸領域６１２内にｐ型ドーパントを埋め込むことによって形成され得るが、ｐ型ドープ領域５３７の別の部分はカウンタドープ領域６１０内にｐ型ドーパントを埋め込むことによって形成され得る。同様に、いくつかの実装形態において、ｐ型ドープ領域５４７は全体がｎ型井戸領域６１４内に形成される。いくつかの他の実装形態において、ｐ型ドープ領域５４７はｎ型井戸領域６１４内に部分的に形成される。いくつかの実装形態において、ｎ型井戸領域６１２および６１４は、ｐ型ドープ領域５３７および５４７の両方の少なくとも一部を含む連続的ｎ型井戸領域を形成する。
フォトディテクタの動作速度または帯域幅は、ＴｏＦ検出などの、光の高速な検出の恩恵を受けるアプリケーションに対する重要な性能パラメータであり得る。フォトディテクタの帯域幅に影響を及ぼし得る特性は、とりわけ、受光される光が通るフォトディテクタの面積などの、フォトディテクタの物理的サイズである。たとえば、フォトディテクタの面積を縮小することで、デバイスの静電容量、キャリア通過時間、またはこの両方の組合せを低減させることができ、その結果、典型的には、フォトディテクタの帯域幅が増大する。しかしながら、フォトディテクタの検出面積が縮小されると、フォトディテクタによって検出される光の量（すなわち、光子の数）が減ることになり得る。たとえば、単位面積当たりの光の所与の強度について、検出器の面積の縮小は検出される光の減少を引き起こす。
ＴｏＦ検出などの、高い帯域幅と高い検出効率の両方の恩恵を受けるアプリケーションに対しては、フォトディテクタの前にマイクロレンズを追加すると有益な場合がある。マイクロレンズは入射光をフォトディテクタ上に集束させることができ、これにより、小面積のフォトディテクタがそれ自体より広い面積にわたって入射する光を検出することを可能にする。たとえば、マイクロレンズレンズと、マイクロレンズの有効焦点距離だけマイクロレンズをフォトディテクタから隔てるスペーサ層（ＳＬ）との適切に設計された組合せは、入射光を入射光の光波長の２乗程度である回折限界スポットに入射光を集束させることを可能にし得る。そのようなスキームは、フォトディテクタの面積縮小の潜在的なマイナス面を軽減しながらフォトディテクタの面積を縮小することを可能にし得る。
図７Ａは、フォトディテクタと一体化されているシリコンレンズの例示的な構成７００の断面図を示している。構成７００は、ドナーウェハ７１０とキャリアウェハ７３０とを備える。ドナーウェハ７１０は、複数のピクセル７２０ａから７２０ｃ（ピクセル７２０と総称される）と、ビア７１４と、金属パッド７１６と、第１の接合層７１２とを備える。キャリアウェハ７３０は、第２の接合層７３２を備える。ドナーウェハ７１０およびキャリアウェハ７３０は、第１の接合層７１２および第２の接合層７３２を通じて互いに接合される。基板７１０は、図５Ａの基板５０２に類似しているものとしてよい。吸収領域７０６は、図５Ａ〜図５Ｌの吸収領域５０６に類似しているものとしてよい。
ピクセル７２０ａから７２０ｃは、それぞれ吸収領域７０６ａから７０６ｃと、それぞれマイクロレンズ７２２ａから７２２ｃ（まとめてマイクロレンズ７２２と称する）とを含む。マイクロレンズ７２２は、ドナーウェハ７１０内にまたはドナーウェハ７１０上に一体化される凸レンズである。ＴｏＦ検出などの、高い光収集効率の恩恵を受けるアプリケーションにおいて、マイクロレンズ７２２を追加すると有益な場合がある。マイクロレンズ７２２が凸形状の構成をとることで、マイクロレンズ７２２上に入射する光を吸収領域７０６の方へ集束させることができ、これはピクセル７２０の光収集効率を改善し、その結果ピクセル性能の改善をもたらし得る。マイクロレンズ７２２をドナーウェハ７１０の裏面に置くピクセル７２０の配置構成は、裏面照射と称され得る。
マイクロレンズ７２２は、それが形成される幾何学的パラメータおよび材料を含む、その性能に影響を及ぼす様々な特性を有する。マイクロレンズ７２２は、典型的には、平凸構成で実装され、一方の表面は入射光に面し、曲率半径を持つ凸状であり、他方の表面はマイクロレンズ７２２が中にまたは上に形成されるドナーウェハ７１０とインターフェースする平面状表面である。マイクロレンズ７２２の平凸構成自体は、標準的な半導体処理技術を通じて加工するのに適しているものとしてよい。マイクロレンズ７２２は高さＨＬおよび直径ＤＬを有するものとしてよく、高さＨＯだけ吸収領域７０６のレンズが面する表面から隔てられ得る。いくつかの実装形態において、ＨＬは１から４μｍの範囲内であってよく、ＨＯは８から１２μｍの範囲内であってよく、ＨＡは１から１．５μｍの範囲内であってよく、ＤＬは５から１５μｍの範囲内であってよい。いくつかの実装形態において、球面型マイクロレンズ７２２については、その曲率半径は、吸収領域７０６上への光の最適な集束が行われるようにマイクロレンズ７２２の焦点距離がＨＯにほぼ等しくなるように設定され得る。焦点距離および曲率半径の決定は、ビーム伝搬法（ＢＰＭ）および時間領域差分（ＦＤＴＤ）技術などの様々なシミュレーション技術を使用して実行され得る。いくつかの実装形態において、マイクロレンズ７２２は非球面レンズである。
マイクロレンズ７２２は、様々な材料から形成され、様々な方法で加工され得る。一般に、波長がピクセル７２０によって検出されるように透過的である様々な材料が使用され得る。たとえば、マイクロレンズ７２２は、結晶シリコン、ポリシリコン、非晶質シリコン、シリコン窒化物、ポリマー、またはこれらの組合せなどの、中から高の屈折率（たとえば、＞１．５）を有する材料から加工され得る。可視光波長に対しては、ポリマー材料が使用され得る。ＮＩＲ波長に対しては、シリコンがＮＩＲにおいて比較的透過的であり、比較的高い屈折率（１０００ｎｍで約３．５）を有しており、ＮＩＲにおいてレンズ材料として十分に適しているので、シリコンが使用されてよい。さらに、シリコンは可視光波長（たとえば、＜８００ｎｍ）を強く吸収するので、シリコンマイクロレンズは、可視光の実質的部分が吸収領域７０６に到達するのを阻止し得、これはＮＩＲ波長の選択的検出が望ましいアプリケーション（たとえば、ＴｏＦ検出）に対して有益であり得る。結晶シリコンのマイクロレンズ７２２は、典型的には結晶シリコンウェハである、ドナーウェハ７１０の表面にパターンを形成しエッチングすることによって加工されるものとしてよい。別の例として、ポリシリコンまたは非晶質シリコンがドナーウェハ７１０の表面上に堆積されるものとしてよく、次いでこれも同様の仕方でパターン形成されエッチングされ得る。結晶シリコンのドナーウェハ７１０のエッチングを通じて、またはドナーウェハ７１０上に堆積されたポリシリコンまたは非晶質シリコンのエッチングによってマイクロレンズ７２２を形成することは、ドナーウェハ７１０上にマイクロレンズ７２２を一体形成する例示的な方法である。
マイクロレンズ７２２のパターン形成は、たとえば、グレースケールリソグラフィ技術を使用して実行され得る。グレースケールリソグラフィでは、マイクロレンズなどの、パターン形成されるべき特徴は、現像された結果として得られるフォトレジストマスクの厚さの漸次的変化に変換される、照射線量における局所的な階調を使用して露光される。たとえば、フォトレジストマスクは、マイクロレンズ７２２などの類似の形状を有するようにパターン形成されるものとしてよい。次いで、フォトレジストマスクは、プラズマベースの方向性エッチング技術などの半導体エッチング技術によって、結晶シリコンドナーウェハ７１０などの、下にある材料上に転写され、マイクロレンズ７２２の加工を完了する。いくつかの実装形態において、照射線量における局所的な階調は、たとえば、フォトマスク上のサブ波長のフィルファクタを変化させることによって達成され得る。
吸収領域７０６は、図５Ａに関して説明されている吸収領域５０６に類似しているものとしてよい。キャリアウェハ７３０は、ピクセル７２０に結合されている様々な電子回路を含み得る。たとえば、電子回路は、ビア７１４などの構造を通じて結合されてよい。ビア７１４は金属パッド７１６に結合され、たとえば、ワイヤボンドを通じて外部電子部品とインターフェースするものとしてよい。
キャリアウェハ７３０およびドナーウェハ７１０は、様々な技術を通じて互いに接合されるか、または機械的に取り付けられ得る。たとえば、第１および第２の接合層７１２および７３２は酸化物（たとえば、二酸化ケイ素）であってよく、接合は酸化物−酸化物接合であってよい。別の例として、第１および第２の接合層７１２および７３２は金属（たとえば、銅）であってよく、接合は金属−金属接合であってよい。さらに別の例として、第１および第２の接合層７１２および７３２は酸化物と金属との組合せ（たとえば、酸化ケイ素と銅）であってよく、接合はハイブリッド接合であってよい。
図７Ｂは、フォトディテクタと一体化されているマイクロレンズの例示的な構成７４０の断面図を示している。構成７４０は、マイクロレンズ７４２と、反射防止コーティング（ＡＲＣ）層７４４と、スペーサ層７４６と、第１の層７４８と、第２の層７５０と、シリコン層７５２と、フォトディテクタ７５４とを含む。ＡＲＣ層７４４は、マイクロレンズ７４２によって支持される。マイクロレンズ７４２は、スペーサ層７４６によって支持される。フォトディテクタ７５４は、シリコン層７５２によって支持されるか、またはシリコン層７５２内に形成され得る。第１の層７４８および第２の層７５０は、シリコン層７５２とスペーサ層７４６との間の中間層であってよい。
ＡＲＣ層７４４が設けられ、これによりマイクロレンズ７４２上に入射する光の反射を低減する。ＡＲＣ層７４４は、たとえば、マイクロレンズ７４２の屈折率の平方根である屈折率を有し、入射波長の１／４に対応する厚さを有するように設計され得る。いくつかの実装形態において、ＡＲＣ層７４４は、二酸化ケイ素から形成され得る。いくつかの実装形態において、ＡＲＣ層７４４は複数の層を含み、多層ＡＲＣを形成し得る。
構成７４０は、裏面照射（ＢＳＩ）型イメージセンサ構成のマイクロレンズ７４２の一体化に対応し得る。たとえば、シリコン層７５２は図７Ａの基板７１０または図５Ｄの基板５０２などのシリコン基板とすることができ、フォトディテクタ７５４は、たとえば、図５Ｄのスイッチトフォトディテクタ５３０であってよい。シリコン層７５２と第２の層７５０との間の界面は、図５Ｄの吸収領域５０６に対向する基板５０２の底部表面に対応し得る。そのようなＢＳＩ構成において、シリコン層７５２上に形成される第２の層７５０、たとえば、基板５０２の裏面は、ＢＳＩ照射センサウェハの加工時に典型的である様々な構造および層を含むことができる。そのような構造および層の例は、シリコン層７５２の界面のところの光反射を低減するためのＡＲＣ層、およびマイクロレンズ７４２の下の領域など、受光するための領域以外のシリコン層７５２内への光を阻止するための、タングステングリッドなどの、金属グリッドを含む。第１の層７４８は、他にもあるがとりわけ、構成７４０の製造性および信頼性を改善するために第２の層７５０へのスペーサ層７４６の接着を促進する材料の薄い層であってよい。第１の層７４８に対する材料は、たとえば、様々な誘電体材料（たとえば、ＳｉＯ２、ＳｉＯＮ、およびＳｉＮ）またはポリマーであってよい。いくつかの実装形態において、第１の層７４８は、第２の層７５０とスペーサ層７４６との間の相互作用に応じて省くことができる（たとえば、スペーサ層７４６が第２の層７５０との間で良好な接着性を有している場合）。
構成７４０は、シリコン層７５２、フォトディテクタ７５４、および第２の層７５０を含むセンサウェハを提供し、第１の層７４８、スペーサ層７４６、マイクロレンズ７４２、およびＡＲＣ層７４４を所与の順序で堆積し、次いで、パターン形成し、エッチングして図７Ａに示されている金属パッド７１６に類似する金属パッドを露出させることによって加工され得る。マイクロレンズ７４２は、図７Ａのマイクロレンズ７２２の加工に関して説明されている技術を使用してパターン形成され、エッチングされ得る。ＡＲＣ層７４４は、マイクロレンズ７４２の表面に限定されているように図示されているが、一般には、ＡＲＣ層７４４は、マイクロレンズ７４２の側部表面およびスペーサ層７４６の上側表面などの、他の表面に及ぶものとしてよい。
９４０ｎｍの動作波長に合わせて構成されている構成７４０の特定の実装形態のコンポーネントの様々な特性は一例として挙げられている。マイクロレンズ７４２は、１．５３１６の屈折率、６μｍの曲率半径、４μｍの高さ、および１０μｍの直径ＤＬを有する。ＡＲＣ層７４４は、ＳｉＯ２から形成され、これは９４０ｎｍで１．４６の屈折率、および１６０．９６ｎｍの厚さを有する。スペーサ層７４６は、１．５６０４の屈折率および１０μｍの厚さを有する。第１の層７４８は、１．５５０７の屈折率および６０μｍの厚さを有する。第２の層７５０は、シリコン層７５２およびタングステングリッドに対してＡＲＣ層を含む。特定の特性が提示されているが、特性は、たとえば、フォトディテクタ７５４の異なる動作波長、材料、およびサイズについて構成７４０を適応させるように改質され得る。
いくつかの実装形態において、ＢＳＩイメージセンサのシリコン基板の裏面の上に形成される「トップ層」と称され得る、第２の層７５０は、構成７４０の全体的な光学的性能を改善するために改質され得る。第２の層７５０は、すでに説明されているように、典型的には、ＳｉＯ２の層内に埋め込まれたタングステングリッドなどの、誘電体層内に埋め込まれた金属グリッドを含む。ＳｉＯ２のこの層は、光が空気から直接シリコン層７５２に入射していた場合にＡＲＣ層として働き得る。しかしながら、すべて空気の屈折率（約１．０）より著しく高い屈折率を有するマイクロレンズ７４２、スペーサ層７４６、および第１の層７４８を追加したことで、ＳｉＯ２層は、シリコン層７５２と第１の層７４８および／またはスペーサ層７４６の積み重ねとの間の界面のところの光の反射を低減する機能を効果的に果たし得ない。
Ｔａｂｌｅ １（表１）は、構成７４０の一実装形態のシミュレーションパラメータおよび計算された透過率を示している。層および厚さは、構成７４０の異なる実装形態の予想される透過率を近似するシミュレーションを実行することを目的として適応および／または近似されている。
Ｔａｂｌｅ １（表１）を参照すると、事例１はＳｉＯ２の標準的な単一層を含む第２の層７５０に対応しており、その結果、約７９％のシミュレートされた透過率が得られる。可能な限り多くの入射光を検出することが重要であるアプリケーションについては、入射光のそのような２１％の損失は許容できない場合がある。透過率のそのような低下は、ＳｉＯ２層とシリコン層７５２との間の中間層としてＳｉＯ２層の下の第２の層７５０にＳｉ３Ｎ４層を入れることによって軽減され得る。約１２１ｎｍのＳｉ３Ｎ４を入れることによって、透過率は約９７．６％まで改善できる。そのようなものとして、中間層は、反射防止層と称され得る。一般に、屈折率がＳｉＯ２の屈折率より高い様々な光学的に透明な材料がＳｉ３Ｎ４の代わりに使用されてよい。例示的な材料は、ＳｉＯＮ、ＳｉＮ、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、およびＬａ２Ｏ３、ならびにＣＭＯＳ製造プロセスと親和性の高い高ｋ材料（たとえば、高い誘電定数を有する材料）を含む。好適な材料は、たとえば、１．６、１．７、１．８、１．９、または２．０より高い屈折率を有し得る。材料の厚さは、材料内の光の波長の１／４の奇数倍となるように適合されるべきである。
Ｓｉ３Ｎ４または高ｋ材料層をシリコン層７５２の上に直接追加することで、結果として、たとえば、シリコン−ＳｉＯ２界面と比べてシリコン−Ｓｉ３Ｎ４界面における表面欠陥が増大するのでフォトディテクタ７５４の暗電流が増大し得る。暗電流のそのような増大を軽減するために、いくつかの実装形態において、ＳｉＯ２の第２の層がＳｉ３Ｎ４層とシリコン層７５２との間に挿入することができる。厚さが１０ｎｍから５０ｎｍの範囲内のＳｉＯ２の第２の層を挿入した結果、透過率はそれぞれ約９７．１％から８５％の範囲となる。そのようなものとして、１０ｎｍなどのＳｉＯ２の薄い層を挿入することは、高い光学的透過率を維持しながら暗電流の増大を軽減するのに有益であり得る。
すでに説明されているように、スイッチトフォトディテクタの制御領域を横切って流れる低いリーク電流は、重要な性能パラメータであるが、それはフォトディテクタを備える装置の消費電力を下げることに寄与するからである。別の重要な態様の性能パラメータは、スイッチトフォトディテクタの読み出し領域と制御領域との間を流れる暗電流であるが、それは暗電流がスイッチトフォトディテクタによって検出される信号のノイズに寄与し、測定ＴｏＦ信号の信号対雑音比（ＳＮＲ）を低下させるからである。
図８Ａは、スイッチトフォトディテクタに対する例示的なスイッチ８００を示している。スイッチ８００は、本明細書において説明されている様々なスイッチトフォトディテクタにおいて第１または第２のスイッチとして使用され得る。スイッチ８００は、図５Ａに関してすでに説明されている、第１の層５０８を有する吸収領域５０６内に形成される。スイッチ８００は、ｎ型ドープ領域８０２と、ｎ型ドープ領域８０２に結合されている読み出し接点８０４と、低濃度ドープｎ型井戸領域８０６と、ｐ型ドープ領域８１２と、ｐ型ドープ領域８１２に結合されている制御接点８１４と、低濃度ドープｐ型井戸領域８１６と、ｎ型井戸領域８１８とを備える。ｎ型ドープ領域８０２およびｐ型ドープ領域８１２のエッジは、距離Ｓだけ隔てられる。ｎ型ドープ領域８０２およびｐ型ドープ領域８１２は、図５Ｅの第１のｎ型ドープ領域５３４および第１のｐ型ドープ領域５３７に類似しているものとしてよい。ｎ型井戸領域８１８は、図５Ｅにおけるｎ型井戸領域５３９に類似しているものとしてよい。読み出し接点８０４および制御接点８１４は、図５Ｅにおける第１の読み出し接点５３５および第１の制御接点５３８に類似しているものとしてよい。ｐ型ドープ領域８１２は制御領域であり、ｎ型ドープ領域８０２は読み出し領域であるものとしてよい。
制御領域（ｐ型ドープ領域８１２）、吸収領域５０６（非ドープ／真性）、および読み出し領域（ｎ型ドープ領域８０２）によって形成される横型ＰＩＮダイオード内の暗電流の発生源は、Ｓｈｏｃｋｌｅｙ−Ｒｅａｄ−Ｈａｌｌ（ＳＲＨ）生成およびバンド間トンネリングを含む。ＳＲＨ生成は、吸収領域５０６の表面に表面欠陥が存在することによる影響を受け得る。第１の層５０８の追加は、部分的に、表面欠陥を低減し、これはＳＲＨ生成による暗電流を低減することができる。ｎ型ドープ領域８０２とｐ型ドープ領域８１２との間の距離Ｓを増やすことでも、たとえば、ｎ型ドープ領域８０２とｐ型ドープ領域８１２との間の電界の低下による暗電流を低減することができ、延いては前記領域の間のＳＲＨ生成率を減少させる。たとえば、距離Ｓは４００ｎｍを超えて保たれるべきである。しかしながら、距離Ｓを増やすと、たとえば、キャリア通過時間の増大によるフォトディテクタの帯域幅の減少が生じ得る。低濃度ドープｎ型井戸領域８０６、低濃度ドープｐ型井戸領域８１６、またはこれらの組合せを追加することで、そのようなトレードオフに打ち勝ちやすくなり得る。
それぞれの低濃度ドープ領域８０６および８１６は、それぞれのｎ型ドープ領域８０２およびｐ型ドープ領域８１２より低いドーパント濃度を有する。たとえば、低濃度ドープ領域８０６および８１６は、１＊１０１７ｃｍ−３程度のドーパント濃度を有することができるが、これは１＊１０１９ｃｍ−３程度のドーパント濃度を有することができるｎ型ドープ領域８０２およびｐ型ドープ領域８１２の濃度より低い。低濃度ドープ領域の存在は、中間ドーパント濃度の領域を設けることによって、１＊１０１５ｃｍ−３以下程度のドーパント濃度を有し得る、ドープ領域８０２および８１２と吸収領域５０６との間のドーパント濃度の不連続性を低減し、その結果、ドープ領域８０２および８１２のエッジにおける電界値が減少する。電界値を減少させることによって、バンド間トンネリングも低減されてもよく、このことは２つのドープ領域８０２および８１２の間の暗電流の低下をもたらす。それに加えて、ＳＲＨ生成からの寄与が低減され得る。一般に、低濃度ドープ領域８０６および８１６のドーピング濃度は、スイッチの幾何学的形状、ドープ領域８０２および８１２のドーピング濃度、および吸収領域５０６のドーピング濃度などの様々な要因に基づき設定され得る。
図８Ｂは、スイッチトフォトディテクタに対する例示的なスイッチ８２０を示している。スイッチ８２０は図８Ａのスイッチ８００に類似しているが、低濃度ドープ領域８０６および８１６の代わりに、吸収領域５０６内にトレンチ８２２が形成され、これは誘電充填材８２４によって充填される点が異なる。誘電充填材８２４を充填されたトレンチ８２２は、暗電流の低減に寄与し得る。
誘電充填材８２４は、典型的には、周囲の吸収領域５０６の誘電定数より低い誘電定数を持つ電気的絶縁材料である。電界は、高い誘電定数を有する領域と比較して低い誘電定数を有する領域内をさらに貫通することができる。誘電体充填トレンチ８２２をドープ領域８０２および８１２に近接するように置くことによって、ドープ領域８０２および８１２の周りに、およびドープ領域８０２および８１２を囲む空乏領域（「空間電荷領域」）内に形成される高電界領域の一部は、誘電充填材８２４内に引き込まれる。したがって、吸収領域５０６内のＳＲＨの生成および／またはバンド間トンネリングが低減される。さらに、ゲルマニウム吸収領域５０６とは異なり、ＳｉＯ２などの誘電充填材８２４は絶縁体であり、ＳＲＨ生成および／またはバンド間トンネリングに寄与しない。したがって、ドープ領域８０２および８１２のエッジのところで高電界領域によって引き起こされるＳＲＨ生成および／またはバンド間トンネリングを通しての暗電流生成は低減され得る。
トレンチ８２２は、乾式エッチング（たとえば、プラズマエッチング）技術または湿式エッチング（たとえば、液体化学浴）技術を通じて吸収領域をエッチングすることによって形成され得る。トレンチ８２２は、ドープ領域８０２および８１２の深さ（たとえば、１０〜２００ｎｍ）に類似する深さまでエッチングされるものとしてよい。トレンチ８２２は、ｎ型ドープ領域８０２またはｐ型ドープ領域８１２のうちの少なくとも一方を囲む高電界領域の少なくとも一部と重なり合うべきである。いくつかの実装形態において、ドープ領域８０２および８１２内にトレンチ８２２を掘り、ｎ型ドープ領域８０２およびｐ型ドープ領域８１２の一部を取り除く。トレンチ８２２が形成された後、第１の層５０８はトレンチ８２２の上に堆積され、トレンチ８２２の表面上に存在している欠陥を不動態化するものとしてよい。ゲルマニウム吸収領域８０６の場合、第１の層５０８は、たとえば、非晶質シリコン、ポリシリコン、ゲルマニウム−シリコン、またはこれらの組合せであってよい。次いで、トレンチ８２２は、たとえばＳｉＯ２であってよい、誘電充填材８２４を充填される。誘電充填材８２４は、暗電流の生成を回避するために不純物の濃度を著しく高めることなくきれいであるべきである。
いくつかの実装形態において、トレンチの深さは、ドープ領域８０２および８１２の深さより深いものとしてよい。たとえば、深さが約１００ｎｍであるドープ領域８０２および８１２について、２００ｎｍのトレンチ深さは、ＳＲＨ生成および／またはバンド間トンネリングをさらに低減し得る。いくつかの実装形態において、ドープ領域８０２および８１２の周りのＳＲＨ生成および／またはバンド間トンネリングの５０％を超える低減が観察され得る。
図８Ｃは、スイッチトフォトディテクタに対する例示的なスイッチ８３０を示している。スイッチ８３０は、図８Ａのスイッチ８００に類似しているが、図８Ｂのトレンチ８２２と誘電充填材８２４とをさらに備える。低濃度ドープ領域８０６および８１６ならびにトレンチ８２２を同時に実装する場合、低濃度ドープ領域８０６および８１６またはトレンチ８２２のいずれかを孤立して個別に実装する場合に比べて、バンド間トンネリング、ＳＲＨ再結合、またはこれらの組合せはさらに低減され得る。
一般に、低濃度ドープ領域８０６および８１６またはトレンチ８２２の使用を通じての暗電流の低減は、スイッチの特定の設計およびスイッチを含むスイッチトフォトディテクタの全体的設計に依存する。そのようなものとして、図８Ｃに示されている実装形態は低濃度ドープ領域８０６および８１６とトレンチ８２２の両方を含むが、低濃度ドープ領域、トレンチ、またはこれら２つの組合せを実装する決定は、スイッチが含まれるべきであるスイッチトフォトディテクタの特定の設計に基づき得る。さらに、単一のトレンチ８２２が図示されているが、一般には、トレンチ８２２は２つまたはそれ以上のトレンチに分割され得る。
第１の層５０８およびｎ型井戸８１８は、図８Ａ〜図８Ｄに示されている実装形態に含まれるが、第１の層５０８、ｎ型井戸８１８、またはその両方がいくつかの実装形態では省かれてもよい。
今までのところ、スイッチトフォトディテクタおよびスイッチトフォトディテクタに対するスイッチの様々な実装形態が説明されてきた。次に、スイッチトフォトディテクタの様々な構造およびコンポーネントの詳細が説明される。
スイッチトフォトディテクタは、典型的には、基板１０２、２０２、３０２、４０２、および５０２などの、基板上に加工される。基板は、その上でスイッチトフォトディテクタが加工されるキャリア材料である。半導体ウェハは、基板の一例である。基板はスイッチトフォトディテクタの一部であってよいが、一般に、基板は、単純に、その上でスイッチトフォトディテクタ加工される機械的プラットフォームをもたらし得る。基板は、シリコン、ゲルマニウム、化合物半導体（たとえば、ＩＩＩ−Ｖ、ＩＩ−ＶＩ）、炭化ケイ素、ガラス、およびサファイアなどの異なる材料から形成され得る。基板は、様々な層を中に入れるものとしてよい。たとえば、シリコン−オン−インシュレータ（ＳＯＩ）基板は、シリコンの基層、シリコンの基層上の絶縁層（たとえば、ＳｉＯ２）、および絶縁体の層上のシリコンのデバイス層を含む。ＳＯＩは、追加のデバイス層−絶縁層の対を含み得る。たとえば、二重ＳＯＩ（ＤＳＯＩ）ウェハは、２つのデバイス層−絶縁層の対を含む。
スイッチトフォトディテクタは、入射光を吸収し、吸収された光を電荷キャリアに変換するように構成されている吸収領域を含む。吸収層１０６、２０６、３０６、および４０６、ならびに吸収領域５０６および７０６は、吸収領域の例である。吸収領域は、スイッチトフォトディテクタの動作波長の光を吸収する様々な吸収体材料から形成されるものとしてよい。吸収領域に対する例示的な材料は、シリコン、ゲルマニウム、ＩＶ−ＩＶ半導体合金（たとえば、ＧｅＳｎ、ＧｅＳｉ）、ＩＩＩ−Ｖ化合物半導体（たとえば、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ）、ならびに周期律表の第ＩＩＩ族、第ＩＶ族、および第Ｖ族における他の材料を含む。いくつかの実装形態において、吸収領域は、基板内の一領域であってよい。たとえば、シリコン基板の一領域は、可視光に対する吸収領域として使用され得る。
いくつかの実装形態において、吸収領域は、材料組成の変化（たとえば、異なるＧｅＳｉ組成）によって、吸収材料内で領域をドープすることによって（たとえば、カウンタドープ領域）、または光を透過する光学窓（たとえば、ＢＳＩイメージセンサ内のタングステングリッド開口部）を形成することによって光吸収材料内に画成され得る。
吸収体材料は、基板上に堆積され得る。たとえば、吸収体材料は、基板上にブランケット堆積され得る。いくつかの実装形態において、吸収体材料は、基板上に形成された中間層上に堆積され得る。一般に、中間層は、吸収体材料、基板、またはその両方に基づき選択され得る。そのような中間層は、デバイス製造性を改善し、および／またはデバイス性能を改善し得る。中間層の例示的な材料は、シリコン、傾斜ゲルマニウム−シリコン化合物材料、傾斜ＩＩＩ−Ｖ材料、ゲルマニウム、ＧａＮ、およびＳｉＣを含む。傾斜材料は、少なくとも１つの方向に沿って材料組成が変化する材料を指す。たとえば、傾斜ＧｅＳｉ材料は、材料の一端の１％ゲルマニウムから材料の他端の９９％ゲルマニウムまで変化する組成を有し得る。一般に、開始および終了組成は、たとえば、基板組成および吸収体材料組成に基づき設定され得る。
いくつかの実装形態において、吸収体材料は、２つまたはそれ以上のステップで中間層上にエピタキシャル成長させることができる。たとえば、吸収体材料（たとえば、Ｇｅ、ＧｅＳｉ）は、下にある基板（たとえば、結晶シリコン基板）への開口部を有する誘電体層上に堆積され得る。そのようなマルチステップ成長手順は、吸収体材料が一致しない格子定数を有している基板上に堆積されるときに材料品質（たとえば、材料欠陥数の減少）を改善し得る。そのようなマルチステップ成長手順の例は、参照により本明細書に完全に組み込まれている、米国特許第９，７８６，７１５号、名称「Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｗｉｄｅ Ｓｐｅｃｔｒｕｍ Ｓｅｎｓｏｒ」で説明されている。
図９Ａ〜図９Ｄは、スイッチトフォトディテクタで使用するための例示的な電気端子を示している。図９Ａを参照すると、電気端子９００は、領域９０２と、接点金属９０４と、ドープ領域９０６とを含む。領域９０２は、その上に電気端子９００が形成される材料であり、吸収領域５０６などの吸収領域、および基板５０２などの基板に対応し得る。ドープ領域９０６は、ドーパントのタイプに応じて、ｐ型（アクセプタ）ドープ領域またはｎ型（ドナー）ドープ領域であってよい。ドープ領域９０６は、典型的には接点金属９０４と領域９０２との間にオーミック接触が形成され得るように高ドーピング濃度（たとえば、１＊１０１９から５＊１０２０ｃｍ−３の間）にドープされる。ドーピング濃度のそのようなレベルは、「縮退ドーピング」と称され得る。
接点金属９０４は、ドープ領域９０６を通して領域９０２と接触する金属材料である。接点金属は、領域９０２の材料およびドープ領域９０６のドーパントに基づき様々な金属および合金から選択され得る。例は、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、Ｔａ−ＴａＮ−Ｃｕ積層、Ｔｉ−ＴｉＮ−Ｗ積層、および様々なケイ化物を含む。
図９Ｂを参照すると、電気端子９１０は、図９Ａの電気端子９００に類似しているが、ドープ領域９０６が省かれている点が異なる。ドープ領域９０６なしで接点金属９０４を領域９０２上に直接置くと、領域９０２の材料、接点金属９０４、および領域９０２の不純物または欠陥レベルを含む様々な要因に応じて、ショットキー接触、オーミック接触、またはこれら２つの間の中間特性を有する、これらの組合せが形成され得る。
図９Ｃを参照すると、電気端子９２０は、図９Ｂの電気端子９１０に類似しているが、誘電体層９２２が接点金属９０４と領域９０２との間に挿入される点が異なる。たとえば、（結晶）ゲルマニウム領域９０２については、誘電体層９２２は、非晶質シリコン、ポリシリコン、またはゲルマニウム−シリコンであってよい。別の例として、（結晶）シリコン領域９０２については、誘電体層９２２は、非晶質シリコン、ポリシリコン、またはゲルマニウム−シリコンであってよい。誘電体層９２２を挿入することで、ショットキー接触、オーミック接触、またはこれら２つの間の中間特性を有する、これらの組合せが形成され得る。
図９Ｄを参照すると、電気端子９３０は、図９Ｂの電気端子９１０に類似しているが、絶縁層９３２が接点金属９０４と領域９０２との間に挿入される点が異なる。絶縁層９３２は、接点金属９０４から領域９０２に直流が流れるのを防ぐが、接点金属９０４に電圧が印加されたことに応答して領域９０２内に電界が確立されることを可能にする。確立された電界は、領域９０２内で電荷キャリアを引き付けるか、または反発するものとしてよい。絶縁層９３２は、ＳｉＯ２、Ｓｉ３Ｎ４、または高ｋ材料であってよい。
スイッチトフォトディテクタの、図５Ｄの第１のスイッチ５３２などのスイッチは、キャリア制御端子とキャリア収集（読み出し）端子とを備える。キャリア制御端子は、たとえば、外部バイアス回路を通じて制御電圧を印加することによって特定の方向（たとえば、キャリア収集端子の方）に領域９０２内の光生成キャリアを向けるように構成されている端子である。キャリア制御端子の動作は、図１Ａの制御信号１２２および１３２に関して説明されている。キャリア制御端子を実装するために異なるタイプの電気端子が使用されてもよい。たとえば、キャリア制御端子を実装するために電気端子９００、９１０、９２０、および９３０が使用されてもよい。
キャリア収集端子は、領域９０２内で光生成キャリアを収集するように構成されている端子である。キャリア収集端子は、電子（たとえば、ｎ型ドープ領域９０６）または正孔（たとえば、ｐ型ドープ領域９０６）を収集するように構成され得る。キャリア収集端子の動作は、図１Ａの読み出し回路１２４および１３４に関して説明されている。キャリア収集端子を実装するために異なるタイプの電気端子が使用されてもよい。たとえば、キャリア収集端子を実装するために電気端子９００、９１０、および９２０が使用されてもよい。
キャリア制御端子およびキャリア収集端子の数は、ターゲットデバイス性能などの、様々な考慮事項に基づき変わり得る。例として、スイッチトフォトディテクタは、２つのキャリア制御端子と２つのキャリア収集端子、２つのキャリア制御端子と１つのキャリア収集端子、４つのキャリア制御端子と２つのキャリア収集端子、および４つのキャリア制御端子と４つのキャリア収集端子、という例示的な構成をとり得る。一般に、スイッチトフォトディテクタが１よりも多い任意の数のキャリア制御端子およびキャリア収集端子を有することができる。
さらに２つまたはそれ以上の制御端子がスイッチトフォトディテクタ内に実装されるときに、すでに説明されている電気端子の様々な組合せが使用され得る。たとえば、オーミックおよびショットキー／オーミック端子（たとえば、端子９００および９２０）、オーミックおよび絶縁（たとえば、端子９００および９３０）、絶縁およびショットキー／オーミック（たとえば、端子９３０および９２０）、ならびにオーミックおよびショットキー／オーミック、および絶縁（たとえば、端子９００、９２０、および９３０）の組合せが使用され得る。
さらに２つまたはそれ以上のキャリア収集端子がスイッチトフォトディテクタ内に実装されるときに、オーミックおよびショットキー／オーミック端子（たとえば、端子９００および９２０）の組合せが使用され得る。
電気端子は、製造性およびデバイス性能などの、様々な考慮事項に基づき様々な形状を有し得る。図９Ｅは、電気端子の様々な形状の例示的な上面図を示している。端子９４０は、矩形、三角形、円形、多角形の形状をとり得るか、またはそのような形状の組合せであってもよい。端子のコーナーは鋭利であるか、または丸くなっていてもよい。形状は、ドーピング領域、金属シリサイド、接点金属、またはこれらの任意の組合せを使用して定められ得る。
吸収領域および基板は、様々な構成で配置構成されてよく、吸収領域は、製造性およびデバイス性能などの、様々な考慮事項に基づき様々な形状をとり得る。図１０Ａ〜図１０Ｉを参照すると、吸収領域および基板の例示的な構成が図示されている。特に、図１０Ａを参照すると、構成１０００は、基板１００２と、基板１００２の上側表面から突き出ている吸収領域１００４とを備える。基板１００２は、図５Ｄに関して説明されている基板５０２に類似しているものとしてよく、吸収領域１００４は、図５Ｄに関して説明されている吸収領域５０６に類似しているものとしてよい。構成１０００は、吸収領域１００４を基板１００２上に堆積し、吸収領域１００４を突出構造内にエッチングすることによって加工され得る。
図１０Ｂを参照すると、構成１０１０は図１０Ａの構成１０００に類似しているが、ここでは、吸収領域１００４と基板１００２との間に中間層１００６を備える。中間層は、基板１００２の上での吸収領域１００４の成長を円滑にする緩衝層であってよい。構成１０１０は、中間層１００６を基板１００２上に堆積し、吸収領域１００４を中間層１００６上に堆積し、吸収領域１００４および中間層１００６を突出構造内にエッチングすることによって加工され得る。
図１０Ｃを参照すると、構成１０２０は図１０Ａの構成１０００に類似しているが、ここでは、吸収領域１００４は基板１００２内に部分的に埋め込まれる。構成１０２０は、基板１００２上に凹部を形成し、形成された凹部内に吸収領域１００４を選択的に堆積することによって加工され得る。代替的に、構成１０２０は、基板１００２の上に犠牲層を堆積し、堆積された犠牲層を通してエッチングして基板１００２内に凹部を形成し、吸収材料を選択的に堆積し、化学機械研磨（ＣＭＰ）ステップなどの平坦化ステップを実行することによって凹部の外側に堆積された吸収材料を取り除き、湿式化学エッチなどの選択的エッチを通じて犠牲層を取り除くことによって加工され得る。
図１０Ｄを参照すると、構成１０３０は図１０Ｃの構成１０２０に類似しているが、ここでは、吸収領域１００４は基板１００２内に完全に埋め込まれる。構成１０３０は、基板１００２内に凹部を形成し、基板１００２の上に吸収材料の選択層を堆積し、化学機械研磨（ＣＭＰ）ステップなどの平坦化ステップを実行することによって凹部の外側に堆積された吸収材料を取り除くことによって加工され得る。
図１０Ｅを参照すると、構成１０４０は図１０Ｄの構成１０３０に類似しているが、ここでは、中間層１００６は、凹部内において吸収領域１００４と基板１００２との間に挿入される。構成１０４０は、基板１００２内に凹部を形成し、中間層１００６のコンフォーマル層（ｃｏｎｆｏｒｍａｌ ｌａｙｅｒ）を堆積し、中間層１００６の上に吸収材料のブランケット層を堆積し、化学機械研磨（ＣＭＰ）ステップなどの平坦化ステップを実行することによって凹部の外側に堆積された吸収材料および中間層を取り除くことによって加工され得る。
図１０Ｆを参照すると、構成１０５０は図１０Ｅの構成１０４０に類似しているが、ここでは、第２の中間層１００８が、吸収領域１００４の側壁と基板１００２の凹部の側壁との間の界面において第１の中間層１００６を置き換える。構成１０５０は、基板１００２内に凹部を形成し、第２の中間層１００８のコンフォーマル層を堆積し、異方性ブランケットエッチングを実行して垂直表面に沿って第２の中間層１００８を取り除き、第１の中間層１００６のコンフォーマル層を堆積し、異方性ブランケットエッチングを実行して非垂直表面に沿って第１の中間層１００６を取り除き、吸収材料の選択層を堆積し、化学機械研磨（ＣＭＰ）ステップなどの平坦化ステップを実行することによって凹部の外側に堆積された吸収材料および第１の中間層を取り除くことによって加工され得る。例示的な一実装形態において、第１の中間層１００６は、ＳｉＯ２から形成されてよく、第２の中間層１００８は、ＧｅＳｉから形成されてよい。
図１０Ｇを参照すると、構成１０６０は図１０Ａの構成１０００に類似しているが、ここでは、吸収領域１００４が埋め込まれている階段状の中間層１０６２を備える。階段状の中間層１０６２は、基板１００２への開口部１０６４と、吸収領域１００４が埋め込まれる凹部１０６６とを備える。吸収領域１００４は、開口部１０６４を通して基板１００２と接触する。構成１０６０は、基板１００２上に中間層を堆積し、堆積された中間層の全厚全体を通して開口部１０６４をエッチングし、堆積された中間層内に凹部１０６６をエッチングし、階段状の中間層１０６２上に吸収領域１００４を堆積し、化学機械研磨（ＣＭＰ）ステップなどの平坦化ステップを実行することによって凹部１０６６の外側に堆積された吸収材料を取り除くことによって加工され得る。
図１０Ｈを参照すると、構成１０７０は図１０Ｇの構成１０６０に類似しているが、ここでは、凹部１０６６が形成される第２の中間層１０７２を備える。構成１０７０は、基板１００２上に第１の中間層１０６２を堆積し、第２の中間層１０７２を堆積し、第１の中間層１０６２および第２の中間層１０７２を通して開口部１０６４をエッチングし、第２の中間層１０７２内に凹部１０６６をエッチングし、吸収領域１００４を堆積し、化学機械研磨（ＣＭＰ）ステップなどの平坦化ステップを実行することによって凹部１０６６の外側に堆積された吸収材料を取り除くことによって加工され得る。
図１０Ｉを参照すると、構成１０８０は図１０Ｅの構成１０４０に類似しているが、ここでは、中間層１００６上に形成された開口部１０８４を含む。吸収領域１００４は、開口部１０８４を通して基板１００２と接触する。構成１０８０は、基板１００２内に凹部を形成し、中間層１００６のコンフォーマル層を堆積し、開口部１０８４をエッチングし、中間層１００６の上に吸収材料のブランケット層を堆積し、化学機械研磨（ＣＭＰ）ステップなどの平坦化ステップを実行することによって凹部の外側に堆積された吸収材料および中間層を取り除くことによって加工され得る。
吸収領域、キャリア制御端子、およびキャリア収集端子は、製造性およびデバイス性能などの、様々な考慮事項に基づき様々な構成で配置構成され得る。図１１Ａ〜図１１Ｂは、キャリア制御端子およびキャリア収集端子が基板上に置かれ、基板の一部が吸収領域である例示的なスイッチトフォトディテクタ１１００の上面図および側面図を示している。この例では、スイッチトフォトディテクタ１１００は、基板１１０２と、吸収領域１１０４と、キャリア収集端子１１０６と、キャリア制御端子１１０８とを備える。吸収領域１１０４は、基板１１０２内の一領域である。たとえば、シリコン基板１１０２については、吸収領域１１０４はシリコンで形成され、吸収領域１１０４は可視光を吸収し得る。吸収領域１１０４は、様々な形状、たとえば、フォトディテクタ１１００の上面図における正方形の形状を有し得る。吸収領域１１０４は、基板１１０２の上側表面から上側表面の下の所望の深さまで貫入し得る。たとえば、吸収領域１１０４は、基板１１０２の上側表面の下１μｍ、２μｍ、３μｍ、５μｍ、または１０μｍまで延在し得る。キャリア収集端子１１０６とキャリア制御端子１１０８の隣接する対はスイッチを形成する。吸収領域１１０４は、キャリア収集端子１１０６とキャリア制御端子１１０８の隣接する対の間に配置構成される。いくつかの実装形態において、キャリア収集端子とキャリア制御端子の隣接する対は、吸収領域１１０４の周りに対称的に（たとえば、吸収領域１１０４の対向する辺または４辺に）配置構成される。そのような対称的配置は、これらの対によって形成される２つのスイッチのキャリア制御および収集性能のマッチングを改善し得る。
図１１Ｃ〜図１１Ｆは、吸収領域が基板と異なる材料から形成される例示的なスイッチトフォトディテクタの上面図および側面図を示している。図１１Ｃ〜図１１Ｄを参照すると、スイッチトフォトディテクタ１１２０は、基板１１０２と、吸収領域１１２４と、キャリア収集端子１１０６と、キャリア制御端子１１０８とを備えている。図１１Ｃは、スイッチトフォトディテクタ１１２０の上面図を示し、図１１Ｄは、スイッチトフォトディテクタ１１２０の側面図を示している。スイッチトフォトディテクタ１１２０は、図１１Ａ〜図１１Ｂのスイッチトフォトディテクタ１１００に類似しているが、スイッチトフォトディテクタ１１２０の吸収領域１１２４は基板１１０２と異なる材料から形成される点が異なる。たとえば、吸収領域１１２４はゲルマニウムから形成され、基板１１０２はシリコン基板であってよい。吸収領域１１２４は、基板１１０２内に形成された凹部内に完全に埋め込まれる。埋め込まれた構造の具体的詳細は図示されていないが、埋め込まれた吸収領域１１２４は、たとえば図１０Ｄ〜図１０Ｆおよび図５Ｃに関して説明されているように実装されるものとしてよい。
図１１Ｅを参照すると、スイッチトフォトディテクタ１１３０は図１１Ｃ〜図１１Ｄのスイッチトフォトディテクタ１１２０に類似しているが、ここでは、吸収領域１１２４は基板１１０２内に部分的に埋め込まれる点が異なる。部分的に埋め込まれた構造の具体的詳細は図示されていないが、部分的に埋め込まれた吸収領域１１２４は、たとえば図１０Ｃおよび図５Ｂに関して説明されているように実装されるものとしてよい。
図１１Ｆを参照すると、スイッチトフォトディテクタ１１４０は図１１Ｃ〜図１１Ｄのスイッチトフォトディテクタ１１２０に類似しているが、ここでは、吸収領域１１２４は基板１１０２上で完全に突き出ている点が異なる。完全に突き出ている構造の具体的詳細は図示されていないが、完全に突き出ている吸収領域１１２４は、たとえば図１０Ａ〜図１０Ｂおよび図５Ａに関して説明されているように実装されるものとしてよい。
スイッチトフォトディテクタのいくつかの構成において、キャリア収集端子、キャリア制御端子、またはその両方は、吸収領域上に置かれるものとしてよい。基板、吸収領域、キャリア制御端子、およびキャリア収集端子の実装形態の詳細についての説明は、簡潔にするため省かれる。図１２Ａ〜図１２Ｂは、キャリア収集端子が基板上に置かれ、キャリア制御端子が吸収領域に置かれている例示的なスイッチトフォトディテクタ１２００の上面図および側面図を示している。スイッチトフォトディテクタ１２００は、基板１２０２と、吸収領域１２０４と、受光領域１２０５と、キャリア収集端子１２０６と、キャリア制御端子１２０８とを備える。受光領域１２０５は、入力された光が入射する吸収領域１２０４の一部を指示するものとしてよく、吸収領域１２０４の残り部分から物理的に区別できないものとしてよい。たとえば、遮光体（たとえば、タングステングリッド）とマイクロレンズとの組合せは、入射光を阻止し、受光領域１２０５上に集束させ得る。キャリア収集端子１２０６は基板１２０２上に置かれ、キャリア制御端子１２０８は受光領域１２０５と重なり合わない位置で吸収領域１２０４上に置かれる。スイッチトフォトディテクタ１２００については、吸収領域１２０４は完全に突き出ている。吸収領域１２０４は、スイッチトフォトディテクタ１２２０について図１２Ｃに示されているように部分的に埋め込まれるか、またはスイッチトフォトディテクタ１２３０について図１２Ｄに示されているように完全に埋め込まれ得る。
図１２Ｅ〜図１２Ｆは、キャリア収集端子およびキャリア制御端子の両方が吸収領域に置かれている例示的なスイッチトフォトディテクタ１２４０の上面図および側面図を示している。スイッチトフォトディテクタ１２４０は、図１２Ａ〜図１２Ｂのスイッチトフォトディテクタ１２００に類似しているが、ここではキャリア収集端子１２０６が受光領域１２０５と重なり合わない位置で吸収領域１２０４上に置かれる点が異なる。スイッチトフォトディテクタ１２４０については、吸収領域１２０４は完全に突き出ている。吸収領域１２０４は、スイッチトフォトディテクタ１２５０について図１２Ｇに示されているように部分的に埋め込まれるか、またはスイッチトフォトディテクタ１２６０について図１２Ｈに示されているように完全に埋め込まれ得る。
図１２Ａ〜図１２Ｈの受光領域１２０５は、キャリア収集端子またはキャリア制御端子と重なり合わないものとして図示されているが、一般に、受光領域１２０５は、キャリア制御端子の少なくとも一部、キャリア収集端子の少なくとも一部、および様々なｎ型ドープ領域またはｐ型ドープ領域の少なくとも一部と重なり合うものとしてよい。たとえば、そのような重なり合いは、ＦＳＩおよびＢＳＩの両方の構成において使用されるピクセルに対して存在し得る。
スイッチトフォトディテクタのいくつかの構成において、各スイッチは、複数のキャリア収集端子、複数のキャリア制御端子、またはその両方のうちの複数を含み得る。基板、吸収領域、受光領域、キャリア制御端子、およびキャリア収集端子の実装形態の詳細についての説明は、簡潔にするため省かれる。図１３Ａ〜図１３Ｇは、複数のキャリア制御端子または複数のキャリア収集端子を含むスイッチを有する例示的なスイッチトフォトディテクタの上面図を示している。図１３Ａを参照すると、スイッチトフォトディテクタ１３００は、基板１３０２と、吸収領域１３０４と、受光領域１３０５と、基板のキャリア収集端子１３０６と、基板のキャリア制御端子１３０８と、吸収体のキャリア制御端子１３０９とを備える。基板のキャリア収集端子１３０６は、基板１３０２などの、基板上に置かれているキャリア収集端子である。基板のキャリア制御端子１３０８は、基板１３０２などの、基板上に置かれているキャリア制御端子である。吸収体のキャリア制御端子１３０９は、吸収領域１３０４などの、吸収領域上に置かれているキャリア制御端子である。基板のキャリア制御端子１３０８と組み合わせた吸収体のキャリア制御端子１３０９の効果および実装形態の詳細は、図５Ｋに関して説明されている。いくつかの実装形態において、基板のキャリア収集端子１３０６、基板のキャリア制御端子１３０８、および吸収体のキャリア制御端子１３０９の例示されている配置構成は、図１３Ｂに示されているように第２の行で繰り返され得る。
図１３Ｂを参照すると、スイッチトフォトディテクタ１３１０は図１３Ａのスイッチトフォトディテクタ１３００に類似しているが、基板のキャリア制御端子１３０８が省かれており、また端子１３０６および１３０９の対の第２の行が追加されている点が異なる。制御端子および収集端子の第２の対は、端子の第２の対に隣接する制御端子および収集端子の第１の対と無関係に機能するか、組み合わせて機能し得る。
図１３Ｃを参照すると、スイッチトフォトディテクタ１３２０は図１３Ｂのスイッチトフォトディテクタ１３１０に類似しているが、基板のキャリア収集端子１３０６のうちの１つが受光領域１３０５の各側から取り除かれている点が異なる。それぞれの基板のキャリア収集端子１３０６と組み合わせた受光領域１３０５の各側の吸収体のキャリア制御端子１３０９の対は、スイッチとして機能し得る。
図１３Ｄを参照すると、スイッチトフォトディテクタ１３３０は図１３Ｂのスイッチトフォトディテクタ１３１０に類似しているが、基板のキャリア収集端子１３０６が吸収体のキャリア収集端子１３０７としての吸収領域１３０４上に移動されている点が異なる。
図１３Ｅを参照すると、スイッチトフォトディテクタ１３４０は図１３Ｄのスイッチトフォトディテクタ１３３０に類似しているが、吸収体のキャリア収集端子１３０７のうちの１つが受光領域１３０５の各側から取り除かれている点が異なる。それぞれの吸収体のキャリア収集端子１３０７と組み合わせた受光領域１３０５の各側の吸収体のキャリア制御端子１３０９の対は、スイッチとして機能し得る。
図１３Ｆを参照すると、スイッチトフォトディテクタ１３５０は図１３Ｄのスイッチトフォトディテクタ１３３０に類似しているが、吸収体のキャリア制御端子１３０９のうちの１つが受光領域１３０５の各側から取り除かれている点が異なる。それぞれの吸収体のキャリア制御端子１３０９と組み合わせた受光領域１３０５の各側の吸収体のキャリア収集端子１３０７の対は、スイッチとして機能し得る。
図１３Ｇを参照すると、スイッチトフォトディテクタ１３６０は図１３Ｄのスイッチトフォトディテクタ１３３０に類似しているが、吸収体のキャリア収集端子１３０７およびキャリア制御端子１３０９の４つの対がここで受光領域１３０５の周りに対称的に配置構成される点が異なる。端子１３０７および１３０９の各対は、スイッチとして機能し得る。各スイッチは、独立して機能するか、または別のスイッチと連携して機能し得る。たとえば、東および西スイッチは、第１のスイッチとして制御され、北および南スイッチは、第２のスイッチとして制御され得る。別の例として、東および南スイッチは、第１のスイッチとして制御され、西および北スイッチは、第２のスイッチとして制御され得る。
図１３Ａ〜図１３Ｇの受光領域１３０５は、キャリア収集端子またはキャリア制御端子と重なり合わないものとして図示されているが、一般に、受光領域１３０５は、キャリア制御端子の少なくとも一部、キャリア収集端子の少なくとも一部、および様々なｎ型ドープ領域またはｐ型ドープ領域の少なくとも一部と重なり合うものとしてよい。たとえば、そのような重なり合いは、ＦＳＩおよびＢＳＩの両方の構成において使用されるピクセルに対して存在し得る。
２つまたはそれ以上のキャリア制御端子を有するスイッチについて、キャリア制御端子は、独立して制御されるバイアス電圧と独立してバイアスをかけられ得るか、またはキャリア制御端子は、一緒に短絡され、単一のバイアス電圧でバイアスをかけられ得る。図１４Ａ〜図１４Ｂは、複数のキャリア制御端子を含むスイッチを有する例示的なスイッチトフォトディテクタの上面図を示している。図１４Ａを参照すると、スイッチトフォトディテクタ１４００は、図１３Ａのスイッチトフォトディテクタ１３００に類似している。受光領域１３０５の左側の、基板のキャリア収集端子１３０６、基板のキャリア制御端子１３０８、および吸収体のキャリア制御端子１３０９は第１のスイッチ１４１０を形成する。受光領域１３０５の右側の、基板のキャリア収集端子１３０６、基板のキャリア制御端子１３０８、および吸収体のキャリア制御端子１３０９は第２のスイッチ１４２０を形成する。
スイッチ１４１０および１４２０内で、基板のキャリア制御端子１３０８および吸収体のキャリア制御端子１３０９は、一緒に短絡され、単一のバイアス電圧でバイアスをかけられるか、または独立して制御されるバイアス電圧でバイアスをかけられるものとしてよい。たとえば、第１のスイッチ１４１０の基板のキャリア制御端子１３０８は電圧ＶＢ１でバイアスをかけられ、吸収体のキャリア制御端子１３０９は電圧ＶＡ１でバイアスをかけられる。同様に、第２のスイッチ１４２０の基板のキャリア制御端子１３０８は電圧ＶＢ２でバイアスをかけられ、吸収体のキャリア制御端子１３０９は電圧ＶＡ２でバイアスをかけられる。いくつかの実装形態において、吸収体のキャリア制御端子１３０９などの、受光領域１３０５に近い位置にある制御端子はそれぞれの制御電圧ＶＡ１およびＶＡ２にバイアスされ、受光領域１３０５内の光生成キャリアを図示されているように電圧ＶＣ１およびＶＣ２にバイアスされている基板のキャリア収集端子１３０６の方へ誘導するものとしてよい。同時に、基板の制御端子１３０８は電圧ＶＢ１およびＶＢ２にバイアスされ、基板の制御端子１３０８と基板のキャリア収集端子１３０６との間に高い電界を確立するものとしてよい。端子１３０８と１３０６との間の電界が十分に高ければ、なだれ増倍の領域が端子１３０８と１３０６との間に確立されるものとしてよく、吸収体のキャリア制御端子１３０９によって基板のキャリア収集端子１３０６の方へ誘導された光生成キャリアにアバランシェゲインを与える。結果として、光生成キャリアは、アバランシェゲインだけ増倍されるものとしてよく、これはスイッチトフォトディテクタ１４００によって生成される光電流信号を増大させ得る。
図１４Ｂを参照すると、スイッチトフォトディテクタ１４３０は図１４Ａのスイッチトフォトディテクタ１４００に類似しているが、基板のキャリア収集端子１３０６が吸収体のキャリア収集端子１４０７としての吸収領域１３０４上に再配置されており、基板のキャリア制御端子３０８が吸収体のキャリア制御端子１４０９として吸収領域１３０４上に再配置されている点が異なる。端子への異なるバイアスの効果は、図１４Ａに関して説明されている効果に類似している。
図１４Ａ〜図１４Ｂの受光領域１３０５は、キャリア収集端子またはキャリア制御端子と重なり合わないものとして図示されているが、一般に、受光領域１３０５は、キャリア制御端子の少なくとも一部、キャリア収集端子の少なくとも一部、および様々なｎ型ドープ領域またはｐ型ドープ領域の少なくとも一部と重なり合うものとしてよい。たとえば、そのような重なり合いは、ＦＳＩおよびＢＳＩの両方の構成において使用されるピクセルに対して存在し得る。
イメージセンサの典型的な実装形態において、複数のセンサピクセル（たとえば、フォトディテクタ）がイメージセンサが複数の画像ピクセルを有する画像をキャプチャできるようにアレイに配置構成される。高い集積密度を達成できるように、複数のセンサピクセルは、典型的には、共通の基板上で互いに近接近して配置構成される。ｐ型ドープシリコン基板などの半導体基板については、センサピクセル同士が近接していることで、センサピクセル間に電気的および／または光学的クロストークが引き起こされ、たとえば、センサピクセルの信号対雑音比を減少させ得る。そのようなものとして、センサピクセル間の電気的分離を改善するために様々な分離構造が実装され得る。
図１５Ａ〜図１５Ｇは、センサのピクセル分離の例示的な構成を示す断面図を示している。図１５Ａを参照すると、例示的な構成１５００は、基板１５０２と、センサピクセル１５１０ａおよび１５１０ｂ（センサピクセル１５１０と総称される）と、分離構造１５０６とを備える。センサピクセル１５１０ａおよび１５１０ｂは、それぞれの吸収領域１５０４ａおよび１５０４ｂを備える。各センサピクセル１５１０は、図５Ａ〜図５Ｌのスイッチトフォトディテクタなどの、スイッチトフォトディテクタであってよい。センサピクセル１５１０の詳細は、分かりやすくするため省かれている。
分離構造１５０６は、センサピクセル１５１０ａおよび１５１０ｂの間の電気的分離を高め得る。構成１５００において、分離構造は、基板１５０２の上側表面から延在し、上側表面から所定の深さまで貫入する。いくつかの実装形態において、分離構造１５０６は、ｐ型ドーパントまたはｎ型ドーパントでドープされているドープ領域である。分離構造１５０６のドーピングは、分離構造１５０６を横切って流れる電流を妨げるバンドギャップオフセットによって引き起こされるポテンシャルエネルギー障壁を形成し、ピクセル１５１０ａおよび１５１０ｂの間の電気的分離を改善し得る。いくつかの実装形態において、分離構造１５０６は、基板１５０２と異なる半導体材料を充填されたトレンチである。基板１５０２と分離構造１５０６との間に形成される２つの異なる半導体の間の界面は、分離構造１５０６を横切って流れる電流を妨げるバンドギャップオフセットによって引き起こされるポテンシャルエネルギー障壁を形成し、ピクセル１５１０ａおよび１５１０ｂの間の電気的分離を改善し得る。
いくつかの実装形態において、分離構造１５０６は、誘電体または絶縁体を充填されたトレンチである。低伝導率の誘電体または絶縁体を充填された分離構造１５０６は、センサピクセル１５１０ａおよび１５１０ｂの間の高電気抵抗の領域をもたらし、分離構造１５０６を横切って流れる電流を妨げ、ピクセル１５１０ａおよび１５１０ｂの間の電気的分離を改善し得る。
単一の分離構造１５０６が図示されているが、一般に、センサピクセル１５１０の各隣接する対の間に複数の分離構造１５０６が配置構成され得る。たとえば、センサピクセル１５１０の２Ｄアレイにおいて、単一センサピクセル１５１０は、４つの最近傍センサピクセル１５１０によって囲まれるものとしてよい。そのような場合において、分離構造１５０６は、４つの最近傍界面に沿って置かれるものとしてよい。いくつかの実装形態において、分離構造１５０６は、センサピクセル１５１０を囲む連続構造であってよい。分離構造１５０６は、ピクセル１５１０の間の界面において共有され得る。
図１５Ｂを参照すると、例示的な構成１５２０は図１５Ａの構成１５００に類似しているが、吸収領域１５０４ａおよび１５０４ｂは基板１５０２内に完全に埋め込まれる点が異なる。
図１５Ｃを参照すると、例示的な構成１５３０は図１５Ａの構成１５００に類似しているが、分離構造１５０６が基板１５０２の上側表面から基板１５０２の表面の下側表面へ基板１５０２の深さ全体を通って延在する点が異なる。構成１５３０は、分離構造１５０６を迂回するセンサピクセル１５１０の間の代替的伝導経路を取り除くものとしてよく、センサピクセル１５１０の間の電気的分離を改善し得る。
図１５Ｄを参照すると、例示的な構成１５４０は図１５Ｃの構成１５３０に類似しているが、吸収領域１５０４ａおよび１５０４ｂは基板１５０２内に完全に埋め込まれる点が異なる。
図１５Ｅを参照すると、例示的な構成１５５０は、基板１５０２と、センサピクセル１５１０ａおよび１５１０ｂ（センサピクセル１５１０と総称される）と、分離構造１５５６ａおよび１５５６ｂ（分離構造１５５６と総称される）とを備える。分離構造１５５６ａおよび１５５６ｂは図１５Ａに関して説明されている分離構造１５０６に類似しているが、分離構造１５５６がそれぞれの吸収領域１５０４の直下の基板１５０２の一部に配置構成される点が異なる。吸収領域１５０４と基板１５０２との間の分離構造１５５６のそのような配置構成は、光生成キャリアを吸収領域１５０４に制限するのを助け、基板１５０２内への光生成キャリアの漏れを低減するのを助け得る。たとえば、センサピクセル１５１０ａおよび１５１０ｂは、図５Ｄのスイッチトフォトディテクタ５３０として実装されてよく、これはすべての電気端子を吸収領域１５０４上に置いている。そのような場合、分離構造１５５６（たとえば、ｐ型ドープ薄層）によってもたらされる電気的分離は、センサピクセル１５１０の光電流収集効率および／または帯域幅を改善し得る。
図１５Ｆを参照すると、例示的な構成１５６０は図１５Ｅの構成１５５０に類似しているが、吸収領域１５０４ａおよび１５０４ｂは基板１５０２内に完全に埋め込まれ、分離構造１５５６は吸収領域１５０４を部分的にまたは完全に囲む点が異なる。絶縁体または誘電体から形成される分離構造１５５６については、分離構造１５５６は、吸収体の下に開口部を備え、埋め込まれた吸収領域１５０４を部分的に囲むものとしてよい。ドープ領域である分離構造１５５６については、分離構造１５５６は、開口部を持たない埋め込まれた吸収領域１５０４を完全に囲む連続構造であってよい。
ドープ領域、誘電体材料、または絶縁体である分離構造が説明されたが、一般に、分離構造は、そのような実装形態の組合せであってもよい。図１５Ｇを参照すると、例示的な構成１５７０は図１５Ａの構成１５００に類似しているが、分離構造１５０６が第１の分離構造１５７６および第２の分離構造１５７７を含む点が異なる。第１の分離構造１５７６は、基板１５０２と異なる半導体材料を充填されたトレンチまたは誘電体もしくは絶縁体を充填されたトレンチであってよい。第２の分離構造１５７７は、ｐ型ドーパントまたはｎ型ドーパントでドープされているドープ領域であってよい。異なる材料およびドープ領域の両方を実装する分離構造１５０６は、分離して実装する分離構造よりも、センサピクセル１５１０間の電気的分離をさらに改善し得る。いくつかの実装形態において、ドーピング分離は第２の分離構造１５７７を形成するために使用され得るが、トレンチ充填を通じての材料分離は、ドーピング分離が材料分離より浅い第１の分離構造１５７６を形成するために使用され得る。
スイッチトフォトディテクタなどの、フォトディテクタの光検出効率は、フォトディテクタの光学特性を改質する様々な構造の追加によって増強され得る。たとえば、鏡、誘電体層、および反射防止コーティング（ＡＲＣ）層は、単独でまたは組み合わせて追加され、それにより、吸収領域による光の吸収増大、光共振空洞の形成、および／またはフォトディテクタのスペクトル感度の変化を含む様々な効果を実現することができる。図１６Ａ〜図１６Ｊは、フォトディテクタの検出効率を改善するための例示的な構成の断面図を示している。図１６Ａを参照すると、例示的な構成１６００は、基板１６０２と、吸収領域１６０４と、金属鏡１６０６とを含む。吸収領域１６０４は、フォトディテクタを形成する。金属鏡１６０６は入射光を反射する。
光信号１６０５は、図示されているように上から吸収領域１６０４上に入射するが、これは表面照射型（ＦＳＩ）構成と称され得る。そのような構成において、いくつかの場合に、光信号１６０５は、吸収領域１６０４によって完全には吸収され得ず、光信号１６０５の一部が吸収領域１６０４を通過し得る。吸収されることなく吸収領域１６０４を通過するそのような光は、フォトディテクタの検出効率を下げる可能性がある。金属鏡１６０６を基板１６０２の下側表面に置き、光信号１６０５の通過部分を反射することによって、通過部分は、吸収領域１６０４の第２の通過に対して吸収領域１６０４の方へ反射し戻され、検出効率を改善し得る。
吸収領域１６０４によって吸収される光信号１６０５の一部は、吸収領域１６０４の光吸収係数、光入射方向に沿った（たとえば、垂直方向に沿った）吸収領域１６０４の厚さ、および光信号１６０５の波長に応じて変化するものとしてよい。
金属鏡１６０６は、銅、アルミニウム、金、および白金などの、様々な光学的反射金属から形成され得る。金属鏡１６０６は、構成１６００のフォトディテクタの動作波長において５０％、６０％、７０％、８０％、９０％、または９５％を超える反射率を有し得る。金属鏡１６０６の厚さは、金属の表皮厚さより厚いものとしてよい。たとえば、金属鏡１６０６は、５０ｎｍから５００ｎｍの範囲の厚さを有し得る。
図１６Ｂを参照すると、例示的な構成１６１０は図１６Ａの構成１６００に類似しているが、例示的な構成１６１０が基板１６０２と金属鏡１６０６との間に配置構成されている誘電体層１６０８をさらに含む点が異なる。誘電体層１６０８は、金属鏡１６０６の光反射スペクトルを変化させ得る。たとえば、誘電体層１６０８（たとえば、ＳｉＯ２層）によって引き起こされる薄膜干渉により、金属鏡１６０６（たとえば、Ａｌ層）上に入射する光の反射は、特定の波長において増強され（たとえば、反射率が＜９０％から＞９７％に増強される）、他のいくつかの波長において減少し得る。
図１６Ｃを参照すると、例示的な構成１６２０は図１６Ａの構成１６００に類似しているが、構成１６００の金属鏡１６０６が誘電体鏡１６２６と置き換えられている点が異なる。誘電体鏡は、誘電体膜の単一層であるか、または様々な誘電体膜の積層であってよい。誘電体鏡１６２６は、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮ、およびＳｉなどの様々な誘電体材料から形成され得る。誘電体鏡１６２６は、構成１６２０のフォトディテクタの動作波長において５０％、６０％、７０％、８０％、９０％、または９５％を超える反射率を有し得る。誘電体鏡１６２６の厚さは、５０ｎｍから４０００ｎｍの範囲の厚さであるものとしてよい。
図１６Ｄを参照すると、例示的な構成１６３０は図１６Ｃの構成１６２０に類似しているが、構成１６２０の誘電体鏡１６２６が分布ブラッグ反射器（ＤＢＲ）鏡１６３２と置き換えられている点が異なる。ＤＢＲ鏡は、交互して互いの上に積み重ねられる、複数の第１の誘電体層１６３４と、複数の第２の誘電体層１６３６とを備える。第２の誘電体層１６３６は、第１の誘電体層１６３４の屈折率と異なる屈折率を有する。第１の層１６３４および第２の層１６３６は、それぞれの誘電体材料における動作波長の１／４に対応する厚さを有し得る。反射率および反射帯域幅は、厚さ、第１の層１６３４および第２の層１６３６の屈折率、ならびに第１の層の対の個数に依存し得る。
図１６Ｅを参照すると、例示的な構成１６４０は、基板１６０２と、吸収領域１６０４と、反射防止コーティング（ＡＲＣ）層１６４８とを含む。ＡＲＣ層１６４８は、吸収領域１６０４上に入射する光信号１６０５の反射を低減し得る。ＡＲＣ層１６４８は、図７ＢのＡＲＣ層７４４に類似しているものとしてよい。
図１６Ｆを参照すると、例示的な構成１６５０は図１６Ａの構成１６００に類似しているが、ここでは金属鏡１６０６が吸収領域１６０４の側部において、基板１６０２の上側表面上に置かれる点が異なる。光信号１６０５は、ここでは基板１６０２の下側表面を通して吸収領域１６０４上に入射するが、これは裏面照射型（ＢＳＩ）構成と称され得る。金属鏡１６０６の効果は、図１６Ａに関しての説明に類似している。
図１６Ｇを参照すると、例示的な構成１６６０は図１６Ｂの構成１６１０に類似しているが、ここでは誘電体層１６０８および金属鏡１６０６が吸収領域１６０４の側部において、基板１６０２の上側表面上に置かれる点が異なる。光信号１６０５は、ここでは基板１６０２の下側表面を通して吸収領域１６０４上に入射するが、これは裏面照射型（ＢＳＩ）構成と称され得る。誘電体層１６０８および金属鏡１６０６の効果は、図１６Ｂに関しての説明に類似している。
図１６Ｈを参照すると、例示的な構成１６７０は図１６Ｃの構成１６２０に類似しているが、ここでは誘電体鏡１６２６が吸収領域１６０４の側部において、基板１６０２の上側表面上に置かれる点が異なる。光信号１６０５は、ここでは基板１６０２の下側表面を通して吸収領域１６０４上に入射するが、これは裏面照射型（ＢＳＩ）構成と称され得る。誘電体鏡１６２６の効果は、図１６Ｃに関しての説明に類似している。
図１６Ｉを参照すると、例示的な構成１６８０は図１６Ｄの構成１６３０に類似しているが、ここではＤＢＲ鏡１６３２が吸収領域１６０４の側部において、基板１６０２の上側表面上に置かれる点が異なる。光信号１６０５は、ここでは基板１６０２の下側表面を通して吸収領域１６０４上に入射するが、これは裏面照射型（ＢＳＩ）構成と称され得る。ＤＢＲ鏡１６３２の効果は、図１６Ｄに関しての説明に類似している。
図１６Ｊを参照すると、例示的な構成１６９０は図１６Ｅの構成１６４０に類似しているが、ここではＡＲＣ層１６４８が吸収領域１６０４とは反対の側の基板１６０２の側部において、基板１６０２の下側表面上に置かれる点が異なる。光信号１６０５は、ここでは基板１６０２の下側表面を通して吸収領域１６０４上に入射するが、これは裏面照射型（ＢＳＩ）構成と称され得る。ＡＲＣ層１６４８の効果は、図１６Ｅに関しての説明に類似している。
一般に、金属鏡１６０６、誘電体層１６０８、誘電体鏡１６２６、およびＤＢＲ鏡１６３２などの鏡構造は、様々な方法で加工され得る。たとえば、鏡構造は、基板１６０２上に直接堆積され得る。代替的に、またはそれに加えて、鏡構造は、ウェハボンディング技術を通して別の基板上で加工され、基板１６０２に接合されてよい。
基板１６０２の下側表面または上側表面上に金属鏡１６０６、誘電体層１６０８、誘電体鏡１６２６、およびＤＢＲ鏡１６３２を有する個別の実装形態が図示されているが、一般に、説明されている構造は、基板１６０２の両側に実装され得る。たとえば、ＤＢＲ鏡１６３２は、基板１６０２の両側に実装されてよく、これは吸収領域１６０４の周りに光共振空洞を形成するものとしてよく、フォトディテクタのスペクトル感度を改質する。別の例として、ＡＲＣ層１６４８は、基板１６０２の下側表面上で鏡構造と組み合わせて基板１６０２の上側表面上に実装され（たとえば、構成１６００、１６１０、１６２０、および１６３０）、フォトディテクタの検出効率をさらに増強し得る。一般に、金属鏡１６０６、誘電体層１６０８、誘電体鏡１６２６、およびＤＢＲ鏡１６３２などの鏡は、部分的に反射し、部分的に透過するものであってよい。
吸収領域の表面は、フォトディテクタの様々な性能特性を改質するために様々な仕方で改質され得る。吸収領域の表面の改質の例は、ドーピング領域の追加、外部要素の導入、材料組成の変更、吸収領域の表面上への表面凹凸の導入、および誘電体または半導体材料の堆積を含む。性能特性の例は、光吸収効率、光吸収スペクトル、キャリア収集効率、暗電流またはリーク電流、フォトディテクタ動作電力、およびフォトディテクタ帯域幅を含む。
図１７Ａ〜図１７Ｅは、吸収領域表面改質の例示的な構成の断面図を示している。図１７Ａを参照すると、表面改質吸収領域１７００は、ゲルマニウム−シリコンベースの吸収領域１７０４と、表面改質層１７０６とを含む。ゲルマニウム−シリコンベースの吸収領域１７０４は、図５Ｄのスイッチトフォトディテクタ５３０などのスイッチトフォトディテクタの吸収領域であってよい。
ＧｅＳｉベースの吸収領域１７０４は、変化する組成（Ｘ）を有するＳｉｘＧｅ１−ｘ化合物であってよい。たとえば、組成（Ｘ）は、ＧｅＳｉベースの吸収領域１７０４がＧｅにより近い特性を有し得る点における０．０１から、ＧｅＳｉベースの吸収領域１７０４がＳｉにより近い特性を有し得る点における０．９９まで変化し得る。ＧｅＳｉベースの吸収領域の組成は、所与の波長に対する光吸収効率に影響を及ぼし、全体的な光吸収スペクトルにも影響を及ぼし得る。たとえば、より高いＧｅ濃度に対応する、より低い（Ｘ）を有する組成は、より高いＳｉ組成に対応する、より高い（Ｘ）を有する組成と比較して近赤外波長（たとえば、＞１μｍ）においてより強く吸収し得る。
表面改質層１７０６は、ＧｅＳｉベースの吸収領域１７０４および吸収領域１７０４を含むフォトディテクタの光学的および／または電気的特性を改質し得る。表面改質層は、非晶質シリコン、ポリシリコン、エピタキシャルシリコン、変化する組成（Ｙ）を有するＳｉＹＧｅ１−Ｙ化合物、変化する組成（Ｚ）を有するＧｅＺＳｎ１−Ｚ化合物、およびこれらの任意の組合せなどの、様々な材料から形成され得る。
いくつかの実装形態において、ＳｉｘＧｅ１−ｘ組成を有するＧｅＳｉベースの吸収領域１７０４について、表面改質層１７０６は、ＳｉＹＧｅ１−Ｙ層であってよく、組成（Ｘ）および（Ｙ）は異なる。たとえば、組成（Ｙ）より大きい組成（Ｘ）を有することによって、表面改質層１７０６は、ＧｅＳｉベースの吸収領域１７０４に比べて長い波長で高い吸収係数を有するものとしてよい。そのようなものとして、より長い波長の入射光は、ＧｅＳｉベースの吸収領域１７０４内に深く浸透することなく表面改質層１７０６によって強く吸収され得る。ＧｅＳｉベースの吸収領域１７０４の表面により近い位置で入射光を吸収することによって、吸収領域１７０４を含むフォトディテクタの帯域幅は、吸収領域１７０４内で光生成キャリアの拡散が減少するので改善し得る。いくつかの実装形態において、純粋なゲルマニウムの吸収領域１７０４（すなわち、Ｘ＝０）について、表面改質層１７０６は、ＳｉＹＧｅ１−Ｙ層であってよい。いくつかの実装形態において、表面改質層１７０６およびＧｅＳｉベースの吸収領域１７０４の組成は、傾斜ＧｅＳｉ吸収領域１７０４を形成する、垂直方向などの方向に沿って変化し得る。ＧｅＳｉ組成の傾斜は、フォトディテクタの帯域幅をさらに改善し得る。いくつかの実装形態において、表面改質層１７０６は、多層であってもよい。たとえば、ＧｅＳｉ層は、不動態化のためにＧｅＳｉベースの吸収領域１７０４の上に堆積され得るものとしてよく、別のＳｉ層は、さらなる不動態化のためにＧｅＳｉ層の上に堆積され得る。
いくつかの実装形態において、表面改質層１７０６は、変化する組成（Ｚ）を有するゲルマニウム−スズ合金ＧｅＺＳｎ１−Ｚであってよい。スズを表面改質層１７０６に加えることで、ゲルマニウムのバンドギャップ（約１．５５μｍ）を超えるなど、より長い波長において光吸収効率を改善し得るが、これを超えると純粋なゲルマニウムの吸収効率が著しく減少する。
図１７Ｂを参照すると、表面改質吸収領域１７１０は、ゲルマニウム−シリコンベースの吸収領域１７０４と、第１のドープ領域１７１２とを含む。いくつかの実装形態において、第１のドープ領域１７１２は、ｐ型ドーパントまたはｎ型ドーパントでドープされ得る。ｐ型またはｎ型ドーパントは、吸収領域１７０４の電気的特性を改質し得る。たとえば、光生成電子（または正孔）は、第１のドープ領域１７１２により表面から反発により遠ざけられ、それによって表面再結合が回避され、その結果、第１のドープ領域１７１２がｐ型（またはｎ型）ドーパントでドープされたときにより高い収集効率が得られる。いくつかの実装形態において、第１のドープ領域１７１２は、シリコンおよびスズなどの、吸収領域１７０４の光学的特性を改質する不純物でドープされ得る。
図１７Ｃを参照すると、表面改質吸収領域１７２０は、表面改質吸収領域１７１０に類似しているが、第２のドープ領域１７２２をさらに含む点が異なる。第２のドープ領域１７２２は、第１のドープ領域１７１２に類似していてもよいか、または光生成キャリアが第２のドープ領域１７２２によって引き付けられ、第１のドープ領域１７１２から反発を受けるように異なる極性、深さ、および幅を有し得る。
図１７Ｄを参照すると、表面改質吸収領域１７３０は、ゲルマニウム−シリコンベースの吸収領域１７０４と、誘電体井戸１７３２とを含む。誘電体井戸１７３２は、ＳｉＯ２、Ｓｉ３Ｎ４、および高ｋ材料などの様々な誘電体材料を充填され得る。誘電体井戸は、たとえば、ＰＮ接合の内側に、または表面電気端子の間に置かれたときに、暗電流もしくはリーク電流の低減、フォトディテクタの動作電力の低減、および／またはフォトディテクタ帯域幅の改善に寄与し得る。
図１７Ｅを参照すると、スイッチトフォトディテクタ１７４０は、図１７Ｂの表面改質Ｇｅ吸収領域１７１０を含む。スイッチトフォトディテクタ１７４０は、図１Ｂのスイッチトフォトディテクタ１６０に類似しているが、表面改質層１７０６、ならびに図１１Ａのキャリア収集端子１１０６およびキャリア制御端子１１０８をさらに含む点が異なる。表面改質層１７０６の追加は、光吸収効率、光吸収スペクトル、キャリア収集効率、暗電流またはリーク電流、フォトディテクタ動作電力、およびフォトディテクタ帯域幅などの、スイッチトフォトディテクタ１７４０の様々な性能特性の改善に寄与し得る。
吸収領域の表面改質の個別の実装形態が図示されているが、一般に、説明されている表面改質は所望の効果を得るために様々な組合せで実装され得る。たとえば、表面改質層１７０６は、第１のドープ領域１７１２および／または第２のドープ領域１７２２と組み合わせて実装されてよい。別の例として、表面改質層１７０６は、誘電体井戸１７３２と組み合わせて実装されてもよい。さらに別の例では、表面改質層１７０６は、第１のドープ領域１７１２および／または第２のドープ領域１７２２、ならびに誘電体井戸１７３２と組み合わせて実装されてよい。
ｐ型ドープ領域および井戸、ならびにｎ型ドープ領域および井戸などの、様々なドープ領域および井戸は、デバイス性能特性を改質するように、吸収領域、基板、または中間層の様々な位置で配置構成され得る。性能特性の例は、光吸収効率、光吸収スペクトル、キャリア収集効率、暗電流またはリーク電流、フォトディテクタ動作電力、およびフォトディテクタ帯域幅を含む。
ドーピング領域および井戸の深さは、製造性およびデバイス性能などの、様々な考慮事項に基づき決定され得る。１つまたは複数のドーピング井戸および領域は、電圧または電流源に接続され得る。１つまたは複数のドーピング井戸および領域は、電圧または電流源に接続され（すなわち、フローティング）、および／あるいは互いに接続される（すなわち、短絡される）ことはない場合がある。
図１８Ａ〜図１８Ｂは、例示的なスイッチトフォトディテクタ１８００の上面および側面図を示している。スイッチトフォトディテクタ１８００は、図１Ｂのスイッチトフォトディテクタ１６０に類似しているが、図１１Ａのキャリア収集端子１１０６およびキャリア制御端子１１０８をさらに含む。図１Ｂに関してすでに説明されているように、ｎ型井戸領域１５２および１５４は、第１の制御信号１２２から第２の制御信号１３２のリーク電流を低減し得、ｎ型ドープ領域１２６と１３６との間の電荷結合を低減し得る。リーク電流の低減は、スイッチトフォトディテクタ１８００の動作電力の低減に寄与する。
図１８Ｃ〜図１８Ｄは、例示的なスイッチトフォトディテクタ１８２０の上面および側面図を示している。スイッチトフォトディテクタ１８２０は、図１８Ａ〜図１８Ｂのスイッチトフォトディテクタ１８００に類似しているが、ｐ型井戸領域１８２２をさらに備える。ｐ型井戸領域１８２２は、図２Ｄのｐ型井戸領域２４６および２４８に類似しているものとしてよい。ｐ型井戸領域１８２２は、スイッチトフォトディテクタ１８００に比べてスイッチトフォトディテクタ１８２０の光生成電子の収集効率を増大させ得る。
いくつかの場合において、吸収領域１０６内の光生成キャリアは、ｎ型ドープ領域１２６および１３６によって完全には収集され得ない。そのような場合において、光生成キャリアは、材料欠陥が存在し得る、基板１０２と吸収領域１０６との間の材料界面に到達し得る。材料欠陥は、光生成キャリアを捕捉し、ある時間期間の経過後にキャリアを放出するものとしてよく、これはｎ型ドープ領域１２６および１３６によって収集され得る。界面における材料欠陥によるキャリアのそのような捕捉および放出ならびにｎ型ドープ領域１２６および１３６によるその後の収集は、キャリアの捕捉および放出によって引き起こされる時間遅延によりスイッチトフォトディテクタ１８００の帯域幅を低減し得る。そのようなものとして、そのような帯域幅低減は、ｎ型ドープ領域１２６および１３６によって収集されない光生成キャリアが吸収領域１０６と基板１０２との間の界面に到達するのを阻止し得る、ｐ型井戸領域１８２２を追加することによって軽減され得る。
図１８Ｅは、例示的なスイッチトフォトディテクタ１８３０の上面図を示している。スイッチトフォトディテクタ１８３０は、図１８Ｃ〜図１８Ｄのスイッチトフォトディテクタ１８２０に類似しているが、ｐ型井戸領域１８３２をさらに備える。ｐ型井戸領域１８３２は、ｐ型井戸領域１８２２に類似している。ｐ型井戸領域１８２２および１８３２の組合せは、ｎ型ドープ領域１２６および１３６によって収集されない光生成キャリアが吸収領域１０６と基板１０２との間の界面に到達するのをさらに阻止し得る、それぞれのｎ型ドープ領域１２６および１３６を囲む。別々のｐ型井戸領域１８２２および１８３２として図示されているが、ｐ型井戸領域１８２２および１８３２は、それぞれのｎ型ドープ領域１２６および１３６を囲むそれぞれの「Ｃ」字形領域内に連結され得る。
図１８Ｆ〜図１８Ｇは、例示的なスイッチトフォトディテクタ１８４０の上面および側面図を示している。スイッチトフォトディテクタ１８４０は、図１８Ａ〜図１８Ｂのスイッチトフォトディテクタ１８００に類似しているが、ｎ型井戸領域１５２および１５４を省き、ｐ型井戸領域１８４２を含む点が異なる。ｐ型井戸領域１８４２は、図２Ｄのｐ型井戸領域２４６および２４８に類似しているものとしてよい。ｐ型井戸領域１８４２は、基板１０２内に埋め込まれている吸収領域１０６を囲む。ｐ型井戸領域１８４２は、吸収領域１０６内の光生成電子が基板１０２に到達するのを阻止し得る。そのような阻止は、スイッチトフォトディテクタ１８００に比べてスイッチトフォトディテクタ１８４０の光生成キャリアの収集効率を増大させ得る。ｐ型井戸領域１８４２は、吸収領域１０６、基板１０２、吸収領域１０６と基板１０２との間の中間層、またはこれらの組合せで形成され得る。
ｎ型井戸領域１５２および１５４、ならびにｐ型井戸領域１８２２、１８３２、および１８４２の個別の実装形態が図示されているが、一般に、説明されているｎ型井戸およびｐ型井戸領域は、所望も効果を得られるように様々な組合せで実装され得る。
ここまで、スイッチトフォトディテクタの要素の様々な実装形態、およびそれらの要素の様々な配置構成が説明された。次に、すでに説明されている要素およびその配置構成の様々な例示的な組合せが説明される。説明される組合せは、すべての組合せの完全なリストとなることを意図されていない。
図１９Ａ〜図１９Ｂは、例示的なスイッチトフォトディテクタ１９００の上面および側面図を示している。スイッチトフォトディテクタ１９００は、図１Ａのスイッチトフォトディテクタ１００に類似しているが、フォトディテクタ１９００の吸収領域１０６が基板１０２内に完全に埋め込まれ、図１１Ａのキャリア収集端子１１０６およびキャリア制御端子１１０８をさらに含む点が異なる。受光領域１２０５は、図１２Ａ〜図１２Ｂに関して説明されている。ｐ型ドープ領域１２８および１３８が存在する結果、キャリア制御端子１１０８と吸収領域１０６との間の界面にオーミック接触が形成される。
図１９Ｃ〜図１９Ｄは、例示的なスイッチトフォトディテクタ１９１０の上面および側面図を示している。スイッチトフォトディテクタ１９１０は、図１９Ａ〜図１９Ｂのスイッチトフォトディテクタ１９００に類似しているが、ｐ型ドープ領域１２８および１３８が省かれている点が異なる。ｐ型ドープ領域１２８および１３８が省かれた結果、キャリア制御端子１１０８と吸収領域１０６との間の界面にショットキー接合が形成される。
図１９Ｅ〜図１９Ｆは、例示的なスイッチトフォトディテクタ１９２０の上面および側面図を示している。スイッチトフォトディテクタ１９２０は、図１９Ａ〜図１９Ｂのスイッチトフォトディテクタ１９００に類似しているが、追加のｐ型ドープ領域１２８および１３８ならびにキャリア制御端子１１０８が受光領域１２０５の各側に追加されている点が異なる。
図１９Ｇ〜図１９Ｈは、例示的なスイッチトフォトディテクタ１９３０の上面および側面図を示している。スイッチトフォトディテクタ１９３０は、図１９Ｅ〜図１９Ｆのスイッチトフォトディテクタ１９２０に類似しているが、ｐ型ドープ領域１２８および１３８が省かれている点が異なる。ｐ型ドープ領域１２８および１３８が省かれた結果、キャリア制御端子１１０８と吸収領域１０６との間の界面にショットキー接合が形成される。
図２０Ａ〜図２０Ｂは、例示的なスイッチトフォトディテクタ２０００の上面および側面図を示している。スイッチトフォトディテクタ２０００は、図１９Ａ〜図１９Ｂのスイッチトフォトディテクタ１９００に類似しているが、図１０Ｉの中間層１００６が追加されている点が異なる。図１０Ｉに関してすでに説明されているように、中間層１００６は基板１０２への開口部を有し、吸収領域１０６は基板１０２への開口部および中間層１００６によって形成される開口部を充填する。いくつかの実装形態において、中間層１００６は、ＳｉＯ２、ＳｉＮｘ、ＡｌＯｘ、または任意の酸化物もしくは窒化物ベースの絶縁体であってよい。
図２０Ｃ〜図２０Ｄは、例示的なスイッチトフォトディテクタ２０１０の上面および側面図を示している。スイッチトフォトディテクタ２０１０は、図１９Ａ〜図１９Ｂのスイッチトフォトディテクタ２０００に類似しているが、図２０Ａ〜図２０Ｂの中間層１００６が中間層２０１２と置き換えられている点が異なる。中間層２０１２はその材料の点で中間層１００６に類似しているが、中間層２０１２が、基板１０２への開口部とともに、基板１０２の上側表面を横切って延在する均一な層である点が異なる。吸収領域１０６は中間層２０１２の開口部内に埋め込まれる。いくつかの実装形態において、中間層２０１２は、ＳｉＯ２、ＳｉＮｘ、ＡｌＯｘ、または任意の酸化物もしくは窒化物ベースの絶縁体であってよい。
図２０Ｅ〜図２０Ｆは、例示的なスイッチトフォトディテクタ２０２０の上面および側面図を示している。スイッチトフォトディテクタ２０２０は、図２０Ｃ〜図２０Ｄのスイッチトフォトディテクタ２０１０に類似しているが、ｐ型ドープ領域１２８および１３８が省かれている点が異なる。ｐ型ドープ領域１２８および１３８が省かれた結果、キャリア制御端子１１０８と吸収領域１０６との間の界面にショットキー接合が形成される。
図２０Ｇ〜図２０Ｈは、例示的なスイッチトフォトディテクタ２０３０の上面および側面図を示している。スイッチトフォトディテクタ２０３０は、図２０Ｃ〜図２０Ｄのスイッチトフォトディテクタ２０１０に類似しているが、図２０Ｃ〜図２０Ｄの中間層２０１２が中間層２０３２と置き換えられている点が異なる。中間層２０３２は、図２０Ｃ〜図２０Ｄの中間層２０１２に類似しているが、中間層２０３２が基板１０２への第１の開口部２０３４と、中間層２０３２の上側表面の方へ広がる第１の開口部２０３４より大きい第２の開口部２０３６とを有する点が異なる。
図２０Ｉ〜図２０Ｊは、例示的なスイッチトフォトディテクタ２０４０の上面および側面図を示している。スイッチトフォトディテクタ２０４０は、図２０Ｇ〜図２０Ｈのスイッチトフォトディテクタ２０３０に類似しているが、ｐ型ドープ領域１２８および１３８が省かれている点が異なる。ｐ型ドープ領域１２８および１３８が省かれた結果、キャリア制御端子１１０８と吸収領域１０６との間の界面にショットキー接合が形成される。
図２０Ｋ〜図２０Ｌは、例示的なスイッチトフォトディテクタ２０５０の上面および側面図を示している。スイッチトフォトディテクタ２０５０は、図２０Ｇ〜図２０Ｈのスイッチトフォトディテクタ２０３０に類似しているが、ｎ型井戸領域１５２および１５４が追加されている点が異なる。ｎ型井戸領域１５２および１５４は、図１Ｂに関して説明されている。
図２１Ａ〜図２１Ｂは、例示的なスイッチトフォトディテクタ２１００の上面および側面図を示している。スイッチトフォトディテクタ２１００は、図１９Ａ〜図１９Ｂのスイッチトフォトディテクタ１９００に類似しているが、ｎ型ドープ領域１２６および１３６、ｐ型ドープ領域１２８および１３８、キャリア収集端子１１０６、ならびにキャリア制御端子１１０８が吸収領域１０６から基板１０２に移動されている点が異なる。そのような端子１１０６および１１０８は、基板のキャリア収集端子および基板のキャリア制御端子と称され得る。
図２１Ｃ〜図２１Ｄは、例示的なスイッチトフォトディテクタ２１１０の上面および側面図を示している。スイッチトフォトディテクタ２１１０は、図２１Ａ〜図２１Ｂのスイッチトフォトディテクタ２１００に類似しているが、吸収体のｐ型ドープ領域２１２８および２１３８ならびに吸収体のキャリア制御端子２１０８が吸収領域１０６上に置かれている点が異なる。基板のキャリア収集端子１１０６、基板のキャリア制御端子１１０８、および吸収体のキャリア制御端子２１０８は、図１４Ａに関して説明されている基板のキャリア収集端子１３０６、基板のキャリア制御端子１３０８、および吸収体のキャリア制御端子１３０９に類似しており、類似の効果を有し得る。
図２１Ｅ〜図２１Ｆは、例示的なスイッチトフォトディテクタ２１２０の上面および側面図を示している。スイッチトフォトディテクタ２１２０は、図２１Ｃ〜図２１Ｄのスイッチトフォトディテクタ２１１０に類似しているが、吸収体のｐ型ドープ領域２１２８および２１３８が省かれている点が異なる。吸収体のｐ型ドープ領域２１２８および２１３８が省かれた結果、吸収体のキャリア制御端子２１０８と吸収領域１０６との間の界面にショットキー接合が形成される。
図２２Ａ〜図２２Ｂは、例示的なスイッチトフォトディテクタ２２００の上面および側面図を示している。スイッチトフォトディテクタ２２００は、図１８Ｆ〜図１８Ｇのスイッチトフォトディテクタ１８４０に類似しているが、図１８Ａ〜図１８Ｂのｎ型井戸領域１５２および１５４が追加されている点が異なる。
図２２Ｃ〜図２２Ｄは、例示的なスイッチトフォトディテクタ２２１０の上面および側面図を示している。スイッチトフォトディテクタ２２１０は、図２１Ｃ〜図２１Ｄのスイッチトフォトディテクタ２１１０に類似しているが、図１８Ａ〜図１８Ｂのｎ型井戸領域１５２および１５４が追加されている点が異なる。
図２３Ａは、例示的なスイッチトフォトディテクタ２３００の上面図を示しており、図２３Ｂは、直線ＡＡに沿った例示的なスイッチトフォトディテクタ２３００の側面図を示している。スイッチトフォトディテクタ２３００は、図２１Ｃ〜図２１Ｄのスイッチトフォトディテクタ２１１０に類似しているが、ｐ型井戸領域２３０２が吸収領域１０６と基板１０２との間の界面に追加されている点が異なる。ｐ型井戸領域２３０２は、吸収領域１０６と基板１０２との間の界面におけるキャリアのトラッピングおよび放出を軽減するのを助け得るが、これは図１８Ｃ〜図１８Ｄに関して説明されている。
図２４Ａ〜図２４Ｂは、例示的なスイッチトフォトディテクタ２４００の上面および側面図を示している。スイッチトフォトディテクタ２４００は、図１８Ｃ〜図１８Ｄのスイッチトフォトディテクタ１８２０に類似しているが、ｎ型井戸領域１５２および１５４が省かれている点が異なる。
図２４Ｃは、例示的なスイッチトフォトディテクタ２４１０の上面図を示している。スイッチトフォトディテクタ２４１０は、図１８Ｅのスイッチトフォトディテクタ１８３０に類似しているが、図１８Ｅのｐ型井戸領域１８２２および１８３２が連続ｐ型井戸領域２４１２内にマージされている点が異なる。
図２４Ｄ〜図２４Ｅは、例示的なスイッチトフォトディテクタ２４２０の上面および側面図を示している。スイッチトフォトディテクタ２４２０は、図２４Ａ〜図２４Ｂのスイッチトフォトディテクタ２４００に類似しているが、誘電体井戸２４２２がｎ型ドープ領域１２６および１３６内に追加されている点が異なる。誘電体井戸２４２２は、図１７Ｄの誘電体井戸１７３２に類似している。誘電体井戸２４２２は、キャリア収集端子１１０６とキャリア制御端子１１０８との間でｎ型ドープ領域１２６の一部に配置構成される。誘電体井戸２４２２は、キャリア収集端子１１０６とキャリア制御端子１１０８との間の暗電流を低減し得る。誘電体井戸２４２２の深さは、ｎ型ドープ領域１２６の深さより小さい、それに等しい、またはそれより大きいものとしてよい。
図２４Ｆ〜図２４Ｇは、例示的なスイッチトフォトディテクタ２４３０の上面および側面図を示している。スイッチトフォトディテクタ２４３０は、図２４Ｄ〜図２４Ｅのスイッチトフォトディテクタ２４２０に類似しているが、誘電体井戸２４２２がｎ型ドープ領域１２６および１３６からｐ型ドープ領域１２８および１３８に移動されている点が異なる。誘電体井戸２４２２の深さは、ｐ型ドープ領域１２８の深さより小さい、それに等しい、またはそれより大きいものとしてよい。一般に、誘電体井戸２４２２は、ｎ型ドープ領域１２６とｐ型ドープ領域１２８との間、およびｎ型ドープ領域１３６とｐ型ドープ領域１３８との間のどこかに置かれるものとしてよい。
図２５Ａ〜図２５Ｂは、例示的なスイッチトフォトディテクタ２５００の上面および側面図を示している。スイッチトフォトディテクタ２５００は、図１９Ａ〜図１９Ｂのスイッチトフォトディテクタ１９００に類似しているが、図１６Ｆの金属鏡１６０６が金属鏡２５０２として吸収領域１０６の上側表面上に追加されており、その表面上にキャリア収集端子１１０６およびキャリア制御端子１１０８が配置されている点が異なる。金属鏡２５０２は、受光領域１２０５より上に置かれるものとしてよい。いくつかの実装形態において、金属鏡２５０２は、ＣＭＯＳ加工における第１の金属層（Ｍ１）または第２の金属層（Ｍ２）またはこれらの組合せによって実装されてよい。
図２５Ｃ〜図２５Ｄは、例示的なスイッチトフォトディテクタ２５１０の上面および側面図を示している。スイッチトフォトディテクタ２５１０は、図２５Ａ〜図２５Ｂのスイッチトフォトディテクタ２５００に類似しているが、ｐ型ドープ領域１２８および１３８が省かれている点が異なる。ｐ型ドープ領域１２８および１３８が省かれた結果、キャリア制御端子１１０８と吸収領域１０６との間の界面にショットキー接合が形成される。
図２５Ｅ〜図２５Ｆは、例示的なスイッチトフォトディテクタ２５２０の上面および側面図を示している。スイッチトフォトディテクタ２５２０は、図２０Ｋ〜図２０Ｌのスイッチトフォトディテクタ２０５０に類似しているが、図１６Ｆの金属鏡１６０６が金属鏡２５０２として吸収領域１０６の上側表面上に追加されており、その表面上にキャリア収集端子１１０６およびキャリア制御端子１１０８が配置されている点が異なる。金属鏡２５０２は、受光領域１２０５より上に置かれるものとしてよい。いくつかの実装形態において、金属鏡２５０２は、ＣＭＯＳ加工における第１の金属層（Ｍ１）または第２の金属層（Ｍ２）またはこれらの組合せによって実装されてよい。
図２５Ｇ〜図２５Ｈは、例示的なスイッチトフォトディテクタ２５３０の上面および側面図を示している。スイッチトフォトディテクタ２５３０は、図１８Ｆ〜図１８Ｇのスイッチトフォトディテクタ１８４０に類似しているが、図１６Ｆの金属鏡１６０６が金属鏡２５０２として吸収領域１０６の上側表面上に追加されており、その表面上にキャリア収集端子１１０６およびキャリア制御端子１１０８が配置されている点が異なる。金属鏡２５０２は、受光領域１２０５より上に置かれるものとしてよい。いくつかの実装形態において、金属鏡２５０２は、ＣＭＯＳ加工における第１の金属層（Ｍ１）または第２の金属層（Ｍ２）またはこれらの組合せによって実装されてよい。
イメージセンサの典型的な実装形態において、複数のセンサピクセル（たとえば、スイッチトフォトディテクタ）がイメージセンサが複数の画像ピクセルを有する画像をキャプチャできるようにアレイに配置構成される。上から見たときに両辺において等しい寸法を有する正方形のセンサピクセルは、単純な２Ｄアレイを形成し得る。しかしながら、ＴｏＦなどのいくつかのアプリケーションでは、いくつかのセンサピクセルは、矩形の形状などの正方形以外の形状を有し得る。たとえば、再び図１Ｂを参照すると、スイッチトフォトディテクタ１６０は、２つのキャリア制御端子（たとえば、ｐ型ドープ領域１２８および１３８）と、２つのキャリア収集端子（たとえば、ｎ型ドープ領域１２６および１３６）とを有する。これら４つの端子は、典型的には、直線に沿って配置構成され、これにより、端子が一列に並ぶ直線に沿ってより長い矩形のセンサピクセル形状がもたらされる（たとえば、図１８Ａのスイッチトフォトディテクタ１８００）。
このような矩形のセンサピクセルは、たとえば、ファウンドリにおいて半導体加工に関連する設計ルールによりピクセルの効率的なアレイ配置に関して難題を提起し得る。設計ルールは、ドープ領域、ドープ井戸、誘電体井戸、およびゲルマニウム吸収領域などの特徴の様々な最小の分離を強いることがある。コンパクトさと対称性とを改善する一アプローチは、４つの矩形のフォトディテクタを備えるフォトディテクタのユニットセルを形成することによるものである。図２６は、矩形のフォトディテクタの例示的なユニットセルを示している。ユニットセル２６００は、図１８Ａの４つのスイッチトフォトディテクタ１８００と、スイッチトフォトディテクタ１８００の各々を囲む４つの分離構造２６０２とを備える。分離構造２６０２は、図１５Ａ〜図１５Ｄに関して説明されている。ユニットセル２６００は、矩形のユニットセルに比べてセンサピクセルのコンパクトさおよび対称性を改善し得る。
図２７は、フォトトランジスタゲインのゲインとともに例示的な矩形のスイッチトフォトディテクタ２７００の上面図を示している。スイッチトフォトディテクタ２７００は、図１８Ａのスイッチトフォトディテクタ１８００に類似しているが、電子放射体２７１０が基板１０２上に追加されている点が異なる。電子放射体２７１０は、ｎ型ドープ領域１２６および１３６に類似しているものとしてよい。スイッチトフォトディテクタ１８００の形状が矩形であることにより、光電流積分キャパシタ（たとえば、フローティング拡散キャパシタ）を、ｎ型ドープ領域１２６および１３６、ｐ型ドープ領域１２８および１３８、ならびに電子放射体２７１０によって形成されるバイポーラ接合トランジスタ（ＢＪＴ）２７２０に結合することが可能になり、その結果ＮＰＮ ＢＪＴが得られる。ＢＪＴ２７２０は、適切にバイアスされたときに、入射光信号に応答してフォトトランジスタゲインをもたらし、フォトディテクタ２７００の光−光電流変換効率を改善し得る。たとえば、ＢＪＴ２７２０は、次のようにバイアスされ得る。すなわち、ｎ型ドープ領域１２６および１３６を１Ｖから３Ｖの間の電圧でバイアスし、ｐ型ドープ領域１２８および１３８を０Ｖから１Ｖの間の電圧でバイアスし、電子放射体２７１０をそれぞれのｎ型ドープ領域１２６および１３６のバイアスより低くなるようにバイアスする。
一般に、電子放射体２７１０ならびに／またはｎ型ドープ領域１２６および１３６は、電子が電子放射体２７１０によって放射されることを可能にするように、外部電圧にバイアスされるか、または金属接続部を通じてｐ型ドープ領域と短絡されるべきである。
ｎ型およびｐ型の領域ならびに井戸の特定の組合せならびに配置構成を有するスイッチトフォトディテクタの様々な実装形態が説明されたが、一般に、ドープ領域および井戸の極性は反転されてもよく、類似の動作および機能を達成し得る。たとえば、ｐ型井戸およびｐ型ドープ領域のすべてのインスタンスは、それぞれ、ｎ型井戸およびｎ型ドープ領域に変換され、ｎ型井戸およびｎ型ドープ領域のすべてのインスタンスは、それぞれ、ｐ型井戸およびｐ型ドープ領域に変換され得る。
図２８Ａは、ターゲット物体２８１０の特性を決定するための例示的な撮像システム２８００を示している。ターゲット物体２８１０は、３次元物体であってよい。撮像システム２８００は、トランスミッタユニット２８０２、レシーバユニット２８０４、および処理ユニット２８０６を備え得る。一般に、トランスミッタユニット２８０２は、光２８１２をターゲット物体２８１０に向けて放射する。トランスミッタユニット２８０２は、１つまたは複数の光源、制御回路、および／または光学素子を備え得る。たとえば、トランスミッタユニット２８０２は、１つもしくは複数のＮＩＲ ＬＥＤまたはレーザーを備えるものとしてよく、放射された光２８１２は、自由空間内で伝搬するようにコリメーティングレンズによってコリメートされ得る。
一般に、レシーバユニット２８０４は、ターゲット物体２８１０から反射された反射光２８１４を受光する。レシーバユニット２８０４は、１つまたは複数のフォトディテクタ、制御回路、および／または光学素子を備え得る。たとえば、レシーバユニット２８０４はイメージセンサを備えるものとしてよく、イメージセンサは半導体基板上に加工された複数のピクセルを備える。各ピクセルは反射された光２８１４を検出するための１つまたは複数のスイッチトフォトディテクタを備えるものとしてよく、反射された光２８１４はスイッチトフォトディテクタに集束され得る。各スイッチトフォトディテクタは、本出願において開示されているスイッチトフォトディテクタであってよい。
一般に、処理ユニット２８０６は、レシーバユニット２８０４によって生成される光キャリアを処理し、ターゲット物体２８１０の特性を決定する。処理ユニット２８０６は、制御回路、１つもしくは複数のプロセッサ、および／またはターゲット物体２８１０の特性を決定するための命令を記憶し得るコンピュータ記憶媒体を備え得る。たとえば、処理ユニット２８０６は、ターゲット物体２８１０の特性を決定するために収集された光キャリアに関連する情報を処理することができる読み出し回路およびプロセッサを備え得る。いくつかの実装形態において、ターゲット物体２８１０の特性は、ターゲット物体２８１０の深さ情報であってよい。いくつかの実装形態において、ターゲット物体２８１０の特性は、ターゲット物体２８１０の材料組成であってよい。
図２８Ｂは、ターゲット物体２８１０の特性を決定するための例示的な一技術を示している。トランスミッタユニット２８０２は、デューティサイクル５０％により周波数ｆｍで変調された光パルス２８１２を放射し得る。レシーバユニット２８０４は位相シフトΦを有する反射された光パルス２８１４を受光し得る。スイッチトフォトディテクタは、読み出し回路１が放射された光パルスと同期された位相で収集された電荷Ｑ１を読み取り、読み出し回路２が放射された光パルスと逆位相で収集された電荷Ｑ２を読み取るように制御される。いくつかの実装形態において、撮像システム２８００とターゲット物体２８１０との間の距離Ｄは、式
を使用して導出されるものとしてよく、ここで、ｃは光速である。
図２８Ｃは、ターゲット物体２８１０の特性を決定するための別の例示的な技術を示している。トランスミッタユニット２８０２は、５０％未満のデューティサイクルにより周波数ｆｍで変調された光パルス２８１２を放射し得る。光パルスのデューティサイクルを１／Ｎに低減し、光パルスの強度をＮ倍にすることを同時に行うことによって、受光した反射された光パルス２８１４の信号対雑音比は、撮像システム２８００に対して消費電力を実質的に同じに維持しながら改善され得る。これは、パルス形状を歪ませることなく光パルスのデューティサイクルが下げられるようにデバイス帯域幅が増大されるときに可能にされる。レシーバユニット２８０４は位相シフトΦを有する反射された光パルス２８１４を受光し得る。マルチゲートフォトディテクタは、読み出し回路１が放射された光パルスと同期された位相で収集された電荷Ｑ１’を読み取り、読み出し回路２が放射された光パルスと遅延位相で収集された電荷Ｑ２’を読み取るように制御される。いくつかの実装形態において、撮像システム２８００とターゲット物体２８１０との間の距離Ｄは、式
を使用して導出されるものとしてよい。
図２９は、撮像システムを使用して物体の特性を決定するための流れ図２９００の例を示している。プロセス２９００は、撮像システム２８００などのシステムによって実行され得る。
システムは、反射された光を受光する（２９０２）。たとえば、トランスミッタユニット２８０２は、ＮＩＲ光パルス２８１２をターゲット物体２８１０に向けて放射し得る。レシーバユニット２８０４は、ターゲット物体２８１０から反射された、反射されたＮＩＲ光パルス２８１４を受光し得る。
システムは、位相情報を決定する（２９０４）。たとえば、レシーバユニット２８０４はイメージセンサを備えるものとしてよく、イメージセンサは半導体基板上に加工された複数のピクセルを備える。各ピクセルは反射された光パルス２８１４を検出するための１つまたは複数のスイッチトフォトディテクタを備えるものとしてよい。スイッチトフォトディテクタのタイプは、本出願において開示されているスイッチトフォトディテクタであってよく、位相情報は、図２８Ｂまたは図２８Ｃを参照して説明されている技術を使用して決定され得る。
システムは、物体の特性を決定する（２９０６）。たとえば、処理ユニット２８０６は、図２８Ｂまたは図２８Ｃを参照して説明されている技術を使用して位相情報に基づき物体２８１０の深さ情報を決定し得る。
いくつかの実装形態において、イメージセンサは半導体基板上に加工された複数のピクセルを備え、各ピクセルは、図２８Ａおよび図２８Ｂに例示されているような反射された光を検出するための１つまたは複数のスイッチトフォトディテクタ１００、１６０、１７０、１８０、２００、２５０、２６０、２７０、３００、３６０、３７０、３８０、４００、４５０、４６０、４７０、および４８０を含み得る。これらのピクセルの間の分離は、酸化物または窒化物層を使用することなどで絶縁体分離に基づき、またはｐ型もしくはｎ型領域を使用して信号の電子もしくは正孔を阻止することなどでインプラント分離に基づき、またはゲルマニウム−シリコンヘテロ接合界面を使用するなどで固有内蔵エネルギー障壁（ｉｎｔｒｉｎｓｉｃ ｂｕｉｌｔ−ｉｎ ｅｎｅｒｇｙ ｂａｒｒｉｅｒ）に基づき実装され得る。
この時点までに、スイッチトフォトディテクタの様々な実装形態、および図２８Ａの撮像システム２８００などの飛行時間型（ＴｏＦ）検出システムにおいてスイッチトフォトディテクタがどのように使用され得るかについては、説明されている。撮像システム２８００のレシーバユニット２８０４が、次に、より詳しく説明される。図３０は、ＴｏＦ検出のための例示的なレシーバユニット３０００のブロック図を示している。レシーバユニット３０００は、ピクセルアレイ３０１０と、増幅器アレイ３０２０と、アナログ／デジタルコンバータ（ＡＤＣ）アレイ３０３０とを備える。ピクセルアレイ３０１０は、増幅器アレイ３０２０と電気的に結合され、これはＡＤＣアレイ３０３０と電気的に結合される。
ピクセルアレイ３０１０は、すでに説明されているスイッチトフォトディテクタなどの複数のフォトディテクタと、スイッチトフォトディテクタからの光生成キャリアを蓄積するためのキャパシタとを備える。ピクセルアレイ３０１０は、Ｍ個の行とＮ個の列からなる、フォトディテクタとキャパシタとの２次元アレイ（すなわち、Ｍ×Ｎアレイ）である。キャパシタは、フォトディテクタと一体化されるか、または別々に実装され得る。キャパシタの例は、フローティング拡散キャパシタ、金属−酸化物−金属（ＭＯＭ）キャパシタ、および金属−絶縁体−金属（ＭＩＭ）キャパシタを含む。ピクセルアレイ３０１０は、スイッチトフォトディテクタの電荷読み出しを制御するなど、フォトディテクタの動作を制御するためのピクセルトランジスタをさらに含み得る。ピクセルアレイ３０１０は、反射体、レンズ、および反射防止コーティング層などの、光の検出に関連する様々な光学的コンポーネントを備えるイメージセンサの一部であってよい。
増幅器アレイ３０２０は、１つまたは複数の増幅器３０２２を備える。増幅器３０２２は、ピクセルアレイ３０１０の個別のピクセルによって生成される電気信号を増幅する。増幅器３０２２は電圧利得増幅器であってよく、これはキャパシタ上の光電流の積分によって確立される電圧を増幅する。増幅器３０２２は、キャパシタに蓄積されている電荷を電圧出力に変換する電荷／電圧増幅器であってよい。増幅器３０２２は可変利得増幅器であってよく、これはピクセルアレイ３０１０によって受光される光信号の大きさの範囲にわたる検出感度を最適化する際に使用され得る。増幅器３０２２は、たとえば、スイッチトフォトディテクタの２つの出力の間の電圧差を増幅する差動増幅器であってよい。そのような差動検出スキームは、改善されたＴｏＦ検出感度をもたらし得る。
増幅器アレイ３０２０の様々な実装形態は、異なる数の増幅器３０２２を有し得る。いくつかの実装形態において、ピクセルアレイ３０１０の各ピクセルは専用増幅器３０２２と結合される。そのような構成は、すべてのピクセルの同時読み出しを可能にし、その結果、画像データ取得速度が最高になる。いくつかの実装形態において、ピクセルアレイの各行または列は、単一の増幅器３０２２を共有する。たとえば、Ｍ×Ｎピクセルアレイ３０１０については、Ｍ個またはＮ個の増幅器３０２２があるものとしてよい。そのような共有構成は、多数のピクセル（数百万個のピクセル）へのレシーバユニット３０００のスケーラビリティを改善し得る。いくつかの実装形態において、各行または列は、サブセクション内で共有される増幅器３０２２を有するサブセクションにさらに分割され得る。いくつかの実装形態において、小ピクセルアレイ３０１０について、アレイのすべてのピクセル間で単一の増幅器３０２２が共有され得る。一般に、複数の行および列からのピクセルのブロックがグループ化され、ピクセルのブロックが単一の増幅器３０２２を共有し得る。たとえば、Ｍ×Ｎピクセルアレイ３０１０については、Ｋ≦ＭおよびＬ≦ＮであるＫ×Ｌ個の増幅器３０２２があるものとしてよい。
ＡＤＣアレイ３０３０は、１つまたは複数のＡＤＣを備える。ＡＤＣは、増幅器３０２２によって出力されるアナログ電圧または電流信号をＮ個のビットを有するデジタル出力３０４０に変換する。デジタル出力３０４０は、たとえば、図５Ａの処理ユニット５０６によって受信され、ＴｏＦ検出を実行し得る。出力ビットの数ＮはＡＤＣの分解能を決定し、これは所与のアプリケーションに対して変換の感度および速度の考慮事項に基づき設定され得る。様々なタイプのＡＤＣの例は、フラッシュＡＤＣ、逐次近似レジスタＡＤＣ、およびデルタシグマＡＤＣを含む。ＡＤＣは、たとえば、差動増幅器３０２２の出力の間の増幅電圧の差を変換する差動ＡＤＣであってよい。増幅器アレイ３０２０に類似している、ＡＤＣアレイ３０３０の様々な実装形態は、異なる数のＡＤＣを有し得る。ＡＤＣの数は、望ましい変換速度などの、様々な設計考慮事項に応じて増幅器アレイ３０２０内の増幅器３０２２の個数に等しい（すなわち、一対一対応関係）か、またはそれより少ない（すなわち、１つのＡＤＣを複数の増幅器が共有する）ものとしてよい。
ＴｏＦ撮像システム５００などの撮像システムは、動作時に広い範囲の光信号の大きさに曝され得る。たとえば、光信号の大きさは、周囲照明条件、ターゲット物体の反射率、または撮像システム５００からターゲット物体までの距離の影響を受け、信号の大きさは、様々な動作条件に関して数桁の変化を示し得る（たとえば、２倍以上、１０倍以上、または１００倍以上）。典型的には、光信号の大きさの変化は、結果として、ピクセルのフォトディテクタによって生成される光電流の直線的比例の変化を引き起こす。
ピクセルアレイ３０１０は、特定の時間期間（たとえば、公称積分時間）にわたりそれぞれのキャパシタ上でピクセルのフォトディテクタの各々によって生成される光電流を積分することによって動作し、検出された光信号に比例する電気信号を発生する。たとえば、キャパシタは、画像取得サイクルの始まりにプリセットされた電圧（たとえば、１．８Ｖ）まで充電されるものとしてよく、充電された時点において、キャパシタは公式Ｑ＝Ｃ＊Ｖによって決定される電荷Ｑを蓄積しており、Ｃはキャパシタの静電容量であり、Ｖはキャパシタの電圧である。次いで、充電されたキャパシタは、Ｉｐｈ＝ΔＱ／Δｔ、すなわち、時刻ｔにおける所与の変化の電荷Ｑの量の変化、として定義される、光電流Ｉｐｈによって放電される。フォトディテクタによって生成される光電流Ｉｐｈの大きさは、関連するキャパシタが放電される速度に直接影響を及ぼす。最大積分時間は、時間ｔｍａｘ＝Ｑ／Ｉｐｈに対応し、これはキャパシタを完全に放電させるために必要な時間である。最大積分時間が公称積分時間より短く、公称積分時間にわたる積分で結果としてキャパシタを完全に放電するときに（より一般的には、キャパシタが第２のプリセットされた電圧まで放電されているときに）、ピクセルは、「破損」または「ブルーム」されたと言われ、その時点において、ピクセルの電気出力は、もはや、受光された光入力に比例せず、その結果、取得された画像が歪むか、またはＴｏＦ測定が正しくなくなる。そのようなものとして、光信号がプリセットされた積分時間期間内に１つまたは複数のピクセルを破損させるだけ十分に大きい場合、信号の積分は、ピクセルの破損の前に終了され得る。光信号積分のそのような早期終了は結果としてサブフレームの生成を引き起こし得るが、これは公称積分時間のうちのわずかな時間にわたる部分積分の結果である。複数のサブフレームが公称積分時間にわたって取得されるものとしてよく、複数のサブフレームは後処理され、単一の画像フレームを生成し得る。
光信号の積分が終了した後、ピクセルの電気出力は増幅器３０２２によって増幅され、ＡＤＣアレイ３０３０によってデジタル出力３０４０に変換されて、フレームまたはサブフレームを生成する。変換が完了した後、キャパシタは再びプリセットされた電圧になるまで充電され、取得サイクルが繰り返される。光信号が大きいとそれに対応して各取得サイクルに対する最大積分時間が短縮するので、光入力信号を大きくするとそれに対応してサブフレームおよびデジタル出力３０４０の生成速度が増大する。いくつかのアプリケーションに対して、データ出力のそのような増大は、たとえば、消費電力の増大または増加したデータスループットをサポートするために必要なシステムの複雑度の増大が生じるので望ましくない場合がある。そのようなものとして、ピクセルの最大積分時間を長くするか、ＡＤＣの出力データレートを小さくするか、ＴｏＦレシーバユニット３０００の出力データレートを小さくするか、またはこれらの組合せの解決方法が望まれている。
最大積分時間を長くするか、または出力データレートを小さくするかの一アプローチは、ピクセルアレイ３０１０の各ピクセルに関連するキャパシタの静電容量を増大させることである。一定係数だけ静電容量を増大させることで、ほぼ同じ一定係数だけ最大積分時間を長くすることができ、ＴｏＦレシーバユニットのダイナミックレンジを増大させ得る。しかしながら、キャパシタは、デバイス層内に加工された物理構造であり、フォトディテクタは加工されるかまたはバックエンド相互接続層内にあり、静電容量は典型的にはその総面積に比例して変化する。そのようなものとして、フォトディテクタとモノリシックに集積化されたキャパシタの静電容量は、ピクセルアレイ３０１０が加工されるセンサウェハ内の利用可能な面積によって制限される。これらの課題は、追加のキャパシタを第２のウェハ上に加工させ、センサウェハに接合させて、ピクセルの各々の静電容量をさらに増大させることによって解決され得る。
図３１Ａおよび図３１Ｂは、静電容量を高めた例示的なＴｏＦレシーバユニット３１００の概略図および断面図を示している。ＴｏＦレシーバユニット３１００は、集積回路（ＩＣ）ウェハ３１１０と、センサウェハ３１３０と、相互接続部３１７０とを備える。ＩＣウェハ３１１０は、第１のキャパシタ３１１２とピクセルトランジスタ３１２０とを備える。センサウェハ３１３０は、第２のキャパシタ３１３２とＴｏＦピクセル３１４０とを備える。ＩＣウェハ３１１０およびセンサウェハ３１３０は、たとえば、ウェハボンディングプロセス、およびＴｏＦピクセル３１４０に電気的に結合される相互接続部３１７０、第１および第２のキャパシタ３１１２および３１３２、ならびにピクセルトランジスタ３１２０を使用して、一緒に接合される。ＩＣウェハ３１１０およびセンサウェハ３１３０の両方におけるキャパシタ３１１２および３１３２の加工に利用可能な空間を利用することによって、ＴｏＦピクセル３１４０の積分に利用可能な総静電容量は、第１および第２のキャパシタが両方とも単一のウェハ上に加工される構成に比べて２倍、増大させられ得る。静電容量のそのような増大は、ＴｏＦピクセル３１４０の最大積分時間を長くし、サブフレームの生成速度および対応するデータスループットを同じ率だけ低減し得る。
ＴｏＦピクセル３１４０は、スイッチトフォトディテクタ１００などの、スイッチトフォトディテクタであってよい。ＴｏＦピクセル３１４０は第１のスイッチ３１５０と第２のスイッチ３１６０とを備え、各々はそれぞれのキャリア読み出し（収集）端子３１５２および３１６２（「Ｒ」）、ならびにキャリア制御（変調）端子３１５４および３１６４（「Ｃ」）を有する。第１のスイッチ３１５０は、たとえば、図１Ａの第１のスイッチ１０８に類似していてよく、キャリア読み出し端子３１５２はｎ型ドープ領域１２６に類似していてよく、キャリア制御端子３１５４はｐ型ドープ領域１２８に類似していてよい。同様に、第２のスイッチ３１６０は、たとえば、図１Ａの第２のスイッチ１１０に類似していてよく、キャリア読み出し端子３１６２はｎ型ドープ領域１３６に類似していてよく、キャリア制御端子３１６４はｐ型ドープ領域１３８に類似していてよい。ＴｏＦピクセル３１４０は、光信号がＴｏＦピクセル３１４０が加工される側に対向するセンサウェハ３１３０の裏面からＴｏＦピクセル３１４０に入り得るという点で裏面照射型（ＢＳＩ）ピクセルであるものとしてよい。
ピクセルトランジスタ３１２０は、ＴｏＦピクセル３１４０の動作を制御するように構成されているトランジスタである。ピクセルトランジスタ３１２０は、読み出し端子３１５２および３１６２からキャリアを収集するための第１および第２の読み出しトランジスタ３１２２および３１２４を備える。ピクセルトランジスタ３１２０は、３Ｔ構成（すなわち、リセット、ソースフォロワ、および行選択トランジスタを有する３トランジスタ構成）を有する読み出し回路を備え得るか、または図１Ａに示されている読み出し回路１２４および１３４に類似する回路を備え得る。ピクセルトランジスタ３１２０は、制御信号を制御端子３１５４および３１６４に提供するための制御トランジスタ３１２６および３１２８を備え得る。制御トランジスタ３１２６および３１２８によって提供される制御信号は、図１Ａに示されている制御信号１２２および１３２に類似しているものとしてよい。
第１および第２のキャパシタ３１１２および３１３２は、標準的な半導体ＩＣ加工技術を使用して実装され得る。第１および第２のキャパシタ３１１２および３１３２の例は、金属−酸化物−金属（ＭＯＭ）キャパシタ、および金属−絶縁体−金属（ＭＩＭ）キャパシタを含む。いくつかの実装形態において、キャパシタの酸化物または絶縁体は、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、またはＬａ２Ｏ３などの高ｋ誘電体定数材料で置き換えられ得る。キャパシタは平行板キャパシタとして例示されているが、静電容量を有する様々な構造が、フローティング拡散キャパシタおよび金属−酸化物−半導体（ＭＯＳ）キャパシタを含む、キャパシタ３１１２および３１３２として使用され得る。一般に、第１および第２のキャパシタ３１１２および３１３２は、各々、製造性または性能上の理由から並列接続のキャパシタのバンクとして実装され得る。
図３１Ｂを参照すると、第１および第２のキャパシタ３１１２および３１３２は、それぞれ、読み出しトランジスタ３１２４および３１２２の入力端子（たとえば、ソースまたはドレイン端子）に電気的に結合される。第１の読み出しトランジスタ３１２２は、キャリア読み出し端子３１５２からキャリアを収集し、収集されたキャリアを出力端子（たとえば、ソースまたはドレイン端子）を通して第２のキャパシタ３１３２に供給する。第２の読み出しトランジスタ３１２４は、キャリア読み出し端子３１６２からキャリアを収集し、収集されたキャリアを出力端子（たとえば、ソースまたはドレイン端子）を通して第１のキャパシタ３１１２に供給する。この構成において、読み出しトランジスタ３１２２および３１２４のゲート端子に電圧が印加され、ＴｏＦピクセル３１４０からそれぞれのキャパシタ３１３２および３１１２へのキャリアの移動を制御し得る。
読み出し端子３１５２および３１６２へのキャパシタ３１１２および３１３２の特定の関連付けが説明されているが、一般に、キャパシタ３１１２および３１３２と読み出し端子３１５２および３１６２との間の関連付けは、スワップされ、類似の方式で動作し得る。読み出し端子３１５２および３１６２に接続されていない第１および第２のキャパシタ３１１２および３１３２のそれぞれの端子は、たとえば、グランドに接続されるか、フローティングであるか、または電源に接続されるものとしてよい。
ＩＣウェハ３１１０およびセンサウェハ３１３０は、様々な仕方で一緒に接合され得る。接合技術に関する例は、金属間接合、酸化物間接合、およびハイブリッド接合を含む。相互接続部３１７０は、ＩＣウェハ３１１０およびセンサウェハ３１３０内に形成される相互接続部３１７０の一部の間の電気的結合を提供する、接合パッド３１７２を備え得る。接合パッド３１７２は、銅製ピラーまたはパッドであってよく、ＩＣウェハ３１１０とセンサウェハ３１３０との間の機械的結合をもたらし得る。
単一のＴｏＦピクセル３１４０は例示する目的で図３１Ａおよび図３１Ｂに示されているが、一般に、レシーバユニット３１００はピクセルトランジスタ３１２０のアレイに接続されているＴｏＦピクセル３１４０のアレイを含み得る。
２つのキャパシタ３１３２および３１１２に結合されている２つのスイッチ３１５０および３１６０を有するＴｏＦピクセル３１４０は例示する目的で図３１Ａおよび図３１Ｂに示されているが、一般に、ＴｏＦピクセル３１４０は、３つまたはそれ以上のキャパシタに電気的に結合されている３つまたはそれ以上のスイッチを備え得る。
図３１Ｃは、静電容量を高めた例示的なＴｏＦレシーバユニット３１８０の概略図を示している。ＴｏＦレシーバユニット３１８０は図３１ＡのＴｏＦレシーバユニット３１００に類似しているが、ここでは第１および第２のキャパシタ３１１２および３１３２が、トランジスタを介在させることなくそれぞれのキャリア読み出し端子３１６２および３１５２に直接電気的に結合されている点が異なる。
図３１Ｄは、静電容量を高めた例示的なＴｏＦレシーバユニット３１８２の概略図を示している。ＴｏＦレシーバユニット３１８０は図３１ＡのＴｏＦレシーバユニット３１００に類似しているが、ここでは第１のキャパシタ３１３２が第１のサブキャパシタ３１３３および３１３４に分割され、第２のキャパシタ３１１２が第２のサブキャパシタ３１１３および３１１４に分割される点が異なる。サブキャパシタ３１１３および３１３３はセンサウェハ３１３０内に配置され、サブキャパシタ３１１４および３１３４はＩＣウェハ３１１０内に配置される。第１のサブキャパシタ３１１３および３１１４は、図３１Ａに示されている構成として類似の静電容量増大を達成するように並列構成で電気的に接続される。第１のサブキャパシタ３１１３および３１１４は、読み出しトランジスタ３１２４と電気的に結合され、読み出し端子３１６２から収集されるキャリアによって充電または放電されるように構成される。同様に、第２のサブキャパシタ３１３３および３１３４は、図３１Ａに示されている構成として類似の静電容量増大を達成するように並列構成で電気的に接続される。第２のサブキャパシタ３１３３および３１３４は、読み出しトランジスタ３１２２と電気的に結合され、読み出し端子３１５２から収集されるキャリアによって充電または放電されるように構成される。
一般に、ＩＣウェハ３１１０およびセンサウェハ３１３０は、互いに独立して加工される。たとえば、２つのウェハ３１１０および３１３０は、異なる処理技術、異なるプロセスノードを使用し、異なるファウンドリによって、および／または異なる時刻に加工されるものとしてよく、これらはすべて、有限の製造プロセス許容範囲およびバラツキがあるためウェハ３１１０または３１３０内に加工されるキャパシタの静電容量に影響を及ぼし得る。読み出し端子３１６２に関連付けられている第１のキャパシタをセンサウェハ３１３０内に配置されているサブキャパシタ３１１３およびＩＣウェハ内に配置されているサブキャパシタ３１１４に分割することによって、また同様に、読み出し端子３１５２に関連付けられている第２のキャパシタについて、サブキャパシタ３１３３および３１３４に分割することによって、１つのウェハのキャパシタの何らかのバラツキは、等しい量の第１または第２の静電容量の合計に影響を及ぼし、それによってＩＣウェハ３１１０とセンサウェハ３１３０との間の何らかのバラツキまたは不整合の結果生じる２つの静電容量の潜在的不均衡を低減または排除するのを助ける。
図３１Ｅは、静電容量を高めた例示的なＴｏＦレシーバユニット３１８４の概略図を示している。ＴｏＦレシーバユニット３１８４は図３１ＤのＴｏＦレシーバユニット３１８２に類似しているが、ここでは第１のサブキャパシタ３１１３および３１１４ならびに第２のサブキャパシタ３１３３および３１３４が、トランジスタを介在させることなくそれぞれのキャリア読み出し端子３１６２および３１５２に直接電気的に結合されている点が異なる。
図３１Ｆは、静電容量を高めた例示的なＴｏＦレシーバユニット３１８６の概略図を示している。ＴｏＦレシーバユニット３１８６は図３１ＡのＴｏＦレシーバユニット３１００に類似しているが、ここではピクセルトランジスタ３１２０がＩＣウェハ３１１０からセンサウェハ３１３０へ移動されている点が異なる。いくつかの場合において、ピクセルトランジスタ３１２０は、ＴｏＦピクセル３１４０を囲むセンサウェハ３１３０内の未占有空間内に移動され得る。ピクセルトランジスタ３１２０をそのように置くことで、レシーバユニット３１８６の性能を改善し、および／または追加のキャパシタ、メモリ、増幅器、またはＡＤＣなどの、レシーバユニット３１８６の他のコンポーネントに対するＩＣウェハ３１１０内の空間を解放し得る。
図３１Ｇは、静電容量を高めた例示的なＴｏＦレシーバユニット３１８８の概略図を示している。ＴｏＦレシーバユニット３１８８は図３１ＣのＴｏＦレシーバユニット３１８０に類似しているが、ここではピクセルトランジスタ３１２０がＩＣウェハ３１１０からセンサウェハ３１３０へ移動されている点が異なる。いくつかの場合において、ピクセルトランジスタ３１２０は、ＴｏＦピクセル３１４０を囲むセンサウェハ３１３０内の未占有空間内に移動され得る。ピクセルトランジスタ３１２０をそのように置くことで、レシーバユニット３１８８の性能を改善し、および／または追加のキャパシタ、メモリ、増幅器、またはＡＤＣなどの、レシーバユニット３１８８の他のコンポーネントに対するＩＣウェハ３１１０内の空間を解放し得る。
図３１Ｈは、静電容量を高めた例示的なＴｏＦレシーバユニット３１９０の概略図を示している。ＴｏＦレシーバユニット３１９０は図３１ＤのＴｏＦレシーバユニット３１８２に類似しているが、ここではピクセルトランジスタ３１２０がＩＣウェハ３１１０からセンサウェハ３１３０へ移動されている点が異なる。いくつかの場合において、ピクセルトランジスタ３１２０は、ＴｏＦピクセル３１４０を囲むセンサウェハ３１３０内の未占有空間内に移動され得る。ピクセルトランジスタ３１２０をそのように置くことで、レシーバユニット３１９０の性能を改善し、および／または追加のキャパシタ、メモリ、増幅器、またはＡＤＣなどの、レシーバユニット３１９０の他のコンポーネントに対するＩＣウェハ３１１０内の空間を解放し得る。
図３１Ｉは、静電容量を高めた例示的なＴｏＦレシーバユニット３１９２の概略図を示している。ＴｏＦレシーバユニット３１９２は図３１ＥのＴｏＦレシーバユニット３１８４に類似しているが、ここではピクセルトランジスタ３１２０がＩＣウェハ３１１０からセンサウェハ３１３０へ移動されている点が異なる。いくつかの場合において、ピクセルトランジスタ３１２０は、ＴｏＦピクセル３１４０を囲むセンサウェハ３１３０内の未占有空間内に移動され得る。ピクセルトランジスタ３１２０をそのように置くことで、レシーバユニット３１９２の性能を改善し、および／または追加のキャパシタ、メモリ、増幅器、またはＡＤＣなどの、レシーバユニット３１９２の他のコンポーネントに対するＩＣウェハ３１１０内の空間を解放し得る。
一般に、図３１Ａおよび図３１ＢのＴｏＦレシーバユニット３１００、図３１ＤのＴｏＦレシーバユニット３１８２、図３１ＦのＴｏＦレシーバユニット３１８６、ならびに図３１ＨのＴｏＦレシーバユニット３１９０におけるピクセルトランジスタ３１２０は、次の増幅器アレイ３０２０およびＡＤＣ３０３０からのノイズを最小にしながらターゲット積分時間に適した総静電容量値を選択するように制御され得る。
図３２は、ＴｏＦ検出のための例示的なレシーバユニット３２００のブロック図を示している。ＴｏＦレシーバユニット３２００は、図３０のＴｏＦレシーバユニット３０００に類似しているが、メモリモジュール３２１０と、デジタル信号処理（ＤＳＰ）モジュール３２２０とをさらに備える。メモリモジュール３２１０は、ＡＤＣ３０３０のデジタル出力３０４０およびＤＳＰモジュール３２２０の入力に電気的に結合される。ＤＳＰモジュール３２２０は、デジタル処理されたデータをＤＳＰ出力３２３０として出力する。
メモリモジュール３２１０は、ピクセルアレイ３０１０からの増幅された電気信号に対応するＡＤＣ３０３０のデジタル出力３０４０を記憶するように構成される。メモリモジュール３２１０は、振幅の大きい入力光信号によって生成されるサブフレームに対応する複数のデジタル出力を記憶し、出力する前に、またはデジタル出力３０４０をさらに処理するために、サブフレームをバッファリングするものとしてよい。たとえば、レシーバユニット３２００は、データがＤＳＰ出力３２３０を受け取るシステムに転送できる速度より速い速度でデータを生成し得る。データ生成速度のそのような増大は、たとえば、光信号の振幅が大きいか、またはＴｏＦ画像フレームのバーストモード取得によるものであり得る。そのような条件の下で、メモリモジュール３２１０は、レシーバユニット３２００がＤＳＰ出力３２３０をデータ受信システムに伝送している間に余分なデータを記憶し得る。
ＤＳＰモジュール３２２０は、メモリモジュール３２１０によって記憶されているデジタルデータをデジタル処理するように構成される。ＤＳＰモジュール３２２０は、メモリモジュール３２１０から受信されたデータに対して、他にもあるがとりわけ、様々な算術演算、ブール演算、または高速フーリエ変換（ＦＦＴ）などの専用デジタル演算を実行するように構成され得る。たとえば、ＤＳＰモジュール３２２０は、メモリモジュール３２１０に記憶されている複数のサブフレームをデータ受信システムに出力されるべき単一の完全なフレームまたは注目する領域を含む完全なフレームの一部になるように処理し得る。複数のサブフレームを処理し、単一の完全なフレームまたは注目する領域を含む完全なフレームの一部を生成し、単一の完全なフレームまたは注目する領域を含む完全なフレームの一部をデータ受信システムに出力することによって、レシーバユニット３２００の総外部データスループットが低減され得る。いくつかの実装形態において、レシーバユニット３２００の総外部データスループットは、サブフレームの数に対応する倍率だけ低減され得る。別の例として、ＤＳＰモジュール３２２０は、メモリモジュール３２１０に記憶されているデータを処理して、ＴｏＦ測定結果からの深さ情報を決定し、フィルタ処理するものとしてよい。
メモリモジュール３２１０およびＤＳＰモジュール３２２０は、単独で、または図３１Ａ〜図３１Ｉに関して説明されているような静電容量が高められたＴｏＦレシーバの様々な構成と組み合わせて実装され得る。メモリモジュール３２１０およびＤＳＰモジュール３２２０と静電容量の増大との組合せで、外部データスループットを低減し、生成されるサブフレームの数を減らし得る。サブフレームの数を減らすことで、メモリモジュール３２１０の記憶容量に対する要求条件を軽減し得る。さらに、サブフレームの数を減らすことで、ＤＳＰモジュール３２２０によって実行される処理演算の数を減らし得る。サブフレームの数のそのような低減ならびにメモリ容量および／または処理演算の対応する低減の結果、ＴｏＦレシーバユニットによる消費電力も低減され得る。
いくつかの実装形態において、ＤＳＰモジュール３２２０は、図５Ａの処理ユニット５０６を備え得る。ＤＳＰモジュール３２２０は、たとえば、汎用プロセッサとして、または特定用途向け集積回路として実装され得る。
図３３Ａは、ＴｏＦ検出のための例示的なレシーバユニット３３００の概略断面図を示している。レシーバユニット３３００は、ＩＣウェハ３１１０と、センサウェハ３１３０とを備える。ＩＣウェハ３１１０は、ピクセルトランジスタアレイ３３２０と、増幅器アレイ３０２０と、ＡＤＣ３０３０とを備える。センサウェハ３１３０は、ＴｏＦピクセルアレイ３０１０と、メモリモジュール３２１０とを備える。ピクセルトランジスタアレイ３３２０は、図３１Ａに関して説明されているピクセルトランジスタ３１２０のアレイである。ＩＣウェハ３１１０およびセンサウェハ３１３０は、ウェハボンディングを通じて互いに接合される。相互接続部３１７０および接合パッド３１７２は、レシーバユニット３３００の様々なコンポーネントを電気的に結合する。
メモリモジュール３２１０は、ＴｏＦピクセルアレイ３０１０を囲むセンサウェハ３１３０内の未占有空間の周りに分散され得る。たとえば、ＢＳＩ構成のレシーバユニット３３００において、増幅器アレイ３０２０およびＡＤＣ３０３０より上に配置されているセンサウェハ３１３０内の領域は未占有であってよい。メモリモジュール３２１０を増幅器アレイ３０２０およびＡＤＣ３０３０より上に配置されている未占有空間内に置くことによって、レシーバユニット３３００の性能は、レシーバユニット３３００のサイズを増やすことなく改善され得る。
メモリモジュール３２１０は、様々な構成において、様々なメモリ技術を使用して実装され得る。メモリ技術の例は、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、フラッシュメモリ、抵抗ＲＡＭ（ＲｅＲＡＭ）、磁気ＲＡＭ（ＭＲＡＭ）、相変化ＲＡＭ（ＰＲＡＭ）、および強誘電体ＲＡＭ（ＦｅＲＡＭ）を含む。異なるメモリ技術は、典型的には、リード／ライトトランジスタと結合されているビット記憶素子の共通アーキテクチャを共有する。たとえば、ＤＲＡＭビットは、ビットに関連付けられている電荷を蓄積するためのキャパシタと、キャパシタに読み書きを行うトランジスタとを備える。別の例として、ＳＲＡＭビットは、ビットに関連付けられている状態を記憶するためのフリップフロップと、フリップフロップに読み書きを行う２つのトランジスタとを備える。同様に、ＲｅＲＡＭは可変抵抗記憶素子を有し、ＭＲＡＭは磁気記憶素子を有し、ＰＲＡＭは相変化記憶素子を有し、ＦｅＲＡＭはビットを記憶するための強誘電体記憶素子を有する。いくつかの実装形態において、２つまたはそれ以上のメモリ技術が組み合わされ、互いに連携して働くものとしてよい。図３３Ａに示されている実装形態において、メモリモジュール３２１０は、リード／ライトトランジスタおよび関連付けられているビット記憶素子の両方を含む。いくつかの実装形態において、メモリモジュール３２１０の機能をさらに拡張するために追加の処理回路が含まれてもよい。たとえば、デジタル加算器は、メモリによって記憶されているビットをさらに処理するために備えられ得る。
図３３Ｂは、ＴｏＦ検出のための例示的なレシーバユニット３３３０の概略断面図を示している。レシーバユニット３３３０は、図３３Ａのレシーバユニット３３００に類似しているが、メモリモジュール３２１０が分散メモリモジュール３３４０によって置き換えられる点が異なる。分散メモリモジュール３３４０は、記憶素子サブブロック３３４２と、リード／ライトトランジスタサブブロック３３４４とを備える。記憶素子サブブロック３３４２はセンサウェハ３１３０内に配置され、トランジスタサブブロックはＩＣウェハ３１１０内に配置される。いくつかの実装形態において、メモリに記憶されているビットをさらに処理するために、デジタル加算器などの追加の処理回路がリード／ライトトランジスタサブブロック３３４４内に備えられ得る。
記憶素子３３４２は、典型的には、専用の技術および／または材料を使用して加工される。たとえば、ＤＲＡＭのキャパシタは、典型的には、ＩＣウェハ３１１０を加工するために使用される製造プロセスに適合し得ない、シリコン基板にディープトレンチエッチングなどの専用プロセスを使用して加工される。さらに、ＩＣウェハ３１１０を加工するために使用される製造プロセスは、リード／ライトトランジスタ３３４４などの、トランジスタの加工により最適化されるものとしてよい。たとえば、ＩＣウェハ３１１０に使用される製造プロセスは、センサウェハ３１３０のものと比べて小さい最小特徴サイズを有するより高度なプロセスノードであってよい。そのようなものとして、記憶素子３３４２およびリード／ライトトランジスタ３３４４の加工を切り離すことで、２つのサブブロック３３４２および３３４４の性能の独立した最適化を可能にすることによってメモリモジュール３３４０の性能を改善し、センサウェハ３１３０およびＩＣウェハ３１１０に対する製造プロセスの複雑度を低減し得る。
図３３Ｃは、ＴｏＦ検出のための例示的なレシーバユニット３３５０の概略断面図を示している。レシーバユニット３３５０は、図３３Ａのレシーバユニット３３００に類似しているが、メモリモジュール３２１０がここでＩＣウェハ３１１０内に配置される点が異なる。ＳＲＡＭおよびフラッシュなどのいくつかのメモリ技術では、所与のプロセスノードに対して、完全なメモリモジュールがＣＭＯＳファウンドリまたはサードパーティベンダーによって知的所有権（ＩＰ）コアとして提供され得る。これらのＩＰコアを組み込んでＩＣウェハ３１１０のメモリモジュール３２１０を実装することで、研究開発労力を軽減し得る。
図３３Ｄは、ＴｏＦ検出のための例示的なレシーバユニット３３６０の概略断面図を示している。レシーバユニット３３６０は、図３３Ｃのレシーバユニット３３５０に類似しているが、ピクセルトランジスタアレイ３３２０がここでセンサウェハ３１３０内に配置される点が異なる。ピクセルトランジスタアレイ３３２０をセンサウェハ３１３０内に置くことで、ＩＣウェハ３１１０内の空間利用率を改善することを可能にし得る。たとえば、メモリモジュール３２１０は、ＴｏＦピクセルアレイ３０１０の下の位置に置かれてよく、これは増幅器アレイ３０２０およびＡＤＣ３０３０がそれらのコンポーネントの間の電気的接続を簡素化するためにピクセルトランジスタアレイ３３２０の下に配置されるので未占有であってよい。
図３３Ｅは、ＴｏＦ検出のための例示的なレシーバユニット３３７０の概略断面図を示している。レシーバユニット３３７０は、図３３Ｄのレシーバユニット３３６０に類似しているが、メモリモジュール３２１０がここでセンサウェハ３１３０内に配置される点が異なる。
ＴｏＦピクセルアレイ３０１０、ピクセルトランジスタアレイ３３２０、メモリモジュール３２１０、およびＡＤＣ３０３０、ならびに増幅器アレイ３０２０は、例示すること目的として概略ブロックとして示されているが、一般に、それらのコンポーネントの各々の一部は、それぞれのウェハ３１１０および３１３０にまたがって分散され得る。たとえば、ＴｏＦピクセルアレイ３０１０のＴｏＦピクセル３１４０およびピクセルトランジスタアレイ３３２０のピクセルトランジスタ３１２０は、ウェハ３１１０および／または３１３０にまたがって分散されてよく、メモリモジュール３２１０または３３４０のメモリビットは、ＴｏＦピクセルアレイ３０１０またはピクセルトランジスタアレイ３３２０によって占有されていない空間内でウェハ３１１０および／または３１３０にまたがって分散されてよい。
一般に、追加の電気的および光学的コンポーネントは、図３３Ａ〜図３３Ｅに説明されているレシーバユニットに追加されてよい。電気的コンポーネントの例は、抵抗器、インダクタ、データ処理回路（たとえば、プロセッサ、ＦＰＧＡ、ＡＳＩＣ）、バイアス回路（たとえば、バイアス電圧をセンサウェハ３１３０および／またはＴｏＦピクセル３１４０の制御端子３１５４および３１６４に供給する）、ならびに光源ドライバ回路（たとえば、光パルスを発生させるために電気パルスをトランスミッタユニット５０２に供給する）を含む。光学的コンポーネントの例は、反射防止コーティング（ＡＲＣ）、マイクロレンズ、帯域通過フィルタ、および反射体を含む。マイクロレンズの例は、マイクロボールレンズ、フレネルゾーンプレート、および集積シリコンマイクロレンズを含む。
一般に、ＩＣウェハ３１１０とセンサウェハ３１３０との間に中間層が存在し得る。中間層は、これら２つのウェハの間の電気的結合の改善、２つのウェハの接合品質および歩留まりの改善、ならびにレシーバユニットの光学的性能の改善などの、様々な利点をもたらし得る。中間層は、誘電体、ポリマー、および光学的屈折率整合材料などの、様々な材料から形成され得る。
ＩＣウェハ３１１０およびセンサウェハ３１３０の双方向接合は図３３Ａ〜図３３Ｅに関して説明されているが、一般に、レシーバユニットは、３つまたはそれ以上のウェハの接合によって形成され得る。たとえば、追加のＩＣウェハを接合して追加のキャパシタを集積化し、ピクセルアレイ３０１０に関連付けられている静電容量をさらに高めることができる。別の例として、追加のＩＣウェハを接合して追加のメモリ素子を集積化し、メモリモジュール３２１０のメモリ容量をさらに高めることができる。
一般に、図３３Ａ〜図３３Ｅに関して説明されているレシーバユニットのセンサウェハ３１３０は、表面照射型センサウェハまたは裏面照射型センサウェハのいずれかであってよい。
一般に、センサウェハ３１３０、ＴｏＦピクセル３１４０、またはその両方は、ＩＩＩ−Ｖ族化合物半導体材料、ＩＶ族合金半導体材料、またはこれらの組合せから形成され得る。
図３４は、ＴｏＦ検出のための例示的なレシーバユニット３４００の例示的なボンディングプロセスの概略断面図である。センサウェハ３１３０は、ＴｏＦピクセルアレイ３１４０と、バックエンド層３１３６とを備える。ＩＣウェハ３１１０は、ピクセルトランジスタ３１２０と、バックエンド層３１１６とを備える。バックエンド層３１１６および３１３６は、ウェハ３１１０および３１３０のそれぞれの表面上に形成される、相互接続部３１７０と接合パッド３１７２とを備える。バックエンド層３１１６および３１３６の表面は、接合パッド３１７２の誘電体表面および金属表面を含む。接合前に、センサウェハは、センサウェハ３１３０の接合パッド３１７２がＩＣウェハ３１１０の接合パッド３１７２に面するように反転される。これら２つのウェハは制御されながら接触させられるが、これは力、温度、および形成環境の制御を伴い得る。誘電体表面と金属表面との組合せは、ウェハ３１１０および３１３０のハイブリッド接合を可能にし、その結果、２つのウェハの間に電気的および機械的の両方の結合が生じる。
ウェハ接合のためにセンサウェハ３１３０を反転することで、センサウェハ３１３０の裏面を通る光信号３４１０の受光が可能になる。センサウェハ３１３０は、赤外線波長（たとえば、＞１．１μｍ）を透過する、シリコンウェハであってよい。そのようなものとして、赤外線光信号３４１０は、センサウェハ３１３０の裏面を通してＴｏＦピクセル３１４０に到達し得る。そのような構成は、裏面照射型（ＢＳＩ）センサと称される。
いくつかの実装形態において、センサウェハ３１３０のバックエンド層３１３６は鏡３４２０を含み得る。鏡３４２０は、ＴｏＦピクセル３１４０の光吸収領域の下に配置される。そのようなものとして、ピクセル３１４０を通過するときＴｏＦピクセル３１４０によって吸収されない何らかの光は、鏡３４２０によって反射され、ＴｏＦピクセル３１４０の方へ反射されて戻され、ＴｏＦピクセル３１４０によってさらに吸収される。鏡３４２０は、たとえば、金属鏡、誘電体鏡、または分布ブラッグ反射器であってよい。鏡３４２０は、誘電体層（たとえば、酸化ケイ素または窒化ケイ素）とその後に続く金属層との組合せであってよい。いくつかの実装形態において、鏡３４２０は、ＴｏＦピクセル３１４０内に配置される焦点の方へ光を反射するように構成されている凹面鏡であってよい。
いくつかの実装形態において、センサウェハ３１３０は、部分的鏡３４２２を含み得る。部分的鏡３４２２は、センサウェハ３１３０の裏面上に形成され、光の一部がＴｏＦピクセル３１４０内に通過することを可能にする。部分的鏡３１４２は、部分的鏡３４２２と空気との間の界面に相殺的干渉を発生するものとしてよく、これにより部分的鏡３４２２の方へ鏡３４２０によって反射される光は、ＴｏＦピクセル３１４０の方へ反射されて戻される。そのような条件が満たされたときに、鏡３４２０と組み合わせた部分的鏡３４２２は共振空洞を形成し、これは２つの鏡３４２０と３４２２との間で光が複数回反射することを可能にする。形成される共振空洞は、共振空洞の共振周波数においてＴｏＦピクセル３１４０の検出効率を改善し得る。部分的鏡３４２２は、たとえば、誘電体鏡または分布ブラッグ反射器であってよい。部分的鏡３４２２は、ＴｏＦピクセル３１４０を通過し、鏡３４２０によって反射される光の往復減衰に実質的に等しい透過率を有するものとしてよい。
いくつかの実装形態において、ＩＣウェハ３１１０のバックエンド層３１１６は鏡３４２４を含み得る。センサウェハ３１３０およびＩＣウェハ３１１０を接合した後、鏡３４２４は、ＴｏＦピクセル３１４０の光吸収領域の下に配置される。そのようなものとして、ピクセル３１４０を通過するときＴｏＦピクセル３１４０によって吸収されない光は、鏡３４２４によって反射され、ＴｏＦピクセル３１４０の方へ反射されて戻され、ＴｏＦピクセル３１４０によってさらに吸収される。鏡３４２４は、たとえば、金属鏡、誘電体鏡、または分布ブラッグ反射器であってよい。鏡３４２４は、誘電体層（たとえば、酸化ケイ素または窒化ケイ素）とその後に続く金属層との組合せであってよい。いくつかの実装形態において、鏡３４２４は、ＴｏＦピクセル３１４０内に配置される焦点の方へ光を反射するように構成されている凹面鏡であってよい。
前の節では、静電容量を高めることで積分時間を長くするアプローチが説明されている。積分時間を決定するときの重要な考慮事項はフォトディテクタの暗電流であり、これは光信号と周辺光とが存在しない場合に流れる電流である。一般に、スイッチトフォトディテクタを通じて行われるＴｏＦ測定などの、フォトディテクタを通じて行われる光学的測定の信号対雑音比（ＳＮＲ）は、暗電流の存在による負の影響を受ける。たとえば、フォトディテクタを通しての光学的測定のＳＮＲは、積分時間に直線的に比例する。さらに、所与の静電容量に対する積分時間は、光信号および周辺光が存在しない場合であっても暗電流がキャパシタ電荷を連続的に放電するので、暗電流による制限を受け得る。
フォトディテクタの暗電流は、典型的には、フォトディテクタのカソードおよびアノード間に確立される逆バイアス電圧の指数関数となる。そのようなものとして、フォトディテクタの全体的動作を保持しながら逆バイアス電圧を制御しつつ低減すると、結果として、フォトディテクタのＳＮＲ性能を改善し得る。
図３５は、ＴｏＦピクセルを操作するための回路３５００の概略図を示している。回路３５００は、第１の読み出し部分回路３５１０と、スイッチトフォトディテクタ３５５０に結合されている第２の読み出し部分回路３５３０とを備える。第１の読み出し部分回路３５１０は、第１のＭＯＳＦＥＴトランジスタ３５１２と、第２のＭＯＳＦＥＴトランジスタ３５２０とを備える。第２の読み出し部分回路３５３０は、第３のＭＯＳＦＥＴトランジスタ３５３２と、第４のＭＯＳＦＥＴトランジスタ３５４０とを備える。第１の読み出し部分回路３５１０は、第１のソースフォロワ回路３５６０に結合され、第２の読み出し部分回路３５３０は、第２のソースフォロワ回路３５７０に結合される。第１の読み出し部分回路３５１０および第１のソースフォロワ回路３５６０は、第１の読み出し回路と称されてよく、第２の読み出し部分回路３５３０および第２のソースフォロワ回路３５７０は、第２の読み出し回路と称されてよい。
スイッチトフォトディテクタ３５５０は、本体部３５５１と、第１の読み出し端子３５５２と、第２の読み出し端子３５５４とを備える。スイッチトフォトディテクタ３５５０は、図１Ａのスイッチトフォトディテクタ１００などのすでに説明されているスイッチトフォトディテクタのうちのどれかとして実装され得る。本体部３５５１は、光吸収層１０６または基板２０２、３０２、および４０２に類似しており、ｐ型ドーパントでドープされ得る。第１および第２の読み出し端子３５５２および３５５４は、ｎ型ドープ領域であってよく、これは、たとえば、図１Ａのｎ型ドープ領域１２６および１３６に類似しているものとしてよい。スイッチトフォトディテクタ３５５０によって生成される光電流は、スイッチトフォトディテクタ３５５０の制御動作に基づき第１の読み出し端子３５５２または第２の読み出し端子３５５４のいずれかによって収集され得る。
ＭＯＳＦＥＴトランジスタ３５１２、３５２０、３５３２、および３５４０の各々は、ソース端子、ドレイン端子、およびゲート端子を備える。ソース端子およびドレイン端子は、下にある構造内で同一であってよいが、トランジスタを通る電流の流れの方向に基づき区別され得る。たとえば、Ｐ型チャネル領域を有するＮ型ＭＯＳＦＥＴ（「ＮＭＯＳトランジスタ」）では、電流は、ドレイン端子からソース端子へチャネル領域を通って流れ得るが、Ｎ型チャネル領域を有するＰ型ＭＯＳＦＥＴ（「ＰＭＯＳトランジスタ」）では、電流は、ソース端子からドレイン端子へチャネル領域を通って流れ得る。ソースおよびドレインという用語の指定は慣習に基づくものであり、また下にある構造は類似しているか、または同一であってよいので、ソースおよびドレイン端子は、ＭＯＳＦＥＴと他の回路素子との間の接続性を説明する際に第１のチャネル端子および第２のチャネル端子と称され得る。
ゲート端子は、ソースおよびドレイン端子を通る電流の流れを制御する。たとえば、閾値電圧Ｖｔｈより高い制御電圧は、電流がソースおよびドレイン端子を通って流れることを可能にし得る。ＭＯＳＦＥＴトランジスタのそのような動作モードは、ゲート端子に関するソースおよびドレイン端子の電圧に応じて、飽和領域またはトライオード動作領域での動作と称され得る。飽和領域では、ソースおよびドレイン端子を通って流れる電流は、ソース電圧とドレイン電圧との差の変化の影響をあまり強く受けない（すなわち、トランジスタの出力インピーダンスが高い）。トライオード領域では、ソースおよびドレイン端子を通って流れる電流は、ソース電圧とドレイン電圧との差にほぼ直線的に比例する（すなわち、トランジスタは抵抗に似た動作をする）。閾値電圧より低い制御電圧は、ソースおよびドレイン端子を通る電流の流れを減少させ得る。たとえば、電流の流れは、制御電圧が閾値電圧より低くなるときに指数関数的に減少し得る。ＭＯＳＦＥＴトランジスタのそのような動作モードは、閾値下動作領域での動作と称され得る。
例示することを目的として、回路３５００は、Ｎ型ＭＯＳＦＥＴトランジスタを使用して実装される。第１の読み出し部分回路３５１０に関して、第１のＭＯＳＦＥＴ３５１２のソース端子は、第１の読み出し端子３５５２に結合される。第１のＭＯＳＦＥＴ３５１２のドレイン端子は第２のＭＯＳＦＥＴ３５２０のソース端子に結合され、結合のこのノードは第１の読み出し部分回路３５１０の第１の出力ノード３５１５と称され得る。キャパシタは第１の出力ノード３５１５に結合されるものとしてよく、これは図３１Ａおよび図３１Ｂのキャパシタ３１１２および３１３２に類似しているものとしてよい。第２のＭＯＳＦＥＴ３５２０のドレイン端子は、第１の電源ノード３５０８に結合される。同様に、第２の読み出し部分回路３５３０に関して、第３のＭＯＳＦＥＴ３５３２のソース端子は、第２の読み出し端子３５５４に結合される。第３のＭＯＳＦＥＴ３５３２のドレイン端子は第４のＭＯＳＦＥＴ３５４０のソース端子に結合され、結合のこのノードは第２の読み出し部分回路３５３０の第２の出力ノード３５３５と称され得る。キャパシタは第２の出力ノード３５３５に結合されるものとしてよく、これは図３１Ａおよび図３１Ｂのキャパシタ３１１２および３１３２に類似しているものとしてよい。第４のＭＯＳＦＥＴ３５４０のドレイン端子は、第１の電源ノード３５０８に結合される。
第１の電源ノード３５０８は、第１の電源電圧を第１および第２の読み出し部分回路３５１０および３５３０に供給する。第２の電源ノード３５０２は、第２の電源電圧を第１および第２のソースフォロワ回路３５６０および３５７０に供給する。１つまたは複数の電源電圧源は好適な第１および第２の電源電圧を第１および第２の電源ノード３５０８および３５０２に供給するものとしてよく、これは特定のプロセスノード、回路設計、スイッチトフォトディテクタ３５５０の特性、第１の出力ノード３５１５に結合されているキャパシタのリセット電圧、および電荷−電圧変換利得を含む様々な要因に依存し得る。第１の電源ノード３５０８は、ＶＵノードと称されてよく、ＶＵノードの第１の電源電圧は、たとえば、オンチップ集積回路ブロックが発生するユーザ定義電圧であってよい。第２の電源ノード３５０２は、ＶＥノードと称されてよく、ＶＥノードの第２の電源電圧は、たとえば、オフチップ電源が発生する外部定義電圧であってよい。
ＴｏＦピクセルの動作中、第１の出力ノード３５１５および第２の出力ノード３５３５は、第２および第４のＭＯＳＦＥＴ３５２０および３５４０を通してプリセットされた電圧に充電される。たとえば、第２および第４のＭＯＳＦＥＴ３５２０および３５４０を飽和またはトライオード領域において動作させる第２の制御電圧３５０６（Ｖｃ２）を印加することによって、電流が第１の電源ノード３５０８からそれぞれの出力ノード３５１５および３５３５に流れ、ノードをプリセットされた電圧に充電するものとしてよい。第２および第４のトランジスタ３５２０および３５４０のゲート端子に結合されている第２の制御電圧源３５０７は、第２の制御電圧３５０６を印加するために使用できる。第２の制御電圧３５０６は、出力ノード３５１５および３５３５が充電されるプリセットされた電圧を変化させる（たとえば、電源電圧または電源電圧の数分の１に設定する）ように制御され得る。出力ノード３５１５および３５３５の充電が完了した後、第２の制御電圧３５０６は、出力ノード３５１５および３５３５を第１の電源ノード３５０８から切り離す、第２および第４のＭＯＳＦＥＴ３５２０および３５４０をオフにするように（たとえば、０Ｖに）設定され得る。この充電動作は、スイッチトフォトディテクタ３５５０のリセット動作と称されてよく、第２および第４のＭＯＳＦＥＴ３５２０および３５４０はリセットトランジスタと称されてよい。リセット動作は、ＴｏＦピクセルの読み出しステップ内の１ステップであってよい。
充電が完了した後、スイッチトフォトディテクタ３５５０によって生成される電気信号の積分が開始し得る。第１および第３のＭＯＳＦＥＴ３５１２および３５３２は、ＭＯＳＦＥＴ３５１２および３５３２のゲート端子に結合されている第１の制御電圧源３５０５を通して、それぞれのゲート端子に結合されている第１の制御電圧３５０４（Ｖｃ１）を生成することによって積分を開始し、終了するように制御され得る。たとえば、第１の制御電圧３５０４は、トライオード領域内で第１および第３のＭＯＳＦＥＴ３５１２および３５３２を動作させるように制御電圧源３５０５を通じて設定され得る。トライオード領域動作では、スイッチトフォトディテクタ３５５０によって生成される光電流は、ＭＯＳＦＥＴ３５１２および３５３２のドレインおよびソース端子を通り、読み出し端子３５５２および３５５４を通って流れるものとしてよい。読み出し端子３５５２および３５５４を通る光電流のそのような流れは、リセット動作時にプリセットされた電圧まで充電されたそれぞれの静電容量を放電することによって出力ノード３５１５および３５３５のところで積分され得る。
トライオード領域における第１および第３のＭＯＳＦＥＴ３５１２および３５３２の動作は、第１および第３のＭＯＳＦＥＴ３５１２および３５３２の代わりに置かれているそれぞれの抵抗器（「実効抵抗器」）を通して出力ノード３５１５および３５３５をそれぞれの読み出し端子３５５２および３５５４に結合することに類似している。そのような実効抵抗器の抵抗は、典型的に、電流がフォトディテクタを通って流れたことに応答して著しい電圧降下をもたらさない適度の値（たとえば、１０オームから１０，０００オームまで）である。たとえば、光電流と暗電流との組合せであり得る、フォトディテクタ電流は、典型的には、ｐＡからμＡの範囲の小電流であり、その結果得られる、抵抗器間の電圧降下は、同様に比較的小さい（たとえば、ｎＶからｍＶの範囲内）。そのようなものとして、読み出し端子３５５２および３５５４の電圧は、小電圧降下の範囲内の出力ノード３５１５および３５３５の電圧に類似している。出力ノード３５１５および３５３５の電圧が、第１の電源ノード３５０８の第１の電源電圧に接近していてよいプリセットされた電圧まで充電されると、読み出し端子３５５２および３５５４には類似の電圧がかかり、その結果、スイッチトフォトディテクタ３５５０の適切な動作に必要な最小逆バイアスより大きいものとしてよいスイッチトフォトディテクタ３５５０の接合点間に逆バイアスがかかり得る。そのような過剰な逆バイアスがかかると結果として暗電流が増大し、回路３５００によって生成される出力のＳＮＲが減少し得る。
様々な設計および材料組成のフォトディテクタは、逆バイアス電圧の制御の恩恵を受け得る。フォトディテクタの吸収領域を形成するための材料のうち、ゲルマニウムは、たぶん、シリコン基板上に成長させられるゲルマニウム吸収領域に典型的には関連付けられるより高い材料欠陥密度のせいでシリコンに比べて暗電流発生の影響を受けやすい場合がある。そのようなものとして、ゲルマニウムベースのスイッチトフォトディテクタ３５５０は、第１の制御電圧３５０４およびその結果得られる暗電流の減少を通じて逆バイアス電圧の制御の恩恵を受けるのに十分に適しているものとしてよい。
スイッチトフォトディテクタ３５５０の接合点間に確立される逆バイアスは、積分時間において読み出し端子３５５２および３５５４をそれぞれの出力ノード３５１５および３５３５から切り離すことによって低減され得る。そのような切り離しは、飽和領域または閾値下領域内で第１および第３のＭＯＳＦＥＴ３５１２および３５３２を動作させることによって達成され得る。飽和領域または閾値下領域における動作は、スイッチトフォトディテクタ３５５０によって生成される光電流が、ＭＯＳＦＥＴ３５１２および３５３２のドレインおよびソース端子を通り、読み出し端子３５５２および３５５４を通って流れることを可能にする。しかしながら、第１および第３のＭＯＳＦＥＴ３５１２および３５３２の動作原理により、飽和または閾値下領域内で動作している第１および第３のＭＯＳＦＥＴ３５１２および３５３２の実効抵抗、すなわち、出力インピーダンスは、トライオード領域内で動作している第１および第３のＭＯＳＦＥＴ３５１２および３５３２の出力インピーダンスより著しく高い。高い出力インピーダンスは、出力ノード３５１５および３５３５を読み出し端子３５５２および３５５４から切り離し、これは読み出し端子３５５２および３５５４の電圧が出力ノード３５１５および３５３５の電圧と異なる（たとえば、著しく低い）ことを可能にする。読み出し端子３５５２および３５５４における電圧は、少なくとも一部は、第１の制御電圧３５０４ならびに飽和または閾値下領域内で動作している第１および第３のＭＯＳＦＥＴ３５１２および３５３２の閾値電圧によって決定される。閾値電圧は、チャネルドーピング濃度およびゲート酸化物厚さなどのＭＯＳＦＥＴの設計および構造パラメータによって決定されるものとしてよく、たとえば、０．１Ｖから１Ｖの範囲内であってよい。第１の制御電圧３５０４を下げることで、読み出し端子３５５２および３５５４のところの電圧を低下させ、スイッチトフォトディテクタ３５５０の接合点間の逆バイアスを低減する。結果として、スイッチトフォトディテクタ３５５０の暗電流は低減され、回路３５００によって生成される出力のＳＮＲは改善され得る。
第１および第３のＭＯＳＦＥＴ３５１２および３５３２は、第１の制御電圧源３５０５を通じて、第１の制御電圧３５０４を制御することによって飽和領域または閾値下領域内で動作するように制御され得る。たとえば、ＭＯＳＦＥＴは、ゲート端子とソース端子（ＶＧＳ）との間の電圧差を閾値電圧（ＶＴＨ）より大きい値に設定することをドレイン端子とソース端子（ＶＤＳ）との間の電圧差をＶＧＳ−ＶＴＨより大きくなるように維持しながら行うことによって飽和領域内で動作させることができる。別の例として、ＭＯＳＦＥＴは、ゲート端子とソース端子（ＶＧＳ）との間の電圧差を閾値電圧ＶＴＨより小さい値に設定することによって閾値下領域で動作させることができる。一般に、第１の制御電圧３５０４は、出力ノード３５１５および３５３５と読み出し端子３５５２および３５５４との間の電圧差を制御するように可変であるものとしてよい。いくつかの実装形態において、第１の制御電圧３５０４は、電圧差を低減するように高められ、またその逆も可能である。いくつかの実装形態において、第１の制御電圧３５０４は、出力ノード３５１５および３５３５と読み出し端子３５５２および３５５４との間の電圧差を、第１の電源ノード３５０８の第１の電源電圧の１０％、３０％、または５０％以上となるように制御し得る。いくつかの実装形態において、第１の制御電圧３５０４は、読み出し端子３５５２および３５５４の電圧を、出力ノード３５１５および３５３５の電圧より少なくとも１００ｍＶだけ小さくなるように制御し得る。
第１および第３のＭＯＳＦＥＴ３５１２および３５３２が飽和領域または閾値下領域のいずれかで動作させられるときに、ＭＯＳＦＥＴ３５１２および３５３２は、ソース電圧をドレイン電圧から切り離したカレントバッファとして動作しているものとしてよい。
プリセットされた積分時間の経過後に、第１の制御電圧３５０４は第１および第３のＭＯＳＦＥＴ３５１２および３５３２をオフにするように（たとえば、０Ｖに）設定されるものとしてよく、これは光電流がそれぞれのＭＯＳＦＥＴ３５１２および３５３２を通って流れるのを停止し、積分を停止する。プリセットされた積分時間は、図３０に関して説明されているように可変積分時間であるものとしてよい。積分の開始および終了は、シャッター動作と称され、第１および第３のＭＯＳＦＥＴ３５１２および３５３２はシャッターＭＯＳＦＥＴと称されてよい。
積分が完了した後、出力ノード３５１５および３５３５は、積分期間にわたってそれぞれの読み出し端子３５５２および３５５４を通って流れた光電流に反比例する出力電圧を保持する。出力電圧は、ソースフォロワ回路３５６０および３５７０によってさらなる処理のためにバッファリングされ得る。たとえば、バッファリングされた出力電圧は、図３０の増幅器３０２２に供給され得る。ソースフォロワ回路３５６０および３５７０の追加の動作詳細は、図３７Ａおよび図３７Ｂに関して説明される。
回路３５００のＮ型の実装形態が説明されているが、一般に、回路３５００はＰ型回路として実装されてよい。たとえば、ＭＯＳＦＥＴ３５１２、３５２０、３５３２、および３５４０はＰ型ＭＯＳＦＥＴであってよく、ソースフォロワ回路３５６０および３５７０はＰ型ソースフォロワであってよく、スイッチトフォトディテクタ３５５０の本体部３５５１（たとえば、吸収領域）はＮ型ドープされてよく、読み出し端子３５５２および３５５４はｐ型ドープ領域であってよい。いくつかの実装形態において、ＭＯＳＦＥＴ３５１２、３５２０、３５３２、および３５４０は異なる極性を有していてもよい。たとえば、Ｎ型読み出し端子３５５２および３５５４では、ＭＯＳＦＥＴ３５１２および３５３２はＮ型であってよく、ＭＯＳＦＥＴ３５２０および３５４０はＰ型であってよい。別の例として、Ｐ型読み出し端子３５５２および３５５４では、ＭＯＳＦＥＴ３５１２および３５３２はＰ型であってよく、ＭＯＳＦＥＴ３５２０および３５４０はＮ型であってよい。
今までのところ、スイッチトフォトディテクタ、ＴｏＦピクセル、およびレシーバユニットの様々な実装形態が説明されている。次に、スイッチトフォトディテクタ、ＴｏＦピクセル、またはレシーバユニットの性能を試験するための装置が説明される。
図３６Ａは、例示的な試験装置３６００の概略側面図を示している。試験装置３６００は、プローブカード３６１０と、イルミネータボード３６２０と、機械的支持体３６５０とを備える。プローブカード３６１０はプローブピン３６１２とＲＦコネクタ３６１４とを備える。イルミネータボード３６２０は、照明モジュール３６２２と、ヒートシンク３６２４と、熱ビア３６２６と、駆動電子装置３６２８と、ＲＦコネクタ３６１４と、バイアスコネクタ３６３０と、光学マウント３６３２と、光学素子３６３４とを備える。イルミネータボード３６２０は、機械的支持体３６５０を通じてプローブカード３６１０上に装着される。プローブカード３６１０は、プリント基板（ＰＣＢ）であってよい。
プローブカード３６１０は、半導体基板３６０２上の電気デバイスの試験の際に使用される装置である。典型的には、半導体基板３６０２は数百個から数千個までのダイを収容し、各ダイは、図３３Ａ〜図３３Ｅに説明されているレシーバユニットなどのデバイスである。製造のバラツキにより、いくつかのダイに欠陥がある場合があるか、または製品として販売するのに必要な性能仕様を満たさない場合がある。そのようなものとして、ダイの個片切断の前に基板３６０２上でダイを試験することによってノウングッドダイ（ＫＧＤ）を決定し、ノウングッドダイのみを処理することは、製造コストを削減し得る。
プローブカード３６１０は、プローブピン３６１２を通じて基板３６０２上に形成されるダイへの一時的電気的接続を行う。試験されるダイは、被試験体（ＤＵＴ）３６０４と称される。プローブピン３６１２は、ＤＵＴ３６０４の電気接点とマッチするように配置構成される。プローブカード３６１０をＤＵＴ３６０４に対して揃え、ＤＵＴ３６０４をプローブピン３６１２と接触させることによって、数十個の接続部から数百個の接続部までの範囲の複数の電気的接続部が同時に確立され得る。電源、グランド、バイアス、デジタル入力／出力、およびアナログ入力／出力を含む様々な電気的信号が、プローブピン３６１２を通してＤＵＴ３６０４上に結合され、ＤＵＴ３６０４から取り出され得る。ＤＵＴ３６０４に対して試験が完了した後、基板３６０２は試験のため次のＤＵＴ３６０４に揃えられ接触するようにシフトされる。そのような動作は、自動化ウェハプローブを使用して自動化され得る。
プローブピン３６１２は、接触抵抗要求条件、耐久性要求条件、およびＤＵＴ３６０４上のコンタクトパッドの材料などの要因に基づき様々な金属から形成され得る。プローブピン３６１２に対する例示的な材料は、タングステン、タングステン合金、パラジウム、白金、および金を含む。プローブピンは、たとえば、個別に形成された針または接触要素の微小電気機械システムベース（ＭＥＭＳ）のアレイであってよい。
スイッチトフォトディテクタ、ＴｏＦピクセル、およびレシーバユニットなどの光電子工学的デバイスの試験は、プローブピン３６１２を通してでは提供され得ない、試験入力として提供されるべき光信号を必要とし得る。そのようなものとして、試験装置３６００は、試験を円滑にするために光試験信号３６３６を発生するように構成されているイルミネータボード３６２０を備える。光試験信号３６３６は、たとえば、図２８Ａ〜図２８Ｃに関して説明されている光パルス２８１２などの、ＴｏＦ検出に適している変調された光信号であってよい。別の例として、光試験信号３６３６は、知られている光パワーを有する無変調の光であってもよい。そのような光試験信号３６３６は、スイッチトフォトディテクタの応答性またはレシーバユニットの全体的な光検出効率を決定するために使用され得る。
変調された光試験信号３６３６は、照明モジュール３６２２によって生成され得る。照明モジュール３６２２は、たとえば、変調された光試験信号３６３６の発生のための専用モジュールであってよい。たとえば、照明モジュール３６２２は、図２８Ａ〜図２８Ｃに関して説明されているトランスミッタユニット２８０２であってよい。照明モジュール３６２２は、また、レーザーダイオードまたはＬＥＤおよび関連付けられている駆動回路などの、汎用光信号発生器であってもよい。照明モジュールは、基板３６０２に面するイルミネータボード３６２０の正面に配置される装着領域上に装着される。装着領域は、イルミネータボード３６２０を通じて照明モジュール３６２２が発生する熱を伝える、熱ビア３６２６を備える。たとえば、熱ビア３６２６は、金属または様々な熱伝導性の充填材料で充填される金属ビアであってよい。照明モジュール３６２２によって発生する熱は、照明モジュール３６２２に対向するイルミネータボード３６２０の側に取り付けられるヒートシンク３６２４によって放散される。サーマルグルーまたはサーマルペーストなどの、熱界面材料は、イルミネータボード３６２０とヒートシンク３６２４との間の界面に施され、これら２つの間の熱伝導を増強し得る。
ＤＵＴ３６０４の機能試験は、光試験信号３６３６が特定の波形を有するか、ＤＵＴ３６０４の動作と同期するか、またはその両方となるように変調される必要があり得る。たとえば、レシーバユニット２８０４などのＴｏＦレシーバユニットの試験のために、光試験信号３６３６は、レシーバユニット２８０４によって決定されるパス持続時間を有し、レシーバユニット２８０４の読み出し回路の動作と位相整列される光パルスであるべきである。そのような光試験信号３６３６は、イルミネータボード３６２０に、ＤＵＴ３６０４によって生成される１つまたは複数の制御信号を供給することによって生成され得る。たとえば、制御信号は、照明モジュール３６２２の光源を変調するためのアナログまたはＲＦ信号であってよい。駆動電子装置３６２８は、制御信号を受信し、照明モジュール３６２２の駆動のための制御信号を調整する（たとえば、増幅する、バッファリングする）ものとしてよい。別の例として、制御信号は、形状、持続時間、および振幅などのパルスの他の特性を定義するパルスおよび関連付けられているデジタル信号を放射するためのタイミングをマークするトリガー信号であってよい。
ＤＵＴ３６０４によって生成される制御信号は、プローブピン３６１２を通してプローブカード３６１０に最初に結合される。次いで、制御信号は、プローブカード３６１０のＲＦコネクタ３６１４に送られる。ＲＦケーブル３６３８は、プローブカード３６１０のＲＦコネクタ３６１４をイルミネータボード３６２０のＲＦコネクタ３６１４に結合し、制御信号をイルミネータボード上に結合する。次いで、制御信号は、イルミネータボード３６２０を通して照明モジュール３６２２に供給される。
照明モジュール３６２２は、追加の制御信号、バイアス信号、および電源入力などの追加分電気的入力を必要とし得る。そのような追加分電気的入力は、電気コネクタ３６３０を通して供給され得る。
照明モジュール３６２２によって出力される光は処理され、および／またはフィルタ処理されて光試験信号３６３６を発生し得る。たとえば、光学素子３６３４は、光試験信号３６３６を処理するために光学マウント３６３２上に装着され得る。光学素子の例は、偏光フィルタ、波長フィルタ、アッテネータ、瞳レンズ、およびコリメータ、ならびに絞りを含む。そのような光学素子は、光試験信号３６３６を変化させるために光学マウントに装着されたり、取りはずされたり、スワップアウトされたりし得る。
図３６Ｂは、例示的な試験装置３６６０の概略側面図を示している。試験装置３６６０は、図３６Ａの試験装置３６００に類似しているが、ここではＲＦコネクタ３６１４が剛体ＲＦ接続部３６３９により互いに結合され、イルミネータボード３６２０が１つまたは複数の電気的接続部３６３１を通してプローブカード３６１０に電気的に結合される点が異なる。ＲＦケーブル３６３８を剛体ＲＦ接続部３６３９で置き換えることで、試験装置３６６０のコンパクトさを改善し得るが、これは空間制約のある生産試験環境に試験装置３６６０を適合させるときに重要な考慮事項であり得る。さらに、図３６Ｂの剛体ＲＦ接続部は、図３６ＡのＲＦケーブル３６３８に関して制御信号の位相安定性を改善し得る。
イルミネータボード３６２０およびプローブカード３６１０は図３６Ａおよび図３６Ｂにおいて別々の要素として図示されているが、いくつかの実装形態において、イルミネータボード３６２０は、単一ユニットとしてプローブカード３６１０上に直接集積化され得る。いくつかの実装形態において、イルミネータボード３６２０は、プローブカード３６１０とは別の構造上に装着されてよい。たとえば、イルミネータボード３６２０は、試験チャンバまたはウェハプローバ上に装着されてもよい。
図２８Ａのレシーバユニット２８０４などの飛行時間型レシーバの性能特性を試験することは、ＴｏＦレシーバの個別のピクセルの性能特性を試験することを含み得る。試験されるべき性能パラメータの例は、スイッチトフォトディテクタによって検出される光信号の暗電流さらには量子効率および復調コントラストを含む。
個別のピクセルレベルにおけるそのようなパラメータの試験は、接合またはプロービングパッドを有する試験鍵構造などの専用の電気的アクセスポイントを通して実行され得る。しかしながら、そのようなアプローチは、ＴｏＦレシーバのサイズもしくは複雑度を増大させ、ＴｏＦピクセルの性能にマイナスの影響を及ぼし、ならびに／または生産試験時間および複雑度を増大させ得る。代替的に、そのような試験は、ＡＤＣなどの、ＴｏＦレシーバに集積化される回路を通じて実行されてよい。ＴｏＦレシーバに集積化されている回路を使用すると、個別のピクセルからの感知信号の直接アナログ測定に関わる試験のバラツキおよびノイズがなくなるので、ＴｏＦレシーバの試験のために追加の接合／プロービングパッドの必要性を減らすか、またはなくし、生産試験の複雑度を低減および時間を短縮し、ならびに／または試験制度を改善し得る。
図３７Ａは、ＴｏＦピクセルからの測定値を２値化するための回路３７００の概略図を示している。回路３７００は、ピクセル回路３７１０のアレイ、コモンモードＡＤＣ３７２２を有するコモンモードＡＤＣ３７２０の行、差動モードＡＤＣ３７３２を有する差動モードＡＤＣ３７３０の行、およびレプリカ回路３７４０を備える。ピクセル回路３７１０は、Ｍ個の行とＮ個の列を有するＭ×Ｎアレイとして配列される。ピクセル回路３７１０は各々第１および第２の出力端子３７６０および３７７０を有する。列の各々に沿ったピクセル回路３７１０の第１および第２の出力端子３７６０および３７７０は、それぞれの共有される列バス３７１２および３７１３に電気的に結合される。共有される列バス３７１２および３７１３は、対応するコモンモードＡＤＣ３７２２および差動モードＡＤＣ３７３２に電気的に結合される。共有される列バスは、各々、対応する電流源に結合されるが、図では分かりやすくするため省かれている。レプリカ回路３７４０のレプリカ出力端子３７４９はレプリカ電圧ＶＲＥＰを与え、コモンモードＡＤＣ３７２２の入力に電気的に結合される。
図３７Ｂは、ピクセル回路３７１０の概略図を示している。ピクセル回路３７１０は、リセットスイッチ３７５２および３７５４と、キャパシタ３７５６および３７５８と、スイッチトフォトディテクタ３５５０と、ソースフォロワ回路３５６０および３５７０とを備える。回路３７１０は、図３５の回路３５００に類似しているものとしてよいが、ＭＯＳＦＥＴトランジスタ３５１２および３５３２が省かれており、キャパシタ３７５６および３７５８が追加されている点が異なる。リセットスイッチ３７５２および３７５４は、図３５のＭＯＳＦＥＴトランジスタ３５２０および３５４０として実装されるものとしてよく、リセットスイッチ３７５２および３７５４の動作を制御するように構成されているＲＥＳＥＴ制御信号は、第２の制御電圧３５０６として実装されるものとしてよい。
第１のソースフォロワ回路３５６０は、第１の入力ＭＯＳＦＥＴトランジスタ３７６２と、第１のセレクトスイッチ３７６４とを備える。第１の入力ＭＯＳＦＥＴ３７６２のゲート端子は、キャパシタ３７５６に結合される。第１の入力ＭＯＳＦＥＴ３７６２のソース端子は、セレクトスイッチ３７６４に結合され、これは第１の出力端子３７６０への第１の入力ＭＯＳＦＥＴ３７６２の電気的結合を制御する。セレクトスイッチ３７６４は、たとえば、ＭＯＳＦＥＴトランジスタとして実装され得る。第１の電流源３７６６は出力端子３７６０に電気的に結合され、共有される列バス３７１２を通してピクセル回路３７１０の列の間で共有され得る。
第２のソースフォロワ回路３５７０は、第２の入力ＭＯＳＦＥＴトランジスタ３７７２と、第２のセレクトスイッチ３７７４とを備える。第２の入力ＭＯＳＦＥＴ３７７２のゲート端子は、キャパシタ３７５８に結合される。第２の入力ＭＯＳＦＥＴ３７７２のソース端子は、セレクトスイッチ３７７４に結合され、これは第２の出力端子３７７０への第２の入力ＭＯＳＦＥＴ３７７２の電気的結合を制御する。セレクトスイッチ３７７４は、たとえば、ＭＯＳＦＥＴトランジスタとして実装され得る。第２の電流源３７７６は出力端子３７７０に電気的に結合され、共有される列バス３７１３を通してピクセル回路３７１０の列の間で共有され得る。
キャパシタ３７５６および３７５８は、スイッチトフォトディテクタ３５５０によって生成される信号を記憶し、それぞれの電圧ＶＦＤ１およびＶＦＤ２を保持する。ソースフォロワ回路３５６０および３５７０は、電圧入力ＶＦＤ１およびＶＦＤ２を受け取り、ＶＦＤ１およびＶＦＤ２に対応するバッファリングされた信号をＶＯＵＴ１として第１の出力端子３７６０に、ＶＯＵＴ２として第２の出力端子３７７０に供給する。たとえば、ＶＯＵＴ１およびＶＯＵＴ２は、ＶＦＤ１およびＶＦＤ２から一定のオフセット電圧を引いた値に対応し、これはソースフォロワ回路のＭＯＳＦＥＴの閾値電圧および／またはオーバーライド電圧、ならびに電流源３７６６および３７７６によって生成されるバイアス電流などの様々な要因に基づき決定され得る。
図３７Ｃは、ピクセル回路３７１１の概略図を示している。ピクセル回路３７１１はピクセル回路３７１０に類似しているが、回路３７１１は、図３５の回路３５００の第１および第３のＭＯＳＦＥＴトランジスタ３５１２および３５３２をさらに備える点が異なる。ピクセル回路３７１１の動作はピクセル回路３７１０の動作、ならびに第１および第３のＭＯＳＦＥＴ３５１２および３５３２に関して回路３５００の動作に類似している。
次に、図３７Ａおよび図３７Ｂの両方を参照すると、ピクセル回路３７１０の各々の第１および第２の出力端子３７６０および３７７０は、共有される列バス３７１２および３７１３に結合され、ピクセル回路３７１０の各々のセレクトスイッチ３７６４および３７７４は、入力トランジスタ３７６２および３７７２の少なくとも１つの対を共有される列バス３７１２および３７１３に結合するように構成されている制御信号（たとえば、ＲＯＷＳＥＬ）を通して制御される。たとえば、ＲＯＷＳＥＬ制御信号は、他の行ＲＯＷ＜１＞からＲＯＷ＜Ｍ−１＞のピクセル回路のセレクトスイッチ３７６４および３７７４をオフ（すなわち、開）にしながら行ＲＯＷ＜０＞のピクセル回路のセレクトスイッチ３７６４および３７７４をオン（すなわち、閉）にするものとしてよい。次に、回路３７００の列バス３７１２および３７１３は、出力電圧Ｖｏｕｔ１およびＶｏｕｔ２をコモンモードＡＤＣ３７２２および差動モードＡＤＣ３７３２の入力に結合する。
飛行時間型測定技術は、積分期間にわたってＴｏＦ光信号（たとえば、光パルス２８１２）を積分することを伴う。キャパシタ３７５６および３７５８（たとえば、フローティング拡散、ＭＯＭ、ＭＩＭ、またはＭＯＳキャパシタ）の電圧ＶＦＤ１およびＶＦＤ２は、積分期間中に異なる速度で変化し得る。２つの電圧の間の差ＶＦＤ１−ＶＦＤ２は、差動モード（ＤＭ）電圧と称されるが、典型的には、ＴｏＦ情報の決定のために処理されるべきＴｏＦ信号に対応する。コモンモード（ＣＭ）電圧は、ｋを０．５などのゼロでない比例定数としてｋ＊（ＶＦＤ１＋ＶＦＤ２）で定義され、フローティング拡散キャパシタの井戸容量などの、キャパシタ３７５６および３７５８の容量の指標として使用され得る。
積分時間が長ければ長いほど、典型的には、結果として、ＤＭ電圧が高くなり、ＴｏＦ測定からの深さ精度を改善し得る。しかしながら、積分時間が長ければ長いほど、光電流によるキャパシタ３７５６および３７５８の放電時間期間が長くなるので、典型的には、結果として、ＣＭ電圧が低くなる。ＣＭ電圧がピクセル回路の最低動作電圧以下に下がると、ピクセル回路の出力信号は破損している可能性がある。たとえば、ＣＭ電圧がフローティング拡散キャパシタの最低動作電圧より低くなると、フローティング拡散井戸から電子が漏れ、延いてはブルーミングとして知られている現象が生じ得る。そのようなものとして、ＣＭ電圧が、たとえば、最低電圧より上の動作マージンをもたらすように１より大きい係数を掛けたピクセル回路の最低動作電圧に基づく設計依存パラメータであり得る、特定の電圧未満に下がることを防ぐように注意すべきである。ＣＭ電圧が特定の電圧未満に下がるのを防ぐ一方法は、コモンモードＡＤＣ３７２２を使用してＣＭ電圧を監視し、ＣＭ電圧が特定の電圧に達したときに積分を終了させることである。特定の電圧は、たとえば、レプリカ回路３７４０のゲート端子３７４４における基準電圧ＶＲＥＦによって設定され得る。
積分時間は、ＣＭ電圧の監視に基づき動的に調整され得る。たとえば、一定の時間期間（たとえば、公称積分時間）後にＣＭ電圧がコモンモードＡＤＣ３７２２を通じて基準電圧より高いと決定された場合、積分時間は延長されてよく、これにより結果として得られる測定の深さ精度を改善し得る。別の例として、一定の時間期間（たとえば、公称積分時間）内にＣＭ電圧がコモンモードＡＤＣ３７２２を通じて基準電圧より低いと決定された場合、ブルーミングなどの測定の破損を防ぐために積分時間は短縮され得る。
ＣＭ電圧への寄与要因は、ピクセルのスイッチトフォトディテクタの暗電流およびＴｏＦ光信号でない周辺光からスイッチトフォトディテクタによって生成される周辺光電流を含む。回路３７００の異なるピクセルは、プロセスのバラツキにより異なる暗電流または応答性を有し得る。さらに、異なるピクセルは、様々な量の周辺光を受光するものとしてよい。そのようなものとして、異なるピクセルは、積分期間全体を通して異なるＣＭ電圧を有し得る。したがって、すべてのピクセルに対するＣＭ電圧を検出することは、有利であり得る。
図３７Ｄは、コモンモード検出回路３７８０の概略図を示している。ＣＭ検出回路は、レプリカ回路３７４０とコモンモードＡＤＣ３７２２とを備える。すべてのピクセルに対するＣＭ電圧検出は、たとえば、図３７Ａに示されているように、たとえば、コモンモードＡＤＣ３７２２のアレイを実装することによって達成され得る。
コモンモードＡＤＣ３７２２は、コモンモードジェネレータ３７２４とＮビットＡＤＣ３７２７とを備える。コモンモードジェネレータ３７２４は、加算接合点３７２５と乗算器３７２６とを備える。いくつかの実装形態において、乗算器３７２６は０．５の比例定数ｋであってよく、加算接合点３７２５と乗算器３７２６との組合せは、０．５＊（Ｖｏｕｔ１＋Ｖｏｕｔ２）の伝達関数を形成し得る。この場合、乗算器３７２６は、入力信号の５０％である振幅の出力電圧を発生するように構成される。乗算器３７２６は、たとえば、演算増幅器乗算器として、または抵抗分圧器として実装され得る。コモンモードジェネレータ３７２４の他の実装形態も可能である。たとえば、演算増幅器ベースの平均化回路は、２つの入力電圧Ｖｏｕｔ１およびＶｏｕｔ２の平均を生成するために使用され得る。
ＮビットＡＤＣ３７２７は、Ｎビットの変換分解能を有する差動アナログ／デジタルコンバータであってよい。ＡＤＣ３７２７は、２つの入力端子３７２８ａおよび３７２８ｂのところに存在する２つの入力電圧の差を生成し、その電圧差をＡＤＣ３７２７のフルスケールの１／２Ｎに変換することによって動作する。いくつかの実装形態において、ＡＤＣ３７２７は、１ビットＡＤＣ３７２７であってよい。そのような場合において、ＡＤＣ３７２７の出力端子３７２９における２値化された出力は１または０のいずれかであり、端子３７２８ａおよび３７２８ｂにおける２つの入力信号のうちのどれが大きいかを示し得る。１ビットＡＤＣのそのような動作は、比較器の動作に似たものであったよい。ＡＤＣ３７２７の複雑度は、一般的に、その分解能Ｎに依存し、より低いＮは典型的には回路のより低い複雑度、サイズ、消費電力、またはこれらの組合せに対応する。そのようなものとして、低分解能ＡＤＣ３７２７の使用は、たぶん、回路３７００の全体的な複雑度、サイズ、消費電力、またはこれらの組合せを低減するのに有益であり得る。
レプリカ回路３７４０は、入力ＭＯＳＦＥＴトランジスタ３７４２と、電流源３７４６と、スイッチ３７４８とを備える。レプリカ回路３７４０は、動作が図３７Ｂのソースフォロワ回路３５６０および３５７０に似ている。基準電圧ＶＲＥＦは入力ＭＯＳＦＥＴ３７４２のゲート端子３７４４に供給され、基準電圧ＶＲＥＦに対応する出力電圧ＶＲＥＰはレプリカ出力端子３７４９のところに生成される。レプリカ回路は、ゲート端子３７４４に供給されるＶＲＥＦとレプリカ出力端子３７４９のところで生成されるＶＲＥＰとの間の伝達関数がソースフォロワ回路３５６０および３５７０の伝達関数と同一であるか、または実質的に類似している（たとえば、１％、２％、５％、１０％以内、またはプロセス変動ウィンドウの範囲内）ように構成される。そのようなマッチした伝達関数は、ソースフォロワ回路３５６０および３５７０の入力端子のところに存在している電圧ＶＦＤ１およびＶＦＤ２と基準電圧ＶＲＥＦとの直接比較を可能にするが、それは、ピクセル回路３７１０の出力における非線形性または電圧オフセットがレプリカ回路３７４０の出力に等しく存在するからである。そのようなものとして、レプリカ電圧ＶＲＥＰは、キャパシタ３７５６および３７５８に存在しているＣＭ電圧と比較し、監視し、ならびに／または制御するためのプロキシとして使用されてよい。
ソースフォロワ回路３５６０および３５７０とレプリカ回路３７４０との間のマッチングを高めるために、入力ＭＯＳＦＥＴ３７４２、電流源３７４６、およびスイッチ３７４８は、設計に関して、ＭＯＳＦＥＴ３７６２／３７７２、セレクトスイッチ３７６４／３７７４、および電流源３７６６／３７７６に類似しているか、または同一であり得る。
図３７Ｅは、回路３７００の動作に関連する例示的なタイミング図を示している。回路３７００は、２つの動作ステップ、すなわち積分ステップと読み出しステップとを有するものとしてよい。回路３７００の動作は、たとえば、撮像システム２８００のレシーバユニット２８０４または処理ユニット２８０６によって制御され得る。積分ステップにおいて、図２８Ａのトランスミッタユニット２８０２などの、ＴｏＦトランスミッタユニットは光パルスを放射し得る。ピクセル回路３７１０は、周辺光と放射された光パルスの反射の両方を含む光を受光し得る。反射パルスは、往復位相に対応するΦの位相シフトを有する。一般に、周辺光および反射光パルスの相対的比率は、測定される物体の反射率、物体からの距離、測定環境の明るさ、および周辺光のスペクトル特性などの様々な要因に依存し得る。
ピクセル回路３７１０およびピクセル回路３７１０のスイッチトフォトディテクタ３５５０は、第１の制御信号Ｇ０と第２の制御信号Ｇ１８０とを使用して、キャパシタ３７５６が放射される光パルスと位相同期する方式で電荷Ｑ１を収集し、キャパシタ３７５８が放射される光パルスに関して位相外れ方式で（たとえば、１８０度位相オフセットで）電荷Ｑ２を収集するように制御される。たとえば、図３１Ａ〜図３１ＩのＴｏＦピクセル３１４０の制御端子３１５４および３１６４は、制御信号Ｇ０およびＧ１８０の印加を通じて電荷Ｑ１およびＱ２の収集を制御をするために使用され得る。
積分ステップの開始時に、キャパシタ３７５６および３７５８はプリセットされた電圧まで充電される。この時点において、第１のキャパシタ３７５６の電圧に対応するＶＦＤ１および第２のキャパシタ３７５８の電圧に対応するＶＦＤ２は同じであり、コモンモード電圧はＶＦＤ１またはＶＦＤ２に等しい。放射光の第１のパルスが反射されスイッチトフォトディテクタ３５５０によって受光されたときに、第１の制御信号Ｇ０によってマークされる第１の位相窓（たとえば、０から１８０度）内に収まる反射光の一部に対応する電荷Ｑ１は、第１のキャパシタ３７５６によって積分される。その結果、ＶＦＤ１は、Ｑ１が第１のキャパシタ３７５６から放電されるとともにＧ０が高い間に減少し、ＶＦＤ２は、電荷が第１のキャパシタ３７５６へほとんどが向けられるので、第１の位相窓全体にわたってほぼ無変化のままである。
次いで、制御信号Ｇ０は低くなり、制御信号Ｇ１８０は高くなり、その間、第２の制御信号Ｇ１８０によってマークされた第２の位相窓（たとえば、１８０から３６０度）内に収まる反射光の一部に対応する電荷Ｑ２は、第２のキャパシタ３７５８によって積分される。その結果、ＶＦＤ２は、Ｑ２が第２のキャパシタ３７５８から放電されるとともにＧ１８０が高い間に減少し、ＶＦＤ１は、電荷が第２のキャパシタ３７５８へほとんどが向けられるので、第２の位相窓全体にわたってほぼ無変化のままである。
第１および第２のキャパシタ３７５６および３７５８の放電は積分ステップにわたって続き、その結果、積分期間の終わりにコモンモード電圧および差動モード電圧が生じる。コモンモード電圧は、暗電流および信号成分と周辺光成分とを含む光生成電流からの寄与を含む。そのようなものとして、コモンモード電圧は、積分期間にわたってスイッチトフォトディテクタ３５５０によって生成される電流の大きさに、一般的に比例するか、または対応する。周辺光成分および暗電流は、数百μｓから数ミリ秒の持続時間であってよい、積分ステップにわたって典型的には実質的に一定であることに留意されたい。そのようなものとして、周辺光成分および暗電流は、典型的には、第１および第２のキャパシタ３７５６および３７５８の両方において等量で積分され、コモンモード電圧に寄与し、差動モード電圧には寄与しない。
積分ステップが完了した後、回路３７００は読み出しステップに入り、そこで、ピクセル回路３７１０の行が順次読み出され、コモンモードＡＤＣ３７２０および差動モードＡＤＣ３７３０の行によって２値化される。コモンモードＡＤＣ３７２２の出力はＶＣＭに対応し、これは、他にもあるがとりわけ、キャパシタ３７５６および３７５８の予備容量、フォトディテクタの暗電流、および周辺光レベルの指標として使用され得る。差動モードＡＤＣ３７３２の出力は差動モード信号に対応し、これはＴｏＦ撮像システムからの物体の距離を決定するために使用され得る飛行時間型情報を含み得る。
コモンモードおよび差動モードＡＤＣ３７２０および３７３０の別々の行を含めることにおける回路３７００の利点の１つは、コモンモード電圧および差動モード電圧が、ＡＤＣがそれぞれの目的に対して専用のＡＤＣであるので遅延を被ることなく同時に測定され得ることである。対照的に、逐次測定アプローチでは追加の遅延が予想され、これはピクセル回路３７１０の出力のうちの１つ（たとえば、Ｖｏｕｔ１）の２値化に続き他の出力（たとえば、Ｖｏｕｔ２）の２値化を行い、デジタル領域でコモンモード電圧を計算することを伴い得る。そのようなものとして、回路３７００の同時実行測定機能は、逐次測定アプローチを実装する匹敵する回路に比べて高いフレームレートを有し得る。
コモンモードＡＤＣ３７２２の分解能は、差動モードＡＤＣに必要な分解能より一般的に低い、コモンモード電圧監視に対する特定の要求条件に合わせて手直しできる。そのようなものとして、コモンモードＡＤＣ３７２２の複雑度およびサイズは、所与のアプリケーションに対して最適化され得る。たとえば、積分ステップにおけるコモンモード監視は、積分期間を動的に制御するように実装され得る。そのような監視は、積分期間内に複数のコモンモード電圧測定を行うことを必要とし得る。そのようなアプリケーションに必要な高速ＡＤＣ変換速度は、下位ビット（たとえば、１から６ビットの範囲）コモンモードＡＤＣ３７２２を実装することによって達成され得る。
回路３７００のコモンモードおよび差動モード電圧測定機能は、回路３７００の生産試験中に使用されてよい。典型的なイメージセンサ生産試験では、各ピクセルの性能が検証される。この生産試験は、仕様の範囲を外れる性能パラメータを有する不良ピクセルを選別するために使用され得る。そのような生産試験データが分析され、それにより生産プロセスを調整し歩留まりを改善するために使用され得る、統計的トレンドを決定することができる。
図３７Ｆは、第１の読み出し回路と結合され、第１の読み出し電圧を出力するように構成される第１の読み出し端子および第２の読み出し回路と結合され、第２の読み出し電圧を出力するように構成される第２の読み出し端子を有するフォトディテクタを備える飛行時間型検出装置の性能を特徴付けるための流れ図３７９０の一例を示している。プロセス３７９０は、試験装置３６００および３６６０などのシステムによって実行され得る。
システムは、周辺光および飛行時間型光信号が存在しない場合に第１の読み出し電圧と第２の読み出し電圧との間のコモンモード出力信号を測定することによってフォトディテクタの暗電流を測定する（３７９１）。ＴｏＦ検出装置などの、イメージセンサのピクセルの鍵となる性能パラメータのうちの１つが暗電流である。暗電流は、コモンモードＡＤＣ３７２２を使用してシステムにより間接的に測定され得る。コモンモード電圧は、もっぱら、周辺光電流およびピクセル暗電流から生成され得る。そのようなものとして、周辺光およびＴｏＦ光信号（たとえば、光パルス）などの、光が存在しない場合にＣＭ電圧測定を実行すると、その結果、ＣＭ電圧はピクセルの暗電流に対応することになる。ピクセルの暗電流を決定する（たとえば、推論する、逆計算する）ために回路３７００の知られている設計要素（たとえば、寄生容量）および動作パラメータ（たとえば、積分時間期間、基準電圧、およびレプリカ電圧）に基づくコモンモードＡＤＣ３７２２のＮビット出力の後処理が実行され得る。
いくつかの実装形態において、暗電流の値は、１ビットコモンモードＡＤＣ３７２２などの、低分解能コモンモードＡＤＣ３７２２を使用して所望の精度で決定され得る。たとえば、ステップ３７９１は、（ｉ）１ビットＡＤＣを通して、周辺光が存在しない場合の第１および第２の読み出し電圧と飛行時間型光信号との間のコモンモード出力信号の１つまたは複数の測定を実行するステップと、（ｉｉ）コモンモード出力信号の１つまたは複数の測定に基づき暗電流を決定するステップとを含み得る。暗電流の測定は、異なる試験条件の下で実行されてもよい。たとえば、１つまたは複数の測定の各々は、異なる積分時間に対応し得る。
所与の暗電流について、積分時間が長ければ長いほど、キャパシタ３７５６および３７５８はさらに放電され、コモンモード電圧は下がる。１ビットコモンモードＡＤＣ３７２２は、コモンモード電圧ＶＣＭとレプリカ回路３７４０に入力される基準電圧ＶＲＥＦとを比較する。たとえば、コモンモードＡＤＣ３７２２の出力は、ＣＭ電圧がレプリカ電圧より高いときに１であり得る。積分時間が徐々に長くなる場合、異なる積分時間における暗電流測定に対するＡＤＣ出力は、最初に、１ｓであってよい。コモンモードＡＤＣ３７２２の出力が１から０に変化し、ＣＭ電圧がレプリカ電圧より低いことを示したときに、システムは、１から０への遷移に対応する積分時間を決定し、その積分時間期間を使用して暗電流を決定するものとしてよい。たとえば、出力が９０μｓの積分時間に対して１であるが、１００μｓの次の積分時間に対して０であったときに、システムは、切り替え点として積分時間期間の間の中点９５μｓを使用し得る。
システムは、回路３７００の知られている設計要素（たとえば、キャパシタ３７５６および３７５８の静電容量）および動作パラメータ（たとえば、キャパシタのプリセットされた電圧、基準電圧、およびレプリカ電圧）に基づき暗電流の推定値を決定し得る。たとえば、暗電流は、式Ｉｄａｒｋ＝Ｃ＊ΔＶ／ｔｉｎｔによって推定されるものとしてよく、ここで、Ｃはキャパシタ３７５６および３７５８の総静電容量であり、ΔＶはキャパシタのプリセットされた電圧と基準電圧との差であり、ｔｉｎｔはコモンモードＡＤＣ３７２２の出力が１から０に切り替わったときの積分時間期間である。１ビットＡＤＣを通しての暗電流の測定精度は、追加の測定を複数の積分時間で実行して絞り込み、ＡＤＣの出力が１から０に切り替わった積分時間の改善された推定値を求めることによってさらに改善され得る。
一般に、１ビットＡＤＣを通しての暗電流の複数の測定に対する積分時間は、異なる方法では異なり得る。たとえば、逐次近似技術が使用されてよい。
可変積分時間に基づく暗電流測定が説明されているが、いくつかの実装形態において、コモンモードＡＤＣ３７２２に供給されるレプリカ電圧は、類似の動作に対して積分時間期間の代わりに変化させられ得る。
いくつかの実装形態において、周辺光電流は、周辺光が存在する場合にＣＭ電圧測定を実行することによってＣＭ電圧測定を通じて決定され得る。ＣＭ電圧の暗電流成分が測定されたＣＭ電圧から減算され、それによりＣＭ電圧から周辺光電流を決定し得る。
システムは、フォトディテクタの暗電流が第１の値より大きいと決定する（３７９２）。たとえば、第１の値は、イメージセンサのピクセルに対する最大許容暗電流仕様値であってよい。
いくつかの実装形態において、システムは、飛行時間型光信号が存在する場合に第１の読み出し電圧と第２の読み出し電圧との間の差動モード出力信号を測定することによって飛行時間型検出装置の復調コントラストを測定する（３７９３）。復調コントラストは、生成された光電流をスイッチ１０８がオンで、スイッチ１１０がオフのときにｎ型ドープ領域１２６の方へ、またはスイッチ１１０がオンで、スイッチ１０８がオフのときにｎ型ドープ領域１３６の方へ誘導するために、たとえば図１Ａに示されている、スイッチトフォトディテクタがいかに効率的であるかを表す。差動モード出力信号は、一般的に、復調コントラスト、量子効率、飛行時間型光信号パワー、および積分時間に比例する。そのようなものとして、異なる光信号パワーなどの異なる試験条件の下で複数の測定が実行され、それにより、復調コントラストを決定することができる。異なる光信号パワーは、たとえば、デューティサイクルまたは消光比を調整することを通じてもたらされ得る。ピクセルの復調コントラストを決定するために回路３７００の知られている設計要素（たとえば、寄生容量）および動作パラメータ（たとえば、積分時間期間、レーザー出力）に基づく差動モードＡＤＣ３７３２の出力の後処理が実行され得る。
いくつかの実装形態において、システムは、飛行時間型検出装置の復調コントラストが第２の値より低いと決定する（３７９４）。たとえば、第２の値は、イメージセンサのピクセルに対する最小許容復調コントラスト仕様値であってよい。
システムは、飛行時間型検出装置が性能仕様を満たさないと決定する（３７９５）。たとえば、決定は、フォトディテクタの暗電流が第１の値より大きいというステップ３７９２の決定に基づくものとしてよい。別の例として、決定は、飛行時間型検出装置の復調コントラストが第２の値より低いというステップ３７９４の決定に基づくものとしてよい。一般に、ＴｏＦ検出装置の測定された性能パラメータが性能仕様のうちの１つまたは複数を満たさないときに、装置は、性能仕様を満たさず、生産試験に失敗したと決定される。
これまでに、図２８Ａの撮像システム２８００のレシーバユニット２８０４に関連付けられているコンポーネントおよびその試験の様々な態様が説明されている。次に、図２８Ａのトランスミッタユニット２８０２に関連付けられている駆動回路が説明される。
図２８Ｂおよび図２８Ｃを再び参照すると、トランスミッタユニット２８０２は、プリセットされたデューティサイクルにより周波数ｆｍで変調された光パルス２８１２を放射し得る。周波数ｆｍの増大、デューティサイクルの低減、またはこれらの組合せは、撮像システム２８００の性能を改善し得る。そのようなｆｍの増大またはデューティサイクルの低減は、トランスミッタユニット２８０２の帯域幅を改善することによって達成され得る。
図３８Ａは、発光デバイスを操作するための回路３８００の概略図を示している。回路３８００は、発光デバイス３８１０と、ＭＯＳＦＥＴトランジスタ３８２０と、第１のインダクタ３８３０と、第２のインダクタ３８３２と、第１のキャパシタ３８４０と、電流源３８５０と、入力バッファ３８６０とを備える。入力信号が入力バッファ３８６０の入力ノード３８６２に印加される。入力バッファ３８６０の出力端子は、第１のキャパシタ３８４０の第１の端子に結合される。第１のキャパシタ３８４０の第２の端子は第２のインダクタ３８３２の第１の端子およびＭＯＳＦＥＴ３８２０のゲート端子に結合される。第２のインダクタ３８３２の第２の端子は、ＤＣバイアス電圧３８３４を供給される。ＭＯＳＦＥＴ３８２０のソース端子は第１の電源電圧ノード３８７０に結合され、発光デバイス３８１０の第１の端子（たとえば、カソード）は第２の電源電圧ノード３８７１に結合される。第１および第２の電源電圧ノード３８７０および３８７１は、コモングランドノードであってよい。ＭＯＳＦＥＴ３８２０のドレイン端子および発光デバイス３８１０の第２の端子（たとえば、アノード）は、第１のインダクタ３８３０の第１の端子に結合される。電流源３８５０は、電源電圧ノード３８７２、および第１のインダクタ３８３０の第２の端子に結合される。
回路３８００の基本動作原理は次のとおりである。入力バッファ３８６０の入力ノード３８６２に印加される入力信号は、入力バッファ３８６０によってバッファリングされ、第１のキャパシタ３８４０に出力される。入力ノード３８６２のところの入力信号は、典型的には、時間的に変化する信号であり、ＡＣ成分に加えてＤＣ成分ＤＣ１を有するものとしてよい。入力バッファ３８６０は、ＤＣ成分をバッファリングされた入力信号に独立して与えるものとしてよい。その結果、入力バッファ３８６０の出力は、ＤＣ成分とＡＣ成分の両方を含み得る。第１のキャパシタは、バッファリングされた入力信号の低周波成分を阻止することによってバッファリングされた入力信号を結合する。そのようなものとして、第１のキャパシタ３８４０は、ＤＣブロッキングキャパシタまたはＡＣカップリングキャパシタと称され得る。第１のキャパシタ３８４０の第１の静電容量は、たとえば、望ましい低域遮断周波数に基づき設定され得る。ＡＣカップリングの結果として、第１のキャパシタ３８４０の第２の端子のところに存在する信号は、ＤＣ１成分を有さない。
典型的には、ＭＯＳＦＥＴ３８２０のゲート端子は、適切な動作のために正しいＤＣバイアス電圧にバイアスされる必要がある。ＭＯＳＦＥＴ３８２０のＤＣバイアスは、発光デバイス３８１０によって生成される光のデューティサイクルに影響を及ぼし得る。そのようなものとして、ＤＣバイアスの設定は、デューティサイクルを修正するか、または望ましいデューティサイクル（たとえば、５０％）から逸脱するデューティサイクルのひずみを是正するために使用され得る。そのようなＤＣバイアスは、第２のインダクタ３８３２を通して設定される。第２のインダクタ３８３２は、ＡＣ成分に対する高インピーダンス経路を同時に与えながらその第２の端子に結合されているＤＣバイアス電圧３８３４（ＤＣ２）に対する低インピーダンス経路を与える。第２のインダクタ３８３２の第２のインダクタンスは、たとえば、入力モード３８６２のところで受け取った入力信号のＡＣ成分の周波数に基づき設定され得る。第１のキャパシタ１５４０および第２のインダクタ３８３２は、ｂｉａｓ−Ｔと称されるものとしてよい。第１のキャパシタ３８４０および第２のインダクタ３８３２の動作により、入力バッファ３８６０の入力ノードに供給される入力信号のＡＣ成分と、第２のインダクタ３８５２の第２の端子に供給されるＤＣ成分ＤＣ２とを含む信号がＭＯＳＦＥＴ３８２０のゲート端子に入力される。ゲート端子への入力信号は、ＭＯＳＦＥＴ３８２０をオンまたはオフにする動作をする。たとえば、ゲート端子入力信号がＭＯＳＦＥＴ３８２０の閾値電圧より高いときに、ＭＯＳＦＥＴ３８２０はオンにされ、そしてその逆もある。
ＭＯＳＦＥＴ３８２０は、発光デバイス３８１０と並列に第１のインダクタ３８３０の第１の端子に結合される。そのようなものとして、電流源３８５０によって供給され、第１のインダクタ３８３０を通って流れる電流は、２つの素子の電気インピーダンスに基づきＭＯＳＦＥＴ３８２０、発光デバイス３８１０、またはこれらの組合せを通って流れ得る。たとえば、ＯＮ状態にあるＭＯＳＦＥＴ３８２０は、発光デバイス３８１０より著しく低いインピーダンスをもたらし得る。そのようなものとして、電流の大部分は、ＭＯＳＦＥＴ３８２０がＯＮ状態にあるときにＭＯＳＦＥＴ３８２０を通って流れる。逆に、ＯＦＦ状態にあるＭＯＳＦＥＴ３８２０は、発光デバイス３８１０より著しく高いインピーダンスをもたらし得る。そのようなものとして、電流の大部分は、ＭＯＳＦＥＴ３８２０がＯＦＦ状態にあるときに発光デバイス３８１０を通って流れる。電流の流れのそのような切り替えは、シャントスイッチングと称され得る。ＭＯＳＦＥＴ３８２０および発光デバイス３８１０の特性に基づき、２つのコンポーネントの間の相対インピーダンスは、電流の大部分（たとえば、９０％、９９％、９９．９％）がＭＯＳＦＥＴ３８２０または発光デバイス３８１０のいずれかを通って流れる漸近的な場合を近似し得る。
ＭＯＳＦＥＴ３８２０がスイッチオンまたはスイッチオフされるときに、電流源３８５０が受けるような電気負荷の実効インピーダンスは急速変化し、これは電流源３８５０の定電流動作に対してかく乱効果を有し得る。第１のインダクタ３８３０は、電流が流れる時間変化率を制限し、それによってそのようなスイッチング過渡現象を通して電流を一定レベルに維持するのを助ける安定化素子として動作し得る。
発光デバイス３８１０は、発光ダイオード、レーザーダイオード、発光ダイオードのアレイ、またはレーザーダイオードのアレイであってよい。一般に、レーザーダイオードなどの、発光デバイス３８１０によって出力される光は、デバイスに供給される電流の増加に比例して増大する。そのようなものとして、ＭＯＳＦＥＴ３８２０のサイズまたは面積は、より大きな電流のスイッチングを可能にするためにより高い電流処理能力をもたらすように大きくされてもよい。しかしながら、ＭＯＳＦＥＴ３８２０のサイズまたは面積の増加は、ＭＯＳＦＥＴ３８２０に関連付けられている寄生容量３８２２を増大させる。たとえば、寄生容量３８２２は、ゲート端子とソース端子（ＣＧＳ）との間の寄生キャパシタおよびゲート端子とドレイン端子（ＣＧＤ）との間の寄生キャパシタを含み得る。そのような寄生容量３８２２はＭＯＳＦＥＴ３８２０の容量性負荷を増大させ、ＭＯＳＦＥＴ３８２０の動作帯域幅（たとえば、スイッチング速度）を縮小する。
第２のインダクタ３８３２は、ＭＯＳＦＥＴ３８２０のＤＣバイアスを設定するための経路をもたらすことに加えて、寄生容量３８２２と組み合わせてＬＣタンクを形成し得る。第２のインダクタ３８３２の第２のインダクタンスは、ＬＣタンクの共振周波数が回路３８００の望ましい動作周波数とマッチするように設定され得る。たとえば、ＬＣタンクの共振周波数は、入力信号の基本周波数（たとえば、周波数ｆｍ）に設定されるものとしてよい。ＬＣタンクの共振は、寄生容量３８２２の効果を部分的にまたは完全に相殺し、ＭＯＳＦＥＴ３８２０の動作帯域幅を増加させ、それによって回路３８００の動作帯域幅を増加させるものとしてよい。たとえば、回路３８００の動作帯域幅は、１００ＭＨｚから１ＧＨｚの範囲であるものとしてよい。
電流源３８５０を含む回路３８００の一実装形態が説明されているが、いくつかの実装形態において、電流源３８５０は、電源電圧ノード３８７２が電流を発光デバイス３８１０に供給するように省かれてもよい。
図３８Ｂは、発光デバイス３８１０を操作するための回路３８８０の概略図を示している。回路３８８０は回路３８００に類似しているが、ここでは発光デバイス３８１０がＭＯＳＦＥＴ３８２０と直列に接続され、電流源３８５０および第１のインダクタ３８３０が省かれている点が異なる。ＭＯＳＦＥＴ３８２０のドレイン端子は、発光デバイス３８１０の第１の端子（たとえば、カソード）に結合され、発光デバイス３８１０の第２の端子（たとえば、アノード）は、電源電圧ノード３８７２と結合される。回路３８８０は、発光デバイス３８１０を通って流れる電流のシリーズスイッチングによって発光デバイス３８１０の動作を制御する。
ＭＯＳＦＥＴ３８２０がＯＮ状態にあるときに、電流は発光デバイス３８１０およびＭＯＳＦＥＴ３８２０を通る電源電圧ノード３８７２（たとえば、ＶＤＤ）から電源電圧ノード３８７０（たとえば、ＧＮＤ）への伝導経路を通って流れることが許される。逆に、ＯＦＦ状態にあるＭＯＳＦＥＴ３８２０は、それ自体を電流が通って流れるのを阻止し、それによって発光デバイス３８１０を通る電流の流れを遮断する。回路３８８０のシリーズスイッチング構成は、回路３８００のシャントスイッチング構成に比べて備える電気部品の数が少ないので有利であり得る。
これで多数の実装形態が説明された。しかしながら、本開示の趣旨および範囲から逸脱することなく様々な修正が加えられ得ることは理解されるであろう。たとえば、上に示されている流れの様々な形態が、ステップの順序が変更されるか、ステップが加えられるか、または取り除かれるかして、使用され得る。
説明が簡単になるように、また例示することを目的として、様々な実装形態が２次元断面を使用して説明されている場合がある。それでも、３次元の変更形態および派生形態は、３次元構造内に対応する２次元断面がある限り本開示の範囲内に含まれるべきである。
本明細書は、多くの詳細事項を含んでいるが、これらは、制限として解釈されるべきではなく、むしろ特定の実施形態に特有の特徴の説明として解釈されるべきである。別の実施形態の文脈において本明細書で説明されているいくつかの特徴も、単一の実施形態において組合せで実装され得る。逆に、単一の実施形態の文脈において説明されている様々な特徴は、複数の実施形態で別々に、または好適な部分的組合せで、実装され得る。さらに、特徴は、いくつかの組合せで働くものとして上記で説明され、初めにそのように特許請求されることさえあるが、特許請求される組合せからの１つまたは複数の特徴は、場合によってはその組合せから削除され、特許請求される組合せは、部分組合せ、または部分組合せの変形形態を対象としてもよい。
同様に、動作は特定の順序で図面に示されているが、そのような動作は、望ましい結果を達成するために、示される特定の順序でもしくは順番に実行される必要がないことを、またはすべての図示の動作が実行される必要があるとは限らないことを、理解されたい。ある状況では、マルチタスキングおよび並列処理が有利である場合がある。さらに、上で説明されている実施形態における様々なシステムコンポーネントの分離は、すべての実施形態においてそのような分離が必要とされるものと理解されるべきではなく、前述のプログラム構成要素およびシステムが概して単一のソフトウェアプロダクトとして一体化されるかまたは複数のソフトウェアプロダクトとしてパッケージ化されることが可能であることを理解されたい。
こうして、特定の実施形態が説明された。他の実施形態は、次の特許請求の範囲の範囲内に収まる。たとえば、特許請求の範囲に記載のアクションは、異なる順序で実行され、それでも所望の結果を達成し得る。
１００ スイッチトフォトディテクタ
１０２ 基板
１０４ ｐ型井戸領域
１０６ 吸収層
１０８ 第１のスイッチ
１１０ 第２のスイッチ
１１２ 光信号、ＮＩＲ光信号
１２２ 第１の制御信号
１２４ 第１の読み出し回路
１２６ ｎ型ドープ領域
１２８ ｐ型ドープ領域
１３２ 第２の制御信号
１３４ 第２の読み出し回路
１３６ ｎ型ドープ領域
１３８ ｐ型ドープ領域
１４２、１４４ ｎ型井戸領域
１５０ スイッチトフォトディテクタ
１５２ ｎ型井戸領域
１５４ ｎ型井戸領域
１５６ ｎ型井戸領域
１６０ スイッチトフォトディテクタ
１７０ スイッチトフォトディテクタ
１８０ スイッチトフォトディテクタ
２００ スイッチトフォトディテクタ
２０２ 基板
２０６ 吸収層
２０８ 第１のスイッチ
２０９ ｐ型ドープ領域
２１０ 第２のスイッチ
２１２ 光信号
２１４ 外部制御装置
２１６ 外部制御装置
２２２ 第１の制御信号
２２４ 第１の読み出し回路
２２６ ｎ型ドープ領域
２２８ ｐ型ドープ領域
２３２ 第２の制御信号
２３４ 第２の読み出し回路
２３６ ｎ型ドープ領域
２３８ ｐ型ドープ領域
２４４ ｎ型井戸領域
２４６ ｐ型井戸領域
２４８ ｐ型井戸領域
２５０ スイッチトフォトディテクタ
２５２、２５４ ｎ型井戸領域
２６０、２７０ スイッチトフォトディテクタ
３００ スイッチトフォトディテクタ
３０２ 基板
３０６ 吸収層
３０８ａ、３０８ｂ 第１のスイッチ
３０９ ｐ型ドープ領域
３１０ａ、３１０ｂ 第２のスイッチ
３１２ 光信号
３１４ 外部制御装置
３２２ 第１の制御信号
３２４ 第１の読み出し回路
３２６ａ、３２６ｂ ｎ型ドープ領域
３２８ａ、３２８ｂ ｐ型ドープ領域
３３２ 第２の制御信号
３３４ 第２の読み出し回路
３３６ａ、３３６ｂ ｎ型ドープ領域
３３８ａ、３３８ｂ ｐ型ドープ領域
３４４ ｎ型井戸領域
３４６ ｐ型井戸領域
３４８ ｐ型井戸領域
３６０ スイッチトフォトディテクタ
３６２ 第１の平面
３６４ 第２の平面
３７０ スイッチトフォトディテクタ
３８０ スイッチトフォトディテクタ
４００ スイッチトフォトディテクタ
４０２ 基板
４０６ 吸収層
４０８ 第１のスイッチ
４１０ 第２のスイッチ
４１２ 光信号
４１６ 外部制御装置
４２２ 第１の制御信号
４２４ 第１の読み出し回路
４２６ ｎ型ドープ領域
４２８ ｐ型ドープ領域
４３２ 第２の制御信号
４３４ 第２の読み出し回路
４３６ ｎ型ドープ領域
４３８ ｐ型ドープ領域
４４６、４４８ ｐ型井戸領域
４５０ スイッチトフォトディテクタ
４５２ ｎ型井戸領域
４５４ ｎ型井戸領域
４５６ ｎ型井戸領域
４５８ ｎ型井戸領域
４６０ スイッチトフォトディテクタ
４７０ スイッチトフォトディテクタ
４８０ スイッチトフォトディテクタ
４９０ 設計
４９２ 凹部
４９４ 側壁スペーサ
４９６ ゲルマニウムまたはゲルマニウム−シリコン吸収層、完全埋め込み吸収層
５００ フォトディテクタ、撮像システム
５０２ 基板
５０６ 吸収層、吸収領域、処理ユニット
５０８ 第１の層
５１０ フォトディテクタ
５１２ スペーサ
５２０ フォトディテクタ
５３０ スイッチトフォトディテクタ
５３２ 第１のスイッチ
５３４ 第１のｎ型ドープ領域
５３５ 第１の読み出し接点
５３６ ｐ型井戸領域
５３７ 第１のｐ型ドープ領域
５３７ａ、５３７ｂ 第２のｐ型ドープ領域
５３８ 第１の制御接点
５３８ａ 第３の制御接点
５３９ ｎ型井戸領域
５３９ａ 第２のｎ型井戸領域
５４２ 第２のスイッチ
５４４ 第２のｎ型ドープ領域
５４５ 第２の読み出し接点
５４６ ｐ型井戸領域
５４７ 第２のｐ型ドープ領域
５４７ａ 第２のｐ型ドープ領域
５４８ 第２の制御接点
５４８ａ 第４の制御接点
５４９ ｎ型井戸領域
５４９ａ 第２のｎ型井戸領域
５５０ スイッチトフォトディテクタ
５６０ スイッチトフォトディテクタ
５７０ バンド図
５７２ 電子
５７３ 電子障壁
５７４ 正孔
５７５ 正孔障壁
５７６ 光子
５８０ スイッチトフォトディテクタ
５８２ スイッチトフォトディテクタ
５８６ スイッチトフォトディテクタ
５８８ スイッチトフォトディテクタ
６００ スイッチトフォトディテクタ
６１０ カウンタドープ領域
６１２、６１４ ｎ型井戸領域
６２０ スイッチトフォトディテクタ
７００ 構成
７０６ 吸収領域
７０６ａ〜７０６ｃ 吸収領域
７１０ ドナーウェハ、基板
７１２ 第１の接合層
７１４ ビア
７１６ 金属パッド
７２０ａ〜７３０ｃ ピクセル
７２２ マイクロレンズ
７２２ａ〜７２２ｃ マイクロレンズ
７３０ キャリアウェハ
７３２ 第２の接合層
７４０ 構成
７４２ マイクロレンズ
７４４ 反射防止コーティング（ＡＲＣ）層
７４６ スペーサ層
７４８ 第１の層
７５０ 第２の層
７５２ シリコン層
７５４ フォトディテクタ
８００ スイッチ
８０２ ｎ型ドープ領域
８０４ 読み出し接点
８０６ 低濃度ドープｎ型井戸領域
８１２ ｐ型ドープ領域
８１４ 制御接点
８１６ 低濃度ドープｐ型井戸領域
８１８ ｎ型井戸領域
８２０ スイッチ
８２２ トレンチ
８２４ 誘電充填材
８３０ スイッチ
９００ 電気端子
９０２ 領域
９０４ 接点金属
９０６ ドープ領域、ｎ型ドープ領域
９１０ 電気端子
９２０ 電気端子
９２２ 誘電体層
９３０ 電気端子
９３２ 絶縁層
９４０ 端子
１０００ 構成
１００２ 基板
１００４ 吸収領域、吸収体
１００６ 第１の中間層
１００８ 第２の中間層
１０１０ 構成
１０２０ 構成
１０３０ 構成
１０４０ 構成
１０５０ 構成
１０６０ 構成
１０６２ 階段状の中間層
１０６４ 開口部
１０６６ 凹部
１０７０ 構成
１０７２ 第２の中間層
１０８０ 構成
１０８４ 開口部
１１００ スイッチトフォトディテクタ
１１０２ 基板
１１０４ 吸収領域
１１０６ キャリア収集端子
１１０８ キャリア制御端子
１１２０ スイッチトフォトディテクタ
１１２４ 吸収領域
１２００ スイッチトフォトディテクタ
１２０２ 基板
１２０４ 吸収領域
１２０５ 受光領域
１２０６ キャリア収集端子
１２０８ キャリア制御端子
１２２０ スイッチトフォトディテクタ
１２３０ スイッチトフォトディテクタ
１２４０ スイッチトフォトディテクタ
１２５０ スイッチトフォトディテクタ
１２６０ スイッチトフォトディテクタ
１３００ スイッチトフォトディテクタ
１３０２ 基板
１３０４ 吸収領域
１３０５ 受光領域
１３０６ 基板のキャリア収集端子
１３０７ 吸収体のキャリア収集端子
１３０８ 基板のキャリア制御端子
１３０９ 吸収体のキャリア制御端子
１３１０ スイッチトフォトディテクタ
１３２０ スイッチトフォトディテクタ
１３３０ スイッチトフォトディテクタ
１３４０ スイッチトフォトディテクタ
１３５０ スイッチトフォトディテクタ
１３６０ スイッチトフォトディテクタ
１４００ スイッチトフォトディテクタ
１４０７ 吸収体のキャリア収集端子
１４０９ 吸収体のキャリア制御端子
１４１０ 第１のスイッチ
１４２０ 第２のスイッチ
１５００ 構成
１５０２ 基板
１５０４、１５０４ａ、１５０４ｂ 吸収領域
１５０６ 分離構造
１５１０ センサピクセル
１５１０ａ、１５１０ｂ センサピクセル
１５２０ 構成
１５３０ 構成
１５４０ 構成
１５５０ 構成
１５５６ 分離構造
１５５６ａ、１５５６ｂ 分離構造
１５６０ 構成
１５７０ 構成
１５７６ 第１の分離構造
１５７７ 第２の分離構造
１６００ 構成
１６０２ 基板
１６０４ 吸収領域
１６０５ 光信号
１６０６ 金属鏡
１６０８ 誘電体層
１６１０ 構成
１６２０ 構成
１６２６ 誘電体鏡
１６３０ 構成
１６３２ 分布ブラッグ反射器（ＤＢＲ）鏡
１６３４ 第１の誘電体層、第１の層
１６３６ 第２の誘電体層、第２の層
１６４０ 構成
１６４８ 反射防止コーティング（ＡＲＣ）層
１６５０ 構成
１６６０ 構成
１６７０ 構成
１６８０ 構成
１６９０ 構成
１７００ 表面改質吸収領域
１７０４ ゲルマニウム−シリコンベースの吸収領域
１７０６ 表面改質層
１７１０ 表面改質吸収領域
１７１２ 第１のドープ領域
１７２０ 表面改質吸収領域
１７２２ 第２のドープ領域
１７３０ 表面改質吸収領域
１７３２ 誘電体井戸
１７４０ スイッチトフォトディテクタ
１８００ スイッチトフォトディテクタ
１８２０ スイッチトフォトディテクタ
１８２２ ｐ型井戸領域
１８３０ スイッチトフォトディテクタ
１８３２ ｐ型井戸領域
１８４０ スイッチトフォトディテクタ
１８４２ ｐ型井戸領域
１９００ スイッチトフォトディテクタ
１９１０ スイッチトフォトディテクタ
１９２０ スイッチトフォトディテクタ
１９３０ スイッチトフォトディテクタ
２０００ スイッチトフォトディテクタ
２０１０ スイッチトフォトディテクタ
２０１２ 中間層
２０２０ スイッチトフォトディテクタ
２０３０ スイッチトフォトディテクタ
２０３２ 中間層
２０３４ 第１の開口部
２０３６ 第２の開口部
２０４０ スイッチトフォトディテクタ
２０５０ スイッチトフォトディテクタ
２１００ スイッチトフォトディテクタ
２１０８ 吸収体のキャリア制御端子
２１１０ スイッチトフォトディテクタ
２１２０ スイッチトフォトディテクタ
２１２８、２１３８ 吸収体のｐ型ドープ領域
２２００ スイッチトフォトディテクタ
２２１０ スイッチトフォトディテクタ
２３００ スイッチトフォトディテクタ
２３０２ ｐ型井戸領域
２４００ スイッチトフォトディテクタ
２４１０ スイッチトフォトディテクタ
２４１２ 連続ｐ型井戸領域
２４２０ スイッチトフォトディテクタ
２４２２ 誘電体井戸
２４３０ スイッチトフォトディテクタ
２５００ スイッチトフォトディテクタ
２５０２ 金属鏡
２５１０ スイッチトフォトディテクタ
２５２０ スイッチトフォトディテクタ
２５３０ スイッチトフォトディテクタ
２６００ ユニットセル
２６０２ 分離構造
２７００ 矩形のスイッチトフォトディテクタ
２７１０ 電子放射体
２７２０ バイポーラ接合トランジスタ（ＢＪＴ）
２８００ 撮像システム
２８０２ トランスミッタユニット
２８０４ レシーバユニット
２８０６ 処理ユニット
２８１０ ターゲット物体
２８１２ 光、光パルス
２８１４ 反射光
２９００ 流れ図、プロセス
３０００ レシーバユニット
３０１０ ピクセルアレイ、Ｍ×Ｎピクセルアレイ、ＴｏＦピクセルアレイ
３０２０ 増幅器アレイ
３０２２ 増幅器、差動増幅器
３０３０ アナログ／デジタルコンバータ（ＡＤＣ）アレイ
３０４０ デジタル出力
３１００ ＴｏＦレシーバユニット
３１１０ 集積回路（ＩＣ）ウェハ
３１１２ 第１のキャパシタ
３１１３、３１１４ 第２のサブキャパシタ
３１１６ バックエンド層
３１２０ ピクセルトランジスタ
３１２２ 第１の読み出しトランジスタ
３１２４ 第２の読み出しトランジスタ
３１２６、３１２８ 制御トランジスタ
３１３０ センサウェハ
３１３２ 第２のキャパシタ
３１３３、３１３４ 第１のサブキャパシタ
３１３６ バックエンド層
３１４０ ＴｏＦピクセル、ＴｏＦピクセルアレイ
３１５０ 第１のスイッチ
３１５２、３１６２ キャリア読み出し（収集）端子
３１５４、３１６４ キャリア制御（変調）端子
３１６０ 第２のスイッチ
３１７０ 相互接続部
３１７２ 接合パッド
３１８０ ＴｏＦレシーバユニット
３１８２ ＴｏＦレシーバユニット
３１８４ ＴｏＦレシーバユニット
３１８６ ＴｏＦレシーバユニット
３１８８ ＴｏＦレシーバユニット
３１９０ ＴｏＦレシーバユニット
３１９２ ＴｏＦレシーバユニット
３２００ レシーバユニット
３２１０ メモリモジュール
３２２０ デジタル信号処理（ＤＳＰ）モジュール
３２３０ ＤＳＰ出力
３３００ レシーバユニット
３３２０ ピクセルトランジスタアレイ
３３３０ レシーバユニット
３３４０ 分散メモリモジュール
３３４２ 記憶素子サブブロック、記憶素子
３３４４ リード／ライトトランジスタサブブロック
３３５０ レシーバユニット
３３６０ レシーバユニット
３３７０ レシーバユニット
３４００ レシーバユニット
３４１０ 赤外線光信号
３４２０ 鏡
３４２２ 部分的鏡
３５００ 回路
３５０２ 第２の電源ノード
３５０４ 第１の制御電圧（Ｖｃ１）
３５０５ 第１の制御電圧源
３５０６ 第２の制御電圧（Ｖｃ２）
３５０７ 第２の制御電圧源
３５０８ 第１の電源ノード
３５１０ 第１の読み出し部分回路
３５１２ 第１のＭＯＳＦＥＴトランジスタ
３５１５ 第１の出力ノード
３５２０ 第２のＭＯＳＦＥＴトランジスタ
３５３０ 第２の読み出し部分回路
３５３２ 第３のＭＯＳＦＥＴトランジスタ
３５３５ 第２の出力ノード
３５４０ 第４のＭＯＳＦＥＴトランジスタ
３５５０ スイッチトフォトディテクタ
３５５１ 本体部
３５５２ 第１の読み出し端子
３５５４ 第２の読み出し端子
３５６０ 第１のソースフォロワ回路
３５７０ 第２のソースフォロワ回路
３６００ 試験装置
３６０２ 半導体基板
３６０４ 被試験体（ＤＵＴ）
３６１０ プローブカード
３６１２ プローブピン
３６１４ ＲＦコネクタ
３６２０ イルミネータボード
３６２２ 照明モジュール
３６２４ ヒートシンク
３６２６ 熱ビア
３６２８ 駆動電子装置
３６３０ バイアスコネクタ、電気コネクタ
３６３１ 電気的接続部
３６３２ 光学マウント
３６３４ 光学素子
３６３６ 光試験信号
３６３８ ＲＦケーブル
３６３９ 剛体ＲＦ接続部
３６５０ 機械的支持体
３６６０ 試験装置
３７００ 回路
３７１０ ピクセル回路
３７１１ ピクセル回路
３７１２、３７１３ 共有される列バス
３７２０ コモンモードＡＤＣ
３７２２ コモンモードＡＤＣ
３７２４ コモンモードジェネレータ
３７２５ 加算接合点
３７２６ 乗算器
３７２７ ＮビットＡＤＣ
３７２８ａ、３７２８ｂ 入力端子
３７２９ 出力端子
３７３０ 差動モードＡＤＣ
３７３２ 差動モードＡＤＣ
３７４０ レプリカ回路
３７４２ 入力ＭＯＳＦＥＴトランジスタ
３７４４ ゲート端子
３７４６ 電流源
３７４８ スイッチ
３７４９ レプリカ出力端子
３７５２、３７５４ リセットスイッチ
３７５６、３７５８ キャパシタ
３７６０ 第１の出力端子
３７６２ 第１の入力ＭＯＳＦＥＴトランジスタ
３７６４ 第１のセレクトスイッチ
３７６６ 第１の電流源
３７７０ 第２の出力端子
３７７２ 第２の入力ＭＯＳＦＥＴトランジスタ
３７７４ 第２のセレクトスイッチ
３７７６ 第２の電流源
３７８０ コモンモード検出回路
３７９０ 流れ図、プロセス
３８００ 回路
３８１０ 発光デバイス
３８２０ ＭＯＳＦＥＴトランジスタ
３８２２ 寄生容量
３８３０ 第１のインダクタ
３８３２ 第２のインダクタ
３８３４ ＤＣバイアス電圧
３８４０ 第１のキャパシタ
３８５０ 電流源
３８５２ 第２のインダクタ
３８６０ 入力バッファ
３８６２ 入力ノード
３８７０ 第１の電源電圧ノード
３８７１ 第２の電源電圧ノード
３８７２ 電源電圧ノード
３８８０ 回路
ｃ 光速
Ｃ 総静電容量
ｄ 横方向寸法、サイズ
ｆｍ 周波数
ＤＣ１、ＤＣ２ ＤＣ成分
ＤＬ 直径
Ｇ０ 第１の制御信号
Ｇ１８０ 第２の制御信号
Ｉｐｈ 光電流
ｋ 比例定数
Ｑ、Ｑ１、Ｑ２ 電荷
Ｓ 距離
ｔ 厚さ
ｔｉｎｔ 積分時間期間
ｔｍａｘ 最大積分時間
ＶＡ１、ＶＡ２、ＶＢ１、ＶＢ２、ＶＣ１、ＶＣ２ 電圧
ＶＣＭ コモンモード電圧
ＶＦＤ１、ＶＦＤ２ 電圧
Ｖｉ 電圧値
Ｖｏｕｔ１、Ｖｏｕｔ２ 出力電圧
ＶＲＥＦ 基準電圧
ＶＲＥＰ レプリカ電圧

Claims (24)

  1. 第１の読み出し端子および前記第１の読み出し端子と異なる第２の読み出し端子を備えるフォトディテクタと、
    第１のＭＯＳＦＥＴトランジスタおよび第２のＭＯＳＦＥＴトランジスタを備える第１の読み出し部分回路であって、前記第１のＭＯＳＦＥＴトランジスタは第１の制御電圧源に結合されている第１のゲート端子、第１のチャネル端子、および前記フォトディテクタの前記第１の読み出し端子に結合されている第２のチャネル端子を備え、前記第２のＭＯＳＦＥＴトランジスタは第２の制御電圧源に結合されている第２のゲート端子、電源電圧ノードに結合されている第３のチャネル端子、および前記第１のチャネル端子に結合されている第４のチャネル端子を備える、第１の読み出し部分回路と、
    第３のＭＯＳＦＥＴトランジスタおよび第４のＭＯＳＦＥＴトランジスタを備える第２の読み出し部分回路であって、前記第３のＭＯＳＦＥＴトランジスタは前記第１の制御電圧源に結合されている第３のゲート端子、第５のチャネル端子、および前記フォトディテクタの前記第２の読み出し端子に結合されている第６のチャネル端子を備え、前記第４のＭＯＳＦＥＴトランジスタは前記第２の制御電圧源に結合されている第４のゲート端子、電源電圧ノードに結合されている第７のチャネル端子、および前記第５のチャネル端子に結合されている第８のチャネル端子を備える、第２の読み出し部分回路とを具備し、
    前記回路の動作の間に、前記第１の制御電圧源は、前記電源電圧ノードの電源電圧と前記第１の読み出し端子の第１の電圧との間の第１の電圧差を生じさせ、前記電源電圧ノードの前記電源電圧と前記第２の読み出し端子の第２の電圧との間の第２の電圧差を生じさせるように構成されている第１の制御電圧を発生する回路。
  2. 前記回路の動作の間に、前記第１の制御電圧は、それぞれの閾値下領域または飽和領域内で前記第１および第３のＭＯＳＦＥＴトランジスタを動作させるように構成される請求項１に記載の回路。
  3. 前記第１の電圧差および前記第２の電圧差は、前記電源電圧の１０％以上である請求項１に記載の回路。
  4. 前記回路の動作の間に、前記第１の制御電圧源は、前記第１の読み出し端子を通じて収集される第１の暗電流と、前記第２の読み出し端子を通じて収集される第２の暗電流とを、前記第１および第３のＭＯＳＦＥＴトランジスタを有しない相当する回路と比較して減少させる請求項１に記載の回路。
  5. 前記フォトディテクタはｐ型ドープ本体部をさらに備え、
    前記第１および第２の読み出し端子はｎ型ドープ領域を備え、
    前記第１および第３のＭＯＳＦＥＴトランジスタはｎ型ＭＯＳＦＥＴトランジスタである請求項１に記載の回路。
  6. 前記フォトディテクタはｎ型ドープ本体部をさらに備え、
    前記第１および第２の読み出し端子はｐ型ドープ領域を備え、
    前記第１および第３のＭＯＳＦＥＴトランジスタはｐ型ＭＯＳＦＥＴトランジスタである請求項１に記載の回路。
  7. 前記フォトディテクタは、飛行時間型検出を行うように構成されているスイッチトフォトディテクタである請求項１に記載の回路。
  8. 前記フォトディテクタはゲルマニウムを含む光吸収領域をさらに備える請求項１に記載の回路。
  9. 前記フォトディテクタは第１の制御端子と第２の制御端子とをさらに備える請求項８に記載の回路。
  10. 前記フォトディテクタは凹部を備え、前記光吸収領域の少なくとも一部は前記凹部内に埋め込まれる請求項８に記載の回路。
  11. 第１の読み出し部分回路と結合されている第１の読み出し端子および第２の読み出し部分回路と結合されている第２の読み出し端子を有するフォトディテクタを含む回路を動作させるための方法であって、
    前記第１の読み出し部分回路および前記第２の読み出し部分回路と結合されている第１の制御電圧源を通して、前記第１の読み出し部分回路の第１のＭＯＳＦＥＴトランジスタおよび前記第２の読み出し部分回路の第３のＭＯＳＦＥＴトランジスタをそれぞれの閾値下領域または飽和領域内で動作させるように構成されている第１の制御電圧を発生するステップと、
    前記第１の読み出し部分回路の第１の出力端子を第５の電圧に、前記第２の読み出し部分回路の第２の出力端子を第６の電圧に設定するステップを含むフォトディテクタ読み出しステップを実行するステップとを含み、
    前記第１の制御電圧源を制御することで、前記第１および第２の読み出し部分回路の電源電圧と前記第１の読み出し端子の第１の電圧との間の第１の電圧差を生じさせ、前記電源電圧と前記第２の読み出し端子の第２の電圧との間の第２の電圧差を生じさせる方法。
  12. 第１の電源電圧ノードと結合されているカソード、およびアノードを備える発光デバイスと、
    入力信号源と結合されているゲート端子、前記発光デバイスの前記アノードと結合されている第１のチャネル端子、および第２の電源電圧ノードと結合されている第２のチャネル端子を備えるＭＯＳＦＥＴトランジスタと、
    第３の電源電圧ノードまたは電流源と結合されている第１の端子および前記発光デバイスの前記アノードと結合されている第２の端子を備える第１のインダクタと、
    前記ＭＯＳＦＥＴトランジスタの前記ゲート端子と結合されている第３の端子、および第４の端子を備える第２のインダクタとを具備し、
    前記第２のインダクタの第２のインダクタンスは、前記ＭＯＳＦＥＴトランジスタの前記ゲート端子に関連付けられているＬＣ共振周波数が前記入力信号源の入力周波数に対応するように設定される回路。
  13. 前記入力信号源と前記ＭＯＳＦＥＴトランジスタの前記ゲート端子との間に配置構成される第１のキャパシタをさらに備え、前記第１のキャパシタは前記ＭＯＳＦＥＴトランジスタの前記ゲート端子と結合されている第１の端子および前記入力信号源と結合されている第２の端子を備え、
    第２のインダクタの前記第４の端子は、ＭＯＳＦＥＴバイアス電圧源と結合される請求項１２に記載の回路。
  14. 前記回路の動作の間に、前記ＭＯＳＦＥＴバイアス電圧源は、前記発光デバイスによって出力される光のデューティサイクルを調整するように制御される請求項１３に記載の回路。
  15. 前記発光デバイスは、発光ダイオードアレイまたはレーザーダイオードアレイを含む請求項１２に記載の回路。
  16. 第１の読み出し端子および前記第１の読み出し端子と異なる第２の読み出し端子を備えるフォトディテクタと、
    前記第１の読み出し端子と結合され、第１の読み出し電圧を出力するように構成される第１の読み出し回路と、
    前記第２の読み出し端子と結合され、第２の読み出し電圧を出力するように構成される第２の読み出し回路と、
    コモンモードアナログ／デジタルコンバータ（ＡＤＣ）であって、
    第１の電圧源と結合されている第１の入力端子と、
    コモンモードジェネレータと結合されている第２の入力端子であって、前記コモンモードジェネレータは前記第１の読み出し電圧および前記第２の読み出し電圧を受け取り、前記第１の読み出し電圧と前記第２の読み出し電圧との間のコモンモード電圧を発生するように構成される、第２の入力端子と、
    前記フォトディテクタが発生する電流の大きさに対応する第１の出力信号を出力するように構成される第１の出力端子とを備えるコモンモードアナログ／デジタルコンバータ（ＡＤＣ）とを具備する、回路。
  17. 差動モードＡＤＣであって、
    前記第１の読み出し回路と結合され、前記第１の読み出し電圧を受け取るように構成される第３の入力端子と、
    前記第２の読み出し回路と結合され、前記第２の読み出し電圧を受け取るように構成される第４の入力端子と、
    前記フォトディテクタによって生成される飛行時間型情報に対応する第２の出力信号を出力するように構成される第２の出力端子とを備える差動モードＡＤＣをさらに備え、
    前記回路は、前記第１の出力信号および前記第２の出力信号を同時に生成するように動作可能である請求項１６に記載の回路。
  18. 前記第１の読み出し回路は、
    前記第１の読み出し端子と結合されている第１のキャパシタと、
    前記第１のキャパシタと結合され、前記第１の読み出し電圧を発生するように構成される第１のソースフォロワ回路とを備え、
    前記第２の読み出し回路は、
    前記第２の読み出し端子と結合されている第２のキャパシタと、
    前記第２のキャパシタと結合され、前記第２の読み出し電圧を発生するように構成される第２のソースフォロワ回路とを備える請求項１６に記載の回路。
  19. 前記第１の読み出し回路は、
    第１の制御電圧源に結合されている第１のゲート端子、第１のチャネル端子、および前記フォトディテクタの前記第１の読み出し端子に結合されている第２のチャネル端子を備える第１のＭＯＳＦＥＴトランジスタと、
    第２の制御電圧源に結合されている第２のゲート端子、電源電圧ノードに結合されている第３のチャネル端子、および前記第１のチャネル端子に結合されている第４のチャネル端子を備える第２のＭＯＳＦＥＴトランジスタと、
    前記第１のＭＯＳＦＥＴトランジスタの前記第１のチャネル端子と結合されている第１のキャパシタと、
    前記第１のキャパシタと結合され、前記第１の読み出し電圧を発生するように構成される第１のソースフォロワ回路とを備え、
    前記第２の読み出し回路は、
    前記第１の制御電圧源に結合されている第３のゲート端子、第５のチャネル端子、および前記フォトディテクタの前記第２の読み出し端子に結合されている第６のチャネル端子を備える第３のＭＯＳＦＥＴトランジスタと、
    前記第２の制御電圧源に結合されている第４のゲート端子、前記電源電圧ノードに結合されている第７のチャネル端子、および前記第５のチャネル端子に結合されている第８のチャネル端子を備える第４のＭＯＳＦＥＴトランジスタと、
    前記第３のＭＯＳＦＥＴトランジスタの前記第５のチャネル端子と結合されている第２のキャパシタと、
    前記第２のキャパシタと結合され、前記第２の読み出し電圧を発生するように構成される第２のソースフォロワ回路とを備える請求項１６に記載の回路。
  20. 前記第１の電圧源は、第３のソースフォロワ回路を備える請求項１６に記載の回路。
  21. 第１の読み出し回路と結合され、第１の読み出し電圧を出力するように構成される第１の読み出し端子および第２の読み出し回路と結合され、第２の読み出し電圧を出力するように構成される第２の読み出し端子を有するフォトディテクタを備える飛行時間型検出装置の性能を特徴付けるための方法であって、
    周辺光および飛行時間型光信号が存在しない場合に前記第１の読み出し電圧と前記第２の読み出し電圧との間のコモンモード出力信号を測定することによって前記フォトディテクタの暗電流を測定するステップと、
    前記フォトディテクタの前記暗電流が第１の値より大きいと決定するステップと、
    前記フォトディテクタの前記暗電流が前記第１の値より大きいと決定したことに基づき、前記飛行時間型検出装置が性能仕様を満たしていないと決定するステップとを含む方法。
  22. 前記フォトディテクタの前記暗電流を測定するステップは、
    １ビットＡＤＣまたはマルチビットＡＤＣを通じて、周辺光および前記飛行時間型光信号が存在しない場合に前記第１の読み出し電圧と前記第２の読み出し電圧との間の前記コモンモード出力信号の１つまたは複数の測定を実行するステップと、
    前記コモンモード出力信号の前記１つまたは複数の測定に基づき前記暗電流を決定するステップとを含む請求項２１に記載の方法。
  23. 前記１つまたは複数の測定は、複数の測定であり、
    前記複数の測定の各々は、前記１ビットＡＤＣまたは前記マルチビットＡＤＣに入力される異なる積分時間または異なるレプリカ電圧に対応する請求項２２に記載の方法。
  24. 飛行時間型光信号が存在する場合に前記第１の読み出し電圧と前記第２の読み出し電圧との間の差動モード出力信号を測定することによって前記飛行時間型検出装置の復調コントラストを測定するステップと、
    前記飛行時間型検出装置の前記復調コントラストが第２の値より低いと決定するステップと、
    前記飛行時間型検出装置の前記復調コントラストが前記第２の値より低いという決定に基づき、前記飛行時間型検出装置が前記性能仕様を満たしていないと決定するステップとをさらに含む請求項２１に記載の方法。
JP2019555177A 2017-04-04 2018-04-03 高速光感知装置ｉｉｉ Active JP6961714B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021167356A JP7314229B2 (ja) 2017-04-04 2021-10-12 高速光感知装置ｉｉｉ
JP2023114616A JP2023133339A (ja) 2017-04-04 2023-07-12 高速光感知装置ｉｉｉ

Applications Claiming Priority (29)

Application Number Priority Date Filing Date Title
US201762481131P 2017-04-04 2017-04-04
US62/481,131 2017-04-04
US201762485003P 2017-04-13 2017-04-13
US62/485,003 2017-04-13
US201762504531P 2017-05-10 2017-05-10
US62/504,531 2017-05-10
US201762511977P 2017-05-27 2017-05-27
US62/511,977 2017-05-27
US201762534179P 2017-07-18 2017-07-18
US62/534,179 2017-07-18
US201762542329P 2017-08-08 2017-08-08
US62/542,329 2017-08-08
US201762561266P 2017-09-21 2017-09-21
US201762561256P 2017-09-21 2017-09-21
US62/561,266 2017-09-21
US62/561,256 2017-09-21
US201762581777P 2017-11-05 2017-11-05
US201762581720P 2017-11-05 2017-11-05
US62/581,777 2017-11-05
US62/581,720 2017-11-05
US201762596914P 2017-12-11 2017-12-11
US62/596,914 2017-12-11
US201862613054P 2018-01-03 2018-01-03
US62/613,054 2018-01-03
US201862617317P 2018-01-15 2018-01-15
US62/617,317 2018-01-15
US15/908,447 US10886309B2 (en) 2015-11-06 2018-02-28 High-speed light sensing apparatus II
US15/908,447 2018-02-28
PCT/US2018/025949 WO2018187370A1 (en) 2017-04-04 2018-04-03 High-speed light sensing apparatus iii

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021167356A Division JP7314229B2 (ja) 2017-04-04 2021-10-12 高速光感知装置ｉｉｉ

Publications (2)

Publication Number Publication Date
JP2020516200A true JP2020516200A (ja) 2020-05-28
JP6961714B2 JP6961714B2 (ja) 2021-11-05

Family

ID=63712541

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2019555177A Active JP6961714B2 (ja) 2017-04-04 2018-04-03 高速光感知装置ｉｉｉ
JP2021167356A Active JP7314229B2 (ja) 2017-04-04 2021-10-12 高速光感知装置ｉｉｉ
JP2023114616A Pending JP2023133339A (ja) 2017-04-04 2023-07-12 高速光感知装置ｉｉｉ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021167356A Active JP7314229B2 (ja) 2017-04-04 2021-10-12 高速光感知装置ｉｉｉ
JP2023114616A Pending JP2023133339A (ja) 2017-04-04 2023-07-12 高速光感知装置ｉｉｉ

Country Status (5)

Country Link
EP (2) EP3913673B1 (ja)
JP (3) JP6961714B2 (ja)
CN (2) CN110710196B (ja)
TW (2) TWI796813B (ja)
WO (1) WO2018187370A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021251004A1 (ja) * 2020-06-08 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
WO2022118635A1 (ja) * 2020-12-04 2022-06-09 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距装置
KR20230120071A (ko) * 2022-02-08 2023-08-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 캐리어 이동 효율을 개선하기 위한 채널 패턴 설계
WO2024057470A1 (ja) * 2022-09-15 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置およびその製造方法、並びに電子機器
JP7522400B2 (ja) 2020-11-16 2024-07-25 国立大学法人広島大学 受光素子及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3410486B1 (en) 2017-06-02 2022-08-24 ams AG Resonant cavity enhanced image sensor
US11211421B2 (en) 2019-01-23 2021-12-28 Omnivision Technologies, Inc. Sensor comprising gate modulation with inductor to form a resonant circuit
JP7227067B2 (ja) * 2019-05-08 2023-02-21 株式会社日本マイクロニクス 検査用接続装置
US11451733B2 (en) * 2019-05-31 2022-09-20 Artilux, Inc. Optoelectronic device for reducing signal reset number and frame time
TW202418608A (zh) * 2019-06-18 2024-05-01 美商光程研創股份有限公司 光偵測裝置
CN112285446B (zh) * 2019-07-12 2024-05-31 瑞昱半导体股份有限公司 执行多种测试的测试系统、传送装置与接收装置
US11437416B2 (en) * 2019-09-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device layout to reduce pixel noise
US11749762B2 (en) * 2019-10-31 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device comprising a photodetector with reduced dark current
US11378750B2 (en) * 2020-01-17 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium photodetector embedded in a multi-mode interferometer
EP4160699A4 (en) * 2020-05-26 2023-10-25 Sony Semiconductor Solutions Corporation TELEMETRY DEVICE
WO2021240988A1 (ja) * 2020-05-26 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 測距装置
TWI748791B (zh) * 2020-07-31 2021-12-01 友達光電股份有限公司 光感測器及其製造方法
KR20230104171A (ko) 2020-11-27 2023-07-07 트라이아이 엘티디. 적외선 감지를 위한 방법 및 시스템
US12069873B2 (en) * 2020-12-18 2024-08-20 Ememory Technology Inc. Resistive memory cell and associated cell array structure
TWI753712B (zh) * 2020-12-21 2022-01-21 財團法人工業技術研究院 微機電紅外光感測裝置
US20220302188A1 (en) * 2021-03-19 2022-09-22 Artilux, Inc. Photo-detecting apparatus
WO2022211844A1 (en) * 2021-03-31 2022-10-06 Apple Inc. Electromagnetic radiation detectors integrated with immersion lenses
CN113381810B (zh) * 2021-08-12 2021-11-09 武汉联特科技股份有限公司 一种接收光功率免校准免测试方法、存储介质及芯片
US12094986B1 (en) 2021-08-25 2024-09-17 Apple Inc. Quantum-efficiency enhanced optical detector pixel having one or more optical scattering structures
TWI802032B (zh) * 2021-10-05 2023-05-11 鼎元光電科技股份有限公司 收光二極體
JP2023137056A (ja) 2022-03-17 2023-09-29 キオクシア株式会社 半導体装置、及び、半導体装置のテスト方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016208215A1 (ja) * 2015-06-24 2016-12-29 株式会社村田製作所 距離センサ及びユーザインタフェース装置
US20170040362A1 (en) * 2015-08-04 2017-02-09 Artilux Corporation Germanium-silicon light sensing apparatus
US20170040361A1 (en) * 2015-08-07 2017-02-09 Canon Kabushiki Kaisha Photoelectric conversion device, ranging apparatus, and information processing system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493030B1 (en) * 1998-04-08 2002-12-10 Pictos Technologies, Inc. Low-noise active pixel sensor for imaging arrays with global reset
JP2002368205A (ja) 2001-06-12 2002-12-20 Olympus Optical Co Ltd 距離情報入力装置
US6950368B2 (en) * 2003-02-25 2005-09-27 Micron Technology, Inc. Low-voltage sense amplifier and method
JP4268492B2 (ja) * 2003-10-02 2009-05-27 浜松ホトニクス株式会社 光検出装置
US7750958B1 (en) * 2005-03-28 2010-07-06 Cypress Semiconductor Corporation Pixel structure
WO2011133749A2 (en) * 2010-04-21 2011-10-27 Semiconductor Components Industries, Llc Pixel architecture and method
JP5674096B2 (ja) * 2010-07-22 2015-02-25 独立行政法人産業技術総合研究所 光電変換セル及びアレイとその読み出し方法と回路
JP5635937B2 (ja) 2011-03-31 2014-12-03 本田技研工業株式会社 固体撮像装置
KR101352436B1 (ko) * 2012-10-31 2014-01-20 주식회사 동부하이텍 이미지 센서
US10567683B2 (en) * 2014-06-06 2020-02-18 Rambus Inc. Image sensor with depletion-level pixel charge transfer control
US9602750B2 (en) * 2014-11-25 2017-03-21 Semiconductor Components Industries, Llc Image sensor pixels having built-in variable gain feedback amplifier circuitry
GB201421512D0 (en) 2014-12-03 2015-01-14 Melexis Technologies Nv A semiconductor pixel unit for simultaneously sensing visible light and near-infrared light, and a semiconductor sensor comprising same
KR20230044327A (ko) 2015-04-22 2023-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
CN108352393B (zh) 2015-07-23 2022-09-16 光程研创股份有限公司 高效宽光谱传感器
CN108140656B (zh) * 2015-08-27 2022-07-26 光程研创股份有限公司 宽频谱光学传感器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016208215A1 (ja) * 2015-06-24 2016-12-29 株式会社村田製作所 距離センサ及びユーザインタフェース装置
US20170040362A1 (en) * 2015-08-04 2017-02-09 Artilux Corporation Germanium-silicon light sensing apparatus
US20170040361A1 (en) * 2015-08-07 2017-02-09 Canon Kabushiki Kaisha Photoelectric conversion device, ranging apparatus, and information processing system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021251004A1 (ja) * 2020-06-08 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
JP7522400B2 (ja) 2020-11-16 2024-07-25 国立大学法人広島大学 受光素子及びその製造方法
WO2022118635A1 (ja) * 2020-12-04 2022-06-09 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距装置
KR20230120071A (ko) * 2022-02-08 2023-08-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 캐리어 이동 효율을 개선하기 위한 채널 패턴 설계
KR102623757B1 (ko) 2022-02-08 2024-01-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 캐리어 이동 효율을 개선하기 위한 채널 패턴 설계
WO2024057470A1 (ja) * 2022-09-15 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置およびその製造方法、並びに電子機器

Also Published As

Publication number Publication date
EP3607738A1 (en) 2020-02-12
EP3607738A4 (en) 2020-02-26
TWI746836B (zh) 2021-11-21
EP3913673A1 (en) 2021-11-24
TWI796813B (zh) 2023-03-21
JP2023133339A (ja) 2023-09-22
CN110710196B (zh) 2022-08-05
WO2018187370A1 (en) 2018-10-11
TW201904085A (zh) 2019-01-16
JP2022009035A (ja) 2022-01-14
TW202209697A (zh) 2022-03-01
JP6961714B2 (ja) 2021-11-05
EP3913673B1 (en) 2023-03-22
CN115037895A (zh) 2022-09-09
JP7314229B2 (ja) 2023-07-25
EP3607738B1 (en) 2021-07-07
CN110710196A (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
JP7314229B2 (ja) 高速光感知装置ｉｉｉ
US10418407B2 (en) High-speed light sensing apparatus III
US10886312B2 (en) High-speed light sensing apparatus II
US10739443B2 (en) High-speed light sensing apparatus II
US10741598B2 (en) High-speed light sensing apparatus II
EP3590136B1 (en) High-speed light sensing apparatus
TWI767862B (zh) 耦接光偵測器的電路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210319

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210319

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211013

R150 Certificate of patent or registration of utility model

Ref document number: 6961714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250