CN110710196B - 高速光检测装置 - Google Patents

高速光检测装置 Download PDF

Info

Publication number
CN110710196B
CN110710196B CN201880035981.XA CN201880035981A CN110710196B CN 110710196 B CN110710196 B CN 110710196B CN 201880035981 A CN201880035981 A CN 201880035981A CN 110710196 B CN110710196 B CN 110710196B
Authority
CN
China
Prior art keywords
region
readout
terminal
photodetector
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880035981.XA
Other languages
English (en)
Other versions
CN110710196A (zh
Inventor
那允中
梁哲夫
陈书履
郑斯璘
刘汉鼎
陈建龙
吕元復
林杰霆
陈柏均
陈慧文
朱书纬
林崇致
朱冠祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altaco
Original Assignee
Altaco
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/908,447 external-priority patent/US10886309B2/en
Application filed by Altaco filed Critical Altaco
Priority to CN202210853713.7A priority Critical patent/CN115037895A/zh
Publication of CN110710196A publication Critical patent/CN110710196A/zh
Application granted granted Critical
Publication of CN110710196B publication Critical patent/CN110710196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06Systems determining position data of a target
    • G01S17/08Systems determining position data of a target for measuring distance only
    • G01S17/32Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S17/36Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated with phase comparison between the received signal and the contemporaneously transmitted signal
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481Constructional features, e.g. arrangements of optical elements
    • G01S7/4811Constructional features, e.g. arrangements of optical elements common to transmitter and receiver
    • G01S7/4813Housing arrangements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491Details of non-pulse systems
    • G01S7/4912Receivers
    • G01S7/4913Circuits for detection, sampling, integration or read-out
    • G01S7/4914Circuits for detection, sampling, integration or read-out of detector arrays, e.g. charge-transfer gates
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491Details of non-pulse systems
    • G01S7/493Extracting wanted echo signals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/79Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Light Receiving Elements (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

一种电路,包含:一光检测器,包含一第一读出端子及一第二读出端子,第二读出端子不同于第一读出端子;一第一读出电路,耦接至第一读出端子,并被配置用于输出一第一读出电压;一第二读出电路,耦接至第二读出端子并被配置用于输出一第二读出电压;以及一共模模拟数字转换器(ADC),其包含:一第一输入端子,耦接至一第一电压源;一第二输入端子,耦接至一共模产生器,共模产生器被配置用于接收第一读出电压及第二读出电压,并产生在第一读出电压和第二读出电压之间的一共模电压;以及一第一输出端子,被配置用于输出对应于光检测器产生的电流大小的一第一输出信号。

Description

高速光检测装置
相关申请的交叉引用
本申请是2018年2月28提交的美国专利申请15/908,447的部分继续并要求其权益,该美国专利申请要求于2017年2月28提交的美国临时申请62/465,139、于2017年3月31日提交的美国临时专利申请 62/479,322、于2017年5月10日提交的美国临时专利申请62/504,531、于2017年4月13日提交的美国临时专利申请62/485,003、于2017年5月27日提交的美国临时专利申请62/511,977、于2017年7月18日提交的美国临时专利申请62/534,179、于2017年9月21日提交的美国临时专利申请62/561,266、于2018年1月3日提交的美国临时专利申请 62/613,054、于2018年1月15日提交的美国临时专利申请62/617,317的优先权;并且是于2016年10月31日提交的美国专利申请15/338,660的部分继续并且要求其权益,该美国专利申请要求于2016年2月12日提交的美国临时专利申请62/294,436、于2015年12月28日提交的美国临时专利申请62/271,386、以及于2015年11月6日提交的美国临时专利申请62/251,691的优先权,所有这些申请通过参考引入其全部。
本申请还要求于2017年4月4日提交的美国临时申请62/481,131、于 2017年5月27日提交的美国临时申请62/511,977、于2017年8月8日提交的美国临时申请62/542,329、于2017年9月21日提交的美国临时申请 62/561,256、于2017年11月5日提交的美国临时申请62/581,720、于 2017年11月5日提交的美国临时申请62/581,777、于2017年11月11日提交的美国临时申请62/596,914的优先权,所有这些申请通过参考引入其全部。
技术领域
本发明涉及利用光检测器来检测光。
背景技术
光在自由空间中传播,或者光学介质耦合到将光信号转换为电信号以用于处理的光检测器。
发明内容
根据本发明所描述的目标之一发明态样,三维物体所反射的光可以由成像系统的光检测器进行检测。此光检测器能将检测到的光转换为多个电荷。每个光检测器可包含用以收集电荷的两组开关。可依时序切换两组开关所控制的电荷收集过程,使得成像系统可以确认检测光的相位信息。成像系统可以用相位信息来分析与三维物体关联的特性,包含深度信息或材料成分。成像系统也可以用相位信息来分析与以下相关联的特性:眼态识别、体态辨识(gesture recognition)、三维物体扫描/影片录制、动作追踪(motion tracking)和/或扩增/虚拟现实 (augmented/virtual reality)应用。
一般来说,本发明所述主题的一个创新方面可体现为一电路,包含:一光检测器,包含一第一读出端子及一第二读出端子,所述的第二读出端子不同于所述的第一读出端子;一第一读出子电路包含一第一 MOSFET晶体管及一第二MOSFET晶体管,所述的第一MOSFET晶体管包含耦接于一第一控制电压源的一第一栅极端子、一第一沟道端子,以及耦接于所述的光检测器的所述的第一读出端子的一第二沟道端子;所述的第二MOSFET晶体管包含耦接于一第二控制电压源的一第二栅极端子、耦接于一供应电压节点的一第三沟道端子,以及耦接于所述的第一沟道端子的一第四沟道端子;以及一第二读出子电路包含一第三 MOSFET晶体管及一第四MOSFET晶体管,所述的第三MOSFET晶体管包含耦接于所述的第一控制电压源的一第三栅极端子、一第五沟道端子,以及耦接于所述的光检测器的所述的第二读出端子的一第六沟道端子;以及该第四MOSFET晶体管包含耦接于所述的第二控制电压源的一第四栅极端子、耦接于所述的供应电压节点的一第七沟道端子,以及耦接于第五沟道端子的一第八沟道端子。在操作所述电路时,所述的第一控制电压源产生一第一控制电压,所述的第一控制电压被配置用于建立一第一电压差及一第二电压差,所述的第一电压差为一差值介于所述的供应电压节点的一供应电压和所述的第一读出端子的一第一电压之间,所述的第二电压差为一差值介于所述的供应电压节点的所述的供应电压和所述的第二读出端子的一第二电压之间。
此电路的具体实施可包含一种或多种以下特征。例如,于操作所述电路时,所述的第一控制电压被配置用于使所述的第一MOSFET晶体管及所述的第三MOSFET晶体管各别地操作在次临界区或饱和区。
在一些实施方案中,所述的第一电压差和所述的第二电压差大于或等于所述的供应电压的百分之十。
在一些实施方案中,于操作电路时,与没有所述的第一MOSFET 晶体管和所述的第三MOSFET晶体管的电路相比,所述的第一控制电压源降低了通过所述的第一读出端子收集的一第一暗电流和通过所述的第二读出端子收集的一第二暗电流。
在一些实施方案中,所述的光检测器还包含一p型掺杂本体,所述的第一读出端子和该第二读出端子包含多个n型掺杂区,以及所述的第一MOSFET晶体管和所述的第三MOSFET晶体管都为n型MOSFET晶体管。
在一些实施方案中,所述的光检测器还包含一n型掺杂本体,所述的第一读出端子和所述的第二读出端子包含多个n型掺杂区,以及所述的第一MOSFET晶体管和所述的第三MOSFET晶体管都为p型MOSFET 晶体管。
在一些实施方案中,所述的光检测器为一开关光检测器,并被配置用于时差测距检测。
在一些实施方案中,所述的光检测器还包含一光吸收区,且所述的光吸收区包含锗。所述的光检测器还包含一第一控制端子和一第二控制端子。所述的光检测器可包含一凹槽,且所述的光吸收区的至少一部分嵌入在所述的凹槽中。
本发明所述主题的另一创新方面可体现在用于操作一电路的方法,所述的电路包含一光检测器,所述的光检测器具有耦接于一第一读出子电路的一第一读出端子及耦接于一第二读出子电路的一第二读出端子。所述的方法包含:通过耦接于所述的第一读出子电路及所述的第二读出子电路的一第一控制电压源产生一第一控制电压,所述的第一控制电压被配置用于个别地操作所述的第一读出子电路的一第一 MOSFET晶体管及所述的第二读出电路的一第三MOSFET晶体管在次临界区或饱和区;以及执行一光检测器读出步骤,包含设定所述的第一读出子电路的一第一输出端子为一第五电压,以及设定所述的第二读出子电路的一第二输出端子为一第六电压;其中控制所述的第一控制电压源以建立一第一电压差及一第二电压差,所述的第一电压差为所述的第一读出子电路和所述的第二读出子电路的一供应电压与所述的第一读出端子的一第一电压之间的差值,所述的第二电压差为所述的供应电压与所述的第二读出端子的一第二电压之间的差值。
本发明所述主题的另一创新方面可体现于一电路,包含:一光发射装置,包含耦接于一第一供应电压节点的一阴极,以及一阳极;一 MOSFET晶体管,包含耦接于一输入信号源的一栅极端子、耦接于所述的光发射装置的所述的阳极的一第一沟道端子,以及耦接于一第二供应电压节点的一第二沟道端子;一第一电感器包含耦接于一第三供应电压节点或一电流源的一第一端子,以及耦接于所述的光发射装置的所述的阳极的一第二端子;以及一第二电感器,包含耦接于所述的MOSFET晶体管的所述的栅极端子的一第三端子,及一第四端子;其中,所述的第二电感器的一第二电感值经设定以让关联于所述的MOSFET晶体管的栅极端子相关的一LC谐振频率对应于所述的输入信号源的一输入频率。
此电路的具体实施例可包含一种或多种以下特征。例如电路可还包含一第一电容器,配置于所述的输入信号源及所述的MOSFET晶体管的所述的栅极端子之间,所述的第一电容器包含耦接于所述的MOSFET 晶体管的所述的栅极端子的一第一端子,以及耦接于所述的输入信号源的一第二端子,其中所述的第二电感器的所述的第四端子可耦接于一MOSFET偏压源。
在一些实施方案中,于操作所述的电路时,所述的MOSFET偏压源经控制而调整所述的光发射装置输出的光的一工作周期。
在一些实施方案中,所述的光发射装置包含一发光二极管阵列或一激光二极管阵列。
本发明所述主题的另一创新方面可体现于一电路,所述的电路包含:一光检测器,包含一第一读出端子及一第二读出端子,所述的第二读出端子不同于所述的第一读出端子;一第一读出电路耦接于所述的第一读出端子,并被配置用于输出一第一读出电压;一第二读出电路耦接于所述的第二读出端子,并被配置用于输出一第二读出电压;以及一共模模拟数字转换器包含耦接于一第一电压源的一第一输入端子,耦接于一共模产生器的一第二输入端子,所述的共模产生器被配置用于接收所述的第一读出电压和所述的第二读出电压并产生一共模电压,所述的共模电压介于所述的第一读出电压和所述的第二读出电压之间;以及一第一输出端子,其被配置用于输出对应于所述的光检测器产生的一电流量的一第一输出信号。
此电路的具体实施例可包含一种或多种以下特征。例如,电路可还包含一差模模拟数字转换器;所述的差模模拟数字转换器包含:耦接于所述的第一读出电路的一第三输入端子,所述的第三输入端子被配置用于接收所述的第一读出电压;耦接于所述的第二读出电路的一第四输入端子,所述的第四输入端子被配置用于接收所述的第二读出电压;以及一第二输出端子,其被配置用于输出对应于所述的光检测器产生的一时差测距信息的一第二输出信号;其中,所述的电路被操作以同步产生所述的第一输出信号及所述的第二输出信号。
在一些实施方案中,所述的第一读出电路包含:一第一电容器,耦接于所述的第一读出端子;以及一第一源极随耦器电路,耦接于所述的第一电容器,并被配置用于产生所述的第一读出电压。所述的第二读出电路包含:一第二电容器,耦接于所述的第二读出端子;以及一第二源极随耦器电路,耦接于所述的第二电容器,并被配置用于产生所述的第二读出电压。
在一些实施方案中,所述的第一读出电路包含:一第一MOSFET 晶体管,包含一第一栅极端子、一第一沟道端子及一第二沟道端子,所述的第一栅极端子耦接于一第一控制电压源,所述的第二沟道端子耦接于所述的光检测器的第一读出端子;一第二MOSFET晶体管,包含一第二栅极端子、一第三沟道端子及一第四沟道端子,所述的第二栅极端子耦接于一第二控制电压源,所述的第三沟道端子耦接于一供应电压节点,所述的第四沟道端子耦接于所述的第一沟道端子;一第一电容器,耦接于所述的第一MOSFET晶体管的第一沟道端子;以及一第一源极随耦器电路,耦接于所述的第一电容器,并被配置用于产生所述的第一读出电压。所述的第二读出电路包含:一第三MOSFET晶体管,包含一第三栅极端子、一第五沟道端子及一第六沟道端子,所述的第三栅极端子耦接于所述的第一控制电压源,所述的第六沟道端子,耦接于所述的光检测器的第二读出端子;一第四MOSFET晶体管,包含一第四栅极端子、一第七沟道端子及一第八沟道端子,所述的第四栅极端子耦接于所述的第二控制电压源,所述的第七沟道端子耦接于所述的供应电压节点,所述的第八沟道端子耦接于所述的第五沟道端子;一第二电容器,耦接于所述的第三MOSFET晶体管的第五沟道端子;以及一第二源极随耦器电路,耦接于所述的第二电容器,并被配置用于产生所述的第二读出电压。
在一些实施方案中,所述的第一电压源包含一第三源极随耦器电路。
本发明所述主题的另一创新方面可体现在用于操作一电路的方法,所述的方法适于测量一时差测距检测设备的性能特性,所述的时差测距检测装置包含一光检测器,所述的光检测器具有一第一读出端子及一第二读出端子,所述的第一读出端子耦接于一第一读出电路并被配置用于输出一第一读出电压,所述的第二读出端子耦接于一第二读出电路并被配置用于输出一第二读出电压。所述的方法包含:在没有环境光和一时差测距光信号时,通过测量所述的第一读出电压和所述的第二读出电压之间的一共模输出信号来测量所述的光检测器的一暗电流;判断所述的光检测器的所述的暗电流是否大于一第一值;以及于所述的光检测器的所述的暗电流大于所述的第一值时,判定所述的时差测距检测装置没有符合一性能规格。
此方法的具体实施例可包含一种或多种以下特征。例如,测量所述的光检测器的暗电流包含:通过一1位模拟数字转换器或一多位模拟数字转换器在没有环境光及时差测距光信号时,一次或多次测量于所述的第一读出电压及所述的第二读出电压之间的所述的共模输出信号;以及以所述的一次或多次测量的所述的共模输出信号判断所述的暗电流。
在一些实施方案中,所述的一次或多次测量是多次测量,其中多次测量中的每一个对应到不同的整合时间或输入到所述的1位模拟数字转换器或所述的多位转换器的不同复制电压。
在一些实施方案中,所述的方法,还包含:在有一时差测距光信号时,测量在所述的第一读出信号和所述的第二读出信号之间的一差模输出信号以测量所述的时差测距检测设备的一解调对比;判断所述的时差测距检测设备的所述的解调对比是否低于一第二值;以及于所述的时差测距检测设备的所述的解调对比低于该第二值时,判定所述的时差测距设备没有符合该性能规格。
此实施方案及其它实施方案可各视情况包含下列特征之一或多者。针对红外线波长,锗是一种高效的吸收材料,当使用低效的吸收材料(例如,硅)时,锗可以减少在更大基板深度处生成光载流子较慢的问题。对于n-及p-掺杂区制作在不同深度的光检测器而言,光载流子的传输距离受到吸收材料的深度而非宽度的限制。因此,即使使用具有一短吸收长度的一有效吸收材料,也能够让p-和n-掺杂区之间的距离变短,如此一来,小偏压可产生一强场从而增加操作速度。对这样的光检测器而言,可插入两群的开关并配置使呈交错排列,以替ToF系统收集不同光学相位的光载流子。操作速度的增加允许在一ToF系统中使用更高的调制频率,从而获得一更高的深度分辨率。在ToF系统中,光脉冲的峰值强度于其工作周期降低时增加,这可在保持ToF系统耗能不变的前提下提升信噪比(及深度准确度)。在可在操作速度增加时实现,从而可以在不使脉冲形状发生变形的情况下缩短光脉冲的工作周期。此外,当以锗作为吸收区时,能够使用波长大于1μm的光脉冲。波长更长的NIR(例如1.31μm、1.4μm、1.55μm)通常被认为对人眼更安全,故常波长的光脉冲能够在满足眼睛安全要求的前提下以更高的强度输出,从而提高信噪比(甚至是深度准确度)。
一种或多种实施方案的详细内容在附图及下文的具体实施方式中进行说明。其它潜在特征与优点将从具体实施方式、附图及权利要求中变得显而易见。
附图说明
图1A、1B、1C及1D是开关光检测器的示例。
图2A、2B、2C及2D是开关光检测器的示例。
图3A、3B、3C及3D是开关光检测器的示例。
图4A、4B、4C、4D及4E是开关光检测器的示例。
图4F-4I是选择地形成吸收层在基板上的设计的示例。
图5A-5C是光检测器的示例。
图5D-5K是开关光检测器的示例。
图6A-6B是开关光检测器的示例。
图7A-7B是整合透镜于光检测器的示例结构的剖视图。
图8A-8C是开关光检测器的开关的示例。
图9A-9E是开关光检测器的电气端子的示例。
图10A-10I是具有吸收区及基板的光检测器的示例结构。
图11A-11F是开关光检测器的示例的俯视图及侧视图。
图12A-12H是开关光检测器的示例的俯视图及侧视图。
图13A-13G是开关光检测器的示例的俯视图及侧视图。
图14A-14B是开关光检测器的示例的俯视图。
图15A-15G是传感器像素隔离的示例结构的侧视图。
图16A-16J是光检测器的示例结构的剖视图。
图17A-17E为吸收区表面改质的示例结构的剖视图。
图18A-18G是开关光检测器的示例的俯视图及侧视图。
图19A-19H是开关光检测器的示例的俯视图及侧视图。
图20A-20L是开关光检测器的示例的俯视图及侧视图。
图21A-21F是开关光检测器的示例的俯视图及侧视图。
图22A-22D是开关光检测器的示例的俯视图及侧视图。
图23A-23B是开关光检测器的示例的俯视图及侧视图。
图24A-24G是开关光检测器的示例的俯视图及侧视图。
图25A-25H是开关光检测器的示例的俯视图及侧视图。
图26是矩形光检测器的单位晶胞的示例。
图27是具有光敏晶体管增益的矩形开关光检测器的示例。
图28A是成像系统的示例的方块图。
图28B-28C示出使用成像系统来确定物体特性的技术的示例。
图29示出使用成像系统来确定物体特性的流程图的示例。
图30示出用于时差测距(ToF)检测的接收器单元的示例的方块图。
图31A-31I示出具有增加电容值的ToF接收器单元的示例的架构图和剖视图。
图32示出用于ToF检测的接收器单元的示例的方块图。
图33A-33E示出用于ToF检测的接收器单元的示例的剖视图。
图34示出用于ToF检测的接收器单元的结合程序的示例的剖视图。
图35示出操作ToF像素的电路的架构图。
图36A和图36B示出测试设备的示例的侧视图。
图37A示出对ToF像素进行数字测量的电路的示例。
图37B和图37C示出像素电路的示例的架构图。
图37D示出共模检测电路的示例的架构图。
图37E示出与操作图37A关联的电路的时序图的示例。
图37F示出用于表征ToF检测设备的性能的流程图的示例。
图38A和38B示出用于操作光发射装置的电路的架构图。
在各个附图中,相似的参考编号和名称表示相似的元件。也应当理解,附图所示的各个示例性实施方案仅为说明性表达,不一定按照比例进行绘制。
具体实施方式
光检测器可用于检测光信号,并且将光信号转换为可以由其它电路进一步处理电信号。在时差测距(time-of-flight;简称ToF)应用中,三维物体的深度信息可通过所传递的光脉冲与所检测的光脉冲之间的相位差来确定。例如,可以利用像素的二维阵列来重建三维物体的三维影像,其中每个像素可包含一个或多个光检测器,用于得到三维物体的相位信息。在一些实施方案中,时差测距应用使用波长在近红外(NIR) 范围内的光源。例如,发光二极管(LED)的波长可以是850纳米(nm)、 940nm、1050nm或1.3微米(μm)至1.6μm。一些光检测器可以将硅作吸收材料,但是硅不是NIR波长的高效吸收材料。具体地,光载流子可以在硅基板深处(例如,深度大于10μm)生成,这些光载流子会慢慢漂移和/或扩散至光检测器的结,而这导致设备的操作速度的降低。其次,为了使能耗最小,通常用小量的电压振幅来控制光检测器的操作。对于较大的吸收区(例如,直径10μm),小量的电压振幅仅可以在整个较大吸收区内形成较小的横向/纵向电场,这会影响横扫整个吸收区的光载流子的漂移速度。因此,设备的操作速度进一步受到限制。对于使用NIR波长的ToF应用,将锗硅(germanium-silicon;分子式GeSi)作为吸收材料的光检测器解决了上文讨论的技术问题。在此应用中,术语“光检测器(photodetector)”可以与术语“光学传感器(opticalsensor)”互换使用。在此应用中,术语“锗硅(GeSi)”所指的锗硅合金中,从 99%的锗(意即1%的硅)到1%的锗(意即99%的硅)。在此应用中,锗硅层可通过毯式外延生长(blanketepitaxy)技术、选择性外延生长 (selective epitaxy)技术或其它适用的技术来形成。其次,包含锗硅层的吸收层可以形成被绝缘体(例如,氧化物、氮化物)、一半导体(例如,硅、锗)或其等的结合围绕的一平面、一平台表面(mesa top surface) 或沟槽底面。此外,包含诸如成分不同的锗硅交替层等多层的应变超晶格(strained super lattice)结构或多量子阱结构可被使用于吸收层。又,低锗浓度(例如,<10%)的硅层或锗硅层可以用于保护高锗浓度(例如,>50%)的锗硅层的表面,这可以降低高锗浓度的锗硅层表面的一暗电流或一漏电流。
图1A是开关光检测器100的示例,其中开关光检测器100用于将光信号转换为一电信号。开关光检测器100包含制作在一基板102上的一吸收层106。基板102可以是任何合适将半导体元件制作在其上的基板。例如,基板102可以是一硅基板。吸收层106包含一第一开关108及一第二开关110。
一般来说,吸收层106接收一光信号112,并将光信号112转换为多个电信号。吸收层106可以是本征、p型或n型。在一些实施方案中,吸收层106可以是由p型锗硅材料形成。吸收层106经选择,在所需波长范围内具有较高的吸收系数。对于NIR波长,吸收层106可以是一锗硅平台,其中锗硅吸收光信号112中的光子,并生成电子空穴对。锗硅平台中锗和硅的材料成分可以被选择用于特定技术或应用。在一些实施方案中,吸收层106经设计,具有一厚度t。例如,对于850nm或940nm的波长,为了具有很大的量子效率,锗硅平台的厚度可以是大约1μm。在一些实施方案中,吸收层106的表面被设计为具有特定形状。例如,锗硅平台可以是圆形、正方形或矩形,这取决于光信号112在锗硅平台表面的空间剖面。在一些实施方案中,吸收层106被设计为具有一横向尺寸 (lateral dimension)d,用于接收光信号112。例如,锗硅平面可以是圆形或矩形,其中d的范围为1μm至50μm。
一第一开关108及一第二开关110制作在吸收层106中,第一开关 108耦接至一第一控制信号122及一第一读出电路124。第二开关110耦接至一第二控制信号132及一第二读出电路134。一般来说,第一读出电路 124或第二读出电路134根据第一控制信号122及第二控制信号132的控制来决定收集电子或空穴。
在一些实施方案中,第一开关108及第二开关110被制作用于收集多个电子。在这样的情况下,第一开关108包含一p型掺杂区128及一n 型掺杂区126。例如,p型掺杂区128可以具有一p+掺杂,其中活化掺杂物浓度(activated dopant concentration)可与制作技术所能达成的程度一样高;例如,当吸收层106是锗并且掺杂了硼时,为约5×1020cm-3。在一些实施方案中,p型掺杂区128的掺杂浓度(doping cencentration) 可以是低于5×1020cm-3,藉以简化制作复杂度(虽然增加接触电阻)。n 型掺杂区126可具有一n+掺杂,其中活化掺杂物浓度可与制作技术所能达成的程度一样高;例如,当吸收层106是锗并且掺杂了磷时,约为 1×1020cm-3。在一些实施方案中,n型掺杂区126的掺杂浓度可以是低于 1×1020cm-3,藉以简化制作复杂度(虽然增加接触电阻)。p型掺杂区128 及n型掺杂区126间的距离取决于制程设计规则。一般来说,p型掺杂区 128及n型掺杂区126间的距离愈近,生成光载流子的切换效率愈高。然而,减少p型掺杂区128和n型掺杂区126之间的距离可能会增加与p型掺杂区128和n型掺杂区126之间PN结相关的一暗电流。因此,距离可以是取决于开关光检测器100的性能来设定。第二开关110包含一p型掺杂区 138及一n型掺杂区136,p型掺杂区138类似于p型掺杂区128,并且n型掺杂区136类似于n型掺杂区126。
在一些实施方案中,p型掺杂区128耦接至第一控制信号122;例如, p型掺杂区128可耦接至一电压源,其中第一控制信号122可以是来自于电压源的AC电压信号。在一些实施方案中,n型掺杂区126耦接至读出电路124。读出电路124可为三晶体管(three-transistor)配置,该配置由一重置栅极(reset gate)、一源极随耦器(source-follower)、和一选择栅极(selection gate)、或任何适合处理电荷的电路构成。在一些实施方案中,读出电路124可制作在基板102上。在一些其它实施方案中,读出电路124可制作在另一基板上,并通过晶粒/晶圆接合或堆叠与开关光检测器100整合或是共同封装在一起。
p型掺杂层138耦接至第二控制信号132。例如,p型掺杂区138可耦接至一电压源,其中第二控制信号132可以是AC电压信号,并且其相位与第一控制信号122相反。在一些实施方案中,n型掺杂区136可耦接至读出电路134。读出电路134可类似于读出电路124。
第一控制信号122及第二控制信号132用于控制吸收光子所产生的多个电子的收集过程。例如,当第一控制信号122不同于第二控制信号 132,p型掺杂区128及p型掺杂区138之间会形成一电场,且自由电子会根据电场的方向而漂移至p型掺杂区128或p型掺杂区138。在一些实施方案中,第一控制信号122可固定在电压值Vi,第二控制信号132可在Vi±ΔV间变换。电子的漂移方向取决于偏压值。据此,当其中的一开关(例如,第一开关)导通(即电子往p型掺杂区128漂移)时,另一开关(例如,第二开关110)截止(即电子受到p型掺杂区138阻挡)。在一些实施方案中,第一控制信号122及第二控制信号132可具有不同电压值。
一般来说,p型掺杂区的费米能级与n型掺杂区的费米能级之间的差异会在这两个区域之间形成一电场。在第一开关108中,电场形成在p 型掺杂区128及n型掺杂区126之间。类似地,在第二开关110中,电场形成在p型掺杂区138及n型掺杂区136之间。当第一开关108导通(on)且第二开关110截止(off)时,电子会漂移到p型掺杂区128,并且在p型掺杂区128及n型掺杂区126之间的电场会进一步地移动电子到n型掺杂区126。读出电路124可接着处理n型掺杂区126收集到的电荷。相反地,当第二开关110导通且第一开关108截止时,电子会漂移到p型掺杂区 138,并且在p型掺杂区138及n型掺杂区136之间的电场会进一步地移动电子到n型掺杂区136。读出电路134可以接着处理n型掺杂区136收集到的电荷。
在一些实施方案中,可以在一开关的p型掺杂区及n型掺杂区之间施加电压,使开关操作在突崩机制(avalanche regime)中来增加双开关光检测器100的灵敏度。例如,在锗硅层106包含锗硅的情况下,当p型掺杂区128和n型掺杂区126之间的距离约为100nm时,可施加低于7伏特的电压以在p型掺杂区128及n型掺杂区126之间建立突崩增益(avalanchegain)。
在一些实施方案中,基板102可耦接至一外部控制116;例如,基板102可耦接至电气地端或一预设电压,预设电压低于n型掺杂区126和136的电压。在一些其它实施方案中,基板102可浮接或不耦接至任何的外部控制。
图1B是开关光检测器160的示例,其中开关光检测器160用于将光信号转换为一电信号。开关光检测器160类似于图1A示出的开关光检测器100,但是第一开关108及第二开关110还个别地包含一n型阱区152及一n型阱区154。此外,吸收区106可以是一p型掺杂区。在一些实施方案中,n型阱区152和154的掺杂量范围可以是1015cm-3至1017cm-3,吸收区 106的掺杂量范围可以是1014cm-3至1016cm-3
p型掺杂区128、n型阱区152、p型掺杂吸收区106、n型阱区154及p 型掺杂区138的排列形成了PNPNP结结构。一般来说,PNPNP结结构选择性地降低从第一控制信号122至第二控制信号132的一漏电流,或从第二控制信号132至第一控制信号122的一漏电流。n型掺杂区126、p型掺杂吸收区106及n型掺杂区136的排列形成了NPN结结构。一般来说,NPN 结结构选择性地降低从第一读出电路124至第二读出电路134的一电荷耦合,或从第二读出电路134往第一读出电路124的一电荷耦合。
在一些实施方案中,p型掺杂区128完全地形成在n型阱区152内。在一些实施方案中,p型掺杂区128部分地形成在n型阱区152中;例如, p型掺杂区128的一部分可通过注入p型掺杂物而形成在n型阱区152中,并且p型掺杂区128的另一部分可通过注入p型掺杂物而形成在吸收层 106中。类似地,在一些实施方案中,p型掺杂区128完全地形成于n型阱区154内。在一些其它实施方案中,p型掺杂区138部分地形成在n型阱区 154中。在一些实施方案中,n型阱区152和54的深度较p型掺杂区的深度来得浅。
图1C是开关光检测器170的示例,其中光检测器170用于将光信号转换为一电信号。开关光检测器170类似于图1A示出的开关光检测器 100,但是吸收层106还包含一n型阱区156。此外,吸收区106可以是一p 型掺杂区。在一些实施方案中,n型阱区156的掺杂量范围可以是1015cm-3至1017cm-3,吸收层106的掺杂量范围可以是1014cm3至1016cm-3
p型掺杂区128、n型阱区156及p型掺杂区138的排列形成了一PNP 结结构。一般来说,PNP结结构选择性地降低了从第一控制信号122至第二控制信号132的一漏电流,或者从第二控制信号132至第一控制信号 122的一漏电流。n型掺杂区126、p型掺杂吸收层106及n型掺杂区136的排列形成了一NPN结结构。一般来说,NPN结结构选择性地降低了从第一读出电路124至第二读出电路134的一电荷耦合,或者从第二读出电路 134至第一读出电路124的一电荷耦合。在一些实施方案中,当n型阱区 156够深,则n型掺杂区126、p型掺杂区106、n型阱区156、p型掺杂吸收区106及n型掺杂区136的排列可形成一NPNPN结结构,以更进一步地降低从第一读出电路124至第二读出电路134,或者由第二读出电路134从第一读出电路124的一电荷耦合。
在一些实施方案中,p型掺杂区128和138完全地形成在n型阱区156 内。在一些实施方案中,p型掺杂区128和138部分地形成在n型阱区156 中;例如,p型掺杂区128的一部分可通过注入p型掺杂物而形成在n型阱区156中,p型掺杂区128的另一部分可通过注入p型掺杂物而形成在吸收层106中。在一些实施方案中,n型阱区的深度较p型掺杂区128和138的深度来得浅。
图1D是开关光检测器180的示例,其中光检测器180用于将光信号转换为一电信号。开关光检测器180类似于图1A示出的开关光检测器 100,但是开关光检测器180还包含一p型阱区104,以及n型阱区142和 144。在一些实施方案中,n型阱区142和144的掺杂量范围可以是1016cm-3至1020cm-3,p型阱区104的掺杂量范围可以是1016cm-3至1020cm-3
在一些实施方案中,吸收层106可不完全地吸收入射光信号112中的光子;例如,若锗硅平台不会完全地吸收入射NIR光信号112中的光子,NIR光信号112可深入硅基板102,硅基板102可吸收深入其中的光子并在硅基板102的深处生成复合慢的光载流子。这些复合慢的光载流子会对开关光检测器的操作速度产生负面反应。其次,硅基板102中生成的光载流子可以被邻近的像素收集,这会造成无益的像素之间的信号串扰(singal cross-talk)。此外,硅基板102中生成的光载流子会导致基板102带电,这会引发开关光检测器的可靠度问题。
为了移除复合慢的光载流子,开关光检测器180可包含使让n型阱区142、144与p型阱区104短路的连接件。例如,可通过一金属硅化制程 (silicide process)或沉积金属垫来连结p型阱区104和n型阱区142、144 以形成此连接件。在n型阱区142、144及p型阱区104之间的短路允许于基板102中生成的光载流子于短路节点再复合(recomboned),进而提升开关光检测器的操作速度和/或可靠度。在一些实施方案中,为了减少设备暗电流,p型阱区104被用于保护(passivate)或缩小在吸收层106 和基板102之间围绕界面缺陷的电场。
尽管图1A-1D未示出,但是在一些实施方案中,光信号可以是从开关光检测器的基板102的背侧进入开关光检测器。一个或多个光学元件 (例如,微透镜或光导)可制作在基板102的背侧,光信号在光学元件聚焦、校直、散焦、滤波或根据透镜设计进行处理。
尽管图1A-1D未示出,但是在一些其它实施方案中,第一开关108 及第二开关110可按另选方式进行制作,以收集空穴,而非电子。在此情况下,p掺杂区128和p型掺杂区138将由n型掺杂区替代,n型掺杂区126 和n型掺杂区136将由p型掺杂区替代,n型阱区142、144、152、154和156 将由p型阱区替代,p型阱区104将由n型阱区替代。
尽管图1A-1D未示出,但是在一些实施方案中,吸收层106可以是在形成开关光检测器100、160、170和180之后再与一基板接合。基板可以是允许光电号112传递至开关光检测器的任何材料。例如,基板可以是聚合物或玻璃。在一些实施方案中,一个或多个光学元件(例如,微透镜或光导)可制作在承载基板上,光信号在光学元件聚焦、校直、散焦、滤波或根据透镜设计进行处理。
尽管图1A-1D未示出,但是在一些实施方案中,开关光检测器100、 160、170和180可以接合(例如,通过金属-金属接合、氧化物-氧化物接合、混合接合)到包含了控制信号电路和/或读出电路和/或相位锁相回路(phase lock loop;简称PLL)和/或模拟数字转换器电路的一第二基板。开关光检测器的顶部可以沉积一金属层,用于做为一反射器而来反射从基板102的背侧入射的光信号。增加类似反射镜的金属层可以增加吸收层106的吸收效率(量子效率);例如,通过增加一反射金属层,光检测器操作在范围为1.0μm至1.6μm的长NIR波长的吸收效率可以被大幅地提升。金属层和吸收层之间也可包含一氧化层来增加反射率。金属层也可以做为晶圆接合程序时的接合层。在一些实施方案中,能够增加类似于第一开关108和第二开关110的一个或多个开关来链接控制信号/读出电路。
尽管图1A-1D中未示出,但在一些实施方案中,吸收层106可部分地或完全地嵌入或凹入在基板102中以缓和表面形貌(surface topography)和便于制作。前述技术揭示于美国第20170040362A1号,专利名称为“Germanium-Silicon Light Sensing Apparatus”的专利早期公开案中﹐并在此援引加入。
图2A是开关光检测器200的示例,其中开关光检测器200用于将光信号转换为一电信号。第一开关208及第二开关210制作在一基板202上。开关光检测器200包含制作在基板202上的一吸收层206。基板202可以是任何合适将半导体元件配置在其上的基板。例如,基板202可以是一硅基板。
一般来说,吸收层206接收一光信号212,并将光信号212转换为多个电信号。吸收层206类似于吸收层106。吸收层206可以是本征、p型或 n型。在一些实施方案中,吸收层206可以是由p型锗硅材料形成。在一些实施方案中,吸收层206可包含一p型掺杂区209。p型掺杂区209可斥拒从吸收区206传递至基板202的光电子,从而增加操作速度;例如,p 型掺杂区209可具有一p+掺杂物。p+掺杂物的浓度可与制作技术所能到达的程度一样高;例如,当吸收层206为锗并且掺杂了硼时,为约5×1020 cm-3。在一些实施方案中,p型掺杂区209的掺杂浓度可低于5×1020cm-3,藉以简化制作复杂度(虽然增加接触电阻)。在一些实施方案中,p型掺杂区209可以是梯度p型掺杂区。
一第一开关208及一第二开关210可制作在基板202中。第一开关 208耦接至一第一控制信号222和一第一读出电路224。第二开关210耦接至一第二控制信号232和一第二读出电路234。一般来说,第一读出电路 224或第二读出电路234根据第一控制信号222及第二控制信号232的控制来决定收集电子或空穴。第一控制信号222类似于第一控制信号122,第二控制信号232类似于第二控制信号132;第一读出电路224类似于第一读出电路124,第二读出电路234类似于第二读出电路134。
在一些实施方案中,第一开关208及第二开关210被制作以收集吸收区206产生的多个电子。在这样的情况下,第一开关208包含一p型掺杂区228及一n型掺杂区226。例如,p型掺杂区228可以是具有一p+掺杂,其中活化掺杂物浓度可与制作技术所能达成的程度一样高;例如,当基板202为硅并且掺杂了硼时,约为2×1020cm-3。在一些实施方案中,p型掺杂区228的掺杂浓度可低于2×1020cm-3,藉以简化制作复杂度(虽然增加接触电阻)。n型掺杂区226可以具有一n+掺杂,其中活化掺杂物浓度可与制作技术所能达成的程度一样高;例如,当基板202为硅并且掺杂了磷时,约为5×1020cm-3。在一些实施方案中,n型掺杂区226的掺杂浓度可低于5×1020cm-3,藉以简化制作复杂度(虽然增加接触电阻)。p 型掺杂区228及n型掺杂区226间的距离取决于制程设计规则。一般来说, p型掺杂区228及n型掺杂区226之间的距离愈近,生成光载流子的切换效率愈高。第二开关210包含一p型掺杂区238及一n型掺杂区236。p型掺杂区238类似于p型掺杂区228,n型掺杂区236类似于n型掺杂区226。
在一些实施方案中,p型掺杂区228耦接至第一控制信号222,n型掺杂区226耦接至读出电路224。p型掺杂区238耦接至第二控制信号232。 n型掺杂区236耦接至读出电路234。第一控制信号222及第二控制信号 232用于控制吸收光子所产生的多个电子的收集过程。例如,当吸收层 206吸收光信号212中的多个光子时,电子空穴对被生成并漂移或扩散进入基板202。当施加电压时,若第一控制信号222不同于第二控制信号 232,p型掺杂区228及p型掺杂区238之间会形成一电场,且自由电子会根据电场的方向而从吸收层206漂移至p型掺杂区228或p型掺杂区238。在一些实施方案中,第一控制信号222可固定在电压值Vi,第二控制信号可在Vi±ΔV间变换。电子的漂移方向取决于偏压值。据此,当其中的一开关(例如,第一开关208)导通(即电子往p型掺杂区228漂移),另一开关(例如,第二开关210)截止(即电子受到p型掺杂区238阻挡)。在一些实施方案中,第一控制信号222及第二控制信号232可具有不同的电压值。
在第一开关208中,电场形成在p型掺杂区228及n型掺杂区226之间。类似地,在第二开关210中,电场形成在p型掺杂区238及n型掺杂区 236之间。当第一开关208导通而第二开关210截止时,电子会漂移到p 型掺杂区228,并且p型掺杂区228及n型掺杂区226之间的电场会进一步地移动电子到n型掺杂区226。读出电路224可以接着处理n型掺杂区226 收集到的电荷。相反地,当第二开关210导通而第一开关208截止时,电子会漂移到p型掺杂区238,并且在p型掺杂区238及n型掺杂区236之间的电场会进一步地移动电子到n型掺杂区236。读出电路234可以接着处理n 型掺杂区236收集到的电荷。
在一些实施方案中,可在一开关的p型掺杂区及n型掺杂区之间施加电压,使开关操作在突崩机制中来增加开关光检测器200的灵敏度。例如,在基板202包含锗硅的情况下,当p型掺杂区228及n型掺杂区226 之间的距离约为100nm时,可施加低于7伏特的电压以在p型掺杂区228 及n型掺杂区226之间建立突崩增益。
在一些实施方案中,p型掺杂区209可耦接于一外部控制214,例如, p型掺杂区209可耦接至电气地端。在一些实施方案中,p型掺杂区209 可浮接或不耦接至任何外部控制。在一些实施方案中,基板202可耦接至一外部控制216;例如,基板202可耦接至电气地端或一预设电压,预设电压低于n型掺杂区226和236的电压。在一些其它实施方案中,基板 202可浮接或不耦接至任何外部控制。
图2B是开关光检测器250的示例,其中开关光检测器250用于将光信号转换为一电信号。开关光检测器250类似于图2A示出的开关光检测器200,但是第一开关208及第二开关210还个别地包含一n型阱区252及一n型阱区254。此外,吸收层206可以是一p型掺杂区,基板202可以是一p型掺杂基板。在一些实施方案中,n型阱区252和254的掺杂量范围可以是1015cm-3至1017cm-3,基板202的掺杂量范围可以是1014cm-3至 1016cm-3
p型掺杂区228、n型阱区252、p型掺杂基板202、n型阱区254及p型掺杂区238的排列形成了PNPNP结结构。一般来说,PNPNP结结构选择性降低了从第一控制信号222至第二控制信号232的一漏电流,或者从第二控制信号232至第一控制信号222的一漏电流。n型掺杂区226、p型掺杂基板202及n型掺杂区236的排列形成了一NPN结结构。一般来说,NPN 结结构选择性地降低从第一读出电路224至第二读出电路234的一电荷耦合,或者从第二读出电路234至第一读出电路224的一电荷耦合。
在一些实施方案中,p型掺杂区228完全地形成在n型阱区252内。
在一些实施方案中,p型掺杂区228部分地形成于n型阱区252中;例如, p型掺杂区228的一部分可通过注入p型掺杂物而形成在n型阱区252中,p 型掺杂区228的另一部份可通过注入p型掺杂物而形成在基板202中。类似地,在一些实施方案中,p型掺杂区238完全地形成在n型阱区254内。在一些实施方案中,p型掺杂区238部分地形成在n型阱区254中。在一些实施方案中,n型阱区252的深度较p型掺杂区228和238的深度来得浅。
图2C是开关光检测器260的示例,其中光检测器260用于将光信号转换为一电信号。开关光检测器260类似于图2A示出的开关光检测器 200,但是基板202还包含一n型阱区244。此外,吸收层206可以是一p 型掺杂区,基板202可以是一p型掺杂基板。在一些实施方案中,n型阱区244的掺杂量范围可以是1015cm-3至1017cm-3,吸收层206和基板202的掺杂量范围可以是1014cm-3至1016cm-3
p型掺杂区228、n型阱区244及p型掺杂区238的排列形成了一PNP 结结构。一般来说,PNP结结构选择性地降低从第一控制信号222至第二控制信号232的一漏电流,或者从第二控制信号232至第一控制信号 222的一漏电流。n型掺杂区226、p型掺杂基板202及n型掺杂区236的排列形成了一NPN结结构。一般来说,NPN结结构选择性地降低了从第一读出电路224至第二读出电路234的一电荷耦合,或者从第二读出电路 234至第一读出电路224的一电荷耦合。在一些实施方案中,当n型阱区 244的深度够深,则n型掺杂区226、p型掺杂基板202、n型阱区244、p 型掺杂基板202及n型掺杂区236的排列可形成一NPNPN结结构,以更进一步地降低从第一读出电路224至第二读出电路234的一电荷耦合,或者从第二读出电路234至第一读出电路224的一电荷耦合。在一些实施方案中,n型阱区244也有效地降低电子从吸收层206往基板202流动时所能经历的位能障(potential energy barrier)。
在一些实施方案中,p型掺杂区228及238完全地形成于n型阱区244 内。在一些其它实施方案中,p型掺杂区228和238部分地形成在n型阱区 244中;例如,p型掺杂区228的一部分可通过注入p型掺杂物而形成在n 型阱区244中,p型掺杂区228的另一部分可通过注入p型掺杂物而形成在基板202中。在一些实施方案中,n型阱区244的深度较p型掺杂区228和238的深度来得浅。
图2D是开关光检测器270的示例,其中光检测器270用于将光信号转换为一电信号。开关光检测器270类似于图2A示出的开关光检测器 200,但还包含一个或多个p型阱区246和一个或多个p型阱区248。在一些实施方案中,一个或多个p型阱区246和一个或多个p型阱区246可以是一环状结构的一部分;环状结构围绕第一开关208和第二开关210。在一些实施方案中,前述的一个或多个p型阱区246和248的掺杂量范围可以是1015cm-3至1020cm-3。前述的一或多个p型阱区246和248隔离从相邻像素来的光电子。
尽管图2A-2D未示出,但是在一些实施方案中,光信号可以从开关光检测器的基板202的背侧进入开关光检测器。一个或多个光学元件(例如,微透镜或光导)可制作在基板202的背侧,光信号在光学元件聚焦、校直、散焦、滤波或根据透镜设计进行处理。
尽管在图2A-2D未示出,但是在一些实施方案中,第一开关208及第二开关210可按另选方式进行制作,以收集空穴,而非电子;在此情况下,p型掺杂区228、p型掺杂区238和p型掺杂区209将由n型掺杂区替代,n型掺杂区226和n型掺杂区236将由p型掺杂区替代,n型阱区252、 254和244将由p型阱区替代,p型阱区246和248将由n型阱区替代。
尽管图2A-2D未示出,但是在一些实施方案中,吸收层206可以是在形成开关光检测器200、250、260及270之后再与一基板接合。承载基板可以是允许光信号212传递至开关光检测器的任何材料;例如,基板可以是聚合物或玻璃。在一些实施方案中,一个或多个光学元件(例如,微透镜或光导)可制作在承载基板上,光信号在光学元件聚焦、校直、散焦、滤波或根据透镜设计进行处理。
尽管图2A-2D未示出,但是在一些实施方案中,开关光检测器200、 250、260及270可以接合(例如,通过金属-金属接合、氧化物-氧化物接合、混合接合)到包含了控制信号电路和/或读出电路和/或相位锁相回路和/或模拟数字转换器电路的一第二基板。开关光检测器的顶部可以沉积一金属层,用于做为一反射器而来反射从基板202的背侧入射的光信号。增加类似反射镜的金属层可以增加吸收层206的吸收效率(量子效率);例如,通过增加一反射金属层,光检测器操作在范围为1.0至 1.6μm的长NIR波长的吸收效率可以被大幅地提升。金属层及吸收层之间可包含一氧化层来增加反射率。金属层也可以作做晶圆接合程序时的接合层。在一些实施方案中,能够增加类似于第一开关208和第二开关 210的一个或多个开关来链接控制信号/读出电路。
尽管图2A-2D未示出,但是在一些实施方案中,吸收层206可部分地或完全地嵌入或凹入在基板202中以缓和表面形貌且便于制作。前述技术揭示于美国第20170040362A1号的专利早期公开案中。
图3A是开关光检测器300的示例,其中开关光检测器300用于将一光信号转换为一电信号。在图3A中,第一开关308a和308b,以及第二开关310a和310b制作在一基板302上并呈一垂直配置(vertical arrangement)。开关光检测器100或开关光检测器200的一个特征为:光学窗尺寸d越大,电子由其中的一开关漂移或扩散至另一开关的光电子传输时间越长。这会影响开关光检测器的操作速度。开关光检测器300 可通过垂直排列的p型掺杂区及n型掺杂区而进一步地提升操作速度。通过这样的垂直排列,光电子传输距离将受限于吸收层的厚度t(例如,约1μm)﹐而非受限于吸收层的光学窗尺寸d(例如,约10μm)。开关光检测器300包含制作在基板302上的一吸收层306。基板302可以是任何合适将半导体元件配置在其上的基板;例如,基板302可以是一硅基板。
一般来说,吸收层306接收一光信号312,并将光信号312转换为多个电信号。吸收层306类似于吸收层206。吸收层306可以是本征、p型或 n型。在一些实施方案中,吸收层206可由p型锗硅材料形成。在一些实施方案中,吸收层306可包含一p型掺杂区309;p型掺杂区309类似于p 型掺杂区209。
第一开关308a和308b,以及第二开关310a和310b制作在基板302中。在此要特别说明的是,尽管图3A示出了两个第一开关308a和308b,以及两个第二开关310a及310b,但是第一开关及第二开关的数目可以更多或更少。第一开关308a及308b耦接至一第一控制信号322及一第一读出电路324,第二开关310a及310b耦接至一第二控制信号332及一第二读出电路334。
一般来说,第一读出电路324或第二读出电路334根据第一控制信号322及第二控制信号332的控制来决定收集电子或空穴。第一控制信号 322类似于第一控制信号122,第二控制信号332类似于第二控制信号 132,第一读出电路324类似于第一读出电路124,第二读出电路334类似于第二读出电路134。在一些实施方案中,第一开关308和308b,以及第二开关310a和310b被制作用于收集吸收层306生成的多个电子。在这样的情况下,第一开关308a和308b分别包含p型掺杂区328a、328b及n型掺杂区326a、326b。例如,p型掺杂区328a和328b可具有一p+掺杂,其中活化掺杂物浓度可与制作技术所能达成的程度一样高;例如,当基板302 是硅并且掺杂了硼时,约为2×1020cm-3。在一些实施方案中,p型掺杂区328a和328b的掺杂浓度可低于2×1020cm-3,藉以简化制作复杂度(虽然增加接触电阻)。n型掺杂区326a和326b可具有一n+掺杂,其中活化掺杂物浓度可与制作技术所能达成的程度一样高;例如,当基板302是硅并且掺杂了磷时,约为5×1020cm-3。在一些实施方案中,n型掺杂区326a 及326b的掺杂浓度可低于5×1020cm-3,藉以简化制作复杂度(虽然增加接触电阻)。p型掺杂区328a及n型掺杂区326a之间的距离取决于制程设计规则;例如,p型掺杂区328a及n型掺杂区326a之间的距离可以根据与注入掺杂物关联的能量来控制。一般来说,当p型掺杂区328a/328b及n 型掺杂区326a/326b之间的距离愈靠近,生成光载流子的切换效率愈高。第二开关310a及310b个别地包含p型掺杂区338a和338b,以及n型掺杂区 336a和336b。p型掺杂区338a/338b类似于p型掺杂区328a/328b,n型掺杂区336a/336b类似于n型掺杂区326a/326b。
在一些实施方案中,p型掺杂区328a和328b耦接至第一控制信号 322。n型掺杂区326a和326b耦接至读出电路324。p型掺杂区338a和338b 耦接至第二控制信号332。n型掺杂区336a和336b耦接至读出电路332。第一控制信号322及第二控制信号332用于控制吸收光子所产生的多个电子的收集过程。例如,当吸收层306吸收光信号312中的光子时,电子空穴对被生成并漂移或扩散至基板302。当施加电压时,若第一控制信号322不同于第二控制信号332,p型掺杂区309和p型掺杂区328a/328b或 p型掺杂区338a/338b之间会建立多个电场,且自由电子会根据电场的方向而从吸收层306漂移至p型掺杂区328a/328b或p型掺杂区338a/338b。在一些实施方案中,第一控制信号322可固定在一电压值Vi,第二控制信号332可在Vi±ΔV间变换。电子的漂移方向取决于偏压值。据此,当一组开关(例如,第一开关308a和308b)导通(即电子往p型掺杂区328a 和328b漂移)时,另一组开关(例如,第二开关310a和310b)截止(即电子受到p型掺杂区338a和338b阻挡)。在一些实施方案中,第一控制信号322及第二控制信号332可具有不同的电压值。
在每个第一开关308a/308b中,电场建立于p型掺杂区328a/328b及n 型掺杂区326a/326b之间。类似地,在每个第二开关310a/310b中,电场建立在p型掺杂区338a/338b及n型掺杂区336a/336b之间。当第一开关 308a和308b导通而第二开关310a和310b截止时,电子会漂移到p型掺杂区328a和328b,并且p型掺杂区328a及n型掺杂区326a之间的电场会进一步地移动电子到n型掺杂区326a。类似地,p型掺杂区328b及n型掺杂区 326b之间的电场也会移动电子到n型掺杂区326b。读出电路324可以接着处理n型掺杂区326a和326b收集到的电荷。相反地,当第二开关310a和 310b导通而第一开关308a和308b截止时,电子会漂移到p型掺杂区338a 和338b,并且在p型掺杂区338a及n型掺杂区336a之间的电场会进一步地移动电子到n型掺杂区336a。类似地,p型掺杂区338b及n型掺杂区336b 之间的电场也移动电子到n型掺杂区336b。读出电路334可以接着处理n 型掺杂区336a和336b收集到的电荷。
在一些实施方案中,可在一开关的p型掺杂区及n型掺杂区之间施加电压,使开关操作在在突崩机制中来增加开关光检测器300的灵敏度。例如,在基板302包含锗硅的情况下,当p型掺杂区328a及n型掺杂区326a 之间的距离约为100nm时,可施加低于7伏特的电压以在p型掺杂区328a 及n型掺杂区326a之间建立突崩增益。
在一些实施方案中,p型掺杂区309可耦接于一外部控制314,例如, p型掺杂区309可耦接至电气地端。在一些实施方案中,p型掺杂区309 可浮接或不耦接于任何外部控制。在一些实施方案中,基板302可耦接至一外部控制316;例如,基板302可耦接至电气地端。在一些实施方案中,基板302可浮接或不耦接至任何外部控制。
图3B是开关光检测器360的示例,其中开关光检测器360用于将光信号转换为一电信号。开关光检测器360类似于图3A所绘示的开关光检测器300,但是开关光检测器360还包含一n型阱区344。此外,吸收区360 可以是一p型掺杂区,基板可以是一p型掺杂基板。在一些实施方案中, n型阱区344的掺杂量范围可以是1015cm-3至1017cm-3,基板302的掺杂量范围可以是1014cm3至1016cm-3
p型掺杂区328a、n型阱区344及p型掺杂区338a的排列形成了PNP 结结构;类似地,p型掺杂区328b、n型阱区344及p型掺杂区338b的排列也形成了PNP结结构。一般来说,PNP结结构选择性地降低了从第一控制信号322至第二控制信号332的一漏电流,或者从第二控制信号332至第一控制信号322的一漏电流。n型掺杂区326a、p型掺杂基板302及n型掺杂区336a的排列形成了NPN结结构;类似地,n型掺杂区326b、p型掺杂基板302及n型掺杂区336b的排列也形成了NPN结结构。一般来说, NPN结结构选择性地降低了从第一读出电路324至第二读出电路334的一电荷耦合,或者从第二读出电路334至第一读出电路324的一电荷耦合。在一些实施方案中,n型阱区344也有效地降低电子从吸收层306 至基板302流动时所能经历的位能障。
在一些实施方案中,p型掺杂区328a、338a、328b及338b完全地形成在n型阱区344内。在一些其它实施方案中,p型掺杂区328a、338a、 328b和338b部分地形成在n型阱区344中。例如,p型掺杂区328a的一部分可通过注入p型掺杂物而形成在n型阱区344中,p型掺杂区328a的另一部分可通过注入p型掺杂物而形成在基板302中。在一些实施方案中,n 型阱区344的深度较p型掺杂区328a、338a、328b和338b的深度来得浅。
图3C是开关光检测器370的示例,其中光检测器370用于将光信号转换为一电信号。开关光检测器370类似于图3A示出的开关光检测器 300,但是还包含一个或多个p型阱区346和一个或多个p型阱区348。在一些实施方案中,一个或多个p型阱区346和一个或多个p型阱区348可以是一环状结构的一部分;环状结构围绕第一开关308a、308b及第二开关310a、310b。在一些实施方案中,一或多个p型阱区的掺杂量范围可以是1015cm-3至1020cm-3。前述的一或多个p型阱区346和348隔离从相邻像素来的光电子。
图3D是开关光检测器380的示例的剖视图。在图3D中,第一开关 308a、308b的p型掺杂区328a、328b,以及第二开关310a、310b的p型掺杂区338a、338b可以呈指叉式排列地配置在基板302的一第一平面362 上。图3D还示出了第一开关308a和308b的n型掺杂区326a和326b以及第二开关310a和310b的n型掺杂区336a和336b可以指叉式排列地配置在基板302的一第二平面364。
尽管图3A-3D未示出,但是在一些实施方案中,光信号可以是从开关光检测器的基板302的背侧进入开关光检测器。一个或多个光学元件 (例如,微透镜或光导)可制作在基板302的背侧,光信号在光学元件聚焦、校直、散焦、滤波或根据透镜设计进行处理。
尽管图3A-3D未示出,但是在一些实施方案中,第一开关308a和 308b,以及第二开关310a和310b可按另选方式进行制作,以收集空穴,而非电子;在这种情况下,p型掺杂区328a和328b、p型掺杂区338a和 338b,以及p型掺杂区309将由n型掺杂区替代,n型掺杂区326a和326b,以及n型掺杂区336a和336b将由p型掺杂区替代,n型阱区344将由p型阱区替代,p型阱区346及348将由n型阱区替代。
尽管图3A-3D未示出,但是在一些其它实施方案中,吸收层306可以是在完成制作开关光检测器300、360、370及380之后再与一基板接合。基板可以是为允许光信号312传输至开关光检测器的任何材料;例如,基板可以是聚合物或玻璃。在一些实施方案中,一个或多个光学元件可制作在承载基板上,光信号在光学元件聚焦、校直、散焦、滤波或根据透镜设计进行处理。
尽管图3A-3D未示出,但是在一些实施方案中,开关光检测器300、 360、370及380可以接合(例如,通过金属-金属接合、氧化物-氧化物接合、混合接合)到包含了控制信号电路和/或读出电路和/或相位锁相回路和/或模拟数字转换器电路的一第二基板。开关光检测器的顶部可以沉积一金属层,用于做为一反射器而来反射从基板302的背侧入射的光信号。增加类似反射镜的金属层可以增加吸收层306的吸收效率(量子效率);例如,通过增加一反射金属层,光检测器操作在范围为1.0至 1.6μm的长NIR波长的吸收效率可以被大幅地提升。金属层及吸收层之间可包含一氧化层来增加反射率。金属层也可以作做晶圆接合程序时的接合层。在一些实施方案中,可加入类似于第一开关308a(或308b)和第二开关310a(或310b)的一或多个开关以结合控制信号/读出电路。
尽管图3A-3D未示出,但是在一些实施方案中,吸收层306可部分地或完全地嵌入或凹入在基板302中以缓和表面形貌且便于制作。前述技术揭示于美国第20170040362A1号的专利早期公开案中。
图4A是一开关光检测器400的示例,其中开关光检测器400用于将一光信号转换为一电信号。开关光检测器400包含制作在一基板402上的一吸收层406。基板402可以是任何合适将半导体元件配置在其上的基板。例如,基板402可以是一硅基板。吸收层406包含一第一开关408及一第二开关410。
一般来说,吸收层406接收一光信号412,并将光信号412转换为多个电信号。吸收层406可以是本征、p型或n型。在一些实施方案中,吸收层406可以是由p型锗硅材料形成。吸收层406经选择,在所需波长范围内具有较高的吸收系数。对于NIR波长,吸收层406可以是一锗硅平台,其中锗硅吸收光信号412中的光子,并生成电子空穴对。锗硅平台中锗和硅的材料成分可以被选择用于特定技术或应用。在一些实施方案中,吸收层406经设计,具有一厚度t;例如,对于850nm或940nm的波长,为了具有很大的量子效率,锗硅平台的厚度可以是大约1μm。在一些实施方案中,吸收层406的表面被设计为具有特定形状;例如,锗硅平台可以是圆形、正方形或矩形,这取决于光信号412在锗硅平台表面的空间剖面。在一些实施方案中,吸收层106被设计为具有一横向尺寸d,用于接收光信号412;例如,锗硅平台可以是圆形或矩形,其中d的范围为1μm至50μm。
第一开关408及第二开关410制作在吸收层406和基板402中。第一开关408耦接至一第一控制信号422及一第一读出电路424。第二开关410 耦接至一第二控制信号432及一第二读出电路434。一般来说,第一读出电路424或第二读出电路434根据第一控制信号422及第二控制信号432 的控制来决定收集电子或空穴。
在一些实施方案中,第一开关408及第二开关410经制作可收集电子。在前述状况下,第一开关408包含注入在吸收层406中的一p型掺杂区428,以及注入在基板402中的一n型掺杂区426。例如,p型掺杂区428 可具有一p+掺杂,其中活化掺杂物浓度可与制作技术所能达成的程度一样高;例如,当吸收层106为锗并且掺杂了硼时,约为5×1020cm-3。在一些实施方案中,p型掺杂区428的掺杂浓度可低于5×1020cm-3,藉以简化制作复杂度(虽然增加接触电阻)。n型掺杂区426可具有一n+掺杂,其中活化掺杂物浓度可与制作技术所能达成的程度一样高;例如,当基板402为硅并且掺杂了磷时,约为5×1020cm-3。在一些实施方案中,n型掺杂区426的掺杂浓度可低于5×1020cm-3,藉以简化制作复杂度(虽然增加接触电阻)。p型掺杂区428及n型掺杂区426间的距离取决于制程设计规则。一般来说,p型掺杂区428及n型掺杂区426之间的距离愈近,生成的光载流子的切换效率愈高。第二开关410包含一p型掺杂区438及一n 型掺杂区436,p型掺杂区438类似于p型掺杂区428,且n型掺杂区436类似于n型掺杂区426。
在一些实施方案中,p型掺杂区428耦接至第一控制信号422;例如, p型掺杂区448可耦接至一电压源,其中第一控制信号422可以是来自于电压源的AC电压信号。在一些实施方案中,n型掺杂区426耦接至读出电路424。读出电路424为三晶体管配置,该配置由一重置栅极、一源极随耦器、和一选择栅极、或任何适合处理电荷的电路构成。在一些实施方案中,读出电路424可制作在基板402上。在一些其它实施方案中,读出电路424可制作在另一基板上,并与开关光检测器400利用芯片/晶圆接合或堆叠技术而整合或是共同封装。
p型掺杂区438耦接至第二控制信号432;例如,p型掺杂区438可耦接至一电压源;其中,第二控制信号462可以是AC电压信号,并且其相位与第一控制信号422相反。在一些实施方案中,n型掺杂区436耦接至读出电路434,读出电路434可类似于读出电路424。
第一控制信号422及第二控制信号432用于控制吸收光子所产生的多个电子的收集过程。例如,当第一控制信号422不同于第二控制信号 432,p型掺杂区428及p型掺杂区438之间会形成一电场,且自由电子根据电场的方向而漂移p型掺杂区428或p型掺杂区438。在一些实施方案中,第一控制信号422可固定在一电压值Vi,第二控制信号432可在Vi ±ΔV间变换。电子的漂移方向取决于偏压值。据此,当一开关(例如,第一开关408)导通(即电子往p型掺杂区428漂移)时,另一开关(例如,第二开关410)截止(即电子受到p型掺杂区438阻挡)。在一些实施方案中,第一控制信号422及第二控制信号432可具有不同电压值。
一般而言,p型掺杂区的费米能级及n型掺杂区的费米能级之间的 (在平衡前的)差异会在这二区之间形成一电场。在第一开关408中,电场形成在p型掺杂区428及n型掺杂区426之间。类似地,在第二开关410 中,电场会形成在p型掺杂区438及n型掺杂区436之间。当第一开关408 导通且第二开关410截止时,电子会漂移到p型掺杂区428,并且在p型掺杂区428及n型掺杂区426之间的电场会进一步传递电子到n型掺杂区 426。读出电路424可接着处理n型掺杂区426收集的电荷。相反地,当第二开关410导通且第一开关408截止时,电子会漂移到p型掺杂区438,并且在p型掺杂区438及n型掺杂区436之间的电场会进一步传递电子到n型掺杂区436。读出电路434可接着处理n型掺杂区436收集的电荷。
在一些实施方案中,基板402耦接于一外部控制416,例如,基板 402可耦接至电气地端。在一些实施方案中,基板402可浮接或不耦接至任何的外部控制。
图4B是开关光检测器450的示例,其中开关光检测器450用于将光信号转换为一电信号。开关光检测器450类似于图4A示出的开关光检测器400,但是第一开关408及第二开关410还个别地包含一n型阱区452及一n型阱区454。此外,吸收区406可以是一p型掺杂层,基板402可以是一p型掺杂基板。在一些实施方案中,n型阱区452的掺杂量范围可以是 1015cm-3至1017cm3,基板402的掺杂量范围可以是1014cm-3至1016cm3
p型掺杂区428、n型阱区452、吸收区406、n型阱区454及p型掺杂区438的排列形成了一PNPNP结结构。一般来说,PNPNP结结构选择性降低了从第一控制信号422至第二控制信号432,或者从第二控制信号 432至第一控制信号422的一漏电流。
n型掺杂区426、p型掺杂基板402及n型掺杂区436的排列形成了一 NPN结结构。一般来说,NPN结结构选择性降低了从第一读出电路424 至第二读出电路434,或者从第二读出电路434至第一读出电路424的一电荷耦合。
在一些实施方案中,p型掺杂区428完全地形成在n型阱区452内。在一些其它实施方案中,p型掺杂区428部分地形成在n型阱区452中;例如,p型掺杂区428的一部分可通过注入p型掺杂物而形成在n型阱区452 中,p型掺杂区428的另一部分可通过注入p型掺杂物而形成在吸收层406 中。类似地,在一些其它实施方案中,p型掺杂区438完全地形成于n型阱区454。在一些实施方案中,p型掺杂区438部分地形成于n型阱区454 中。在一些实施方案中,n型阱区452和454的深度较p型掺杂区的深度来得浅。
图4C是开关光检测器460的示例,其中光检测器460用于将光信号转换为一电信号。开关光检测器460类似于图4A示出的开关光检测器 400,但是吸收层406还包含一n型阱区456。此外,吸收区406可以是一p 型掺杂区,基板402可以是一p型掺杂基板。在一些实施方案中,n型阱区456的掺杂量范围可以是1015cm-3至1017cm-3,吸收层406及基板402的掺杂量范围可以是1014cm3至1016cm-3
p型掺杂区428、n型阱区456及p型掺杂区438的排列形成了一PNP 结结构。一般来说,PNP结结构选择性降低了从第一控制信号422至第二控制信号432,或者从第二控制信号432至第一控制信号422的一漏电流。
n型掺杂区426、p型掺杂吸收层406及n型掺杂区436的排列形成了一NPN结结构。一般来说,NPN结结构选择性降低了从第一读出电路424 至第二读出电路434,或者从第二读出电路434至第一读出电路424的一电荷耦合。
在一些实施方案中,p型掺杂区428和438完全地形成在n型阱区456 内。在一些其它实施方案中,p型掺杂区428和438部分地形成在n型阱区 456中;例如,p型掺杂区428的一部分可通过注入p型掺杂物而形成在n 型阱区456中,p型掺杂区428的另一部分可通过注入p型掺杂物而形成在吸收层406中。在一些实施方案中,n型阱区456的深度较p型掺杂区428和438的深度来得浅。
图4D是开关光检测器470的示例,其中光检测器470用于将光信号转换为一电信号。开关光检测器470类似于图4C示出的开关光检测器 460,但是它的n阱区458由吸收区406延伸至基板402。此外,吸收区406 可以是一p型掺杂区,基板402可以是p型掺杂基板。在一些实施方案中, n型阱区456的掺杂量范围可以是1015cm-3至1017cm-3。吸收层406及基板402的掺杂量范围可以是1014cm-3至1016cm-3
p型掺杂区428、n型阱区458及p型掺杂区438的排列形成了一PNP 结结构,这可进一步地降低从第一控制信号422至第二控制信号432,或者从第二控制信号432至第一控制信号422的一漏电流。n型掺杂区426、 p型掺杂基板402、n型阱区458、p型掺杂基板402及n型掺杂区436形成了一NPNPN结结构,由此可选择性地降低从第一读出电路424至第二读出电路434,或者由从二读出电路434至第一读出电路424的电荷耦合。在一些实施方案中,n型阱区458可以有效地降低电子所能察觉到的由吸收层406至基板402流动时的潜在位能障。
图4E是开关光检测器480的示例,其中光检测器480用于将光信号转换为一电信号。开关光检测器480类似于图4A示出的开关光检测器 400,但是开关光检测器480还包含一个或多个p型阱区446和一个或多个 p型阱区448。在一些实施方案中,一个或多个p型阱区446和一个或多个 p型阱区448可以是一环状结构的一部分;环状结构围绕第一开关408及第二开关410。在一些实施方案中,p型阱区446和448的掺杂量范围可以是1015cm-3至1020cm-3。前述的一或多个p型阱区446和448隔离从相邻像素来的光电子。
尽管图4A-4D未示出,但是在一些实施方案中,光信号可是从开关光检测器的基板402的背侧进入开关光检测器。一或多个光学元件(例如,微透镜或光导)可制作在基板402的背侧,光信号在光学元件聚焦、校直、散焦、滤波或根据透镜设计进行处理。
尽管图4A-4E未示出,但在一些实施方案中,第一开关408及第二开关410可按另选方式进行制作,以收集空穴,而非电子;在此情况下, p型掺杂区428及p型掺杂区438将由n型掺杂区替代,n型掺杂区426及n 型掺杂区436将由p型掺杂区替代,n型阱区452、454、456及458将由p 型阱区替代,p型阱区446及448将由n型阱区替代。
尽管图4A-4E未示出,但是在一些实施方案中,吸收层406可以是在形成开关光检测器400、450、460、470及480之后再与一基板接合。基板可以允许光电号412传输至开关光检测器的任何材料;例如,基板可以是聚合物或玻璃。在一些实施方案中,一个或多个光学元件(例如,微透镜或光导)可制作在承载基板上,光信号在光学元件聚焦、校直、散焦、滤波或根据透镜设计进行处理。
尽管图4A-4E未示出,但是在一些实施方案中,开关光检测器400、 450、460、470及480可以接合(例如,通过金属-金属接合、氧化物-氧化物接合、混合接合到包含了控制信号电路和/或读出电路和/或相位锁相回路和/或模拟数字转换器电路的一第二基板。开关光检测器的顶部可以沉积一金属层,用于做为一反射器而来反射从基板402的背侧入射的光信号。增加像反射镜的金属层可以增加吸收层406的吸收效率(量子效率);例如,通过增加一反射金属层,光检测器操作在范围为1.0至 1.6μm的长NIR波长的吸收效率可以被大幅地提升。金属层及吸收层之间可包含一氧化层来增加反射率。金属层也可以作做晶圆接合程序时的接合层。在一些实施方案中,能够增加类似于第一开关408和第二开关 410的一个或多个开关来链接控制信号/读出电路。
尽管图4A-4E未示出,但是在一些实施方案中,吸收层406可部分地或完全地嵌入或凹入在基板402中以缓和表面形貌且便于制作。前述技术揭示于美国第20170040362A1号的专利早期公开案中。
图4F-4I是用于选择性地形成吸收层在基板上的设计490的示例。设计490例如是用于制造图1A-4E示出的开关光检测器。在图4F中,凹槽 492形成在基板402上。凹槽492可以定义用于NIR像素的光检测器区。凹槽可通过微影然后干式蚀刻基板402而形成。凹槽的形状可以对应于像素的形状,并例如为正方形、圆形或其它适合的形状。
在图4G中,介电层可以沉积在基板的上方,且定向性的蚀刻 (directional etch)可以被执行以形成侧壁间隔件494。定向性蚀刻可为各向异性干式蚀刻(anisotropic dryetch)。前述的间隔件494可以是介电质材料(例如各种氧化物和氮化物),并用于分隔即将从基板402上形成的吸收层的侧壁。在一些实施方案中,间隔件494可被省略,且即将被形成的吸收层的嵌入部分可以直接接触形成在基板402中的凹槽492的表面,例如硅基板的[110]侧壁。
在图4H中,锗或锗硅吸收层496可选择性地从基板402生长。例如,吸收层496可以通过化学气相沉积(CVD)系统外延生长所形成。所形成的吸收层496部分嵌入在基板402的凹槽492中。吸收层496可例如是图 1A-4E中描述的开关光检测器的吸收层。
在图4I中,锗或锗硅吸收层496与基板402被平整化(或称平坦化) 以形成完全嵌入式的吸收层496。锗或锗硅吸收区496可通过化学机械抛光(chemical-mechanicalpolishing;简称CMP)或任何其他合适的技术进行平整化。在一些实施方案中,若锗或锗硅吸收层496和基板402的表面的原始表面形貌能够被后续制造程序步骤接受时,锗或锗硅吸收层 496相对于基板402的表面进行平整化的步骤可以被省略。
图5A是开关光检测器500的示例,其中开关光检测器500用于将一光信号转换为一电信号。开关光检测器500包含制作在一基板502上的一吸收层506,以及形成在吸收层506及基板502的上方的一第一层508。基板502可以是类似于前述的基板102,吸收层506可以是类似于前述的吸收层106,并可例如以锗或锗硅形成,且锗成分的浓度范围为1-99%。锗或锗硅吸收层的背景掺杂极性(background doping polarity)可以是p 型且掺杂量范围可以是1014cm-3至1016cm-3。前述的背景掺杂量可以是取决于,例如,掺杂的显性合并(explicitincorporation),或者在形成吸收层506时引入的材料缺陷。光检测器500的吸收层506具有一平台结构,基板支撑此平台结构。虽然在图标范例中﹐侧壁为垂直,平台的侧壁轮廓可视吸收层506的生长及制作制程而有不同。
第一层508覆盖吸收层506的一上表面及多个侧面,以及基板502形成有吸收层506的一上表面的一部分。第一层508可由与CMOS制程兼容的材料形成,例如:非晶硅、多晶硅、外延硅、氧化铝家族(例如, Al2O3)、氧化硅家族(例如,SiO2)、氧化锗家族(例如,GeO2)、锗硅家族(例如,Ge0.4Si0.6)、氮化硅家族(例如,Si3N4)、高k值材料(例如,HfOx、ZnOx、LaOx、LaSiOx)及其等的任意组合。出现在吸收层 506表面之上的第一层508可具有不同的效果;例如,第一层508可作为吸收层506的表面保护层(surface passivation layer),从而可以降低出现在吸收层506表面的缺陷所生成的暗电流或漏电流。在吸收层506为一锗吸收层或一锗硅吸收层的情况下,表面缺陷可以是暗电流或漏电流的重要来源,这会增加光检测器500生成的光电流中的噪声强度。通过形成第一层508在吸收层506的表面上,可以降低暗电流或漏电流,进而降低光检测器500的噪声量。在其它示例中,第一层508可调整在形成在光检测器500上的一接触和吸收层和/或基板502之间的一肖特基能障。前述的能障调整效果将详细说明如后。
图5B是开关光检测器510的示例,其中开关光检测器500用于将一光信号转换为一电信号。开关光检测器510类似于图5A中示出的开关光检测器500,但是差异在于吸收层506部分地嵌入在形成于基板502上的一沟槽中,且光检测器510更进一部包含多个间隔件(spacer)512。前述的多个间隔件512可以是介电质材料,例如,将吸收层506的侧壁从基板502上分离的多种氧化物和氮化物。在一些实施方案中,间隔件512 可被省略,而让吸收层506的嵌入部份直接地接触形成在基板502中的沟槽的一表面,例如,一硅基板的[110]侧壁。前述技术揭示于美国第 20170040362A1号的专利早期公开案中。
图5C是一开关光检测器520的示例,其中开关光检测器520用于将一光信号转换为一电信号。开关光检测器520类似于图5B示出的开关光检测器510,差异在于吸收层506完全地嵌入在形成于基板502上的沟槽。前述技术揭示于美国第20170040362A1号的专利早期公开案中。
图5D是一开关光检测器530的示例,其中开关光检测器530用于将一光信号转换为一电信号。开关光检测器530类似于图5B中绘示的开关光检测器510,差异在于一第一开关532及一第二开关542被制作在吸收层506及第一层508中。第一开关532类似于图1A示出的第一开关108,但是更进一步包含耦接至一第一n型掺杂区534的一第一读出接触535,以及耦接至第一p型掺杂区537的一第一控制接触538。类似地,第二开关542类似于图1A示出的第二开关110,但是更进一步包含耦接于一第二n型掺杂区544的一第二读出接触545,以及耦接于一第二p型掺杂区 547的一第二控制接触548。第一p型掺杂区537和第二p型掺杂区547可以是控制区,且第一n型掺杂区534和第二n型掺杂区544可以是读出区。第一读出接触535及第二读出接触545分别连接至对应读出电路(类似于图 1A示出的读出电路124和134)。第一控制接触538及第二控制接触548分别连接至对应的控制信号(类似于图1A示出的控制信号122和132)。
接触535、538、545和548为相应的掺杂区提供电气接触,并可由不同的导电材料形成。示例性的接触材料包含不同的金属硅化物、 Ta-TaN型Cu堆叠、Ti-TiN型W堆叠、铝及这些材料的多种组合。在一些实施方案中,读出接触535和545与控制接触538和539可以由不同的材料形成。接触535、538、545及548可以具有不同的实体结构。接触的直径或宽度可小至数十纳米。尽管只示出了单一接触535、538、545或548 耦接于掺杂区,但是类似惯用的半导体元件制作程序,二个或多个接触可耦合至掺杂区来降低接触电阻或提升可靠度。
图5E是一开关光检测器550的示例,其中开关光检测器550用于将一光信号转换为一电信号。开关光检测器550类似于图5D示出的开关光检测器530,差异在于第一开关532及第二开关542还个别地地包含了n 型阱区539和549,以及p型阱区536和546。额外的n型阱区及p型阱区可以调整光检测器550的电子和/或光学特性。在一些实施方案中,n型阱区539和549,以及p型阱区536和546的掺杂量范围可以是1015cm-3至 1017cm-3
p型阱区537、n型阱区539、一p型吸收层506、n型阱区549及p型掺杂区547形成了一PNPNP结结构。一般来说,PNPNP结结构可选择性降低从第一控制信号122至第二控制信号132的一漏电流,或者从第二控制信号132至第一控制信号122的一漏电流。n型掺杂区534、p型阱区536、 p型吸收层506、p型阱区546及n型掺杂区544形成一NPN结结构。一般来说,NPN结结构可选择性地降低从第一读出电路124至第二读出电路134 的一电荷耦合,或者从第二读出电路134至第一读出电路124的一电荷耦合。
在一些实施方案中,p型掺杂区537完全地形成在n型阱区539内。在一些其它实施方案中,p型掺杂区537部分地形成于n型阱区539中;例如,p型掺杂区537的一部分可通过注入p型掺杂物而形成在n型阱区539 中,p型掺杂区128的另一部分可通过注入p型掺杂物而形成在吸收层506 中。类似地,在一些实施方案中,p型掺杂区547完全地形成于n型阱区549中。在一些其它实施方案中,n型阱区539和549形成包含p型掺杂区 537和547至少一部分的一连续n型阱区。
在一些实施方案中,n型掺杂区534完全地形成在p型阱区536之外。在一些其它实施方案中,n型掺杂区534部分地形成在p型阱区536中;例如,n型掺杂区534的一部分可通过注入n型掺杂物而形成在p型阱区536 中,n型掺杂区534的另一部分可通过注入n型掺杂物而形成在吸收层506 中。类似地,在一些实施方案中,n型掺杂区544完全地形成于p型阱区546之外。在一些其它实施方案中,n型掺杂544部分地形成在p型阱区 546中。
尽管图5D和5E示出具有部分嵌入吸收区506的开关光检测器,但是同样的结构能够被用在具有非嵌入吸收层506的光检测器500,以及具有一完全嵌入吸收层的光检测器520中,以达成类似的效果。
为了便于制图,n型阱区539和549,以及p型阱区536和546被画在一起;但是在实际实施时,该些阱区可以独立实现,或者以任意结合方式实现。
图5F是一开关光检测器560的示例,其中开关光检测器560用于将一光信号转换为一电信号。开关光检测器560类似于图5D中示出的光检测器530,差异在于开关537和547对应的p型掺杂区537和547被省略;如此一来,第一控制接触538及第二控制接触548对第一层508形成肖特基结。当半导体未故意掺杂(intentionally doped)或掺杂中度杂杂物浓度(moderate dopant concentration),例如,低于1×1015cm-3时,肖特基结是形成在一金属及一半导体之间的一电气结。在第一控制接触538及第二控制接触548间穿过第一层508及吸收层506的一区562注记有一漏电流路径,此漏电流路径将参照图5G进行详细说明。
图5G是能带图570的示例,此能带图对应形成在控制接触538和548 之间的漏电流路径。能带图570示出电荷载流子,例如,一电子573及一空穴574,在一漏电流路径不同位置的不同能级。纵轴对应至一能级E,横轴对应沿着漏电流路径的一位置x,其中漏电流路径形成在控制接触 538和548之间。在此示出第一控制接触538的电位高于第二控制接触548 的电位(例如,第一控制信号122的电压较第二控制信号132的电压来得低)的一个示例性的方案。电位差以整个能带图的斜率从第一控制接触 538往第二控制接触548下降来表示。图5G中示出的能级和位置关系仅为了绘示便利性,并不是实际数值。
一电子能障573和一空穴能障575是肖特基能障的一示例。一肖特基结的特征为呈现一肖特基能障,肖特基能障为电子572及空穴574通过肖特基结所需克服的一电位能障。能障573和575的数值可依接触538和 548的材料的工函数(work function)而改变。通过选择合适的接触和第一层的材料组合,就可以设定所需求的电子能障573及空穴能障575。
电子572必须克服第一控制接触538和第一层508之间的电子能障 573。通过提供足够高的电子能障573,提供给第一控制接触的控制信号的电位不足以克服能障573。由此,电子能障573可以阻挡电子572传递至吸收层506。归因于一电子572的热能的统计波动(stastistical fluctuation)(“热离子发射(thermionic emission)”)或量子穿透效应(quantum tunneling),若电子572可穿越吸收层506并传递至与第二控制接触548相邻的第一层508;则电子573可克服电子能障573。另一电子能障出现在吸收层508和第一层508之间的一结,其会进一步地阻止电子传递至第二控制接触548,进而降低电子从第一控制接触538向第二控制接触548传递所产生的一漏电流。
类似地,空穴574必须克服形成在第二控制接触548和第一层508之间的能障。通过提供一足够高的空穴能障575,提供给第二控制接触的控制信号132的电位不足以克服能障575。由此,空穴能障575可阻挡空穴574传递至吸收层506。归因于一空穴574的热能的统计波动(“热离子发射”)或量子穿透校应,若空穴574可穿越吸收层506并传递至与第一控制接触538相邻的第一层508;则空穴574可克服空穴能障575。另一空穴能障出现在吸收层508和第一层508之间的一结,其会进一步地阻挡空穴574传递至第一控制接触538,进而降低空穴从第二控制接触548向第一控制接触538传递所产生的一漏电流。
当光照射吸收层506时,光的光子576可在吸收层506的一价带被电子吸收,进而建立出如同光子576旁边以垂直箭头所指示的一电子-空穴。电子-空穴对中的电子形成的光电流会被读出电路124和/或134所对应的读出接触535和/或545读取,且不会流动至控制接触538和548。在这种情况下,由第一层508和吸收层506间的结所形成的能障可避免此流动,进而提升读出电路的光电流收集效率。
当第一层508(例如,非晶硅、多晶硅、结晶硅或锗硅)被插入控制接触538、548及吸收层506(例如,锗硅平台)之间时,金属半导体结的肖特基能障会被改变,如前所述﹐接触538和548可以部分遮蔽注入第一层508的电子或空穴。一ToF像素(例如在此所述的开关光检测器) 的能耗部份取决于连接至二控制电路的二控制接触538和548间传递的漏电流。如此一来,通过接触537和548而部分地遮蔽注入的电子或空穴,能够大幅地降低ToF的能耗。
图5H是一开关光检测器580的示例,其中开关光检测器560用于将一光信号转换为一电信号。开关光检测器580类似于图5F示出的开关光检测器560,差异在于开关光检测器580还包含了n型掺杂区539和549,以及p型阱区536和546。n型阱区539和549,以及p型阱区536和546的结构及效果已在图5E中进行描述。此外,n型阱区539和549与在控制接触 538、548下方的第一层508的一部分重叠,这会提高在吸收层506内部的电压降。提高吸收层506内部的电压降能够增加建立在吸收层506内部的电场强度,进而提升由读出电路124和/或134通过对应的读出接触535和 /或545撷取光生电子(photo-generated electrons)的能力。
图5I是开关光检测器582的示例,其中开关光检测器560用于将一光信号转换为一电信号。开关光检测器582类似于图5E所示出的开关光检测器550,差异在于第一开关532位在基板502上并邻接在吸收区506的左侧,第二开关542位在基板52上并邻接在吸收区506的右侧。开关光检测器582类似于前述的开关光检测器,但是相较于形成在接触(例如,读出接触535和545或控制接触538和548)及锗或锗硅吸收层506之间的电气接触,形成在接触及硅基板502的电气接触通常具有一低暗电流或漏电流,这可以例如源自于基板502的材料缺陷较吸收层506的材料缺陷来得少;这使得全部的暗电流或漏电流较图5E示出的光检测器550来得低。此外,归因于开关配置在基板502上,在吸收区506因吸收光而生成的光载流子能够在到达读出电路124和134之前,从吸收区506传递至基板 502。依据吸收区506及间隔件512的特定几何形状及其等材料的不同,光载流子可传导通过间隔件512,在间隔件512周边传递或其等的组合。
在一些实施方案中,p型掺杂区537和547可以类似于图5F示出般进行省略。虽然n型阱区539和549,以及p型阱区536和546在便于制图的条件下绘示在一起,该些阱可以省略、可以独立实现,或者以任意结合方式实现。
图5J是一开关光检测器586的示例,其中开关光检测器586用于将一光信号转换为一电信号。开关光检测器586类似于图5I示出的开关光检测器582,差异在于开关532和542个别对应的p型掺杂区537和547被省略;由此,第一控制接触538和548对第一层508形成肖特基结。肖特基结的效果已在图5F-H对应段落详细说明。归因于变更后的光检测器586 的几何形状与光检测器506相关,图5G示出的能带图570仍适用于光检测器586中的区562,惟形成在第一层508的能障现在由对应的第一层 508、基板502及间隔件512来形成。
虽然n型阱区539和549,以及p型阱区536和546在便于制图的条件下绘示在一起,但该些阱可以省略、可以独立实现,或者以任意结合方式实现。
图5K是一开关光检测器588的示例,其中开关光检测器588用于将一光信号转换为一电信号。开关光检测器588类似于图5I示出的开关光检测器582,差异在于第一开关532还包含第二p型掺杂区537a、一第三控制接触538a和一第二n型阱区539a,以及第二开关543还包含一第二p 型掺杂区547a、一第四控制接触548a和一第二n型阱区549a。第三控制接触538a耦接于第二p型掺杂区537a,第二n型阱区539a和第二p型掺杂区537a接触;第四控制接触548a耦接于第二p型掺杂区547a,第二n型阱区549a接触第二p型掺杂区547a。第二p型掺杂区537a和537b分别类似于第二p型掺杂区537和547。第二n型阱区539a和549a分别类似于第二n型阱区539和549。第三控制接触538a类似于第一控制接触538,第四控制接触548a类似于第二控制接触548。第三控制接触538a连接第一控制信号122,第四控制接触548a连接第二控制信号132。
第一控制接触538及关联的掺杂区并不是直接地接触吸收区506,因此将第一控制信号122施加到第一控制接触538而在吸收区506内部所建立的电场,与图5E示出的光检测器550将第一控制接触538直接地接触吸收层506所建立的电场相比来得弱。通过增加第三及第四控制接触 538a和548a,以及相关掺杂区,光检测器586的载流子收集控制效率可较图5I示出的光检测器582提升且与图5E示出的光检测器550的载流子收集控制效率相近;然而将接触移至基板502﹐仍能部份保留降低暗电流或漏电流的优点。此外,吸收区的大电场能够让光检测器的带宽增加,加快第一开关532及第二开关542的切换,且额外增加的控制接触538a 和548a也可以提升光检测器584的操作速度。
尽管示出的第三控制接触538a和第四控制接触548a分别与第一控制接触538和第二控制接触548共享控制信号122和132,但是在一些实施方案中,接触538a和548a可耦接至不同于第一控制信号122和第二控制信号132的控制信号;例如,提供给第三控制接触538a的控制信号可小于提供给第一控制接触538的第一控制信号122;归因于第二p型掺杂区537a接近由吸收区506生成的载流子,相较于提供给第一控制接触538 的第一控制信号122,提供给第三控制接触538a的控制信号能对光生载流子具有较大效果;同样的机制也适用于供给第四控制接触548a的控制信号。
在一些实施方案中,第二p型掺杂区537a和547a可以被省略而形成肖特基结,其效果可参见FIG.5F-5H的说明。为了方便绘制,n型阱区 539和549,以及p型阱区536和546被画在一起;但是在实际实施时,该些阱可以独立实现,或者以任意结合方式实现。
尽管图5D-5K描述了具有部分嵌入吸收层506的开关光检测器的多种结构,但所述的结构也可以应用在具有一完全突出吸收层506的开关光检测器(例如,图5A示出的结构),以及具有一完全嵌入吸收层506 结构的开关光检测器(例如,图5C示出的结构),来达到类似的效果。
在图5A-图5K中描述的光检测器可合并至一前侧照射(front-sideillumination;简称FSI)影像传感器或一后侧照射(back-side illuminantion;简称BSI)影像传感器中。在前侧照射结构中,光从第一层508的顶部进入光检测器。在后侧照射结构中,光从基板502的底部进入光检测器。
控制区(例如,p型掺杂区537和547)及读出区(例如,n型掺杂区534和544)可具有不同高度;例如,对于光检测器530、550、560和 580,以及对于任何控制区和读出区都位于吸收区506的结构,对应于读出区或控制区的一部分吸收区506可以进行蚀刻,且读出区或控制区可以形成在蚀刻部分上,如此能够在控制区和读出区间形成一垂直偏移 (verticaloffset)。类似地,对于光检测器582、586和588,以及对于任何控制区和读出区都位于基板的结构,对应于读出区或控制区的一部分基板502可进行蚀刻,且读出区或控制区可以是形成在蚀刻部分,如此能够在控制区及读出区之间形成一垂直偏移。
在一些实施方案中,透镜可配置在入射光的一光学路径上。透镜可例如是一微球透镜(micro ball lens)或一菲涅尔环(Fresnel Zone Plate;简称FZP)透镜。在其它示例中,当基板502为一硅基板时,透镜可通过蚀刻基板502而直接形成在基板502上。透镜的详细结构将参照图7A- 图7B 进行详细说明。
在一些实施方案中,吸收层506及间隔件512之间的接口可掺杂有n 型或p型掺杂物,藉以提升对空穴和电子的电气隔离。在一些实施方案中,吸收层506和基板502之间的接口(例如,底接口)可掺杂有n型或p 型掺杂物,藉以提升对空穴和电子的电气隔离。
图6A是一开关光检测器600的示例,其中开关光检测器600用于将一光信号转换为一电信号。开关光检测器600包含一基板502、一吸收区 506、一第一开关532、一第二开关542,以及一反掺杂区610。反掺杂区 610配置在吸收区506内,第一开关532及第二开关542配置在吸收层506 上。基板502、吸收区506、第一开关532,以及第二开关542已经在与图 5D相关段落进行描述。
反掺杂区610是吸收区506的一部分,其中掺杂了一掺杂物种 (dopant specie)来降低吸收区506的一净载流子浓度(net carrier concentration)。一非掺杂半导体材料具有一相当浓度的电荷载流子,即使在缺乏掺杂物的条件下,该些电荷载流子仍然可以对电流传导作出贡献,电荷载流子的浓度对应于半导体的本征载流子浓度。吸收区506通常由半导体材料形成,例如:硅、锗或两者的合金,并具有相关的本征载流子浓度。本征载流子浓度可根据不同的因素而变化,例如材料制备方法及缺陷等级(缺陷浓度)。材料制备方法包含外延生长(epitaxial griwth)、化学气相沉积(chemical vapor deposition:简称CVD)、有机金属化学气相沉积(metel organic CVD:简称MOCVD)及物理气相沉积(physical vapordeposition:简称PVD),且不同的材料制备方法可产生不同的材料缺陷等级。一般而言,材料缺陷越多﹐则本征载流子浓度量越高;例如,在室温下,块材结晶锗的类p型本征载流子浓度(instrinsic p-type like carrier concentration)约2×1013cm-3,而外延锗可具有更高一个数量级的一类p型本征载流子浓度,约5×1014cm-3。取决于材料特性及缺陷的种类,半导体材料可以是p型或n型。
降低开关光检测器(例如,光检测器600)的一漏电流来降低能耗对一ToF像素来说是重要的。开关光检测器的一部分漏电流来自于传导在控制区之间的一漏电流,例如,在p型掺杂区537和547之间传导的电流。降低前述电流的一个方法是降低在p型掺杂区537和547之间的吸收区506的一净载流子浓度。前述的净载流子浓度是在传导电流时可得到的载流子浓度,并可通过结合本征载流子浓度及杂质的外部载流子浓度 (extrinsic carrierconcentration)的贡献进行判断。通过适当地选择杂质的电型、种类及浓度,可对本征载流子浓度进行补偿,或以掺杂物进行“反掺杂”来让半导体材料具有较低的净载流子浓度。一般而言,当本征载流子及净载流子具有相同极性,例如,都为p型或n型时,在控制区之间的漏电流会与净载流子浓度成正比。
在反掺杂区610的掺杂物的类型可依不同因素进行选择,例如形成吸收区506的材料或在吸收区506中的掺杂物的种类。例如,在硅基板上生长的外延锗一般是p型材料。在这种情况下,一n型掺杂物,例如:磷、砷、锑、氟可用于掺杂反掺杂区610。掺杂可通过不同的方式执行,包含在生长材料时进行注入、扩散及原位掺杂(in-situ doping)。在一些情况下,掺杂物,例如氟,可以保护缺陷。受保护的缺陷将不再作为电荷载流子的来源,且掺杂了氟的吸收区506的净载流子浓度可降低并变得更为接近本征材料。
在反掺杂区610的掺杂物浓度可依吸收区506的本征载流子浓度作为选择的根据。例如,本征载流子浓度约为5×1014cm-3的一外延锗可具有约5×1014cm-3的反掺杂浓度,由此可让外延锗的本征载流子浓度趋近于块材结晶锗的本征载流子浓度,其约为2×1013cm-3。一般来说,反掺杂浓度(counter-doping concentration)可介于1×1013cm-3至1×1016cm-3。在一些实施方案中,反掺杂区610的不同区域可以具有不同的掺杂物浓度。例如,在接近材料接口处(例如吸收器506的底面)会有较高的本征载流子浓度(因为有较高的缺陷的数量),高的反掺杂量可以提供较佳的补偿。在一些实施方案中,反掺杂物浓度(counter-dopant concentration)可高于吸收区506的本征载流子浓度;在这样的情况下,吸收区506的极性可从p型变更为n型,或由n型变更为p型。
虽然示出的反掺杂区610能够完全地覆盖n型掺杂区534和544,以及p型掺杂区537、547;但是反掺杂区610也可仅覆盖p型掺杂区537和547,或者n型掺杂区534和544。其次,仅管示出的反掺杂区610是一连续区,但是反掺杂区610也可以是二个或多个分离区。此外,仅管示出的反掺杂区610是吸收区506的一部分,但是反掺杂区610也可横跨整个吸收区506。
在一些实施方案中,反掺杂区610可作为一掺杂物扩散抑制器 (dopantdiffusion suppressor),并用于提供一陡峭结轮廓(abrupt junction profile)的结构。在反掺杂区610及p型掺杂区537和547之间的陡峭结轮廓的结构可以降低漏电流,从而降低ToF像素的能耗;例如,在锗吸收区506中,氟掺杂可以抑制在n型掺杂区534中的磷掺杂物扩散。
一般来说,反掺杂区610可以在不同的开关光检测器中实现,从而降低控制区之间的漏电流。
在一些实施方案中,p型掺杂区537和547可以被省略,但是这会导致肖特基结结构的产生,而其效果已于图5F-5H相关段落中进行描述。
图6B是开关光检测器620的示例,其中开关光检测器620用于将一光信号转换为一电信号。开关光检测器620类似于图6A示出的开关光检测器600,差异在于第一开关532和第二开关542还个别地包含了n型阱区 612和614。额外的n型阱区可以调整光检测器620的电气和/或光学特性。在一些实施方案中,n型阱区612和614的掺杂量范围可以是1015cm-3至1017cm-3。在一些实施方案中,n型阱区612和614可从吸收区506的上表面延伸至反掺杂区610的下表面,或者吸收层506和基板502之间的界面。
p型掺杂区537、n型阱区612、反掺杂区610、n型阱区614及p型掺杂区547排列形成了一PNINP结结构。一般来说,PNINP结结构可选择性地降低从第一控制信号122至第二控制信号132的一漏电流,或者从第二控制信号132至第一控制信号122的一漏电流。
在一些实施方案中,p型掺杂区537完全地形成在n型阱区612内。在一些其它实施方案中,p型掺杂区部分地形成在n型阱区612中;例如, p型掺杂区537的一部分可通过注入p型掺杂物而形成在n型阱区612中,p 型掺杂区537的另一部分可通过注入p型掺杂物而形成在反掺杂区610 中。类似地,在一些实施方案中,p型掺杂区547完全地形成于n型阱区614内。在一些其它实施方案中,p型掺杂区614部分地形成在n型阱区614 中。在一些实施方案中,n型阱区612和614形成同时包含了p型掺杂区537 和547的至少一部分的一连续n型阱区。
光检测器的操作速度或带宽为应用时的重要性能参数,并且对高速光检测有益,例如ToF检测。在所有光检测器的特性中,足以影响一光检测器带宽的就是光检测器的实体尺寸,例如光检测器能接收光的面积。举例来说,降低光检测器的面积会让光检测器的带宽增加,这会让元件电容减少、载流子传递时间缩减或前述两者的结合。然而,减少光检测器的检测面积,光检测器所测得的光量(即光子的数量)也会减少;例如,对每单位面积预定光强度的光来说,降低检测器的面积会减少其所能检测到的光。
在同时受益于高带宽及高检测效率的应用中,例如ToF检测,在光检测器的前方增加一微透镜是有利的。微透镜能够将入射光对焦在光检测器上,进而允许小面积的光检测器能够检测面积大过其本身的入射光。例如,结合一微透镜及一间隔层(SL)特性的设计能够让微透镜与光检测器之间的距离恰好为微透镜的一有效焦距,进而容许入射光会聚成一绕射极限光点(diffraction-limited spot)﹐此绕射极限光点与入射光波长平方的数量等级相同。这样的机制允许光检测器面积的缩减,同时也降低了光检测器面积减小的潜在缺点。
图7A示出整合硅透镜于光检测器的示例结构700的剖视图。结构 700包含一施主晶圆710及一承载晶圆730。施主晶圆710包含多个像素 720a-720c(合称为像素720)、沟道714、金属垫716及一第一接合层712;承载晶圆730包含一第二接合层732。施主晶圆710及承载晶圆730通过第一接合层712及第二接合层732而彼此接合。基板710可以是类似于图5A示出的基板502,吸收区706可以是类似于图5A-5K 示出的吸收区506。
像素720a-720c包含吸收区706a-706c,以及微透镜722a-722c(合称为微透镜722)。微透镜722为凸透镜并可整合在施主晶圆710中或整合在施主晶圆710上。在受益于高光收集效率的应用中,例如ToF检测,附加的微透镜722可能是有益的。微透镜722的凸结构能够让入射到微透镜 722的光会聚在吸收区706,这可以提升像素720的光收集效率,进而提升像素性能。在施主晶圆710的背侧配置具有微透镜722的像素720可以称为背照式技术。
微透镜722的特性会影响其性能,包含其几何参数及其构成材料。微透镜722一般以平凸结构来实现;微透镜722的一个面对入射光的表面为凸面并具有一曲率半径,另一个与施主晶圆710接合(微透镜722接合在施主晶圆710中或整合在施主晶圆710上)的表面为平面。平凸结构的微透镜722可以通过标准半导体制程技术进行制作。微透镜722可具有一高度HL及一直径DL,并可以与吸收区706的一透镜面对表面(lens-facing suface)分隔一高度HO。在一些实施方案中,HL的范围可以是1至4μm, HO的范围可以是8至12μm,HA的范围可以是1至1.5μm,DL的范围可以是5至15μm。在一些实施方案中,对一球型微透镜722来说,其曲率半径可以被设定而让焦距大约或等于HO,这样可以让光优化地会聚至吸收区706。焦距及曲率半径的尺寸可以通过不同模拟技术决定,例如:射线传播法(beam propagationmethod;简称BPM)和时域有限差分 (Finite difference time domain;简称FDTD)技术。在一些实施方案中,微透镜722为非球面透镜。
微透镜722能够由不同的材料和制程形成。一般来说,能够对像素 720所要检测的波长而言是透明的多种材料可以用于制作微透镜722。例如,微透镜722可以中高折射率的材料(例如,折射率大于1.5)制作而成,例如:结晶硅、多晶硅、非晶硅、氮化硅、聚合物或其等的组成。在可见光波长,一般使用聚合物材料制作微透镜。在NIR波长,多使用硅制作微透镜;这是因为硅对NIR波长来说是相对透明的,并具有高的折射率(在1000nm波长约为3.5),因此硅是适合用于NIR波长的透镜材料。此外,硅对于可见光(例如,小于800nm)具有高吸收,硅微透镜可防止相当程度的可见光入射到吸收区706,这对于NIR波长检测的应用(例如,ToF检测)是有益的。可以通过图案化及蚀刻施主晶圆710 的表面,可制作一结晶硅微透镜722,施主晶圆710一般而言是结晶硅晶圆。在其它示例中,多晶硅或非晶硅可沉积在施主晶圆710的表面上,并经图案化及蚀刻进行类似的制作。通过蚀刻结晶硅施主晶圆710,或者蚀刻沉积在施主晶圆710上的多晶硅或非晶硅所形成的透镜,都是把微透镜722整合在施主晶圆710上的示例性方法。
微透镜722的图案化程序可例如使用灰阶微影(grayscale lithograthy)技术来进行。在灰阶微影技术中,待图案化的特征(例如,微透镜)是利用曝光剂量的局部分级(local gradation)进行曝光,而将光罩上的渐变厚度进行图案转移以便于进行显影。例如,光罩可以先进行图案化而具有与微透镜722相类似的形状,并接着利用半导体蚀刻技术,例如等离子体基方向性蚀刻(plasma-based directional etching)技术,将被图案化的形状转移到其下材料(例如结晶硅施主晶圆710)的底部来完成微透镜722的制作。在一些实施方案中,曝光的局部区域的阶度罩可以例如通过改变光罩上的次波长(sub-wavelength)特征的填充因子(fill-factor)来达成。
吸收区706可以是类似于图5A示出的吸收区506,承载晶圆730可包含耦接至像素720的不同电子电路。例如,电子电路可通过例如是穿孔 714的结构进行耦接。穿孔714可耦接至一金属垫716并通过,例如一导线,而接合外部的电子设备。
承载晶圆730和施主晶圆710彼此可以通过技术而接合或机械附着。例如,第一接合层712及第二接合层732可以是氧化层(例如,二氧化硅),并以氧化物-氧化物接合技术而相互接合。在其它示例中,第一接合层712及第二接合层732可以是金属(例如,铜),并以金属-金属接合技术而相互接合。在另一示例中,第一接合层712及第二接合层732 可以是金属和氧化物的组合(例如,氧化硅和铜),并以混合接合技术而相互接合。
图7B示出整合硅透镜于光检测器的示例结构740的剖视图。结构 740包含一微透镜742、一抗反射(anti-reflection coating;简称ARC)层 744、一间隔层746、一第一层748、一第二层750、一硅层752及一光检测器754。微透镜742支撑ARC层744,间隔层746支撑微透镜层742。硅层752可以支撑光检测器754,或者光检测器754可以形成在硅层752中。第一层748及第二层750可以是硅层752和间隔层746之间的中介层。
ARC层744用以降低光入射到微透镜742的一反射率。ARC层744的一折射率可例如相当于微透镜742的折射率的平方根值(square root),并同时具有相当于入射波长的四分之一的厚度。在一些实施方式中, ARC层744可以是由二氧化硅形成。在一些实施方案中,ARC层744可以是多层结构形成的一多层ARC。
结构740可以是相当于整合透镜在背照式(BSI)影像感测结构。例如,硅层752能够是一硅基板,例如图7A示出的基板710或图5D示出的基板502;光检测器754可例如为图5D示出的开关光检测器530。硅层 752及第二层750之间的界面可以对应到图5D示出的基板502中相反于吸收区506的底面。在BSI结构中,形成在硅层752上的第二层750(例如,基板502的背侧)能够包含一般制作在BSI传感器晶圆上的多种结构和层;前述的多种结构和层例如包含用以降低光在硅层752的界面反射的 ARC层,以及用以阻挡不是进入用于接收光的硅层752部份(例如,微透镜742的底部)的光的金属网格(metal grid),例如钨网格。第一层748可以是提升间隔层746及第二层750之间的黏着力的一薄层,并用于增加结构740之间的可制作性及可靠度。第一层748的材料可以例如为各种的介电材料(例如,SiO2、SiON和SiN)或聚合物。在一些实施方案中,第一层748可以视第二层748及间隔层746间的交互作用(例如,当间隔层748可与第二层750可达到良好结合)而被省略。
结构740可由下列方式制作:提供包含了硅层752、光检测器754和第二层750的传感器晶圆,并依序沉积第一层748、间隔层746、微透镜742和ARC层744;接着再进行图案化及蚀刻而露出金属垫,金属垫类似于图7A示出的金属垫716。微透镜742可以通过图7A示出的用于制作微透镜742的技术进行图案化及蚀刻。尽管在此所示的ARC层744局限在微透镜742的表面,但是一般来说,ARC层744可以延伸到其它表面,例如微透镜742的侧面或间隔层746的上表面。
在此示例性的列出用于在工作波长为940nm的结构740在一特定实施时的各种元件特性。微透镜742具有一折射率为1.5316,一曲率半径为6μm,一高度为4μm,以及一直径DL为10μm。ARC层744以SiO2形成,且其在940nm波长下的折射率为1.46,并具有一厚度为160.96nm。间隔层746具有一折射率为1.5604,一厚度为10μm。第一层748具有一折射率为1.5507,以及一厚度为60nm。第二层750具有一钨网格,以及用于硅层752的一ARC层。仅管已提供了前述参数,但结构740的特性仍然例如依照不同的工作波长、材料及光检测器754的尺寸进行调整。
在一些实施方案中,第二层750可以被称为“顶层”,这是因为第二层750形成在一BSI影像传感器的一硅基板背面的顶部,并可以经调整而提升结构740的整体光学性能。如在前所述的,第二层750包含嵌入在一介电层中的金属网格,例如嵌入在一SiO2中的钨网格。当光直接从空气进入硅层752时,SiO2层可以作为ARC层。然而,归因于额外的微透镜742、间隔层746和第一层748的折射率都远大空气的折射率(约为 1.0),故SiO2可能无法有效地降低在硅层752和堆叠的第一层748和/或间隔层746的界面的光学反射。
表一示出对应于结构740的仿真参数及计算得到的穿透率,层及厚度经修改和/或近似来让结构740在不同实现下能达到预期的穿透率。
Figure GDA0003540680270000541
在表一中,情况1对应的一第二层750包含一标准单层SiO2,其经模拟得到的穿透率约为79%。对于需要将入射光最大划的应用,高达21%的入射光损失是无法接收的。通过在第二层750中(在SiO2层之下)加入一Si3N4层﹐以作为SiO2层及硅层752之间之中介层,即可缓和穿透率降低的问题。通过增加约121nm的Si3N4,穿透率可提升至约97.6%。如此一来,中介层可以被归为一ARC层。一般来说,折射率大于SiO2的各种光学透明材料都可以用于替代Si3N4;例如可与CMOS制程兼容的 SiON、SiN、Al2O3、HfO2、ZrO2、La2O3,以及高k值材料(例如,材料具有高介电常数)。适合的材料可以具有高于例如是1.6、1.7、1.8、 1.9或2.0的一折射率。材料的厚度应调整为进入材料内的光波长的四分之一的奇数倍(an odd multipleof a quarter)。
直接在在硅层752上增加Si3N4或高k值的材料可能会导致光检测器 754的暗电流增加,这例如是归因于相较于Si-SiO2界面,Si-Si3N4界面表面缺陷的增加。在一些实施方案中,能够通过将第二层SiO2插入Si3N4层及硅层752之间来缓和增加的暗电流。插入第二层SiO2的厚度的范围为10nm至50nm,会让所对应的穿透率提升到约97.1%至85%。如此一来,插入例如10nm的薄SiO2,可以在保持高光学穿透率的条件下,减轻暗电流的增加。
如在前所述的,流过一开关光检测器的控制区的低漏电流是重要的性能参数,因为低的漏电流能够让包含光检测器的设备的能耗降低。另一个重要的性能参数是在一开关光检测器的一读出电路及控制区之间流动的暗电流,暗电流是开关光检测器测得信号中的噪声源且会降低一测量ToF信号的信噪比。
图8A是开关光检测器的开关800的示例。开关800可以被用于作为在各种开关光检测器中的第一或第二开关。如在图5A所述的,开关800 形成在具有第一层508的吸收区506中。开关800包含一n型掺杂区802、一读出接触804、一低掺杂n型阱区806、一p型掺杂区812、一控制接触 814、一低掺杂p型阱区,以及一n型阱区818;读出接触804耦接于n型掺杂区802,控制接触814耦接于p型掺杂区812。n型掺杂区802及p型掺杂区812的边缘之间间隔了一距离S。n型掺杂区802和p型掺杂区812可以是类似于图5E示出的第一n型掺杂区534和第一p型掺杂区537。读出接触 804和控制接触814可以是类似于图5E中的第一读出接触535和第一控制接触538。p型掺杂区812可以是一控制区,n型掺杂区802可以是一读出区。
形成在一横向PIN二极管的暗电流的来源包含肖克莱-瑞得-霍尔 (Shockley-Read-Hall;简称SRH)产生及带间穿遂(band-to-band tunneling),其中此横向PIN二极管包含控制区(p型掺杂区812)、吸收区506(未掺杂/本征),以及一读出区(n型掺杂区802)。出现在吸收区 506表面的表面缺陷可能影响SRH产生。额外的第一层508减少了部分的表面缺陷,而这可以降低因SRH生成的暗电流。增加n型掺杂区802和p 型掺杂区812之间的距离S也能够降低暗电流,这例如是因为减弱了形成在n型掺杂区802和p型掺杂区之间的电场,这同时也减少了在前述两区间的SRH产生率(SRH generation rate)。例如,距离S应该保持在400nm 以上。然而,增加距离S会让光检测器的带宽缩小,这例如是归因于增加了载流子的传递时间。增加低掺杂n型阱区806、低掺杂p型阱区816 或其等的组合可克服上述权衡问题。
低掺杂区806和816的掺杂物浓度分别低于n型掺杂区802和p型掺杂区812的掺杂物浓度。例如,低掺杂区806和816的掺杂物浓度能够是 1×1017cm-3级,这低于n型掺杂区802和p型掺杂区812在1×1019cm-3级的掺杂物浓度。提供低掺杂区可降低掺杂区802、812和吸收区506之间的掺杂物浓度不连续问题,并且低掺杂区可具有1×1015cm-3级或更低的掺杂物浓度。通过提供中间掺杂物浓度的一区,能够减弱掺杂区802和812 边缘的电场值。减弱电场值,可降低带间穿遂,进而降低在二掺杂区802 和812之间的暗电流。此外,可以降低SRH产生的暗电流。一般来说,低掺杂区806和816的掺杂浓度可以根据不同的因素,例如开关的几何形状、掺杂区802和812的掺杂浓度及吸收区506的掺杂浓度进行调整。
图8B是开关光检测器的开关820的示例。开关820类似于图8A示出的开关800,差异在于通过形成在吸收区506中的一沟槽822来替代低掺杂区806和816,且沟槽822内填充有一介电质填充物824。填充有介电质填充物824的沟槽822能够降低暗电流。
介电质填充物824为一电气绝缘材料,其具有较周围吸收区506来得低的介电常数。相较于高介电常数的区,电场更能够贯穿具有低介电常数的区。通过安置填充物的沟槽822在掺杂区802和812附近,一些围绕在掺杂区802、812,以及在掺杂区802、812周围的耗尽区(“空间电荷区(space charge region)”)中的高电场区被带入介电质填充物824中;据此,降低了在吸收区506中的SRH产生和/或带间穿遂。此外,不同于锗吸收区506,介电质填充物824(例如SiO2)为一绝缘体且不会产生SRH 产生和/或带间穿遂。因此,能够降低因SRH产生和/或带间穿遂(源自于掺杂区802、812边缘的高电场)产生的暗电流。
沟槽822可通过干式蚀刻(例如,等离子体蚀刻(plasma etching)) 或湿式蚀刻(例如,液体化学浴(liquid chemical bath))蚀刻吸收区来形成。沟槽822蚀刻的一深度可类似于掺杂区802和812的深度(例如, 10-200nm)。沟槽822至少与n型掺杂区802或p型掺杂区812周围的高电场区部分重叠。在一些实施方案中,沟槽822切入掺杂区802和812以移除掺杂区802和812的一部分。于沟槽822形成后,第一层508可沉积在沟槽 822上方以保护出现在沟槽822表面的缺陷。对一锗吸收区506来说,第一层508可以例如是非晶硅、多晶硅、锗硅或其等的组合。之后,填注介电质填充物824于沟槽822中,介电质填充物可例如为SiO2。介电质填充物824应经过清洁使其不具有相当浓度的杂质来避免产生暗电流。
在一些实施方案中,沟槽的深度可较掺杂区802和812的深度来得深。例如,掺杂区802和812的深度可约为100nm,沟槽的深度可达到200nm以降低SRH产生和/或带间穿遂。在一些实施方案中,可观察到掺杂区802和812周围的SRH产生和/或带间穿遂有高达50%的减少。
图8C图8是开关光检测器的开关830的示例。开关830类似于图8A 示出的开关800,但还包含了图8B所绘示的沟槽822及介电质填充物 824。较单独实现低掺杂区806、816或沟槽822来说,同时实现低掺杂区 806和816,以及沟槽822能够进一步地降低SRH产生和/或带间穿遂。
一般来说,利用低掺杂区806和816,或者沟槽822降低的暗电流取决于开关的特定设计和包含有开关的开关光检测器的整体设计。因此,即使图8C示出的开关同时包含了低掺杂区806、816和沟槽822,但是实现低掺杂区、沟槽或其等的结合关键仍然取决于开关光检测器中的开关的特定设计。此外,虽然仅示出了单一沟槽的示例,但一般来说,沟槽 822可分割为二个或多个沟槽。
尽管图8A-8 C 的实施中包含了第一层508及n型阱区818,但是在一些实施方案中,第一层508及n型阱区818可以被省略。
到目前为止,已经针对不同的开关光检测器及开关光检测器中的开关进行描述。现在,将针对开关光检测器的不同结构及元件进行说明。
开关光检测器一般制作在一基板上,例如基板102、202、302、402 及502。基板为一承载材料,且其上供用于制作开关光检测器。一半导体晶圆为一基板的实施例。基板可以是开关光检测器的一部分;但是一般来说,基板可以简单地提供一机械台面以供制作开关光检测器。基板可以使用不同的材料制成,例如硅、锗、化合物半导体(例如,III-V、 II-VI)、碳化硅、玻璃,以及蓝宝石。基板可包含在其中的不同层,例如一硅覆绝缘层(Silicon onInsulator;简称SOI)基板包含硅的一基层、在硅的基层上的一绝缘体层(例如,SiO2),以及在绝缘体层上的一硅的元件层。SOI可额外包含元件层-绝缘体层对。例如一双SOI(dual-SOI) 晶圆包含二个元件层-绝缘层对。
开关光检测器包含一吸收层,其用于吸收入射光,并将入射光转换为电荷载流子。吸收层106、206、306、406,以及吸收区506、706 为吸收区的实施例。吸收区可以由各种吸收材料形成,吸收材料能吸收开关光检测器操作波长的光。吸收区的材料可例如包含硅、锗、IV-IV 半导体合金(例如,GeSn、GeSi)、III-V族化合物半导体(例如,GaAs、 InGaAs、InP、InAlAs、InGaAlAs)及其它在周期表第三、四、五族的材料。在一些实施方案中,吸收区可以是在基板中的一区;例如,在硅基板中的一区可用于吸收可见光。
在一些实施方案中,吸收区可以通过材料成份的改变(例如不同的锗硅成份)、掺杂吸收材料的一区(例如,反掺杂区),或者形成一光学窗以供光通过(例如,在BSI影像传感器中的钨网格开口)而被定义在一光吸收材料中。
吸收材料可沉积在基板上。例如,吸收材料可以是毯式沉积(blanket-deposited)在基板上。在一些实施方案中,吸收材料可沉积在形成于基板上的一中介层。一般来说,中介层可以依据吸收材料、基板或前述两者来选择。这样的中介层可以提升元件的可制作性和/或提升元件性能。中介层的材料可例如包含硅、渐变锗硅成分(graded germanium-silicon compount)材料、渐变III-V族材料、锗、GaN和SiC。渐变材料为沿着至少一方向改变其材料成份的材料。例如,在渐变锗硅材料中,其锗成分从其一端的1%变化到另一端的99%。一般来说,开端及终端的成分可以例如视根据基板成份及吸收材料的成份进行设定。
在一些实施方案中,吸收层的材料可以在一个或二个步骤中外延生长在中介层上。例如,吸收层(例如,锗、锗硅)可以沉积具有开口的介电层上,介电层开口至其下方的基板(例如,结晶硅基板)。当吸收材料沉积在具有不匹配晶格常数(mismatched latticeconstants)的一基板上时,多步骤生长程序可以提升材料质量(例如,降低材料缺陷数量)。前述技术揭示于美国第9786715号,专利名称为“High Efficiency Wide SpectrumSensor”的专利核准案中﹐并在此援引加入。
图9A-9E示出用于开关光检测器中的电气端子的示例。请参见图 9A,一电气端子900包含一区902、一接触金属904及一掺杂区906。区 902为一金属,其上供形成电气端子900,并且可以对应至一吸收区(例如,吸收区506)或一基板(例如,基板502)。掺杂区906可以依据掺杂物的类型而为一p型(受主)掺杂区或一n型(施主)掺杂区。掺杂区906 通常掺杂至一高掺杂浓度(例如,1×1019至5×1020cm-3)以允许欧姆接触形成在接触金属904及区902之间。这种掺杂浓度的量可以被称为“退化掺杂(degenerate doping)”。
接触金属904为一金属材料并与区902通过掺杂区906接触,接触金属可以依据区902的材料及掺杂区906的掺杂物而选自不同的金属或合金;例如包含Al、Cu、W、Ti、Ta-TaN型Cu堆叠、Ti-TiN型W堆叠,以及各种金属硅化物。
请参见图9B;电气端子910类似于图9A示出的电气端子900,但是差异在于掺杂区906被省略。接触金属904不通过掺杂区906而直接地设置在区906可以形成一肖特基接触、一欧姆接触,或者介于前述两者之间的一中介特性,这取决于各种因素,包含区902的材料、接触金属904,以及区902的杂质量或缺陷量。
请参见图9C;电气端子920类似于图9B示出的电气端子910,但是差异在于接触金属904及区902之间插入了一介电层922。例如,对结晶锗区902而言,介电层922可以是非晶硅、多晶硅或锗硅。在其它示例中,对结晶硅区而言,介电层922可以是非晶硅、多晶硅或锗硅。插入介电层922的可以形成一肖特基接触、一欧姆接触或介于前述两者组合的一中间特性。
请参见图9D;电气端子930类似于图9B绘示的电气端子910,差异在于接触金属904及区902之间插入了一绝缘层932。绝缘层932阻止了从接触金属904至区902的直流传导(direct current conduction),但是在接触金属904施加电压后,可在区902中形成一电场。所形成的电场可以吸引或排斥电荷载流子进入区902。绝缘层932可以是SiO2、Si3N4,或者高 k值材料。
开关光检测器的一开关,例如图5D示出的第一开关532,包含一载流子控制端子及一载流子收集(读出)端子。载流子控制端子为一端子,其通过例如是外部偏压电路施加一控制电压来让区902中的光生载流子指向某个方向;例如,朝向载流子收集端子。载流子控制端子的操作已在图1A中相关于控制信号122和132的段落进行描述。不同型态的电气端子可以用于实现载流子控制端子;例如,电气端子900、910、920及 930可以用于实现载流子控制端子。
载流子收集端子为用于收集在区902中的光载流子的一端子。载流子收集端子可用以收集电子(例如,n型掺杂区)或空穴(例如,p型掺杂区)。载流子收集端子已于图1A中相关于读出电路124和134的段落进行描述。不同型态的电气端子可以用于实现载流子收集端子;例如,电气端子900、910、920及930可以用于实现载流子收集端子。
载流子控制端子及载流子收集端子的数量可以例如依据目标元件的性能进行调整。例如,开关光检测器可具有如下示例的结构:二个载流子控制端子搭配二个载流子收集端子、二个载流子控制端子搭配一个载流子收集端子、四个载流子控制端子搭配二个载流子收集端子,以及四个载流子控制端子搭配四个载流子收集端子。一般来说,开关光检测器所具有的载流子控制端子及载流子收集端子的数量大于一。
当开关光检测器包含两个或更多控制端子时,可以使用前述的电气端子的各种组合。例如,组合欧姆和肖特基/欧姆端子(例如端子900 和920)、欧姆和绝缘(例如,端子900和930)、绝缘和肖特基/欧姆(例如,930和920)、以及欧姆和肖特基/欧姆和绝缘端子(例如,端子900、 920、930)。
当开关光检测器包含两个或更多载流子收集端子时﹐可以使用欧姆和肖特基/欧姆端子(例如,端子900和920)来实现。
电气端子可以依据不同的考虑而具有不同的形状,例如可制作性及元件性能。图9E示出不同形状的电气端子的示例的俯视图。端子940 的形状可以是矩形、三角形、圆形、多边形或其等的组合。端子的角落可以是尖锐状或圆形。形状能够取决于掺杂区、金属硅化物、接触金属或其等的组合。
吸收区及基板可以配置成不同的结构,且吸收区可以依据不同的考虑而有不同的形状,例如可制作性及元件性能。请参阅图10A-10I,其等示出了多种吸收区及基板的结构。具体地,在图10A中,结构1000 包含一基板1002,以及突出在基板1002上表面的一吸收区1004;基板 1002可以是类似于图5D示出的基板502,并且吸收区1004可以是类似于图5D示出的吸收区506。结构1000可以通过沉积吸收区1004在基板1002 上,再蚀刻吸收区1004以形成突出结构来制作。
请参见图10B;结构1010类似于图10A示出的结构1000,但是更进一步包含了在吸收层1004及基板1002之间的一中介层1006。中介层可以作为让吸收层1004易于生长在基板1002上方的缓冲层。结构1010可以通过沉积中介层1006在基板1002上、沉积吸收层1004在中介层1006上,再蚀刻吸收层1004及中介层1006以形成突出结构来制作。
请参见图10C;结构1020类似于图10A示出的结构1000,但是其吸收层1004部分嵌入在基板1002中。结构1020可以通过形成一凹槽在基板1002上,并选择性地沉积吸收层1004在凹槽中来制作。选择性地,结构 1020可以如下方式制作:通过沉积一牺牲层(sacrificial layer)在基板 1002上方、蚀刻牺牲层以形成在基板1002上的凹槽、选择性地沉积吸收材料、并以平整化步骤(planarizing step),例如化学机械抛光 (chemical-mechanical polishing;简称CMP),移除沉积在凹槽外面的吸收材料、最后再通过选择性蚀刻(selective etch),例如一湿式化学蚀刻,移除牺牲层。
请参见10D;结构1030类似于图10C示出的结构1020,但是其吸收层1004完全地嵌入基板1002。结构1030可通过在基板1002上形成一凹槽、沉积吸收材料的一选择层在基板1002上方,并以平整化步骤(例如 CMP步骤)移除沉积在凹槽外面的吸收材料来制作。
请参见图10E;结构1040类似于图10D所示出的结构1030,但是其凹槽1004中的吸收层1004及基板1002之间插入了一中介层1006。结构 1040可通过在基板1002上形成一凹槽、沉积中介层1006的一共形层、沉积吸收材料的一毯层(blanket layer)在中介层1006上方、并以平整化步骤(例如CMP步骤)移除沉积在凹槽外面的吸收材料及中介层来制作。
请参见图10F;结构1050类似于图10E所示出的结构1040,但是以一第二中介层1008替代在吸收区1004的一侧壁及基板1002的凹槽的侧壁之间的第一中介层1006。结构1050可以如下方式制作:在基板1002 上形成一凹槽、沉积第二中介层1008的共形层并执行一各向异性毯式蚀刻(anisotropic blanket etching)以移除沿着垂直表面的第二中介层1008、沉积第一中介层1006的共形层、执行各向异性毯式蚀刻以移除沿着非垂直表面的第一中介层1006、沉积吸收材料的一选择层、并以平整化步骤 (例如CMP步骤)移除沉积在凹槽外面的吸收材料和第一中介层。在示例性的实施方案中,第一中介层1006可以是由SiO2形成,第二中介层 1008可以是由锗硅形成。
请参见图10G;结构1060类似于图10A所绘示的结构1040,但是包含了吸收区阶梯状的(tiered)中介层1062,吸收区1004嵌入中介层1062 内。阶梯状中介层1062包含直到基板1002的一开口1064,以及吸收区 1004嵌入在其中的一凹槽1066。吸收区1104通过开口1064接触基板 1002。结构1060可以如下方式制作:形成沉积中介层在基板1002上、蚀刻贯穿中介层整个厚度的开口1064、蚀刻在中介层中的凹槽1066、沉积吸收区1004于阶梯状的中介层1062上,并以平整化步骤(例如CMP步骤) 移除沉积在凹槽外面的吸收材料。
请参见图10H;结构1070类似于图10G所绘示的结构1060,但是包含了凹槽1066形成于其中的一第二中介层1072。结构1070可以如下方式制作:通过沉积第一中介层1062在基板1002上、沉积第二中介层1072、蚀刻第一中介层1062及第二中介层1072以形成开口1064、在第二中介层 1072中蚀刻凹槽1066、沉积吸收层1004,并以平整化步骤(例如CMP 步骤)移除沉积在凹槽外面的吸收材料。
请参见图10I;结构1080类似于图10E所绘示的结构1040,但是包含了形成在中介层1006上的开口1084。吸收区1004通过开口1084接触基板1002。结构1080可以如下方式制作:通过在基板1002上形成凹槽、沉积中介层1006的一共形层、蚀刻开口1084、沉积吸收材料的一毯层在中介层1006的上方,并以平整化步骤(例如CMP步骤)移除沉积在凹槽外面的吸收材料及中介层。
吸收区、载流子控制端子及载流子收集端子可以根据不同的考虑,例如可制作性及元件性能,而配置在不同结构中。图11A-11B示出了例示性的开关光检测器1100的俯视图和侧视图,其中载流子控制端子及载流子收集端子设置在基板上,且基板的一部分是吸收区。在此示例中,开关光检测器1100包含一基板1102、一吸收区1104、多个载流子收集端子1106,以及多个载流子控制端子1108,吸收区1104是基板1102中的一区。例如,对一硅基板1102而言,吸收区1104形成在硅中,并且吸收区 1104用于吸收可见光。吸收区可以具有不同形状;由光检测器的俯视角度观之,吸收区可以例如是一正方形。吸收区1104可以从基板1102的一上表面延伸到前述上表面下方一所需深度处。例如,吸收区1104可延伸到基板1102的上表面的下方达1μm、2μm、3μm、5μm或10μm。邻近的一对载流子收集端子1106和载流子控制端子1108形成一开关。吸收区 1104配置在邻近的一对载流子收集端子1106和载流子控制端子1108之间。在一些实施方案中,邻近的一对载流子收集端子和载流子控制端子在吸收区1104周围呈对称配置(例如,在吸收区1104的相反侧或四侧)。这样的对称配置可以提升成对的二开关的载流子控制及收集性能的匹配。
图11C-11F示出开关光检测器的俯视图及侧视图,其中吸收区以相异于基板的材料形成。请参见图11C-11D,开关光检测器1120包含基板 1102、一吸收区1124、载流子收集端子1106及载流子控制端子1108。图 11C示出开关光检测器1120的俯视图,以及图11D示出开关光检测器 1120的侧视图。开关光检测器1120类似于图11A-11B示出的开关光检测器1100,但是差异在于开关光检测器1120的吸收区1124以相异于基板 1102的材料制成。例如,吸收区1124可以是由锗形成,基板1102可以是一硅基板。吸收区1124完全地嵌入在形成于基板1102中的一沟槽中。仅管嵌入结构的细节并未示出,但嵌入式吸收区1124可以例如使用图 10D-10F和图5C相关叙述结构来实现。
请参见图11E,开关光检测器1130类似于图11C-11D示出的开关光检测器1120,但是吸收区1124部分地嵌入在基板1102中。仅管嵌入结构的细节并未示出,但部分嵌入吸收区1124可以例如使用图10C和图5B相关叙述结构来实现。
请参见图11F,开关光检测器1140类似于图11C-11D示出的开关光检测器1120,但是吸收区1124完全地突出在基板1102上。仅管完全突出式结构的细节并未示出,但完全突出吸收区1124可以例如使用图 10A-10B及图5A相关叙述结构来实现。
在一些开关光检测器的结构中,载流子收集端子、载流子控制端子,或者其两者可以设置在吸收区。为了简洁之故,在此不重复基板、吸收区、载流子控制端子和载流子收集端子的详细实施细节。图 12A-12B示出开关光检测器1200的示例的俯视图和侧视图,其中载流子收集端子设置在基板上,而载流子控制端子设置在一吸收区。开关光检测器1200包含一基板1202、一吸收区1204、一光接收区1205、多个载流子收集端子1206,以及多个载流子控制端子1208。光接收区1205可以指示输入光入射到吸收区1204的一部分,并可以与吸收区1204的剩余部分不具有实体上的区别。举例来说,一光遮(例如,钨网格)及一微透镜的结合可以阻挡和会聚入射光在光接收区1205上。载流子收集端子1206 设置在基板1202上,载流子控制端子1208设置在吸收区1204非与光接收区1205重叠的位置。对于开关光检测器1200而言,吸收区1204完全地突出。对于开关光检测器1220而言,吸收区1204可以是如图12C示出的部分嵌入(在基板至中),或者可以是如图12D示出的完全嵌入(在基板中)。
图12E-12F示出开关光检测器1240的示例的俯视图及侧视图,其中载流子收集端子及载流子控制端子设置在吸收区上。开关光检测器1240 类似于图12A-12B示出的开关光检测器1200,但是差异在于载流子收集区1206现在是设置在吸收区1204,而不是与光接收区1205重叠的位置。对开关光检测器1240而言,吸收区1204是完全地突出。对图12G的开关光检测器1250而言,吸收区1204可以部分嵌入(在基板中);对图12H 的开关光检测器1260而言﹐吸收区1204可以是完全地嵌入(在基板中)。
仅管图12A-12H示出的光接收区1205没有和载流子收集端子或载流子控制端子重叠,但实际上光接收区1205可以和载流子控制区的至少一部分、载流子接收区的至少一部分,以及n型掺杂区或p型掺杂区的至少一部分重叠。例如,这样的重叠可出现在应用FSI和BSI结构的一像素中。
在一些实施方案的开关光检测器中,每个开关可包含多于一个载流子收集端子、多于一个载流子控制端子,或者前述两者的数量都多于一。为了简洁之故,在此不重复基板、吸收区、载流子控制端子及载流子收集端子的详细实施细节。图13A-13G示出具有开关的开关光检测器的示例的俯视图,其中开关包含多个载流子控制端子或多个载流子收集端子。在图13A中,开关光检测器1300包含一基板1302、一吸收区1304、一光接受区1305、多个基板载流子收集端子1306、多个基板载流子控制端子1308及多个吸收器载流子控制端子1309。基板载流子收集端子1306 为设置在一基板(例如,基板1302)上的载流子控制端子。基板载流子控制端子1308为设置在一基板(例如,基板1302)上的载流子控制端子。吸收器载流子控制端子1309为设置在一吸收区(例如,吸收区1304)的载流子控制端子。吸收器载流子控制端子1309和基板载流子控制端子 1308的效果及实施细节已于图5K相关段落进行描述。在一些实施方案中,基板载流子收集端子1306、基板载流子控制端子1308及吸收器载流子控制端子1309将重复出现在图13B的第二列中。
在图13B中,开关光检测器1310类似于图13A示出的开关光检测器 1300,差异在于基板载流子控制端子1308被省略,并增加了第二行中的一对端子1306及1309。相邻于第一对控制及收集端子的第二对控制及收集端子可以与第一对控制及收集端子相互独立地运作;当然,第二对控制及收集端子也可以是与第一对控制及收集端子配合运作。
在图13C中,开关光检测器1320类似于图13B示出的开关光检测器 1310,差异在于移除了在光接收区1305一侧的一基板载流子收集端子 1306。在光接收区1305一侧的一对吸收器载流子控制端子1309和对应的基板载流子收集端子1306的结合可以作为一开关。
在图13D中,开关光检测器1330类似于图13B示出的开关光检测器 1310,差异在于基板载流子收集端子1306移到吸收区1304上以作为吸收器载流子收集端子1307。
在图13E中,开关光检测器1340类似于图13D示出的开关光检测器 1330,差异在于移除了在光接收区1305一侧的一吸收器载流子收集端子 1307。在光接收区1305一侧的一对吸收器载流子控制端子1309和对应的吸收器载流子收集端子1307的结合可以作为一开关。
在图13F中,开关光检测器1350类似于图13D示出的开关光检测器 1330,差异在于移除了在光接收区1305一侧的一吸收器载流子控制端子 1309。在光接收区1305一侧的一对吸收器载流子收集端子1307和对应的吸收器载流子控制端子1309的结合可以作为一开关。
在图13G中,开关光检测器1360类似于图13D示出的开关光检测器 1330,差异在于四对吸收载流子收集及控制端子1307及1309对称地配置在光接收区1305的周围。任一对端子1307和1309可以作为一开关。每个开关可单独操作或与其它开关协作。例如,东和西开关可以经控制而作为第一开关,南和北开关可以经控制而作为第二开关。在其它示例中,东及南开关可以经控制而作为第一开关,西和北开关可以经控制而作为第二开关。
仅管图13A-13G示出的光接收区1305没有和载流子收集端子或载流子控制端子重叠,但一般而言光接收区1305可以和载流子控制区的至少一部分、载流子接收区的至少一部分,以及n型掺杂区或p型掺杂区的至少一部分重叠。例如,这样的重叠可出现在应用FSI及BSI结构的一像素中。
对于具有二个或多个载流子控制端子的开关而言,可以施加一独立控制偏压给每个载流子控制端子,或者以施加一单一偏压给彼此短路的载流子控制端子。图14A-14B示出具有开关的开关光检测器示例的俯视图,其中开关包含多个载流子控制端子。在图14A中,开关光检测器 1400类似于图13A所示的开关光检测器1300。在光接收区1305左侧的基板载流子收集端子1306、基板载流子控制端子1308和吸收器载流子控制端子1309形成一第一开关,在光接收区1305右侧的基板载流子收集端子 1306、基板载流子控制端子1308和吸收器载流子控制端子1309形成一第二开关1420。
在开关1410及1420中,基板载流子控制端1308和吸收器载流子控制端子1309可以短路在一起并施加以单一偏压,或者可以是个别施加以独立的控制偏压。例如,对第一开关1410的基板载流子控制端子1308 施加电压VB1,并对吸收器载流子控制端子1309施加电压VA1;类似地,对第二开关1420的基板载流子控制端子1308施加电压VB2,并对吸收器载流子控制端子1309施加电压VA2。在一些实施方案中,接近光接收区的控制端子,例如吸收器载流子控制端子1309,可以个别地施加控制电压VA1及VA2来引导在光接收区1305中的光生载流子,使光生载流子往示出的施加了电压VC1及VC2的基板载流子收集端子1306移动。同时地,基板控制端子1308可以施加予电压VB1及VB2,藉以在基板载流子控制端子 1308及基板载流子收集端子1306之间建立一高电场。当端子1308及1306 之间的电场足够高时,可以在端子1308和1306之间建立突崩倍增(avalanche multiplication)的一区,进而对被吸收器载流子控制端子器 1309引导到基板载流子收集端子1306的光生载流子提供一突崩增益(avalanche gain)。由此,光生载流子可以因突崩增益而倍增,这会增加开关光检测器1400生成的光电流信号。
在图14B中,开关光检测器1430类似于图14A所示出的开关光检测器1400,但是差异在于基板载流子收集端子1306被改置在吸收区1304 上并用于作为吸收器载流子收集端子1407,以及基板载流子控制端子 1308被改置在吸收区1304上并用于作为吸收器载流子控制区1409。不同偏压对端子的影响类似于图14A及其相关段落所述。
仅管在图14A-14B示出的光接收区1305没有和载流子收集端子或载流子控制端子重叠,但是实际上光接收区1305可以和载流子控制区的至少一部分、载流子接收区的至少一部分,以及n型掺杂区或p型掺杂区的至少一部分重叠;例如,这样的重叠可出现在应用FSI及BSI结构的一像素中。
在典型的一影像传感器的实施中,多个传感器像素(例如,光检测器)可配置成阵列以允许影像传感器撷取具有多个影像像素的影像。为了提供高积体密度,设置在一共同基板上的多个传感器像素要尽可能地靠近。对于一半导体基板而言,例如p型掺杂硅基板,相邻的传感器像素可能会导致传感器像素之间的电子和/或光学的串扰,这例如会降低传感器像素的一信噪比。在这样的情况下,可以通过引入不同的隔离结构来提升传感器像素间的电气隔离。
图15A-15G是传感器像素隔离的示例结构的侧视图。在图15A中,一示例的结构1500包含一基板1502、多个传感器像素1510a和1510b(合称为传感器像素1510),以及一隔离结构1506。传感器像素1510a、1510b 包含对应的吸收区1504a和1504b。每个影像器像素1510可以是一个开关光检测器,例如图5A-5K 所示的开关光检测器。为了清楚说明之故,传感器像素1510被省略。
隔离结构1506可包含在传感器像素1510a和1510b之间的电气隔离。在结构1500中,隔离结构从基板1502的一上表面延伸至基板1502 内部一预定深度处。在一些实施方案中,隔离结构1506为掺杂有p型掺杂物或n型掺杂物的一掺杂区。隔离结构1506的掺杂可建立一能隙偏移所致位能障(bandgap offset-induced potential energy barrier)来阻碍电流横越隔离结构1506,并且提升像素1510a及1510b之间的电气隔离。在一些实施方案中,隔离结构1506为填充有一半导体材料的一沟槽,且填充在隔离结构1506的沟槽中的半导体材料不同于基板1502的半导体材料。在基板1502及隔离结构1506的二不同半导体间的界面可建立能隙偏移所致位能障来阻碍电流流过隔离结构1506,并提升像素1510a及1510b 之间的电气隔离。
在一些实施方案中,隔离结构1506为填充有一介电质或一绝缘体的一沟槽。填充有低导电率介电质或绝缘体的隔离结构1506可以在传感器像素1510a和1510b之间提供具有高电阻的一区,进而阻碍电流流过隔离结构1506,并提升像素1510a及1510b之间的电气隔离。
尽管只示出了单一隔离结构1506,但是在实施时,多个隔离结构 1506可设置在每个相邻成对的影像感测对1510中。例如,在一二维阵列的传感器像素1510中,一单独的传感器像素1510可以被最邻近的四个传感器像素1510围绕。在这样的情况下,隔离结构1506可以沿着四个最邻近的界面设置。在一些实施方案中,隔离结构1506可以是为围绕传感器像素1510的一连续结构。隔离结构1506可以在像素1510之间的界面被共享。
图15B示出结构1520的示例,其中结构1520类似于图15A示出的结构1500,但是差异在于吸收区1504a和1504b都完全地嵌入在基板1502 中。
图15C示出结构1530的示例,其中结构1530类似于图15A示出的结构1500,但是差异在于隔离结构1506由基板1502的上表面,穿过整个基板1520的深度,延伸至基板1502的下表面。结构1530可以移除让隔离结构1506转向的在影像传感器1510间的替代传导路径,并改善传感器像素 1510之间的电气隔离。
图15D示出结构1540的示例,其中结构1540类似于图15C示出的结构1530,但是差异在于吸收区1504a和1504b都完全地嵌入在基板1502 中。
图15E示出结构1550的示例。结构1550包含一基板1502、传感器像素1510a、1510b(合称为传感器像素1510),以及隔离结构1556a和1556b (合称为隔离结构1556)。隔离结构1556a和1556b类似于图15A及相关段落所述的隔离结构1506,但是差异在于隔离结构1556设置在基板1502 的一部分,并恰好在所对应的吸收层1504的正下方。设置在吸收区1504和基板1502之间的隔离结构1556可以有助于把光载流子限制在吸收区 1504,并有助于降低基板1502中泄漏的光生载流子。例如,传感器像素 1510a及1510b可以类似图5D中的开关光检测器530的方式实现,其具有设置在吸收区1504上的所有电气端子。在这样的情况中,隔离结构1556 (例如,一薄的p型掺杂层)提供的电气隔离可以提升光电流收集效率和/或传感器像素1510的带宽。
图15F是结构1560的示例。结构1560类似于图15E中绘示的结构 1550,但是差异在于吸收区1504a和1504b完全地嵌入在基板1502中,且隔离结构1556部分地或完全地围绕吸收区1504。对于由绝缘体或介电质形成的隔离结构1556而言,隔离结构1556可包含一开口,开口位在吸收器下并部分围绕此嵌入吸收区1504。对于隔离结构1556为掺杂区者而言,隔离结构1556可以是一连续结构,且其完全围绕没有开口的嵌入吸收区1504。
尽管隔离结构可以是所述的掺杂区、介电材料或绝缘体,但是在实施时,隔离结构可以是这些实施的组合。图15G示出结构1570的示例。结构1570类似于图15A所示结构1500,但是差异在于隔离结构1506包含一第一隔离结构1576及一第二隔离结构1577。第一隔离结构隔离结构 1576可以是填充半导体材料的沟槽,或者是填充有介电质或绝缘体的沟槽,其中第一隔离结构1576的沟槽中填充的半导体材料不同于基板1502 的半导体材料。第二隔离结构1577可以是掺杂有p型掺杂物或n型掺杂物的一掺杂区。相较于只以不同材料或掺杂区实现的隔离结构,以不同材料和掺杂区实现的隔离结构1504可以进一步地提升在传感器像素1510 之间的电气隔离。在一些实施方案中,一掺杂隔离可以用于形成第二隔离结构1577,而通过沟槽填充的一材料隔离可以用于形成第一隔离结构 1576,其中掺杂隔离隔较材料隔离来得浅。
光检测器(例如,一开关光检测器),的光检测效率可以通过增加调整光检测器的特性的各种结构而进行提升。例如,能够单独或同时增加反射镜、介电层和ARC层来达到不同的效果,前述的效果包含藉以吸收区增加光的吸收率、建立一光学共振腔和/或变更光检测器的光谱响应。图16A-16J是光检测器的示例结构的剖视图。图16A示出结构1600 的示例。结构1600包含一基板1602、一吸收区1604,以及一金属反射镜 1606,吸收区1604形成一光检测器,金属反射镜1606反射入射光。
如图所示,光信号1605从吸收区1604的顶部入射,这可以被视为一FSI结构。在这样的结构中,光信号1605可以不被吸收区1604完全地吸收,且一部分的光可以穿透吸收区1604。穿透吸收区1604而没有被吸收区1604吸收的光可能会降低光检测器的光检测效率。通过设置金属反射镜1606在基板1602的下表面﹐使穿透吸收区1604的光信号1605被反射,让穿透吸收区1604的光信号1605可以被反射回吸收区1604而第二次穿透吸收区1604,提升检测效率。
由吸收区1604所吸收的部分光信号1605可以是吸收区1604的光吸收系数、光吸收区1604沿着光入射方向(沿着垂直方向)的厚度,以及光信号1605的波长的函数。
金属反射镜1606可以是由不同的光学反射金属形成,例如铜、铝、金和铂。在结构1600的光检测器中,金属镜1606可以具有高于50%、60、 70%、80%、90%,或者95%的反射率。金属反射镜1606的厚度可以大于金属的一集肤深度(skin-depth)。例如,金属反射镜1606可以具有从 50nm至500nm的范围的厚度。
图16B示出结构1610的示例。结构1610类似于图16A示出的结构 1600,但是差异在于结构1610还包含设置在基板1602及金属反射镜1606 之间的一介电层1608。介电层1608可以改变金属反射镜1606的一光学反射光谱。例如,通过介电层1608(例如,SiO2)造成的一薄膜干涉,金属反射镜1606(例如,铝层)对某些波长的入射至其上的光的反射率可以被提升(例如反射率可从小于90%提升至大于97%),而其它波长的入射光的反射率则可能会降低。
图16C示出结构1620的示例。结构1620类似于图16A示出的结构 1600,但是差异在于结构1600的金属反射镜1606被一介电质反射镜1626 替代。介电质反射镜可以是单层介电质薄膜或各种介电质薄膜的堆叠。介电质反射镜可以是由各种的介电材料形成,例如SiO2、Si3N4、SiON 及Si。在结构16202的光检测器的操作波长,介电质反射镜可以具有高达50%、60%、70%、80%、90%或95%的反射率。介电质反射镜1626 可以具有在50nm至4000nm的范围的厚度。
图16D示出结构1630的示例。结构1630类似于图16C示出的结构 1620,但是差异在于结构1620中的介电质反射镜1626被分布式布拉格 (DBR)反射镜1632替代。DBR反射镜包含多个第一介电层1634及多个第二介电层1636,其等交替地堆叠在彼此之上。第二介电层1636具有与第一介电层1634相异的折射率。第一介电层1634及第二介电层1636可以具有在其对应的介电材料中,相当于操作波长的四分之一的厚度,且其等的反射率及反射带宽可以取决于其各自的厚度、折射率,以及第一- 第二层成对设置的数量。
图16E示出结构1640的示例。结构1640包含基板1602、吸收层1604 及一ARC层1648。ARC层1648可以降低光信号1605在入射到吸收区1604 时的反射。ARC层1646可以类似于图7B中示出的ARC层744。
图16F示出结构1650的示例。结构1650类似于图16A示出的结构 1600,但是差异在于金属反射镜1606此时被设置在基板1602设有吸收区 1604的一侧的上表面。光信号1605此时通过基板1602的下表面入射到吸收区1604,这可以被称为一BSI结构。金属反射镜1606的效果类似于在图16A对应段落中描述的效果。
图16G示出结构1660的示例。结构1660类似于图16B示出的结构 1610,但是差异在于介电层1608和金属反射镜1606此时被设置在基板 1602设置有吸收区1604的一侧的上表面。光信号1605此时通过基板1602 的下表面入射到吸收区1604,这可以被称为BSI结构。介电层1608及金属反射镜1606的效果类似于在图16B对应段落中描述的效果。
图16H示出结构1670的示例。结构1670类似于图16C示出的结构 1620,但是差异在于介电质反射镜1626此时被设置在基板1602设有吸收区1604的一侧的上表面。光信号1605此时通过基板1602的下表面入射到吸收区1604,这可以被称为BSI结构。介电层反射镜1626的效果类似于在图16C对应段落描述的效果。
图16I示出结构1680的示例。结构1680类似于图16D示出的结构 1630,但是差异在于DBR反射镜1632此时被设置在基板1602设有吸收区 1604的一侧的上表面。光信号1605此时通过基板1602的下表面入射到吸收区1604,这可以被称为BSI结构。DBR反射镜1632的效果类似于在图16D对应段落描述的效果。
图16J示出结构1690的示例。结构1690类似于图16E示出的结构 1640,但是差异在于ARC层1648此时设置在基板1602的下表面(与吸收区1604相对)。光信号1605此时通过基板1602的下表面入射到吸收区 1604,这可以被称为BSI结构。ARC层1648的效果类似于在图16E对应段落描述的效果。
一般来说,反射镜结构,例如金属反射镜1606、介电质1608、介电质反射镜1626和DBR反射镜1632可以使用不同的方法制作。例如,反射镜结构可以直接沉积在基板1602上。可选地或额外地,反射镜结构可以制作在一分离基板上,并与基板1602利用晶圆接合技术进行接合。
尽管个别的实施中具有金属反射镜1606、介电质1608、介电质反射镜1626和DBR反射镜1632在基板1602的下表面或上表面,但是在实际上,所述的结构可以同时实施在基板1602的两侧。例如,DBR反射镜1632 可以同时实施在基板1602的两侧,这可以在吸收区1604周围建立光学共振腔,变更光检测器的一光谱响应。在其它示例中,ARC层1648可以实施在基板1602的上表面,并同时将反射镜结构(例如,结构1600、1610、 1620和1630)实施在基板的下表面以进一步地提升光检测器的光检测效率。一般来说,反射镜,例如金属反射镜1606、介电层1608、介电质反射镜1626和DBR反射镜1632可以是部分反射和部分穿透。
吸收区的表面可以不同的方式变更而调整光检测的各种性能特性。示例的吸收区的表面的变还包含:掺杂区的增加、异质元素的引进、材料成分的改变、吸收区的表面的型态的引入,以及介电质或半导体材料的沉积。示例的性能特性例如包含:光吸收效率、光学吸收光谱、载流子吸收效率、暗电流或漏电流、光检测器的操作功率,以及光检测器的带宽。
图17A-17E为吸收区表面改质的示例结构的剖视图。在图17A中,一表面改质吸收区1700包含一锗硅基吸收区1704和一表面改质层1706。锗硅基吸收区1704可以是开关光检测器的一吸收区;前述的开关光检测器可例如为图5D示出的开关光检测器。
锗硅基吸收区1704可以具有变化成分(X)的一SixGe1-x化合物。例如,成分(X)的变化范围可以是0.01至0.99,成分(X)为0.01可以让锗硅基吸收区1704具有接近锗的特性,成分(X)为0.99可使以让锗硅基吸收区1704具有接近硅的特性。锗硅基吸收区的成分会影响其对吸收波长的光吸收效率,并同时影响整体光学吸收光谱。例如,相较于高 (X)成份所对应的高硅成分,低(X)成分所对应的高锗浓度可大量地吸收近红外波长(例如,大于1μm)。
表面改质层1706可以改变锗硅基吸收区1706,以及具有此吸收区 1704的光检测器的光学和/或电气特性。表面改质层可以由各种材料形成,例如非晶硅、多晶硅、外延硅、具有可变成分(Y)的SiYGe1-Y化合物、具有可变成分(Z)的GeZSn1-Z化合物,以及其等的任意组合。
在一些实施方案中,对于具有SixGe1-x成分的一锗硅基吸收区1704 而言,表面改质层1706可为一SiYGe1-Y层,其中成分(Y)不同于成分 (X)。例如,具有成分(Y)高于成分(X)时,相较锗硅基吸收区1704,表面改质层1706对长波长具有高吸收系数。在这样的情况下,长波长的入射光可以在表面改质层706被大量地吸收,而不会深入锗硅基吸收区 1704。通过在锗硅基吸收区1704的表面吸收入射光,可以提升含有吸收区1704的光检测器的带宽,这是归因于降低了光生载流子在光吸收区 1704中的扩散。在一些实施方案中,对于一纯质锗吸收区1704(即X=0),表面改质层1706可以是一SiYGe1-Y层。在一些实施方案中,表面改质区 1706及锗硅基吸收区1704的成分可以沿着一方向(例如,垂直方向)变更,形成一渐变锗硅吸收区1704。锗硅成分的渐变可以进一步地提升光检测器的带宽。在一些实施方案中,表面改质层1706可以是一多层结构。例如,一锗硅层可以沉积在一锗硅基吸收区1704的顶部以提供保护,以及另一硅层可沉积在锗硅层的顶部以进一步的保护。
在一些实施方案中,表面改质层1706可以是具有可变成分(Z)的一锗锡合金GeZSn1-Z。增加锡在表面改质层1706可以提升长波长的光学吸收效率,例如在超过锗能带(约1.55μm),一般超过此能带的纯锗的吸收率会大幅地下降。
请参见图17B;一表面改质层1710包含一锗硅基吸收区1704及一第一掺杂区1712。在一些实施方案中,第一掺杂区1712可以掺杂有p型或n 型掺杂物。p型或n型的掺杂物可以改变吸收区1704的电特性。例如,归因第一掺杂区1712,光生电子(或空穴)可以从表面被排斥,进而避免表面复合(surface recombination),这会在第一掺杂区具有p型或n型掺杂物时提供高吸收效率。在一些实施方案中,第一掺杂区1712可掺杂有杂质,例如硅或锡,以调整吸收区1704的光学特性。
请参见图17C;一表面改质层1720类似于表面改质层1710,但是差异在于还包含一第二掺杂区1722。第二掺杂层1722可以类似于第一掺杂区1712或具有不同极性、深度或宽度,由此光生载流子可以受到第二掺杂区1722的吸引,以及第一掺杂区1712的排斥。
请参见图17D;一表面改质层1730包含一锗硅基吸收区1704,以及多个介电质阱1732。介电质阱1732可以填充不同的介电质,例如SiO2、 Si3N4,以及高k值材料。当介电质阱设置在一PN结或夹在表面电气端子之间时,可以降低暗电流或漏电流、降低光检测器的操作功率和/或提升光检测器的带宽。
请参见图17E;一开关光检测器1740包含如图17B示出的一表面改质锗吸收层1710。开关光检测器1740类似于图1B示出的开关光检测器 160,但是差异在于还包含一表面改质层1706,以及图11A示出的载流子收集端子1106及载流子控制端子1108。增加表面改质层1706可以提升开关光检测器1740的各种性能特性,例如:光吸收效率、暗电流或漏电流、光检测器的操作功率,以及光检测器的带宽。
尽管示出了吸收区的表面改质的单独实施方案,但是实际上表面改质能够以不同的组合实施来达到期望的效果。例如,表面改质层1706 可以和第一掺杂区1712和/或第二掺杂区1706结合实施。在另一示例中,表面改质层1706可以和介电质阱1732结合实施。在又一示例中,表面改质层1706可和第一掺杂区1712和/或第二掺杂区1722,以及介电质阱1732结合实施。
各种掺杂区域和阱,诸如p型掺杂区和阱,以及n型掺杂区和阱,可以设置在吸收区,基板或中介层的不同位置,藉以改变元件的性能特性。示例性的性能特性包含:光吸收效率、光吸收光谱、载流子收集效率、暗电流或漏电流、光检测器的操作功率,以及光检测器带宽。
掺杂区和阱的深度可以基于各种考虑因素来确定,例如可制造性和元件性能。一个或多个掺杂阱和区可以连接到一电压或电流源。一个或多个掺杂阱和区也可以不连接到一电压或电流源(即浮接)和/或彼此连接(即短路)。
图18A-18B示出开关光检测器1800的示例的俯视图及侧视图。开关光检测器1800类似于图1B示出的开关光检测器160,但是还包含图11A 所示出的载流子收集端子1106和载流子控制端子1108。如在图1B所描述的,n型阱区152和154可以降低从第一控制信号122至第二控制信号132的一漏电流,并可以降低在n型掺杂区126和136之间的电荷耦合。降低漏电流能够降低开关光检测器1800的操作功率。
图18C-18D示出开关光检测器1820的示例的俯视图及侧视图。开关光检测器1820类似于图18A-18B所绘示的开关光检测器1800,但是还包含p型阱区1822。p型掺杂区1822可以类似于图2D示出的p型阱区246和 248。相较于开关光检测器1800,p型阱区1822可以增加开关光检测器 1820的光载流子的吸收率。
在一些情况中,n型掺杂区126和136无法完全地吸收在吸收区106 中的光生载流子。在这样的情况下,光生载流子可能抵达在基板102和吸收区106之间出现材料缺陷的材料表面。材料缺陷可以撷取光生载流子并在一段时间后释放这些载流子;n型掺杂区126和136接着会收集前述的载流子。在界面的材料缺陷这样截取、释放载流子,以及接续的n 型掺杂区126和136收集载流子的现象可能会减少开关光检测器1800的带宽,这是归因于截取及释放载流子的时间延迟效应。因此,加入p型阱区1822可以减缓带宽的减少,因其可以通过不让光载流子抵达吸收区106和基板102之间的界面而防止载流子被n型掺杂区126和136收集。
图18E示出开关光检测器1830的示例的俯视图。开关光检测器1830 类似于图18C-18D示出的开关光检测器1820,但是还包含p型阱区1832。 P型阱区1832类似于p型阱区1822。p型阱区1822和1832的结合围绕对应的n型掺杂区126和136,这可以进一步地不让光生载流子抵达吸收区106 及基板102之间的界面而防止载流子被n型掺杂区126和136吸收。尽管在此示出了分离的p型阱区1822和1832,但p型阱区1822和1832可以结合成围绕对应n掺杂区的C形区。
图18F-图18G示出开关光检测器1830的示例性的俯视及侧视图。开关光检测器1840类似于图18A-18B示出的开关光检测器1800,但是差异在于n型阱区152和154被省略,并进一步包含p型阱区1842。p型阱区1842 可以类似于图2D示出的p型阱区。p型阱区围绕嵌入在基板102中的吸收区106。p型阱区1842可以阻挡吸收区106的光生载流子抵达基板102。相较于开关光检测器1800,这样的阻挡可以增加开关光检测器1840的光载流子的收集效率。p型掺杂区1842可以形成在吸收区106、基板102、在吸收区106和基板102之间的一中介层,或者其等的组合。
尽管示出了n型阱区152和154、p型阱区1822、1832和1842的单独实施方案,但实际上所述的n型阱区及p型阱区可以结合实施来达到期望的效果。
至此,已经介绍了若干开关光检测器的元件的具体实施及元件的各种排列。接着,将对前述元件的结合进行描述。在此所描述的组合非为所有组合的完整列举。
图19A-B示出开关光检测器1900的示例的俯视图及侧视图。开关光检测器1900类似于图1A所绘示的开关光检测器100,但是差异在于开关光检测器1900的吸收区完全地嵌入在基板102中,以及更进一步包含图 11A示出的载流子收集端子1106及载流子控制端子1108。光接受区1205 已于图12A-12B的相关段落中进行描述。p型掺杂区128和138的存在导致载流子控制端子1108和吸收区106之间的界面形成一欧姆接触。
图19C-D示出开关光检测器1910的示例的俯视图及侧视图。开关光检测器1910类似于图19A-19B示出的开关光检测器1900,但是差异在于 p型掺杂区128和138被省略。p型掺杂区128和138的省略导致载流子控制端子1108和吸收区106之间的界面形成一肖特基结。
图19E-F示出开关光检测器1920的示例的俯视图及侧视图。开关光检测器1920类似于图19A-B示出的开关光检测器1900,但是差异在于增加了p型掺杂区128和138,并在光接收区1205的每一侧增加了载流子控制端子1108。
图19G-H示出开关光检测器1930的示例的俯视图及侧视图。开关光检测器1930类似于图19E-F示出的开关光检测器1920,但是差异在于p 型掺杂区128和138被省略。p型掺杂区128和138的省略导致载流子控制端子1108和吸收区106之间的界面形成一肖特基结。
图20A-B示出开关光检测器2000的示例的俯视图及侧视图。开关光检测器2000类似于图19A-B示出的开关光检测器1900,但是差异在于增加了图10I示出的中介层1006。如在图10I对应段落中所描述的,中介层 1006具有深及基板102的一开口,吸收区106填充在开口中并接触基板 102,且开口由中介层1006形成。在一些实施方案中,中介层1006可以是SiO2、SiNx、AlOx,或者任何氧化物或氮化物基绝缘体。
图20C-D示出开关光检测器2010的示例的俯视图及侧视图。开关光检测器2010类似于图20A-B示出的开关光检测器2000,但是差异在于图 20A-B的中介层1006被另一中介层2012替代。中介层2012的材料类似于中介层1006的材料,但是差异在于中介层2012是一均匀层,其横跨基板 102的一上表面并具有深及基板的开口。吸收区106嵌入在中介层2012的开口中。在一些实施方案中,中介层2012可以是SiO2、SiNx、AlOx,或者任何氧化物或氮化物基绝缘体。
图20E-F示出开关光检测器2020的示例的俯视图及侧视图。开关光检测器2020类似于图20C-D示出的开关光检测器2010,但是差异在于p 型掺杂区128和138被省略。p型掺杂区128和138的省略导致载流子控制端子1108和吸收区106之间的界面形成一肖特基结。
图20G-H示出开关光检测器2030的示例的俯视图及侧视图。开关光检测器2030类似于图20C-D示出的开关光检测器2010,但是差异在于图 20C-D的中介层2012被另一中介层2032所取代。中介层2032类似于图 20C-D的中介层2012,但是差异在于中介层2032具有深及基板102的一第一开口2034,以及大于第一开口2034的一第二开口2036,第二开口2036的开口朝向中介层2032的上表面。
图20I-J示出开关光检测器2040的示例的俯视图及侧视图。开关光检测器2040类似于图20G-H示出的开关光检测器2030,但是差异在于p 型掺杂区128和138被省略。p型掺杂区128和138的省略导致载流子控制端子1108和吸收区106之间的界面形成一肖特基结。
图20K-L示出开关光检测器2050的示例的俯视图及侧视图。开关光检测器2050类似于图20G-H示出的开关光检测器2030,但是差异在于加入n型阱区152和154。n型阱区152和154已于图1B的相关段落中进行描述。
图21A-B示出开关光检测器2100的示例的俯视图及侧视图。开关光检测器2100类似于图19A-B示出的开关光检测器1900,但是差异在于n 型掺杂区126和136、p型掺杂区128和138、载流子收集端子1106和载流子控制端子1108从吸收区106移到基板102。这样的端子1106和1108可以被称为基板载流子收集端子和基板载流子控制端子。
图21C-D示出开关光检测器2110的示例的俯视图及侧视图。开关光检测器2110类似于图21A-B示出的开关光检测器2100,但是差异在于吸收器p型掺杂区2128和2138以及吸收器载流子控制端子2108被设置在吸收区106。基板载流子吸收端子1106、基板载流子控制端子1108和吸收器载流子控制端子2108可以类似于在图14A相关段落中描述的基板载流子收集端子1306、基板载流子控制端子1308和吸收器载流子控制端子 1309,并具有类似的效果。
图21E-F示出开关光检测器2120的示例的俯视图及侧视图。开关光检测器2120类似于图21C-D示出的开关光检测器2110,但是差异在于吸收器p型掺杂区2128和2138被省略。吸收器p型掺杂区2128和2138的省略导致吸收器载流子控制端子2108及吸收区106之间的界面形成一肖特基结。
图22A-B示出开关光检测器2200的示例的俯视图及侧视图。开关光检测器2200类似于图18F-G示出的开关光检测器1840,但是差异在于加入图18A-B中所示的n型阱区152和154。
图22C-D示出开关光检测器2210的示例的俯视图及侧视图。开关光检测器2210类似于图21C-D所绘示的开关光检测器2210,但是差异在于加入图18A-B中的n型阱区152和154。
图23A示出开关光检测器2300的示例的俯视图,以及图23B示出开关光检测器2300沿着一AA联机的示例的侧视图。开关光检测器2300类似于图21C-D示出的开关光检测器2110,但是差异在于吸收区106和基板102之间的界面增加p型阱区2302。p型阱区2302可以有助于缓和在吸收区106及基板102之间的结的载流子补集和释放,这已于图18C-D的相关段落中进行描述。
图24A-B示出开关光检测器2400的示例的俯视图及侧视图。开关光检测器2400类似于图18C-D示出的开关光检测器1820,但是差异在于n 型阱区152和154被省略。
图24C示出开关光检测器2410的示例性的俯视图。开关光检测器 2410类似于图18E所绘示的开关光检测器1830,两者的差异在于图18E 中所绘示的p型阱区1822,1832被合并在连续的p型阱区2412中。
图24D-E示出开关光检测器2420的示例的俯视图及侧视图。开关光检测器2420类似于图24A-B示出的开关光检测器2400,但是差异在于增加介电质阱2422于n型掺杂区126和136中。介电质阱2422类似于图17D 中示出的介电质阱1732。介电质阱2422设置在载流子收集端子1106和载流子控制端子1108之间的n型掺杂区126的一部分中。介电质阱2422可以降低载流子收集端子1106和载流子控制端子1108之间的暗电流。介电质阱2422的深度可以是小于、等于,或者大于n型掺杂区126的深度。
图24F-G绘出开关光检测器2430的示例的俯视图及侧视图。开关光检测器2430类似于图24D-E所绘示的开关光检测器2400,但是差异在于介电质阱2422从n型掺杂区126和136中移到p型掺杂区128和138中。介电质阱2422的深度可以小于、等于,或者大于p型掺杂区128的深度。一般来说,介电质阱2422可以设置在n型掺杂区126和p型掺杂区128,以及n型掺杂区136和p型掺杂区138之间的任意位置。
图25A-B示出开关光检测器2500的示例的俯视图及侧视图。开关光检测器2500类似于图19A-B示出的开关光检测器1900,但是差异在于增加了图16F示出的金属反射镜1606,其中金属反射镜设置在吸收区106 设有载流子收集端子1106和载流子控制端子1108的一上表面上。金属反射镜2502可以设置在光接收区1205的上方。在一些实施方案中,金属反射镜2502可以通过CMOS制程中的第一金属层(M1)或第二金属层(M2) 来实现,或者是其等的组合。
图25C-D示出开关光检测器2510的示例的俯视图及侧视图。开关光检测器2510类似于图25A-B示出的开关光检测器2500,但是差异在于p 型掺杂区128和138被省略。p型掺杂区128和138的省略导致载流子控制端子1108和吸收区106之间的界面形成一肖特基结。
图25E-F示出开关光检测器2520的示例的俯视图及侧视图。开关光检测器2520类似于图20K-L示出的开关光检测器2050,但是差异在于加入图16F示出的金属反射镜1606以作为金属反射镜2502,其中金属反射镜2502设置在吸收区106设有载流子收集端子1106和载流子控制端子 1108的一上表面上。金属反射镜2502可以设置在光接收区1205的上方。在一些实施方案中,金属反射镜2502可以通过CMOS制程中的第一金属层(M1)或第二金属层(M2)来实现,或者是其等的组合。
图25G-H示出开关光检测器2530的示例的俯视图及侧视图。开关光检测器2530类似于图18F-G示出的开关光检测器1840,但是差异在于加入图16F示出的金属反射镜1606以作为金属反射镜2502,其中金属反射镜2502设置在吸收区106设有载流子收集端子1106及载流子控制端子 1108的一上表面上。金属反射镜2502可以设置在光接收区1205的上方。在一些实施方案中,金属反射镜2502可以通过CMOS制程中的第一金属层(M1)或第二金属层(M2)来实现,或者是其等的组合。
在典型的一影像传感器的实施方案中,多个传感器像素(例如,开关光检测器)配置成阵列以允许影像传感器撷取具有多个影像像素的影像。从影像传感器的顶部观之,在两侧具有相同尺寸的正方形传感器像素能够成为简单的二维阵列。但是对于某些应用,例如ToF而言,一些感测像素可能不是正方形,而是矩形。例如,在图1B中,开关光检测器160具有两个载流子控制端子(例如,p型掺杂区128和138),以及两个载流子收集端子(例如,n型掺杂区126和136)。这四个端子一般是沿着一条线设置,这导致矩形传感器像素在沿着端子排列的线的形状较长(例如,图18A示出的开关光检测器1800)。
这种矩形传感器像素可能使像素的有效排列方面增加难度,这例如是归因于代工厂中与半导体制作相关的设计规则。设计规则会限制诸如掺杂区、掺杂阱、介电质阱和锗吸收区之类的特征的各种最小间隔。改善致密性和对称性的一种方法是建立包含四个矩形光检测器的光检测器的单位单元。图26示出矩形光检测器的单位单元的示例。单位单元2600包含图18A示出的四个开关光检测器1800,以及个别地环绕在开关光检测器1800的四个隔离结构2602。隔离结构2602已于图15A-D对应的段落中进行描述。单位单元2600可以改善矩形单位单元上的传感器像素的致密性和对称性。
图27示出具有光敏晶体管增益的矩形开关光检测器2700的示例的俯视图。开关光检测器2700类似于图18A示出的开关光检测器,但是差异为在基板102上加上电子发射器2710。电子发射器2710可以类似于n 型掺杂区126和136。开关光检测器1800的矩形形状允许一光电流积分电容器(photocurrent integration capacitor)(例如,一浮动扩散电容(floating diffusion capacitor))耦接于一双极结型晶体管(BJT)2720;双极结型晶体管2720是由n型掺杂区126和136、p型掺杂区128和138、电子发射器 2710所形成一NPN双极结型晶体管。当双极结型晶体管2720具有适当偏压时,可以响应于入射光信号而提供光敏晶体管增益,这可以提高光检测器2700的光至光电流转换效率。例如,双极结型晶体管2720可以是以下列条件进行偏压:n型掺杂区126和136的偏压在1V和3V之间,p型掺杂区128和138的偏压在0V和1V之间,电子发射器2710的偏压低于对应的n型掺杂区126和136的偏压。
一般来说,电子发射器2710和/或n型掺杂区126和136应施加一外部电压,或通过一金属连接件而与p型掺杂区短路来允许电子由电子发射器2710发射。
尽管已经描述了具有n型和p型区和阱的特定组合和排列的开关光检测器的各种实施方案,但是通常掺杂区和阱的极性可以颠倒并且实现类似的操作和功能。例如,可以将p型阱和p型掺杂区的所有实例分别转换为n型阱和n型掺杂区,并且可以将所有n型阱区和n型掺杂区对应地转换为p型阱和p型掺杂区。
图28A示出了示例性的成像系统2800,其用于确定一目标物体2810 的特性。目标物体2810可以是三维物体。成像系统2800可包含一发射器单元2802、一接收器单元2804,以及一处理单元2806。一般来说,发射器单元2802朝目标物体2810发射出光2812;发射器单元2802可包含一种或多种光源、控制电路和/或光学元件。例如,发射器单元2802可包含一个或多个NIR发光二极管或激光;其中发射的光2812可以由一准直透镜进行校准,以在自由空间中传递。
一般来说,接收器单元2804接收目标物体2810反射的反射光2814。接收器单元2804可包含一种或多种光电二极管、控制电路和/或光学元件。例如,接收器单元2804可包含一影像传感器;其中,影像传感器包含制作在一半导体基板上的多个像素。每个像素可包含用于检测反射光 2814的一个或多个开关光检测器,其中反射光2814可以聚焦到开关光检测器上。每个开关光检测器可以为本专利申请所公开的开关光检测器。
一般来说,处理单元2806处理接收器单元2804生成的光载流子,并确定目标物体2810的特性。处理单元2806可包含控制电路、一个或多个处理器和/或可储存用于确定目标物2810特性的指令的计算机储存接口。例如,处理单元2806可包含:读出电路及处理器,其中处理器可处理与收集到的光载流子相关的信息,以确定目标物体2810的特性。在一些实施方案中,目标物体2810的特性可以是目标物体2810的深度信息。在一些实施方案中,目标物体2810的特性可以是目标物体2810的材料成分。
图28B示出了用于确定目标物体2810的特性的一个示例性技术。发射器单元2802可产生光脉冲2812,作为示例,此脉冲调制频率为fm,工作周期为50%。接收器单元2804可接收相移为Φ的反射光脉冲2814。对开关光检测器进行控制,使得读出电路1读出所收集的相位与发射光脉冲同步的电荷Q1,读出电路2读出所收集的相位与发射光脉冲相反的电荷Q2。在一些实施方案中,成像系统2800与目标物体2810之间的距离D 可通过以下公式获得:
Figure GDA0003540680270000881
其中c是光的速度。
图28C示出了用于确定一目标物体2810特性的另一示例性技术。发射器单元2802可发射光脉冲2812,作为示例,此脉冲调制频率为fm,工作周期小于50%,但通过一因子N降低光脉冲的工作周期及通过此因子 N增加光脉冲2812的强度,可提升所接收到的反射光脉冲2814的信噪比,同时保持成像系统2800的能耗基本不变。在元件带宽增加使得可以在不使脉冲形状发生变形的情况下缩短光脉冲的工作周期时,即可实现上述状况。接收器单元2804可接收相移为Φ的反射光脉冲2814。对多栅光电二极管进行控制,使得读出电路1读出所收集的相位与发射光脉冲同步的电荷Q1’,读出电路2读出所收集的相位与发射光脉冲有时延的电荷Q2’。在一些实施方案中,成像系统2800及目标物体2810之间的距离 D可通过以下公式获取:
Figure GDA0003540680270000882
图29示出了通过一成像系统来确定物体特性的流程图2900的示例。流程2900可以由诸如成像系统2800来执行。
此系统接受反射的光(步骤2902)。例如,传送器单元2802可以朝向目标物体2810发射一NIR光脉冲2812。接收器单元2804可接收目标物体2810反射的反射NIR光脉冲2814。
此系统确定相位信息(步骤2904)。例如,接收器单元2804可包含一影像传感器,其中影像传感器包含制作在半导体基板上的多个像素。每个像素可包含用于检测反射光脉冲2814的一个或多个开关光检测器。开关光检测器的类型可以是本专利所公开的开关光检测器,其中相位信息可通过参见图28B或图28C所述的技术进行确定。
此系统确定物体特性(步骤2906)。例如,处理单元2806可以根据相位信息,通过参见图28B或图28C所述的技术来确定物体2810的深度信息。
在一些实施方案中,一影像传感器包含制作在半导体基板上的多个像素,其中每个像素可包含一个或多个开关光检测器100、160、170、 180、200、250、260、270、300、360、370、380、400、450、460、470 及480以如图28A及图28B所示用于检测反射光。这些像素间的隔离可根据绝缘隔离,例如氧化层或氮化层,或根据一注入隔离,例如利用p型或n型区阻隔信号电子或空穴,或根据本征内建能障(例如利用锗硅异质接口)来实现。
到目前为止,已经针对不同的开关光检测器,以及开关光检测器如何用在时差测距检测系统(例如图28A示出的成像系统2800)中进行描述;现在,将针对成像系统2800中的接收器单元2804进行描述。图30 示出用于ToF检测的接收器单元3000的示例。接收器单元3000包含像素阵列3010、放大器阵列3020,以及模拟数字转换器(analog-to-digitalconverter;简称ADC)阵列3030。像素阵列3010电气耦接于放大器阵列 3020,放大器阵列3020电气耦接于模拟数字转换阵列3030。
像素阵列3010包含多个光检测器(例如是在前所述的开关光检测器),以及用于储存从开关光检测器来的光生载流子的多个电容器。像素阵列3010是包含M列、N行的光检测器和电容器的二维阵列(即为M× N阵列)。电容器可与光检测器整合在一起或分离实现。示例性的电容器包含浮动扩散电容器(floating-diffusion capacitors)、金属-氧化物-金属(metal oxide metal;简称MOM)电容器,以及金属-绝缘体-金属(metal insulatormetal;简称MIM)电容器。像素阵列3010包含像素晶体管,用于控制光检测器的操作,例如控制开关光检测器的电荷读取。像素阵列 3010可以是成像传感器的一部分,成像传感器包含与光检测相关联的各种光学元件,例如反射器、透镜、以及抗反射膜层。
放大器阵列3020包含一个或多个放大器3022。放大器3022用于放大像素阵列3010的各别的像素产生的电信号。放大器3022可为电压增益放大器,并用于放大在电容器上整合光电流而建立的电压。放大器3022 可为电荷-电压放大器,并用于将储存在电容器内的电荷转换为电压后输出。放大器3022可为增益可变放大器,其能够优化像素阵列3010接收到的光信号的量级范围内的检测灵敏度。放大器3022可为差分放大器,并例如是用于放大开关光检测器的两个输出电压的差值。这样的差分检测机制可以提升ToF的检测灵敏度。
不同实施方案的放大器阵列3020可具有不同数量的放大器3022。在一些实施方案中,像素阵列3010的每个像素耦接于专属的放大器 3022。这样的配置可允许同步读取所有的像素,以最大化影像数据获得率。在一些实施方案中,每一行或每一列的像素阵列共享一个放大器 3022;例如,对M×N像素阵列3010而言,可以具有M或N个放大器3022。这样共享放大器3022的结构可以在具有大量像素(例如,百万像素)时提升接收器单元3000的可扩展性。在一些实施方案中,每一行或每一列可以进一步地划分成共享多个放大器3022的多个次部分(subsections)。在一些实施方案中,对于一个小的像素阵列3010而言,阵列中的所有像素可共享一个放大器3022。一般来说,多个列和行中的一组像素可群组,且所述的一组像素可共享一个放大器3022;例如,对一个M×N的像素阵列3010而言,其可具有K×L个放大器3022,其中K≤M和L≤N。
模拟数字转换器阵列3030包含一个或多个模拟数字转换器。模拟数字转换器用于将放大器3022输出的模拟电压或电流信号转换成具有N位的数字输出3040。数字输出3040可例如被图5A示出的处理单元506 接收而执行ToF检测。输出位N的数量用于决定模拟数字转换器的分辨率,这可根据给定应用的灵敏度和转换速度的考虑来设定。模拟数字转换器的各种形式的示例包含快闪式模拟数字转换器(flash ADC)、连续逼近缓存器模拟数字转换器(successive-approximation-register ADC)、得尔搭西格玛模拟数字转换器(delta-sigma ADC)。模拟数字转换器可为差分模拟数字转换器,并例如用于转换差分放大器3022输出的放大电压中的差值。类似于放大器阵列3020的各种实施方案,模拟数字转换器阵列3030可具有不同数量的模拟数字转换器。取决于各种设计考虑(例如,需求的转换速度),模拟数字转换器的数量可等于(即一比一对应) 或小于(即多个放大器共享一个模拟数字转换器)放大器阵列3020中的放大器3022的数量。
成像系统(例如,ToF系统500)可在宽范围光信号量级下操作。例如,光信号量级可受到环境光条件、目标物反射率,或者目标物和成像系统500之间的距离的影响;在不同的操作条件下,信号量级能够变化数个数量级(例如,2个或多于2个数量级、10个或多于10个数量级、 100个或多于100个数量级)。光信号量级的改变基本上会让像素的光检测器产生的光电流呈线性比例变化。
像素阵列3010的操作是在一段时间(例如额定整合时间)内整合像素中的每个光检测器在个别的电容器上产生的光电流,以产生与检测到的光信号成比例的电信号。例如,在影像取得循环开始时,可以预设电压(例如,1.8V)对电容器充电;电容器储存的电荷是以公式Q=C*V 来确定,其中C为电容器的电容值,V为电容器的电压。之后,经充电的电容器会以光电流Iph进行放电;其中,Iph=ΔQ/Δt,即给定变化时间 t内,电荷Q的变化量。光检测器生成的光电流Iph的量级直接影响与相关的电容器的放电速率。最大整合时间tmax=Q/Iph,这是电容器完全放电所需要的时间。当最大整合时间短于额定整合时间,并让电容器完全放电(且更一般地,当电容器被放电至一第二预设电压),像素被称为“损坏(corrupted)”或“辉散(bloomed)”,像素的电气输出在这个点上将不再与接收光输入成比例,导致取得的影像歪曲或不正确的ToF测量。因此,假如光信号大到足够在一段预设的整合期间内损坏一个或多个像素,信号的整合可以在像素损坏之前终止。提早终止光信号的整合可能造成子帧(sub-frames)的产生,而这是在超过额定整合时间后进行整合的结果。多个子帧可以在超过额定整合时间时取得,且多个子帧可以预处理以产生单一影像帧。
一旦光信号的集合被终止,像素的电气输出被放大器3022放大,以及被模拟数字转换阵列3030转换成为数字输出3040而生成一帧或一子帧。一旦转换完成,电容器将以预设电压重新充电,且撷取循环重复。由于大的光信号导致每个采集周期的最大整合时间相应地减少,所以大的光输入信号导致子帧和数字输出3040的产生速率相应地增加。在一些应用中,例如由于功耗的增加或系统复杂度的增加以支持增加的数据生产率,数据输出的增加可能不是理想的。因此,增加像素的最大整合时间,降低模拟数字转换器的输出数据速率,降低ToF接收器单元3000的输出数据速率或其组合是需求的解决办法。
一种增加最大整合时间或降低输出数据速率的方法是增加关联于像素阵列3010的每个像素的电容器的电容值。让电容值增加一常数因子能够使最大整合时间增加大约相同的常数因子,并且可以增加ToF接收器单元的一动态范围。然而,电容器是制造在装置层的物理结构,而光检测器是制造在后端互连层,并且电容值典型地与其总面积呈线性比例关系。因此,整体形成在光检测器上的电容器的电容值是受到制造像素阵列3010的传感器晶圆的可用空间的限制。这些问题可以通过在一第二个晶圆上制造额外的电容,并将其与传感器晶圆接合以进一步增加每个像素的电容值来解决。
图31A和31B示出具有增加电容值的ToF接收器单元3100的架构图和剖视图。ToF接收器单元3100包含一集成电路(IC)晶圆3110、一传感器晶圆3130,以及多个互连件3170。IC晶圆3110包含一第一电容器 3112及多个像素晶体管3120。传感器晶圆3130包含一第二电容器3132 和一ToF像素3140。IC晶圆3110和传感器晶圆3130连结在一起,例如是利用晶圆接合程序,互连件3170电气耦合于ToF像素3140、第一电容器 3112、第二电容器3132,以及像素晶体管3120。相较于第一和第二电容器都制造在一单一晶圆的结构,利用IC晶圆3110和传感器晶圆3130上的可用空间来制造电容器3112和3132,ToF像素3140整合的总电容值可以增加两倍。电容值的增加可以增加ToF像素3140的最大整合时间,以相同的倍率降低子帧的产生速率,以及对应的数据生产量。
ToF像素3140可以是一开关光检测器,例如开关光检测器100。ToF 像素3140包含一第一开关3150和一第二开关3160,其各自具有对应的承载读出(收集)端子3152和3162(R),以及承载控制(调节)端子3154 和3164(C)。第一开关3150,例如,可类似于图1A示出的第一开关108,承载读出端子3152可类似于n型掺杂区126,承载控制端子3154类似于p 型掺杂区128。类似地,第二开关3160,例如,可类似于图1A示出的第二开关110,承载读出端子3162可类似于n型掺杂区136,承载控制端子 3164可类似于p型掺杂区138。ToF像素3140可以是一背侧照明像素,光信号可以从传感器晶圆3130,相对制造有ToF像素3140一侧的的背侧进入ToF像素3140。
像素晶体管3120是晶体管,配置用于控制ToF像素3140的操作。像素晶体管3120包含第一读出晶体管3122和第二读出晶体管3124,以供收集来自于读出端子3152和3162的载流子。像素晶体管3120可以包含具有 3T结构的读出电路,(即具有重置、源极随耦器、和列选择晶体管的三晶体管结构),或者包含类似于图1A示出的读出电路124和134。像素晶体管3120可包含控制晶体管3126和3128以提供控制信号给控制端子 3154和3164。由控制晶体管3126和3128所提供的控制信号可以类似于图 1A示出的控制信号122和132。
第一电容器3112和第二电容器3132可以利用标准半导体IC制造技术来实现。例如第一电容器3112和第二电容器3132包含金属-氧化物-金属(MOM)电容器和金属-绝缘体-金属(MIM)电容器。在一些实施方式中,电容器的氧化物或绝缘体可以由高k介电质常数材料,例如 Al2O3、HfO2、ZrO2或La2O3代替。尽管电容器被绘示成平行板电容器,但是各种具有电容值的结构可用于作为电容器3112和3132,包含浮动扩散电容器和金属氧化物半导体(metal-oxide-semiconductor;简称MOS) 电容器。一般来说,依据可制造性或性能考虑,第一电容器3112和第二电容器3132中的每一个可以并联的一组电容器来实施。
在图31B中,第一电容器3112和第二电容器3132对应地电气耦接于读出晶体管3124和3122的输入端子(例如,源极或漏极)。第一读出晶体管3122收集来自于承载读出端子3152的载流子,并将收集到的载流子经由其输出端子(例如,源极或漏极)提供给第二电容器3132。第二读出晶体管3124收集来自于载流子读出端子3162的载流子,并将收集到的载流子经其输出端子(例如,源极或漏极)提供给第一电容器3112。在这样的结构中,可以施加一电压于读出晶体管3122和3124的栅极,以控制载流子从ToF像素3140至对应晶体管3132和3112的转换。
尽管已经描述了电容器3112和3132到读出端子3152和3162的特定关联,但是通常电容器3112和3132与读出端子3152和3162之间的关联可以交换并以类似的方式操作。没有连接到读出端子3124和3122的第一电容器3112和第二电容器3132的各个端子可以例如接地,浮接或连接到电源供应器。
IC晶圆3110和传感器晶圆3130可以各种方式接合。例如,接合技术包含金属-金属接合,氧化物-氧化物接合和混合接合。互连件3170可包含多个接合垫3172,其等用以供形成在IC晶圆3110和传感器晶圆3130 上的互连件3170电气耦合。接合垫3172可以是铜柱或垫,并可提供IC 晶圆3110和传感器晶圆3130之间的机械耦合。
尽管图31A和31B示出单一ToF像素3140,但一般来说,接收器单元3100可以包含ToF像素3140阵列,其连接于像素光敏晶体管3120阵列。
尽管图31A和31B示出的ToF像素3140具有两个开关3150和3160,并耦接至二个电容器3132和3112,但一般来说,ToF像素3140可以包含三个或更多个开关,并电气耦合至三个或更多个的电容器。
图31C示出具有增加电容值的ToF接收器单元3180的示例的架构图。ToF接收器单元3180类似于图31A示出的ToF接收器单元3100,但差异在于此时的第一电容器3112和第二电容器3132直接地电气耦合至对应的承载读出端子3162和3152,不存在介在其等之间的晶体管。
图31D示出具有增加电容值的ToF接收器单元3182的示例的架构图。ToF接收器单元3180类似于图31A示出的ToF接收器单元3100,但差异在于第一电容器3132被划分成为第一次电容器3133和3134,以及第二电容器3112被划分成为第二次电容器3113和3114。次电容器3113和3133 位在传感器晶圆3130,以及电容器3114和3134位在IC晶圆3110。第一次电容器3113和3114并联连接以实现类似于图31A示出的增加电容值的结构。第一次电容器3113和3114电气耦接于读出晶体管3124,并根据读出端子3162所收集的载流子而被配置用于充电或放电。类似地,第二次电容器3133和3134并联连接以实现类似于图31A示出的增加电容值的结构。第二次电容器3133和3134电气耦接于读出晶体管3122,并根据读出端子3152收集到的载流子而被配置用于充电或放电。
一般来说,IC晶圆3110和传感器晶圆3130被单独地制造。例如,两个晶圆3110和3130可以在不同的代工厂和/或不同的时间点利用不同的制程技术、不同的制程节点制造而成,归因于有限的制造技术公差和可变性,这些都可能影响制造在晶圆3110或3130的电容器电容值。通过将相连于读出端子3162的第一电容器划分为位在传感器晶圆3130的次电容器3113和位在IC晶圆上的次电容器3114,并类似地将关联于读出端子3152的第二电容器划分次电容器3133和3134,在一个晶圆的电容器的任何变化将对整个的第一或第二电容值造成等量的影响,由此有助于减少或消除因IC晶圆3110和传感器晶圆3130之间的任何可变性或失配而所造成的两个电容值中潜在不平衡。
图31E示出具有增加电容值的ToF接收器单元3184的示例的架构图。ToF接收器单元3184类似于图31D示出的ToF接收器单元3182,但是差异在于第一次电容器3113和3114,以及第二次电容3133和3134此时直接地电气耦合至对应的承载读出端子3162和3152,不存在介在其等之间的晶体管。
图31F示出增加电容值的ToF接收器单元3186的示例的架构图。ToF 接收器单元3186类似于图31A示出的ToF接收器单元3100,但是差异在于像素晶体管3120从IC晶圆3110移到了传感器晶圆3130。在一些情况中,像素晶体管3120可以移动到传感器晶圆3130中未被占用的空间以环绕ToF像素3140。这样的像素晶体管3120的配置可以提升接收器单元3186的性能,和/或腾出IC晶圆3110上的空间给接收器单元3186的其它元件,例如额外的电容器、内存、放大器或模拟数字转换器。
图31G示出具有增加电容值的ToF接收器单元3188的示例的架构图。ToF接收器单元3188类似于图31C示出的接收器单元3180,但是差异在于像素晶体管3120从IC晶圆3110移至传感器晶圆3130。在一些情况中,像素晶体管3120可以移动到传感器晶圆3130中未被占用的空间以环绕于ToF像素3140。这样的像素晶体管3120的配置可以提升接收器单元3188的性能,和/或腾出IC晶圆3110上的空间给接收器单元3188的其它元件,例如额外的电容器、内存、放大器或模拟数字转换器。
图31H示出具有增加电容值的ToF接收器单元3190的示例的架构图。ToF接收器单元3190类似于图31D示出的接收器单元3182,但是差异在于像素晶体管3120从IC晶圆3110移动到传感器晶圆3130。在一些情况中,像素晶体管3120可以移到传感器晶圆3130中未被占用的空间以环绕于ToF像素3140。这样的像素晶体管3120的配置可以提升接收器单元3190的性能,和/或腾出IC晶圆3110上的空间给接收器单元3190的其它元件,例如额外的电容器、内存、放大器或模拟数字转换器。
图31I示出具有增加电容值的ToF接收器单元3192的示例的架构图。ToF接收器单元3192类似于图31E示出的接收器单元3184,但是差异在于像素晶体管3120从IC晶圆3110移至传感器晶圆3130。在一些情况中,像素晶体管3120可以移动到传感器晶圆3130中未被占用的空间以环绕于ToF像素3140。这样的像素晶体管3120的配置可以提升接收器单元3192的性能,和/或腾出IC晶圆3110上的空间给接收器单元3192的其它元件,例如额外的电容器、内存、放大器或模拟数字转换器。
一般来说,在图31A和图31B中的ToF接收器单元3100的像素晶体管3120、在图31D中的ToF接收器单元3182的像素晶体管3120、在图31F 中的ToF接收器单元3186的像素晶体管3120,以及在图31H中的ToF接收器单元3190的像素晶体管3120能够被控制而针对目标整合时间来选择合适的整体电容值,同时最小化从后端放大器阵列3020和模拟数字转换器3030来的噪声。
图32示出用于ToF检测的接收器单元3200的示例的方块图。ToF接收器单元3200类似于图30示出的接收器单元3000,但是还包含一内存模块3210和一数字信号处理(digitalsignal processing;简称DSP)模块 3220。内存模块3210电气耦接于模拟数字转换器3030的数字输出3040 和DSP模块3220的输入。DSP模块3220输出数字处理数据以作为DSP输出3230。
内存模块3210被配置用于储存对应来自于像素阵列3010的放大电信号的模拟数字转换器3030的数字输出3040。内存模块3210可以储存多个的数字输出,其对应于大量输入光信号产生的子帧,在输出之前缓冲子帧或对数字输出3040进一步地处理。例如,接收器单元3200可以一速率产生数据输出,前述的速率高于接收DSP输出3230的一系统的数据转换速率。这样增加数据产生速率可例如是归因于大的光信号量或ToF影像帧的突发传输模式(burst-mode)获得。在这样的条件下,内存模块 3210可以在接收器单元3200传输DSP输出3230给数据接收系统时储存额外的数据。
DSP模块3220被配置用于数字地处理内存模块3210储存的数字数据。DSP模块3220可以被配置为对从内存模块3210接收到的数据执行各种算术运算、布尔运算(Booleanoperations)或专用数字运算,例如快速傅立叶变换(Fast Fourier Transform;FFT)。例如,DSP模块3220可以将储存在内存模块3210中的多个子帧处理成单一完成帧,或者包含感兴趣区域的完整帧的一部分以输出给数据接收系统。通过处理多个子帧,产生单个完整帧或包含感兴趣区域的完整帧的一部分,并将完整帧或包含感兴趣区域的单个完整帧的部分输出到数据接收系统,接收器单元3200的总体外部数据生产量可以降低。在一些实施方案中,接收器单元3200的总体外部数据生产量可以相应于子帧数量的倍率减少。在另一个示例中,DSP模块3220可以处理存储在内存模块3210中的数据来确定并过滤来自ToF测量的深度信息。
内存模块3210和DSP模块3220可以单独实现或例如与图31A-31I描述的增加电容值的ToF接收器结合实现。内存模块3210和DSP模块3220 的结合和增加的电容值可以降低外部数据产生量和降低产生子帧的数量。降低子帧的数量可以降低内存模块3210需求的储存容量。此外,降低子帧的数量可以降低DSP模块3220执行的处理操作的数量。这样降低子帧的数量和对应地减少内存的容量和或程序操作可以让ToF接收器单元的能耗降低。
在一些实施方式中,DSP模块3220可包含图5A示出的处理单元 506。DSP模块3220可例如以通用处理器或专用集成电路来实现。
图33A示出用于ToF检测的接收器单元3300的示例的剖视图。接收器单元3300包含IC晶圆3110和传感器晶圆3130。IC晶圆3110包含像素晶体管阵列3320、放大器阵列3020和模拟数字转换器3030。传感器晶圆 3130包含ToF像素阵列3010和内存模块3210。像素晶体管阵列3320为图 31A中描述的像素晶体管3120的阵列。IC晶圆3110和传感器晶圆3130以晶圆接合进行接合。互连件3170和结合垫3172电气耦合接收器单元3300 的不同元件。
内存模块3210可以分布在传感器晶圆3130内围绕ToF像素阵列 3010的未占用空间。例如,在BSI结构的接收器单元3300中,传感器晶圆3130中位在放大器阵列3020和模拟数字转换器3030上的空间未被占用,通过配置内存模块3210在放大器阵列3020和模拟数字转换器3030 上方的未被占用空间,接收器单元3300可以在不增加接收器单元3300 的尺寸的前提下提升性能。
内存模块3210可以不同结构并利用不同的内存技术实现。示例的内存技术包含静态随机存取内存(Static Random Access Memory;简称 SRAM)、动态随机存取内存(dynamic random access memory;简称 DRAM)、闪存、电阻式内存(Resistive RAM;简称ReRAM)、磁性随机存取内存(magnetic RAM;简称MRAM)、相变随机存取内存(phase changeRAM;简称PRAM)、铁电随机存取内存(Ferroelectric RAM;简称FeRAM)。不同的内存技术通常共享与一读/写晶体管耦合的一位存储元件的一通用架构。例如,一DRAM位包含用于储存关联于1位的电荷的一电容器,以及从电容器读取或写入电容器的一晶体管。在其它示例中,一SRAM位包含用于储存关联于1位的一正反器,以及从正反器读取或写入正反器的两个晶体管。类似地,ReRAM具有一可变的电阻值储存元件,MRAM具有一磁性储存元件,PRAM具有一相位改变储存元件,以及FeRAM具有一铁电储存元件以供储存1位。在一些实施方案中,两个或更多个内存技术可以结合且彼此协同工作。在图33A所示的实施方案中,内存模块3210包含读/写晶体管和关联的位储存元件。在一些实施方案中,额外的处理电路可被包含以进一步地扩展内存模块 3210的功能。例如,可以包括数字加法器以进一步处理由内存储存的位。
图33B示出用于ToF检测的接收器单元3330的示例的剖视图。接收器单元3330类似于图33A示出的接收器单元3300,但是差异在于内存模块3210被一分布式内存模块3340所取代。分布式内存模块3340包含一储存元件子区域3342和一读/写晶体管子区域3344。储存子区域3342位于传感器晶圆3130,以及晶体管子区域位于IC晶圆3110。在一些实施方案中,额外的处理电路,例如数字加法器可以进一步处理由内存储存的位。
储存元件3342通常利用专用技术和/或材料来制造。例如,DRAM 的电容器通常利用专用技术,例如深沟蚀刻(deep trench etching)而形成在硅晶圆中,这可能与用于制造IC晶圆3110的制造技术不兼容。此外,用于制造IC晶圆3110的制造程序可以更好地优化而用于制造晶体管,例如读/写晶体管3344。例如,用于IC晶圆3110的制造程序可以具有比传感器晶圆3130的最小特征尺寸更小的更先进的制程节点。因此,允许单独的优化两个子区域3342和3344的性能,将储存元件3342和读/写晶体管3344的制造分离可以提升内存模块3340的性能,以及降低传感器晶圆 3130和IC晶圆3110的制造复杂度。
图33C示出用于ToF检测的接收器单元3350的示例的剖视图。接收器单元3350类似于图33A示出的接收器单元3300,但差异在于内存模块 3210此时位在IC晶圆3110中。对于一些内存技术,例如SRAM或闪存,对于给定的技术节点,可以由CMOS代工厂或第三方供货商提供完整的存储器模块作为智能财产(IP)内核。结合这些IP内核来实现IC晶圆3110 的内存模块3210可以减少研究和开发工作。
图33D示出了示例性接收器单元3360的剖视图,该接收器单元3360 用于ToF检测。接收器单元3360类似于图33C示出的接收器单元3350,但是差异在于像素晶体管阵列3320此时位在传感器晶圆3130。配置像素晶体管阵列3320在传感器晶圆3130可提升IC晶圆3110的空间利用性。例如,由于放大器阵列3020和模拟数字转换器3030位于像素晶体管阵列3320下方,所以内存模块3210可设置在ToF像素阵列3010下方没有被占用的位置来简化这些元件之间的电气连接。
图33E示出了示例性的接收器单元3370的剖视图,该接收器单元 3370用于ToF检测。接收器单元3370类似于图33D示出的接收器单元 3360,但是差异在于内存模块3210此时位在传感器晶圆3130。
尽管出于说明的目的将ToF像素阵列3010、像素晶体管阵列3320、内存模块3210、模拟数字转换器3030和放大器阵列3020示出为示例性的方块,但是通常这些元件中的部分可以跨越各晶圆3110和3130。例如, ToF像素阵列3010的ToF像素3140和像素晶体管阵列3320的像素晶体管 3120可分布在芯片3110和/或3130上,并且内存模块3210或3340的内存位可分布在芯片3110和/或3130上未被ToF像素阵列3010或像素晶体管阵列3320占据的空间中。
一般来说,额外的电气和光学元件可以被添加到关于图33A-33E所描述的接收器单元。电气元件的示例包含电阻器、电感器、数据处理电路(例如处理器、FPGA、ASIC),偏压电路(例如,用于向传感器晶圆3130和/或ToF像素3140的控制端子3154和3164提供偏压)和光源驱动器电路(例如,用于向发射器单元502提供电脉冲以产生光脉冲)。光学元件的例子包含防反射涂层(ARC)、微透镜、带通滤波器和反射器。微透镜的例子包含微球透镜、菲涅耳波带片和整合硅微透镜(integrated silicon microlens)。
一般来说,IC晶圆3110和传感器晶圆3130之间可以存在中间层。中间层可以提供各种益处,例如两个芯片之间的电耦合的改进,两个芯片的结合质量和产量的提高,以及接收器单元的光学性能的改善。中间层可以由各种材料形成,例如电介质,聚合物和光学折射率匹配材料。
尽管已经在图33A-33E描述了关于IC晶圆3110和传感器晶圆3130 的双向接合。但是通常接收器单元可以通过结合三个或更多个芯片来形成。例如,额外的IC晶圆可以被结合以整合额外电容器以进一步地增加与像素阵列3010相关联的电容。在另一示例中,可以结合额外的IC 晶圆来整合额外的内存元件以进一步地增加内存模块3210的存储容量。
一般来说,在图33A-33E中描述的接收器单元的传感器晶圆3130可以是前照式传感器晶圆或后照式传感器晶圆。
一般来说,传感器晶圆3130、ToF像素3140或两者可由III-V族化合物半导体材料、IV族合金半导体材料或其组合来形成。
图34示出了示例性的接收器单元3400的剖视图,接收器单元3400 用于ToF检测。传感器晶圆3130包含ToF像素3140和后端层3136。IC晶圆3110包含像素晶体管3120和后端层3116。后端层3116和3136包括互连件3170和结合焊垫3172,其等形成在晶圆3110和3130各自的正面。后端层3116和3136的表面包含结合焊垫3172的电介质表面和金属表面。在结合之前,传感器晶圆先反转以让传感器晶圆3130的结合焊垫3172面对IC 晶圆3110的结合焊垫3172。两个晶圆以受控的方式接触,这可能涉及控制力的强度、温度和形成环境。电介质表面和金属表面的结合允许晶圆3110和3130的混合结合,导致两个晶圆之间的电气和机械耦合。
在晶圆结合中,传感器晶圆3130的反转让使得传感器晶圆3130通过其背面接收光信号3410。传感器晶圆3130可以是硅晶圆,其对于红外波长(例如,>1.1μm)是透明的。如此一来,红外光信号3410可以通过传感器晶圆3130的背面到达ToF像素3140。这种配置被称为背面照射 (BSI)传感器。
在一些实施方案中,传感器晶圆3130的后端层3136可包含反射镜 3420。反射镜3420位于ToF像素3140的光吸收区域下方。因此,任何未被ToF像素3140吸收的光穿过像素3140时会被反射镜3420反射,并且反射回ToF像素3140,并进一步被ToF像素3140吸收。反射镜3420可以是例如金属镜、电介质镜或者分布式布拉格反射器。反射镜3420可以是介电层(例如,氧化硅或氮化硅)和金属层的组合。在一些实施方案中,反射镜3420可以是被配置为向位于ToF像素3140内的焦点反射光的凹面镜。
在一些实施方案中,传感器晶圆3130可以包含部分反射镜3422。部分反射镜3422形成在传感器晶圆3130的背面上,并且允许一部分光通过ToF像素3140。部分反射镜3422可以在其与空气之间的界面处产生破坏性干涉,使得经反射镜3420反射后传递至部分反射镜3422的光进一步被反射回ToF像素3140。当满足这样的条件时,部分反射镜3422和反射镜3420的配合形成谐振腔以允许多道反射光在部分反射镜3422和反射镜3420之间来回传递。所形成的共振腔可以提升ToF像素3140在该共振腔的共振波长的检测效率。部分反射镜3422可以是,例如介电质反射镜或分布式布拉格反射器。部分反射镜3422可以具有基本上等于穿过ToF 像素3140并被反射镜3420反射的光的往返衰减的透射率。
在一些实施方案中,IC晶圆3110的后端层3116可以包含反射镜 3424。在传感器晶圆3130和IC晶圆3110结合之后,反射镜3424位于ToF 像素3140的光吸收区域下方。由此,通过ToF像素3140但没有被ToF像素3040吸收的任何光会被反射镜3424反射而回到ToF像素3140,并进一步的被ToF像素3140吸收。反射镜3424可以例如是金属反射镜、电介质反射镜或分布式布拉格反射器。反射镜3424可以是介电层(例如,氧化硅或氮化硅)和金属层的组合。在一些实施方案中,反射镜3424可以是被配置为向位于ToF像素3140内的焦点反射光的凹面镜。
在前面的段落中,已经描述了通过增加电容来增加整合时间的方法。确定整合时间时的一个重要考虑因素是光检测器的暗电流,该电流是在没有光信号和环境光的情况下流动的电流。一般来说,通过光检测器进行的光学测量的信噪比(SNR),例如通过开关光检测器进行的 ToF测量,受到暗电流存在的负面影响。例如,通过光检测器的光学测量的SNR与整合时间成线性比例。此外,给定电容的整合时间可能受到暗电流的限制,因为即使在没有光信号和环境光的情况下,暗电流也会让电容器连续地放电。
光检测器的暗电流通常是在光检测器的阴极和阳极上建立的逆向偏压的指数函数。因此,通过控制性的方法降低逆向偏压而保持光检测器的整体操作可以提升光检测器的SNR性能。
图35示出了用于操作ToF像素的电路3500的示意图。电路3500包含耦接到开关光电检测器3550的第一读出子电路3510和第二读出子电路 3530。第一读出子电路3510包含第一第一MOSFET晶体管3512和第二 MOSFET晶体管3520。第二读出子电路3530包含第三MOSFET晶体管 3532和第四MOSFET晶体管3540。第一读出子电路3510耦接到第一源极随耦器电路3560,并且第二读出子电路3530耦接到第二源极随耦器电路 3570。第一读出子电路3510和第一源极随耦器电路3560可以被称为第一读出电路,第二读出子电路3530和第二源极随耦器电路3570可以被称为第二读出电路。
开关光电检测器3550包含主体3551,第一读出端子3552和第二读出端子3554。开关光电检测器3550可以被实现为任何前述开关光检测器,例如图1A示出的开关光电检测器100。主体3551可类似于光吸收层 106或基板202、302和402,并且掺杂有p型掺杂物。第一读出端子3552 和第二读出端子3554可以是n掺杂区,例如可类似于图1A的n型掺杂区域126和136。根据开关光电检测器3550的控制操作,开关光电检测器 3550生成的光电流可以被第一读出端子3552或第二读出端子3554收集。
每个MOSFET晶体管3512、3520、3532和3540包括源极端子、漏极端子和栅极端子。源极端子和漏极端子在底层结构中可以是相同的,但是区别在于通过晶体管的电流的流动方向。例如,对于具有P型沟道区的N型MOSFET(NMOS)晶体管,电流可经由沟道区从漏极端子流向源极端子;而对于具有N型沟道区的P型MOSFET(PMOS)晶体管,电流可经由沟道区从源极端子流到漏极端子。由于源极和漏极是基于常规来命名,并且由于底层结构可以是相似或相同的,因此于描述MOSFET 晶体管和其它电路之间的连接性时,源极端子和漏极端子可以被称为第一沟道端子和第二沟道端子。
栅极端子控制流经源极和漏极端子的电流。例如,大于临界电压 Vth的控制电压可允许电流流过源极端子和漏极端子。取决于源极和漏极端子相对于栅极端子的电压,MOSFET晶体管的操作模式可以在饱和区或三极管区中操作。在饱和区中,流过源极和漏极端子的电流不会因源极和栅极的电压差而产生剧烈的变化(即晶体管的输出阻抗高)。在三极管区中,流过源极和漏极端子的电流与源极和漏极之间的电压差几乎成线性正比(即晶体管的操作类似于电阻器)。小于临界电压的控制电压可以减小通过源极端子和漏极端子的电流的流动。例如,随着控制电压降低到临界电压以下,电流可以指数地减小。MOSFET晶体管的这种操作模式可以被称为在亚临界值(subthreshold)区域中操作。
为了说明的目的,电路3500以N型MOSFET晶体管来实现。在第一读出子电路3510中,第一MOSFET晶体管3512的源极端子耦接到第一读出端子3552,第一MOSFET晶体管3512的漏极端子耦接到第二MOSFET 晶体管3520的源极端子,并且这个耦接节点可被称为第一读出子电路 3510的第一输出节点3515。电容器可以耦接到第一输出节点3515,电容器可类似于图31A和31B示出的电容器3112和3132。第二MOSFET晶体管3520的漏极端子耦接到第一供电节点3508。类似地,在第二读出子电路3530中,第三MOSFET晶体管3532的源极端子耦接到第二读出端子 3554。第三MOSFET晶体管3532的漏极端子耦接到第四MOSFET 3540 的源极端子,并且这个耦接节点可被称为第二读出子电路3530的第二输出节点3535。电容器可以耦接到第二输出节点3535,电容器可类似于图 31A和31B示出的电容器3112和3132。第四MOSFET晶体管3540的漏极端子连接到第一供电节点3508。
第一供电节点3508向第一和第二读出子电路3510和3530提供第一供电电压。第二供电节点3502向第一和第二源极随耦器电路3560和3570 提供第二供电电压。取决于各种因素,包括特定制程节点、电路设计、开关光电检测器3550的特性、耦接到第一输出节点3515的电容器的重置电压和电荷-电压转换增益,一个或多个供电电压源可向第一和第二供电节点3508和3502提供合适的第一和第二供电电压。第一供电节点3508 可以被称为VU节点,并且VU节点的第一供电电压可以是例如由芯片上集成电路产生的用户自定义电压。第二供电节点3502可以称为VE节点,并且VE节点的第二供电电压可例如是由芯片外电源供应器产生的外部定义电压。
在ToF像素的操作期间,第一输出节点3515和第二输出节点3535通过第二和第四MOSFET晶体管3520和3540而充电到预设电压。例如,通过施加第二控制电压3506(Vc2),会让第二和第四MOSFET晶体管3520 和3540工作在饱和区域或三极管区域,电流可以从第一供电节点3508 流到相应的输出节点3515和3535,并且将节点充电到预设电压。耦接到第二和第四晶体管3520和3540的栅极端子的第二控制电压源3507可以用于施加第二控制电压3506。可以控制第二控制电压3506来改变对输出节点3515和3535充电的预设电压(例如,设定为供应电压或供应电压的一部分)。一旦输出节点3515和3535完成充电,第二控制电压3506可经设定(例如,至0V)以关闭(turn off)第二和第四MOSFET晶体管3520 和3540,其将输出节点3515和3535从第一供应节点3508去耦。所述的充电操作可称为开关光电检测器3550的重置操作,并且第二和第四 MOSFET 3520和3540可以被称为重置晶体管。重置操作可以是ToF像素的读出步骤内的步骤。
一旦完成充电,开关光检测器3550产生的电信号可以开始整合。通过耦接到MOSFET 3512和3532的栅极端子的第一控制电压源3505产生耦合到对应的栅极端子的第一控制电压3504(Vc1)可以控制第一和第三MOSFET 3512和3532起动或终止整合。例如,可以通过电压源3505 设定第一控制电压3504,以让第一和第三MOSFET 3512和3532操作三极管区。在三极管区操作时,由开关光检测器3550产生的光电流可以流过MOSFET 3512和3532的漏极和源极端子,并且通过读出端子3552和 3554。通过让在重置操作时充电至预设电压的相应电容器放电,光电流通过输出端子3552和3554﹐这样的流动可以在输出节点3515和3535整合。
第一和第三MOSFET晶体管3512和3532在三极管区的操作类似于以相应电阻器(等效电阻器)取代第一和第三MOSFET晶体管3512和 3532将输出节点3515和3535耦合到相应的读出端子3552和3554。这些有效电阻器的电阻通常为适度值(例如,10欧姆至10,000欧姆),其响应于流过光检测器的电流而不会出现明显的电压降。例如,可以是光电流和暗电流的组合的光检测器电流通常的范围是从pA到μA的小电流,并且所产生的电阻器两端的电压降也相对较小(例如,范围从nV到mV)。如此一来,读出端子3552和3554的电压类似于输出节点3515和3535的电压在小电压降。当输出节点3515和3535被充电到接近于第一供应节点3508的第一供应电压的预设电压时,读出端子3552和3554可能在跨接光检测器3550的结逆向偏压大于光检测器3550在适当操作所需的最小逆向偏压发生时经历过类似的电压。这种过度的逆向偏压导致暗电流增加,这可能降低由电路3500产生的输出的SNR。
各种设计和材料组成的光检测器可能受益于逆向偏压的控制。在用于形成光检测器的吸收区域的材料中,归因于锗较硅具有较高的材料缺陷密度,这通常与在硅基板上生长的锗吸收区域相关联,因此相对于硅,锗可能更容易产生暗电流。由此,锗基开关光检测器3550可能非常适合受益于通过第一控制电压3504控制逆向偏压并由此导致暗电流的减小。
在整合时间,通过从相应的输出节点3515和3535去耦读出端子 3552和3554可以降低建立在开关光检测器3550结的逆向电压。这种去耦可以通过让第一和第三MOSFET晶体管3512和3532操作在饱和区或次临界区来实现。在饱和区或次临界区的操作允许由开关光检测器3550 生成的光电流通过MOSFET晶体管3512和3532的漏极和源极端子,以及通过读出端子3552和3554。然而,归因于第一和第三MOSFET晶体管 3512和3532的操作原理,第一和第三MOSFET晶体管3512和3532在饱和区或次临界区操作时的等效电阻值或输出阻抗明显高于其在三极体区操作时的输出阻抗。高输出阻抗让输出节点3515和3535从读出端子3552 和3554去耦,这允许读出端子3552和3554的电压不同于(例如,明显小于)输出节点3515和3535的电压。读出端子3552和3554的电压至少部分由第一控制电压3504以及在饱和区或次临界区中操作的第一和第三 MOSFET晶体管3512和3532的临界电压来确定。临界电压可由MOSFET 晶体管的设计和结构参数(例如沟道掺杂浓度和栅极氧化物厚度)来确定,并且可例如0.1V至1V的范围内。降低第一控制电压3504将降低读出端子3552和3554的电压,这降低了开关光检测器3550的结上的逆向偏压。由此,开关光检测器3550的暗电流可以减少,并且由电路3500产生的输出的SNR可以被改善。
通过经由第一控制电压源3505控制第一控制电压3504,可以控制第一和第三MOSFET晶体管3512和3532工作在饱和区或次临界区。例如,通过将栅极端子和源极端子之间的电压差(VGS)设置为大于临界电压(VTH),同时让漏极端子和源极端子之间的电压差(VDS)持续大于VGS-VTH,MOSFET晶体管可以工作在饱和区。在另一示例中,通过将栅极端子和源极端子之间的电压差(VGS)设置为小于临界电压VTH, MOSFET晶体管可以在次临界区中操作。一般来说,可以改变第一控制电压3504以控制输出节点3515和3535以及读出端子3552和3554之间的电压差。在一些实施方案中,第一控制电压3504可以增加来缩减电压差,并且反之亦然。在一些实施方案中,第一控制电压3504可以控制输出节点3515和3535与读出端子3552和3554之间的电压差等于或大于第一供应节点3508的第一供应电压的10%、30%或50%。在一些实施方案中,第一控制电压3504控制读出端子3552和3554的电压,使输出端子3552 和3554的电压比输出节点3515和3535的电压小至少100mV。
当第一和第三MOSFET晶体管3512和3532在饱和区或次临界区中操作时,MOSFET晶体管3512和3532可以作为将源极电压与漏极电压去耦的电流缓冲器来操作。
在预设的整合时间之后,可以将第一控制电压3504设置为(例如, 0V)以关断(turn off)第一和第三MOSFET 3512和3532来停止整合,这阻止了光电流流过相应的MOSFET 3512和3532。预设整合时间可以是如关于图30所描述的可变整合时间。整合的启动和终止可以被称为快门操作,并且第一和第三MOSFET 3512和3532可以被称为快门MOSFET。
一旦完成整合,输出节点3515和3535就保持输出电压,该输出电压与在整合周期内流过相应读出端子3552和3554的光电流成反比。输出电压可以被缓冲以供源极随耦器电路3560和3570进一步处理。例如,缓冲输出电压可以提供给图30示出的放大器3022。源极随耦器电路3560 和3570的操作细节将参照图37A和37B进行描述。
尽管已描述了电路3500的N型实现,但是通常电路3500可以P型电路实现。例如,MOSFET 3512、3520、3532和3540可以是P型MOSFET,源极随耦器电路3560和3570可以是P型源极随耦器,开关光检测器3550 的主体3551(例如吸收区域)可以是N掺杂的,并且读出端子3552和3554 可以是P型掺杂区。在一些实施方案中,MOSFET 3512、3520、3532 和3540可以具有不同的极性。例如,对于N型读出端子3552和3554, MOSFET 3512和3532可以是N型,并且MOSFET 3520和3540可以是P型。在另一示例中,对于P型读出端子3552和3554,MOSFET3512和3532可以是P型,并且MOSFET 3520和3540可以是N型。
到目前为止,已经针对不同的开关光检测器、ToF像素及接收器单元进行描述。现在,将针对测试开关光检测器、ToF像素或接收器单元的设备进行说明。
图36A示出示例性的测试设备3600的侧视图。测试设备3600包含探针卡3610、发光器板3620及机械支撑件3650;探针卡3610包含探针3612 和RF连接器3614,照明器板3620包含照明模块3622、散热器3624、热穿孔3626、驱动电子电路3628、RF连接器3614、偏压连接器3630、光学安装件3632和光学元件3634。照明器板3620通过机械支撑件3650安装在探针卡3610上。探针卡3610可以是印刷电路板。
探针卡3610是用于测试在半导体基板3602上的电子装置的设备。一般来说,半导体基板3602包含数百至数千个晶粒(die),每个晶粒例如关于图33A-33E描述的接收器单元的元件。由于制造的差异,一些晶粒可能存在有缺陷或者不符合产品销售的性能规格。因此,在切割晶粒之前,先对基板3602上的晶粒进行测试来确定已知良好晶粒(known gooddies;简称KGD),并且进一步对已知良好晶粒进行处理可节省制造成本。
探针卡3610通过探针3612与形成在基板3602上的晶粒暂时电气连接。待测晶粒被称为待测元件(device under test;简称DUT)3604。探针3612被配置而与待测元件3604的电气接触点匹配。通过将探针卡3610 与待测元件3604对准并让待测元件3604与探针3612接触,可以同时建立范围从数十到数百个的电气连接。包含电源、接地、偏压、数字输入/ 输出以及模拟输入/输出的各种电信号可以通过探针3612耦接到待测元件3604并从待测元件3604输出。一旦对待测元件3604完成测试,则基板 3602被移位以对准并接触下一个待测元件3604以进行测试。这样的操作可以使用自动化晶圆探测器来自动化。
根据诸如接触电阻值需求、耐久度需求和待测元件3604上的接触垫等因素,探针3612可以由不同的金属形成。用于探针3612的示例材料包含钨、钨合金、钯、铂、和金。探针可例如是单独形成的针或基于微机电系统(MEMS)阵列的接触元件。
光电装置(例如开关光检测器、ToF像素和接收器单元)的测试可能需要提供光信号作为测试输入,其不能通过探针3612提供。因此,测试设备3600包含照明器板3620,配置用于产生光学测试信号3636以利于测试。光学测试信号3636可例如是适合于ToF检测的调制光学信号,例如图28A-28C描述的光脉冲2812。在另一示例中,光学测试信号3636可以是具有已知光功率的未调制光。这种光学测试信号3636可以用于确定开关光检测器的响应度或者接收器单元的总体光检测效率。
调制的光学测试信号3636可由照明模块3622产生。照明模块3622 可例如是用于产生调制的光学测试信号3636的专用模块。例如,照明模块3622可以是图28A-28C描述的发射器单元2802。照明模块3622也可以是通用光学信号发生器,例如激光二极管或LED以及相关联的驱动电路。照明模块安装在位于照明器板3620的面向基板3602的正面的安装区域上。安装区域包括散热孔3626,其通过照明器板3620传导由照明模块 3622产生的热量。例如,热通孔3626可以是填充有金属或各种导热填充材料的金属通孔。由照明模块3622产生的热量通过附接在照明器板3620 的与照明模块3622相反的一侧上的散热器3624散逸。热界面材料(例如,导热胶或导热膏)可以施加在照明器板3620和散热器3624之间的界面以增强两者之间的热传导。
待测元件3604的功能测试可能需要将光学测试信号3636调制为具有特定波形,或者需要与待测元件3604同步操作,或者同时包含前述两者。例如,为了测试ToF接收器单元(例如接收器单元2804),光学测试信号3636应为具有由接收器单元2804可判断的脉冲时间持续长度 (pulse duration)的光脉冲,且光脉冲的相位对齐于接收器单元2804的读出电路。供给照明器板3620由待测元件3604生成的一个或多个控制信号可用来产生这样的光学测试信号3636。例如,控制信号可为用于调制照明模块3622的光源的模拟或RF信号。驱动电子电路3628可接收控制信号并对控制信号进行调节(例如放大或缓冲)并用于驱动照明模块 3622。在另一示例中,控制信号可为触发信号,其用于标注发射光脉冲的时间和相关联的数字信号以定义脉冲的其它特性,例如形状、持续时间和振幅。
待测元件3604产生的控制信号首先通过探针3612耦接至探针卡 3610。接着,控制信号传递至探针卡3610的RF连接器3614。耦接于探针卡3610的RF连接器3614和照明版3620的RF连接器3614的RF缆线 3638将控制信号耦接至照明板。控制信号接着通过照明板3620提供给照明模块3622。
照明模块3622可以需要额外的电子输入,例如额外的控制信号、偏压信号和电源输入。这样额外的电子输入可通过电子连接器3630提供。
照明模块3622输出的光可经处理和/或滤波以产生光学测试信号 3636。例如,光学元件3634可安装在光学底座(optical mount)3632上以进行光学测试信号3636的处理。光学元件例如包含偏光滤波器 (polarization filters)、波长滤波器(wavelengthsfilters)、光衰减器、光瞳透镜(pupil lenses)、校直器(collimators)和光圈。这样的光学元件可以安装、移除或从光学底座移出以改变光学测试信号3636。
图36B示出测试设备3660的示例的侧视图。测试装置3660类似于图 36A示出的测试装置3600,但是差异在于RF连接器3614此时耦接至RF 硬质连接器3639,且照明板3620通过一个或多个电气连接件3631电气耦接至探针板3610。以RF硬质连接器3639取代RF缆线3638可提升测试装置3660的致密度,这对于在空间受限的生产测试环境进行配对是重要的考虑。此外,相较于图36A的RF缆线3638,图36B示出的硬质RF连接器 3639可提升控制信号的相位稳定度。
尽管36A和36B示出照明板3620和探针卡3610为分离的元件,但是在一些实施方案中,照明板3620可以整合在探针板3610上以形成单一单元。在一些实施方案中,照明板3620可以安装在不是探针板3610的结构上。例如,照明板3620可以安装在一测试腔或一晶圆探针上。
ToF接收器(例如图28A示出的接收器2804)的测试性能特性可以包含ToF接收器的单独像素的测试性能特性。示例性的性能参数测试包含暗电流、量子效率和开关光检测器检测的的光学信号的解调对比度。
对单独像素准位的参数测试可以通过专用外部电气存取点来完成,例如具有接合或探针垫的测试密钥结构。然而,这样的方法可能会增加ToF接收器的尺寸和复杂度,负面地影响ToF像素的性能和/或增加生产测试时间和复杂度。可选择地,这样的测试可以通过整合在ToF接收器上的电路(例如,模拟数字转换器)来执行。利用整合在ToF上的电路可以降低或消除测试ToF需要的额外接合/探针垫,降低生产测试复杂度和时间和/或提升测试精确度,这归因于消除了从单独像素来的感应信号的直接模拟测量的测试变化性和噪声。
图37A示出用于数字化来自ToF像素的测量的电路3700的示例。电路3700包含像素电路3710的阵列,具有共模模拟数字转换器3722的一列共模模拟数字转换器3720,具有差模模拟数字转换器3732的一列差模模拟数字转换器3730和复制电路3740。像素电路3710被排列成具有M列和 N行的M乘N阵列。每个像素电路3710具有第一输出端子3760和第二输出端子3770,在每一行的像素电路3710的第一输出端子3760和第二输出端子3770电气耦接至对应的共享行总线3712和3713。共享行总线3712 和3713电气耦接至对应的共模模拟数字转换器3722及差模模拟数字转换器3732。每个共享行总线耦接至对应的电流源(为了清楚说明之故被省略)。复制电路3740的复制输出端子3749出现复制电压VREP并电气耦接至共模模拟数字转换器3722的输入。
图37B示出像素电路3710的示例。像素电路3710包含重置开关3752 和3754、电容器3756和3758、开关光检测器3550,以及源极随耦器电路 3560和3570。电路3710可类似于图35示出的电路3500,但是差异在于 MOSFET晶体管3512和3532被省略,以及电容器3756和3758被增加。重置开关3752和3754可以图35示出的MOSFET晶体管3520和3540来实施,用于控制重置开关3752和3754的操作的重置控制信号可以第二控制电压3506来实现。
第一源极随耦器电路3560包含第一输入MOSFET晶体管3762和第一选择开关3764。第一输入MOSFET 3762的栅极端子耦接至电容器 3756;第一输入MOSFET 3762的源极端子耦接于选择开关3764,这控制了第一输入MOSFET 3762至第一输出端子3760的电气耦接。选择开关3762可例如以MOSFET晶体管来实现。第一电流源极3766电气耦接于输出端子3760,并可通过共享行总线3712而由一行的像素电路3710共享。
第二源极随耦器电路3570包含第二输入MOSFET晶体管3772和第二选择开关3774。第二输入MOSFET 3772的栅极端子耦接至电容器 3758;第二输入MOSFET 3772的源极端子耦接至选择开关3774,其控制了第二输入MOSFET 3772至第二输出端子3770的电气耦接。选择开关3774可例如以MOSFET晶体管来实现。第二电流源3776电气耦接至输出端子3770,并可通过共享行总线3713而被一行的像素电路3710共享。
电容器3756和3758储存由开关光检测器3550产生的信号,并个别保持了对应的电压VFD1和VFD2。源极随耦电路3560和3570接收电压输入VFD1和VFD2,并提供对应于VFD1和VFD2的缓冲信号来当成第一输出端3760的VOUT1和第二输出端3770的VOUT2。例如VOUT1和VOUT2可对应于VFD1和VFD2减去常数偏移电压,常数偏移电压可取决于各种因子,例如临界电压和/或源极随耦电路的MOSFET的过驱电压(overdrive voltage),以及电流源3766和3776产生的偏压电流。
图37C示出像素电路3711的例示。像素电路3711类似于像素电路 3710,但是差异在于电路3711还包含电路3500的第一MOSFET晶体管 3512和第三MOSFET晶体管3532。像素电路3711的操作类似于像素电路 3710的操作和关于第一MOSFET 3512和第三MOSFET 3532的电路3500 的操作。
现在请同时参见图37A和37B,每个像素电路3710的第一输出端子 3760和第二输出端子3770耦接至共享的行总线3712和3713,并且每个像素电路3710的选择开关3764和3774受控于控制信号(例如,ROWSEL),被配置用于将至少一对输入晶体管3762和3772耦接至共享行总线3712 和3713。例如,ROWSEL控制信号可导通(即关闭close)列ROW<0> 的像素电路的选择开关3764和3774,而通过ROW<M-1>截止(即打开 opening)其他列ROW<1>的像素电路的选择开关3764和3774。如此一来,电路3700的行总线3712和3713耦接输出电压Vout1和Vout2至共模模拟数字转换器3722和差模模拟数字转换器3732的输入端。
时差测距测量技术包含在整合期间整合ToF光信号(例如,光脉冲 2812)。在整合期间,电容器3756和3758(例如,浮动扩散电容器、MOM 电容器、MIM电容器或MOS电容器)的电压VFD1和VFD2可以不同的速率改变。前述二电压之间的电压差VFD1-VFD2,亦称为差模(differential-mode;简称DM)电压,通常对应于经处理后以确定ToF 信息的一ToF信号。一共模(common-mode;CM)电压,定义为k* (VFD1+VFD2),其中k为非零的比例因子,例如0.5,其可用于作为电容器3756和3758的容量的指针,例如浮动扩散电容器的阱容量。
较长的整合时间通常源自于高的差模电压,其可提升ToF测量的深度精度(depthaccuracy)。然而,较长的整合时间通常也归因于较低的共模电压,如同电容器3756和3758以较长的期间通过光电流放电。当共模电压低于像素电路的一最小操作电压,像素电路的输出信号可能成为损坏的。例如,共模电压低于一浮动扩散电容器的一最小操作电压可让电子从浮动扩散阱脱逃,这会导致散晖(blooming)现象的产生。如此一来,必须防止共模电压低于一预订电压,这可以是设计相依参数并可例如归因于像素电路的最小操作电压乘上一倍率,所述的倍率大于提供最小电压之上的操作裕度(operating margin)。用来防止共模电压低于特定电压的方法之一是通过共模模拟数字转换器3722监控共模电压,并于共模电压达到特定电压时终止整合。特定电压可例如通过在复制电路 3740的栅极端子3744的参考电压VREF来设定。
整合时间可通过监控共模电压而动态地调整。例如,在一段时间后(例如,额定整合时间),当共模电压通过共模模拟数字转换器3722 判断是大于参考电压,整合时间可被延长,这可以提高测量结果的深度精度。在另一示例中,当共模模拟数字转换器3722判断共模电压在一期间(例如,额定整合时间)小于参考电压,整合时间可缩短以防止测量的错误,例如,散晖。
共模电压的来源包含像素的开关光检测器的暗电流,以及开关光检测器从非ToF光信号的环境光生成的环境光电流。电路3700的不同的像素可具有不同的暗电流或程序变化产生的反应性。此外,不同的像素可接收可变量量的环境光。由此,在整合期间,不同的像素可具有不同的共模电压。因此,检测每个像素的共模电压可以是有利的。
图37D示出共模检测电路3780的架构图。共模检测电路包含复制电路3740和共模模拟数字转换器3722。对每个像素的共模电压的检测可例如通过图37A示出的共模模拟数字转换器3722的阵列的实现来达成。
共模模拟数字转换器3722包含共模产生器3724和N位模拟数字转换器3727。共模产生器3724包含相加点3725和倍增器3726。在一些实施方案中,倍增器3726可以是比例因子k,比例因子k为0.5,且相加点3725 和倍增器3726的结合可提供转换方程式0.5*(Vout1+Vout2)。在这样的情况下,倍增器3726被配置用于产生输出电压,所述的输出电压的振幅是输入信号的50%。倍增器3726可例如以运算放大倍增器或电阻分压器来实现。以其他方式来实现共模产生器3724是可能的。例如,基于运算放大器的平均电路可用于产生二输入电压Vout1和Vout2的平均。
N位模拟数字转换器3727可为转换分辨率为N位的差分模拟数字转换器。模拟数字转换器3727操作以产生出现在其输入端3728a和3728b 的二输入电压的差值,并转换差值电压为模拟数字转换器3727的满刻度的2N分之一。在一些实施方式中,模拟数字转换器3727可为1位模拟数字转换器3727。在这个情况下,在模拟数字转换器3727的输出端3729的模拟输出不是1就是0,并用于指示两个端子3728a和3728b的输出信号哪一个比较大。1位模拟数字转换器的这种操作可类似于比较器的操作。模拟数字转换器3727的复杂度通常取决于其分辨率N,较低的N通常对应于较低的电路复杂度、尺寸、功耗或其组合。如此,使用低分辨率模拟数字转换器3727可能有益于降低电路3700的整体复杂度、尺寸、功耗或其组合。
复制电路3740包含输入MOSFET晶体管3742、电流源3746和开关 3748。复制电路3740类似于图37B示出的源极随耦电路3560和3570。参考电压VREF被提供给输入MOSFET3742的栅极端子3744,且复制输出端子3749生成对应于参考电压VREF的输出电压VREP。复制电路被配置以让栅极端子3744提供的VREF和复制输出端子3749产生的VREP的转换方程式完全相同或实质上类似(例如:在1%、2%、5%、10%范围内或在程序变化范围内)于源极随耦电路3560和3570的转换方程式。任一配对的转换方程式允许直接对出现在源极随耦电路3560和3570的输入端子的电压VFD1和VFD2的补偿,如同在像素电路3710的输出端的任何非线性或电压偏移相同地出现在复制电路340的输出端。由此,复制电压VREP可用于作为比较、监视和/或控制存在于电容器3756和3758中的共模电压的代理。
为了提升源极随耦电路3560、3570和复制电路3740的匹配,输入 MOSFET 3742、电流源3746和开关3748可类似或完全相同于MOSFET 3762/3772、选择开关3764/3774和电流源3766/3776。
图37E示出与电路3700操作具关联性的时序的示例。电路3700可具有二个操作步骤:整合步骤和读出步骤。电路3700的操作可例如受控于成像系统2800的接收器单元2804或处理单元2806。在整合步骤,ToF发射器单元(例如,图28A中示出的发射器单元2802)可发射光脉冲。像素电路3710可接收同时包含环境光和发射光脉冲的反射(反射光脉冲) 的光。相对于往返相位(round-trip phase),反射脉冲具有相位偏移Φ。一般来说,环境光和反射光脉冲的相对比率取决于不同因素,例如测量对象的反射率、与对象之间的距离、测量环境的亮度和环境光的空间特性。
像素电路3710和像素电路3710的开关光检测器3550利用第一控制信号G0和第二控制信号G180来控制,由此电容器3756收集与发射光脉冲相同相位的电荷Q1,电容器3758收集与发射光脉冲不同相位的电荷 Q2(例如,具有180度相位差)。例如,通过应用控制信号G0和G180,图31A-31I示出的ToF像素3140的控制端子3154和3164可用于控制电荷 Q1和Q2的收集。
在整合步骤之初,电容器3756和3758充电至预设电压。此时,对应于第一电容器3756的电压的VFD1和对应于第二电容器3758的电压的 VFD2相同,且共模电压相同于VFD1或VFD2。当发射光的第一脉冲被反射并由开关光检测器3550接收,第一电容器3756整合对应于反射光的部份的电荷Q1落入受第一控制信号G0(例如0至180度)标记的第一相位窗口。如此一来,VFD1于G0为高位准时降低,Q1从第一电容器3756放电,因为大部分的电荷被引导至第一电容器3756,所以VFD2在第一相位窗口始终保持大致不变。
之后,控制信号G0逐渐下降且控制信号G180逐渐上升。此时,对应于部份反射光的落入受到第二控制信号G180(例如180至360度)标记的第二相位窗的电荷Q2被第二电容器3758整合。如此一来,当G180 呈现高位准时,VFD2降低,Q2从第二电容器3758放电;因为大部分的电荷被引导至第二电容器3758,所以VFD1在第二相位窗口始终保持大致不变。
在整合步骤,第一和第二电容器3756和3758持续进行放电,并在整合期间终止时生成共模电压和差模电压。共模电压包含源自于暗电流,以及包含了信号成分和环境光成分的光生电流。由此,共模电压通常与开关光检测器3550在整个整合期间生成的电流的量成比例或相应。在此要特别注意的是,环境光成分和暗电流在整个整合期间实质上是定值,其可以是100微秒到毫秒的持续时间。由此,环境光成分和暗电流通常在第一电容器3756和第二电容器3758两者中以相等的量被整合,并且对共模电压有贡献,但对差模电压没有贡献。
当整合步骤完成,电路3700进入读出步骤;此时,像素电路3710 通过共模模拟数字转换器3720和差分模拟数字转换器3730连续地读出并进行数字化。共模模拟数字转换器3722的输出端对应VCM,其可以被用作电容器3756和3758的储备容量,光检测器的暗电流和环境光准位的指示。差模模拟数字转换器3732的输出对应于差模信号,其可能包含飞行时间信息,其可用于确定物体距离ToF成像系统的距离。
在包含分离共模模拟数字转换器3720和差模模拟数字转换器3730 的电路3700的其中之一优点为可同时测量共模电压和差分电压,而不会产生特殊目的的专用模拟数字转换器所引起的延迟。相对地,在串行测量方法中预期的额外延迟,这可能涉及像素电路3710的输出之一(例如, Vout1)的数字化,随后是其它输出(例如,Vout2)的数字化,并且计算共电压在数字领域。由此,电路3700的并存测量能力可具有比串行测量方法的比较电路更高的帧速率。
共模模拟数字转换器3722的分辨率能够经修改至特定的需求以监测共模电压,经修改后的共模模拟数字转换器3722的分辨率低于差模模拟数字转换器的分辨率需求。由此,共模模拟数字转换器3722的复杂度和尺寸对于给定的应用而言可理想化。例如,在整合步骤期间,共模监测可实现以动态地控制整合期间。这样的监测可能需要在整合期间进行多个共模电压测量。对任何应用的快速模拟数字转换的转换率可以通过低位(例如,介于1至6位)的共模模拟数字转换器3722的实现来达成。
电路3700的共模和差模电压测量容量可在电路3700的生产测试期间使用。在常规的影像传感器制造后测试时,每个像素的性能将被验证。这个制造后测试可用于过滤性能系数不在预定规格的缺陷像素。这样的制造后测试数据能够被分析以判断统计趋势,其可用于调整制造程序以提升产量。
图37F示出用于表征包含有光检测器的时差测距检测设备的性能的流程3790的示例,所述的光检测器具有耦接于第一读出电路并被配置用于输出第一读出电压的第一读出端子和耦接于第二读出电路并配配置用于输出第二读出电压的第二读出端子。程序3790可由系统(例如测试设备3600和3660)来执行。
在没有环境光和时差测距光信号时,系统通过测量在第一和第二输出电压之间的共模输出电压以测量光检测器的暗电流(步骤3791)。成像传感器(例如,ToF检测设备)的像素的其中之一关键性能参数是暗电流。系统可通过共模模拟数字转换器3722间接地测量暗电流。共模电压主要可从环境光电流和像素暗电流生成。由此,在没有光(例如,环境光和ToF光信号(例如,光脉冲))的时候执行共模电压检测,致使共模电压对应于像素的暗电流。由电路3700的已知设计因子(例如,寄生电容)和操作参数(例如,整合期间、参考电压和复制电压)的后处理N位共模模拟数字转换器3722能够执行以判断(例如,推论或反向计算)像素的暗电流。
在一些实施方案中,可以使用低分辨率的共模模拟数字转换器 3722(例如,1位的共模模拟数字转换器3722)将暗电流的值确定为期望的精确度。例如,步骤3791可包含步骤(i)通过1位的模拟数字转换器在没有环境光和时差测距光信号的情况下执行第一读出电压和第二读出电压之间的共模输出信号的一个或多个测量,以及(ii)基于共模输出信号的一个或多个测量来确定暗电流。暗电流的测量可以在不同的测试条件下进行。例如,一个或多个测量结果中的每一个可以对应于不同的整合时间。
对于给定的暗电流,较长的整合时间可让电容器3756和3758进一步地放电并降低共模电压。1位的共模模拟数字转换器3722比较共模电压VCM与输入复制电路3740的参考电压VREF。例如,当共模电压高于复制电压时,共模模拟数字转换器3722的输出可为1。在整合时间逐渐增加的情况下,在不同整合时间的对于暗电流测量的模拟数字转换器的输出可能最初为1秒。当共模模拟数字转换器3722的输出从1变为0时,表示共模电压低于复制电压,系统可以确定与从1到0的转变相对应的整合时间,并将该整合时间段用于判断暗电流。例如,当整合时间为90μs 时输出为1,而在下一个整合时间为100μs时输出为0,则系统可以使用整合时间段之间的中点95μs作为切换点。
系统可以基于电路3700的已知设计因子(例如,电容器3756和3758 的电容值)和操作参数(例如,电容器的预设电压、参考电压和复制电压)来判断暗电流的估计。例如,可以通过等式Idark=C*ΔV/tint来估计暗电流,其中C是电容器3756和3758的总电容,ΔV是电容器的预设电压和参考电压之间的差值,以及tint是当共模模拟数字转换器3722的输出从1切换到0时的整合时间段。通过执行具有多个整合时间的附加测量以进一步缩小并通过1位的模拟数字转换器进行的暗电流测量的准确度,可以进一步地提高模拟数字转换器的输出从1切换到0的整合时间的估计值。
一般来说,通过1位的模拟数字转换器进行暗电流多次测量的整合时间可能会以不同方式变化。例如,可以使用逐次逼近技术(successive approximation technique)。
尽管已经描述了基于可变整合时间的暗电流测量,但是在一些实施方案中,提供给共模模拟数字转换器3722的复制电压可以改变以代替类似操作的整合时间段。
在一些实施方案中,可以在存在环境光的情况下,通过执行共模电压测量来确定环境光电流。由测量的共模电压中减去共模电压中的暗电流成分即能确定共模电压中的环境光电流。
系统判断光检测器的暗电流大于第一值(3792)。例如,第一值可以是影像传感器的像素的最大允许暗电流规格。
在一些实施方案中,于存在时差测距光信号时,系统通过测量在第一和第二读出电压之间的差模输出信号来测量时差测距检测设备的解调对比度。解调对比度表示开关光检测器(例如,图1A中示出的开关光检测器)的效率如何,以在开关108通导且开关110截止时引导生成的光电流至n型掺杂区126,或者在开关1110导通且开关108截止时引导生成的光电流至n型掺杂区136。差模输出信号通常与解调对比度、量子效率、时差测距光信号功率和整合时间成比例。如此一来,可以在不同的测试条件下的多次测量,例如执行不同的光信号功率测量以确定解调对比度。不同的光信号功率可例如通过调整工作周期或消光率来提供。可以执行基于电路3700的已知设计因子(例如,寄生电容)和操作参数 (例如整合时间段、激光功率)的差模模拟数字转换器3732的输出的后处理以确定像素的解调对比度。
在一些实施方案中,系统判断时差测距检测设备的解调对比度低于第二值(3794)。例如,第二值可以是影像传感器的像素的最小允许解调对比度规格。
系统判断时差测距检测设备不符合性能规范(3795)。例如,前述的判断可以基于步骤3792的判断,即光检测器的暗电流大于第一值。在另一示例中,前述的判断可以基于步骤3794的判断,实时差测距检测设备的解调对比度低于第二值。通常,当ToF检测设备的测量性能参数不符合一个或多个性能规格时,即确定设备不符合性能规格并且未能通过生产测试。
到目前为止,已经针对与图28A示出的成像系统2800的接收器单元 2804关联和测试的不同的元件进行描述。现在,将针对图28A示出的发射器单元3802相关联的驱动电路进行说明。
请再次参见图28B和28C;发射器单元2802可发出具有预设工作周期且调制频率fm的光脉冲2812。增加频率fm、减少工作周期或其等的组合可以改善成像系统2800的性能。发射器单元2802的带宽的改善能够实现前述的频率fm的增加或工作周期的减小。
图38A示出用于操作光发射装置的电路3800的示例。电路3800包含光发射装置3810、MOSFET晶体管3820、第一电感器3830、第二电感器 3832、第一电容器3840、电流源3850和输入缓冲器3860。输入信号提供给输入缓冲器3860的输入节点3862。输入缓冲器3860的输出端子耦接于第一电容器3840的第一端,第一电容器3840的第二端耦接于第二电感器 3832的第一端和MOSFET 3820的栅极端子。第二电感器3832的第二端被供给直流偏压3834。MOSFET 3820的源极端子耦接于第一供应电压节点3870,第一光发射装置3810的第一端子(例如,阴极)耦接于第二供应电压节点3871。第一电压供应节点3870和第二电压供应节点3871 可为共地节点。MOSFET 3820的漏极端子和光发射装置3810的第二端子(例如,阳极)耦接于第一电感器3830的第一端子。电流源3850耦接于供应电压节点3872和第一电感器3830的第二端子。
电路3800的基本工作原理如下。施加到输入缓冲器3860的输入节点3862的输入信号被输入缓冲器3860缓冲并输出到第一电容器3840。输入节点3862处的输入信号通常是时变信号,且除了交流成分外,还可具有直流成分DC1。输入缓冲器3860可独立贡献缓冲输入信号中的直流成分。因此,输入缓冲器3860的输出可包含直流成分和交流成分。第一电容器通过阻挡缓冲输入信号中的低频成分以耦接缓冲输入信号。因此,第一电容器3840可被称为直流阻隔电容器或交流耦合电容器。第一电容器3840的第一电容值可例如基于需求的低频率截止来设定。于交流耦合时,出现在第一电容器3840的第二端的信号不具有直流成分DC1
通常地,MOSFET 3820的栅极端子需要施加正确的直流偏压才能正常操作。MOSFET3820的直流偏压可影响光发射装置3810产生的光的工作周期。因此,设定直流偏压能够用于调制工作周期或校正偏离需求工作周期(例如,50%)的工作周期失真。这样的直流偏压通过第二电感器3832设定。当第二电感器3832提供交流成分高阻抗路径时,其同时提供耦接于其第二端子的直流偏压3834(DC2)低阻抗路径。第二电感器3832的第二电感值可例如根据输入节点3862接收的输入信号的交流成分的频率而定。第一电容器1540和第二电感器3832可合称为偏压T。归因于第一电容器3840和第二电感器3832的操作,含有输入信号的交流成分的信号施加至输入缓冲器3860的输入节点,且施加给第二电感器 3852的第二端子的直流成分DC2,是输入MOSFET 3820的栅极端子。至栅极端子的输入信号使MOSFET 3820操作在导通或截止。例如,当栅极端子输入信号高于MOSFET 3820的临界电压,MOSFET 3820导通;反之亦然。
MOSFET 3820耦接至与光发射装置3810并联的第一电感器3830的第一端子,因此,电流源3850提供并通过第一电感器3830的电流可根据 MOSFET 3820和光发射装置3810的电气阻抗而选择通过MOSFET 3820、光发射装置3810或其等之组合。例如,MOSFET 3820导通所呈现的阻抗相对于光发射装置3810来得低;因此,在MOSFET 3820导通时,大部分的电流会通过MOSFET 3820。相反地,MOSFET 3820在截止时所呈现的阻抗相对于光发射装置3810来得高;因此,在MOSFET晶体管截止时,大部分的电流通过光发射装置3810。这种电流的切换称为分流切换。基于MOSFET 3820和发光装置3810的特性,这两个元件之间的相对阻抗可以使大部分的电流(例如90%、99%、99.9%)都流过 MOSFET 3820或发光装置3810。
当MOSFET 3820导通或截止时,电流源3850所经过的电气负载的有效阻抗迅速变化,这可能对电流源3850的恒定电流操作具有不稳定影响。第一电感器3830可以限制流过电流的时间变化率,从而作为稳定元件操作,前述的稳定元件通过这样的切换瞬时有助于将电流保持在恒定准位。
发光装置3810可以是发光二极管、激光二极管、发光二极管阵列或激光二极管阵列。通常,由发光装置3810(例如激光二极管)输出的光随着提供给装置的电流的增加而成比例地增加。这样,可以增加 MOSFET 3820的尺寸或面积以获得更高的电流处理能力,进而允许更高的电流量的切换。然而,MOSFET 3820的面积大小的增加进一步地增加了与MOSFET3820相关联的寄生电容3822。例如,寄生电容3822 可以包括栅极端子与源极端子(CGS)之间的寄生电容以与栅极端子与漏极端子(CGD)之间的寄生电容。这种寄生电容3822增加了MOSFET 3820的电容负载,从而降低了MOSFET 3820的工作带宽(例如开关速度)。
除了提供用于设置MOSFET 3820的直流偏压的路径之外,第二电感器3832可以与寄生电容3822配合形成LC共振腔(LC tank)。第二电感器3832的第二电感值可以被设置为使得LC共振腔的谐振频率与电路 3800的期望工作频率匹配。例如,LC共振腔的谐振频率可以被设置为输入信号的基频(例如,频率fm)。LC共振腔的谐振可部分地或完全地抵消寄生电容3822的影响,增加MOSFET 3820的操作带宽并由此增加电路3800的操作带宽。例如,电路3800的操作带宽可以在100MHz到 1GHz的范围内。
尽管已经描述了包括电流源3850的电路3800的实施方式,但是在一些实施方案中,可以省略电流源3850,使得电源电压节点3872将电流提供给发光装置3810。
图38B示出用于操作发光装置3810的电路3880的示例。电路3880类似于电路3800,但不同之处在于发光装置3810现在与MOSFET 3820串联连接,且电流源3850和第一电感器3830被省略。MOSFET 3820的漏极端子耦合到发光装置3810的第一端子(例如,阴极),并且发光装置 3810的第二端子(例如,阳极)与供应电压节点3872耦合。电路3880 通过流过发光装置3810的电流的串联切换来控制发光装置3810的操作。
当MOSFET 3820在导通状态,允许电流通过光发射元件3810和 MOSFET 3820流过供应电压节点3872(例如,VDD)到另一供应电压节点3870(例如,GND)的导通路径。相反地,当MOSFET 3820截止时,其阻止电流自其中流过,从而切断通过发光装置3810的电流。电路3880的串联开关配置可能是有利的,因为其包括较少的电气元件相对于电路3800的分流开关配置。
已经介绍了若干具体实施。然而,应当理解,在不脱离本公开实质与范围的情况下,可做出各种修改。例如,可使用上文所示流程的各种形式,其中可重排、添加或删除某些步骤。
为了便于进行说明与介绍,可能已经通过二维剖面对各种具体实施进行了讨论。然而,其三维变形与衍生形式也应当涵盖在本公开范围内,只要在三维结构中存在对应的二维剖面。
尽管本说明书包含许多细节,这些细节不应视为限制性内容,而应是专门针对具体实施方案的特征说明。在不同实施方案的上下文中,本说明书所述的某些特征也可以在单个实施方案中一起实现。反过来,在单个实施方案的上下文中所述的各种特征也可以分别在多个实施方案中实现,或者呈任何合适的次组合的形式来实现。而且,尽管上文所述特征可以呈某些组合来发挥作用,甚至在最初声称如此,但是在一些形况下,所声称组合中的一个或多个特征可以从此组合中删除,并且所声称组合可以是针对某次组合或次组合结合的变形。
类似地,尽管附图按具体顺序示出其操作,但是这不应理解为此类操作必须按照所示的具体顺序或相继顺序来执行,或者执行所有所示操作必须获得理想结果。在某些情形下,多重任务处理和并行处理会是有利的。而且,在上述实施方案中各个系统部件的分离不应理解为所有实施方案必须实现此类分离,而应理解为所述程序部件和系统一般可以一起整合在单一软件产品中或封装到多个软件产品中。
由此,具体实施方案叙述完毕。其它实施方案均在以下权利要求的范围内。例如,权利要求所列的操作可按不同顺序来执行,并仍能获得理想效果。

Claims (11)

1.一种电路,包含:
一光检测器,包含一第一读出端子及一第二读出端子,该第二读出端子不同于该第一读出端子;
一第一读出子电路,包含:
一第一MOSFET晶体管,包含:
一第一栅极端子,耦接于一第一控制电压源;
一第一沟道端子;以及
一第二沟道端子,耦接于该光检测器的该第一读出端子;以及
一第二MOSFET晶体管,包含:
一第二栅极端子,耦接于一第二控制电压源;
一第三沟道端子,耦接于一供应电压节点;以及
一第四沟道端子,耦接于该第一沟道端子;以及
一第二读出子电路,包含:
一第三MOSFET晶体管,包含:
一第三栅极端子,耦接于该第一控制电压源;
一第五沟道端子;以及
一第六沟道端子,耦接于该光检测器的该第二读出端子;以及
一第四MOSFET晶体管,包含:
一第四栅极端子,耦接于该第二控制电压源;
一第七沟道端子,耦接于该供应电压节点;以及
一第八沟道端子,耦接于该第五沟道端子,
其中,在操作该电路时,该第一控制电压源产生一第一控制电压,该第一控制电压被配置用于建立一第一电压差及一第二电压差,该第一电压差为一差值介于该供应电压节点的一供应电压和该第一读出端子的一第一电压之间,该第二电压差为一差值介于该供应电压节点的该供应电压和该第二读出端子的一第二电压之间。
2.如权利要求1所述的电路,其中于操作该电路时,该第一控制电压被配置用于使该第一MOSFET晶体管及该第三MOSFET晶体管操作在次临界区或饱和区。
3.如权利要求1所述的电路,其中该第一电压差和该第二电压差大于或等于该供应电压的百分之十。
4.如权利要求1所述的电路,其中于操作该电路时,与没有该第一MOSFET晶体管及该第三MOSFET晶体管的一电路相比,该第一控制电压源降低通过该第一读出端子收集的一第一暗电流,以及降低通过该第二读出端子收集的一第二暗电流。
5.如权利要求1所述的电路,其中:
该光检测器还包含一p型掺杂本体;
该第一读出端子及该第二读出端子包含多个n型掺杂区;以及
该第一MOSFET晶体管及该第三MOSFET晶体管都为n型MOSFET晶体管。
6.如权利要求1所述的电路,其中:
该光检测器还包含一n型掺杂本体;
该第一读出端子及该第二读出端子包含多个p型掺杂区;以及
该第一MOSFET晶体管及该第三MOSFET晶体管都为p型MOSFET晶体管。
7.如权利要求1所述的电路,其中该光检测器为一开关光检测器,并被配置用于时差测距检测。
8.如权利要求1所述的电路,其中该光检测器还包含一光吸收区,该光吸收区包含锗。
9.如权利要求8所述的电路,其中该光检测器还包含一第一控制端子及一第二控制端子。
10.如权利要求8所述的电路,其中该光检测器包含一凹槽,该光吸收区的至少一部分嵌入在该凹槽中。
11.一种用于操作一电路的方法,该电路包含一光检测器,该光检测器具有耦接于一第一读出子电路的一第一读出端子及耦接于一第二读出子电路的一第二读出端子,该方法包含:
通过耦接于该第一读出子电路及该第二读出子电路的一第一控制电压源产生一第一控制电压,该第一控制电压被配置用于操作该第一读出子电路的一第一MOSFET晶体管及该第二读出子电路的一第三MOSFET晶体管在次临界区或饱和区;以及
执行一光检测器读出步骤,包含设定该第一读出子电路的一第一输出端子为一第五电压,以及设定该第二读出子电路的一第二输出端子为一第六电压,
其中,控制该第一控制电压源以建立一第一电压差及一第二电压差,该第一电压差为该第一读出子电路和该第二读出子电路的一供应电压与该第一读出端子的一第一电压之间的差值,该第二电压差为该供应电压与该第二读出端子的一第二电压之间的差值。
CN201880035981.XA 2017-04-04 2018-04-03 高速光检测装置 Active CN110710196B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210853713.7A CN115037895A (zh) 2017-04-04 2018-04-03 高速光检测装置

Applications Claiming Priority (29)

Application Number Priority Date Filing Date Title
US201762481131P 2017-04-04 2017-04-04
US62/481,131 2017-04-04
US201762485003P 2017-04-13 2017-04-13
US62/485,003 2017-04-13
US201762504531P 2017-05-10 2017-05-10
US62/504,531 2017-05-10
US201762511977P 2017-05-27 2017-05-27
US62/511,977 2017-05-27
US201762534179P 2017-07-18 2017-07-18
US62/534,179 2017-07-18
US201762542329P 2017-08-08 2017-08-08
US62/542,329 2017-08-08
US201762561266P 2017-09-21 2017-09-21
US201762561256P 2017-09-21 2017-09-21
US62/561,266 2017-09-21
US62/561,256 2017-09-21
US201762581777P 2017-11-05 2017-11-05
US201762581720P 2017-11-05 2017-11-05
US62/581,777 2017-11-05
US62/581,720 2017-11-05
US201762596914P 2017-12-11 2017-12-11
US62/596,914 2017-12-11
US201862613054P 2018-01-03 2018-01-03
US62/613,054 2018-01-03
US201862617317P 2018-01-15 2018-01-15
US62/617,317 2018-01-15
US15/908,447 US10886309B2 (en) 2015-11-06 2018-02-28 High-speed light sensing apparatus II
US15/908,447 2018-02-28
PCT/US2018/025949 WO2018187370A1 (en) 2017-04-04 2018-04-03 High-speed light sensing apparatus iii

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210853713.7A Division CN115037895A (zh) 2017-04-04 2018-04-03 高速光检测装置

Publications (2)

Publication Number Publication Date
CN110710196A CN110710196A (zh) 2020-01-17
CN110710196B true CN110710196B (zh) 2022-08-05

Family

ID=63712541

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880035981.XA Active CN110710196B (zh) 2017-04-04 2018-04-03 高速光检测装置
CN202210853713.7A Pending CN115037895A (zh) 2017-04-04 2018-04-03 高速光检测装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210853713.7A Pending CN115037895A (zh) 2017-04-04 2018-04-03 高速光检测装置

Country Status (5)

Country Link
EP (2) EP3607738B1 (zh)
JP (3) JP6961714B2 (zh)
CN (2) CN110710196B (zh)
TW (2) TWI746836B (zh)
WO (1) WO2018187370A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3410486B1 (en) 2017-06-02 2022-08-24 ams AG Resonant cavity enhanced image sensor
US11211421B2 (en) * 2019-01-23 2021-12-28 Omnivision Technologies, Inc. Sensor comprising gate modulation with inductor to form a resonant circuit
JP7227067B2 (ja) * 2019-05-08 2023-02-21 株式会社日本マイクロニクス 検査用接続装置
US11451733B2 (en) * 2019-05-31 2022-09-20 Artilux, Inc. Optoelectronic device for reducing signal reset number and frame time
TWI831982B (zh) * 2019-06-18 2024-02-11 美商光程研創股份有限公司 光偵測裝置及影像系統
CN112285446B (zh) * 2019-07-12 2024-05-31 瑞昱半导体股份有限公司 执行多种测试的测试系统、传送装置与接收装置
US11437416B2 (en) * 2019-09-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device layout to reduce pixel noise
US11749762B2 (en) 2019-10-31 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device comprising a photodetector with reduced dark current
US11378750B2 (en) * 2020-01-17 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium photodetector embedded in a multi-mode interferometer
WO2021240988A1 (ja) * 2020-05-26 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 測距装置
US20230246041A1 (en) * 2020-05-26 2023-08-03 Sony Semiconductor Solutions Corporation Ranging device
JP2021193719A (ja) * 2020-06-08 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および電子機器
TWI748791B (zh) * 2020-07-31 2021-12-01 友達光電股份有限公司 光感測器及其製造方法
WO2022113028A1 (en) * 2020-11-27 2022-06-02 Trieye Ltd. Methods and systems for infrared sensing
JP2022089651A (ja) * 2020-12-04 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距装置
US20220199622A1 (en) * 2020-12-18 2022-06-23 Ememory Technology Inc. Resistive memory cell and associated cell array structure
TWI753712B (zh) 2020-12-21 2022-01-21 財團法人工業技術研究院 微機電紅外光感測裝置
US20220302188A1 (en) * 2021-03-19 2022-09-22 Artilux, Inc. Photo-detecting apparatus
US20220320168A1 (en) * 2021-03-31 2022-10-06 Apple Inc. Electromagnetic Radiation Detectors Integrated with Immersion Lenses
CN113381810B (zh) * 2021-08-12 2021-11-09 武汉联特科技股份有限公司 一种接收光功率免校准免测试方法、存储介质及芯片
TWI802032B (zh) * 2021-10-05 2023-05-11 鼎元光電科技股份有限公司 收光二極體
US20230253435A1 (en) * 2022-02-08 2023-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Channel pattern design to improve carrier transfer efficiency
JP2023137056A (ja) * 2022-03-17 2023-09-29 キオクシア株式会社 半導体装置、及び、半導体装置のテスト方法
WO2024057470A1 (ja) * 2022-09-15 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置およびその製造方法、並びに電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759448A (zh) * 2003-02-25 2006-04-12 米克伦技术公司 低电压读出放大器和方法
CN1864403A (zh) * 2003-10-02 2006-11-15 浜松光子学株式会社 光检测装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493030B1 (en) * 1998-04-08 2002-12-10 Pictos Technologies, Inc. Low-noise active pixel sensor for imaging arrays with global reset
JP2002368205A (ja) * 2001-06-12 2002-12-20 Olympus Optical Co Ltd 距離情報入力装置
US7750958B1 (en) * 2005-03-28 2010-07-06 Cypress Semiconductor Corporation Pixel structure
US9006639B2 (en) * 2010-04-21 2015-04-14 Semiconductor Components Industries, Llc Pixel architecture with the control terminal of a first switch coupled to the control terminal of a second switch and method
JP5674096B2 (ja) * 2010-07-22 2015-02-25 独立行政法人産業技術総合研究所 光電変換セル及びアレイとその読み出し方法と回路
JP5635937B2 (ja) * 2011-03-31 2014-12-03 本田技研工業株式会社 固体撮像装置
KR101352436B1 (ko) * 2012-10-31 2014-01-20 주식회사 동부하이텍 이미지 센서
US10567683B2 (en) * 2014-06-06 2020-02-18 Rambus Inc. Image sensor with depletion-level pixel charge transfer control
US9602750B2 (en) * 2014-11-25 2017-03-21 Semiconductor Components Industries, Llc Image sensor pixels having built-in variable gain feedback amplifier circuitry
GB201421512D0 (en) * 2014-12-03 2015-01-14 Melexis Technologies Nv A semiconductor pixel unit for simultaneously sensing visible light and near-infrared light, and a semiconductor sensor comprising same
WO2016170442A1 (en) * 2015-04-22 2016-10-27 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for driving imaging device, and electronic device
JP2018136123A (ja) * 2015-06-24 2018-08-30 株式会社村田製作所 距離センサ及びユーザインタフェース装置
EP3734661A3 (en) 2015-07-23 2021-03-03 Artilux Inc. High efficiency wide spectrum sensor
ES2765280T3 (es) * 2015-08-04 2020-06-08 Artilux Inc Aparato sensor de luz de germanio-silicio
TWI608244B (zh) * 2015-08-07 2017-12-11 佳能股份有限公司 光電轉換設備、測距裝置、及資訊處理系統
EP3341970B1 (en) * 2015-08-27 2020-10-07 Artilux Inc. Wide spectrum optical sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759448A (zh) * 2003-02-25 2006-04-12 米克伦技术公司 低电压读出放大器和方法
CN1864403A (zh) * 2003-10-02 2006-11-15 浜松光子学株式会社 光检测装置

Also Published As

Publication number Publication date
TWI796813B (zh) 2023-03-21
TW202209697A (zh) 2022-03-01
JP7314229B2 (ja) 2023-07-25
EP3913673A1 (en) 2021-11-24
EP3913673B1 (en) 2023-03-22
JP2022009035A (ja) 2022-01-14
CN115037895A (zh) 2022-09-09
EP3607738B1 (en) 2021-07-07
JP6961714B2 (ja) 2021-11-05
JP2020516200A (ja) 2020-05-28
WO2018187370A1 (en) 2018-10-11
EP3607738A4 (en) 2020-02-26
CN110710196A (zh) 2020-01-17
TW201904085A (zh) 2019-01-16
EP3607738A1 (en) 2020-02-12
TWI746836B (zh) 2021-11-21
JP2023133339A (ja) 2023-09-22

Similar Documents

Publication Publication Date Title
CN110710196B (zh) 高速光检测装置
US10418407B2 (en) High-speed light sensing apparatus III
US10886312B2 (en) High-speed light sensing apparatus II
US10739443B2 (en) High-speed light sensing apparatus II
US10741598B2 (en) High-speed light sensing apparatus II
TWI767862B (zh) 耦接光偵測器的電路
EP3971980B1 (en) High-speed light sensing apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant