JP2020509396A - シフトレジスター回路、ｇｏａ回路及び表示装置並びにその駆動方法 - Google Patents
シフトレジスター回路、ｇｏａ回路及び表示装置並びにその駆動方法 Download PDFInfo
- Publication number
- JP2020509396A JP2020509396A JP2018549187A JP2018549187A JP2020509396A JP 2020509396 A JP2020509396 A JP 2020509396A JP 2018549187 A JP2018549187 A JP 2018549187A JP 2018549187 A JP2018549187 A JP 2018549187A JP 2020509396 A JP2020509396 A JP 2020509396A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- node
- circuit
- pole
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 abstract description 3
- 101000579425 Homo sapiens Proto-oncogene tyrosine-protein kinase receptor Ret Proteins 0.000 description 6
- 101150102752 MTC2 gene Proteins 0.000 description 6
- 102100028286 Proto-oncogene tyrosine-protein kinase receptor Ret Human genes 0.000 description 6
- 101100514626 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MTC3 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 101000595193 Homo sapiens Podocin Proteins 0.000 description 4
- 102100036037 Podocin Human genes 0.000 description 4
- 102100022818 Disintegrin and metalloproteinase domain-containing protein 23 Human genes 0.000 description 3
- 101000756727 Homo sapiens Disintegrin and metalloproteinase domain-containing protein 23 Proteins 0.000 description 3
- 102100022825 Disintegrin and metalloproteinase domain-containing protein 22 Human genes 0.000 description 2
- 101000756722 Homo sapiens Disintegrin and metalloproteinase domain-containing protein 22 Proteins 0.000 description 2
- 101000581326 Homo sapiens Mediator of DNA damage checkpoint protein 1 Proteins 0.000 description 2
- 102100027643 Mediator of DNA damage checkpoint protein 1 Human genes 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2354/00—Aspects of interface with display user
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal (AREA)
Abstract
シフトレジスター回路、アレイ基板行駆動回路及び表示装置を提供する。前記シフトレジスター回路は、シフトレジスターユニット（10）を備える。シフトレジスターユニット（10）は、プルアップノード（PU）、プルダウンノード（PD）及びタッチ電位制御回路（11）を備える。タッチ電位制御回路（11）は、タッチ電位制御端（EN）、シフトレジスターユニット（10）の出力端（OUT_N）、プルアップノード（PU）、プルダウンノード（PD）及び低レベル出力端にそれぞれ接続される。タッチ電位制御回路（11）は、タッチ段階で、タッチ電位制御端（EN）の制御下でシフトレジスターユニット（10）の出力端（OUT_N）、プルアップノード（PU）及びプルダウンノード（PD）がいずれも低レベル出力端に接続されるように制御する。
Description
関連出願との相互引用
本出願は、2017年1月22日に中国で出願した中国特許出願No.201720080616.3の優先権を主張し、その内容は援用により全てここに含めておく。
本出願は、2017年1月22日に中国で出願した中国特許出願No.201720080616.3の優先権を主張し、その内容は援用により全てここに含めておく。
本開示は表示駆動技術分野に関し、特に、シフトレジスター回路、GOA回路及び表示装置並びにその駆動方法に関する。
携帯及びパネルコンピューターに用いられる液晶スクリーンはタッチ機能を集積しており、中小サイズのパネル設計の人気のある方式になっている。中小サイズの液晶スクリーンのゲート駆動回路は、通常、GOA（Gate On Array、アレイ基板行駆動、つまり、ゲート駆動回路をアレイ基板上で製作する）方式を採用するが、タッチ段階でGOA回路からゲート駆動信号を出力するとタッチ機能の実現へ深刻な干渉が発生し、タッチの感度を低減し、タッチ機能の無効を引き起こしてしまう。
本開示は、関連技術において、タッチ段階でゲート信号出力端の信号を強制的にプルダウンさせる方式をよく使用するが、この時GOA回路はまだ稼動状態にあり、GOA回路及び表示パネルの全体的な消費電力が増加してしまう問題を解決するシフトレジスター回路、GOA回路及び表示装置を提供することを主な目的とする。
上記目的を達成するために、本開示実施例は、シフトレジスターユニットを備えるシフトレジスター回路を提供する。前記シフトレジスターユニットの出力端はゲート駆動信号ラインに接続される。前記シフトレジスターユニットは、プルアップノード、プルダウンノード、プルアップノード制御回路、プルダウンノード制御回路及び出力回路を備える。前記プルアップノード制御回路は前記プルアップノードに接続され、前記プルダウンノード制御回路は、前記プルアップノード及び前記プルダウンノードにそれぞれ接続され、前記出力回路は、前記プルアップノード、前記プルダウンノード及び前記シフトレジスターユニットの出力端にそれぞれ接続される。ここで、前記シフトレジスター回路は、タッチ電位制御端、前記シフトレジスターユニットの出力端、前記プルアップノード、前記プルダウンノード及び低レベル出力端にそれぞれ接続され、タッチ段階で前記タッチ電位制御端の制御下で前記プルアップノード及び前記プルダウンノードがいずれも前記低レベル出力端に接続されるように制御するタッチ電位制御回路をさらに備える。
実施する時、前記タッチ電位制御回路は、タッチ段階で、前記タッチ電位制御端の制御下で、さらに前記シフトレジスターユニットの出力端が前記低レベル出力端に接続されるように制御する。
実施する時、前記タッチ電位制御回路は、
第１極は前記タッチ電位制御端に接続され、第２極は前記低レベル出力端に接続され、第３極は前記シフトレジスターユニットの出力端に接続されるように配置される第１のタッチ電位制御トランジスタと、
第１極は前記タッチ電位制御端に接続され、第２極は前記低レベル出力端に接続され、第３極は前記プルアップノードに接続されるように配置される第２のタッチ電位制御トランジスタと、
第１極は前記タッチ電位制御端に接続され、第２極は前記プルダウンノードに接続され、第３極は前記低レベル出力端に接続されるように配置される第３のタッチ電位制御トランジスタと
を備える。
第１極は前記タッチ電位制御端に接続され、第２極は前記低レベル出力端に接続され、第３極は前記シフトレジスターユニットの出力端に接続されるように配置される第１のタッチ電位制御トランジスタと、
第１極は前記タッチ電位制御端に接続され、第２極は前記低レベル出力端に接続され、第３極は前記プルアップノードに接続されるように配置される第２のタッチ電位制御トランジスタと、
第１極は前記タッチ電位制御端に接続され、第２極は前記プルダウンノードに接続され、第３極は前記低レベル出力端に接続されるように配置される第３のタッチ電位制御トランジスタと
を備える。
実施する時、前記第１のタッチ電位制御トランジスタ、前記第２のタッチ電位制御トランジスタ、前記第３のタッチ電位制御トランジスタはいずれもn型トランジスタであり、前記タッチ電位制御端は、前記タッチ段階で高レベルを出力し、かつ、表示段階で低レベルを出力する。
実施する時、前記第１のタッチ電位制御トランジスタ、前記第２のタッチ電位制御トランジスタ、前記第３のタッチ電位制御トランジスタはいずれもp型トランジスタであり、前記タッチ電位制御端は、前記タッチ段階で低レベルを出力し、かつ、表示段階で高レベルを出力する。
実施する時、前記プルアップノード制御回路は、第１のプルアップノード制御サブ回路と第２のプルアップノード制御サブ回路を備える。ここで、前記第１のプルアップノード制御サブ回路は、第１の走査制御端、第２の走査制御端、第１の走査レベル端、第２の走査レベル端及び前記プルアップノードにそれぞれ接続され、前記第２のプルアップノード制御サブ回路は、前記プルアップノード、前記プルダウンノード及び前記低レベル出力端にそれぞれ接続される。
実施する時、前記出力回路は、さらに、第１のクロック信号出力端及び前記低レベル出力端にそれぞれ接続される。前記プルダウンノード制御回路は、第１のプルダウンノード制御サブ回路と第２のプルダウンノード制御サブ回路を備える。前記第１のプルダウンノード制御サブ回路は、前記第１の走査レベル端、前記第２の走査レベル端、第２のクロック信号出力端、第３のクロック信号出力端、高レベル出力端、前記プルダウンノード及びプルダウン制御ノードにそれぞれ接続され、前記第２のプルダウンノード制御サブ回路は、前記プルアップノード、前記プルダウンノード及び前記低レベル出力端にそれぞれ接続される。
実施する時、前記出力回路は、前記プルアップノードの電位が高レベルである場合、前記シフトレジスターユニットの出力端が前記第１のクロック信号出力端に接続され、前記プルダウンノードの電位が高レベルである場合、前記シフトレジスターユニットの出力端を前記低レベル出力端に接続されるように制御する。前記第２のプルダウンノード制御サブ回路は、前記プルアップノードの電位が高レベルである時、前記プルダウンノードが前記低レベル出力端に接続されるように制御する。前記第２のプルアップノード制御サブ回路は、前記プルダウンノードの電位が高レベルである時、前記プルアップノードが前記低レベル出力端に接続されるように制御する。
実施する時、前記第１のプルダウンノード制御サブ回路は、第１極は前記第１の走査レベル端に接続され、第２極は前記第２のクロック信号出力端に接続され、第２極は前記プルダウン制御ノードに接続されるように配置される第１のプルダウンノード制御トランジスタと、第１極は前記第２の走査レベル端に接続され、第２極は前記プルダウン制御ノードに接続され、第３極は前記第３のクロック信号出力端に接続されるように配置される第２のプルダウンノード制御トランジスタと、第１極は前記プルダウン制御ノードに接続され、第２極は前記高レベル出力端に接続され、第３極は前記プルダウンノードに接続されるように配置される第３のプルダウンノード制御トランジスタと、を備える。
実施する時、前記第２のプルダウンノード制御サブ回路は、第４のプルダウンノード制御トランジスタとプルダウンノード制御キャパシタを備える。前記第４のプルダウンノード制御トランジスタの第１極は前記プルアップノードに接続され、第２極は前記プルダウンノードに接続され、第３極は前記低レベル出力端に接続され、前記プルダウンノード制御キャパシタの第１端は前記低レベル出力端に接続され、第２端は前記プルダウンノードに接続される。
実施する時、前記出力回路は、第１極は前記高レベル出力端に接続され、第２極は前記プルアップノードに接続されるように配置される第１のプルアップトランジスタと、第１極は前記第１のプルアップトランジスタの第３極に接続され、第２極は前記シフトレジスターユニットの出力端に接続され、第３極は前記第１のクロック信号出力端に接続されるように配置される第２のプルアップトランジスタと、第１極は前記プルダウンノードに接続され、第２極は前記低レベル出力端に接続され、第３極は前記シフトレジスターユニットの出力端に接続されるように配置されるプルダウントランジスタと、を備える。
実施する時、正方向で走査する場合には、前記第１の走査制御端は入力端となり、前記第２の走査制御端はリセット端となり、前記第１の走査レベル端は高レベル出力端となり、前記第２の走査レベル端は低レベル出力端となる。逆方向で走査する場合には、前記第１の走査制御端はリセット端となり、前記第２の走査レベル端は入力端となり、前記第１の走査レベル端は低レベル出力端となり、前記第２の走査レベル端は高レベル出力端となる。前記第１のプルアップノード制御サブ回路は、入力段階で、入力端の制御下で、前記プルアップノードの電位が高レベルとなり、またリセット段階で、リセット端の制御下で、前記プルアップノードの電位が低レベルとなるように制御する。
実施する時、前記第１のプルアップノード制御サブ回路は、第１極は前記第１の走査制御端に接続され、第２極は前記第１の走査レベル端に接続され、第３極は前記プルアップノードに接続されるように配置される第１の走査トランジスタと、第１極は前記第２の走査制御端に接続され、第２極は前記プルアップノードに接続され、第３極は前記第２の走査レベル端に接続されるように配置される第２の走査トランジスタと、を備える。
実施する時、前記第２のプルアップノード制御サブ回路は、プルアップノード制御トランジスタを備える。前記プルアップノード制御トランジスタの第１極は前記プルダウンノードに接続され、第２極は前記低レベル出力端に接続され、第３極は前記プルアップノードに接続される。
実施する時、前記シフトレジスター回路は、さらに、充放電回路を備える。前記充放電回路は、前記プルアップノード及び前記シフトレジスターユニットの出力端にそれぞれ接続される。
実施する時、前記充放電回路は、蓄積キャパシタを備える。前記蓄積キャパシタの第１端は前記プルアップノードに接続され、第２端は前記シフトレジスターユニットの出力端に接続される。
本開示は、複数のカスケードされた上記シフトレジスター回路を備えるGOA回路をさらに提供する。
本開示は、上記ゲート駆動回路を備える表示装置をさらに提供する。
本開示は、タッチ段階では、前記タッチ電位制御回路は、前記タッチ電位制御端の制御で、前記プルアップノード及び前記プルダウンノードがいずれも前記低レベル出力端に接続されるように制御することを含む、表示装置の駆動方法をさらに提供する。
実施する時、タッチ段階では、前記タッチ電位制御回路は、前記タッチ電位制御端の制御下で、さらに、前記シフトレジスターユニットの出力端が前記低レベル出力端に接続されるように制御する。
以下、本開示実施例の図面を参照しながら、本開示実施例の技術案を明確かつ完全に記述する。もちろん、記述される実施例は本開示の一部の実施例に過ぎず、全ての実施例ではない。本開示の実施例に基づいて、当業者にとって創造的な労働を必要しないことを前提に得られる全ての他の実施例は、全て本開示の保護の範囲に入る。
本開示の全ての実施例に採用されるトランジスタは、いずれも薄膜トランジスタ又は電界効果トランジスタ又はその他の同じ特性のデバイスであってもよい。本開示実施例において、ゲートを第１極と称する。トランジスタのゲート以外の二つの極を区別するために、その他の二つの極をそれぞれ第２極、第３極と称する。実際に操作する時、前記第２極はドレインで、前記第３極はソースであってもよく、或いは、前記第２極はソースで、前記第３極はドレインであってもよい。
図1に示すように、本開示実施例によるシフトレジスター回路は、シフトレジスターユニット10を備える。前記シフトレジスターユニット10の出力端OUT_Nはゲート駆動信号ラインに接続される。前記シフトレジスターユニットは、プルアップノードPU、プルダウンノードPD、充放電回路、プルアップノード制御回路、プルダウンノード制御回路及び出力回路を備える。前記プルアップノード制御回路は前記プルアップノードPUに接続され、前記プルダウンノード制御回路は、前記プルアップノードPU及び前記プルダウンノードPDにそれぞれ接続され、前記充放電回路は、前記プルアップノードPU及び前記シフトレジスターユニットの出力端OUT_Nにそれぞれ接続され、前記出力回路は、前記プルアップノードPU、前記プルダウンノードPD及び前記シフトレジスターユニットの出力端OUT_Nにそれぞれ接続される。
前記シフトレジスター回路は、さらに、タッチ電位制御回路11を備える。タッチ電位制御回路11は、タッチ電位制御端EN、前記シフトレジスターユニット10の出力端OUT_N、前記プルアップノードPU、前記プルダウンノードPD及び低レベルVGLを出力する低レベル出力端にそれぞれ接続される。タッチ電位制御回路11は、タッチ段階で、前記タッチ電位制御端ENの制御下で、前記シフトレジスターユニット10の出力端OUT_N、前記プルアップノードPU及び前記プルダウンノードPDのいずれも前記低レベルVGLを出力する低レベル出力端に接続するように制御する。
本開示実施例によるシフトレジスターユニットは、タッチ電位制御回路11を採用してタッチ段階でシフトレジスターユニット10の出力端OUT_Nが出力するゲート駆動信号、プルアップノードPUの電位及びプルダウンノードPDの電位を全て低レベルにプルダウンすることにより、GOA回路がゲート駆動信号を出力しないようにすることだけではなく、シフトレジスターユニットが稼動状態にならないようにして、GOA回路及び表示パネルの全体的な消費電力を低減し、タッチの精度を向上する。
タッチの精度を向上するために、タッチ段階でゲート駆動信号は低レベルに保持する必要があり、すなわち、タッチ段階でシフトレジスター回路はロック状態にあり、つまりプルアップノード電位と、プルダウンノード電位はプルダウン状態にあり、ゲート駆動回路（前記ゲート駆動回路は多段シフトレジスター回路を備える）及び表示パネルの全体的な消費電力を低減する。
図2に示すように、前記シフトレジスターユニット10は、プルアップノードPU、プルダウンノードPD、充放電回路21、プルアップノード制御回路22、プルダウンノード制御回路23及び出力回路24を備える。
前記プルアップノード制御回路22は、前記プルアップノードPUに接続される。
前記プルダウンノード制御回路23は、前記プルアップノードPU及び前記プルダウンノードPDにそれぞれ接続される。
前記充放電回路21は、前記プルアップノードPU及び前記シフトレジスターユニットの出力端OUT_Nにそれぞれ接続される。
前記出力回路24は、前記プルアップノードPU、前記プルダウンノードPD及び前記シフトレジスターユニットの出力端OUT_Nにそれぞれ接続される。
具体的には、前記タッチ電位制御回路は、第１のタッチ電位制御トランジスタ、第２のタッチ電位制御トランジスタ及び第３のタッチ電位制御トランジスタを備えることができる。
ここで、第１のタッチ電位制御トランジスタの第１極は前記タッチ電位制御端に接続され、第２極は前記低レベル出力端に接続され、第３極は前記シフトレジスターユニットの出力端に接続される。
第２のタッチ電位制御トランジスタの第１極は前記タッチ電位制御端に接続され、第２極は前記低レベル出力端に接続され、第３極は前記プルアップノードに接続される。
第３のタッチ電位制御トランジスタの第１極は前記タッチ電位制御端に接続され、第２極は前記プルダウンノードに接続され、第３極は前記低レベル出力端に接続される。
具体的に実施する時、前記第１のタッチ電位制御トランジスタ、前記第２のタッチ電位制御トランジスタ及び前記第３のタッチ電位制御トランジスタはいずれもn型トランジスタであり、前記タッチ電位制御端は、前記タッチ段階で高レベルを出力し、かつ、表示段階で低レベルを出力する。あるいは、前記第１のタッチ電位制御トランジスタ、前記第２のタッチ電位制御トランジスタ及び前記第３のタッチ電位制御トランジスタはいずれもp型トランジスタであり、前記タッチ電位制御端は、前記タッチ段階で低レベルを出力し、かつ、表示段階で高レベルを出力する。
実際に操作する時、前記第１極はゲートであり、前記第２極はソースであり、前記第３極はドレインであってもよい。あるいは、前記第１極はゲートであり、前記第２極はドレインであり、前記第３極はソースであってもよい。
図3に示すように、本開示実施例によるシフトレジスターユニットにおいて、前記タッチ電位制御回路は、第１のタッチ電位制御トランジスタMTC1、第２のタッチ電位制御トランジスタMTC2及び第３のタッチ電位制御トランジスタMTC3を備えることができる。
ここで、第１のタッチ電位制御トランジスタMTC1のゲートは前記タッチ電位制御端ENに接続され、ソースは前記低レベルVGLを出力する低レベル出力端に接続され、ドレインは前記シフトレジスターユニット10の出力端OUT_Nに接続される。
第２のタッチ電位制御トランジスタMTC2のゲートは前記タッチ電位制御端ENに接続され、ソースは前記低レベルVGLを出力する低レベル出力端に接続され、ドレインは前記プルアップノードPUに接続される。
第３のタッチ電位制御トランジスタMTC3のゲートは前記タッチ電位制御端ENに接続され、ソースは前記プルダウンノードPDに接続され、ドレインは前記低レベルVGLを出力する低レベル出力端に接続される。
実際に操作する時、タッチ段階で、ENが高レベルを出力することで、MTC1、MTC2及びMTC3はいずれもオンとなり、OUT_N、PU及びPDはいずれも低レベルVGLになる。
具体的には、出力回路は、さらに、前記プルアップノード、前記プルダウンノード、第１のクロック信号出力端、低レベル出力端及び前記シフトレジスターユニットの出力端にそれぞれ接続される。
前記充放電回路の第１端は前記プルアップノードに接続され、前記充放電回路の第２端は前記シフトレジスターユニットの出力端に接続される。
前記プルアップノード制御回路は、第１のプルアップノード制御サブ回路及び第２のプルアップノード制御サブ回路を備える。前記プルダウンノード制御回路は、第１のプルダウンノード制御サブ回路及び第２のプルダウンノード制御サブ回路を備える。
前記第１のプルアップノード制御サブ回路は、第１の走査制御端、第２の走査制御端、第１の走査レベル端、第２の走査レベル端及び前記プルアップノードにそれぞれ接続される。
前記第２のプルアップノード制御サブ回路は、前記プルアップノード、前記プルダウンノード及び前記低レベル出力端にそれぞれ接続される。
第１のプルダウンノード制御サブ回路は、前記第１の走査レベル端、前記第２の走査レベル端、第２のクロック信号出力端、第３のクロック信号出力端、高レベルを出力する高レベル出力端、前記プルダウンノード及びプルダウン制御ノードにそれぞれ接続され、正方向で走査する場合前記第１の走査レベル端の制御下で前記プルダウン制御ノードが前記第２のクロック信号出力端に接続されるように制御するとともに、前記第２のクロック信号出力端が高レベルを出力する時前記プルダウンノードが前記高レベル出力端に接続されるように制御する。また、逆方向で走査する場合前記第２の走査レベル端の制御下で前記プルダウン制御ノードが前記第３のクロック信号出力端に接続されるように制御するとともに、前記第３のクロック信号出力端が高レベルを出力する時前記プルダウンノードが前記高レベル出力端に接続されるように制御する。
前記第２のプルダウンノード制御サブ回路は、前記プルアップノード、前記プルダウンノード及び前記低レベル出力端にそれぞれ接続される。
具体的には、前記第１のプルダウンノード制御サブ回路は、
第１極は前記第１の走査レベル端に接続され、第２極は前記第２のクロック信号出力端に接続され、第３極は前記プルダウン制御ノードに接続されるように配置される第１のプルダウンノード制御トランジスタと、
第１極は前記第２の走査レベル端に接続され、第２極は前記プルダウン制御ノードに接続され、第３極は前記第３のクロック信号出力端に接続されるように配置される第２のプルダウンノード制御トランジスタと、
第１極は前記プルダウン制御ノードに接続され、第２極は前記高レベル出力端に接続され、第３極は前記プルダウンノードに接続されるように配置される第３のプルダウンノード制御トランジスタと
を備えることができる。
第１極は前記第１の走査レベル端に接続され、第２極は前記第２のクロック信号出力端に接続され、第３極は前記プルダウン制御ノードに接続されるように配置される第１のプルダウンノード制御トランジスタと、
第１極は前記第２の走査レベル端に接続され、第２極は前記プルダウン制御ノードに接続され、第３極は前記第３のクロック信号出力端に接続されるように配置される第２のプルダウンノード制御トランジスタと、
第１極は前記プルダウン制御ノードに接続され、第２極は前記高レベル出力端に接続され、第３極は前記プルダウンノードに接続されるように配置される第３のプルダウンノード制御トランジスタと
を備えることができる。
具体的に実施する時、正方向で走査する時、前記第１の走査制御端は入力端となり、前記第２の走査制御端はリセット端となり、前記第１の走査レベル端は高レベル出力端となり、前記第２の走査レベル端は低レベル出力端となる。逆方向で走査する時、前記第１の走査制御端はリセット端となり、前記第２の走査レベル端は入力端となり、前記第１の走査レベル端は低レベル出力端となり、前記第２の走査レベル端は高レベル出力端となる。
前記第１のプルアップノード制御サブ回路は、入力段階で、入力端の制御下で前記プルアップノードの電位が高レベルとなり、リセット段階で、リセット端の制御下で前記プルアップノードの電位が低レベルとなるように制御する。
具体的には、前記第１のプルアップノード制御サブ回路は、
第１極は前記第１の走査制御端に接続され、第２極は前記第１の走査レベル端に接続され、第３極は前記プルアップノードに接続されるように配置される第１の走査トランジスタと、
第１極は前記第２の走査制御端に接続され、第２極は前記プルアップノードに接続され、第３極は前記第２の走査レベル端に接続されるように配置される第２の走査トランジスタと
を備えることができる。
第１極は前記第１の走査制御端に接続され、第２極は前記第１の走査レベル端に接続され、第３極は前記プルアップノードに接続されるように配置される第１の走査トランジスタと、
第１極は前記第２の走査制御端に接続され、第２極は前記プルアップノードに接続され、第３極は前記第２の走査レベル端に接続されるように配置される第２の走査トランジスタと
を備えることができる。
具体的には、前記出力回路は、前記プルアップノードの電位が高レベルである時、前記シフトレジスターユニットの出力端が前記第１のクロック信号出力端に接続されるように制御するとともに、前記プルダウンノードの電位が高レベルである時、前記シフトレジスターユニットの出力端が前記低レベル出力端に接続されるように制御する。
前記第２のプルダウンノード制御サブ回路は、前記プルアップノードの電位が高レベルである時、前記プルダウンノードが前記低レベル出力端に接続されるように制御する。
前記第２のプルアップノード制御サブ回路は、前記プルダウンノードの電位が高レベルである時、前記プルアップノードが前記低レベル出力端に接続されるように制御する。
具体的には、前記出力回路は、
第１極は前記高レベル出力端に接続され、第２極は前記プルアップノードに接続されるように配置される第１のプルアップトランジスタと、
第１極は前記第１のプルアップトランジスタの第３極に接続され、第２極は前記シフトレジスターユニットの出力端に接続され、第３極は前記第１のクロック信号出力端に接続されるように配置される第２のプルアップトランジスタと、
第１極は前記プルダウンノードに接続され、第２極は前記低レベル出力端に接続され、第３極は前記シフトレジスターユニットの出力端に接続されるように配置されるプルダウントランジスタと
を備えることができる。
第１極は前記高レベル出力端に接続され、第２極は前記プルアップノードに接続されるように配置される第１のプルアップトランジスタと、
第１極は前記第１のプルアップトランジスタの第３極に接続され、第２極は前記シフトレジスターユニットの出力端に接続され、第３極は前記第１のクロック信号出力端に接続されるように配置される第２のプルアップトランジスタと、
第１極は前記プルダウンノードに接続され、第２極は前記低レベル出力端に接続され、第３極は前記シフトレジスターユニットの出力端に接続されるように配置されるプルダウントランジスタと
を備えることができる。
前記第２のプルダウンノード制御回路は、
第１極は前記プルアップノードに接続され、第２極は前記プルダウンノードに接続され、第３極は前記低レベル出力端に接続されるように配置される第４のプルダウンノード制御トランジスタと、
第１端は前記低レベル出力端に接続され、第２端は前記プルダウンノードに接続されるように配置されるプルダウンノード制御キャパシタと
を備えることができる。
第１極は前記プルアップノードに接続され、第２極は前記プルダウンノードに接続され、第３極は前記低レベル出力端に接続されるように配置される第４のプルダウンノード制御トランジスタと、
第１端は前記低レベル出力端に接続され、第２端は前記プルダウンノードに接続されるように配置されるプルダウンノード制御キャパシタと
を備えることができる。
前記第２のプルアップノード制御サブ回路は、第１極は前記プルダウンノードに接続され、第２極は前記低レベル出力端に接続され、第３極は前記プルアップノードに接続されるように配置されるプルアップノード制御トランジスタを備えることができる。
前記充放電回路は、第１端は前記プルアップノードに接続され、第２端は前記シフトレジスターユニットの出力端に接続されるように配置される蓄積キャパシタを備えることができる。
以下、一具体実施例により本開示に係るシフトレジスター回路を説明する。
図2及び図4に示すように、本開示に係る前記シフトレジスター回路の一具体実施例は、シフトレジスターユニット10及びタッチ電位制御回路11を備える。
ここで、前記タッチ電位制御回路11は、第１のタッチ電位制御トランジスタMTC1、第２のタッチ電位制御トランジスタMTC2及び第３のタッチ電位制御トランジスタMTC3を備える。
第１のタッチ電位制御トランジスタMTC1のゲートはタッチ電位制御端ENに接続され、ソースは低レベルVGLを出力する低レベル出力端に接続され、ドレインは前記シフトレジスターユニットの出力端OUT_Nに接続される。
第２のタッチ電位制御トランジスタMTC2のゲートは前記タッチ電位制御端ENに接続され、ソースは前記低レベルVGLを出力する低レベル出力端に接続され、ドレインは前記プルアップノードPUに接続される。
第３のタッチ電位制御トランジスタMTC3のゲートは前記タッチ電位制御端ENに接続され、ソースは前記プルダウンノードPDに接続され、ドレインは前記低レベルVGLを出力する低レベル出力端に接続される。
図2及び図4に示すように、前記シフトレジスターユニット10は、プルアップノードPU、プルダウンノードPD、充放電回路21、プルアップノード制御回路22、プルダウンノード制御回路23及び出力回路24を備える。ここで、プルアップノード制御回路22は、第１のプルアップノード制御サブ回路221及び第２のプルアップノード制御サブ回路223を備える。プルダウンノード制御回路23は、第１のプルダウンノード制御サブ回路231及び第２のプルダウンノード制御サブ回路233を備える。
図4に示すように、前記第１のプルダウンノード制御サブ回路231は、第１のプルダウンノード制御トランジスタMDC1、第２のプルダウンノード制御トランジスタMDC2及び第３のプルダウンノード制御トランジスタMDC3を備える。
第１のプルダウンノード制御トランジスタMDC1のゲートは第１の走査レベル端CNに接続され、ソースは第２のクロック信号出力端CK2に接続され、ドレインはプルダウン制御ノードPDCNに接続される。
第２のプルダウンノード制御トランジスタMDC2のゲートは第２の走査レベル端CNBに接続され、ソースは前記プルダウン制御ノードPDCNに接続され、ドレインは第３のクロック信号出力端CK3に接続される。
第３のプルダウンノード制御トランジスタMDC3のゲートは前記プルダウン制御ノードPDCNに接続され、ソースは高レベルVGHを出力する高レベル出力端に接続され、ドレインは前記プルダウンノードPDに接続される。
前記第１のプルアップノード制御サブ回路221は、第１の走査トランジスタMS1及び第２の走査トランジスタMS2を備える。
第１の走査トランジスタMS1のゲートは入力端OUT_N-1に接続され、ソースは前記第１の走査レベル端CNに接続され、ドレインは前記プルアップノードPUに接続される。
第２の走査トランジスタMS2のゲートはリセット端OUT_N+1に接続され、ソースは前記プルアップノードPUに接続され、ドレインは前記第２の走査レベル端CNBに接続される。
前記出力回路24は、第１のプルアップトランジスタMU1、第２のプルアップトランジスタMU2及びプルダウントランジスタMDを備える。
第１のプルアップトランジスタMU1のゲートは高レベルVGHを出力する高レベル出力端に接続され、ソースは前記プルアップノードPUに接続される。
第２のプルアップトランジスタMU2のゲートは前記第１のプルアップトランジスタMU1のドレインに接続され、ソースは前記シフトレジスターユニットの出力端OUT_Nに接続され、ドレインは第１のクロック信号出力端CK1に接続される。
プルダウントランジスタMDのゲートは前記プルダウンノードPDに接続され、ソースは低レベルVGLを出力する低レベル出力端に接続され、ドレインは前記シフトレジスターユニットの出力端OUT_Nに接続される。
前記第２のプルダウンノード制御サブ回路233は、第４のプルダウンノード制御トランジスタMDC4及びプルダウンノード制御キャパシタCdcを備える。第４のプルダウンノード制御トランジスタMDC4のゲートは前記プルアップノードPUに接続され、ソースは前記プルダウンノードPDに接続され、ドレインは低レベルVGLを出力する低レベル出力端に接続される。
プルダウンノード制御キャパシタCdcの第１端は、低レベルVGLを出力する低レベル出力端に接続され、第２端は前記プルダウンノードPDに接続される。
前記第２のプルアップノード制御サブ回路223は、プルアップノード制御トランジスタMUCを備える。プルアップノード制御トランジスタMUCのゲートは前記プルダウンノードPDに接続され、ソースは低レベルVGLを出力する低レベル出力端に接続され、ドレインは前記プルアップノードPUに接続される。
前記充放電回路21は、蓄積キャパシタCsを備える。蓄積キャパシタCsの第１端は前記プルアップノードPUに接続され、第２端は前記シフトレジスターユニットの出力端OUT_Nに接続される。
本開示の図4に示すシフトレジスター回路の具体実施例において、CNは高レベルを出力し、CNBは低レベルを出力する。
図5は、本開示の図4に示すシフトレジスター回路の具体実施例の稼動シーケンス図である。図5に示すように、第１段階T1、すなわち入力段階では、OUT_N-1は高レベルを出力し、MS1はオンとなり、PUの電位が上がって、MD4はオンとなり、PDの電位はプルダウンされ、Csへ充電する。
第２段階T2、すなわち出力段階では、MS1はオフとなり、Csのブートストラップ（bootstrap）効果により、PUの電位は継続して上がって、MU2はオンとなり、OUT_Nは高レベルを出力し、PDの電位はやはりプルダウン状態にある。
第３段階T3、すなわちリセット段階では、MS2はオンとなり、PUの電位はプルダウンされ、CK2が高レベルを出力するため、PDCNの電位は高レベルとなり、MDC3はオンとなり、PDの電位はプルアップされ、MDC4及びMDは共にオンとなり、PUの電位及びOUT_Nが出力したゲート駆動信号はプルダウンされ、Cdcへ充電する。
第４段階T4、すなわちタッチ段階では、ENは高レベルを出力し、MTC1、MTC2及びMTC3はいずれもオンとなり、OUT_Nから出力したゲート駆動信号、PUの電位及びPDの電位はいずれもプルダウンされ、タッチの感度を増加することだけではなく、表示パネルの消費電力を低減する。
本開示実施例に係るGOA回路は、複数のカスケードされた上記シフトレジスター回路を備える。
本開示実施例に係る表示装置は、上記ゲート駆動回路を備える。
上記は本開示の選択可能な実施方式である。当業者にとって、本開示に係る前記原理を逸脱しないことを前提として、いくつかの改善及び変更を加えることができ、これらの改善及び変更は本開示の保護範囲と見なすべきである。
Claims (20)
- シフトレジスターユニットを備えるシフトレジスター回路であって、前記シフトレジスターユニットの出力端はゲート駆動信号ラインに接続され、前記シフトレジスターユニットはプルアップノード、プルダウンノード、プルアップノード制御回路、プルダウンノード制御回路及び出力回路を備え、前記プルアップノード制御回路は前記プルアップノードに接続され、前記プルダウンノード制御回路は、前記プルアップノード及び前記プルダウンノードにそれぞれ接続され、前記出力回路は、前記プルアップノード、前記プルダウンノード及び前記シフトレジスターユニットの出力端にそれぞれ接続され、
前記シフトレジスター回路は、
タッチ電位制御端、前記シフトレジスターユニットの出力端、前記プルアップノード、前記プルダウンノード及び低レベル出力端にそれぞれ接続され、タッチ段階で、前記タッチ電位制御端の制御下で前記プルアップノード及び前記プルダウンノードがいずれも前記低レベル出力端に接続されるように制御するタッチ電位制御回路をさらに備える、
シフトレジスター回路。 - 前記タッチ電位制御回路は、さらに、タッチ段階で、前記タッチ電位制御端の制御下で前記シフトレジスターユニットの出力端が前記低レベル出力端に接続されるように制御する
請求項1に記載のシフトレジスター回路。 - 前記タッチ電位制御回路は、
第１極は前記タッチ電位制御端に接続され、第２極は前記低レベル出力端に接続され、第３極は前記シフトレジスターユニットの出力端に接続されるように配置される第１のタッチ電位制御トランジスタと、
第１極は前記タッチ電位制御端に接続され、第２極は前記低レベル出力端に接続され、第３極は前記プルアップノードに接続されるように配置される第２のタッチ電位制御トランジスタと、
第１極は前記タッチ電位制御端に接続され、第２極は前記プルダウンノードに接続され、第３極は前記低レベル出力端に接続されるように配置される第３のタッチ電位制御トランジスタと
を備える、請求項1または2に記載のシフトレジスター回路。 - 前記第１のタッチ電位制御トランジスタ、前記第２のタッチ電位制御トランジスタ、前記第３のタッチ電位制御トランジスタはいずれもn型トランジスタであり、前記タッチ電位制御端は、前記タッチ段階で高レベルを出力し、かつ、表示段階で低レベルを出力する
請求項3に記載のシフトレジスター回路。 - 前記第１のタッチ電位制御トランジスタ、前記第２のタッチ電位制御トランジスタ、前記第３のタッチ電位制御トランジスタはいずれもp型トランジスタであり、前記タッチ電位制御端は、前記タッチ段階で低レベルを出力し、かつ、表示段階で高レベルを出力する
請求項3に記載のシフトレジスター回路。 - 前記プルアップノード制御回路は、第１のプルアップノード制御サブ回路及び第２のプルアップノード制御サブ回路を備え、
前記第１のプルアップノード制御サブ回路は、第１の走査制御端、第２の走査制御端、第１の走査レベル端、第２の走査レベル端及び前記プルアップノードにそれぞれ接続され、
前記第２のプルアップノード制御サブ回路は、前記プルアップノード、前記プルダウンノード及び前記低レベル出力端にそれぞれ接続される
請求項1ないし5のいずれか一項に記載のシフトレジスター回路。 - 前記出力回路は、さらに第１のクロック信号出力端及び前記低レベル出力端にそれぞれ接続され、
前記プルダウンノード制御回路は、第１のプルダウンノード制御サブ回路及び第２のプルダウンノード制御サブ回路を備え、
前記第１のプルダウンノード制御サブ回路は、前記第１の走査レベル端、前記第２の走査レベル端、第２のクロック信号出力端、第３のクロック信号出力端、高レベル出力端、前記プルダウンノード及びプルダウン制御ノードにそれぞれ接続され、
前記第２のプルダウンノード制御サブ回路は、前記プルアップノード、前記プルダウンノード及び前記低レベル出力端にそれぞれ接続される
請求項6に記載のシフトレジスター回路。 - 前記出力回路は、前記プルアップノードの電位が高レベルである場合前記シフトレジスターユニットの出力端が前記第１のクロック信号出力端に接続され、前記プルダウンノードの電位が高レベルである場合前記シフトレジスターユニットの出力端が前記低レベル出力端に接続されるように制御し、
前記第２のプルダウンノード制御サブ回路は、前記プルアップノードの電位が高レベルである時、前記プルダウンノードが前記低レベル出力端に接続されるように制御し、
前記第２のプルアップノード制御サブ回路は、前記プルダウンノードの電位が高レベルである時、前記プルアップノードが前記低レベル出力端に接続されるように制御する
請求項7に記載のシフトレジスター回路。 - 前記第１のプルダウンノード制御サブ回路は、
第１極は前記第１の走査レベル端に接続され、第２極は前記第２のクロック信号出力端に接続され、第２極は前記プルダウン制御ノードに接続されるように配置される第１のプルダウンノード制御トランジスタと、
第１極は前記第２の走査レベル端に接続され、第２極は前記プルダウン制御ノードに接続され、第３極は前記第３のクロック信号出力端に接続されるように配置される第２のプルダウンノード制御トランジスタと、
第１極は前記プルダウン制御ノードに接続され、第２極は前記高レベル出力端に接続され、第３極は前記プルダウンノードに接続されるように配置される第３のプルダウンノード制御トランジスタと
を備える、請求項7に記載のシフトレジスター回路。 - 前記第２のプルダウンノード制御サブ回路は、第４のプルダウンノード制御トランジスタ及びプルダウンノード制御キャパシタを備え、
前記第４のプルダウンノード制御トランジスタの第１極は前記プルアップノードに接続され、第２極は前記プルダウンノードに接続され、第３極は前記低レベル出力端に接続され、
前記プルダウンノード制御キャパシタの第１端は前記低レベル出力端に接続され、第２端は前記プルダウンノードに接続される
請求項9に記載のシフトレジスター回路。 - 前記出力回路は、
第１極は前記高レベル出力端に接続され、第２極は前記プルアップノードに接続されるように配置される第１のプルアップトランジスタと、
第１極は前記第１のプルアップトランジスタの第３極に接続され、第２極は前記シフトレジスターユニットの出力端に接続され、第３極は前記第１のクロック信号出力端に接続されるように配置される第２のプルアップトランジスタと、
第１極は前記プルダウンノードに接続され、第２極は前記低レベル出力端に接続され、第３極は前記シフトレジスターユニットの出力端に接続されるように配置されるプルダウントランジスタと
を備える、請求項7に記載のシフトレジスター回路。 - 正方向で走査する場合には、前記第１の走査制御端は入力端となり、前記第２の走査制御端はリセット端となり、前記第１の走査レベル端は高レベル出力端となり、前記第２の走査レベル端は低レベル出力端となり、逆方向で走査する場合には、前記第１の走査制御端はリセット端となり、前記第２の走査レベル端は入力端となり、前記第１の走査レベル端は低レベル出力端となり、前記第２の走査レベル端は高レベル出力端となり、
前記第１のプルアップノード制御サブ回路は、入力段階で、入力端の制御下で前記プルアップノードの電位が高レベルとなり、かつリセット段階で、リセット端の制御下で前記プルアップノードの電位が低レベルとなるように制御する
請求項6に記載のシフトレジスター回路。 - 前記第１のプルアップノード制御サブ回路は、
第１極は前記第１の走査制御端に接続され、第２極は前記第１の走査レベル端に接続され、第３極は前記プルアップノードに接続されるように配置される第１の走査トランジスタと、
第１極は前記第２の走査制御端に接続され、第２極は前記プルアップノードに接続され、第３極は前記第２の走査レベル端に接続されるように配置される第２の走査トランジスタと
を備える、請求項12に記載のシフトレジスター回路。 - 前記第２のプルアップノード制御サブ回路は、プルアップノード制御トランジスタを備え、
前記プルアップノード制御トランジスタの第１極は前記プルダウンノードに接続され、第２極は前記低レベル出力端に接続され、第３極は前記プルアップノードに接続される
請求項6に記載のシフトレジスター回路。 - 前記プルアップノード及び前記シフトレジスターユニットの出力端にそれぞれ接続されるように配置される充放電回路をさらに備える
請求項1に記載のシフトレジスター回路。 - 前記充放電回路は蓄積キャパシタを備え、前記蓄積キャパシタの第１端は前記プルアップノードに接続され、第２端は前記シフトレジスターユニットの出力端に接続される
請求項15に記載のシフトレジスター回路。 - 複数のカスケードされた請求項１ないし16のいずれか一項に記載のシフトレジスター回路を備えるGOA回路。
- 請求項17に記載のGOA回路を備える表示装置。
- 請求項18に記載の表示装置の駆動方法であって、
タッチ段階で、前記タッチ電位制御回路は、前記タッチ電位制御端の制御下で、前記プルアップノード及び前記プルダウンノードがいずれも前記低レベル出力端に接続されるように制御すること
を含む、駆動方法。 - タッチ段階で、前記タッチ電位制御回路は、前記タッチ電位制御端の制御下で、さらに、前記シフトレジスターユニットの出力端が前記低レベル出力端に接続されるように制御する
請求項19に記載の駆動方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720080616.3U CN206388486U (zh) | 2017-01-22 | 2017-01-22 | 移位寄存器电路、goa电路和显示装置 |
| CN201720080616.3 | 2017-01-22 | ||
| PCT/CN2017/107338 WO2018133468A1 (zh) | 2017-01-22 | 2017-10-23 | 移位寄存器电路、goa电路和显示装置及其驱动方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020509396A true JP2020509396A (ja) | 2020-03-26 |
Family
ID=59494228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018549187A Pending JP2020509396A (ja) | 2017-01-22 | 2017-10-23 | シフトレジスター回路、ｇｏａ回路及び表示装置並びにその駆動方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US10909893B2 (ja) |
| EP (1) | EP3573047A4 (ja) |
| JP (1) | JP2020509396A (ja) |
| KR (1) | KR102098133B1 (ja) |
| CN (1) | CN206388486U (ja) |
| AU (1) | AU2017394369B2 (ja) |
| BR (1) | BR112018070794A2 (ja) |
| MX (1) | MX2018012360A (ja) |
| RU (1) | RU2713335C1 (ja) |
| WO (1) | WO2018133468A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206388486U (zh) * | 2017-01-22 | 2017-08-08 | 京东方科技集团股份有限公司 | 移位寄存器电路、goa电路和显示装置 |
| CN107452425B (zh) * | 2017-08-16 | 2021-02-26 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
| CN109427275B (zh) * | 2017-08-28 | 2020-11-20 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路以及驱动方法 |
| CN108288460B (zh) * | 2018-04-26 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015137706A1 (ko) * | 2014-03-10 | 2015-09-17 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
| US20150346904A1 (en) * | 2014-05-30 | 2015-12-03 | Boe Technology Group Co., Ltd. | Shift Register Unit, Display Device and Driving Method |
| CN105206237A (zh) * | 2015-10-10 | 2015-12-30 | 武汉华星光电技术有限公司 | 应用于In Cell型触控显示面板的GOA电路 |
| CN105469766A (zh) * | 2016-01-04 | 2016-04-06 | 武汉华星光电技术有限公司 | Goa电路 |
| CN106128392A (zh) * | 2016-08-29 | 2016-11-16 | 武汉华星光电技术有限公司 | Goa驱动电路和嵌入式触控显示面板 |
| WO2017006815A1 (ja) * | 2015-07-09 | 2017-01-12 | シャープ株式会社 | シフトレジスタ、それを備えた表示装置、およびシフトレジスタの駆動方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2038780C (en) * | 1990-03-26 | 1995-10-24 | Todd J. Christopher | Adjustable video/raster phasing for horizontal deflection system |
| KR101691492B1 (ko) | 2012-12-28 | 2016-12-30 | 엘지디스플레이 주식회사 | 쉬프트 레지스터, 이의 구동방법, 및 이를 이용하는 디스플레이 장치 |
| US9424793B2 (en) * | 2014-02-04 | 2016-08-23 | Apple Inc. | Displays with intra-frame pause |
| KR101679923B1 (ko) | 2014-12-02 | 2016-11-28 | 엘지디스플레이 주식회사 | 스캔 구동부를 포함하는 표시패널 및 그의 구동방법 |
| CN104575353B (zh) * | 2014-12-30 | 2017-02-22 | 厦门天马微电子有限公司 | 一种驱动电路、阵列基板及显示装置 |
| CN105047168B (zh) * | 2015-09-01 | 2018-01-09 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路及显示装置 |
| TWI587190B (zh) * | 2015-11-04 | 2017-06-11 | 友達光電股份有限公司 | 觸控顯示裝置及其移位暫存器 |
| CN105374314B (zh) * | 2015-12-24 | 2018-01-19 | 京东方科技集团股份有限公司 | 移位寄存单元及其驱动方法、栅极驱动电路和显示装置 |
| CN105679262B (zh) * | 2016-01-12 | 2017-08-29 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
| CN106128347B (zh) | 2016-07-13 | 2018-09-11 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
| CN206388486U (zh) | 2017-01-22 | 2017-08-08 | 京东方科技集团股份有限公司 | 移位寄存器电路、goa电路和显示装置 |
-
2017
- 2017-01-22 CN CN201720080616.3U patent/CN206388486U/zh active Active
- 2017-10-23 BR BR112018070794A patent/BR112018070794A2/pt unknown
- 2017-10-23 WO PCT/CN2017/107338 patent/WO2018133468A1/zh active Application Filing
- 2017-10-23 KR KR1020187029378A patent/KR102098133B1/ko active IP Right Grant
- 2017-10-23 AU AU2017394369A patent/AU2017394369B2/en active Active
- 2017-10-23 MX MX2018012360A patent/MX2018012360A/es unknown
- 2017-10-23 US US15/776,881 patent/US10909893B2/en active Active
- 2017-10-23 RU RU2018135686A patent/RU2713335C1/ru active
- 2017-10-23 JP JP2018549187A patent/JP2020509396A/ja active Pending
- 2017-10-23 EP EP17893418.8A patent/EP3573047A4/en not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015137706A1 (ko) * | 2014-03-10 | 2015-09-17 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
| US20150346904A1 (en) * | 2014-05-30 | 2015-12-03 | Boe Technology Group Co., Ltd. | Shift Register Unit, Display Device and Driving Method |
| WO2017006815A1 (ja) * | 2015-07-09 | 2017-01-12 | シャープ株式会社 | シフトレジスタ、それを備えた表示装置、およびシフトレジスタの駆動方法 |
| CN105206237A (zh) * | 2015-10-10 | 2015-12-30 | 武汉华星光电技术有限公司 | 应用于In Cell型触控显示面板的GOA电路 |
| CN105469766A (zh) * | 2016-01-04 | 2016-04-06 | 武汉华星光电技术有限公司 | Goa电路 |
| CN106128392A (zh) * | 2016-08-29 | 2016-11-16 | 武汉华星光电技术有限公司 | Goa驱动电路和嵌入式触控显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102098133B1 (ko) | 2020-04-08 |
| KR20180118222A (ko) | 2018-10-30 |
| US10909893B2 (en) | 2021-02-02 |
| AU2017394369A1 (en) | 2018-10-18 |
| RU2713335C1 (ru) | 2020-02-05 |
| WO2018133468A1 (zh) | 2018-07-26 |
| US20200193886A1 (en) | 2020-06-18 |
| MX2018012360A (es) | 2019-02-07 |
| EP3573047A4 (en) | 2020-11-04 |
| CN206388486U (zh) | 2017-08-08 |
| AU2017394369B2 (en) | 2019-12-12 |
| EP3573047A1 (en) | 2019-11-27 |
| BR112018070794A2 (pt) | 2019-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3611720B1 (en) | Shift register unit, gate driving circuit, and driving method | |
| US10636372B2 (en) | Shift register, gate driver, and driving method of shift register | |
| US10891913B2 (en) | Shift register circuitry, gate driving circuit, and display device | |
| US10657879B1 (en) | Gate driving circuit, method for driving the same, and display apparatus | |
| US9293223B2 (en) | Shift register unit, gate driving circuit and display device | |
| EP3151235A1 (en) | Shift register, gate integrated drive circuit, and display screen | |
| US10140913B2 (en) | Shift register unit, gate drive circuit and display device | |
| US20170287428A1 (en) | Gate driving circuit and method of driving the same, display panel | |
| WO2019184905A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 | |
| CN108766340A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
| US10706947B2 (en) | Shift register unit and driving method thereof, gate driving circuit, and display device | |
| KR102098133B1 (ko) | 시프트 레지스터 회로, ｇｏａ 회로, 및 디스플레이 장치와 그 구동 방법 | |
| US11069274B2 (en) | Shift register unit, gate driving circuit, driving method and display apparatus | |
| WO2020177541A1 (zh) | 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置 | |
| US10170032B2 (en) | Gate drive circuit unit and driving method thereof, gate drive circuit, and display device | |
| CN106991958B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
| KR102343268B1 (ko) | 시프트 레지스터, goa 회로, 및 디스플레이 디바이스 | |
| CN106782663B (zh) | 一种移位寄存器及栅极驱动电路 | |
| US20210272506A1 (en) | Shift register and driving method thereof, gate driving circuit and display device | |
| CN105244000A (zh) | 一种goa单元、goa电路及显示装置 | |
| CN110689839B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
| CN114999557A (zh) | 移位寄存器及其驱动方法、栅极驱动电路 | |
| US11227525B2 (en) | Shift register unit and method for driving the same, gate driving circuit and method for driving the same, and display apparatus | |
| CN112041921A (zh) | 移位寄存器单元及其驱动方法以及栅极驱动电路、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201002 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220627 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230530 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230607 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20230630 |