JP2020505703A - 適応電力制御ループ - Google Patents
適応電力制御ループ Download PDFInfo
- Publication number
- JP2020505703A JP2020505703A JP2019540544A JP2019540544A JP2020505703A JP 2020505703 A JP2020505703 A JP 2020505703A JP 2019540544 A JP2019540544 A JP 2019540544A JP 2019540544 A JP2019540544 A JP 2019540544A JP 2020505703 A JP2020505703 A JP 2020505703A
- Authority
- JP
- Japan
- Prior art keywords
- gpu
- performance metric
- power level
- measurement cycle
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003044 adaptive effect Effects 0.000 title description 4
- 238000005259 measurement Methods 0.000 claims abstract description 86
- 238000012545 processing Methods 0.000 claims abstract description 65
- 238000005457 optimization Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 26
- 238000003860 storage Methods 0.000 claims description 26
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 description 77
- 230000008859 change Effects 0.000 description 12
- 230000008901 benefit Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000009877 rendering Methods 0.000 description 5
- 239000000872 buffer Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012800 visualization Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101000962461 Homo sapiens Transcription factor Maf Proteins 0.000 description 1
- 101000613608 Rattus norvegicus Monocyte to macrophage differentiation factor Proteins 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3218—Monitoring of peripheral devices of display devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3265—Power saving in display device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Sources (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
Abstract
Description
Claims (20)
- いくつかの連続する測定サイクルについてのグラフィックス処理ユニット(GPU)における処理ワークロードに関連する第1パフォーマンスメトリクスを識別することであって、前記連続する測定サイクルは、現在の測定サイクルと、少なくとも1つの以前の測定サイクルと、を含む、ことと、
前記連続する測定サイクルの数が最小ヒステリシス数を超えることを判別することと、
将来の測定サイクルで前記GPUに適用される推定された最適化を決定することと、
前記推定された最適化に基づいて、前記将来の測定サイクルでの前記GPUの電力レベル設定を前記推定された最適化に基づいて調整することと、を含む、
方法。 - 前記電力レベル設定を調整することは、前記GPUのコアクロック周波数及びメモリクロック周波数のうち少なくとも一方を変更することを含む、
請求項1の方法。 - 前記第1パフォーマンスメトリクスを識別することは、前記GPUの平均利用率、前記GPUの平均動作温度、及び、前記現在の測定サイクルの間に消費された平均蓄積電力のうち少なくとも1つを識別することを含む、
請求項1の方法。 - 前記第1パフォーマンスメトリクスを識別することは、前記現在の測定サイクルに対する前記GPUの現在の処理ワークロードと、前記将来の測定サイクルに対する前記GPUの予測される将来の処理ワークロードと、に基づいて前記第1パフォーマンスメトリクスを識別することを含む、
請求項1の方法。 - 前記最小ヒステリシス数は、前記第1パフォーマンスメトリクスとパフォーマンスメトリクス閾値との間の関係に基づいて経時的に変化する、
請求項1の方法。 - 前記第1パフォーマンスメトリクスが、前記連続する測定サイクルに亘ってパフォーマンスメトリクス閾値を超えていることを識別することと、
前記将来の測定サイクルでの電力レベル設定を、パフォーマンスが最適化された設定に調整することと、をさらに含む、
請求項1の方法。 - 前記第1のパフォーマンスメトリクスが前記連続する測定サイクルに亘ってパフォーマンスメトリクス閾値を下回っていることを識別することと、
前記将来の測定サイクルでの電力レベル設定を、省電力が最適化された設定に調整することと、をさらに含む、
請求項1の方法。 - 前記GPUの電力レベル設定を調整することは、識別された第1パフォーマンスメトリクスとパフォーマンスメトリクス閾値との差に基づく前記GPUでの現在の電力レベルの大きさによって、前記将来の測定サイクルでの電力レベル設定を調整することを含む、
請求項1の方法。 - 実行可能命令のセットを具体化するコンピュータ可読記憶媒体であって、
前記実行可能命令のセットは、
いくつかの連続する測定サイクルについてのグラフィックス処理ユニット(GPU)における処理ワークロードに関連する第1パフォーマンスメトリクスを識別することであって、前記連続する測定サイクルは、現在の測定サイクルと、少なくとも1つの以前の測定サイクルと、を含む、ことと、
前記連続する測定サイクルの数が最小ヒステリシス数を超えることを判別することと、
将来の測定サイクルで前記GPUに適用される推定された最適化を決定することと、
前記推定された最適化に基づいて、前記将来の測定サイクルでの前記GPUの電力レベル設定を調整することと、
を行うようにプロセッサを操作する、
コンピュータ可読記憶媒体。 - 前記プロセッサは、
前記第1パフォーマンスメトリクスが、前記連続する測定サイクルに亘ってパフォーマンスメトリクス閾値を超えていることを識別することと、
前記将来の測定サイクルでの電力レベル設定を、パフォーマンスが最適化された設定に調整することと、をさらに行う、
請求項9のコンピュータ可読記憶媒体。 - 前記プロセッサは、
前記第1パフォーマンスメトリクスが、前記連続する測定サイクルに亘ってパフォーマンスメトリクス閾値を下回っていることを識別することと、
前記将来の測定サイクルでの電力レベル設定を、省電力が最適化された設定に調整することと、をさらに行う、
請求項9のコンピュータ可読記憶媒体。 - 前記電力レベル設定を調整することは、前記GPUのコアクロック周波数及びメモリクロック周波数のうち少なくとも一方を変更することを含む、
請求項9のコンピュータ可読記憶媒体。 - 前記第1パフォーマンスメトリクスを識別することは、前記GPUの平均利用率、前記GPUの平均動作温度、及び、前記現在の測定サイクルの間に消費された平均蓄積電力のうち少なくとも1つを識別することを含む、
請求項9のコンピュータ可読記憶媒体。 - 前記GPUの電力レベル設定を調整することは、識別された第1パフォーマンスメトリクスとパフォーマンスメトリクス閾値との差に基づく前記GPUでの現在の電力レベルの大きさによって、前記将来の測定サイクルでの電力レベル設定を調整することを含む、
請求項9のコンピュータ可読記憶媒体。 - 前記最小ヒステリシス数は、前記第1パフォーマンスメトリクスとパフォーマンスメトリクス閾値との間の関係に基づいて経時的に変化する、
請求項9のコンピュータ可読記憶媒体。 - グラフィックス処理ユニット(GPU)を備えるデバイスであって、
前記GPUは、
複数のコンピュートユニット(CU)を含むグラフィックスパイプラインと、
いくつかの連続する測定サイクルについての前記GPUにおける処理ワークロードに関連する第1パフォーマンスメトリクスを識別するパフォーマンスモジュールであって、前記連続する測定サイクルは、現在の測定サイクルと、少なくとも1つの以前の測定サイクルと、を含む、パフォーマンスモジュールと、
前記連続する測定サイクルの数が最小ヒステリシス数を超えることを判別したことに応じて、将来の測定サイクルでの前記GPUの電力レベル設定を調整する電力及びクロックコントローラモジュールと、を備える、
デバイス。 - 前記デバイスは、前記連続する測定サイクルについての前記GPUにおける処理ワークロードに基づいて、前記将来の測定サイクルで前記GPUに適用される推定された最適化を決定するように構成されたGPUドライバモジュールをさらに備え、前記推定された最適化は、パフォーマンスが最適化された複数の設定と、省電力が最適化された複数の設定と、を含む事前定義された電力レベル設定のセットから選択される、
請求項16のデバイス。 - 前記電力及びクロックコントローラモジュールは、前記推定された最適化に基づいて、前記GPUのコアクロック周波数及びメモリクロック周波数のうち少なくとも1つを調整するようにさらに構成されている、
請求項17のデバイス。 - 前記パフォーマンスモジュールは、前記GPUの平均利用率、前記GPUの平均動作温度、及び、前記現在の測定サイクルの間に消費された平均蓄積電力のうち少なくとも1つを識別するようにさらに構成されている、
請求項16のデバイス。 - 前記デバイスは、前記パフォーマンスモジュールでキャプチャされたセンサデータに基づいて前記第1パフォーマンスメトリクスを計算するように構成されたGPUファームウェアをさらに備える、
請求項16のデバイス。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/416,955 US10649518B2 (en) | 2017-01-26 | 2017-01-26 | Adaptive power control loop |
US15/416,955 | 2017-01-26 | ||
EP17154351.5A EP3355163B1 (en) | 2017-01-26 | 2017-02-02 | Adaptive power control loop |
EP17154351.5 | 2017-02-02 | ||
PCT/IB2018/050467 WO2018138674A1 (en) | 2017-01-26 | 2018-01-25 | Adaptive power control loop |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020505703A true JP2020505703A (ja) | 2020-02-20 |
JP2020505703A5 JP2020505703A5 (ja) | 2020-06-18 |
JP6817453B2 JP6817453B2 (ja) | 2021-01-20 |
Family
ID=57963065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019540544A Active JP6817453B2 (ja) | 2017-01-26 | 2018-01-25 | 適応電力制御ループ |
Country Status (6)
Country | Link |
---|---|
US (1) | US10649518B2 (ja) |
EP (1) | EP3355163B1 (ja) |
JP (1) | JP6817453B2 (ja) |
KR (1) | KR102210355B1 (ja) |
CN (1) | CN110199241B (ja) |
WO (1) | WO2018138674A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10579121B2 (en) | 2017-04-01 | 2020-03-03 | Intel Corporation | Processor power management |
US10304154B2 (en) * | 2017-04-24 | 2019-05-28 | Intel Corporation | Coordination and increased utilization of graphics processors during inference |
US10817041B2 (en) * | 2017-11-17 | 2020-10-27 | Philip Vaccaro | Energy efficient computer process |
US11106261B2 (en) * | 2018-11-02 | 2021-08-31 | Nvidia Corporation | Optimal operating point estimator for hardware operating under a shared power/thermal constraint |
US11410027B2 (en) * | 2019-09-16 | 2022-08-09 | SambaNova Systems, Inc. | Performance estimation-based resource allocation for reconfigurable architectures |
US11263044B2 (en) * | 2019-11-22 | 2022-03-01 | Advanced Micro Devices, Inc. | Workload-based clock adjustment at a processing unit |
CN111158454A (zh) * | 2019-12-20 | 2020-05-15 | 青岛海尔科技有限公司 | 一种实时嵌入式操作系统低功耗方法及装置 |
US20210200255A1 (en) * | 2019-12-30 | 2021-07-01 | Qualcomm Incorporated | Higher graphics processing unit clocks for low power consuming operations |
US11709701B2 (en) * | 2019-12-31 | 2023-07-25 | Paypal, Inc. | Iterative learning processes for executing code of self-optimizing computation graphs based on execution policies |
US11736822B1 (en) | 2020-02-28 | 2023-08-22 | Apple Inc. | Controlling an image sensor based on GPU temporal processing values |
US11169841B2 (en) * | 2020-03-17 | 2021-11-09 | Internationl Business Machines Corporation | Tunable power save loop for processor chips |
US11847501B2 (en) | 2020-06-12 | 2023-12-19 | Baidu Usa Llc | Method for data protection in a data processing cluster with partition |
US11687376B2 (en) * | 2020-06-12 | 2023-06-27 | Baidu Usa Llc | Method for data protection in a data processing cluster with dynamic partition |
US11687629B2 (en) | 2020-06-12 | 2023-06-27 | Baidu Usa Llc | Method for data protection in a data processing cluster with authentication |
US11249540B2 (en) * | 2020-07-15 | 2022-02-15 | Dell Products L.P. | System and method of configuring power consumption of a processor and a graphics processing unit |
CN114510140B (zh) * | 2020-11-16 | 2024-04-16 | 深圳市万普拉斯科技有限公司 | 一种调频方法、装置及电子设备 |
US20230024130A1 (en) * | 2021-07-23 | 2023-01-26 | Advanced Micro Devices, Inc. | Workload aware virtual processing units |
TWI785785B (zh) * | 2021-09-09 | 2022-12-01 | 華碩電腦股份有限公司 | 電子裝置及其電源管理方法 |
KR102516412B1 (ko) * | 2022-01-13 | 2023-03-31 | 성균관대학교산학협력단 | 기계학습 추론을 위한 gpu 클럭 조절 방법 및 장치 |
CN117528746A (zh) * | 2022-07-29 | 2024-02-06 | Oppo广东移动通信有限公司 | 一种发射功率调整方法、装置、芯片、设备和存储介质 |
CN116301662B (zh) * | 2023-05-12 | 2023-08-01 | 合肥联宝信息技术有限公司 | 一种固态硬盘功耗管理方法及固态硬盘 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011074059A1 (ja) * | 2009-12-14 | 2011-06-23 | 富士通株式会社 | 演算処理装置、情報処理装置及びその制御方法 |
JP2016511880A (ja) * | 2013-02-05 | 2016-04-21 | クアルコム,インコーポレイテッド | 保証された過渡期限とともに中央処理装置の電力を制御するためのシステムおよび方法 |
JP2016527609A (ja) * | 2013-06-21 | 2016-09-08 | アップル インコーポレイテッド | アクティブなプロセッサに基づく動的電圧及び周波数管理 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6188206B1 (en) * | 1999-12-08 | 2001-02-13 | Intel Corporation | Dynamic hysteresis voltage regulation |
US6895520B1 (en) | 2001-03-02 | 2005-05-17 | Advanced Micro Devices, Inc. | Performance and power optimization via block oriented performance measurement and control |
US7017060B2 (en) | 2001-03-19 | 2006-03-21 | Intel Corporation | Power management system that changes processor level if processor utilization crosses threshold over a period that is different for switching up or down |
US7903116B1 (en) | 2003-10-27 | 2011-03-08 | Nvidia Corporation | Method, apparatus, and system for adaptive performance level management of a graphics system |
KR101533572B1 (ko) | 2009-05-20 | 2015-07-03 | 삼성전자주식회사 | 전력 관리 방법 |
KR101617377B1 (ko) | 2009-11-06 | 2016-05-02 | 삼성전자주식회사 | 동적 전압 주파수 스케일링 방법 |
US20120297232A1 (en) | 2011-05-16 | 2012-11-22 | Bircher William L | Adjusting the clock frequency of a processing unit in real-time based on a frequency sensitivity value |
EP2788834A4 (en) * | 2011-12-09 | 2015-07-22 | Intel Corp | ADAPTIVE MANAGEMENT OF THE PERFORMANCE AND POWER OF A GRAPHIC SUBSYSTEM |
US9304570B2 (en) * | 2011-12-15 | 2016-04-05 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements |
CN104205087B (zh) * | 2012-02-04 | 2018-01-16 | 英派尔科技开发有限公司 | 芯片多处理器中的核心级动态电压和频率调节 |
US9170912B1 (en) * | 2012-04-09 | 2015-10-27 | Purdue Research Foundation | System and methods for power and energy modeling in computing devices using system call tracing |
US8943341B2 (en) * | 2012-04-10 | 2015-01-27 | International Business Machines Corporation | Minimizing power consumption for fixed-frequency processing unit operation |
US9250665B2 (en) | 2012-06-07 | 2016-02-02 | Apple Inc. | GPU with dynamic performance adjustment |
US9449359B2 (en) | 2012-09-13 | 2016-09-20 | Ati Technologies Ulc | Rendering settings in a multi-graphics processing unit system |
US20140089699A1 (en) | 2012-09-27 | 2014-03-27 | Advanced Micro Devices | Power management system and method for a processor |
KR101471303B1 (ko) * | 2013-10-02 | 2014-12-10 | 포항공과대학교 산학협력단 | 그래픽 처리 장치를 위한 전력 관리 장치 및 방법 |
CN103809719B (zh) * | 2012-11-09 | 2017-06-20 | 辉达公司 | 电路板及用于电路板的电源管理系统 |
KR20140088691A (ko) * | 2013-01-03 | 2014-07-11 | 삼성전자주식회사 | Dvfs 정책을 수행하는 시스템-온 칩 및 이의 동작 방법 |
US9310872B2 (en) * | 2013-02-01 | 2016-04-12 | Nvidia Corporation | Processor frequency mainly depending on a target frame rate while processing a graphics application |
US8766953B1 (en) * | 2013-06-27 | 2014-07-01 | Elwha Llc | Tactile display driven by surface acoustic waves |
CN105637556B (zh) * | 2013-10-14 | 2019-06-28 | 马维尔国际贸易有限公司 | 用于图形处理单元功率管理的系统和方法 |
US20150149800A1 (en) * | 2013-11-27 | 2015-05-28 | Alexander Gendler | Performing an operating frequency change using a dynamic clock control technique |
US9244747B2 (en) * | 2014-03-13 | 2016-01-26 | Qualcomm Incorporated | System and method for providing dynamic clock and voltage scaling (DCVS) aware interprocessor communication |
US20160116954A1 (en) | 2014-10-28 | 2016-04-28 | Linkedln Corporation | Dynamic adjustment of cpu operating frequency |
US9958921B2 (en) * | 2015-03-09 | 2018-05-01 | Advanced Micro Devices, Inc. | Power management to change power limits based on device skin temperature |
US10001856B2 (en) * | 2015-04-22 | 2018-06-19 | Mediatek Inc. | Dynamic enablement, disablement and adjustment of offset of a periodic timing control signal |
US9760160B2 (en) | 2015-05-27 | 2017-09-12 | Intel Corporation | Controlling performance states of processing engines of a processor |
US9904612B2 (en) * | 2015-07-08 | 2018-02-27 | Futurewei Technologies, Inc. | Dynamic voltage/frequency scaling for multi-processors using end user experience metrics |
CN104932659B (zh) * | 2015-07-15 | 2020-01-07 | 京东方科技集团股份有限公司 | 图像显示方法及显示系统 |
KR101666549B1 (ko) * | 2015-09-15 | 2016-10-17 | 인천대학교 산학협력단 | 컴퓨팅 디바이스의 중앙 프로세싱 유닛의 주파수를 동적으로 제어하는 방법 |
US10007292B2 (en) * | 2016-01-11 | 2018-06-26 | Qualcomm Incorporated | Energy aware dynamic adjustment algorithm |
US20180018118A1 (en) * | 2016-07-15 | 2018-01-18 | Qualcomm Incorporated | Power management in scenarios that handle asynchronous stimulus |
US20180137668A1 (en) * | 2016-11-12 | 2018-05-17 | Intel Corporation | Dynamically selecting optimum graphics frequency and graphics power gating configuration |
-
2017
- 2017-01-26 US US15/416,955 patent/US10649518B2/en active Active
- 2017-02-02 EP EP17154351.5A patent/EP3355163B1/en active Active
-
2018
- 2018-01-25 JP JP2019540544A patent/JP6817453B2/ja active Active
- 2018-01-25 KR KR1020197020619A patent/KR102210355B1/ko active IP Right Grant
- 2018-01-25 CN CN201880007637.XA patent/CN110199241B/zh active Active
- 2018-01-25 WO PCT/IB2018/050467 patent/WO2018138674A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011074059A1 (ja) * | 2009-12-14 | 2011-06-23 | 富士通株式会社 | 演算処理装置、情報処理装置及びその制御方法 |
JP2016511880A (ja) * | 2013-02-05 | 2016-04-21 | クアルコム,インコーポレイテッド | 保証された過渡期限とともに中央処理装置の電力を制御するためのシステムおよび方法 |
JP2016527609A (ja) * | 2013-06-21 | 2016-09-08 | アップル インコーポレイテッド | アクティブなプロセッサに基づく動的電圧及び周波数管理 |
Also Published As
Publication number | Publication date |
---|---|
JP6817453B2 (ja) | 2021-01-20 |
CN110199241B (zh) | 2021-10-15 |
US20180210530A1 (en) | 2018-07-26 |
EP3355163A1 (en) | 2018-08-01 |
WO2018138674A1 (en) | 2018-08-02 |
US10649518B2 (en) | 2020-05-12 |
KR102210355B1 (ko) | 2021-02-01 |
CN110199241A (zh) | 2019-09-03 |
EP3355163B1 (en) | 2019-09-11 |
KR20190109408A (ko) | 2019-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6817453B2 (ja) | 適応電力制御ループ | |
US20240029488A1 (en) | Power management based on frame slicing | |
CN110637271B (zh) | 用于对便携式计算设备中的沉浸式多媒体工作负载的智能调整的系统和方法 | |
JP5688462B2 (ja) | 処理ノードの動的パフォーマンス制御 | |
KR101471303B1 (ko) | 그래픽 처리 장치를 위한 전력 관리 장치 및 방법 | |
US10372494B2 (en) | Thread importance based processor core partitioning | |
JP5695766B2 (ja) | マルチコアシステムエネルギー消費最適化 | |
US11157328B2 (en) | Distributed processing QoS algorithm for system performance optimization under thermal constraints | |
US20120192200A1 (en) | Load Balancing in Heterogeneous Computing Environments | |
US20180120920A1 (en) | Thread Importance Based Processor Core Parking And Frequency Selection | |
US11650650B2 (en) | Modifying an operating state of a processing unit based on waiting statuses of blocks | |
US10025372B2 (en) | Techniques for managing system power using deferred graphics rendering | |
US10942850B2 (en) | Performance telemetry aided processing scheme | |
JP6297748B2 (ja) | プロデューサ/コンシューマワークロードシリアライゼーションの検出に基づいたプロセッサ状態制御 | |
JP2023503412A (ja) | 処理ユニットにおけるワークロードベースのクロック調整 | |
US20240004448A1 (en) | Platform efficiency tracker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200501 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200501 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200825 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6817453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |