JP2020204921A - データ記憶制御装置およびデータ記憶制御システム - Google Patents

Abstract

【課題】不揮発性メモリへのデータ書き込みが中断し、その後に出力電圧が復旧した場合における不揮発性メモリの起動時間を短縮可能にする。【解決手段】データ記憶制御装置１００は、第２メモリ１１０と、第２メモリに記憶されているデータをデータブロック単位で第１メモリ２００に書き込むメモリコントローラ１０３と、電源制御装置から電圧関連情報を受信する情報受信部１０４と、電圧条件が満たされるか否かを判定する条件判定部１０５とを備える。メモリコントローラは、書き込み処理を実行中に電圧条件が満たされると判定された場合に予め定められた記憶条件が満たされるか否かを判定し、記憶条件が満たされないと判定された場合に、残余データを前記第１メモリに書きこまず、且つ、有効性フラグを無効に設定する第１対応処理を実行し、記憶条件が満たされると判定された場合に、残余データを第１メモリに書き込む第２対応処理を実行する。【選択図】図２

Description

本開示は、不揮発性メモリにおけるデータ記憶制御に関する。

車両に搭載されているＥＣＵ（Electronic Control Unit）は、ＥＣＵにおける所定処理後のデータを不揮発性メモリに記憶することがある。例えば、車両に搭載されている撮像カメラにより得られた画像データや、ミリ波レーダやＬｉｄａｒ（Light Detection and Ranging）により得られた検知結果のデータを、自らに内蔵されているＲＡＭ（Random Access Memory）に一時的に記憶し、衝突発生等の所定条件が満たされた場合に、これらの情報を、内蔵ＲＡＭから読み出してフラッシュメモリに記憶させる場合がある。特許文献１には、不揮発性メモリへのデータを書き込み中にバッテリの電圧が所定の電圧よりも低くなったときは、データの書き込み完了予定時間が電力供給可能時間よりも長いか否かを判定し、長い場合にはデータの書き込みを途中で中断する技術が開示されている。

特開２００５−３２７２１０号公報

データ書き込みの中断後にバッテリの電圧が所定電圧以上に戻り不揮発性メモリおよびＣＰＵを含むシステムが再起動し、その後、不揮発性メモリからデータを読み出す際には、データの信頼性を確保するために、すべてのデータを対象としてＣＲＣ（Cyclic Redundancy Check）やパリティといったチェックサムを利用した正常性チェックを行うことが好ましい。しかし、このように、すべてのデータを対象とした正常性チェックを行うと、不揮発性メモリおよびＣＰＵを含むシステムの起動時間が長くなるという問題がある。

このような問題は、不揮発性メモリへのデータの書き込みに限らず、不揮発性メモリからのデータ消去においても共通する。例えば、或るデータブロックにおける一部のデータを消去しようとする場合には、該当部分を消去したデータブロック全体を上書きする処理が行われる。したがって、かかる書き込み処理が中断された場合には、上記と同様な問題が生じ得る。さらには、車両に搭載されているＥＣＵが不揮発性メモリにデータを書き込む場合に限らず、バッテリ駆動の任意の種類のデータ記憶制御装置が不揮発性メモリにデータを書き込む場合に、上記と同様な問題が生じ得る。また、バッテリに限らず、バッテリとコンデンサを組み合わせた電力供給装置の出力電圧が低下する場合にも、上記と同様な問題が生じ得る。このようなことから、電力供給装置の出力電圧の低下に起因して不揮発性メモリへのデータ書き込みが中断し、その後に出力電圧が復旧した場合における不揮発性メモリを含むシステムの起動時間を短縮可能な技術が望まれる。

本発明は、以下の形態として実現することが可能である。

本発明の一形態によれば、不揮発性の第１メモリ（２００）にデータの書き込みを行うデータ記憶制御装置（１００）が提供される。このデータ記憶制御装置は、前記第１メモリとは異なる第２メモリ（１１０）と、前記第２メモリに記憶されているデータを、予め定められた大きさのデータブロック単位で前記第１メモリに書き込む書き込み処理を実行するメモリコントローラ（１０３）と、電力供給装置（３１０）の出力電圧を利用して前記データ記憶制御装置に動作電圧を供給する電源制御装置（３００）から、前記電力供給装置の出力電圧に関連する電圧関連情報を受信する情報受信部（１０４）と、受信された前記電圧関連情報を用いて、前記出力電圧が、前記動作電圧の正常電圧範囲として予め定められた電圧範囲の下限電圧に対応する下限対応電圧（ＶＬ）よりも低下することが推定される予め定められた電圧条件が満たされるか否かを判定する条件判定部（１０５）と、を備える。前記第２メモリに記憶される前記データブロックには、前記第１メモリに記憶されているデータと共に該データの有効性を示す有効性フラグ（Ｆ１０）が含まれる。前記メモリコントローラは、前記書き込み処理を実行中に、前記電圧条件が満たされると判定された場合に、書き込み中の前記データブロックである書き込み中ブロックにおける未書き込みの残余データを、前記出力電圧が下限対応電圧よりも低下するまでの間に前記第１メモリに書き込み可能であることが推定される予め定められた記憶条件が満たされるか否かを判定し、前記記憶条件が満たされないと判定された場合に、前記残余データを前記第１メモリに書きこまず、且つ、前記書き込み中ブロックに対応する前記有効性フラグを無効に設定する第１対応処理を実行し、前記記憶条件が満たされると判定された場合に、前記書き込み中ブロックにおける未書き込みの残余データを前記第１メモリに書き込む第２対応処理を実行する。

上記形態のデータ記憶制御装置によれば、書き込み処理を実行中に、電圧条件が満たされると判定された場合に、さらに、記憶条件が満たされるか否かを判定し、記憶条件が満たされないと判定された場合に、残余データを第１メモリに書きこまず、且つ、書き込み中ブロックに対応する有効性フラグを無効に設定する第１対応処理を実行するので、残余データがすべて書き終える前にバッテリの出力電圧が予め定められた電圧範囲の下限電圧よりも低下して、破損したデータが第１メモリに記録されることを抑制できる。また、その後、バッテリの電圧が復旧した場合に、該当データブロックを有効性フラグにより簡単に特定でき、さらに、かかるデータブロックに対して正常性チェックを行わずに済むので、不揮発性メモリを含むシステムの起動時間を短縮できる。また、記憶条件が満たされると判定された場合に、書き込み中ブロックにおける未書き込みの残余データを第１メモリに書き込む第２対応処理を実行するので、残余データを正常に第１メモリに書き込むことができる。したがって、この場合も、バッテリの電圧が復旧した場合に、該当データブロックに対して正常性チェックを行わずに済み、不揮発性メモリを含むシステムの起動時間を短縮できる。このように、上記形態のデータ記憶制御装置によれば、電力供給装置の出力電圧の電圧低下に起因して不揮発性メモリへのデータ書き込みが中断し、その後に出力電圧が復旧した場合における不揮発性メモリを含むシステムの起動時間を短縮できる。

本発明は、データ記憶制御装置以外の種々の形態で実現することも可能である。例えば、データ記憶制御装置を複数備えるデータ記憶制御システム、データ消去制御装置、データ消去制御装置を複数備えるデータ消去制御システム、データ記憶制御方法、データ消去制御方法、これらの装置、システムおよび方法を実現するためのコンピュータプログラム、かかるコンピュータプログラムを記憶した記憶媒体等の形態で実現することができる。

本発明の一実施形態としてのデータ記憶制御装置の概略構成を示すブロック図である。 第１メモリにおけるデータ記憶のためのブロック構成を示す説明図である。 第１実施形態におけるデータ記憶制御処理の手順を示すフローチャートである。 第１対応処理の手順を示すフローチャートである。 第２対応処理の手順を示すフローチャートである。 第２実施形態における所定処理制御処理の手順を示すフローチャートである。 第２実施形態における電力供給装置の出力電圧の推移を示す説明図である。 第３実施形態におけるデータ記憶制御装置を含む車両システムの概略構成を示すブロック図である。 第４施形態における電源制御装置からデータ記憶装置に供給される供給電圧の推移を示す説明図である。 第５施形態における電力供給装置の出力電圧の推移を示す説明図である。 第６施形態における電力供給装置の出力電圧の推移を示す説明図である。 第７実施形態におけるデータ消去制御処理の手順を示すフローチャートである。 第８実施形態におけるデータ記憶制御システムの概略構成を示すブロック図である。

Ａ．実施形態：
Ａ１．装置構成：
図１に示す第１実施形態のデータ記憶制御装置１００は、第２メモリ１１０を内蔵し、撮像カメラ４００により得られる撮像画像データを、第２メモリ１１０に一時的に記憶させ、所定の条件が満たされた場合に、第２メモリ１１０内のデータを読み出して、データ記憶制御装置１００とは別体として構成されている第１メモリ２００に書き込んで記憶させる。本実施形態において、データ記憶制御装置１００、撮像カメラ４００および第１メモリ２００は、車両に搭載されている。そして、上述の「所定の条件」は、本実施形態においては、「車両において衝突が生じた」との条件である。撮像カメラ４００は、所定の撮像レートで撮像を行い、データ記憶制御装置１００は、撮像により得られるフレーム画像を第２メモリ１１０に順次記憶する。そして、衝突が発生した場合には、そのとき第２メモリ１１０に記憶されているフレーム画像が、第１メモリ２００へと書き込んで記憶されることとなる。

第１メモリ２００は、不揮発性メモリにより構成されている。具体的には、本実施形態では、ＦＬＡＳＨメモリにより構成されている。なお、ＦＬＡＳＨメモリに限らず、任意の種類の不揮発性メモリにより構成されてもよい。

データ記憶制御装置１００には、車両に搭載されている電力供給装置３１０から電源制御装置３００を介して電力が供給される。電力供給装置３１０は、バッテリ３１１を備える。バッテリ３１１は、直流１２Ｖの電力を出力する。電源制御装置３００は、かかる１２Ｖを入力すると、例えば３．３Ｖなど、データ記憶制御装置１００の動作電圧に降圧し、電力線３５１を介してデータ記憶制御装置１００に供給する。電源制御装置３００は、パワー半導体を含むＩＣ（Integrated Circuit）により構成されており、電力供給装置３１０の出力電圧を降圧すると共に、かかる出力電圧を監視し、後述するように、かかる出力電圧の値を、信号線３５２を介してデータ記憶制御装置１００に通知する。

電力供給装置３１０は、バッテリ３１１に加えて、コンデンサ３１２を備える。コンデンサ３１２は、バッテリ３１１の出力電力を蓄えることができ、バッテリ３１１の電圧が低下した場合には、バッテリ３１１に代わって電源制御装置３００を介してデータ記憶制御装置１００に電力を供給する。なお、電源制御装置３００およびバッテリ３１１には、イグニッションキー３３０が接続されており、イグニッションキー３３０がオフした場合には、バッテリ３１１からの電力供給は停止され、所定期間だけコンデンサ３１２からデータ記憶制御装置１００へと電力が供給される。

データ記憶制御装置１００は、上述の第２メモリ１１０に加えて、ビデオインターフェイス部１０１と、認識処理部１０２と、メモリコントローラ１０３と、情報受信部１０４と、条件判定部１０５とを備える。データ記憶制御装置１００は、本実施形態では、マイクロプロセッサにより構成されている。認識処理部１０２、メモリコントローラ１０３、情報受信部１０４、および条件判定部１０５は、図示しないＲＯＭ（Read Only Memory）に記憶されている制御プログラムをマイクロプロセッサが実行することにより実現される機能部である。

第２メモリ１１０は、内蔵ＲＡＭ（Random Access Memory）であり、撮像カメラ４００により得られるフレーム画像を所定数だけ記憶可能な記憶容量を有する。所定数を超えたフレーム画像が撮像カメラ４００から入力されると、ＦＩＦＯに従ってより古いから順に、フレーム画像データが上書きされる。

ビデオインターフェイス部１０１は、撮像カメラ４００と電気的に接続するためのインターフェイスを有する。認識処理部１０２は、物体を認識する処理（以下、単に「認識処理」とも呼ぶ）を実行する。認識処理部１０２は、撮像カメラ４００により取得された撮像画像に加えて、車両に搭載されているミリ波レーダおよびＬｉｄａｒ（Light Detection and Ranging）による検出結果を利用して、車両の周囲に存在する物体の大きさ、種類、速度を認識する。車両内のＣＡＮ（Controller Area Network）５００には、データ記憶制御装置１００に加えて、制御装置群６００が接続されている。制御装置群６００には、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２が含まれている。ミリ波レーダ制御装置６０１は、ミリ波レーダを制御し、また、ミリ波レーダによる検知結果を、ＣＡＮ５００を介してデータ記憶制御装置１００に送信する。Ｌｉｄａｒ制御装置６０２は、Ｌｉｄａｒを制御し、また、Ｌｉｄａｒによる検知結果を、ＣＡＮ５００を介してデータ記憶制御装置１００に送信する。本実施形態において、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２は、それぞれ独立したＥＣＵ（Electronic Control Unit）により構成されている。

メモリコントローラ１０３は、第１メモリ２００へのデータの書き込みおよび第１メモリ２００からのデータの読み出しを制御する。メモリコントローラ１０３は、第２メモリ１１０に記憶されているデータを第１メモリ２００に書き込む際に、所定のデータブロック単位で第１メモリ２００に書き込む。具体的には、メモリコントローラ１０３は、図２に示すデータブロックＢＫ単位で、第１メモリ２００にデータを書き込む。

データブロックＢＫには、所定数のフレーム画像データと、所定範囲のデータの有効性を示すフラグが含まれている。具体的には、データブロックＢＫには、ブロック有効性フラグＦ１０、第１フレーム画像有効性フラグＦ２０、第１フレーム画像データＦＤ１、第２フレーム画像有効性フラグＦ３０、第２フレーム画像データＦＤ２、・・・、第ｎフレーム画像データＦＤｎが含まれている。ブロック有効性フラグＦ１０は、ブロック有効フラグＦ１１とブロック無効フラグＦ１２とからなる。ブロック有効フラグＦ１１とは、データブロックＢＫ全体として有効であることを示すフラグである。ブロック無効フラグＦ１２とは、データブロックＢＫ全体として無効であることを示すフラグである。これら２つのフラグＦ１１、Ｆ１２は、いずれか一方が選択的にオンに設定される。第１フレーム画像有効性フラグＦ２０は、第１フレーム画像有効フラグＦ２１と第１フレーム画像無効フラグＦ２２とからなる。第１フレーム画像有効フラグＦ２１は、第１フレーム画像データＦＤ１が有効であることを示すフラグである。第１フレーム画像無効フラグＦ２２は、第１フレーム画像データＦＤ１が無効であることを示すフラグである。これら２つのフラグＦ２１、Ｆ２２は、いずれか一方が選択的にオンに設定される。第１フレーム画像データＦＤ１、第２フレーム画像データＦＤ２、・・・第ｎフレーム画像データＦＤｎは、撮像カメラ４００により得られたフレーム画像データである。第２フレーム画像有効性フラグＦ３０は、第２フレーム画像有効フラグＦ３１と第２フレーム画像無効フラグＦ３２とからなる。第２フレーム画像有効フラグＦ３１は、第２フレーム画像データＦＤ２が有効であることを示すフラグである。第２フレーム画像無効フラグＦ３２は、第２フレーム画像データＦＤ２が無効であることを示すフラグである。これら２つのフラグＦ３１、Ｆ３２は、いずれか一方が選択的にオンに設定される。

図１に示す情報受信部１０４は、電源制御装置３００から信号線３５２を介して通知される電圧関連情報を受信する。電圧関連情報とは、電力供給装置３１０の出力電圧に関連する値を意味する。本実施形態において、電圧関連情報は、電力供給装置３１０の出力電圧値である。条件判定部１０５は、情報受信部１０４により受信された電圧関連情報を用いて、電力供給装置３１０の出力電圧がデータ記憶制御装置１００の動作電圧の正常電圧範囲として予め定められた電圧範囲の下限電圧に対応する下限対応電圧よりも低下することが推定される予め定められた電圧条件（以下、単に「電圧条件」と呼ぶ）が満たされるか否かを判定する。かかる電圧条件の詳細については、後述する。

上記構成を有するデータ記憶制御装置１００では、上述のように車両において衝突が発生すると、第２メモリ１１０に記憶されているフレーム画像がデータブロックＢＫ単位で第１メモリ２００に書き込まれる。しかし、例えば、衝突発生時においてバッテリ３１１の残存容量が下限容量よりも低下した場合や、衝突に起因してバッテリ３１１において電力ケーブルの接続コネクタが外れた場合などには、バッテリ３１１からの給電が止まる。この場合、バッテリ３１１に代わってコンデンサ３１２から給電が行われるが、時間が経つにつれてコンデンサ３１２の放電が進み、電源制御装置３００への入力電圧は次第に低下する。このような状況において、第１メモリ２００へのデータ書き込みが行われると、データブロックＢＫの途中までしか書き込みが完了できず、破損したデータが第１メモリ２００に記憶されるおそれがある。この場合、データ記憶制御装置１００への給電が復旧した場合に、第１メモリ２００内のすべてのデータの正常性を確認することが求められる。しかし、本実施形態のデータ記憶制御装置１００では、後述のデータ記憶制御処理が実行されることにより、このような正常性を確認することを省略できる。

Ａ２．データ記憶制御処理：
図３に示すデータ記憶制御処理は、データ記憶制御装置１００における給電開始と共に実行される。条件判定部１０５は、情報受信部１０４により受信された電圧関連情報を用いて電圧条件が満たされるか否かを判定する（ステップＳ１０５）。上述のように、「電圧条件」とは、「電力供給装置３１０の出力電圧が、下限対応電圧よりも低下することが推定される予め定められた条件」である。具体的には、本実施形態では、「情報受信部１０４により受信された電圧関連情報が示す電力供給装置３１０の出力電圧が、第１閾値電圧Ｖｔｈ１よりも低い」との条件である。本実施形態において、データ記憶制御装置１００の動作電圧の正常電圧範囲の下限値は、１．０Ｖである。電源制御装置３００を介してデータ記憶制御装置１００に供給される電圧が１．０Ｖよりも低くなると、もはやデータ記憶制御装置１００は動作できない。このときの電力供給装置３１０からの出力電圧は、およそ８．０Ｖである。そして、上述の第１閾値電圧Ｖｔｈ１は、データ記憶制御装置１００の動作電圧の正常電圧範囲内の予め定められた閾値電圧であって、正常電圧範囲の下限値である１．０Ｖに対応する電圧（以下、「下限対応電圧」と呼ぶ）である８．０Ｖよりも高い電圧値として設定されている。具体的には、本実施形態においては、第１閾値電圧Ｖｔｈ１は、１０Ｖに設定されている。

電圧条件が満たされないと判定された場合（ステップＳ１０５：ＮＯ）、ステップＳ１０５が再度実行される。つまり、メモリコントローラ１０３は、電圧条件が満たされるまで待機する。そして、電圧条件が満たされると判定された場合（ステップＳ１０５：ＹＥＳ）、すなわち、電力供給装置３１０の出力電圧が１０Ｖよりも低いと判定された場合、メモリコントローラ１０３は、予め定められた記憶条件が満たされるか否かを判定する（ステップＳ１１０）。「記憶条件」は、第１メモリ２００に書き込み途中のデータブロック（以下、「書き込み中ブロック」と呼ぶ）における未書き込みのデータである残余データを、電力供給装置３１０の出力電圧が下限対応電圧（８．０Ｖ）よりも低下するまでの間に、第１メモリ２００に書き込み可能であることが推定される条件である。具体的には、本実施形態においては、残余データのデータ量が予め定められた閾値データ量以下であるとの条件である。電力供給装置３１０の出力電圧が第１閾値電圧である１０Ｖから８．０Ｖまで低下するまでの間に、第１メモリ２００に書き込み可能なデータ量の上限値を予め実験等により特定し、かかるデータ量を、上述の閾値データ量として設定してもよい。

記憶条件が満たされないと判定された場合（ステップＳ１１０：ＮＯ）、すなわち、残余データのデータ量が閾値データ量よりも大きいと判定された場合、メモリコントローラ１０３は、第１対応処理を実行する（ステップＳ１１５）。図４に示すように、第１対応処理において、メモリコントローラ１０３は、書き込み中ブロックにおける残余データを、第１メモリ２００に書き込まない（ステップＳ２０５）。メモリコントローラ１０３は、書き込み中ブロックに対応する有効性フラグを無効に設定する（ステップＳ２１０）。例えば、図２に示すデータブロックＢＫが書き込み中ブロックである場合に、残余データが閾値データ量よりも大きいと判定された場合、ブロック無効フラグＦ１２がオンに設定される。ステップＳ２１０の実行後ステップＳ１１５が終了する。

図３に示すように、記憶条件が満たされると判定された場合（ステップＳ１１０：ＹＥＳ）、すなわち、残余データのデータ量が閾値データ量以下と判定された場合、メモリコントローラ１０３は、第２対応処理を実行する（ステップＳ１２０）。図５に示すように、第２対応処理において、メモリコントローラ１０３は、書き込み中ブロックにおける残余データを第１メモリ２００に書き込む（ステップＳ３０５）。したがって、この場合、ブロック有効フラグＦ１１がオンに設定される。ステップＳ３０５の実行後ステップＳ１２０が終了する。図３に示すように、ステップＳ１１５またはＳ１２０の実行後、処理はステップＳ１０５に戻る。

以上説明した第１実施形態のデータ記憶制御装置１００によれば、書き込み処理を実行中に、電圧条件が満たされると判定された場合に、さらに、記憶条件が満たされるか否かを判定し、記憶条件が満たされないと判定された場合に、残余データを第１メモリ２００に書きこまず、且つ、書き込み中ブロック（データブロックＢＫ）に対応する有効性フラグＦ１０を無効に設定する第１対応処理を実行するので、残余データがすべて書き終える前に電力供給装置３１０の出力電圧が下限対応電圧（８．０Ｖ）よりも低下して、破損したデータが第１メモリ２００に記録されることを抑制できる。このため、その後、電力供給装置３１０の出力電圧が復旧した場合に、該当データブロックＢＫに対して正常性チェックを行わずに済み、第１メモリ２００を含むシステムの起動時間を短縮できる。「第１メモリ２００を含むシステム」とは、例えば、第１メモリ２００とデータ記憶制御装置１００とからなるシステムを意味する。また、記憶条件が満たされると判定された場合に、書き込み中ブロック（データブロックＢＫ）における未書き込みの残余データを第１メモリ２００に書き込む第２対応処理を実行するので、残余データを正常に第１メモリ２００に書き込むことができる。したがって、この場合も、電力供給装置３１０の出力電圧が復旧した場合に、該当データブロックＢＫに対して正常性チェックを行わずに済み、第１メモリ２００の起動時間を短縮できる。このように、第１形態のデータ記憶制御装置１００によれば、電力供給装置３１０の出力電圧の電圧低下に起因して第１メモリ２００へのデータ書き込みが中断し、その後に出力電圧が復旧した場合における第１メモリ２００を含むシステムの起動時間を短縮できる。

また、記憶条件は、残余データのデータ量が予め定められた閾値データ量以下であるとの条件を含むので、データ記憶制御装置１００の動作電圧が下限電圧（１．０Ｖ）よりも低下するまでの間に第１メモリ２００に書き込み可能であることをより正確に推定される条件を、記憶条件として用いることができる。このため、第１対応処理と第２対応処理とのうち、より適切な処理を選択して実行できる。

また、電圧条件は、情報受信部１０４により受信される電圧関連情報に基づき特定される電力供給装置３１０の出力電圧が、下限対応電圧（８．０Ｖ）よりも高い第１閾値電圧（１０Ｖ）よりも低くなった、との条件を含むので、電力供給装置３１０の出力電圧が、下限対応電圧（８．０Ｖ）よりも低下することを精度良く推定される条件を、電圧条件として用いることができる。

Ｂ．第２実施形態：
第２実施形態のデータ記憶制御装置１００は、第１実施形態のデータ記憶制御装置１００と同じであるので、同一の構成要素には同一の符号を付し、その詳細な説明を省略する。第２実施形態のデータ記憶制御装置１００では、第１実施形態と同じ手順によりデータ記憶制御処理が実行される。第２実施形態のデータ記憶制御装置１００は、認識処理部１０２により図６に示す所定処理制御処理を実行する点において、第１実施形態のデータ記憶制御装置１００と異なる。

図６に示す所定処理制御処理は、データ記憶制御装置１００において実行される予め定められた処理（以下、「第１所定処理」と呼ぶ）の継続および停止を制御するための処理である。本実施形態において、第１所定処理は、認識処理部１０２により実行される「認識処理」が該当する。所定処理制御処理は、データ記憶制御装置１００における給電開始と共に実行される。なお、認識処理部１０２は、本開示における第１所定処理制御部に対応する。

認識処理部１０２は、情報受信部１０４により情報受信部１０４により受信された電圧関連情報が示す電力供給装置３１０の出力電圧が、第２閾値電圧以下であるか否かを判定する（ステップＳ４０５）。第２閾値電圧は、データ記憶制御装置１００の動作電圧の正常電圧範囲内の予め定められた閾値電圧であって、正常電圧範囲の下限値である１．０Ｖに対応する下限対応電圧８．０Ｖよりも高い電圧値として設定されている。本実施形態において、第２閾値電圧は、上述の第１閾値電圧よりも大きな値である。例えば、第２閾値電圧として、１０．５Ｖを設定してもよい。なお、１０．５Ｖに限らず、下限対応電圧８．０Ｖよりも大きな任意の電圧値に設定してもよい。

電力供給装置３１０の出力電圧が第２閾値電圧以下であると判定された場合（ステップＳ４０５：ＹＥＳ）、認識処理部１０２は、第１所定処理、すなわち、認識処理を停止する（ステップＳ４１０）。これに対して、電力供給装置３１０の出力電圧が第２閾値電圧以下でないと判定された場合（ステップＳ４０５：ＮＯ）、認識処理部１０２は、第１所定処理、すなわち、認識処理を維持する（ステップＳ４１５）。ステップＳ４１０またはＳ４１５の実行後、処理はステップＳ４０５に戻る。

図７において、横軸は時間を、縦軸は電力供給装置３１０の出力電圧を、それぞれ示す。図７では、第２実施形態における電力供給装置３１０の出力電圧の推移を実線で示し、所定処理制御処理を実行しない構成、すなわち比較例における電力供給装置３１０の出力電圧の推移を破線で示している。第２実施形態では、時刻Ｔ１において、出力電圧が第２閾値電圧Ｖｔｈ２まで低下すると、上述のステップＳ４１０が実行されて認識処理が停止される。これにより、データ記憶制御装置１００における消費電力が低下し、バッテリ３１１およびコンデンサ３１２の放電量が低下する。このため、実線に示すように、電力供給装置３１０の出力電圧が下限対応電圧ＶＬに達する時刻Ｔ３は、比較例において電力供給装置３１０の出力電圧が下限対応電圧ＶＬに達する時刻Ｔ２に比べて遅い。つまり、第２実施形態によれば、電力供給装置３１０の出力電圧が第２閾値電圧以下になってから下限対応電圧ＶＬよりも低くなるまでの時間を延ばすことができる。

以上説明した第２実施形態のデータ記憶制御装置１００は、第１実施形態のデータ記憶制御装置１００と同様な効果を有する。加えて、電力供給装置３１０の出力電圧が第２閾値電圧よりも低くなった場合に、実行中の第１所定処理、すなわち認識処理を停止するので、第１所定処理のための消費電力を抑えることができ、電力供給装置３１０の出力電圧が下限対応電圧（８．０Ｖ）よりも低くなるまでの時間を延ばすことができる。このため、第２対応処理が行われる可能性を向上させ、残余データが第１メモリ２００に書き込まれる可能性を高めることができる。

Ｃ．第３実施形態：
図８に示す第３実施形態のデータ記憶制御装置１００は、第１実施形態のデータ記憶制御装置１００と同じであるので、同一の構成要素には同一の符号を付し、その詳細な説明を省略する。第３実施形態のデータ記憶制御装置１００が搭載されている車両９００には、図１に示す第１メモリ２００、撮像カメラ４００、ＣＡＮ５００、制御装置群６００、電源制御装置３００、電力供給装置３１０、イグニッションキー３３０、電力線３５１、信号線３５２に加えて、アイドルストップ制御装置６０３、エンジン７００、発電機７１０を備える。なお、図８では、制御装置群６００、イグニッションキー３３０、電力線３５１および信号線３５２は、図示の便宜上省略されている。

アイドルストップ制御装置６０３は、アイドルストップ制御（「スタートアンドストップ制御」とも呼ぶ）を実行する。具体的には、所定条件が満たされた場合に、エンジン７００を停止させ、その後、所定条件が満たされた場合に、エンジン７００を再起動させる。アイドルストップ制御装置６０３は、制御装置群６００の一部を構成し、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２と同様に、ＥＣＵにより構成されている。

発電機７１０は、エンジン７００によって駆動されて発電を行い、生じた電力をバッテリ３１１に充電させる。アイドルストップ制御によってエンジン７００が停止中には、発電機７１０は発電を行わないため、バッテリ３１１の充電は行われない。このため、バッテリ３１１の残存容量は低下する一方である。

本実施形態のデータ記憶制御装置１００には、第１閾値電圧として、２種類の値が設定されている。具体的には、図８に示すように、アイドルストップ制御実行中である場合の第１閾値電圧として電圧Ｖ１が設定されており、アイドルストップ制御実行中でない場合の第１閾値電圧として、電圧Ｖ２が設定されている。本実施形態において、電圧Ｖ１は、電圧Ｖ２よりも大きい。

上述のように、第１閾値電圧は、電圧条件、すなわち「情報受信部１０４により受信された電圧関連情報が示す電力供給装置３１０の出力電圧が、第１閾値電圧よりも低い」との条件に用いられる電圧である。そして、かかる第１閾値電圧が大きいほど、電圧条件が満たされる可能性が高くなる。他方、第１閾値電圧が小さいほど、電圧条件が満たされる可能性は低くなる。アイドルストップ制御実行中である場合の第１閾値電圧である電圧Ｖ１は、アイドルストップ制御実行中でない場合の第１閾値電圧である電圧Ｖ２よりも大きい。このため、アイドルストップ制御実行中である場合には、アイドルストップ制御実行中でない場合に比べて電圧条件が満たされる可能性が高くなる。このため、アイドルストップ制御実行中であるか否かに関わらずに第１閾値電圧として単一の電圧が設定されている構成に比べて、より早いタイミングで記憶条件が満たされるか否かの判定（ステップＳ１１０）を実行できる。

以上説明した第３実施形態のデータ記憶制御装置１００は、第１実施形態のデータ記憶制御装置１００と同様な効果を有する。加えて、第１閾値電圧として、アイドルストップ制御が実行中の場合には、アイドルストップ制御が実行中でない場合に比べて、より高い電圧Ｖ１が第１閾値電圧Ｖｔｈ１として設定されているので、より早いタイミングにおいて、記憶条件が満たされるか否かを判定できる。一般に、アイドルストップ制御が実行中の場合、エンジン７００が駆動していないために発電機７１０による発電が行われない。このため、バッテリ３１１の出力電圧の低下速度は、アイドルストップ制御が実行中ではない場合に比べて速い。しかし、第３形態のデータ記憶制御装置１００によれば、より早いタイミングにおいて、記憶条件が満たされるか否かを判定するので、第２対応処理が実行される可能性を高めることができ、書き込み中ブロックをすべて正常に第１メモリ２００に書き込める可能性を高めることができる。

Ｄ．第４実施形態：
第４実施形態のデータ記憶制御装置１００は、第１実施形態のデータ記憶制御装置１００と同じであるので、同一の構成要素には同一の符号を付し、その詳細な説明を省略する。また、第４実施形態のデータ記憶制御装置１００が搭載される車両には、図８に示す第３実施形態の車両と同様に、アイドルストップ制御装置６０３、エンジン７００、発電機７１０等が搭載されている。第４実施形態のデータ記憶制御装置１００は、データ記憶制御処理の詳細手順において第１実施形態のデータ記憶制御装置１００と異なる。

具体的には、第４実施形態のデータ記憶制御処理は、ステップＳ１１０、すなわち、記憶条件が満たされるか否かの判定方法が、第１および第３実施形態のデータ記憶制御装置１００と異なり、その他の手順は、第１および第３実施形態のデータ記憶制御処理と同じである。第１実施形態において、記憶条件は、「残余データのデータ量が予め定められた閾値データ量以下である」との条件であったが、第４実施形態では、「アイドルストップ制御が実行中でない」との条件である。

ステップＳ１１０において、メモリコントローラ１０３は、アイドルストップ制御が実行中であるか否かを判定し、アイドルストップ制御が実行であると判定した場合に、記憶条件が満たされないと判定する（ステップＳ１１０：ＮＯ）。これに対して、アイドルストップ制御が実行中ではないと判定した場合に、記憶条件が満たされると判定する（ステップＳ１１０：ＹＥＳ）。

アイドルストップ制御を実行中であると判定された場合、すなわち、記憶条件が満たされないと判定された場合、上述のステップＳ１１５が実行される。したがって、この場合、残余データは第１メモリ２００に書き込まれず、書き込み中ブロックに対応する有効性フラグが無効に設定される。

アイドルストップ制御が実行中の場合、エンジン７００が駆動していないために発電機７１０による発電が行われず、バッテリ３１１の出力電圧の低下速度は速い。図９では、アイドルストップ制御を実行中である場合の電力供給装置３１０の出力電圧の推移を実線で示し、アイドルストップ制御を実行中でない場合の電力供給装置３１０の出力電圧の推移を破線で示している。時刻Ｔ１１よりも少し前においてバッテリ３１１の出力電圧がゼロとなり、コンデンサ３１２から給電が開始され、時刻Ｔ１１において出力電圧は第１閾値電圧Ｖｔｈ１よりも低くなり電圧条件が満たされている。アイドルストップ制御が実行中である場合、図９の実線で示すように、出力電圧は急速に低減し、時刻Ｔ１２には、下限対応電圧ＶＬまで低下する。このため、電力供給装置３１０の出力電力が下限対応電圧よりも低くなる前に、残余データの第１メモリ２００への書き込みが完了しないおそれがある。しかし、第４実施形態のデータ記憶制御装置１００では、上述のように、かかる場合には、残余データは第１メモリ２００に書き込まれず、書き込み中ブロックに対応する有効性フラグが無効に設定されるので、破損したデータが第１メモリ２００に書き込まれることを抑制できると共に、電力が復旧した後に、少なくとも該当データブロックのすべてを対象として正常性チェックを行わずに済む。

これに対してアイドルストップ制御を実行中でないと判定された場合、すなわち、記憶条件が満たされると判定された場合、上述のステップＳ１２０が実行される。したがって、この場合、残余データは、第１メモリ２００に書き込まれることになる。アイドルストップ制御を実行中でない場合には、エンジン７００が駆動しているために発電機７１０による発電が行われ、バッテリ３１１の出力電圧の低下速度は遅い。図９において破線で示すように、電力供給装置３１０の出力電圧が第１閾値電圧Ｖｔｈ１まで低下する時刻Ｔ１１から、下限対応電圧ＶＬまで低下する時刻Ｔ１３までの時間は、時刻Ｔ１１から時刻Ｔ１２までの時間よりも長い。したがって、この場合、残余データが第１メモリ２００に書き込まれる可能性が高いため、残余データを第１メモリ２００に書き込むことにより、該当データブロックをすべて第１メモリ２００に書き込むことができる。

以上説明した第４実施形態のデータ記憶制御装置１００は、第１および第３実施形態のデータ記憶制御装置１００と同様な効果を有する。加えて、アイドルストップ制御が実行中の場合には、第１対応処理を実行するので、アイドルストップ制御が実行されているために電力供給装置３１０の出力電圧の低下速度が速い場合であっても、残余データの第１メモリ２００への書き込みを完了できずに破損したデータが第１メモリ２００に記録されることを抑制できる。他方、アイドルストップ制御が実行中では無い場合には、第２対応処理を実行するので、残余データを第１メモリ２００に書き込むことができる。また、記憶条件は、「アイドルストップ制御が実行中ではない」との条件を含むので、記憶条件が満たされたか否かを簡易に判断できる。

Ｅ．第５実施形態：
第５実施形態のデータ記憶制御装置１００は、第１実施形態のデータ記憶制御装置１００と同じであるので、同一の構成要素には同一の符号を付し、その詳細な説明を省略する。第５実施形態のデータ記憶制御装置１００は、データ記憶制御処理の詳細手順において第１実施形態のデータ記憶制御装置１００と異なる。

具体的には、第５実施形態のデータ記憶制御処理は、ステップＳ１１０、すなわち、記憶条件が満たされるか否かの判定方法が、第１実施形態のデータ記憶制御装置１００と異なり、その他の手順は、第１実施形態のデータ記憶制御処理と同じである。第１実施形態において、記憶条件は、「残余データのデータ量が予め定められた閾値データ量以下である」との条件であったが、第５実施形態では、「出力電圧が第３閾値電圧以下になる前に対象となるデータブロックの書き込みが完了した」との条件である。第３閾値電圧は、下限対応電圧ＶＬよりも高く、且つ、第１閾値電圧Ｖｔｈ１よりも低い電圧である。

ステップＳ１１０において、メモリコントローラ１０３は、出力電圧が第３閾値電圧以下になる前に対象となるデータブロックの書き込みが完了したか否かを判定し、書き込みが完了していないと判定した場合に、記憶条件が満たされないと判定する（ステップＳ１１０：ＮＯ）。これに対して、書き込みが完了したと判定した場合に、記憶条件が満たされると判定する（ステップＳ１１０：ＹＥＳ）。

出力電圧が第３閾値電圧以下になる前に対象となるデータブロックの書き込みが完了していないと判定された場合、すなわち、記憶条件が満たされないと判定された場合、上述のステップＳ１１５が実行される。したがって、この場合、残余データは第１メモリ２００に書き込まれず、書き込み中ブロックに対応する有効性フラグが無効に設定される。

図１０に示すように、電力供給装置３１０の出力電圧が第１閾値電圧Ｖｔｈ１まで低下した時刻Ｔ２１から、第３閾値電圧Ｖｔｈ３まで低下する時刻Ｔ２２までの時間内にデータ書き込みが完了していない場合、出力電圧が下限対応電圧よりも低くなる前に、残余データの第１メモリ２００への書き込みが完了しないおそれがある。換言すると、実験等により、残余データの第１メモリ２００への書き込みが完了しないおそれの生じる時刻Ｔ２２が特定され、更に、その時刻Ｔ２２における電力供給装置３１０の出力電圧が特定され、かかる出力電圧が第３閾値電圧Ｖｔｈ３として特定されて設定される。

これに対して出力電圧が第３閾値電圧以下になる前に対象となるデータブロックの書き込みが完了していると判定された場合、すなわち、記憶条件が満たされると判定された場合、上述のステップＳ１２０が実行される。したがって、この場合、残余データは、第１メモリ２００に書き込まれることになる。なお、この場合、図１０における時刻Ｔ２２までに残余データの書き込みは完了しており、改めてステップＳ１２０が実行されなくてもよい。

以上説明した第５実施形態のデータ記憶制御装置１００は、第１実施形態のデータ記憶制御装置１００と同様な効果を有する。加えて、記憶条件は、電力供給装置３１０の出力電圧が下限対応電圧ＶＬよりも高い第３閾値電圧Ｖｔｈ３以下となる前に書き込み処理が終了しているとの条件を含むので、記憶条件が満たされたか否かを簡易に判断できる。

Ｆ．第６実施形態：
第６実施形態のデータ記憶制御装置１００は、第１実施形態のデータ記憶制御装置１００と同じであるので、同一の構成要素には同一の符号を付し、その詳細な説明を省略する。第６実施形態のデータ記憶制御装置１００は、データ記憶制御処理の詳細手順において第１実施形態のデータ記憶制御装置１００と異なる。

具体的には、第６実施形態のデータ記憶制御処理は、ステップＳ１１０、すなわち、記憶条件が満たされるか否かの判定方法が、第１実施形態のデータ記憶制御装置１００と異なり、その他の手順は、第１実施形態のデータ記憶制御処理と同じである。第１実施形態において、記憶条件は、「残余データのデータ量が予め定められた閾値データ量以下である」との条件であったが、第６実施形態では、「第１閾値電圧Ｖｔｈ１よりも低くなった後の２つの時刻における出力電圧と、かかる２つの時刻における残余データのデータ量とを利用して、出力電圧が下限対応電圧ＶＬまで低下するまでの間にデータ書き込みが完了可能であるか否かを判定し、その結果、データ書き込み完了であると判定された」との条件である。

ステップＳ１１０において、メモリコントローラ１０３は、出力電圧が第１閾値電圧Ｖｔｈ１以下の予め定められた２つの規定値である電圧Ｖａ、Ｖｂとなる時刻を特定する。図１１では、出力電圧が電圧Ｖａとなる時刻Ｔ３１と、出力電圧が電圧Ｖｂとなる時刻Ｔ３２とが特定される。また、メモリコントローラ１０３は、特定された２つの時刻Ｔ３１、Ｔ３２における残余データのデータ量を特定する。そして、この２つの時刻Ｔ３１、Ｔ３２における出力電圧と残余データ量を利用して、出力電圧が時刻Ｔ３２の電圧から下限対応電圧ＶＬまで低下する時刻Ｔ３３までの残余時間に時刻Ｔ３２で特定された残余データをすべて書き込み可能であるか否かを判定する。例えば、出力電圧の推移が線形であるものと仮定して、２つの時刻Ｔ３１、Ｔ３２における出力電圧から、出力電圧が下限対応電圧ＶＬまで低下する時刻を特定する。同様に、残余データのデータ量の推移が線形であるものと仮定して、２つの時刻Ｔ３１、Ｔ３２における残余データのデータ量から、残余データがゼロになる時刻を特定する。そして、残余データがゼロになる時刻が、出力電圧が下限対応電圧ＶＬまで低下する時刻以前であれば、残余時間内に残余データを書き込み完了可能であると判定し、記憶条件が満たされると判定する。この場合、上述のステップＳ１２０が実行される。

これに対して、残余データがゼロになる時刻が、出力電圧が下限対応電圧ＶＬまで低下する時刻よりも後であれば、残余時間内に残余データを書き込み完了可能ででないと判定し、記憶条件が満たされないと判定する。この場合、上述のステップＳ１１５が実行される。

以上説明した第６実施形態のデータ記憶制御装置１００は、第１実施形態のデータ記憶制御装置１００と同様な効果を有する。加えて、記憶条件は、残余時間内に残余データの書き込みが完了可能であるとの条件を含むので、記憶条件が満たされるか否かを精度良く判定できる。

Ｇ．第７実施形態：
第７実施形態のデータ記憶制御装置１００は、第１実施形態のデータ記憶制御装置１００と同じであるので、同一の構成要素には同一の符号を付し、その詳細な説明を省略する。第７実施形態のデータ記憶制御装置１００では、第１実施形態と同じ手順によりデータ記憶制御処理が実行される。第７実施形態のデータ記憶制御装置１００は、メモリコントローラ１０３により図１２に示すデータ消去制御処理が実行される点において、第１実施形態のデータ記憶制御装置１００と異なる。

図１２に示すデータ消去制御処理は、第１メモリ２００からデータ消去が開始されると実行される。データ消去処理とは、第１メモリ２００からのデータ消去の途中で電力供給装置３１０の出力が低下して第１閾値電圧Ｖｔｈ１よりも低くなった場合に、データ消去において実行されるデータ書き込みを、第１実施形態のデータ書き込み制御処理と同様にして制御するための処理である。「データ消去において実行されるデータ書き込み」とは、例えば、データブロックの一部のデータのみを消去する場合、かかる部分を消去した新たなデータブロックを、既存のデータブロックに上書きすることとなり、かかる上書き時のデータ書き込みを意味する。

メモリコントローラ１０３は、第１メモリ２００からデータ消去中に電圧条件が満たされるか否かを判定する（ステップＳ５０５）。電圧条件とは、上述した第１実施形態のデータ記憶制御処理における電圧条件と同じである。

第１メモリ２００からデータ消去中に電圧条件が満たされないと判定された場合（ステップＳ５０５：ＮＯ）、メモリコントローラ１０３は、ステップＳ５０５を再度実行する。つまり、メモリコントローラ１０３は、電圧条件が満たされるまで待機する。これに対して、第１メモリ２００からデータ消去中に電圧条件が満たされると判定された場合（ステップＳ５０５：ＹＥＳ）、メモリコントローラ１０３は、データ消去を中断する（ステップＳ５１０）。メモリコントローラ１０３は、消去中データブロックについて、有効性フラグを無効に設定する（ステップＳ５１５）。例えば、図２に示すデータブロックＢＫを消去中に電圧条件が満たされた場合、データ消去が中断され、ブロック無効フラグＦ１２がオンに設定される。

以上説明した第７実施形態のデータ記憶制御装置１００は、第１実施形態のデータ記憶制御装置１００と同様な効果を有する。加えて、第１メモリ２００からデータを消去中に電圧条件が満たされると判定された場合に、消去を中断し、且つ、消去中のデータブロックについて、有効性フラグを無効に設定するので、データブロックにおける消去対象部分を消去したデータを、現存のデータブロックに上書きする際に、すべてのデータを上書きし終える前に電力供給装置３１０の出力電圧が下限対応電圧ＶＬよりも低下して、破損したデータが第１メモリ２００に記録されることを抑制できる。このため、その後、電力供給装置３１０の電圧が復旧した場合に、該当データブロックに対して正常性チェックを行わずに済み、第１メモリ２００を含むシステムの起動時間を短縮できる。

Ｈ．第８実施形態：
第８実施形態では、制御装置群６００を構成する制御装置のうち、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２においても、データ記憶制御装置１００と同様に、データ記憶制御処理が実行される点において、第１実施形態と異なる。ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２は、データ記憶制御装置１００と同様に、いずれもデータ記憶制御装置１００を介して電力供給装置３１０から給電される。また、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２においても、それぞれ、検知データが一時的に自身の内蔵メモリに記憶され、車両において衝突が生じたとの条件が満たされた場合に、内蔵メモリに記憶されているデータが、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２とは別体として構成された不揮発性メモリに記憶される。なお、図１３に示すように、第８実施形態では、データ記憶制御装置１００、ミリ波レーダ制御装置６０１、およびＬｉｄａｒ制御装置６０２からなるデータ記憶制御システム８００が、車両に搭載されている。

ここで、図１３に示すように、ミリ波レーダ制御装置６０１に設定されている第１閾値電圧Ｖｔｈ１の値である電圧Ｖｂ、およびＬｉｄａｒ制御装置６０２に設定されている第１閾値電圧Ｖｔｈ１の値である電圧Ｖｃは、いずれも、データ記憶制御装置１００に設定されている第１閾値電圧Ｖｔｈ１の値である電圧Ｖａよりも大きい。したがって、電力供給装置３１０の出力電圧の低下が開始した場合、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２において先に電圧条件が満たされ、第１対応処理または第２対応処理が実行されることになる。換言すると、データ記憶制御装置１００では、電圧条件がより後で満たされることなり、第１対応処理または第２対応処理がより後で実行されることとなる。これにより、認識処理部１０２が、ミリ波レーダおよびＬｉｄａｒ（Light Detection and Ranging）による検出結果を利用して認識処理を実行することを、より遅くまで実行でき、認識処理可能時間を延ばすことができる。加えて、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２が先に第１対応処理を実行した場合には、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２によるデータ書き込みに要する電力を低減でき、データ記憶制御装置１００における認識処理を実行可能な時間を延ばすことができる。

第８実施形態において、ミリ波レーダの検知結果をＣＡＮ５００を介してミリ波レーダ制御装置６０１からデータ記憶制御装置１００に送信する処理、およびＬｉｄａｒの検知結果をＣＡＮ５００を介してＬｉｄａｒ制御装置６０２からデータ記憶制御装置１００に送信する処理は、本開示における第２所定処理に対応する。また、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２は本開示における第１装置に、データ記憶制御装置１００は本開示における第２装置に、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２における検知データは本開示における基データに、それぞれ対応する。

以上説明した第８実施形態のデータ記憶制御装置１００、ミリ波レーダ制御装置６０１、およびＬｉｄａｒ制御装置６０２は、第１実施形態のデータ記憶制御装置１００と同様な効果を有する。加えて、データ記憶制御装置１００における第１閾値電圧Ｖｔｈ１である電圧Ｖａは、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２における第１閾値電圧Ｖｔｈ１である電圧Ｖｂ、Ｖｃよりも低いので、データ記憶制御装置１００において電圧条件が満たされるタイミングを、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２において電圧条件が満たされるタイミングに比べて遅らせることができる。このため、データ記憶制御装置１００において認識処理が実行できる期間をより長くできる。また、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２は、検知データを送信してしまえば、第１対応処理または第２対応処理を実行しても構わない。このため、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２においてより早いタイミングで電圧条件が満たされるか否かを判定でき、第２対応処理が実行される可能性を高めることができ、検知データを正常に不揮発性メモリに書き込むことができる。

Ｉ．その他の実施形態：
（Ｉ１）各実施形態において、「電圧関連情報」は、電力供給装置３１０の出力電圧値そのものであったが、本開示はこれに限定されない。例えば、電源制御装置３００において「電力供給装置３１０の出力電圧値が第１閾値電圧Ｖｔｈ１よりも低いか否か」を判定し、その判定結果を示す情報をデータ記憶制御装置１００に信号線３５２を介して送信する構成においては、「判定結果を示す情報」は、本開示の電圧関連情報に相当する。なお、かかる構成においては、電源制御装置３００とデータ記憶制御装置１００との間に割り込み線を設け、電力供給装置３１０の出力電圧値が第１閾値電圧Ｖｔｈ１よりも低い場合に、かかる割り込み線に所定信号を送信する構成としてもよい。かかる構成においては、所定信号が本開示の電圧関連情報に相当する。

（Ｉ２）第２実施形態における「第１所定処理」は、認定処理であったが、本開示はこれに限定されない。例えば、制御装置群６００を構成する各制御装置、例えば、データ記憶制御装置１００と、ミリ波レーダ制御装置６０１およびＬｉｄａｒ制御装置６０２とがＣＡＮ５００を介して互いに定期的にパケットの送受信を行ってキープアライブを確認する構成においては、かかるキープアライブに係る処理を、第１所定処理としてもよい。かかる構成においても、電力供給装置３１０の出力電力が第２閾値以下になった場合にキープアライブに係る処理が停止されるので、かかる処理のための消費電力を抑えることができ、電力供給装置３１０の出力電圧が下限対応電圧（８．０Ｖ）よりも低くなるまでの時間を延ばすことができる。なお、認定処理およびキープアライブに係る処理に限らず、第１メモリ２００へのデータ書き込み処理、第１対応処理、および第２対応処理とは異なるデータ記憶制御装置１００において実行される任意の処理を、第１所定処理としてもよい。

（Ｉ３）第７実施形態を除く他の実施形態において、データ記憶制御処理を、第１メモリ２００からデータを消去する際にも実行してもよい。第７実施形態においても述べたとおり、データ消去においても第１メモリ２００へのデータの書き込みは実行されるので、かかるデータの書き込みに対して、データ記憶制御処理を適用してもよい。

（Ｉ４）各実施形態では、データ記憶制御装置１００の第２メモリ１１０に一時的に書き込まれ、その後、所定条件が満たされた場合に第１メモリ２００へと書き込まれるデータの種類は、撮像カメラ４００による撮像により得られるフレーム画像データであったが、本開示はこれに限定されない。例えば、撮像カメラ４００の取付位置に関するデータや、車速データや、各種スイッチの状態を示すデータや、ダイアグ情報を示すデータであってもよい。ダイアグ情報としては、たとえば、定期的にまたは所定条件が満たされた場合に実行される診断処理の結果などを意味する。

（Ｉ５）各実施形態では、第２メモリ１１０内のデータを読み出して第１メモリ２００に書き込んで記憶させる処理の開始の契機である「所定の条件」は、「車両において衝突が生じた」との条件であったが、本開示はこれに限定されない。例えば、定期的に第１メモリ２００への書き込みを実行する構成においては、「次回の書き込み予定時刻が到来した」との条件であってもよい。また、例えば、「第１メモリ２００へのデータ書き込みを運転者が指示するための操作が行われた」との条件であってもよい。すなわち一般には、任意の条件を、「所定の条件」としてもよい。

（Ｉ６）各実施形態において、データ記憶制御装置１００および第１メモリ２００は、車両に搭載されていたが、本開示はこれに限定されない。車両に限らず、船舶や飛行機などの任意の種類の移動体に搭載されていてもよい。また、移動体に限らず、建物等に設置されていてもよい。また、電力供給装置３１０は、バッテリ３１１とコンデンサ３１２とを両方備えていたが、これらのうち、いずれか一方のみを備える構成であってもよい。

（Ｉ７）本開示に記載のデータ記憶制御装置１００及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載のデータ記憶制御装置１００及びその手法は、一つ以上の専用ハードウエア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載のデータ記憶制御装置１００及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウエア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。

本開示は、上述の実施形態に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した形態中の技術的特徴に対応する各実施形態中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。

１００ データ記憶制御装置、１０３ メモリコントローラ、１０４ 情報受信部、１０５ 条件判定部、１１０ 第２メモリ、２００ 第１メモリ、３１０ 電力供給装置、３００ 電源制御装置、Ｆ１０ 有効性フラグ、ＶＬ 下限対応電圧

Claims (10)

1. 不揮発性の第１メモリ（２００）にデータの書き込みを行うデータ記憶制御装置（１００）であって、
   前記第１メモリとは異なる第２メモリ（１１０）と、
   前記第２メモリに記憶されているデータを、予め定められた大きさのデータブロック単位で前記第１メモリに書き込む書き込み処理を実行するメモリコントローラ（１０３）と、
   電力供給装置（３１０）の出力電圧を利用して前記データ記憶制御装置に動作電圧を供給する電源制御装置（３００）から、前記電力供給装置の出力電圧に関連する電圧関連情報を受信する情報受信部（１０４）と、
   受信された前記電圧関連情報を用いて、前記出力電圧が、前記動作電圧の正常電圧範囲として予め定められた電圧範囲の下限電圧に対応する下限対応電圧（ＶＬ）よりも低下することが推定される予め定められた電圧条件が満たされるか否かを判定する条件判定部（１０５）と、
   を備え、
   前記第２メモリに記憶される前記データブロックには、前記第１メモリに記憶されているデータと共に該データの有効性を示す有効性フラグ（Ｆ１０）が含まれ、
   前記メモリコントローラは、
   前記書き込み処理を実行中に、前記電圧条件が満たされると判定された場合に、書き込み中の前記データブロックである書き込み中ブロックにおける未書き込みのデータである残余データを、前記出力電圧が下限対応電圧よりも低下するまでの間に前記第１メモリに書き込み可能であることが推定される予め定められた記憶条件が満たされるか否かを判定し、
   前記記憶条件が満たされないと判定された場合に、前記残余データを前記第１メモリに書きこまず、且つ、前記書き込み中ブロックに対応する前記有効性フラグを無効に設定する第１対応処理を実行し、
   前記記憶条件が満たされると判定された場合に、前記書き込み中ブロックにおける未書き込みの残余データを前記第１メモリに書き込む第２対応処理を実行する、
   データ記憶制御装置。
2. 請求項１に記載のデータ記憶制御装置において、
   前記メモリコントローラは、前記書き込み処理を実行中に前記電圧条件が満たされると判定された場合に、前記残余データのデータ量を特定し、
   前記記憶条件は、前記残余データのデータ量が予め定められた閾値データ量以下であるとの条件を含む、データ記憶制御装置。
3. 請求項１または請求項２に記載のデータ記憶制御装置において、
   前記電圧条件は、前記電圧関連情報に基づき特定される前記出力電圧が前記電圧範囲内の予め定められた閾値電圧であって前記下限対応電圧よりも高い第１閾値電圧（Ｖｔｈ１）よりも低くなった、との条件を含む、データ記憶制御装置。
4. 請求項３に記載のデータ記憶制御装置において、
   前記データ記憶制御装置は、前記書き込み処理と、前記第１対応処理と、前記第２対応処理と、は異なる予め定められた第１所定処理の実行を制御する第１所定処理制御部（１０２）を、さらに備え、
   前記第１所定処理制御部は、前記電圧関連情報に基づき特定される前記出力電圧が、前記電圧範囲内の予め定められた閾値電圧であって前記下限対応電圧よりも高い第２閾値電圧（Ｖｔｈ２）以下になった場合に、実行中の前記第１所定処理を停止する、データ記憶制御装置。
5. 請求項３または請求項４に記載のデータ記憶制御装置であって、
   前記電力供給装置は、バッテリ（３１１）を含み、
   前記電力供給装置と、エンジン（７００）と、前記エンジンにより発電を行い前記バッテリに充電を行う発電機（７１０）と、アイドルストップ制御を実行するアイドルストップ制御装置（６０３）と、が搭載されている車両（９００）に搭載されて用いられ、
   前記第１閾値電圧として、前記アイドルストップ制御が実行中の場合には、前記アイドルストップ制御が実行中でない場合に比べて、より高い電圧値が設定されている、データ記憶制御装置。
6. 請求項１に記載のデータ記憶制御装置において、
   前記電力供給装置は、バッテリ（３１１）を含み、
   前記電力供給装置と、エンジン（７００）と、前記エンジンにより発電を行い前記バッテリに充電を行う発電機（７１０）と、アイドルストップ制御を実行するアイドルストップ制御装置（６０３）と、が搭載されている車両（９００）に搭載されて用いられ、
   前記記憶条件は、前記アイドルストップ制御が実行中ではないとの条件を含む、データ記憶制御装置。
7. 請求項１に記載のデータ記憶制御装置において、
   前記記憶条件は、前記電圧関連情報に基づき特定される前記出力電圧が前記電圧範囲内の予め定められた閾値電圧であって前記下限対応電圧よりも高い第３閾値電圧以下となる前に前記書き込み処理が終了しているとの条件を含む、データ記憶制御装置。
8. 請求項１または請求項２に記載のデータ記憶制御装置において、
   前記メモリコントローラは、互いに異なる少なくとも２つの時刻に受信された前記電圧関連情報に基づき前記出力電圧が前記下限電圧よりも低下するまでの時間である残余時間を特定すると共に、前記残余時間と前記残余データのデータ量とを利用して、前記残余時間内に前記残余データの書き込みが完了可能か否かを判定し、
   前記記憶条件は、前記残余時間内に前記残余データの書き込みが完了可能であるとの条件を含む、データ記憶制御装置。
9. 請求項１から請求項８までのいずれか一項に記載のデータ記憶制御装置において、
   前記メモリコントローラは、前記第１メモリからデータを消去中に前記電圧条件が満たされると判定された場合に、消去を中断し、且つ、消去中の前記データブロックである消去中データブロックについて、前記有効性フラグを無効に設定する、データ記憶制御装置。
10. 請求項３から請求項５までのいずれか一項に記載のデータ記憶制御装置を複数備えるデータ記憶制御システム（８００）であって、
    複数の前記データ記憶制御装置（１００、６０１、６０２）は、互いに通信可能に構成されており、
    複数の前記データ記憶制御装置は、予め定められた種類の基データを送信する第１装置（６０１、６０２）と、前記第１装置から受信する前記基データを利用して、前記書き込み処理と、前記第１対応処理と、前記第２対応処理と、は異なる予め定められた第２所定処理を実行する第２装置（１００）と、を含み、
    前記第２装置における前記第１閾値電圧は、前記第１装置における前記第１閾値電圧よりも低い、データ記憶制御システム。

Images