JP2020203205A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2020203205A
JP2020203205A JP2020166758A JP2020166758A JP2020203205A JP 2020203205 A JP2020203205 A JP 2020203205A JP 2020166758 A JP2020166758 A JP 2020166758A JP 2020166758 A JP2020166758 A JP 2020166758A JP 2020203205 A JP2020203205 A JP 2020203205A
Authority
JP
Japan
Prior art keywords
wiring
signal
pattern
power supply
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020166758A
Other languages
Japanese (ja)
Other versions
JP7083878B2 (en
Inventor
小倉 敏男
Toshio Ogura
敏男 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2020166758A priority Critical patent/JP7083878B2/en
Publication of JP2020203205A publication Critical patent/JP2020203205A/en
Application granted granted Critical
Publication of JP7083878B2 publication Critical patent/JP7083878B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

To prevent a poor influence of noise.SOLUTION: A serial transmission circuit 102AK81 can transmit image data divided by an image division processing circuit 102AK33 toward a serial reception circuit 102AK83 of a relay board 102AK30 as a differential signal corresponding to serial data. The serial transmission circuit 102AK81 encodes image data inputted as parallel data such that a clock can be recovered, and can transmit the image data by the differential signal corresponding to the serial data. Since the image data are encoded such that a clock can be recovered, image data corresponding to a plurality of sub-image display devices 102AK51 to 102AK53 can be transmitted by a differential signal without providing a clock transmission signal line.SELECTED DRAWING: Figure 49-6

Description

本発明は、パチンコ遊技機等の遊技が可能な遊技機に関する。 The present invention relates to a gaming machine capable of playing a game such as a pachinko gaming machine.

パチンコ遊技機等の遊技機において、第1画像出力装置の他に、第2画像出力装置を所定位置に設置したものが提案されている(例えば特許文献1)。 In a gaming machine such as a pachinko gaming machine, a device in which a second image output device is installed at a predetermined position in addition to the first image output device has been proposed (for example, Patent Document 1).

特開2012−228316号公報Japanese Unexamined Patent Publication No. 2012-228316

上記特許文献1に記載の技術によると、ノイズの悪影響などによる不都合が生じるおそれがある。 According to the technique described in Patent Document 1, there is a possibility that inconvenience may occur due to an adverse effect of noise or the like.

この発明は、上記実状に鑑みてなされたものであり、ノイズの悪影響を防止できる遊技機の提供を目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a gaming machine capable of preventing the adverse effects of noise.

(A)上記目的を達成するため、本願の請求項に係る遊技機は
遊技が可能な遊技機であって、
表示手段と、
電子部品が実装された基板に設けられ、信号配線を着脱自在に接続可能な第1配線接続手段と、
前記基板に設けられ、前記表示手段へ映像信号を出力可能な映像信号配線を接続可能な第2配線接続手段と、
前記基板を収納可能な基板ケースと、を備え、
前記第1配線接続手段は、
前記信号配線の信号伝送線と接続可能な信号端子と、
一対の接地端子と、を含み、
前記一対の接地端子は、前記信号端子の両側を挟む位置で前記基板上に表面実装され、
前記基板ケースとしてのカバー部材は、前記一対の接地端子および前記信号端子の先端を被覆する、
ことを特徴とする遊技機。
(1)上記目的を達成するため、他の態様に係る遊技機は、遊技が可能な遊技機(例えばパチンコ遊技機1など)であって、第1部材(例えば遊技盤2の背面など)に設けられた第1表示制御手段(例えば演出制御基板12の演出制御用CPU120など)と、前記第1部材とは異なる第2部材(例えば遊技機用枠3など)に設けられた複数の表示手段(例えばサブ画像表示装置102AK51〜102AK53など)と、前記第1部材に設けられた第2表示制御手段(例えば構成例102AK2における画像分割処理回路102AK33など)と、前記第2表示制御手段から前記複数の表示手段に対し、クロック復元可能に符号化された画像データを、差動信号により伝送するデータ伝送手段(例えばシリアル送信回路102AK81およびシリアル受信回路102AK83など)とを備える。
このような構成によれば、ノイズの悪影響を防止できる。
(A) In order to achieve the above object, the gaming machine according to the claim of the present application is a gaming machine capable of playing a game.
Display means and
A first wiring connection means that is provided on a board on which electronic components are mounted and allows signal wiring to be detachably connected.
A second wiring connecting means provided on the board and capable of connecting a video signal wiring capable of outputting a video signal to the display means.
A board case capable of storing the board is provided.
The first wiring connection means is
A signal terminal that can be connected to the signal transmission line of the signal wiring,
Including a pair of ground terminals,
The pair of ground terminals are surface-mounted on the substrate at positions sandwiching both sides of the signal terminals.
The cover member as the substrate case covers the pair of ground terminals and the tips of the signal terminals.
A game machine characterized by that.
(1) In order to achieve the above object, the game machine according to another aspect is a game machine capable of playing a game (for example, a pachinko game machine 1), and is attached to a first member (for example, the back surface of a game board 2). A plurality of display means provided on a first display control means (for example, a production control CPU 120 of the effect control board 12) and a second member (for example, a game machine frame 3) different from the first member. (For example, sub-image display devices 102AK51 to 102AK53, etc.), a second display control means (for example, an image division processing circuit 102AK33 in the configuration example 102AK2) provided on the first member, and a plurality of the second display control means. The display means is provided with data transmission means (for example, serial transmission circuit 102AK81 and serial reception circuit 102AK83) for transmitting clock-restorable encoded image data by a differential signal.
According to such a configuration, the adverse effect of noise can be prevented.

(2)上記目的を達成するため、本願の請求項に係る遊技機は、遊技が可能な遊技機(例えばパチンコ遊技機1など)であって、第1部材(例えば遊技盤2の背面など)に設けられた第1表示制御手段(例えば演出制御基板12の演出制御用CPU120など)と、前記第1部材とは異なる第2部材(例えば遊技機用枠3など)に設けられた複数の表示手段(例えばサブ画像表示装置102AK51〜102AK53など)と、前記第2部材に設けられた第2表示制御手段(例えば構成例102AK1における画像分割処理回路102AK33など)と、前記第1表示制御手段から前記第2表示制御手段に対し、クロック復元可能に符号化された画像データを、差動信号により伝送するデータ伝送手段(例えばシリアル送信回路102AK22およびシリアル受信回路102AK32など)とを備える。
このような構成によれば、ノイズの悪影響を防止できる。
(2) In order to achieve the above object, the gaming machine according to the claim of the present application is a gaming machine capable of playing a game (for example, a pachinko gaming machine 1) and is a first member (for example, the back surface of a gaming board 2). A plurality of displays provided on a first display control means (for example, an effect control CPU 120 of the effect control board 12) and a second member (for example, a game machine frame 3) different from the first member. From the means (for example, sub-image display devices 102AK51 to 102AK53, etc.), the second display control means (for example, the image division processing circuit 102AK33 in the configuration example 102AK1) provided on the second member, and the first display control means. The second display control means is provided with data transmission means (for example, serial transmission circuit 102AK22 and serial reception circuit 102AK32) for transmitting clock-restorable encoded image data by a differential signal.
According to such a configuration, the adverse effect of noise can be prevented.

(3)上記(1)または(2)の遊技機において、前記第2表示制御手段は、フレキシブルフラットケーブル(例えばケーブル102AKC3〜102AKC5など)を用いて前記複数の表示手段と接続可能であってもよい。
このような構成においては、ノイズの悪影響を防止できる。
(3) In the game machine according to (1) or (2), even if the second display control means can be connected to the plurality of display means by using a flexible flat cable (for example, cables 102AKC3 to 102AKC5). Good.
In such a configuration, the adverse effect of noise can be prevented.

(4)上記(1)から(3)のいずれかの遊技機において、前記第2表示制御手段は、画像データに対応する画像の表示サイズを変更可能な画像処理手段(例えばスケーラ102AK73〜102AK75を含んでもよい。
このような構成においては、第1表示制御手段における画像処理の負担を軽減できる。
(4) In any of the game machines (1) to (3), the second display control means includes an image processing means (for example, scalers 102AK73 to 102AK75) capable of changing the display size of an image corresponding to image data. It may be included.
In such a configuration, the burden of image processing in the first display control means can be reduced.

(5)上記(1)から(4)のいずれかの遊技機において、前記第2表示制御手段は、画像を分割可能な分割手段(例えば画像データ分配回路102AK72など)と、前記第1表示制御手段からの制御情報に基づいて、前記分割手段による分割数を設定可能な設定手段(例えば分割制御回路102AK71など)とを含んでもよい。
このような構成においては、適切な画像表示が可能になる。
(5) In any of the game machines (1) to (4), the second display control means includes a division means capable of dividing an image (for example, an image data distribution circuit 102AK72) and the first display control. It may include a setting means (for example, division control circuit 102AK71) capable of setting the number of divisions by the division means based on the control information from the means.
In such a configuration, an appropriate image display becomes possible.

この実施の形態におけるパチンコ遊技機の正面図である。It is a front view of the pachinko gaming machine in this embodiment. パチンコ遊技機に搭載された各種の制御基板などを示す構成図である。It is a block diagram which shows various control boards and the like mounted on the pachinko game machine. 遊技機用枠の背面図である。It is a rear view of the frame for a game machine. 基板ケースを見た状態の分解斜視図である。It is an exploded perspective view of the state which looked at the substrate case. 基板ケースを見た状態の分解斜視図である。It is an exploded perspective view of the state which looked at the substrate case. ベース部材を示す6面図である。It is a 6-view view which shows the base member. カバー部材を示す6面図である。6 is a 6-view view showing a cover member. レセプタクルを見た状態の斜視図である。It is a perspective view of the state of looking at the receptacle. レセプタクルを見た状態の背面図である。It is a rear view of the state of looking at the receptacle. レセプタクルを見た状態の断面図である。It is sectional drawing of the state which looked at the receptacle. 配線に対応する伝送経路を示す図である。It is a figure which shows the transmission path corresponding to wiring. 電源電圧の伝送経路を示す図である。It is a figure which shows the transmission path of a power source voltage. 配線長の関係などを示す図である。It is a figure which shows the relationship of the wiring length. フィルタ回路の構成例を示す図である。It is a figure which shows the structural example of a filter circuit. ノイズ防止回路の構成例を示す図である。It is a figure which shows the structural example of the noise prevention circuit. 電源監視回路を示す図である。It is a figure which shows the power supply monitoring circuit. 配線のパターンが形成された部分の構成例を示す図である。It is a figure which shows the structural example of the part where the wiring pattern was formed. 配線のパターンを説明するための領域や区間を示す図である。It is a figure which shows the area and section for explaining a wiring pattern. 図18に示された領域の拡大図である。It is an enlarged view of the region shown in FIG. 配線のパターンに対応する設定例を示す図である。It is a figure which shows the setting example corresponding to a wiring pattern. 図18に示された領域の拡大図である。It is an enlarged view of the region shown in FIG. 図18に示された領域の拡大図である。It is an enlarged view of the region shown in FIG. 主基板の構成例を示す断面図である。It is sectional drawing which shows the structural example of the main board. 配線のパターンについて他の構成例を示す図である。It is a figure which shows the other structural example about the wiring pattern. 特徴部42AKに係る構成例を示す図である。It is a figure which shows the structural example which concerns on the characteristic part 42AK. 第2形状部が異なる方向に形成されている構成例を示す図である。It is a figure which shows the structural example which the 2nd shape part is formed in a different direction. 複数の信号配線が異なる配線幅に形成されている構成例を示す図である。It is a figure which shows the configuration example in which a plurality of signal wirings are formed with different wiring widths. 第2形状部が対応して形成されている構成例を示す図である。It is a figure which shows the structural example in which the 2nd shape part is formed correspondingly. 回路部品が接続されるように実装された構成例を示す図である。It is a figure which shows the configuration example which mounted so that the circuit component is connected. 特徴部43AKに係る構成例を示す図である。It is a figure which shows the structural example which concerns on the characteristic part 43AK. 特徴部44AKに係る構成例を示す図である。It is a figure which shows the structural example which concerns on the characteristic part 44AK. 特徴部45AKに係る遊技機の基板ケース、基板、及びヒートシンクを後方からみた分解斜視図である。It is an exploded perspective view of the substrate case, the substrate, and the heat sink of the gaming machine which concerns on the feature part 45AK as seen from the rear. 特徴部45AKに係る遊技機の基板ケース、基板、及びヒートシンクを前方からみた分解斜視図である。FIG. 5 is an exploded perspective view of a board case, a board, and a heat sink of a game machine according to the feature portion 45AK as viewed from the front. 基板ケースにヒートシンク及び基板を取り付ける様子を取り付け順((a)〜(b))で示した断面図である。It is sectional drawing which showed the state of attaching a heat sink and a substrate to a substrate case in the order of attachment ((a)-(b)). 図34に続いて基板ケースにヒートシンク及び基板を取り付ける様子を取り付け順((a)〜(b))で示した断面図である。FIG. 34 is a cross-sectional view showing how the heat sink and the substrate are attached to the substrate case following FIG. 34 in the order of attachment ((a) to (b)). ヒートシンクと電子部品との関係を説明するための平面図である。It is a top view for demonstrating the relationship between a heat sink and an electronic component. 基板ケース内における空気の流れを説明するための説明図である。It is explanatory drawing for demonstrating the flow of air in a substrate case. 他の実施形態1に係る遊技機の基板ケースにヒートシンク及び基板を取り付ける様子を示した断面図である。It is sectional drawing which showed the state of attaching the heat sink and the substrate to the substrate case of the game machine which concerns on another Embodiment 1. FIG. 他の実施形態2に係る遊技機の基板ケースにヒートシンク及び基板を取り付ける様子を示した断面図である。It is sectional drawing which showed the state of attaching the heat sink and the substrate to the substrate case of the game machine which concerns on another Embodiment 2. FIG. 特徴部55AKに係る構成例を示す図である。It is a figure which shows the structural example which concerns on the feature part 55AK. 図40に示されるA−A断面図である。FIG. 4 is a sectional view taken along the line AA shown in FIG. 演出制御基板と画像表示装置との接続例を示す図である。It is a figure which shows the connection example of an effect control board and an image display device. 図42の接続例における接続配線部材の上面図である。It is a top view of the connection wiring member in the connection example of FIG. 42. 演出制御基板と画像表示装置との他の接続例を示す図である。It is a figure which shows the other connection example of an effect control board and an image display device. 図44の接続例における接続配線部材の上面図である。It is a top view of the connection wiring member in the connection example of FIG. 44. 特徴部56AKに係る構成例を示す図である。It is a figure which shows the structural example which concerns on the characteristic part 56AK. 複数の電気部品について他の構成例を示す図である。It is a figure which shows the other structural example about a plurality of electric components. 全体が直線形状または略直線形状を有する接続配線部材を用いた接続例を示す図である。It is a figure which shows the connection example using the connection wiring member which has a linear shape or a substantially linear shape as a whole. 特徴部102AKに係るパチンコ遊技機の正面図である。It is a front view of the pachinko gaming machine which concerns on the feature part 102AK. 特徴部102AKに係るパチンコ遊技機の斜視図である。It is a perspective view of the pachinko gaming machine which concerns on the feature part 102AK. 各種基板や表示装置の配線に関する構成例を示す図である。It is a figure which shows the configuration example about wiring of various boards and display devices. 画像分割処理回路の構成例を示す図である。It is a figure which shows the structural example of the image division processing circuit. 信号配線の調整例を示す図である。It is a figure which shows the adjustment example of a signal wiring. 図49−3に示す構成例とは異なる構成例を示す図である。It is a figure which shows the structural example different from the structural example shown in FIG. 49-3.

図1は、この実施の形態に係るパチンコ遊技機1の正面図である。パチンコ遊技機1は、遊技盤2と、遊技機用枠3とを備えている。その他、パチンコ遊技機1は、遊技機用枠3を回動可能に支持する外枠などを備えている。遊技盤2は、遊技盤面を構成するゲージ盤である。遊技機用枠3は、遊技盤2を固定する台枠である。遊技盤2には、ガイドレールなどによって囲まれた遊技領域が形成されている。発射装置から発射された遊技球(遊技媒体)は、発射通路を通過して、遊技領域に打ち込まれる。遊技機用枠3には、ガラス窓を有するガラス扉枠が回動可能に設けられている。 FIG. 1 is a front view of the pachinko gaming machine 1 according to this embodiment. The pachinko gaming machine 1 includes a gaming board 2 and a gaming machine frame 3. In addition, the pachinko gaming machine 1 includes an outer frame that rotatably supports the gaming machine frame 3. The game board 2 is a gauge board that constitutes the game board surface. The game machine frame 3 is an underframe for fixing the game board 2. A game area surrounded by a guide rail or the like is formed on the game board 2. The game ball (game medium) launched from the launcher passes through the launch passage and is driven into the game area. The frame 3 for the game machine is provided with a glass door frame having a glass window so as to be rotatable.

遊技盤2の所定位置には、第1特別図柄表示装置4A、第2特別図柄表示装置4B、画像表示装置5、普通入賞球装置6A、普通可変入賞球装置6B、特別可変入賞球装置7、普通図柄表示器20、第1保留表示器25A、第2保留表示器25B、普図保留表示器25C、通過ゲート41などが設けられている。その他、遊技領域における遊技盤面には、風車や多数の障害釘、一般入賞口、アウト口などが設けられていればよい。遊技領域の周辺部には遊技効果ランプ9が設けられている。遊技機用枠3の左右上部位置にはスピーカ8L、8Rが設けられている。 At a predetermined position on the game board 2, a first special symbol display device 4A, a second special symbol display device 4B, an image display device 5, a normal winning ball device 6A, a normal variable winning ball device 6B, a special variable winning ball device 7, A normal symbol display 20, a first hold display 25A, a second hold display 25B, a normal figure hold display 25C, a passing gate 41, and the like are provided. In addition, the surface of the game board in the game area may be provided with a windmill, a large number of obstacle nails, a general winning opening, an out opening, and the like. A game effect lamp 9 is provided in the peripheral portion of the game area. Speakers 8L and 8R are provided at the upper left and right positions of the game machine frame 3.

遊技機用枠3の右下部位置には、打球操作ハンドル(操作ノブ)が設けられている。打球操作ハンドルは、遊技球を遊技領域に向けて発射するために遊技者等によって操作され、その操作量(回転量)に応じて遊技球の弾発力が調整される。遊技領域の下方における遊技機用枠3の所定位置には、遊技球を保持(貯留)する上皿(打球供給皿)と、上皿からの余剰球などを保持(貯留)する下皿が設けられている。下皿を形成する部材にはスティックコントローラ31Aが取り付けられ、上皿を形成する部材にはプッシュボタン31Bが設けられている。 A ball striking operation handle (operation knob) is provided at the lower right position of the game machine frame 3. The hitting ball operation handle is operated by a player or the like in order to launch the game ball toward the game area, and the elastic force of the game ball is adjusted according to the operation amount (rotation amount). An upper plate (striking ball supply plate) for holding (storing) game balls and a lower plate for holding (storing) surplus balls from the upper plate are provided at predetermined positions of the game machine frame 3 below the game area. Has been done. A stick controller 31A is attached to the member forming the lower plate, and a push button 31B is provided to the member forming the upper plate.

第1特別図柄表示装置4A、第2特別図柄表示装置4B、画像表示装置5の画面上などでは、特別図柄や飾り図柄の可変表示が行われる。これらの可変表示は、普通入賞球装置6Aに形成された第1始動入賞口を遊技球が通過(進入)したことによる第1始動入賞の発生に基づいて、あるいは、普通可変入賞球装置6Bに形成された第2始動入賞口を遊技球が通過(進入)したことによる第2始動入賞の発生に基づいて、実行可能となる。第1特別図柄表示装置4Aと第2特別図柄表示装置4Bはそれぞれ、例えば7セグメントやドットマトリクスのLED(発光ダイオード)などを用いて構成され、可変表示ゲームの一例となる特図ゲームにおいて、識別情報(特別識別情報)である特別図柄(特図)が、変動可能に表示(可変表示)される。画像表示装置5は、例えばLCD(液晶表示装置)などを用いて構成され、各種の演出画像を表示する表示領域を形成している。画像表示装置5の画面上では、特図ゲームにおける第1特別図柄表示装置4Aによる特別図柄(第1特図)の可変表示や第2特別図柄表示装置4Bによる特別図柄(第2特図)の可変表示のそれぞれに対応して、例えば3つといった複数の可変表示部となる飾り図柄表示エリアにて、識別情報(装飾識別情報)である飾り図柄が可変表示される。この飾り図柄の可変表示も、可変表示ゲームに含まれる。一例として、画像表示装置5の画面上には、「左」、「中」、「右」の飾り図柄表示エリア5L、5C、5Rが配置されている。 On the screens of the first special symbol display device 4A, the second special symbol display device 4B, the image display device 5, and the like, variable display of special symbols and decorative symbols is performed. These variable displays are based on the occurrence of the first starting prize due to the game ball passing (entering) the first starting winning opening formed in the ordinary variable winning ball device 6A, or in the ordinary variable winning ball device 6B. It becomes feasible based on the occurrence of the second start prize due to the game ball passing (entering) the formed second start prize opening. Each of the first special symbol display device 4A and the second special symbol display device 4B is configured by using, for example, a 7-segment or dot matrix LED (light emitting diode), and is identified in a special symbol game which is an example of a variable display game. A special symbol (special symbol), which is information (special identification information), is variably displayed (variable display). The image display device 5 is configured by using, for example, an LCD (liquid crystal display) or the like, and forms a display area for displaying various effect images. On the screen of the image display device 5, the variable display of the special symbol (first special symbol) by the first special symbol display device 4A and the special symbol (second special symbol) by the second special symbol display device 4B in the special symbol game. Corresponding to each of the variable display, the decorative symbol which is the identification information (decorative identification information) is variably displayed in the decorative symbol display area which is a plurality of variable display units such as three. The variable display of this decorative pattern is also included in the variable display game. As an example, "left", "middle", and "right" decorative symbol display areas 5L, 5C, and 5R are arranged on the screen of the image display device 5.

画像表示装置5の画面上には、保留記憶表示エリア5Hが配置されている。保留記憶表示エリア5Hでは、特図ゲームに対応した可変表示の保留数(特図保留記憶数)を特定可能に表示する保留表示が行われる。保留表示は、可変表示に関する情報の保留記憶に対応して表示可能なものであればよい。保留記憶表示エリア5Hとともに、あるいは、保留記憶表示エリア5Hに代えて、第1保留表示器25Aと第2保留表示器25Bとを用いた保留表示が行われてもよい。 A hold storage display area 5H is arranged on the screen of the image display device 5. In the hold storage display area 5H, a hold display for identifiablely displaying the number of holds (the number of holds for special figures) of the variable display corresponding to the special figure game is performed. The hold display may be any display that can be displayed corresponding to the hold storage of information related to the variable display. Hold display may be performed together with the hold storage display area 5H, or instead of the hold storage display area 5H, using the first hold display 25A and the second hold display 25B.

図2は、各種基板や周辺装置などの構成例を示すブロック図である。パチンコ遊技機1には、例えば図2に示すような主基板11、演出制御基板12、音声制御基板13、ランプ制御基板14といった、各種制御基板が搭載されている。また、パチンコ遊技機1には、中継基板15、ドライバ基板19、電源基板92なども搭載されている。その他にも、例えば払出制御基板、情報端子基板、発射制御基板、インタフェース基板、タッチセンサ基板などといった、各種の基板が搭載されてもよい。各種制御基板は、導体パターンが形成されて電気部品が実装されるプリント配線板などの電子回路基板だけではなく、電子回路基板に電気部品が実装(搭載)されて特定の電気的機能を実現するように構成された電子回路実装基板を含む概念である。 FIG. 2 is a block diagram showing configuration examples of various substrates and peripheral devices. The pachinko gaming machine 1 is equipped with various control boards such as a main board 11, an effect control board 12, a voice control board 13, and a lamp control board 14, as shown in FIG. 2, for example. Further, the pachinko gaming machine 1 is also equipped with a relay board 15, a driver board 19, a power supply board 92, and the like. In addition, various boards such as a payout control board, an information terminal board, a launch control board, an interface board, and a touch sensor board may be mounted. Various control boards are not only electronic circuit boards such as printed wiring boards on which a conductor pattern is formed and electric components are mounted, but also electric components are mounted (mounted) on the electronic circuit boards to realize specific electrical functions. It is a concept including an electronic circuit mounting board configured as described above.

電源基板92は、外部電源(商用電源)である交流電源からの電力を、主基板11や演出制御基板12などの各種制御基板を含めた電気部品に供給可能となるように構成されている。電源基板92は、例えば交流(AC)を直流(DC)に変換するための整流回路、所定の直流電圧を特定の直流電圧(例えば直流12Vや直流5Vなど)に変換するための電源回路などを、備えている。電源基板92にて生成された電圧は、ドロア中継基板を介して主基板11や演出制御基板12などに供給されてもよい。 The power supply board 92 is configured to be able to supply electric power from an AC power source, which is an external power source (commercial power source), to electrical components including various control boards such as a main board 11 and an effect control board 12. The power supply board 92 includes, for example, a rectifying circuit for converting alternating current (AC) to direct current (DC), a power supply circuit for converting a predetermined direct current voltage to a specific direct current voltage (for example, direct current 12V, direct current 5V, etc.), and the like. , Prepared. The voltage generated by the power supply board 92 may be supplied to the main board 11, the effect control board 12, and the like via the drawer relay board.

主基板11には、遊技制御用マイクロコンピュータ100、スイッチ回路110、ソレノイド回路111などが搭載されている。主基板11では、ゲートスイッチ21、始動口スイッチ(第1始動口スイッチ22Aおよび第2始動口スイッチ22B)、カウントスイッチ23といった、各種検出用のスイッチから取り込んだ信号が、スイッチ回路110を介して遊技制御用マイクロコンピュータ100に伝送される。ゲートスイッチ21は、通過ゲート41を通過した遊技球(ゲート通過球)を検出する。ゲートスイッチ21によるゲート通過球の検出に基づいて、普通図柄表示器20による普通図柄の可変表示が実行可能となる。第1始動口スイッチ22Aは、第1始動入賞口を通過(進入)した遊技球を検出する。第2始動口スイッチ22Bは、第2始動入賞口を通過(進入)した遊技球を検出する。カウントスイッチ23は、大入賞口を通過(進入)した遊技球を検出する。第1始動入賞口や第2始動入賞口、大入賞口といった、各種の入賞口を通過した遊技球が検出された場合には、それぞれの入賞口に対応して予め個数が定められた賞球としての遊技球が払い出される。 A game control microcomputer 100, a switch circuit 110, a solenoid circuit 111, and the like are mounted on the main board 11. On the main board 11, signals captured from various detection switches such as a gate switch 21, a start port switch (first start port switch 22A and a second start port switch 22B), and a count switch 23 are transmitted via a switch circuit 110. It is transmitted to the game control microcomputer 100. The gate switch 21 detects a game ball (gate passing ball) that has passed through the passing gate 41. Based on the detection of the gate passing sphere by the gate switch 21, the variable display of the normal symbol by the normal symbol display 20 becomes feasible. The first start opening switch 22A detects a game ball that has passed (entered) the first start winning opening. The second start opening switch 22B detects a game ball that has passed (entered) the second start winning opening. The count switch 23 detects a game ball that has passed (entered) the large winning opening. When a game ball that has passed through various winning openings such as the first starting winning opening, the second starting winning opening, and the large winning opening is detected, the number of winning balls is determined in advance corresponding to each winning opening. The game ball as is paid out.

主基板11では、遊技制御用マイクロコンピュータ100からのソレノイド駆動信号が、ソレノイド回路111を介して普通電動役物用のソレノイド81や大入賞口扉用のソレノイド82に伝送される。普通電動役物用のソレノイド81は、普通可変入賞球装置6Bに形成された第2始動入賞口を遊技球が通過しにくい状態(または通過しない状態)と通過しやすい状態(または通過する状態)とに変化可能にする。大入賞口扉用のソレノイド82は、特別可変入賞球装置7に形成された大入賞口を遊技球が通過不可能な状態と通過可能な状態とに変化可能にする。主基板11からは、第1特別図柄表示装置4A、第2特別図柄表示装置4B、普通図柄表示器20などの表示制御を行うための指令信号が伝送される。 On the main board 11, the solenoid drive signal from the game control microcomputer 100 is transmitted to the solenoid 81 for the ordinary electric accessory and the solenoid 82 for the grand prize opening door via the solenoid circuit 111. The solenoid 81 for an ordinary electric accessory has a state in which the game ball is difficult to pass (or a state in which it does not pass) and a state in which it is easy to pass (or a state in which it passes) through the second starting winning opening formed in the ordinary variable winning ball device 6B. Make it changeable. The solenoid 82 for the large winning opening door makes the large winning opening formed in the special variable winning ball device 7 changeable between a state in which the game ball cannot pass and a state in which the game ball can pass. From the main board 11, a command signal for performing display control of the first special symbol display device 4A, the second special symbol display device 4B, the ordinary symbol display 20, and the like is transmitted.

主基板11に搭載された遊技制御用マイクロコンピュータ100は、例えば1チップのマイクロコンピュータであり、遊技制御用のプログラムや固定データ等を記憶するROM101と、遊技制御用のワークエリアを提供するRAM102と、遊技制御用のプログラムを実行して制御動作を行うCPU103と、CPU103とは独立して乱数値を示す数値データの更新を行う乱数回路104と、I/O(Input/Output port)105とを備えて構成される。一例として、遊技制御用マイクロコンピュータ100では、CPU103がROM101から読み出したプログラムを実行することにより、パチンコ遊技機1における遊技の進行を制御するための処理が実行される。主基板11に搭載された遊技制御用マイクロコンピュータ100では、例えば乱数回路104やRAM102の所定領域に設けられた遊技用ランダムカウンタなどにより、遊技の進行を制御するために用いられる各種の乱数値を示す数値データが更新可能にカウント(生成)される。遊技の進行を制御するために用いられる乱数は、遊技用乱数ともいう。 The game control microcomputer 100 mounted on the main board 11 is, for example, a one-chip microcomputer, and includes a ROM 101 that stores a game control program, fixed data, and the like, and a RAM 102 that provides a work area for game control. , A CPU 103 that executes a game control program to perform a control operation, a random number circuit 104 that updates numerical data indicating a random value independently of the CPU 103, and an I / O (Input / Output port) 105. Be prepared. As an example, in the game control microcomputer 100, a process for controlling the progress of the game in the pachinko game machine 1 is executed by executing the program read from the ROM 101 by the CPU 103. In the game control microcomputer 100 mounted on the main board 11, various random number values used for controlling the progress of the game are set by, for example, a random number circuit 104 or a game random counter provided in a predetermined area of the RAM 102. The indicated numerical data is counted (generated) so that it can be updated. Random numbers used to control the progress of the game are also called game random numbers.

演出制御基板12は、中継基板15を介して主基板11から伝送された制御信号(演出制御コマンド)の受信に基づいて、画像表示装置5、スピーカ8L、8R、遊技効果ランプ9、演出用モータ60および演出用LED61といった演出用の電気部品による演出動作を制御可能とする。演出制御基板12には、演出制御用CPU120やROM121、RAM122、表示制御部123、乱数回路124、I/O125などが搭載されている。 The effect control board 12 includes an image display device 5, speakers 8L, 8R, a game effect lamp 9, and an effect motor based on the reception of a control signal (effect control command) transmitted from the main board 11 via the relay board 15. It is possible to control the effect operation by the effect electric parts such as the 60 and the effect LED 61. The effect control board 12 is equipped with an effect control CPU 120, a ROM 121, a RAM 122, a display control unit 123, a random number circuit 124, an I / O 125, and the like.

演出制御基板12に搭載された演出制御用CPU120は、ROM121から読み出した演出制御用のプログラムや固定データ等を用いて、演出用の電気部品による演出動作を制御するための処理を実行する。演出制御基板12に搭載された表示制御部123は、演出制御用CPU120からの表示制御指令などに基づき、画像表示装置5における表示動作の制御内容を決定する。例えば、表示制御部123は、画像表示装置5の表示画面内に表示させる演出画像の切換タイミングを決定することなどにより、飾り図柄の可変表示や各種の演出表示を実行させるための制御を行う。 The effect control CPU 120 mounted on the effect control board 12 executes a process for controlling the effect operation by the effect electric component by using the effect control program, fixed data, and the like read from the ROM 121. The display control unit 123 mounted on the effect control board 12 determines the control content of the display operation in the image display device 5 based on the display control command from the effect control CPU 120 or the like. For example, the display control unit 123 controls the variable display of the decorative pattern and various effect displays by determining the switching timing of the effect image to be displayed in the display screen of the image display device 5.

演出制御基板12には、コントローラセンサユニット35Aと、プッシュセンサ35Bとが接続されている。コントローラセンサユニット35Aは、傾倒方向センサと、トリガセンサとを含んでいる。傾倒方向センサは、スティックコントローラ31Aの操作桿に対する傾倒操作が行われたときに、複数のセンサを用いて操作桿の傾倒方向を検出可能にする。トリガセンサは、スティックコントローラ31Aの操作桿に設けられたトリガボタンに対する押引操作の有無を検出可能にする。すなわち、コントローラセンサユニット35Aにより、スティックコントローラ31Aの操作桿に対する傾倒動作やトリガボタンに対する押引動作といった、スティックコントローラ31Aを用いた遊技者の動作を検出することができる。プッシュセンサ35Bにより、プッシュボタン31Bに対する押下動作といった、プッシュボタン31Bを用いた遊技者の動作を検出することができる。演出制御基板12では、例えば乱数回路124やRAM122の所定領域に設けられた演出用ランダムカウンタなどにより、演出の実行を制御するために用いられる各種の乱数値を示す数値データが更新可能にカウント(生成)される。演出の実行を制御するために用いられる乱数は、演出用乱数ともいう。 The controller sensor unit 35A and the push sensor 35B are connected to the effect control board 12. The controller sensor unit 35A includes a tilt direction sensor and a trigger sensor. The tilting direction sensor makes it possible to detect the tilting direction of the operating rod by using a plurality of sensors when the tilting operation of the stick controller 31A is performed on the operating rod. The trigger sensor makes it possible to detect the presence or absence of a push-pull operation on the trigger button provided on the operation stick of the stick controller 31A. That is, the controller sensor unit 35A can detect the movement of the player using the stick controller 31A, such as the tilting motion of the stick controller 31A with respect to the operation stick and the pushing / pulling motion of the trigger button. The push sensor 35B can detect an action of the player using the push button 31B, such as a pressing action on the push button 31B. In the effect control board 12, for example, a random number circuit 124 or a random number counter for effect provided in a predetermined area of the RAM 122 counts (updatablely) numerical data indicating various random numbers used for controlling the execution of the effect. Is generated). Random numbers used to control the execution of the effect are also called effect random numbers.

演出制御基板12は、第1基板12Aと、該第1基板12Aに対し基板対基板接続される第2基板12Bとを有する。第1基板12Aには、演出制御用CPU120や表示制御部123のグラフィックスプロセッサなどが搭載され、第2基板12Bには、ROM121や画像データメモリといった機種に固有なデータなどが記憶された電気部品が搭載されている。表示制御部123のグラフィックスプロセッサは、演出制御用CPU120の機能を統合したマイクロプロセッサであってもよいし、演出制御用CPU120とは別個のチップとして構成されたマイクロプロセッサであってもよい。 The effect control board 12 has a first board 12A and a second board 12B connected to the first board 12A from the board to the board. The first board 12A is equipped with a CPU 120 for effect control, a graphics processor of a display control unit 123, and the like, and the second board 12B is an electrical component in which data unique to a model such as a ROM 121 and an image data memory are stored. Is installed. The graphics processor of the display control unit 123 may be a microprocessor in which the functions of the effect control CPU 120 are integrated, or may be a microprocessor configured as a chip separate from the effect control CPU 120.

音声制御基板13は、演出制御基板12とは別個に設けられた音声出力制御用の制御基板であり、演出制御基板12からの指令や制御データなどに基づいて、スピーカ8L、8Rから音声を出力させるための音声信号処理を実行する処理回路などが搭載されている。なお、演出制御基板12に搭載された表示制御部123を構成するグラフィックスコントローラなどが音声信号処理を実行可能であれば、音声制御基板13に帯域フィルタや増幅回路などを搭載すればよい。あるいは、音声制御基板13を省略して、演出制御基板12の基板上に帯域フィルタや増幅回路などを搭載してもよい。ランプ制御基板14は、演出制御基板12とは別個に設けられたランプ出力制御用の制御基板であり、演出制御基板12からの指令や制御データなどに基づいて、遊技効果ランプ9などにおける点灯や消灯を行うランプドライバ回路などが搭載されている。ドライバ基板19は、演出制御基板12とは別個に設けられた電気部品駆動用の制御基板であり、演出制御基板12からの指令や制御データなどに基づいて、演出用モータ60に含まれる各種モータの回動制御や演出用LED61に含まれる各種LEDの点灯制御などを行うためのドライバ回路などが搭載されている。ドライバ基板19からの出力信号は、演出用モータ60に含まれる各モータと、演出用LED61に含まれる各LEDとに向けて伝送される。 The audio control board 13 is a control board for audio output control provided separately from the effect control board 12, and outputs audio from the speakers 8L and 8R based on commands and control data from the effect control board 12. It is equipped with a processing circuit that executes audio signal processing to make it. If the graphics controller or the like constituting the display control unit 123 mounted on the effect control board 12 can execute the audio signal processing, the band filter, the amplifier circuit, or the like may be mounted on the audio control board 13. Alternatively, the voice control board 13 may be omitted, and a band filter, an amplifier circuit, or the like may be mounted on the board of the effect control board 12. The lamp control board 14 is a control board for controlling the lamp output provided separately from the effect control board 12, and is lit on the game effect lamp 9 or the like based on commands and control data from the effect control board 12. It is equipped with a lamp driver circuit that turns off the lights. The driver board 19 is a control board for driving electric components provided separately from the effect control board 12, and various motors included in the effect motor 60 based on commands and control data from the effect control board 12. It is equipped with a driver circuit and the like for controlling the rotation of the above and controlling the lighting of various LEDs included in the effect LED 61. The output signal from the driver board 19 is transmitted toward each motor included in the effect motor 60 and each LED included in the effect LED 61.

パチンコ遊技機1においては、遊技媒体としての遊技球を用いた所定の遊技が行われ、その遊技結果に基づいて所定の遊技価値が付与可能となる。遊技球を用いた遊技の一例として、パチンコ遊技機1における遊技機用枠3の右下部位置に設けられた打球操作ハンドルが遊技者によって所定操作(例えば回転操作)されたことに基づいて、所定の打球発射装置が備える発射モータなどにより、遊技媒体としての遊技球が遊技領域に向けて発射される。遊技領域を流下した遊技球が、各種の入賞口を通過(進入)した場合に、賞球としての遊技球が払い出される。特別図柄や飾り図柄の可変表示結果が「大当り」となった場合には、大入賞口が開放されて遊技球が通過(進入)しやすい状態となることで、遊技者にとって有利な有利状態としての大当り遊技状態となる。 In the pachinko gaming machine 1, a predetermined game is performed using a game ball as a game medium, and a predetermined game value can be given based on the game result. As an example of a game using a game ball, a predetermined ball hitting operation handle provided at a lower right position of a game machine frame 3 in the pachinko game machine 1 is determined based on a predetermined operation (for example, a rotation operation) by the player. A game ball as a game medium is launched toward the game area by a launch motor or the like provided in the ball launching device. When a game ball that has flowed down the game area passes (enters) various prize openings, the game ball as a prize ball is paid out. When the variable display result of the special symbol or decorative symbol is "big hit", the big winning opening is opened and the game ball can easily pass (enter), which is an advantageous state for the player. It becomes a big hit game state of.

有利状態は大当り遊技状態に限定されず、時短状態や確変状態といった特別遊技状態が含まれてもよい。その他、大当り遊技状態にて実行可能なラウンド遊技の上限回数が第2ラウンド数(例えば「7」)よりも多い第1ラウンド数(例えば「15」)となること、時短状態にて実行可能な可変表示の上限回数が第2回数(例えば「50」)よりも多い第1回数(例えば「100」)となること、確変状態における大当り確率が第2確率(例えば1/50)よりも高い第1確率(例えば1/20)となること、通常状態に制御されることなく大当り遊技状態に繰り返し制御される回数である連チャン回数が第2連チャン数(例えば「5」)よりも多い第1連チャン数(例えば「10」)となることの一部または全部といった、遊技者にとってより有利な遊技状況となることが含まれていてもよい。 The advantageous state is not limited to the big hit game state, and may include a special game state such as a time saving state or a probability change state. In addition, the maximum number of round games that can be executed in the jackpot game state is the number of first rounds (for example, "15") that is larger than the number of second rounds (for example, "7"), and it can be executed in a time-saving state. The upper limit of the variable display is the first number (for example, "100"), which is larger than the second number (for example, "50"), and the jackpot probability in the probability variation state is higher than the second probability (for example, 1/50). The number of consecutive chans, which is one probability (for example, 1/20) and the number of times that the jackpot game state is repeatedly controlled without being controlled in the normal state, is larger than the number of consecutive chans (for example, "5"). It may include a more favorable gaming situation for the player, such as part or all of the number of consecutive chans (eg, "10").

主基板11では、電源基板92からの電力供給が開始されると、遊技制御用マイクロコンピュータ100のCPU103が起動し、CPU103によって遊技制御メイン処理の実行が開始される。遊技制御メイン処理において、CPU103は、割込み禁止に設定した後、必要な初期設定を行う。初期設定が終了すると、割込み許可とした後、ループ処理に入る。以後、所定時間(例えば2ミリ秒)ごとにCTCから割込み要求信号がCPU103へ送出され、CPU103は定期的に遊技制御用タイマ割込み処理を実行する。 In the main board 11, when the power supply from the power supply board 92 is started, the CPU 103 of the game control microcomputer 100 is started, and the CPU 103 starts the execution of the game control main process. In the game control main process, the CPU 103 performs necessary initial settings after setting interrupt disable. When the initial setting is completed, interrupt processing is enabled and then loop processing is started. After that, an interrupt request signal is sent from the CTC to the CPU 103 at predetermined time (for example, 2 milliseconds), and the CPU 103 periodically executes the game control timer interrupt process.

遊技制御用タイマ割込み処理は、スイッチ処理、メイン側エラー処理、情報出力処理、遊技用乱数更新処理、特別図柄プロセス処理、普通図柄プロセス処理、コマンド制御処理などを含んでいる。スイッチ処理では、各種スイッチから入力される検出信号の状態を判定する。メイン側エラー処理では、パチンコ遊技機1の異常診断を行い、必要ならば警告を発生可能とする。情報出力処理では、ホール管理コンピュータに供給される所定のデータを出力する。遊技用乱数更新処理では、遊技用乱数の少なくとも一部をソフトウェアにより更新する。特別図柄プロセス処理では、特別図柄の表示制御や大入賞口の開閉動作設定などを、所定の手順で行うために、各種の処理が選択されて実行される。普通図柄プロセス処理では、普通図柄の表示制御や普通可変入賞球装置6Bにおける可動翼片の傾動動作設定などを、所定の手順で行うために、各種の処理が選択されて実行される。 The game control timer interrupt processing includes switch processing, main side error processing, information output processing, game random number update processing, special symbol process processing, ordinary symbol process processing, command control processing, and the like. In the switch processing, the state of the detection signals input from various switches is determined. In the error processing on the main side, an abnormality diagnosis of the pachinko gaming machine 1 is performed, and a warning can be generated if necessary. In the information output process, predetermined data supplied to the hall management computer is output. In the game random number update process, at least a part of the game random numbers is updated by software. In the special symbol process process, various processes are selected and executed in order to control the display of the special symbol and set the opening / closing operation of the large winning opening in a predetermined procedure. In the normal symbol process process, various processes are selected and executed in order to perform display control of the normal symbol, tilting motion setting of the movable wing piece in the normal variable winning ball device 6B, and the like in a predetermined procedure.

特別図柄プロセス処理では、まず、始動入賞判定処理が実行される。始動入賞判定処理を実行した後には、特図プロセスフラグの値に応じて選択した処理が実行される。このとき選択可能な処理は、特別図柄通常処理、変動パターン設定処理、特別図柄変動処理、特別図柄停止処理、大当り開放前処理、大当り開放中処理、大当り開放後処理、大当り終了処理などを含んでいればよい。 In the special symbol process process, first, the start prize determination process is executed. After executing the start winning determination process, the process selected according to the value of the special figure process flag is executed. The processes that can be selected at this time include special symbol normal processing, variation pattern setting processing, special symbol variation processing, special symbol stop processing, jackpot opening pre-processing, jackpot opening processing, jackpot opening post-processing, jackpot end processing, and the like. I just need to be there.

始動入賞判定処理では、第1始動入賞や第2始動入賞が発生したか否かを判定し、発生した場合には特図保留記憶数を更新するための設定などが行われる。特別図柄通常処理では、特図ゲームの実行を開始するか否かの判定が行われる。また、特別図柄通常処理では、特別図柄や飾り図柄の可変表示結果を「大当り」とするか否かの判定が行われる。さらに、特別図柄通常処理では、可変表示結果に対応して、特図ゲームにおける確定特別図柄の設定などが行われる。変動パターン設定処理では、可変表示結果などに基づいて、変動パターンの決定などが行われる。特別図柄変動処理では、特別図柄を変動させるための設定や、変動開始からの経過時間を計測するための設定などが行われる。特別図柄停止処理では、特別図柄の変動を停止させ、可変表示結果となる確定特別図柄を停止表示(導出)させるための設定などが行われる。 In the start-up prize determination process, it is determined whether or not the first start-up prize or the second start-up prize has occurred, and if it does occur, a setting for updating the special figure hold storage number is made. In the special symbol normal processing, it is determined whether or not to start the execution of the special symbol game. Further, in the special symbol normal processing, it is determined whether or not the variable display result of the special symbol or the decorative symbol is a "big hit". Further, in the special symbol normal processing, the finalized special symbol in the special symbol game is set corresponding to the variable display result. In the variation pattern setting process, the variation pattern is determined based on the variable display result and the like. In the special symbol variation processing, settings for varying the special symbol and settings for measuring the elapsed time from the start of the variation are made. In the special symbol stop process, settings are made to stop the fluctuation of the special symbol and to stop display (derive) the confirmed special symbol that is the variable display result.

大当り開放前処理では、可変表示結果が「大当り」に対応して、大当り遊技状態において大入賞口を開放状態とするための設定などが行われる。大当り開放中処理では、大入賞口を開放状態から閉鎖状態に戻すか否かの判定などが行われる。大当り開放後処理では、大入賞口を閉鎖状態に戻した後、ラウンドの実行回数が上限値に達したか否かを判定し、達していなければ次回のラウンドを実行可能とし、達していれば大当り遊技状態を終了させるための設定などが行われる。大当り終了処理では、大当り遊技状態の終了を報知するエンディング演出の実行期間に対応した待ち時間が経過するまで待機した後、確変制御や時短制御を開始するための設定などが行われる。 In the big hit opening pre-processing, the variable display result corresponds to the "big hit", and the setting for opening the big winning opening in the big hit game state is made. In the process of opening the jackpot, it is determined whether or not to return the jackpot from the open state to the closed state. In the jackpot opening post-processing, after returning the jackpot to the closed state, it is determined whether or not the number of round executions has reached the upper limit, and if not, the next round can be executed, and if it has been reached, it can be executed. Settings for ending the jackpot game state are made. In the jackpot end process, after waiting until the waiting time corresponding to the execution period of the ending effect for notifying the end of the jackpot game state elapses, settings for starting probability variation control and time saving control are performed.

演出制御基板12では、電源基板92からの電力供給が開始されると、演出制御用CPU120が演出制御メイン処理の実行を開始する。演出制御メイン処理では、所定の初期化が行われた後、タイマ割込みが発生する毎に、コマンド解析処理、演出制御プロセス処理、演出用乱数更新処理が実行される。コマンド解析処理では、主基板11から伝送された演出制御コマンドを解析し、解析結果に応じたフラグがセットされる。演出制御プロセス処理では、演出用の電気部品を所定の手順に従って制御するために、各種の処理が選択されて実行される。演出用乱数更新処理では、演出用乱数を生成するためのカウント値などをソフトウェアにより更新する。 In the effect control board 12, when the power supply from the power supply board 92 is started, the effect control CPU 120 starts executing the effect control main process. In the effect control main process, after the predetermined initialization is performed, the command analysis process, the effect control process process, and the effect random number update process are executed every time a timer interrupt occurs. In the command analysis process, the effect control command transmitted from the main board 11 is analyzed, and a flag corresponding to the analysis result is set. In the effect control process process, various processes are selected and executed in order to control the electric components for effect according to a predetermined procedure. In the effect random number update process, the count value for generating the effect random number is updated by software.

演出制御プロセス処理では、まず、保留表示更新処理が実行される。保留表示更新処理を実行した後には、演出プロセスフラグの値に応じて選択した処理が実行される。このとき選択可能な処理は、可変表示開始待ち処理、可変表示開始設定処理、可変表示中演出処理、可変表示停止処理、大当り表示処理、大当り中演出処理、エンディング演出処理などを含んでいればよい。 In the effect control process process, first, the hold display update process is executed. After executing the hold display update process, the selected process is executed according to the value of the effect process flag. The processes that can be selected at this time may include variable display start waiting process, variable display start setting process, variable display in-effect process, variable display stop process, big hit display process, big hit medium effect process, ending effect process, and the like. ..

保留表示更新処理では、保留記憶表示エリア5Hの表示を、特図保留記憶数に応じて更新するための設定などが行われる。可変表示開始待ち処理では、特別図柄や飾り図柄の可変表示を開始するか否かの判定などが行われる。可変表示開始設定処理では、飾り図柄の可変表示を開始するための設定などが行われる。可変表示中演出処理では、飾り図柄の可変表示に対応して、演出用の電気部品を演出制御パターンに従って制御するための設定などが行われる。可変表示停止処理では、飾り図柄の可変表示を停止して可変表示結果となる確定飾り図柄を導出する制御などが行われる。 In the hold display update process, settings for updating the display of the hold storage display area 5H according to the number of special figure hold storages are made. In the variable display start waiting process, it is determined whether or not to start the variable display of the special symbol or the decorative symbol. In the variable display start setting process, settings for starting variable display of the decorative symbol and the like are performed. In the effect processing during variable display, settings for controlling the electric components for effect according to the effect control pattern are made in response to the variable display of the decorative pattern. In the variable display stop process, control is performed such as stopping the variable display of the decorative symbol and deriving a fixed decorative symbol that is a variable display result.

大当り表示処理では、可変表示結果が「大当り」に対応して、大当りの発生を報知する演出(ファンファーレ演出)を実行するための制御などが行われる。大当り中演出処理では、大当り遊技状態に対応して、演出用の電気部品を演出制御パターンに従って制御するための設定などが行われる。エンディング演出処理では、大当り遊技状態の終了に対応して、エンディング演出の実行を制御するための設定などが行われる。 In the big hit display process, the variable display result corresponds to the "big hit", and control for executing an effect (fanfare effect) for notifying the occurrence of the big hit is performed. In the big hit medium effect processing, settings for controlling the electric components for the effect according to the effect control pattern are made in response to the big hit game state. In the ending effect processing, settings for controlling the execution of the ending effect are made in response to the end of the jackpot game state.

図3は、パチンコ遊技機1が備える遊技機用枠3の背面図である。遊技機用枠3の背面上部には、球タンク150、ターミナル基板154が設けられている。また、補給通路151、払出装置152、賞球通路153も設けられている。遊技盤2の背面には、遊技制御基板用の基板ケース400、演出制御基板用の基板ケース800、カバー体301が設けられている。基板ケース400は、主基板11を収納する。基板ケース800は、演出制御基板12を収納する。カバー体301は、透明な合成樹脂などを用いて構成され、基板ケース800と基板ケース400の上部とを覆っている。遊技制御基板用の基板ケース400の下方位置には、払出制御基板91と、電源基板92とが、前後に重畳するように設けられている。 FIG. 3 is a rear view of the gaming machine frame 3 included in the pachinko gaming machine 1. A ball tank 150 and a terminal board 154 are provided on the upper portion of the back surface of the game machine frame 3. Further, a supply passage 151, a payout device 152, and a prize ball passage 153 are also provided. On the back surface of the game board 2, a board case 400 for a game control board, a board case 800 for an effect control board, and a cover body 301 are provided. The board case 400 houses the main board 11. The board case 800 houses the effect control board 12. The cover body 301 is made of a transparent synthetic resin or the like, and covers the substrate case 800 and the upper portion of the substrate case 400. A payout control board 91 and a power supply board 92 are provided so as to overlap each other in the front and rear positions below the board case 400 for the game control board.

図4〜図7を参照して、演出制御基板用の基板ケース800の構造を説明する。図4は、基板ケース800を左後部の斜め上方から見た状態を示す分解斜視図である。図5は、基板ケース800を右前部の斜め上方から見た状態を示す分解斜視図である。図6は、ベース部材801を示す6面図である。図7は、カバー部材802を示す6面図である。基板ケース800は、ベース部材801と、カバー部材802とから構成され、演出制御基板12を前後から挟持するように組み付けられる。ベース部材801は演出制御基板12の前面側を覆い、カバー部材802は演出制御基板12の背面側を覆う。 The structure of the substrate case 800 for the effect control substrate will be described with reference to FIGS. 4 to 7. FIG. 4 is an exploded perspective view showing a state in which the substrate case 800 is viewed from diagonally above the left rear portion. FIG. 5 is an exploded perspective view showing a state in which the substrate case 800 is viewed from diagonally above the front right portion. FIG. 6 is a six-view view showing the base member 801. FIG. 7 is a six-view view showing the cover member 802. The board case 800 is composed of a base member 801 and a cover member 802, and is assembled so as to sandwich the effect control board 12 from the front and back. The base member 801 covers the front side of the effect control board 12, and the cover member 802 covers the back side of the effect control board 12.

ベース部材801は、透明な熱可塑性合成樹脂からなり、縦長略長方形状に形成されるベース板801aと、上下及び左右側辺に背面側に向けて立設される側壁801b〜801eとから構成され、背面側に向けて開口する箱状に形成されている。ベース板801aには、ボス803、804、係止バー805、係止フック806、係止孔807、被係止部808、ワンウェイネジ809のネジ穴810、取付孔811、基板支持用リブ812、813、段部814a、814b、リブ815が設けられている。 The base member 801 is made of a transparent thermoplastic synthetic resin, and is composed of a base plate 801a formed in a substantially rectangular shape in a vertically long shape, and side walls 801b to 801e erected on the upper, lower, left and right sides toward the back side. , It is formed in a box shape that opens toward the back side. The base plate 801a has bosses 803, 804, locking bars 805, locking hooks 806, locking holes 807, locked portions 808, screw holes 810 for one-way screws 809, mounting holes 811, and ribs for supporting the substrate 812. 813, step portions 814a, 814b, and rib 815 are provided.

カバー部材802は、透明な熱可塑性合成樹脂からなり、縦長略長方形状に形成されるベース板821aと、上下及び左右側辺に背面側に向けて立設される側壁821b〜811eとから構成され、背面側に向けて開口する箱状に形成されている。ベース板821aには、ネジ822が螺入されるネジ穴823、位置決め凸部824、ネジ825が螺入されるネジ穴826、位置決め凸部827、係止フック831、係止片832、係止部833、ワンウェイネジ809の取付孔834aが形成された取付片834、音量調整用スイッチ835aを外部に臨ませるスイッチ用開口835、コネクタ用開口836、837が設けられている。 The cover member 802 is made of a transparent thermoplastic synthetic resin, and is composed of a base plate 821a formed in a substantially rectangular shape in a vertically long shape, and side walls 821b to 811e erected on the upper, lower, left and right sides toward the back side. , It is formed in a box shape that opens toward the back side. In the base plate 821a, a screw hole 823 into which a screw 822 is screwed, a positioning convex portion 824, a screw hole 826 into which a screw 825 is screwed, a positioning convex portion 827, a locking hook 831, a locking piece 832, and a locking A portion 833, a mounting piece 834 in which a mounting hole 834a for a one-way screw 809 is formed, a switch opening 835 for facing the volume adjusting switch 835a to the outside, and connector openings 836 and 837 are provided.

コネクタ用開口836は、ベース板821aの上部右側にて、第1基板12Aに搭載された各種基板側コネクタKCN10を外部に臨ませるために、縦長形状となるように形成されている。各種基板側コネクタKCN10は、レセプタクルKRE1〜KRE4を含んでいればよい。レセプタクルKRE1は、主基板配線用のコネクタポートである。レセプタクルKRE2は、電源基板配線用のコネクタポートである。レセプタクルKRE3は、ドライバ基板配線用のコネクタポートである。レセプタクルKRE4は、音声制御基板配線用のコネクタポートである。なお、レセプタクルの配置や接続される配線は、パチンコ遊技機1の仕様に応じて任意に変更されたものであってもよい。 The connector opening 836 is formed on the upper right side of the base plate 821a so as to have a vertically long shape so that the various substrate-side connectors KCN10 mounted on the first substrate 12A face the outside. The various substrate-side connectors KCN10 may include receptacles KRE1 to KRE4. The receptacle KRE1 is a connector port for wiring the main board. The receptacle KRE2 is a connector port for wiring the power supply board. The receptacle KRE3 is a connector port for wiring the driver board. The receptacle KRE4 is a connector port for wiring the voice control board. The arrangement of the receptacles and the wiring to be connected may be arbitrarily changed according to the specifications of the pachinko gaming machine 1.

主基板配線用のレセプタクルKRE1は、主基板11との間で電気的に接続される信号配線(主基板配線)を着脱自在に接続可能な配線接続装置の構成を有している。電源基板配線用のレセプタクルKRE2は、電源基板92との間で電気的に接続される信号配線(電源基板配線)を着脱自在に接続可能な配線接続装置の構成を有している。ドライバ基板配線用のレセプタクルKRE3は、ドライバ基板19との間で電気的に接続される信号配線(ドライバ基板配線)を着脱自在に接続可能な配線接続装置の構成を有している。音声制御基板配線用のレセプタクルKRE4は、音声制御基板13との間で電気的に接続される信号配線(音声制御基板配線)を着脱自在に接続可能な配線接続装置の構成を有している。 The receptacle KRE1 for main board wiring has a configuration of a wiring connection device capable of detachably connecting signal wiring (main board wiring) electrically connected to and from the main board 11. The receptacle KRE2 for power supply board wiring has a configuration of a wiring connection device capable of detachably connecting signal wiring (power supply board wiring) electrically connected to and from the power supply board 92. The receptacle KRE3 for driver board wiring has a configuration of a wiring connection device capable of detachably connecting signal wiring (driver board wiring) electrically connected to and from the driver board 19. The receptacle KRE4 for voice control board wiring has a configuration of a wiring connection device capable of detachably connecting signal wiring (voice control board wiring) electrically connected to and from the voice control board 13.

図8〜図10は、レセプタクルKRE1の構成例を示している。図8(A)は、左後部の斜め下方から見た状態を示す斜視図である。図8(B)は、左後部の斜め上方から見た状態を示す斜視図である。図9は、カバー部材802の外部にてレセプタクルKRE1の付近を背面側(後部側)から見た状態を示す背面図である。図10は、レセプタクルKRE1の付近を下方側から見た状態を示す断面図である。レセプタクルKRE1は、差込口OP1が形成されたハウジングと、端子TA01〜TA03とを備えている。 8 to 10 show a configuration example of the receptacle KRE1. FIG. 8A is a perspective view showing a state viewed from diagonally below the left rear portion. FIG. 8B is a perspective view showing a state of being viewed from diagonally above the left rear portion. FIG. 9 is a rear view showing a state in which the vicinity of the receptacle KRE1 is viewed from the rear side (rear side) outside the cover member 802. FIG. 10 is a cross-sectional view showing a state in which the vicinity of the receptacle KRE1 is viewed from below. The receptacle KRE1 includes a housing in which the insertion port OP1 is formed, and terminals TA01 to TA03.

差込口OP1は、主基板配線に設けられたコネクタプラグを差し込んで装着可能な開口部である。端子TA01〜TA03は、例えば銅などの金属を用いて構成され、差込口OP1に主基板配線のコネクタプラグが差し込まれたときに、コネクタプラグに設けられた複数の端子のうちで、対応する位置に配置された端子と接触して電気的に導通する金属部材である。レセプタクルKRE1では、信号端子となる端子TA02の両側を挟む位置で、一対の接地端子となる端子TA01、TA03が演出制御基板12の基板上に表面実装されている。主基板配線では、信号伝送線となる信号ラインの両側を挟む位置で、一対の接地電圧線となる接地ラインが設けられていてもよい。あるいは、主基板配線として同軸ケーブルを用いて、同軸ケーブルの内部導体が端子TA02と電気的に接続され、同軸ケーブルの外部導体が端子TA01、TA03と電気的に接続されるように構成してもよい。 The insertion port OP1 is an opening to which a connector plug provided in the main board wiring can be inserted and mounted. The terminals TA01 to TA03 are configured by using a metal such as copper, and correspond to a plurality of terminals provided on the connector plug when the connector plug of the main board wiring is inserted into the insertion port OP1. It is a metal member that comes into contact with a terminal arranged at a position and is electrically conductive. In the receptacle KRE1, terminals TA01 and TA03, which are a pair of ground terminals, are surface-mounted on the substrate of the effect control board 12 at positions sandwiching both sides of the terminal TA02, which is a signal terminal. In the main board wiring, a grounding line serving as a pair of grounding voltage lines may be provided at a position sandwiching both sides of the signal line serving as a signal transmission line. Alternatively, a coaxial cable may be used as the main board wiring so that the inner conductor of the coaxial cable is electrically connected to the terminal TA02 and the outer conductor of the coaxial cable is electrically connected to the terminals TA01 and TA03. Good.

レセプタクルKRE1は、端子配置面となる側面PL1にて、端子TA01〜TA03が外部に引き出され、演出制御基板12(第1基板12A)の基板上に設けられた接続パッドに接合させることができる。端子を接続パッドに接合させる方式は、はんだなどを用いた金属接合方式であってもよいし、導電性樹脂接合や異方性導電部材接合などの接着接合方式であってもよい。側面PL1の背面側となる側面PL2の側には、固定用金具SS01、SS02が設けられている。 In the receptacle KRE1, the terminals TA01 to TA03 are pulled out to the outside on the side surface PL1 which is the terminal arrangement surface, and can be joined to the connection pad provided on the substrate of the effect control substrate 12 (first substrate 12A). The method of joining the terminals to the connection pad may be a metal joining method using solder or the like, or an adhesive joining method such as a conductive resin joining or an anisotropic conductive member joining. Fixing metal fittings SS01 and SS02 are provided on the side of the side surface PL2, which is the back side of the side surface PL1.

基板ケース800のカバー部材802において、コネクタ用開口836のうちで、レセプタクルKRE1に対応して形成された開口領域836aは、他のレセプタクルに対応して形成された開口領域に比べて開口幅が狭くなるように形成されてもよい。レセプタクルKRE1の端子TA01〜TA03は、それぞれ開口領域836aにて基板ケース800から露出する露出部と基板ケース800に被覆されて露出しない被覆部とを有するように形成されている。例えば、端子TA01〜TA03において、対応する接続パッドに接合する先端部は、基板ケース800のカバー部材802に被覆されて露出しない被覆部に含まれていればよい。 In the cover member 802 of the substrate case 800, of the connector openings 836, the opening region 836a formed corresponding to the receptacle KRE1 has a narrower opening width than the opening region formed corresponding to the other receptacles. It may be formed so as to become. The terminals TA01 to TA03 of the receptacle KRE1 are formed so as to have an exposed portion exposed from the substrate case 800 and a coated portion covered with the substrate case 800 and not exposed in the opening region 836a, respectively. For example, in the terminals TA01 to TA03, the tip portion to be joined to the corresponding connection pad may be included in the covering portion covered with the cover member 802 of the substrate case 800 and not exposed.

基板ケース800のカバー部材802には、部品収容部802aと、開口領域836aにおける内側端面となる内周壁面836bを形成する開口周縁部840とが、勾配部821e1を介して一体形成されていればよい。部品収容部802aは、演出制御基板12の基板上に実装された電気部品の少なくとも一部を収容可能に形成されている。開口領域836aにおいて、内周壁面836bとレセプタクルKRE1との間隔は、部品収容部802aに遠い側の内周壁面836bとレセプタクルKRE1の側面PL2との間隔が開口幅W1であり、部品収容部802aに近い側の内周壁面836bとレセプタクルKRE1の端子配置面となる側面PL1との間隔が開口幅W2である。そして、開口幅W2は、開口幅W1よりも広くなるように、開口領域836aやレセプタクルKRE1の配置が調整されていればよい。レセプタクルKRE1の端子TA01〜TA03において、対応する接続パッドに接合されて表面実装された実装位置となる先端部は、開口領域836aにおける内周壁面836bを形成する開口周縁部840により被覆される。カバー部材802における開口周縁部840と演出制御基板12の基板面とにより、レセプタクルKRE1の実装位置に近接して、空間としてのスペースSP1が形成されている。 If the cover member 802 of the substrate case 800 is integrally formed with the component accommodating portion 802a and the opening peripheral edge portion 840 forming the inner peripheral wall surface 836b serving as the inner end surface in the opening region 836a via the gradient portion 821e1. Good. The component accommodating portion 802a is formed so as to accommodate at least a part of the electric components mounted on the substrate of the effect control substrate 12. In the opening region 836a, the distance between the inner peripheral wall surface 836b and the receptacle KRE1 is such that the distance between the inner peripheral wall surface 836b on the side farther from the component accommodating portion 802a and the side surface PL2 of the receptacle KRE1 is the opening width W1 and the component accommodating portion 802a. The distance between the inner peripheral wall surface 836b on the near side and the side surface PL1 serving as the terminal arrangement surface of the receptacle KRE1 is the opening width W2. The arrangement of the opening region 836a and the receptacle KRE1 may be adjusted so that the opening width W2 is wider than the opening width W1. At the terminals TA01 to TA03 of the receptacle KRE1, the tip portion that is joined to the corresponding connection pad and becomes the surface mount mounting position is covered with the opening peripheral edge portion 840 that forms the inner peripheral wall surface 836b in the opening region 836a. A space SP1 as a space is formed in the cover member 802 by the opening peripheral edge portion 840 and the substrate surface of the effect control substrate 12 in the vicinity of the mounting position of the receptacle KRE1.

端子TA01は、演出制御基板12の基板上に設けられたダミーパッドDP1に接合される。端子TA03は、演出制御基板12の基板上に設けられたダミーパッドDP2に接合される。また、端子TA01、TA03は、接続パッドGPA1に接合される。接続パッドGPA1は、演出制御基板12に設けられたスルーホールを介して、接地用の配線パターンが形成された配線層LY4に接続されていればよい。図10に示す演出制御基板12の基板断面は、絶縁層LY1と絶縁層LY3との間に配線層LY2が形成され、レセプタクルKRE1が表面実装される側には、例えばポリイミドなどを用いて、保護層LY0が形成されていればよい。このように、演出制御基板12における配線パターンは、演出制御基板12の基板内にて内層部となる絶縁層LY1と絶縁層LY3との間に設けられた配線層LY2に形成されてもよい。あるいは、演出制御基板12における配線パターンは、演出制御基板12の基板上にて表面形成されてもよい。端子TA02は、信号伝送用の配線パターンと電気的に接続された接続パッドに接合される。 The terminal TA01 is joined to the dummy pad DP1 provided on the substrate of the effect control substrate 12. The terminal TA03 is joined to the dummy pad DP2 provided on the substrate of the effect control substrate 12. Further, the terminals TA01 and TA03 are joined to the connection pad GPA1. The connection pad GPA 1 may be connected to the wiring layer LY4 on which the wiring pattern for grounding is formed through the through holes provided in the effect control board 12. The substrate cross section of the effect control substrate 12 shown in FIG. 10 is protected by using, for example, polyimide, on the side where the wiring layer LY2 is formed between the insulating layer LY1 and the insulating layer LY3 and the receptacle KRE1 is surface-mounted. It suffices if the layer LY0 is formed. As described above, the wiring pattern on the effect control board 12 may be formed on the wiring layer LY2 provided between the insulating layer LY1 and the insulating layer LY3, which are inner layers in the effect control board 12. Alternatively, the wiring pattern on the effect control board 12 may be surface-formed on the board of the effect control board 12. The terminal TA02 is joined to a connection pad that is electrically connected to a wiring pattern for signal transmission.

レセプタクルKRE1が備える固定用金具SS01は、演出制御基板12の基板上に設けられたダミーパッドDP3に接合される。レセプタクルKRE1が備える固定用金具SS02は、演出制御基板12の基板上に設けられたダミーパッドDP4に接合される。このように、端子TA01〜TA03が配置される側面PL1の背面側となる側面PL2の側にて、固定用金具SS01、SS02が、演出制御基板12の基板上に設けられたダミーパッドDP3、DP4に接合されるようにすればよい。 The fixing metal fitting SS01 included in the receptacle KRE1 is joined to the dummy pad DP3 provided on the substrate of the effect control substrate 12. The fixing metal fitting SS02 included in the receptacle KRE1 is joined to the dummy pad DP4 provided on the substrate of the effect control substrate 12. In this way, on the side of the side surface PL2 which is the back side of the side surface PL1 where the terminals TA01 to TA03 are arranged, the fixing metal fittings SS01 and SS02 are provided on the substrate of the effect control board 12, and the dummy pads DP3 and DP4 are provided. It suffices to be joined to.

主基板11から演出制御基板12に対しては、演出制御コマンドが送信されるところ、そのコマンドを伝送するための主基板配線では、信号伝送線となる信号ラインが1本のみとなる場合がある。これに対応して、演出制御基板12の基板上に表面実装されるレセプタクルKRE1では、信号端子となる端子TA02のみを設ける場合も考えられる。この場合には、レセプタクルKRE1の高さに応じた演出制御基板12の基板表面からの突出量に対して、レセプタクルKRE1の横幅や奥行きに応じた演出制御基板12の基板上における接合面の面積が減少しやすくなるので、レセプタクルKRE1の表面実装による接合強度を十分に確保できなくなるおそれがある。そこで、レセプタクルKRE1では、信号端子となる端子TA02の両側を挟む位置で、一対の接地端子となる端子TA01、TA03が演出制御基板12の基板上に表面実装されるようにする。これにより、レセプタクルKRE1の表面実装による接合強度を十分に確保できる適切な基板構成が可能になる。また、信号端子となる端子TA02の両側が一対の接地端子となる端子TA01、TA03で挟まれているので、ノイズの影響を受けにくい適切な基板構成が可能になる。 When an effect control command is transmitted from the main board 11 to the effect control board 12, the main board wiring for transmitting the command may have only one signal line as a signal transmission line. .. Correspondingly, in the receptacle KRE1 surface-mounted on the effect control board 12, it is conceivable that only the terminal TA02 serving as the signal terminal is provided. In this case, the area of the joint surface on the substrate of the effect control board 12 according to the width and depth of the receptacle KRE1 is larger than the amount of protrusion of the effect control board 12 from the substrate surface according to the height of the receptacle KRE1. Since it tends to decrease, there is a possibility that sufficient bonding strength cannot be ensured by surface mounting of the receptacle KRE1. Therefore, in the receptacle KRE1, the terminals TA01 and TA03, which are a pair of ground terminals, are surface-mounted on the substrate of the effect control board 12 at positions sandwiching both sides of the terminal TA02, which is a signal terminal. This enables an appropriate substrate configuration that can sufficiently secure the bonding strength by surface mounting of the receptacle KRE1. Further, since both sides of the terminal TA02 serving as a signal terminal are sandwiched between the terminals TA01 and TA03 serving as a pair of ground terminals, an appropriate board configuration that is not easily affected by noise becomes possible.

レセプタクルKRE1において、端子TA01は演出制御基板12の基板上に設けられたダミーパッドDP1に接合され、端子TA03は演出制御基板12の基板上に設けられたダミーパッドDP2に接合される。また、端子TA01〜TA03の先端部は、基板ケース800のカバー部材802に被覆されるように配置する。このように、端子TA01、TA03がダミーパッドDP1、DP2に接合されているので、レセプタクルKRE1の表面実装による接合強度を十分に確保できる適切な基板構成が可能になる。端子TA01〜TA03の先端部が基板ケース800のカバー部材802に被覆されるので、端子と基板面との接合部分といった、表面実装における重要な部位を保護できる適切な基板構成が可能になる。なお、信号端子となる端子TA02については、ダミーパッドに接合されてもよいし、ダミーパッドには接合されないようにしてもよい。信号端子となる端子TA02をダミーパッドには接合されないようにすることで、導体形状の影響による信号劣化を防止してもよい。 In the receptacle KRE1, the terminal TA01 is joined to the dummy pad DP1 provided on the substrate of the effect control board 12, and the terminal TA03 is joined to the dummy pad DP2 provided on the substrate of the effect control board 12. Further, the tips of the terminals TA01 to TA03 are arranged so as to be covered with the cover member 802 of the substrate case 800. Since the terminals TA01 and TA03 are joined to the dummy pads DP1 and DP2 in this way, it is possible to form an appropriate substrate that can sufficiently secure the joining strength by surface mounting of the receptacle KRE1. Since the tip portions of the terminals TA01 to TA03 are covered with the cover member 802 of the substrate case 800, an appropriate substrate configuration capable of protecting important parts in surface mounting such as a joint portion between the terminal and the substrate surface becomes possible. The terminal TA02, which is a signal terminal, may be joined to the dummy pad or may not be joined to the dummy pad. By preventing the terminal TA02, which is a signal terminal, from being joined to the dummy pad, signal deterioration due to the influence of the conductor shape may be prevented.

レセプタクルKRE1において、端子TA01〜TA03が配置される側面PL1の背面側となる側面PL2の側にて、固定用金具SS01は演出制御基板12の基板上に設けられたダミーパッドDP3に接合され、固定用金具SS02は演出制御基板12の基板上に設けられたダミーパッドDP4に接合される。このように、固定用金具SS01、SS02がダミーパッドDP3、DP4に接合されているので、レセプタクルKRE1の表面実装による接合強度を十分に確保できる適切な基板構成が可能になる。なお、固定用金具SS01、SS02などの金属部材を基板上に接合する方法によらず、例えばレセプタクルKRE1のハウジングと同様の合成樹脂などを用いた固定部材を基板上に接着させるといった、任意の固定部材を基板上に接合できるものであればよい。 In the receptacle KRE1, the fixing metal fitting SS01 is joined to and fixed to the dummy pad DP3 provided on the substrate of the effect control board 12 on the side of the side surface PL2 which is the back side of the side surface PL1 where the terminals TA01 to TA03 are arranged. The metal fitting SS02 is joined to the dummy pad DP4 provided on the substrate of the effect control board 12. In this way, since the fixing metal fittings SS01 and SS02 are joined to the dummy pads DP3 and DP4, it is possible to form an appropriate substrate that can sufficiently secure the joining strength by surface mounting of the receptacle KRE1. It should be noted that, regardless of the method of joining metal members such as fixing metal fittings SS01 and SS02 on the substrate, arbitrary fixing such as bonding a fixing member using a synthetic resin similar to the housing of the receptacle KRE1 to the substrate is used. Any material may be used as long as the members can be joined on the substrate.

基板ケース800のカバー部材802における部品収容部802aは、演出制御基板12の基板上に実装された電気部品の少なくとも一部を収容可能に形成され、開口領域836aにおける内周壁面836bとレセプタクルKRE1との間隔は、部品収容部802aに近い側の開口幅W2が遠い側の開口幅W1よりも広く形成されている。部品収容部802aに近い側は、レセプタクルKRE1において端子TA01〜TA03が外部に引き出される端子配置面となる側面PL1の側となる。これに対し、部品収容部802aに遠い側は、レセプタクルKRE1において端子配置面の背面側となる側面PL2の側となる。したがって、開口領域836aにおける内周壁面836bとレセプタクルKRE1との間隔は、端子配置面となる側面PL1に対応する側の開口幅W2が端子配置面の背面となる側面PL2に対応する側の開口幅W1よりも広く形成されている。このように開口幅が調整されているので、例えばカバー部材802を容易に取り付けたり取り外したり位置合わせができる適切な基板構成が可能になる。また、カバー部材802の取付け時や取外し時にレセプタクルKRE1の端子配置面とカバー部材802とが衝突することによる破損を抑制できる適切な基板構成が可能になる。 The component accommodating portion 802a in the cover member 802 of the substrate case 800 is formed so as to accommodate at least a part of the electric components mounted on the substrate of the effect control substrate 12, and includes the inner peripheral wall surface 836b and the receptacle KRE1 in the opening region 836a. The opening width W2 on the side closer to the component accommodating portion 802a is formed wider than the opening width W1 on the far side. The side closer to the component accommodating portion 802a is the side of the side surface PL1 which is the terminal arrangement surface from which the terminals TA01 to TA03 are pulled out in the receptacle KRE1. On the other hand, the side far from the component accommodating portion 802a is the side of the side surface PL2 which is the back side of the terminal arrangement surface in the receptacle KRE1. Therefore, the distance between the inner peripheral wall surface 836b and the receptacle KRE1 in the opening region 836a is the opening width W2 on the side corresponding to the side surface PL1 which is the terminal arrangement surface and the opening width on the side corresponding to the side surface PL2 which is the back surface of the terminal arrangement surface. It is formed wider than W1. Since the opening width is adjusted in this way, for example, an appropriate substrate configuration that allows the cover member 802 to be easily attached, detached, and aligned becomes possible. Further, it is possible to form an appropriate substrate capable of suppressing damage due to collision between the terminal arrangement surface of the receptacle KRE1 and the cover member 802 when the cover member 802 is attached or detached.

レセプタクルKRE1の端子TA01〜TA03は、それぞれ開口領域836aにて基板ケース800のカバー部材802により被覆されず露出する露出部と基板ケース800のカバー部材802により被覆されて露出しない被覆部とが形成される。このように、各端子TA01〜TA03には、露出部とは異なり、被覆されて露出しない被覆部が形成されるので、端子と基板面との接合部分といった、表面実装における重要な部位を保護できる適切な基板構成が可能になる。 The terminals TA01 to TA03 of the receptacle KRE1 are formed with an exposed portion that is not covered by the cover member 802 of the substrate case 800 and is exposed by the cover member 802 of the substrate case 800 in the opening region 836a, respectively. To. In this way, unlike the exposed portion, each terminal TA01 to TA03 is formed with a coated portion that is not exposed, so that an important portion in surface mounting such as a joint portion between the terminal and the substrate surface can be protected. Appropriate board configuration is possible.

レセプタクルKRE1の端子TA01〜TA03において、演出制御基板12の基板上で対応する接続パッドに接合するように表面実装された実装位置は、開口領域836aにおける内周壁面836bを形成するカバー部材802の開口周縁部840により被覆される。そして、カバー部材802の開口周縁部840と演出制御基板12の基板面とにより、レセプタクルKRE1の実装位置に近接するスペースSP1が形成される。このように、カバー部材802の開口周縁部840と演出制御基板12の基板面とが位置調整可能に配置されるので、レセプタクルKRE1の実装位置を保護できる適切な基板構成が可能になる。 At the terminals TA01 to TA03 of the receptacle KRE1, the mounting position mounted on the surface of the effect control board 12 so as to be joined to the corresponding connection pad is the opening of the cover member 802 forming the inner peripheral wall surface 836b in the opening region 836a. It is covered by a peripheral edge portion 840. Then, the space SP1 close to the mounting position of the receptacle KRE1 is formed by the opening peripheral edge portion 840 of the cover member 802 and the substrate surface of the effect control board 12. In this way, since the opening peripheral edge portion 840 of the cover member 802 and the substrate surface of the effect control substrate 12 are arranged in a position-adjustable manner, an appropriate substrate configuration capable of protecting the mounting position of the receptacle KRE1 becomes possible.

図11(A)は、主基板配線に対応する伝送経路を示している。図11(A)に示すように、主基板配線用のレセプタクルKRE1にて、端子TA02に供給された信号SCDは、入力ドライバ回路130を介して、演出制御用CPU120に入力される。レセプタクルKRE1の端子TA01、TA03は、接地(グランドラインに接続)されている。 FIG. 11A shows a transmission path corresponding to the main board wiring. As shown in FIG. 11A, the signal SCD supplied to the terminal TA02 in the receptacle KRE1 for wiring the main board is input to the effect control CPU 120 via the input driver circuit 130. The terminals TA01 and TA03 of the receptacle KRE1 are grounded (connected to the ground line).

図11(B)は、電源基板配線に対応する伝送経路を示している。電源基板配線用のレセプタクルKRE2は、端子TA11〜TA30を備えている。このうち、レセプタクルKRE2において外側に対応する端子TA11、TA12と端子TA29、TA30とは、いずれも接地(グランドラインに接続)されている。また、端子TA11、TA12、TA29、TA30の他にも、端子TA25、TA26は、接地(グランドラインに接続)されている。レセプタクルKRE2の端子TA13、TA14には、直流34Vの電源電圧VSL2が供給される。レセプタクルKRE2の端子TA15〜TA20には、直流12Vの電源電圧VDD2が供給される。レセプタクルKRE2の端子TA21〜TA24には、直流5Vの電源電圧VCC2が供給される。レセプタクルKRE2の端子TA27、TA28には、直流12Vの電源電圧VDD3が供給される。 FIG. 11B shows a transmission path corresponding to the power supply board wiring. The receptacle KRE2 for wiring the power supply board includes terminals TA11 to TA30. Of these, the terminals TA11 and TA12 and the terminals TA29 and TA30 corresponding to the outside of the receptacle KRE2 are all grounded (connected to the ground line). In addition to the terminals TA11, TA12, TA29, and TA30, the terminals TA25 and TA26 are grounded (connected to the ground line). A DC 34V power supply voltage VSL2 is supplied to the terminals TA13 and TA14 of the receptacle KRE2. A DC 12V power supply voltage VDD2 is supplied to the terminals TA15 to TA20 of the receptacle KRE2. A DC 5V power supply voltage VCS2 is supplied to the terminals TA21 to TA24 of the receptacle KRE2. A DC 12V power supply voltage VDD3 is supplied to the terminals TA27 and TA28 of the receptacle KRE2.

電源基板配線用のレセプタクルKRE2に接続された電源基板配線を経由して電源基板92から演出制御基板12に供給された直流34Vの電源電圧VSL2は、そのまま電源電圧VSLとして演出制御基板12から出力され、ドライバ基板配線用のレセプタクルKRE3に接続されたドライバ基板配線を経由して、ドライバ基板19に供給される。例えば、電源基板配線用のレセプタクルKRE2において、電源電圧VSL2の供給を受ける端子TA13、TA14は、電源ラインLSLに接続され、電源ラインLSLがドライバ基板配線用のレセプタクルKRE3における所定端子に接続されている。図4に示すように、電源基板配線用のレセプタクルKRE2はドライバ基板配線用のレセプタクルKRE3と隣接して設けられ、電源ラインLSLは演出制御基板12における主要な電気回路や電気部品に接近しない演出制御基板12の端部を通過するように配置されていればよい。 The DC 34V power supply voltage VSL2 supplied from the power supply board 92 to the production control board 12 via the power supply board wiring connected to the receptacle KRE2 for power supply board wiring is directly output from the production control board 12 as the power supply voltage VSL. , It is supplied to the driver board 19 via the driver board wiring connected to the receptacle KRE3 for the driver board wiring. For example, in the receptacle KRE2 for wiring the power supply board, the terminals TA13 and TA14 that receive the supply of the power supply voltage VSL2 are connected to the power supply line LSL, and the power supply line LSL is connected to a predetermined terminal in the receptacle KRE3 for wiring the driver board. .. As shown in FIG. 4, the receptacle KRE2 for wiring the power supply board is provided adjacent to the receptacle KRE3 for wiring the driver board, and the power supply line LSL is an effect control that does not approach the main electric circuits and electric components in the effect control board 12. It may be arranged so as to pass through the end portion of the substrate 12.

図12は、電源電圧VSLの伝送経路を示している。電源基板92では、変圧回路501、直流電圧生成回路502などを用いて、外部電源である商用電源から直流34Vの電源電圧VSL2が生成される。例えば変圧回路501では、交流24Vの電源電圧が生成される。直流電圧生成回路502は、整流回路や平滑回路を含み、交流24Vの電源電圧を整流、平滑して直流34Vの電源電圧VSL2を生成する。直流34Vの電源電圧VSL2は、フィードバック制御などによる電圧制御が行われていないので、交流24Vの電源電圧の変動により、直流34Vの電源電圧VSL2も変動する。このように、レセプタクルKRE2の端子TA13、TA14に供給される直流34Vの電源電圧VSL2は、電圧制御が行われていない変動幅(リップル成分)が大きい直流電圧である。これに対し、レセプタクルKRE2の端子TA15〜TA20に供給される直流12Vの電源電圧VDD2、レセプタクルKRE2の端子TA21〜TA24に供給される直流5Vの電源電圧VCC2、レセプタクルKRE2の端子TA27、TA28に供給される直流12Vの電源電圧VDD3は、いずれも電源基板92において、フィードバック制御による電圧制御が行われ、直流34Vの電源電圧VSLと比較して、変動幅(リップル成分)が少ない直流電圧であればよい。 FIG. 12 shows a transmission path of the power supply voltage VSL. In the power supply board 92, a DC voltage VSL2 of 34 V is generated from a commercial power source which is an external power source by using a transformer circuit 501, a DC voltage generation circuit 502, and the like. For example, in the transformer circuit 501, an AC 24V power supply voltage is generated. The DC voltage generation circuit 502 includes a rectifier circuit and a smoothing circuit, and rectifies and smoothes the AC 24V power supply voltage to generate a DC 34V power supply voltage VSL2. Since the DC 34V power supply voltage VSL2 is not voltage-controlled by feedback control or the like, the DC 34V power supply voltage VSL2 also fluctuates due to fluctuations in the AC 24V power supply voltage. As described above, the DC 34V power supply voltage VSL2 supplied to the terminals TA13 and TA14 of the receptacle KRE2 is a DC voltage having a large fluctuation range (ripple component) without voltage control. On the other hand, it is supplied to the DC 12V power supply voltage VDD2 supplied to the terminals TA15 to TA20 of the receptacle KRE2, the DC 5V power supply voltage VCS2 supplied to the receptacle KRE2 terminals TA21 to TA24, and the terminals TA27 and TA28 of the receptacle KRE2. The DC 12V power supply voltage VDD3 may be any DC voltage that is controlled by feedback control on the power supply board 92 and has a smaller fluctuation range (ripple component) than the DC 34V power supply voltage VSL. ..

演出制御基板12において、直流34Vの電源電圧VSLに対応する電源ラインLSLにはフィルタ回路などの電圧を安定化する安定化回路が介在しない。その一方で、ドライバ基板19では、直流34Vの電源電圧VSLをフィルタ回路511に入力して、電圧を安定化する。また、演出制御基板12において、直流34Vの電源電圧VSLとは異なる電源電圧に対応する電源ラインにはフィルタ回路などにより電圧を安定化する安定化回路が介在する。 In the effect control board 12, the power supply line LSL corresponding to the power supply voltage VSL of DC 34V does not include a stabilizing circuit such as a filter circuit for stabilizing the voltage. On the other hand, in the driver board 19, a DC 34V power supply voltage VSL is input to the filter circuit 511 to stabilize the voltage. Further, in the effect control board 12, a stabilizing circuit for stabilizing the voltage by a filter circuit or the like is interposed in the power supply line corresponding to the power supply voltage different from the power supply voltage VSL of DC 34V.

例えば電源基板配線用のレセプタクルKRE2において、直流12Vの電源電圧VDD2が供給される端子TA15〜TA20は、フィルタ回路131aに接続され、直流5Vの電源電圧VCC2が供給される端子TA21〜TA24は、フィルタ回路131bに接続され、直流12Vの電源電圧VDD3が供給される端子TA27、TA28は、フィルタ回路131cに接続されている。フィルタ回路131aの出力部は直流12Vの電源電圧VDSを供給する電源ラインLDSに接続され、フィルタ回路131bの出力部は直流5Vの電源電圧VCCを供給する電源ラインLCCに接続され、フィルタ回路131cの出力部は直流12Vの電源電圧VDCを供給する電源ラインLDCに接続されている。こうして、フィルタ回路131aはレセプタクルKRE2の端子TA15〜TA20と直流12Vの電源電圧VDSに対応する電源ラインLDSとの間に介在し、フィルタ回路131bはレセプタクルKRE2の端子TA21〜TA24と直流5Vの電源電圧VCCに対応する電源ラインLCCとの間に介在し、フィルタ回路131cはレセプタクルKRE2の端子TA27、TA28と直流12Vの電源電圧VDCに対応する電源ラインLDCとの間に介在する。 For example, in the receptacle KRE2 for wiring the power supply board, the terminals TA15 to TA20 to which the power supply voltage VDD2 of DC 12V is supplied are connected to the filter circuit 131a, and the terminals TA21 to TA24 to which the power supply voltage VCS2 of DC 5V is supplied are filters. The terminals TA27 and TA28, which are connected to the circuit 131b and to which the DC 12V power supply voltage VDD3 is supplied, are connected to the filter circuit 131c. The output section of the filter circuit 131a is connected to the power supply line LDS that supplies the DC 12V power supply voltage VDS, and the output section of the filter circuit 131b is connected to the power supply line LCC that supplies the DC 5V power supply voltage VCS. The output unit is connected to a power supply line LDC that supplies a DC 12V power supply voltage VDC. In this way, the filter circuit 131a is interposed between the terminals TA15 to TA20 of the receptacle KRE2 and the power supply line LDS corresponding to the power supply voltage VDS of DC 12V, and the filter circuit 131b is interposed between the terminals TA21 to TA24 of the receptacle KRE2 and the power supply voltage of DC 5V. It is interposed between the power supply line LCC corresponding to the VCS, and the filter circuit 131c is interposed between the terminals TA27 and TA28 of the receptacle KRE2 and the power supply line LDC corresponding to the power supply voltage VDC of DC 12V.

電源ラインLSLは、直流34Vの電源電圧VSLを供給するために設けられている。電源ラインLDSは、直流12Vの電源電圧VDSを供給するために設けられている。電源ラインLCCは、直流5Vの電源電圧VCCを供給するために設けられている。電源ラインLDCは、直流12Vの電源電圧VDCを供給するために設けられている。したがって、フィルタ回路が介在しない電源ラインLSLは、フィルタ回路が介在する電源ラインLDS、LCC、LDCのいずれと比較しても、高い電源電圧を供給するために設けられている。 The power supply line LSL is provided to supply a power supply voltage VSL of DC 34V. The power supply line LDS is provided to supply a power supply voltage VDS of DC 12V. The power supply line LCC is provided to supply a DC 5V power supply voltage VCS. The power supply line LDC is provided to supply a power supply voltage VDC of DC 12V. Therefore, the power supply line LSL without the filter circuit is provided to supply a higher power supply voltage than any of the power supply lines LDS, LCC, and LDC with the filter circuit.

レセプタクルKRE2では、直流12Vの電源電圧VDD2が供給される6つの端子TA15〜TA20、直流5Vの電源電圧VCC2が供給される4つの端子TA21〜TA24、直流12Vの電源電圧VDD3が供給される2つの端子TA27、TA28が設けられる一方で、直流34Vの電源電圧VSL2が供給される2つの端子TA13、TA14が設けられる。そのため、レセプタクルKRE2では、電源電圧が供給される端子のうちで、フィルタ回路に接続された端子TA15〜TA20、TA21〜TA24、TA27、TA28の端子数が、フィルタ回路に接続されていない端子TA13、TA14の端子数よりも多くなる。なお、それぞれの電源電圧に対応した端子数は、電源容量や負荷電流に応じて設定したものであればよい。 In the receptacle KRE2, the six terminals TA15 to TA20 to which the DC 12V power supply voltage VDD2 is supplied, the four terminals TA21 to TA24 to which the DC 5V power supply voltage VCS2 is supplied, and the two terminals to which the DC 12V power supply voltage VDD3 is supplied. While the terminals TA27 and TA28 are provided, the two terminals TA13 and TA14 to which the DC 34V power supply voltage VSL2 is supplied are provided. Therefore, in the receptacle KRE2, among the terminals to which the power supply voltage is supplied, the number of terminals TA15 to TA20, TA21 to TA24, TA27, and TA28 connected to the filter circuit is not connected to the filter circuit. It is larger than the number of terminals of TA14. The number of terminals corresponding to each power supply voltage may be set according to the power supply capacity and the load current.

レセプタクルKRE2では、端子TA15〜TA20に直流12Vの電源電圧VDD2が供給され、端子TA21〜TA24に直流5Vの電源電圧VCC2が供給され、端子TA27、TA28に直流12Vの電源電圧VDD3が供給される一方で、端子TA13、TA14に直流34Vの電源電圧VSL2が供給される。そして、レセプタクルKRE2の端子TA15〜TA20と直流12Vの電源電圧VDSを供給する電源ラインLDSとの間にはフィルタ回路131aが介在し、レセプタクルKRE2の端子TA21〜TA24と直流5Vの電源電圧VCCを供給する電源ラインLCCとの間にはフィルタ回路131bが介在し、レセプタクルKRE2の端子TA27、TA28と直流12Vの電源電圧VDCを供給する電源ラインLDCとの間にはフィルタ回路131cが介在する。これに対し、レセプタクルKRE2の端子TA13、TA14と直流34Vの電源電圧VSLを供給する電源ラインLSLとの間にはフィルタ回路が介在しない。このように、フィルタ回路が介在する電源ラインLDS、LCC、LDCは、直流12Vあるいは直流5Vといった複数種類の電源電圧を供給可能であり、フィルタ回路が介在しない電源ラインLSLは、直流34Vという一種類の電源電圧を供給可能である。レセプタクルKRE2では、端子TA13、TA14が端子TA15〜TA24などよりも外側に配置されている。あるいは、レセプタクルKRE2では、端子TA15〜TA24、TA27、TA28のうちで、例えば端子TA15〜TA24のように、端子TA13、TA14よりも内側に配置された端子が含まれている。 In the receptacle KRE2, the DC 12V power supply voltage VDD2 is supplied to the terminals TA15 to TA20, the DC 5V power supply voltage VCS2 is supplied to the terminals TA21 to TA24, and the DC 12V power supply voltage VDD3 is supplied to the terminals TA27 and TA28. Then, a DC 34V power supply voltage VSL2 is supplied to the terminals TA13 and TA14. A filter circuit 131a is interposed between the terminals TA15 to TA20 of the receptacle KRE2 and the power supply line LDS for supplying the power supply voltage VDS of DC 12V, and supplies the terminals TA21 to TA24 of the receptacle KRE2 and the power supply voltage VCS of DC 5V. A filter circuit 131b is interposed between the power supply line LCC, and a filter circuit 131c is interposed between the terminals TA27 and TA28 of the receptacle KRE2 and the power supply line LDC for supplying a DC 12V power supply voltage VDC. On the other hand, no filter circuit is interposed between the terminals TA13 and TA14 of the receptacle KRE2 and the power supply line LSL for supplying the power supply voltage VSL of DC 34V. In this way, the power supply lines LDS, LCC, and LDC with the filter circuit intervening can supply a plurality of types of power supply voltages such as DC 12V or DC 5V, and the power supply line LSL without the filter circuit is one type of DC 34V. It is possible to supply the power supply voltage of. In the receptacle KRE2, the terminals TA13 and TA14 are arranged outside the terminals TA15 to TA24 and the like. Alternatively, the receptacle KRE2 includes terminals arranged inside the terminals TA13 and TA14, such as terminals TA15 to TA24, among the terminals TA15 to TA24, TA27, and TA28.

レセプタクルKRE2では、端子TA11、TA12と、端子TA29、TA30との間に、端子TA13〜TA24、TA27、TA28が配置される。端子TA13〜TA24、TA27、TA28は、いずれも電源電圧が供給される端子であり、各種の電源電圧に接続される電源電圧端子となる。これに対し、端子TA11、TA12と、端子TA29、TA30とは、いずれも電源電圧が供給されない端子であり、接地電圧に接続される接地端子となる。したがって、レセプタクルKRE2では、接地端子となる端子TA11、TA12と端子TA29、TA30との間に、電源電圧端子となる端子TA13〜TA24、TA27、TA28が配置される。 In the receptacle KRE2, terminals TA13 to TA24, TA27, and TA28 are arranged between the terminals TA11 and TA12 and the terminals TA29 and TA30. The terminals TA13 to TA24, TA27, and TA28 are all terminals to which a power supply voltage is supplied, and are power supply voltage terminals connected to various power supply voltages. On the other hand, the terminals TA11 and TA12 and the terminals TA29 and TA30 are terminals to which the power supply voltage is not supplied, and are ground terminals connected to the ground voltage. Therefore, in the receptacle KRE2, terminals TA13 to TA24, TA27, and TA28 that serve as power supply voltage terminals are arranged between the terminals TA11 and TA12 that serve as ground terminals and the terminals TA29 and TA30.

レセプタクルKRE2では、端子TA11、TA12と、端子TA25、TA26との間に、端子TA13、TA14と、端子TA15〜TA24とが配置され、端子TA25、TA26と、端子TA29、TA30との間に、端子TA27、TA28が配置される。端子TA13、TA14は、直流34Vの電源電圧VSL2が供給される端子であり、電源電圧VSL2に接続される電源電圧端子である。端子TA15〜TA20は、直流12Vの電源電圧VDD2が供給される端子であり、電源電圧VDD2に接続される電源電圧端子である。端子TA21〜TA24は、直流5Vの電源電圧VCC2が供給される端子であり、電源電圧VCC2に接続される電源電圧端子である。端子TA27、TA28は、直流12Vの電源電圧VDD3が供給される端子であり、電源電圧VDD3に接続される電源電圧端子である。そのため、直流34Vの電源電圧VSL2に接続される電源電圧端子としての端子TA13、TA14と、直流34Vの電源電圧VSL2以外の電源電圧に接続される電源電圧端子としての端子TA15〜TA24、TA27、TA28のうちの一部である端子TA15〜TA24とが、接地端子となる端子TA11、TA12と端子TA25、TA26との間に配置される。また、直流34Vの電源電圧VSL2以外の電源電圧に接続される電源電圧端子としての端子TA15〜TA24、TA27、TA28のうちで、他の一部である端子TA27、TA28が、接地端子となる端子TA25、TA26と端子TA29、TA30との間に配置される。 In the receptacle KRE2, the terminals TA13, TA14 and the terminals TA15 to TA24 are arranged between the terminals TA11 and TA12 and the terminals TA25 and TA26, and the terminals are located between the terminals TA25 and TA26 and the terminals TA29 and TA30. TA27 and TA28 are arranged. The terminals TA13 and TA14 are terminals to which a DC 34V power supply voltage VSL2 is supplied, and are power supply voltage terminals connected to the power supply voltage VSL2. Terminals TA15 to TA20 are terminals to which a DC 12V power supply voltage VDD2 is supplied, and are power supply voltage terminals connected to the power supply voltage VDD2. The terminals TA21 to TA24 are terminals to which a DC 5V power supply voltage VCS2 is supplied, and are power supply voltage terminals connected to the power supply voltage VCS2. The terminals TA27 and TA28 are terminals to which a DC 12V power supply voltage VDD3 is supplied, and are power supply voltage terminals connected to the power supply voltage VDD3. Therefore, terminals TA13 and TA14 as power supply voltage terminals connected to the DC 34V power supply voltage VSL2 and terminals TA15 to TA24, TA27, TA28 as power supply voltage terminals connected to a power supply voltage other than the DC 34V power supply voltage VSL2. Terminals TA15 to TA24, which are a part of the above, are arranged between terminals TA11 and TA12 and terminals TA25 and TA26 which are ground terminals. Further, among the terminals TA15 to TA24, TA27, and TA28 as power supply voltage terminals connected to a power supply voltage other than the DC 34V power supply voltage VSL2, the other terminals TA27 and TA28 serve as ground terminals. It is arranged between the TA25 and TA26 and the terminals TA29 and TA30.

端子TA27、TA28に供給される直流12Vの電源電圧VDD3は、降圧コンバータ回路132により直流1.05Vの電源電圧を生成するために用いられる。直流1.05Vの電源電圧は、例えば表示制御部123のグラフィックスプロセッサといった、特定のマイクロプロセッサに供給される。したがって、レセプタクルKRE2では、電源電圧に接続される端子TA13〜TA24、TA27、TA28のうちで、変動幅(リップル成分)が比較的に大きい直流34Vの電源電圧VSL2に接続される端子TA13、TA14は、表示制御部123のグラフィックスプロセッサといった特定のマイクロプロセッサに供給する電源電圧の生成に用いられる直流12Vの電源電圧VDD3に接続されるTA27、TA28から最も離れて配置される。 The DC 12V power supply voltage VDD3 supplied to the terminals TA27 and TA28 is used to generate a DC 1.05V power supply voltage by the step-down converter circuit 132. The DC 1.05V power supply voltage is supplied to a specific microprocessor, for example, the graphics processor of the display control unit 123. Therefore, in the receptacle KRE2, among the terminals TA13 to TA24, TA27, and TA28 connected to the power supply voltage, the terminals TA13 and TA14 connected to the power supply voltage VSL2 of DC 34V having a relatively large fluctuation width (ripple component) are , TA27, TA28 connected to the DC 12V power supply voltage VDD3 used to generate the power supply voltage supplied to a specific microprocessor such as the graphics processor of the display control unit 123.

演出制御基板12では、直流34Vの電源電圧VSL2を安定化してから電源電圧VSLとして出力する場合も考えられる。しかしながら、演出制御基板12では直接的な用途のない直流34Vの電源電圧VSL2を安定化する回路素子の設置は、部品点数や基板容積の増大を招き、電力損失や製造コストも増加する。また、特別な回路素子の設置により、演出制御基板12のリユースや共通化が困難になるおそれもある。そこで、電圧制御が行われていない直流34Vの電源電圧VSL2は、そのまま電源電圧VSLとして演出制御基板12から出力され、ドライバ基板19にてフィルタ回路511に入力して電圧を安定化する。これにより、部品点数や基板容積の増大、電力損失や製造コストの増加を防止する適切な基板構成が可能になる。また、演出制御基板12のリユースや共通化が容易に行われる適切な基板構成が可能になる。また、電源ラインLSLは、演出制御基板12における主要な電気回路や電気部品から離れて配置されることにより、変動幅(リップル成分)が大きい直流電圧によるノイズの悪影響を防止する適切な基板構成が可能になる。 In the effect control board 12, it is conceivable that the power supply voltage VSL2 of DC 34V is stabilized and then output as the power supply voltage VSL. However, the installation of the circuit element that stabilizes the DC 34V power supply voltage VSL2, which is not directly used in the effect control board 12, causes an increase in the number of parts and the board volume, and also increases the power loss and the manufacturing cost. Further, the installation of a special circuit element may make it difficult to reuse or standardize the effect control board 12. Therefore, the DC 34V power supply voltage VSL2 for which voltage control is not performed is output as it is as the power supply voltage VSL from the effect control board 12, and is input to the filter circuit 511 on the driver board 19 to stabilize the voltage. This enables an appropriate board configuration that prevents an increase in the number of parts and a board volume, and an increase in power loss and manufacturing cost. In addition, an appropriate board configuration that allows easy reuse and standardization of the effect control board 12 becomes possible. Further, the power supply line LSL is arranged away from the main electric circuits and electric components in the effect control board 12, so that an appropriate board configuration for preventing the adverse effect of noise due to a DC voltage having a large fluctuation width (ripple component) is provided. It will be possible.

演出制御基板12において、直流34Vの電源電圧VSLを供給する電源ラインLSLは、直流12Vの電源電圧VDSを供給する電源ラインLDS、直流5Vの電源電圧VCCを供給する電源ラインLCC、直流12Vの電源電圧VDSを供給する電源ラインLDSのいずれと比較しても、高い電源電圧となる直流34Vを供給する。一般的に、高い電源電圧を安定化する安定化回路は、低い電源電圧を安定化する安定化回路よりも、回路素子の容積や電力損失が大きなものになりやすく、回路素子の値段が高価なものになりやすい。そこで、高い電源電圧となる直流34Vの電源電圧VSLを供給する電源ラインLSLにはフィルタ回路が介在しないことにより、基板容積の増大、電力損失や製造コストの増加を防止する適切な基板構成が可能になる。 In the production control board 12, the power supply line LSL for supplying the DC 34V power supply voltage VSL includes a power supply line LDS for supplying the DC 12V power supply voltage VDS, a power supply line LCC for supplying the DC 5V power supply voltage VCS, and a DC 12V power supply. Compared with any of the power supply line LDSs that supply the voltage VDS, DC 34V, which is a high power supply voltage, is supplied. In general, a stabilizing circuit that stabilizes a high power supply voltage tends to have a larger volume and power loss of a circuit element than a stabilizing circuit that stabilizes a low power supply voltage, and the cost of the circuit element is high. It is easy to become a thing. Therefore, by not interposing a filter circuit in the power supply line LSL that supplies the DC 34V power supply voltage VSL, which is a high power supply voltage, it is possible to configure an appropriate board to prevent an increase in board volume, power loss, and manufacturing cost. become.

レセプタクルKRE2において、2つの端子TA13、TA14には直流34Vの電源電圧VSLが供給される。これに対し、レセプタクルKRE2において、6つの端子TA15〜TA20には直流12Vの電源電圧VDD2が供給され、4つの端子TA21〜TA24には直流5Vの電源電圧VCC2が供給され、2つの端子TA27、TA28には直流12Vの電源電圧VDD3が供給される。したがって、演出制御基板12では、レセプタクルKRE2にて電源電圧が供給される端子のうちで、フィルタ回路131a〜131cのいずれかに接続される端子TA15〜TA24、TA27、TA28の端子数が、フィルタ回路に接続されない端子TA13、TA14の端子数よりも多くなる。このように端子数が設定されているので、例えば演出制御基板12にて電圧を安定化する対象となる電源電圧の用途や電源容量などに応じて、配線設計の自由度を向上させる適切な基板構成が可能になる。 In the receptacle KRE2, a DC 34V power supply voltage VSL is supplied to the two terminals TA13 and TA14. On the other hand, in the receptacle KRE2, the six terminals TA15 to TA20 are supplied with a DC 12V power supply voltage VDD2, and the four terminals TA21 to TA24 are supplied with a DC 5V power supply voltage VCS2, and the two terminals TA27 and TA28 are supplied. Is supplied with a DC 12V power supply voltage VDD3. Therefore, in the effect control board 12, among the terminals to which the power supply voltage is supplied by the receptacle KRE2, the number of terminals of the terminals TA15 to TA24, TA27, and TA28 connected to any of the filter circuits 131a to 131c is the filter circuit. The number of terminals is larger than the number of terminals TA13 and TA14 that are not connected to. Since the number of terminals is set in this way, for example, an appropriate board for improving the degree of freedom in wiring design according to the application of the power supply voltage to be stabilized by the effect control board 12 and the power supply capacity. Configuration is possible.

レセプタクルKRE2において、電源電圧が供給される端子のうちで、演出制御基板12にてフィルタ回路131a〜131cのいずれかに接続される端子TA15〜TA24、TA27、TA28は、直流12Vの電源電圧VDD2を供給可能な端子TA15〜TA20と、直流5Vの電源電圧VCC2を供給可能な端子TA21〜TA24と、直流12Vの電源電圧VDD3を供給可能な端子TA27、TA28とを、含んでいる。これに対し、レセプタクルKRE2において、電源電圧が供給される端子のうちで、演出制御基板12ではフィルタ回路に接続されない端子TA13、TA14は、直流34Vの電源電圧VSL2を供給可能であり、他の種類の電源電圧は供給しない。そのため、フィルタ回路が介在する電源ラインであるか、フィルタ回路が介在しない電源ラインであるかに応じて、供給可能な電源電圧の種類数が異なっている。より具体的には、フィルタ回路が介在する電源ラインは、直流12Vの電源電圧VDD2、直流5Vの電源電圧VCC2、直流12Vの電源電圧VDD2といった、複数種類の電源電圧を供給可能であり、フィルタ回路が介在しない電源ラインは、直流34Vの電源電圧VSLという一種類の電源電圧を供給可能である。このように、電源ラインに対応して供給可能な電源電圧の種類数が異なるので、例えば演出制御基板12にて電圧を安定化する対象となる電源電圧の用途などに応じて、配線設計の自由度を向上させる適切な基板構成が可能になる。 Among the terminals to which the power supply voltage is supplied in the receptacle KRE2, the terminals TA15 to TA24, TA27, and TA28 connected to any of the filter circuits 131a to 131c on the effect control board 12 have a DC 12V power supply voltage VDD2. The terminals TA15 to TA20 that can be supplied, the terminals TA21 to TA24 that can supply the DC 5V power supply voltage VCS2, and the terminals TA27 and TA28 that can supply the DC 12V power supply voltage VDD3 are included. On the other hand, among the terminals to which the power supply voltage is supplied in the receptacle KRE2, the terminals TA13 and TA14, which are not connected to the filter circuit in the effect control board 12, can supply the power supply voltage VSL2 of DC 34V, and are of other types. Power supply voltage is not supplied. Therefore, the number of types of power supply voltages that can be supplied differs depending on whether the power supply line has a filter circuit or not. More specifically, the power supply line intervening with the filter circuit can supply a plurality of types of power supply voltages such as a DC 12V power supply voltage VDD2, a DC 5V power supply voltage VCS2, and a DC 12V power supply voltage VDD2. The power supply line without intervening can supply one kind of power supply voltage of DC 34V power supply voltage VSL. In this way, since the number of types of power supply voltage that can be supplied differs depending on the power supply line, the wiring design can be freely selected according to the application of the power supply voltage for which the voltage is stabilized by the effect control board 12, for example. Appropriate board configuration to improve the degree is possible.

また、フィルタ回路が介在しない電源ラインに接続された端子TA13、TA14は、フィルタ回路が介在する電源ラインに接続された端子TA15〜TA24などよりも外側に配置されている。このような端子の配置により、例えば演出制御基板12にて電圧を安定化する対象となる電源電圧の用途などに応じて、配線設計の自由度を向上させる適切な基板構成が可能になる。加えて、端子TA13、TA14に供給された直流34Vの電源電圧VSL2を、そのまま電源電圧VSLとしてドライバ基板19に対して出力するための配線長を短縮する適切な基板構成が可能になる。 Further, the terminals TA13 and TA14 connected to the power supply line not intervening the filter circuit are arranged outside the terminals TA15 to TA24 connected to the power supply line intervening the filter circuit. Such an arrangement of terminals enables an appropriate board configuration for improving the degree of freedom in wiring design, for example, according to the application of the power supply voltage for which the voltage is stabilized in the effect control board 12. In addition, an appropriate board configuration for shortening the wiring length for outputting the DC 34V power supply voltage VSL2 supplied to the terminals TA13 and TA14 to the driver board 19 as the power supply voltage VSL becomes possible.

レセプタクルKRE2において、端子TA13〜TA24、TA27、TA28は、各種の電源電圧に接続される電源電圧端子となる。これに対し、レセプタクルKRE2において、端子TA11、TA12と、端子TA29、TA30とは、いずれも接地電圧に接続される接地端子となる。そして、端子TA13〜TA24、TA27、TA28は、端子TA11、TA12と、端子TA29、TA30との間に配置されている。このような端子の配置により、ノイズの影響を受けにくい適切な基板構成が可能になる。また、電源電圧を遮蔽して、ノイズの発生を防止する適切な基板構成が可能になる。 In the receptacle KRE2, the terminals TA13 to TA24, TA27, and TA28 are power supply voltage terminals connected to various power supply voltages. On the other hand, in the receptacle KRE2, the terminals TA11 and TA12 and the terminals TA29 and TA30 are all ground terminals connected to the ground voltage. The terminals TA13 to TA24, TA27, and TA28 are arranged between the terminals TA11 and TA12 and the terminals TA29 and TA30. Such an arrangement of terminals enables an appropriate board configuration that is less susceptible to noise. In addition, an appropriate substrate configuration that shields the power supply voltage and prevents the generation of noise becomes possible.

レセプタクルKRE2において、端子TA15〜TA24、TA27、TA28は、直流34Vの電源電圧VSL2とは異なる電源電圧に接続される第1電源電圧端子となる。その一方で、レセプタクルKRE2において、端子TA13、TA14は、直流34Vの電源電圧VSL2に接続される第2電源電圧端子となる。また、レセプタクルKRE2において、端子TA11、TA12は接地電圧に接続される第1接地端子となり、端子TA25、TA26は接地電圧に接続される第2接地端子となり、端子TA29、TA30は接地電圧に接続される第3接地端子となる。そして、レセプタクルKRE2では、第2電源電圧端子に含まれる端子TA13、TA14と、第1電源電圧端子に含まれる端子TA15〜TA24とが、第1接地端子に含まれる端子TA11、TA12と、第2接地端子に含まれる端子TA25、TA26との間に配置され、第1電源電圧端子に含まれる端子TA27、TA28が、第2接地端子に含まれる端子TA25、TA26と、第3接地端子に含まれる端子TA29、TA30との間に配置される。このような端子の配置により、ノイズの影響を受けにくい適切な基板構成が可能になる。特に、第2接地端子に含まれる端子TA25、TA26を、第2電源電圧端子に含まれる端子TA13、TA14および第1電源電圧端子に含まれる端子TA15〜TA24と、第1電源電圧端子に含まれるTA27、TA28との間に配置させることで、さらにノイズの影響を受けにくい適切な基板構成が可能になる。また、電源電圧を効率よく遮蔽して、さらにノイズの発生を防止する適切な基板構成が可能になる。加えて、直流34Vの電源電圧VSL2に接続される端子TA13、TA14は、表示制御部123のグラフィックスプロセッサといった特定のマイクロプロセッサに供給する電源電圧の生成に用いられる直流12Vの電源電圧VDD3に接続されるTA27、TA28から離れて配置されるので、特定のマイクロプロセッサがノイズの影響を受けにくい適切な基板構成が可能になる。 In the receptacle KRE2, the terminals TA15 to TA24, TA27, and TA28 are first power supply voltage terminals connected to a power supply voltage different from the power supply voltage VSL2 of DC 34V. On the other hand, in the receptacle KRE2, the terminals TA13 and TA14 are second power supply voltage terminals connected to the power supply voltage VSL2 of DC 34V. Further, in the receptacle KRE2, the terminals TA11 and TA12 are the first ground terminals connected to the ground voltage, the terminals TA25 and TA26 are the second ground terminals connected to the ground voltage, and the terminals TA29 and TA30 are connected to the ground voltage. It becomes the third grounding terminal. In the receptacle KRE2, the terminals TA13 and TA14 included in the second power supply voltage terminal and the terminals TA15 to TA24 included in the first power supply voltage terminal are the terminals TA11 and TA12 included in the first ground terminal, and the second The terminals TA27 and TA28 arranged between the terminals TA25 and TA26 included in the ground terminal and included in the first power supply voltage terminal are included in the terminals TA25 and TA26 included in the second ground terminal and the third ground terminal. It is arranged between the terminals TA29 and TA30. Such an arrangement of terminals enables an appropriate board configuration that is less susceptible to noise. In particular, the terminals TA25 and TA26 included in the second ground terminal are included in the terminals TA13 and TA14 included in the second power supply voltage terminal, and the terminals TA15 to TA24 included in the first power supply voltage terminal, and the first power supply voltage terminal. By arranging it between TA27 and TA28, an appropriate substrate configuration that is less susceptible to noise can be made. In addition, an appropriate substrate configuration that efficiently shields the power supply voltage and further prevents the generation of noise becomes possible. In addition, the terminals TA13 and TA14 connected to the DC 34V power supply voltage VSL2 are connected to the DC 12V power supply voltage VDD3 used to generate the power supply voltage to be supplied to a specific microprocessor such as the graphics processor of the display control unit 123. Since the TA27 and TA28 are arranged apart from each other, it is possible to configure an appropriate board in which a specific microprocessor is less susceptible to noise.

演出制御基板12では、レセプタクルKRE2の端子TA15〜TA20にて供給された電源電圧VDD2から、分岐点DB1にて電源電圧VDLが分岐される。このような分岐点DB1にて電源電圧VDLが分岐された後に、フィルタ回路131aにより電源電圧VDSを安定化する。電源電圧VDLは、例えば演出用LED61に含まれる特定のLEDといった、特定の電気部品を駆動するために用いられる直流12Vの電源電圧である。電源電圧VDSは、増幅回路521に供給され、音声信号を出力するために用いられる直流12Vの電源電圧である。このように、フィルタ回路131aは、1の電源電圧VDD2を、電源電圧VDLと電源電圧VDSとに分岐した後に、電源電圧VDSを安定化する。演出制御基板12には、増幅回路521が設けられ、スピーカ8L、8Rに供給される音声信号を出力可能としてもよい。 In the effect control board 12, the power supply voltage VDC is branched at the branch point DB1 from the power supply voltage VDD2 supplied at the terminals TA15 to TA20 of the receptacle KRE2. After the power supply voltage VDL is branched at such a branch point DB1, the power supply voltage VDS is stabilized by the filter circuit 131a. The power supply voltage VDC is a DC 12V power supply voltage used for driving a specific electric component such as a specific LED included in the effect LED 61. The power supply voltage VDS is a DC 12V power supply voltage supplied to the amplifier circuit 521 and used to output an audio signal. In this way, the filter circuit 131a stabilizes the power supply voltage VDS after branching the power supply voltage VDD2 of 1 into the power supply voltage VDL and the power supply voltage VDS. An amplifier circuit 521 may be provided on the effect control board 12 so that the audio signals supplied to the speakers 8L and 8R can be output.

図13(A)は、電源電圧VDSを供給するための配線における配線長の関係を示している。演出制御基板12において、電源電圧VDSを増幅回路521に供給するための電源ラインLDSは、分岐点DB1からフィルタ回路131aの入力部までの配線長LL1を有する配線と、フィルタ回路131aの出力部から増幅回路521の入力部までの配線長LL2を有する配線とを、含んでいればよい。そして、配線長LL2は、配線長LL1よりも短くなるように、演出制御基板12における配線や回路の配置が調整されていればよい。このように、フィルタ回路131aから増幅回路521までの配線長LL2は、電源電圧VDSを分岐点DB1にて分岐させてからフィルタ回路131aまでの配線長LL1よりも短くなる。なお、増幅回路521やフィルタ回路131aは、演出制御基板12に設置されるものに限定されず、音声制御基板13に設置されてもよい。 FIG. 13A shows the relationship between the wiring lengths in the wiring for supplying the power supply voltage VDS. In the effect control board 12, the power supply line LDS for supplying the power supply voltage VDS to the amplifier circuit 521 is from the wiring having the wiring length LL1 from the branch point DB1 to the input portion of the filter circuit 131a and the output portion of the filter circuit 131a. It suffices to include a wiring having a wiring length LL2 to the input portion of the amplifier circuit 521. Then, the arrangement of the wiring and the circuit on the effect control board 12 may be adjusted so that the wiring length LL2 is shorter than the wiring length LL1. As described above, the wiring length LL2 from the filter circuit 131a to the amplifier circuit 521 is shorter than the wiring length LL1 from the branch point DB1 of the power supply voltage VDS to the filter circuit 131a. The amplifier circuit 521 and the filter circuit 131a are not limited to those installed on the effect control board 12, and may be installed on the voice control board 13.

図13(B)は、増幅回路521やフィルタ回路131aを音声制御基板13に設置した場合における電源電圧VDSの伝送経路を示している。電源基板92では、変圧回路501、直流電圧生成回路502などを用いて、外部電源である商用電源から直流12Vの電源電圧VDD2が生成される。直流12Vの電源電圧VDD2は、電源基板配線用のレセプタクルKRE2において、端子TA15〜TA20に供給される。演出制御基板12では、レセプタクルKRE2の端子TA15〜TA20にて供給された電源電圧VDD2から、分岐点DB1にて電源電圧VDLが分岐された後、そのまま電源電圧VDSとして演出制御基板12から出力され、音声基板配線用のレセプタクルKRE4に接続された音声制御基板配線を経由して、音声制御基板13に供給されてもよい。例えば、電源基板配線用のレセプタクルKRE2において、電源電圧VDD2の供給を受ける端子TA15〜TA20は、電源ラインLDSに接続され、電源ラインLDSが音声制御基板配線用のレセプタクルKRE4における所定端子に接続されていればよい。演出制御基板12において、直流12Vの電源電圧VDSに対応する電源ラインLDSにはフィルタ回路などの電圧を安定化する安定化回路が介在しなくてもよい。その一方で、音声制御基板13では、直流12Vの電源電圧VDSをフィルタ回路131aに入力して、電圧を安定化する。こうして安定化された電源電圧VDSを増幅回路521に供給すればよい。 FIG. 13B shows a transmission path of the power supply voltage VDS when the amplifier circuit 521 and the filter circuit 131a are installed on the voice control board 13. In the power supply board 92, a DC voltage 12V power supply voltage VDD2 is generated from a commercial power supply which is an external power supply by using a transformer circuit 501, a DC voltage generation circuit 502, and the like. The DC 12V power supply voltage VDD2 is supplied to the terminals TA15 to TA20 in the receptacle KRE2 for wiring the power supply board. In the effect control board 12, after the power supply voltage VDC is branched at the branch point DB1 from the power supply voltage VDD2 supplied at the terminals TA15 to TA20 of the receptacle KRE2, the effect control board 12 outputs the power supply voltage VDS as it is. It may be supplied to the voice control board 13 via the voice control board wiring connected to the receptacle KRE4 for the voice board wiring. For example, in the receptacle KRE2 for wiring the power supply board, the terminals TA15 to TA20 that receive the supply of the power supply voltage VDD2 are connected to the power supply line LDS, and the power supply line LDS is connected to a predetermined terminal in the receptacle KRE4 for wiring the voice control board. Just do it. In the effect control board 12, the power supply line LDS corresponding to the power supply voltage VDS of DC 12V does not have to intervene with a stabilizing circuit such as a filter circuit for stabilizing the voltage. On the other hand, in the voice control board 13, a DC 12V power supply voltage VDS is input to the filter circuit 131a to stabilize the voltage. The power supply voltage VDS thus stabilized may be supplied to the amplifier circuit 521.

音声制御基板13には、音声制御用IC522、音声データROM523などが設けられてもよい。音声制御用IC522は、演出制御基板12の演出制御用CPU120などから出力された指令(音番号データなど)に応じて、音声や効果音を生成するための信号処理を実行する。音声データROM523は、音番号データに応じた制御データを記憶している。音番号データに応じた制御データは、所定期間(例えば飾り図柄の可変表示期間)における音声や効果音の出力態様を時系列的に示すデータの集まりである。なお、音声制御基板13に設けられる各種の構成を、演出制御基板12に設けられるように構成し、音声制御基板13を備えないものであってもよい。 The voice control board 13 may be provided with a voice control IC 522, a voice data ROM 523, and the like. The voice control IC 522 executes signal processing for generating voices and sound effects in response to commands (sound number data, etc.) output from the effect control CPU 120 of the effect control board 12. The voice data ROM 523 stores control data corresponding to the sound number data. The control data according to the sound number data is a collection of data showing the output mode of the voice or the sound effect in a predetermined period (for example, the variable display period of the decorative symbol) in chronological order. The various configurations provided on the voice control board 13 may be configured to be provided on the effect control board 12 and may not include the voice control board 13.

音声制御用IC522などにより生成された音声信号を増幅して、スピーカ8L、8Rなどに出力可能な増幅回路521は、電源電圧に変動が生じると、出力される音声信号に歪みが生じるといった、音質に悪影響が及ぶおそれがある。そこで、直流12Vの電源電圧VDSは、フィルタ回路131aにより安定化した後に、増幅回路521に供給される。演出制御基板12において、1の電源電圧VDD2を、特定の電気部品を駆動するための電源電圧VDLと、増幅回路521に供給するための電源電圧VDSとに分岐した後に、フィルタ回路131aを用いて安定化した電源電圧VDSを増幅回路521に供給する。このように、フィルタ回路131aを用いて安定化した電源電圧VDSを増幅回路521に供給することで、増幅回路521を安定して動作させる適切な基板構成が可能になる。 The amplifier circuit 521, which can amplify the voice signal generated by the voice control IC 522 and output it to the speakers 8L, 8R, etc., has a sound quality such that the output voice signal is distorted when the power supply voltage fluctuates. May be adversely affected. Therefore, the DC 12V power supply voltage VDS is supplied to the amplifier circuit 521 after being stabilized by the filter circuit 131a. In the effect control board 12, after branching the power supply voltage VDD2 of 1 into a power supply voltage VDC for driving a specific electric component and a power supply voltage VDS for supplying the amplifier circuit 521, the filter circuit 131a is used. The stabilized power supply voltage VDS is supplied to the amplifier circuit 521. In this way, by supplying the stabilized power supply voltage VDS to the amplifier circuit 521 using the filter circuit 131a, it is possible to configure an appropriate substrate for the amplifier circuit 521 to operate stably.

増幅回路521に供給するための電源電圧VDSに対応する電源ラインLDSにおいて、フィルタ回路131aから増幅回路521までの配線長LL2は、分岐点DB1にて電源電圧VDLが分岐されてからフィルタ回路131aに入力するまでの配線長LL1よりも短くなる。このように、フィルタ回路131aを用いて安定化した電源電圧VDSを増幅回路521に供給するまでの配線長を短くすることで、ノイズの影響を受けにくく、増幅回路521を安定して動作させる適切な基板構成が可能になる。 In the power supply line LDS corresponding to the power supply voltage VDS for supplying to the amplifier circuit 521, the wiring length LL2 from the filter circuit 131a to the amplifier circuit 521 is transferred to the filter circuit 131a after the power supply voltage VDC is branched at the branch point DB1. The wiring length until input is shorter than LL1. In this way, by shortening the wiring length until the power supply voltage VDS stabilized by using the filter circuit 131a is supplied to the amplifier circuit 521, it is less likely to be affected by noise, and the amplifier circuit 521 can be operated stably. The board configuration becomes possible.

演出制御基板12では、レセプタクルKRE2の端子TA21〜TA24にて供給された電源電圧VCC2から、電源電圧VCLが分岐される。電源電圧VCLが分岐された後に、フィルタ回路131bにより電源電圧VCCを安定化する。電源電圧VCLは、例えば演出用モータ60に含まれる特定のモータや演出用LED61に含まれる特定のLEDといった、特定の電気部品を駆動するために用いられる直流5Vの電源電圧である。電源電圧VCCは、例えば演出制御用CPU120といった、所定の電気回路を駆動するために用いられる直流5Vの直流電源である。このように、フィルタ回路131bは、1の電源電圧VCC2を、電源電圧VCLと電源電圧VDDとに分岐した後の電源電圧VDDを安定化する。 In the effect control board 12, the power supply voltage VCL is branched from the power supply voltage VCS2 supplied at the terminals TA21 to TA24 of the receptacle KRE2. After the power supply voltage VCL is branched, the power supply voltage VCS is stabilized by the filter circuit 131b. The power supply voltage VCL is a DC 5V power supply voltage used to drive a specific electric component such as a specific motor included in the effect motor 60 or a specific LED included in the effect LED 61. The power supply voltage VCS is a DC power supply of 5 V DC used for driving a predetermined electric circuit such as the effect control CPU 120. In this way, the filter circuit 131b stabilizes the power supply voltage VDD after the power supply voltage VCS2 of 1 is branched into the power supply voltage VCL and the power supply voltage VDD.

演出制御基板12では、レセプタクルKRE2の端子TA27、TA28にて供給された電源電圧VDD3を、フィルタ回路131cにより安定化した後に、電源電圧VDCを供給可能に分岐させる。電源電圧VDCは、電源断の発生を監視するために用いられる直流12Vの電源電圧である。また、電源電圧VDD3は、フィルタ回路131cにより安定化した後に、降圧コンバータ回路132に入力される。降圧コンバータ回路132は、1入力2出力の直流電圧を変換する回路である。図11に示す降圧コンバータ回路132は、直流12Vの電源電圧VDD3をフィルタ回路131cにより安定化した電圧が入力されて、直流1.05Vの電源電圧と、直流3.3Vの電源電圧とに変換して出力する。降圧コンバータ回路132の出力部は、直流1.05Vの電源電圧を供給する電源ラインL10と、直流3.3Vの電源電圧を供給する電源ラインL33とに接続されている。直流1.05Vの電源電圧は、例えば表示制御部123に含まれるグラフィックスプロセッサといった、所定の電気回路を駆動するために用いられる。直流3.3Vの電源電圧は、例えばROM121や表示制御部123に含まれる画像データメモリといった、所定の電気回路を駆動するために用いられる。直流3.3Vの電源電圧は、レギュレータ回路133にも入力される。レギュレータ回路133は、例えばLDO(Low Drop-Out)レギュレータなどのシリーズレギュレータといったリニア方式の安定化電源回路であればよく、直流3.3Vの電源電圧が入力されて、直流1.5Vの電源電圧に変換して出力する。レギュレータ回路133の出力部は、直流1.5Vの電源電圧を供給する電源ラインL15に接続されている。直流1.5Vの電源電圧は、例えばRAM122といった、所定の電気回路を駆動するために用いられる。 In the effect control board 12, the power supply voltage VDD3 supplied at the terminals TA27 and TA28 of the receptacle KRE2 is stabilized by the filter circuit 131c, and then the power supply voltage VDC is branched so that it can be supplied. The power supply voltage VDC is a DC 12V power supply voltage used for monitoring the occurrence of a power failure. Further, the power supply voltage VDD3 is input to the step-down converter circuit 132 after being stabilized by the filter circuit 131c. The step-down converter circuit 132 is a circuit that converts a DC voltage of 1 input and 2 outputs. The buck converter circuit 132 shown in FIG. 11 receives a DC 12V power supply voltage VDD3 stabilized by the filter circuit 131c and converts it into a DC 1.05V power supply voltage and a DC 3.3V power supply voltage. And output. The output unit of the buck converter circuit 132 is connected to a power supply line L10 that supplies a power supply voltage of 1.05 V DC and a power supply line L33 that supplies a power supply voltage of 3.3 V DC. The DC 1.05V power supply voltage is used to drive a predetermined electric circuit, for example, a graphics processor included in the display control unit 123. The DC 3.3V power supply voltage is used to drive a predetermined electric circuit such as the ROM 121 or the image data memory included in the display control unit 123. The DC 3.3V power supply voltage is also input to the regulator circuit 133. The regulator circuit 133 may be a linear regulated power supply circuit such as a series regulator such as an LDO (Low Drop-Out) regulator, and a DC 3.3V power supply voltage is input to the DC 1.5V power supply voltage. Convert to and output. The output unit of the regulator circuit 133 is connected to a power supply line L15 that supplies a power supply voltage of DC 1.5V. The DC 1.5V power supply voltage is used to drive a predetermined electrical circuit, such as the RAM 122.

図14は、フィルタ回路131a〜131cの構成例を示している。図14(A)は、電源電圧VDSに対応するフィルタ回路131aの構成例を示している。図14(B)は、電源電圧VCCに対応するフィルタ回路131bの構成例を示している。図14(C)は、電源電圧VDCに対応するフィルタ回路131cの構成例を示している。 FIG. 14 shows a configuration example of the filter circuits 131a to 131c. FIG. 14A shows a configuration example of the filter circuit 131a corresponding to the power supply voltage VDS. FIG. 14B shows a configuration example of the filter circuit 131b corresponding to the power supply voltage VCS. FIG. 14C shows a configuration example of the filter circuit 131c corresponding to the power supply voltage VDC.

図14(A)に示すフィルタ回路131aは、三端子コンデンサ85a、バイパスコンデンサC10、C11、電解コンデンサC1を用いて構成されていればよい。バイパスコンデンサC10、C11は、電解コンデンサC1と比較して、高周波のノイズを防止するノイズ対策用の電気部品であり、デカップリングコンデンサともいう。電解コンデンサC1は、バイパスコンデンサC10、C11と比較して、低周波のノイズを防止するノイズ対策用の電気部品である。三端子コンデンサ85aの入力端子(IN)は、フィルタ回路131aの入力部となり、直流12Vの電源電圧VDD2が供給される。三端子コンデンサ85aの出力端子(OUT)は、フィルタ回路131aの出力部となり、電圧が安定化された直流12Vの電源電圧VDSを供給する。三端子コンデンサ85aの接地端子(GND)は、接地(グランドラインに接続)されている。三端子コンデンサ85aの出力端子と接地端子との間には、0.1μFのバイパスコンデンサC10、47μFのバイパスコンデンサC11、1000μFの電解コンデンサC1が、接続されている。 The filter circuit 131a shown in FIG. 14A may be configured by using a three-terminal capacitor 85a, bypass capacitors C10 and C11, and an electrolytic capacitor C1. The bypass capacitors C10 and C11 are electrical components for noise suppression that prevent high-frequency noise as compared with the electrolytic capacitor C1, and are also called decoupling capacitors. The electrolytic capacitor C1 is an electrical component for noise suppression that prevents low-frequency noise as compared with bypass capacitors C10 and C11. The input terminal (IN) of the three-terminal capacitor 85a serves as an input portion of the filter circuit 131a, and a DC 12V power supply voltage VDD2 is supplied. The output terminal (OUT) of the three-terminal capacitor 85a serves as an output unit of the filter circuit 131a, and supplies a DC 12V power supply voltage VDS with a stabilized voltage. The ground terminal (GND) of the three-terminal capacitor 85a is grounded (connected to the ground line). A 0.1 μF bypass capacitor C10, a 47 μF bypass capacitor C11, and a 1000 μF electrolytic capacitor C1 are connected between the output terminal and the ground terminal of the three-terminal capacitor 85a.

図14(B)に示すフィルタ回路131bは、三端子コンデンサ85b、バイパスコンデンサC12、C13、電解コンデンサC2を用いて構成されていればよい。バイパスコンデンサC12、C13は、電解コンデンサC2と比較して、高周波のノイズを防止するノイズ対策用の電気部品である。電解コンデンサC2は、バイパスコンデンサC12、C13と比較して、低周波のノイズを防止するノイズ対策用の電気部品である。三端子コンデンサ85bの入力端子(IN)は、フィルタ回路131bの入力部となり、直流5Vの電源電圧VCC2が供給される。三端子コンデンサ85bの出力端子(OUT)は、フィルタ回路131bの出力部となり、電圧が安定化された直流5Vの電源電圧VCCを供給する。三端子コンデンサ85bの接地端子(GND)は、接地(グランドラインに接続)されている。三端子コンデンサ85bの出力端子と接地端子との間には、0.1μFのバイパスコンデンサC12、47μFのバイパスコンデンサC13、1000μFの電解コンデンサC2が、接続されている。 The filter circuit 131b shown in FIG. 14B may be configured by using a three-terminal capacitor 85b, bypass capacitors C12 and C13, and an electrolytic capacitor C2. The bypass capacitors C12 and C13 are electrical components for noise suppression that prevent high-frequency noise as compared with the electrolytic capacitor C2. The electrolytic capacitor C2 is an electrical component for noise suppression that prevents low-frequency noise as compared with bypass capacitors C12 and C13. The input terminal (IN) of the three-terminal capacitor 85b serves as an input portion of the filter circuit 131b, and a DC 5V power supply voltage VCS2 is supplied. The output terminal (OUT) of the three-terminal capacitor 85b serves as an output unit of the filter circuit 131b, and supplies a DC 5V power supply voltage VCS whose voltage is stabilized. The ground terminal (GND) of the three-terminal capacitor 85b is grounded (connected to the ground line). A 0.1 μF bypass capacitor C12, a 47 μF bypass capacitor C13, and a 1000 μF electrolytic capacitor C2 are connected between the output terminal and the ground terminal of the three-terminal capacitor 85b.

図14(C)に示すフィルタ回路131cは、三端子コンデンサ85c、バイパスコンデンサC14、電解コンデンサC3を用いて構成されていればよい。バイパスコンデンサC14は、電解コンデンサC3と比較して、高周波のノイズを防止するノイズ対策用の電気部品である。電解コンデンサC3は、バイパスコンデンサC14と比較して、低周波のノイズを防止するノイズ対策用の電気部品である。三端子コンデンサ85cの入力端子(IN)は、フィルタ回路131cの入力部となり、直流12Vの電源電圧VDD3が供給される。三端子コンデンサ85cの出力端子(OUT)は、フィルタ回路131cの出力部となり、電圧が安定化された直流12Vの電源電圧VDCを供給する。三端子コンデンサ85cの接地端子(GND)は、接地(グランドラインに接続)されている。三端子コンデンサ85cの出力端子と接地端子との間には、0.1μFのバイパスコンデンサC14、1000μFの電解コンデンサC3が、接続されている。 The filter circuit 131c shown in FIG. 14C may be configured by using the three-terminal capacitor 85c, the bypass capacitor C14, and the electrolytic capacitor C3. The bypass capacitor C14 is an electrical component for noise suppression that prevents high-frequency noise as compared with the electrolytic capacitor C3. The electrolytic capacitor C3 is an electrical component for noise suppression that prevents low-frequency noise as compared with the bypass capacitor C14. The input terminal (IN) of the three-terminal capacitor 85c serves as an input unit of the filter circuit 131c, and a DC 12V power supply voltage VDD3 is supplied. The output terminal (OUT) of the three-terminal capacitor 85c serves as an output unit of the filter circuit 131c, and supplies a DC 12V power supply voltage VDC with a stabilized voltage. The ground terminal (GND) of the three-terminal capacitor 85c is grounded (connected to the ground line). A 0.1 μF bypass capacitor C14 and a 1000 μF electrolytic capacitor C3 are connected between the output terminal of the three-terminal capacitor 85c and the ground terminal.

フィルタ回路131a〜131cは、各電源経路の電圧を安定化する安定化回路として機能する。例えばフィルタ回路131aは、電源ラインLDSにより供給される直流12Vの電源電圧VDSを安定化する。フィルタ回路131bは、電源ラインLCCにより供給される直流5Vの電源電圧VCCを安定化する。フィルタ回路131cは、電源ラインLDCにより供給される直流12Vの電源電圧を安定化する。演出制御基板12には、フィルタ回路131a〜131cの他にも、各種電源電圧におけるノイズの発生を防止するノイズ防止回路が設けられてもよい。 The filter circuits 131a to 131c function as a stabilizing circuit for stabilizing the voltage of each power supply path. For example, the filter circuit 131a stabilizes the DC 12V power supply voltage VDS supplied by the power supply line LDS. The filter circuit 131b stabilizes the DC 5V power supply voltage VCS supplied by the power supply line LCC. The filter circuit 131c stabilizes the DC 12V power supply voltage supplied by the power supply line LDC. In addition to the filter circuits 131a to 131c, the effect control board 12 may be provided with a noise prevention circuit for preventing the generation of noise at various power supply voltages.

図15は、演出制御基板12に設けられるノイズ防止回路の構成例を示している。図15(A)は、電源電圧VDLというLED用DC12V(直流12V)に対応するノイズ防止回路135aの構成例を示している。図15(B)は、電源電圧VCLというLED/モータ用DC5V(直流5V)に対応するノイズ防止回路135bの構成例を示している。図15(C)は、電源電圧VCCというIC用DC5V(直流5V)や直流3.3Vの電源電圧というIC用DC3.3V(直流3.3V)に対応するノイズ防止回路135cの構成例を示している。 FIG. 15 shows a configuration example of a noise prevention circuit provided on the effect control board 12. FIG. 15A shows a configuration example of a noise prevention circuit 135a corresponding to a DC 12V (DC 12V) for an LED called a power supply voltage VDC. FIG. 15B shows a configuration example of the noise prevention circuit 135b corresponding to the LED / motor DC5V (DC5V) of the power supply voltage VCL. FIG. 15C shows a configuration example of a noise prevention circuit 135c corresponding to a power supply voltage of VCS, which is a DC 5V for an IC (DC 5V), and a power supply voltage of a DC of 3.3V, which is a power supply voltage of 3.3V for an IC (DC 3.3V). ing.

図15(A)に示すノイズ防止回路135aは、直列接続されたコンデンサC20および抵抗R20と、直列接続されたコンデンサC21および抵抗R21と、直列接続されたコンデンサC22および抵抗R22とを用いて構成されていればよい。これらの構成は、いずれも電源電圧VDLを供給する電源ラインLDLと接地電圧を提供する接地端子(グランドライン)とに接続されていればよい。コンデンサC20、C21、C22は、いずれも0.1μFのバイパスコンデンサであればよい。抵抗R20、R21、R22は、いずれも22Ωの抵抗値を有するものであればよい。 The noise prevention circuit 135a shown in FIG. 15A is configured by using a capacitor C20 and a resistor R20 connected in series, a capacitor C21 and a resistor R21 connected in series, and a capacitor C22 and a resistor R22 connected in series. You just have to. All of these configurations may be connected to the power supply line LDL that supplies the power supply voltage VDL and the ground terminal (ground line) that provides the ground voltage. The capacitors C20, C21, and C22 may all be 0.1 μF bypass capacitors. The resistors R20, R21, and R22 may all have a resistance value of 22Ω.

図15(B)に示すノイズ防止回路135bは、直列接続されたコンデンサC23および抵抗R23と、直列接続されたコンデンサC24および抵抗R24とを用いて構成されていればよい。これらの構成は、いずれも電源電圧VCLを供給する電源ラインLCLと接地電圧を提供する接地端子(グランドライン)とに接続されていればよい。コンデンサC23、C24は、いずれも0.1μFのバイパスコンデンサであればよい。抵抗R23、R24は、いずれも22Ωの抵抗値を有するものであればよい。 The noise prevention circuit 135b shown in FIG. 15B may be configured by using the capacitor C23 and the resistor R23 connected in series and the capacitor C24 and the resistor R24 connected in series. All of these configurations may be connected to the power supply line LCL that supplies the power supply voltage VCL and the ground line that provides the ground voltage. Both the capacitors C23 and C24 may be 0.1 μF bypass capacitors. The resistors R23 and R24 may both have a resistance value of 22Ω.

図15(C)に示すノイズ防止回路135cは、コンデンサC25〜C28を用いて構成されていればよい。コンデンサC25は、電源電圧VCCを供給する電源ラインLCCと接地電圧を提供する接地端子(グランドライン)とに接続されていればよい。コンデンサC26、C27、C28は、いずれも直流3.3Vの電源電圧を供給する電源ラインL33と接地電圧を提供する接地端子(グランドライン)とに接続されていればよい。コンデンサC25〜C28は、いずれも0.1μFのバイパスコンデンサであればよい。 The noise prevention circuit 135c shown in FIG. 15C may be configured by using capacitors C25 to C28. The capacitor C25 may be connected to the power supply line LCC that supplies the power supply voltage VCS and the ground terminal (ground line) that provides the ground voltage. The capacitors C26, C27, and C28 may all be connected to a power supply line L33 that supplies a power supply voltage of 3.3 V DC and a ground terminal (ground line) that provides a ground voltage. The capacitors C25 to C28 may be any bypass capacitor of 0.1 μF.

図15(A)に示すノイズ防止回路135aでは、コンデンサC20、C21、C22に加え、抵抗R20、R21、R22が用いられている。図15(B)に示すノイズ防止回路135bでは、コンデンサC23、C24に加え、抵抗R23、R24が用いられている。その一方で、図15(C)に示すノイズ防止回路135cでは、コンデンサC25〜C28が用いられ、抵抗は用いられていない。このように、ノイズ防止回路135a、135bでは、ノイズ防止回路135cとは異なる回路素子として、抵抗R20、R21、R22や、抵抗R23、R24が、用いられている。 In the noise prevention circuit 135a shown in FIG. 15A, resistors R20, R21, and R22 are used in addition to the capacitors C20, C21, and C22. In the noise prevention circuit 135b shown in FIG. 15B, resistors R23 and R24 are used in addition to the capacitors C23 and C24. On the other hand, in the noise prevention circuit 135c shown in FIG. 15C, capacitors C25 to C28 are used, and resistors are not used. As described above, in the noise prevention circuits 135a and 135b, resistors R20, R21 and R22 and resistors R23 and R24 are used as circuit elements different from the noise prevention circuits 135c.

図15(A)に示すノイズ防止回路135aにより安定化される電源電圧VDLは、例えば演出用LED61に含まれる特定のLEDといった、特定の電気部品を駆動するために用いられる。電源ラインLDLは、例えば演出用LED61に含まれる特定のLEDといった、特定の電気部品を駆動するための電源電圧VDLを供給する。図15(B)に示すノイズ防止回路135bにより安定化される電源電圧VCLは、例えば演出用モータ60に含まれる特定のモータや演出用LED61に含まれる特定のLEDといった、特定の電気部品を駆動するために用いられる。電源ラインLCLは、例えば演出用モータ60に含まれる特定のモータや演出用LED61に含まれる特定のLEDといった、特定の電気部品を駆動するための電源電圧VCLを供給する。図15(C)に示すノイズ防止回路135cにより安定化される電源電圧VCCと直流3.3Vの電源電圧は、例えば演出制御用CPU120やROM121あるいは表示制御部123に含まれる画像データメモリといった、特定の制御回路を含む電気回路を駆動するために用いられる。電源ラインLCCは、例えば演出制御用CPU120といった、特定の制御回路を含む電気回路を駆動するための電源電圧VCCを供給する。電源ラインL33は、例えばROM121あるいは表示制御部123の画像データメモリといった、特定の制御回路を含む電気回路を駆動するための直流3.3Vの電源電圧を供給する。このように、モータやLEDなど特定の電気部品を駆動するための電源電圧に対応するノイズ防止回路135a、135bでは、CPUやROMなど特定の電気回路を駆動するための電源電圧に対応するノイズ防止回路135cとは異なる回路素子として、抵抗R20、R21、R22や、抵抗R23、R24が、用いられている。 The power supply voltage VDC stabilized by the noise prevention circuit 135a shown in FIG. 15A is used to drive a specific electric component such as a specific LED included in the effect LED 61. The power supply line LDL supplies a power supply voltage VDC for driving a specific electrical component, for example, a specific LED included in the effect LED 61. The power supply voltage VCL stabilized by the noise prevention circuit 135b shown in FIG. 15B drives specific electric components such as a specific motor included in the effect motor 60 and a specific LED included in the effect LED 61. Used to do. The power supply line LCL supplies a power supply voltage VCL for driving a specific electric component such as a specific motor included in the effect motor 60 or a specific LED included in the effect LED 61. The power supply voltage VCS and the power supply voltage of DC 3.3V stabilized by the noise prevention circuit 135c shown in FIG. 15C are specified, for example, the effect control CPU 120, the ROM 121, or the image data memory included in the display control unit 123. It is used to drive an electric circuit including a control circuit of. The power supply line LCC supplies a power supply voltage VCS for driving an electric circuit including a specific control circuit, for example, an effect control CPU 120. The power supply line L33 supplies a DC 3.3V power supply voltage for driving an electric circuit including a specific control circuit, such as a ROM 121 or an image data memory of a display control unit 123. In this way, in the noise prevention circuits 135a and 135b corresponding to the power supply voltage for driving specific electric components such as motors and LEDs, noise prevention corresponding to the power supply voltage for driving specific electric circuits such as CPU and ROM Resistors R20, R21, R22 and resistors R23, R24 are used as circuit elements different from the circuit 135c.

演出用モータ60に含まれる特定のモータや演出用LED61に含まれる特定のLEDのような電流駆動型の回路素子を用いた負荷回路では、負荷回路の過渡現象により過大な突入電流が発生して、電気部品が破損してしまうおそれがある。そこで、ノイズ防止回路135aでは、コンデンサC20に抵抗R20を直列接続し、コンデンサC21に抵抗R21を直列接続し、コンデンサC22に抵抗R22を直列接続する。また、ノイズ防止回路135bでは、コンデンサC23に抵抗R23を直列接続し、コンデンサC24に抵抗R24を直列接続する。なお、電源電圧VDLが安定しているときには、コンデンサC20、C21、C22が充電状態となり、抵抗R20、R21、R22は非導通状態となるので、電力損失の発生を防止できる。電源電圧VCLが安定しているときには、コンデンサC23、C24が充電状態となり、抵抗R23、R24は非導通状態となるので、電力損失の発生を防止できる。その一方で、演出制御用CPU120やROM121あるいは表示制御部123の画像データメモリなどの半導体集積回路では、例えばCMOS回路といった、電圧駆動型の回路素子が用いられ、入力インピーダンスが比較的に大きくなる。そのため、回路の過渡現象による突入電流は発生しにくい。そのため、ノイズ防止回路135cでは、コンデンサC25〜C28を用いる一方で、抵抗を用いる必要はない。こうして、電源電圧を供給する対象となる回路や電気部品の特性に応じて異なる回路素子を用いたノイズ防止回路を構成することにより、基板容積の増大や製造コストの増加を防止しつつ、ノイズの発生を防止する適切な基板構成が可能になる。 In a load circuit using a current-driven circuit element such as a specific motor included in the effect motor 60 or a specific LED included in the effect LED 61, an excessive inrush current is generated due to a transient phenomenon of the load circuit. , There is a risk of damage to electrical parts. Therefore, in the noise prevention circuit 135a, the resistor R20 is connected in series to the capacitor C20, the resistor R21 is connected in series to the capacitor C21, and the resistor R22 is connected in series to the capacitor C22. Further, in the noise prevention circuit 135b, the resistor R23 is connected in series to the capacitor C23, and the resistor R24 is connected in series to the capacitor C24. When the power supply voltage VDC is stable, the capacitors C20, C21, and C22 are in a charged state, and the resistors R20, R21, and R22 are in a non-conducting state, so that the occurrence of power loss can be prevented. When the power supply voltage VCL is stable, the capacitors C23 and C24 are in a charged state, and the resistors R23 and R24 are in a non-conducting state, so that the occurrence of power loss can be prevented. On the other hand, in semiconductor integrated circuits such as the effect control CPU 120 and ROM 121 or the image data memory of the display control unit 123, voltage-driven circuit elements such as CMOS circuits are used, and the input impedance becomes relatively large. Therefore, an inrush current due to a transient phenomenon of the circuit is unlikely to occur. Therefore, in the noise prevention circuit 135c, while the capacitors C25 to C28 are used, it is not necessary to use a resistor. In this way, by configuring a noise prevention circuit using different circuit elements according to the characteristics of the circuit to which the power supply voltage is supplied and the characteristics of the electric component, the noise can be prevented while preventing the increase in the substrate volume and the increase in the manufacturing cost. Appropriate board configuration to prevent the occurrence becomes possible.

図16は、電源電圧VDCを用いる電源監視回路140を示している。演出制御基板12では、電源電圧VDCが電源断の発生を監視するために用いられる。電源監視回路140は、例えば停電監視リセットモジュールICを用いて構成され、電源断信号を出力可能な電源監視手段を実現する回路である。例えば電源監視回路140は、電源電圧VDCが所定値(例えば10V)を超えると、オフ状態(ハイレベル)の電源断信号を出力する。その一方で、電源電圧VDCが所定値以下になった期間が、予め定められた待機時間以上継続したときに、オン状態(ローレベル)の電源断信号を出力する。電源監視回路140から出力された電源断信号は、演出制御用CPU120へと伝送される。 FIG. 16 shows a power supply monitoring circuit 140 using a power supply voltage VDC. In the effect control board 12, the power supply voltage VDC is used to monitor the occurrence of power failure. The power supply monitoring circuit 140 is a circuit that is configured by using, for example, a power failure monitoring reset module IC and realizes a power supply monitoring means capable of outputting a power failure signal. For example, the power supply monitoring circuit 140 outputs a power supply cutoff signal in an off state (high level) when the power supply voltage VDC exceeds a predetermined value (for example, 10V). On the other hand, when the period in which the power supply voltage VDC becomes equal to or lower than a predetermined value continues for a predetermined standby time or longer, the power supply cutoff signal in the on state (low level) is output. The power supply cutoff signal output from the power supply monitoring circuit 140 is transmitted to the effect control CPU 120.

電源断信号を出力するための監視対象となる電源電圧VDCは、直流1.05Vの電源電圧や直流3.3Vの電源電圧、直流1.5Vの電源電圧を生成するために用いられる。直流1.05Vの電源電圧は、例えば表示制御部123に含まれるグラフィックスプロセッサといった、所定の電気回路を駆動するために用いられる。直流3.3Vの電源電圧は、例えばROM121や表示制御部123に含まれる画像データメモリといった、所定の電気回路を駆動するために用いられる。直流1.5Vの電源電圧は、例えばRAM122といった、所定の電気回路を駆動するために用いられる。こうした電気回路に供給される電源電圧の生成に用いられる電源電圧VDCを監視対象とすることにより、電気回路の動作状態が不安定となる以前に、電源断信号を出力する(オン状態にする)ことができるので、各種電気回路における誤動作を防止できる。 The power supply voltage VDC to be monitored for outputting the power supply cutoff signal is used to generate a power supply voltage of DC 1.05V, a power supply voltage of DC 3.3V, and a power supply voltage of DC 1.5V. The DC 1.05V power supply voltage is used to drive a predetermined electric circuit, for example, a graphics processor included in the display control unit 123. The DC 3.3V power supply voltage is used to drive a predetermined electric circuit such as the ROM 121 or the image data memory included in the display control unit 123. The DC 1.5V power supply voltage is used to drive a predetermined electrical circuit, such as the RAM 122. By monitoring the power supply voltage VDC used to generate the power supply voltage supplied to such an electric circuit, a power supply cutoff signal is output (turned on) before the operating state of the electric circuit becomes unstable. Therefore, it is possible to prevent malfunctions in various electric circuits.

演出制御基板12では、レセプタクルKRE2の端子TA27、TA28にて供給された電源電圧VDD3を、フィルタ回路131cにより安定化した後に、降圧コンバータ回路132に入力する。降圧コンバータ回路132は、入力電圧を用いて、直流1.05Vの電源電圧と、直流1.05Vよりも高い直流3.3Vの電源電圧とを生成する。直流3.3Vの電源電圧は、レギュレータ回路133に入力される。レギュレータ回路133は、入力電圧を用いて、直流1.5Vの電源電圧を生成する。直流1.5Vの電源電圧は、直流1.05Vよりも高いが直流3.3Vよりも低い電源電圧となる。このように、降圧コンバータ回路132およびレギュレータ回路133を用いて、直流1.05Vの電源電圧と、直流1.05Vよりも高い直流1.5Vの電源電圧と、直流1.5Vよりも高い直流3.3Vの電源電圧とを生成することができ、降圧コンバータ回路132は、直流1.05Vの電源電圧と、直流3.3Vの電源電圧とを出力する一方で、レギュレータ回路133は、直流1.5Vの電源電圧を出力する。 In the effect control board 12, the power supply voltage VDD3 supplied by the terminals TA27 and TA28 of the receptacle KRE2 is stabilized by the filter circuit 131c and then input to the buck converter circuit 132. The buck converter circuit 132 uses the input voltage to generate a DC 1.05 V power supply voltage and a DC 3.3 V power supply voltage higher than the DC 1.05 V. The DC 3.3V power supply voltage is input to the regulator circuit 133. The regulator circuit 133 uses the input voltage to generate a DC 1.5V power supply voltage. The power supply voltage of DC 1.5V is higher than DC 1.05V but lower than DC 3.3V. In this way, using the step-down converter circuit 132 and the regulator circuit 133, the power supply voltage of DC 1.05V, the power supply voltage of DC 1.5V higher than DC 1.05V, and the DC 3 higher than DC 1.5V A power supply voltage of .3V can be generated, and the buck converter circuit 132 outputs a power supply voltage of 1.05V DC and a power supply voltage of 3.3V DC, while the regulator circuit 133 outputs a DC 1. It outputs a power supply voltage of 5V.

電源電圧VDD3を、フィルタ回路131cにより安定化した後に、分岐させた直流12Vの電源電圧VDCは、電源断の発生を監視する電源監視回路140に供給される。したがって、降圧コンバータ回路132の入力電圧は、直流12Vの電源電圧VDCと共通であり、降圧コンバータ回路132の入力電圧が電源監視回路140の監視対象になる。なお、電源電圧VDCを分岐させた後において、降圧コンバータ回路132の入力側に、所定容量(例えば47μF)のバイパスコンデンサが接続されてもよい。 After stabilizing the power supply voltage VDD3 by the filter circuit 131c, the branched DC 12V power supply voltage VDC is supplied to the power supply monitoring circuit 140 that monitors the occurrence of power failure. Therefore, the input voltage of the buck converter circuit 132 is common to the DC 12V power supply voltage VDC, and the input voltage of the buck converter circuit 132 is monitored by the power supply monitoring circuit 140. After branching the power supply voltage VDC, a bypass capacitor having a predetermined capacitance (for example, 47 μF) may be connected to the input side of the step-down converter circuit 132.

降圧コンバータ回路132およびレギュレータ回路133を用いて生成される電源電圧のうち、電圧値が最も小さい低電圧となる直流1.05Vの電源電圧は、例えば表示制御部123のグラフィックスプロセッサといった、特定のマイクロプロセッサに供給される。なお、直流1.05Vの電源電圧は、表示制御部123のグラフィックスプロセッサに供給されるものに限定されず、例えば演出制御用CPU120その他に任意のマイクロプロセッサに供給されてもよい。 Among the power supply voltages generated by the buck converter circuit 132 and the regulator circuit 133, the power supply voltage of DC 1.05 V, which is the lowest voltage with the smallest voltage value, is a specific power supply voltage such as the graphics processor of the display control unit 123. Supplied to the microprocessor. The DC 1.05V power supply voltage is not limited to that supplied to the graphics processor of the display control unit 123, and may be supplied to any microprocessor such as the effect control CPU 120 or the like.

降圧コンバータ回路132およびレギュレータ回路133を用いて生成される電源電圧のうち、電圧値が最も大きく高電圧となる直流3.3Vの電源電圧は、例えばROM121や表示制御部123の画像データメモリなどに供給される。ROM121は、直流1.5Vの電源電圧により駆動する電気部品よりも先に起動可能であればよい。 Of the power supply voltages generated by the buck converter circuit 132 and the regulator circuit 133, the power supply voltage of DC 3.3V, which has the largest voltage value and is the highest voltage, is stored in, for example, the ROM 121 or the image data memory of the display control unit 123. Will be supplied. The ROM 121 may be started as long as it can be started before the electric components driven by the power supply voltage of DC 1.5V.

降圧コンバータ回路132およびレギュレータ回路133を用いて生成される電源電圧のうち、直流1.05Vよりも高く直流3.3Vよりは低い直流1.5Vの電源電圧は、例えばRAM122に供給される。RAM122は、例えばDDR(Double Data Rate)方式で記憶や読出が可能な一時記憶メモリであり、SIMM(Single In-line Memory Module)やDIMM(Dual In-line Memory Module)といった、メモリモジュールとして機能する基板を構成する。このようなRAM122を構成する基板は、演出制御基板12に着脱自在に接続可能な別基板として構成されてもよい。この場合、直流1.5Vの電源電圧は、演出制御基板12とは異なる基板に供給されることになる。 Of the power supply voltages generated by using the buck converter circuit 132 and the regulator circuit 133, a power supply voltage of DC 1.5V higher than DC 1.05V and lower than DC 3.3V is supplied to, for example, the RAM 122. The RAM 122 is a temporary storage memory that can be stored and read by, for example, a DDR (Double Data Rate) method, and functions as a memory module such as a SIMM (Single In-line Memory Module) or a DIMM (Dual In-line Memory Module). Configure the board. The substrate constituting such a RAM 122 may be configured as a separate substrate that can be detachably connected to the effect control substrate 12. In this case, the power supply voltage of DC 1.5V is supplied to a board different from the effect control board 12.

降圧コンバータ回路132およびレギュレータ回路133に代えて、1入力3出力の降圧コンバータ回路を用いた場合には、特別な専用回路が必要になり、製造コストが増加するおそれがある。また、単一の回路における発熱量が増大して、電気回路が破損してしまうおそれがある。そこで、降圧コンバータ回路132では、フィルタ回路131cにより安定化した電源電圧VDD3(電源電圧VDCでも同様)が入力されて、直流1.05Vの電源電圧と、直流3.3Vの電源電圧とを出力する。レギュレータ回路133では、直流3.3Vの電源電圧が入力されて、直流1.5Vの電源電圧を出力する。これにより、製造コストの増加を防止するとともに、電気回路での発熱を分散する適切な基板構成が可能になる。 When a buck converter circuit having one input and three outputs is used instead of the buck converter circuit 132 and the regulator circuit 133, a special dedicated circuit is required, which may increase the manufacturing cost. In addition, the amount of heat generated in a single circuit may increase, and the electric circuit may be damaged. Therefore, in the buck converter circuit 132, the power supply voltage VDD3 (same for the power supply voltage VDC) stabilized by the filter circuit 131c is input, and the power supply voltage of DC 1.05V and the power supply voltage of DC 3.3V are output. .. In the regulator circuit 133, a DC 3.3V power supply voltage is input, and a DC 1.5V power supply voltage is output. This makes it possible to prevent an increase in manufacturing cost and to form an appropriate substrate for dispersing heat generated in an electric circuit.

降圧コンバータ回路132に供給される電圧と同一または略同一の電源電圧VDCは、電源監視回路140に供給され、電源断の発生が監視される。こうして、降圧コンバータ回路132およびレギュレータ回路133による各種電源電圧の生成に用いられる電源電圧VDCを、電源監視回路140の監視対象とするので、例えば表示制御部123のグラフィックスプロセッサといった、パチンコ遊技機1における演出を実行するために重要な電気回路の動作状態が不安定となる以前に、電源断の発生を検出する適切な基板構成が可能になる。 The power supply voltage VDC, which is the same as or substantially the same as the voltage supplied to the buck converter circuit 132, is supplied to the power supply monitoring circuit 140, and the occurrence of power failure is monitored. In this way, the power supply voltage VDC used for generating various power supply voltages by the buck converter circuit 132 and the regulator circuit 133 is monitored by the power supply monitoring circuit 140. Therefore, the pachinko gaming machine 1 such as the graphics processor of the display control unit 123, for example. It is possible to configure an appropriate board to detect the occurrence of a power failure before the operating state of the electric circuit, which is important for executing the effect in the above, becomes unstable.

降圧コンバータ回路132から出力された直流1.05Vの電源電圧は、例えば表示制御部123のグラフィックスプロセッサといった、特定のマイクロプロセッサに供給される。降圧コンバータ回路132から直流1.05Vの電源電圧を出力させることで、電源断が発生した場合に、レギュレータ回路133から出力させた構成よりも長時間が経過するまで直流1.05Vの電源電圧を維持することができる。これにより、電源断が発生した場合に、例えば表示制御部123のグラフィックスプロセッサといった、パチンコ遊技機1における演出を実行するために重要な電気回路の動作を可能な限り継続させる適切な基板構成が可能になる。 The DC 1.05V power supply voltage output from the buck converter circuit 132 is supplied to a specific microprocessor such as the graphics processor of the display control unit 123. By outputting a power supply voltage of 1.05 V DC from the buck converter circuit 132, when a power failure occurs, the power supply voltage of 1.05 V DC is output until a longer time elapses than the configuration output from the regulator circuit 133. Can be maintained. As a result, when a power failure occurs, an appropriate board configuration for continuing the operation of an electric circuit important for executing the effect in the pachinko gaming machine 1, such as the graphics processor of the display control unit 123, as much as possible is obtained. It will be possible.

降圧コンバータ回路132から出力された直流3.3Vの電源電圧は、例えばROM121に供給され、レギュレータ回路133から出力される直流1.5Vの電源電圧により駆動するRAM122などの電気部品よりも先に起動可能となる。これにより、電源投入された場合に、例えば演出制御用CPU120によりROM121の記憶データを即座に読出できる適切な基板構成が可能になる。 The DC 3.3V power supply voltage output from the buck converter circuit 132 is supplied to the ROM 121, for example, and starts before the electric components such as the RAM 122 driven by the DC 1.5V power supply voltage output from the regulator circuit 133. It will be possible. As a result, when the power is turned on, for example, the effect control CPU 120 enables an appropriate board configuration that can immediately read the stored data of the ROM 121.

レギュレータ回路133から出力された直流1.5Vの電源電圧は、例えばRAM122といった、演出制御基板12とは異なる基板として構成されたものに供給されてもよい。このように、演出制御基板12とは異なる基板に供給される直流1.5Vの電源電圧を、降圧コンバータ回路132とは異なるレギュレータ回路133から出力させることで、製造コストの増加を防止するとともに、電気回路での発熱を分散する適切な基板構成が可能になる。 The DC 1.5V power supply voltage output from the regulator circuit 133 may be supplied to a board configured as a board different from the effect control board 12, such as the RAM 122. In this way, by outputting the DC 1.5V power supply voltage supplied to the board different from the effect control board 12 from the regulator circuit 133 different from the step-down converter circuit 132, it is possible to prevent an increase in manufacturing cost and prevent an increase in manufacturing cost. It enables an appropriate board configuration to disperse the heat generated in the electric circuit.

(特徴部30AKに関する説明)
図17は、本実施形態の特徴部30AKに関し、主基板11における一方の基板面(表面)にて、CPU103とRAM102とを接続する配線のパターンが形成された部分の構成例を示している。主基板11では、例えばRAM102とCPU103といった、複数の電気部品を複数の信号配線により接続するために、複数の信号配線を構成する配線のパターンが形成されている。CPU103は、パチンコ遊技機1における遊技の制御に関して、所定の処理を実行可能に構成された電気部品であり、RAM102はCPU103による処理の実行に関する情報を記憶可能に構成された電気部品である。
(Explanation of feature 30AK)
FIG. 17 shows a configuration example of a portion of the main substrate 11 in which a wiring pattern for connecting the CPU 103 and the RAM 102 is formed on one substrate surface (surface) of the feature portion 30AK of the present embodiment. In the main board 11, in order to connect a plurality of electric components such as a RAM 102 and a CPU 103 by a plurality of signal wirings, a wiring pattern constituting the plurality of signal wirings is formed. The CPU 103 is an electric component configured to be able to execute a predetermined process with respect to the control of the game in the pachinko gaming machine 1, and the RAM 102 is an electric component configured to be able to store information related to the execution of the process by the CPU 103.

複数の信号配線を構成する配線のパターンに対し、それらの周囲あるいは信号配線間における領域にて、1または複数のグランド導体が配置されている。グランド導体は、基準グランドや特性インピーダンス調整用グランドとして機能し、グランド電圧に維持される。図17に示す構成例では、複数のグランド導体として、複数の信号配線の周囲における領域にグランド導体30AK10Gおよびグランド導体30AK11Gが配置され、複数の信号配線間における領域にグランド導体30AK20Gが配置されている。このように、複数の信号配線を構成する配線のパターンが設けられていない空白領域となる空域部分には、1または複数のグランド導体が設けられていてもよい。これにより、複数の信号配線から放射される電磁波ノイズや信号配線間での電磁波ノイズによる電磁妨害を、防止あるいは抑制できる。 One or a plurality of ground conductors are arranged around the patterns of wirings constituting the plurality of signal wirings or in a region between the signal wirings. The ground conductor functions as a reference ground and a ground for adjusting the characteristic impedance, and is maintained at the ground voltage. In the configuration example shown in FIG. 17, as the plurality of ground conductors, the ground conductor 30AK10G and the ground conductor 30AK11G are arranged in the area around the plurality of signal wirings, and the ground conductor 30AK20G is arranged in the area between the plurality of signal wirings. .. As described above, one or a plurality of ground conductors may be provided in the airspace portion which is a blank area where the wiring patterns constituting the plurality of signal wirings are not provided. This makes it possible to prevent or suppress electromagnetic wave noise radiated from a plurality of signal wirings and electromagnetic interference due to electromagnetic wave noise between signal wirings.

なお、複数の信号配線の周囲および信号配線間における双方の領域に複数のグランド導体が配置されるものに限定されず、複数の信号配線の周囲または信号配線間における一方の領域にのみグランド導体が配置されるものであってもよい。あるいは、このようなグランド導体が配置されないものであってもよい。 Note that the ground conductor is not limited to the one in which a plurality of ground conductors are arranged in both areas around the plurality of signal wirings and between the signal wirings, and the ground conductor is provided only in one area around the plurality of signal wirings or between the signal wirings. It may be arranged. Alternatively, such a ground conductor may not be arranged.

図18は、図17に示した複数の信号配線を構成する配線のパターンについて、より詳細に説明するための領域や区間を示している。図18に示す領域30AK01Rは、複数の信号配線がCPU103に接続される側の端部における領域である。図18に示す領域30AK10Rは、複数の信号配線がいずれも直線形状または略直線形状で互いに平行または略平行な第1形状となる領域であり、図18に示す領域30AK11Rと領域30AK12Rは、少なくとも一部の信号配線が直線形状および略直線形状とは異なる形状で他の信号配線と平行および略平行ではない第2形状となる領域である。図18に示す区間30AK0SCでは、複数の信号配線のうち一部の信号配線が最短または略最短の距離で接続する短距離パターンと短距離パターンに含まれない信号配線が短距離パターンよりも長い距離で接続する長距離パターンとが配置されている。 FIG. 18 shows regions and sections for explaining in more detail the wiring patterns constituting the plurality of signal wirings shown in FIG. The area 30AK01R shown in FIG. 18 is an area at the end on the side where a plurality of signal wirings are connected to the CPU 103. The region 30AK10R shown in FIG. 18 is a region in which a plurality of signal wirings are all linear or substantially linear and have a first shape parallel to or substantially parallel to each other, and the region 30AK11R and the region 30AK12R shown in FIG. 18 are at least one. This is a region in which the signal wiring of the portion has a shape different from the linear shape and the substantially linear shape and has a second shape parallel to and not substantially parallel to other signal wiring. In the section 30AK0SC shown in FIG. 18, a short-distance pattern in which some of the signal wirings are connected at the shortest or substantially the shortest distance and a signal wiring not included in the short-distance pattern is a longer distance than the short-distance pattern. A long-distance pattern connected by is arranged.

図19は、図18に示された領域30AK01Rの拡大図である。図19に示す領域30AK01Rにおいて、複数の信号配線を構成する配線のパターンは、パターン30AK10D〜30AK13Dと、パターン30AK10CKと、パターン30AK10CSと、パターン30AK10RSと、パターン30AK10A〜30AK14Aとを含んでいる。 FIG. 19 is an enlarged view of the region 30AK01R shown in FIG. In the region 30AK01R shown in FIG. 19, the wiring patterns constituting the plurality of signal wirings include patterns 30AK10D to 30AK13D, patterns 30AK10CK, patterns 30AK10CS, patterns 30AK10RS, and patterns 30AK10A to 30AK14A.

図20は、図19に示された配線のパターンに対応して、信号種類、信号同期の有無、蛇行形状の有無についての設定例を示している。図20に示す信号種類は、各配線のパターンが構成する信号配線で伝送される電気信号の内容(用途)を示している。図20に示す信号同期は、他の信号配線で伝送される電気信号に対する同期の有無を示している。図20に示す蛇行形状は、RAM102とCPU103との間を接続する各配線のパターンについて、直線形状および略直線形状とは異なる蛇行形状となる部分が設けられているか否かを示している。蛇行形状は、ミアンダ形状やジグザグ形状、あるいは折返し形状とも称され、所定区間における信号配線の延設方向に対し、信号配線が繰り返し折り曲げられることにより、例えば延設方向に直交あるいは略直交する方向に折返し往復する形状であればよい。 FIG. 20 shows a setting example regarding the signal type, the presence / absence of signal synchronization, and the presence / absence of a meandering shape corresponding to the wiring pattern shown in FIG. The signal type shown in FIG. 20 indicates the content (use) of the electric signal transmitted by the signal wiring formed by each wiring pattern. The signal synchronization shown in FIG. 20 indicates the presence or absence of synchronization with respect to an electric signal transmitted by another signal wiring. The meandering shape shown in FIG. 20 indicates whether or not each wiring pattern connecting the RAM 102 and the CPU 103 is provided with a portion having a meandering shape different from the linear shape and the substantially linear shape. The meandering shape is also referred to as a meander shape, a zigzag shape, or a folded shape, and is formed in a direction orthogonal to or substantially orthogonal to the extending direction, for example, by repeatedly bending the signal wiring with respect to the extending direction of the signal wiring in a predetermined section. Any shape may be used as long as it folds back and forth.

図20に示す設定例において、配線のパターン30AK10D〜30AK13Dは、いずれもデータ信号を伝送するための信号配線を構成する。各信号配線で伝送されるデータ信号は、例えばクロック信号および他の信号配線で伝送されるデータ信号といった、他の信号配線で伝送される信号と同期して伝送される。配線のパターン30AK10CKは、クロック信号を伝送するための信号配線を構成する。クロック信号は、例えばデータ信号やアドレス信号、チップセレクト信号といった、他の信号配線で伝送される信号と同期して伝送される。配線のパターン30AK10CSは、チップセレクト信号を伝送するための信号配線を構成する。チップセレクト信号は、例えばクロック信号といった、他の信号配線で伝送される信号と同期して伝送される。配線のパターン30AK10RSは、リセット信号を伝送するための信号配線を構成する。リセット信号は、他の信号配線で伝送される信号とは同期しない非同期で伝送される。配線のパターン30AK10A〜30AK14Aは、いずれもアドレス信号を伝送するための信号配線を構成する。各信号配線で伝送されるアドレス信号は、例えばクロック信号および他の信号配線で伝送されるアドレス信号といった、他の信号配線で伝送される信号と同期して伝送される。 In the setting example shown in FIG. 20, the wiring patterns 30AK10D to 30AK13D all constitute signal wiring for transmitting a data signal. The data signal transmitted by each signal wiring is transmitted in synchronization with a signal transmitted by another signal wiring, for example, a clock signal and a data signal transmitted by another signal wiring. The wiring pattern 30AK10CK constitutes a signal wiring for transmitting a clock signal. The clock signal is transmitted in synchronization with a signal transmitted by other signal wiring such as a data signal, an address signal, and a chip select signal. The wiring pattern 30AK10CS constitutes a signal wiring for transmitting a chip select signal. The chip select signal is transmitted in synchronization with a signal transmitted by another signal wiring, for example, a clock signal. The wiring pattern 30AK10RS constitutes a signal wiring for transmitting a reset signal. The reset signal is transmitted asynchronously, which is not synchronized with the signals transmitted by other signal wirings. The wiring patterns 30AK10A to 30AK14A all constitute signal wiring for transmitting an address signal. The address signal transmitted by each signal wiring is transmitted in synchronization with a signal transmitted by another signal wiring, for example, a clock signal and an address signal transmitted by another signal wiring.

他の信号配線で伝送される信号と同期して伝送されるデータ信号、クロック信号、チップセレクト信号、アドレス信号のうちデータ信号を伝送するための信号配線を構成する配線のパターン30AK10D〜30AK13Dには、蛇行形状がない配線のパターン30AK10Dが含まれている。配線のパターン30AK10Dが構成する信号配線で伝送されるデータ信号とは異なるデータ信号、クロック信号、チップセレクト信号、アドレス信号を伝送するための信号配線を構成する配線のパターンは、少なくとも一部分が直線形状および略直線形状とは異なる形状としての蛇行形状となっている。 Of the data signals, clock signals, chip select signals, and address signals transmitted in synchronization with the signals transmitted by other signal wirings, the wiring patterns 30AK10D to 30AK13D constituting the signal wiring for transmitting the data signals , A wiring pattern 30AK10D without a serpentine shape is included. Wiring pattern The wiring pattern that constitutes the signal wiring for transmitting data signals, clock signals, chip select signals, and address signals that are different from the data signals transmitted by the signal wiring configured by 30AK10D has at least a linear shape. And it has a meandering shape as a shape different from the substantially linear shape.

配線のパターン30AK10Dが構成するデータ信号を伝送するための信号配線は、他のデータ信号、クロック信号、チップセレクト信号、アドレス信号を伝送するための信号配線に比べて、RAM102とCPU103における接続端子間の距離が長くなっている。そこで、配線のパターン30AK10Dが構成する信号配線で伝送されるデータ信号とは異なるデータ信号、クロック信号、チップセレクト信号、アドレス信号を伝送するための信号配線を構成する配線のパターンは、少なくとも一部分が蛇行形状となることにより、各信号配線の配線長が同一または略同一となる。その一方で、配線のパターン30AK10Dには蛇行形状を設ける必要がない。 Wiring pattern The signal wiring for transmitting the data signal configured by 30AK10D is between the connection terminals in the RAM 102 and the CPU 103 as compared with the signal wiring for transmitting other data signals, clock signals, chip select signals, and address signals. The distance is getting longer. Therefore, at least a part of the wiring pattern constituting the signal wiring for transmitting the data signal, the clock signal, the chip select signal, and the address signal different from the data signal transmitted by the signal wiring configured by the wiring pattern 30AK10D is. Due to the meandering shape, the wiring length of each signal wiring is the same or substantially the same. On the other hand, it is not necessary to provide a meandering shape in the wiring pattern 30AK10D.

このように、同期信号を伝送するための信号配線のうち複数の電気部品における接続端子間の距離が他の接続端子間の距離と比べて長くなる信号配線は、例えば蛇行形状となる配線部分といった、直線形状および略直線形状とは異なる形状となる配線部分を含まないように、配線のパターンが形成されていればよい。逆にいうと、直線形状または略直線形状などの形状となる一方で蛇行形状のような直線形状および略直線形状とは異なる形状を含まない配線のパターンが構成する信号配線は、蛇行形状のような直線形状および略直線形状とは異なる形状を含む配線のパターンが構成する信号配線と比較して、複数の電気部品における接続端子間の距離が長い。あるいは、同期信号を伝送するための信号配線のうち複数の電気部品における接続端子間の距離が他の接続端子間の距離と比べて長くなる信号配線は、例えば蛇行形状となる配線部分といった、他の信号配線と平行および略平行な形状とは異なる形状となる配線部分を含まないように、配線のパターンが形成されていればよい。逆にいうと、他の信号配線と平行または略平行な形状となる一方で蛇行形状のような平行および略平行な形状とは異なる形状を含まない配線のパターンが構成する信号配線は、蛇行形状のような他の信号配線と平行および略平行な形状とは異なる形状を含む配線のパターンが構成する信号配線と比較して、複数の電気部品における接続端子間の距離が長い。これにより、各信号配線の配線長を同一または略同一とし、複数の信号配線で伝送される信号の遅延時間差(スキュー)が発生することを、防止あるいは抑制できる。複数の信号配線で伝送される信号の遅延時間差を減少させることにより、複数の信号配線で伝送される信号の信頼性を向上させることができる。 In this way, among the signal wirings for transmitting the synchronization signal, the signal wirings in which the distance between the connection terminals in a plurality of electrical components is longer than the distance between the other connection terminalss are, for example, a wiring portion having a meandering shape. , The wiring pattern may be formed so as not to include the wiring portion having a shape different from the linear shape and the substantially linear shape. Conversely, a signal wiring having a shape such as a straight line shape or a substantially straight line shape but not including a straight line shape such as a meandering shape and a shape different from the substantially straight line shape is like a meandering shape. The distance between the connection terminals in a plurality of electrical components is longer than that of the signal wiring formed by the wiring pattern including the straight line shape and the shape different from the substantially straight line shape. Alternatively, among the signal wirings for transmitting the synchronization signal, the signal wiring in which the distance between the connection terminals in a plurality of electric components is longer than the distance between the other connection terminals is, for example, a wiring portion having a meandering shape. It is sufficient that the wiring pattern is formed so as not to include a wiring portion having a shape different from the shape parallel to and substantially parallel to the signal wiring of. Conversely, a signal wiring having a wiring pattern that is parallel to or substantially parallel to other signal wiring but does not include a shape different from the parallel and substantially parallel shape such as a meandering shape is a meandering shape. The distance between the connection terminals in a plurality of electrical components is longer than that of a signal wiring composed of a wiring pattern including a shape different from the shape parallel to and substantially parallel to other signal wiring such as. As a result, the wiring length of each signal wiring can be made the same or substantially the same, and it is possible to prevent or suppress the occurrence of a delay time difference (skew) of signals transmitted by a plurality of signal wirings. By reducing the delay time difference of the signals transmitted by the plurality of signal wirings, the reliability of the signals transmitted by the plurality of signal wirings can be improved.

配線のパターン30AK10RSには、蛇行形状が設けられていない。配線のパターン30AK10RSは、非同期信号であるリセット信号を伝送するための信号配線を構成する。リセット信号などの非同期信号を伝送する場合には、他の信号配線で伝送される信号との遅延時間差を考慮する必要がない。そこで、リセット信号を伝送するための信号配線を構成する配線のパターン30AK10RSのように、非同期信号が伝送される信号配線を構成する配線のパターンには蛇行形状を設けない。配線のパターンに蛇行形状を設けないようにすれば、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 The wiring pattern 30AK10RS is not provided with a meandering shape. The wiring pattern 30AK10RS constitutes a signal wiring for transmitting a reset signal which is an asynchronous signal. When transmitting an asynchronous signal such as a reset signal, it is not necessary to consider the delay time difference from the signal transmitted by other signal wiring. Therefore, unlike the wiring pattern 30AK10RS that constitutes the signal wiring for transmitting the reset signal, the wiring pattern that constitutes the signal wiring for transmitting the asynchronous signal is not provided with a meandering shape. If the wiring pattern is not provided with a meandering shape, an increase in the board area on which the wiring pattern is arranged can be suppressed, and the size of the board can be reduced.

蛇行形状を設けない配線のパターンとして、グランド電圧に維持されるダミー配線を構成する配線のパターンが配置されてもよい。例えば配線のパターン30AK10RSが構成する信号配線では、リセット信号が伝送されることに代えて、グランド電圧に維持されてもよい。配線のパターン30AK10RSは、データ信号を伝送するための信号配線を構成する配線のパターン30AK10D〜30AK13D、クロック信号を伝送するための信号配線を構成する配線のパターン30AK10CK、チップセレクト信号を伝送するための信号配線を構成する配線のパターン30AK10CSで構成される一群のパターンと、アドレス信号を伝送するための信号配線を構成する配線のパターン30AK10A〜30AK14Aで構成される一群のパターンとの間に配置されている。配線のパターン30AK10RSのような他の信号配線間に配置される信号配線をグランド電圧に維持されるダミー配線とすることにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。蛇行形状を設けない配線のパターンとしては、グランド電圧に維持されるダミー配線に代えて、あるいはグランド電圧に維持されるダミー配線とともに、電源電圧に維持される配線のパターンが配置されてもよい。例えば配線のパターン30AK10RSが構成する信号配線では、リセット信号が伝送されることに代えて、電源電圧に維持されてもよい。なお、電源電圧に維持される配線のパターンは、他の信号配線を構成する配線のパターンと近接して配置すると、それぞれの信号配線どうしの電磁結合などにより、電磁波ノイズが発生するおそれがある。そこで、電源電圧に維持される配線のパターンを配置する場合には、グランド電圧に維持される配線のパターンを配置する場合と比較して、信号配線からの距離が長くなるように、各配線のパターンが形成されてもよい。これにより、信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。 As a wiring pattern that does not have a meandering shape, a wiring pattern that constitutes a dummy wiring maintained at the ground voltage may be arranged. For example, in the signal wiring configured by the wiring pattern 30AK10RS, the reset signal may be maintained at the ground voltage instead of being transmitted. The wiring pattern 30AK10RS is a wiring pattern 30AK10D to 30AK13D constituting a signal wiring for transmitting a data signal, a wiring pattern 30AK10CK constituting a signal wiring for transmitting a clock signal, and a chip select signal for transmitting a chip select signal. It is arranged between a group of patterns composed of the wiring patterns 30AK10CS constituting the signal wiring and a group of patterns composed of the wiring patterns 30AK10A to 30AK14A constituting the signal wiring for transmitting the address signal. There is. Wiring pattern By using a signal wiring arranged between other signal wirings such as 30AK10RS as a dummy wiring maintained at the ground voltage, it is possible to prevent or suppress electromagnetic interference due to electromagnetic noise in a plurality of signal wirings. .. As the wiring pattern without the meandering shape, a wiring pattern maintained at the power supply voltage may be arranged instead of the dummy wiring maintained at the ground voltage or together with the dummy wiring maintained at the ground voltage. For example, in the signal wiring configured by the wiring pattern 30AK10RS, the reset signal may be maintained at the power supply voltage instead of being transmitted. If the wiring pattern maintained at the power supply voltage is arranged close to the wiring patterns constituting other signal wirings, electromagnetic noise may be generated due to electromagnetic coupling between the respective signal wirings. Therefore, when arranging the wiring pattern maintained at the power supply voltage, each wiring is arranged so that the distance from the signal wiring is longer than when the wiring pattern maintained at the ground voltage is arranged. A pattern may be formed. As a result, electromagnetic interference due to electromagnetic noise in the signal wiring can be prevented or suppressed.

図21は、図18に示された領域30AK10Rの拡大図である。領域30AK10Rには、配線のパターン30AK10CK、30AK10CS、30AK10RS、30AK10A〜14Aが形成されている。これらの配線のパターンは、領域30AK10Rにおいて、複数の信号配線がいずれも直線形状または略直線形状で互いに平行または略平行な形状となるように形成されている。このように、領域30AK10Rでは、複数の信号配線を構成する配線のパターンがいずれも直線形状または略直線形状となるように形成され、複数の信号配線が互いに平行または略平行な形状となるように配線のパターンが形成されている。 FIG. 21 is an enlarged view of the region 30AK10R shown in FIG. Wiring patterns 30AK10CK, 30AK10CS, 30AK10RS, and 30AK10A to 14A are formed in the region 30AK10R. These wiring patterns are formed in the region 30AK10R so that the plurality of signal wirings are all linear or substantially linear and parallel or substantially parallel to each other. As described above, in the region 30AK10R, the wiring patterns constituting the plurality of signal wirings are all formed to have a linear shape or a substantially linear shape, and the plurality of signal wirings have a shape parallel to or substantially parallel to each other. A wiring pattern is formed.

図22は、図18に示された領域30AK11Rの拡大図である。領域30AK11Rには、領域30AK10Rと同じく、配線のパターン30AK10CK、30AK10CS、30AK10RS、30AK10A〜14Aが形成されている。これらの配線のパターンは、領域30AK11Rにおいて、少なくとも1の信号配線が直線形状または略直線形状となるように形成されている一方で、他の信号配線が直線形状および略直線形状とは異なる形状となるように形成されている。図22に示す領域30AK11Rにおいて、例えばクロック信号を伝送するための信号配線を構成する配線のパターン30AK10CK、チップセレクト信号を伝送するための信号配線を構成する配線のパターン30AK10CSは、複数の折り曲げ部を含むものの、いずれも直線形状または略直線形状となるように形成されている。また、図22に示す領域30AK11Rにおいて、リセット信号を伝送するための信号配線を構成する配線のパターン30AK10RSは、折り曲げ部を含まない直線形状または略直線形状となるように形成されている。これに対し、図22に示す領域30AK11Rにおいて、アドレス信号を伝送するための信号配線を構成する配線のパターン30AK10A〜30AK14Aは、複数の折り曲げ部により蛇行形状が形成され、直線形状および略直線形状とは異なる形状となるように形成されている。 FIG. 22 is an enlarged view of the region 30AK11R shown in FIG. Similar to the area 30AK10R, the wiring patterns 30AK10CK, 30AK10CS, 30AK10RS, and 30AK10A to 14A are formed in the area 30AK11R. These wiring patterns are formed so that at least one signal wiring has a linear shape or a substantially linear shape in the region 30AK11R, while the other signal wiring has a shape different from the linear shape and the substantially linear shape. It is formed to be. In the region 30AK11R shown in FIG. 22, for example, the wiring pattern 30AK10CK constituting the signal wiring for transmitting the clock signal and the wiring pattern 30AK10CS constituting the signal wiring for transmitting the chip select signal have a plurality of bent portions. Although included, they are all formed to have a linear shape or a substantially linear shape. Further, in the region 30AK11R shown in FIG. 22, the wiring pattern 30AK10RS constituting the signal wiring for transmitting the reset signal is formed so as to have a linear shape or a substantially linear shape not including a bent portion. On the other hand, in the region 30AK11R shown in FIG. 22, the wiring patterns 30AK10A to 30AK14A constituting the signal wiring for transmitting the address signal have a meandering shape formed by a plurality of bent portions, and have a linear shape and a substantially linear shape. Are formed to have different shapes.

蛇行形状が形成される部分では、例えば複数の折り曲げ部を介することにより、信号配線が本来の延設方向に対して直交する方向へと屈曲されていればよい。各折り曲げ部では、信号配線が直角よりも大きい角度(鈍角)をなすように折り曲げられることにより、信号配線の延設方向が変更された配線のパターンが形成されていればよい。この場合に、各折り曲げ部における折り曲げ量は、直角よりも小さい角度となるように、信号配線が折り曲げられる。蛇行形状が形成される部分では、第1延設方向と、この第1延設方向に対して直交または略直交する第2延設方向とに、信号配線を延設可能とし、第1延設方向の信号配線を構成する配線のパターンと、第2延設方向の信号配線を構成する配線のパターンとの間には、複数の折り曲げ部が設けられていればよい。このように、信号配線の折り曲げ量が所定角度よりも小さい角度となる複数の折り曲げ部を介して信号配線の延設方向が変更される。折り曲げ量を小さくすることにより、折り曲げ部における配線のパターン幅が大きく変化してしまうことを抑制し、伝送路の特性インピーダンスが急変することを防止して、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。 In the portion where the meandering shape is formed, the signal wiring may be bent in a direction orthogonal to the original extension direction, for example, by passing through a plurality of bent portions. At each bent portion, the signal wiring may be bent so as to form an angle (obtuse angle) larger than a right angle, so that a wiring pattern in which the extension direction of the signal wiring is changed may be formed. In this case, the signal wiring is bent so that the bending amount at each bent portion is smaller than the right angle. In the portion where the meandering shape is formed, the signal wiring can be extended in the first extension direction and the second extension direction orthogonal to or substantially orthogonal to the first extension direction, and the first extension is possible. A plurality of bent portions may be provided between the wiring pattern constituting the signal wiring in the direction and the wiring pattern constituting the signal wiring in the second extension direction. In this way, the extension direction of the signal wiring is changed through the plurality of bent portions in which the bending amount of the signal wiring is smaller than the predetermined angle. By reducing the amount of bending, it is possible to prevent the pattern width of the wiring at the bending part from changing significantly, prevent the characteristic impedance of the transmission line from suddenly changing, and electromagnetic waves due to electromagnetic noise in multiple signal wirings. Interference is prevented or suppressed.

各信号配線では、折り曲げ部の位置が他の信号配線における折り曲げ部の位置から所定長より長い距離となるように、複数の折り曲げ部が配置されていればよい。所定長は、例えば2mm〜5mmの範囲に含まれる一定長といった、基板設計上の観点から予め定められた長さであればよい。信号配線の折り曲げ部では、特性インピーダンスの変化などにより、電磁波ノイズが発生しやすくなる。複数の信号配線に含まれる1の信号配線を構成する配線のパターンが形成する折り曲げ部は、複数の信号配線に含まれる他の信号配線を構成する配線のパターンが形成する折り曲げ部と接近して配置されると、各信号配線で伝送される信号が電磁波ノイズの影響を受けやすくなるおそれがある。そこで、複数の信号配線に含まれる1の信号配線を構成する配線のパターンが形成する折り曲げ部と、複数の信号配線に含まれる他の信号配線を構成する配線のパターンが形成する折り曲げ部とが、所定長より長い距離となるように間隔をあけて配置することにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。 In each signal wiring, a plurality of bent portions may be arranged so that the position of the bent portion is longer than a predetermined length from the position of the bent portion in the other signal wiring. The predetermined length may be a predetermined length from the viewpoint of substrate design, for example, a constant length included in the range of 2 mm to 5 mm. Electromagnetic noise is likely to occur at the bent portion of the signal wiring due to changes in the characteristic impedance or the like. The bent portion formed by the wiring pattern forming one signal wiring included in the plurality of signal wiring is close to the bent portion formed by the wiring pattern forming the other signal wiring included in the plurality of signal wiring. If arranged, the signal transmitted by each signal wiring may be easily affected by electromagnetic noise. Therefore, a bent portion formed by a wiring pattern forming one signal wiring included in a plurality of signal wirings and a bent portion formed by a wiring pattern forming another signal wiring included in the plurality of signal wirings are formed. By arranging them at intervals so as to be longer than a predetermined length, it is possible to prevent or suppress electromagnetic interference due to electromagnetic noise in a plurality of signal wirings.

また、領域30AK11Rでは、少なくとも1の信号配線が平行および略平行とは異なる形状となるように形成されている。図22に示す領域30AK11Rにおいて、例えばクロック信号を伝送するための信号配線を構成する配線のパターン30AK10CKと、チップセレクト信号を伝送するための信号配線を構成する配線のパターン30AK10CSは、いずれも複数の折り曲げ部を介しながら、全体として互いの信号配線が平行または略平行な形状となるように形成されている。これに対し、図22に示す領域30AK11Rにおいて、アドレス信号を伝送するための信号配線を構成する配線のパターン30AK10A〜30AK14Aは、複数の折り曲げ部により蛇行形状が形成されているので、全体として互いの信号配線が平行または略平行とは異なる形状となるように形成されている。 Further, in the region 30AK11R, at least one signal wiring is formed so as to have a shape different from parallel and substantially parallel. In the region 30AK11R shown in FIG. 22, for example, the wiring pattern 30AK10CK constituting the signal wiring for transmitting the clock signal and the wiring pattern 30AK10CS constituting the signal wiring for transmitting the chip select signal are both plurality. The signal wirings are formed so as to be parallel or substantially parallel to each other through the bent portion as a whole. On the other hand, in the region 30AK11R shown in FIG. 22, the wiring patterns 30AK10A to 30AK14A constituting the signal wiring for transmitting the address signal have a meandering shape formed by a plurality of bent portions, and therefore, as a whole, they are mutually exclusive. The signal wiring is formed so as to have a shape different from parallel or substantially parallel.

図22に示す領域30AK11Rでは、複数の信号配線のうち少なくとも1の信号配線が、平行および略平行な形状とは異なる蛇行形状などの形状となっている。この領域30AK11Rにおいて、信号配線を構成する配線のパターンに近接するスペース領域30AK0SPには、少なくとも信号配線と同一の基板上で導体が設けられていない。スペース領域30AK0SPは、例えばアドレス信号を伝送するための信号配線を構成する配線のパターン30AK10A〜30AK14Aのうち領域30AK11Rにて蛇行形状が設けられた配線のパターン30AK10A〜30AK13Aに近接している。スペース領域30AK0SPには導体が設けられていないことにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。蛇行形状となる配線のパターンに近接する領域に導体が設けられている場合には、信号配線から電磁波が放射される可能性があり、信号配線と導体との電磁結合などにより、電磁波ノイズが発生するおそれがある。そこで、例えばスペース領域30AK0SPのように、蛇行形状が設けられた配線のパターンに近接する領域には導体が設けられないことで、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。 In the region 30AK11R shown in FIG. 22, at least one of the plurality of signal wirings has a shape such as a meandering shape different from the parallel and substantially parallel shapes. In this region 30AK11R, the space region 30AK0SP close to the wiring pattern constituting the signal wiring is not provided with a conductor at least on the same substrate as the signal wiring. The space area 30AK0SP is close to, for example, the wiring patterns 30AK10A to 30AK13A having a meandering shape in the area 30AK11R among the wiring patterns 30AK10A to 30AK14A constituting the signal wiring for transmitting the address signal. Since the space region 30AK0SP is not provided with a conductor, it is possible to prevent or suppress electromagnetic interference due to electromagnetic noise in a plurality of signal wirings. If a conductor is provided in a region close to the meandering wiring pattern, electromagnetic waves may be radiated from the signal wiring, and electromagnetic noise is generated due to electromagnetic coupling between the signal wiring and the conductor. There is a risk of Therefore, by not providing a conductor in a region close to the wiring pattern provided with a meandering shape, for example, in the space region 30AK0SP, it is possible to prevent or suppress electromagnetic interference due to electromagnetic noise in a plurality of signal wirings. Be done.

図23は、多層配線基板として形成された主基板11の構成例を示す断面図である。図23に示す主基板11は、合成樹脂を重ねて形成された多層構造を有し、各層の表面または内層には様々な配線のパターンを形成可能とされている。このような多層構造を有する主基板11に形成された配線のパターンを介して、例えばRAM102とCPU103といった、複数の電子部品が電気的に接続される。図23に示す主基板11の多層構造は、表面層30AK1Sと、グランド層30AK1Lと、電源層30AK2Lと、配線層30AK3Lと、電源層30AK4Lと、裏面層30AK2Sとを含んでいる。 FIG. 23 is a cross-sectional view showing a configuration example of the main board 11 formed as the multilayer wiring board. The main substrate 11 shown in FIG. 23 has a multilayer structure formed by stacking synthetic resins, and various wiring patterns can be formed on the surface or inner layer of each layer. A plurality of electronic components such as the RAM 102 and the CPU 103 are electrically connected via a wiring pattern formed on the main board 11 having such a multi-layer structure. The multilayer structure of the main substrate 11 shown in FIG. 23 includes a front surface layer 30AK1S, a ground layer 30AK1L, a power supply layer 30AK2L, a wiring layer 30AK3L, a power supply layer 30AK4L, and a back surface layer 30AK2S.

主基板11における一方の基板面となる表面には、表面層30AK1Sが設けられ、信号配線を構成する配線のパターン30AK10Pおよびパターン30AK11Pが形成されている。主基板11における他方の基板面となる裏面には、裏面層30AK2Sが設けられ、信号配線を構成する配線のパターン30AK20Pが形成されている。主基板11の表面層30AK1Sに形成された配線のパターン30AK10Pは、主基板11の表面層30AK1Sおよび裏面層30AK2Sを貫通するスルーホール30AK1Hを介して、裏面層30AK2Sに形成された配線のパターン30AK20Pと電気的に接続されている。主基板11の表面層30AK1Sに形成された配線のパターン30AK11Pは、主基板11の表面層30AK1Sおよび裏面層30AK2Sを貫通するスルーホール30AK2Hを介して、裏面層30AK2Sに形成された配線のパターン30AK20Pと電気的に接続されている。このように、主基板11には、一方の基板面となる表面に設けられた表面層30AK1Sにおいて信号配線を構成する配線のパターン30AK10Pおよびパターン30AK11Pと、他方の基板面となる裏面に設けられた裏面層30AK2Sにおいて信号配線を構成する配線のパターン30AK20Pとを、電気的に接続可能なスルーホール30AK1Hおよびスルーホール30AK2Hが設けられている。 A surface layer 30AK1S is provided on the surface of the main substrate 11 which is one of the substrate surfaces, and a wiring pattern 30AK10P and a pattern 30AK11P constituting the signal wiring are formed. A back surface layer 30AK2S is provided on the back surface of the main substrate 11 which is the other substrate surface, and a wiring pattern 30AK20P constituting the signal wiring is formed. The wiring pattern 30AK10P formed on the front surface layer 30AK1S of the main substrate 11 has a wiring pattern 30AK20P formed on the back surface layer 30AK2S via the through holes 30AK1H penetrating the front surface layer 30AK1S and the back surface layer 30AK2S of the main substrate 11. It is electrically connected. The wiring pattern 30AK11P formed on the front surface layer 30AK1S of the main substrate 11 has a wiring pattern 30AK20P formed on the back surface layer 30AK2S via the through holes 30AK2H penetrating the front surface layer 30AK1S and the back surface layer 30AK2S of the main substrate 11. It is electrically connected. As described above, the main substrate 11 is provided with the wiring patterns 30AK10P and patterns 30AK11P forming the signal wiring in the surface layer 30AK1S provided on the surface serving as one substrate surface, and the back surface serving as the other substrate surface. Through holes 30AK1H and through holes 30AK2H are provided so that the wiring pattern 30AK20P constituting the signal wiring in the back surface layer 30AK2S can be electrically connected.

図23に示すRAM102とCPU103を接続する複数の信号配線に含まれる各信号配線の配線長は、表面層30AK1Sに形成された配線のパターン30AK10Pおよびパターン30AK11Pと、裏面層30AK2Sに形成された配線のパターン30AK20Pとが構成する信号配線の配線長だけでなく、スルーホール30AK1Hおよびスルーホール30AK2Hの長さを含めて、同一または略同一となる。図23に示す多層構造を有する主基板11において、スルーホール30AK1Hおよびスルーホール30AK2Hの長さを含めて、各信号配線の配線長を同一または略同一とし、複数の信号配線で伝送される信号の遅延時間差が発生することを、防止あるいは抑制できる。主基板11のような多層配線基板において複数の信号配線で伝送される信号の遅延時間差を減少させることにより、複数の信号配線で伝送される信号の信頼性を向上させることができる。 The wiring length of each signal wiring included in the plurality of signal wirings connecting the RAM 102 and the CPU 103 shown in FIG. 23 is that of the wiring patterns 30AK10P and 30AK11P formed on the front surface layer 30AK1S and the wirings formed on the back surface layer 30AK2S. Not only the wiring length of the signal wiring formed by the pattern 30AK20P, but also the lengths of the through hole 30AK1H and the through hole 30AK2H are the same or substantially the same. In the main board 11 having the multilayer structure shown in FIG. 23, the wiring lengths of the respective signal wirings are the same or substantially the same, including the lengths of the through holes 30AK1H and the through holes 30AK2H, and the signals transmitted by the plurality of signal wirings are used. It is possible to prevent or suppress the occurrence of a delay time difference. By reducing the delay time difference of the signals transmitted by the plurality of signal wirings in the multilayer wiring board such as the main board 11, the reliability of the signals transmitted by the plurality of signal wirings can be improved.

図23に示す多層構造を有する主基板11において、表面層30AK1Sに隣接する導体層として、グランド層30AK1Lが設けられている。グランド層30AK1Lには、1または複数のグランド導体が配置され、グランド導体はグランド電圧に維持される。表面層30AK1Sにおいて信号配線を構成する配線のパターン30AK10Pおよびパターン30AK11Pは、少なくともいずれか一方のパターンにおいて、蛇行形状といった、直線形状および略直線形状とは異なる形状で複数の信号配線が平行および略平行な形状とは異なる形状となる領域を含むように形成されていればよい。このような表面層30AK1Sに隣接する導体層としてのグランド層30AK1Lでは、信号の伝送が行われない。配線のパターン30AK10Pおよびパターン30AK11Pが形成された表面層30AK1Sに隣接する導体層で信号の伝送が行われないので、配線のパターン30AK10Pおよびパターン30AK11Pが構成する複数の信号配線で伝送される信号が電磁波ノイズの影響を受けにくくなり、他の信号配線に電磁波ノイズの影響が及ぶことも、防止あるいは抑制できる。 In the main substrate 11 having a multilayer structure shown in FIG. 23, a ground layer 30AK1L is provided as a conductor layer adjacent to the surface layer 30AK1S. One or more ground conductors are arranged in the ground layer 30AK1L, and the ground conductors are maintained at the ground voltage. In the surface layer 30AK1S, the wiring patterns 30AK10P and the pattern 30AK11P constituting the signal wiring have a shape different from the linear shape and the substantially linear shape such as a meandering shape in at least one of the patterns, and a plurality of signal wirings are parallel and substantially parallel. It suffices if it is formed so as to include a region having a shape different from the original shape. No signal is transmitted in the ground layer 30AK1L as a conductor layer adjacent to the surface layer 30AK1S. Since the signal is not transmitted in the conductor layer adjacent to the surface layer 30AK1S on which the wiring pattern 30AK10P and the pattern 30AK11P are formed, the signal transmitted by the plurality of signal wirings composed of the wiring pattern 30AK10P and the pattern 30AK11P is an electromagnetic wave. It becomes less susceptible to noise, and it is possible to prevent or suppress the influence of electromagnetic noise on other signal wiring.

図23に示す多層構造を有する主基板11の裏面層30AK2Sにおいて信号配線を構成する配線のパターン30AK20Pが、蛇行形状といった、直線形状および略直線形状とは異なる形状で複数の信号配線が平行および略平行な形状とは異なる形状となる領域を含むように形成されてもよい。このような裏面層30AK2Sに隣接する導体層としての電源層30AK4Lでは、信号の伝送が行われない。電源層30AK4Lには、1または複数の電源導体が配置され、電源導体は電源電圧に維持される。配線のパターン30AK20Pが形成された裏面層30AK2Sに隣接する導体層で信号の伝送が行われないので、配線のパターン30AK20Pが構成する複数の信号配線で伝送される信号が電磁波ノイズの影響を受けにくくなり、他の信号配線に電磁波ノイズの影響が及ぶことも、防止あるいは抑制できる。主基板11のような多層配線基板において複数の信号配線が設けられる層に隣接する導体層では信号の伝送が行われないないことにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。 The wiring pattern 30AK20P constituting the signal wiring in the back surface layer 30AK2S of the main substrate 11 having the multilayer structure shown in FIG. 23 has a shape different from the linear shape and the substantially linear shape such as a meandering shape, and a plurality of signal wirings are parallel and omitted. It may be formed so as to include a region having a shape different from the parallel shape. No signal is transmitted in the power supply layer 30AK4L as the conductor layer adjacent to the back surface layer 30AK2S. One or more power conductors are arranged in the power layer 30AK4L, and the power conductors are maintained at the power voltage. Since the signal is not transmitted in the conductor layer adjacent to the back surface layer 30AK2S on which the wiring pattern 30AK20P is formed, the signals transmitted by the plurality of signal wirings constituting the wiring pattern 30AK20P are less likely to be affected by electromagnetic noise. Therefore, it is possible to prevent or suppress the influence of electromagnetic noise on other signal wirings. In a multilayer wiring board such as the main board 11, signals are not transmitted in a conductor layer adjacent to a layer in which a plurality of signal wirings are provided, so that electromagnetic interference due to electromagnetic noise in the plurality of signal wirings is prevented or suppressed. Is planned.

図23に示す多層構造を有する主基板11の配線層30AK3Lにおいて信号配線を構成する配線のパターンが、蛇行形状といった、直線形状および略直線形状とは異なる形状で複数の信号配線が平行および略平行な形状とは異なる形状となる領域を含むように形成されてもよい。このような配線層30AK3Lに隣接する導体層としての電源層30AK2Lや電源層30AK4Lでは、信号の伝送が行われない。主基板11のような多層配線基板において複数の信号配線が設けられる配線層30AK3Lに隣接する導体層では信号の伝送が行われないことにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。ただし、多層配線基板に設けられた内層の導体層である配線層30AK3Lにおいて信号配線を構成する配線のパターンが蛇行形状などの形状となる領域を含むように形成された場合には、信号配線の断線などによる障害が発生した場合に、配線層30AK3Lにおける信号配線の状態を基板の外部から確認することが困難になるおそれがある。これに対し、主基板11の表面層30AK1Sや裏面層30AK2Sといった、主基板11が備える一方の基板面や他方の基板面において信号配線を構成する配線のパターンが蛇行形状などの形状となる領域を含むように形成された場合には、信号配線の断線などによる障害が発生した場合に、表面層30AK1Sや裏面層30AK2Sにおける信号配線の状態を基板の外部から確認しやすい適切な基板構成が可能になる。 The wiring pattern constituting the signal wiring in the wiring layer 30AK3L of the main board 11 having the multilayer structure shown in FIG. 23 is a shape different from the linear shape and the substantially linear shape such as a meandering shape, and a plurality of signal wirings are parallel and substantially parallel. It may be formed so as to include a region having a shape different from the original shape. No signal is transmitted in the power supply layer 30AK2L or the power supply layer 30AK4L as the conductor layer adjacent to the wiring layer 30AK3L. In a multilayer wiring board such as the main board 11, signals are not transmitted in the conductor layer adjacent to the wiring layer 30AK3L in which a plurality of signal wirings are provided, so that electromagnetic interference due to electromagnetic noise in the plurality of signal wirings can be prevented or Suppression is achieved. However, if the wiring layer 30AK3L, which is the inner conductor layer provided on the multilayer wiring board, is formed so that the wiring pattern constituting the signal wiring includes a region having a shape such as a meandering shape, the signal wiring When a failure occurs due to disconnection or the like, it may be difficult to confirm the state of the signal wiring in the wiring layer 30AK3L from the outside of the substrate. On the other hand, a region such as the front surface layer 30AK1S and the back surface layer 30AK2S of the main substrate 11 in which the wiring pattern constituting the signal wiring on one substrate surface or the other substrate surface of the main substrate 11 has a meandering shape or the like. When it is formed so as to include, an appropriate board configuration that makes it easy to check the state of signal wiring in the front surface layer 30AK1S and the back surface layer 30AK2S from the outside of the board is possible in the event of a failure due to disconnection of the signal wiring or the like. Become.

主基板11の表面層30AK1Sおよび裏面層30AK2Sを貫通するスルーホールは、図23に示すスルーホール30AK1Hおよびスルーホール30AK2Hに限定されず、より多くのスルーホールが設けられ、複数の信号配線における各信号配線の配線長を同一または略同一にするために用いられてもよい。複数の信号配線を構成する配線のパターンのうちには、スルーホール30AK1Hおよびスルーホール30AK2Hのようなスルーホールを介することなく、例えば主基板11の表面層30AK1Sのみに信号配線が配置されるように形成されたパターンが含まれてもよい。配線のパターン30AK10Dが構成するデータ信号を伝送するための信号配線といった、複数の電気部品における接続端子間の距離が他の接続端子間の距離と比べて長くなる信号配線は、スルーホール30AK1Hおよびスルーホール30AK2Hのようなスルーホールを介することなく、主基板11の表面層30AK1Sのみに信号配線が配置されてもよい。逆にいうと、表面層30AK1Sなど1の導体層にてスルーホールを介することなく形成された配線のパターンが構成する信号配線は、表面層30AK1Sおよび裏面層30AK2Sなど複数の導体層にてスルーホールを介して電気的に接続可能となるように形成された配線のパターンが構成する信号配線と比較して、複数の電気部品における接続端子間の距離が長い。 The through holes penetrating the front surface layer 30AK1S and the back surface layer 30AK2S of the main substrate 11 are not limited to the through holes 30AK1H and the through holes 30AK2H shown in FIG. 23, and more through holes are provided to provide each signal in a plurality of signal wirings. It may be used to make the wiring length of the wiring the same or substantially the same. Among the wiring patterns constituting the plurality of signal wirings, the signal wirings are arranged only in the surface layer 30AK1S of the main board 11, for example, without passing through through holes such as through holes 30AK1H and through holes 30AK2H. The formed pattern may be included. Wiring pattern Signal wiring, such as signal wiring for transmitting data signals configured by 30AK10D, in which the distance between connection terminals in a plurality of electrical components is longer than the distance between other connection terminals is through-hole 30AK1H and through. The signal wiring may be arranged only in the surface layer 30AK1S of the main substrate 11 without passing through a through hole such as the hole 30AK2H. Conversely, the signal wiring formed by the wiring pattern formed by one conductor layer such as the front surface layer 30AK1S without passing through the through hole is a through hole in a plurality of conductor layers such as the front surface layer 30AK1S and the back surface layer 30AK2S. The distance between the connection terminals in a plurality of electrical components is longer than that of the signal wiring formed by the wiring pattern formed so as to be electrically connectable via the wire.

複数の信号配線が隣接して設けられる場合には、図22に示したスペース領域30AK0SPのように、小さな空白領域が形成される。この空白領域にスルーホールを設け、例えばグランド層30AK1Lといった他の導体層と電気的に接続されるように、銅などの導電材料が埋設されたスルーホール電極を有する構成とすることも考えられる。空白領域にスルーホール電極のような導体が設けられる構成では、例えば空白領域における電界分布を安定させるために、多数のスルーホール電極が配置される場合もある。この場合には、主基板11の表面層30AK1Sのみでなく、裏面層30AK2Sにも、例えばバンプといった、スルーホール電極に対応する構造物が配置され、基板上における配線パターンの設計が制約されるという不都合が生じるおそれがある。また、多層配線基板に設けられた内層の導体層であるグランド層30AK1Lや電源層30AK2L、30AK4Lなどでは、スルーホール電極が設けられる場合に、そのスルーホール電極の周囲では導体層のパターンを除去することになり、グランド層30AK1Lや電源層30AK2L、30AK4Lなど内層の導体層におけるパターンが分断され、導体層におけるパターンの設計が困難になるという不都合が生じるおそれがある。さらに、スルーホール電極に代えて、例えばダミーパッドのような導体が空白領域に設けられ、他の導体層とは接続されないような構成では、この導体が外部からの電磁波ノイズによる影響を受けたり、この導体が複数の信号配線に電磁波ノイズの影響を及ぼしたりして、電磁妨害などの悪影響を与える不都合が生じるおそれがある。これに対し、信号配線を構成する配線のパターンに近接するスペース領域30AK0SPには、導体が設けられないことにより、これらの不都合が生じることを、防止あるいは抑制できる。 When a plurality of signal wirings are provided adjacent to each other, a small blank area is formed as in the space area 30AK0SP shown in FIG. It is also conceivable to provide a through hole in this blank region and have a through hole electrode in which a conductive material such as copper is embedded so as to be electrically connected to another conductor layer such as the ground layer 30AK1L. In a configuration in which a conductor such as a through-hole electrode is provided in the blank region, a large number of through-hole electrodes may be arranged, for example, in order to stabilize the electric field distribution in the blank region. In this case, not only the front surface layer 30AK1S of the main substrate 11 but also the back surface layer 30AK2S is arranged with structures corresponding to through-hole electrodes such as bumps, which restricts the design of the wiring pattern on the substrate. Inconvenience may occur. Further, in the ground layer 30AK1L, the power supply layer 30AK2L, 30AK4L, etc., which are the inner conductor layers provided on the multilayer wiring board, when the through-hole electrodes are provided, the pattern of the conductor layer is removed around the through-hole electrodes. As a result, the pattern in the inner conductor layer such as the ground layer 30AK1L, the power supply layer 30AK2L, and 30AK4L may be divided, which may make it difficult to design the pattern in the conductor layer. Further, in a configuration in which a conductor such as a dummy pad is provided in the blank region instead of the through-hole electrode and is not connected to another conductor layer, this conductor may be affected by external electromagnetic noise or may be affected by external electromagnetic noise. This conductor may affect a plurality of signal wirings by electromagnetic noise, which may cause an adverse effect such as electromagnetic interference. On the other hand, since the conductor is not provided in the space region 30AK0SP close to the wiring pattern constituting the signal wiring, it is possible to prevent or suppress these inconveniences.

その他、図22に示したスペース領域30AK0SPのように、複数の信号配線が隣接して設けられる場合に形成される空白領域には、例えば基板固定用のネジ穴といった、基板の構成材料とは異なる材料が用いられる構造物が設けられないようにしてもよい。基板固定用のネジ穴が設けられた場合には、ネジ止めにより基板を固定した場合に、ネジの構成材料が外部からの電磁波ノイズによる影響を受け、他の信号配線にも電磁妨害などの悪影響を与える不都合が生じるおそれがある。また、基板に含まれる絶縁層とは誘電率が異なる合成樹脂や誘電材料を用いた構造物、あるいは基板に含まれる導体層とは電気伝導率が異なる合成樹脂や金属材料を用いた構造物が、複数の信号配線に近接した空白領域に設けられた場合には、これらの構造物が外部からの電磁波ノイズによる影響を受けたり、これらの構造物が複数の信号配線に電磁波ノイズの影響を及ぼしたりして、電磁妨害などの悪影響を与える不都合が生じるおそれがある。これに対し、信号配線を構成する配線のパターンに近接するスペース領域30AK0SPなどの空白領域には、基板の構成材料とは異なる材料を用いた構造物が設けられないことにより、これらの不都合が生じることを、防止あるいは抑制できる。 In addition, as in the space area 30AK0SP shown in FIG. 22, the blank area formed when a plurality of signal wirings are provided adjacent to each other is different from the constituent material of the board, for example, a screw hole for fixing the board. The structure in which the material is used may not be provided. When screw holes for fixing the board are provided, when the board is fixed by screwing, the constituent materials of the screws are affected by electromagnetic noise from the outside, and other signal wiring is also adversely affected by electromagnetic interference. May cause inconvenience. Further, a structure using a synthetic resin or a dielectric material having a dielectric constant different from that of the insulating layer contained in the substrate, or a structure using a synthetic resin or a metal material having an electric conductivity different from that of the conductor layer contained in the substrate. , When provided in a blank area close to a plurality of signal wirings, these structures are affected by electromagnetic wave noise from the outside, or these structures affect a plurality of signal wirings by electromagnetic wave noise. This may cause inconveniences such as electromagnetic interference. On the other hand, these inconveniences occur because a structure using a material different from the constituent material of the substrate is not provided in the blank region such as the space region 30AK0SP close to the wiring pattern constituting the signal wiring. This can be prevented or suppressed.

図18に示す区間30AK0SCでは、データ信号を伝送するための複数の信号配線を形成する配線のパターン30AK10D〜30AK13Dのうち1のパターン30AK13Dが、蛇行形状といった、直線形状および略直線形状とは異なる形状で他の信号配線と平行および略平行な形状とは異なる形状となる信号配線の部分を含むように形成されている。これに対し、少なくともパターン30AK10Dおよびパターン30AK11Dは、区間30AK0SCにて、蛇行形状を含むことなく、直線形状または略直線形状で互いの信号配線が平行または略平行な形状となるように形成されている。したがって、パターン30AK10Dおよびパターン30AK11Dは、信号配線が区間30AK0SCを最短または略最短で接続するパターンとなる。これに対し、パターン30AK12Dおよびパターン30AK13Dは、信号配線が区間30AK0SCをパターン30AK10Dおよびパターン30AK11Dよりも長い距離で接続するパターンとなる。 In the section 30AK0SC shown in FIG. 18, one of the wiring patterns 30AK10D to 30AK13D forming a plurality of signal wirings for transmitting data signals, the pattern 30AK13D, has a shape different from the linear shape and the substantially linear shape such as a meandering shape. It is formed so as to include a portion of the signal wiring having a shape different from the shape parallel to and substantially parallel to the other signal wiring. On the other hand, at least the pattern 30AK10D and the pattern 30AK11D are formed in the section 30AK0SC in a linear shape or a substantially linear shape so that the signal wirings are parallel or substantially parallel to each other without including a meandering shape. .. Therefore, the pattern 30AK10D and the pattern 30AK11D are patterns in which the signal wiring connects the section 30AK0SC in the shortest or substantially the shortest. On the other hand, the pattern 30AK12D and the pattern 30AK13D are patterns in which the signal wiring connects the section 30AK0SC at a longer distance than the pattern 30AK10D and the pattern 30AK11D.

区間30AK0SCにて、パターン30AK13Dが構成する信号配線が蛇行形状などの直線形状および略直線形状とは異なる形状となっている部分では、他のパターン30AK10D〜パターン30AK12Dが構成する信号配線は直線形状または略直線形状となるように形成されている。このように、複数の信号配線を構成する配線のパターンのうち1の配線のパターンにより構成される信号配線が蛇行形状などの直線形状および略直線形状とは異なる形状となっている部分では、他の配線のパターンにより構成される信号配線が直線形状または略直線形状となるように形成されてもよい。1の配線のパターンにより構成される信号配線が蛇行形状などの直線形状および略直線形状とは異なる形状となる部分は、他の配線のパターンにより構成される信号配線が直線形状または略直線形状となる部分と重複しないように形成されてもよい。蛇行形状などの直線形状および略直線形状とは異なる形状となる部分が、複数の信号配線について重複しないように配線のパターンが形成されることにより、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 In the section 30AK0SC, where the signal wiring formed by the pattern 30AK13D has a linear shape such as a meandering shape or a shape different from the substantially linear shape, the signal wiring formed by the other patterns 30AK10D to 30AK12D has a linear shape or It is formed so as to have a substantially linear shape. In this way, in the portion where the signal wiring composed of one wiring pattern among the wiring patterns constituting the plurality of signal wirings has a shape different from the linear shape such as a meandering shape and the substantially linear shape, the other The signal wiring formed by the wiring pattern of the above may be formed so as to have a linear shape or a substantially linear shape. In the part where the signal wiring composed of the wiring pattern of 1 has a linear shape such as a meandering shape and a shape different from the substantially linear shape, the signal wiring composed of the other wiring patterns has a linear shape or a substantially linear shape. It may be formed so as not to overlap with the portion. By forming a wiring pattern so that the linear shape such as a meandering shape and the portion having a shape different from the substantially linear shape do not overlap with each other for a plurality of signal wirings, an increase in the board area on which the wiring pattern is arranged is suppressed. Therefore, the size of the substrate can be reduced.

図24は、複数の信号配線が蛇行形状となる部分が重複しない配線のパターンについて、他の形成例を示している。図24に示す領域30AK20Rでも、複数の信号配線を構成する配線のパターンのうち1の配線パターンにより構成される信号配線が蛇行形状となっている部分では、他の配線のパターンにより構成される信号配線が直線形状または略直線形状となるように形成されている。そして、第1配線のパターンにより構成される第1信号配線が蛇行形状となる部分である第1蛇行部が終了すると、第1配線のパターンとは異なる第2配線のパターンにより構成される第2信号配線が蛇行形状となる部分である第2蛇行部が開始されるように、複数の信号配線を構成する配線のパターンが形成されている。第1蛇行部では、第1信号配線以外の信号配線を構成する配線のパターンとして、第2信号配線を構成する第2配線のパターンを含めた配線のパターンは、各パターンにより構成される信号配線が平行または略平行な形状となるように形成されていればよい。第2蛇行部では、第2信号配線以外の信号配線を構成する配線のパターンとして、第1信号配線を構成する第1配線のパターンを含めた配線のパターンは、各パターンにより構成される信号配線が平行または略平行な形状となるように形成されていればよい。第1蛇行部が終了してから第2蛇行部が開始されるので、第1蛇行部は第2蛇行部と重複しないように配置されている。これにより、多数の信号配線について蛇行形状などの直線形状および略直線形状とは異なる形状となる部分を設けた場合でも、配線のパターンを配置する基板面積の増大が可及的に抑制されて、基板の小型化を図ることができる。 FIG. 24 shows another formation example of a wiring pattern in which the portions of the plurality of signal wirings having a meandering shape do not overlap. Even in the region 30AK20R shown in FIG. 24, in the portion where the signal wiring composed of one wiring pattern among the wiring patterns constituting the plurality of signal wirings has a meandering shape, the signal composed of other wiring patterns The wiring is formed so as to have a linear shape or a substantially linear shape. Then, when the first meandering portion, which is a portion in which the first signal wiring formed by the pattern of the first wiring has a meandering shape, is completed, the second wiring pattern formed by the second wiring pattern different from the pattern of the first wiring is formed. A wiring pattern forming a plurality of signal wirings is formed so that a second meandering portion, which is a portion of the signal wiring having a meandering shape, is started. In the first meandering portion, as the wiring pattern constituting the signal wiring other than the first signal wiring, the wiring pattern including the pattern of the second wiring constituting the second signal wiring is the signal wiring composed of each pattern. Are formed so as to have a parallel or substantially parallel shape. In the second meandering portion, as the wiring pattern constituting the signal wiring other than the second signal wiring, the wiring pattern including the pattern of the first wiring constituting the first signal wiring is the signal wiring composed of each pattern. Are formed so as to have a parallel or substantially parallel shape. Since the second meandering portion is started after the first meandering portion is completed, the first meandering portion is arranged so as not to overlap with the second meandering portion. As a result, even when a large number of signal wirings are provided with a portion having a linear shape such as a meandering shape or a shape different from the substantially linear shape, an increase in the substrate area on which the wiring pattern is arranged is suppressed as much as possible. The size of the substrate can be reduced.

(特徴部42AKに関する説明)
図25は、本実施形態の特徴部42AKに関し、配線のパターンにより構成される複数の信号配線が形成された部分の構成例を示している。図25に示す配線のパターンは、例えば主基板11にて、RAM102とCPU103といった、複数の電気部品を接続する複数の信号配線を構成するものであればよい。図25に示す構成例では、複数の信号配線を構成する配線のパターンとして、2つの信号配線を構成する配線のパターンが示されている。図25(A)は配線間隔W1が配線間隔W2よりも狭いW1<W2の場合を示し、図25(B)は配線間隔W1が配線間隔W2よりも広いW1>W2の場合を示している。配線間隔W1は、同一の信号配線が蛇行形状となる部分における配線のパターンによる配線間隔である。配線間隔W2は、平行または略平行に隣接して互いに異なる信号配線を構成する配線のパターンどうしによる配線間隔である。
(Explanation of feature 42AK)
FIG. 25 shows a configuration example of a portion in which a plurality of signal wirings composed of wiring patterns are formed with respect to the feature portion 42AK of the present embodiment. The wiring pattern shown in FIG. 25 may be any one that constitutes, for example, a plurality of signal wirings connecting a plurality of electric components such as a RAM 102 and a CPU 103 on the main board 11. In the configuration example shown in FIG. 25, a wiring pattern that constitutes two signal wirings is shown as a wiring pattern that constitutes a plurality of signal wirings. FIG. 25A shows a case where the wiring interval W1 is narrower than the wiring interval W2, W1 <W2, and FIG. 25B shows a case where the wiring interval W1 is wider than the wiring interval W2 W1> W2. The wiring interval W1 is a wiring interval according to a wiring pattern in a portion where the same signal wiring has a meandering shape. The wiring interval W2 is a wiring interval due to wiring patterns that form parallel or substantially parallel adjacent signal wirings that are different from each other.

図25(A)に示す2つの信号配線を構成する配線のパターンは、配線の第1パターン42AK10と、配線の第2パターン42AK11とを含んでいる。配線の第1パターン42AK10および配線の第2パターン42AK11は、それらの配線のパターンにより構成される信号配線の形状に応じて、配線部42AK1Zと、配線部42AK2Zとが含まれるように、各信号配線を形成している。 The wiring pattern constituting the two signal wirings shown in FIG. 25A includes a first pattern 42AK10 of wiring and a second pattern 42AK11 of wiring. The first pattern 42AK10 of wiring and the second pattern 42AK11 of wiring include each signal wiring so that the wiring portion 42AK1Z and the wiring portion 42AK2Z are included according to the shape of the signal wiring composed of the wiring patterns. Is forming.

配線部42AK1Zでは、配線の第1パターン42AK10により構成される信号配線が第2形状部42AK10Mを形成し、配線の第2パターン42AK11により構成される信号配線が第1形状部42AK11Lを形成している。配線部42AK2Zでは、配線の第1パターン42AK10により構成される信号配線が第1形状部42AK10Lを形成し、配線の第2パターン42AK11により構成される信号配線が第2形状部42AK11Mを形成している。第1形状部42AK10L、42AK11Lは、信号配線が直線形状または略直線形状の第1形状となるように形成されている。第2形状部42AK10M、42AK11Mは、信号配線が蛇行形状といった、直線形状および略直線形状とは異なる第2形状となるように形成されている。なお、第2形状部42AK10M、42AK11Mは、蛇行形状に限定されず、直線形状および略直線形状とは異なる任意の形状となるように形成されていればよい。 In the wiring portion 42AK1Z, the signal wiring composed of the first pattern 42AK10 of the wiring forms the second shape portion 42AK10M, and the signal wiring composed of the second pattern 42AK11 of the wiring forms the first shape portion 42AK11L. .. In the wiring portion 42AK2Z, the signal wiring composed of the first pattern 42AK10 of the wiring forms the first shape portion 42AK10L, and the signal wiring composed of the second pattern 42AK11 of the wiring forms the second shape portion 42AK11M. .. The first shape portions 42AK10L and 42AK11L are formed so that the signal wiring has a linear shape or a substantially linear first shape. The second shape portions 42AK10M and 42AK11M are formed so that the signal wiring has a second shape different from the linear shape and the substantially linear shape such as a meandering shape. The second shape portions 42AK10M and 42AK11M are not limited to the meandering shape, and may be formed so as to have an arbitrary shape different from the linear shape and the substantially straight shape.

このように、配線の第1パターン42AK10および配線の第2パターン42AK11により構成される複数の信号配線は、配線部42AK1Zにて、配線の第2パターン42AK11により構成される信号配線が、直線形状または略直線形状の第1形状となる第1形状部42AK11Lに対応して、配線の第1パターン42AK10により構成される信号配線が、第1形状部42AK11Lとは異なる蛇行形状などの第2形状となる第2形状部42AK10Mを含んでいる。すなわち、配線部42AK1Zでは、配線の第2パターン42AK11により構成される信号配線における第1形状部42AK11Lに対応して、配線の第1パターン42AK10により構成される信号配線が第2形状部42AK11Mを含んでいる。 As described above, in the plurality of signal wirings composed of the first pattern 42AK10 of the wiring and the second pattern 42AK11 of the wiring, the signal wiring composed of the second pattern 42AK11 of the wiring in the wiring unit 42AK1Z has a linear shape or Corresponding to the first shape portion 42AK11L which is a substantially linear first shape, the signal wiring configured by the first pattern 42AK10 of the wiring has a second shape such as a meandering shape different from the first shape portion 42AK11L. The second shape portion 42AK10M is included. That is, in the wiring portion 42AK1Z, the signal wiring composed of the first pattern 42AK10 of the wiring includes the second shape portion 42AK11M corresponding to the first shape portion 42AK11L in the signal wiring composed of the second pattern 42AK11 of the wiring. I'm out.

また、配線の第1パターン42AK10および配線の第2パターン42AK11により構成される複数の信号配線は、配線部42AK2Zにて、配線の第1パターン42AK10により構成される信号配線が、直線形状または略直線形状の第1形状となる第1形状部42AK10Lに対応して、配線の第2パターン42AK11により構成される信号配線が、第1形状部42AK10Lとは異なる蛇行形状などの第2形状となる第2形状部42AK11Mを含んでいる。すなわち、配線部42AK2Zでは、配線の第1パターン42AK10により構成される信号配線における第1形状部42AK10Lに対応して、配線の第2パターン42AK11により構成される信号配線が第2形状部42AK11Mを含んでいる。 Further, in the plurality of signal wirings composed of the first pattern 42AK10 of the wiring and the second pattern 42AK11 of the wiring, the signal wiring composed of the first pattern 42AK10 of the wiring is linear or substantially straight in the wiring portion 42AK2Z. A second shape in which the signal wiring configured by the second pattern 42AK11 of the wiring has a second shape such as a meandering shape different from that of the first shape part 42AK10L, corresponding to the first shape portion 42AK10L which is the first shape of the shape. The shape portion 42AK11M is included. That is, in the wiring portion 42AK2Z, the signal wiring composed of the second pattern 42AK11 of the wiring includes the second shape portion 42AK11M corresponding to the first shape portion 42AK10L in the signal wiring composed of the first pattern 42AK10 of the wiring. I'm out.

図25(A)に示す信号配線が蛇行形状などの第2形状となる第2形状部42AK10Mおよび第2形状部42AK11Mは、第2形状部42AK10Mが配線部42AK1Zに含まれ、第2形状部42AK11Mが配線部42AK2Zに含まれるように形成されている。これにより、第2形状部42AK10Mおよび第2形状部42AK11Mは、それぞれの配置が互いに重複しない。加えて、各信号配線の配線長は同一または略同一となるように形成されている。このような第2形状部42AK10Mと第2形状部42AK11Mとが含まれるように、配線の第1パターン42AK10および配線の第2パターン42AK11により構成される信号配線が形成されているので、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 In the second shape portion 42AK10M and the second shape portion 42AK11M in which the signal wiring shown in FIG. 25A has a second shape such as a meandering shape, the second shape portion 42AK10M is included in the wiring portion 42AK1Z, and the second shape portion 42AK11M Is formed so as to be included in the wiring portion 42AK2Z. As a result, the arrangements of the second shape portion 42AK10M and the second shape portion 42AK11M do not overlap each other. In addition, the wiring lengths of the signal wirings are formed to be the same or substantially the same. Since the signal wiring composed of the first pattern 42AK10 of the wiring and the second pattern 42AK11 of the wiring is formed so as to include the second shape portion 42AK10M and the second shape portion 42AK11M, the wiring pattern It is possible to reduce the size of the substrate by suppressing an increase in the area of the substrate on which the wiring is arranged.

図25(B)に示す2つの信号配線を構成する配線のパターンは、配線の第3パターン42AK12と、配線の第4パターン42AK13とを含んでいる。配線の第3パターン42AK12および配線の第4パターン42AK13は、それらの配線のパターンにより構成される信号配線の形状に応じて、配線部42AK3Zと、配線部42AK4Zとが含まれるように、各信号配線を形成している。 The wiring pattern constituting the two signal wirings shown in FIG. 25B includes a third pattern 42AK12 of wiring and a fourth pattern 42AK13 of wiring. The third pattern 42AK12 of wiring and the fourth pattern 42AK13 of wiring include each signal wiring so that the wiring portion 42AK3Z and the wiring portion 42AK4Z are included according to the shape of the signal wiring composed of the wiring patterns. Is forming.

配線の第3パターン42AK12および配線の第4パターン42AK13により構成される信号配線は、配線部42AK3Zにて、配線の第4パターン42AK13により構成される信号配線が、直線形状または略直線形状の第1形状となる第1形状部42AK13Lに対応して、配線の第3パターン42AK12により構成される信号配線が、第1形状部42AK13Lとは異なる蛇行形状などの第2形状となる第2形状部42AK12Mを含んでいる。すなわち、配線部42AK3Zでは、配線の第4パターン42AK13により構成される信号配線における第1形状部42AK13Lに対応して、配線の第3パターン42AK12により構成される信号配線が第2形状部42AK12Mを含んでいる。 In the signal wiring composed of the third pattern 42AK12 of the wiring and the fourth pattern 42AK13 of the wiring, the signal wiring composed of the fourth pattern 42AK13 of the wiring is the first in the wiring portion 42AK3Z and has a linear shape or a substantially linear shape. The signal wiring composed of the third pattern 42AK12 of the wiring corresponding to the first shape portion 42AK13L having a shape has a second shape portion 42AK12M having a second shape such as a meandering shape different from the first shape portion 42AK13L. Includes. That is, in the wiring portion 42AK3Z, the signal wiring composed of the third pattern 42AK12 of the wiring includes the second shape portion 42AK12M corresponding to the first shape portion 42AK13L in the signal wiring composed of the fourth pattern 42AK13 of the wiring. I'm out.

また、配線の第3パターン42AK12および配線の第4パターン42AK13により構成される信号配線は、配線部42AK4Zにて、配線の第3パターン42AK12により構成される信号配線が、直線形状または略直線形状の第1形状となる第1形状部42AK12Lに対応して、配線の第4パターン42AK13により構成される信号配線が、第1形状部42AK12Lとは異なる蛇行形状などの第2形状となる第2形状部42AK13Mを含んでいる。すなわち、配線部42AK4Zでは、配線の第3パターン42AK12により構成される信号配線における第1形状部42AK12Lに対応して、配線の第4パターン42AK13により構成される信号配線が第2形状部42AK13Mを含んでいる。 Further, in the signal wiring composed of the third pattern 42AK12 of the wiring and the fourth pattern 42AK13 of the wiring, the signal wiring composed of the third pattern 42AK12 of the wiring in the wiring portion 42AK4Z has a linear shape or a substantially linear shape. A second shape portion in which the signal wiring configured by the fourth pattern 42AK13 of the wiring has a second shape such as a meandering shape different from the first shape portion 42AK12L, corresponding to the first shape portion 42AK12L which is the first shape. Contains 42AK13M. That is, in the wiring portion 42AK4Z, the signal wiring composed of the fourth pattern 42AK13 of the wiring includes the second shape portion 42AK13M corresponding to the first shape portion 42AK12L in the signal wiring composed of the third pattern 42AK12 of the wiring. I'm out.

図25(B)に示す信号配線が蛇行形状などの第2形状となる第2形状部42AK12Mおよび第2形状部42AK13Mは、第2形状部42AK12Mが配線部42AK3Zに含まれ、第2形状部42AK13Mが配線部42AK4Zに含まれるように形成されている。これにより、第2形状部42AK12Mおよび第2形状部42AK13Mは、それぞれの配置が互いに重複しない。加えて、各信号配線の配線長は同一または略同一となるように形成されている。このような第2形状部42AK12Mと第2形状部42AK13Lとが含まれるように、配線の第3パターン42AK12および配線の第4パターン42AK13により構成される信号配線が形成されているので、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 In the second shape portion 42AK12M and the second shape portion 42AK13M in which the signal wiring shown in FIG. 25B has a second shape such as a meandering shape, the second shape portion 42AK12M is included in the wiring portion 42AK3Z, and the second shape portion 42AK13M Is formed so as to be included in the wiring portion 42AK4Z. As a result, the arrangements of the second shape portion 42AK12M and the second shape portion 42AK13M do not overlap each other. In addition, the wiring lengths of the signal wirings are formed to be the same or substantially the same. Since the signal wiring composed of the third pattern 42AK12 of the wiring and the fourth pattern 42AK13 of the wiring is formed so as to include the second shape portion 42AK12M and the second shape portion 42AK13L, the wiring pattern It is possible to reduce the size of the substrate by suppressing an increase in the area of the substrate on which the wiring is arranged.

図25(A)に示す構成例では、配線間隔W1よりも配線間隔W2の方が広くなるように、各信号配線が形成されている。例えば第2形状部42AK10Mや第2形状部42AK11Mでは、折り曲げ部により折り返された同一の信号配線が配線間隔W1で往復する蛇行形状を形成しているのに対し、配線の第1パターン42AK10により構成される信号配線と配線の第2パターン42AK11により構成される信号配線とが互いに平行または略平行であるときに隣接する信号配線どうしの配線間隔W2は、配線間隔W1よりも広くなるように、各信号配線が形成されている。このように、同一の信号配線における配線間隔W1よりも隣接する信号配線どうしの配線間隔W2の方が広くなるので、1の信号配線にて発生した短絡などによる悪影響が、他の信号配線にて伝送される信号に及ぶことを、防止あるいは抑制できる。 In the configuration example shown in FIG. 25 (A), each signal wiring is formed so that the wiring interval W2 is wider than the wiring interval W1. For example, in the second shape portion 42AK10M and the second shape portion 42AK11M, the same signal wiring folded back by the bent portion forms a meandering shape that reciprocates at a wiring interval W1, whereas the second shape portion 42AK10 is configured. When the signal wiring to be used and the signal wiring configured by the second pattern 42AK11 of the wiring are parallel to each other or substantially parallel to each other, the wiring spacing W2 between the adjacent signal wirings is wider than the wiring spacing W1. The signal wiring is formed. In this way, since the wiring interval W2 between adjacent signal wirings is wider than the wiring interval W1 in the same signal wiring, the adverse effect of a short circuit or the like occurring in one signal wiring is caused by other signal wirings. It can be prevented or suppressed from reaching the transmitted signal.

図25(B)に示す構成例では、配線間隔W1よりも配線間隔W2の方が狭くなるように、各信号配線が形成されている。例えば第2形状部42AK12Mや第2形状部42AK13Mでは、折り曲げ部により折り返された同一の信号配線が配線間隔W1で往復する蛇行形状を形成しているのに対し、配線の第3パターン42AK12により構成される信号配線と配線の第4パターン42AK13により構成される信号配線とが互いに平行または略平行であるときに隣接する信号配線どうしの配線間隔W2は、配線間隔W1よりも狭くなるように、各信号配線が形成されている。このように、同一の信号配線における配線間隔W1よりも隣接する信号配線どうしの配線間隔W2の方が狭くなるので、1の信号配線の内部における短絡よりも、1の信号配線と他の信号配線との間における短絡の方が、発生しやすくなる。1の信号配線と他の信号配線との間で発生した短絡は、各信号配線に設けられたテストポイントを用いて容易に検出することができる。例えば各信号配線に設けられたテストポイントにテストプローブを接触させて信号配線の電気特性検査を行うことにより、1の信号配線と他の信号配線との間で発生した短絡を検出することができる。 In the configuration example shown in FIG. 25B, each signal wiring is formed so that the wiring interval W2 is narrower than the wiring interval W1. For example, in the second shape portion 42AK12M and the second shape portion 42AK13M, the same signal wiring folded back by the bent portion forms a meandering shape reciprocating at a wiring interval W1, whereas the second shape portion 42AK12 is configured. When the signal wiring to be used and the signal wiring configured by the fourth pattern 42AK13 of the wiring are parallel to each other or substantially parallel to each other, the wiring spacing W2 between the adjacent signal wirings is narrower than the wiring spacing W1. The signal wiring is formed. In this way, since the wiring interval W2 between adjacent signal wirings is narrower than the wiring interval W1 in the same signal wiring, one signal wiring and another signal wiring are more than a short circuit inside one signal wiring. A short circuit between and is more likely to occur. The short circuit generated between the signal wiring of 1 and the other signal wiring can be easily detected by using the test points provided in each signal wiring. For example, by bringing a test probe into contact with a test point provided in each signal wiring and inspecting the electrical characteristics of the signal wiring, it is possible to detect a short circuit generated between one signal wiring and another signal wiring. ..

図25(A)に示すように、一方では、配線の第2パターン42AK11により構成される信号配線が第1形状部42AK11Lを形成している配線部42AK1Zに対応して、配線の第1パターン42AK10により構成される信号配線が第2形状部42AK10Mを形成している。他方では、配線の第1パターン42AK10により構成される信号配線が第1形成部42AK10Lを形成している配線部42AK1Zに対応して、配線の第2パターン42AK11により構成される信号配線が第2形状部42AK11Mを形成している。図25(B)に示すように、一方では、配線の第4パターン42AK13により構成される信号配線が第1形状部42AK13Lを形成している配線部42AK3Zに対応して、配線の第3パターン42AK12により構成される信号配線が第2形状部42AK12Mを形成している。他方では、配線の第3パターン42AK12により構成される信号配線が第1形状部42AK12Lを形成している配線部42AK4Zに対応して、配線の第4パターン42AK13により構成される信号配線が第2形状部42AK13Mを形成している。各配線のパターンにより構成される各信号配線の対応関係は、例えば主基板11などの基板面に垂直な方向からみて、上下関係、左右関係、あるいは所定距離未満の範囲内といった、予め定めた任意の位置範囲内にある信号配線であれば成立し、そのような位置範囲内にない信号配線であれば不成立となる関係であればよい。 As shown in FIG. 25 (A), on the one hand, the signal wiring configured by the second pattern 42AK11 of the wiring corresponds to the wiring portion 42AK1Z forming the first shape portion 42AK11L, and the first pattern 42AK10 of the wiring. The signal wiring composed of the above forms the second shape portion 42AK10M. On the other hand, the signal wiring composed of the first pattern 42AK10 of the wiring corresponds to the wiring portion 42AK1Z forming the first forming portion 42AK10L, and the signal wiring composed of the second pattern 42AK11 of the wiring has the second shape. Part 42AK11M is formed. As shown in FIG. 25 (B), on the other hand, the signal wiring configured by the fourth pattern 42AK13 of the wiring corresponds to the wiring portion 42AK3Z forming the first shape portion 42AK13L, and the third pattern 42AK12 of the wiring. The signal wiring composed of the above forms the second shape portion 42AK12M. On the other hand, the signal wiring composed of the third pattern 42AK12 of the wiring corresponds to the wiring portion 42AK4Z forming the first shape portion 42AK12L, and the signal wiring composed of the fourth pattern 42AK13 of the wiring has the second shape. Part 42AK13M is formed. The correspondence relationship of each signal wiring composed of each wiring pattern is a predetermined arbitrary relationship such as a vertical relationship, a left-right relationship, or a range of less than a predetermined distance when viewed from a direction perpendicular to the board surface such as the main board 11. If the signal wiring is within the position range of, the relationship is established, and if the signal wiring is not within such the position range, the relationship is not established.

図25(A)や図25(B)に示す例では、1の配線のパターンにより構成される信号配線における第1形状部に対応して他の配線のパターンにより構成される信号配線が第2形状を形成している配線部と、他の配線のパターンにより構成される信号配線における第1形状部に対応して1の配線のパターンにより構成される信号配線が第2形状を形成している配線部とにおいて、配線間隔W1が共通であり配線間隔W2も共通となるように、各信号配線が形成されている。より具体的には、図25(A)に示す配線の第2パターン42AK11により構成される信号配線における第1形状部42AK11Lに対応して、配線の第1パターン42AK10により構成される信号配線が第2形状部42AK10Mを形成している配線部42AK1Zと、配線の第1パターン42AK10により構成される信号配線における第1形状部42AK10Lに対応して、配線の第2パターン42AK11により構成される信号配線が第2形状部42AK11Mを形成している配線部42AK2Zとにおいて、配線間隔W1が共通(一定)であり配線間隔W2も共通(一定)となるように、各信号配線が形成されている。これにより、基板面における配線のパターン設計が容易になる。また、複数の信号配線における形状の相違が抑制されるので、各信号配線における特性インピーダンスのばらつきを抑制して、複数の信号配線における信号品質の均質化が図られる。 In the examples shown in FIGS. 25 (A) and 25 (B), the signal wiring composed of other wiring patterns corresponds to the first shape portion in the signal wiring composed of one wiring pattern. The wiring portion forming the shape and the signal wiring composed of one wiring pattern corresponding to the first shape portion in the signal wiring composed of other wiring patterns form the second shape. Each signal wiring is formed so that the wiring interval W1 is common and the wiring interval W2 is also common in the wiring portion. More specifically, the signal wiring composed of the first pattern 42AK10 of the wiring corresponds to the first shape portion 42AK11L in the signal wiring composed of the second pattern 42AK11 of the wiring shown in FIG. 25 (A). The signal wiring composed of the second pattern 42AK11 of the wiring corresponds to the first shape portion 42AK10L in the signal wiring composed of the wiring portion 42AK1Z forming the two-shaped portion 42AK10M and the first pattern 42AK10 of the wiring. Each signal wiring is formed so that the wiring interval W1 is common (constant) and the wiring interval W2 is also common (constant) with the wiring portion 42AK2Z forming the second shape portion 42AK11M. This facilitates the wiring pattern design on the substrate surface. Further, since the difference in shape in the plurality of signal wirings is suppressed, the variation in the characteristic impedance in each signal wiring is suppressed, and the signal quality in the plurality of signal wirings can be homogenized.

なお、1の配線のパターンにより構成される信号配線における第1形状部に対応して他の配線のパターンにより構成される信号配線が第2形状を形成している配線部と、他の配線のパターンにより構成される信号配線における第1形状部に対応して1の配線のパターンにより構成される信号配線が第2形状を形成している配線部とでは、配線間隔W1と配線間隔W2の一方または双方が相違するように、各信号配線が形成されてもよい。例えば図25(A)に示す配線部42AK1Zと配線部42AK2Zとにおいて、配線間隔W2は共通とする一方で、配線間隔W1は配線部42AK1Zよりも配線部42AK2Zの方が広くなるように、各信号配線が形成されてもよい。こうした場合には、基板面における配線のパターン設計を柔軟に行うことができる。 It should be noted that the wiring portion in which the signal wiring composed of the other wiring patterns forms the second shape corresponding to the first shape portion in the signal wiring composed of one wiring pattern, and the wiring portion of the other wiring. One of the wiring interval W1 and the wiring interval W2 in the wiring portion in which the signal wiring formed by the pattern of 1 wiring corresponds to the first shape portion in the signal wiring composed of the pattern and forms the second shape. Alternatively, each signal wiring may be formed so that both are different. For example, in the wiring portion 42AK1Z and the wiring portion 42AK2Z shown in FIG. 25 (A), the wiring interval W2 is common, while the wiring interval W1 is wider in the wiring portion 42AK2Z than in the wiring portion 42AK1Z. Wiring may be formed. In such a case, the wiring pattern design on the substrate surface can be flexibly performed.

図26は、配線のパターンにより構成される複数の信号配線における第2形状部が異なる方向に形成されている構成例を示している。図26(A)に示す構成例では、複数の信号配線を構成する配線のパターンとして、3つの信号配線を構成する配線のパターンが示されている。図26(B)に示す構成例では、複数の信号配線を構成する配線のパターンとして、4つの信号配線を構成する配線のパターンが示されている。 FIG. 26 shows a configuration example in which the second shape portion of a plurality of signal wirings composed of wiring patterns is formed in different directions. In the configuration example shown in FIG. 26A, the wiring patterns constituting the three signal wirings are shown as the wiring patterns constituting the plurality of signal wirings. In the configuration example shown in FIG. 26B, the wiring patterns constituting the four signal wirings are shown as the wiring patterns constituting the plurality of signal wirings.

図26(A)に示す3つの信号配線を構成する配線のパターンは、配線の第1パターン42AK20、配線の第2パターン42AK21、配線の第3パターン42AK22を含んでいる。配線の第1パターン42AK20により構成される信号配線は、第2形状部42AK20Mを形成する部分を含んでいる。配線の第2パターン42AK21により構成される信号配線は、第2形状部42AK21Mを形成する部分を含んでいる。配線の第3パターン42AK22により構成される信号配線は、第2形状部42AK22Mを形成する部分を含んでいる。第2形状部42AK20Mおよび第2形状部42AK21Mは、例えば左右方向といった、第1方向に折返し往復する蛇行形状を有している。これに対し、第2形状部42AK22Mは、例えば上下方向といった、第1方向とは異なる第2方向に折返し往復する蛇行形状を有している。なお、それぞれの第2形状部は、蛇行形状に限定されず、直線形状および略直線形状とは異なる任意の形状となるように形成されていればよい。 The wiring patterns constituting the three signal wirings shown in FIG. 26A include a first pattern 42AK20 for wiring, a second pattern 42AK21 for wiring, and a third pattern 42AK22 for wiring. The signal wiring configured by the first pattern 42AK20 of the wiring includes a portion forming the second shape portion 42AK20M. The signal wiring configured by the second pattern 42AK21 of the wiring includes a portion forming the second shape portion 42AK21M. The signal wiring configured by the third pattern 42AK22 of the wiring includes a portion forming the second shape portion 42AK22M. The second shape portion 42AK20M and the second shape portion 42AK21M have a meandering shape that folds back and forth in the first direction, for example, in the left-right direction. On the other hand, the second shape portion 42AK22M has a meandering shape that folds back and forth in a second direction different from the first direction, for example, in the vertical direction. The second shape portion is not limited to the meandering shape, and may be formed to have an arbitrary shape different from the linear shape and the substantially straight shape.

このように、配線の第1パターン42AK20により構成される信号配線における第2形状部42AK20Mは、配線の第2パターン42AK21により構成される信号配線における第2形状部42AK21Mと共通(平行)な第1方向に形成されている。これに対し、配線の第3パターン42AK22により構成される信号配線における第2形状部42AK22Mは、配線の第1パターンにより構成される第2形状部42AK20Mや配線の第2パターンにより構成される第2形状部42AK21Mが形成される第1方向とは異なる第2方向に形成されている。複数の信号配線において異なる方向に第2形状部が形成されるようにしたことにより、基板面における配線のパターン設計を容易かつ柔軟に行うことができる。また、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 As described above, the second shape portion 42AK20M in the signal wiring composed of the first pattern 42AK20 of the wiring is the first common (parallel) with the second shape portion 42AK21M in the signal wiring composed of the second pattern 42AK21 of the wiring. It is formed in the direction. On the other hand, the second shape portion 42AK22M in the signal wiring composed of the third pattern 42AK22 of the wiring is composed of the second shape portion 42AK20M composed of the first pattern of wiring and the second pattern of wiring. The shape portion 42AK21M is formed in a second direction different from the first direction in which the shape portion 42AK21M is formed. By forming the second shape portion in different directions in the plurality of signal wirings, it is possible to easily and flexibly design the wiring pattern on the substrate surface. Further, the increase in the area of the substrate on which the wiring pattern is arranged is suppressed, and the size of the substrate can be reduced.

図26(B)に示す4つの信号配線を構成する配線のパターンは、配線の第4パターン42AK23、配線の第5パターン42AK24、配線の第6パターン42AK25、配線の第7パターン42AK26を含んでいる。配線の第4パターン42AK23により構成される信号配線は、2つの第2形状部42AK23M1、42AK23M2を形成する部分を含んでいる。配線の第5パターン42AK24により構成される信号配線は、1つの第2形状部42AK24Mを形成する部分を含んでいる。配線の第6パターン42AK25により構成される信号配線は、1つの第2形状部42AK25Mを形成する部分を含んでいる。配線の第7パターン42AK26により構成される信号配線は、2つの第2形状部42AK26M1、42AK26M2を形成する部分を含んでいる。図26(B)に示す複数の第2形状部のうち、第2形状部42AK23M1、42AK25M、42AK26M2は、例えば上下方向といった、第1方向に折返し往復する蛇行形状を有している。これに対し、第2形状部42AK23M2、42AK24M、42AK26M1は、例えば左右方向といった、第1方向とは異なる第2方向に折返し往復する蛇行形状を有している。 The wiring patterns constituting the four signal wirings shown in FIG. 26B include a fourth pattern 42AK23 for wiring, a fifth pattern 42AK24 for wiring, a sixth pattern 42AK25 for wiring, and a seventh pattern 42AK26 for wiring. .. The signal wiring configured by the fourth pattern 42AK23 of the wiring includes a portion forming two second shape portions 42AK23M1 and 42AK23M2. The signal wiring configured by the fifth pattern 42AK24 of the wiring includes a portion forming one second shape portion 42AK24M. The signal wiring configured by the sixth pattern 42AK25 of the wiring includes a portion forming one second shape portion 42AK25M. The signal wiring configured by the seventh pattern 42AK26 of the wiring includes a portion forming two second shape portions 42AK26M1 and 42AK26M2. Of the plurality of second shape portions shown in FIG. 26B, the second shape portions 42AK23M1, 42AK25M, and 42AK26M2 have a meandering shape that folds back and forth in the first direction, for example, in the vertical direction. On the other hand, the second shape portions 42AK23M2, 42AK24M, and 42AK26M1 have a meandering shape that folds back and forth in a second direction different from the first direction, for example, in the left-right direction.

図26(B)に示すように、配線のパターンにより構成される複数の信号配線には、1つの第2形状部を形成する部分を含む信号配線と、複数の第2形状部を形成する部分を含む信号配線とがあってもよい。あるいは、配線のパターンにより構成される複数の信号配線は、各信号配線が1つの第2形状部を形成する部分のみを含んでいてもよい。あるいは、配線のパターンにより構成される複数の信号配線は、各信号配線が複数の第2形状部を形成する部分を含んでいてもよい。図26(B)に示す配線の第4パターン42AK23により構成される信号配線における第2形状部42AK23M1は、配線の第6パターン42AK25により構成される信号配線における第2形状部42AK25Mや配線の第7パターン42AK26により構成される信号配線における第2形状部42AK26M2と共通(平行)な第1方向に形成されている。また、配線の第4パターン42AK23により構成される信号配線における第2形状部42AK23M2は、配線の第5パターン42AK24により構成される信号配線における第2形状部42AK24Mや配線の第7パターン42AK26により構成される信号配線における第2形状部42AK26M1と共通(平行)な第2方向に形成されている。これに対し、第2形状部42AK23M2、42AK24M、42AK26M1は、第2形状部42AK23M1、42AK25M、42AK26M2が形成される第1方向とは異なる第2方向に形成されている。 As shown in FIG. 26B, the plurality of signal wirings formed by the wiring pattern include a signal wiring including a portion forming one second shape portion and a portion forming a plurality of second shape portions. There may be a signal wiring including. Alternatively, the plurality of signal wirings formed by the wiring pattern may include only a portion where each signal wiring forms one second shape portion. Alternatively, the plurality of signal wirings formed by the wiring pattern may include a portion in which each signal wiring forms a plurality of second shape portions. The second shape portion 42AK23M1 in the signal wiring composed of the fourth pattern 42AK23 of the wiring shown in FIG. 26B is the second shape portion 42AK25M in the signal wiring composed of the sixth pattern 42AK25 of the wiring and the seventh of the wiring. It is formed in the first direction common (parallel) with the second shape portion 42AK26M2 in the signal wiring configured by the pattern 42AK26. Further, the second shape portion 42AK23M2 in the signal wiring composed of the fourth pattern 42AK23 of the wiring is composed of the second shape portion 42AK24M in the signal wiring composed of the fifth pattern 42AK24 of the wiring and the seventh pattern 42AK26 of the wiring. It is formed in a second direction common (parallel) with the second shape portion 42AK26M1 in the signal wiring. On the other hand, the second shape portions 42AK23M2, 42AK24M, and 42AK26M1 are formed in a second direction different from the first direction in which the second shape portions 42AK23M1, 42AK25M, and 42AK26M2 are formed.

配線の第4パターン42AK23により構成される信号配線は、第1方向に形成される第2形状部42AK23M1と、第2方向に形成される第2形状部42AK23M2とを含んでいる。配線の第7パターン42AK26により構成される信号配線は、第2方向に形成される第2形状部42AK26M1と、第1方向に形成される第2形状部42AK26M2とを含んでいる。このように、同一の配線のパターンにより構成される1の信号配線であっても、異なる方向に形成される複数の第2形状部を含んでいてもよい。また、1の配線のパターンにより構成される信号配線は、他の配線のパターンにより構成される信号配線における第2形状部と、共通(平行)な方向に形成されている第2形状部および異なる方向に形成されている第2形状部を含んでもよい。1または複数の信号配線において異なる方向に第2形状部が形成されるようにしたことにより、基板面における配線のパターン設計を容易かつ柔軟に行うことができる。また、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 The signal wiring configured by the fourth pattern 42AK23 of the wiring includes the second shape portion 42AK23M1 formed in the first direction and the second shape portion 42AK23M2 formed in the second direction. The signal wiring configured by the seventh pattern 42AK26 of the wiring includes the second shape portion 42AK26M1 formed in the second direction and the second shape portion 42AK26M2 formed in the first direction. As described above, even one signal wiring composed of the same wiring pattern may include a plurality of second shape portions formed in different directions. Further, the signal wiring composed of one wiring pattern is different from the second shape portion formed in a common (parallel) direction with the second shape portion in the signal wiring composed of other wiring patterns. A second shape portion formed in the direction may be included. By forming the second shape portion in different directions in one or a plurality of signal wirings, it is possible to easily and flexibly design the wiring pattern on the substrate surface. Further, the increase in the area of the substrate on which the wiring pattern is arranged is suppressed, and the size of the substrate can be reduced.

図27は、配線のパターンにより構成される複数の信号配線が異なる配線幅に形成されている構成例を示している。図27に示す構成例では、複数の信号配線を構成する配線のパターンとして、4つの信号配線を構成する配線のパターンが示されている。図27(A)は信号配線の全体で配線幅が異なる場合を示し、図27(B)は信号配線の一部で配線幅が異なる場合を示している。 FIG. 27 shows a configuration example in which a plurality of signal wirings composed of wiring patterns are formed with different wiring widths. In the configuration example shown in FIG. 27, the wiring patterns constituting the four signal wirings are shown as the wiring patterns constituting the plurality of signal wirings. FIG. 27 (A) shows a case where the wiring width is different in the entire signal wiring, and FIG. 27 (B) shows a case where the wiring width is different in a part of the signal wiring.

図27(A)に示す4つの信号配線を構成する配線のパターンは、配線の第1パターン42AK30、配線の第2パターン42AK31、配線の第3パターン42AK32、配線の第4パターン42AK43を含んでいる。配線の第1パターン42AK30により構成される信号配線は、第2形状部42AK30Mを形成する部分を含んでいる。配線の第2パターン42AK31により構成される信号配線は、第2形状部42AK31Mを形成する部分を含んでいる。配線の第3パターン42AK32により構成される信号配線は、第2形状部42AK32Mを形成する部分を含んでいる。配線の第4パターン42AK33により構成される信号配線は、第2形状部42AK33Mを形成する部分を含んでいる。 The wiring pattern constituting the four signal wirings shown in FIG. 27A includes a first pattern 42AK30 for wiring, a second pattern 42AK31 for wiring, a third pattern 42AK32 for wiring, and a fourth pattern 42AK43 for wiring. .. The signal wiring configured by the first pattern 42AK30 of the wiring includes a portion forming the second shape portion 42AK30M. The signal wiring configured by the second pattern 42AK31 of the wiring includes a portion forming the second shape portion 42AK31M. The signal wiring configured by the third pattern 42AK32 of the wiring includes a portion forming the second shape portion 42AK32M. The signal wiring configured by the fourth pattern 42AK33 of the wiring includes a portion forming the second shape portion 42AK33M.

配線の第1パターン42AK30により構成される信号配線は、配線の第2パターン42AK31により構成される信号配線と、配線幅が同一または略同一となるように形成されている。配線の第3パターン42AK32により構成される信号配線は、配線の第4パターン42AK33により構成される信号配線と、配線幅が同一または略同一となるように形成されている。これに対し、配線の第1パターン42AK30により構成される信号配線および配線の第2パターン42AK31により構成される信号配線は、配線の第3パターン42AK32により構成される信号配線および配線の第4パターン42AK33により構成される信号配線と比較して、信号配線の全体において配線幅が広くなるように形成されている。このように、配線の第1パターン42AK30と配線の第2パターン42AK31は配線幅が広い信号配線を構成し、配線の第3パターン42AK32と配線の第4パターン42AK33は配線幅が狭い信号配線を構成している。 The signal wiring composed of the first pattern 42AK30 of the wiring is formed so that the wiring width is the same as or substantially the same as the signal wiring composed of the second pattern 42AK31 of the wiring. The signal wiring composed of the third pattern 42AK32 of the wiring is formed so that the wiring width is the same as or substantially the same as the signal wiring composed of the fourth pattern 42AK33 of the wiring. On the other hand, the signal wiring composed of the first pattern 42AK30 of the wiring and the signal wiring composed of the second pattern 42AK31 of the wiring are the signal wiring composed of the third pattern 42AK32 of the wiring and the fourth pattern 42AK33 of the wiring. The wiring width is formed to be wider in the entire signal wiring as compared with the signal wiring configured by. As described above, the first pattern 42AK30 of wiring and the second pattern 42AK31 of wiring constitute a signal wiring having a wide wiring width, and the third pattern 42AK32 of wiring and the fourth pattern 42AK33 of wiring constitute a signal wiring having a narrow wiring width. doing.

配線の第1パターン42AK30により構成される信号配線と、配線の第2パターン42AK31により構成される信号配線とでは、例えば第1種類の差動信号といった、共通する種類の電気信号が伝送されてもよい。また、配線の第3パターン42AK32により構成される信号配線と、配線の第4パターン42AK33により構成される信号配線とでは、例えば第1種類とは異なる第2種類の差動信号といった、共通する種類の電気信号が伝送されてもよい。その一方で、配線の第1パターン42AK30により構成される信号配線や配線の第2パターン42AK31により構成される信号配線と、配線の第3パターン42AK32により構成される信号配線や配線の第4パターン42AK33により構成される信号配線とでは、互いに相違する種類の電気信号が伝送されてもよい。このように、配線のパターンにより構成される複数の信号配線は、伝送される電気信号の種類に応じて異なる配線幅となるように形成されていてもよい。あるいは、配線のパターンにより構成される複数の信号配線は、伝送される電気信号の種類が共通する場合に、同一または略同一の配線幅となるように形成されていてもよい。なお、配線のパターンにより構成される複数の信号配線は、伝送される電気信号の種類が共通する場合であっても、異なる配線幅となるように形成された信号配線を含んでいてもよい。あるいは、配線のパターンにより構成される複数の信号配線は、伝送される電気信号の種類が異なる場合であっても、同一または略同一の配線幅となるように形成された信号配線を含んでいてもよい。複数の信号配線が異なる配線幅に形成されるようにしたことにより、各信号配線における特性インピーダンスを容易に調整して、電気信号の種類などに応じた適切な伝送が可能になる。 Even if a common type of electric signal such as a first type differential signal is transmitted between the signal wiring composed of the first pattern 42AK30 of the wiring and the signal wiring composed of the second pattern 42AK31 of the wiring. Good. Further, the signal wiring composed of the third pattern 42AK32 of the wiring and the signal wiring composed of the fourth pattern 42AK33 of the wiring have a common type such as a second type differential signal different from the first type. Electrical signals may be transmitted. On the other hand, the signal wiring composed of the first pattern 42AK30 of the wiring and the signal wiring composed of the second pattern 42AK31 of the wiring, and the fourth pattern 42AK33 of the signal wiring and the wiring composed of the third pattern 42AK32 of the wiring. Different types of electrical signals may be transmitted to the signal wiring configured by the above. As described above, the plurality of signal wirings formed by the wiring pattern may be formed so as to have different wiring widths depending on the type of the transmitted electric signal. Alternatively, the plurality of signal wirings formed by the wiring pattern may be formed so as to have the same or substantially the same wiring width when the types of transmitted electric signals are common. It should be noted that the plurality of signal wirings composed of the wiring patterns may include signal wirings formed so as to have different wiring widths even when the types of transmitted electric signals are common. Alternatively, a plurality of signal wirings composed of wiring patterns include signal wirings formed so as to have the same or substantially the same wiring width even when the types of transmitted electric signals are different. May be good. By forming a plurality of signal wirings with different wiring widths, the characteristic impedance of each signal wiring can be easily adjusted, and appropriate transmission according to the type of electric signal or the like becomes possible.

図27(B)に示す4つの信号配線を構成する配線のパターンは、配線の第5パターン42AK34、配線の第6パターン42AK35、配線の第7パターン42AK36、配線の第8パターン42AK37を含んでいる。配線の第5パターン42AK34により構成される信号配線は、第2形状部42AK34Mを形成する部分を含んでいる。配線の第6パターン42AK35により構成される信号配線は、第2形状部42AK35Mを形成する部分を含んでいる。配線の第7パターン42AK36により構成される信号配線は、第2形状部42AK36Mを形成する部分を含んでいる。配線の第8パターン42AK37により構成される信号配線は、第2形状部42AK37Mを形成する部分を含んでいる。 The wiring patterns constituting the four signal wirings shown in FIG. 27B include the fifth pattern 42AK34 of the wiring, the sixth pattern 42AK35 of the wiring, the seventh pattern 42AK36 of the wiring, and the eighth pattern 42AK37 of the wiring. .. The signal wiring configured by the fifth pattern 42AK34 of the wiring includes a portion forming the second shape portion 42AK34M. The signal wiring configured by the sixth pattern 42AK35 of the wiring includes a portion forming the second shape portion 42AK35M. The signal wiring configured by the seventh pattern 42AK36 of the wiring includes a portion forming the second shape portion 42AK36M. The signal wiring configured by the eighth pattern 42AK37 of the wiring includes a portion forming the second shape portion 42AK37M.

配線の第5パターン42AK34により構成される信号配線と、配線の第6パターン42AK35により構成される信号配線は、一部の配線幅が他の部分における配線幅とは異なるように構成されている。例えば配線の第5パターン42AK34により構成される信号配線における第2形状部42AK34Mは、同一の信号配線における他の部分と比較して、配線幅が広くなるように形成されている。配線の第6パターン42AK35により構成される信号配線における第2形状部42AK35Mは、同一の信号配線における他の部分と比較して、配線幅が広くなるように形成されている。このように、配線の第5パターン42AK34は、第2形状部42AK34Mにて配線幅が広い信号配線を構成し、第2形状部42AK34M以外の部分では配線幅が狭い信号配線を構成している。配線の第6パターン42AK35は、第2形状部42AK35Mにて配線幅が広い信号配線を構成し、第2形状部42AK35M以外の部分では配線幅が狭い信号配線を構成している。なお、第2形状部にて配線幅が広い信号配線を構成するものに限定されず、直線形状または略直線形状となる第1形状部にて配線幅が広い信号配線を構成するものであってもよい。 The signal wiring composed of the fifth pattern 42AK34 of the wiring and the signal wiring composed of the sixth pattern 42AK35 of the wiring are configured such that a part of the wiring width is different from the wiring width of the other part. For example, the second shape portion 42AK34M in the signal wiring configured by the fifth pattern 42AK34 of the wiring is formed so that the wiring width is wider than that of other portions in the same signal wiring. The second shape portion 42AK35M in the signal wiring configured by the sixth pattern 42AK35 of the wiring is formed so that the wiring width is wider than that of other portions in the same signal wiring. As described above, in the fifth pattern 42AK34 of the wiring, the second shape portion 42AK34M constitutes a signal wiring having a wide wiring width, and the portion other than the second shape portion 42AK34M constitutes a signal wiring having a narrow wiring width. In the sixth pattern 42AK35 of the wiring, the second shape portion 42AK35M constitutes a signal wiring having a wide wiring width, and the portion other than the second shape portion 42AK35M constitutes a signal wiring having a narrow wiring width. It should be noted that the second shape portion is not limited to the signal wiring having a wide wiring width, and the first shape portion having a linear shape or a substantially linear shape constitutes a signal wiring having a wide wiring width. May be good.

配線の第5パターン42AK34により構成される信号配線は、第2形状部42AK34Mの配線幅が他の部分よりも広くなることにより、同一の信号配線において配線幅が異なるように形成されている。配線の第6パターン42AK35により構成される信号配線は、第2形状部42AK35Mの配線幅が他の部分よりも広くなることにより、同一の信号配線において配線幅が異なるように形成されている。これに対し、配線の第7パターン42AK36により構成される信号配線や配線の第8パターン42AK37により構成される信号配線は、同一の信号配線において配線幅が同一または略同一となるように形成されている。1または複数の信号配線において一部が異なる配線幅に形成されるようにしたことにより、各信号配線における特性インピーダンスを容易に調整して、電気信号の種類などに応じた適切な伝送が可能になる。 The signal wiring configured by the fifth pattern 42AK34 of the wiring is formed so that the wiring width is different in the same signal wiring because the wiring width of the second shape portion 42AK34M is wider than the other portions. The signal wiring configured by the sixth pattern 42AK35 of the wiring is formed so that the wiring width is different in the same signal wiring because the wiring width of the second shape portion 42AK35M is wider than the other portions. On the other hand, the signal wiring composed of the 7th pattern 42AK36 of the wiring and the signal wiring composed of the 8th pattern 42AK37 of the wiring are formed so that the wiring widths are the same or substantially the same in the same signal wiring. There is. By forming a part of one or more signal wirings with different wiring widths, the characteristic impedance of each signal wiring can be easily adjusted, and appropriate transmission according to the type of electric signal can be performed. Become.

図28は、配線のパターンにより構成される複数の信号配線における第2形状部が対応して形成されている構成例を示している。図28に示す構成例では、複数の信号配線を構成する配線のパターンとして、2つの信号配線を構成する配線のパターンが示されている。図28(A)は2つの信号配線が略平行に蛇行する場合を示し、図28(B)は2つの信号配線が離れる方向に蛇行する場合を示している。 FIG. 28 shows a configuration example in which the second shape portion of the plurality of signal wirings formed by the wiring pattern is formed correspondingly. In the configuration example shown in FIG. 28, a wiring pattern constituting two signal wirings is shown as a wiring pattern constituting a plurality of signal wirings. FIG. 28A shows a case where the two signal wirings meander substantially in parallel, and FIG. 28B shows a case where the two signal wirings meander in the direction in which they are separated from each other.

図28(A)に示す2つの信号配線を構成する配線のパターンは、配線の第1パターン42AK40と、配線の第2パターン42AK41とを含んでいる。配線の第1パターン42AK40と、配線の第2パターン42AK41は、例えば上下方向といった、共通(平行)な方向に折返し往復する蛇行形状を有している。この蛇行形状において、配線の第1パターン42AK40により構成される信号配線が延設方向DR1に対して配線の第2パターン42AK41により構成される信号配線に近づく方向へと屈曲されて突出する場合に、配線の第2パターン42AK41により構成される信号配線は、延設方向DR1に対して、配線の第1パターン42AK40により構成される信号配線から離れる方向へと屈曲されて突出する。その後に、配線の第1パターン42AK40により構成される信号配線が延設方向DR1に対して配線の第2パターン42AK41により構成される信号配線から離れる方向へと屈曲されて復帰する場合に、配線の第2パターン42AK41により構成される信号配線は、延設方向DR1に対して、配線の第1パターン42AK40により構成される信号配線に近づく方向へと屈曲されて復帰する。また、この蛇行形状において、配線の第1パターン42AK40により構成される信号配線が延設方向DR1に対して配線の第2パターン42AK41により構成される信号配線から離れる方向へと屈曲されて突出する場合に、配線の第2パターン42AK41により構成される信号配線は、延設方向DR1に対して、配線の第1パターン42AK40により構成される信号配線に近づく方向へと屈曲されて突出する。その後に、配線の第1パターン42AK40により構成される信号配線が延設方向DR1に対して配線の第2パターン42AK41により構成される信号配線に近づく方向へと屈曲されて復帰する場合に、配線の第2パターン42AK41により構成される信号配線は、延設方向DR1に対して、配線の第1パターン42AK40により構成される信号配線から離れる方向へと屈曲されて復帰する。こうして、配線の第1パターン42AK40と、配線の第2パターン42AK41は、略同一の配線間隔を維持しつつ略平行に折返し往復する蛇行形状の信号配線を形成している。なお、蛇行形状に限定されず、直線形状および略直線形状とは異なる任意の形状となるように形成されていればよい。 The wiring pattern constituting the two signal wirings shown in FIG. 28A includes a first pattern 42AK40 of wiring and a second pattern 42AK41 of wiring. The first pattern 42AK40 for wiring and the second pattern 42AK41 for wiring have a meandering shape that folds back and forth in a common (parallel) direction, for example, in the vertical direction. In this meandering shape, when the signal wiring composed of the first pattern 42AK40 of the wiring is bent and protrudes in the direction approaching the signal wiring composed of the second pattern 42AK41 of the wiring with respect to the extension direction DR1. The signal wiring composed of the second pattern 42AK41 of the wiring is bent and protrudes in the extending direction DR1 in a direction away from the signal wiring composed of the first pattern 42AK40 of the wiring. After that, when the signal wiring composed of the first pattern 42AK40 of the wiring is bent in the direction away from the signal wiring composed of the second pattern 42AK41 of the wiring with respect to the extension direction DR1, the wiring is restored. The signal wiring composed of the second pattern 42AK41 is bent and returned in a direction approaching the signal wiring composed of the first pattern 42AK40 of the wiring with respect to the extension direction DR1. Further, in this serpentine shape, when the signal wiring composed of the first pattern 42AK40 of the wiring is bent and protrudes in the direction away from the signal wiring composed of the second pattern 42AK41 of the wiring with respect to the extension direction DR1. In addition, the signal wiring composed of the second pattern 42AK41 of the wiring is bent and protrudes in the extending direction DR1 in the direction approaching the signal wiring composed of the first pattern 42AK40 of the wiring. After that, when the signal wiring composed of the first pattern 42AK40 of the wiring is bent in the direction approaching the signal wiring composed of the second pattern 42AK41 of the wiring with respect to the extension direction DR1, the wiring is restored. The signal wiring composed of the second pattern 42AK41 is bent and returned to the extension direction DR1 in a direction away from the signal wiring composed of the first pattern 42AK40 of the wiring. In this way, the first pattern 42AK40 of the wiring and the second pattern 42AK41 of the wiring form a meandering signal wiring that folds back and forth in substantially parallel while maintaining substantially the same wiring interval. The shape is not limited to the meandering shape, and may be formed so as to have an arbitrary shape different from the linear shape and the substantially straight shape.

このように、配線の第1パターン42AK40により構成される信号配線は、配線の第2パターン42AK41により構成される信号配線と平行または略平行に形成され、直線形状および略直線形状とは異なる形状となるように形成されている。複数の信号配線において平行または略平行でありながら、直線形状および略直線形状とは異なる形状となる第2形状部が形成されるようにしたことにより、基板面における配線のパターン設計を容易かつ柔軟に行うことができる。また、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 As described above, the signal wiring composed of the first pattern 42AK40 of the wiring is formed parallel to or substantially parallel to the signal wiring composed of the second pattern 42AK41 of the wiring, and has a shape different from the linear shape and the substantially linear shape. It is formed to be. By forming a second shape portion that is parallel or substantially parallel in a plurality of signal wirings but has a shape different from the linear shape and the substantially linear shape, it is easy and flexible to design the wiring pattern on the substrate surface. Can be done. Further, the increase in the area of the substrate on which the wiring pattern is arranged is suppressed, and the size of the substrate can be reduced.

図28(B)に示す2つの信号配線を構成する配線のパターンは、配線の第3パターン42AK42と、配線の第4パターン42AK43とを含んでいる。配線の第3パターン42AK42と、配線の第4パターン42AK43は、例えば上下方向といった、共通(平行)な方向に折返し往復する蛇行形状を有している。この蛇行形状において、配線の第3パターン42により構成される信号配線が延設方向DR1に対して配線の第4パターン42AK43により構成される信号配線から離れる方向へと屈曲されて突出する場合に、配線の第4パターン42AK43により構成される信号配線は、延設方向DR1に対して、配線の第3パターン42AK42により構成される信号配線から離れる方向へと屈曲されて突出する。これらの突出による突起から、配線の第3パターン42AK42により構成される信号配線が延設方向DR1に対して配線の第4パターン42AK43により構成される信号配線に近づく方向へと屈曲されて復帰する場合に、配線の第4パターン42AK43により構成される信号配線は、延設方向DR1に対して、配線の第3パターン42AK42により構成される信号配線に近づく方向へと屈曲されて復帰する。こうして、配線の第3パターン42AK42と、配線の第4パターン42AK43は、配線間隔を変化させつつ互いに離れる方向に突出してから近づく方向に復帰するという、折返し往復する蛇行形状の信号配線を形成している。 The wiring pattern constituting the two signal wirings shown in FIG. 28B includes a third pattern 42AK42 of the wiring and a fourth pattern 42AK43 of the wiring. The third pattern 42AK42 of the wiring and the fourth pattern 42AK43 of the wiring have a meandering shape that folds back and forth in a common (parallel) direction, for example, in the vertical direction. In this meandering shape, when the signal wiring composed of the third pattern 42 of the wiring is bent and protrudes in the extending direction DR1 in the direction away from the signal wiring composed of the fourth pattern 42AK43 of the wiring. The signal wiring composed of the fourth pattern 42AK43 of the wiring is bent and protrudes in the extending direction DR1 in a direction away from the signal wiring composed of the third pattern 42AK42 of the wiring. When the signal wiring composed of the third pattern 42AK42 of the wiring is bent and returned from the protrusions due to these protrusions in the direction approaching the signal wiring composed of the fourth pattern 42AK43 of the wiring with respect to the extension direction DR1. In addition, the signal wiring composed of the fourth pattern 42AK43 of the wiring is bent and returned in the direction approaching the signal wiring composed of the third pattern 42AK42 of the wiring with respect to the extension direction DR1. In this way, the third pattern 42AK42 of the wiring and the fourth pattern 42AK43 of the wiring form a meandering signal wiring that reciprocates and reciprocates so as to project in the direction away from each other and then return in the direction of approaching while changing the wiring interval. There is.

このように、配線の第3パターン42AK42により構成される信号配線は、配線の第4パターン42AK43により構成される信号配線と共通(平行)な方向に形成され、直線形状および略直線形状とは異なる形状となるように形成されている。複数の信号配線が離れる方向に屈曲されて突出し近づく方向に屈曲されて復帰するなど、直線形状および略直線形状とは異なる形状となる第2形状部が形成されるようにしたことにより、基板面における配線のパターン設計を容易かつ柔軟に行うことができる。また、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 As described above, the signal wiring composed of the third pattern 42AK42 of the wiring is formed in a direction common (parallel) to the signal wiring composed of the fourth pattern 42AK43 of the wiring, and is different from the linear shape and the substantially linear shape. It is formed so as to have a shape. The substrate surface is formed by forming a second shape portion having a shape different from the linear shape and the substantially linear shape, such as a plurality of signal wirings being bent in the direction of separation, protruding, and returning in the direction of approaching. Wiring pattern design can be done easily and flexibly. Further, the increase in the area of the substrate on which the wiring pattern is arranged is suppressed, and the size of the substrate can be reduced.

図29は、配線のパターンにより構成される複数の信号配線に回路部品が接続されるように実装された構成例を示している。図29(A)に示す構成例では、複数の信号配線を構成する配線のパターンとして、4つの信号配線を構成する配線のパターンが示されている。これら4つの信号配線を構成する配線のパターンは、配線の第1パターン42AK50、配線の第2パターン42AK51、配線の第3パターン42AK52、配線の第4パターン42AK53を含んでいる。配線の第2パターン42AK51により構成される信号配線は、第1形状部42AK51Lを形成する部分と、第2形状部42AK51Mを形成する部分とを含んでいる。配線の第3パターン42AK52により構成される信号配線は、第1形状部42AK52Lを形成する部分と、第2形状部42AK52Mを形成する部分とを含んでいる。 FIG. 29 shows a configuration example implemented so that circuit components are connected to a plurality of signal wirings composed of wiring patterns. In the configuration example shown in FIG. 29 (A), the wiring patterns constituting the four signal wirings are shown as the wiring patterns constituting the plurality of signal wirings. The wiring patterns constituting these four signal wirings include a first pattern 42AK50 for wiring, a second pattern 42AK51 for wiring, a third pattern 42AK52 for wiring, and a fourth pattern 42AK53 for wiring. The signal wiring formed by the second pattern 42AK51 of the wiring includes a portion forming the first shape portion 42AK51L and a portion forming the second shape portion 42AK51M. The signal wiring formed by the third pattern 42AK52 of the wiring includes a portion forming the first shape portion 42AK52L and a portion forming the second shape portion 42AK52M.

図29(A)に示す配線の第2パターン42AK51により構成される信号配線における第2形状部42AK51Mには、配線の第1パターン42AK50により構成される信号配線と接続された回路部品42AK1Rが、配線の第2パターン42AK51により構成される信号配線と接続されるように実装される。回路部品42AK1Rは、例えば抵抗素子といった回路素子であればよい。回路部品42AK1Rは、抵抗素子とともに、あるいは抵抗素子に代えて、例えばコンデンサやコイルといった受動素子を、一部または全部に含んでいてもよい。回路部品42AK1Rは、抵抗素子、コンデンサ、コイルといった受動素子に代えて、あるいは受動素子とともに、ダイオード、バイポーラトランジスタやMOSトランジスタなどのトランジスタ、サイリスタといった能動素子を、一部または全部に含んでいてもよい。回路部品42AK1Rは、例えばフィルタ回路、ノイズ防止回路、その他のICチップといった、機能回路を構成するものであってもよい。回路部品42AK1Rは、配線の第1パターン42AK50により構成される信号配線が特定の電源電圧に維持される場合に、配線の第2パターン42AK51により構成される信号配線に対して特定の電源電圧を供給可能にするプルアップ抵抗として機能してもよい。あるいは、回路部品42AK1Rは、配線の第1パターン42AK50により構成される信号配線がグランド電圧に維持される場合に、配線の第2パターン42AK51により構成される信号配線に対してグランド電圧を供給可能にするプルダウン抵抗として機能してもよい。あるいは、回路部品42AK1Rは、極性切替部により抵抗素子をプルアップ抵抗とプルダウン抵抗とに切替可能とした機能回路であってもよい。 A circuit component 42AK1R connected to the signal wiring composed of the first pattern 42AK50 of the wiring is wired to the second shape portion 42AK51M in the signal wiring composed of the second pattern 42AK51 of the wiring shown in FIG. 29 (A). It is mounted so as to be connected to the signal wiring configured by the second pattern 42AK51 of. The circuit component 42AK1R may be a circuit element such as a resistance element. The circuit component 42AK1R may include a passive element such as a capacitor or a coil in part or all together with the resistance element or in place of the resistance element. The circuit component 42AK1R may include an active element such as a diode, a transistor such as a bipolar transistor or a MOS transistor, or an active element such as a thyristor in place of or in place of a passive element such as a resistance element, a capacitor, or a coil. .. The circuit component 42AK1R may constitute a functional circuit such as a filter circuit, a noise prevention circuit, or another IC chip. The circuit component 42AK1R supplies a specific power supply voltage to the signal wiring composed of the second pattern 42AK51 of the wiring when the signal wiring composed of the first pattern 42AK50 of the wiring is maintained at a specific power supply voltage. It may act as a pull-up resistor that enables it. Alternatively, the circuit component 42AK1R can supply the ground voltage to the signal wiring composed of the second pattern 42AK51 of the wiring when the signal wiring composed of the first pattern 42AK50 of the wiring is maintained at the ground voltage. It may function as a pull-down resistor. Alternatively, the circuit component 42AK1R may be a functional circuit in which the resistance element can be switched between the pull-up resistor and the pull-down resistor by the polarity switching unit.

図29(B)は、回路部品42AK1Rの接続部分を示す拡大図である。図29(B)に示す第2形状部42AK51Mにおいて、配線の第2パターン42AK51により構成される信号配線が折り曲げ部を介して折り返される3つの折返し部が示されている。これら3つの折返し部は、第1折返し部42AK51M1、第2折返し部42AK51M2、第3折返し部42AK51M3を含んでいる。回路部品42AK1Rは、第2折返し部42AK51M2にて、配線の第2パターン42AK51により構成される信号配線と、配線の第1パターン42AK50により構成される信号配線とに、接続されるように実装されている。図29(B)に示す第2折返し部42AK51M2では、折り曲げ部を介して折り返された同一の信号配線が配線間隔W3で往復する形状を形成している。これに対し、第1折返し部42AK51M1や第3折返し部42AK51M3では、折り曲げ部を介して折り返された同一の信号配線が配線間隔W4で往復する形状を形成している。また、第1折返し部42AK51M1と第2折返し部42AK51M2との間隔や、第2折返し部42AK51M2と第3折返し部42AK51M3との間隔も、配線間隔W4となるように形成されている。配線間隔W3は、配線間隔W4よりも広くなるように、信号配線が形成されている。このように、回路部品42AK1Rが実装される第2折返し部42AK51M2における配線間隔W3は、第2形状部42AK51Mにて回路部品42AK1Rが実装されない部分における配線間隔W4よりも広くなるので、回路部品42AK1Rを容易に実装して、信号配線における伝送特性などを適切に調整することができる。 FIG. 29B is an enlarged view showing a connection portion of the circuit component 42AK1R. In the second shape portion 42AK51M shown in FIG. 29B, three folded portions in which the signal wiring configured by the second pattern 42AK51 of the wiring is folded back via the bent portion are shown. These three folded portions include a first folded portion 42AK51M1, a second folded portion 42AK51M2, and a third folded portion 42AK51M3. The circuit component 42AK1R is mounted so as to be connected to the signal wiring composed of the second pattern 42AK51 of the wiring and the signal wiring composed of the first pattern 42AK50 of the wiring at the second folding portion 42AK51M2. There is. In the second folded portion 42AK51M2 shown in FIG. 29 (B), the same signal wiring folded back through the bent portion reciprocates at the wiring interval W3. On the other hand, in the first folded portion 42AK51M1 and the third folded portion 42AK51M3, the same signal wiring folded back via the bent portion reciprocates at the wiring interval W4. Further, the distance between the first folded portion 42AK51M1 and the second folded portion 42AK51M2 and the distance between the second folded portion 42AK51M2 and the third folded portion 42AK51M3 are also formed to be the wiring interval W4. The signal wiring is formed so that the wiring interval W3 is wider than the wiring interval W4. As described above, the wiring interval W3 in the second folded-back portion 42AK51M2 on which the circuit component 42AK1R is mounted is wider than the wiring interval W4 in the portion where the circuit component 42AK1R is not mounted in the second shape portion 42AK51M. It can be easily mounted and the transmission characteristics in the signal wiring can be adjusted appropriately.

なお、回路部品42AK1Rが実装される第2折返し部42AK51M2における配線間隔W3は、第2形状部42AK51Mにて回路部品42AK1Rが実装されない部分における配線間隔W4よりも広くなるものに限定されず、配線間隔W3が配線間隔W4と同一または略同一のものでもよいし、配線間隔W3が配線間隔W4よりも狭くなるように形成されていてもよい。また、回路部品42AK1Rは、第2折返し部42AK51M2にて配線の第2パターン42AK52により構成される信号配線と接続されるように実装されるものに限定されず、第1折返し部42AK51M1または第3折返し部42AK51M3にて、配線の第2パターン42AK52により構成される信号配線と接続されるように実装されるものであってもよい。 The wiring interval W3 in the second folded-back portion 42AK51M2 on which the circuit component 42AK1R is mounted is not limited to being wider than the wiring interval W4 in the portion where the circuit component 42AK1R is not mounted in the second shape portion 42AK51M, and the wiring interval is not limited to the wiring interval W4. W3 may be the same as or substantially the same as the wiring interval W4, or may be formed so that the wiring interval W3 is narrower than the wiring interval W4. Further, the circuit component 42AK1R is not limited to the one mounted so as to be connected to the signal wiring configured by the second pattern 42AK52 of the wiring at the second folding portion 42AK51M2, and the first folding portion 42AK51M1 or the third folding portion 42AK51M1 or the third folding portion. The portion 42AK51M3 may be mounted so as to be connected to the signal wiring configured by the second pattern 42AK52 of the wiring.

このように、図29(A)などに示す配線の第2パターン42AK51により構成される信号配線における第2形状部42AK51Mにて、配線の第1パターン42AK50により構成される信号配線と接続されるように実装された回路部品42AK1Rを備えている。第2形状部に回路部品が実装されることにより、信号配線における伝送特性などを適切に調整することができる。また、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 In this way, the second shape portion 42AK51M in the signal wiring configured by the second pattern 42AK51 of the wiring shown in FIG. 29A and the like is connected to the signal wiring configured by the first pattern 42AK50 of the wiring. The circuit component 42AK1R mounted on the above is provided. By mounting the circuit component on the second shape portion, it is possible to appropriately adjust the transmission characteristics and the like in the signal wiring. Further, the increase in the area of the substrate on which the wiring pattern is arranged is suppressed, and the size of the substrate can be reduced.

図29(A)に示す配線の第3パターン42AK52により構成される信号配線における第1形状部42AK52Lには、配線の第4パターン42AK53により構成される信号配線と接続された回路部品42AK2Rが、配線の第3パターン42AK52により構成される信号配線と接続されるように実装される。回路部品42AK2Rは、例えば抵抗素子といった回路素子であればよい。回路部品42AK2Rは、抵抗素子とともに、あるいは抵抗素子に代えて、例えばコンデンサやコイルといった受動素子を、一部または全部に含んでいてもよい。回路部品42AK2Rは、抵抗素子、コンデンサ、コイルといった受動素子に代えて、あるいは受動素子とともに、ダイオード、バイポーラトランジスタやMOSトランジスタなどのトランジスタ、サイリスタといった能動素子を、一部または全部に含んでいてもよい。回路部品42AK2Rは、例えばフィルタ回路、ノイズ防止回路、その他のICチップといった、機能回路を構成するものであってもよい。回路部品42AK2Rは、配線の第4パターン42AK53により構成される信号配線が特定の電源電圧に維持される場合に、配線の第3パターン42AK52により構成される信号配線に対して特定の電源電圧を供給可能にするプルアップ抵抗として機能してもよい。あるいは、回路部品42AK2Rは、配線の第4パターン42AK53により構成される信号配線がグランド電圧に維持される場合に、配線の第3パターン42AK52により構成される信号配線に対してグランド電圧を供給可能にするプルダウン抵抗として機能してもよい。あるいは、回路部品42AK2Rは、極性切替部により抵抗素子をプルアップ抵抗とプルダウン抵抗とに切替可能とした機能回路であってもよい。 In the signal wiring composed of the third pattern 42AK52 of the wiring shown in FIG. 29A, the circuit component 42AK2R connected to the signal wiring composed of the fourth pattern 42AK53 of the wiring is wired to the first shape portion 42AK52L. It is mounted so as to be connected to the signal wiring configured by the third pattern 42AK52 of. The circuit component 42AK2R may be a circuit element such as a resistance element. The circuit component 42AK2R may partially or completely include a passive element such as a capacitor or a coil together with the resistance element or in place of the resistance element. The circuit component 42AK2R may include an active element such as a diode, a transistor such as a bipolar transistor or a MOS transistor, or an active element such as a thyristor in place of or in addition to a passive element such as a resistance element, a capacitor, or a coil. .. The circuit component 42AK2R may constitute a functional circuit such as a filter circuit, a noise prevention circuit, or another IC chip. The circuit component 42AK2R supplies a specific power supply voltage to the signal wiring composed of the third pattern 42AK52 of the wiring when the signal wiring composed of the fourth pattern 42AK53 of the wiring is maintained at a specific power supply voltage. It may act as a pull-up resistor that enables it. Alternatively, the circuit component 42AK2R can supply the ground voltage to the signal wiring composed of the third pattern 42AK52 of the wiring when the signal wiring composed of the fourth pattern 42AK53 of the wiring is maintained at the ground voltage. It may function as a pull-down resistor. Alternatively, the circuit component 42AK2R may be a functional circuit in which the resistance element can be switched between the pull-up resistor and the pull-down resistor by the polarity switching unit.

このように、図29(A)に示す配線の第3パターン42AK52により構成される信号配線における第2形状部42AK52Mとは異なる第1形状部42AK52Lにて、配線の第4パターン42AK53により構成される信号配線と接続されるように実装された回路部品42AK2Rを備えている。第2形状部とは異なる部分に回路部品が実装されることにより、信号配線における伝送特性などを適切に調整することができる。また、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 As described above, in the signal wiring composed of the third pattern 42AK52 of the wiring shown in FIG. 29A, the first shape portion 42AK52L different from the second shape portion 42AK52M is composed of the fourth pattern 42AK53 of the wiring. It includes a circuit component 42AK2R mounted so as to be connected to signal wiring. By mounting the circuit component in a portion different from the second shape portion, it is possible to appropriately adjust the transmission characteristics and the like in the signal wiring. Further, the increase in the area of the substrate on which the wiring pattern is arranged is suppressed, and the size of the substrate can be reduced.

回路部品42AK1Rや回路部品42AK2Rが実装される部分における配線幅は、回路部品42AK1Rや回路部品42AK2Rが実装されない部分とは異なる配線幅となるように、各信号配線が形成されてもよい。例えば回路部品42AK1Rや回路部品42AK2Rが実装される部分における配線幅は、回路部品42AK1Rや回路部品42AK2Rが実装されない部分の配線幅よりも広くなるように、各信号配線が形成されてもよい。このように、配線のパターンにより構成される複数の信号配線は、回路部品が実装される部分に対応して、実装されない部分とは異なる配線幅となるように形成されてもよい。回路部品が実装される部分に対応して異なる配線幅に形成されるようにしたことにより、各信号配線における特性インピーダンスを容易に調整して、信号配線による適切な伝送が可能になる。 Each signal wiring may be formed so that the wiring width in the portion where the circuit component 42AK1R or the circuit component 42AK2R is mounted is different from the wiring width in the portion where the circuit component 42AK1R or the circuit component 42AK2R is not mounted. For example, each signal wiring may be formed so that the wiring width in the portion where the circuit component 42AK1R or the circuit component 42AK2R is mounted is wider than the wiring width in the portion where the circuit component 42AK1R or the circuit component 42AK2R is not mounted. As described above, the plurality of signal wirings formed by the wiring pattern may be formed so as to have a wiring width different from that of the portion where the circuit component is mounted, corresponding to the portion where the circuit component is mounted. By forming the circuit components in different wiring widths corresponding to the parts on which the circuit components are mounted, the characteristic impedance in each signal wiring can be easily adjusted, and appropriate transmission by the signal wiring becomes possible.

図25(A)や図25(B)に示すような第1形状部42AK10L、42AK11L、42AK12L、42AK13Lおよび第2形状部42AK10M、42AK11M、42AK12M、42AK13Mを有する信号配線が形成されている場合に、配線のパターンにより構成される複数の信号配線は、例えば図26に示すように、第2形状部が異なる方向に形成されてもよく、例えば図27に示すように信号配線の全体または一部で異なる配線幅に形成されてもよく、例えば図28に示すように第2形状部が略平行または離れる方向に対応して形成されてもよく、例えば図29に示すように第2形状部または第2形状部とは異なる部分に接続される回路部品が実装されてもよく、これらの一部または全部を組み合わせて形成されてもよい。 When the signal wiring having the first shape portions 42AK10L, 42AK11L, 42AK12L, 42AK13L and the second shape portions 42AK10M, 42AK11M, 42AK12M, 42AK13M as shown in FIGS. 25 (A) and 25 (B) is formed. The plurality of signal wirings composed of the wiring patterns may have the second shape portion formed in different directions as shown in FIG. 26, for example, and may be formed in whole or a part of the signal wirings as shown in FIG. 27, for example. They may be formed to have different wiring widths, for example, the second shape portion may be formed corresponding to a direction in which the second shape portion is substantially parallel or separated as shown in FIG. 28, and the second shape portion or the second shape portion may be formed as shown in FIG. A circuit component connected to a portion different from the two-shaped portion may be mounted, or a part or all of these may be combined and formed.

(特徴部43AKに関する説明)
図30は、本実施形態の特徴部43AKに関し、配線のパターンにより構成される複数の信号配線における第2形状部に接続確認用の特定導体部となるテストポイントが設けられている構成例を示している。図30に示す構成例では、複数の信号配線を構成する配線のパターンとして、2つの信号配線を構成する配線のパターンが示されている。これら2つの信号配線を構成する配線のパターンは、配線の第1パターン43AK10と、配線の第2パターン43AK11とを含んでいる。配線の第1パターン43AK10により構成される信号配線は、第1形状部43AK10Lを形成する部分と、第2形状部43AK10Mを形成する部分とを含んでいる。配線の第2パターン43AK11により構成される信号配線は、第1形状部43AK11Lを形成する部分と、第2形状部43AK11Mを形成する部分とを含んでいる。第1形状部43AK10L、43AK11Lは、信号配線が直線形状または略直線形状の第1形状となるように形成されている。第2形状部43AK10M、43AK11Mは、信号配線が蛇行形状といった、直線形状および略直線形状とは異なる第2形状となるように形成されている。なお、第2形状部43AK10M、43AK11Mは、蛇行形状に限定されず、直線形状および略直線形状とは異なる任意の形状となるように形成されていればよい。
(Explanation of feature 43AK)
FIG. 30 shows a configuration example of the feature portion 43AK of the present embodiment in which a test point serving as a specific conductor portion for connection confirmation is provided in the second shape portion in a plurality of signal wirings composed of wiring patterns. ing. In the configuration example shown in FIG. 30, a wiring pattern constituting two signal wirings is shown as a wiring pattern constituting a plurality of signal wirings. The wiring pattern constituting these two signal wirings includes a first pattern 43AK10 of wiring and a second pattern 43AK11 of wiring. The signal wiring composed of the first pattern 43AK10 of the wiring includes a portion forming the first shape portion 43AK10L and a portion forming the second shape portion 43AK10M. The signal wiring configured by the second pattern 43AK11 of the wiring includes a portion forming the first shape portion 43AK11L and a portion forming the second shape portion 43AK11M. The first shape portions 43AK10L and 43AK11L are formed so that the signal wiring has a linear shape or a substantially linear first shape. The second shape portions 43AK10M and 43AK11M are formed so that the signal wiring has a second shape different from the linear shape and the substantially linear shape such as a meandering shape. The second shape portions 43AK10M and 43AK11M are not limited to the meandering shape, and may be formed so as to have an arbitrary shape different from the linear shape and the substantially straight shape.

配線の第1パターン43AK10および配線の第2パターン43AK11により構成される複数の信号配線は、少なくとも一部が、例えば図25(A)に示した配線の第1パターン42AK10および配線の第2パターン42AK11と同様に、あるいは図25(B)に示した配線の第3パターン42AK12および配線の第4パターン42AK13と同様に、形成されていればよい。例えば、配線の第2パターン43AK11により構成される信号配線が、直線形状または略直線形状の第1形状となる第1形状部43AK11Lに対応して、配線の第1パターン43AK10により構成される信号配線が、第1形状部43AK11Lとは異なる蛇行形状などの第2形状部43AK10Mを含んでいればよい。また、配線の第1パターン43AK10により構成される信号配線が、直線形状または略直線形状となる第1形状部43AK10Lに対応して、配線の第2パターン43AK11により構成される信号配線が、第1形状部43AK10Lとは異なる蛇行形状などの第2形状部43AK10Mを含んでいればよい。 At least a part of the plurality of signal wirings composed of the first pattern 43AK10 of the wiring and the second pattern 43AK11 of the wiring is, for example, the first pattern 42AK10 of the wiring and the second pattern 42AK11 of the wiring shown in FIG. 25 (A). It may be formed in the same manner as in the above, or in the same manner as the third pattern 42AK12 of the wiring and the fourth pattern 42AK13 of the wiring shown in FIG. 25 (B). For example, the signal wiring composed of the second pattern 43AK11 of the wiring corresponds to the first shape portion 43AK11L having the first shape of the linear shape or the substantially linear shape, and the signal wiring composed of the first pattern 43AK10 of the wiring. However, it suffices to include a second shape portion 43AK10M having a meandering shape different from that of the first shape portion 43AK11L. Further, the signal wiring composed of the first pattern 43AK10 of the wiring corresponds to the first shape portion 43AK10L having a linear shape or a substantially linear shape, and the signal wiring composed of the second pattern 43AK11 of the wiring is the first. It suffices to include a second shape portion 43AK10M having a meandering shape different from that of the shape portion 43AK10L.

配線の第1パターン43AK10により構成される信号配線における第2形状部43AK10Mには、接続確認用の特定導体部として、テストポイント43AK10TPが設けられている。配線の第2パターン43AK11により構成される信号配線における第2形状部43AK11Mには、接続確認用の特定導体部として、テストポイント43AK11TPが設けられている。テストポイント43AK10TP、43AK11TPは、例えばはんだ、または銅箔といった、金属材料を用いて形成されていればよい。テストポイント43AK10TP、43AK11TPは、例えば円形に形成された場合の直径W6が、配線の第1パターン43AK10により構成される信号配線や配線の第2パターン43AK11により構成される信号配線における配線幅W5よりも、大きく(広く)なるように形成されている。なお、テストポイント43AK10TP、43AK11TPは、円形に形成されるものに限定されず、例えば方形状や短冊状といった、任意の形状に形成されたものであればよい。テストポイント43AK10TP、43AK11TPがどのような形状であっても、その平均的な形状が、信号配線における配線幅よりも大きく(広く)なるように形成されたものであればよい。テストポイント43AK10TP、43AK11TPが設けられることにより、複数の信号配線における特性インピーダンスのばらつきが抑制できるようにしてもよい。これにより、複数の信号配線における信号品質の均質化が図られる。 A test point 43AK10TP is provided as a specific conductor portion for checking the connection in the second shape portion 43AK10M in the signal wiring composed of the first pattern 43AK10 of the wiring. A test point 43AK11TP is provided as a specific conductor portion for confirming connection in the second shape portion 43AK11M in the signal wiring configured by the second pattern 43AK11 of the wiring. The test points 43AK10TP and 43AK11TP may be formed by using a metal material such as solder or copper foil. The test points 43AK10TP and 43AK11TP have a diameter W6 when formed in a circular shape, for example, more than the wiring width W5 in the signal wiring composed of the first pattern 43AK10 of the wiring and the signal wiring composed of the second pattern 43AK11 of the wiring. , Is formed to be large (wide). The test points 43AK10TP and 43AK11TP are not limited to those formed in a circular shape, and may be formed in any shape such as a square shape or a strip shape. Regardless of the shape of the test points 43AK10TP and 43AK11TP, the average shape may be formed so as to be larger (wider) than the wiring width in the signal wiring. By providing the test points 43AK10TP and 43AK11TP, it may be possible to suppress variations in the characteristic impedance in a plurality of signal wirings. As a result, the signal quality of the plurality of signal wirings can be homogenized.

例えばテストポイント43AK10TPとテストポイント43AK11TPとにテストプローブを接触させることにより、配線の第1パターン43AK10により構成される信号配線と配線の第2パターン43AK11により構成される信号配線との間において、短絡の発生の有無を検査することができる。なお、テストポイント43AK10TP、43AK11TPの他にも、接続確認用の特定導体部となるテストポイントが設けられてもよい。一例として、配線の第1パターン43AK10により構成される信号配線には、テストポイント43AK10TPの他にもテストポイントが設けられてもよい。このテストポイントと、第2形状部43AK10Mに設けられたテストポイント43AK10TPとに、テストプローブを接触させることにより、配線の第1パターン43AK10により構成される信号配線において、断線の発生の有無を検査することができる。短絡や断線について、発生の有無を検査できるとともに、あるいは、それらの検査に代えて、例えばオシロスコープを用いて信号波形の確認や検査を行うことができるように構成されてもよい。 For example, by bringing the test probe into contact with the test point 43AK10TP and the test point 43AK11TP, a short circuit is established between the signal wiring composed of the first pattern 43AK10 of the wiring and the signal wiring composed of the second pattern 43AK11 of the wiring. The presence or absence of occurrence can be inspected. In addition to the test points 43AK10TP and 43AK11TP, a test point serving as a specific conductor portion for checking the connection may be provided. As an example, the signal wiring configured by the first pattern 43AK10 of the wiring may be provided with a test point in addition to the test point 43AK10TP. By bringing the test probe into contact with this test point and the test point 43AK10TP provided in the second shape portion 43AK10M, the presence or absence of disconnection is inspected in the signal wiring composed of the first pattern 43AK10 of the wiring. be able to. It may be configured so that the presence or absence of occurrence of short circuits and disconnections can be inspected, or instead of these inspections, signal waveforms can be confirmed and inspected using, for example, an oscilloscope.

このように、図30に示す信号配線が蛇行形状などの第2形状となる第2形状部43AK10Mにはテストポイント43AK10TPが設けられ、第2形状部43AK11Mにはテストポイント43AK11TPが設けられている。信号配線における第2形状部にテストポイントを設けることにより、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。また、テストポイント43AK10TP、43AK11TPは金属材料を用いて形成され、信号配線の配線幅よりも広くなるように形成されている。このような信号配線の配線幅より大きく(広く)なるようにテストポイントが形成されることにより、テストプローブを容易に接触させて、信号配線の電気特性検査を行うことができる。また、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。 As described above, the second shape portion 43AK10M in which the signal wiring shown in FIG. 30 has a second shape such as a meandering shape is provided with the test point 43AK10TP, and the second shape portion 43AK11M is provided with the test point 43AK11TP. By providing a test point in the second shape part of the signal wiring, the wiring pattern is appropriately arranged and various structures are appropriately arranged to suppress the increase in the substrate area and to reduce the size of the substrate. be able to. Further, the test points 43AK10TP and 43AK11TP are formed by using a metal material and are formed so as to be wider than the wiring width of the signal wiring. By forming the test points so as to be larger (wider) than the wiring width of the signal wiring, the test probe can be easily brought into contact with the signal wiring to inspect the electrical characteristics. In addition, the wiring pattern can be appropriately arranged and various structures can be appropriately arranged to suppress an increase in the substrate area and reduce the size of the substrate.

図30に示すようなテストポイント43AK10TP、43AK11TPが設けられた場合に、配線のパターンにより構成される複数の信号配線は、例えば図26に示すように、第2形状部が異なる方向に形成されてもよく、例えば図27に示すように信号配線の全体または一部で異なる配線幅に形成されてもよく、例えば図28に示すように第2形状部が略平行または離れる方向に対応して形成されてもよく、例えば図29に示すように第2形状部または第2形状部とは異なる部分に接続される回路部品が実装されてもよく、これらの一部または全部を組み合わせて形成されてもよい。 When the test points 43AK10TP and 43AK11TP as shown in FIG. 30 are provided, the plurality of signal wirings composed of the wiring patterns have the second shape portions formed in different directions, for example, as shown in FIG. For example, as shown in FIG. 27, the signal wiring may be formed with different wiring widths in whole or in part, and for example, as shown in FIG. 28, the second shape portion is formed corresponding to a direction in which the second shape portion is substantially parallel or separated. For example, as shown in FIG. 29, a circuit component connected to a second shape portion or a portion different from the second shape portion may be mounted, and a part or all of these may be formed in combination. May be good.

(特徴部44AKに関する説明)
図31は、本実施形態の特徴部44AKに関し、多層配線基板として構成された主基板11において、一面に第2形状を含む信号配線が設けられ、他面に接続確認用の特定導体部となるテストポイントが設けられている場合の構成例を示している。図31に示す特徴部44AKの少なくとも一部は、図23に示した構成例と同様に形成されていればよい。例えば特徴部44AKについても、合成樹脂を重ねて形成された多層構造を有していればよい。図31に示す主基板11の多層構造は、表面層44AK1Sと、グランド層44AK1Lと、電源層44AK2Lと、配線層44AK3Lと、電源層44AK4Lと、裏面層44AK2Sとを含んでいる。
(Explanation of feature 44AK)
FIG. 31 shows the characteristic portion 44AK of the present embodiment, in which the signal wiring including the second shape is provided on one surface of the main substrate 11 configured as the multilayer wiring board, and serves as a specific conductor portion for connection confirmation on the other surface. A configuration example is shown when a test point is provided. At least a part of the feature portion 44AK shown in FIG. 31 may be formed in the same manner as the configuration example shown in FIG. 23. For example, the feature portion 44AK may also have a multilayer structure formed by stacking synthetic resins. The multilayer structure of the main substrate 11 shown in FIG. 31 includes a front surface layer 44AK1S, a ground layer 44AK1L, a power supply layer 44AK2L, a wiring layer 44AK3L, a power supply layer 44AK4L, and a back surface layer 44AK2S.

主基板11における一方の基板面となる表面には、表面層44AK1Sが設けられ、信号配線を構成する配線のパターン44AK10Pおよびパターン44AK11Pが形成されている。主基板11における他方の基板面となる裏面には、裏面層44AK2Sが設けられ、信号配線を構成する配線のパターン44AK20Pが形成されている。主基板11の表面層44AK1Sに形成された配線のパターン44AK10Pは、主基板11の表面層44AK1Sおよび裏面層44AK2Sを貫通するスルーホール44AK1Hを介して、裏面層44AK2Sに形成された配線のパターン44AK20Pと電気的に接続されている。主基板11の表面層44AK1Sに形成された配線のパターン44AK11Pは、主基板11の表面層44AK1Sおよび裏面層44AK2Sを貫通するスルーホール44AK2Hを介して、裏面層44AK2Sに形成された配線のパターン44AK20Pと電気的に接続されている。このように、主基板11には、一方の基板面となる表面に設けられた表面層44AK1Sにおいて信号配線を構成する配線のパターン44AK10Pおよびパターン44AK11Pと、他方の基板面となる裏面に設けられた裏面層44AK2Sにおいて信号配線を構成する配線のパターン44AK20Pとを、電気的に接続可能なスルーホール44AK1Hおよびスルーホール44AK2Hが設けられている。 A surface layer 44AK1S is provided on the surface of the main substrate 11 which is one of the substrate surfaces, and a wiring pattern 44AK10P and a pattern 44AK11P constituting the signal wiring are formed. A back surface layer 44AK2S is provided on the back surface of the main substrate 11 which is the other substrate surface, and a wiring pattern 44AK20P constituting the signal wiring is formed. The wiring pattern 44AK10P formed on the front surface layer 44AK1S of the main substrate 11 has a wiring pattern 44AK20P formed on the back surface layer 44AK2S via the through holes 44AK1H penetrating the front surface layer 44AK1S and the back surface layer 44AK2S of the main substrate 11. It is electrically connected. The wiring pattern 44AK11P formed on the front surface layer 44AK1S of the main substrate 11 has a wiring pattern 44AK20P formed on the back surface layer 44AK2S via the through holes 44AK2H penetrating the front surface layer 44AK1S and the back surface layer 44AK2S of the main substrate 11. It is electrically connected. As described above, the main substrate 11 is provided with the wiring patterns 44AK10P and patterns 44AK11P forming the signal wiring in the surface layer 44AK1S provided on the surface serving as one substrate surface, and the back surface serving as the other substrate surface. Through holes 44AK1H and through holes 44AK2H that can be electrically connected to the wiring pattern 44AK20P that constitutes the signal wiring in the back surface layer 44AK2S are provided.

表面層44AK1Sに形成された配線のパターン44AK10Pは、例えば図30に示した配線の第1パターン43AK10および配線の第2パターン43AK11と同様に、第1形状部や第2形状部を形成する部分を含むように、複数の信号配線が形成されていればよい。図30に示す配線の第1パターン43AK10および配線の第2パターン43AK11により構成される信号配線は、配線の第2パターン43AK11により構成される信号配線が、直線形状または略直線形状の第1形状となる第1形状部43AK11Lに対応して、配線の第1パターン43AK10により構成される信号配線が、第1形状部43AK11Lとは異なる蛇行形状などの第2形状部43AK10Mを含んでいればよい。また、配線の第1パターン43AK10により構成される信号配線が、直線形状または略直線形状となる第1形状部43AK10Lに対応して、配線の第2パターン43AK11により構成される信号配線が、第1形状部43AK10Lとは異なる蛇行形状などの第2形状部43AK10Mを含んでいればよい。 The wiring pattern 44AK10P formed on the surface layer 44AK1S has a portion forming the first shape portion and the second shape portion, as in the case of the first pattern 43AK10 of the wiring and the second pattern 43AK11 of the wiring shown in FIG. It suffices if a plurality of signal wirings are formed so as to include them. In the signal wiring composed of the first pattern 43AK10 of the wiring and the second pattern 43AK11 of the wiring shown in FIG. 30, the signal wiring composed of the second pattern 43AK11 of the wiring has a linear shape or a substantially linear first shape. The signal wiring configured by the first pattern 43AK10 of the wiring corresponding to the first shape portion 43AK11L may include a second shape portion 43AK10M having a meandering shape different from that of the first shape portion 43AK11L. Further, the signal wiring composed of the first pattern 43AK10 of the wiring corresponds to the first shape portion 43AK10L having a linear shape or a substantially linear shape, and the signal wiring composed of the second pattern 43AK11 of the wiring is the first. It suffices to include a second shape portion 43AK10M having a meandering shape different from that of the shape portion 43AK10L.

そして、図30に示した第2形状部43AK10Mに設けられたテストポイント43AK10TPおよび第2形状部43AK11Mに設けられたテストポイント43AK11TPに対応して、図31に示すテストポイント44AK10TPが、配線のパターン44AK10Pにより構成される信号配線に設けられていればよい。テストポイント44AK10TPは、スルーホール44AK1Hを介して、例えば裏面層44AK2Sに形成された配線のパターン44AK20Pといった、異なる導体層と接続されていればよい。なお、テストポイント44AK10TPは、裏面層44AK2Sに形成された配線のパターン44AK20Pに限定されず、例えば配線層44AK3Lに形成された配線のパターンといった、テストポイント44AK10TPが設けられる表面層44AK1Sとは異なる任意の導体層と接続されたものであればよい。テストポイントが設けられる層とは異なる導体層とテストポイントがスルーホールを介して接続されることにより、信号配線や導体層の電気特性検査を容易に行うことができる。また、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。 Then, the test point 44AK10TP shown in FIG. 31 corresponds to the test point 43AK10TP provided in the second shape portion 43AK10M and the test point 43AK11TP provided in the second shape portion 43AK11M shown in FIG. 30, and the wiring pattern 44AK10P It may be provided in the signal wiring configured by. The test point 44AK10TP may be connected to a different conductor layer via a through hole 44AK1H, for example, a wiring pattern 44AK20P formed in the back surface layer 44AK2S. The test point 44AK10TP is not limited to the wiring pattern 44AK20P formed on the back surface layer 44AK2S, and is arbitrary, such as a wiring pattern formed on the wiring layer 44AK3L, which is different from the surface layer 44AK1S provided with the test point 44AK10TP. It may be connected to the conductor layer. By connecting the test point to the conductor layer different from the layer in which the test point is provided through the through hole, it is possible to easily perform the electrical characteristic inspection of the signal wiring and the conductor layer. In addition, the wiring pattern can be appropriately arranged and various structures can be appropriately arranged to suppress an increase in the substrate area and reduce the size of the substrate.

表面層44AK1Sに形成された配線のパターン44AK11Pについても、第1形状部や第2形状部を形成する部分を含むように、複数の信号配線が形成されていればよい。このように、配線のパターン44AK11Pにより構成される複数の信号配線は、主基板11の表面層44AK1Sといった、基板の一面にて、直線形状および略直線形状とは異なる第2形状部を含むように形成されている。これに対し、裏面層44AK2Sには、テストポイント44AK11TPが設けられている。テストポイント44AK11TPは、例えば配線のパターン44AK20Pにより構成される信号配線に設けられ、スルーホール44AK2Hを介して、表面層44AK1Sに形成された配線のパターン44AK11Pといった、異なる導体層と接続されていればよい。テストポイント44AK10TP、44AK11Pが設けられることにより、複数の信号配線における特性インピーダンスのばらつきが抑制できるようにしてもよい。これにより、複数の信号配線における信号品質の均質化が図られる。基板の一面に第2形状部を含む信号配線が設けられ、基板の他面にテストポイントが設けられることにより、信号配線や導体層の電気特性検査を容易に行うことができる。また、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。 As for the wiring pattern 44AK11P formed on the surface layer 44AK1S, it is sufficient that a plurality of signal wirings are formed so as to include a portion forming the first shape portion and the second shape portion. As described above, the plurality of signal wirings configured by the wiring pattern 44AK11P include a second shape portion different from the linear shape and the substantially linear shape on one surface of the substrate, such as the surface layer 44AK1S of the main substrate 11. It is formed. On the other hand, the back surface layer 44AK2S is provided with a test point 44AK11TP. The test point 44AK11TP may be provided in the signal wiring configured by the wiring pattern 44AK20P, for example, and may be connected to a different conductor layer such as the wiring pattern 44AK11P formed in the surface layer 44AK1S via the through hole 44AK2H. .. By providing the test points 44AK10TP and 44AK11P, it may be possible to suppress variations in the characteristic impedance in a plurality of signal wirings. As a result, the signal quality of the plurality of signal wirings can be homogenized. By providing the signal wiring including the second shape portion on one surface of the substrate and providing the test points on the other surface of the substrate, the signal wiring and the electrical characteristics of the conductor layer can be easily inspected. In addition, the wiring pattern can be appropriately arranged and various structures can be appropriately arranged to suppress an increase in the substrate area and reduce the size of the substrate.

例えばテストポイント44AK10TPにテストプローブを接触させることにより、配線のパターン44AK10Pにより構成される複数の信号配線において、短絡の発生の有無を検査することができればよい。また、例えばテストポイント44AK10TPとテストポイント44AK11TPとにテストプローブを接触させることにより、裏面層44AK2Sに形成された配線のパターン44AK20Pにより構成される信号配線や、スルーホール44AK1Hにおいて、断線の発生の有無を検査することができればよい。その他、配線のパターン44AK10Pにより構成される複数の信号配線における断線の発生の有無、配線のパターン44AK11Pにより構成される複数の信号配線における短絡や断線の発生の有無、配線のパターン44AK20Pにより構成される複数の信号配線における短絡の発生の有無、スルーホール44AK1Hにおける短絡の発生の有無、スルーホール44AK2Hにおける短絡や断線の発生の有無を、検査可能にするテストポイントが設けられていてもよい。 For example, by bringing the test probe into contact with the test point 44AK10TP, it is sufficient to be able to inspect the presence or absence of a short circuit in a plurality of signal wirings configured by the wiring pattern 44AK10P. Further, for example, by bringing the test probe into contact with the test point 44AK10TP and the test point 44AK11TP, the presence or absence of disconnection in the signal wiring composed of the wiring pattern 44AK20P formed in the back surface layer 44AK2S and the through hole 44AK1H can be determined. It is only necessary to be able to inspect. In addition, the presence or absence of disconnection in a plurality of signal wirings composed of the wiring pattern 44AK10P, the presence or absence of a short circuit or disconnection in a plurality of signal wirings composed of the wiring pattern 44AK11P, and the wiring pattern 44AK20P. A test point may be provided to enable inspection of the presence or absence of a short circuit in a plurality of signal wirings, the presence or absence of a short circuit in the through hole 44AK1H, and the presence or absence of a short circuit or disconnection in the through hole 44AK2H.

接続確認用の特定導体部となるテストポイントは、テストプローブを接触させるために専用の電極パッドが設けられたものに限定されず、例えば信号配線における特性インピーダンスの調整用に回路部品などを接続可能に設けられ電極パッドといった、任意の電極パッドを用いて構成されたものであればよい。このようなテストポイントなどの特定導体部は、多層配線基板に設けられたスルーホールにより、多層配線基板に含まれる複数の層のうち複数の信号配線およびテストポイントが設けられる層とは異なる導体層と、電気的に接続されることにより、多層配線基板における電気特性検査を適切に行うことができる。例えば裏面側の基板面といった、配線のパターンが形成された一方の基板面とは異なる他方の基板面に、テストポイントなどの特定導体部が設けられることにより、多層配線基板における電気特性検査を適切に行うことができる。また、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。 The test point, which is the specific conductor part for checking the connection, is not limited to the one provided with a dedicated electrode pad for contacting the test probe. For example, circuit parts can be connected for adjusting the characteristic impedance in the signal wiring. Any electrode pad, such as an electrode pad provided in the above, may be used. The specific conductor portion such as the test point is a conductor layer different from the layer in which the plurality of signal wirings and the test points are provided among the plurality of layers included in the multilayer wiring board due to the through holes provided in the multilayer wiring board. And, by being electrically connected, it is possible to appropriately inspect the electrical characteristics of the multilayer wiring board. For example, by providing a specific conductor portion such as a test point on the other substrate surface different from one substrate surface on which the wiring pattern is formed, such as the substrate surface on the back surface side, it is appropriate to inspect the electrical characteristics of the multilayer wiring board. Can be done. In addition, the wiring pattern can be appropriately arranged and various structures can be appropriately arranged to suppress an increase in the substrate area and reduce the size of the substrate.

図31に示すようなテストポイント44AK10TP、44AK11TPが設けられた場合に、配線のパターンにより構成される複数の信号配線は、例えば図26に示すように、第2形状部が異なる方向に形成されてもよく、例えば図27に示すように信号配線の全体または一部で異なる配線幅に形成されてもよく、例えば図28に示すように第2形状部が略平行または離れる方向に対応して形成されてもよく、例えば図29に示すように第2形状部または第2形状部とは異なる部分に接続される回路部品が実装されてもよく、これらの一部または全部を組み合わせて形成されてもよい。 When the test points 44AK10TP and 44AK11TP as shown in FIG. 31 are provided, the plurality of signal wirings formed by the wiring pattern have the second shape portions formed in different directions, for example, as shown in FIG. For example, as shown in FIG. 27, the signal wiring may be formed with different wiring widths in whole or in part, and for example, as shown in FIG. 28, the second shape portion is formed corresponding to a direction in which the second shape portion is substantially parallel or separated. For example, as shown in FIG. 29, a circuit component connected to a second shape portion or a portion different from the second shape portion may be mounted, and a part or all of these may be formed in combination. May be good.

(特徴部45AKに関する説明)
以下、図面を参照しつつ、特徴部45AKに係る遊技機の基板ケース45AK10と、この基板ケース45AK10に収容されている基板45AK50及びヒートシンク45AK40とについて詳細に説明する。図32は、本発明の実施形態に係る遊技機の基板ケース45AK10、基板45AK50、及びヒートシンク45AK40を後方からみた分解斜視図である。図33は、本発明の実施形態に係る遊技機の基板ケース45AK10、基板45AK50、及びヒートシンク45AK40を前方からみた分解斜視図である。以下の説明において、理解を容易にするために、図32等に示した前後方向を規定し、基板ケース45AK10等を前方から見たときの上下左右方向を、基板ケース45AK10等の上下左右方向として説明する。
(Explanation of feature 45AK)
Hereinafter, the substrate case 45AK10 of the gaming machine according to the feature portion 45AK, and the substrate 45AK50 and the heat sink 45AK40 housed in the substrate case 45AK10 will be described in detail with reference to the drawings. FIG. 32 is an exploded perspective view of the substrate case 45AK10, the substrate 45AK50, and the heat sink 45AK40 of the gaming machine according to the embodiment of the present invention as viewed from the rear. FIG. 33 is an exploded perspective view of the substrate case 45AK10, the substrate 45AK50, and the heat sink 45AK40 of the gaming machine according to the embodiment of the present invention as viewed from the front. In the following description, in order to facilitate understanding, the front-rear direction shown in FIG. 32 and the like is defined, and the vertical and horizontal directions when the board case 45AK10 and the like are viewed from the front are defined as the vertical and horizontal directions of the board case 45AK10 and the like. explain.

基板ケース45AK10は、前方を構成する前ケース45AK20と、後方を構成する後ケース45AK30とが組み合わされて構成されている。基板ケース45AK10の内部には、CPU、ROM、コネクタ等の電子部品を搭載した基板45AK50、及びヒートシンク45AK40を収容するための収容空間が形成されている。 The substrate case 45AK10 is configured by combining a front case 45AK20 forming the front side and a rear case 45AK30 forming the rear side. Inside the substrate case 45AK10, an accommodation space for accommodating the substrate 45AK50 on which electronic components such as a CPU, ROM, and a connector are mounted, and the heat sink 45AK40 is formed.

前ケース45AK20は、例えば、熱可塑性を有する合成樹脂からなり、平面視して略長方形状に形成されている。前ケース45AK20は、後方が開放された箱状をなしている。前ケース45AK20の上縁には、上方に突出した2つの突出部45AK21が形成されている。また、前ケース45AK20の下縁には、下方に突出した2つの突出部45AK22が形成されている。 The front case 45AK20 is made of, for example, a synthetic resin having thermoplasticity, and is formed in a substantially rectangular shape in a plan view. The front case 45AK20 has a box shape with the rear open. Two projecting portions 45AK21 projecting upward are formed on the upper edge of the front case 45AK20. Further, on the lower edge of the front case 45AK20, two downwardly projecting portions 45AK22 are formed.

後ケース45AK30も前ケース45AK20と同様に、例えば、熱可塑性を有する合成樹脂からなり、平面視して略長方形状に形成されている。後ケース45AK30は、後面を形成するベース板45AK30aと、ベース板45AK30aから前方に立設した上壁45AK30b、右壁45AK30c、下壁45AK30d、及び左壁45AK30eと、を有している。これにより、後ケース45AK30は、前方が開放された箱状をなしており、その収容部は前ケース45AK20のものよりも深い。後ケース45AK30の上壁45AK30bには、前ケース45AK20に形成された突出部45AK21が挿通される挿通孔45AK31aを有する係止部45AK31が2つ形成されている。また、後ケース45AK30の下壁45AK30dには、前ケース45AK20に形成された突出部45AK22が引掛けられる係止部45AK38(図33)が2つ形成されている。 Like the front case 45AK20, the rear case 45AK30 is also made of, for example, a synthetic resin having thermoplasticity, and is formed in a substantially rectangular shape in a plan view. The rear case 45AK30 has a base plate 45AK30a forming a rear surface, an upper wall 45AK30b, a right wall 45AK30c, a lower wall 45AK30d, and a left wall 45AK30e erected in front of the base plate 45AK30a. As a result, the rear case 45AK30 has a box shape with the front open, and its housing portion is deeper than that of the front case 45AK20. The upper wall 45AK30b of the rear case 45AK30 is formed with two locking portions 45AK31 having insertion holes 45AK31a through which the protruding portions 45AK21 formed in the front case 45AK20 are inserted. Further, on the lower wall 45AK30d of the rear case 45AK30, two locking portions 45AK38 (FIG. 33) on which the protruding portions 45AK22 formed on the front case 45AK20 are hooked are formed.

前ケース45AK20と後ケース45AK30とを組み合わせる場合には、まず、前ケース45AK20の突出部45AK21を、後ケース45AK30の挿通孔45AK31aに挿入する。そして、前ケース45AK20の下部を後ケース45AK30に押し付けて、前ケース45AK20の突出部45AK22を後ケース45AK30の係止部45AK38に引掛ける。これにより、前ケース45AK20と後ケース45AK30とが組み合わされ、内部に基板45AK50等の収容空間が形成される。 When combining the front case 45AK20 and the rear case 45AK30, first, the protruding portion 45AK21 of the front case 45AK20 is inserted into the insertion hole 45AK31a of the rear case 45AK30. Then, the lower portion of the front case 45AK20 is pressed against the rear case 45AK30, and the protruding portion 45AK22 of the front case 45AK20 is hooked on the locking portion 45AK38 of the rear case 45AK30. As a result, the front case 45AK20 and the rear case 45AK30 are combined to form a storage space for the substrate 45AK50 and the like inside.

また、後ケース45AK30には、上壁45AK30bに複数の空気孔45AK32が形成され、下壁45AK30dに複数の空気孔45AK33(図33)が形成されている。これにより、基板ケース45AK10には、上下方向に沿った空気の通り道が確保されている。また、後ケース45AK30のベース板45AK30aには、基板45AK50の位置決めをするための4つの挿入凸部45AK36と、基板45AK50をねじ止めするためのねじ穴45AK37a〜45AK37eと、ヒートシンク45AK40の四隅を抑えて位置決めするための4つの位置決め部45AK34と、4つの位置決め部45AK34に位置決めされたヒートシンク45AK40に当接して支持する6つの支持部45AK35と、が形成されている。 Further, in the rear case 45AK30, a plurality of air holes 45AK32 are formed in the upper wall 45AK30b, and a plurality of air holes 45AK33 (FIG. 33) are formed in the lower wall 45AK30d. As a result, the substrate case 45AK10 is secured with an air passage along the vertical direction. Further, on the base plate 45AK30a of the rear case 45AK30, four insertion convex portions 45AK36 for positioning the substrate 45AK50, screw holes 45AK37a to 45AK37e for screwing the substrate 45AK50, and four corners of the heat sink 45AK40 are suppressed. Four positioning portions 45AK34 for positioning and six support portions 45AK35 that abut and support the heat sink 45AK40 positioned on the four positioning portions 45AK34 are formed.

挿入凸部45AK36は、ベース板45AK30aの四隅に形成されている。挿入凸部45AK36のそれぞれは、基板45AK50に形成された挿入孔45AK50aに挿入される円柱状の凸部である。 The insertion protrusions 45AK36 are formed at the four corners of the base plate 45AK30a. Each of the insertion convex portions 45AK36 is a columnar convex portion to be inserted into the insertion hole 45AK50a formed in the substrate 45AK50.

4つの位置決め部45AK34のそれぞれは、アングル状をなしており、直交した面でヒートシンク45AK40の角部に当接することが可能なように配置されている。 Each of the four positioning portions 45AK34 has an angle shape, and is arranged so as to be able to abut the corner portions of the heat sink 45AK40 on orthogonal surfaces.

支持部45AK35は、図33の拡大図に示すように、ベース板45AK30aの切欠き45AK30f内に配置されており、ベース板45AK30aよりも前方に突出した突出部45AK35aを有している。支持部45AK35は、一端のみがベース板45AK30aに支持された片持ちの状態にある。そのため、支持部45AK35は、突出部45AK35aに後方への応力が作用すると弾性変形して後方へと変位する。一方、突出部45AK35aに後方への応力が作用しなくなると、支持部45AK35は前方へと戻り元の状態に復帰する。 As shown in the enlarged view of FIG. 33, the support portion 45AK35 is arranged in the notch 45AK30f of the base plate 45AK30a, and has a protruding portion 45AK35a protruding forward from the base plate 45AK30a. The support portion 45AK35 is in a cantilevered state in which only one end is supported by the base plate 45AK30a. Therefore, the support portion 45AK35 elastically deforms and is displaced rearward when a backward stress acts on the protruding portion 45AK35a. On the other hand, when the backward stress does not act on the protruding portion 45AK35a, the supporting portion 45AK35 returns to the front and returns to the original state.

ヒートシンク45AK40は、例えば、伝熱性に優れたアルミニウムを加工してなる。ヒートシンク45AK40は、矩形状のベース板45AK41と、ベース板45AK41に立設した矩形状の5つのフィン45AK42とを備えている。フィン45AK42のそれぞれは上下方向に延び、左右方向に平行に配列されている。 The heat sink 45AK40 is made of, for example, processed aluminum having excellent heat transfer properties. The heat sink 45AK40 includes a rectangular base plate 45AK41 and five rectangular fins 45AK42 erected on the base plate 45AK41. Each of the fins 45AK42 extends in the vertical direction and is arranged in parallel in the horizontal direction.

基板45AK50は、例えば、CPU、ROM、コネクタ等の各種電子部品が搭載されたプリント基板である。基板45AK50には、後ケース45AK30に形成された挿入凸部45AK36に対応する位置に設けられた4つの挿入孔45AK50aと、基板45AK50を固定するためのねじ45AK81a〜45AK81eが挿通されるねじ挿通孔45AK55a〜45AK55eとが形成されている。 The substrate 45AK50 is a printed circuit board on which various electronic components such as a CPU, ROM, and a connector are mounted. The substrate 45AK50 has four insertion holes 45AK50a provided at positions corresponding to the insertion protrusions 45AK36 formed in the rear case 45AK30, and screw insertion holes 45AK55a through which screws 45AK81a to 45AK81e for fixing the substrate 45AK50 are inserted. ~ 45AK55e is formed.

さらに基板45AK50には、発熱性の電子部品45AK60と、非発熱性の電子部品45AK51及び電子部品45AK52と、が設けられている。電子部品45AK60、電子部品45AK51、及び電子部品45AK52は、矩形状をなしている。特に、電子部品45AK60は、略正方形状をなしている。また、非発熱性の電子部品のうち、電子部品45AK52は、電子部品45AK51よりも高さが高い(厚みがある)。すなわち、図32においては、電子部品45AK52は、電子部品45AK51よりも後方に大きく突出している。ここで、発熱性の電子部品とは、電子部品の誤動作を防止するために放熱対策が必要なほどの熱を発生させる電子部品のことをいう。一方、非発熱性の電子部品とは、放熱対策を行わなくてもよい程度しか熱を発生させない、あるいは全く熱を発生させない電子部品のことをいう。 Further, the substrate 45AK50 is provided with a heat-generating electronic component 45AK60, and a non-heat-generating electronic component 45AK51 and an electronic component 45AK52. The electronic component 45AK60, the electronic component 45AK51, and the electronic component 45AK52 have a rectangular shape. In particular, the electronic component 45AK60 has a substantially square shape. Further, among the non-heat-generating electronic components, the electronic component 45AK52 is taller (thicker) than the electronic component 45AK51. That is, in FIG. 32, the electronic component 45AK 52 projects significantly rearward from the electronic component 45AK 51. Here, the heat-generating electronic component refers to an electronic component that generates heat to the extent that heat dissipation measures are required to prevent malfunction of the electronic component. On the other hand, a non-heat-generating electronic component is an electronic component that generates heat only to the extent that heat dissipation measures need not be taken, or does not generate heat at all.

非発熱性の電子部品のうち、高さの低い電子部品45AK51は、発熱性の電子部品45AK60よりも上方に配置されている。非発熱性の電子部品のうち、高さの高い電子部品45AK52は、発熱性の電子部品45AK60の右方に配置されている。また、非発熱性の電子部品45AK51及び電子部品45AK52の向きは、平面視した場合に各辺が矩形状の基板45AK50の辺と平行となるように配置されている。一方、発熱性の電子部品45AK60は、平面視した場合に各辺が矩形状の基板45AK50の辺と平行とならないように配置されている。発熱性の電子部品45AK60には、該電子部品45AK60とヒートシンク45AK40との間に介在して、発せられて熱をヒートシンク45AK40に伝える熱伝導シート45AK70が貼付されている。熱伝導シート45AK70は、電子部品45AK60のおおよそ全体を覆う。 Among the non-heat-generating electronic components, the low-height electronic component 45AK51 is arranged above the heat-generating electronic component 45AK60. Among the non-heat-generating electronic components, the high-height electronic component 45AK52 is arranged on the right side of the heat-generating electronic component 45AK60. Further, the non-heating electronic component 45AK51 and the electronic component 45AK52 are arranged so that each side is parallel to the side of the rectangular substrate 45AK50 when viewed in a plan view. On the other hand, the heat-generating electronic component 45AK60 is arranged so that each side is not parallel to the side of the rectangular substrate 45AK50 when viewed in a plan view. A heat conductive sheet 45AK70 is attached to the heat-generating electronic component 45AK60 so as to be interposed between the electronic component 45AK60 and the heat sink 45AK40 to transfer heat to the heat sink 45AK40. The heat conductive sheet 45AK70 covers approximately the entire electronic component 45AK60.

熱伝導シート45AK70は、両面が粘着するタイプの公知の熱伝導シート、シリコーン、非シリコーン、あるいはセラミックを主原料とした柔軟な熱伝導シートから採用することができる。熱伝導シート45AK70は、電子部品45AK60とヒートシンク45AK40との間に介在して、両者を接着する。 The heat conductive sheet 45AK70 can be adopted from a known heat conductive sheet of a type in which both sides adhere to each other, or a flexible heat conductive sheet mainly made of silicone, non-silicone, or ceramic. The heat conductive sheet 45AK70 is interposed between the electronic component 45AK60 and the heat sink 45AK40 to bond the two.

(ヒートシンク45AK40及び基板45AK50の取り付けについて)
次に、基板ケース45AK10に、ヒートシンク45AK40及び基板45AK50を取り付けるための手順について説明する。図34は、基板ケース45AK10にヒートシンク45AK40及び基板45AK50を取り付ける様子を取り付け順((a)〜(b))で示した断面図である。また、図35は、図34に続いて基板ケース45AK10にヒートシンク45AK40及び基板45AK50を取り付ける様子を取り付け順((a)〜(b))で示した断面図である。なお、図34及び図35に示す図は、図33中の断面線A−Aで切断した断面図である。
(About the installation of the heat sink 45AK40 and the board 45AK50)
Next, a procedure for attaching the heat sink 45AK40 and the substrate 45AK50 to the substrate case 45AK10 will be described. FIG. 34 is a cross-sectional view showing how the heat sink 45AK40 and the substrate 45AK50 are attached to the substrate case 45AK10 in the order of attachment ((a) to (b)). Further, FIG. 35 is a cross-sectional view showing how the heat sink 45AK40 and the substrate 45AK50 are attached to the substrate case 45AK10 in the order of attachment ((a) to (b)) following FIG. 34. The figures shown in FIGS. 34 and 35 are cross-sectional views taken along the cross-sectional line AA in FIG. 33.

図34(a)に示すように、まず、後ケース45AK30をテーブル等に載置し、ヒートシンク45AK40を後ケース45AK30に設置する。ヒートシンク45AK40は、フィン45AK42が上下方向に沿うように、図34(b)に示すように、ベース板45AK30aに形成された位置決め部45AK34に四隅を合わせて載置する。これにより、後ケース45AK30に対するヒートシンク45AK40の位置決めをすることができる。このとき、ヒートシンク45AK40のフィン45AK42b及びフィン45AK42dは、支持部45AK35の突出部45AK35aに当接した状態にある。 As shown in FIG. 34A, first, the rear case 45AK30 is placed on a table or the like, and the heat sink 45AK40 is installed on the rear case 45AK30. As shown in FIG. 34B, the heat sink 45AK40 is placed on the positioning portion 45AK34 formed on the base plate 45AK30a so that the fins 45AK42 are aligned in the vertical direction. As a result, the heat sink 45AK40 can be positioned with respect to the rear case 45AK30. At this time, the fins 45AK42b and the fins 45AK42d of the heat sink 45AK40 are in contact with the protruding portion 45AK35a of the support portion 45AK35.

続いて、図34(b)に示すように、電子部品45AK60に熱伝導シート45AK70を貼付した基板45AK50を、後ケース45AK30に設置する。その際、図33に示す基板45AK50に形成された挿入孔45AK50aに、後ケース45AK30に形成された挿入凸部45AK36を挿入して、図35(a)に示すように、基板45AK50を後ケース45AK30に載置する。このように、挿入孔45AK50aに挿入凸部45AK36が挿入されることにより、後ケース45AK30に対する基板45AK50の位置決めがされる。 Subsequently, as shown in FIG. 34 (b), the substrate 45AK50 to which the heat conductive sheet 45AK70 is attached to the electronic component 45AK60 is installed in the rear case 45AK30. At that time, the insertion convex portion 45AK36 formed in the rear case 45AK30 is inserted into the insertion hole 45AK50a formed in the substrate 45AK50 shown in FIG. 33, and the substrate 45AK50 is inserted into the rear case 45AK30 as shown in FIG. 35A. Place on. By inserting the insertion convex portion 45AK36 into the insertion hole 45AK50a in this way, the substrate 45AK50 is positioned with respect to the rear case 45AK30.

続いて、図35(a)に示すように、ねじ45AK81a〜45AK81e(図35(a)では、ねじ45AK81eのみを図示)を基板45AK50に挿通し、対応するねじ孔45AK37a〜45AK37eに締め付ける。これにより、支持部45AK35に支持されていたヒートシンク45AK40及び基板45AK50は、後ケース45AK30に向けて押し付けられる。これにより、図35(b)に示すように、支持部45AK35は弾性変形し、その先端は距離Lだけ後方に変位する。このように弾性変形した支持部45AK35は、当接するヒートシンク45AK40を前方に押圧する。一方、ねじ45AK81a〜45AK81eは、ヒートシンク45AK40を介して前方に押圧されている基板45AK50を押さえ込む。これにより、ヒートシンク45AK40と熱伝導シート45AK70とが密着するとともに、電子部品45AK60と熱伝導シート45AK70とが密着する。このような構成により、電子部品45AK60から発せられた熱は、熱伝導シート45AK70を介してヒートシンク45AK40に伝わり、ヒートシンク45AK40から放熱される。 Subsequently, as shown in FIG. 35A, screws 45AK81a to 45AK81e (in FIG. 35A, only screws 45AK81e are shown) are inserted into the substrate 45AK50 and tightened into the corresponding screw holes 45AK37a to 45AK37e. As a result, the heat sink 45AK40 and the substrate 45AK50 supported by the support portion 45AK35 are pressed toward the rear case 45AK30. As a result, as shown in FIG. 35 (b), the support portion 45AK35 is elastically deformed, and its tip is displaced rearward by a distance L. The support portion 45AK35 elastically deformed in this way presses the abutting heat sink 45AK40 forward. On the other hand, the screws 45AK81a to 45AK81e press the substrate 45AK50 pressed forward via the heat sink 45AK40. As a result, the heat sink 45AK40 and the heat conductive sheet 45AK70 are brought into close contact with each other, and the electronic component 45AK60 and the heat conductive sheet 45AK70 are brought into close contact with each other. With such a configuration, the heat generated from the electronic component 45AK60 is transferred to the heat sink 45AK40 via the heat conductive sheet 45AK70 and dissipated from the heat sink 45AK40.

(特徴部45AKの効果等について)
特徴部45AKに係る遊技機の効果について、図面を参照しながら説明する。図36は、ヒートシンク45AK40と電子部品45AK60との関係を説明するための平面図である。また、図37は、基板ケース45AK10内における空気の流れを説明するための説明図である。なお、図36は、ヒートシンク45AK40をフィン45AK42側からみた図であるため、電子部品45AK60はかくれ線である破線で図示している。また、ヒートシンク45AK40と電子部品45AK60との間には、熱伝導シート45AK70が介在して熱を伝導させているが、便宜上、熱伝導シート45AK70の図示を省略して、電子部品45AK60の全面からヒートシンク45AK40に熱が伝導するものとする。なお、二点鎖線で示した電子部品45AK61は、電子部品45AK60と比較するために示した比較例である。
(About the effect of feature 45AK)
The effect of the gaming machine related to the feature portion 45AK will be described with reference to the drawings. FIG. 36 is a plan view for explaining the relationship between the heat sink 45AK40 and the electronic component 45AK60. Further, FIG. 37 is an explanatory diagram for explaining the flow of air in the substrate case 45AK10. Since FIG. 36 is a view of the heat sink 45AK40 viewed from the fin 45AK42 side, the electronic component 45AK60 is shown by a broken line which is a hidden line. Further, although the heat conductive sheet 45AK70 is interposed between the heat sink 45AK40 and the electronic component 45AK60 to conduct heat, the heat conductive sheet 45AK70 is omitted from the illustration for convenience, and the heat sink is provided from the entire surface of the electronic component 45AK60. It is assumed that heat is conducted to 45AK40. The electronic component 45AK61 shown by the alternate long and short dash line is a comparative example shown for comparison with the electronic component 45AK60.

図36に示すように、平面視した場合に、矩形状の電子部品45AK60は、その辺45AK60a〜45AK60dが、矩形状のヒートシンクの辺45AK40a〜45AK40dと平行とならないように配置されている。すなわち、各辺をヒートシンクの辺45AK40a〜45AK40dと平行となるように配置した電子部品45AK61を、中心点Oを中心に所定角度θだけ回転させることで、電子部品45AK60の配置とすることができる。所定角度θは例えば略45°である。なお、電子部品45AK60が略正方形状であるため、電子部品45AK60の対角線は上下左右方向を向く。電子部品45AK60をこのような配置とすることで、電子部品45AK60の頂点45AK60fをフィン45AK42bよりも右側(図中左側)に、電子部品45AK60の頂点45AK60eをフィン45AK42dよりも左側(図中右側)に配置することができる。一方、ヒートシンク45AK40と向きが一致するように配置された比較例の電子部品45AK61においては、いずれの部位も、フィン45AK42bよりも右側(図中左側)に、あるいはフィン45AK42dよりも左側(図中右側)に位置していない。これにより、電子部品45AK60は、フィン45AK42b及びフィン45AK42dに多くの熱を伝えることができ、放熱する際にフィン45AK42bとフィン45AK42dとを有効利用することができる。これにより、電子部品45AK60から発生した熱の放熱効果を高めることができる。なお、上記では、ヒートシンク45AK40に対する電子部品45AK60の配置態様について記載したが、これは当然に、電子部品45AK60に対するヒートシンク45AK40の配置態様として記載したとしても技術的に同等である。 As shown in FIG. 36, the rectangular electronic components 45AK60 are arranged so that their sides 45AK60a to 45AK60d are not parallel to the sides 45AK40a to 45AK40d of the rectangular heat sink when viewed in a plan view. That is, the electronic component 45AK60 can be arranged by rotating the electronic component 45AK61 whose sides are arranged so as to be parallel to the sides 45AK40a to 45AK40d of the heat sink by a predetermined angle θ around the center point O. The predetermined angle θ is, for example, approximately 45 °. Since the electronic component 45AK60 has a substantially square shape, the diagonal line of the electronic component 45AK60 faces up, down, left, and right. By arranging the electronic component 45AK60 in this way, the apex 45AK60f of the electronic component 45AK60 is on the right side (left side in the figure) of the fin 45AK42b, and the apex 45AK60e of the electronic component 45AK60 is on the left side (right side in the figure) of the fin 45AK42d. Can be placed. On the other hand, in the electronic component 45AK61 of the comparative example arranged so as to match the orientation with the heat sink 45AK40, all the parts are on the right side (left side in the figure) of the fin 45AK42b or on the left side (right side in the figure) of the fin 45AK42d. ) Is not located. As a result, the electronic component 45AK60 can transfer a large amount of heat to the fins 45AK42b and the fins 45AK42d, and the fins 45AK42b and the fins 45AK42d can be effectively used when dissipating heat. As a result, the heat dissipation effect of the heat generated from the electronic component 45AK60 can be enhanced. In the above description, the arrangement mode of the electronic component 45AK60 with respect to the heat sink 45AK40 has been described, but it is technically equivalent even if it is described as the arrangement mode of the heat sink 45AK40 with respect to the electronic component 45AK60.

また、電子部品45AK60から発せられた熱は、ヒートシンク45AK40に伝わって放熱されるものだけでなく、その一部は電子部品45AK60から直接上方に放熱される。このように電子部品45AK60から直接上方に放熱される量は、電子部品45AK60の左右方向の長さが長いほどより大きくなる。ここで、図36に示すように、電子部品45AK60の左右方向の幅W1は、比較例である電子部品45AK61の左右方向の幅W2よりも大きい。そのため、電子部品45AK60の配置とした方が、電子部品45AK60から発せられた熱をより多く直接上方に向けて放熱させることができる。これにより、電子部品45AK60から発生した熱の放熱効果を高めることができる。 Further, the heat generated from the electronic component 45AK60 is not only transmitted to the heat sink 45AK40 and dissipated, but a part of the heat is dissipated directly upward from the electronic component 45AK60. As described above, the amount of heat radiated directly upward from the electronic component 45AK60 becomes larger as the length of the electronic component 45AK60 in the left-right direction becomes longer. Here, as shown in FIG. 36, the width W1 in the left-right direction of the electronic component 45AK60 is larger than the width W2 in the left-right direction of the electronic component 45AK61 which is a comparative example. Therefore, if the electronic component 45AK60 is arranged, more heat generated from the electronic component 45AK60 can be radiated directly upward. As a result, the heat dissipation effect of the heat generated from the electronic component 45AK60 can be enhanced.

また、図37に示すように、後ケース45AK30の下部には空気が流入するための空気孔45AK33が形成され、後ケース45AK30の上部には空気を排出するための空気孔45AK32が形成されている。これにより、基板ケース45AK10内には、上下方向に沿った空気の通り道が確保されている。空気孔45AK33から流入した空気(矢印Y1)は上方へと移動する。上方へと移動した空気は、やがて、ヒートシンク45AK40に形成されたフィン45AK42の間を通り抜ける(矢印Y2)。このときに、ヒートシンク45AK40の熱が奪われ、空気が暖められる。暖められた空気は、ヒートシンク45AK40の上方に配置された高さの低い電子部品45AK51の間を通り(矢印Y3)、あるいは、高さの低い電子部品45AK51の後方を通り(矢印Y4)、上方へと移動する。やがて上方へと移動した空気は、後ケース45AK30の上部に形成された空気孔45AK32から排出される(矢印Y5)。このように、ヒートシンク45AK40の上方に、高さの低い電子部品45AK51を配置することで、電子部品45AK51間だけでなく、電子部品45AK51の後方に空気を通すことができる。一方、高さの高い電子部品45AK52は、ヒートシンク45AK40の上方及び下方には配置せずに、右方(図中左側)に配置している。これにより、下方から上方へと移動する空気の流れを阻害することなく、電子部品45AK60から発生した熱の放熱効果を高めることができる。 Further, as shown in FIG. 37, an air hole 45AK33 for inflowing air is formed in the lower part of the rear case 45AK30, and an air hole 45AK32 for discharging air is formed in the upper part of the rear case 45AK30. .. As a result, an air passage along the vertical direction is secured in the substrate case 45AK10. The air (arrow Y1) flowing in from the air hole 45AK33 moves upward. The air that has moved upward eventually passes between the fins 45AK42 formed on the heat sink 45AK40 (arrow Y2). At this time, the heat of the heat sink 45AK40 is taken away and the air is warmed. The warmed air passes between the low-height electronic components 45AK51 arranged above the heat sink 45AK40 (arrow Y3) or behind the low-height electronic component 45AK51 (arrow Y4) and upwards. And move. The air that has moved upward is discharged from the air hole 45AK32 formed in the upper part of the rear case 45AK30 (arrow Y5). By arranging the low-height electronic component 45AK51 above the heat sink 45AK40 in this way, air can be passed not only between the electronic components 45AK51 but also behind the electronic component 45AK51. On the other hand, the high electronic component 45AK52 is not arranged above and below the heat sink 45AK40, but is arranged on the right side (left side in the drawing). As a result, the heat dissipation effect of the heat generated from the electronic component 45AK60 can be enhanced without obstructing the flow of air moving from the lower side to the upper side.

また、電子部品45AK51の長手方向を、上下方向に一致させていることにより、電子部品45AK51間を大きくとることができる。これにより、上方に移動する空気の流れを阻害することなく、電子部品45AK60から発生した熱の放熱効果を高めることができる。 Further, by matching the longitudinal direction of the electronic component 45AK51 with the vertical direction, the space between the electronic component 45AK51 can be increased. As a result, the heat dissipation effect of the heat generated from the electronic component 45AK60 can be enhanced without obstructing the flow of air moving upward.

また、ヒートシンク45AK40を、左右方向に平行に配列されたフィン45AK42が上下方向を向くように配置している。これにより、下方から上方に向けて移動する空気を、上下方向に沿ったフィン45AK42の間に通すことができる。これにより、上方向に移動する空気の流れを阻害することなく、電子部品45AK60から発生した熱の放熱効果を高めることができる。 Further, the heat sink 45AK40 is arranged so that the fins 45AK42 arranged in parallel in the left-right direction face in the vertical direction. As a result, air moving from the lower side to the upper side can be passed between the fins 45AK42 along the vertical direction. As a result, the heat dissipation effect of the heat generated from the electronic component 45AK60 can be enhanced without obstructing the flow of air moving upward.

また、電子部品45AK60とヒートシンク45AK40との間に介在した熱伝導シート45AK70を、両面が粘着する柔軟な熱伝導シートとしている。そのため、熱伝導シート45AK70を、電子部品45AK60とヒートシンク45AK40とに隙間なく密着させることができる。これにより、電子部品45AK60から発生した熱を、熱伝導シート45AK70を介してヒートシンク45AK40にスムーズに伝えることができる。 Further, the heat conductive sheet 45AK70 interposed between the electronic component 45AK60 and the heat sink 45AK40 is a flexible heat conductive sheet in which both sides adhere to each other. Therefore, the heat conductive sheet 45AK70 can be brought into close contact with the electronic component 45AK60 and the heat sink 45AK40 without any gap. As a result, the heat generated from the electronic component 45AK60 can be smoothly transferred to the heat sink 45AK40 via the heat conductive sheet 45AK70.

また、後ケース45AK30には、発熱性の電子部品45AK60にヒートシンク45AK40を押圧する支持部45AK35が設けられている。これにより、ヒートシンク45AK40及び電子部品45AK60は熱伝導シート45AK70を押圧し、熱伝導シート45AK70に隙間なく密着する。これにより、電子部品45AK60から発生した熱を、熱伝導シート45AK70を介してヒートシンク45AK40にスムーズに伝えることができる。 Further, the rear case 45AK30 is provided with a support portion 45AK35 that presses the heat sink 45AK40 against the heat-generating electronic component 45AK60. As a result, the heat sink 45AK40 and the electronic component 45AK60 press the heat conductive sheet 45AK70 and come into close contact with the heat conductive sheet 45AK70 without any gaps. As a result, the heat generated from the electronic component 45AK60 can be smoothly transferred to the heat sink 45AK40 via the heat conductive sheet 45AK70.

また、図32、33に示すように、基板45AK50は複数のねじ45AK81a〜45AK81eによって後ケース45AK30に取り付けられる。複数のねじ45AK81a〜45AK81eのうち、ねじ45AK81d及びねじ45AK81eは、電子部品45AK60の近傍のねじ挿通孔45AK55d及びねじ挿通孔45AK55eに挿通され、後ケース45AK30に締め付けられる。このように、電子部品45AK60の近傍で、ねじ45AK81d及びねじ45AK81eを後ケース45AK30に締めつけることで、電子部品45AK60に接着されたヒートシンク45AK40を後ケース45AK30に向けて確実に押さえつけることができる。これにより、ヒートシンク45AK40と電子部品45AK60との接着を確実なものとすることができる。 Further, as shown in FIGS. 32 and 33, the substrate 45AK50 is attached to the rear case 45AK30 by a plurality of screws 45AK81a to 45AK81e. Of the plurality of screws 45AK81a to 45AK81e, the screw 45AK81d and the screw 45AK81e are inserted into the screw insertion hole 45AK55d and the screw insertion hole 45AK55e in the vicinity of the electronic component 45AK60 and tightened to the rear case 45AK30. In this way, by tightening the screw 45AK81d and the screw 45AK81e to the rear case 45AK30 in the vicinity of the electronic component 45AK60, the heat sink 45AK40 adhered to the electronic component 45AK60 can be reliably pressed toward the rear case 45AK30. As a result, the adhesion between the heat sink 45AK40 and the electronic component 45AK60 can be ensured.

また、支持部45AK35は、ベース板45AK30aの切欠き45AK30f内に配置されており、支持部45AK35と切欠き45AK30fとの間には、若干の隙間t(図34(a))が設けられている。この隙間tから、ヒートシンク45AK40に伝わった熱を基板ケース45AK10の外部へ逃がすことができる。これにより、電子部品45AK60から発生した熱を効率的に放熱することができる。 Further, the support portion 45AK35 is arranged in the notch 45AK30f of the base plate 45AK30a, and a slight gap t (FIG. 34 (a)) is provided between the support portion 45AK35 and the notch 45AK30f. .. From this gap t, the heat transferred to the heat sink 45AK40 can be released to the outside of the substrate case 45AK10. As a result, the heat generated from the electronic component 45AK60 can be efficiently dissipated.

また、基板45AK50が後ケース45AK30に設置されていない場合、支持部45AK35は、突出部45AK35aを除き後ケース45AK30のベース板45AK30aと面一にある。一方、後ケース45AK30に基板45AK50が設置されると、支持部45AK35は、後方に撓んでベース板45AK30aとの間でずれが生じる。このように、支持部45AK35とベース板45AK30aとの間に生じるずれにより、隙間tから熱を逃がしやすくすることができる。これにより、電子部品45AK60から発生した熱を効率的に放熱することができる。 Further, when the substrate 45AK50 is not installed in the rear case 45AK30, the support portion 45AK35 is flush with the base plate 45AK30a of the rear case 45AK30 except for the protruding portion 45AK35a. On the other hand, when the substrate 45AK50 is installed on the rear case 45AK30, the support portion 45AK35 bends backward and is displaced from the base plate 45AK30a. As described above, the deviation generated between the support portion 45AK35 and the base plate 45AK30a makes it possible to easily release heat from the gap t. As a result, the heat generated from the electronic component 45AK60 can be efficiently dissipated.

(他の実施形態1について)
図38は、他の実施形態1に係る遊技機の基板ケースにヒートシンク及び基板を取り付ける様子を示した断面図である。なお、他の形態に関する以下の説明では、上記の形態と異なる点を中心に説明する。なお、上記形態と同一の部材については、同一の符号を付すものとし、その説明は省略する。図38に示すように、後ケース45AK130には、図33に示す支持部45AK35の代わりに、ヒートシンク45AK40のフィン45AK42と当接し支持するばね45AK135が設けられている。ばね45AK135は、圧縮コイルばねであるが、その他、ばね座金等の板ばねを採用することができる。また、後ケース45AK130には、ヒートシンク45AK40の熱を外部に放出するための複数の空気孔45AK138が形成されている。なお、ヒートシンク45AK40及び基板45AK50の後ケース45AK130の取り付けかたについては、上記の形態と同様である。すなわち、ヒートシンク45AK40を位置決め部45AK134に合わせて載置する。このとき、ばね45AK135上にはフィン45AK42が載せられる。続いて、熱伝導シート45AK70が電子部品45AK60に貼付された基板45AK50を、挿入凸部45AK136に差し込むことで位置合わせをして、ヒートシンク45AK40上に載置する。続いて、ねじ45AK81eを基板45AK50に挿通して、ねじ孔45AK37eに締結する。これにより、ばね45AK135は、フィン45AK42に押圧されて縮むとともに、フィン45AK42を基板45AK50に向けて押圧する。これにより、熱伝導シート45AK70を、ヒートシンク45AK40及び電子部品45AK60に密着させることができる。
(About other embodiment 1)
FIG. 38 is a cross-sectional view showing how the heat sink and the substrate are attached to the substrate case of the gaming machine according to the first embodiment. In the following description of other forms, the points different from the above forms will be mainly described. The same members as those in the above embodiment are designated by the same reference numerals, and the description thereof will be omitted. As shown in FIG. 38, the rear case 45AK 130 is provided with a spring 45AK135 that abuts and supports the fins 45AK42 of the heat sink 45AK40 instead of the support portion 45AK35 shown in FIG. 33. The spring 45AK135 is a compression coil spring, but a leaf spring such as a spring washer can also be used. Further, the rear case 45AK 130 is formed with a plurality of air holes 45AK138 for releasing the heat of the heat sink 45AK40 to the outside. The method of attaching the heat sink 45AK40 and the rear case 45AK130 of the substrate 45AK50 is the same as the above-described embodiment. That is, the heat sink 45AK40 is placed so as to be aligned with the positioning portion 45AK134. At this time, the fin 45AK42 is placed on the spring 45AK135. Subsequently, the substrate 45AK50 on which the heat conductive sheet 45AK70 is attached to the electronic component 45AK60 is aligned by inserting it into the insertion convex portion 45AK136, and is placed on the heat sink 45AK40. Subsequently, the screw 45AK81e is inserted into the substrate 45AK50 and fastened to the screw hole 45AK37e. As a result, the spring 45AK135 is pressed by the fins 45AK42 and contracts, and the fins 45AK42 are pressed toward the substrate 45AK50. As a result, the heat conductive sheet 45AK70 can be brought into close contact with the heat sink 45AK40 and the electronic component 45AK60.

(他の実施形態2について)
また、図39は、他の実施形態2に係る遊技機の基板ケースにヒートシンク及び基板を取り付ける様子を示した断面図である。図39に示すように、後ケース45AK230には、上記実施形態とは異なり、支持部45AK35(図33)やばね45AK135(図38)のようなフィン45AK242を支持する部材は設けられていない。なお、後ケース45AK230には、ヒートシンク45AK240の熱を外部に放出するための複数の空気孔45AK238が形成されている。
(About other embodiment 2)
Further, FIG. 39 is a cross-sectional view showing how the heat sink and the substrate are attached to the substrate case of the gaming machine according to the second embodiment. As shown in FIG. 39, unlike the above embodiment, the rear case 45AK230 is not provided with a member for supporting the fin 45AK242 such as the support portion 45AK35 (FIG. 33) and the spring 45AK135 (FIG. 38). The rear case 45AK230 is formed with a plurality of air holes 45AK238 for releasing the heat of the heat sink 45AK240 to the outside.

基板45AK250には、ねじ45AK251を通すためのねじ挿通孔45AK252が形成されている。また、ヒートシンク45AK240には、ねじ45AK251を締めつけるためのねじ孔45AK243が形成されている。ねじ45AK251を、基板45AK250に形成されたねじ挿通孔45AK252に挿通し、ヒートシンク45AK240に形成されたねじ孔45AK243に締め付けることにより、ヒートシンク45AK240と基板45AK250とを一体化することができる。この時、ねじ45AK251を十分に締め付けることにより、ヒートシンク45AK240が基板45AK250側に引き寄せられる。これにより、熱伝導シート45AK270を、ヒートシンク45AK240及び電子部品45AK260に密着させることができる。 The substrate 45AK250 is formed with a screw insertion hole 45AK252 for passing the screw 45AK251. Further, the heat sink 45AK240 is formed with a screw hole 45AK243 for tightening the screw 45AK251. The heat sink 45AK240 and the substrate 45AK250 can be integrated by inserting the screw 45AK251 into the screw insertion hole 45AK252 formed in the substrate 45AK250 and tightening the screw 45AK251 into the screw hole 45AK243 formed in the heat sink 45AK240. At this time, by sufficiently tightening the screw 45AK251, the heat sink 45AK240 is attracted to the substrate 45AK250 side. As a result, the heat conductive sheet 45AK270 can be brought into close contact with the heat sink 45AK240 and the electronic component 45AK260.

(特徴部55AKに関する説明)
図40は、本実施形態の特徴部55AKに関し、接続配線部材55AK01の構成例を示している。接続配線部材55AK01は、例えば演出制御基板12および画像表示装置5といった、複数の電気部品を電気的に接続可能な接続部材である。接続配線部材55AK01は、例えばフレキシブル配線基板あるいはフレキシブルフラットケーブルといった、一部または全部が可撓性を有する材料を用いて構成されていればよい。接続配線部材55AK01では、複数の電気部品を複数の信号配線により接続するために、複数の信号配線を構成する配線のパターンが形成されている。接続配線部材55AK01において、複数の信号配線を構成する配線のパターンは、配線のパターン55AK10〜55AK22を含んでいる。
(Explanation of feature 55AK)
FIG. 40 shows a configuration example of the connection wiring member 55AK01 with respect to the feature portion 55AK of the present embodiment. The connection wiring member 55AK01 is a connection member capable of electrically connecting a plurality of electric components such as an effect control board 12 and an image display device 5. The connection wiring member 55AK01 may be made of a material having some or all flexibility, such as a flexible wiring board or a flexible flat cable. In the connection wiring member 55AK01, in order to connect a plurality of electric components by a plurality of signal wirings, a wiring pattern constituting the plurality of signal wirings is formed. In the connection wiring member 55AK01, the wiring patterns constituting the plurality of signal wirings include the wiring patterns 55AK10 to 55AK22.

配線のパターン55AK10〜55AK22により構成される信号配線は、一端がコネクタプラグ55AK1Pに接続され、他端がコネクタプラグ55AK2Pに接続される。コネクタプラグ55AK1Pは、例えば演出制御基板12といった、一方の電気部品を複数の信号配線と電気的に接続可能とする配線接続部品である。コネクタプラグ55AK2Pは、例えば画像表示装置5といった、他方の電気部品を複数の信号配線と電気的に接続可能とする配線接続部品である。 Wiring pattern The signal wiring composed of 55AK10 to 55AK22 has one end connected to the connector plug 55AK1P and the other end connected to the connector plug 55AK2P. The connector plug 55AK1P is a wiring connection component such as an effect control board 12 that enables one electrical component to be electrically connected to a plurality of signal wirings. The connector plug 55AK2P is a wiring connection component that enables the other electrical component, such as an image display device 5, to be electrically connected to a plurality of signal wirings.

配線のパターン55AK10は、例えばグランド電圧といった、基準電圧に維持される信号配線を形成する。配線のパターン55AK10は、線状の信号配線を形成してもよいし、一部または全部に面状の信号配線を形成してもよい。配線のパターン55AK11〜55AK22は、2つの信号配線を組み合わせて一対の信号配線を構成してもよい。例えば配線のパターン55AK11により構成される信号配線は、配線のパターン55AK12により構成される信号配線と組み合わせて、一対の信号配線を構成している。 The wiring pattern 55AK10 forms a signal wiring maintained at a reference voltage, such as a ground voltage. The wiring pattern 55AK10 may form a linear signal wiring, or may form a planar signal wiring in part or in whole. The wiring patterns 55AK11 to 55AK22 may form a pair of signal wirings by combining two signal wirings. For example, the signal wiring configured by the wiring pattern 55AK11 constitutes a pair of signal wirings in combination with the signal wiring configured by the wiring pattern 55AK12.

図40の構成例において、配線のパターン55AK21、55AK22には、蛇行形状が設けられていない。配線のパターン55AK11〜55AK20には、少なくとも一部に蛇行形状が設けられている。例えば、配線のパターン55AK11〜55AK20により構成される複数の信号配線は、図40に示す領域55AK10Zにて、一部または全部の信号配線が、直線形状または略直線形状の第1形状とは異なる蛇行形状などの第2形状となる。これに対し、配線のパターン55AK21、55AK22それぞれにより構成される信号配線は、図40に示す領域55AK10Zにて、直線形状または略直線形状の第1形状となる。配線のパターン55AK11〜55AK20により構成される複数の信号配線のうち、配線のパターン55AK11、55AK12それぞれにより構成される信号配線は、図40に示す領域55AK10Zにて、直線形状または略直線形状の第1形状となる。その一方で、配線のパターン55AK11、55AK12それぞれにより構成される信号配線は、図40に示す領域55AK10Z以外の領域(領域55AK10Zよりもコネクタプラグ55AK1Pに近い領域)にて、例えば蛇行形状など、第1形状とは異なる第2形状となる。 In the configuration example of FIG. 40, the wiring patterns 55AK21 and 55AK22 are not provided with a meandering shape. The wiring patterns 55AK11 to 55AK20 are provided with a meandering shape at least in part. For example, a plurality of signal wirings composed of wiring patterns 55AK11 to 55AK20 meander in a region 55AK10Z shown in FIG. 40 in which some or all of the signal wirings are different from the first shape having a linear shape or a substantially linear shape. It becomes a second shape such as a shape. On the other hand, the signal wiring composed of the wiring patterns 55AK21 and 55AK22 each has a linear shape or a substantially linear first shape in the region 55AK10Z shown in FIG. 40. Of the plurality of signal wirings composed of the wiring patterns 55AK11 to 55AK20, the signal wirings composed of the wiring patterns 55AK11 and 55AK12 are the first linear or substantially linear shapes in the region 55AK10Z shown in FIG. It becomes a shape. On the other hand, the signal wiring composed of the wiring patterns 55AK11 and 55AK12 is the first in a region other than the region 55AK10Z shown in FIG. 40 (a region closer to the connector plug 55AK1P than the region 55AK10Z), for example, a meandering shape. The second shape is different from the shape.

図40に示す配線のパターン55AK10〜55AK22により構成される複数の信号配線は、少なくとも一部の信号配線の配線長が、同一または略同一となる。例えば配線のパターン55AK11〜55AK22により構成される複数の信号配線は、配線長が同一または略同一となる。このうち、配線のパターン55AK11〜55AK20により構成される複数の信号配線は、少なくとも一部分が蛇行形状となることにより、配線のパターン55AK21、55AK22により構成される信号配線と、配線長が同一または略同一となればよい。配線のパターン55AK21、55AK22により構成される信号配線は、配線のパターン55AK10〜55AK20により構成される信号配線に比べて、接続配線部材55AK01の信号配線面上で、コネクタプラグ55AK1Pとコネクタプラグ55AK2Pにおける接続端子間の距離が長くなっていてもよい。接続配線部材55AK01において、複数の信号配線が平行または略平行な第1形状となる平行配線部と、複数の信号配線のうち少なくとも1の信号配線が、他の信号配線と平行でない第2形状となる特定配線部とを含むように、配線のパターンが形成されてもよい。これにより、配線のパターンを配置する接続部材における面積の増大が抑制されて、構成の小型化を図ることができる。少なくとも一部の信号配線の配線長が、同一または略同一となるように配線のパターンが形成されることにより、複数の信号配線で伝送される信号の遅延時間差を減少させて、複数の信号配線で伝送される信号の信頼性を向上させることができる。 The plurality of signal wirings composed of the wiring patterns 55AK10 to 55AK22 shown in FIG. 40 have the same or substantially the same wiring length of at least a part of the signal wirings. For example, a plurality of signal wirings composed of wiring patterns 55AK11 to 55AK22 have the same or substantially the same wiring length. Of these, the plurality of signal wirings composed of the wiring patterns 55AK11 to 55AK20 have the same or substantially the same wiring length as the signal wirings composed of the wiring patterns 55AK21 and 55AK22 because at least a part of them has a meandering shape. It should be. The signal wiring composed of the wiring patterns 55AK21 and 55AK22 is connected by the connector plug 55AK1P and the connector plug 55AK2P on the signal wiring surface of the connection wiring member 55AK01 as compared with the signal wiring composed of the wiring patterns 55AK10 to 55AK20. The distance between the terminals may be long. In the connection wiring member 55AK01, a parallel wiring portion having a first shape in which a plurality of signal wirings are parallel or substantially parallel, and a second shape in which at least one signal wiring among the plurality of signal wirings is not parallel to the other signal wirings. A wiring pattern may be formed so as to include a specific wiring portion. As a result, an increase in the area of the connecting member on which the wiring pattern is arranged is suppressed, and the configuration can be miniaturized. By forming a wiring pattern so that the wiring lengths of at least a part of the signal wirings are the same or substantially the same, the delay time difference of the signals transmitted by the plurality of signal wirings is reduced, and the plurality of signal wirings. It is possible to improve the reliability of the signal transmitted in.

接続配線部材55AK01は、領域55AK2Zにて曲折することにより、全体がL字形状または略L字形状を有するように形成されている。このように、接続配線部材55AK01には、曲折部となる領域55AK2Zが設けられている。接続配線部材55AK01におけるコネクタプラグ55AK1Pから領域55AK2Zまでの区間では、配線のパターン55AK11〜55AK22により構成される複数の信号配線が、例えば図40に示すX軸に沿う方向といった、第1方向に延設されるように形成されている。接続配線部材55AK01における領域55AK2Zからコネクタプラグ55AK2Pまでの区間では、配線のパターン55AK11〜55AK22により構成される複数の信号配線が、例えば図40に示すZ軸に沿う方向といった、第1方向とは異なる第2方向に延設されるように形成されている。接続配線部材55AK01における領域55AK2Zでは、配線のパターン55AK11〜55AK22により構成される複数の信号配線について、延設方向が第1方向から第2方向へと変更される。第1方向と第2方向は、互いに交差する方向であればよい。領域55AK2Zは、所定角度を有する角形状であってもよいし、所定曲率を有する円弧形状であってもよい。なお、配線のパターン55AK10により構成される信号配線は、一部または全部に面上の信号配線を含む場合に、線状の信号配線とは異なり延設方向を特定できないことがある。ただし、信号配線の全体としては、他の配線のパターン55AK11〜55AK22と同様に、コネクタプラグ55AK1Pから領域55AK2Zを介してコネクタプラグ55AK2Pへと向かう方向に延設されるように形成されていればよい。 The connection wiring member 55AK01 is formed so as to have an L-shape or a substantially L-shape as a whole by bending in the region 55AK2Z. As described above, the connection wiring member 55AK01 is provided with the region 55AK2Z which is a bent portion. In the section from the connector plug 55AK1P to the area 55AK2Z in the connection wiring member 55AK01, a plurality of signal wirings composed of the wiring patterns 55AK11 to 55AK22 extend in the first direction, for example, in the direction along the X axis shown in FIG. It is formed to be. In the section from the region 55AK2Z to the connector plug 55AK2P in the connection wiring member 55AK01, the plurality of signal wirings composed of the wiring patterns 55AK11 to 55AK22 are different from the first direction, for example, the direction along the Z axis shown in FIG. It is formed so as to extend in the second direction. In the region 55AK2Z of the connection wiring member 55AK01, the extension direction of the plurality of signal wirings composed of the wiring patterns 55AK11 to 55AK22 is changed from the first direction to the second direction. The first direction and the second direction may be directions that intersect each other. The region 55AK2Z may have a square shape having a predetermined angle or an arc shape having a predetermined curvature. Note that the signal wiring configured by the wiring pattern 55AK10 may not be able to specify the extension direction unlike the linear signal wiring when a part or all of the signal wiring is included on the surface. However, the signal wiring as a whole may be formed so as to extend in the direction from the connector plug 55AK1P to the connector plug 55AK2P via the region 55AK2Z, similarly to the other wiring patterns 55AK11 to 55AK22. ..

図41は、図40に示されるA−A断面図である。接続配線部材55AK01は、例えばポリイミド樹脂などの合成樹脂を重ねて形成された多層構造を有し、各層の表面または内層には様々な配線のパターンを形成可能とされている。このような多層構造を有する接続配線部材55AK01に形成された配線のパターンを介して、例えば演出制御基板12と画像表示装置5といった、複数の電気部品が電気的に接続される。図41に示す接続配線部材55AK01の多層構造は、表面層55AK1Sと、電源層55AK1Lと、配線層55AK2Lと、裏面層55AK2Sとを含んでいる。表面層55AK1Sは、カバー層55AK1Vによって覆われて保護されている。裏面層55AK2Sは、カバー層55AK2Vによって覆われて保護されている。 FIG. 41 is a cross-sectional view taken along the line AA shown in FIG. 40. The connection wiring member 55AK01 has a multi-layer structure formed by stacking synthetic resins such as polyimide resin, and various wiring patterns can be formed on the surface or inner layer of each layer. A plurality of electric components such as the effect control board 12 and the image display device 5 are electrically connected via a wiring pattern formed on the connection wiring member 55AK01 having such a multi-layer structure. The multilayer structure of the connection wiring member 55AK01 shown in FIG. 41 includes a front surface layer 55AK1S, a power supply layer 55AK1L, a wiring layer 55AK2L, and a back surface layer 55AK2S. The surface layer 55AK1S is covered and protected by the cover layer 55AK1V. The back surface layer 55AK2S is covered and protected by the cover layer 55AK2V.

接続配線部材55AK01における一面となる表面には、表面層55AK1Sが設けられ、信号配線を構成する配線のパターン55AK10〜55AK22が形成されている。接続配線部材55AK01における他面となる裏面には、裏面層55AK2Sが設けられる。裏面層55AK2Sには、配線のパターン55AK10〜55AK22により構成される複数の信号配線に対応して、複数の信号配線を構成する配線のパターン55AK30〜55AK42が形成されていればよい。このように、複数の信号配線を構成する配線のパターンは、接続配線部材55AK01の両面に形成されていればよい。 A surface layer 55AK1S is provided on one surface of the connection wiring member 55AK01, and wiring patterns 55AK10 to 55AK22 constituting the signal wiring are formed. A back surface layer 55AK2S is provided on the back surface of the connection wiring member 55AK01, which is the other surface. The back surface layer 55AK2S may be formed with wiring patterns 55AK30 to 55AK42 constituting the plurality of signal wirings corresponding to the plurality of signal wirings composed of the wiring patterns 55AK10 to 55AK22. As described above, the wiring pattern constituting the plurality of signal wirings may be formed on both sides of the connection wiring member 55AK01.

接続配線部材55AK01の表面層55AK1Sに形成された配線のパターン55AK11は、接続配線部材55AK01の表面層55AK1Sおよび裏面層55AK2Sを貫通するスルーホール55AK1Hなどの貫通部を介して、裏面層55AK2Sに形成された配線のパターン55AK31と電気的に接続されている。接続配線部材55AK01の表面層55AK1Sに形成された配線のパターン55AK12は、接続配線部材55AK01の表面層55AK1Sおよび裏面層55AK2Sを貫通するスルーホール55AK2Hなどの貫通部を介して、裏面層55AK2Sに形成された配線のパターン55AK32と電気的に接続されている。その他、接続配線部材55AK01の表面層55AK1Sに形成された配線のパターン55AK10、55AK13〜55AK22は、スルーホールなどの貫通部を介して、裏面層55AK2Sに形成された配線のパターン55AK30、55AK33〜55AK42と電気的に接続されていればよい。配線のパターン55AK10〜55AK22により構成される複数の信号配線のうちには、接続配線部材55AK01の表面層55AK1Sにのみ形成され、裏面層55AK2Sに形成された信号配線とは電気的に接続されない信号配線が含まれてもよい。接続配線部材55AK01の領域55AK2Zには、スルーホール55AK1H、55AK2Hのように、一面となる表面に設けられた表面層55AK1Sにおいて信号配線を構成する配線のパターンと、他面となる裏面に設けられた裏面層55AK2Sにおいて信号配線を構成する配線のパターンとを、電気的に接続可能な貫通部が設けられている。 The wiring pattern 55AK11 formed on the front surface layer 55AK1S of the connection wiring member 55AK01 is formed on the back surface layer 55AK2S via a through portion such as a through hole 55AK1H penetrating the front surface layer 55AK1S and the back surface layer 55AK2S of the connection wiring member 55AK01. It is electrically connected to the wiring pattern 55AK31. The wiring pattern 55AK12 formed on the front surface layer 55AK1S of the connection wiring member 55AK01 is formed on the back surface layer 55AK2S via a through portion such as a through hole 55AK2H penetrating the front surface layer 55AK1S and the back surface layer 55AK2S of the connection wiring member 55AK01. It is electrically connected to the wiring pattern 55AK32. In addition, the wiring patterns 55AK10 and 55AK13 to 55AK22 formed on the front surface layer 55AK1S of the connection wiring member 55AK01 are the wiring patterns 55AK30 and 55AK33 to 55AK42 formed on the back surface layer 55AK2S via through holes and the like. It only needs to be electrically connected. Wiring pattern Among the plurality of signal wirings composed of 55AK10 to 55AK22, signal wirings formed only on the front surface layer 55AK1S of the connection wiring member 55AK01 and not electrically connected to the signal wirings formed on the back surface layer 55AK2S. May be included. The area 55AK2Z of the connection wiring member 55AK01 is provided with a wiring pattern that constitutes signal wiring in the surface layer 55AK1S provided on one surface, such as through holes 55AK1H and 55AK2H, and on the back surface that is the other surface. A through portion for electrically connecting the wiring pattern constituting the signal wiring in the back surface layer 55AK2S is provided.

図42は、接続配線部材55AK01を用いた演出制御基板12と画像表示装置5との接続例を示している。接続配線部材55AK01が備えるコネクタプラグ55AK1Pは、演出制御基板12に設けられたコネクタポート55AK1STに差し込まれる。接続配線部材55AK01が備えるコネクタプラグ55AK2Pは、画像表示装置5に設けられたコネクタポート55AK2STに差し込まれる。演出制御基板12に設けられたコネクタポート55AK1STや画像表示装置5に設けられたコネクタポート55AK2STは、上記実施の形態で示されたレセプタクルKRE1〜KRE4と同様の電気部品であり、他の電気部品との間で電気的に接続される信号配線を着脱自在に接続可能な配線接続装置の構成を有していればよい。例えば、一方の電気部品であるコネクタポート55AK1STは、演出制御基板12に設けられて、接続配線部材55AK01のコネクタプラグ55AK1Pを着脱可能に構成され、他方の電気部品であるコネクタポート55AK2STは、画像表示装置5に設けられて、接続配線部材55AK01のコネクタプラグ55AK2Pを着脱可能に構成される。コネクタポート55AK1STにコネクタプラグ55AK1Pを装着し、コネクタポート55AK2STにコネクタプラグ55AK2Pを装着することにより、接続配線部材55AK01に形成された配線のパターン55AK10〜55AK22が構成する複数の信号配線は、一方の電気部品であるコネクタポート55AK1STと他方の電気部品であるコネクタポート55AK2STとの間を電気的に接続可能となる。 FIG. 42 shows an example of connection between the effect control board 12 and the image display device 5 using the connection wiring member 55AK01. The connector plug 55AK1P included in the connection wiring member 55AK01 is inserted into the connector port 55AK1ST provided on the effect control board 12. The connector plug 55AK2P included in the connection wiring member 55AK01 is inserted into the connector port 55AK2ST provided in the image display device 5. The connector port 55AK1ST provided on the effect control board 12 and the connector port 55AK2ST provided on the image display device 5 are electrical components similar to the receptacles KRE1 to KRE4 shown in the above embodiment, and are different from other electrical components. It suffices to have a configuration of a wiring connection device capable of detachably connecting signal wiring electrically connected between them. For example, the connector port 55AK1ST, which is one of the electric components, is provided on the effect control board 12, and the connector plug 55AK1P of the connection wiring member 55AK01 is detachably configured, and the connector port 55AK2ST, which is the other electric component, displays an image. The connector plug 55AK2P of the connection wiring member 55AK01 is detachably provided in the device 5. By attaching the connector plug 55AK1P to the connector port 55AK1ST and attaching the connector plug 55AK2P to the connector port 55AK2ST, the plurality of signal wirings configured by the wiring patterns 55AK10 to 55AK22 formed on the connection wiring member 55AK01 are one of the electric wires. The connector port 55AK1ST, which is a component, and the connector port 55AK2ST, which is the other electrical component, can be electrically connected.

図43は、図42のような接続例における接続配線部材55AK01の上面図である。接続配線部材55AK01では、少なくとも領域55AK1Zが可撓性を有している。これにより、コネクタポート55AK1STにコネクタプラグ55AK1Pを装着し、コネクタポート55AK2STにコネクタプラグ55AK2Pを装着した場合には、領域55AK1Zにて接続配線部材55AK01が湾曲するように折り曲げられ、コネクタプラグ55AK1Pとコネクタプラグ55AK2Pの方向を、コネクタポート55AK1STとコネクタポート55AK2STの方向にあわせて、調整することができる。図42および図43に示す例では、演出制御基板12に設けられたコネクタポート55AK1STに対し、接続配線部材55AK01のコネクタプラグ55AK1PをY軸正方向からY軸負方向に向けて差し込むことにより装着する。また、画像表示装置5に設けられたコネクタポート55AK2STに対し、接続配線部材55AK01のコネクタプラグ55AK2PをZ軸負方向からZ軸正方向に向けて差し込むことにより装着する。例えば、まずは、コネクタプラグ55AK2Pをコネクタポート55AK2STに差し込んで装着し、その後、コネクタプラグ55AK1Pをコネクタポート55AK1STに差し込んで装着する。このような順番で装着すれば、接続配線部材55AK01の領域55AK1Zが有する可撓性により、接続配線部材55AK01を容易に装着することができる。 FIG. 43 is a top view of the connection wiring member 55AK01 in the connection example as shown in FIG. 42. In the connection wiring member 55AK01, at least the region 55AK1Z has flexibility. As a result, when the connector plug 55AK1P is attached to the connector port 55AK1ST and the connector plug 55AK2P is attached to the connector port 55AK2ST, the connection wiring member 55AK01 is bent so as to be curved in the area 55AK1Z, and the connector plug 55AK1P and the connector plug are bent. The direction of 55AK2P can be adjusted according to the directions of the connector port 55AK1ST and the connector port 55AK2ST. In the examples shown in FIGS. 42 and 43, the connector plug 55AK1P of the connection wiring member 55AK01 is inserted into the connector port 55AK1ST provided on the effect control board 12 from the Y-axis positive direction to the Y-axis negative direction. .. Further, the connector port 55AK2ST provided in the image display device 5 is attached by inserting the connector plug 55AK2P of the connection wiring member 55AK01 from the negative Z-axis direction to the positive Z-axis direction. For example, first, the connector plug 55AK2P is inserted into the connector port 55AK2ST and attached, and then the connector plug 55AK1P is inserted into the connector port 55AK1ST and attached. If they are mounted in this order, the connection wiring member 55AK01 can be easily mounted due to the flexibility of the region 55AK1Z of the connection wiring member 55AK01.

図44は、他の接続例を示している。図44に示す接続例でも、接続配線部材55AK01が備えるコネクタプラグ55AK1Pは演出制御基板12に設けられたコネクタポート55AK1STに差し込まれ、接続配線部材55AK01が備えるコネクタプラグ55AK2Pは画像表示装置5に設けられたコネクタポート55AK2STに差し込まれる。演出制御基板12のコネクタポート55AK1STは、カバー体301からみてY軸正方向側となるカバー体301の背面側に配置され、画像表示装置5のコネクタポート55AK2STは、カバー体301からみてY軸負方向側となるカバー体301の前面側に配置されている。接続配線部材55AK01は、カバー体301に形成された開口部55AK30を介して、コネクタプラグ55AK1Pが演出制御基板12のコネクタポート55AK1STに装着され、コネクタプラグ55AK2Pが画像表示装置5のコネクタポート55AK2STに装着される。 FIG. 44 shows another connection example. Also in the connection example shown in FIG. 44, the connector plug 55AK1P included in the connection wiring member 55AK01 is inserted into the connector port 55AK1ST provided on the effect control board 12, and the connector plug 55AK2P included in the connection wiring member 55AK01 is provided in the image display device 5. It is plugged into the connector port 55AK2ST. The connector port 55AK1ST of the effect control board 12 is arranged on the back side of the cover body 301 which is on the positive direction side of the Y axis when viewed from the cover body 301, and the connector port 55AK2ST of the image display device 5 is negative on the Y axis when viewed from the cover body 301. It is arranged on the front side of the cover body 301 on the directional side. In the connection wiring member 55AK01, the connector plug 55AK1P is attached to the connector port 55AK1ST of the effect control board 12 and the connector plug 55AK2P is attached to the connector port 55AK2ST of the image display device 5 via the opening 55AK30 formed in the cover body 301. Will be done.

図45は、図44のような接続例における接続配線部材55AK01の上面図である。接続配線部材55AK01では、領域55AK1Zの他に、領域55AK10Zも可撓性を有していてもよい。図44に示す接続例において、コネクタポート55AK1STにコネクタプラグ55AK1Pを装着し、コネクタポート55AK2STにコネクタプラグ55AK2Pを装着した場合には、領域55AK1Zに加え、領域55AK10Zにて接続配線部材55AK01が湾曲するように折り曲げられ、コネクタプラグ55AK1Pとコネクタプラグ55AK2Pの方向を、コネクタポート55AK1STとコネクタポート55AK2STの方向にあわせて、調整することができる。図44および図45に示す例でも、図42および図43に示された例と同様に、まずは、コネクタプラグ55AK2Pをコネクタポート55AK2STに差し込んで装着する。続いて、接続配線部材55AK01をコネクタプラグ55AK1Pからカバー体301の開口部55AK30に通すことで、カバー体301の前面側から背面側へと接続配線部材55AK01を引き出す。その後、コネクタプラグ55AK1Pをコネクタポート55AK1STに差し込んで装着する。このような順番で装着すれば、接続配線部材55AK01の領域55AK10Zが有する可撓性により、カバー体301の開口部55AK30にて折り返すようにクセ付けられ、接続配線部材55AK01を容易に装着することができる。 FIG. 45 is a top view of the connection wiring member 55AK01 in the connection example as shown in FIG. 44. In the connection wiring member 55AK01, in addition to the region 55AK1Z, the region 55AK10Z may also have flexibility. In the connection example shown in FIG. 44, when the connector plug 55AK1P is attached to the connector port 55AK1ST and the connector plug 55AK2P is attached to the connector port 55AK2ST, the connection wiring member 55AK01 is curved in the area 55AK10Z in addition to the area 55AK1Z. The direction of the connector plug 55AK1P and the connector plug 55AK2P can be adjusted according to the directions of the connector port 55AK1ST and the connector port 55AK2ST. In the examples shown in FIGS. 44 and 45, the connector plug 55AK2P is first inserted into the connector port 55AK2ST and attached in the same manner as in the examples shown in FIGS. 42 and 43. Subsequently, by passing the connection wiring member 55AK01 from the connector plug 55AK1P through the opening 55AK30 of the cover body 301, the connection wiring member 55AK01 is pulled out from the front side to the back side of the cover body 301. After that, the connector plug 55AK1P is inserted into the connector port 55AK1ST and attached. If the connection wiring member 55AK01 is attached in this order, the flexibility of the region 55AK10Z of the connection wiring member 55AK01 makes it possible to attach the connection wiring member 55AK01 so as to be folded back at the opening 55AK30 of the cover body 301. it can.

図42〜図45に示された接続例では、接続配線部材55AK01の領域55AK1Zや領域55AK10Zが有する可撓性により、接続配線部材55AK01の装着時に湾曲するように折り曲げられる。このように、接続配線部材55AK01は、例えば基体が柔軟なシート状に形成され、領域55AK1Zや領域55AK10Zが可撓性を有している。こうした接続配線部材55AK01に対し、補強部材55AK02が取り付けられている。補強部材55AK02は、例えばアクリル系樹脂材料などの合成樹脂材料、石英ガラスなどの石英系材料、セラミック系材料その他の材料を選択的に用いて、可撓性を有しないように構成されていればよい。この補強部材55AK02が取り付けられた位置では、例えば配線のパターン55AK10により構成される信号配線と接続される回路部品55AK1Rが実装されている。回路部品55AK1Rは、上記実施の形態における回路部品42AK1Rと同様に、回路素子あるいは機能回路を構成するものであればよい。例えば、回路部品55AK1Rは、配線のパターン55AK10により構成される信号配線が基準電圧となるグランド電圧あるいは所定の電源電圧に維持される場合に、信号配線でのノイズ発生を防止するノイズ除去回路として構成されてもよい。回路部品55AK1Rは、可撓性を有しない補強部材55AK02が取り付けられた位置にて実装されているので、可撓性を有する位置にて実装された場合と比較して、接続配線部材55AK01からの脱落や信号配線の断線が発生しにくくなる。 In the connection example shown in FIGS. 42 to 45, the connection wiring member 55AK01 is bent so as to be curved when the connection wiring member 55AK01 is mounted due to the flexibility of the region 55AK1Z and the region 55AK10Z. As described above, in the connection wiring member 55AK01, for example, the substrate is formed in a flexible sheet shape, and the region 55AK1Z and the region 55AK10Z have flexibility. A reinforcing member 55AK02 is attached to such a connection wiring member 55AK01. If the reinforcing member 55AK02 is configured so as not to have flexibility by selectively using a synthetic resin material such as an acrylic resin material, a quartz material such as quartz glass, a ceramic material or other materials. Good. At the position where the reinforcing member 55AK02 is attached, for example, a circuit component 55AK1R connected to a signal wiring configured by a wiring pattern 55AK10 is mounted. The circuit component 55AK1R may constitute a circuit element or a functional circuit in the same manner as the circuit component 42AK1R in the above embodiment. For example, the circuit component 55AK1R is configured as a noise removing circuit that prevents noise from being generated in the signal wiring when the signal wiring composed of the wiring pattern 55AK10 is maintained at the ground voltage as the reference voltage or a predetermined power supply voltage. May be done. Since the circuit component 55AK1R is mounted at the position where the non-flexible reinforcing member 55AK02 is attached, the connection wiring member 55AK01 is used as compared with the case where the circuit component 55AK1R is mounted at the flexible position. Dropping and disconnection of signal wiring are less likely to occur.

複数の信号配線を構成する配線のパターンは、接続配線部材55AK01の両面に形成され、接続配線部材55AK10の領域55AK2Zには、貫通部としてのスルーホールが設けられている。これにより、接続配線部材55AK01の一面となる表面に設けられた信号配線と、接続配線部材55AK01の他面となる裏面に設けられた信号配線とが、電気的に接続可能となる。図42〜図45に示された接続例では、接続配線部材55AK01の領域55AK1Zや領域55AK10Zが有する可撓性により、接続配線部材55AK01の装着時に湾曲するように折り曲げられる。その一方で、接続配線部材55AK01の領域55AK2Zは、接続配線部材55AK01の装着時に折り曲げられることがない。このように、複数の電気部品を複数の信号配線により接続した場合に、接続配線部材55AK01にて形状が変化する領域55AK1Zや領域55AK10Zには、貫通部としてのスルーホールが設けられていない。形状が変化する位置に貫通部が設けられていないので、形状が変化する位置に設けられた場合と比較して、接続配線部材55AK01の強度低下や信号配線の断線が発生しにくくなる。なお、スルーホールなどの貫通部が設けられる位置では、接続配線部材55AK01の基体として、例えばリジッド配線板といった、補強部材55AK02と同様の部材として、あるいは補強部材55AK02とは異なる材料により形成された部材として、可撓性を有しない部材が用いられてもよい。また、貫通部は、接続配線部材55AK01の一面となる表面層55AK1Sおよび他面となる裏面層55AK2Sを貫通するスルーホールに限定されず、例えば接続配線部材55AK01の一面あるいは他面と、接続配線部材55AK01の内層として構成された導体層とを貫通するビアなどであってもよい。 The wiring pattern constituting the plurality of signal wirings is formed on both sides of the connection wiring member 55AK01, and the region 55AK2Z of the connection wiring member 55AK10 is provided with a through hole as a through portion. As a result, the signal wiring provided on the front surface of the connection wiring member 55AK01 and the signal wiring provided on the back surface of the connection wiring member 55AK01 can be electrically connected. In the connection example shown in FIGS. 42 to 45, the connection wiring member 55AK01 is bent so as to be curved when the connection wiring member 55AK01 is mounted due to the flexibility of the region 55AK1Z and the region 55AK10Z. On the other hand, the region 55AK2Z of the connection wiring member 55AK01 is not bent when the connection wiring member 55AK01 is attached. As described above, when a plurality of electric components are connected by a plurality of signal wirings, the region 55AK1Z and the region 55AK10Z whose shape changes in the connection wiring member 55AK01 are not provided with through holes as through holes. Since the penetrating portion is not provided at the position where the shape changes, the strength of the connecting wiring member 55AK01 is less likely to decrease and the signal wiring is less likely to be broken as compared with the case where the penetrating portion is provided at the position where the shape changes. In addition, at a position where a through portion such as a through hole is provided, a member formed as a base of the connecting wiring member 55AK01, as a member similar to the reinforcing member 55AK02 such as a rigid wiring plate, or a material different from the reinforcing member 55AK02. As a member, a member having no flexibility may be used. Further, the penetrating portion is not limited to a through hole penetrating the front surface layer 55AK1S which is one surface of the connecting wiring member 55AK01 and the back surface layer 55AK2S which is the other surface, and for example, one surface or the other surface of the connecting wiring member 55AK01 and the connecting wiring member. It may be a via or the like that penetrates the conductor layer formed as the inner layer of 55AK01.

(特徴部56AKに関する説明)
図46は、本実施形態の特徴部56AKに関し、コネクタプラグやコネクタポートの構成例を示している。図46(A)は、接続配線部材55AK01のコネクタプラグ55AK1Pを差し込んで装着可能なコネクタポート56AK01の構成例を示している。図46(B)は、接続配線部材55AK01のコネクタプラグ55AK2Pを差し込んで装着可能なコネクタポート56AK02の構成例を示している。コネクタポート56AK01は、例えば図42や図44に示された演出制御基板12が備えるコネクタポート55AK1STとして用いられるものであればよい。コネクタポート56AK02は、例えば図42や図44に示された画像表示装置5が備えるコネクタポート55AK2STとして用いられるものであればよい。
(Explanation of feature 56AK)
FIG. 46 shows a configuration example of a connector plug and a connector port with respect to the feature portion 56AK of the present embodiment. FIG. 46A shows a configuration example of the connector port 56AK01 that can be mounted by inserting the connector plug 55AK1P of the connection wiring member 55AK01. FIG. 46B shows a configuration example of the connector port 56AK02 that can be mounted by inserting the connector plug 55AK2P of the connection wiring member 55AK01. The connector port 56AK01 may be used as the connector port 55AK1ST included in the effect control board 12 shown in FIGS. 42 and 44, for example. The connector port 56AK02 may be used as the connector port 55AK2ST included in the image display device 5 shown in FIGS. 42 or 44, for example.

コネクタポート56AK01では、複数の信号配線と接続される複数の端子が、第1ピッチW10で設けられている。コネクタポート56AK02では、複数の信号配線と接続される複数の端子が、第1ピッチW10とは異なる第2ピッチW11で設けられている。例えばコネクタポート56AK01では、第1ピッチW10が1mm以上3mm未満となるように、複数の端子が並んで配置されていればよい。コネクタポート56AK02では、第2ピッチW11が3mm以上5mm未満となるように、複数の端子が並んで配置されていればよい。第1ピッチW10は第2ピッチW11よりも短くなるように設定されてもよいし、第1ピッチW10は第2ピッチW11よりも長くなるように設定されてもよい。このように、コネクタポート56AK01は、複数の導体としての端子が第1ピッチW10で設けられた第1部品となり、コネクタポート56AK02は、複数の導体としての端子が第2ピッチW11で設けられた第2部品となる。また、コネクタポート56AK01は、接続配線部材55AK01の一端に設けられたコネクタプラグ55AK1Pが差し込まれて装着されることにより、接続配線部材55AK01に形成された配線のパターン55AK10〜55AK22などで構成される複数の信号配線を着脱自在に接続可能とする配線接続部品である。コネクタポート56AK02は、接続配線部材55AK01の他端に設けられたコネクタプラグ55AK2Pが差し込まれて装着されることにより、接続配線部材55AK01に形成された配線のパターン55AK10〜55AK22などで構成される複数の信号配線を着脱自在に接続可能とする配線接続部品である。 In the connector port 56AK01, a plurality of terminals connected to a plurality of signal wirings are provided at the first pitch W10. In the connector port 56AK02, a plurality of terminals connected to the plurality of signal wirings are provided at a second pitch W11 different from the first pitch W10. For example, in the connector port 56AK01, a plurality of terminals may be arranged side by side so that the first pitch W10 is 1 mm or more and less than 3 mm. In the connector port 56AK02, a plurality of terminals may be arranged side by side so that the second pitch W11 is 3 mm or more and less than 5 mm. The first pitch W10 may be set to be shorter than the second pitch W11, or the first pitch W10 may be set to be longer than the second pitch W11. As described above, the connector port 56AK01 is a first component in which terminals as a plurality of conductors are provided at the first pitch W10, and the connector port 56AK02 is a first component in which terminals as a plurality of conductors are provided at the second pitch W11. There are two parts. Further, the connector port 56AK01 is composed of a plurality of wiring patterns 55AK10 to 55AK22 formed on the connection wiring member 55AK01 by inserting and mounting the connector plug 55AK1P provided at one end of the connection wiring member 55AK01. It is a wiring connection component that enables the signal wiring of the above to be detachably connected. The connector port 56AK02 is configured by a plurality of wiring patterns 55AK10 to 55AK22 formed on the connection wiring member 55AK01 by inserting and mounting the connector plug 55AK2P provided at the other end of the connection wiring member 55AK01. It is a wiring connection component that enables the signal wiring to be detachably connected.

コネクタポート56AK01では複数の端子が第1ピッチW10で配置される一方で、接続配線部材55AK01の一端に設けられたコネクタプラグ55AK1Pは、複数の信号配線に対応する複数の接触導体が、第1ピッチW10に対応する間隔となるように形成されている。コネクタポート56AK02では複数の端子が第2ピッチW11で配置される一方で、接続配線部材55AK01の他端に設けられたコネクタプラグ55AK2Pは、複数の信号配線に対応する複数の接触導体が、第2ピッチW11に対応する間隔となるように形成されている。接続配線部材55AK01におけるコネクタプラグ55AK1Pの近傍には、複数の信号配線を第1ピッチW10に対応した間隔となるように調整する第1調整部が設けられてもよい。接続配線部材55AK01におけるコネクタプラグ55AK2Pの近傍には、複数の信号配線を第2ピッチW11に対応した間隔となるように調整する第2調整部が設けられてもよい。接続配線部材55AK01では、配線のパターン55AK10〜55AK22により構成される複数の信号配線のうち、少なくとも一部の信号配線の配線長が、同一または略同一となる。 In the connector port 56AK01, a plurality of terminals are arranged at the first pitch W10, while in the connector plug 55AK1P provided at one end of the connection wiring member 55AK01, a plurality of contact conductors corresponding to a plurality of signal wirings have a first pitch. It is formed so as to have an interval corresponding to W10. In the connector port 56AK02, a plurality of terminals are arranged at the second pitch W11, while in the connector plug 55AK2P provided at the other end of the connection wiring member 55AK01, a plurality of contact conductors corresponding to a plurality of signal wirings are second. It is formed so as to have an interval corresponding to the pitch W11. In the vicinity of the connector plug 55AK1P in the connection wiring member 55AK01, a first adjustment unit that adjusts a plurality of signal wirings at intervals corresponding to the first pitch W10 may be provided. In the vicinity of the connector plug 55AK2P in the connection wiring member 55AK01, a second adjusting unit that adjusts a plurality of signal wirings at intervals corresponding to the second pitch W11 may be provided. In the connection wiring member 55AK01, the wiring lengths of at least a part of the plurality of signal wirings composed of the wiring patterns 55AK10 to 55AK22 are the same or substantially the same.

図47は、複数の電気部品について他の構成例を示している。図47(A)は、配線のパターンにより構成される複数の信号配線と電気的に接続可能な電子部品56AK1ICの構成例を示している。図47(B)は、配線のパターンにより構成される複数の信号配線と電気的に接続可能な電子部品56AK2ICの構成例を示している。電子部品56AK1ICおよび電子部品56AK2ICは、例えば主基板11あるいは演出制御基板12などの制御基板といった、所定部材に実装されたICチップなどの機能回路(例えばプロセッサまたはメモリなど)であればよい。図47に示す電子部品56AK1ICおよび電子部品56AK2ICの一方または双方が用いられる場合に、例えば図17に示された特徴部30AKにおける配線のパターンなどが構成する複数の信号配線により、複数の電気部品を電気的に接続可能とすればよい。図17に示された特徴部30AKにおける配線のパターンに限定されず、例えば図25〜図29に示された特徴部42AKにおける配線のパターンや、図30に示された特徴部43AKにおける配線のパターン、図31に示された特徴部44AKにおける配線のパターンなど、一部または全部の信号配線の配線長が、同一または略同一となる複数の信号配線により、複数の電気部品を電気的に接続可能であればよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させて、複数の信号配線で伝送される信号の信頼性を向上させることができる。また、制御基板や電気機器の内部回路における配線のパターンを配置する面積の増大が抑制されて、基板や装置の小型化を図ることができる。 FIG. 47 shows other configuration examples for a plurality of electrical components. FIG. 47A shows a configuration example of an electronic component 56AK1IC that can be electrically connected to a plurality of signal wirings composed of wiring patterns. FIG. 47B shows a configuration example of an electronic component 56AK2IC that can be electrically connected to a plurality of signal wirings configured by a wiring pattern. The electronic component 56AK1IC and the electronic component 56AK2IC may be functional circuits (for example, a processor or a memory) such as an IC chip mounted on a predetermined member such as a control board such as a main board 11 or an effect control board 12. When one or both of the electronic component 56AK1IC and the electronic component 56AK2IC shown in FIG. 47 are used, a plurality of electric components are formed by a plurality of signal wirings composed of, for example, a wiring pattern in the feature portion 30AK shown in FIG. It suffices if it can be electrically connected. It is not limited to the wiring pattern in the feature portion 30AK shown in FIG. 17, for example, the wiring pattern in the feature portion 42AK shown in FIGS. 25 to 29 and the wiring pattern in the feature portion 43AK shown in FIG. , Multiple electrical components can be electrically connected by a plurality of signal wirings having the same or substantially the same wiring length of some or all signal wirings such as the wiring pattern in the feature portion 44AK shown in FIG. It should be. As a result, it is possible to reduce the delay time difference of the signals transmitted by the plurality of signal wirings and improve the reliability of the signals transmitted by the plurality of signal wirings. Further, it is possible to suppress an increase in the area for arranging the wiring pattern in the internal circuit of the control board or the electric device, and to reduce the size of the board or the device.

電子部品56AK1ICに対応して設けられた接続導体部56AK1PDでは、複数の信号配線と接続される複数の端子に対応する接続導体(例えば接続パッド)が、第1ピッチW10で設けられている。電子部品56AK2ICに対応して設けられた接続導体部56AK2PDでは、複数の信号配線と接続される複数の端子に対応する接続導体(例えば接続パッド)が、第1ピッチW10とは異なる第2ピッチW11で設けられている。第1ピッチW10や第2ピッチW11は、図46に示されたコネクタポート56AK01やコネクタポート56AK02の場合と同様に設定されてもよい。このように、電子部品56AK1ICは、複数の導体としての端子や接続導体などが第1ピッチW10で設けられた第1部品となり、電子部品56AK2ICは、複数の導体としての端子や接続導体などが第2ピッチW11で設けられた第2部品となる。電子部品56AK1ICおよび電子部品56AK2ICは、例えば複数の端子に対応する接続導体が、配線のパターンにより構成される信号配線と接合されることにより、他の電気部品と電気的に接続可能な電気部品となる。接続導体が信号配線と接合される方式は、はんだなどを用いた金属接合方式であってもよいし、導電性樹脂接合や異方性導電部材接合などの接着接合方式であってもよい。複数の信号配線は、接続導体部56AK1PDや接続導体部56AK2PDにて複数の接続導体と接合される場合に限定されず、例えば電子部品56AK1IC、56AK2ICが備える複数の端子と、直接に接合されてもよい。 In the connection conductor portion 56AK1PD provided corresponding to the electronic component 56AK1IC, a connection conductor (for example, a connection pad) corresponding to a plurality of terminals connected to a plurality of signal wirings is provided at the first pitch W10. In the connection conductor portion 56AK2PD provided corresponding to the electronic component 56AK2IC, the connection conductor (for example, the connection pad) corresponding to a plurality of terminals connected to a plurality of signal wirings has a second pitch W11 different from the first pitch W10. It is provided in. The first pitch W10 and the second pitch W11 may be set in the same manner as in the case of the connector port 56AK01 and the connector port 56AK02 shown in FIG. As described above, the electronic component 56AK1IC is the first component in which terminals and connecting conductors as a plurality of conductors are provided at the first pitch W10, and the electronic component 56AK2IC has terminals and connecting conductors as a plurality of conductors. It is the second component provided by the 2-pitch W11. The electronic component 56AK1IC and the electronic component 56AK2IC are, for example, an electrical component that can be electrically connected to another electrical component by joining a connection conductor corresponding to a plurality of terminals to a signal wiring composed of a wiring pattern. Become. The method of joining the connecting conductor to the signal wiring may be a metal joining method using solder or the like, or an adhesive joining method such as conductive resin joining or anisotropic conductive member joining. The plurality of signal wirings are not limited to the case where they are joined to a plurality of connecting conductors by the connecting conductor portion 56AK1PD or the connecting conductor portion 56AK2PD, and may be directly joined to a plurality of terminals included in, for example, the electronic components 56AK1IC and 56AK2IC. Good.

電子部品56AK1ICでは複数の端子が第1ピッチW10で配置される一方で、配線のパターンは、複数の信号配線が電子部品56AK1ICと接続される一端にて、複数の信号配線が第1ピッチW10に対応した間隔となるように形成されている。電子部品56AK2ICでは複数の端子が第2ピッチW11で配置される一方で、配線のパターンは、複数の信号配線が電子部品56AK2ICと接続される他端にて、複数の信号配線が第2ピッチW11に対応した間隔となるように形成されている。配線のパターンにおける電子部品56AK1ICの近傍には、複数の信号配線を第1ピッチW10に対応した間隔となるように調整する第1調整部が設けられてもよい。配線のパターンにおける電子部品56AK2ICの近傍には、複数の信号配線を第2ピッチW11に対応した間隔となるように調整する第2調整部が設けられてもよい。これにより、各種部品が接続される場合に、配線間隔を調整可能として、複数の部品を適切に接続することができる。また、配線のパターンを配置する接続手段における面積の増大が抑制されて、構成の小型化を図ることができる。 In the electronic component 56AK1IC, a plurality of terminals are arranged at the first pitch W10, while the wiring pattern is such that the plurality of signal wirings are arranged at the first pitch W10 at one end where the plurality of signal wirings are connected to the electronic component 56AK1IC. It is formed so as to have corresponding intervals. In the electronic component 56AK2IC, a plurality of terminals are arranged at the second pitch W11, while the wiring pattern is such that the plurality of signal wirings are connected to the electronic component 56AK2IC at the other end and the plurality of signal wirings are arranged at the second pitch W11. It is formed so as to have an interval corresponding to. In the vicinity of the electronic component 56AK1IC in the wiring pattern, a first adjusting unit that adjusts a plurality of signal wirings at intervals corresponding to the first pitch W10 may be provided. In the vicinity of the electronic component 56AK2IC in the wiring pattern, a second adjusting unit that adjusts a plurality of signal wirings at intervals corresponding to the second pitch W11 may be provided. As a result, when various parts are connected, the wiring interval can be adjusted, and a plurality of parts can be appropriately connected. Further, the increase in the area of the connecting means for arranging the wiring pattern is suppressed, and the configuration can be miniaturized.

図46に示されたコネクタポート56AK01、56AK02のうち、いずれか一方のコネクタポートと、図47に示された電子部品56AK1IC、56AK2ICのうち、いずれか一方の電子部品とが、第1部品や第2部品として組み合わされて構成してもよい。例えば図46(A)に示されたコネクタポート56AK01を第1部品とし、図47(B)に示された電子部品56AK2ICを第2部品として、複数の電気部品を接続可能な複数の信号配線を構成する配線のパターンが形成されてもよい。あるいは、例えば図47(A)に示された電子部品56AK1ICを第1部品とし、図46(B)に示されたコネクタポート56AK02を第2部品として、複数の電気部品を接続可能な複数の信号配線を構成する配線のパターンが形成されてもよい。 One of the connector ports 56AK01 and 56AK02 shown in FIG. 46 and one of the electronic components 56AK1IC and 56AK2IC shown in FIG. 47 are the first component and the first electronic component. It may be configured by being combined as two parts. For example, the connector port 56AK01 shown in FIG. 46 (A) is used as the first component, and the electronic component 56AK2IC shown in FIG. 47 (B) is used as the second component to form a plurality of signal wirings capable of connecting a plurality of electrical components. A wiring pattern may be formed. Alternatively, for example, a plurality of signals capable of connecting a plurality of electrical components by using the electronic component 56AK1IC shown in FIG. 47 (A) as the first component and the connector port 56AK02 shown in FIG. 46 (B) as the second component. Wiring patterns that make up the wiring may be formed.

その他、図46に示されたコネクタポート56AK01、56AK02の一方または双方が用いられる場合、あるいは図47に示された電子部品56AK1IC、56AK2ICの一方または双方が用いられる場合に、図40に示された特徴部55AKにおける接続配線部材55AK01が備える特徴の一部または全部を備える接続手段が用いられてもよい。例えば複数の信号配線を構成する配線のパターンが形成された接続手段は、図40に示された領域55AK10Zと同様に、複数の信号配線のうち少なくとも1の信号配線が直線形状または略直線形状の第1形状となる一方で、他の信号配線が第1形状とは異なる蛇行形状などの第2形状となる領域を含んでいてもよい。接続手段は、図40に示された領域55AK2Zと同様に曲折することにより、全体がL字形状または略L字形状を有するように形成されてもよい。接続手段には、図40に示された領域55AK2Zと同様の曲折部が設けられてもよい。接続手段は、図41の断面図と同様に、複数の信号配線を構成する配線のパターンが両面に形成されていてもよい。接続手段は、例えば基体が柔軟なシート状に形成され、図40に示された領域55AK1Zや領域55AK10Zと同様に、可撓性を有する部材の他に、図40に示された補強部材55AK02と同様に、可撓性を有しない部材を含み、可撓性を有しない部材にて、図40に示された回路部品55AK1Rと同様に、信号配線と接続されるように実装された回路部品を備えてもよい。接続手段には、図41に示されたスルーホール55AK1H、55AK2Hと同様に、一面となる表面に設けられた信号配線と、他面となる裏面に設けられた信号配線とを電気的に接続可能な貫通部が設けられ、複数の電気部品を複数の信号配線により接続した場合に、形状が変化する領域には、貫通部が設けられていないようにしてもよい。 In addition, when one or both of the connector ports 56AK01 and 56AK02 shown in FIG. 46 are used, or when one or both of the electronic components 56AK1IC and 56AK2IC shown in FIG. 47 are used, it is shown in FIG. 40. A connecting means including a part or all of the features included in the connecting wiring member 55AK01 in the feature portion 55AK may be used. For example, in the connection means in which the wiring pattern constituting the plurality of signal wirings is formed, at least one of the plurality of signal wirings has a linear shape or a substantially linear shape, as in the region 55AK10Z shown in FIG. While having the first shape, the other signal wiring may include a region having a second shape such as a meandering shape different from the first shape. The connecting means may be formed so as to have an L-shape or a substantially L-shape as a whole by bending in the same manner as the region 55AK2Z shown in FIG. 40. The connecting means may be provided with a bent portion similar to the region 55AK2Z shown in FIG. 40. Similar to the cross-sectional view of FIG. 41, the connection means may have wiring patterns forming a plurality of signal wirings formed on both sides. As the connecting means, for example, the substrate is formed in a flexible sheet shape, and similarly to the region 55AK1Z and the region 55AK10Z shown in FIG. 40, in addition to the flexible member, the reinforcing member 55AK02 shown in FIG. 40 Similarly, a circuit component that includes a non-flexible member and is mounted so as to be connected to a signal wiring in the non-flexible member, similarly to the circuit component 55AK1R shown in FIG. You may prepare. Similar to the through holes 55AK1H and 55AK2H shown in FIG. 41, the connection means can electrically connect the signal wiring provided on the front surface on one side and the signal wiring provided on the back surface on the other side. A through portion is provided, and when a plurality of electric components are connected by a plurality of signal wirings, the through portion may not be provided in the region where the shape changes.

(他の実施形態3について)
上記実施の形態では、接続配線部材55AK01が領域55AK2Zにて曲折することにより、全体がL字形状または略L字形状を有するように形成されているものとして説明した。しかしながら、この発明はこれに限定されず、接続配線部材は、全体が直線形状または略直線形状を有するように形成されていてもよい。例えば接続配線部材は、基体が柔軟なシート状に形成され、装着時には任意の部位で湾曲するように折り曲げられるようにしてもよい。
(About other embodiment 3)
In the above embodiment, it has been described that the connection wiring member 55AK01 is formed so as to have an L-shape or a substantially L-shape as a whole by bending in the region 55AK2Z. However, the present invention is not limited to this, and the connecting wiring member may be formed so as to have a linear shape or a substantially linear shape as a whole. For example, the connection wiring member may have a base formed in a flexible sheet shape and may be bent so as to be curved at an arbitrary portion at the time of mounting.

図48は、全体が直線形状または略直線形状を有する接続配線部材として、接続配線部材55AK01Aを用いた場合に、演出制御基板12と画像表示装置5との接続例を示している。接続配線部材55AK01Aは、コネクタプラグ55AK1Pをコネクタポート55AK1STに装着し、コネクタプラグ55AK2Pをコネクタポート55AK2STに装着する場合に、配線のパターンにより構成される複数の信号配線について延設方向が変更されるように、折曲位置55AK01Bにて折り曲げられる。また、図43に示された領域55AK1Zと同様の領域にて接続配線部材55AK01Aが湾曲するように折り曲げられる。これにより、コネクタプラグ55AK1Pとコネクタプラグ55AK2Pの方向を、コネクタポート55AK1STとコネクタポート55AK2STの方向にあわせて、調整することができればよい。 FIG. 48 shows an example of connection between the effect control board 12 and the image display device 5 when the connection wiring member 55AK01A is used as the connection wiring member having a linear shape or a substantially linear shape as a whole. When the connector plug 55AK1P is attached to the connector port 55AK1ST and the connector plug 55AK2P is attached to the connector port 55AK2ST, the connection wiring member 55AK01A is configured so that the extension direction of a plurality of signal wirings composed of wiring patterns is changed. It is bent at the bending position 55AK01B. Further, the connection wiring member 55AK01A is bent so as to be curved in the same region as the region 55AK1Z shown in FIG. 43. As a result, the directions of the connector plug 55AK1P and the connector plug 55AK2P may be adjusted according to the directions of the connector port 55AK1ST and the connector port 55AK2ST.

(変形および応用に関する説明)
この発明は上記の実施の形態に限定されず、様々な変形および応用が可能である。例えばパチンコ遊技機1は、上記実施の形態で示した全ての技術的特徴を備えるものでなくてもよく、従来技術における少なくとも1つの課題を解決できるように、上記実施の形態で説明した一部の構成を備えたものであってもよい。例えば上記実施の形態で示した特徴のうちで、適切な基板構成を可能にする少なくとも1の特徴を備えたものであればよい。また、上記実施の形態では説明していない構成であっても、上記実施の形態で説明した構成を備える場合と同様または類似の課題に含まれる少なくとも1つの課題を解決し、あるいは上記実施の形態で説明した構成を備える場合と同様または類似の目的や作用効果に含まれる少なくとも1つの目的や作用効果を達成できるものであれば、上記実施の形態で説明した構成とともに、あるいは上記実施の形態で説明した構成に代えて、備えられているものであってもよい。
(Explanation of deformation and application)
The present invention is not limited to the above embodiment, and various modifications and applications are possible. For example, the pachinko gaming machine 1 does not have to have all the technical features shown in the above-described embodiment, and is a part described in the above-described embodiment so as to solve at least one problem in the prior art. It may have the structure of. For example, among the features shown in the above-described embodiment, those having at least one feature that enables an appropriate substrate configuration may be used. Further, even if the configuration is not described in the above-described embodiment, at least one problem included in the same or similar problem as the case where the configuration described in the above-described embodiment is provided, or the above-described embodiment As long as it is possible to achieve at least one purpose or action effect included in the same or similar purpose or action effect as in the case of providing the configuration described in the above embodiment, with the configuration described in the above embodiment or in the above embodiment. Instead of the configuration described, it may be provided.

上記実施の形態では、複数の電気部品を電気的に接続する複数の信号配線のうち少なくとも1の信号配線が、直線形状および略直線形状とは異なる形状であって、他の信号配線と平行および略平行な形状とは異なる形状として、蛇行形状、ミアンダ形状、ジグザグ形状、折返し形状と称される形状となる部分を含むものとして説明した。これに対し、直線形状および略直線形状とは異なる形状や、他の信号配線と平行および略平行な形状とは異なる形状は、湾曲形状あるいは渦巻き形状といった、蛇行形状とは異なり信号配線の配線長を延長可能あるいは調整可能な任意の形状であればよい。複数の電気部品を電気的に接続する複数の信号配線のうち少なくとも1の信号配線について、その配線長を延長可能な形状となる部分を含むことにより、複数の信号配線に含まれる各信号配線の配線長を同一または略同一とし、複数の信号配線で伝送される信号の遅延時間差を防止あるいは抑制できればよい。 In the above embodiment, at least one of the plurality of signal wirings for electrically connecting the plurality of electric components has a shape different from the linear shape and the substantially linear shape, and is parallel to the other signal wirings. It has been described that the shape is different from the substantially parallel shape and includes a portion having a shape called a meandering shape, a meander shape, a zigzag shape, and a folded shape. On the other hand, a shape different from a linear shape and a substantially straight shape, or a shape different from a shape parallel to or substantially parallel to other signal wirings is different from a meandering shape such as a curved shape or a spiral shape, and the wiring length of the signal wiring. Any shape that can be extended or adjusted may be used. For at least one signal wiring among a plurality of signal wirings that electrically connect a plurality of electric components, by including a portion having a shape in which the wiring length can be extended, each signal wiring included in the plurality of signal wirings. It suffices if the wiring lengths are the same or substantially the same, and the delay time difference of signals transmitted by a plurality of signal wirings can be prevented or suppressed.

複数の信号配線により電気的に接続される複数の電気部品は、主基板11に搭載されたRAM102およびCPU103に限定されず、パチンコ遊技機1などの遊技機が備える任意の電気部品であればよい。例えば複数の電気部品として、演出制御基板12に搭載された演出制御用CPU120およびRAM122が、複数の信号配線により電気的に接続され、複数の信号配線のうち少なくとも1の信号配線が、直線形状および略直線形状とは異なる形状であって、他の信号配線と平行および略平行な形状とは異なる形状となるように、配線のパターンが形成されてもよい。この場合に、演出制御用CPU120は、パチンコ遊技機1における演出の制御に関して、所定の処理を実行可能に構成された電気部品であり、RAM122は演出制御用CPU120による処理の実行に関する情報を記憶可能に構成された電気部品である。あるいは、上記実施の形態におけるRAM102に代えてROM101といった、CPU103による処理の実行に関する情報を記憶可能な電気部品であってもよい。あるいは、演出制御用CPU120に代えて表示制御部123が備えるグラフィックスプロセッサといった、演出制御用CPU120とは異なる演出に関する処理を実行可能な電気部品であってもよい。さらに、RAM122に代えてROM121といった、演出制御用CPU120による処理の実行に関する情報を記憶可能な電気部品であってもよい。また、RAM122に代えて画像データメモリといった、演出制御用CPU120あるいは表示制御部123のグラフィックスプロセッサによる処理の実行に関する情報を記憶可能な電気部品であってもよい。 The plurality of electrical components electrically connected by the plurality of signal wirings are not limited to the RAM 102 and the CPU 103 mounted on the main board 11, and may be any electrical components included in the gaming machine such as the pachinko gaming machine 1. .. For example, as a plurality of electrical components, the effect control CPU 120 and the RAM 122 mounted on the effect control board 12 are electrically connected by a plurality of signal wirings, and at least one of the plurality of signal wirings has a linear shape. The wiring pattern may be formed so as to have a shape different from the substantially linear shape and different from the shape parallel to and substantially parallel to other signal wiring. In this case, the effect control CPU 120 is an electric component configured to be able to execute a predetermined process with respect to the effect control in the pachinko gaming machine 1, and the RAM 122 can store information regarding the execution of the process by the effect control CPU 120. It is an electrical component configured in. Alternatively, instead of the RAM 102 in the above embodiment, an electric component such as a ROM 101 that can store information regarding execution of processing by the CPU 103 may be used. Alternatively, it may be an electric component capable of executing processing related to an effect different from that of the effect control CPU 120, such as a graphics processor provided in the display control unit 123 instead of the effect control CPU 120. Further, instead of the RAM 122, an electric component such as a ROM 121 that can store information regarding the execution of processing by the effect control CPU 120 may be used. Further, instead of the RAM 122, it may be an electric component that can store information related to execution of processing by the effect control CPU 120 or the graphics processor of the display control unit 123, such as an image data memory.

演出制御基板12は、上記実施の形態における主基板11と同様に、多層配線基板として構成されてもよい。上記実施の形態における複数の信号配線は、例えば演出制御基板12に搭載された演出制御用CPU120および表示制御部123が備えるグラフィックスプロセッサといった、複数の処理装置が電気的に接続されるように、配線のパターンが形成されたものであってもよい。あるいは、複数の信号配線は、表示制御部123が備えるグラフィックスプロセッサと、映像信号用の入出力ポートといった、複数の電気部品が電気的に接続されるように、配線のパターンが形成されたものであってもよい。このような複数の電気部品が接続される複数の信号配線には、例えばフィルタ回路やバッファ回路といった、複数の電気部品とは異なる任意の電気回路が介在するように、配線のパターンが形成されたものであってもよい。複数の信号配線では、例えば画像表示装置5におけるR(赤)、G(緑)、B(青)の表示色について、それぞれのレベル(RGB値)を示すデジタル映像信号が、パラレル信号方式で伝送されてもよい。あるいは、複数の信号配線では、遊技の制御や演出の制御に関する信号が、例えばLVDS(Low Voltage Differential Signal)方式といったパラレル信号方式で伝送されてもよい。これらのパラレル信号方式では、複数の信号配線において同期した信号伝送が要求されることがある。そこで、上記実施の形態のように、蛇行形状などの形状となる部分が設けられるように配線のパターンを形成することにより、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となり、複数の信号配線で伝送される信号の遅延時間差を減少させることができる。 The effect control board 12 may be configured as a multi-layer wiring board, similarly to the main board 11 in the above embodiment. The plurality of signal wirings in the above embodiment are arranged so that a plurality of processing devices such as an effect control CPU 120 mounted on the effect control board 12 and a graphics processor included in the display control unit 123 are electrically connected. A wiring pattern may be formed. Alternatively, the plurality of signal wirings have a wiring pattern formed so that a plurality of electrical components such as a graphics processor included in the display control unit 123 and an input / output port for a video signal are electrically connected. It may be. A wiring pattern is formed so that an arbitrary electric circuit different from the plurality of electric components, such as a filter circuit and a buffer circuit, is interposed in the plurality of signal wirings to which the plurality of electric components are connected. It may be a thing. In a plurality of signal wirings, for example, for the display colors of R (red), G (green), and B (blue) in the image display device 5, digital video signals indicating the respective levels (RGB values) are transmitted in a parallel signal system. May be done. Alternatively, in the plurality of signal wirings, signals related to game control and effect control may be transmitted by a parallel signal system such as an LVDS (Low Voltage Differential Signal) system. In these parallel signal systems, synchronized signal transmission may be required in a plurality of signal wirings. Therefore, as in the above embodiment, by forming the wiring pattern so that a portion having a shape such as a meandering shape is provided, the wiring length of each signal wiring included in the plurality of signal wirings is the same or abbreviated. It becomes the same, and the delay time difference of the signals transmitted by a plurality of signal wirings can be reduced.

なお、パラレル信号方式で伝送される信号に限定されず、例えば画像表示装置5に供給される映像信号や、スピーカ8L、8R、遊技効果ランプ9、演出用モータ60および演出用LED61といった演出用の電気部品に供給される制御信号が、シリアル信号方式で伝送される場合に、クロック信号を伝送するための信号配線と、データ信号を伝送するための信号配線とが、上記実施の形態における複数の信号配線に含まれてもよい。さらに、映像信号や制御信号がシリアル信号方式で伝送される場合に、差動信号伝送方式により信号を伝送するための信号配線が、上記実施の形態における複数の信号配線に含まれてもよい。 The signal is not limited to the signal transmitted by the parallel signal method, and for example, a video signal supplied to the image display device 5, speakers 8L, 8R, a game effect lamp 9, a production motor 60, and a production LED 61 are used for production. When the control signal supplied to the electrical component is transmitted by the serial signal method, the signal wiring for transmitting the clock signal and the signal wiring for transmitting the data signal are a plurality of signal wirings in the above embodiment. It may be included in the signal wiring. Further, when the video signal or the control signal is transmitted by the serial signal method, the signal wiring for transmitting the signal by the differential signal transmission method may be included in the plurality of signal wirings in the above embodiment.

例えば配線のパターン30AK10Dが構成する信号配線のように、複数の電気部品における接続端子間の距離が他の信号配線よりも長い信号配線についても、直線形状および略直線形状とは異なる形状であり、他の信号配線と平行および略平行な形状とは異なる形状となる部分が含まれるように、配線のパターンが形成されてもよい。複数の電気部品における接続端子間の距離が他の信号配線よりも短い信号配線であっても、基板上における配線パターンの設計によっては、配線長が他の信号配線よりも長くなることがある。このような場合に、複数の信号配線のうち蛇行形状などの形状となる部分が含まれる信号配線と、そのような部分が含まれない信号配線との選択は、基板上における配線パターンの設計に応じて任意に変更されてもよい。 For example, a signal wiring having a longer distance between connection terminals in a plurality of electrical components than other signal wiring, such as the signal wiring configured by the wiring pattern 30AK10D, has a shape different from the linear shape and the substantially linear shape. The wiring pattern may be formed so as to include a portion having a shape different from the shape parallel to and substantially parallel to other signal wiring. Even if the distance between the connection terminals of a plurality of electrical components is shorter than that of other signal wiring, the wiring length may be longer than that of other signal wiring depending on the design of the wiring pattern on the board. In such a case, the selection of a signal wiring that includes a portion having a shape such as a meandering shape among a plurality of signal wirings and a signal wiring that does not include such a portion is used for designing a wiring pattern on a substrate. It may be changed arbitrarily accordingly.

配線のパターンにより構成される複数の信号配線は、配線長が互いに同一または略同一に形成されたものに限定されず、遅延時間差(スキュー)を調整可能な任意の構成と組み合わせて形成されたものであってもよい。例えば複数の信号配線のうち、1の信号配線に対応して配置された誘電体の比誘電率を、他の信号配線に対応して配置された絶縁体などの比誘電率とは異ならせることにより、信号の伝播速度を変化させることにより、各信号配線における遅延時間差(スキュー)を調整可能に構成されたものと組み合わせて、少なくとも1の信号配線が直線形状および略直線形状の第1形状とは異なる第2形状となる第2形状部を含むものであってもよい。 The plurality of signal wirings composed of wiring patterns are not limited to those having the same or substantially the same wiring lengths, but are formed in combination with an arbitrary configuration in which the delay time difference (skew) can be adjusted. It may be. For example, among a plurality of signal wirings, the relative permittivity of the dielectric arranged corresponding to one signal wiring is different from the relative permittivity of an insulator arranged corresponding to the other signal wiring. In combination with the one in which the delay time difference (skew) in each signal wiring can be adjusted by changing the signal propagation speed, at least one signal wiring has a linear shape and a substantially linear first shape. May include a second shape portion having a different second shape.

上記実施の形態では、図37に示すように、上下左右方向に辺を傾斜させて配置した電子部品は、発熱性の電子部品45AK60と、電子部品45AK60の周辺に設けられた電子部品45AK62である。しかしながら、発熱性の電子部品45AK60のみを傾斜させた配置とし、その他の電子部品は傾かせない配置としてもよい。また、電子部品45AK60の全てを傾かせる配置としてもよい。 In the above embodiment, as shown in FIG. 37, the electronic components arranged with their sides inclined in the vertical and horizontal directions are a heat-generating electronic component 45AK60 and an electronic component 45AK62 provided around the electronic component 45AK60. .. However, only the heat-generating electronic component 45AK60 may be tilted, and the other electronic components may not be tilted. In addition, all of the electronic components 45AK60 may be tilted.

また、発熱性の正方形状の電子部品に対するヒートシンクの傾斜角度は、45°に限定されない。すなわち、電子部品と接触した範囲をフィンの配列方向において十分に確保できるヒートシンクの配置であれば、傾斜角度の程度は特に限定されない。 Further, the inclination angle of the heat sink with respect to the heat-generating square electronic component is not limited to 45 °. That is, the degree of the inclination angle is not particularly limited as long as the heat sink is arranged so that the range of contact with the electronic component can be sufficiently secured in the fin arrangement direction.

また、発熱性の電子部品の形状は、略正方形である必要はなく、長方形状であってもよい。長方形状の電子部品を採用する場合であっても、電子部品の対角線が延びる向きに対して、フィンが配列された方向が一致するようにヒートシンクを配置することで、電子部品から発せられた熱の放熱効果を高めることができる。 Further, the shape of the heat-generating electronic component does not have to be substantially square, and may be rectangular. Even when a rectangular electronic component is used, the heat generated from the electronic component is generated by arranging the heat sink so that the directions in which the fins are arranged match the direction in which the diagonal line of the electronic component extends. The heat dissipation effect of the can be enhanced.

また、発熱性の電子部品に貼付された熱伝導シートは、電子部品から発せられた熱を伝導するに十分な範囲に設けられていればよい。例えば、電子部品の全体を覆う範囲に設けてもよいし、発熱する範囲のみ(電子部品の一部の範囲のみ)に設けるようにしてもよい。なお、熱伝導シートは、電子部品の全体を覆う場合に設ける場合であっても基板の配線と接触しない大きさとすることが好ましい。 Further, the heat conductive sheet attached to the heat-generating electronic component may be provided in a range sufficient to conduct the heat generated from the electronic component. For example, it may be provided in a range that covers the entire electronic component, or may be provided only in a range that generates heat (only a partial range of the electronic component). The heat conductive sheet preferably has a size that does not come into contact with the wiring of the substrate even when it is provided to cover the entire electronic component.

レセプタクルKRE1は、演出制御基板12の基板上にて表面実装されるものに限定されず、例えば主基板11の基板上といった、任意の基板上にて表面実装されるものであればよい。各種の電源電圧は、演出制御基板12に供給されるものに限定されず、例えば主基板11あるいは払出制御基板といった、任意の制御基板に供給されるものであってもよい。各種の電気回路や電気部品も、演出制御基板12に配置されるものに限定されず、例えば主基板11あるいは払出制御基板といった、任意の制御基板に配置されるものであってもよい。 The receptacle KRE1 is not limited to the one surface-mounted on the substrate of the effect control substrate 12, and may be surface-mounted on any substrate, for example, on the substrate of the main substrate 11. The various power supply voltages are not limited to those supplied to the effect control board 12, and may be supplied to any control board such as the main board 11 or the payout control board. The various electric circuits and electric components are not limited to those arranged on the effect control board 12, and may be arranged on any control board such as the main board 11 or the payout control board.

接続配線部材55AK01は、図41に示すような電源層55AK1Lや配線層55AK2Lといった、内部層となる導体層を含む多層構造を有するものとして説明した。これに対し、接続配線部材55AK01は、内部層となる導体層を含まないように構成されてもよい。この場合にも、一面となる表面に設けられた表面層55AK1Sにおいて信号配線を構成する配線のパターンと、他面となる裏面に設けられた裏面層55AK2Sにおいて信号配線を構成する配線のパターンとを、電気的に接続可能なスルーホールなどの貫通部が設けられてもよい。内部層となる導体層を含まないように構成することにより、接続配線部材55AK01の柔軟性を高めて、コネクタプラグ55AK1Pやコネクタプラグ55AK2Pの方向を、容易に調整することができる。 The connection wiring member 55AK01 has been described as having a multilayer structure including a conductor layer as an internal layer, such as the power supply layer 55AK1L and the wiring layer 55AK2L as shown in FIG. 41. On the other hand, the connection wiring member 55AK01 may be configured not to include a conductor layer as an internal layer. Also in this case, the wiring pattern that constitutes the signal wiring in the front surface layer 55AK1S provided on the front surface and the wiring pattern that constitutes the signal wiring in the back surface layer 55AK2S provided on the back surface that is the other surface are obtained. , A through portion such as a through hole that can be electrically connected may be provided. By not including the conductor layer as the inner layer, the flexibility of the connection wiring member 55AK01 can be increased, and the directions of the connector plug 55AK1P and the connector plug 55AK2P can be easily adjusted.

内部層となる導体層を含むか否かにかかわらず、一面となる表面に設けられた表面層55AK1Sにおいて信号配線を構成する配線のパターンが形成されているのに対し、他面となる裏面に設けられた裏面層55AK2Sには信号配線を構成する配線のパターンが形成されていなくてもよい。複数の信号配線を構成する配線のパターンは、例えば表面層55AK1Sや裏面層55AK2Sといった、接続配線部材55AK01の一面または他面に形成されてもよいし、図41に示された配線層55AK2Lといった、内部層に形成されてもよい。これらの場合にも、少なくとも一部の信号配線の配線長が、同一または略同一となるように配線のパターンが形成されればよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な配線構成が可能になる。 Regardless of whether or not the conductor layer that is the inner layer is included, the wiring pattern that constitutes the signal wiring is formed in the surface layer 55AK1S provided on the front surface that is one surface, whereas the wiring pattern that constitutes the signal wiring is formed on the back surface that is the other surface. The wiring pattern constituting the signal wiring may not be formed on the provided back surface layer 55AK2S. The wiring pattern constituting the plurality of signal wirings may be formed on one surface or the other surface of the connection wiring member 55AK01 such as the front surface layer 55AK1S and the back surface layer 55AK2S, or the wiring layer 55AK2L shown in FIG. 41. It may be formed in the inner layer. Also in these cases, the wiring pattern may be formed so that the wiring lengths of at least a part of the signal wirings are the same or substantially the same. This enables an appropriate wiring configuration that reduces the delay time difference of signals transmitted by a plurality of signal wirings.

図40に示す接続配線部材55AK01では、領域55AK1Zにて、配線のパターン55AK13〜55AK16により構成される信号配線が、蛇行形状を有するように形成されている。これに対し、領域55AK1Zでは、配線のパターンにより構成される複数の信号配線が、直線形状または略直線形状の第1形状となり、第1形状とは異なる蛇行形状などの第2形状にはならないように形成されてもよい。このように、複数の電気部品を複数の信号配線により接続した場合に、接続配線部材55AK01にて形状が変化する領域55AK1Zや領域55AK10Zでは、配線のパターンにより構成される複数の信号配線が、第2形状にはならないように形成されてもよい。形状が変化する位置に第2形状の信号配線が設けられている場合には、信号配線が外部からの電磁波ノイズによる影響を受けたり、信号配線が他の導体に電磁波ノイズの影響を及ぼしたりして、電磁妨害などの悪影響を与える不都合が生じるおそれがある。これに対し、形状が変化する位置に第2形状の信号配線が設けられていないようにすれば、これらの不都合が生じることを、防止あるいは抑制できる。また、形状が変化する位置に第2形状の信号配線が設けられていないようにすれば、各信号配線における特性インピーダンスの調整が複雑になることを、防止あるいは抑制できる。 In the connection wiring member 55AK01 shown in FIG. 40, the signal wiring composed of the wiring patterns 55AK13 to 55AK16 is formed in the region 55AK1Z so as to have a meandering shape. On the other hand, in the region 55AK1Z, the plurality of signal wirings formed by the wiring pattern have a linear shape or a substantially linear first shape, and do not have a second shape such as a meandering shape different from the first shape. May be formed in. In this way, when a plurality of electric components are connected by a plurality of signal wirings, in the region 55AK1Z and the region 55AK10Z where the shape changes in the connection wiring member 55AK01, the plurality of signal wirings formed by the wiring pattern are the first. It may be formed so as not to have two shapes. If the signal wiring of the second shape is provided at the position where the shape changes, the signal wiring may be affected by the electromagnetic noise from the outside, or the signal wiring may affect other conductors by the electromagnetic noise. Therefore, there is a possibility that inconveniences such as electromagnetic interference may occur. On the other hand, if the signal wiring of the second shape is not provided at the position where the shape changes, it is possible to prevent or suppress the occurrence of these inconveniences. Further, if the signal wiring of the second shape is not provided at the position where the shape changes, it is possible to prevent or suppress the complicated adjustment of the characteristic impedance in each signal wiring.

複数の信号配線を構成する配線のパターンは、主基板11や演出制御基板12といった制御基板あるいは画像表示装置5などの電気機器における内部回路にて、少なくとも一部の信号配線の配線長が、同一または略同一となるように形成されてもよい。これに対し、複数の信号配線を構成する配線のパターンは、制御基板や電気機器における内部回路で信号配線の配線長が調整されずに、接続配線部材55AK01などの接続手段を用いた場合に、少なくとも一部の信号配線の配線長が、同一または略同一となるように形成されてもよい。制御基板や電気機器における内部回路で信号配線の配線長が調整されない場合には、接続手段を用いることにより複数の信号配線で伝送される信号の遅延時間差を減少させて、複数の信号配線で伝送される信号の信頼性を向上させることができる。また、制御基板や電気機器の内部回路における配線のパターン設計を容易かつ柔軟に行うことができ、制御基板や電気機器の内部回路における配線のパターンを配置する面積の増大が抑制されて、基板や装置の小型化を図ることができる。 The wiring pattern constituting the plurality of signal wirings is such that at least a part of the signal wirings have the same wiring length in the control board such as the main board 11 and the effect control board 12 or the internal circuit in the electric device such as the image display device 5. Alternatively, they may be formed so as to be substantially the same. On the other hand, the wiring pattern constituting the plurality of signal wirings is obtained when the connection means such as the connection wiring member 55AK01 is used without adjusting the wiring length of the signal wiring in the internal circuit of the control board or the electric device. The wiring lengths of at least some signal wirings may be formed to be the same or substantially the same. When the wiring length of the signal wiring is not adjusted in the internal circuit of the control board or electrical equipment, the delay time difference of the signal transmitted by the multiple signal wiring is reduced by using the connection means, and the signal is transmitted by the multiple signal wiring. The reliability of the resulting signal can be improved. In addition, it is possible to easily and flexibly design the wiring pattern in the internal circuit of the control board or the electric device, and the increase in the area for arranging the wiring pattern in the internal circuit of the control board or the electric device is suppressed. The size of the device can be reduced.

この発明は、パチンコ遊技機1に限らずスロットマシンなどにも適用できる。スロットマシンは、例えば複数種類の識別情報となる図柄の可変表示といった所定の遊技を行い、その遊技結果に基づいて所定の遊技価値を付与可能となる任意の遊技機であり、より具体的に、1ゲームに対して所定の賭数(メダル枚数またはクレジット数)を設定することによりゲームが開始可能になるとともに、各々が識別可能な複数種類の識別情報(図柄)を可変表示する可変表示装置(例えば複数のリールなど)の表示結果が導出表示されることにより1ゲームが終了し、その表示結果に応じて入賞(例えばチェリー入賞、スイカ入賞、ベル入賞、リプレイ入賞、BB入賞、RB入賞など)が発生可能とされた遊技機である。このようなスロットマシンにおいて、遊技制御を行うための遊技制御用マイクロコンピュータを含めたハードウェア資源と、所定の処理を行うソフトウェアとが協働することにより、上記実施の形態で示されたパチンコ遊技機1が有する特徴の全部または一部を備えるように構成されていればよい。 The present invention can be applied not only to the pachinko gaming machine 1 but also to slot machines and the like. A slot machine is an arbitrary game machine capable of performing a predetermined game such as a variable display of a symbol serving as a plurality of types of identification information and imparting a predetermined game value based on the game result. A variable display device (a variable display device) that can start a game by setting a predetermined number of bets (number of medals or credits) for one game and variably displays a plurality of types of identification information (designs) that can be identified by each. One game ends when the display results of (for example, multiple reels, etc.) are derived and displayed, and prizes are awarded according to the display results (for example, cherry prize, watermelon prize, bell prize, replay prize, BB prize, RB prize, etc.). Is a game machine that can generate. In such a slot machine, the pachinko game shown in the above-described embodiment is achieved by the cooperation of hardware resources including a game control microcomputer for performing game control and software that performs predetermined processing. It suffices that it is configured to have all or a part of the features of the machine 1.

その他にも、遊技機の装置構成や各種の動作などは、この発明の趣旨を逸脱しない範囲で、任意に変更および修正が可能である。加えて、この発明の遊技機は、入賞の発生に基づいて所定数の遊技媒体を景品として払い出す払出式遊技機に限定されるものではなく、遊技媒体を封入し入賞の発生に基づいて得点を付与する封入式遊技機にも適用することができる。スロットマシンは、遊技用価値としてメダル並びにクレジットを用いて賭数が設定されるものに限定されず、遊技用価値として遊技球を用いて賭数を設定するスロットマシンや、遊技用価値としてクレジットのみを使用して賭数を設定する完全クレジット式のスロットマシンであってもよい。 In addition, the device configuration and various operations of the game machine can be arbitrarily changed and modified without departing from the spirit of the present invention. In addition, the game machine of the present invention is not limited to a pay-out type game machine that pays out a predetermined number of game media as a prize based on the occurrence of a prize, but a score is scored based on the occurrence of a prize by enclosing the game medium. It can also be applied to an enclosed game machine that grants. Slot machines are not limited to those in which the number of bets is set using medals and credits as the game value, but only slot machines that set the number of bets using game balls as the game value and credits as the game value. It may be a fully credited slot machine that sets the number of bets using.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are exemplary in all respects and not restrictive. The scope of the present invention is shown not by the above description but by the scope of claims, and it is intended that all modifications within the meaning and scope equivalent to the scope of claims are included.

(課題解決手段および効果に関する説明)
以上説明したように、本願に係るパチンコ遊技機1などの遊技機では、レセプタクルKRE1のような配線接続装置において、信号端子となる端子TA02の両側を挟む位置で、一対の接地端子となる端子TA01、TA03が演出制御基板12の基板上に表面実装されることにより、適切な基板構成が可能になる。
(Explanation of problem solving means and effects)
As described above, in a gaming machine such as the pachinko gaming machine 1 according to the present application, in a wiring connection device such as the receptacle KRE1, the terminal TA01 serving as a pair of ground terminals is located at a position sandwiching both sides of the terminal TA02 serving as a signal terminal. , TA03 is surface-mounted on the substrate of the effect control substrate 12, so that an appropriate substrate configuration becomes possible.

端子TA01、TA03がダミーパッドDP1、DP2に接合され、端子TA01〜TA03の先端部が基板ケース800のカバー部材802に被覆されることにより、適切な基板構成が可能になる。 The terminals TA01 and TA03 are joined to the dummy pads DP1 and DP2, and the tips of the terminals TA01 to TA03 are covered with the cover member 802 of the substrate case 800, whereby an appropriate substrate configuration becomes possible.

レセプタクルKRE1には、ダミーパッドDP3、DP4に接合される固定用金具SS01、SS02が側面PL2の側に設けられることにより、適切な基板構成が可能になる。 The receptacle KRE1 is provided with fixing metal fittings SS01 and SS02 joined to the dummy pads DP3 and DP4 on the side surface PL2, so that an appropriate substrate configuration can be achieved.

開口領域836aにおける内周壁面836bとレセプタクルKRE1との間隔は、部品収容部802aに近い側の開口幅W2が遠い側の開口幅W1よりも広く形成されることにより、適切な基板構成が可能になる。 The distance between the inner peripheral wall surface 836b and the receptacle KRE1 in the opening region 836a is such that the opening width W2 on the side closer to the component housing portion 802a is wider than the opening width W1 on the far side, so that an appropriate substrate configuration is possible. Become.

レセプタクルKRE1の端子TA01〜TA03は、それぞれ開口領域836aにて基板ケース800のカバー部材802により被覆されず露出する露出部と基板ケース800のカバー部材802により被覆されて露出しない被覆部とが形成されることにより、適切な基板構成が可能になる。 The terminals TA01 to TA03 of the receptacle KRE1 are formed with an exposed portion that is not covered by the cover member 802 of the substrate case 800 and is exposed by the cover member 802 of the substrate case 800 in the opening region 836a, respectively. As a result, an appropriate substrate configuration becomes possible.

レセプタクルKRE1の端子TA01〜TA03が表面実装された実装位置は開口周縁部840により被覆され、開口周縁部840と演出制御基板12の基板面とが実装位置に近接するスペースSP1を形成することにより、適切な基板構成が可能になる。 The mounting positions where the terminals TA01 to TA03 of the receptacle KRE1 are surface-mounted are covered by the opening peripheral edge portion 840, and the opening peripheral edge portion 840 and the substrate surface of the effect control board 12 form a space SP1 close to the mounting position. Appropriate board configuration is possible.

あるいは、演出制御基板12では直流34Vの電源電圧VSL2がそのまま電源電圧VSLとして出力され、ドライバ基板19にてフィルタ回路511に入力して電圧を安定化することにより、適切な基板構成が可能になる。 Alternatively, the effect control board 12 outputs the DC 34V power supply voltage VSL2 as it is as the power supply voltage VSL, and inputs it to the filter circuit 511 on the driver board 19 to stabilize the voltage, whereby an appropriate board configuration becomes possible. ..

直流34Vの電源電圧VSLを供給する電源ラインLSLにはフィルタ回路が介在しないことにより、適切な基板構成が可能になる。 By not interposing a filter circuit in the power supply line LSL that supplies the power supply voltage VSL of DC 34V, an appropriate substrate configuration becomes possible.

レセプタクルKRE2において、フィルタ回路131a〜131cのいずれかに接続される端子TA15〜TA24、TA27、TA28の端子数が、フィルタ回路に接続されない端子TA13、TA14の端子数よりも多くなることにより、適切な基板構成が可能になる。 In the receptacle KRE2, the number of terminals TA15 to TA24, TA27, and TA28 connected to any of the filter circuits 131a to 131c is larger than the number of terminals of the terminals TA13 and TA14 not connected to the filter circuit, which is appropriate. The board configuration becomes possible.

フィルタ回路131a〜131cのいずれかに接続される端子TA15〜TA24、TA27、TA28は複数種類の電源電圧を供給可能であり、演出制御基板12ではフィルタ回路に接続されない端子TA13、TA14は一種類の電源電圧を供給可能であり、端子TA13、TA14は端子TA15〜TA24などよりも外側に配置されていることにより、適切な基板構成が可能になる。 Terminals TA15 to TA24, TA27, and TA28 connected to any of the filter circuits 131a to 131c can supply a plurality of types of power supply voltages, and terminals TA13 and TA14 not connected to the filter circuit on the effect control board 12 are one type. Since the power supply voltage can be supplied and the terminals TA13 and TA14 are arranged outside the terminals TA15 to TA24 and the like, an appropriate substrate configuration becomes possible.

電源電圧端子である端子TA13〜TA24、TA27、TA28は、接地端子である端子TA11、TA12と、接地端子である端子TA29、TA30との間に配置されていることにより、適切な基板構成が可能になる。 The terminals TA13 to TA24, TA27, and TA28, which are power supply voltage terminals, are arranged between the terminals TA11, TA12, which are ground terminals, and the terminals TA29, TA30, which are ground terminals, so that an appropriate board configuration is possible. become.

レセプタクルKRE2では、第2電源電圧端子に含まれる端子TA13、TA14と、第1電源電圧端子に含まれる端子TA15〜TA24とが、第1接地端子に含まれる端子TA11、TA12と、第2接地端子に含まれる端子TA25、TA26との間に配置され、第1電源電圧端子に含まれる端子TA27、TA28が、第2接地端子に含まれる端子TA25、TA26と、第3接地端子に含まれる端子TA29、TA30との間に配置されることにより、適切な基板構成が可能になる。 In the receptacle KRE2, the terminals TA13 and TA14 included in the second power supply voltage terminal and the terminals TA15 to TA24 included in the first power supply voltage terminal are the terminals TA11 and TA12 included in the first ground terminal and the second ground terminal. The terminals TA27 and TA28 arranged between the terminals TA25 and TA26 included in the first power supply voltage terminal are the terminals TA25 and TA26 included in the second ground terminal and the terminals TA29 included in the third ground terminal. , By arranging it between TA30, an appropriate substrate configuration becomes possible.

あるいは、演出制御基板12において、1の電源電圧VDD2を、特定の電気部品を駆動するための電源電圧VDLと、増幅回路521に供給するための電源電圧VDSとに分岐した後に、フィルタ回路131aを用いて安定化した電源電圧VDSを増幅回路521に供給することにより、適切な基板構成が可能になる。 Alternatively, in the effect control board 12, after branching the power supply voltage VDD2 of 1 into a power supply voltage VDC for driving a specific electric component and a power supply voltage VDS for supplying the amplifier circuit 521, the filter circuit 131a is provided. By supplying the power supply voltage VDS stabilized by the use to the amplifier circuit 521, an appropriate substrate configuration becomes possible.

フィルタ回路131aから増幅回路521までの配線長LL2を、分岐点DB1にて電源電圧VDLが分岐されてからフィルタ回路131aに入力するまでの配線長LL1よりも短くすることにより、適切な基板構成が可能になる。 By making the wiring length LL2 from the filter circuit 131a to the amplifier circuit 521 shorter than the wiring length LL1 from the branching of the power supply voltage VDC at the branch point DB1 to the input to the filter circuit 131a, an appropriate board configuration can be obtained. It will be possible.

あるいは、ノイズ防止回路135a、135bでは、ノイズ防止回路135cとは異なる回路素子である抵抗を用いることにより、適切な基板構成が可能になる。 Alternatively, in the noise prevention circuits 135a and 135b, an appropriate substrate configuration can be made by using a resistor which is a circuit element different from the noise prevention circuit 135c.

ノイズ防止回路135a、135bはモータやLEDなど特定の電気部品を駆動するための電源電圧に対応して設けられ、ノイズ防止回路135cはCPUやROMなど特定の電気回路を駆動するための電源電圧に対応して設けられることにより、適切な基板構成が可能になる。 The noise prevention circuits 135a and 135b are provided corresponding to the power supply voltage for driving specific electric components such as motors and LEDs, and the noise prevention circuit 135c is used for the power supply voltage for driving specific electric circuits such as CPU and ROM. Correspondingly provided, an appropriate board configuration becomes possible.

あるいは、降圧コンバータ回路132では、フィルタ回路131cにより安定化した電源電圧VDD3が入力されて、直流1.05Vの電源電圧と、直流3.3Vの電源電圧とを出力し、レギュレータ回路133では、直流3.3Vの電源電圧が入力されて、直流1.5Vの電源電圧を出力することにより、適切な基板構成が可能になる。 Alternatively, in the buck converter circuit 132, the power supply voltage VDD3 stabilized by the filter circuit 131c is input, and the power supply voltage of DC 1.05V and the power supply voltage of DC 3.3V are output, and in the regulator circuit 133, the power supply voltage is DC. By inputting a power supply voltage of 3.3V and outputting a power supply voltage of DC 1.5V, an appropriate board configuration becomes possible.

降圧コンバータ回路132に供給される電圧と同一または略同一の電源電圧VDCは、電源監視回路140に供給されることにより、適切な基板構成が可能になる。 The power supply voltage VDC, which is the same as or substantially the same as the voltage supplied to the buck converter circuit 132, is supplied to the power supply monitoring circuit 140, so that an appropriate substrate configuration can be performed.

降圧コンバータ回路132から出力された直流1.05Vの電源電圧は、例えば表示制御部123のグラフィックスプロセッサといった、特定のマイクロプロセッサに供給されることにより、適切な基板構成が可能になる。 The DC 1.05V power supply voltage output from the buck converter circuit 132 is supplied to a specific microprocessor such as the graphics processor of the display control unit 123, so that an appropriate substrate configuration can be made.

降圧コンバータ回路132から出力された直流3.3Vの電源電圧は、例えばROM121に供給され、レギュレータ回路133から出力される直流1.5Vの電源電圧により駆動するRAM122などの電気部品よりも先に起動可能となることにより、適切な基板構成が可能である。 The DC 3.3V power supply voltage output from the buck converter circuit 132 is supplied to the ROM 121, for example, and starts before the electric components such as the RAM 122 driven by the DC 1.5V power supply voltage output from the regulator circuit 133. By making it possible, an appropriate substrate configuration is possible.

レギュレータ回路133から出力された直流1.5Vの電源電圧は、例えばRAM122といった、演出制御基板12とは異なる基板として構成されたものに供給されることにより、適切な基板構成が可能になる。 The DC 1.5V power supply voltage output from the regulator circuit 133 is supplied to a board configured as a board different from the effect control board 12, such as a RAM 122, so that an appropriate board configuration can be made.

(特徴部30AKの課題解決手段および効果に関する説明)
例えばパチンコ遊技機1など、遊技が可能な遊技機であって、例えば図17に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりRAM102やCPU103などの複数の電気部品が接続された主基板11などの基板を備え、パターンは、例えば領域30AK10Rなど、複数の信号配線が平行または略平行な第1形状となる平行配線部と、例えば領域30AK11Rなど、複数の信号配線のうち少なくとも1の信号配線が、他の信号配線と平行ではない第2形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となる。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
(Explanation of problem-solving means and effects of feature section 30AK)
For example, a game machine capable of playing a game such as a pachinko game machine 1, for example, as shown in FIG. 17, a pattern constituting a plurality of signal wirings is formed, and a plurality of electric wires such as a RAM 102 and a CPU 103 are formed by the plurality of signal wirings. A substrate such as a main substrate 11 to which components are connected is provided, and a pattern includes a parallel wiring portion having a first shape in which a plurality of signal wirings are parallel or substantially parallel, for example, region 30AK10R, and a plurality of signals such as region 30AK11R. At least one signal wiring of the wiring includes a specific wiring portion having a second shape that is not parallel to the other signal wiring, and the wiring length of each signal wiring included in the plurality of signal wirings is the same or substantially the same. Become. This enables an appropriate board configuration that reduces the delay time difference of signals transmitted by a plurality of signal wirings.

例えば配線のパターン30AK10Dが構成する信号配線など、第2形状を含まない信号配線は、複数の電気部品における接続端子間の距離が、例えば配線のパターン30AK11D〜30AK13Dが構成する信号配線など、第2形状を含む信号配線よりも長くてもよい。これにより、配線のパターンを配置する基板面積の増大が抑制されて、基板を小型化するために適切な基板構成が可能になる。 For example, a signal wiring that does not include the second shape, such as a signal wiring composed of the wiring pattern 30AK10D, has a second distance between connection terminals in a plurality of electrical components, for example, a signal wiring composed of the wiring patterns 30AK11D to 30AK13D. It may be longer than the signal wiring including the shape. As a result, an increase in the board area on which the wiring pattern is arranged is suppressed, and an appropriate board configuration for miniaturizing the board becomes possible.

例えばスペース領域30AK0SPなど、第2形状となる信号配線に近接する所定領域には、導体が設けられていなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。 For example, a conductor may not be provided in a predetermined region close to the signal wiring having the second shape, such as the space region 30AK0SP. This enables an appropriate substrate configuration in which electromagnetic interference due to electromagnetic noise in a plurality of signal wirings is prevented or suppressed.

基板には、例えばスルーホール30AK1H、30AK2Hなど、基板の一面に設けられた信号配線と基板の他面に設けられた信号配線とを電気的に接続可能なスルーホールが設けられ、複数の信号配線に含まれる各信号配線の配線長は、スルーホールにより接続された信号配線について、スルーホールの長さを含めて同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。 The board is provided with through holes such as through holes 30AK1H and 30AK2H that can electrically connect the signal wiring provided on one surface of the board and the signal wiring provided on the other surface of the board, and a plurality of signal wirings are provided. The wiring length of each signal wiring included in the above may be the same or substantially the same for the signal wiring connected by the through hole, including the length of the through hole. This enables an appropriate board configuration that reduces the delay time difference of signals transmitted by a plurality of signal wirings.

基板は、例えば表面層30AK1S、グランド層30AK1L、電源層30AK2L、配線層30AK3L、電源層30AK4L、裏面層30AK2Sなど、複数の層を含み、複数の層のうち第2形状となる信号配線が設けられる層に隣接するグランド層30AK1Lなどの導体層では、信号の伝送が行われなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。 The substrate includes a plurality of layers such as a front surface layer 30AK1S, a ground layer 30AK1L, a power supply layer 30AK2L, a wiring layer 30AK3L, a power supply layer 30AK4L, and a back surface layer 30AK2S, and a signal wiring having a second shape among the plurality of layers is provided. The signal may not be transmitted in the conductor layer such as the ground layer 30AK1L adjacent to the layer. This enables an appropriate substrate configuration in which electromagnetic interference due to electromagnetic noise in a plurality of signal wirings is prevented or suppressed.

複数の電気部品として、例えばCPU103など、所定の処理を実行可能な処理手段と、例えばRAM102など、処理の実行に関する情報を記憶可能な記憶手段とが接続されてもよい。これにより、複数の電気部品として処理手段や記憶手段に接続された複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。 As a plurality of electric components, a processing means capable of executing a predetermined process such as a CPU 103 and a storage means capable of storing information related to the execution of the process such as a RAM 102 may be connected. This enables an appropriate substrate configuration that reduces the delay time difference of signals transmitted by a plurality of signal wirings connected to a processing means or a storage means as a plurality of electric components.

あるいは、例えばパチンコ遊技機1など、遊技が可能な遊技機であって、例えば図17に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりRAM102やCPU103などの複数の電気部品が接続された主基板11などの基板を備え、パターンは、例えば領域30AK10Rなど、複数の信号配線が平行または略平行な第1形状となる平行配線部と、例えば領域30AK11Rなど、複数の信号配線が第1形状とは異なる第2形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。 Alternatively, a gaming machine capable of playing a game, such as the pachinko gaming machine 1, for example, as shown in FIG. 17, a pattern constituting a plurality of signal wirings is formed, and a plurality of RAM 102, CPU 103, etc. A plurality of patterns are provided, such as a parallel wiring portion having a first shape in which a plurality of signal wirings are parallel or substantially parallel, such as a region 30AK10R, and a plurality of patterns such as a region 30AK11R. The signal wiring of the above may include a specific wiring portion having a second shape different from the first shape, and the wiring length of each signal wiring included in the plurality of signal wirings may be the same or substantially the same. This enables an appropriate board configuration that reduces the delay time difference of signals transmitted by a plurality of signal wirings.

あるいは、例えばパチンコ遊技機1など、遊技が可能な遊技機であって、例えば図17に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりRAM102やCPU103などの複数の電気部品が接続された主基板11などの基板を備え、パターンは、例えば配線のパターン30AK10Dなど、複数の信号配線のうち少なくとも1の信号配線が、直線形状または略直線形状を含む第1形状となる第1パターンと、例えば配線のパターン30AK11D〜30AK13Dなど、複数の信号配線のうち第1パターンに含まれない他の信号配線が、第1形状とは異なる第2形状となる第2パターンとを含み、第1パターンおよび第2パターンは、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。 Alternatively, for example, a game machine capable of playing a game such as a pachinko game machine 1, and as shown in FIG. 17, for example, a pattern constituting a plurality of signal wirings is formed, and a plurality of RAM 102, CPU 103, etc. are formed by the plurality of signal wirings. The pattern includes a substrate such as a main substrate 11 to which the electrical components of the above are connected, and the pattern is a first shape including a linear shape or a substantially linear shape in at least one signal wiring among a plurality of signal wirings such as a wiring pattern 30AK10D. And the second pattern in which the other signal wirings that are not included in the first pattern among the plurality of signal wirings, such as the wiring patterns 30AK11D to 30AK13D, have a second shape different from the first shape. In the first pattern and the second pattern, the wiring length of each signal wiring included in the plurality of signal wirings may be the same or substantially the same. This enables an appropriate board configuration that reduces the delay time difference of signals transmitted by a plurality of signal wirings.

あるいは、例えばパチンコ遊技機1など、遊技が可能な遊技機であって、例えば図17に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりRAM102やCPU103などの複数の電気部品が接続された主基板11などの基板を備え、パターンは、複数の信号配線のうち少なくとも1の信号配線が、区間30AK0SCなどの所定区間を最短または略最短の距離で接続する配線のパターン30AK10D、30AK11Dなどの第1パターンと、複数の信号配線のうち第1パターンに含まれない他の信号配線が、所定区間を第1パターンよりも長い距離で接続する配線のパターン30AK12D、30AK13Dなどの第2パターンとを含み、第1パターンおよび第2パターンは、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。 Alternatively, for example, a game machine capable of playing a game such as a pachinko game machine 1, and as shown in FIG. 17, for example, a pattern constituting a plurality of signal wirings is formed, and a plurality of RAM 102, CPU 103, etc. are formed by the plurality of signal wirings. A board such as a main board 11 to which the electrical components of the above are connected is provided, and the pattern is a wiring in which at least one signal wiring among a plurality of signal wirings connects a predetermined section such as the section 30AK0SC at the shortest or substantially the shortest distance. Wiring patterns 30AK12D, 30AK13D, etc., in which the first pattern such as patterns 30AK10D and 30AK11D and other signal wirings that are not included in the first pattern among a plurality of signal wirings connect a predetermined section at a longer distance than the first pattern. In the first pattern and the second pattern, the wiring lengths of the respective signal wirings included in the plurality of signal wirings may be the same or substantially the same. This enables an appropriate board configuration that reduces the delay time difference of signals transmitted by a plurality of signal wirings.

第1パターンは、複数の電気部品における接続端子間の距離が、第2パターンよりも長くてもよい。これにより、配線のパターンを配置する基板面積の増大が抑制されて、基板を小型化するために適切な基板構成が可能になる。 In the first pattern, the distance between the connection terminals in the plurality of electric components may be longer than that in the second pattern. As a result, an increase in the board area on which the wiring pattern is arranged is suppressed, and an appropriate board configuration for miniaturizing the board becomes possible.

例えばスペース領域30AK0SPなど、第2パターンに近接する所定領域には、導体が設けられていなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。 A conductor may not be provided in a predetermined region close to the second pattern, for example, the space region 30AK0SP. This enables an appropriate substrate configuration in which electromagnetic interference due to electromagnetic noise in a plurality of signal wirings is prevented or suppressed.

基板は、例えば表面層30AK1S、グランド層30AK1L、電源層30AK2L、配線層30AK3L、電源層30AK4L、裏面層30AK2Sなど、複数の層を含み、複数の層のうち第2パターンに含まれる信号配線が設けられる層に隣接するグランド層30AK1Lなどの導体層では、信号の伝送が行われなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。 The substrate includes a plurality of layers such as a front surface layer 30AK1S, a ground layer 30AK1L, a power supply layer 30AK2L, a wiring layer 30AK3L, a power supply layer 30AK4L, and a back surface layer 30AK2S, and is provided with signal wiring included in the second pattern among the plurality of layers. The signal may not be transmitted in the conductor layer such as the ground layer 30AK1L adjacent to the layer. This enables an appropriate substrate configuration in which electromagnetic interference due to electromagnetic noise in a plurality of signal wirings is prevented or suppressed.

(特徴部42AKの課題解決手段および効果に関する説明)
例えばパチンコ遊技機1など、遊技が可能な遊技機であって、例えば図25(A)に示すように、複数の信号配線を構成するパターンとして、例えば配線の第1パターン42AK10と配線の第2パターン42AK11などの第1パターンと第2パターンとが形成され、複数の信号配線によりRAM102やCPU103などの複数の電気部品が接続された主基板11などの基板を備え、第1パターンおよび第2パターンのうち一方のパターンにより構成される信号配線が、例えば第1形状部42AK10Lなど、直線または略直線の第1形状となる第1形状部に対応して、第1パターンおよび第2パターンのうち他方のパターンにより構成される信号配線が、例えば第2形状部42AK11Mなど、第1形状とは異なる第2形状となる第2形状部を含み、例えば第1形状部42AK11Lなど、他方のパターンにより構成される信号配線における第1形状部に対応して、例えば第2形状部42AK10Mなど、一方のパターンにより構成される信号配線が第2形状部を含む。これにより、配線のパターンを配置する基板面積の増大が抑制されて、基板を小型化するために適切な基板構成が可能になる。
(Explanation of problem-solving means and effects of feature 42AK)
For example, a game machine capable of playing a game such as a pachinko game machine 1, and as shown in FIG. 25 (A), for example, as a pattern constituting a plurality of signal wirings, for example, the first pattern 42AK10 of wiring and the second wiring A first pattern and a second pattern such as the pattern 42AK11 are formed, and a substrate such as a main substrate 11 to which a plurality of electric components such as a RAM 102 and a CPU 103 are connected by a plurality of signal wirings is provided, and the first pattern and the second pattern are provided. The signal wiring composed of one of the patterns corresponds to the first shape portion having the first shape of a straight line or a substantially straight line, for example, the first shape portion 42AK10L, and the other of the first pattern and the second pattern. The signal wiring composed of the above patterns includes a second shape portion having a second shape different from the first shape, such as the second shape portion 42AK11M, and is composed of the other pattern, for example, the first shape portion 42AK11L. Corresponding to the first shape portion in the signal wiring, the signal wiring composed of one pattern, for example, the second shape portion 42AK10M, includes the second shape portion. As a result, an increase in the board area on which the wiring pattern is arranged is suppressed, and an appropriate board configuration for miniaturizing the board becomes possible.

第1パターンと第2パターンは、各信号配線の配線長が同一または略同一となるように形成されていてもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。 The first pattern and the second pattern may be formed so that the wiring lengths of the respective signal wirings are the same or substantially the same. This enables an appropriate board configuration that reduces the delay time difference of signals transmitted by a plurality of signal wirings.

例えば図26に示すように、第2形状部は、第1パターンにより構成される信号配線と第2パターンにより構成される信号配線とで異なる方向に形成されてもよい。これにより、基板面における配線のパターン設計を容易かつ柔軟に行うことができ、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 For example, as shown in FIG. 26, the second shape portion may be formed in different directions in the signal wiring formed by the first pattern and the signal wiring formed by the second pattern. As a result, the wiring pattern design on the substrate surface can be easily and flexibly performed, the increase in the substrate area for arranging the wiring pattern can be suppressed, and the substrate can be miniaturized.

例えば図27に示すように、第2形状部は、第1パターンにより構成される信号配線と第2パターンにより構成される信号配線とで異なる配線幅に形成されてもよい。これにより、各信号配線における特性インピーダンスを容易に調整して、電気信号の種類などに応じた適切な伝送が可能になる。 For example, as shown in FIG. 27, the second shape portion may be formed with different wiring widths for the signal wiring composed of the first pattern and the signal wiring composed of the second pattern. As a result, the characteristic impedance of each signal wiring can be easily adjusted, and appropriate transmission according to the type of electric signal or the like becomes possible.

例えば図28(A)に示すように、第2形状部は、第1パターンにより構成される信号配線と第2パターンにより構成される信号配線とが平行または略平行に形成される平行配線部を含んでもよい。これにより、基板面における配線のパターン設計を容易かつ柔軟に行うことができ、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 For example, as shown in FIG. 28 (A), the second shape portion is a parallel wiring portion in which the signal wiring formed by the first pattern and the signal wiring formed by the second pattern are formed in parallel or substantially parallel to each other. It may be included. As a result, the wiring pattern design on the substrate surface can be easily and flexibly performed, the increase in the substrate area for arranging the wiring pattern can be suppressed, and the substrate can be miniaturized.

例えば図29(A)および図29(B)に示すように、第1パターンまたは第2パターンにより構成される信号配線における第2形状部にて、他のパターンにより構成される信号配線と接続されるように実装された回路部品42AK1Rなどの回路部品を備えてもよい。これにより、信号配線における伝送特性などを適切に調整することができ、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 For example, as shown in FIGS. 29 (A) and 29 (B), the second shape portion of the signal wiring composed of the first pattern or the second pattern is connected to the signal wiring composed of other patterns. Circuit components such as the circuit component 42AK1R mounted as described above may be provided. As a result, the transmission characteristics in the signal wiring can be appropriately adjusted, the increase in the board area on which the wiring pattern is arranged can be suppressed, and the size of the board can be reduced.

例えば図29(A)に示すように、第1パターンまたは第2パターンにより構成される信号配線における第2形状部とは異なる第1形状部42AK52Lなどの配線部に接続されるように実装された回路部品42AK2Rなどの回路部品を備えてもよい。これにより、信号配線における伝送特性などを適切に調整することができ、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 For example, as shown in FIG. 29 (A), it is mounted so as to be connected to a wiring portion such as a first shape portion 42AK52L different from the second shape portion in the signal wiring composed of the first pattern or the second pattern. A circuit component such as a circuit component 42AK2R may be provided. As a result, the transmission characteristics in the signal wiring can be appropriately adjusted, the increase in the board area on which the wiring pattern is arranged can be suppressed, and the size of the board can be reduced.

(特徴部43AKの課題解決手段および効果に関する説明)
例えばパチンコ遊技機1など、遊技が可能な遊技機であって、例えば図30に示すように、複数の信号配線を構成するパターンとして、例えば配線の第1パターン43AK10と配線の第2パターン43AK11などの第1パターンと第2パターンとが形成され、複数の信号配線によりRAM102やCPU103などの複数の電気部品が接続された主基板11などの基板を備え、第1パターンおよび第2パターンのうち一方のパターンにより構成される信号配線が、例えば第1形状部43AK10L、43AK11Lなど、直線または略直線の第1形状となる第1形状部に対応して、第1パターンおよび第2パターンのうち他方のパターンにより構成される信号配線が、例えば第2形状部43AK10M、43AK11Mなど、第1形状とは異なる第2形状となる第2形状部を含み、例えばテストポイント43AK10P、43AK11Pなど、第2形状部に接続確認用の特定導体部が設けられている。これにより、配線のパターンを適切に配置でき、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
(Explanation of problem-solving means and effects of feature unit 43AK)
For example, a game machine capable of playing a game such as a pachinko game machine 1, and as shown in FIG. 30, for example, as a pattern constituting a plurality of signal wirings, for example, a first pattern 43AK10 of wiring and a second pattern 43AK11 of wiring are used. The first pattern and the second pattern are formed, and a board such as a main board 11 to which a plurality of electric components such as a RAM 102 and a CPU 103 are connected by a plurality of signal wirings is provided, and one of the first pattern and the second pattern. The signal wiring composed of the above patterns corresponds to the first shape portion having the first shape of a straight line or a substantially straight line, for example, the first shape portion 43AK10L, 43AK11L, and the other of the first pattern and the second pattern. The signal wiring formed by the pattern includes a second shape portion having a second shape different from the first shape, such as the second shape portion 43AK10M, 43AK11M, and is formed in the second shape portion such as the test points 43AK10P, 43AK11P. A specific conductor part for checking the connection is provided. As a result, the wiring pattern can be appropriately arranged, various structures can be appropriately arranged, the increase in the substrate area can be suppressed, and the size of the substrate can be reduced.

特定導体部は、例えばはんだ、あるいは銅箔などの金属材料を用いて形成され、例えば図30に示す配線幅W5<直径W6のように、第1パターンまたは第2パターンにより構成される信号配線の配線幅よりも広くなるように形成されていてもよい。これにより、信号配線の電気特性検査を容易に行うことができ、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。 The specific conductor portion is formed by using a metal material such as solder or copper foil, and is a signal wiring composed of a first pattern or a second pattern, for example, a wiring width W5 <diameter W6 shown in FIG. 30. It may be formed so as to be wider than the wiring width. As a result, the electrical characteristics of the signal wiring can be easily inspected, the wiring pattern is appropriately arranged, and various structures are appropriately arranged to suppress the increase in the substrate area and reduce the size of the substrate. Can be planned.

基板は、例えば図31に示す表面層44AK1S、グランド層44AK1L、電源層44AK2L、配線層44AK3L、電源層44AK4L、裏面層44AK2Sなど、複数の層を含み、特定導体部は、複数の層のうち特定導体部が設けられる層とは異なる導体層と、例えばスルーホール44AK1H、44AK2Hなどのスルーホールにより接続されてもよい。これにより、信号配線や導体層の電気特性検査を容易に行うことができ、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。 The substrate includes a plurality of layers such as the surface layer 44AK1S, the ground layer 44AK1L, the power supply layer 44AK2L, the wiring layer 44AK3L, the power supply layer 44AK4L, and the back surface layer 44AK2S shown in FIG. 31, and the specific conductor portion is specified among the plurality of layers. It may be connected to a conductor layer different from the layer provided with the conductor portion by, for example, through holes such as through holes 44AK1H and 44AK2H. As a result, the electrical characteristics of the signal wiring and the conductor layer can be easily inspected, the wiring pattern is appropriately arranged, and various structures are appropriately arranged so that the increase in the substrate area is suppressed and the substrate is suppressed. Can be miniaturized.

(特徴部44AKの課題解決手段および効果に関する説明)
例えばパチンコ遊技機1など、遊技が可能な遊技機であって、例えば図30に示すように、複数の信号配線を構成するパターンとして、例えば配線の第1パターン43AK10と配線の第2パターン43AK11などの第1パターンと第2パターンとが形成され、複数の信号配線によりRAM102やCPU103などの複数の電気部品が接続された主基板11などの基板を備え、第1パターンおよび第2パターンのうち一方のパターンにより構成される信号配線が、例えば第1形状部43AK10L、43AK11Lなど、直線または略直線の第1形状となる第1形状部に対応して、第1パターンおよび第2パターンのうち他方のパターンにより構成される信号配線が、例えば第2形状部43AK10M、43AK11Mなど、第1形状とは異なる第2形状となる第2形状部を含み、例えば図31に示す表面層44AK1Sなど、基板の一面に、例えば配線のパターン44AK10P、44AK11Pにより構成される信号配線などの第2形状部を含む信号配線が設けられ、例えば裏面層44AK2Sなど、基板の他面に、例えばテストポイント44AK11TPなど、接続確認用の特定導体部が設けられている。これにより、信号配線や導体層の電気特性検査を容易に行うことができ、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
(Explanation of Problem Solving Means and Effects of Feature 44AK)
For example, a game machine capable of playing a game such as a pachinko game machine 1, and as shown in FIG. 30, for example, as a pattern constituting a plurality of signal wirings, for example, a first pattern 43AK10 of wiring and a second pattern 43AK11 of wiring are used. The first pattern and the second pattern are formed, and a board such as a main board 11 to which a plurality of electric components such as a RAM 102 and a CPU 103 are connected by a plurality of signal wirings is provided, and one of the first pattern and the second pattern. The signal wiring composed of the above patterns corresponds to the first shape portion having the first shape of a straight line or a substantially straight line, for example, the first shape portion 43AK10L, 43AK11L, and the other of the first pattern and the second pattern. The signal wiring formed by the pattern includes a second shape portion having a second shape different from the first shape, such as the second shape portions 43AK10M and 43AK11M, and one surface of the substrate such as the surface layer 44AK1S shown in FIG. Is provided with a signal wiring including a second shape portion such as a signal wiring composed of, for example, wiring patterns 44AK10P and 44AK11P, for connection confirmation such as a test point 44AK11TP on another surface of the substrate such as the back surface layer 44AK2S. A specific conductor portion is provided. As a result, the electrical characteristics of the signal wiring and the conductor layer can be easily inspected, the wiring pattern is appropriately arranged, and various structures are appropriately arranged to suppress the increase in the substrate area and to suppress the increase in the substrate area. Can be miniaturized.

(特徴部45AKの課題解決手段および効果に関する説明)
図36に示すように、平面視した場合に、矩形状の電子部品45AK60は、その辺45AK60a〜45AK60dが、矩形状のヒートシンクの辺45AK40a〜45AK40dと平行とならないように配置されている。これにより、電子部品45AK60から発生した熱の放熱効果を高めることができる。
(Explanation of problem-solving means and effects of feature 45AK)
As shown in FIG. 36, the rectangular electronic components 45AK60 are arranged so that their sides 45AK60a to 45AK60d are not parallel to the sides 45AK40a to 45AK40d of the rectangular heat sink when viewed in a plan view. As a result, the heat dissipation effect of the heat generated from the electronic component 45AK60 can be enhanced.

各辺をヒートシンクの辺45AK40a〜45AK40dと平行となるように配置した電子部品45AK61を、中心点Oを中心に所定角度θだけ回転させることで、電子部品45AK60の配置とすることができる。所定角度θは例えば略45°である。これにより、電子部品45AK60から発生した熱の放熱効果を高めることができる。 The electronic component 45AK60 can be arranged by rotating the electronic component 45AK61 arranged so that each side is parallel to the sides 45AK40a to 45AK40d of the heat sink by a predetermined angle θ about the center point O. The predetermined angle θ is, for example, approximately 45 °. As a result, the heat dissipation effect of the heat generated from the electronic component 45AK60 can be enhanced.

ヒートシンク45AK40を、左右方向に平行に配列されたフィン45AK42が上下方向を向くように配置している。これにより、下方から上方に向けて移動する空気を、上下方向に沿ったフィン45AK42の間に通すことができ、上方向に移動する空気の流れを阻害することなく、電子部品45AK60から発生した熱の放熱効果を高めることができる。 The heat sink 45AK40 is arranged so that the fins 45AK42 arranged in parallel in the left-right direction face in the vertical direction. As a result, air moving from the bottom to the top can be passed between the fins 45AK42 along the vertical direction, and the heat generated from the electronic component 45AK60 can be passed without obstructing the flow of the air moving in the upward direction. It is possible to enhance the heat dissipation effect of.

電子部品45AK60とヒートシンク45AK40との間に介在した熱伝導シート45AK70を、両面が粘着する柔軟な熱伝導シートとしている。これにより、電子部品45AK60から発生した熱を、熱伝導シート45AK70を介してヒートシンク45AK40にスムーズに伝えることができ、電子部品45AK60から発生した熱の放熱効果を高めることができる。 The heat conductive sheet 45AK70 interposed between the electronic component 45AK60 and the heat sink 45AK40 is a flexible heat conductive sheet in which both sides adhere to each other. As a result, the heat generated from the electronic component 45AK60 can be smoothly transferred to the heat sink 45AK40 via the heat conductive sheet 45AK70, and the heat dissipation effect of the heat generated from the electronic component 45AK60 can be enhanced.

後ケース45AK30には、発熱性の電子部品45AK60にヒートシンク45AK40を押圧する支持部45AK35が設けられている。これにより、電子部品45AK60から発生した熱を、熱伝導シート45AK70を介してヒートシンク45AK40にスムーズに伝えることができ、電子部品45AK60から発生した熱の放熱効果を高めることができる。 The rear case 45AK30 is provided with a support portion 45AK35 that presses the heat sink 45AK40 against the heat-generating electronic component 45AK60. As a result, the heat generated from the electronic component 45AK60 can be smoothly transferred to the heat sink 45AK40 via the heat conductive sheet 45AK70, and the heat dissipation effect of the heat generated from the electronic component 45AK60 can be enhanced.

(特徴部55AKの課題解決手段および効果に関する説明)
例えばパチンコ遊技機1など、遊技が可能な遊技機であって、例えば図40に示すように、複数の信号配線を構成するパターンとして、例えば配線のパターン55AK10〜55AK22などが形成され、複数の信号配線により演出制御基板12と画像表示装置5などの複数の電気部品を接続可能な接続手段として、例えば接続配線部材55AK01を備え、パターンは、例えば図40に示す領域55AK10Zにて、複数の信号配線のうち少なくとも1の信号配線が直線または略直線の第1形状となる一方で、他の信号配線が第1形状とは異なる第2形状となる特定形状部を含み、複数の信号配線に含まれる少なくとも一部の信号配線の配線長が、同一または略同一となる。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な配線構成が可能になる。また、接続手段を用いて狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。
(Explanation of problem-solving means and effects of feature section 55AK)
For example, a game machine capable of playing a game such as a pachinko game machine 1. As shown in FIG. 40, for example, as a pattern constituting a plurality of signal wirings, for example, wiring patterns 55AK10 to 55AK22 are formed, and a plurality of signals are formed. As a connection means capable of connecting a plurality of electrical components such as the effect control board 12 and the image display device 5 by wiring, for example, a connection wiring member 55AK01 is provided, and the pattern is, for example, a plurality of signal wirings in the area 55AK10Z shown in FIG. Of these, at least one signal wiring has a straight or substantially straight first shape, while the other signal wiring includes a specific shape portion having a second shape different from the first shape, and is included in the plurality of signal wirings. The wiring lengths of at least some signal wirings are the same or substantially the same. This enables an appropriate wiring configuration that reduces the delay time difference of signals transmitted by a plurality of signal wirings. Further, the wiring length can be made the same or substantially the same in a narrow range by using the connection means, the increase in the area for arranging the wiring pattern is suppressed, and the wiring configuration suitable for miniaturizing the board or the device. Becomes possible.

接続手段は、例えば図40に示された接続配線部材55AK01のように、L字形状または略L字形状を有していてもよい。これにより、狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。 The connecting means may have an L-shape or a substantially L-shape, for example, the connection wiring member 55AK01 shown in FIG. 40. As a result, the wiring length can be made the same or substantially the same in a narrow range, the increase in the area for arranging the wiring pattern is suppressed, and an appropriate wiring configuration for miniaturizing the board or device becomes possible. ..

接続手段に、例えば図40に示された領域55AK2Zのような曲折部を設けてもよい。これにより、狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。 The connecting means may be provided with a bent portion such as the region 55AK2Z shown in FIG. 40. As a result, the wiring length can be made the same or substantially the same in a narrow range, the increase in the area for arranging the wiring pattern is suppressed, and an appropriate wiring configuration for miniaturizing the board or device becomes possible. ..

例えば図41に示された配線のパターン55AK11、55AK12、55AK31、55AK32のように、パターンは、接続手段の両面に形成されてもよい。これにより、狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。 For example, as the wiring patterns 55AK11, 55AK12, 55AK31, 55AK32 shown in FIG. 41, the patterns may be formed on both sides of the connecting means. As a result, the wiring length can be made the same or substantially the same in a narrow range, the increase in the area for arranging the wiring pattern is suppressed, and an appropriate wiring configuration for miniaturizing the board or device becomes possible. ..

接続手段は、例えば接続配線部材55AK01の基体といった、可撓性を有する第1部材と、例えば補強部材55AK02といった、可撓性を有しない第2部材とを含み、第2部材にて、信号配線と接続されるように実装された回路部品として、例えば回路部品55AK1Rなどを備えてもよい。これにより、回路部品の脱落や信号配線の断線が発生しにくい適切な配線構成が可能になる。 The connecting means includes a flexible first member such as the base of the connecting wiring member 55AK01 and a non-flexible second member such as the reinforcing member 55AK02, and the signal wiring is performed by the second member. As a circuit component mounted so as to be connected to, for example, a circuit component 55AK1R or the like may be provided. This makes it possible to configure an appropriate wiring configuration in which circuit components are less likely to fall off or signal wiring is not easily broken.

接続手段には、例えば図41に示す表面層55AK1Sに設けられた配線のパターン55AK11、55AK12により構成される信号配線など、接続手段の一面に設けられた信号配線と、例えば図41に示す裏面層55AK2Sに設けられた配線のパターン55AK31、55AK32により構成される信号配線など、接続手段の他面に設けられた信号配線とを、電気的に接続可能な貫通部として、例えばスルーホール55AK1H、55AK2Hなどが設けられ、複数の電気部品を複数の信号配線により接続した場合に、例えば図43に示された領域55AK1Zなどのように、接続手段にて形状が変化する変形部には、貫通部が設けられていなくてもよい。これにより、接続手段の強度低下や信号配線の断線が発生しにくい適切な配線構成が可能になる。 The connecting means includes signal wiring provided on one surface of the connecting means, such as a signal wiring composed of wiring patterns 55AK11 and 55AK12 provided on the front surface layer 55AK1S shown in FIG. 41, and a back surface layer shown in FIG. 41, for example. Wiring patterns provided in 55AK2S, such as signal wiring composed of 55AK31 and 55AK32, signal wiring provided on the other surface of the connecting means can be electrically connected as a through portion, for example, through holes 55AK1H, 55AK2H, etc. Is provided, and when a plurality of electric parts are connected by a plurality of signal wirings, a penetration portion is provided in the deformed portion whose shape is changed by the connecting means, for example, the region 55AK1Z shown in FIG. 43. It does not have to be. This enables an appropriate wiring configuration in which the strength of the connecting means is less likely to decrease and the signal wiring is less likely to be broken.

(特徴部56AKの課題解決手段および効果に関する説明)
例えばパチンコ遊技機1など、遊技が可能な遊技機であって、例えば図40に示すように、複数の信号配線を構成するパターンとして、例えば配線のパターン55AK10〜55AK22などが形成された接続配線部材55AK01などの接続手段を備え、複数の電気部品は、複数の信号配線と接続される複数の導体が、例えば第1ピッチW10などの第1ピッチで設けられた第1部品と、例えば第2ピッチW11などの第1ピッチとは異なる第2ピッチで設けられた第2部品とを含み、パターンは、例えば図46や図47に示すように、複数の信号配線が第1部品と接続される一端にて、複数の信号配線が第1ピッチに対応した間隔となるように形成され、複数の信号配線が第2部品と接続される他端にて、複数の信号配線が第2ピッチに対応した間隔となるように形成され、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となり、第1部品および第2部品は、例えばコネクタポート56AK01、56AK02など、複数の信号配線を着脱自在に接続可能な配線接続部品である。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な配線構成が可能になる。また、接続手段を用いて狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。
(Explanation of problem-solving means and effects of feature section 56AK)
For example, a game machine capable of playing a game such as a pachinko game machine 1, and as shown in FIG. 40, for example, a connection wiring member in which a wiring pattern 55AK10 to 55AK22 is formed as a pattern constituting a plurality of signal wirings. The plurality of electrical components are provided with a connecting means such as 55AK01, and a plurality of conductors connected to a plurality of signal wirings are provided with a first component such as a first pitch W10 and a second pitch, for example. The pattern includes a second component provided at a second pitch different from the first pitch such as W11, and the pattern is one end where a plurality of signal wirings are connected to the first component, for example, as shown in FIGS. 46 and 47. At the other end where the plurality of signal wirings are formed at intervals corresponding to the first pitch and the plurality of signal wirings are connected to the second component, the plurality of signal wirings correspond to the second pitch. The wiring lengths of the signal wirings formed so as to be spaced apart and included in the plurality of signal wirings are the same or substantially the same, and the first component and the second component are a plurality of signal wirings such as connector ports 56AK01 and 56AK02. It is a wiring connection component that can be detachably connected. This enables an appropriate wiring configuration that reduces the delay time difference of signals transmitted by a plurality of signal wirings. Further, the wiring length can be made the same or substantially the same in a narrow range by using the connection means, the increase in the area for arranging the wiring pattern is suppressed, and the wiring configuration suitable for miniaturizing the board or the device. Becomes possible.

あるいは、第1部品および第2部品は、例えば電子部品56AK1IC、56AK2ICなど、所定部材に実装された電子部品である。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な配線構成が可能になる。また、接続手段を用いて狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。 Alternatively, the first component and the second component are electronic components mounted on a predetermined member, such as electronic components 56AK1IC and 56AK2IC. This enables an appropriate wiring configuration that reduces the delay time difference of signals transmitted by a plurality of signal wirings. Further, the wiring length can be made the same or substantially the same in a narrow range by using the connection means, the increase in the area for arranging the wiring pattern is suppressed, and the wiring configuration suitable for miniaturizing the board or the device. Becomes possible.

あるいは、第1部品および第2部品のうち一方は、例えばコネクタポート56AK01、56AK02など、複数の信号配線を着脱自在に接続可能な配線接続部品であり、第1部品および第2部品のうち他方は、電子部品56AK1IC、56AK2ICなど、所定部材に実装された電子部品である。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な配線構成が可能になる。また、接続手段を用いて狭い範囲で配線長を同一または略同一にすることができ、配線のパターンを配置する面積の増大が抑制されて、基板や装置を小型化するために適切な配線構成が可能になる。 Alternatively, one of the first component and the second component is a wiring connection component to which a plurality of signal wirings can be detachably connected, such as connector ports 56AK01 and 56AK02, and the other of the first component and the second component is. , Electronic components 56AK1IC, 56AK2IC, and other electronic components mounted on predetermined members. This enables an appropriate wiring configuration that reduces the delay time difference of signals transmitted by a plurality of signal wirings. Further, the wiring length can be made the same or substantially the same in a narrow range by using the connection means, the increase in the area for arranging the wiring pattern is suppressed, and the wiring configuration suitable for miniaturizing the board or the device. Becomes possible.

(特徴部102AKに関する説明)
次に、特徴部102AKとして、パチンコ遊技機1が複数の画像表示装置を備える場合の構成例を説明する。複数の画像表示装置を備えるパチンコ遊技機1は、配線数が増加しやすく、ノイズの悪影響などによる不都合を生じるおそれがある。ノイズの悪影響などによる不都合として、例えばデータや信号の誤り発生率が増大したり、処理や動作の異常発生率が増大したりすることがある。特に、制御基板からの信号経路が長くなる位置に複数の画像表示装置を設ける場合には、配線数とともに配線長も増大するので、ノイズの影響が顕著なものになる。配線数や配線長の増大は、パチンコ遊技機1の製造コストを増加させることにもなる。なお、ノイズの影響には、配線や電気機器が周辺機器に与える影響と、配線や電気機器が周辺機器から受ける影響とのうち、一方または双方を含むものであればよい。特徴部102AKでは、クロック復元可能に符号化された画像データを、差動信号により伝送することで、配線数の増大を抑制して、ノイズの悪影響を防止できるようにする。
(Explanation of feature 102AK)
Next, a configuration example in which the pachinko gaming machine 1 includes a plurality of image display devices as the feature unit 102AK will be described. In the pachinko gaming machine 1 provided with a plurality of image display devices, the number of wirings tends to increase, which may cause inconvenience due to adverse effects of noise and the like. As inconveniences due to adverse effects of noise, for example, the error rate of data and signals may increase, and the error rate of processing and operation may increase. In particular, when a plurality of image display devices are provided at positions where the signal path from the control board becomes long, the wiring length increases with the number of wirings, so that the influence of noise becomes remarkable. Increasing the number of wirings and the wiring length also increases the manufacturing cost of the pachinko gaming machine 1. The influence of noise may include one or both of the influence of wiring and electrical equipment on peripheral devices and the influence of wiring and electrical equipment on peripheral devices. The feature unit 102AK transmits image data encoded so that the clock can be restored by a differential signal, thereby suppressing an increase in the number of wires and preventing an adverse effect of noise.

図49−1は、遊技盤2に設けられたメイン画像表示装置となる画像表示装置5に加えて、遊技機用枠3に設けられた3つのサブ画像表示装置102AK51〜102AK53を備えるパチンコ遊技機1の正面図である。サブ画像表示装置102AK51は、遊技機用枠3の前枠にて、例えば遊技領域に向かって上側となる位置に設けられている。サブ画像表示装置102AK52は、遊技機用枠3の前枠にて、例えば遊技領域に向かって左側となる位置に設けられている。サブ画像表示装置102AK53は、遊技機用枠3の前枠にて、例えば遊技領域に向かって右側となる位置に設けられている。3つのサブ画像表示装置102AK51〜102AK53が設けられる遊技機用枠3の前枠は、遊技機用枠3に含まれるガラス扉枠として構成されてもよいし、ガラス扉枠とは別体の前面枠として構成されてもよい。画像表示装置5の表示画面は、例えば遊技盤2にて透明部材を用いた盤面を通して、遊技者が視認可能となるように構成されていればよい。 FIG. 49-1 shows a pachinko gaming machine including three sub-image display devices 102AK51 to 102AK53 provided in the game machine frame 3 in addition to the image display device 5 which is the main image display device provided in the game board 2. It is a front view of 1. The sub-image display device 102AK51 is provided on the front frame of the gaming machine frame 3 at a position on the upper side, for example, with respect to the gaming area. The sub-image display device 102AK52 is provided on the front frame of the gaming machine frame 3 at a position on the left side, for example, when facing the gaming area. The sub-image display device 102AK53 is provided on the front frame of the gaming machine frame 3 at a position on the right side, for example, with respect to the gaming area. The front frame of the gaming machine frame 3 provided with the three sub-image display devices 102AK51 to 102AK53 may be configured as a glass door frame included in the gaming machine frame 3, or a front surface separate from the glass door frame. It may be configured as a frame. The display screen of the image display device 5 may be configured so that the player can see it through the board surface using the transparent member, for example, on the game board 2.

図49−2は、画像表示装置5とサブ画像表示装置102AK51〜102AK53とを備えるパチンコ遊技機1の斜視図である。遊技機用枠3は、3つのサブ画像表示装置102AK51〜102AK53を配置した遊技領域の周辺部分が、遊技領域から遠ざかるに従って前方側に迫り出すように、傾斜が形成されていればよい。サブ画像表示装置102AK51〜102AK53の表示画面は、遊技者に向かって傾斜がつけられているので、遊技者による視認性が向上し、表示による演出の臨場感を高めることができる。 FIG. 49-2 is a perspective view of the pachinko gaming machine 1 including the image display device 5 and the sub-image display devices 102AK51 to 102AK53. The frame 3 for a game machine may be inclined so that the peripheral portion of the game area in which the three sub-image display devices 102AK51 to 102AK53 are arranged protrudes forward as the distance from the game area increases. Since the display screens of the sub-image display devices 102AK51 to 102AK53 are inclined toward the player, the visibility by the player can be improved, and the presence of the effect by the display can be enhanced.

図49−3は、特徴部102AKに関し、演出の実行や進行を制御するための各種基板や表示装置の配線に関する構成例102AK1を示している。構成例102AK1において、遊技盤2の側である盤側には、演出制御基板12、液晶変換基板102AK20、ドライバ回路102AK40、画像表示装置5が設けられている。また、構成例102AK1において、前枠となる遊技機用枠3の側である枠側には、中継基板102AK30、ドライバ回路102AK42、102AK44、102AK46、サブ画像表示装置102AK51〜102AK53が設けられている。 FIG. 49-3 shows a configuration example 102AK1 relating to the wiring of various substrates and display devices for controlling the execution and progress of the effect with respect to the feature portion 102AK. In the configuration example 102AK1, the effect control board 12, the liquid crystal conversion board 102AK20, the driver circuit 102AK40, and the image display device 5 are provided on the board side, which is the side of the game board 2. Further, in the configuration example 102AK1, a relay board 102AK30, a driver circuit 102AK42, 102AK44, 102AK46, and a sub image display device 102AK51 to 102AK53 are provided on the frame side, which is the side of the gaming machine frame 3 serving as the front frame.

例えば第1の部材である遊技盤2の背面(裏面)には、演出制御基板12と、液晶変換基板102AK20とが設けられている。演出制御基板12は、液晶変換基板102AK20のコネクタ102AK21に対して着脱可能なコネクタ102AK11を備えている。液晶変換基板102AK20は、演出制御基板12のコネクタ102AK11に対して着脱可能なコネクタ102AK21を備えている。 For example, an effect control board 12 and a liquid crystal conversion board 102AK20 are provided on the back surface (back surface) of the game board 2, which is the first member. The effect control board 12 includes a connector 102AK11 that can be attached to and detached from the connector 102AK21 of the liquid crystal conversion board 102AK20. The liquid crystal conversion board 102AK20 includes a connector 102AK21 that can be attached to and detached from the connector 102AK11 of the effect control board 12.

液晶変換基板102AK20には、シリアル送信回路102AK22が設けられている。また、液晶変換基板102AK20は、ケーブルコネクタ102AK23、102AK24を備えている。ケーブルコネクタ102AK23は、コネクタ102AK21の所定端子と液晶変換基板102AK20内で配線接続され、ケーブル102AKC1を着脱可能に構成されている。ケーブルコネクタ102AK24は、シリアル送信回路102AK22の出力端子と液晶変換基板102AK20内で配線接続され、ケーブル102AKC2を着脱可能に構成されている。ケーブル102AKC1は、ドライバ回路102AK40のケーブルコネクタ102AK41と接続される。ドライバ回路102AK40は、例えば画像表示装置5の背面(裏面)に設けられ、画像表示装置5を駆動するための信号を生成する。したがって、ケーブル102AKC1により、コネクタ102AK21の所定端子とドライバ回路102AK40とが電気的に接続される。ケーブル102AKC2は、ドロアコネクタ(凸型ドロアコネクタと凹型ドロアコネクタの一方)となるコネクタ102AK12に結合されている。コネクタ102AK12は、遊技盤2が遊技機用枠3に取り付けられるときに、遊技機用枠3の前枠に設けられた中継基板102AK30において、ドロアコネクタ(凸型ドロアコネクタと凹型ドロアコネクタの他方)として設けられたコネクタ102AK31と結合する。コネクタ102AK12がコネクタ102AK31と結合することで、盤側の液晶変換基板102AK20と枠側の中継基板102AK30とが接続される。 The liquid crystal conversion board 102AK20 is provided with a serial transmission circuit 102AK22. Further, the liquid crystal conversion board 102AK20 includes cable connectors 102AK23 and 102AK24. The cable connector 102AK23 is wired and connected to a predetermined terminal of the connector 102AK21 in the liquid crystal conversion board 102AK20, and the cable 102AKC1 is detachably configured. The cable connector 102AK24 is wired and connected to the output terminal of the serial transmission circuit 102AK22 in the liquid crystal conversion board 102AK20, and the cable 102AKC2 is detachably configured. The cable 102AKC1 is connected to the cable connector 102AK41 of the driver circuit 102AK40. The driver circuit 102AK40 is provided on the back surface (back surface) of the image display device 5, for example, and generates a signal for driving the image display device 5. Therefore, the cable 102AKC1 electrically connects the predetermined terminal of the connector 102AK21 and the driver circuit 102AK40. The cable 102AKC2 is coupled to a connector 102AK12 which is a drawer connector (one of a convex drawer connector and a concave drawer connector). The connector 102AK12 is a drawer connector (the other of the convex drawer connector and the concave drawer connector) in the relay board 102AK30 provided on the front frame of the game machine frame 3 when the game board 2 is attached to the game machine frame 3. It is combined with the connector 102AK31 provided as. By connecting the connector 102AK12 to the connector 102AK31, the liquid crystal conversion board 102AK20 on the board side and the relay board 102AK30 on the frame side are connected.

シリアル送信回路102AK22は、演出制御基板12の演出制御用CPU120や表示制御部123のVDPから出力された画像データを、シリアルデータに対応する差動信号として中継基板102AK30のシリアル受信回路102AK32に向けて送信可能である。なお、演出制御基板12の演出制御用CPU120と、表示制御部123のVDPは、1チップの演出制御プロセッサとして構成されていてもよい。演出制御基板12が備える演出制御プロセッサは、第1表示制御部として、画像表示装置5による演出画像の表示に加えて、サブ画像表示装置102AK51〜102AK53による演出画像の表示を、制御可能であればよい。シリアル送信回路102AK22は、演出制御基板12のコネクタ102AK11および液晶変換基板102AK20のコネクタ102AK21を介して、画像データがパラレルデータとして入力される。 The serial transmission circuit 102AK22 directs the image data output from the effect control CPU 120 of the effect control board 12 and the VDP of the display control unit 123 toward the serial reception circuit 102AK32 of the relay board 102AK30 as a differential signal corresponding to the serial data. It can be sent. The effect control CPU 120 of the effect control board 12 and the VDP of the display control unit 123 may be configured as a one-chip effect control processor. If the effect control processor included in the effect control board 12 can control the display of the effect image by the sub image display devices 102AK51 to 102AK53 in addition to the display of the effect image by the image display device 5, as the first display control unit. Good. In the serial transmission circuit 102AK22, image data is input as parallel data via the connector 102AK11 of the effect control board 12 and the connector 102AK21 of the liquid crystal conversion board 102AK20.

シリアル送信回路102AK22は、例えば入力データバッファ、位相ロックループ、タイミング生成器、符号化器、シリアル変換器、差動信号生成器などを含んで構成される。入力データバッファは、画像データや垂直同期信号および水平同期信号を、パラレルクロックによりラッチし、符号化器による読出可能に格納する。位相ロックループは、パラレルクロックを逓倍して、シリアルクロックを生成する。タイミング生成器は、シリアルクロックを用いて、シリアルデータの送信タイミングを生成する。 The serial transmission circuit 102AK22 includes, for example, an input data buffer, a phase lock loop, a timing generator, an encoder, a serial converter, a differential signal generator, and the like. The input data buffer latches the image data, the vertical synchronization signal, and the horizontal synchronization signal by the parallel clock, and stores them so that they can be read by the encoder. The phase-locked loop multiplies the parallel clock to generate a serial clock. The timing generator uses a serial clock to generate the transmission timing of serial data.

符号化器は、入力データバッファに格納されたパラレルデータを読み出し、予め用意されたルックアップテーブルを参照することなどにより、符号化されたシンボルを生成する。これにより、パラレルデータは、例えば8B10B方式や10B12B方式といった、所定の符号化方式により符号化される。このときには、予め定められた同期パターンを用いて、クロック復元可能としてもよい。あるいは、所定データ量ごとに、スタートビットおよびストップビットとなるクロック情報を埋め込むことにより、クロック復元可能としてもよい。また、ビット値の変化が頻繁に発生するように、符号化されたシンボルが生成される。ビット値の変化が頻繁に発生することで、受信側ではクロック復元を確実に行うことができる。符号化器は、パラレルデータに対するスクランブル処理を実行してもよい。スクランブル処理されたパラレルデータには、同期ビットとなる冗長ビットが付加されてもよい。 The encoder reads the parallel data stored in the input data buffer, refers to a look-up table prepared in advance, and the like to generate an encoded symbol. As a result, the parallel data is encoded by a predetermined coding method such as the 8B10B method or the 10B12B method. At this time, the clock may be restored by using a predetermined synchronization pattern. Alternatively, the clock may be restored by embedding clock information as a start bit and a stop bit for each predetermined amount of data. Also, encoded symbols are generated so that the bit value changes frequently. Since the bit value changes frequently, the clock can be reliably restored on the receiving side. The encoder may perform scrambling on the parallel data. Redundant bits that serve as synchronization bits may be added to the scrambled parallel data.

シリアル変換器は、シリアルクロックと同期して、符号化器により符号化されたパラレルデータを、シリアルデータに変換する。差動信号生成器は、シリアル変換器から供給されるシリアルデータに対応して差動信号を生成し、生成した差動信号を出力する。差動信号生成器により生成される差動信号は、例えばLVDS(Low Voltage Differential Signaling)方式といった、所定の差動信号方式に対応したものであれよい。 The serial converter converts the parallel data encoded by the encoder into serial data in synchronization with the serial clock. The differential signal generator generates a differential signal corresponding to the serial data supplied from the serial converter, and outputs the generated differential signal. The differential signal generated by the differential signal generator may correspond to a predetermined differential signal system such as an LVDS (Low Voltage Differential Signaling) system.

このように、シリアル送信回路102AK22は、パラレルデータとして入力された画像データを、クロック復元可能に符号化して、シリアルデータに対応する差動信号により送信可能とする。画像データがクロック復元可能に符号化されることで、クロック伝送用の信号線を設けることなく、複数のサブ画像表示装置102AK51〜102AK53に対応した画像データを、差動信号により伝送することができる。 In this way, the serial transmission circuit 102AK22 encodes the image data input as parallel data so that the clock can be restored so that the serial data can be transmitted by the differential signal corresponding to the serial data. By encoding the image data so that the clock can be restored, the image data corresponding to the plurality of sub-image display devices 102AK51 to 102AK53 can be transmitted by the differential signal without providing a signal line for clock transmission. ..

第1の部材である遊技盤2の背面(裏面)とは異なる第2の部材として、遊技機用枠3における前枠の背面(裏面)には、中継基板102AK30が設けられている。中継基板102AK30は、ドロアコネクタとなるコネクタ102AK12に対して着脱可能なコネクタ102AK31を備えている。 As a second member different from the back surface (back surface) of the game board 2 which is the first member, a relay board 102AK30 is provided on the back surface (back surface) of the front frame of the game machine frame 3. The relay board 102AK30 includes a connector 102AK31 that can be attached to and detached from the connector 102AK12 that serves as a drawer connector.

中継基板102AK30には、シリアル受信回路102AK32、画像分割処理回路102AK33が設けられている。また、中継基板102AK30は、ケーブルコネクタ102AK34〜102AK36を備えている。ケーブルコネクタ102AK34は、画像分割処理回路102AK33の所定出力端子と中継基板102AK30内で配線接続され、ケーブル102AKC3を着脱可能に構成されている。ケーブルコネクタ102AK35は、画像分割処理回路102AK33の所定出力端子と中継基板102AK30内で配線接続され、ケーブル102AKC4を着脱可能に構成されている。ケーブルコネクタ102AK36は、画像分割処理回路102AK33の所定出力端子と中継基板102AK30内で配線接続され、ケーブル102AKC5を着脱可能に構成されている。 The relay board 102AK30 is provided with a serial reception circuit 102AK32 and an image division processing circuit 102AK33. Further, the relay board 102AK30 includes a cable connector 102AK34 to 102AK36. The cable connector 102AK34 is wired and connected to a predetermined output terminal of the image division processing circuit 102AK33 in the relay board 102AK30, and the cable 102AKC3 is detachably configured. The cable connector 102AK35 is wired and connected to a predetermined output terminal of the image division processing circuit 102AK33 in the relay board 102AK30, and the cable 102AKC4 is detachably configured. The cable connector 102AK36 is wired and connected to a predetermined output terminal of the image division processing circuit 102AK33 in the relay board 102AK30, and the cable 102AKC5 is detachably configured.

ケーブル102AKC3は、ドライバ回路102AK42のコネクタ102AK43と接続される。ドライバ回路102AK42は、例えばサブ画像表示装置102AK51の背面(裏面)に設けられ、サブ画像表示装置102AK51を駆動するための信号を生成する。したがって、ケーブル102AKC3により、画像分割処理回路102AK33とドライバ回路102AK42とが電気的に接続される。ケーブル102AKC4は、ドライバ回路102AK44のコネクタ102AK45と接続される。ドライバ回路102AK44は、例えばサブ画像表示装置102AK52の背面(裏面)に設けられ、サブ画像表示装置102AK52を駆動するための信号を生成する。したがって、ケーブル102AKC4により、画像分割処理回路102AK33とドライバ回路102AK44とが電気的に接続される。ケーブル102AKC5は、ドライバ回路102AK46のコネクタ102AK47と接続される。ドライバ回路102AK46は、例えばサブ画像表示装置102AK53の背面(裏面)に設けられ、サブ画像表示装置102AK53を駆動するための信号を生成する。したがって、ケーブル102AKC5により、画像分割処理回路102AK33とドライバ回路102AK46とが電気的に接続される。 The cable 102AKC3 is connected to the connector 102AK43 of the driver circuit 102AK42. The driver circuit 102AK42 is provided, for example, on the back surface (back surface) of the sub image display device 102AK51, and generates a signal for driving the sub image display device 102AK51. Therefore, the image division processing circuit 102AK33 and the driver circuit 102AK42 are electrically connected by the cable 102AKC3. The cable 102AKC4 is connected to the connector 102AK45 of the driver circuit 102AK44. The driver circuit 102AK44 is provided, for example, on the back surface (back surface) of the sub-image display device 102AK52, and generates a signal for driving the sub-image display device 102AK52. Therefore, the image division processing circuit 102AK33 and the driver circuit 102AK44 are electrically connected by the cable 102AKC4. The cable 102AKC5 is connected to the connector 102AK47 of the driver circuit 102AK46. The driver circuit 102AK46 is provided, for example, on the back surface (back surface) of the sub image display device 102AK53, and generates a signal for driving the sub image display device 102AK53. Therefore, the image division processing circuit 102AK33 and the driver circuit 102AK46 are electrically connected by the cable 102AKC5.

シリアル受信回路102AK32は、液晶変換基板102AK20のシリアル送信回路102AK22から送信されたシリアルデータに対応する差動信号を受信可能である。シリアル受信回路102AK32の入力端子は、コネクタ102AK31と中継基板102AK30内で配線接続され、ケーブル102AKC2を用いて伝送された差動信号が入力される。シリアル受信回路102AK32は、例えば差動受信器、CDR(Clock Data Recovery)回路、パラレル変換器、タイミング生成器、復号化器、出力データバッファなどを含んで構成される。差動受信器は、差動信号を受信し、シリアルデータの各ビットに対応したハイレベルまたはローレベルを判定する。 The serial reception circuit 102AK32 can receive the differential signal corresponding to the serial data transmitted from the serial transmission circuit 102AK22 of the liquid crystal conversion board 102AK20. The input terminal of the serial reception circuit 102AK32 is wired and connected to the connector 102AK31 in the relay board 102AK30, and the differential signal transmitted using the cable 102AKC2 is input. The serial receiving circuit 102AK32 includes, for example, a differential receiver, a CDR (Clock Data Recovery) circuit, a parallel converter, a timing generator, a decoder, an output data buffer, and the like. The differential receiver receives the differential signal and determines the high level or low level corresponding to each bit of serial data.

CDR回路は、差動受信器の出力を監視し、シリアルデータに含まれるクロック成分を抽出して、シリアルクロックを復元する。パラレル変換器は、シリアルクロックと同期して、差動受信器により受信したシリアルデータを、パラレルデータに変換する。タイミング生成器は、シリアルクロックを用いてパラレルクロックを生成し、パラレルデータの復号化や出力のタイミングを生成する。復号化器は、パラレル変換器から供給されるパラレルデータを取得し、予め用意されたルックアップテーブルを参照することなどにより、伝送されたシンボルを画像データに復号化する。シリアル送信回路102AK22の符号化器によりスクランブル処理が実行される場合に、復号化器は、パラレルデータに対するデスクランブル処理を実行してもよい。出力データバッファは、復号化器により復号化された画像データなどを、パラレルクロックによりラッチし、シリアル受信回路102AK32から出力可能に格納する。 The CDR circuit monitors the output of the differential receiver, extracts the clock component contained in the serial data, and restores the serial clock. The parallel converter converts the serial data received by the differential receiver into parallel data in synchronization with the serial clock. The timing generator generates a parallel clock using a serial clock, and generates timing for decoding and outputting parallel data. The decoder acquires the parallel data supplied from the parallel converter, and decodes the transmitted symbol into image data by referring to a lookup table prepared in advance. When the scrambling process is executed by the encoder of the serial transmission circuit 102AK22, the decoding unit may execute the descramble processing on the parallel data. The output data buffer latches the image data or the like decoded by the decoder by a parallel clock and stores it so that it can be output from the serial reception circuit 102AK32.

CDR回路の一例として、電圧制御発振器、位相比較器、周波数比較器、チャージポンプ回路を備えていればよい。電圧制御発振器は、制御電圧に応じた周波数の多相クロック信号を生成する。多相クロック信号は、互いに位相が等間隔にシフトした複数のクロック信号を含んでいればよい。位相比較器は、差動受信器の出力を入力データとし、この入力データの位相を、多相クロック信号に含まれる複数のクロック信号それぞれの位相と比較し、比較結果に応じた位相差信号を生成する。周波数比較器は、位相比較器と同様の入力データを用いて、この入力データの周波数を、多相クロック信号の周波数と比較し、比較結果に応じた位相周波数差信号を生成する。チャージポンプ回路は、位相差信号および位相周波数差信号に応じて電圧レベルを変更可能な制御電圧を生成する。 As an example of the CDR circuit, a voltage controlled oscillator, a phase comparator, a frequency comparator, and a charge pump circuit may be provided. The voltage controlled oscillator generates a multiphase clock signal with a frequency corresponding to the control voltage. The polyphase clock signal may include a plurality of clock signals whose phases are shifted at equal intervals. The phase comparator uses the output of the differential receiver as input data, compares the phase of this input data with the phase of each of a plurality of clock signals included in the polyphase clock signal, and obtains a phase difference signal according to the comparison result. Generate. The frequency comparator uses the same input data as the phase comparator to compare the frequency of the input data with the frequency of the multiphase clock signal, and generates a phase frequency difference signal according to the comparison result. The charge pump circuit generates a control voltage whose voltage level can be changed according to the phase difference signal and the phase frequency difference signal.

画像分割処理回路102AK33は、演出制御基板12の演出制御プロセッサなどにより連結構成された画像データを分割して、サブ画像表示装置102AK51〜102AK53のそれぞれによる演出画像の表示が可能になる画像分割処理を実行する。画像分割処理回路102AK33の入力端子は、シリアル受信回路102AK32の出力端子と中継基板102AK30内で配線接続され、シリアル受信回路102AK32により受信した画像データなどが入力される。 The image division processing circuit 102AK33 divides the image data connected by the effect control processor of the effect control board 12, and performs image division processing that enables the display of the effect images by each of the sub-image display devices 102AK 51 to 102 AK 53. Execute. The input terminal of the image division processing circuit 102AK33 is wired and connected to the output terminal of the serial reception circuit 102AK32 in the relay board 102AK30, and image data and the like received by the serial reception circuit 102AK32 are input.

図49−4は、画像分割処理回路102AK33の構成例を示している。画像分割処理回路102AK33は、演出制御基板12が備える演出制御プロセッサとは異なる第2表示制御部として、分割制御回路102AK71、画像データ分配回路102AK72、スケーラ102AK73〜102AK75などを含んで構成される。分割制御回路102AK71は、演出制御プロセッサなどから伝送された制御情報に基づいて、画像データの分割に関する制御を行う。制御情報には、画像データの分割数を示す分割数情報や、分割後の画像データに対応する画像の表示サイズを示す表示サイズ情報が含まれていればよい。分割制御回路102AK71は、制御情報に含まれる分割数情報に応じて、画像の分割数を設定できる。この実施例では、分割数が「3」の場合を示しているが、例えば分割数が「4」あるいは「6」あるいは「9」といった、任意の分割数に設定されてもよい。分割制御回路102AK71は、制御情報に含まれる表示サイズ情報に応じて、画像の表示サイズを設定できる。また、制御情報には、連結結合された複数の画像に対応して、水平オフセット量を示す水平オフセット情報、垂直オフセット量を示す垂直オフセット情報、各画像に対応するデータ領域の幅を示す幅情報、各画像に対応するデータ領域の高さを示す高さ情報が含まれていてもよい。分割制御回路102AK71は、制御情報に含まれる水平オフセット情報、垂直オフセット情報、幅情報、高さ情報を、画像データ分配回路102AK72に供給することなどにより、連結結合された複数の画像に対応する画像データを振り分ける処理の設定を行えばよい。 FIG. 49-4 shows a configuration example of the image division processing circuit 102AK33. The image division processing circuit 102AK33 includes a division control circuit 102AK71, an image data distribution circuit 102AK72, a scaler 102AK73 to 102AK75, and the like as a second display control unit different from the effect control processor included in the effect control board 12. The division control circuit 102AK71 controls the division of image data based on the control information transmitted from the effect control processor or the like. The control information may include division number information indicating the number of divisions of the image data and display size information indicating the display size of the image corresponding to the image data after division. The division control circuit 102AK71 can set the number of divisions of the image according to the division number information included in the control information. In this embodiment, the case where the number of divisions is "3" is shown, but the number of divisions may be set to any number of divisions, for example, "4", "6", or "9". The division control circuit 102AK71 can set the display size of the image according to the display size information included in the control information. In addition, the control information includes horizontal offset information indicating the amount of horizontal offset, vertical offset information indicating the amount of vertical offset, and width information indicating the width of the data area corresponding to each image, corresponding to a plurality of concatenated images. , Height information indicating the height of the data area corresponding to each image may be included. The division control circuit 102AK71 supplies images including horizontal offset information, vertical offset information, width information, and height information included in the control information to the image data distribution circuit 102AK72, thereby corresponding to a plurality of connected images. You can set the process for distributing data.

なお、画像分割処理回路102AK33による処理や動作を制御するための制御情報は、演出制御基板12の演出制御プロセッサから供給されるものに限定されず、例えばコネクタ102AK31とは別個に設けられた制御情報入力用のコネクタを介して、PC(Personal Computer)などの外部情報機器から供給されてもよい。例えば外部情報機器を用いた初期設定時に、制御情報入力用のコネクタと外部情報機器とをケーブル接続して、外部情報機器にて生成した制御情報を、画像分割処理回路102AK33の分割制御回路102AK71に供給する。分割制御回路102AK71は、供給された制御情報を内部メモリに格納する。初期設定が終了したときには、制御情報入力用のコネクタからケーブルを外して、内部メモリに格納されている制御情報を用いた画像分割処理を実行することで、通常動作時の表示制御が行われるようにすればよい。 The control information for controlling the processing and operation by the image division processing circuit 102AK33 is not limited to that supplied from the effect control processor of the effect control board 12, for example, the control information provided separately from the connector 102AK31. It may be supplied from an external information device such as a PC (Personal Computer) via an input connector. For example, at the time of initial setting using an external information device, the connector for inputting control information and the external information device are connected by a cable, and the control information generated by the external information device is transmitted to the division control circuit 102AK71 of the image division processing circuit 102AK33. Supply. The division control circuit 102AK71 stores the supplied control information in the internal memory. When the initial setting is completed, the cable is disconnected from the connector for inputting control information, and the image division process using the control information stored in the internal memory is executed so that the display control during normal operation is performed. It should be.

画像データ分配回路102AK72は、画像データを選別して振り分ける処理を実行する。このとき、画像データ分配回路102AK72は、分割制御回路102AK71により設定された分割数となるように、水平オフセット情報、垂直オフセット情報、幅情報、高さ情報を用いて、画像データを振り分けることができればよい。画像データ分配回路102AK72により振り分けられた画像データは、対応するスケーラ102AK73〜102AK75に供給される。スケーラ102AK73〜102AK75は、分割制御回路102AK71により設定された表示サイズにあわせて、画像の拡大縮小処理を実行する。特に、画像の拡大処理を実行することで、シリアルデータとして伝送された画像データのデータ量が、サブ画像表示装置102AK51〜102AK53の解像度に対応するデータ量よりも少ない場合でも、適切な表示サイズで演出画像を表示することができる。スケーラ102AK73〜102AK75により調整可能な画像の表示サイズは、スケーラ102AK73〜102AK75のすべてについて同一の表示サイズであってもよいし、スケーラ102AK73〜102AK75の一部について他とは異なる表示サイズが含まれてもよい。スケーラ102AK73〜102AK75により拡大縮小処理が行われた画像データは、サブ画像表示装置102AK51〜102AK53に向けて送られる。 The image data distribution circuit 102AK72 executes a process of selecting and distributing image data. At this time, if the image data distribution circuit 102AK72 can distribute the image data by using the horizontal offset information, the vertical offset information, the width information, and the height information so as to have the number of divisions set by the division control circuit 102AK71. Good. The image data distributed by the image data distribution circuit 102AK72 is supplied to the corresponding scalers 102AK73 to 102AK75. The scalers 102AK73 to 102AK75 execute image enlargement / reduction processing according to the display size set by the division control circuit 102AK71. In particular, by executing the image enlargement processing, even if the amount of image data transmitted as serial data is smaller than the amount of data corresponding to the resolution of the sub-image display devices 102AK51 to 102AK53, the display size is appropriate. A production image can be displayed. The display size of the image adjustable by the scalers 102AK73 to 102AK75 may be the same display size for all of the scalers 102AK73 to 102AK75, or may include a different display size for some of the scalers 102AK73 to 102AK75. May be good. The image data that has been scaled by the scalers 102AK73 to 102AK75 is sent to the sub-image display devices 102AK51 to 102AK53.

ケーブル102AKC1〜102AKC5は、いずれもフレキシブルフラットケーブル(FFC;Flexible Flat Cable)を用いたものであればよい。なお、ケーブル102AKC1〜102AKC5のすべてがフレキシブルフラットケーブルを用いたものに限定されず、少なくとも、画像分割処理回路102AK33と複数のサブ画像表示装置102AK51〜102AK53とが、フレキシブルフラットケーブルを用いたケーブル102AKC3〜102AKC5により電気的に接続可能なものであればよい。例えばLVDS方式といった差動信号方式における差動信号により画像データを伝送する場合に、ストレートペアケーブルよりもツイストペアケーブルの方がノイズ耐性が高く、ツイストペアケーブルよりもシールドなしのフレキシブルフラットケーブルの方がノイズ耐性が高く、シールドなしのフレキシブルフラットケーブルよりもシールドありのフレキシブルフラットケーブルの方がノイズ耐性が高い。特徴部102AKでは、少なくとも、画像分割処理回路102AK33と複数のサブ画像表示装置102AK51〜102AK53とが、フレキシブルフラットケーブルを用いたケーブル102AKC3〜102AKC5により接続可能であるので、ノイズの悪影響を確実に防止できる。 The cables 102AKC1 to 102AKC5 may be any cable using a flexible flat cable (FFC). It should be noted that all of the cables 102AKC1 to 102AKC5 are not limited to those using a flexible flat cable, and at least the image division processing circuit 102AK33 and the plurality of sub-image display devices 102AK51 to 102AK53 are cables 102AKC3 to 102AKC3 using a flexible flat cable. Anything that can be electrically connected by 102AKC5 may be used. For example, when transmitting image data by a differential signal in a differential signal system such as the LVDS system, the twisted pair cable has higher noise immunity than the straight pair cable, and the unshielded flexible flat cable has more noise than the twisted pair cable. Highly resistant, shielded flexible flat cables are more noise tolerant than unshielded flexible flat cables. In the feature unit 102AK, at least the image division processing circuit 102AK33 and the plurality of sub-image display devices 102AK51 to 102AK53 can be connected by the cable 102AKC3 to 102AKC5 using a flexible flat cable, so that the adverse effect of noise can be reliably prevented. ..

3つのサブ画像表示装置102AK51〜102AK53のように、複数の表示装置が設けられる場合に、画像データを伝送するための信号配線において、配線長が相違することで、スキューやジッタにより表示の不具合が生じるおそれがある。そこで、特徴部102AKにおける信号配線の少なくとも一部に、特徴部30AK、42AK〜44AK、55AK、56AKの少なくとも一部を適用して、配線長を調整可能としてもよい。 When a plurality of display devices are provided, such as the three sub-image display devices 102AK51 to 102AK53, display defects may occur due to skew or jitter due to differences in the wiring lengths in the signal wiring for transmitting image data. May occur. Therefore, at least a part of the feature portions 30AK, 42AK to 44AK, 55AK, and 56AK may be applied to at least a part of the signal wiring in the feature portion 102AK so that the wiring length can be adjusted.

図49−5は、特徴部102AKに関する信号配線の調整例を示している。信号配線を調整する場合には、まず、少なくとも2つのサブ画像表示装置に対応する配線長が等しくなるように、中継基板102AK30の配置を設定すればよい。例えば遊技領域に向かって左側となる位置に設けられたサブ画像表示装置102AK52に対応するケーブル102AKC4と、遊技領域に向かって右側となる位置に設けられたサブ画像表示装置102AK53に対応するケーブル102AKC5とについて、配線長が等しくなるように、遊技機用枠3における前枠の背面(裏面)にて、中継基板102AK30の配置を設定する。この場合に、遊技領域に向かって上側となる位置に設けられたサブ画像表示装置102AK51に対応するケーブル102AKC3での配線長は、ケーブル102AKC4およびケーブル102AKC5での配線長と相違した状態になる。 FIG. 49-5 shows an example of adjusting the signal wiring for the feature portion 102AK. When adjusting the signal wiring, first, the arrangement of the relay board 102AK30 may be set so that the wiring lengths corresponding to at least two sub-image display devices are equal. For example, a cable 102AKC4 corresponding to the sub image display device 102AK52 provided on the left side of the game area and a cable 102AKC5 corresponding to the sub image display device 102AK53 provided on the right side of the game area. The relay board 102AK30 is arranged on the back surface (back surface) of the front frame of the game machine frame 3 so that the wiring lengths are the same. In this case, the wiring length of the cable 102AKC3 corresponding to the sub-image display device 102AK51 provided at the position on the upper side with respect to the game area is different from the wiring length of the cable 102AKC4 and the cable 102AKC5.

図49−5(A)は、ケーブル102AKC3での配線長が、ケーブル102AKC4およびケーブル102AKC5での配線長よりも長くなる場合の第1調整例102AKA1を示している。この場合には、サブ画像表示装置102AK52、102AK53に対応する配線長を、サブ画像表示装置102AK51に対応する配線長に合わせることで、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な配線構成が可能になればよい。例えば中継基板102AK30内の配線領域102AKR1にて、画像分割処理回路102AK33の出力端子からケーブルコネクタ102AK35、102AK36までの区間における信号配線は、特徴部30AKが備える領域30AK11Rと同様な配線のパターンとして、複数の折り曲げ部により蛇行形状が形成され、直線形状および略直線形状とは異なる形状となるように形成されていればよい。これにより、中継基板102AK30では、サブ画像表示装置102AK52、102AK53に対応する信号配線の配線長を、サブ画像表示装置102AK51に対応する信号配線の配線長に合わせて、延長するように調整が行われる。あるいは、例えばサブ画像表示装置102AK52に対応するドライバ回路102AK44内の配線領域102AKR2にて、コネクタ102AK45からサブ画像表示装置102AK52までの区間における信号配線と、サブ画像表示装置102AK53に対応するドライバ回路102AK46内の配線領域102AKR3にて、コネクタ102AK47からサブ画像表示装置102AK53までの区間における信号配線は、特徴部30AKが備える領域30AK11Rと同様な配線のパターンとして、複数の折り曲げ部により蛇行形状が形成され、直線形状および略直線形状とは異なる形状となるように形成されていればよい。これにより、ドライバ回路102AK44、102AK46では、サブ画像表示装置102AK52、102AK53に対応する信号配線の配線長を、サブ画像表示装置102AK51に対応する信号配線の配線長に合わせて、延長するように調整が行われる。 FIG. 49-5 (A) shows the first adjustment example 102AKA1 in the case where the wiring length of the cable 102AKC3 is longer than the wiring length of the cable 102AKC4 and the cable 102AKC5. In this case, by matching the wiring length corresponding to the sub-image display devices 102AK52 and 102AK53 to the wiring length corresponding to the sub-image display device 102AK51, it is appropriate to reduce the delay time difference of the signals transmitted by the plurality of signal wirings. It would be good if various wiring configurations were possible. For example, in the wiring area 102AKR1 in the relay board 102AK30, the signal wiring in the section from the output terminal of the image division processing circuit 102AK33 to the cable connectors 102AK35 and 102AK36 is a plurality of wiring patterns similar to the area 30AK11R included in the feature unit 30AK. It suffices that a meandering shape is formed by the bent portion of the above, and the shape is different from the straight shape and the substantially straight shape. As a result, in the relay board 102AK30, the wiring length of the signal wiring corresponding to the sub-image display devices 102AK52 and 102AK53 is adjusted to be extended according to the wiring length of the signal wiring corresponding to the sub-image display device 102AK51. .. Alternatively, for example, in the wiring area 102AKR2 in the driver circuit 102AK44 corresponding to the sub image display device 102AK52, the signal wiring in the section from the connector 102AK45 to the sub image display device 102AK52 and the driver circuit 102AK46 corresponding to the sub image display device 102AK53. In the wiring area 102AKR3 of the above, the signal wiring in the section from the connector 102AK47 to the sub image display device 102AK53 has a meandering shape formed by a plurality of bent portions as a wiring pattern similar to the area 30AK11R included in the feature portion 30AK, and is straight. It may be formed so as to have a shape different from the shape and the substantially linear shape. As a result, in the driver circuits 102AK44 and 102AK46, the wiring length of the signal wiring corresponding to the sub image display devices 102AK52 and 102AK53 is adjusted to be extended according to the wiring length of the signal wiring corresponding to the sub image display device 102AK51. Will be done.

図49−5(B)は、ケーブル102AKC3での配線長が、ケーブル102AKC4およびケーブル102AKC5での配線長よりも短くなる場合の第2調整例102AKA2を示している。この場合には、サブ画像表示装置102AK51に対応する配線長を、サブ画像表示装置102AK52、102AK53に対応する配線長に合わせることで、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な配線構成が可能になればよい。例えば中継基板102AK30内の配線領域102AKR4にて、画像分割処理回路102AK33の出力端子からケーブルコネクタ102AK34までの区間における信号配線は、特徴部30AKが備える領域30AK11Rと同様な配線のパターンとして、複数の折り曲げ部により蛇行形状が形成され、直線形状および略直線形状とは異なる形状となるように形成されていればよい。これにより、中継基板102AK30では、サブ画像表示装置102AK51に対応する信号配線の配線長を、サブ画像表示装置102AK52、102AK53に対応する信号配線の配線長に合わせて、延長するように調整が行われる。あるいは、例えばサブ画像表示装置102AK51に対応するドライバ回路102AK42内の配線領域102AKR5にて、コネクタ102AK43からサブ画像表示装置102AK51までの区間における信号配線は、特徴部30AKが備える領域30AK11Rと同様な配線のパターンとして、複数の折り曲げ部により蛇行形状が形成され、直線形状および略直線形状とは異なる形状となるように形成されていればよい。これにより、ドライバ回路102AK42では、サブ画像表示装置102AK51に対応する信号配線の配線長を、サブ画像表示装置102AK52、102AK53に対応する信号配線の配線長に合わせて、延長するように調整が行われる。 FIG. 49-5 (B) shows a second adjustment example 102AKA2 in which the wiring length of the cable 102AKC3 is shorter than the wiring length of the cable 102AKC4 and the cable 102AKC5. In this case, by matching the wiring length corresponding to the sub-image display device 102AK51 to the wiring length corresponding to the sub-image display devices 102AK52 and 102AK53, it is appropriate to reduce the delay time difference of the signals transmitted by the plurality of signal wirings. It would be good if various wiring configurations were possible. For example, in the wiring area 102AKR4 in the relay board 102AK30, the signal wiring in the section from the output terminal of the image division processing circuit 102AK33 to the cable connector 102AK34 has a plurality of bends as a wiring pattern similar to the area 30AK11R provided in the feature portion 30AK. The serpentine shape may be formed by the portions, and may be formed so as to have a shape different from the straight shape and the substantially straight shape. As a result, in the relay board 102AK30, the wiring length of the signal wiring corresponding to the sub-image display device 102AK51 is adjusted to be extended according to the wiring length of the signal wiring corresponding to the sub-image display devices 102AK52 and 102AK53. .. Alternatively, for example, in the wiring area 102AKR5 in the driver circuit 102AK42 corresponding to the sub-image display device 102AK51, the signal wiring in the section from the connector 102AK43 to the sub-image display device 102AK51 has the same wiring as the area 30AK11R included in the feature unit 30AK. As a pattern, a meandering shape may be formed by a plurality of bent portions, and the shape may be different from the linear shape and the substantially straight shape. As a result, in the driver circuit 102AK42, the wiring length of the signal wiring corresponding to the sub-image display device 102AK51 is adjusted so as to be extended according to the wiring length of the signal wiring corresponding to the sub-image display devices 102AK52 and 102AK53. ..

あるいは、複数の表示装置を接続するために用いられる接続配線部材において、直線形状および略直線形状とは異なる形状となる配線領域を設けることにより、一部の表示装置に対応する信号配線の配線長を、他の表示装置に対応する信号配線の配線長に合わせて、延長するように調整が行われてもよい。例えば第1調整例102AKA1において、中継基板102AK30内の配線領域102AR1、ドライバ回路102AK44内の配線領域102AKR2、ドライバ回路102AK46内の配線領域102AKR3とともに、あるいは、これらの一部または全部に代えて、ケーブル102AKC4およびケーブル102AKC5の一方または双方における配線領域にて、特徴部55AKが備える配線のパターン55AK11〜55AK20と同様な配線のパターンとして、例えば蛇行形状など、直線形状および略直線形状とは異なる形状となるように形成されていてもよい。これにより、ケーブル102AKC4およびケーブル102AKC5の一方または双方では、信号配線の配線長を、ケーブル102AKC3における信号配線の配線長に合わせて、延長するように調整が行われる。あるいは、ケーブル102AKCおよびケーブル102AKC5の一方または双方における配線のパターンを直線形状または略直線形状としつつ、ケーブルそのものを延長することにより、信号配線の配線長が調整されてもよい。ただし、ケーブル内における配線のパターンや、ケーブルそのものを延長した場合には、中継基板内やドライバ回路内における配線のパターンにより信号配線の配線長を延長した場合よりも、ノイズの悪影響による不都合が生じやすくなる。そのため、第1調整例102AKA1や第2調整例102AKA2のように、中継基板内やドライバ回路内において、信号配線の配線長を延長するように調整が行われることが望ましい。 Alternatively, in the connection wiring member used for connecting a plurality of display devices, the wiring length of the signal wiring corresponding to some display devices is provided by providing a wiring area having a shape different from the linear shape and the substantially linear shape. May be adjusted to be extended according to the wiring length of the signal wiring corresponding to other display devices. For example, in the first adjustment example 102AKA1, the cable 102AKC4 is used together with the wiring area 102AR1 in the relay board 102AK30, the wiring area 102AKR2 in the driver circuit 102AK44, and the wiring area 102AKR3 in the driver circuit 102AK46, or in place of a part or all of them. And in the wiring region in one or both of the cables 102AKC5, the wiring pattern similar to the wiring pattern 55AK11 to 55AK20 provided in the feature portion 55AK is such that the shape is different from the linear shape and the substantially linear shape such as a meandering shape. It may be formed in. As a result, in one or both of the cable 102AKC4 and the cable 102AKC5, the wiring length of the signal wiring is adjusted so as to be extended according to the wiring length of the signal wiring in the cable 102AKC3. Alternatively, the wiring length of the signal wiring may be adjusted by extending the cable itself while making the wiring pattern in one or both of the cable 102AKC and the cable 102AKC5 a linear shape or a substantially linear shape. However, when the wiring pattern in the cable or the cable itself is extended, inconvenience due to the adverse effect of noise occurs compared to the case where the wiring length of the signal wiring is extended due to the wiring pattern in the relay board or the driver circuit. It will be easier. Therefore, it is desirable that adjustment is performed so as to extend the wiring length of the signal wiring in the relay board or the driver circuit as in the first adjustment example 102AKA1 and the second adjustment example 102AKA2.

このように、第1構成例102AK1では、画像分割処理回路102AK33が中継基板102AK30に設けられている。そして、演出制御基板12に設けられた演出制御用CPU120や表示制御部123のVDPなどを含んだ演出制御プロセッサから、中継基板102AK30に設けられた画像分割処理回路102AK33に対しては、シリアル送信回路102AK22およびシリアル受信回路102AK32により、クロック復元可能に符号化されたデータを、差動信号により伝送することができる。したがって、クロック伝送用の信号線を設けることなく、複数のサブ画像表示装置102AK51〜102AK53に対応した画像データを伝送することができ、配線数の増大を抑制して、ノイズの悪影響や製造コストの増加が防止される。 As described above, in the first configuration example 102AK1, the image division processing circuit 102AK33 is provided on the relay board 102AK30. Then, from the effect control processor including the effect control CPU 120 provided on the effect control board 12 and the VDP of the display control unit 123, the serial transmission circuit is directed to the image division processing circuit 102AK33 provided on the relay board 102AK30. The 102AK22 and the serial reception circuit 102AK32 allow clock-restorable encoded data to be transmitted as a differential signal. Therefore, image data corresponding to a plurality of sub-image display devices 102AK51 to 102AK53 can be transmitted without providing a signal line for clock transmission, and an increase in the number of wirings can be suppressed to reduce adverse effects of noise and manufacturing costs. The increase is prevented.

図49−6は、特徴部102AKに関し、構成例102AK1とは異なる構成例102AK2を示している。構成例102AK2では、画像分割処理回路102AK33が液晶変換基板102AK20に設けられている。液晶変換基板102AK20は、第1の部材である遊技盤2の背面(裏面)に設けられている。構成例102AK2の画像分割処理回路102AK33は、液晶変換基板102AK20において、演出制御基板12の演出制御用CPU120や表示制御部123のVDPから出力された画像データが入力される。構成例102AK2の液晶変換基板102AK20には、シリアル送信回路102AK81が設けられている。また、構成例102AK2の液晶変換基板102AK20は、構成例102AK1と同様なケーブルコネクタ102AK23の他に、ケーブルコネクタ102AK25〜102AK27を備えている。 FIG. 49-6 shows a configuration example 102AK2 different from the configuration example 102AK1 with respect to the feature portion 102AK. In the configuration example 102AK2, the image division processing circuit 102AK33 is provided on the liquid crystal conversion board 102AK20. The liquid crystal conversion board 102AK20 is provided on the back surface (back surface) of the game board 2 which is the first member. In the image division processing circuit 102AK33 of the configuration example 102AK2, the image data output from the effect control CPU 120 of the effect control board 12 and the VDP of the display control unit 123 is input to the liquid crystal conversion board 102AK20. A serial transmission circuit 102AK81 is provided on the liquid crystal conversion board 102AK20 of the configuration example 102AK2. Further, the liquid crystal conversion board 102AK20 of the configuration example 102AK2 includes a cable connector 102AK25 to 102AK27 in addition to the cable connector 102AK23 similar to the configuration example 102AK1.

シリアル送信回路102AK81は、画像分割処理回路102AK33により分割された画像データを、シリアルデータに対応する差動信号として中継基板102AK30のシリアル受信回路102AK83に向けて送信可能である。シリアル送信回路102AK81は、画像分割処理回路102AK33の出力端子と液晶変換基板102AK20内で配線接続され、画像分割処理回路102AK33により分割された画像データがパラレルデータとして入力される。シリアル送信回路102AK81は、構成例102AK1におけるシリアル送信回路102AK22が3系統に対応したものであればよく、例えば3つのシリアル送信回路102AK22を含んで構成されていればよい。 The serial transmission circuit 102AK81 can transmit the image data divided by the image division processing circuit 102AK33 toward the serial reception circuit 102AK83 of the relay board 102AK30 as a differential signal corresponding to the serial data. The serial transmission circuit 102AK81 is wired and connected to the output terminal of the image division processing circuit 102AK33 in the liquid crystal conversion board 102AK20, and the image data divided by the image division processing circuit 102AK33 is input as parallel data. The serial transmission circuit 102AK81 may be configured as long as the serial transmission circuit 102AK22 in the configuration example 102AK1 corresponds to three systems, and may include, for example, three serial transmission circuits 102AK22.

ケーブルコネクタ102AK25〜102AK27は、シリアル送信回路102AK81の出力端子と液晶変換基板102AK20内で配線接続され、ケーブル102AKC6を着脱可能に構成されている。ケーブルコネクタ102AK25〜102AK27およびケーブル102AKC6は、サブ画像表示装置102AK51〜102AK53に対応して別個に設けられたものであってもよいが、単一のケーブルコネクタと単一のケーブルとに統合されたものであってもよい。このようにケーブルコネクタとケーブルを統合することにより、配線接続の作業負担を軽減することができる。ケーブル102AKC6は、ドロアコネクタ(凸型ドロアコネクタと凹型ドロアコネクタの一方)となるコネクタ102AK13に結合されている。コネクタ102AK13は、遊技盤2が遊技機用枠3に取り付けられるときに、遊技機用枠3の前枠に設けられた中継基板102AK30において、ドロアコネクタ(凸型ドロアコネクタと凹型ドロアコネクタの他方)として設けられたコネクタ102AK82と結合する。コネクタ102AK13がコネクタ102AK82と結合することで、盤側の液晶変換基板102AK20と枠側の中継基板102AK30とが接続される。 The cable connector 102AK25 to 102AK27 is wired and connected to the output terminal of the serial transmission circuit 102AK81 in the liquid crystal conversion board 102AK20, and the cable 102AKC6 is detachably configured. The cable connectors 102AK25 to 102AK27 and the cable 102AKC6 may be provided separately corresponding to the sub-image display devices 102AK51 to 102AK53, but may be integrated into a single cable connector and a single cable. It may be. By integrating the cable connector and the cable in this way, the work load of the wiring connection can be reduced. The cable 102AKC6 is coupled to a connector 102AK13 which is a drawer connector (one of a convex drawer connector and a concave drawer connector). The connector 102AK13 is a drawer connector (the other of the convex drawer connector and the concave drawer connector) in the relay board 102AK30 provided on the front frame of the game machine frame 3 when the game board 2 is attached to the game machine frame 3. It is combined with the connector 102AK82 provided as. By connecting the connector 102AK13 to the connector 102AK82, the liquid crystal conversion board 102AK20 on the board side and the relay board 102AK30 on the frame side are connected.

構成例102AK2の中継基板102AK30には、シリアル受信回路102AK83が設けられている。シリアル受信回路102AK83は、構成例102AK1におけるシリアル受信回路AK32が3系統に対応したものであればよく、例えば3つのシリアル受信回路102AK32を含んで構成されていればよい。構成例102AK2の中継基板102AK30内では、シリアル受信回路102AK83の出力端子がケーブルコネクタ102AK34〜102AK36と配線接続されている。以後、サブ画像表示装置102AK51〜102AK53までの信号配線は、構成例102AK1の場合と同様であればよい。 A serial receiving circuit 102AK83 is provided on the relay board 102AK30 of the configuration example 102AK2. The serial reception circuit 102AK83 may be configured as long as the serial reception circuit AK32 in the configuration example 102AK1 corresponds to three systems, and may include, for example, three serial reception circuits 102AK32. In the relay board 102AK30 of the configuration example 102AK2, the output terminal of the serial receiving circuit 102AK83 is wired and connected to the cable connector 102AK34 to 102AK36. After that, the signal wiring from the sub-image display devices 102AK51 to 102AK53 may be the same as in the case of the configuration example 102AK1.

このように、第2構成例102AK2では、画像分割処理回路102AK33が液晶変換基板102AK20に設けられている。そして、液晶変換基板102AK20に設けられた画像分割処理回路102AK33から、中継基板102AK30に対しては、シリアル送信回路102AK81およびシリアル受信回路83により、クロック復元可能に符号化されたデータを、差動信号により伝送することができる。したがって、クロック伝送用の信号線を設けることなく、複数のサブ画像表示装置102AK51〜102AK53に対応した画像データを伝送することができ、配線数の増大を抑制して、ノイズの悪影響や製造コストの増加が防止される。 As described above, in the second configuration example 102AK2, the image division processing circuit 102AK33 is provided on the liquid crystal conversion substrate 102AK20. Then, from the image division processing circuit 102AK33 provided on the liquid crystal conversion board 102AK20, the data encoded so that the clock can be restored by the serial transmission circuit 102AK81 and the serial reception circuit 83 is transmitted to the relay board 102AK30 as a differential signal. Can be transmitted by. Therefore, image data corresponding to a plurality of sub-image display devices 102AK51 to 102AK53 can be transmitted without providing a signal line for clock transmission, and an increase in the number of wirings can be suppressed to reduce adverse effects of noise and manufacturing costs. The increase is prevented.

第1構成例102AK1では、画像分割処理回路102AK33が中継基板102AK30に設けられているので、液晶変換基板102AK20と中継基板102AK30とがケーブル102AKC2により接続可能となる。また、シリアル送信回路102AK22およびシリアル受信回路102AK32は、1系統のシリアルデータを伝送可能な回路として構成されていればよい。これにより、配線数や回路部品の増大を抑制して、ノイズの悪影響や製造コストの増加が防止される。これに対し、第2構成例102AK2では、画像分割処理回路102AK33が液晶変換基板102AK20に設けられているので、液晶変換基板102AK20と中継基板102AK30とがケーブル102AKC6により接続可能となる。また、シリアル送信回路102AK81およびシリアル受信回路102AK83は、3系統のシリアルデータを伝送可能な回路として構成される。そのため、配線数や回路部品は、第1構成例102AK1よりも第2構成例102AK2の方が増大する。その一方で、第1構成例102AK1では、例えばケーブル102AKC2の信号配線で断線や短絡が発生した場合に、複数のサブ画像表示装置102AK51〜102AK53における画像表示は、すべて不可能となってしまう可能性が高く、障害耐性が低い。第2構成例102AK2では、例えばケーブル102AKC6の信号配線で一部に断線や短絡が発生した場合でも、複数のサブ画像表示装置102AK51〜102AK53における画像表示は、すべて不可能となってしまう可能性が低く、障害耐性が高い。このように、画像分割処理回路102AK33が中継基板102AK30に設けられるか液晶変換基板102AK20に設けられるかは、それぞれのメリットとデメリットを考慮して、任意に構成されたものであればよい。 In the first configuration example 102AK1, since the image division processing circuit 102AK33 is provided on the relay board 102AK30, the liquid crystal conversion board 102AK20 and the relay board 102AK30 can be connected by the cable 102AKC2. Further, the serial transmission circuit 102AK22 and the serial reception circuit 102AK32 may be configured as circuits capable of transmitting one system of serial data. As a result, an increase in the number of wires and circuit components is suppressed, and an adverse effect of noise and an increase in manufacturing cost are prevented. On the other hand, in the second configuration example 102AK2, since the image division processing circuit 102AK33 is provided on the liquid crystal conversion board 102AK20, the liquid crystal conversion board 102AK20 and the relay board 102AK30 can be connected by the cable 102AKC6. Further, the serial transmission circuit 102AK81 and the serial reception circuit 102AK83 are configured as circuits capable of transmitting three systems of serial data. Therefore, the number of wirings and circuit components increase in the second configuration example 102AK2 than in the first configuration example 102AK1. On the other hand, in the first configuration example 102AK1, if a disconnection or a short circuit occurs in the signal wiring of the cable 102AKC2, for example, there is a possibility that all the image display on the plurality of sub image display devices 102AK51 to 102AK53 becomes impossible. Is high and resistance to injury is low. In the second configuration example 102AK2, for example, even if a part of the signal wiring of the cable 102AKC6 is broken or short-circuited, there is a possibility that all the image display on the plurality of sub image display devices 102AK51 to 102AK53 becomes impossible. Low and high resistance to injury. As described above, whether the image division processing circuit 102AK33 is provided on the relay board 102AK30 or the liquid crystal conversion board 102AK20 may be arbitrarily configured in consideration of the merits and demerits of each.

第1構成例102AK1と第2構成例102AK2のいずれにおいても、例えばケーブル102AKC3〜102AKC5として、フレキシブルフラットケーブルが用いられ、画像分割処理回路102AK33は、複数のサブ画像表示装置102AK51〜102AK53と接続可能となる。したがって、画像分割処理回路102AK33から複数のサブ画像表示装置102AK51〜102AK53までの区間におけるノイズ耐性は、例えばツイストペアケーブルを用いた場合よりも高めることができ、ノイズの悪影響が確実に防止される。 In both the first configuration example 102AK1 and the second configuration example 102AK2, for example, a flexible flat cable is used as the cable 102AKC3 to 102AKC5, and the image division processing circuit 102AK33 can be connected to a plurality of sub image display devices 102AK51 to 102AK53. Become. Therefore, the noise immunity in the section from the image division processing circuit 102AK33 to the plurality of sub-image display devices 102AK51 to 102AK53 can be improved as compared with the case where a twisted pair cable is used, for example, and the adverse effect of noise is surely prevented.

第1構成例102AK1と第2構成例102AK2のいずれにおいても、画像分割処理回路102AK33では、スケーラ102AK73〜102AK75を用いて、画像データに対応する画像の表示サイズを変更可能である。したがって、例えば画像分割処理回路102AK33に対する入力データのデータ量が、複数のサブ画像表示装置102AK51〜102AK53における画像表示に要求される画像データのデータ量に満たない場合でも、画像の表示サイズを適切に変更して、演出画像を表示することができる。また、演出制御基板12に設けられた演出制御用CPU120や表示制御部123のVDPを含んだ演出制御プロセッサにおいて、複数のサブ画像表示装置102AK51〜102AK53における画像の表示サイズに合わせたデータ処理を実行する必要がなくなるので、こうした演出制御プロセッサにおける画像処理の負担を軽減できる。 In both the first configuration example 102AK1 and the second configuration example 102AK2, the image division processing circuit 102AK33 can change the display size of the image corresponding to the image data by using the scalers 102AK73 to 102AK75. Therefore, for example, even if the amount of input data for the image division processing circuit 102AK33 is less than the amount of image data required for image display in the plurality of sub-image display devices 102AK51 to 102AK53, the image display size is appropriately set. It can be changed to display the effect image. Further, in the effect control processor including the effect control CPU 120 provided on the effect control board 12 and the VDP of the display control unit 123, data processing according to the image display size in the plurality of sub image display devices 102AK51 to 102AK53 is executed. Since it is not necessary to do so, the burden of image processing in such an effect control processor can be reduced.

第1構成例102AK1と第2構成例102AK2のいずれにおいても、画像分割処理回路102AK33では、画像データ分配回路102AK72を用いて、画像を分割可能となる。このとき、分割制御回路102AK71は、演出制御プロセッサからの制御情報に含まれる分割数情報に基づいて、画像データ分配回路102AK72による分割数を設定可能である。したがって、画像分割処理回路102AK33による画像の分割処理を適切に実行して、演出画像を表示することができる。 In both the first configuration example 102AK1 and the second configuration example 102AK2, the image division processing circuit 102AK33 can divide an image by using the image data distribution circuit 102AK72. At this time, the division control circuit 102AK71 can set the number of divisions by the image data distribution circuit 102AK72 based on the division number information included in the control information from the effect control processor. Therefore, the image division process by the image division processing circuit 102AK33 can be appropriately executed to display the effect image.

(特徴部102AKに関する変形例)
特徴部102AKの第1構成例102AK1では、ケーブル102AKC2がドロアコネクタとなるコネクタ102AK12に結合され、遊技機用枠3の前枠に設けられた中継基板102AK30には、ドロアコネクタとなるコネクタ102AK31が設けられるものとして説明した。また、特徴部102AKの第2構成例102AK2では、ケーブル102AKC6がドロアコネクタとなるコネクタ102AK13に結合され、遊技機用枠3の前枠に設けられた中継基板102AK30には、ドロアコネクタとなるコネクタ102AK82が設けられるものとして説明した。これに対し、中継基板102AK30には、ケーブル102AKC2やケーブル102AKC6を着脱可能なケーブルコネクタが設けられるように構成してもよい。このように、中継基板102AK30は、ケーブル102AKC2またはケーブル102AKC6により、液晶変換基板102AK20と直接に接続可能となるように構成されてもよい。
(Modification example related to feature 102AK)
In the first configuration example 102AK1 of the feature portion 102AK, the cable 102AKC2 is coupled to the connector 102AK12 which is a drawer connector, and the relay board 102AK30 provided in the front frame of the game machine frame 3 is provided with the connector 102AK31 which is a drawer connector. Explained as being. Further, in the second configuration example 102AK2 of the feature portion 102AK, the cable 102AKC6 is coupled to the connector 102AK13 which is a drawer connector, and the relay board 102AK30 provided in the front frame of the game machine frame 3 is connected to the connector 102AK82 which is a drawer connector. Was explained as being provided. On the other hand, the relay board 102AK30 may be configured to be provided with a cable connector to which the cable 102AKC2 and the cable 102AKC6 can be attached and detached. In this way, the relay board 102AK30 may be configured so as to be directly connectable to the liquid crystal conversion board 102AK20 by the cable 102AKC2 or the cable 102AKC6.

特徴部102AKの第1構成例102AK1では、中継基板102AK30に設けられた画像分割処理回路102AK33が、分割した画像データを、シリアルデータとしてドライバ回路102AK42、102AK44、102AK46のそれぞれに伝送してもよい。この場合、ドライバ回路102AK42、102AK44、102AK46のそれぞれに、シリアル受信回路が設けられるようにすればよい。 In the first configuration example 102AK1 of the feature unit 102AK, the image division processing circuit 102AK33 provided on the relay board 102AK30 may transmit the divided image data as serial data to each of the driver circuits 102AK42, 102AK44, and 102AK46. In this case, a serial receiving circuit may be provided in each of the driver circuits 102AK42, 102AK44, and 102AK46.

特徴部102AKの第2構成例102AK2では、中継基板102AK30にシリアル受信回路102AK83が設けられ、シリアルデータからパラレルデータに変換された画像データが、中継基板102AK30からドライバ回路102AK42、102AK44、102AK46へと伝送される。これに対し、中継基板102AK30に設けられたシリアル受信回路102AK83に代えて、ドライバ回路102AK42、102AK44、102AK46のそれぞれに、シリアル受信回路が設けられてもよい。 In the second configuration example 102AK2 of the feature unit 102AK, the serial receiving circuit 102AK83 is provided on the relay board 102AK30, and the image data converted from the serial data to the parallel data is transmitted from the relay board 102AK30 to the driver circuits 102AK42, 102AK44, 102AK46. Will be done. On the other hand, instead of the serial receiving circuit 102AK83 provided on the relay board 102AK30, a serial receiving circuit may be provided in each of the driver circuits 102AK42, 102AK44, and 102AK46.

特徴部102AKでは、第1の部材である遊技盤2の背面(裏面)に、演出制御基板12および液晶変換基板102AK20が設けられ、第1の部材とは異なる第2の部材である遊技機用枠3における前枠の背面(裏面)に、中継基板102AK30が設けられる。これに対し、第1の部材や第2の部材は、相対的な概念であり、物理的に分離して設置された部材に限定されるものではない。例えば遊技盤2の背面(裏面)において、メイン画像表示装置となる画像表示装置5からの距離が所定範囲内である部分を第1の部材とし、画像表示装置5からの距離が所定範囲外である部分を第2の部材としてもよい。また、遊技機用枠3における前枠のうち、前面(表面)については、遊技盤2と同様の部材として扱われる場合でも、背面(裏面)については、遊技盤2とは異なる部材として扱われるものとしてもよい。クロック復元可能に符号化された画像データを、差動信号により伝送する経路の配置を基準として、第1の部材と第2の部材とが分類されてもよい。例えば演出制御基板12の演出制御プロセッサと、画像分割処理装置102AK33との間に、シリアル送信回路102AK22およびシリアル受信回路102AK32が設けられている場合に、画像分割処理装置102AK33は、いずれの基板に配置されているかにかかわらず、第2の部材に設けられていることになる。これに対し、画像分割処理装置102AK33と、ドライバ回路102AK42、102AK44、102AK46との間に、シリアル送信回路102AK81およびシリアル受信回路102AK83が設けられている場合に、画像分割処理装置102AK33は、いずれの基板に配置されているかにかかわらず、第1の部材に設けられていることになる。 In the feature portion 102AK, the effect control board 12 and the liquid crystal conversion board 102AK20 are provided on the back surface (back surface) of the game board 2 which is the first member, and is for a game machine which is a second member different from the first member. The relay board 102AK30 is provided on the back surface (back surface) of the front frame in the frame 3. On the other hand, the first member and the second member are relative concepts and are not limited to physically separated members. For example, on the back surface (back surface) of the game board 2, a portion where the distance from the image display device 5 serving as the main image display device is within a predetermined range is used as the first member, and the distance from the image display device 5 is outside the predetermined range. A certain part may be used as a second member. Further, among the front frames of the game machine frame 3, the front surface (front surface) is treated as a member similar to that of the game board 2, but the back surface (back surface) is treated as a member different from that of the game board 2. It may be a thing. The first member and the second member may be classified based on the arrangement of the path for transmitting the image data encoded so as to be clock-restorable by the differential signal. For example, when the serial transmission circuit 102AK22 and the serial reception circuit 102AK32 are provided between the effect control processor of the effect control board 12 and the image division processing device 102AK33, the image division processing device 102AK33 is arranged on any of the boards. Regardless of whether or not it is provided, it will be provided on the second member. On the other hand, when the serial transmission circuit 102AK81 and the serial reception circuit 102AK83 are provided between the image division processing device 102AK33 and the driver circuits 102AK42, 102AK44, 102AK46, the image division processing device 102AK33 has any substrate. It will be provided on the first member regardless of whether or not it is arranged on the first member.

特徴部102AKについて、パチンコ遊技機1とは異なるスロットマシンに適用されてもよい。例えばスロットマシンにおいて、複数のリールなどから構成される可変表示装置の周囲に、メイン画像表示装置となる画像表示装置5が設けられ、画像表示装置5よりも上方または下方の前枠に、複数のサブ画像表示装置102AK51〜102AK53と同様の画像表示装置が設けられてもよい。この場合、複数のサブ画像表示装置102AK51〜102AK53は、メイン画像表示装置となる画像表示装置5が設けられるパネル部材とは異なるパネル部材に取り付けられることなどにより、第1の部材と第2の部材とが、物理的に分離して配置されてもよい。あるいは、複数のサブ画像表示装置102AK51〜102AK53が画像表示装置5と物理的には同一のパネル部材に設置されている場合でも、設置位置の距離範囲あるいは配線経路などに基づく相対的な概念として、例えば演出制御基板12の演出制御プロセッサが第1の部材に設けられ、複数のサブ画像表示装置102AK51〜102AK53が第2の部材に設けられるものとしてもよい。 The feature portion 102AK may be applied to a slot machine different from the pachinko gaming machine 1. For example, in a slot machine, an image display device 5 serving as a main image display device is provided around a variable display device composed of a plurality of reels and the like, and a plurality of image display devices 5 are provided in a front frame above or below the image display device 5. An image display device similar to the sub image display devices 102AK51 to 102AK53 may be provided. In this case, the plurality of sub-image display devices 102AK51 to 102AK53 are attached to a panel member different from the panel member provided with the image display device 5 as the main image display device, so that the first member and the second member And may be physically separated and arranged. Alternatively, even when a plurality of sub-image display devices 102AK51 to 102AK53 are installed on the same panel member as the image display device 5, as a relative concept based on the distance range of the installation position or the wiring path, etc. For example, the effect control processor of the effect control board 12 may be provided on the first member, and a plurality of sub-image display devices 102AK51 to 102AK53 may be provided on the second member.

(特徴部102AKの課題解決手段および効果に関する説明)
遊技が可能な、例えばパチンコ遊技機1などの遊技機であって、例えば遊技盤2の背面に設けられた演出制御基板12の演出制御用CPU120など、第1部材に設けられた第1表示制御手段と、例えば遊技機用枠3に設けられたサブ画像表示装置102AK51〜102AK53など、第1部材とは異なる第2部材に設けられた複数の表示手段と、例えば構成例102AK2における画像分割処理回路102AK33など、第1部材に設けられた第2表示制御手段と、例えばシリアル送信回路102AK81およびシリアル受信回路102AK83など、第2表示制御手段から複数の表示手段に対し、クロック復元可能に符号化された画像データを、差動信号により伝送するデータ伝送手段とを備える。これにより、ノイズの悪影響を防止できる。
(Explanation of Problem Solving Means and Effects of Feature 102AK)
A first display control provided on a first member such as a game machine capable of playing a game, for example, a pachinko game machine 1, for example, a production control CPU 120 of an effect control board 12 provided on the back surface of the game board 2. Means, a plurality of display means provided on a second member different from the first member, such as sub-image display devices 102AK51 to 102AK53 provided on the game machine frame 3, and an image division processing circuit in the configuration example 102AK2, for example. A second display control means provided on the first member such as 102AK33 and a plurality of display means such as the serial transmission circuit 102AK81 and the serial reception circuit 102AK83 are clock-restorably encoded from the second display control means. A data transmission means for transmitting image data by a differential signal is provided. As a result, the adverse effect of noise can be prevented.

遊技が可能な、例えばパチンコ遊技機1などの遊技機であって、例えば遊技盤2の背面に設けられた演出制御基板12の演出制御用CPU120など、第1部材に設けられた第1表示制御手段と、例えば遊技機用枠3に設けられたサブ画像表示装置102AK51〜102AK53など、第1部材とは異なる第2部材に設けられた複数の表示手段と、例えば構成例102AK1における画像分割処理回路102AK33など、第2部材に設けられた第2表示制御手段と、例えばシリアル送信回路102AK22およびシリアル受信回路102AK32など、第1表示制御手段から第2表示制御手段に対し、クロック復元可能に符号化された画像データを、差動信号により伝送するデータ伝送手段とを備える。これにより、ノイズの悪影響を防止できる。 A first display control provided on a first member, such as a game machine capable of playing a game, such as a pachinko game machine 1, for example, a production control CPU 120 of an effect control board 12 provided on the back surface of the game board 2. Means, a plurality of display means provided on a second member different from the first member, such as sub-image display devices 102AK51 to 102AK53 provided on the game machine frame 3, and an image division processing circuit in the configuration example 102AK1, for example. The clock can be restored from the second display control means provided on the second member such as 102AK33 and the second display control means from the first display control means such as the serial transmission circuit 102AK22 and the serial reception circuit 102AK32. It is provided with a data transmission means for transmitting the image data by a differential signal. As a result, the adverse effect of noise can be prevented.

第2表示制御手段は、例えばケーブル102AKC3〜102AKC5など、フレキシブルフラットケーブルを用いて複数の表示手段と接続可能であってもよい。これにより、ノイズの悪影響を防止できる。 The second display control means may be connectable to a plurality of display means by using a flexible flat cable such as a cable 102AKC3 to 102AKC5. As a result, the adverse effect of noise can be prevented.

第2表示制御手段は、例えばスケーラ102AK73〜102AK75など、画像データに対応する画像の表示サイズを変更可能な画像処理手段を含んでもよい。これにより、第1表示制御手段における画像処理の負担を軽減できる。 The second display control means may include an image processing means capable of changing the display size of the image corresponding to the image data, such as scalers 102AK73 to 102AK75. As a result, the burden of image processing in the first display control means can be reduced.

第2表示制御手段は、例えば画像データ分配回路102AK72など、画像を分割可能な分割手段と、例えば分割制御回路102AK71など、第1表示制御手段からの制御情報に基づいて、分割手段による分割数を設定可能な設定手段とを含んでもよい。これにより、適切な画像表示が可能になる。 The second display control means divides the image by the division means such as the image data distribution circuit 102AK72 and the number of divisions by the division means based on the control information from the first display control means such as the division control circuit 102AK71. It may include a configurable setting means. This enables an appropriate image display.

(特徴部の関連づけに係る説明)
上記実施例における任意の構成は、適宜、組み合わせられてもよい。このように組み合わせられた特徴部、あるいは、組み合わせられていない個別の特徴部について、上記実施例における任意の構成と、適宜、組み合わせられてもよい。例えば、特徴部30AKに関し、複数の信号配線を構成するパターンは、例えば領域30AK10Rなど、複数の信号配線が平行または略平行な第1形状となる平行配線部と、例えば領域30AK11Rなど、複数の信号配線が第1形状とは異なる第2形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となる構成、特徴部42AKに関し、例えば第1形状部42AK11Lなど、他方のパターンにより構成される信号配線における第1形状部に対応して、例えば第2形状部42AK10Mなど、一方のパターンにより構成される信号配線が第2形状部を含む構成、特徴部43AKに関し、例えばテストポイント43AK10P、43AK11Pなど、第2形状部に接続確認用の特定導体部が設けられる構成、特徴部44AKに関し、例えば表面層44AK1Sなど、基板の一面に、例えば配線のパターン44AK10P、44AK11Pにより構成される信号配線などの第2形状部を含む信号配線が設けられ、例えば裏面層44AK2Sなど、基板の他面に、例えばテストポイント44AK11TPなど、接続確認用の特定導体部が設けられる構成、特徴部45AKに関し、矩形状の電子部品45AK60は、その辺45AK60a〜45AK60dが、矩形状のヒートシンクの辺45AK40a〜45AK40dと平行とならないように配置されている構成、特徴部55AKに関し、例えば接続配線部材55AK01の領域55AK10Zにて、複数の信号配線に含まれる少なくとも1の信号配線が直線または略直線の第1形状となる一方で、他の信号配線が第1形状とは異なる第2形状となる特定形状部を含み、複数の信号配線に含まれる少なくとも一部の信号配線の配線長が、同一または略同一となる構成、特徴部56AKに関し、例えば配線のパターン55AK10〜55AK22などが形成された接続配線部材55AK01にて、複数の信号配線が第1部品と接続される一端にて、複数の信号配線が第1ピッチW10などに対応した間隔となるように形成され、複数の信号配線が第2部品と接続される他端にて、複数の信号配線が第2ピッチW11などに対応した間隔となるように形成され、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となる構成は、一部または全部を、適宜、組み合わせたものであってもよい。
(Explanation related to the association of feature parts)
Any configuration in the above embodiment may be combined as appropriate. The feature portions thus combined or the individual feature portions that are not combined may be appropriately combined with any configuration in the above embodiment. For example, with respect to the feature portion 30AK, the patterns constituting the plurality of signal wirings include a parallel wiring portion having a first shape in which the plurality of signal wirings are parallel or substantially parallel, such as the region 30AK10R, and a plurality of signals such as the region 30AK11R. Regarding a configuration in which the wiring length of each signal wiring included in the plurality of signal wirings is the same or substantially the same, including a specific wiring portion having a second shape different from the first shape, for example, the first Corresponding to the first shape portion in the signal wiring composed of the other pattern such as the one shape portion 42AK11L, the signal wiring composed of one pattern includes the second shape portion such as the second shape portion 42AK10M. Regarding the feature portion 43AK, for example, test points 43AK10P, 43AK11P, etc., a configuration in which a specific conductor portion for connection confirmation is provided in the second shape portion, regarding the feature portion 44AK, for example, the surface layer 44AK1S, etc. A signal wiring including a second shape portion such as a signal wiring composed of patterns 44AK10P and 44AK11P is provided, and a specific conductor portion for connection confirmation such as a test point 44AK11TP is provided on the other surface of the substrate such as the back surface layer 44AK2S. Regarding the configuration and the feature portion 45AK provided, the rectangular electronic component 45AK60 has a configuration in which the sides 45AK60a to 45AK60d are arranged so as not to be parallel to the sides 45AK40a to 45AK40d of the rectangular heat sink. For example, in the region 55AK10Z of the connection wiring member 55AK01, at least one signal wiring included in the plurality of signal wirings has a straight or substantially straight first shape, while the other signal wirings have a second shape different from the first shape. Regarding the configuration and feature portion 56AK in which the wiring lengths of at least a part of the signal wirings included in the plurality of signal wirings are the same or substantially the same, including the specific shape portion to be a shape, for example, wiring patterns 55AK10 to 55AK22 are formed. In the connection wiring member 55AK01, at one end where the plurality of signal wirings are connected to the first component, the plurality of signal wirings are formed at intervals corresponding to the first pitch W10 and the like, and the plurality of signal wirings are formed. Is formed so that a plurality of signal wirings have an interval corresponding to the second pitch W11 or the like at the other end connected to the second component, and the wiring lengths of the respective signal wirings included in the plurality of signal wirings are the same. Alternatively, the configurations that are substantially the same may be a combination of a part or all of them as appropriate.

特徴部102AKに関する構成は、上記実施例における任意の構成と、一部または全部が、適宜、組み合わせられてもよい。例えば、特徴部102AKに関し、クロック復元可能に符号化された画像データを、差動信号により伝送するシリアル送信回路102AK22およびシリアル受信回路102AK32の構成、あるいはシリアル送信回路102AK81およびシリアル受信回路102AK83の構成は、特徴部30AKに関し、複数の信号配線を構成するパターンは、例えば領域30AK10Rなど、複数の信号配線が平行または略平行な第1形状となる平行配線部と、例えば領域30AK11Rなど、複数の信号配線が第1形状とは異なる第2形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となる構成、特徴部42AKに関し、例えば第1形状部42AK11Lなど、他方のパターンにより構成される信号配線における第1形状部に対応して、例えば第2形状部42AK10Mなど、一方のパターンにより構成される信号配線が第2形状部を含む構成、特徴部43AKに関し、例えばテストポイント43AK10P、43AK11Pなど、第2形状部に接続確認用の特定導体部が設けられる構成、特徴部44AKに関し、例えば表面層44AK1Sなど、基板の一面に、例えば配線のパターン44AK10P、44AK11Pにより構成される信号配線などの第2形状部を含む信号配線が設けられ、例えば裏面層44AK2Sなど、基板の他面に、例えばテストポイント44AK11TPなど、接続確認用の特定導体部が設けられる構成、特徴部45AKに関し、矩形状の電子部品45AK60は、その辺45AK60a〜45AK60dが、矩形状のヒートシンクの辺45AK40a〜45AK40dと平行とならないように配置されている構成、特徴部55AKに関し、例えば接続配線部材55AK01の領域55AK10Zにて、複数の信号配線に含まれる少なくとも1の信号配線が直線または略直線の第1形状となる一方で、他の信号配線が第1形状とは異なる第2形状となる特定形状部を含み、複数の信号配線に含まれる少なくとも一部の信号配線の配線長が、同一または略同一となる構成、特徴部56AKに関し、例えば配線のパターン55AK10〜55AK22などが形成された接続配線部材55AK01にて、複数の信号配線が第1部品と接続される一端にて、複数の信号配線が第1ピッチW10などに対応した間隔となるように形成され、複数の信号配線が第2部品と接続される他端にて、複数の信号配線が第2ピッチW11などに対応した間隔となるように形成され、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となる構成と、一部または全部が、適宜、組み合わせられたものであってもよい。 The configuration relating to the feature portion 102AK may be partially or wholly combined with any configuration in the above embodiment as appropriate. For example, regarding the feature unit 102AK, the configuration of the serial transmission circuit 102AK22 and the serial reception circuit 102AK32 for transmitting the image data encoded so that the clock can be restored by the differential signal, or the configuration of the serial transmission circuit 102AK81 and the serial reception circuit 102AK83 Regarding the feature portion 30AK, the patterns constituting the plurality of signal wirings include a parallel wiring portion having a first shape in which the plurality of signal wirings are parallel or substantially parallel, such as the region 30AK10R, and a plurality of signal wirings such as the region 30AK11R. Regarding a configuration in which the wiring lengths of the respective signal wirings included in the plurality of signal wirings are the same or substantially the same, including a specific wiring portion having a second shape different from the first shape, for example, the first Corresponding to the first shape portion in the signal wiring composed of the other pattern such as the shape portion 42AK11L, the signal wiring composed of one pattern includes the second shape portion such as the second shape portion 42AK10M. Regarding the feature portion 43AK, for example, test points 43AK10P, 43AK11P, etc., a configuration in which a specific conductor portion for connection confirmation is provided in the second shape portion, and regarding the feature portion 44AK, for example, a surface layer 44AK1S, for example, a wiring pattern A signal wiring including a second shape portion such as a signal wiring composed of 44AK10P and 44AK11P is provided, and a specific conductor portion for connection confirmation such as a test point 44AK11TP is provided on the other surface of the substrate such as the back surface layer 44AK2S. Regarding the configuration and the feature portion 45AK, the rectangular electronic component 45AK60 has a configuration in which the sides 45AK60a to 45AK60d are arranged so as not to be parallel to the sides 45AK40a to 45AK40d of the rectangular heat sink, for example. In the region 55AK10Z of the connection wiring member 55AK01, at least one signal wiring included in the plurality of signal wirings has a straight or substantially straight first shape, while the other signal wirings have a second shape different from the first shape. With respect to the configuration and feature portion 56AK in which the wiring lengths of at least a part of the signal wirings including the specific shape portion are the same or substantially the same, for example, wiring patterns 55AK10 to 55AK22 are formed. In the connection wiring member 55AK01, at one end where the plurality of signal wirings are connected to the first component, the plurality of signal wirings are formed at intervals corresponding to the first pitch W10 and the like, and the plurality of signal wirings are formed. 2nd At the other end connected to the component, a plurality of signal wirings are formed at intervals corresponding to the second pitch W11 and the like, and the wiring lengths of the respective signal wirings included in the plurality of signal wirings are the same or substantially the same. A part or all of the above-mentioned configuration may be appropriately combined.

1 … パチンコ遊技機
2 … 遊技盤
3 … 遊技機用枠
5 … 画像表示装置
11 … 主基板
12 … 演出制御基板
120 … 演出制御用CPU
102AK22、102AK81 … シリアル送信回路
102AK32、102AK83 … シリアル受信回路
102AK33 … 画像分割処理回路
102AK51〜102AK53 … サブ画像表示装置
102AK71 … 分割制御回路
102AK72 … 画像データ分配回路
102AK73〜102AK75 … スケーラ
102AKC1〜102AKC6 … ケーブル
1 ... Pachinko game machine 2 ... Game board 3 ... Game machine frame 5 ... Image display device 11 ... Main board 12 ... Production control board 120 ... Production control CPU
102AK22, 102AK81 ... Serial transmission circuit 102AK32, 102AK83 ... Serial reception circuit 102AK33 ... Image division processing circuit 102AK51 to 102AK53 ... Sub image display device 102AK71 ... Division control circuit 102AK72 ... Image data distribution circuit 102AK73 to 102AK75 ... Scaler 102AKC1 to 102AKC6 ... Cable

Claims (1)

遊技が可能な遊技機であって、
表示手段と、
電子部品が実装された基板に設けられ、信号配線を着脱自在に接続可能な第1配線接続手段と、
前記基板に設けられ、前記表示手段へ映像信号を出力可能な映像信号配線を接続可能な第2配線接続手段と、
前記基板を収納可能な基板ケースと、を備え、
前記第1配線接続手段は、
前記信号配線の信号伝送線と接続可能な信号端子と、
一対の接地端子と、を含み、
前記一対の接地端子は、前記信号端子の両側を挟む位置で前記基板上に表面実装され、
前記基板ケースとしてのカバー部材は、前記一対の接地端子および前記信号端子の先端を被覆する、
ことを特徴とする遊技機。
It is a game machine that can play games
Display means and
A first wiring connection means that is provided on a board on which electronic components are mounted and allows signal wiring to be detachably connected.
A second wiring connecting means provided on the board and capable of connecting a video signal wiring capable of outputting a video signal to the display means.
A board case capable of storing the board is provided.
The first wiring connection means is
A signal terminal that can be connected to the signal transmission line of the signal wiring,
Including a pair of ground terminals,
The pair of ground terminals are surface-mounted on the substrate at positions sandwiching both sides of the signal terminals.
The cover member as the substrate case covers the pair of ground terminals and the tips of the signal terminals.
A game machine characterized by that.
JP2020166758A 2020-10-01 2020-10-01 Pachinko machine Active JP7083878B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020166758A JP7083878B2 (en) 2020-10-01 2020-10-01 Pachinko machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020166758A JP7083878B2 (en) 2020-10-01 2020-10-01 Pachinko machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017254002A Division JP6774932B2 (en) 2017-12-28 2017-12-28 Game machine

Publications (2)

Publication Number Publication Date
JP2020203205A true JP2020203205A (en) 2020-12-24
JP7083878B2 JP7083878B2 (en) 2022-06-13

Family

ID=73838013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020166758A Active JP7083878B2 (en) 2020-10-01 2020-10-01 Pachinko machine

Country Status (1)

Country Link
JP (1) JP7083878B2 (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002035244A (en) * 2000-07-25 2002-02-05 Mrd:Kk Power feeder for pachinko machine
JP2006136563A (en) * 2004-11-12 2006-06-01 Newgin Corp Controller for game machine
JP2007252596A (en) * 2006-03-23 2007-10-04 Daiman:Kk Pachinko game machine
JP2008237588A (en) * 2007-03-27 2008-10-09 Sankyo Co Ltd Game machine
JP2012080934A (en) * 2010-10-07 2012-04-26 Sophia Co Ltd Game machine
JP2014226313A (en) * 2013-05-22 2014-12-08 京楽産業.株式会社 Game machine
JP2016140404A (en) * 2015-01-30 2016-08-08 株式会社三洋物産 Game machine
JP2017159124A (en) * 2017-06-21 2017-09-14 株式会社大都技研 Game machine
JP2017209121A (en) * 2016-05-23 2017-11-30 株式会社三共 Game machine
JP6315628B1 (en) * 2016-12-27 2018-04-25 株式会社三共 Game machine
JP6878649B2 (en) * 2020-04-17 2021-05-26 株式会社三共 Pachinko machine

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002035244A (en) * 2000-07-25 2002-02-05 Mrd:Kk Power feeder for pachinko machine
JP2006136563A (en) * 2004-11-12 2006-06-01 Newgin Corp Controller for game machine
JP2007252596A (en) * 2006-03-23 2007-10-04 Daiman:Kk Pachinko game machine
JP2008237588A (en) * 2007-03-27 2008-10-09 Sankyo Co Ltd Game machine
JP2012080934A (en) * 2010-10-07 2012-04-26 Sophia Co Ltd Game machine
JP2014226313A (en) * 2013-05-22 2014-12-08 京楽産業.株式会社 Game machine
JP2016140404A (en) * 2015-01-30 2016-08-08 株式会社三洋物産 Game machine
JP2017209121A (en) * 2016-05-23 2017-11-30 株式会社三共 Game machine
JP6315628B1 (en) * 2016-12-27 2018-04-25 株式会社三共 Game machine
JP2017159124A (en) * 2017-06-21 2017-09-14 株式会社大都技研 Game machine
JP6878649B2 (en) * 2020-04-17 2021-05-26 株式会社三共 Pachinko machine

Also Published As

Publication number Publication date
JP7083878B2 (en) 2022-06-13

Similar Documents

Publication Publication Date Title
JP6878649B2 (en) Pachinko machine
JP2022103287A (en) Game machine
JP2019216888A (en) Game machine
JP6774932B2 (en) Game machine
JP7083878B2 (en) Pachinko machine
JP6925990B2 (en) Pachinko machine
JP2021013843A (en) Game machine
JP6735713B2 (en) Amusement machine
JP7043546B2 (en) Pachinko machine
JP6982137B2 (en) Pachinko machine
JP7087025B2 (en) Pachinko machine
JP7087026B2 (en) Pachinko machine
JP7087050B2 (en) Pachinko machine
JP6982123B2 (en) Pachinko machine
JP7083871B2 (en) Pachinko machine
JP7083870B2 (en) Pachinko machine
JP7087024B2 (en) Pachinko machine
JP7083872B2 (en) Pachinko machine
JP7043545B2 (en) Pachinko machine
JP6810070B2 (en) Game machine
JP6800832B2 (en) Game machine
JP7128879B2 (en) game machine
JP6996903B2 (en) Pachinko machine
JP6982136B2 (en) Pachinko machine
JP2019005199A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220601

R150 Certificate of patent or registration of utility model

Ref document number: 7083878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150