JP2020201523A - 制御装置 - Google Patents

Abstract

【課題】複数の制御装置の制御周期を同期させる。【解決手段】通信路を介して互いに接続される複数の制御装置は、内蔵時計を、前記通信路を介して同期させる同期部と、内蔵時計に基づいて、ＰＰＳ信号を発生させるＰＰＳ信号発生部と、ＰＰＳ信号の周期を測定する測定部と、測定部により測定された周期に基づいて、制御周期信号を生成する制御周期信号生成部と、を備える。【選択図】図１４

Description

本発明は、時刻同期を行う制御装置に関する。

従来、通信路を介して接続された装置間で内蔵時計の時刻を同期させる技術が知られている（例えば、特許文献１参照）。

特開２００７−２１９６４２号公報

通信路を介して互いに接続された複数の制御装置は、所定の制御周期により産業機械等を制御する。このとき、各制御装置の制御周期を同期させる必要があるが、通信路には必ず遅れがあるため、制御周期の位相を合わせることが困難であった。

本開示の一態様である制御装置は、通信路を介して互いに接続される複数の制御装置であって、各制御装置は、内蔵時計を、前記通信路を介して同期させる同期部と、前記内蔵時計に基づいて、Ｐｕｌｓｅ Ｐｅｒ Ｓｅｃｏｎｄ （ＰＰＳ）信号を発生させるＰＰＳ信号発生部と、前記ＰＰＳ信号の周期を測定する測定部と、前記測定部により測定された周期に基づいて、制御周期信号を生成する制御周期信号生成部と、を備える。

一態様によれば、複数の制御装置で制御周期を同期させることができる。

従来技術による平均値逐次計算の第１の方法を示す図である。 従来技術による平均値逐次計算の第２の方法を示す図である。 従来技術による平均値逐次計算の第２の方法を実施するための計算装置の回路構成を示すブロック図である。 本開示における平均値逐次計算装置の全体構成を示すブロック図である。 第１実施形態における平均値逐次計算装置の回路構成を示すブロック図である。 第１実施形態における平均値逐次計算装置による平均値の計算方法を示す図である。 第１実施形態における天井関数の出力を例示する図である。 第２実施形態における平均値逐次計算装置の回路構成を示すブロック図である。 第２実施形態における平均値逐次計算装置による平均値の計算方法を示す図である。 平均値逐次計算結果を比較して示すグラフである。 平均値逐次計算結果の初期段階を描画したグラフである。 第３実施形態における制御装置の機能構成を示すブロック図である。 第４実施形態における制御周期信号の生成方法を例示する図である。 第４実施形態における制御装置の機能構成を示すブロック図である。

本開示では、まず、比較のため従来の平均値計算の方法を説明し、実施形態である平均値逐次計算装置の構成例及び計算方法を示す。さらに、平均値逐次計算装置の適用例として、産業機械等における制御装置に対して、性能指標を測定する機能、及び他の制御装置との間で制御周期信号を同期させる機能を実装する場合を示す。

図１は、従来技術による平均値逐次計算の第１の方法を示す図である。
第１の方法では、定数α（０＜α＜１）を用いて、ｎ番目の入力値ｘ_ｎに対して、出力値ｙ_ｎ＝α（ｘ_ｎ−ｙ_ｎ−１）＋ｙ_ｎ−１が逐次に出力される。出力値ｙ_ｎは、ｘ_１〜ｘ_ｎのそれぞれに重み付けした平均値となっている。
ここで、α＝２^−Ｎの場合、乗算はシフト演算で実行可能なため、計算の負荷は小さくなるが、平均値への収束が遅い。

図２は、従来技術による平均値逐次計算の第２の方法を示す図である。
第２の方法では、時系列データの入力回数ｎと上限値Ｎとを用いて、ｎ番目の入力値ｘ_ｎに対して、出力値ｙ_ｎ＝（ｘ_ｎ−ｙ_ｎ−１）／ｋ＋ｙ_ｎ−１が逐次に出力される。出力値ｙ_ｎは、ｋ＝ｍｉｎ｛Ｎ，ｎ｝個の入力値を平均した値となっている。

図３は、従来技術による平均値逐次計算の第２の方法を実施するための計算装置１００の回路構成を示すブロック図である。
計算装置１００は、除算器（Ｄｉｖｉｄｅｒ）１１０と、１サイクルの遅れ要素（Ｄｅｌａｙ ｅｌｅｍｅｎｔ）１２０と、時系列データ（サンプル値）の入力回数をカウントするカウンタ１３０と、減算器１４０と、加算器１５０とを備える。

除算器１１０には、入力値ｘから１サイクル前の出力値を減じた値（Ａ）と、サンプル値の入力回数（Ｂ）とが入力される。続いて、除算の結果Ａ／Ｂに１サイクル前の出力値が加算されて出力値ｙとなる。
なお、カウンタ１３０は、入力回数（Ｂ）を所定の上限値Ｎで飽和させてよい。

このように、第２の方法では、除算に伴い回路規模が大きくなる。また、ソフトウェアで構成されたとしても、除算に伴う処理負荷が大きくなる。
そこで、本開示では、乗除算をシフト演算で代用することにより、乗算器及び除算器を用いない平均値逐次計算装置１を提案する。

図４は、平均値逐次計算装置１の全体構成を示すブロック図である。
平均値逐次計算装置１は、逐次入力される入力値の平均値を出力する可変Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ （ＩＩＲ）ローパスフィルタ１０と、ローパスフィルタ１０の可変パラメータを設定する設定部１５とを備える。

設定部１５は、ローパスフィルタ１０へのサンプル値の入力回数をカウントし、この入力回数に基づいてシフト演算のビット数を設定することにより、ローパスフィルタ１０の遮断周波数を制御する。
なお、入力回数は、シフト演算可能なビット数の上限に応じて、所定の値で飽和させてよい。

平均値逐次計算装置１は、乗除算をシフト演算で代用した乗除算器フリーなローパスフィルタ１０を用いることで、計算の負荷を低減し、高速かつ小規模な電子回路で時系列データの平均値を逐次計算できる。
以下、平均値逐次計算装置１の具体的な構成例として、ローパスフィルタ１０の構成が異なる第１実施形態及び第２実施形態を示す。

［第１実施形態］
図５は、第１実施形態における平均値逐次計算装置１ａの回路構成を示すブロック図である。
平均値逐次計算装置１ａは、ローパスフィルタ１０ａと、設定部１５とを備える。

ローパスフィルタ１０ａは、算術右シフト演算を実行可能なシフタ１１と、１サイクル前の出力値を得るための遅れ要素１２と、減算器１６と、加算器１７とを備える。ローパスフィルタ１０ａは、入力値ｘから１サイクル前の出力値を減じた値を、設定部１５により設定されたビット数だけシフタ１１で算術右シフトした値に、１サイクル前の出力値を加えた値を出力値ｙとする。
設定部１５は、入力回数ｎの対数（ｌｏｇ_２ｎ）に基づいて算術右シフト演算のビット数を設定する。

図６は、第１実施形態における平均値逐次計算装置１ａによる平均値の計算方法を示す図である。

平均値逐次計算装置１ａは、時系列データの入力回数ｎと、シフト演算の上限ビット数Ｋとを用いて、ｎ番目の入力値ｘ_ｎに対して、出力値ｙ_ｎ＝（ｘ_ｎ−ｙ_ｎ−１）／２^ｋ＋ｙ_ｎ−１を逐次に出力する。出力値ｙ_ｎは、ｘ_１〜ｘ_ｎのそれぞれに対して、ｋ＝ｍｉｎ｛Ｋ，ｃｅｉｌｉｎｇ（ｌｏｇ_２ｎ）｝に応じた重み付けした平均値となっている。
ここで、関数ｃｅｉｌｉｎｇ（ｐ）は、ｐ以上の最小の整数である。

図７は、第１実施形態における天井関数の出力を例示する図である。
ｘ_ｎが入力される直前の入力回数のカウンタにおいて、値が１となっている最上位ビットの番号が関数値として出力される。入力回数カウンタに値が１となっているビットが存在しない場合は、０が関数値として出力される。
例えば、直前のカウンタの下から５ビット目が１であり、それより上のビットに１がない場合、１〜４ビット目の値に関わらず、ｃｅｉｌｉｎｇ（ｌｏｇ_２ｎ）＝５となる。また、１回目の入力の場合（ｎ＝１）、直前の入力回数カウンタの値が０であり、値が１となっているビットが存在しないので、ｃｅｉｌｉｎｇ（ｌｏｇ_２ｎ）＝０である。

［第２実施形態］
図８は、第２実施形態における平均値逐次計算装置１ｂの回路構成を示すブロック図である。
平均値逐次計算装置１ｂは、ローパスフィルタ１０ｂと、設定部１５とを備える。

ローパスフィルタ１０ｂは、第１実施形態と同様に、算術右シフト演算を実行可能なシフタ１１（第１シフタ）と、１サイクル前の出力値を得るための遅れ要素１２と、加減算器１８と、加算器１７とを備え、さらに、算術左シフト演算を実行可能なシフタ１３（第２シフタ）と、１サイクル前の入力値を得るための遅れ要素１４とを備える。

ローパスフィルタ１０ｂは、入力値ｘに、１サイクル前の入力値を加えると共に、１サイクル前の出力値をシフタ１３で１ビット算術左シフト（２倍）した値を減じた値を、設定部１５により設定されたビット数だけシフタ１１で算術右シフトした値に、１サイクル前の出力値を加えた値を出力値ｙとする。ここで、入力値ｘが非負である場合（符号なし数である場合）、出力値ｙも非負（符号なし数）と見なせるので、算術左シフトは論理左シフトでかまわない。
設定部１５は、入力回数ｎの対数（ｌｏｇ_２ｎ）に基づいてシフタ１１による算術右シフト演算のビット数を設定する。

図９は、第２実施形態における平均値逐次計算装置１ｂによる平均値の計算方法を示す図である。

平均値逐次計算装置１ｂは、時系列データの入力回数ｎと、シフト演算の上限ビット数Ｋとを用いて、ｎ番目の入力値ｘ_ｎに対して、出力値ｙ_ｎ＝（ｘ_ｎ＋ｘ_ｎ−１−２ｙ_ｎ−１）／２^ｋ＋ｙ_ｎ−１を逐次に出力する。出力値ｙ_ｎは、ｘ_１〜ｘ_ｎのそれぞれに対して、ｋ＝ｍｉｎ｛Ｋ，ｃｅｉｌｉｎｇ（ｌｏｇ_２ｎ）｝に応じた重み付けした平均値となっている。

図１０は、従来技術による第１の方法及び第２の方法、並びに第１実施形態の計算方法及び第２実施形態の計算方法のそれぞれを用いた場合の、平均値逐次計算結果を比較して示すグラフである。

高周波の入力波形に対して、従来技術による第１の方法では、平均値への収束に長時間を要しているが、従来技術による第２の方法では、計算結果は短時間で平均値に収束し、入力波形が平滑化されている。
これに対して、第１実施形態及び第２実施形態の計算方法によれば、従来技術による第２の方法と同等の計算結果が得られ、図中では従来技術による第２の方法と重なって描画されている。

図１１は、図１０のグラフにおける時間軸を拡大して、平均値逐次計算結果の初期段階を描画したグラフである。
第１実施形態及び第２実施形態の計算結果は、初期段階から速やかに平均値に収束し、従来技術による第２の方法と同等の結果が得られている。

第１実施形態又は第２実施形態によれば、例えば、以下の作用効果（Ａ１）〜（Ａ３）が得られる。

（Ａ１） 平均値逐次計算装置１は、乗除算をシフト演算で代用し、逐次入力される入力値の平均値を出力する可変ＩＩＲローパスフィルタ１０と、ローパスフィルタ１０への入力回数をカウントし、入力回数に基づいてシフト演算のビット数を設定することにより、ローパスフィルタ１０の遮断周波数を制御する設定部１５と、を備える。

これにより、平均値逐次計算装置１（１ａ又は１ｂ）は、乗除算をシフト演算で代用した乗除算器フリーなローパスフィルタ１０（１０ａ又は１０ｂ）を用いることで、計算の負荷を低減し、高速かつ小規模な電子回路で時系列データの平均値を逐次計算できる。

（Ａ２） （Ａ１）に記載の平均値逐次計算装置１において、ローパスフィルタ１０は、算術右シフト演算を実行可能なシフタ１１を備え、入力値から１サイクル前の出力値を減じた値を、設定部１５により設定されたビット数だけシフタ１１で算術右シフトした値に、１サイクル前の出力値を加えた値を出力値とし、設定部１５は、入力回数の対数に基づいて算術右シフト演算のビット数を設定してもよい。

これにより、平均値逐次計算装置１ａは、除算をシフタ１１で代用し、サンプル値の入力回数の対数に基づいてシフト演算のビット数を制御することで、平均値の計算負荷を低減し、高速かつ小規模な電子回路を実現できる。

（Ａ３） （Ａ１）に記載の平均値逐次計算装置１において、ローパスフィルタ１０は、算術右シフト演算を実行可能なシフタ１１と、左シフト演算を実行可能なシフタ１３と、を備え、入力値に、１サイクル前の入力値を加えると共に、１サイクル前の出力値をシフタ１３で１ビット左シフトした値を減じた値を、設定部１５により設定されたビット数だけシフタ１１で算術右シフトした値に、１サイクル前の出力値を加えた値を出力値とし、設定部１５は、入力回数の対数に基づいて算術右シフト演算のビット数を設定してもよい。

これにより、平均値逐次計算装置１ｂは、除算をシフタ１１で、乗算をシフタ１３でそれぞれ代用し、サンプル値の入力回数の対数に基づいて右シフト演算のビット数を制御することで、平均値の計算負荷を低減し、高速かつ小規模な電子回路を実現できる。
なお、シフタ１３によるシフト演算は、算術左シフトであってよいが、これには限られない。入力値が非負である場合（符号なし数である場合）、出力値も非負（符号なし数）と見なせるので、シフタ１３によるシフト演算は、論理左シフトでかまわない。

（Ａ４） （Ａ２）又は（Ａ３）に記載の平均値逐次計算装置において、算術右シフト演算は所定の最大ビット数を上限とし、設定部１５は、入力回数の対数と最大ビット数とのいずれか小さい方を、算術右シフト演算のビット数として設定してもよい。

これにより、平均値逐次計算装置１（１ａ又は１ｂ）は、運用上必要な範囲でローパスフィルタ１０の遮断周波数を限定することで、シフト演算に関する回路規模を限定した小規模な電子回路を実現できる。

次に、平均値逐次計算装置１（１ａ又は１ｂ）を、産業機械の制御装置に対して適用した例として、第３実施形態及び第４実施形態を示す。

［第３実施形態］
第３実施形態の制御装置２は、処理性能を判定、動作プログラムのデバッグ、又は動作の異常検知等のために、性能指標を測定し出力する。

図１２は、第３実施形態における制御装置２の機能構成を示すブロック図である。
制御装置２は、性能指標を測定する測定部２１と、性能指標の平均値を逐次計算する計算部２２とを備える。

測定部２１は、次の複数の性能指標のうち、少なくとも一つを測定する。
・所定の制御周期毎の必須処理所要時間
・所定の制御周期毎の特定の割り込みの発生回数
・所定の制御周期毎のシングルリード回数
・所定の制御周期毎のシングルライト回数
・所定の制御周期毎のバーストリード回数
・所定の制御周期毎のバーストライト回数
・所定の制御周期毎のリードバイト数
・所定の制御周期毎のライトバイト数
・所定の制御周期毎のバスアイドル時間
・所定の制御周期毎のバスオーバラップ時間
・所定の制御周期毎の指定条件ヒット回数
・シングルリードのレイテンシ
・シングルライトのレイテンシ
・バーストリードのレイテンシ
・バーストライトのレイテンシ

ここで、バスアイドル時間とは、バスのアウトスタンディング数（未完了トランザクションの数）が０である状態のクロックサイクル数をカウントしたものとする。また、バスオーバラップ時間とは、バスのアウトスタンディング数が２以上である状態のクロックサイクル数をカウントしたものとする。なお、測定部２１は、これらの代わりに、バスのアウトスタンディング数が１の状態であるクロックサイクル数、バスのアウトスタンディング数が２の状態であるクロックサイクル数、バスのアウトスタンディング数が３以上の状態であるクロックサイクル数等を測定する構成であってもよい。
また、シングルリード及びシングルライトのレイテンシは、アクセスサイズ又はアクセス先アドレスでフィルタリングして測定されてもよい。例えば、１バイトアクセスと２バイトアクセスと４バイトアクセスと８バイトアクセスとを分けて測定されてもよい。バーストリード及びバーストライトのレイテンシは、バースト長又はアクセス先アドレスでフィルタリングして測定されてもよい。例えば、最大バースト長のバストランザクションに限定してレイテンシが測定されてもよい。

上記の性能指標の測定ポイントは、制御装置２内に複数あってもよい。例えば、制御装置２内の各ＣＰＵのバスのマスタポートとスレーブポート、バスブリッジのマスタポートとスレーブポート、ＤＭＡコントローラのマスタポート、メモリコントローラのスレーブポート等に上記の性能指標の測定ポイントがあってよい。

計算部２２は、測定部２１により測定された性能指標の最小値、最大値の他、平均値を逐次計算する。
ここで、計算部２２は、前述の第１実施形態又は第２実施形態の平均値逐次計算装置１（１ａ又は１ｂ）を含んで構成されてよい。すなわち、計算部２２は、乗除算をシフト演算で代用し、逐次入力される性能指標の平均値を出力する可変ＩＩＲローパスフィルタ１０（１０ａ又は１０ｂ）を備える。さらに、計算部２２は、ローパスフィルタ１０への入力回数をカウントし、入力回数に基づいてシフト演算のビット数を設定することにより、ローパスフィルタの遮断周波数を制御する設定部１５を備える。

なお、計算部２２は、制御装置２の一部として構成されてもよいが、制御装置２と通信接続された外付けの情報処理装置であってもよい。

第３実施形態によれば、例えば、次の作用効果（Ｂ１）〜（Ｂ２）が得られる。

（Ｂ１） 制御装置２は、制御周期毎の必須処理所要時間、制御周期毎の特定の割り込みの発生回数、制御周期毎のシングルリード回数、制御周期毎のシングルライト回数、制御周期毎のバーストリード回数、制御周期毎のバーストライト回数、制御周期毎のリードバイト数、制御周期毎のライトバイト数、制御周期毎のバスアイドル時間、制御周期毎のバスオーバラップ時間、制御周期毎の指定条件ヒット回数、シングルリードのレイテンシ、シングルライトのレイテンシ、バーストリードのレイテンシ、又はバーストライトのレイテンシの少なくとも一つを含む性能指標を測定する測定部２１と、性能指標の平均値を逐次計算する計算部２２と、を備える。

これにより、制御装置２は、制御周期毎に測定される性能指標の長期間にわたる傾向として平均値を逐次に出力し、処理性能の判定、動作プログラムのデバッグ、又は動作の異常検知等のために適時に提供できる。

（Ｂ２） （Ｂ１）に記載の制御装置２において、計算部２２は、乗除算をシフト演算で代用し、逐次入力される性能指標の平均値を出力する可変ＩＩＲローパスフィルタ１０と、ローパスフィルタ１０への入力回数をカウントし、入力回数に基づいてシフト演算のビット数を設定することにより、ローパスフィルタ１０の遮断周波数を制御する設定部１５と、を備えてもよい。

これにより、制御装置２は、回路規模が小さく高速な平均値逐次計算を実現し、性能指標の平均値を容易に提供できる。

［第４実施形態］
第４実施形態では、複数の制御装置３が互いに通信路を介して接続され、各制御装置３は、時刻同期した制御周期信号を生成する。

図１３は、第４実施形態における制御周期信号の生成方法を例示する図である。
複数の制御装置３は、マスタとスレーブとの間でローカルエリアネットワーク（ＬＡＮ）のＰｒｅｃｉｓｉｏｎ Ｔｉｍｅ Ｐｒｏｔｏｃｏｌ （ＰＴＰ）、又はＰＣＩ ＥｘｐｒｅｓｓのＰｒｅｃｉｓｉｏｎ Ｔｉｍｅ Ｍｅａｓｕｒｅｍｅｎｔ （ＰＴＭ）による時刻同期を行う。

同期された各制御装置３は、Ｐｕｌｓｅ Ｐｅｒ Ｓｅｃｏｎｄ （ＰＰＳ）信号を発生させ、このＰＰＳ信号の周期Ｔ_ＰＰＳをｍ／Ｍ倍した制御周期Ｔ_ＩＴＰを示すＩｎｔｅｒｐｏｌａｔｉｏｎ Ｔｉｍｉｎｇ Ｐｕｌｓｅ （ＩＴＰ）信号を生成する。
すなわち、ｋＭ＋ｍ番目のＩＴＰ信号の時刻ＩＴＰ_ｋＭ＋ｍは、ｋ番目及びｋ＋１番目のＰＰＳ信号の時刻ＰＰＳ_ｋ及びＰＰＳ_ｋ＋１に基づいて、次のように定義される。
ＩＴＰ_ｋＭ＋ｍ＝ＰＰＳ_ｋ＋１＋（ＰＰＳ_ｋ＋１−ＰＰＳ_ｋ）・ｍ／Ｍ
（ｍ＝０，１，・・・，Ｍ−１）

図１４は、第４実施形態における制御装置３の機能構成を示すブロック図である。
制御装置３は、同期部３１と、ＰＰＳ信号発生部３２と、周期測定器３３（測定部）と、ジッタ除去フィルタ３４（計算部）と、ＩＴＰ信号生成部３５（制御周期信号生成部）とを備える。

同期部３１は、制御装置３の内蔵時計を、通信路を介してマスタの制御装置３と同期させる。
ＰＰＳ信号発生部３２は、同期された内蔵時計に基づいて、ＰＰＳ信号を発生させる。
なお、同期部３１及びＰＰＳ信号発生部３２は、ＰＴＰ対応のイーサネット（登録商標）コントローラ、又はＰＴＭ対応のＰＣＩ Ｅｘｐｒｅｓｓコア等、時刻同期可能な通信コントローラであってよい。

周期測定器３３は、ＰＰＳ信号よりも十分に速い周波数の基準クロックにより、ＰＰＳ信号の周期、すなわちパルス間の時間（クロックサイクル数）を測定する。
このとき、周期測定器３３は、測定結果を所定倍（Ｎ倍）した値を出力してもよい。

ジッタ除去フィルタ３４は、周期測定器３３により測定された周期の平均値を逐次計算することで、ＰＰＳ信号のジッタ、すなわち周期の揺らぎを除去する。
ここで、ジッタ除去フィルタ３４は、前述の第１実施形態又は第２実施形態の平均値逐次計算装置１（１ａ又は１ｂ）を含んで構成されてよい。すなわち、ジッタ除去フィルタ３４は、乗除算をシフト演算で代用し、逐次入力される周期の平均値を出力する可変ＩＩＲローパスフィルタ１０と、ローパスフィルタ１０への入力回数をカウントし、入力回数に基づいてシフト演算のビット数を設定することにより、ローパスフィルタ１０の遮断周波数を制御する設定部１５と、を備える。

ＩＴＰ信号生成部３５は、周期測定器３３により測定され、ジッタ除去フィルタ３４により平滑化された周期の平均値に基づいて、ＰＰＳ信号のパルス数を逓倍して制御周期を示すＩＴＰ信号を生成する。

具体的には、まず、逓倍数設定レジスタ３５１により逓倍数Ｍが設定され、除算器３５２によりＭ００・・・０（Ｌビットの０）をＰＰＳ周期（クロックサイクル数）で割った結果がＬビット累算器３５３に入力される。Ｌビット累算器３５３において、入力がＰＰＳ周期（クロックサイクル数）の数だけ加算されると、Ｍ回の桁あふれ（キャリー）が発生する。この結果、キャリー信号は、ＰＰＳ信号のＭ逓倍となる。
このキャリー信号をインクリメンタ３５４がカウントし、カウント数が比較器３５５によりＭと比較される。Ｍ回カウントされるとカウント数はリセットされる。そして、ＩＴＰ信号生成部３５は、このカウント数が０のときＰＰＳ信号を、０以外のときキャリー信号をＩＴＰ信号として出力する。

ここでは、ＰＰＳ信号をＭ逓倍したＩＴＰ信号を生成する場合を示したが、ＩＴＰ信号の周期はこれに限られない。例えば、周期測定器３３がＰＰＳ信号の周期のＮ倍を出力すると、ＩＴＰ信号生成部３５は、Ｎ倍された周期をＭ分割したパルスを生成する。このため、ＰＰＳ信号をＭ／Ｎ逓倍したＩＴＰ信号が出力される。

第４実施形態によれば、例えば、次の作用効果（Ｃ１）〜（Ｃ４）が得られる。

（Ｃ１） 複数の制御装置３は、通信路を介して互いに接続され、各制御装置３は、内蔵時計を、通信路を介して同期させる同期部３１と、内蔵時計に基づいて、ＰＰＳ信号を発生させるＰＰＳ信号発生部３２と、ＰＰＳ信号の周期を測定する周期測定器３３と、周期測定器３３により測定された周期に基づいて、制御周期を示すＩＴＰ信号を生成するＩＴＰ信号生成部３５と、を備える。

これにより、制御装置３は、時刻同期されたＰＰＳ信号の周期を測定することにより、ＰＰＳ信号と位相を一致させたＩＴＰ信号を、適切に生成することができる。この結果、複数の制御装置３で制御周期を同期させることができる。
このとき、制御装置３は、ＰＰＳ信号の周期を予め知る必要はなく、周期を測定後にＩＴＰ信号の生成が開始された時点で、複数の制御装置３の間でＩＴＰ信号の同期が完了する。

（Ｃ２） （Ｃ１）に記載の制御装置３において、周期測定器３３は、測定された周期を所定倍した値を出力してもよい。

これにより、制御装置３は、ＰＰＳ信号の周期をＮ倍した後にＭ分割したパルスを生成するため、ＰＰＳ信号をＭ／Ｎ逓倍したＩＴＰ信号を出力できる。

（Ｃ３） （Ｃ１）又は（Ｃ２）に記載の制御装置３は、周期測定器３３により測定された周期の平均値を逐次計算するジッタ除去フィルタ３４を備え、ＩＴＰ信号生成部３５は、平均値に基づいて、ＩＴＰ信号を生成してもよい。

これにより、制御装置３は、周期の測定結果を平滑化し、ＰＰＳ信号に存在するジッタの影響を低減できる。この結果、ＩＴＰ信号の周期の揺らぎを低減することができる。また、制御装置３は、ＰＰＳ周期が緩やかに変動してもＩＴＰ信号を追従させることができる。

（Ｃ４） （Ｃ３）に記載の制御装置３において、ジッタ除去フィルタ３４は、乗除算をシフト演算で代用し、逐次入力される周期の平均値を出力する可変ＩＩＲローパスフィルタ１０と、ローパスフィルタ１０への入力回数をカウントし、入力回数に基づいてシフト演算のビット数を設定することにより、ローパスフィルタ１０の遮断周波数を制御する設定部１５と、を備えてもよい。

これにより、制御装置３は、回路規模が小さく高速な平均値逐次計算を実現し、ＰＰＳ信号の周期の平均値を容易に提供できる。

以上、本発明の実施形態について説明したが、本発明は前述した実施形態に限るものではない。例えば、第１実施形態と第２実施形態とは、一次の可変ＩＩＲローパスフィルタを用いたが、二次以上の可変ＩＩＲローパスフィルタを用いてもよい。例えば、一次の可変ＩＩＲローパスフィルタをＮ個縦続接続することにより、Ｎ次の可変ＩＩＲローパスフィルタが実現されてもよい。また、本実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、本実施形態に記載されたものに限定されるものではない。

平均値逐次計算装置１による平均値逐次計算方法は、ソフトウェアにより実現される。ソフトウェアによって実現される場合には、このソフトウェアを構成するプログラムが、コンピュータにインストールされる。また、これらのプログラムは、リムーバブルメディアに記録されてユーザに配布されてもよいし、ネットワークを介してユーザのコンピュータにダウンロードされることにより配布されてもよい。

１、１ａ、１ｂ 平均値逐次計算装置
２ 制御装置
３ 制御装置
１０、１０ａ、１０ｂ ローパスフィルタ
１１ シフタ（第１シフタ）
１３ シフタ（第２シフタ）
１５ 設定部
２１ 測定部
２２ 計算部
３１ 同期部
３２ ＰＰＳ信号発生部
３３ 周期測定器（測定部）
３４ ジッタ除去フィルタ（計算部）
３５ ＩＴＰ信号生成部（制御周期信号生成部）

Claims (4)

1. 通信路を介して互いに接続される複数の制御装置であって、
   各制御装置は、
   内蔵時計を、前記通信路を介して同期させる同期部と、
   前記内蔵時計に基づいて、Ｐｕｌｓｅ Ｐｅｒ Ｓｅｃｏｎｄ （ＰＰＳ）信号を発生させるＰＰＳ信号発生部と、
   前記ＰＰＳ信号の周期を測定する測定部と、
   前記測定部により測定された周期に基づいて、制御周期信号を生成する制御周期信号生成部と、を備える制御装置。
2. 前記測定部は、前記測定された周期を所定倍した値を出力する請求項１に記載の制御装置。
3. 前記測定部により測定された周期の平均値を逐次計算する計算部を備え、
   前記制御周期信号生成部は、前記平均値に基づいて、前記制御周期信号を生成する請求項１又は請求項２に記載の制御装置。
4. 前記計算部は、
   乗除算をシフト演算で代用し、逐次入力される前記周期の平均値を出力する可変Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ （ＩＩＲ）ローパスフィルタと、
   前記ローパスフィルタへの入力回数をカウントし、当該入力回数に基づいて前記シフト演算のビット数を設定することにより、前記ローパスフィルタの遮断周波数を制御する設定部と、を備える請求項３に記載の制御装置。

Images