JP2020197668A - 電気光学装置および電子機器 - Google Patents
電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2020197668A JP2020197668A JP2019105067A JP2019105067A JP2020197668A JP 2020197668 A JP2020197668 A JP 2020197668A JP 2019105067 A JP2019105067 A JP 2019105067A JP 2019105067 A JP2019105067 A JP 2019105067A JP 2020197668 A JP2020197668 A JP 2020197668A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- wiring
- electro
- circuit
- transfer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims abstract description 124
- 230000002093 peripheral effect Effects 0.000 claims abstract description 63
- 239000011229 interlayer Substances 0.000 claims abstract description 50
- 239000010408 film Substances 0.000 description 75
- 239000004065 semiconductor Substances 0.000 description 46
- 238000010586 diagram Methods 0.000 description 28
- 239000004973 liquid crystal related substance Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 20
- 238000000059 patterning Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 239000007787 solid Substances 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- 239000000428 dust Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
Description
具体的には上記技術では、容量素子は、トランジスターのゲート電極層からなる配線と、当該ゲート電極層を覆う絶縁膜と、当該ゲート電極層とは異なる電極層からなる配線とが順に配置された構成である。
電気光学装置100は、例えば液晶プロジェクターのライトバルブとして用いられる透過型の液晶パネルである。電気光学装置100は、表示領域で開口する枠状のケース72に収納される。電気光学装置100には、FPC基板74の一端が接続される。なお、FPCは、Flexible Printed Circuitsの略語である。FPC基板74の他端には、複数の端子76が設けられて、図示省略された上位回路に接続される。
なお、電気光学装置100が液晶プロジェクターのライトバルブとして用いられる場合、後述するように原色であるR(赤)、G(緑)、B(青)に対応する3つの電気光学装置100による透過像が合成されて、カラー画像が表現される。したがって、この場合、厳密にいえば、1つの電気光学装置100における画素とは、カラー画像における1画素を構成する3つの原色の副画素のうち、いずれかをいう。
表示制御回路200は、映像データおよび同期信号を処理して、電気光学装置100の駆動に必要なデータ信号および制御信号を出力する。データ信号は、映像データを電気光学装置100の駆動に適するように、アナログに変換された信号であり、制御信号は、電気光学装置100において垂直走査および水平走査するための信号である。
なお、表示制御回路200については、FPC基板74に実装されるのではなく、上位回路に設けられて、映像信号および制御信号が端子76を介して供給される構成としてもよい。
対向基板100bに設けられたコモン電極108は、ITOなど金属層からなるベタ状の電極であり、時間的にほぼ一定の電圧LCcomが印加される。なお、ベタ状とは、成膜された金属層を特にエッチングなどせずにそのまま用いた、という意味である。
複数の端子106には、電圧LCcomが印加される端子が含まれる。当該端子は、素子基板100aに設けられた配線、および、シール材90付近に設けられる銀ペーストを順に介し、コモン電極108に接続される。すなわち、素子基板100aには、電圧LCcomを印加するための配線が含まれる。
また、素子基板100aの対向面および対向基板100bの対向面には、配向膜がそれぞれ設けられるが、図では省略されている。
なお、X方向は第1方向の一例であり、Y方向は第2方向の一例である。
図5は、隣り合う2本の走査線12と、隣り合う2本のデータ線14との交差に対応する2行2列の計4個の、画素回路110の等価回路を示す図である。
図に示されるように、画素回路110は、トランジスター116と液晶素子120とを含む。トランジスター116は、例えばnチャネル型の薄膜トランジスターである。画素回路110において、トランジスター116のゲートノードは、走査線12に接続される一方、そのソースノードはデータ線14に接続され、そのドレインノードは、平面視で略正方形にパターニングされた画素電極118に接続される。
また、液晶素子120に対して並列に蓄積容量109が設けられる。蓄積容量109は、一端が画素電極118に接続され、他端が容量線107に接続されている。容量線107は、時間的に一定の電圧、例えばコモン電極108への印加電圧と同じ電圧LCcomが印加される。画素回路110は、走査線12の延在方向であるX方向とデータ線14の延在方向であるY方向とにわたって配列するので、画素回路110に含まれる画素電極118についてもY方向およびX方向にわたって配列する。
このような液晶素子120への電圧保持動作が、1、2、3、…、m行目という順番で実行されることによって、m行n列で配列する画素回路110の液晶素子120の各々にデータ信号に応じた電圧が保持される。このような電圧の保持によって各液晶素子120が目的とする透過率となり、m行n列で配列する画素からなる画像が生成される。
また、表示領域10の内では、画素電極118が縦m行×横n列でマトリクス状に配列し、表示領域10の外では、周辺電極119が設けられる。周辺電極119は、表示に寄与しないので、図4および図5では省略されている。
走査線駆動回路130は、走査線12を、1行目からm行目に向かう方向に順番で選択する場合と、逆にm行目から1行目に向かう方向に順番で選択する場合とのいずれにも対応可能である。走査線12の選択をいずれの方向にも対応可能としている理由は、電気光学装置100を組み込まれた液晶プロジェクターを卓上に設置する場合と、天井から吊り下げる場合とで、生成する画像の向きを反転させる必要があるからである。
なお、走査線駆動回路130としては、隣り合う転送回路135から出力される信号同士の論理積信号を求める回路などが含まれるが、本件では重要ではないので、省略する。
転送回路135の段数は、走査線12の本数mよりも多く、例えば(m+1)段としている。また、転送回路135の(m+1)段によって、スタートパルスを順次シフトするシフトレジスタが構成される。
図6では、説明の簡易化のために、走査線駆動回路130のうち、転送回路135の3段分を抜き出して説明している。ここで、転送回路135を区別するために、上から順に第1段、第2段、第3段とする。
転送回路135の構成については、トランジスターSb11のゲートノードに供給される信号およびトランジスターSb21のゲートノードに供給される信号が、奇数段と偶数段とで入れ替わった点を除き、共通である。詳細には、奇数段の転送回路135において、トランジスターSb11のゲートノードにはクロック信号Clkが供給され、トランジスターSb21のゲートノードにはクロック信号Clkxが供給されるのに対し、偶数段の転送回路135において、トランジスターSb11のゲートノードにはクロック信号Clkxが供給され、トランジスターSb21のゲートノードにはクロック信号Clkが供給される。
なお、トランジスターSb11が、ソースノードに供給されたパルスを、ゲートノードに供給されたクロック信号で取り込んで、ドレインノードから出力する第1トランジスターの一例である。
なお、NOT回路Inv1を構成するpチャネル型トランジスターまたは/およびnチャネル型トランジスターが、トランジスターSb11のドレインノードから出力されるパルスを入力する第2トランジスターの一例である。
また、NOT回路Inv2の出力端が、当該転送回路135の出力端Out1である。
説明の便宜上、第1段の転送回路135において、トランジスターSb11のドレインノード、容量素子Caの一端、NOT回路Inv1の入力端およびトランジスターSb21のソースノードの接続点をN11と表記する。
同様に、第2段の転送回路135において、トランジスターSb11のドレインノード等の接続点をN21と表記し、第3段の転送回路135において、トランジスターSb11のドレインノード等の接続点をN31と表記する。
トランジスターSa1、Sa4、Sa5およびSa8のゲートノードには、制御信号Dwnが、トランジスターSa2、Sa3、Sa6およびSa7のゲートノードには、制御信号Upが、それぞれ表示制御回路200から供給される。制御信号Dwnは、走査線12を1行目からm行目まで方向に順番で選択する場合にはHレベルとなり、それ以外の場合にLレベルとなる。制御信号Upは、走査線12をm行目から1行目まで方向に順番で選択する場合にはHレベルとなり、それ以外の場合にLレベルとなる。
トランジスターSa2、Sa4、Sa6およびSa8は、直列に接続される。トランジスターSa2およびSa4の接続点が第1段の転送回路135における出力端Out1に接続され、トランジスターSa4およびSa6の接続点が第2段の転送回路135における入力端In2に接続され、トランジスターSa6およびSa8の接続点が第3段の転送回路135における出力端Out3に接続される。
また、経路選択回路137において、制御信号DwnがLレベルであり、制御信号UpがHレベルである場合、トランジスターSa1、Sa4、Sa5およびSa8がオフし、トランジスターSa2、Sa3、Sa6およびSa7がオンするので、各段の転送回路135における入力端および出力端の結線は、図8に示される通りとなる。すなわち、この場合、出力端Out3が入力端In2に接続され、出力端Out2が入力端In1に接続される。
クロック信号ClkおよびClkxの1周期分の期間長を有するスタートパルスSpが、表示制御回路200により、第1段の転送回路135における入力端In1に供給される。詳細には、スタートパルスSpが、クロック信号ClkがHレベルとなる期間T1および当該期間T1に続いてクロック信号ClkがLレベルとなる期間T2にわたって、入力端In1に供給される。
また、期間T2では、第2段の転送回路135におけるトランジスターSb11がオンし、同段の転送回路135におけるトランジスターSb21がオフする。したがって、期間T2において、接続点N21は、出力端Out1(入力端In2)のHレベルとなり、当該HレベルがNOT回路Inv1およびInv2を介して出力端Out2から出力されるので、出力端Out2はHレベルとなる。
期間T3では、第2段の転送回路135におけるトランジスターSb11がオフし、同段の転送回路135におけるトランジスターSb21がオンする。したがって、期間T3において、接続点N21におけるHレベルがNOT回路Inv1およびInv2を循環することによって保持されるので、出力端Out2はHレベルに維持される。
また、期間T3では、第3段の転送回路135では、第1段と同様にトランジスターSb11がオンし、トランジスターSb21がオフする。したがって、期間T3において、接続点N31は、出力端Out2(入力端In3)のHレベルとなり、当該HレベルがNOT回路Inv1およびInv2を介して出力端Out3から出力されるので、出力端Out3はHレベルとなる。
期間T4では、第3段の転送回路135におけるトランジスターSb11がオフし、クロック信号ClkxのHレベルにより、同段の転送回路135におけるトランジスターSb21がオンする。したがって、期間T4において、接続点N31におけるHレベルがNOT回路Inv1およびInv2を循環することによって保持されるので、出力端Out3はHレベルに維持される。
また、図6では第4段以降の転送回路135は省略されているが、期間T4では、第4段の転送回路135における出力端はHレベルとなる。
すなわち、仮に第3段目の転送回路135に着目した場合、期間T3から期間T4にわたって接続点N31が実線で示されるようにHレベルを維持すべきところを、破線で示されるように、期間T3の終期(期間T4の始期)のタイミングTaにおいてLレベルに変化してしまう。この点について図10を参照して説明する。
これに対して、前段の転送回路135の出力端Out2から出力される信号は、NOT回路Inv1およびInv2によって波形整形されるので、クロック信号Clkと比較すると急峻に変化する。したがって、第3段目のトランジスターSb11においてソースノードを基準にしたゲートノードの電圧Vgsがゼロよりも高くなるので、ソース・ドレインノード間の抵抗が低くなる。ソース・ドレインノード間の抵抗が低くなるので、当該ドレインノードである接続点N31の電圧は、鈍った波形のクロック信号Clkの電圧に追従して低下する。
また、タイミングTaにおいて、出力端Out2がHレベルからLレベルに変化したとき、容量結合によって、そのレベル変化が接続点N31に伝搬し、接続点N31の電圧を低下させる。
なお、ここでは第3段目の転送回路135について説明しているが、同様な不具合は各段において発生し得る。
詳細には、図11に示されるように、トランジスターSb11におけるソース・ドレインノード間の抵抗が低くなっても、容量素子Caによって、接続点N31の電圧は、クロック信号Clkに追従して低下しにくくなる。また、出力端Out2がHレベルからLレベルに変化したとき、その変化が接続点N31に伝搬しても、容量素子Caによって、接続点N31の電圧が低下しにくくなる。
したがって、このように容量素子Caを設けると、接続点N31がしきい値Vthを下回って、Lレベルに反転することが抑えられる。
なお、ここでは第3段目の転送回路135について説明しているが、他の段についても、同様な容量素子Caが設けられる。
液晶プロジェクターのライトバルブとして用いられる電気光学装置100において、表示領域10の内では画素回路110毎にトランジスター116が設けられ、表示領域10の外では例えば走査線駆動回路130のトランジスターSb11、Sb21等が設けられる。画素回路110や走査線駆動回路130を構成するトランジスターは、素子基板100aにおいて、例えば高温ポリシリコンプロセスを用いて形成される。
詳細には、透明性および絶縁性を有する基材にトランジスターのポリシリコン膜、ゲート絶縁膜、ゲート電極層、第1層間絶縁膜、第1電極層、第2層間絶縁膜、第2電極層、第3層間絶縁膜、第3電極層が順に形成される構造を想定する。
しかしながら、近年では微細化に伴って、具体的には電気光学装置の小型化および高解像度化に伴って、第1電極層をパターニングすることによって容量素子Caにおける一方の電極を形成することが困難となりつつある。
また、耐光性の向上を目的として、蓄積容量109に十分な容量を確保するために、当該蓄積容量109を、積層容量構造/トレンチ容量構造を用いて形成する技術が提案されつつある。このような構造では、第1層間絶縁膜が厚膜化するので、2つの配線で当該第1層間絶縁膜を挟持した容量素子Caでは十分な容量が確保できない、という問題もある。
しかしながら、表示領域10では、第1電極層をパターニングすることによって例えばデータ線14が形成され、第2電極層をパターニングすることによって容量線107が形成される。電気光学装置の高解像度化に伴い高速駆動を実現するために両電極層で挟持される第2層間絶縁膜は、両電極層の配線同士で容量結合する度合いを低減させる必要から、厚膜化される。膜厚は例えば0.5〜0.7μmである。したがって、第1電極層からなる配線と第2電極層からなる配線とで第2層間絶縁膜を挟持した容量素子Caについても十分な容量が確保できない。
なお、図12(1)および(3)において上方向が図4におけるY方向であり、右方向がX方向である。
以下の説明においては、主に容量素子Caについて図12(2)を参照して説明する。また、転送回路135については第1段で説明する。すなわち、当該転送回路135の入力端をIn1とし、出力端をOut1とする。
なお、配線175は、電気的にみれば、転送回路135の出力端Out1の一部である。
なお、実際の画素回路110においては、蓄積容量109が第1電極層の下の第1層間絶縁膜161の中に形成される。第1層間絶縁膜161の厚さ、すなわち、ゲート電極層上端から第1電極層の下端までの層厚は、前述したトレンチ容量構造などでは数μmに達する場合がある。表示領域10周辺の走査線駆動回路130でも同程度の厚さとなる。
配線183は、図12(1)において「□」印のコンタクトホールを介して半導体層A1nのソース領域に接続され、配線184は、コンタクトホールを介して半導体層A1pのソース領域および半導体層A2pのソース領域に接続される。配線185は、コンタクトホールを介して半導体層A2nのソース領域に接続される。
配線186は、第2電極層からなる配線192とゲートノード173とを中継する機能を有する。具体的には、配線186は、コンタクトホールCt16を介して配線192に接続され、コンタクトホールCt13を介してゲートノード173に接続される。
配線189は、図12(1)に示されるように、半導体層A11のドレイン領域にコンタクトホールを介して接続され、半導体層A12のソース領域にコンタクトホールを介して接続されるとともに、コンタクトホールCt15を介して配線192に接続される。なお、配線189、192、186およびゲートノード173は、電気的にみれば接続点N11である。
コンタクトホールCt11、Ct12、Ct13等には、第1電極層の成膜によって当該第1電極層を充填するのではなく、タングステンなどの金属を別途充填した構成としてもよいし、蓄積容量109を構成するいずれかの導電膜を中継する構成としてもよい。
第2層間絶縁膜162の形成後、その平面をCMPにより平坦化してもよい。第2層間絶縁膜162には、コンタクトホールCt14、Ct15、Ct16、Ct17、Ct18が設けられる。第2層間絶縁膜162の表面には、アルミニウムなどの導電性の第3電極層が成膜され、当該第2電極層のパターニングによって配線191、192、193および199が設けられる。
配線192は、電気的には、コンタクトホールCt15からCt16までの間を接続すれば十分であるが、本実施形態では、さらに平面視で、NOT回路Inv2まで、詳細には、半導体層A2nを超える位置まで延設される。
配線193は、図12(1)に示されるように、コンタクトホールCt17を介して、第1電極層からなる配線に接続され、当該配線はコンタクトホールを介して半導体層A2pのドレイン領域および半導体層A2nのドレイン領域に接続されるとともに、コンタクトホールを介して配線175に接続される。また、配線193は、コンタクトホールCt18を介して第1電極層からなる配線に接続され、当該配線はコンタクトホールを介して半導体層A21のドレイン領域に接続される。配線193は、転送回路135におけるNOT回路Inv2の出力端とトランジスターSb21のドレインノードとに接続される。配線199は、例えば図12(3)に示されるように、Y方向に延在して形成され、電圧LCcomが印加される。
ここで、第3層間絶縁膜163の厚さ、すなわち、第2電極層上端から第3電極層下端までの層厚は例えば0.3〜0.5μmである。したがって、本実施例において、第1層間絶縁膜161の膜厚をd1とし、第2層間絶縁膜162の膜厚をd2とし、第3層間絶縁膜163の膜厚をd3とした場合、典型的には次のような関係となる。
d1>d2≧d3
これに対して、周辺電極119aは、島状の部分を連結部Wによって図において上下左右にわたって、すなわちX方向およびY方向にわたって互いに接続されており、本実施形態では、電圧LCcomが印加される。詳細には、周辺電極119aは、電圧LCcomが印加された配線199と、第3層間絶縁膜163に設けられたコンタクトホールCt19を介して接続される。
周辺電極119bは、平面視で、配線181、182と重なる領域に設けられる。なお、周辺電極119aは、複数の画素電極118と同一層からなる第1周辺電極の一例であり、複数の画素電極118をX方向およびY方向に連結した形状となっている。
一方、配線192は、平面視で、トランジスターSb11のドレインノードからNOT回路Inv1、Inv2に沿って延設する部分を有し、配線192のうち、コンタクトホールCt16からNOT回路Inv2までに至る延設部分が、周辺電極119aのX方向の連結部と重なるように設けられる。
当該周辺電極119aと配線192で挟まれる第3層間絶縁膜163が層間絶縁膜の一例である。
したがって、この構成では、表示制御回路200から出力されたクロック信号ClkおよびClkxの波形が追加される容量の分だけさらに鈍って、転送回路135においてトランジスターSb11がオフし、トランジスターSb21がオンするタイミングにおける誤動作しやすくなるだけでなく、クロック信号ClkまたはClkxの論理レベルが変化することに伴って、寄生容量への充放電により電力が余計に消費される。
したがって、本実施形態によれば、転送回路135の誤動作については、接続点N11に付加された容量素子Caのみならず、クロック信号ClkおよびClkxの波形の鈍りの程度を小さくすることによっても抑えられる。また、本実施形態によれば、配線181、182については、周辺電極119bに起因する容量が寄生しないので、当該容量への充放電による電力の消費が抑えられる。
なお、周辺電極119bが、フローティング状態であって、平面視で、クロックを供給する信号線と交差する第2周辺電極の一例である。
また、平面視で、表示領域10の外であって、転送回路135が設けられない領域には、図13に示されるように周辺電極119aが設けられる。
そこで、本実施形態では、周辺電極119bについて、島状の部分を連結して、断面でみたときに凹凸を残している。したがって、本実施形態では、まず第1に、当該凹凸によりゴミが移動しにくくなり、表示領域10の外で発生したゴミを周辺電極119a、119bで留めて、表示品質の低下を防止することができる。
そこで、本実施形態では、第3に、周辺電極119aをベタ状とせずに、敢えてエッチングする部分を規則的に有する形状とすることで、画素電極118、周辺電極119aおよび119bについて、精度良いパターニングを狙っている。
なお、図14(1)、図14(2)および図14(3)は、図12(1)、図12(2)および図12(3)と同様な関係にある。
これに対して、第2実施形態では、図14(1)に示されるように、配線192では、コンタクトホールCt15からコンタクトホールC16までの線幅よりも、コンタクトホールCt16から半導体層A2pおよびA2nを超える位置まで延設される部分の線幅が広くなるように形成される。
換言すれば、第2実施形態では、配線192のうち、図14(1)でみて、上端の辺は一直線であるが、下端の辺がコンタクトホールCt16付近でほぼ直角で2回屈曲して線幅が広がっている。
なお、第2実施形態において、配線192のうち、周辺電極119aと重なる領域が第1部分の一例であり、配線192のうち、周辺電極119bと重なる領域が第2部分の一例である。
これに対して、第2実施形態では、図14(3)に示されるように、周辺電極119aにおいて島状の部分の連結部の幅が、X方向およびY方向とで異なっている。詳細には、第2実施形態では、周辺電極119aにおいて、島状の部分をX方向にわたって連結する幅W1aが、島状の部分をY方向にわたって連結する幅W2よりも広くなっている。
なお、図15(1)、図15(2)および図15(3)は、図14(1)、図14(2)および図14(3)と同様な関係にある。
また、第3実施形態では、図15(3)に示されるように、周辺電極119aにおいて、島状の部分をX方向にわたって連結する幅W1bが、第2実施形態における幅W1aよりもさらに広くなっている。
したがって、第3実施形態によれば、第2実施形態と比較して、容量素子Caのさらなる大容量化を図ることができる。
なお、図16(1)に示される構成では、配線192について、コンタクトホールCt16から半導体層A2nを超える位置までの延設部分の線幅を、第2実施形態のように広くしてもよい。
また、図16(2)は、図16(1)におけるAa−Ab線で破断した場合の転送回路135の構成を示す図であるが、当該Aa−Ab線で破断した場合、図12(2)と相違は現れず、同様な図となる。
図16(3)は、第2電極層をパターニングした配線と、第3電極層をパターニングした配線とを示す図であり、図12(3)と同様な図となる。
この図に示されるように、当該転送回路135は、トランジスターQn1、Qn2、Qn3、容量素子CaおよびCbを含む。
なお、トランジスターQn1、Qn2およびQn3は、例えばnチャネル型の薄膜トランジスターである。
トランジスターQn1のドレインノードには、クロック信号Clkが供給される。トランジスターQn3のゲートノードおよびトランジスターQn2のゲートノードには、クロック信号Clkxが供給される。
トランジスターQn1のソースノード、トランジスターQn2のドレインノードおよび容量素子Cbの他端は共通接続されて、当該転送回路135の出力端Outとなっている。
容量素子Cbは、トランジスターQn1のゲート・ソース間の電圧を保持する。なお、トランジスターQn2のソースノードには、電源電圧のうち、低位の電圧Vssが印加される。
また、トランジスターQn1が、トランジスターQn3のドレインノードから出力されるパルスを入力する第2トランジスターの一例である。
奇数段の転送回路135の入力端Inには、期間T11において、クロック信号ClkまたはClkxの半周期分にわたってHレベルとなるパルスが、例えば前段の転送回路135の出力端から供給される。当該パルスは、クロック信号ClkがLレベルであって、クロック信号ClkxがHレベルである期間に供給される。
クロック信号ClkxがHレベルである場合、トランジスターQn2およびQn3がオンする。入力端InがHレベルであれば、トランジスターQn3のオンにより、当該HレベルがトランジスターQn1のゲートノードに印加されるので、当該トランジスターQn1がオンする。ただし、期間T11ではクロック信号ClkがLレベルであるので、また、トランジスターQn2がオンするので、出力端Outは、Lレベルに相当する電圧Vssとなる。
なお、期間T11において容量素子CaおよびCbは、トランジスターQn1のソースノードにおけるLレベルを基準にして、入力端Inに供給されたパルスのHレベルの電圧を保持する。
したがって、クロック信号ClkxにおけるH、Lレベルの繰り返しにより、トランジスターQn2がオンオフを繰り返するので、出力端Outにおけるフローティング状態は問題にならない。
したがって、ある段の転送回路135における出力端Outが次段の転送回路135における入力端Inに接続される、という状態が繰り返される構成にすると、各段の転送回路135における出力端Outからは、クロック信号ClkまたはClkxの半周期の幅のパルスが、クロック信号ClkまたはClkxの半周期ずつ順次シフトして出力される。
第4実施形態において、第1実施形態等における経路選択回路137を付加してもよい。
図19(1)、図19(2)および図19(3)は、第1実施形態における図12(1)、図12(2)および図12(3)と同様な関係にある。
なお、第4実施形態においては、第1実施形態等と説明が重複するのを避けるために、特徴的部分について図19(2)を中心にして言及する。
半導体層A33はトランジスターQn3を構成し、半導体層A32はトランジスターQn2を構成する。半導体層A41は容量素子Cbの他端における電極であり、半導体層A31はトランジスターQn1を構成する。
なお、ゲートノード177は、容量素子Cbの一端とトランジスターQn3のゲートノードを兼用する。容量素子Cbは、半導体層A41とゲートノード177とでゲート絶縁膜150を挟持した構成である。また、半導体層A41は、全領域に高濃度の不純物が注入されて、導体膜として機能する。このように半導体層A41を導体膜にすると、トランジスターQn1のゲートノードと出力端Outとが共に同電位(例えば共にVss)であるときにも容量素子Cbが容量素子として機能する。詳細には、第4実施形態において、容量素子Cbは、トランジスターのソース・ドレインノード間が接続されたようなレイアウトとして記載している。ここで他と同じようにトランジスターを形成すると、ゲートノードと出力端Outとが共に同電位(例えばVss)になると、クロック信号Clkがどの論理状態であってもゲートノードの電圧Vgsは0Vであり、トランジスターがオンしないので、容量素子として機能しなくなってしまう。したがって、トランジスターのような形態をしているが、ゲート電極下の領域も高濃度注入し常に導体になっていて容量素子として常に機能させることができる。
第4実施形態において、図19(1)に示されるように、配線181は、半導体層A31のソース領域に接続され、配線182は、コンタクトホールCt21を介してゲートノード176に接続される。また、配線183は、半導体層A32のソース領域に接続され、配線188aは、半導体層A33のドレイン領域に接続される。配線188bは、半導体層A32のドレイン領域に接続され、配線188cは、ゲートノード177に接続される。配線188dは、半導体層A41と半導体層A31のドレイン領域とに接続される。
第2層間絶縁膜162の表面には、第2電極層が成膜され、当該第2電極層のパターニングによって、図19(1)および図19(2)に示されるように配線194および195が設けられる。
配線194は、配線188aおよび188cに接続される。配線194は、電気的には、配線188aおよび配線188cの間を接続すれば十分であるが、第4実施形態では、平面視で、半導体層A31を超える位置まで延設される。
配線195は、配線188bおよび188dに接続される。なお、配線195が、転送回路135における出力端Outである。
したがって、第4実施形態においても、容量素子Caを、蓄積容量109の構造に依存することなく安定的に形成することができる。
なお、青の光路は、他の赤や緑と比較して長い。したがって、青の光は、光路での損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して電気光学装置100Bに導かれる。
同様に、電気光学装置100Gおよび100Bでは、緑成分のデータ信号および青成分のデータ信号が、画素回路110毎に供給されて、それぞれ表示すべき画像のうち、緑および青の成分の透過像が生成される。
なお、電気光学装置100R、100Bによる各透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、電気光学装置100Gの透過像は直進して投射される。したがって、電気光学装置100R、100Bによる各透過像は、電気光学装置100Gの透過像に対して左右反転した関係となっている。
Claims (6)
- 表示領域に配列された複数の画素電極と、
ソースノードに供給されたパルスを、ゲートノードに供給されたクロック信号で取り込んで、ドレインノードから出力する第1トランジスターと、
前記ドレインノードから出力されるパルスを入力する第2トランジスターと、
前記ドレインノードに一端が接続され、他端が所定電位に保持された容量素子と、
を含み、
前記容量素子は、
前記複数の画素電極と同一層からなる第1周辺電極と、所定の電極層からなる配線とで層間絶縁膜を挟持し、
前記配線は、平面視で、前記第2トランジスターと重なる部分を有する
電気光学装置。 - 前記複数の画素電極は、第1方向および第2方向にわたって配列し、
前記第1周辺電極は、前記複数の画素電極を前記第1方向および前記第2方向に連結した形状であり、
前記配線は、平面視で、前記ドレインノードから前記第2トランジスターに、前記第1方向に沿って延設する部分を有する、
請求項1に記載の電気光学装置。 - 前記第1周辺電極の形状において、前記複数の画素電極を前記第1方向に連結する部分の幅は、前記複数の画素電極を前記第2方向に連結する部分の幅よりも広い、
請求項2に記載の電気光学装置。 - 前記複数の画素電極と同一層からなる第2周辺電極を有し、
前記第2周辺電極は、
フローティング状態であって、平面視で、前記クロック信号を供給する信号線と交差する
請求項1乃至3のいずれかに記載の電気光学装置。 - 前記配線は、
平面視で、前記第1周辺電極と重なる領域の第1部分と、前記第2周辺電極と重なる領域の一部における第2部分と、
を含み、
前記第1部分の線幅は、前記第2部分の線幅よりも広い
請求項4に記載の電気光学装置。 - 請求項1乃至5のいずれかに記載の電気光学装置を含む電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019105067A JP7408926B2 (ja) | 2019-06-05 | 2019-06-05 | 電気光学装置および電子機器 |
US16/894,403 US11398509B2 (en) | 2019-06-05 | 2020-06-05 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019105067A JP7408926B2 (ja) | 2019-06-05 | 2019-06-05 | 電気光学装置および電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020197668A true JP2020197668A (ja) | 2020-12-10 |
JP2020197668A5 JP2020197668A5 (ja) | 2022-06-06 |
JP7408926B2 JP7408926B2 (ja) | 2024-01-09 |
Family
ID=73648007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019105067A Active JP7408926B2 (ja) | 2019-06-05 | 2019-06-05 | 電気光学装置および電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11398509B2 (ja) |
JP (1) | JP7408926B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6061999A (ja) * | 1983-09-16 | 1985-04-09 | Seiko Epson Corp | 薄膜シフトレジスタ回路 |
US20130300775A1 (en) * | 2012-05-10 | 2013-11-14 | Samsung Display Co., Ltd. | Electrowetting display device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6346730B1 (en) * | 1999-04-06 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate |
JP5293417B2 (ja) * | 2009-06-03 | 2013-09-18 | ソニー株式会社 | 表示装置の駆動方法 |
JP2011180524A (ja) | 2010-03-03 | 2011-09-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
US20130039455A1 (en) | 2010-04-28 | 2013-02-14 | Satoshi Horiuchi | Shift register and display device |
JP6474486B2 (ja) | 2015-05-25 | 2019-02-27 | シャープ株式会社 | 表示装置の駆動回路 |
-
2019
- 2019-06-05 JP JP2019105067A patent/JP7408926B2/ja active Active
-
2020
- 2020-06-05 US US16/894,403 patent/US11398509B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6061999A (ja) * | 1983-09-16 | 1985-04-09 | Seiko Epson Corp | 薄膜シフトレジスタ回路 |
US20130300775A1 (en) * | 2012-05-10 | 2013-11-14 | Samsung Display Co., Ltd. | Electrowetting display device |
Also Published As
Publication number | Publication date |
---|---|
US11398509B2 (en) | 2022-07-26 |
US20200388639A1 (en) | 2020-12-10 |
JP7408926B2 (ja) | 2024-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6707441B1 (en) | Active matrix type liquid crystal display device, and substrate for the same | |
US9459482B2 (en) | Liquid crystal display device with touch panel | |
US20190340969A1 (en) | Gate driving circuit and display panel | |
TWI391890B (zh) | 顯示裝置 | |
US20180031936A1 (en) | Electro-optical device and electronic apparatus | |
US11988911B2 (en) | Display device | |
JP2018017789A (ja) | 電気光学装置および電子機器 | |
US10353254B2 (en) | Electro-optical device and electronic apparatus | |
JP6662037B2 (ja) | 電気光学装置及び電子機器 | |
US20180033386A1 (en) | Electro-optical device and electronic apparatus | |
JP2010032974A (ja) | 液晶表示装置 | |
JP5172212B2 (ja) | 液晶表示装置 | |
JP4702114B2 (ja) | デマルチプレクサ、電気光学装置および電子機器 | |
JP6760353B2 (ja) | 電気光学装置および電子機器 | |
KR102496175B1 (ko) | 표시 장치 및 그 구동방법 | |
JP7408926B2 (ja) | 電気光学装置および電子機器 | |
US20220108663A1 (en) | Display device | |
JP2010230888A (ja) | 電気光学装置および電子機器 | |
JP2018017811A (ja) | 電気光学装置および電子機器 | |
JP2021140056A (ja) | 電気光学装置、および電子機器 | |
JP2021120689A (ja) | 表示装置 | |
JP4826061B2 (ja) | 電気光学装置、その駆動回路および電子機器 | |
JP2008058761A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2007279590A (ja) | 電気光学装置および電子機器 | |
JP2014182218A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20200810 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210914 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7408926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |