JP2020197668A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】電気光学装置の微細化が進行しても、容量素子の十分な容量を確保する。【解決手段】表示領域に配列された複数の画素電極と、ソースノードに供給されたパルスを、ゲートノードに供給されたクロック信号で取り込んで、ドレインノードから出力する第１トランジスターと、ドレインノードから出力されるパルスを入力する第２トランジスターと、ドレインノードに一端が接続され、他端が所定電位に保持された容量素子と、を含み、容量素子は、複数の画素電極と同一層からなる第１周辺電極と、所定の電極層からなる配線とで層間絶縁膜を挟持し、配線は、平面視で、第２トランジスターと重なる部分を有する。【選択図】図５

Description

本発明は、電気光学装置および電子機器に関する。

例えば液晶素子を表示素子として用いた電気光学装置では、当該表示素子やトランジスター等を含む画素回路と同一プロセスで、当該画素回路を駆動する駆動回路が形成されることがある。画素回路は、走査線とデータ線との交差に対応して設けられるので、駆動回路は、走査線を駆動する走査線駆動回路と、データ線を駆動するデータ線駆動回路に大別される。このうち、走査線駆動回路は、シフトレジスタによって、スタートパルスをクロック信号にしたがって順次シフトして、走査線に走査信号として供給する構成が一般的である。

このようなシフトレジスタの誤動作を防止するために、当該シフトレジスタを構成し、かつ、画素回路と同じプロセスで形成されるトランジスターの出力側端子に容量素子を形成する技術が知られている（例えば特許文献１参照）。
具体的には上記技術では、容量素子は、トランジスターのゲート電極層からなる配線と、当該ゲート電極層を覆う絶縁膜と、当該ゲート電極層とは異なる電極層からなる配線とが順に配置された構成である。

特開昭６０−６１９９９号公報

しかしながら、近年のように、電気光学装置の微細化および高精細化が進行すると、画素回路の蓄積容量構造について例えばトレンチ構造を形成することにより容量面積を増大させる構成が採用される形態がある。あるいは、高速駆動のためにデータ線容量の削減を求められるようになっている。このような形態では、当該絶縁膜が厚膜化し、十分な容量を確保することが困難である、という課題がある。

上記課題を解決するために、本開示の一態様に係る電気光学装置は、表示領域に配列された複数の画素電極と、ソースノードに供給されたパルスを、ゲートノードに供給されたクロック信号で取り込んで、ドレインノードから出力する第１トランジスターと、前記ドレインノードから出力されるパルスを入力する第２トランジスターと、前記ドレインノードに一端が接続され、他端が所定電位に保持された容量素子と、を含み、前記容量素子は、前記複数の画素電極と同一層からなる第１周辺電極と、所定の電極層からなる配線とで層間絶縁膜を挟持し、前記配線は、平面視で、前記第２トランジスターと重なる部分を有する。

第１実施形態に係る電気光学装置を含む表示モジュールを示す斜視図である。 電気光学装置を示す斜視図である。 電気光学装置の構造を示す断面図である。 電気光学装置の電気的な構成を示すブロック図である。 電気光学装置における画素回路の構成を示す図である。 電気光学装置における走査線駆動回路のうち、要部を示す回路図である。 要部における経路選択回路の動作を示す図である。 要部における経路選択回路の動作を示す図である。 要部における転送回路の動作を説明するための図である。 転送回路における不具合を説明するための図である。 転送回路における改善を説明するための図である。 転送回路の構成を示す図である。 転送回路の構成を示す図である。 第２実施形態に係る電気光学装置の転送回路の構成を示す図である。 第３実施形態に係る電気光学装置の転送回路の構成を示す図である。 第１実施形態等における転送回路の変形例を示す図である。 第４実施形態に係る電気光学装置の転送回路の回路図である。 転送回路の動作を説明するための図である。 転送回路の構成を示す図である。 実施形態等に係る電気光学装置を用いた電子機器の一例を示す図である。

以下、実施形態に電気光学装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られるものではない。

図１は、第１実施第１実施形態に係る電気光学装置１００を含む表示モジュール１の構成を示す斜視図である。
電気光学装置１００は、例えば液晶プロジェクターのライトバルブとして用いられる透過型の液晶パネルである。電気光学装置１００は、表示領域で開口する枠状のケース７２に収納される。電気光学装置１００には、ＦＰＣ基板７４の一端が接続される。なお、ＦＰＣは、Flexible Printed Circuitsの略語である。ＦＰＣ基板７４の他端には、複数の端子７６が設けられて、図示省略された上位回路に接続される。

ＦＰＣ基板７４には、半導体チップの表示制御回路２００が実装されるとともに、上位回路から複数の端子７６を介して映像データが同期信号に同期して供給される。映像データとは、表示すべき画像における画素の階調レベルを例えば８ビットで指定する。
なお、電気光学装置１００が液晶プロジェクターのライトバルブとして用いられる場合、後述するように原色であるＲ（赤）、Ｇ（緑）、Ｂ（青）に対応する３つの電気光学装置１００による透過像が合成されて、カラー画像が表現される。したがって、この場合、厳密にいえば、１つの電気光学装置１００における画素とは、カラー画像における１画素を構成する３つの原色の副画素のうち、いずれかをいう。

また、同期信号には、マトリクス状に配列する画素回路の走査開始を指示する垂直同期信号や、上記配列における１行の水平走査の開始を指示する水平同期信号、および、映像データの１画素分のタイミングを示すクロック信号が含まれる。
表示制御回路２００は、映像データおよび同期信号を処理して、電気光学装置１００の駆動に必要なデータ信号および制御信号を出力する。データ信号は、映像データを電気光学装置１００の駆動に適するように、アナログに変換された信号であり、制御信号は、電気光学装置１００において垂直走査および水平走査するための信号である。
なお、表示制御回路２００については、ＦＰＣ基板７４に実装されるのではなく、上位回路に設けられて、映像信号および制御信号が端子７６を介して供給される構成としてもよい。

図２は、電気光学装置１００の構造を示す斜視図であり、図３は、図２におけるＨ−ｈ線で破断した断面図である。図２および図３に示されるように、電気光学装置１００は、画素電極１１８や、周辺電極１１９などが設けられた素子基板１００ａと、コモン電極１０８が設けられた対向基板１００ｂとが、図示省略のスペーサーを含むシール材９０によって一定の間隙を保ちつつ互いに電極形成面が対向するように貼り合わせられ、この間隙に液晶１０５が挟持された構造である。

素子基板１００ａおよび対向基板１００ｂには、それぞれガラスや石英などの光透過性を有する基板が用いられる。図２に示されるように、素子基板１００ａにおける一辺は、対向基板１００ｂから張り出している。この張り出した領域には、Ｘ方向に沿って複数の端子１０６が設けられている。複数の端子１０６には、図１に示されるＦＰＣ基板７４の一端が接続されて、上述した各種の信号などが供給される。

素子基板１００ａにおいて対向基板１００ｂと対向する面には、画素電極１１８および周辺電極１１９が、例えばＩＴＯなどの透明性を有する金属層のパターニングによって形成される。なお、ＩＴＯは、Indium Tin Oxideの略語である。また、周辺電極１１９は、本実施形態では、後述するように２種類に分けられる。
対向基板１００ｂに設けられたコモン電極１０８は、ＩＴＯなど金属層からなるベタ状の電極であり、時間的にほぼ一定の電圧ＬＣcomが印加される。なお、ベタ状とは、成膜された金属層を特にエッチングなどせずにそのまま用いた、という意味である。

シール材９０は、特に図示しないが平面視した場合に、対向基板１００ｂの内縁に沿って枠状に形成される。
複数の端子１０６には、電圧ＬＣcomが印加される端子が含まれる。当該端子は、素子基板１００ａに設けられた配線、および、シール材９０付近に設けられる銀ペーストを順に介し、コモン電極１０８に接続される。すなわち、素子基板１００ａには、電圧ＬＣcomを印加するための配線が含まれる。
また、素子基板１００ａの対向面および対向基板１００ｂの対向面には、配向膜がそれぞれ設けられるが、図では省略されている。

図４は、表示モジュール１の電気的な構成を示すブロック図である。電気光学装置１００には、表示領域１０の周縁に、走査線駆動回路１３０およびデータ線駆動回路１４０が設けられる。

電気光学装置１００の表示領域１０においては、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示領域１０において、複数本の走査線１２が図においてＸ方向に延在して設けられ、また、複数本のデータ線１４がＹ方向に延在し、かつ、走査線１２と互いに電気的な絶縁を保って設けられる。そして、複数本の走査線１２と複数本のデータ線１４との交差に対応して画素回路１１０が設けられる。
なお、Ｘ方向は第１方向の一例であり、Ｙ方向は第２方向の一例である。

走査線１２の本数をｍとし、データ線１４の本数をｎとした場合、画素回路１１０は、縦ｍ行×横ｎ列でマトリクス状に配列する。ｍ、ｎは、いずれも２以上の整数である。走査線１２と画素回路１１０とにおいて、マトリクスの行を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０において、マトリクスの列を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列と呼ぶ場合がある。

説明の便宜上、画素回路１１０の構成について説明する。
図５は、隣り合う２本の走査線１２と、隣り合う２本のデータ線１４との交差に対応する２行２列の計４個の、画素回路１１０の等価回路を示す図である。
図に示されるように、画素回路１１０は、トランジスター１１６と液晶素子１２０とを含む。トランジスター１１６は、例えばｎチャネル型の薄膜トランジスターである。画素回路１１０において、トランジスター１１６のゲートノードは、走査線１２に接続される一方、そのソースノードはデータ線１４に接続され、そのドレインノードは、平面視で略正方形にパターニングされた画素電極１１８に接続される。

画素電極１１８に対向するようにコモン電極１０８が全画素に対して共通に設けられるとともに、電圧ＬＣcomが印加される。そして、画素電極１１８とコモン電極１０８との間には上述したように液晶１０５が挟持される。したがって、画素回路１１０毎に、画素電極１１８、コモン電極１０８および液晶１０５によって液晶素子１２０が構成される。
また、液晶素子１２０に対して並列に蓄積容量１０９が設けられる。蓄積容量１０９は、一端が画素電極１１８に接続され、他端が容量線１０７に接続されている。容量線１０７は、時間的に一定の電圧、例えばコモン電極１０８への印加電圧と同じ電圧ＬＣcomが印加される。画素回路１１０は、走査線１２の延在方向であるＸ方向とデータ線１４の延在方向であるＹ方向とにわたって配列するので、画素回路１１０に含まれる画素電極１１８についてもＹ方向およびＸ方向にわたって配列する。

説明を再び図４に戻すと、走査線駆動回路１３０は、表示制御回路２００による制御にしたがって、走査線１２を例えば１、２、３、…、ｍ行目という順番で１本ずつ選択し、選択した走査線１２への走査信号をＨレベルとする。なお、走査線駆動回路１３０は、選択した走査線１２以外の走査線１２への走査信号をＬレベルとする。

ある１本の走査線１２への走査信号がＨレベルとなった期間において、データ線駆動回路１４０が、当該走査線１２に位置する画素回路１１０に向けて、当該画素回路１１０で表現すべき画素の階調に応じた電圧のデータ信号を、当該画素回路１１０に対応したデータ線１４に供給する。

走査信号がＨレベルとなった走査線１２では、当該走査線１２に対応して設けられる画素回路１１０のトランジスター１１６がオンする。トランジスター１１６のオンにより、データ線１４と画素電極１１８とが電気的に接続された状態となるので、データ線１４に供給されたデータ信号が、オンしたトランジスター１１６を介して画素電極１１８に到達する。走査線１２がＬレベルになると、トランジスター１１６はオフになるが、画素電極１１８に到達したデータ信号の電圧は、液晶素子１２０の容量性および蓄積容量１０９によって保持される。

周知のように、液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶１０５の配向状態が変化する。したがって、液晶素子１２０は、印加された電圧の実効値に応じた透過率となる。このため、電気光学装置１００では、画素回路１１０の液晶素子１２０毎に透過率が変化する。
このような液晶素子１２０への電圧保持動作が、１、２、３、…、ｍ行目という順番で実行されることによって、ｍ行ｎ列で配列する画素回路１１０の液晶素子１２０の各々にデータ信号に応じた電圧が保持される。このような電圧の保持によって各液晶素子１２０が目的とする透過率となり、ｍ行ｎ列で配列する画素からなる画像が生成される。

なお、図４において、走査線駆動回路１３０が２個設けられ、走査線１２に両端から走査信号が供給される構成となっている。このような構成としている理由は、一端のみから走査信号を供給する場合と比較して、走査信号の遅延による表示への影響を抑えるためである。
また、表示領域１０の内では、画素電極１１８が縦ｍ行×横ｎ列でマトリクス状に配列し、表示領域１０の外では、周辺電極１１９が設けられる。周辺電極１１９は、表示に寄与しないので、図４および図５では省略されている。

上述したように走査線駆動回路１３０は、１、２、３、…、ｍ行目の走査線１２に供給する走査信号を、順次排他的にＨレベルとする。そこで、このように走査信号を出力する走査線駆動回路１３０について説明する。

図６は、走査線駆動回路１３０のうち、要部の構成を示す回路図である。
走査線駆動回路１３０は、走査線１２を、１行目からｍ行目に向かう方向に順番で選択する場合と、逆にｍ行目から１行目に向かう方向に順番で選択する場合とのいずれにも対応可能である。走査線１２の選択をいずれの方向にも対応可能としている理由は、電気光学装置１００を組み込まれた液晶プロジェクターを卓上に設置する場合と、天井から吊り下げる場合とで、生成する画像の向きを反転させる必要があるからである。

また、図６でいう走査線駆動回路１３０の要部とは、転送対象であるスタートパルスをクロック信号の半周期ずつシフトするための転送回路１３５と、転送回路１３５によりシフトされたスタートパルスの転送経路を選択する経路選択回路１３７とを含む。
なお、走査線駆動回路１３０としては、隣り合う転送回路１３５から出力される信号同士の論理積信号を求める回路などが含まれるが、本件では重要ではないので、省略する。
転送回路１３５の段数は、走査線１２の本数ｍよりも多く、例えば（ｍ＋１）段としている。また、転送回路１３５の（ｍ＋１）段によって、スタートパルスを順次シフトするシフトレジスタが構成される。
図６では、説明の簡易化のために、走査線駆動回路１３０のうち、転送回路１３５の３段分を抜き出して説明している。ここで、転送回路１３５を区別するために、上から順に第１段、第２段、第３段とする。

転送回路１３５は、トランジスターＳｂ１１、Ｓｂ２１と、容量素子Ｃａと、ＮＯＴ回路Ｉnv1、Ｉnv2とを含む。
転送回路１３５の構成については、トランジスターＳｂ１１のゲートノードに供給される信号およびトランジスターＳｂ２１のゲートノードに供給される信号が、奇数段と偶数段とで入れ替わった点を除き、共通である。詳細には、奇数段の転送回路１３５において、トランジスターＳｂ１１のゲートノードにはクロック信号Ｃlkが供給され、トランジスターＳｂ２１のゲートノードにはクロック信号Ｃlkxが供給されるのに対し、偶数段の転送回路１３５において、トランジスターＳｂ１１のゲートノードにはクロック信号Ｃlkxが供給され、トランジスターＳｂ２１のゲートノードにはクロック信号Ｃlkが供給される。

転送回路１３５については、第１段を例にとって説明する。転送回路１３５の入力端Ｉn1は、トランジスターＳｂ１１のソースノードに接続され、トランジスターＳｂ１１のドレインノードは、容量素子Ｃａの一端、ＮＯＴ回路Ｉnv1の入力端およびトランジスターＳｂ２１のソースノードに接続される。
なお、トランジスターＳｂ１１が、ソースノードに供給されたパルスを、ゲートノードに供給されたクロック信号で取り込んで、ドレインノードから出力する第１トランジスターの一例である。

ＮＯＴ回路Ｉnv1の出力端は、ＮＯＴ回路Ｉnv2の入力端に接続され、ＮＯＴ回路Ｉnv2の出力端は、トランジスターＳｂ２１のドレインノードに接続される。ＮＯＴ回路Ｉnv1は、特に図６では省略するが、電源の高位電圧が印加された信号線と電源の低位電圧が印加された信号線との間に、ｐチャネル型トランジスターとｎチャネル型トランジスターとを直列に設けた相補型の構成である。ＮＯＴ回路Ｉnv2についてもＮＯＴ回路Ｉnv1と同様な相補型の構成である。
なお、ＮＯＴ回路Ｉnv1を構成するｐチャネル型トランジスターまたは／およびｎチャネル型トランジスターが、トランジスターＳｂ１１のドレインノードから出力されるパルスを入力する第２トランジスターの一例である。
また、ＮＯＴ回路Ｉnv2の出力端が、当該転送回路１３５の出力端Ｏut1である。

容量素子Ｃａの他端には、時間的にほぼ一定の電圧、例えば本実施形態では、コモン電極１０８と同じ電圧ＬＣcomが印加される。なお、容量素子Ｃａが、トランジスターＳｂ１１のドレインノードに一端が接続され、他端が所定電位に保持された容量素子の一例である。
説明の便宜上、第１段の転送回路１３５において、トランジスターＳｂ１１のドレインノード、容量素子Ｃａの一端、ＮＯＴ回路Ｉnv1の入力端およびトランジスターＳｂ２１のソースノードの接続点をＮ１１と表記する。
同様に、第２段の転送回路１３５において、トランジスターＳｂ１１のドレインノード等の接続点をＮ２１と表記し、第３段の転送回路１３５において、トランジスターＳｂ１１のドレインノード等の接続点をＮ３１と表記する。

経路選択回路１３７は、ｎチャネル型のトランジスターＳａ１〜Ｓａ８を含む。
トランジスターＳａ１、Ｓａ４、Ｓａ５およびＳａ８のゲートノードには、制御信号Ｄwnが、トランジスターＳａ２、Ｓａ３、Ｓａ６およびＳａ７のゲートノードには、制御信号Ｕpが、それぞれ表示制御回路２００から供給される。制御信号Ｄwnは、走査線１２を１行目からｍ行目まで方向に順番で選択する場合にはＨレベルとなり、それ以外の場合にＬレベルとなる。制御信号Ｕpは、走査線１２をｍ行目から１行目まで方向に順番で選択する場合にはＨレベルとなり、それ以外の場合にＬレベルとなる。

トランジスターＳａ１、Ｓａ３、Ｓａ５およびＳａ７は、直列に接続される。トランジスターＳａ１およびＳａ３の接続点が第１段の転送回路１３５における入力端Ｉn1に接続され、トランジスターＳａ３およびＳａ５の接続点が第２段の転送回路１３５における出力端Ｏut2に接続され、トランジスターＳａ５およびＳａ７の接続点が第３段の転送回路１３５における入力端Ｉn3に接続される。
トランジスターＳａ２、Ｓａ４、Ｓａ６およびＳａ８は、直列に接続される。トランジスターＳａ２およびＳａ４の接続点が第１段の転送回路１３５における出力端Ｏut1に接続され、トランジスターＳａ４およびＳａ６の接続点が第２段の転送回路１３５における入力端Ｉn2に接続され、トランジスターＳａ６およびＳａ８の接続点が第３段の転送回路１３５における出力端Ｏut3に接続される。

経路選択回路１３７において、制御信号ＤwnがＨレベルであり、制御信号ＵpがＬレベルである場合、トランジスターＳａ１、Ｓａ４、Ｓａ５およびＳａ８がオンし、トランジスターＳａ２、Ｓａ３、Ｓａ６およびＳａ７がオフするので、各段の転送回路１３５における入力端および出力端の結線は、図７に示される通りとなる。すなわち、この場合、出力端Ｏut1が入力端Ｉn2に接続され、出力端Ｏut2が入力端Ｉn3に接続される。
また、経路選択回路１３７において、制御信号ＤwnがＬレベルであり、制御信号ＵpがＨレベルである場合、トランジスターＳａ１、Ｓａ４、Ｓａ５およびＳａ８がオフし、トランジスターＳａ２、Ｓａ３、Ｓａ６およびＳａ７がオンするので、各段の転送回路１３５における入力端および出力端の結線は、図８に示される通りとなる。すなわち、この場合、出力端Ｏut3が入力端Ｉn2に接続され、出力端Ｏut2が入力端Ｉn1に接続される。

なお、以下において経路選択回路１３７において、制御信号ＤwnがＨレベルであり、制御信号ＵpがＬレベルである場合における走査線駆動回路１３０の要部における動作について説明する。

図９は、走査線駆動回路１３０の要部における動作を説明するための図である。なお、以下における要部の動作については、各段の転送回路１３５において容量素子Ｃａを便宜的に存在しない状態を想定して説明する。

クロック信号ＣlkおよびＣlkxは、表示制御回路２００から供給され、ほぼ一定の周期を有し、互いに排他的な論理レベルとなる。
クロック信号ＣlkおよびＣlkxの１周期分の期間長を有するスタートパルスＳｐが、表示制御回路２００により、第１段の転送回路１３５における入力端Ｉn1に供給される。詳細には、スタートパルスＳｐが、クロック信号ＣlkがＨレベルとなる期間Ｔ１および当該期間Ｔ１に続いてクロック信号ＣlkがＬレベルとなる期間Ｔ２にわたって、入力端Ｉn1に供給される。

期間Ｔ１では、クロック信号ＣlkのＨレベルにより、第１段の転送回路１３５におけるトランジスターＳｂ１１がオンし、クロック信号ＣlkxのＬレベルにより、同段の転送回路１３５におけるトランジスターＳｂ２１がオフする。したがって、期間Ｔ１において、接続点Ｎ１１は、入力端Ｉn1に供給されたスタートパルスＳｐと同じＨレベルとなり、当該ＨレベルがＮＯＴ回路Ｉnv1およびＩnv2を介して出力端Ｏut1から出力されるので、出力端Ｏut1はＨレベルとなる。

期間Ｔ２では、クロック信号ＣlkのＬレベルにより、第１段の転送回路１３５におけるトランジスターＳｂ１１がオフし、クロック信号ＣlkxのＨレベルにより、同段の転送回路１３５におけるトランジスターＳｂ２１がオンする。したがって、期間Ｔ２において、接続点Ｎ１１におけるＨレベルがＮＯＴ回路Ｉnv1およびＩnv2を循環することによって保持されるので、出力端Ｏut1はＨレベルに維持される。
また、期間Ｔ２では、第２段の転送回路１３５におけるトランジスターＳｂ１１がオンし、同段の転送回路１３５におけるトランジスターＳｂ２１がオフする。したがって、期間Ｔ２において、接続点Ｎ２１は、出力端Ｏut1（入力端Ｉn2）のＨレベルとなり、当該ＨレベルがＮＯＴ回路Ｉnv1およびＩnv2を介して出力端Ｏut2から出力されるので、出力端Ｏut2はＨレベルとなる。

期間Ｔ３では、クロック信号ＣlkのＨレベルにより、第１段の転送回路１３５におけるトランジスターＳｂ１１がオンし、クロック信号ＣlkxのＬレベルにより、同段の転送回路１３５におけるトランジスターＳｂ２１がオフする。したがって、期間Ｔ３において、接続点Ｎ１１は、入力端Ｉn1に供給されたスタートパルスＳｐと同じＬレベルとなり、当該ＬレベルがＮＯＴ回路Ｉnv1およびＩnv2を介して出力端Ｏut1から出力されるので、出力端Ｏut1はＬレベルとなる。
期間Ｔ３では、第２段の転送回路１３５におけるトランジスターＳｂ１１がオフし、同段の転送回路１３５におけるトランジスターＳｂ２１がオンする。したがって、期間Ｔ３において、接続点Ｎ２１におけるＨレベルがＮＯＴ回路Ｉnv1およびＩnv2を循環することによって保持されるので、出力端Ｏut2はＨレベルに維持される。
また、期間Ｔ３では、第３段の転送回路１３５では、第１段と同様にトランジスターＳｂ１１がオンし、トランジスターＳｂ２１がオフする。したがって、期間Ｔ３において、接続点Ｎ３１は、出力端Ｏut2（入力端Ｉn3）のＨレベルとなり、当該ＨレベルがＮＯＴ回路Ｉnv1およびＩnv2を介して出力端Ｏut3から出力されるので、出力端Ｏut3はＨレベルとなる。

期間Ｔ４では、クロック信号ＣlkxのＨレベルにより、第２段の転送回路１３５におけるトランジスターＳｂ１１がオンし、クロック信号ＣlkのＬレベルにより、同段の転送回路１３５におけるトランジスターＳｂ２１がオフする。したがって、期間Ｔ４において、接続点Ｎ２１は、入力端Ｉn2に供給されたスタートパルスＳｐと同じＬレベルとなり、当該ＬレベルがＮＯＴ回路Ｉnv1およびＩnv2を介して出力端Ｏut2から出力されるので、出力端Ｏut2はＬレベルとなる。
期間Ｔ４では、第３段の転送回路１３５におけるトランジスターＳｂ１１がオフし、クロック信号ＣlkxのＨレベルにより、同段の転送回路１３５におけるトランジスターＳｂ２１がオンする。したがって、期間Ｔ４において、接続点Ｎ３１におけるＨレベルがＮＯＴ回路Ｉnv1およびＩnv2を循環することによって保持されるので、出力端Ｏut3はＨレベルに維持される。
また、図６では第４段以降の転送回路１３５は省略されているが、期間Ｔ４では、第４段の転送回路１３５における出力端はＨレベルとなる。

なお、各段の転送回路１３５の出力信号と、各行の走査線１２への走査信号との関係は、特に図示しないが、次のような関係にある。すなわち、例えば第１段の転送回路１３５の出力端Ｏut1から出力される信号と、第２段の転送回路１３５の出力端Ｏut2から出力される信号との論理積信号が、１行目の走査線１２への走査信号として供給される。第２段の転送回路１３５の出力端Ｏut2から出力される信号と、第３段の転送回路１３５の出力端Ｏut3から出力される信号との論理積信号が、２行目の走査線１２への走査信号として供給される。なお、実用的には、別途出力制御信号を入力する構成とし、当該出力制御信号と当該論理積信号とでさらに論理積信号を生成してバッファ回路に入力し、バッファ回路の出力信号が走査線１２に供給される構成となっている。

走査線駆動回路１３０の要部において、容量素子Ｃａを設けない構成を想定した場合、第１段の転送回路１３５における入力端Ｉn1にスタートパルスＳｐが供給されると、当該スタートパルスＳｐが出力端Ｏut1から出力されて、第２段、第３段、第４段、…の転送回路１３５によって、クロック信号ＣlkおよびＣlkxの半周期ずつシフトされて出力されるはずである。

しかしながら、容量素子Ｃａが設けない場合に、次のような不具合が確認された。
すなわち、仮に第３段目の転送回路１３５に着目した場合、期間Ｔ３から期間Ｔ４にわたって接続点Ｎ３１が実線で示されるようにＨレベルを維持すべきところを、破線で示されるように、期間Ｔ３の終期（期間Ｔ４の始期）のタイミングＴａにおいてＬレベルに変化してしまう。この点について図１０を参照して説明する。

図１０および図１１は、タイミングＴａ付近における各部の電圧波形を示す図であり、図１０は容量素子Ｃａが存在しない場合、図１１は容量素子Ｃａが存在する場合をそれぞれ示している。タイミングＴａでは、クロック信号ＣlkがＨレベルからＬレベルに変化するが、実際には、配線抵抗や寄生容量などによってクロック信号Ｃlkの波形が鈍る。なお、図示はしないが、クロック信号Ｃlkxの波形についても、クロック信号Ｃlkと同様に鈍る。
これに対して、前段の転送回路１３５の出力端Ｏut2から出力される信号は、ＮＯＴ回路Ｉnv1およびＩnv2によって波形整形されるので、クロック信号Ｃlkと比較すると急峻に変化する。したがって、第３段目のトランジスターＳｂ１１においてソースノードを基準にしたゲートノードの電圧Ｖgsがゼロよりも高くなるので、ソース・ドレインノード間の抵抗が低くなる。ソース・ドレインノード間の抵抗が低くなるので、当該ドレインノードである接続点Ｎ３１の電圧は、鈍った波形のクロック信号Ｃlkの電圧に追従して低下する。
また、タイミングＴａにおいて、出力端Ｏut2がＨレベルからＬレベルに変化したとき、容量結合によって、そのレベル変化が接続点Ｎ３１に伝搬し、接続点Ｎ３１の電圧を低下させる。

タイミングＴａにおいて接続点Ｎ３１の電圧は、Ｈレベルを維持すべきところ、主に上記２つの点によって低下する。接続点Ｎ３１の電圧が、ＮＯＴ回路Ｉnv1のしきい値Ｖthを下回ると、出力端Ｏut3は、Ｌレベルに反転してしまう。タイミングＴａの後においては、クロック信号ＣlkxがＨレベルに変化して、トランジスターＳｂ２１がオンするので、一旦Ｌレベルに反転すると、当該Ｌレベルが保持される。
なお、ここでは第３段目の転送回路１３５について説明しているが、同様な不具合は各段において発生し得る。

本実施形態では、転送回路１３５のトランジスターＳｂ１１が、ソースノードに供給された信号を、クロック信号ＣlkまたはＣlkxにしたがってドレインノードに転送する構成において、当該ドレインノードである接続点Ｎ３１に容量素子Ｃａの一端を接続し、当該容量素子Ｃａの他端を一定電位に保持して、当該接続点Ｎ３１の電圧が変化しにくくしている。
詳細には、図１１に示されるように、トランジスターＳｂ１１におけるソース・ドレインノード間の抵抗が低くなっても、容量素子Ｃａによって、接続点Ｎ３１の電圧は、クロック信号Ｃlkに追従して低下しにくくなる。また、出力端Ｏut2がＨレベルからＬレベルに変化したとき、その変化が接続点Ｎ３１に伝搬しても、容量素子Ｃａによって、接続点Ｎ３１の電圧が低下しにくくなる。
したがって、このように容量素子Ｃａを設けると、接続点Ｎ３１がしきい値Ｖthを下回って、Ｌレベルに反転することが抑えられる。
なお、ここでは第３段目の転送回路１３５について説明しているが、他の段についても、同様な容量素子Ｃａが設けられる。

次に、図６に示される容量素子Ｃａを、走査線駆動回路１３０において、どの層を用いて形成するかについて説明する。
液晶プロジェクターのライトバルブとして用いられる電気光学装置１００において、表示領域１０の内では画素回路１１０毎にトランジスター１１６が設けられ、表示領域１０の外では例えば走査線駆動回路１３０のトランジスターＳｂ１１、Ｓｂ２１等が設けられる。画素回路１１０や走査線駆動回路１３０を構成するトランジスターは、素子基板１００ａにおいて、例えば高温ポリシリコンプロセスを用いて形成される。

素子基板１００ａでは、トランジスター１１６のゲートノードに接続される走査線１２と、当該トランジスター１１６のソースノードに接続されるデータ線１４とが交差して設けられ、さらに、画素毎に個別の画素電極１１８が設けられるので、素子基板１００ａとして、次のような電極層および絶縁膜を有する構造を想定する。
詳細には、透明性および絶縁性を有する基材にトランジスターのポリシリコン膜、ゲート絶縁膜、ゲート電極層、第１層間絶縁膜、第１電極層、第２層間絶縁膜、第２電極層、第３層間絶縁膜、第３電極層が順に形成される構造を想定する。

このように想定される構造において、容量素子Ｃａについて、まず、ゲート電極層をパターニングした配線と第１電極層をパターニングした配線とで第１層間絶縁膜を挟持する構成が考えられる。
しかしながら、近年では微細化に伴って、具体的には電気光学装置の小型化および高解像度化に伴って、第１電極層をパターニングすることによって容量素子Ｃａにおける一方の電極を形成することが困難となりつつある。
また、耐光性の向上を目的として、蓄積容量１０９に十分な容量を確保するために、当該蓄積容量１０９を、積層容量構造／トレンチ容量構造を用いて形成する技術が提案されつつある。このような構造では、第１層間絶縁膜が厚膜化するので、２つの配線で当該第１層間絶縁膜を挟持した容量素子Ｃａでは十分な容量が確保できない、という問題もある。

次に、容量素子Ｃａについて、第１電極層をパターニングした配線と第２電極層をパターニングした配線とで第２層間絶縁膜を挟持する構成が考えられる。
しかしながら、表示領域１０では、第１電極層をパターニングすることによって例えばデータ線１４が形成され、第２電極層をパターニングすることによって容量線１０７が形成される。電気光学装置の高解像度化に伴い高速駆動を実現するために両電極層で挟持される第２層間絶縁膜は、両電極層の配線同士で容量結合する度合いを低減させる必要から、厚膜化される。膜厚は例えば０．５〜０．７μｍである。したがって、第１電極層からなる配線と第２電極層からなる配線とで第２層間絶縁膜を挟持した容量素子Ｃａについても十分な容量が確保できない。

そこで、本実施形態では、上記想定において、容量素子Ｃａを、第２電極層をパターニングした配線と第３電極層をパターニングした配線とで第３層間絶縁膜を挟持する構成を採用する。

図１２は、転送回路１３５の構成を説明するための図である。詳細には、図１２（１）は、転送回路１３５の構成を平面視で示す図であって、複雑化を避けるために、ポリシリコン膜をパターニングした半導体層と、ゲート電極層をパターニングしたゲートノード等と、第１電極層をパターニングした配線と、第２電極層をパターニングした配線と、を示し、第３電極層をパターニングした配線を省略した場合の図である。図１２（２）は、図１２（１）におけるＡａ−Ａｂ線で破断した場合の転送回路１３５の構成を示す図である。図１２（３）は、転送回路１３５の構成を平面視で示す図であって、第２電極層をパターニングした配線と、第３電極層をパターニングした配線と、を示す図である。
なお、図１２（１）および（３）において上方向が図４におけるＹ方向であり、右方向がＸ方向である。
以下の説明においては、主に容量素子Ｃａについて図１２（２）を参照して説明する。また、転送回路１３５については第１段で説明する。すなわち、当該転送回路１３５の入力端をＩn1とし、出力端をＯut1とする。

図１２（２）において、素子基板１００ａの基礎となる基材１０１には、ポリシリコン膜を島状にパターニングした半導体層Ａ１１、Ａ２１、Ａ１ｎ、Ａ１ｐ、Ａ２ｐおよびＡ２ｎが設けられる。半導体層Ａ１１はトランジスターＳｂ１１を構成し、半導体層Ａ２１はトランジスターＳｂ２１を構成する。半導体層Ａ１ｎは、ＮＯＴ回路Ｉnv1のｎチャネル型トランジスターを構成し、半導体層Ａ１ｐは、ＮＯＴ回路Ｉnv1のｐチャネル型トランジスターを構成する。同様に、半導体層Ａ２ｐは、ＮＯＴ回路Ｉnv2のｐチャネル型トランジスターを構成し、半導体層Ａ１ｐは、ＮＯＴ回路Ｉnv2のｎチャネル型トランジスターを構成する。

基材１０１、半導体層Ａ１１、Ａ２１、Ａ１ｎ、Ａ１ｐ、Ａ２ｐおよびＡ２ｎを覆うようにゲート絶縁膜１５０が設けられる。ゲート絶縁膜１５０の表面には、ポリシリコン膜とタングステンシリサイド膜との二層構造などの導電性のゲート電極層が成膜された後、当該ゲート電極層のパターニングによって、ゲートノード１７１、１７２、１７３、１７４および接続用の配線１７５が設けられる。

なお、平面視で、ゲートノード１７１と半導体層Ａ１１との重複領域が、トランジスターＳｂ１１のチャネル領域となる。同様に、ゲートノード１７２と半導体層Ａ１２との重複領域がトランジスターＳｂ２１のチャネル領域となる。ゲートノード１７３と半導体層Ａ１ｎとの重複領域がＮＯＴ回路Ｉnv1におけるｎチャネル型トランジスターのチャネル領域となり、ゲートノード１７３と半導体層Ａ１ｐとの重複領域がＮＯＴ回路Ｉnv1におけるｐチャネル型トランジスターのチャネル領域となる。ゲートノード１７４と半導体層Ａ２ｐとの重複領域がＮＯＴ回路Ｉnv2におけるｐチャネル型トランジスターのチャネル領域となり、ゲートノード１７４と半導体層Ａ２ｎとが重なる領域がＮＯＴ回路Ｉnv2におけるｎチャネル型トランジスターのチャネル領域となる。
なお、配線１７５は、電気的にみれば、転送回路１３５の出力端Ｏut1の一部である。

ゲート絶縁膜１５０、ゲートノード１７１、１７２、１７３、１７４および配線１７５を覆うように第１層間絶縁膜１６１が設けられる。第１層間絶縁膜１６１の形成後、その平面をＣＭＰにより平坦化してもよい。なお、ＣＭＰは、Chemical Mechanical Polishingの略語である。第１層間絶縁膜１６１には、Ａａ−Ａｂ線で破断した場合でいえば、コンタクトホールＣｔ１１、Ｃｔ１２、Ｃｔ１３が設けられる。コンタクトホールおよび配線の一部については、図面の複雑化を避けるために、符号を省略する。
なお、実際の画素回路１１０においては、蓄積容量１０９が第１電極層の下の第１層間絶縁膜１６１の中に形成される。第１層間絶縁膜１６１の厚さ、すなわち、ゲート電極層上端から第１電極層の下端までの層厚は、前述したトレンチ容量構造などでは数μｍに達する場合がある。表示領域１０周辺の走査線駆動回路１３０でも同程度の厚さとなる。

第１層間絶縁膜１６１の表面には、アルミニウムなどの導電性の第１電極層が成膜され、当該第１電極層のパターニングによって配線１８１、１８２、１８３、１８４、１８５、１８６および１８９等が設けられる。なお、配線１８１、１８２、１８３、１８４および１８５は、Ｙ方向に、図１２（１）でいえば紙面上方向に延在して形成される。

配線１８１にはクロック信号Ｃlkが供給され、配線１８２にはクロック信号Ｃlkxが供給される。配線１８４には、ＮＯＴ回路Ｉnv1、Ｉnv2の電源電圧のうち、高位電圧Ｖddが印加され、配線１８３、１８５には、上記電源電圧のうち、低位電圧Ｖssが印加される。

配線１８１は、コンタクトホールＣｔ１１を介してゲートノード１７１に接続され、配線１８２は、コンタクトホールＣｔ１２を介してゲートノード１７２に接続される。
配線１８３は、図１２（１）において「□」印のコンタクトホールを介して半導体層Ａ１ｎのソース領域に接続され、配線１８４は、コンタクトホールを介して半導体層Ａ１ｐのソース領域および半導体層Ａ２ｐのソース領域に接続される。配線１８５は、コンタクトホールを介して半導体層Ａ２ｎのソース領域に接続される。
配線１８６は、第２電極層からなる配線１９２とゲートノード１７３とを中継する機能を有する。具体的には、配線１８６は、コンタクトホールＣｔ１６を介して配線１９２に接続され、コンタクトホールＣｔ１３を介してゲートノード１７３に接続される。
配線１８９は、図１２（１）に示されるように、半導体層Ａ１１のドレイン領域にコンタクトホールを介して接続され、半導体層Ａ１２のソース領域にコンタクトホールを介して接続されるとともに、コンタクトホールＣｔ１５を介して配線１９２に接続される。なお、配線１８９、１９２、１８６およびゲートノード１７３は、電気的にみれば接続点Ｎ１１である。
コンタクトホールＣｔ１１、Ｃｔ１２、Ｃｔ１３等には、第１電極層の成膜によって当該第１電極層を充填するのではなく、タングステンなどの金属を別途充填した構成としてもよいし、蓄積容量１０９を構成するいずれかの導電膜を中継する構成としてもよい。

第１層間絶縁膜１６１、配線１８１、１８２、１８３、１８４、１８５、１８６、１８７および１８９等を覆うように第２層間絶縁膜１６２が設けられる。
第２層間絶縁膜１６２の形成後、その平面をＣＭＰにより平坦化してもよい。第２層間絶縁膜１６２には、コンタクトホールＣｔ１４、Ｃｔ１５、Ｃｔ１６、Ｃｔ１７、Ｃｔ１８が設けられる。第２層間絶縁膜１６２の表面には、アルミニウムなどの導電性の第３電極層が成膜され、当該第２電極層のパターニングによって配線１９１、１９２、１９３および１９９が設けられる。

配線１９１は、図１２（１）に示されるように、入力端Ｉn1であり、コンタクトホールＣｔ１４を介して、第２電極層からなる配線に接続され、当該配線が、コンタクトホールを介して半導体層Ａ１１のソース領域に接続される。

配線１９２は、図１２（１）に示されるように、配線１８９とはコンタクトホールＣｔ１５を介して接続される。なお、配線１９２は、コンタクトホールＣｔ１６、Ｃｔ１３を介してゲートノード１７３に接続される点は上述した通りである。なお、配線１９２は、所定の電極層からなる配線の一例である。
配線１９２は、電気的には、コンタクトホールＣｔ１５からＣｔ１６までの間を接続すれば十分であるが、本実施形態では、さらに平面視で、ＮＯＴ回路Ｉnv2まで、詳細には、半導体層Ａ２ｎを超える位置まで延設される。
配線１９３は、図１２（１）に示されるように、コンタクトホールＣｔ１７を介して、第１電極層からなる配線に接続され、当該配線はコンタクトホールを介して半導体層Ａ２ｐのドレイン領域および半導体層Ａ２ｎのドレイン領域に接続されるとともに、コンタクトホールを介して配線１７５に接続される。また、配線１９３は、コンタクトホールＣｔ１８を介して第１電極層からなる配線に接続され、当該配線はコンタクトホールを介して半導体層Ａ２１のドレイン領域に接続される。配線１９３は、転送回路１３５におけるＮＯＴ回路Ｉnv2の出力端とトランジスターＳｂ２１のドレインノードとに接続される。配線１９９は、例えば図１２（３）に示されるように、Ｙ方向に延在して形成され、電圧ＬＣcomが印加される。

第２層間絶縁膜１６２、配線１９１、１９２、１９３および１９９を覆うように、酸化シリコンなどからなる第３層間絶縁膜１６３が設けられる。第３層間絶縁膜１６３の形成後、その平面をＣＭＰにより平坦化してもよい。第３層間絶縁膜１６３の表面には、ＩＴＯなどの透明性および導電性を有する第３電極層が成膜され、当該第３電極層のパターニングによって周辺電極１１９ａ、１１９ｂが設けられる。
ここで、第３層間絶縁膜１６３の厚さ、すなわち、第２電極層上端から第３電極層下端までの層厚は例えば０．３〜０．５μｍである。したがって、本実施例において、第１層間絶縁膜１６１の膜厚をｄ１とし、第２層間絶縁膜１６２の膜厚をｄ２とし、第３層間絶縁膜１６３の膜厚をｄ３とした場合、典型的には次のような関係となる。
ｄ１＞ｄ２≧ｄ３

周辺電極１１９ａ、１１９ｂは、図３で説明した周辺電極１１９を機能で区別したものである。詳細には、周辺電極１１９ｂは、図１２（３）に示されるように、表示領域１０における画素電極１１８と、平面視でほぼ同じ形状で、ほぼ同ピッチで島状に形成される。周辺電極１１９ｂは、電気的にはフローティング状態、すなわち、電気的に、どの部分にも接続されない状態にある。
これに対して、周辺電極１１９ａは、島状の部分を連結部Ｗによって図において上下左右にわたって、すなわちＸ方向およびＹ方向にわたって互いに接続されており、本実施形態では、電圧ＬＣcomが印加される。詳細には、周辺電極１１９ａは、電圧ＬＣcomが印加された配線１９９と、第３層間絶縁膜１６３に設けられたコンタクトホールＣｔ１９を介して接続される。

周辺電極１１９ａ、１１９ｂは、島状の部分でみたときに、互いに同一行および同一列で配列する。
周辺電極１１９ｂは、平面視で、配線１８１、１８２と重なる領域に設けられる。なお、周辺電極１１９ａは、複数の画素電極１１８と同一層からなる第１周辺電極の一例であり、複数の画素電極１１８をＸ方向およびＹ方向に連結した形状となっている。
一方、配線１９２は、平面視で、トランジスターＳｂ１１のドレインノードからＮＯＴ回路Ｉnv1、Ｉnv2に沿って延設する部分を有し、配線１９２のうち、コンタクトホールＣｔ１６からＮＯＴ回路Ｉnv2までに至る延設部分が、周辺電極１１９ａのＸ方向の連結部と重なるように設けられる。
当該周辺電極１１９ａと配線１９２で挟まれる第３層間絶縁膜１６３が層間絶縁膜の一例である。

配線１８１には、クロック信号Ｃlkが供給され、奇数段では、トランジスターＳｂ１１のゲートノードに接続され、偶数段では、トランジスターＳｂ２１のゲートノードに接続される。また、配線１８２には、クロック信号Ｃlkxが供給され、奇数段では、トランジスターＳｂ２１のゲートノードに接続され、偶数段では、トランジスターＳｂ１１のゲートノードに接続される。したがって、配線１８１、１８２には比較的大きな容量が寄生する。

仮に、周辺電極１１９ｂに定電圧が印加される構成であれば、配線１８１、１８２からみて当該周辺電極１１９ｂと対向する領域で容量が形成されるので、配線１８１、１８２には、大きな容量が追加で寄生することになる。
したがって、この構成では、表示制御回路２００から出力されたクロック信号ＣlkおよびＣlkxの波形が追加される容量の分だけさらに鈍って、転送回路１３５においてトランジスターＳｂ１１がオフし、トランジスターＳｂ２１がオンするタイミングにおける誤動作しやすくなるだけでなく、クロック信号ＣlkまたはＣlkxの論理レベルが変化することに伴って、寄生容量への充放電により電力が余計に消費される。

本実施形態において、クロック信号Ｃlkが供給される配線１８１およびクロック信号Ｃlkxが供給される配線１８２と平面視で重なる周辺電極１１９ｂについては、フローティング状態としているので、周辺電極１１９ｂに起因する容量が寄生しない。
したがって、本実施形態によれば、転送回路１３５の誤動作については、接続点Ｎ１１に付加された容量素子Ｃａのみならず、クロック信号ＣlkおよびＣlkxの波形の鈍りの程度を小さくすることによっても抑えられる。また、本実施形態によれば、配線１８１、１８２については、周辺電極１１９ｂに起因する容量が寄生しないので、当該容量への充放電による電力の消費が抑えられる。
なお、周辺電極１１９ｂが、フローティング状態であって、平面視で、クロックを供給する信号線と交差する第２周辺電極の一例である。

本実施形態では、容量素子Ｃａは、周辺電極１１９ａと配線１９２とで第３層間絶縁膜１６３を挟持することで構成される。第３層間絶縁膜１６３は、蓄積容量１０９の構造変更とは無関係である。したがって、蓄積容量１０９の構造が変更されても、第３層間絶縁膜１６３の薄型化が容易であるので、本実施形態によれば、容量素子Ｃａとして大きな容量を、蓄積容量１０９の構造に依存することなく安定的に形成することができる。

本実施形態では、平面視で、表示領域１０の外であって、転送回路１３５が設けられる領域のうち、配線１８１、１８２と重なる領域には、周辺電極１１９ｂが設けられ、配線１８１、１８２と重ならない領域には、周辺電極１１９ａが設けられる。
また、平面視で、表示領域１０の外であって、転送回路１３５が設けられない領域には、図１３に示されるように周辺電極１１９ａが設けられる。

周辺電極１１９ａについては、電気的には、島状の部分を連結した形状でなく、ベタ状の形状でも可能である。しかしながら、本実施形態において、ベタ状ではなく、敢えて島状の部分を連結部Ｗで連結した形状としている理由は、次の通りである。

画素電極１１８および周辺電極１１９ａ、１１９ｂの表面には、配向膜が設けられる。配向膜についてはラビングによって液晶分子の配向を規定するが、ラビングでは、ゴミが発生しやすい。周辺電極１１９ａがベタ状であれば、表面が平坦となって、ゴミが移動しやくすなるので、表示領域１０の外で発生したゴミが、表示領域１０に侵入して、表示品質が低下する。
そこで、本実施形態では、周辺電極１１９ｂについて、島状の部分を連結して、断面でみたときに凹凸を残している。したがって、本実施形態では、まず第１に、当該凹凸によりゴミが移動しにくくなり、表示領域１０の外で発生したゴミを周辺電極１１９ａ、１１９ｂで留めて、表示品質の低下を防止することができる。

画素電極１１８、周辺電極１１９ａおよび１１９ｂは、ＩＴＯなどの第３電極層をエッチングして形成される。エッチングすべき部分に、パターンの粗密差があると、パターニングにおいてエッチングの精度が低下する。
そこで、本実施形態では、第３に、周辺電極１１９ａをベタ状とせずに、敢えてエッチングする部分を規則的に有する形状とすることで、画素電極１１８、周辺電極１１９ａおよび１１９ｂについて、精度良いパターニングを狙っている。

次に、第２実施形態について説明する。第２実施形態に係る電気光学装置１００は、第１実施形態とは、転送回路１３５における配線１９２の形状および周辺電極１１０ａの形状が異なっている。

図１４は、第２実施形態における、転送回路１３５の構成を説明するための図である。詳細には、図１４（１）は、転送回路１３５の構成を平面視で示す図であり、図１４（２）は、図１４（１）におけるＡａ−Ａｂ線で破断した場合の転送回路１３５の構成を平面視で示す図であり、図１４（３）は、転送回路１３５における周辺電極１１９ａ、１１９の形状を平面視で示す図である。
なお、図１４（１）、図１４（２）および図１４（３）は、図１２（１）、図１２（２）および図１２（３）と同様な関係にある。

第１実施形態では、図１２（１）に示されるように、配線１９２が、コンタクトホールＣｔ１５からコンタクトホールＣ１６までの線幅と、コンタクトホールＣｔ１６から半導体層Ａ２ｐおよびＡ２ｎを超える位置まで延設される部分の線幅とがほぼ同じとなるように形成される。なお、配線１９２の線幅とは、延在方向と直交する方向の長さをいう。
これに対して、第２実施形態では、図１４（１）に示されるように、配線１９２では、コンタクトホールＣｔ１５からコンタクトホールＣ１６までの線幅よりも、コンタクトホールＣｔ１６から半導体層Ａ２ｐおよびＡ２ｎを超える位置まで延設される部分の線幅が広くなるように形成される。
換言すれば、第２実施形態では、配線１９２のうち、図１４（１）でみて、上端の辺は一直線であるが、下端の辺がコンタクトホールＣｔ１６付近でほぼ直角で２回屈曲して線幅が広がっている。
なお、第２実施形態において、配線１９２のうち、周辺電極１１９ａと重なる領域が第１部分の一例であり、配線１９２のうち、周辺電極１１９ｂと重なる領域が第２部分の一例である。

また、第１実施形態では、図１２（３）に示されるように、周辺電極１１９ａにおいて島状の部分の連結部Ｗの幅が、Ｘ方向およびＹ方向でほぼ同じである。
これに対して、第２実施形態では、図１４（３）に示されるように、周辺電極１１９ａにおいて島状の部分の連結部の幅が、Ｘ方向およびＹ方向とで異なっている。詳細には、第２実施形態では、周辺電極１１９ａにおいて、島状の部分をＸ方向にわたって連結する幅Ｗ１ａが、島状の部分をＹ方向にわたって連結する幅Ｗ２よりも広くなっている。

第２実施形態では、平面視でみたときに、図１４（３）に示されるように、配線１９２と周辺電極１１９ａとが重なる面積が、図１２（１）の第１実施形態と比較して広くなる。したがって、第２実施形態によれば、第１実施形態と比較して、容量素子Ｃａの大容量化を図ることができる。

次に、第３実施形態について説明する。第３実施形態に係る電気光学装置１００は、第１実施形態および第２実施形態とは、転送回路１３５における周辺電極１１９ａの形状が異なっている。

図１５は、第３実施形態における、転送回路１３５の構成を説明するための図である。詳細には、図１５（１）は、転送回路１３５の構成を平面視で示す図であり、図１５（２）は、図１５（１）におけるＡａ−Ａｂ線で破断した場合の転送回路１３５の構成を平面視で示す図であり、図１５（３）は、転送回路１３５における周辺電極１１９ａ、１１９の形状を平面視で示す図である。
なお、図１５（１）、図１５（２）および図１５（３）は、図１４（１）、図１４（２）および図１４（３）と同様な関係にある。

第３実施形態では、配線１９２は、図１５（１）に示されるように、第２実施形態における図１４（１）と同様である。
また、第３実施形態では、図１５（３）に示されるように、周辺電極１１９ａにおいて、島状の部分をＸ方向にわたって連結する幅Ｗ１ｂが、第２実施形態における幅Ｗ１ａよりもさらに広くなっている。

第３実施形態では、平面視でみたときに、図１５（３）に示されるように、配線１９２と周辺電極１１９ａとが重なる面積が、図１４（１）の第２実施形態と比較してさらに広くなる。
したがって、第３実施形態によれば、第２実施形態と比較して、容量素子Ｃａのさらなる大容量化を図ることができる。

第１乃至第３実施形態（以下、第１実施形態等という）では、配線１８９と配線１９２とをコンタクトホールＣｔ１５を介し接続して、第１電極層からなる配線１８２および１８３を、第２電極層からなる配線１９２がオーバークロスする構成である。このような構成に限られず、例えば図１６（１）に示されるように、ゲート電極層からなるゲートノード１７３を図において左方向に延設させる構成としてもよい。なお、この構成では、配線１８９は、コンタクトホールＣｔ１０を介してゲートノード１７３に接続され、当該ゲートノード１７３は、配線１８２および１８３をアンダークロスする。
なお、図１６（１）に示される構成では、配線１９２について、コンタクトホールＣｔ１６から半導体層Ａ２ｎを超える位置までの延設部分の線幅を、第２実施形態のように広くしてもよい。
また、図１６（２）は、図１６（１）におけるＡａ−Ａｂ線で破断した場合の転送回路１３５の構成を示す図であるが、当該Ａａ−Ａｂ線で破断した場合、図１２（２）と相違は現れず、同様な図となる。
図１６（３）は、第２電極層をパターニングした配線と、第３電極層をパターニングした配線とを示す図であり、図１２（３）と同様な図となる。

また、第１実施形態等では、転送回路１３５を図６に示される回路としたが、これ以外の回路にも適用可能である。そこで、転送回路１３５を別構成とした第４実施形態について説明する。

図１７は、第４実施形態に係る電気光学装置１００における、１段分の転送回路１３５を示す回路図である。なお、転送回路１３５には、奇数段と偶数段とがあるが、ここでは奇数段を例にとって説明する。
この図に示されるように、当該転送回路１３５は、トランジスターＱｎ１、Ｑｎ２、Ｑｎ３、容量素子ＣａおよびＣｂを含む。
なお、トランジスターＱｎ１、Ｑｎ２およびＱｎ３は、例えばｎチャネル型の薄膜トランジスターである。

トランジスターＱｎ３にあっては、ソースノードが当該転送回路１３５の入力端Ｉnに接続され、ドレインノードが容量素子Ｃａの一端、容量素子Ｃｂの一端およびトランジスターＱｎ１のゲートノードに接続される。容量素子Ｃａの他端には、第１実施形態等と同様に、電圧ＬＣcomが印加される。
トランジスターＱｎ１のドレインノードには、クロック信号Ｃlkが供給される。トランジスターＱｎ３のゲートノードおよびトランジスターＱｎ２のゲートノードには、クロック信号Ｃlkxが供給される。
トランジスターＱｎ１のソースノード、トランジスターＱｎ２のドレインノードおよび容量素子Ｃｂの他端は共通接続されて、当該転送回路１３５の出力端Ｏutとなっている。
容量素子Ｃｂは、トランジスターＱｎ１のゲート・ソース間の電圧を保持する。なお、トランジスターＱｎ２のソースノードには、電源電圧のうち、低位の電圧Ｖssが印加される。

なお、第４実施形態において、トランジスターＱｎ３が、ソースノードに供給されたパルスを、ゲートノードに供給されたクロック信号で取り込んで、ドレインノードから出力する第１トランジスターの一例である。
また、トランジスターＱｎ１が、トランジスターＱｎ３のドレインノードから出力されるパルスを入力する第２トランジスターの一例である。

図１８は、第４実施形態における転送回路１３５の動作を示す図である。
奇数段の転送回路１３５の入力端Ｉnには、期間Ｔ１１において、クロック信号ＣlkまたはＣlkxの半周期分にわたってＨレベルとなるパルスが、例えば前段の転送回路１３５の出力端から供給される。当該パルスは、クロック信号ＣlkがＬレベルであって、クロック信号ＣlkxがＨレベルである期間に供給される。
クロック信号ＣlkxがＨレベルである場合、トランジスターＱｎ２およびＱｎ３がオンする。入力端ＩnがＨレベルであれば、トランジスターＱｎ３のオンにより、当該ＨレベルがトランジスターＱｎ１のゲートノードに印加されるので、当該トランジスターＱｎ１がオンする。ただし、期間Ｔ１１ではクロック信号ＣlkがＬレベルであるので、また、トランジスターＱｎ２がオンするので、出力端Ｏutは、Ｌレベルに相当する電圧Ｖssとなる。
なお、期間Ｔ１１において容量素子ＣａおよびＣｂは、トランジスターＱｎ１のソースノードにおけるＬレベルを基準にして、入力端Ｉnに供給されたパルスのＨレベルの電圧を保持する。

期間Ｔ１１に続く期間Ｔ１２では、クロック信号ＣlkがＨレベルとなり、クロック信号ＣlkxがＬレベルとなり、入力端ＩnはＬレベルとなる。クロック信号ＣlkxのＬレベルにより、トランジスターＱｎ２およびＱｎ３はオフになる。一方、期間Ｔ１１において容量素子ＣａおよびＣｂには、トランジスターＱ１ｎをオンさせる電圧が充電される。したがって、出力端Ｏutから、クロック信号ＣlkのＨレベルが素通しで出力される。

なお、奇数段の転送回路１３５において、クロック信号ＣlkがＬレベルであり、クロック信号ＣlkxがＨレベルである期間に、仮に入力端ＩnがＬレベルであれば、容量素子ＣａおよびＣｂにはトランジスターＱ１ｎをオフさせる電圧が充電される。したがって、クロック信号ＣlkおよびＣlkxのレベルが反転しても、トランジスターＱｎ１がオフのままである。このため、出力端Ｏutは、フローティング状態となるが、直前の、クロック信号ＣlkxがＨレベルである期間においてトランジスターＱｎ２のオンによるＬレベルが当該出力端Ｏutに寄生する容量で保持される。
したがって、クロック信号ＣlkxにおけるＨ、Ｌレベルの繰り返しにより、トランジスターＱｎ２がオンオフを繰り返するので、出力端Ｏutにおけるフローティング状態は問題にならない。

また、偶数段では、偶数段の転送回路１３５において、クロック信号ＣlkおよびＣlkxは、奇数段の転送回路１３５と入れ替わって関係で供給される。詳細には、偶数段の転送回路１３５において、トランジスターＱｎ１のソースノードには、クロック信号Ｃlkxが供給され、トランジスターＱｎ２のゲートノードおよびトランジスターＱｎ３のゲートノードには、クロック信号Ｃlkが供給される。
したがって、ある段の転送回路１３５における出力端Ｏutが次段の転送回路１３５における入力端Ｉnに接続される、という状態が繰り返される構成にすると、各段の転送回路１３５における出力端Ｏutからは、クロック信号ＣlkまたはＣlkxの半周期の幅のパルスが、クロック信号ＣlkまたはＣlkxの半周期ずつ順次シフトして出力される。

第４実施形態では、隣り合う転送回路１３５の出力端Ｏutから出力される信号同士においてＨレベルが重複しないので、第１実施形態等のように、走査線駆動回路１３０としてみたときに、隣り合う転送回路１３５から出力される信号同士の論理積信号を求める必要がない。
第４実施形態において、第１実施形態等における経路選択回路１３７を付加してもよい。

第４実施形態における転送回路１３５では、図示されない寄生容量成分による出力端Ｏutへのノイズ重畳が誤動作をもたらし得るが、容量Ｃａの存在により安定動作を実現することができる。したがって、第４実施形態では、画素回路１１０における蓄積容量１０９の構造によらずに、容量Ｃａを安定して設けることができる。

図１９は、第４実施形態における転送回路１３５の構成を説明するための図である。詳細には、図１９（１）は、第４実施形態における転送回路１３５の構成を平面視で示す図であり、図１９（２）は、図１９（１）におけるＡａ−Ａｂ線で破断した場合の転送回路１３５の構成を平面視で示す図であり、図１９（３）は、転送回路１３５における周辺電極１１９ａ、１１９の形状を平面視で示す図である。
図１９（１）、図１９（２）および図１９（３）は、第１実施形態における図１２（１）、図１２（２）および図１２（３）と同様な関係にある。
なお、第４実施形態においては、第１実施形態等と説明が重複するのを避けるために、特徴的部分について図１９（２）を中心にして言及する。

基材１０１には、図１９（２）に示されるように、左から順に、半導体層Ａ３３、Ａ３２、Ａ４１およびＡ３１が設けられる。
半導体層Ａ３３はトランジスターＱｎ３を構成し、半導体層Ａ３２はトランジスターＱｎ２を構成する。半導体層Ａ４１は容量素子Ｃｂの他端における電極であり、半導体層Ａ３１はトランジスターＱｎ１を構成する。

基材１０１、半導体層Ａ３３、Ａ３２、Ａ４１およびＡ３１を覆うようにゲート絶縁膜１５０が設けられる。ゲート絶縁膜１５０の表面には、ゲート電極層が成膜された後、当該ゲート電極層のパターニングによって、ゲートノード１７６、１７７が設けられる。
なお、ゲートノード１７７は、容量素子Ｃｂの一端とトランジスターＱｎ３のゲートノードを兼用する。容量素子Ｃｂは、半導体層Ａ４１とゲートノード１７７とでゲート絶縁膜１５０を挟持した構成である。また、半導体層Ａ４１は、全領域に高濃度の不純物が注入されて、導体膜として機能する。このように半導体層Ａ４１を導体膜にすると、トランジスターＱｎ１のゲートノードと出力端Ｏutとが共に同電位（例えば共にＶss）であるときにも容量素子Ｃｂが容量素子として機能する。詳細には、第４実施形態において、容量素子Ｃｂは、トランジスターのソース・ドレインノード間が接続されたようなレイアウトとして記載している。ここで他と同じようにトランジスターを形成すると、ゲートノードと出力端Ｏutとが共に同電位（例えばＶss)になると、クロック信号Ｃlkがどの論理状態であってもゲートノードの電圧Ｖgsは０Ｖであり、トランジスターがオンしないので、容量素子として機能しなくなってしまう。したがって、トランジスターのような形態をしているが、ゲート電極下の領域も高濃度注入し常に導体になっていて容量素子として常に機能させることができる。

ゲート絶縁膜１５０、ゲートノード１７６および１７７を覆うように、第１層間絶縁膜１６１が設けられる。第１層間絶縁膜１６１には、Ａａ−Ａｂ線で破断した場合でいえば、コンタクトホールＣｔ２１が設けられる。

第１層間絶縁膜１６１の表面には、第１電極層が成膜され、当該第１電極層のパターニングによって、図１９（１）および図１９（２）に示されるように配線１８１、１８２、１８３、１８８ａ、１８８ｂ、１８８ｃおよび１８８ｄが設けられる。
第４実施形態において、図１９（１）に示されるように、配線１８１は、半導体層Ａ３１のソース領域に接続され、配線１８２は、コンタクトホールＣｔ２１を介してゲートノード１７６に接続される。また、配線１８３は、半導体層Ａ３２のソース領域に接続され、配線１８８ａは、半導体層Ａ３３のドレイン領域に接続される。配線１８８ｂは、半導体層Ａ３２のドレイン領域に接続され、配線１８８ｃは、ゲートノード１７７に接続される。配線１８８ｄは、半導体層Ａ４１と半導体層Ａ３１のドレイン領域とに接続される。

第１層間絶縁膜１６１、配線１８１、１８２、１８３、１８８ａ、１８８ｂ、１８８ｃおよび１８８ｄを覆うように第２層間絶縁膜１６２が設けられる。
第２層間絶縁膜１６２の表面には、第２電極層が成膜され、当該第２電極層のパターニングによって、図１９（１）および図１９（２）に示されるように配線１９４および１９５が設けられる。
配線１９４は、配線１８８ａおよび１８８ｃに接続される。配線１９４は、電気的には、配線１８８ａおよび配線１８８ｃの間を接続すれば十分であるが、第４実施形態では、平面視で、半導体層Ａ３１を超える位置まで延設される。
配線１９５は、配線１８８ｂおよび１８８ｄに接続される。なお、配線１９５が、転送回路１３５における出力端Ｏutである。

第２層間絶縁膜１６２、配線１９４および１９５を覆うように、第３層間絶縁膜１６３が設けられる。第３層間絶縁膜１６３の表面には、第３電極層が成膜され、当該第３電極層のパターニングによって第１実施形態と同様な周辺電極１１９ａ、１１９ｂが設けられる。

第４実施形態においても、容量素子Ｃａは、図１９（２）または図１９（３）に示されるように、第２電極層をパターニングした配線１９４と第３電極層をパターニングした周辺電極１１９ａとで第３層間絶縁膜１６３を挟持した構成となる。
したがって、第４実施形態においても、容量素子Ｃａを、蓄積容量１０９の構造に依存することなく安定的に形成することができる。

なお、第４実施形態では、周辺電極１１９ａ、１１９ｂを第１実施形態と同様な形状としたが、第２実施形態（図１４（３）参照）または第３実施形態（図１５（３）参照）と同様な形状としてもよい。

次に、実施形態等に係る透過型の電気光学装置１００を適用した電子機器について説明する。

図２０は、上述した電気光学装置１００をライトバルブとして用いた３板式の液晶プロジェクターの構成を示す図である。図２０に示されるように、液晶プロジェクター２１００は、電気光学装置１００Ｒ、１００Ｇおよび１００Ｂを備える。電気光学装置１００Ｒ、１００Ｇおよび１００Ｂは、実施形態等における電気光学装置１００と同様であり、上位回路から供給される、Ｒ、Ｇ、Ｂの各色に対応する映像データに基づいた透過像をそれぞれ生成する。

液晶プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によって、赤、緑および青の３原色に分離される。このうち、赤の光は電気光学装置１００Ｒに、緑の光は電気光学装置１００Ｇに、青の光は電気光学装置１００Ｂに、それぞれ入射する。
なお、青の光路は、他の赤や緑と比較して長い。したがって、青の光は、光路での損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して電気光学装置１００Ｂに導かれる。

電気光学装置１００Ｒは、赤色成分のデータ信号を、走査線駆動回路１３０およびデータ線駆動回路１６０によって画素回路１１０に供給する。電気光学装置１００Ｒにおいて、画素回路１１０毎にデータ信号が供給されると、当該画素回路１１０に含まれる液晶素子１２０が当該データ信号に応じた透過率となる。したがって、電気光学装置１００Ｒでは、入射した赤の光が画素毎に透過率が制御されるので、表示すべき画像のうち、赤の成分の透過像が生成されることになる。
同様に、電気光学装置１００Ｇおよび１００Ｂでは、緑成分のデータ信号および青成分のデータ信号が、画素回路１１０毎に供給されて、それぞれ表示すべき画像のうち、緑および青の成分の透過像が生成される。

電気光学装置１００Ｒ、１００Ｇおよび１００Ｂによってそれぞれ生成された各色の透過像は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射される。
なお、電気光学装置１００Ｒ、１００Ｂによる各透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、電気光学装置１００Ｇの透過像は直進して投射される。したがって、電気光学装置１００Ｒ、１００Ｂによる各透過像は、電気光学装置１００Ｇの透過像に対して左右反転した関係となっている。

１…表示モジュール、１０…表示領域、１２…走査線、１４…データ線、１００…電気光学装置、１１０…画素回路、１１６…トランジスター、１２０…液晶素子、１３０…走査線駆動回路、１３５…転送回路、１４０…データ線駆動回路、Ｓｂ１１、Ｑｎ３…トランジスター、１１９ａ、１１９ｂ…周辺電極、１６３…第３層間絶縁膜、１９２、１９４…配線。

Claims (6)

1. 表示領域に配列された複数の画素電極と、
   ソースノードに供給されたパルスを、ゲートノードに供給されたクロック信号で取り込んで、ドレインノードから出力する第１トランジスターと、
   前記ドレインノードから出力されるパルスを入力する第２トランジスターと、
   前記ドレインノードに一端が接続され、他端が所定電位に保持された容量素子と、
   を含み、
   前記容量素子は、
   前記複数の画素電極と同一層からなる第１周辺電極と、所定の電極層からなる配線とで層間絶縁膜を挟持し、
   前記配線は、平面視で、前記第２トランジスターと重なる部分を有する
   電気光学装置。
2. 前記複数の画素電極は、第１方向および第２方向にわたって配列し、
   前記第１周辺電極は、前記複数の画素電極を前記第１方向および前記第２方向に連結した形状であり、
   前記配線は、平面視で、前記ドレインノードから前記第２トランジスターに、前記第１方向に沿って延設する部分を有する、
   請求項１に記載の電気光学装置。
3. 前記第１周辺電極の形状において、前記複数の画素電極を前記第１方向に連結する部分の幅は、前記複数の画素電極を前記第２方向に連結する部分の幅よりも広い、
   請求項２に記載の電気光学装置。
4. 前記複数の画素電極と同一層からなる第２周辺電極を有し、
   前記第２周辺電極は、
   フローティング状態であって、平面視で、前記クロック信号を供給する信号線と交差する
   請求項１乃至３のいずれかに記載の電気光学装置。
5. 前記配線は、
   平面視で、前記第１周辺電極と重なる領域の第１部分と、前記第２周辺電極と重なる領域の一部における第２部分と、
   を含み、
   前記第１部分の線幅は、前記第２部分の線幅よりも広い
   請求項４に記載の電気光学装置。
6. 請求項１乃至５のいずれかに記載の電気光学装置を含む電子機器。

Images