JP2020197509A - 基板検査方法、基板検査システム及び制御装置 - Google Patents

基板検査方法、基板検査システム及び制御装置 Download PDF

Info

Publication number
JP2020197509A
JP2020197509A JP2019105557A JP2019105557A JP2020197509A JP 2020197509 A JP2020197509 A JP 2020197509A JP 2019105557 A JP2019105557 A JP 2019105557A JP 2019105557 A JP2019105557 A JP 2019105557A JP 2020197509 A JP2020197509 A JP 2020197509A
Authority
JP
Japan
Prior art keywords
substrate
feature amount
film
wafer
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019105557A
Other languages
English (en)
Other versions
JP7220625B2 (ja
Inventor
豊久 ▲鶴▼田
豊久 ▲鶴▼田
Toyohisa Tsuruta
浩 富田
Hiroshi Tomita
浩 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019105557A priority Critical patent/JP7220625B2/ja
Priority to TW109117006A priority patent/TWI836079B/zh
Priority to CN202010472660.5A priority patent/CN112050743A/zh
Priority to US16/887,039 priority patent/US11461885B2/en
Priority to KR1020200066891A priority patent/KR20200140201A/ko
Publication of JP2020197509A publication Critical patent/JP2020197509A/ja
Application granted granted Critical
Publication of JP7220625B2 publication Critical patent/JP7220625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/60Analysis of geometric attributes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

【課題】基板に形成された膜の特徴量(厚み、線幅)を簡単且つ正確に取得する。【解決手段】モデル形成用基板に形成された膜の特徴量の計測結果と、前記モデル形成用基板を第1の基板処理システムの撮像装置で撮像して生成されたモデル形成用撮像画像と、に基づいて基板の画素値と当該基板に形成された膜の特徴量との相関モデルを作成する工程と、特徴量取得対象の基板を第2の基板処理システムの撮像装置で撮像画像を生成し、当該撮像画像と前記相関モデルとに基づいて、膜の推定特徴量を算出する工程と、複数枚の前記特徴量取得対象の基板について算出された前記推定特徴量の統計値を算出する工程と、前記推定特徴量が算出された膜の形成処理と同じ処理が前記第2の基板処理システムでオフセット算出用基板に対し行われ形成された膜の特徴量の測定結果と、前記推定特徴量の統計値とから、前記推定特徴量のオフセット量を算出する工程を含む検査方法。【選択図】図1

Description

本開示は、基板検査方法、基板検査システム及び制御装置に関する。
特許文献1には、基板上に形成された膜の膜厚測定を行う膜厚測定方法が開示されている。この膜厚測定方法は、膜厚座標取得工程、画素値抽出工程、相関データ生成工程、膜厚算出工程を有する。膜厚座標取得工程は、測定準備用ウェハ上に形成された不均一な厚みを有する膜について、測定準備用ウェハ上の複数点を予め測定した膜厚測定値と、膜厚測定値に対応する各座標とを取得する。画素値抽出工程は、予め撮像装置で測定準備用ウェハを撮像して得られた準備用撮像画像から、膜厚座標取得工程で取得した各座標における画素値を抽出する。相関データ生成工程は、各座標において抽出された画素値と、各座標における膜厚測定値との相関データを生成する。膜厚算出工程は、膜厚測定対象となるウェハを撮像装置で撮像して撮像画像を取得し、当該撮像画像の画素値と相関データに基づき、膜厚測定対象となるウェハ上に形成された膜の膜厚を算出する。
特開2015−215193号公報
本開示にかかる技術は、基板に形成された膜の特徴量を簡単且つ正確に取得する。
本開示の一態様は、基板を検査する基板検査方法であって、モデル形成用基板に形成された膜の特徴量の、計測器による測定結果と、前記モデル形成用基板を第1の基板処理システムの撮像装置で撮像して生成されたモデル形成用撮像画像と、に基づいて、基板の撮像画像における画素値と当該基板に形成された膜の特徴量との関係を示す相関モデルを作成する工程と、特徴量取得対象の基板を第2の基板処理システムの撮像装置で撮像して撮像画像を生成し、当該撮像画像と前記相関モデルとに基づいて、前記特徴量取得対象の基板に形成された膜の推定特徴量を算出する工程と、複数枚の前記特徴量取得対象の基板について算出された前記推定特徴量の統計値を算出する工程と、前記推定特徴量が算出された膜の形成処理と同じ処理が前記第2の基板処理システムでオフセット算出用基板に対し行われ形成された膜の特徴量の、計測器による測定結果と、前記推定特徴量の統計値とから、前記推定特徴量のオフセット量を算出する工程と、を含む。
本開示によれば、基板に形成された膜の特徴量を簡単かつ正確に取得することができる。
本実施形態にかかる基板検査システムの構成の概略を模式的に示す図である。 第1の基板処理システムの構成の概略を模式的に示す平面図である。 第1の基板処理システムの内部構成の概略を模式的に示す正面図である。 第1の基板処理システムの内部構成の概略を模式的に示す背面図である。 検査装置の構成の概略を示す縦断面図である。 検査装置の構成の概略を示す横断面図である。 図1の基板検査システムにおける処理の流れとデータの流れの一例を説明するための図である。 相関モデルの作成時等に作成されるウェハWの撮像画像の一例を示す図である。
半導体デバイス等の製造工程では、半導体ウェハ(以下、「ウェハ」という場合がある。)上にレジストパターンを形成するために予め定められた処理が行われる。上記予め定められた処理とは、例えば、ウェハ上にレジスト液を供給しレジスト膜を形成するレジスト塗布処理や、レジスト膜を予め定められたパターンに露光する露光処理、露光後にレジスト膜内の化学反応を促進させるPEB処理、露光されたレジスト膜を現像する現像処理等である。そして、レジストパターンの形成処理後に、このレジストパターンをマスクとした処理対象膜のエッチングが行われ、当該処理対象膜に予め定められたパターンが形成される。また、レジストパターンの形成の際に、レジスト膜の下地膜等、レジスト膜以外の膜をウェハ上に形成することもある。
所望の形状のレジストパターンを形成し処理対象膜に適切にパターンを転写するためには、レジストパターンの形成の際にウェハ上に形成される各膜の厚さ等を管理する必要がある。
そのため、レジストパターンの形成に際し、上記各膜の厚さ等を測定している。膜厚の測定手法としては、特許文献1のように、ウェハを撮像して得られた撮像画像から、当該ウェハ上に形成された膜の厚さを算出する方法がある。特許文献1に開示の膜厚測定方法では、具体的には、測定準備用ウェハ上に形成された不均一な厚みを有する膜について、測定準備用ウェハ上の複数点を予め測定した膜厚測定値と、膜厚測定値に対応する各座標とが取得される。次いで、予め撮像装置で測定準備用ウェハを撮像して得られた準備用撮像画像から、上記各座標における画素値が抽出される。続いて、各座標において抽出された画素値と、各座標における膜厚測定値との相関データが生成される。そして、膜厚測定対象となるウェハが撮像装置で撮像され撮像画像が取得され、当該撮像画像の画素値と相関データに基づき、膜厚測定対象となるウェハ上に形成された膜の膜厚が算出される。
ところで、半導体製造工場には、ウェハに対しシステム間で共通の処理を行う基板処理システムが複数導入される場合がある。この場合、基板処理システムそれぞれに撮像装置が設けられ、各基板処理システムにおいて、当該システムに設けられた撮像装置を用いて、上記共通の処理により形成された膜の厚さが例えば特許文献1のようにして算出される。また、この場合、基板処システム毎に撮像装置の状態が異なること等から、基板処理システム間で、上述の相関データを共通とすると、膜厚を正確に算出することができないことがあるため、従来、基板処理システム毎に、上述の相関データを生成していた。しかし、基板処理システム毎に上述の相関データを生成することは非常に手間である。例えば、共通の処理を行う基板処理システムを複数台同時に導入した場合等において、基板処理システム毎に上述の相関データを生成するには、相関データ生成用のウェハを、一の基板処理システムから他の基板処理システムへ運搬すること等が必要である。
そこで、本開示に係る技術は、基板に形成された膜の厚さ等の特徴量を簡単且つ正確に取得する。
以下、本実施形態にかかる基板検査方法、基板検査システム及び制御装置について、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素については、同一の符号を付することにより重複説明を省略する。
図1は、本実施形態にかかる基板検査システムの構成の概略を模式的に示す図である。
図示するように、基板検査システム1は、2台の基板処理システム10、20を有している。なお、説明の容易化のために、基板検査システム1が有する基板処理システムの台数を2台としているが、3台以上であってもよい。
第1及び第2の基板処理システム10、20では、ウェハWに対してフォトリソグラフィー処理等が行われる。
図2は、第1の基板処理システム10の構成の概略を模式的に示す平面図である。図3及び図4は、第1の基板処理システム10の内部構成の概略を模式的に示す、各々正面図と背面図である。
第1の基板処理システム10は、図2に示すように、複数枚のウェハWを収容したカセットCが搬入出されるカセットステーション100と、ウェハWに予め定められた処理を施す複数の処理装置を有する処理ステーション101と、を有する。この第1の基板処理システム10は、カセットステーション100と、処理ステーション101と、処理ステーション101に隣接する露光装置102との間でウェハWの受け渡しを行うインターフェイスステーション103と、を一体に接続した構成を有している。
カセットステーション100には、カセット載置台110が設けられている。カセット載置台110には、基板処理システム10の外部に対してカセットCを搬入出する際に、カセットCを載置するカセット載置板111が複数設けられている。
カセットステーション100には、X方向に延びる搬送路112上を移動自在なウェハ搬送装置113が設けられている。ウェハ搬送装置113は、上下方向及び鉛直軸周り(θ方向)にも移動自在であり、各カセット載置板111上のカセットCと、後述する処理ステーション101の第3のブロックG3の受け渡し装置との間でウェハWを搬送できる。
処理ステーション101には、各種装置を備えた複数例えば4つのブロック、すなわち第1のブロックG1〜第4のブロックG4が設けられている。例えば処理ステーション101の正面側(図2のX方向負方向側)には、第1のブロックG1が設けられ、処理ステーション101の背面側(図2のX方向正方向側、図面の上側)には、第2のブロックG2が設けられている。また、処理ステーション101のカセットステーション100側(図2のY方向負方向側)には、既述の第3のブロックG3が設けられ、処理ステーション101のインターフェイスステーション103側(図2のY方向正方向側)には、第4のブロックG4が設けられている。
第1のブロックG1には、処理液を用いてウェハWを処理する処理装置である液処理装置が配列されている。具体的には、第1のブロックG1には、液処理装置として、図3に示すように、例えば現像処理装置120、下層膜形成装置121、中間層膜形成装置122、レジスト塗布装置123が下からこの順に配置されている。
現像処理装置120は、ウェハWを現像処理する。具体的には、現像処理装置120は、ウェハWのレジスト膜上に現像液を供給し、レジストパターンを形成する。
下層膜形成装置121は、ウェハWのレジスト膜の下地膜である下層膜を形成する。具体的には、下層膜形成装置121は、下層膜を形成するための材料となる下層膜材料をウェハW上に塗布し、下層膜を形成する。下層膜は例えばSOC(スピンオンカーボン)膜である。
中間層膜形成装置122は、ウェハWの下層膜上であってレジスト膜の下方の位置に中間層膜を形成する。具体的には、中間層膜形成装置122は、ウェハWの下層膜上に、中間層膜を形成するための材料となる中間層膜材料を塗布し、中間層膜を形成する。中間層膜は例えばSOG(スピンオングラス)膜である。
レジスト塗布装置123は、ウェハWにレジスト液を塗布してレジスト膜を形成する。具体的には、レジスト塗布装置123は、ウェハWの中間層膜の上に、レジスト液を塗布し、レジスト膜を形成する。
例えば現像処理装置120、下層膜形成装置121、中間層膜形成装置122、レジスト塗布装置123は、それぞれ水平方向に3つ並べて配置されている。なお、これら現像処理装置120、下層膜形成装置121、中間層膜形成装置122、レジスト塗布装置123の数や配置は、任意に選択できる。
これら現像処理装置120、下層膜形成装置121、中間層膜形成装置122、レジスト塗布装置123では、例えば、スピン塗布法により、予め定められた処理液がウェハW上に塗布される。スピン塗布法では、例えば塗布ノズルからウェハW上に処理液を吐出すると共に、ウェハWを回転させて、処理液をウェハWの表面に拡散させる。
第2のブロックG2には、ウェハWが載置される熱板や冷却板を用いてウェハWの加熱や冷却といった熱処理を行う処理装置である熱処理装置130が上下方向と水平方向に並べて設けられている。これら熱処理装置130の数や配置は、任意に選択できる。また、熱処理装置130には、それぞれ公知の装置を用いることができる。
第3のブロックG3には、複数の受け渡し装置140、141、142、143、144が下から順に設けられ、その上に検査装置145、146、147が下から順に設けられている。また、第4のブロックG4には、複数の受け渡し装置150、151、152が下から順に設けられ、その上に検査装置153、154が設けられている。
ここで、検査装置145の構成について説明する。
図5及び図6はそれぞれ、検査装置145の構成の概略を示す縦断面図及び横断面図である。
検査装置145は、図5及び図6に示すように、ケーシング200を有している。ケーシング200内には、ウェハWが載置される載置台201が設けられている。この載置台201は、モータ等の回転駆動部202によって、回転、停止が自在である。ケーシング200の底面には、ケーシング200内の一端側(図6中のX方向負方向側)から他端側(図6中のX方向正方向側)まで延伸するガイドレール203が設けられている。載置台201と回転駆動部202は、ガイドレール203上に設けられ、駆動装置204によってガイドレール203に沿って移動できる。
ケーシング200内の他端側(図6のX方向正方向側)の側面には、撮像装置210が設けられている。撮像装置210には、例えば広角型のCCDカメラが用いられている。
ケーシング200の上部中央付近には、ハーフミラー211が設けられている。ハーフミラー211は、撮像装置210と対向する位置に、鏡面が鉛直下方を向いた状態から撮像装置210の方向に向けて45度上方に傾斜した状態で設けられている。ハーフミラー211の上方には、照明装置212が設けられている。ハーフミラー211と照明装置212は、ケーシング200内部の上面に固定されている。照明装置212からの照明は、ハーフミラー211を通過して下方に向けて照らされる。したがって、照明装置212の下方にある物体によって反射した光は、ハーフミラー211でさらに反射して、撮像装置210に取り込まれる。すなわち、撮像装置210は、照明装置212による照射領域にある物体を撮像することができる。
なお、検査装置146、147、153、154の構成は、上述の検査装置145の構成と同様である。
図2〜図4を用いた第1の基板処理システム10の説明に戻る。
図2に示すように第1のブロックG1〜第4のブロックG4に囲まれた領域には、ウェハ搬送領域Dが形成されている。ウェハ搬送領域Dには、例えばY方向、X方向、θ方向及び上下方向に移動自在な搬送アーム160aを有する、ウェハ搬送装置160が複数配置されている。ウェハ搬送装置160は、ウェハ搬送領域D内を移動し、周囲の第1のブロックG1、第2のブロックG2、第3のブロックG3及び第4のブロックG4内の所望の装置にウェハWを搬送できる。
また、ウェハ搬送領域Dには、図4に示すように、第3のブロックG3と第4のブロックG4との間で直線的にウェハWを搬送するシャトル搬送装置170が設けられている。
シャトル搬送装置170は、例えば図4のY方向に直線的に移動自在になっている。シャトル搬送装置170は、ウェハWを支持した状態でY方向に移動し、第3のブロックG3の受け渡し装置142と第4のブロックG4の受け渡し装置152との間でウェハWを搬送できる。
図2に示すように第3のブロックG3のX方向正方向側の隣には、ウェハ搬送装置180が設けられている。ウェハ搬送装置180は、例えばX方向、θ方向及び上下方向に移動自在な搬送アーム180aを有している。ウェハ搬送装置180は、ウェハWを支持した状態で上下に移動して、第3のブロックG3内の各受け渡し装置にウェハWを搬送できる。
インターフェイスステーション103には、ウェハ搬送装置190と受け渡し装置191が設けられている。ウェハ搬送装置190は、例えばY方向、θ方向及び上下方向に移動自在な搬送アーム190aを有している。ウェハ搬送装置190は、例えば搬送アーム190aにウェハWを支持して、第4のブロックG4内の各受け渡し装置、受け渡し装置191及び露光装置102との間でウェハWを搬送できる。
また、第1の基板処理システム10には、搬送・プロセス制御部250と、撮像制御部251とが設けられている。
搬送・プロセス制御部250(以下、「主制御部250」ということがある。)は、例えばCPUやメモリ等を備えたコンピュータであり、プログラム格納部(図示せず)を有している。このプログラム格納部には、上述の各種処理装置や搬送装置等の駆動系の動作を制御して、ウェハWに対して各種処理を行うためのプログラムが格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体に記録されていたものであって、当該記憶媒体から主制御部250にインストールされたものであってもよい。プログラムの一部または全ては専用ハードウェア(回路基板)で実現してもよい。
撮像制御部251は、主制御部250と同様、例えばCPUやメモリ等を備えたコンピュータであり、プログラム格納部(図示せず)を有している。このプログラム格納部には、各検査装置の撮像装置や駆動系の動作を制御して、検査装置に関する処理を制御するプログラムが格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体に記録されていたものであって、当該記憶媒体から撮像制御部251にインストールされたものであってもよい。プログラムの一部または全ては専用ハードウェア(回路基板)で実現してもよい。
図1を用いた基板検査システム1の説明に戻る。
基板検査システム1が有する第2の基板処理システム20の構成は、上述の第1の基板処理システム10の構成と同様である。
基板検査システム1は、さらに制御装置としての全体制御部30を有する。
全体制御部30は、例えばCPUやメモリ等を備えたコンピュータであり、プログラム格納部(図示せず)を有している。このプログラム格納部には、後述の相関モデルを作成するためのプログラムや後述のオフセット量を算出するためのプログラムが格納されている。なお、上記プログラムは、コンピュータで読み取り可能な記憶媒体に記録されていたものであって、当該記憶媒体から全体制御部30にインストールされたものであってもよい。プログラムの一部または全ては専用ハードウェア(回路基板)で実現してもよい。
なお、全体制御部30は、ウェハWを撮像装置210で撮像した結果から取得されるウェハWの撮像画像が蓄積されるデータ格納部301を有する。データ格納部301は、コンピュータで読み取り可能な記憶装置で構成される。
以上の基板検査システム1において、基板処理システム10、20は、ウェハW上にレジストパターンを形成する処理を行うと共に、処理中に形成された下層膜等の各膜の厚さや、形成されたレジストパターンの線幅等といった、膜の特徴量を推定し、取得する。また、基板処理システム10、20では、上記膜の特徴量は、当該膜が形成されたウェハWを当該膜に対応する撮像装置で撮像した結果から取得される、ウェハWの撮像画像の画素値と、相関モデルと、に基づいて算出される。相関モデルは、膜の特徴量と当該膜が形成されたウェハWの撮像画像における画素値との対応関係を示すモデルであり、より具体的には、例えば、膜の特徴量を、ウェハWの撮像画像の画素値を変数とするn(nは1以上の整数)次関数で表したものである。この、「検量線」とも称される相関モデルは、レジストパターンを形成する処理が行われる前に予め作成される。また、相関モデルは、膜の特徴量の種類毎に予め作成され、具体的には、例えば、下層膜の厚さ、中間層膜の厚さ、レジスト膜の厚さ及びレジストパターンの線幅それぞれについて予め作成される。
従来であれば、第1の基板処理システム10と、第2の基板処理システム20とで、各相関モデルが個別に作成される。しかし、個別に作成するのは手間がかかる。この点に関し、本発明者らが鋭意検討したところ、基板処理システム間で、ウェハWの撮像画像の画素値の変化に対する膜の特徴量の変化は同様な傾向を示すことが分かった。具体的には、相関モデルとして、膜の特徴量を、ウェハWの撮像画像の画素値を変数とするn(nは1以上の整数)次関数で表したモデルを利用する場合、基板処理システム間で異なるのは、上記n次関数の定数項の部分すなわち切片の部分であることが分かった。
そこで、基板検査システム1では、各相関モデルを、第1の基板処理システム10で取得されたウェハWの撮像画像に基づいて全体制御部30で予め作成する。そして、作成された各相関モデルを、第1の基板処理システム10及び第2の基板処理システム20の両方で、膜の特徴量の推定に用いる。ただし、第1の基板処理システム10と第2の基板処理システム20とでは、膜の推定特徴量の利用態様が異なる。具体的には、例えば、第1の基板処理システム10では、相関モデルを用いた推定開始直後から、膜の推定特徴量に基づいて、各種処理の処理条件の補正等が行われる。それに対し、第2の基板処理システム20については、例えば、相関モデルを用いた膜の特徴量の推定の開始後、予め定められたタイミングで、後述のオフセット量が算出される。そして、第2の基板処理システム20では、膜の推定特徴量を上記オフセット量で補正し、補正された膜の推定特徴量に基づいて、各種処理の処理条件の補正等が行われる。
以下、具体的に説明する。
図7は、基板検査システム1における処理の流れとデータの流れの一例を説明するための図である。図8は、相関モデルの作成時等に作成されるウェハWの撮像画像の一例を示す図である。
(1.相関モデル作成工程)
図7に示すように、基板検査システム1では、各基板処理システム10、20においてレジストパターンの形成処理を量産的に行う前に、第1の基板処理システム10の撮像装置210での撮像結果に基づいて、膜の特徴量の種類毎に、相関モデルが予め作成される(ステップS1)。
(1.1.初期状態撮像工程)
相関モデル作成工程では、まず、第1の基板処理システム10において、下層膜等の各種膜を形成する前の、すなわち、初期状態の、相関モデル作成用のウェハW(以下、「モデル作成用ウェハW」という。)の撮像が行われる。
具体的には、例えば、主制御部250の制御の下、カセット載置台110に載置されたカセットCに収容されたモデル作成用ウェハWが取り出され、検査装置145に搬送される。次いで、撮像制御部251の制御の下、モデル作成用ウェハWの表面が検査装置145の撮像装置210により撮像される。そして、撮像制御部251により、撮像装置210での撮像結果に基づいて、初期状態のモデル作成用ウェハWの撮像画像が取得される。たとえば、撮像装置210での撮像結果におけるモデル作成用ウェハWが、437個の領域に区画され、各領域において、R(赤)、G(緑)、B(青)それぞれの画素値の平均値が算出される。そして、領域(ピクセル)それぞれについて、当該領域の座標と、上記画素値の平均値すなわちRGBデータの平均値とを対応付けたテーブルが作成される。また、該テーブルが検査装置145における光学系等に合わせて較正される。較正されたテーブルに基づいて、図8に示すような画像Imを、初期状態のモデル作成用ウェハWの撮像画像(以下、「初期状態撮像画像」という。)として取得することができる。以下では、特に明記しない限り、撮像装置210での撮像結果から上述のようにして取得される図8に示すような画像を「撮像画像」という。
初期状態撮像画像、具体的には、当該撮像画像を生成するための上述のテーブル(以下、「撮像画像生成テーブル」という。)は、撮像制御部251から、全体制御部30へ送られ、データ格納部301に記憶される。
なお、モデル作成用ウェハWは、例えば、半導体デバイスの量産処理時すなわちレジストパターンを量産的に形成する時に用いられる生産ウェハであり、ウェハ表面にパターンが形成されている。
(1.2.下層膜形成工程)
初期状態撮像工程後、第1の基板処理システム10において、モデル作成用ウェハW上に下層膜が形成される。具体的には、主制御部250の制御の下、モデル作成用ウェハWが、下層膜形成装置121に搬送され、予め定められた塗布処理条件で、モデル作成用ウェハW上に下層膜が形成される。
(1.3.下層膜ベーク工程)
その後、モデル作成用ウェハWに対し、下層膜の加熱処理すなわち下層膜ベーク処理が行われる。具体的には、主制御部250の制御の下、モデル作成用ウェハWが、下層膜ベーク処理用の熱処理装置130に搬送され、予め定められた熱処理条件で、下層膜ベーク処理が行われる。
(1.4.下層膜形成後撮像工程)
続いて、下層膜が形成されたモデル作成用ウェハWの撮像が行われる。
具体的には、例えば、主制御部250の制御の下、検査装置153へ搬送される。次いで、撮像制御部251の制御の下、モデル作成用ウェハWの表面が検査装置153の撮像装置210により撮像される。そして、撮像制御部251により、初期状態撮像工程と同様にして、撮像装置210での撮像結果に基づいて、下層膜形成後のモデル作成用ウェハWの撮像画像(以下、「下層膜形成後撮像画像」という。)が取得され、具体的には、撮像画像生成テーブルが取得される。
取得された撮像画像(具体的には、撮像画像生成テーブル)は、撮像制御部251から、全体制御部30へ送られ、データ格納部301に記憶される。
(1.5.下層膜の膜厚実測工程)
下層膜形成後撮像工程に続いて、モデル作成用ウェハWに形成された下層膜の厚さが、第1の基板処理システム10の外部に設けられた、計測器としての膜厚測定手段(図示せず)によって測定される。
具体的には、例えば、まず、主制御部250の制御の下、モデル作成用ウェハWがカセット載置台110に載置されたカセットCに戻される。次いで、当該カセットが膜厚測定手段の下へ移動されモデル作成用ウェハWが取り出され、膜厚測定手段において下層膜の膜厚が測定される。例えば、モデル作成用ウェハWが撮像画像の区画領域数と同じ437個の領域に区画され、各領域において、当該領域上の下層膜の膜厚が測定される。
測定結果は、全体制御部30へ入力される。なお、膜厚測定手段としては、例えば、反射分光方式等を利用した膜厚計が用いられる。
(1.6.下層膜の厚さの相関モデル作成工程)
膜厚実測工程後、モデル作成用ウェハWに形成された下層膜の厚さの、膜厚測定手段による測定結果と、下層膜形成後のモデル作成用ウェハWの撮像画像とに、基づいて、下層膜の厚さの相関モデルが作成される。
具体的には、全体制御部30において、当該モデル作成用ウェハWの上述の437個の領域それぞれの、膜厚測定手段による測定結果と、下層膜形成後撮像画像における画素値とから、下層膜の膜厚と当該下層膜が形成されたウェハWの撮像画像における画素値との対応関係を示す、下層膜の膜厚の相関モデルが作成される。
なお、下層膜の膜厚の相関モデルの作成に際し、初期状態撮像画像の影響が除去されるように、初期状態撮像画像における画素値に基づいて下層膜形成後撮像画像における画素値を補正するようにしてもよい。
(1.7.中間層膜形成工程)
また、膜厚実測工程後、第1の基板処理システム10において、モデル作成用ウェハWの下層膜上に中間層膜が形成される。
具体的には、モデル作成用ウェハWが収容されたカセットCが第1の基板処理システム10に戻され、主制御部250の下、モデル作成用ウェハWが、当該カセットCから取り出され、中間層膜形成装置122に搬送され、予め定められた塗布処理条件で、モデル作成用ウェハWの下層膜上に中間層膜が形成される。
(1.8.中間層膜ベーク工程)
その後、モデル作成用ウェハWに対し、中間層膜の加熱処理すなわち中間層膜ベーク処理が行われる。具体的には、主制御部250の制御の下、モデル作成用ウェハWが、中間層膜ベーク処理用の熱処理装置130に搬送され、予め定められた熱処理条件で、中間層膜ベーク処理が行われる。
(1.9.中間層膜形成後撮像工程)
続いて、中間層膜が形成されたモデル作成用ウェハWの撮像が行われる。
具体的には、例えば、主制御部250の制御の下、モデル作成用ウェハWが、検査装置146へ搬送される。次いで、撮像制御部251の制御の下、モデル作成用ウェハWの表面が検査装置146の撮像装置210により撮像される。そして、撮像制御部251により、初期状態撮像工程と同様にして、撮像装置210での撮像結果に基づいて、中間層膜形成後のモデル作成用ウェハWの撮像画像(以下、「中間層膜形成後撮像画像」という。)が取得され、具体的には、撮像画像生成テーブルが取得される。
取得された撮像画像(具体的には、撮像画像生成テーブル)は、撮像制御部251から、全体制御部30へ送られ、データ格納部301に記憶される。
(1.10.中間層膜の膜厚実測工程)
中間層膜形成後撮像工程に続いて、モデル作成用ウェハWに形成された中間層膜の厚さが、下層膜の膜厚実測工程と同様に、第1の基板処理システム10の外部に設けられた膜厚測定手段(図示せず)によって測定される。なお、中間層膜の厚さを、ここでの膜厚測定手段での測定結果と、下層膜の厚さの測定結果とから算出してもよい。
中間層膜の厚さの測定結果は、全体制御部30へ入力される。
(1.11.中間層膜の厚さの相関モデル作成工程)
上記膜厚実測工程後、下層膜の厚さの相関モデル作成工程と同様に、モデル作成用ウェハWに形成された中間層膜の厚さの、膜厚測定手段による測定結果と、中間層膜形成後のモデル作成用ウェハWの撮像画像とに、基づいて、中間層膜の厚さの相関モデルが作成される。
(1.12.レジスト膜形成工程)
また、中間層膜の膜厚実測工程後、第1の基板処理システム10において、モデル作成用ウェハWの中間層膜上にレジスト膜が形成される。
具体的には、モデル作成用ウェハWが収容されたカセットCが第1の基板処理システム10に戻され、主制御部250の下、モデル作成用ウェハWが、当該カセットCから取り出され、レジスト塗布装置123に搬送され、予め定められた塗布処理条件で、モデル作成用ウェハWの中間層膜上にレジスト膜が形成される。
(1.13.PAB工程)
その後、モデル作成用ウェハWに対し、レジスト膜の露光前加熱処理すなわちプリベーク(PAB:Pre-Applied Bake)処理が行われる。具体的には、主制御部250の下、モデル作成用ウェハWが、PAB処理用の熱処理装置130に搬送され、予め定められた熱処理条件で、PAB処理が行われる。
(1.14.レジスト膜形成後撮像工程)
続いて、レジスト膜が形成されたモデル作成用ウェハWの撮像が行われる。
具体的には、例えば、主制御部250の制御の下、モデル作成用ウェハWが、検査装置153へ搬送される。次いで、撮像制御部251の制御の下、モデル作成用ウェハWの表面が検査装置153の撮像装置210により撮像される。そして、撮像制御部251により、初期状態撮像工程と同様にして、撮像装置210での撮像結果に基づいて、レジスト膜形成後のモデル作成用ウェハWの撮像画像(以下、「レジスト膜形成後撮像画像」という。)が取得され、具体的には、撮像画像生成テーブルが取得される。
取得された撮像画像(具体的には、撮像画像生成テーブル)は、撮像制御部251から、全体制御部30へ送られ、データ格納部301に記憶される。
(1.15.レジスト膜の膜厚実測工程)
レジスト膜形成後撮像工程に続いて、モデル作成用ウェハWに形成されたレジスト膜の厚さが、下層膜の膜厚実測工程と同様に、第1の基板処理システム10の外部に設けられた膜厚測定手段(図示せず)によって測定される。なお、レジスト膜の厚さを、ここでの膜厚測定手段での測定結果と、下層膜の厚さの測定結果と、中間層膜の厚さの測定結果とから算出してもよい。
レジスト膜の厚さの測定結果は、全体制御部30へ入力される。
(1.16.レジスト膜の厚さの相関モデル作成工程)
上記膜厚実測工程後、下層膜の厚さの相関モデル作成工程と同様に、モデル作成用ウェハWに形成されたレジスト膜の厚さの、膜厚測定手段による測定結果と、レジスト膜形成後のモデル作成用ウェハWの撮像画像とに、基づいて、レジスト膜の厚さの相関モデルが作成される。
(1.17.露光工程)
また、レジスト膜の膜厚実測工程後、第1の基板処理システム10において、モデル作成用ウェハWに対する露光処理が行われる。
具体的には、モデル作成用ウェハWが収容されたカセットCが第1の基板処理システム10に戻され、主制御部250の制御の下、モデル作成用ウェハWが、当該カセットCから取り出され、露光装置102に搬送され、当該ウェハWに対し、予め定められた露光条件で露光処理が行われ、レジスト膜が予め定められたパターンに露光される。
(1.18.PEB工程)
その後、モデル作成用ウェハWに対し、レジスト膜の露光後加熱処理すなわちポストベーク(PEB:Post-Exposure Bake)処理が行われる。具体的には、主制御部250の制御の下、モデル作成用ウェハWが、PEB処理用の熱処理装置130に搬送され、予め定められた熱処理条件で、PEB処理が行わる。
(1.19.現像工程)
次に、モデル作成用ウェハWに対し、現像処理が行われる。具体的には、主制御部250の制御の下、モデル作成用ウェハが、現像処理装置120に搬送され、予め定められた処理条件で、現像処理が行われ、当該ウェハW上にレジストパターンが形成される。
(1.20.パターン形成後撮像工程)
次いで、レジスト膜が形成されたモデル作成用ウェハWの撮像が行われる。
具体的には、例えば、主制御部250の制御の下、モデル作成用ウェハWが、検査装置147へ搬送される。次いで、撮像制御部251の制御の下、モデル作成用ウェハWの表面が検査装置147の撮像装置210により撮像される。そして、撮像制御部251により、初期状態撮像工程と同様にして、撮像装置210での撮像結果に基づいて、レジストパターン形成後のモデル作成用ウェハWの撮像画像(以下、「パターン形成後撮像画像」という。)が取得され、具体的には、撮像画像生成テーブルが取得される。
取得された撮像画像(具体的には、撮像画像生成テーブル)は、撮像制御部251から、全体制御部30へ送られ、データ格納部301に記憶される。
(1.21.レジストパターンの線幅実測工程)
パターン形成後撮像工程に続いて、モデル作成用ウェハWに形成されたレジストパターンの線幅が、第1の基板処理システム10の外部に設けられた線幅測定手段(図示せず)によって測定される。
具体的には、例えば、まず、主制御部250の制御の下、モデル作成用ウェハWがカセット載置台110に載置されたカセットCに戻される。次いで、当該カセットが線幅測定手段の下へ移動されモデル作成用ウェハWが取り出され、線幅測定手段においてレジストパターンの線幅が測定される。例えば、モデル作成用ウェハWが撮像画像の区画領域数と同じ437個の領域に区画され、各領域において、当該領域上のレジストパターンの線幅が測定される。
測定結果は、全体制御部30へ入力される。なお、線幅測定手段としては、例えばSEM(SEM:Scanning Electron
Microscope)が用いられる。
(1.22.レジストパターンの線幅の相関モデル作成工程)
上記線幅実測工程後、下層膜の厚さの相関モデル作成工程と同様に、モデル作成用ウェハWに形成されたレジストパターンの線幅の、線幅測定手段による測定結果と、レジストパターン形成後のモデル作成用ウェハWの撮像画像とに、基づいて、レジストパターンの相関モデルが作成される。
なお、ステップS1の相関モデル作成工程で上述のようにして作成された各種相関モデルは、第1の基板処理システム10及び第2の基板処理システム20へ送られる。
(2.量産及び推定特徴量の算出工程)
ステップS1の相関モデル作成工程において、事前の相関モデルの作成が完了すると、第1の基板処理システム10では、レジストパターンの形成処理が量産的に行われると共に、作成された相関モデルに基づく各膜の推定特徴量の算出が行われる(ステップS2)。
(2.1.レジストパターン量産形成工程)
ステップS2の工程では、具体的には、レジストパターンの形成処理として、上述の1.2.下層膜形成工程、1.3.下層膜ベーク工程、1.7.中間層膜形成工程、1.8.中間層膜ベーク工程、1.12.レジスト膜形成工程、1.13.PAB工程、1.17.露光工程、1.18.PEB工程及び1.19.現像工程と同様な処理が、ウェハWに対し行われる。これにより、ウェハW上に、下層膜、中間層膜、レジスト膜が積層された後、レジストパターンが形成される。量産時には、多数のウェハWに対し、ウェハW毎に、上述のレジストパターンの形成処理が行われる。
(2.2.推定特徴量算出工程)
また、ステップS2の工程では、レジストパターンの形成処理の際に、上述の1.1.初期状態撮像工程、1.4.下層膜形成後撮像工程、1.9.中間層膜形成後撮像工程、1.14.レジスト膜形成後撮像工程及び1.20.パターン形成後撮像工程と同様な処理も、各ウェハWに対し行われる。これにより、量産時において、初期状態撮像画像、下層膜形成後撮像画像、中間層膜形成後撮像画像、レジスト膜形成後撮像画像及びパターン形成後撮像画像がウェハW毎に取得される。そして、ウェハWそれぞれについて、第1の基板処理システム10の撮像制御部251により、量産時における、下層膜形成後撮像画像と、ステップS1で取得された下層膜の厚さの相関モデルとに基づいて、下層膜の厚さの推定値が算出される。具体的には、ウェハWそれぞれについて、量産時における下層膜形成後撮像画像の各区画領域の画素値と上記相関モデルとに基づいて、当該ウェハWの区画領域毎に、下層膜の厚さの推定値、言い換えると、下層膜の推定特徴量が算出される。同様にして、ステップS2の工程では、量産時に用いられたウェハWそれぞれについて、他の推定特徴量、具体的には、中間層膜の厚さの推定値や、レジスト膜の厚さの推定値、レジストパターンの線幅の推定値も算出される。
また、ウェハWそれぞれについて算出された各膜の推定特徴量は、撮像制御部251の記憶部(図示せず)に記憶される。
なお、量産時に用いられるウェハWは、上述のように、当該ウェハWについて特徴量が算出され取得されるため、特徴量取得対象ウェハWということができる。
(3.処理条件補正工程)
第1の基板処理システム10では、ステップS2の工程開始後、予め定められたタイミングで、算出された各膜の推定特徴量に基づいて、当該基板処理システム10における、ウェハWに対する処理の処理条件が、主制御部250により補正される(ステップS3)。上記予め定められたタイミングとは、メンテナンス時や、ステップS2の工程開始後予め定められた時間を超えた時である。
この工程では、例えば、ウェハW内の特定の区画領域について、量産期間中の下層膜の膜厚推定値の統計値(例えば平均値等)が算出され、その算出結果に基づいて、下層膜の形成処理の処理条件(例えば、下層膜形成工程でのウェハ回転数や下層膜ベーク工程でのウェハ温度)が補正される。
第1の基板処理システム10では、上述のステップS2及びステップS3が繰り返し行われる。
(4.量産及び推定特徴量の算出工程)
第1の基板処理システム10と同様、第2の基板処理システム20では、ステップS1の相関モデル作成工程後、レジストパターンの形成処理が量産的に行われると共に、相関モデルに基づく各膜の推定特徴量の算出が行われる(ステップS4)。具体的には、第2の基板処理システム20において、上述の2.1.レジストパターン量産形成工程、2.2.推定特徴量算出工程と同様な処理が行われ、また、各膜の推定特徴量の算出には、第1の基板処理システム10で用いられたものと同じ相関モデルが用いられる。
ただし、第2の基板処理システム20では、算出された各膜の推定特徴量はそのままの状態では第2の基板処理システム20におけるウェハWに対する処理の処理条件の補正には用いられない。
また、第2の基板処理システム20において、ウェハWそれぞれについて算出された各膜の推定特徴量は、当該システム20の撮像制御部251の記憶部(図示せず)に記憶されるだけでなく、全体制御部30に送られる。
(5.オフセット量算出工程)
第2の基板処理システム20では、ステップS4の開始後、予め定められたタイミングで、膜の特徴量の種類毎に、推定特徴量のオフセット量が算出される。上記予め定められたタイミングとは、メンテナンス時や、ステップS2の工程開始後予め定められた時間を超えた時である。
(5.1.下層膜形成工程)
オフセット量算出工程では、まず、例えば、第2の基板処理システム20において、オフセット量算出用のウェハW(以下、「オフセット用ウェハW」という。)上に下層膜が形成される。具体的には、主制御部250の制御の下、カセット載置台110に載置されたカセットCに収容されたオフセット用ウェハWが取り出され、下層膜形成装置121に搬送される。そして、推定特徴量が算出されている下層膜を形成したときの処理と同じ塗布処理条件で、オフセット用ウェハW上に下層膜が形成される。
なお、オフセット用ウェハWは例えばベアウェハである。
(5.2.下層膜ベーク工程)
その後、オフセット用ウェハWに対し、第2の基板処理システム20において、下層膜ベーク処理が行われる。具体的には、主制御部250の制御の下、オフセット用ウェハWが、下層膜ベーク処理用の熱処理装置130に搬送され、推定特徴量が算出されている下層膜を形成したときの処理と同じ熱処理条件で、下層膜ベーク処理が行われる。
(5.3.下層膜の膜厚実測工程)
下層膜ベーク工程に続いて、オフセット用ウェハWに形成された下層膜の厚さが、第2の基板処理システム20の外部に設けられた、計測器としての膜厚測定手段(図示せず)によって測定される。具体的には、例えば、前述の1.5.下層膜の膜厚実測工程と同様の処理が行われ、オフセット用ウェハWが撮像画像の区画領域数と同じ437個の領域に区画され、各領域において、当該領域上の下層膜の膜厚が測定される。測定結果は、全体制御部30へ入力される。
(5.4.下層膜の推定特徴量のオフセット量算出工程)
膜厚実測工程後、下層膜の推定特徴量のオフセット量が算出される。具体的には、まず、ステップS4において複数枚のウェハWそれぞれについて算出された下層膜の推定特徴量の統計値が、全体制御部30により算出される。上記統計値とは例えば平均値である。そして、下層膜の推定特徴量の統計値すなわち下層膜の厚さの推定値の統計値(例えば80nm)と、膜厚測定手段によって測定された下層膜の厚さ(例えば100nm)とから、下層膜の推定特徴量のオフセット量(+20nm)が、全体制御部30により、算出される。より具体的には、例えば、下層膜の推定特徴量の面内平均値の全体平均と、膜厚測定手段によって測定された下層膜の厚さという特徴量の面内平均とから、下層膜の推定特徴量のオフセット量が算出される。
(5.5.中間層膜形成工程)
また、第2の基板処理システム20において、オフセット用ウェハWの下層膜上ではなく、当該ウェハW上に直接、中間層膜が形成される。具体的には、主制御部250の制御の下、カセット載置台110に載置されたカセットCに収容されたオフセット用ウェハWが取り出され、中間層膜形成装置122に搬送される。そして、推定特徴量が算出されている中間層膜を形成したときの処理と同じ塗布処理条件で、オフセット用ウェハW上に中間層膜が形成される。
(5.6.中間層膜ベーク工程)
その後、オフセット用ウェハWに対し、第2の基板処理システム20において、中間層膜ベーク処理が行われる。具体的には、主制御部250の制御の下、オフセット用ウェハWが、中間層膜ベーク処理用の熱処理装置130に搬送され、推定特徴量が算出されている中間層膜を形成したときの処理と同じ熱処理条件で、中間層膜ベーク処理が行われる。
(5.6.中間層膜の膜厚実測工程)
中間層膜ベーク工程に続いて、オフセット用ウェハWに形成された中間層膜の厚さが、第2の基板処理システム20の外部に設けられた、計測器としての膜厚測定手段(図示せず)によって測定される。具体的には、例えば、前述の1.10.中間層膜の膜厚実測工程と同様の処理が行われる。測定結果は、全体制御部30へ入力される。
(5.7.中間層膜の推定特徴量のオフセット量算出工程)
中間層膜の膜厚実測工程後、全体制御部30により、中間層膜の推定特徴量のオフセット量が算出される。具体的には、5.4.下層膜のオフセット量算出工程と同様の処理が行われる。
(5.8.レジスト膜形成工程)
さらに、第2の基板処理システム20において、中間層膜と同様、オフセット用ウェハW上に直接、レジスト膜が形成される。具体的には、主制御部250の制御の下、カセット載置台110に載置されたカセットCに収容されたオフセット用ウェハWが取り出され、中間層膜形成装置122に搬送される。そして、推定特徴量が算出されているレジスト膜を形成したときの処理と同じ塗布処理条件で、オフセット用ウェハW上にレジスト膜が形成される。
(5.9.レジスト膜ベーク工程)
その後、オフセット用ウェハWに対し、第2の基板処理システム20において、PAB処理が行われる。具体的には、主制御部250の制御の下、オフセット用ウェハWが、PAB処理用の熱処理装置130に搬送され、推定特徴量が算出されているレジスト膜を形成したときの処理と同じ熱処理条件で、PAB処理が行われる。
(5.10.レジスト膜の膜厚実測工程)
レジスト膜ベーク工程に続いて、オフセット用ウェハWに形成されたレジスト膜の厚さが、第2の基板処理システム20の外部に設けられた、計測器としての膜厚測定手段(図示せず)によって測定される。具体的には、例えば、前述の1.16.レジスト膜の膜厚実測工程と同様の処理が行われる。測定結果は、全体制御部30へ入力される。
(5.11.レジスト膜の推定特徴量のオフセット量算出工程)
レジスト膜の膜厚実測工程後、全体制御部30により、レジスト膜の推定特徴量のオフセット量が算出される。具体的には、5.4.下層膜のオフセット量算出工程と同様の処理が行われる。
(5.12.レジストパターンの線幅実測工程)
さらにまた、レジストパターンの推定特徴量が算出されたウェハWに形成されたレジストパターンの線幅が、第2の基板処理システム20の外部に設けられたSEM等の線幅測定手段(図示せず)によって測定される。
具体的には、例えば、ステップS4の量産中に、レジストパターンの形成後にカセットC内に戻されたウェハWが取り出され、線幅測定手段に搬入され、当該ウェハWのレジストパターンの線幅が測定される。例えば、ウェハWが撮像画像の区画領域数と同じ437個の領域に区画され、各領域において、当該領域上のレジストパターンの線幅が測定される。
測定結果は、全体制御部30へ入力される。
(5.13.レジストパターンの線幅のオフセット量算出工程)
線幅実測工程後、全体制御部30により、レジストパターンの推定特徴量のオフセット量が算出される。具体的には、レジストパターンの線幅の測定結果に基づいて、5.4.下層膜のオフセット量算出工程と同様の処理が行われる。
なお、第2の基板処理システム20には、処理装置の種類毎に、複数台設けられている。上述のように各種特徴量のオフセット量を算出する場合、特徴量が実測されるウェハWに対し処理を行った処理装置と、オフセット量の算出に用いられる推定特徴量が取得されたウェハWに対し処理を行った処理装置と、を共通にすることが好ましい。
なお、ステップS5のオフセット量算出工程で上述のようにして作成された各種オフセット量は、第2の基板処理システム20へ送られる。
(6.推定特徴量の補正工程)
ステップS5のオフセット量算出工程後、第2の基板処理システム20では、撮像制御部251により、算出された各膜の推定特徴量が、オフセット量に基づいて補正される(ステップS6)。具体的には、例えば、ステップS4において、膜の特徴量の種類毎に、ウェハWそれぞれについて算出され撮像制御部251の記憶部に記憶された膜の推定特徴量に、当該推定特徴量についてのオフセット量が加算され、補正後の膜の推定特徴量とされ、上記記憶部に記憶される。また、補正後の膜の推定特徴量は、全体制御部30に送るようにしてもよい。
(7.処理条件補正工程)
第2の基板処理システム20では、ステップS6の推定特徴量の補正工程後、補正された各膜の推定特徴量に基づいて、当該基板処理システム20における、ウェハWに対する処理の処理条件が、主制御部250により補正される(ステップS7)。具体的には、補正された各膜の推定特徴量に基づいて、ステップS3と同様な補正が行われる。
第2の基板処理システム20については、上述のステップS4〜ステップS7が繰り返し行われ、ただし、2回目以降のステップS4の推定特徴量の算出には、過去のステップS5で算出したオフセット量を用いてもよい。
以上のように、本実施形態にかかる基板検査方法は、モデル作成用ウェハWに形成された膜の特徴量の、計測器による測定結果と、モデル作成用ウェハWを第1の基板処理システム10の撮像装置210で撮像して生成されたモデル形成用撮像画像と、に基づいて、ウェハWの撮像画像における画素値と当該ウェハWに形成された膜の特徴量との関係を示す相関モデルを作成する工程と、特徴量取得対象のウェハを第2の基板処理システム20の撮像装置210で撮像して撮像画像を生成し、当該撮像画像と上記特徴量モデルとに基づいて、特徴量取得対象のウェハWに形成された膜の推定特徴量を算出する工程と、複数枚の特徴量取得対象のウェハWについて算出された推定特徴量の統計値を算出する工程と、推定特徴量が算出された膜の形成処理と同じ処理が第2の基板処理システム20でオフセット用ウェハWに対し行われ形成された膜の特徴量の、計測器による測定結果と、上記推定特徴量の統計値とから、推定特徴量のオフセット量を算出する工程と、を含む。つまり、第2の基板処理システム20では、第1の基板処理システム10の撮像装置210によるモデル作成用ウェハWの撮像結果に基づいて作成された相関モデルを用いて、特徴量取得対象のウェハWに形成された膜の特徴量を算出している。そのため、第2の基板処理システム20の撮像装置210によるモデル作成用ウェハWの撮像結果に基づく相関モデルの作成が不要である。したがって、簡単に特徴量を算出することができる。また、本実施形態では、上述のように、第2の基板処理システム20において上相関モデルを用いて算出された推定特徴量について、オフセット量が算出される。そのため、当該オフセット量を用いて推定特徴量を補正することができ、正確な特徴量を取得することができる。
以上では、各膜の推定特徴量のオフセット量を算出するために当該推定特徴量の統計値を算出する際に、算出された推定特徴量の値によらず、統計値の算出に用いていた。これに代えて、算出された推定特徴量について、予め定められた範囲外のものを除外して上記統計値を算出してもよい。予め定められた範囲とは、例えば、算出された推定特徴量の上位5%と下位5%を除いた範囲である。
なお、第2の基板処理システム20では、量産時において、検査装置145、146、147、153、154を用いて、撮像制御部251により、ウェハWの欠陥の有無を判定する欠陥検査を行うことができる。例えば、検査装置147の撮像装置210の撮像結果から取得されるパターン形成後撮像画像に基づいて、該当するウェハW内の欠陥の有無を判定することができる。そして、上記推定特徴量の統計値を算出する際に、欠陥検査において欠陥が検出されたウェハWについての推定特徴量を除外するようにしてもよい。これにより、元々異常があるウェハWや処理中に異常が発生したウェハWの影響を防ぐことができるため、適切なオフセット量を算出することができ、第2の基板処理システム20における処理条件を適切に補正することができる。
また、上記推定特徴量の統計値を算出する際に、量産時の初期状態撮像画像における画素値が予め定められた範囲外となるウェハWについての推定特徴量を除外するようにしてもよい。上記予め定められた範囲とは、例えば、相関モデル作成時に取得された初期状態撮像画像の画素値の面内平均の±30%の範囲内である。これにより、元々異常があるウェハWの影響を防ぐことができるため、適切なオフセット量を算出することができ、第2の基板処理システム20における処理条件を適切に補正することができる。
さらに、ステップS5において算出されたオフセット量が、予め定められた範囲外である場合に報知するようにしてもよい。上記予め定められた範囲とは、例えば、オフセット量の絶対値が目標の特徴量以下となる範囲である。このような報知を行うことにより、オフセット量が異常であることをユーザに認識させることができる。また、ステップS5において算出されたオフセット量が、予め定められた範囲外である場合に、当該オフセット量をステップS6の推定特徴量の補正等に適用しないようにするとよい。これにより、第2の基板処理システム20での処理条件の補正等を適切に行うことができる。
なお、全体制御部30で行われる処理は、基板処理システム10、20の撮像制御部251で行ってもよく、また、基板処理システム10、20の撮像制御部251で行われる処理は、全体制御部30で行ってもよい。
以上の例では、推定特徴量の補正の際に、当該推定特徴量についてのオフセット量を加算していたが、この加算の際、当該オフセット量に、1以下の予め定められた割合を乗じた上で、加算するようにしてもよい。これにより、補正前後で大きく推定特徴量が変化するのを防ぐことができる。
なお、以上では、推定特徴量のオフセット量の算出、算出されたオフセット量に基づく推定特徴量の補正等を、第2の基板処理システム20についてのみ行っていたが、第1の基板処理システム10についても行うようにしてもよい。
また、以上の例では、生産ウェハ自身を測定して相関モデルを作成していた。膜厚の相関モデルの場合、生産ウェハに代えて、生産時と同一条件で塗布・ベーク処理したベアウェハの膜厚を用いて作成するようにしてもよい。
なお、線幅については、生産ウェハの次工程(エッチングなど)の後で測定した測定値を用いて相関モデルを作成し、当該相関モデルに基づいて次工程後の線幅を推定するようにしてもよい。
さらに、以上の例では、オフセット用ウェハWとして、ベアウェハを用いていたが、生産ウェハWを用いるようにしてもよい。
以上の例では、膜の特徴量と関係がある画素値として撮像画像のRGBデータを用いるものとしていたが、上記画素値はR、G、B全てについてのものであってもよいし、いずれか1色または2色のものであってもよい。また、上記画素値は、R、G、B以外の色のものであってもよい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
なお、以下のような構成も本開示の技術的範囲に属する。
(1)基板を検査する基板検査方法であって、
モデル形成用基板に形成された膜の特徴量の、計測器による測定結果と、前記モデル形成用基板を第1の基板処理システムの撮像装置で撮像して生成されたモデル形成用撮像画像と、に基づいて、基板の撮像画像における画素値と当該基板に形成された膜の特徴量との関係を示す相関モデルを作成する工程と、
特徴量取得対象の基板を第2の基板処理システムの撮像装置で撮像して撮像画像を生成し、当該撮像画像と前記相関モデルとに基づいて、前記特徴量取得対象の基板に形成された膜の推定特徴量を算出する工程と、
複数枚の前記特徴量取得対象の基板について算出された前記推定特徴量の統計値を算出する工程と、
前記推定特徴量が算出された膜の形成処理と同じ処理が前記第2の基板処理システムでオフセット算出用基板に対し行われ形成された膜の特徴量の、計測器による測定結果と、前記推定特徴量の統計値とから、前記推定特徴量のオフセット量を算出する工程と、を含む、基板検査方法。
前記(1)では、第2の基板処理システムにおいて、第1の基板処理システムの撮像装置によるモデル作成用基板の撮像結果に基づいて作成された相関モデルを用いて、特徴量取得対象のウェハWに形成された膜の特徴量を算出している。そのため、第2の基板処理システムの撮像装置によるモデル作成用基板の撮像結果に基づく相関モデルの作成が不要である。したがって、簡単に特徴量を算出することができる。また、前記(1)では、上述のように、第2の基板処理システムにおいて上記相関モデルを用いて算出された推定特徴量について、オフセット量が算出される。そのため、当該オフセット量を用いて推定特徴量を補正することができ、正確な特徴量を取得することができる。
(2)前記膜の推定特徴量を算出する工程で算出された前記推定特徴量を、前記オフセット量に基づいて補正する工程を含む、前記(1)に記載の基板検査方法。
(3)補正された前記推定特徴量は、前記第2の基板処理システムにおける基板処理の条件の調整に用いられる、前記(2)に記載の基板検査方法。
(4)前記膜の特徴量は、膜厚または当該膜の線幅である、前記(1)〜(3)のいずれか1に記載の基板検査方法。
(5)前記推定特徴量の統計値を算出する工程は、前記推定特徴量を算出する工程で算出された前記推定特徴量のうち、予め定められた範囲外のものを除外して、前記統計値を算出する、前記(1)〜(4)のいずれか1に記載の基板検査方法。
(6)前記推定特徴量の統計値を算出する工程は、前記推定特徴量を算出する工程で算出された前記推定特徴量のうち、前記特徴量取得対象の基板の前記撮像画像に基づく欠陥検査において欠陥が検出された前記特徴量取得対象の基板についてのものを除外して、前記統計値を算出する、前記(1)〜(5)のいずれか1に記載の基板検査方法。
(7)基板を検査する基板検査システムであって、
基板を撮像する撮像装置と基板を処理する処理装置と有する第1及び第2の基板処理システムと、
制御部と、を備え、
制御部は、
モデル形成用基板を前記第1の基板処理システムの前記撮像装置で撮像した結果から、モデル形成用撮像画像を生成し、
前記モデル形成用基板に形成された膜の特徴量の、計測器による測定結果と、前記モデル形成用撮像画像と、に基づいて、基板の撮像画像における画素値と当該基板に形成された膜の特徴量との関係を示す相関モデルを作成し、
特徴量取得対象の基板を前記第2の基板処理システムの前記撮像装置で撮像して撮像画像を生成し、当該撮像画像と前記相関モデルとに基づいて、前記特徴量取得対象の基板に形成された膜の推定特徴量を算出し、
複数枚の前記特徴量取得対象の基板について算出された前記推定特徴量の統計値を算出し、
前記推定特徴量が算出された膜の形成処理と同じ処理が前記第2の基板処理システムでオフセット算出用基板に対し行われ形成された膜の特徴量の、計測器による測定結果と、前記推定特徴量の統計値とから、前記推定特徴量のオフセット量を算出するように構成されている、基板検査システム。
(8)基板を検査する基板検査システムの制御装置であって、
前記基板検査システムは、基板を撮像する撮像装置と基板を処理する処理部とを有する第1及び第2の基板処理システムを備え、
前記制御装置は、
モデル形成用基板に形成された膜の特徴量の、計測器による測定結果と、前記モデル形成用基板を前記第1の基板処理システムの前記撮像装置で撮像して生成されたモデル形成用撮像画像と、に基づいて、基板の撮像画像における画素値と当該基板に形成された膜の特徴量との関係を示す相関モデルを作成し、
特徴量取得対象の基板を前記第2の基板処理システムの前記撮像装置で撮像して生成された撮像画像の画素値と前記相関モデルとに基づいて算出される、前記特徴量取得対象の基板に形成された膜の推定特徴量の、オフセット量を算出するように構成され、さらに、
前記オフセット量の算出の際、前記推定特徴量が算出された膜の形成処理と同じ処理が前記第2の基板処理システムでオフセット算出用基板に対し行われ形成された膜の特徴量の、計測器による測定結果と、複数枚の前記特徴量取得対象の基板について算出された前記推定特徴量の統計値とから、前記オフセット量を算出するように構成されている、制御装置。
1 基板検査システム
10 第1の基板処理システム
20 第2の基板処理システム
30 全体制御部
120 現像処理装置
121 下層膜形成装置
122 中間層膜形成装置
123 レジスト塗布装置
130 熱処理装置
210 撮像装置
250 搬送・プロセス制御部
251 撮像制御部
W ウェハ

Claims (8)

  1. 基板を検査する基板検査方法であって、
    モデル形成用基板に形成された膜の特徴量の、計測器による測定結果と、前記モデル形成用基板を第1の基板処理システムの撮像装置で撮像して生成されたモデル形成用撮像画像と、に基づいて、基板の撮像画像における画素値と当該基板に形成された膜の特徴量との関係を示す相関モデルを作成する工程と、
    特徴量取得対象の基板を第2の基板処理システムの撮像装置で撮像して撮像画像を生成し、当該撮像画像と前記相関モデルとに基づいて、前記特徴量取得対象の基板に形成された膜の推定特徴量を算出する工程と、
    複数枚の前記特徴量取得対象の基板について算出された前記推定特徴量の統計値を算出する工程と、
    前記推定特徴量が算出された膜の形成処理と同じ処理が前記第2の基板処理システムでオフセット算出用基板に対し行われ形成された膜の特徴量の、計測器による測定結果と、前記推定特徴量の統計値とから、前記推定特徴量のオフセット量を算出する工程と、を含む、基板検査方法。
  2. 前記膜の推定特徴量を算出する工程で算出された前記推定特徴量を、前記オフセット量に基づいて補正する工程を含む、請求項1に記載の基板検査方法。
  3. 補正された前記推定特徴量は、前記第2の基板処理システムにおける基板処理の条件の調整に用いられる、請求項2に記載の基板検査方法。
  4. 前記膜の特徴量は、膜厚または当該膜の線幅である、請求項1〜3のいずれか1項に記載の基板検査方法。
  5. 前記推定特徴量の統計値を算出する工程は、前記推定特徴量を算出する工程で算出された前記推定特徴量のうち、予め定められた範囲外のものを除外して、前記統計値を算出する、請求項1〜4のいずれか1項に記載の基板検査方法。
  6. 前記推定特徴量の統計値を算出する工程は、前記推定特徴量を算出する工程で算出された前記推定特徴量のうち、前記特徴量取得対象の基板の前記撮像画像に基づく欠陥検査において欠陥が検出された前記特徴量取得対象の基板についてのものを除外して、前記統計値を算出する、請求項1〜5のいずれか1項に記載の基板検査方法。
  7. 基板を検査する基板検査システムであって、
    基板を撮像する撮像装置と基板を処理する処理装置と有する第1及び第2の基板処理システムと、
    制御部と、を備え、
    制御部は、
    モデル形成用基板を前記第1の基板処理システムの前記撮像装置で撮像した結果から、モデル形成用撮像画像を生成し、
    前記モデル形成用基板に形成された膜の特徴量の、計測器による測定結果と、前記モデル形成用撮像画像と、に基づいて、基板の撮像画像における画素値と当該基板に形成された膜の特徴量との関係を示す相関モデルを作成し、
    特徴量取得対象の基板を前記第2の基板処理システムの前記撮像装置で撮像して撮像画像を生成し、当該撮像画像と前記相関モデルとに基づいて、前記特徴量取得対象の基板に形成された膜の推定特徴量を算出し、
    複数枚の前記特徴量取得対象の基板について算出された前記推定特徴量の統計値を算出し、
    前記推定特徴量が算出された膜の形成処理と同じ処理が前記第2の基板処理システムでオフセット算出用基板に対し行われ形成された膜の特徴量の、計測器による測定結果と、前記推定特徴量の統計値とから、前記推定特徴量のオフセット量を算出するように構成されている、基板検査システム。
  8. 基板を検査する基板検査システムの制御装置であって、
    前記基板検査システムは、基板を撮像する撮像装置と基板を処理する処理部とを有する第1及び第2の基板処理システムを備え、
    前記制御装置は、
    モデル形成用基板に形成された膜の特徴量の、計測器による測定結果と、前記モデル形成用基板を前記第1の基板処理システムの前記撮像装置で撮像して生成されたモデル形成用撮像画像と、に基づいて、基板の撮像画像における画素値と当該基板に形成された膜の特徴量との関係を示す相関モデルを作成し、
    特徴量取得対象の基板を前記第2の基板処理システムの前記撮像装置で撮像して生成された撮像画像の画素値と前記相関モデルとに基づいて算出される、前記特徴量取得対象の基板に形成された膜の推定特徴量の、オフセット量を算出するように構成され、さらに、
    前記オフセット量の算出の際、前記推定特徴量が算出された膜の形成処理と同じ処理が前記第2の基板処理システムでオフセット算出用基板に対し行われ形成された膜の特徴量の、計測器による測定結果と、複数枚の前記特徴量取得対象の基板について算出された前記推定特徴量の統計値とから、前記オフセット量を算出するように構成されている、制御装置。
JP2019105557A 2019-06-05 2019-06-05 基板検査方法、基板検査システム及び制御装置 Active JP7220625B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019105557A JP7220625B2 (ja) 2019-06-05 2019-06-05 基板検査方法、基板検査システム及び制御装置
TW109117006A TWI836079B (zh) 2019-06-05 2020-05-22 基板檢查方法、基板檢查系統及控制裝置
CN202010472660.5A CN112050743A (zh) 2019-06-05 2020-05-29 基片检查方法、基片检查系统和控制装置
US16/887,039 US11461885B2 (en) 2019-06-05 2020-05-29 Substrate inspection method, substrate inspection system, and control apparatus
KR1020200066891A KR20200140201A (ko) 2019-06-05 2020-06-03 기판 검사 방법, 기판 검사 시스템 및 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019105557A JP7220625B2 (ja) 2019-06-05 2019-06-05 基板検査方法、基板検査システム及び制御装置

Publications (2)

Publication Number Publication Date
JP2020197509A true JP2020197509A (ja) 2020-12-10
JP7220625B2 JP7220625B2 (ja) 2023-02-10

Family

ID=73608808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019105557A Active JP7220625B2 (ja) 2019-06-05 2019-06-05 基板検査方法、基板検査システム及び制御装置

Country Status (4)

Country Link
US (1) US11461885B2 (ja)
JP (1) JP7220625B2 (ja)
KR (1) KR20200140201A (ja)
CN (1) CN112050743A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7431694B2 (ja) * 2020-07-28 2024-02-15 キヤノン株式会社 情報処理装置、膜形成装置、物品の製造方法、およびプログラム
TWI790591B (zh) * 2021-04-12 2023-01-21 環球晶圓股份有限公司 晶圓加工系統及其重工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209295A (ja) * 2007-02-27 2008-09-11 Hitachi Kokusai Electric Inc 寸法測定装置
JP2010025575A (ja) * 2008-07-15 2010-02-04 Nikon Corp 膜厚測定方法および装置
JP2010107355A (ja) * 2008-10-30 2010-05-13 Dainippon Screen Mfg Co Ltd 光学フィルタ調整方法およびムラ検査装置
JP2015215193A (ja) * 2014-05-08 2015-12-03 東京エレクトロン株式会社 膜厚測定装置、膜厚測定方法、プログラム及びコンピュータ記憶媒体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940175A (en) * 1996-11-01 1999-08-17 Msp Corporation Method and apparatus for surface inspection in a chamber
JP3455458B2 (ja) * 1999-02-01 2003-10-14 東京エレクトロン株式会社 塗布、現像装置及び塗布現像処理における基板再生システム
SG94851A1 (en) * 2000-07-12 2003-03-18 Tokyo Electron Ltd Substrate processing apparatus and substrate processing method
JP2003098112A (ja) * 2001-09-25 2003-04-03 Hitachi Ltd 薄膜デバイスの表面画像の検出・出力方法及びその装置並びにそれを用いた薄膜デバイスの製造方法及びその製造装置
JP3961427B2 (ja) * 2003-01-14 2007-08-22 株式会社東芝 配線パターンの埋め込み検査方法、半導体装置の製造方法および検査装置
US7315642B2 (en) * 2004-02-12 2008-01-01 Applied Materials, Israel, Ltd. System and method for measuring thin film thickness variations and for compensating for the variations
US7339682B2 (en) * 2005-02-25 2008-03-04 Verity Instruments, Inc. Heterodyne reflectometer for film thickness monitoring and method for implementing
JP4796161B2 (ja) * 2009-02-27 2011-10-19 三菱重工業株式会社 薄膜検査装置及びその方法
US8796048B1 (en) * 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209295A (ja) * 2007-02-27 2008-09-11 Hitachi Kokusai Electric Inc 寸法測定装置
JP2010025575A (ja) * 2008-07-15 2010-02-04 Nikon Corp 膜厚測定方法および装置
JP2010107355A (ja) * 2008-10-30 2010-05-13 Dainippon Screen Mfg Co Ltd 光学フィルタ調整方法およびムラ検査装置
JP2015215193A (ja) * 2014-05-08 2015-12-03 東京エレクトロン株式会社 膜厚測定装置、膜厚測定方法、プログラム及びコンピュータ記憶媒体

Also Published As

Publication number Publication date
JP7220625B2 (ja) 2023-02-10
TW202103105A (zh) 2021-01-16
CN112050743A (zh) 2020-12-08
KR20200140201A (ko) 2020-12-15
US20200388025A1 (en) 2020-12-10
US11461885B2 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
KR102314721B1 (ko) 막 두께 측정 장치, 막 두께 측정 방법 및 비일시적인 컴퓨터 기억 매체
US11513081B2 (en) Substrate inspection method, substrate treatment system, and computer storage medium
US20050150451A1 (en) Position adjusting method and substrate processing system
US8007968B2 (en) Substrate processing method, program, computer-readable storage medium and substrate processing system
US7938587B2 (en) Substrate processing method, computer storage medium and substrate processing system
US11461885B2 (en) Substrate inspection method, substrate inspection system, and control apparatus
WO2021015010A1 (ja) 基板処理装置及び処理条件調整方法
JP7090005B2 (ja) 基板処理装置及び検査方法
JP6524185B2 (ja) 基板処理システム
TW202137330A (zh) 基板處理方法及基板處理系統
US11876022B2 (en) Substrate treatment method and substrate treatment system
TWI836079B (zh) 基板檢查方法、基板檢查系統及控制裝置
US20100104962A1 (en) Patterning method, exposure system, computer readable storage medium, and method of manufacturing device
JP7433468B2 (ja) 反り量推定装置及び反り量推定方法
JP7425700B2 (ja) 形状特性値推定装置、形状特性値推定方法、及び記憶媒体
JP7482018B2 (ja) 推定モデル作成装置、推定モデル作成方法、及び記憶媒体
TW202314232A (zh) 基板檢查裝置、基板檢查方法及記憶媒體

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230131

R150 Certificate of patent or registration of utility model

Ref document number: 7220625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150