JP2020191382A - Manufacturing method of multilayer electronic component - Google Patents

Manufacturing method of multilayer electronic component Download PDF

Info

Publication number
JP2020191382A
JP2020191382A JP2019096175A JP2019096175A JP2020191382A JP 2020191382 A JP2020191382 A JP 2020191382A JP 2019096175 A JP2019096175 A JP 2019096175A JP 2019096175 A JP2019096175 A JP 2019096175A JP 2020191382 A JP2020191382 A JP 2020191382A
Authority
JP
Japan
Prior art keywords
conductor
manufacturing
resin layer
conductor pattern
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019096175A
Other languages
Japanese (ja)
Other versions
JP7354584B2 (en
Inventor
俊二 青木
Shunji Aoki
俊二 青木
一哉 齋藤
Kazuya Saito
一哉 齋藤
進藤 宏史
Hiroshi Shindo
宏史 進藤
吉田 政幸
Masayuki Yoshida
政幸 吉田
純一 須藤
Junichi Sudo
純一 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2019096175A priority Critical patent/JP7354584B2/en
Publication of JP2020191382A publication Critical patent/JP2020191382A/en
Application granted granted Critical
Publication of JP7354584B2 publication Critical patent/JP7354584B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

To provide a manufacturing method of a multilayer electronic component capable of obtaining desired device characteristics.SOLUTION: A manufacturing method of a multilayer electronic component 1 includes a first step of forming an insulator resin layer with an insulating paste containing a resin component, a second step of forming a conductor pattern on the insulator resin layer with a conductor paste that is sintered at a temperature of 500°C or less, and a third step of firing a laminate formed by repeating the first step and the second step at a temperature of 500°C or lower.SELECTED DRAWING: Figure 7

Description

本発明は、積層電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a laminated electronic component.

積層電子部品の一つとして、積層された複数の絶縁体層の内部に複数の導体パターンを含む積層インダクタが知られている。例えば、引用文献1に記載の積層インダクタの製造方法では、絶縁材料層となる絶縁体ペーストと導体パターンとなる導体ペーストとを交互に塗工して形成した積層体を焼成し、積層インダクタを製造している。 As one of the laminated electronic components, a laminated inductor having a plurality of conductor patterns inside a plurality of laminated insulator layers is known. For example, in the method for manufacturing a laminated inductor described in Reference 1, a laminated body formed by alternately coating an insulator paste as an insulating material layer and a conductor paste as a conductor pattern is fired to manufacture a laminated inductor. doing.

特開2007−266219号公報JP-A-2007-266219

上述した積層インダクタにおいて、設計通りの素子特性を得るためには、絶縁材料層からなる素体内部の所定の位置に導体パターンが配置される必要がある。ここで、積層電子部品の製造方法において、導体パターンを形成する導体ペーストは、一般的に、800℃〜900℃の温度で焼結する。そのため、積層電子部品を製造する際には、積層体を800℃以上の温度で焼成する必要がある。このように、800℃以上の高温で導体ペーストを焼成すると、焼結する導体パターンに熱収縮が生じ、これに起因して導体パターンの位置(積層方向に関する位置又は面方向に関する位置)にずれが生じ得る。そのため、設計通りの素子特性を得ることができないおそれがある。特に、スマートフォン等の電子機器に搭載される積層電子部品は、小型であるため、導体パターンの位置ずれに起因する素子特性の低下が顕著となり得る。 In the above-mentioned multilayer inductor, in order to obtain the element characteristics as designed, it is necessary to arrange the conductor pattern at a predetermined position inside the element body made of the insulating material layer. Here, in the method for manufacturing a laminated electronic component, the conductor paste forming the conductor pattern is generally sintered at a temperature of 800 ° C. to 900 ° C. Therefore, when manufacturing a laminated electronic component, it is necessary to fire the laminated body at a temperature of 800 ° C. or higher. In this way, when the conductor paste is fired at a high temperature of 800 ° C. or higher, heat shrinkage occurs in the conductor pattern to be sintered, and as a result, the position of the conductor pattern (position related to the stacking direction or position related to the surface direction) shifts. Can occur. Therefore, there is a possibility that the element characteristics as designed cannot be obtained. In particular, since the laminated electronic components mounted on electronic devices such as smartphones are small in size, the element characteristics may be significantly deteriorated due to the displacement of the conductor pattern.

本発明の一側面は、所望する素子特性を得ることができる積層電子部品の製造方法を提供することを目的とする。 One aspect of the present invention is to provide a method for manufacturing a laminated electronic component capable of obtaining desired device characteristics.

本発明の一側面に係る積層電子部品の製造方法は、樹脂成分を含む絶縁ペーストによって絶縁体樹脂層を形成する第1工程と、絶縁体樹脂層上に、500℃以下の温度で焼結する導体ペーストによって導体パターンを形成する第2工程と、第1工程と第2工程とを繰り返して形成された積層体を、500℃以下の温度で焼成する第3工程と、を含む。 The method for manufacturing a laminated electronic component according to one aspect of the present invention includes a first step of forming an insulator resin layer with an insulating paste containing a resin component, and sintering on the insulator resin layer at a temperature of 500 ° C. or lower. It includes a second step of forming a conductor pattern by a conductor paste, and a third step of firing a laminate formed by repeating the first step and the second step at a temperature of 500 ° C. or lower.

本発明の一側面に係る積層電子部品の製造方法では、500℃以下の温度で焼結する導体ペーストを塗工して導体パターンを形成し、積層体を500℃以下の温度で焼成する。これにより、積層電子部品の製造方法では、800℃以上で焼成する場合に比べて、導体パターンにおいて熱収縮が生じることを抑制できる。したがって、積層電子部品の製造方法では、熱収縮に起因して導体パターンの位置にずれが生じることを抑制できる。その結果、積層電子部品の製造方法では、所望する素子特性を得ることができる。 In the method for manufacturing a laminated electronic component according to one aspect of the present invention, a conductor paste that is sintered at a temperature of 500 ° C. or lower is applied to form a conductor pattern, and the laminated body is fired at a temperature of 500 ° C. or lower. As a result, in the method for manufacturing laminated electronic components, it is possible to suppress the occurrence of heat shrinkage in the conductor pattern as compared with the case of firing at 800 ° C. or higher. Therefore, in the method for manufacturing laminated electronic components, it is possible to prevent the conductor pattern from being displaced due to heat shrinkage. As a result, the desired element characteristics can be obtained in the method for manufacturing laminated electronic components.

一実施形態においては、第2工程では、絶縁体樹脂層上に導体ペーストを塗工して導体層を形成し、導体層においてフォトリソグラフィプロセスを行うことによって導体パターンを形成してもよい。この方法では、所定の位置に導体パターンを精度良く形成することができる。そのため、積層電子部品の製造方法では、所望する素子特性を得ることができる。 In one embodiment, in the second step, the conductor paste may be applied on the insulator resin layer to form the conductor layer, and the conductor pattern may be formed by performing a photolithography process on the conductor layer. In this method, the conductor pattern can be accurately formed at a predetermined position. Therefore, in the method for manufacturing laminated electronic components, desired element characteristics can be obtained.

一実施形態においては、絶縁体樹脂層にスルーホールを形成し、スルーホールに導体ペーストを充填して、一の導体パターンと他の導体パターンとを接続するスルーホール導体を形成する工程を含んでいてもよい。この方法では、一の導体パターンと他の導体パターンとをスルーホール導体によって接続する構成において、スルーホール導体を上記導体ペーストで形成する。これにより、積層電子部品の製造方法では、スルーホール導体において熱収縮が生じることを抑制できる。したがって、積層電子部品の製造方法では、熱収縮に起因してスルーホール導体の位置にずれが生じることを抑制できるため、所望する素子特性を得ることができる。 In one embodiment, a step of forming a through hole in the insulator resin layer and filling the through hole with a conductor paste to form a through hole conductor connecting one conductor pattern and another conductor pattern is included. You may. In this method, a through-hole conductor is formed of the above-mentioned conductor paste in a configuration in which one conductor pattern and another conductor pattern are connected by a through-hole conductor. As a result, in the method for manufacturing laminated electronic components, it is possible to suppress the occurrence of heat shrinkage in the through-hole conductor. Therefore, in the method for manufacturing a laminated electronic component, it is possible to suppress the displacement of the position of the through-hole conductor due to heat shrinkage, so that desired device characteristics can be obtained.

本発明の一側面によれば、積層電子部品において、所望する素子特性を得ることができる。 According to one aspect of the present invention, desired device characteristics can be obtained in a laminated electronic component.

図1は、一実施形態に係る積層コイル部品の斜視図である。FIG. 1 is a perspective view of a laminated coil component according to an embodiment. 図2は、図1におけるII−II線に沿った断面構成を示す図である。FIG. 2 is a diagram showing a cross-sectional structure taken along the line II-II in FIG. 図3は、図1におけるIII−III線に沿った断面構成を示す図である。FIG. 3 is a diagram showing a cross-sectional structure taken along the line III-III in FIG. 図4(a)及び図4(b)は、積層コイル部品の製造工程を示す図である。4 (a) and 4 (b) are views showing a manufacturing process of a laminated coil component. 図5(a)及び図5(b)は、積層コイル部品の製造工程を示す図である。5 (a) and 5 (b) are views showing a manufacturing process of a laminated coil component. 図6は、積層コイル部品の製造工程を示す図である。FIG. 6 is a diagram showing a manufacturing process of a laminated coil component. 図7は、積層体の断面構成を示す図である。FIG. 7 is a diagram showing a cross-sectional structure of the laminated body. 図8(a)及び図8(b)は、他の実施形態に係る積層コイル部品の製造工程を示す図である。8 (a) and 8 (b) are diagrams showing a manufacturing process of a laminated coil component according to another embodiment. 図9は、他の実施形態に係る積層コイル部品の製造工程を示す図である。FIG. 9 is a diagram showing a manufacturing process of a laminated coil component according to another embodiment. 図10は、他の実施形態に係る積層コイル部品の製造工程を示す図である。FIG. 10 is a diagram showing a manufacturing process of a laminated coil component according to another embodiment. 図11は、他の実施形態に係る積層コイルの断面構成を示す図である。FIG. 11 is a diagram showing a cross-sectional configuration of a laminated coil according to another embodiment.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same or equivalent elements are designated by the same reference numerals, and duplicate description will be omitted.

[積層コイル部品の構造]
図1に示されるように、積層コイル部品(積層電子部品)1は、素体2と、素体2の両端部にそれぞれ配置された第1端子電極3及び第2端子電極4と、を備えている。積層コイル部品1は、例えば、「1005」タイプ(長さ1.0mm、幅0.5mm)のチップ部品である。
[Structure of laminated coil parts]
As shown in FIG. 1, the laminated coil component (laminated electronic component) 1 includes a element body 2 and a first terminal electrode 3 and a second terminal electrode 4 arranged at both ends of the element body 2, respectively. ing. The laminated coil component 1 is, for example, a “1005” type (length 1.0 mm, width 0.5 mm) chip component.

素体2は、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。素体2は、その外表面として、互いに対向している一対の端面2a,2bと、互いに対向している一対の主面2c,2dと、互いに対向している一対の側面2e、2fと、を有している。本実施形態では、主面2dは、積層コイル部品1を他の電子機器(たとえば、回路基板、又は、積層電子部品など)に実装する際、他の電子機器と対向する実装面として規定される。素体2は、後述する絶縁体樹脂層が積層されて構成されている。実際の素体2では、各絶縁体樹脂層は、各絶縁体樹脂層の間の境界が視認できない程度に一体化されている。 The element body 2 has a rectangular parallelepiped shape. The rectangular parallelepiped shape includes a rectangular parallelepiped shape in which the corners and ridges are chamfered, and a rectangular parallelepiped in which the corners and ridges are rounded. The element body 2 has, as its outer surface, a pair of end faces 2a and 2b facing each other, a pair of main surfaces 2c and 2d facing each other, and a pair of side surfaces 2e and 2f facing each other. have. In the present embodiment, the main surface 2d is defined as a mounting surface facing the other electronic device when the laminated coil component 1 is mounted on another electronic device (for example, a circuit board or a laminated electronic component). .. The element body 2 is configured by laminating an insulator resin layer described later. In the actual body 2, each insulator resin layer is integrated to the extent that the boundary between the insulator resin layers cannot be visually recognized.

第1端子電極3は、素体2の側面2eに配置されている。第1端子電極3は、一対の側面2e,2fの対向方向から見て、矩形状(長方形状)を呈している。第1端子電極3は、一対の端面2a,2bの対向方向に沿って延在していると共に、一対の主面2c,2dの対向方向に沿って延在している。第1端子電極3の表面は、側面2eと面一である。第2端子電極4は、素体2の側面2fに配置されている。第2端子電極4は、一対の側面2e,2fの対向方向から見て、矩形状(長方形状)を呈している。第2端子電極4は、一対の端面2a,2bの対向方向に沿って延在していると共に、一対の主面2c,2dの対向方向に沿って延在している。第2端子電極4の表面は、側面2fと面一である。 The first terminal electrode 3 is arranged on the side surface 2e of the element body 2. The first terminal electrode 3 has a rectangular shape (rectangular shape) when viewed from the opposite direction of the pair of side surfaces 2e and 2f. The first terminal electrode 3 extends along the opposite direction of the pair of end faces 2a and 2b, and extends along the opposite direction of the pair of main surfaces 2c and 2d. The surface of the first terminal electrode 3 is flush with the side surface 2e. The second terminal electrode 4 is arranged on the side surface 2f of the element body 2. The second terminal electrode 4 has a rectangular shape (rectangular shape) when viewed from the opposite direction of the pair of side surfaces 2e and 2f. The second terminal electrode 4 extends along the opposite direction of the pair of end faces 2a and 2b, and extends along the opposite direction of the pair of main surfaces 2c and 2d. The surface of the second terminal electrode 4 is flush with the side surface 2f.

図2及び図3に示されるように、積層コイル部品1は、素体2内にコイル5が配置されている。図2に示されるように、第1端子電極3とコイル5の一端部とは、第1接続部3aによって接続されている。図3に示されるように、第2端子電極4とコイル5の他端部とは、第2接続部4aによって接続されている。 As shown in FIGS. 2 and 3, in the laminated coil component 1, the coil 5 is arranged in the element body 2. As shown in FIG. 2, the first terminal electrode 3 and one end of the coil 5 are connected by a first connecting portion 3a. As shown in FIG. 3, the second terminal electrode 4 and the other end of the coil 5 are connected by a second connecting portion 4a.

[積層コイル部品の製造方法]
続いて、積層コイル部品1の製造方法について説明する。積層コイル部品1の製造方法では、最初に、図4(a)に示されるように、基板B上に、絶縁体樹脂層RL1及び絶縁体樹脂層RL2を形成する(第1工程)。基板Bは、板状の基材であり、例えば、ステンレス、Al等の金属、ガラス、PETやポリイミド等のフィルム、ガラスエポキシ等の樹脂材質で構成され得る。基板Bの上面は、離型処理が施されていてもよい。離型処理には、シリコーンコート、フッ素樹脂加工等が用いられ得る。基板Bの上面は、実質的に平坦な面である。
[Manufacturing method of laminated coil parts]
Subsequently, a method of manufacturing the laminated coil component 1 will be described. In the method for manufacturing the laminated coil component 1, first, as shown in FIG. 4A, the insulator resin layer RL1 and the insulator resin layer RL2 are formed on the substrate B (first step). The substrate B is a plate-shaped base material, and may be made of, for example, a metal such as stainless steel or Al, glass, a film such as PET or polyimide, or a resin material such as glass epoxy. The upper surface of the substrate B may be subjected to a mold release process. Silicone coating, fluororesin processing and the like can be used for the mold release treatment. The upper surface of the substrate B is a substantially flat surface.

絶縁体樹脂層RL1及び絶縁体樹脂層RL2は、絶縁体樹脂ペースト(絶縁ペースト)で形成される。絶縁体樹脂ペーストは、樹脂成分及び溶媒等を含んでいる。樹脂成分は、熱硬化性樹脂を含む。熱硬化性樹脂としては、例えば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、又はポリイミド樹脂が用いられる。絶縁体樹脂ペーストには、ガラス粉末、セラミック粉末が少量含まれていてもよい。絶縁体樹脂層RL1は、基板B上に、例えばダイコーターによって絶縁体樹脂ペーストを塗工して形成し、絶縁体樹脂ペーストを乾燥させることによって形成する。ダイコーターは、ポンプ式、プランジャー式等の種々のダイコーターを採用することができる。絶縁体樹脂層RL2は、絶縁体樹脂層RL1上に、絶縁体樹脂ペーストを塗工して乾燥させることによって形成する。これにより、絶縁体樹脂層RL1上に絶縁体樹脂層RL2が積層される。絶縁体樹脂層RL1及び絶縁体樹脂層RL2の厚さは、積層コイル部品1のサイズに合わせて適宜設定される。 The insulator resin layer RL1 and the insulator resin layer RL2 are formed of an insulator resin paste (insulation paste). The insulator resin paste contains a resin component, a solvent and the like. The resin component includes a thermosetting resin. As the thermosetting resin, for example, a phenol resin, an acrylic resin, a silicone resin, an epoxy resin, or a polyimide resin is used. The insulator resin paste may contain a small amount of glass powder or ceramic powder. The insulator resin layer RL1 is formed by applying an insulator resin paste on the substrate B, for example, with a die coater, and drying the insulator resin paste. As the die coater, various die coaters such as a pump type and a plunger type can be adopted. The insulator resin layer RL2 is formed by applying an insulator resin paste on the insulator resin layer RL1 and drying it. As a result, the insulator resin layer RL2 is laminated on the insulator resin layer RL1. The thicknesses of the insulator resin layer RL1 and the insulator resin layer RL2 are appropriately set according to the size of the laminated coil component 1.

次に、図4(b)に示されるように、絶縁体樹脂層RL2上に、導体パターンを形成する。導体パターンの形成に用いられる導電性ペーストは、導電性金属(例えば、Ag)を含んでいる。導電性ペーストは、低温焼成ペーストである。低温焼成ペーストは、500℃以下の温度で焼結する。導電性ペーストとしては、例えば、大研化学工業社製UA−201(商品名)を用いることができる。上記導電性ペーストを用いることによって、相対的に低温である500℃以下での焼成が可能となることに加え、所望の抵抗値の導体パターンとすることが可能となる。端子パターンT11,T12及び導体パターンC1は、絶縁体樹脂層RL2上に、例えばスクリーン印刷によって導電性ペーストを塗工し乾燥して形成する。導体パターンとして、端子パターンT11,T12及び導体パターンC1を形成する(第2工程)。端子パターンT11,T12及び導体パターンC1は、スクリーン印刷によってパターニングする。これにより、端子パターンT11,T12及び導体パターンC1が形成される。 Next, as shown in FIG. 4B, a conductor pattern is formed on the insulator resin layer RL2. The conductive paste used to form the conductor pattern contains a conductive metal (eg, Ag). The conductive paste is a low temperature baking paste. The low temperature baking paste is sintered at a temperature of 500 ° C. or lower. As the conductive paste, for example, UA-201 (trade name) manufactured by Daiken Kagaku Kogyo Co., Ltd. can be used. By using the conductive paste, in addition to being able to be fired at a relatively low temperature of 500 ° C. or lower, it is possible to obtain a conductor pattern having a desired resistance value. The terminal patterns T11 and T12 and the conductor pattern C1 are formed by applying a conductive paste on the insulator resin layer RL2, for example, by screen printing and drying. As the conductor pattern, the terminal patterns T11 and T12 and the conductor pattern C1 are formed (second step). The terminal patterns T11 and T12 and the conductor pattern C1 are patterned by screen printing. As a result, the terminal patterns T11 and T12 and the conductor pattern C1 are formed.

続いて、図5(a)に示されるように、絶縁体樹脂層RL2上に、絶縁体樹脂層RL3を形成する。絶縁体樹脂層RL3は、端子パターンT11,T12及び導体パターンC1上にも形成される(オーバーコートされる)。そのため、図5(b)に示されるように、端子パターンT11,T12及び導体パターンC1上に形成された絶縁体樹脂層RL3を除去する。 Subsequently, as shown in FIG. 5A, the insulator resin layer RL3 is formed on the insulator resin layer RL2. The insulator resin layer RL3 is also formed (overcoated) on the terminal patterns T11 and T12 and the conductor pattern C1. Therefore, as shown in FIG. 5B, the insulator resin layer RL3 formed on the terminal patterns T11 and T12 and the conductor pattern C1 is removed.

続いて、図6に示されるように、絶縁体樹脂層RL3上に、端子パターンT12,T22及び導体パターンC2を形成する。端子パターンT12,T22及び導体パターンC2は、端子パターンT11,T12及び導体パターンC1上にスクリーン印刷によって直接形成される。その後、上記の工程を繰り返し、絶縁体樹脂層及び各パターン(導体層)を積層(ビルドアップ)することにより、図7に示されるように、積層体10を得る。積層体10は、絶縁体樹脂層RL1,RL2,RL3,RL4,RL5,RL6,RL7,RL8,RL8,RL9,RL10と、端子パターンT11,T12,T13,T14,T15,T16と、端子パターンT21,T22,T23,T24,T25,T26と、導体パターンC1,C2,C3,C4,C5,C6,C7,C8と、を含んでいる。 Subsequently, as shown in FIG. 6, the terminal patterns T12 and T22 and the conductor pattern C2 are formed on the insulator resin layer RL3. The terminal patterns T12, T22 and the conductor pattern C2 are directly formed on the terminal patterns T11, T12 and the conductor pattern C1 by screen printing. Then, by repeating the above steps and laminating (building up) the insulator resin layer and each pattern (conductor layer), the laminated body 10 is obtained as shown in FIG. The laminate 10 includes insulator resin layers RL1, RL2, RL3, RL4, RL5, RL6, RL7, RL8, RL8, RL9, RL10, terminal patterns T11, T12, T13, T14, T15, T16, and terminal patterns T21. , T22, T23, T24, T25, T26 and conductor patterns C1, C2, C3, C4, C5, C6, C7, C8.

絶縁体樹脂層RL1,RL2,RL3,RL4,RL5,RL6,RL7,RL8,RL8,RL9,RL10は、素体2を構成する。端子パターンT11,T12,T13,T14,T15,T16は、第1端子電極3を構成する。端子パターンT21,T22,T23,T24,T25,T26は、第2端子電極4を構成する。導体パターンC1,C2,C3,C4,C5,C6,C7,C8は、コイル5を構成する。 The insulator resin layers RL1, RL2, RL3, RL4, RL5, RL6, RL7, RL8, RL8, RL9, and RL10 constitute the element body 2. The terminal patterns T11, T12, T13, T14, T15, and T16 form the first terminal electrode 3. The terminal patterns T21, T22, T23, T24, T25, and T26 constitute the second terminal electrode 4. The conductor patterns C1, C2, C3, C4, C5, C6, C7 and C8 form the coil 5.

続いて、積層体10を基板Bから剥離する。そして、積層体10を500℃以下の温度で焼成する(第3工程)。焼成温度は、導電性ペーストの特性に応じて設定される。本実施形態では、焼成温度は、例えば、400℃以上500℃以下に設定される。積層体10が焼成されると、絶縁体樹脂層RL1,RL2,RL3,RL4,RL5,RL6,RL7,RL8,RL8,RL9,RL10が硬化し、素体2を構成する。また、端子パターンT11,T12,T13,T14,T15,T16が焼結し、第1端子電極3を構成する。また、端子パターンT21,T22,T23,T24,T25,T26が焼結し、第2端子電極4を構成する。また、導体パターンC1,C2,C3,C4,C5,C6,C7,C8が焼結し、コイル5を構成する。以上により、積層コイル部品1が製造される。 Subsequently, the laminated body 10 is peeled from the substrate B. Then, the laminate 10 is fired at a temperature of 500 ° C. or lower (third step). The firing temperature is set according to the characteristics of the conductive paste. In this embodiment, the firing temperature is set to, for example, 400 ° C. or higher and 500 ° C. or lower. When the laminate 10 is fired, the insulator resin layers RL1, RL2, RL3, RL4, RL5, RL6, RL7, RL8, RL8, RL9, and RL10 are cured to form the element body 2. Further, the terminal patterns T11, T12, T13, T14, T15, and T16 are sintered to form the first terminal electrode 3. Further, the terminal patterns T21, T22, T23, T24, T25, and T26 are sintered to form the second terminal electrode 4. Further, the conductor patterns C1, C2, C3, C4, C5, C6, C7 and C8 are sintered to form the coil 5. As described above, the laminated coil component 1 is manufactured.

以上説明したように、本実施形態に係る積層コイル部品1の製造方法では、500℃以下の温度で焼結する導電性ペーストを塗工して導体パターンC1,C2,C3,C4,C5,C6,C7,C8を形成し、積層体を500℃以下の温度で焼成する。これにより、積層コイル部品1の製造方法では、800℃以上で焼成する場合に比べて、導体パターンC1,C2,C3,C4,C5,C6,C7,C8において熱収縮が生じること(熱負荷が加わること)を抑制できる。したがって、積層コイル部品1の製造方法では、熱収縮に起因して導体パターンC1,C2,C3,C4,C5,C6,C7,C8の位置にずれが生じることを抑制できる。その結果、積層コイル部品1の製造方法では、積層コイル部品1において、所望する素子特性を得ることができる。 As described above, in the method for manufacturing the laminated coil component 1 according to the present embodiment, the conductor patterns C1, C2, C3, C4, C5, C6 are coated with a conductive paste that is sintered at a temperature of 500 ° C. or lower. , C7, C8 are formed, and the laminate is fired at a temperature of 500 ° C. or lower. As a result, in the method for manufacturing the laminated coil component 1, heat shrinkage occurs in the conductor patterns C1, C2, C3, C4, C5, C6, C7, and C8 (heat load is increased) as compared with the case of firing at 800 ° C. or higher. (Joining) can be suppressed. Therefore, in the method for manufacturing the laminated coil component 1, it is possible to prevent the conductor patterns C1, C2, C3, C4, C5, C6, C7, and C8 from being displaced due to heat shrinkage. As a result, in the method for manufacturing the laminated coil component 1, desired element characteristics can be obtained in the laminated coil component 1.

また、本実施形態に係る積層コイル部品1の製造方法では、より焼結開始温度の低いAg粒子を含有する導電ペーストを用いることによって、焼結温度をさらに低下させることが可能であり、焼結温度を300〜100℃程度とすることも可能となる。これにより、積層コイル部品1の製造方法では、さらに低い温度領域での焼成が可能となり、素子特性をより一層向上させることが可能となる。 Further, in the method for manufacturing the laminated coil component 1 according to the present embodiment, the sintering temperature can be further lowered by using a conductive paste containing Ag particles having a lower sintering start temperature, and the sintering can be performed. It is also possible to set the temperature to about 300 to 100 ° C. As a result, in the method for manufacturing the laminated coil component 1, firing in a lower temperature region becomes possible, and the element characteristics can be further improved.

また、積層コイル部品1の製造方法では、基板Bから順に、絶縁体樹脂層及び導体パターンを順次積層して(積み上げて)積層体10をする。そのため、積層コイル部品1の製造方法では、その他の積層方法(例えば、シート転写法)に比べて、導体パターンの位置精度の向上を図ることができる。したがって、積層コイル部品1の製造方法では、導体パターンの位置ずれを抑制できるため、積層コイル部品1において、所望する素子特性を得ることができる。 Further, in the method of manufacturing the laminated coil component 1, the insulator resin layer and the conductor pattern are sequentially laminated (stacked) in order from the substrate B to form the laminated body 10. Therefore, in the method for manufacturing the laminated coil component 1, the position accuracy of the conductor pattern can be improved as compared with other laminating methods (for example, the sheet transfer method). Therefore, in the method for manufacturing the laminated coil component 1, the displacement of the conductor pattern can be suppressed, so that the desired element characteristics can be obtained in the laminated coil component 1.

以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 Although the embodiments of the present invention have been described above, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the gist thereof.

上記実施形態では、積層コイル部品1の製造工程において、最初に、基板B上に絶縁体樹脂層RL1を形成する形態を一例に説明した。しかし、積層コイル部品1の製造方法では、最初に、導体パターン等を形成してもよい。以下、基板B上に導体パターン等を最初に製造する製造方法について説明する。 In the above embodiment, in the manufacturing process of the laminated coil component 1, the embodiment in which the insulator resin layer RL1 is first formed on the substrate B has been described as an example. However, in the method for manufacturing the laminated coil component 1, a conductor pattern or the like may be formed first. Hereinafter, a manufacturing method for first manufacturing a conductor pattern or the like on the substrate B will be described.

最初に、図8(a)に示されるように、基板B上に、端子パターンT11,T12及び導体パターンC1を形成する。端子パターンT11,T12及び導体パターンC1は、スクリーン印刷によって形成する。続いて、図8(b)に示されるように、基板B上に、絶縁体樹脂層RL3を形成する。絶縁体樹脂層RL3は、端子パターンT11,T12及び導体パターンC1上にも形成される(オーバーコートされる)。そのため、端子パターンT11,T12及び導体パターンC1上に形成された絶縁体樹脂層RL3を除去する。 First, as shown in FIG. 8A, the terminal patterns T11 and T12 and the conductor pattern C1 are formed on the substrate B. The terminal patterns T11 and T12 and the conductor pattern C1 are formed by screen printing. Subsequently, as shown in FIG. 8B, the insulator resin layer RL3 is formed on the substrate B. The insulator resin layer RL3 is also formed (overcoated) on the terminal patterns T11 and T12 and the conductor pattern C1. Therefore, the insulator resin layer RL3 formed on the terminal patterns T11 and T12 and the conductor pattern C1 is removed.

続いて、図9に示されるように、絶縁体樹脂層RL3上に、スクリーン印刷によって、端子パターンT12,T22及び導体パターンC2,C3を形成する。その後、上記の工程を繰り返し、絶縁体樹脂層及び各パターン(導体層)を積層(ビルドアップ)して、図10に示されるように、絶縁体樹脂層RL4,RL5,RL6,RL7,RL8,RL8,RL9,RL10、端子パターンT11,T12,T13,T14,T15,T16と、端子パターンT21,T22,T23,T24,T25,T26、及び、導体パターンC1,C2,C3,C4,C5,C6,C7,C8を形成する。そして、絶縁体樹脂層RL3、端子パターンT11,T12及び導体パターンC1を基板Bから剥離し、絶縁体樹脂層RL2及び絶縁体樹脂層RL1を形成して、積層体10を得る。積層体10を500℃以下の温度で焼成することにより、積層コイル部品1が製造される。 Subsequently, as shown in FIG. 9, terminal patterns T12 and T22 and conductor patterns C2 and C3 are formed on the insulator resin layer RL3 by screen printing. After that, the above steps are repeated to laminate (build up) the insulator resin layer and each pattern (conductor layer), and as shown in FIG. 10, the insulator resin layers RL4, RL5, RL6, RL7, RL8, RL8, RL9, RL10, terminal patterns T11, T12, T13, T14, T15, T16, terminal patterns T21, T22, T23, T24, T25, T26, and conductor patterns C1, C2, C3, C4, C5, C6. , C7, C8 are formed. Then, the insulator resin layer RL3, the terminal patterns T11, T12 and the conductor pattern C1 are peeled off from the substrate B to form the insulator resin layer RL2 and the insulator resin layer RL1 to obtain the laminate 10. The laminated coil component 1 is manufactured by firing the laminated body 10 at a temperature of 500 ° C. or lower.

上記実施形態では、積層体10において、一の層の導体パターンと他の層の導体パターンとを、スクリーン印刷によって形成した導体パターンで接続する形態を一例に説明した。しかし、一の層の導体パターンと他の層の導体パターンとは、スルーホール導体によって接続されてもよい。 In the above embodiment, in the laminated body 10, a mode in which the conductor pattern of one layer and the conductor pattern of the other layer are connected by a conductor pattern formed by screen printing has been described as an example. However, the conductor pattern of one layer and the conductor pattern of the other layer may be connected by a through-hole conductor.

図11に示されるように、積層体10Aは、絶縁体樹脂層20A,20B,20C,20D,20E,20Fと、導体パターン30A,30B,30C,30Dと、スルーホール導体40A,40B,40Cと、を含んで構成されている。絶縁体樹脂層20A,20B,20C,20D,20E,20Fは、絶縁体樹脂ペーストで形成される。導体パターン30A,30B,30C,30Dは、低温焼成ペーストである導電性ペーストをスクリーン印刷することによって形成される。スルーホール導体40A,40B,40Cは、導体パターン30A,30B,30C,30Dを覆おう絶縁体樹脂層20B,20C,20Dにおいて、導体パターン30A,30B,30C,30Dに対応する位置にスルーホールを形成し、スルーホールに低温焼成ペーストを充填することで形成される。スルーホールは、例えば、フォトリソグラフィプロセスで形成する。 As shown in FIG. 11, the laminated body 10A includes insulator resin layers 20A, 20B, 20C, 20D, 20E, 20F, conductor patterns 30A, 30B, 30C, 30D, and through-hole conductors 40A, 40B, 40C. , Is included. The insulator resin layers 20A, 20B, 20C, 20D, 20E, and 20F are formed of the insulator resin paste. The conductor patterns 30A, 30B, 30C, and 30D are formed by screen printing a conductive paste, which is a low-temperature baking paste. Through-hole conductors 40A, 40B, 40C have through-holes at positions corresponding to the conductor patterns 30A, 30B, 30C, 30D in the insulator resin layers 20B, 20C, 20D covering the conductor patterns 30A, 30B, 30C, 30D. It is formed and formed by filling the through holes with a low-temperature baking paste. Through holes are formed, for example, by a photolithography process.

この方法では、スルーホール導体40A,40B,40Cを上記導電性ペーストで形成する。これにより、積層コイル部品1の製造方法では、スルーホール導体40A,40B,40Cにおいて熱収縮が生じることを抑制できる。したがって、積層コイル部品1の製造方法では、熱収縮に起因してスルーホール導体40A,40B,40Cの位置にずれが生じることを抑制できるため、所望する素子特性を得ることができる。 In this method, through-hole conductors 40A, 40B, 40C are formed of the above conductive paste. As a result, in the method for manufacturing the laminated coil component 1, it is possible to suppress the occurrence of heat shrinkage in the through-hole conductors 40A, 40B, and 40C. Therefore, in the method for manufacturing the laminated coil component 1, it is possible to suppress the displacement of the positions of the through-hole conductors 40A, 40B, and 40C due to heat shrinkage, so that desired element characteristics can be obtained.

上記実施形態では、絶縁体樹脂層を形成する絶縁体樹脂ペーストの樹脂成分が熱硬化性樹脂を含む形態を一例に説明した。しかし、樹脂成分は、光硬化性樹脂を含んでいてもよい。光硬化性樹脂は、例えば、紫外線硬化樹脂である。この場合、絶縁体樹脂ペーストを塗工した後に、紫外線を照射して硬化させることにより、絶縁体樹脂層が形成される。 In the above embodiment, a mode in which the resin component of the insulator resin paste forming the insulator resin layer contains a thermosetting resin has been described as an example. However, the resin component may include a photocurable resin. The photocurable resin is, for example, an ultraviolet curable resin. In this case, the insulator resin layer is formed by applying the insulator resin paste and then irradiating it with ultraviolet rays to cure it.

上記実施形態では、積層コイル部品1の第1端子電極3を端子パターンT11,T12,T13,T14,T15,T16で形成すると共に、第2端子電極4を端子パターンT21,T22,T23,T24,T25,T26で形成する形態を一例に説明した。しかし、第1端子電極及び第2端子電極は、素体の外表面に形成されてもよい。 In the above embodiment, the first terminal electrode 3 of the laminated coil component 1 is formed by the terminal patterns T11, T12, T13, T14, T15, T16, and the second terminal electrode 4 is formed by the terminal patterns T21, T22, T23, T24, The morphology formed by T25 and T26 has been described as an example. However, the first terminal electrode and the second terminal electrode may be formed on the outer surface of the element body.

上記実施形態において、導体パターンがスクリーン印刷によって形成される形態を一例に説明した。しかし、低温焼成可能であり、かつ、感光性を備えた導電ペーストを用いることによって、導体パターンをフォトリソグラフィプロセスによって形成することも可能である。低温焼成可能であり、かつ、感光性を備えた導電ペーストの例としては、公知の鱗片形状、針状Ag粒子又は一般的に銀ナノ粒子と呼ばれる0.5μm以下の粒子径である銀ナノ粒子、あるいは鱗片形状、針状Ag粒子とAgナノ粒子の混合粒子と、感光性樹脂(例として、アクリル系樹脂)を混合して得られる導体ペーストを用いる。フォトリソグラフィプロセスによれば、所定の位置に導体パターンを精度良く形成することができ、また、小型の製品における細線パターンの形成を高精度に行うことが可能となる。 In the above embodiment, a mode in which the conductor pattern is formed by screen printing has been described as an example. However, it is also possible to form a conductor pattern by a photolithography process by using a conductive paste that can be fired at low temperature and has photosensitivity. Examples of conductive pastes that can be fired at low temperatures and have photosensitivity include known scaly, needle-shaped Ag particles or silver nanoparticles having a particle size of 0.5 μm or less, which are generally called silver nanoparticles. Alternatively, a conductor paste obtained by mixing scaly, needle-shaped Ag particles and Ag nanoparticles mixed particles with a photosensitive resin (for example, an acrylic resin) is used. According to the photolithography process, the conductor pattern can be formed at a predetermined position with high accuracy, and the fine line pattern can be formed with high accuracy in a small product.

1…積層コイル部品(積層電子部品)、10,10A…積層体、C1,C2,C3,C4,C5,C6,C7,C8…導体パターン、RL1,RL2,RL3,RL4,RL5,RL6,RL7,RL8,RL8,RL9,RL10…絶縁体樹脂層、40A,40B,40C…スルーホール導体。 1 ... Laminated coil component (laminated electronic component), 10,10A ... Laminated body, C1, C2, C3, C4, C5, C6, C7, C8 ... Conductor pattern, RL1, RL2, RL3, RL4, RL5, RL6, RL7 , RL8, RL8, RL9, RL10 ... Insulator resin layer, 40A, 40B, 40C ... Through-hole conductor.

Claims (3)

樹脂成分を含む絶縁ペーストによって絶縁体樹脂層を形成する第1工程と、
前記絶縁体樹脂層上に、500℃以下の温度で焼結する導体ペーストによって導体パターンを形成する第2工程と、
前記第1工程と前記第2工程とを繰り返して形成された積層体を、500℃以下の温度で焼成する第3工程と、を含む、積層電子部品の製造方法。
The first step of forming an insulator resin layer with an insulating paste containing a resin component, and
A second step of forming a conductor pattern on the insulator resin layer with a conductor paste sintered at a temperature of 500 ° C. or lower.
A method for manufacturing a laminated electronic component, which comprises a third step of firing a laminated body formed by repeating the first step and the second step at a temperature of 500 ° C. or lower.
前記第2工程では、前記絶縁体樹脂層上に前記導体ペーストを塗工して導体層を形成し、前記導体層においてフォトリソグラフィプロセスを行うことによって前記導体パターンを形成する、請求項1に記載の積層電子部品の製造方法。 The second step is described in claim 1, wherein the conductor paste is applied onto the insulator resin layer to form a conductor layer, and the conductor pattern is formed by performing a photolithography process on the conductor layer. Method of manufacturing laminated electronic components. 前記絶縁体樹脂層にスルーホールを形成し、前記スルーホールに前記導体ペーストを充填して、一の前記導体パターンと他の前記導体パターンとを接続するスルーホール導体を形成する工程を含む、請求項1又は2に記載の積層電子部品の製造方法。 A claim comprising a step of forming a through hole in the insulator resin layer, filling the through hole with the conductor paste, and forming a through hole conductor connecting one of the conductor patterns and the other conductor pattern. Item 2. The method for manufacturing a through-hole electronic component according to Item 1 or 2.
JP2019096175A 2019-05-22 2019-05-22 Manufacturing method for laminated electronic components Active JP7354584B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019096175A JP7354584B2 (en) 2019-05-22 2019-05-22 Manufacturing method for laminated electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019096175A JP7354584B2 (en) 2019-05-22 2019-05-22 Manufacturing method for laminated electronic components

Publications (2)

Publication Number Publication Date
JP2020191382A true JP2020191382A (en) 2020-11-26
JP7354584B2 JP7354584B2 (en) 2023-10-03

Family

ID=73453905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019096175A Active JP7354584B2 (en) 2019-05-22 2019-05-22 Manufacturing method for laminated electronic components

Country Status (1)

Country Link
JP (1) JP7354584B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222729A (en) * 2000-11-22 2002-08-09 Tdk Corp Electronic part and its manufacturing method
JP2002237426A (en) * 2001-02-09 2002-08-23 Toko Inc Method of manufacturing common mode choke doll
JP2007158352A (en) * 2005-12-07 2007-06-21 Samsung Electro Mech Co Ltd Method of manufacturing wiring board, and wiring board
JP2009088197A (en) * 2007-09-28 2009-04-23 Kyocera Corp Method of manufacturing ceramic substrate
JP2012209388A (en) * 2011-03-29 2012-10-25 Toyota Industries Corp Method for forming coil, and coil

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222729A (en) * 2000-11-22 2002-08-09 Tdk Corp Electronic part and its manufacturing method
JP2002237426A (en) * 2001-02-09 2002-08-23 Toko Inc Method of manufacturing common mode choke doll
JP2007158352A (en) * 2005-12-07 2007-06-21 Samsung Electro Mech Co Ltd Method of manufacturing wiring board, and wiring board
JP2009088197A (en) * 2007-09-28 2009-04-23 Kyocera Corp Method of manufacturing ceramic substrate
JP2012209388A (en) * 2011-03-29 2012-10-25 Toyota Industries Corp Method for forming coil, and coil

Also Published As

Publication number Publication date
JP7354584B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
CN107430922B (en) Planar coil component and method for manufacturing planar coil component
JP6341138B2 (en) Surface mount inductor and manufacturing method thereof
JP6870428B2 (en) Electronic components
JP4720462B2 (en) Flexible circuit board and manufacturing method thereof
CN108288534A (en) Inductance component
JP3946578B2 (en) Manufacturing method of wiring board provided with passive element, wiring board provided with passive element
JP6870427B2 (en) Electronic components
JP2002344106A (en) Board with built-in circuit components and its manufacturing method
JP2008235762A (en) Inductance component and method of manufacturing the same
JP2009088420A (en) Multilayer ceramic capacitor
JP7354584B2 (en) Manufacturing method for laminated electronic components
JP5259107B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2022056752A (en) Manufacturing method of electronic component
JP2005045228A (en) Circuit board with built-in electronic component and its manufacturing method
JP4515477B2 (en) Method for manufacturing wiring board with passive element
JP6420088B2 (en) Manufacturing method of ceramic multilayer wiring board
JP2020064996A (en) Manufacturing method of multilayer electronic component
JPH0265194A (en) Manufacture of printed wiring board with thick film element
JP7357582B2 (en) flexible printed wiring board
KR102168698B1 (en) Method for manufacturing multilayer electronic circuit on a surface of three-dimensional metal substrate
JP2008010674A (en) Electronic component and manufacturing method thereof
JP2003324027A (en) Method of manufacturing laminated electronic component
KR100759193B1 (en) Manufacturing method of multi-layered printed circuit board and multi-layered printed circuit board manufactured by the same
JP2002184645A (en) Surface-mounting type chip component
US20140138132A1 (en) Printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230904

R150 Certificate of patent or registration of utility model

Ref document number: 7354584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150