JP2020188031A - 薄膜キャパシタ装置 - Google Patents

Abstract

【課題】 小型かつ大容量の薄膜キャパシタ装置を提供すること。【解決手段】 第一の電極３と、第一の電極と向かい合うように位置付けられている第二の電極７と、第一の電極３と第二の電極７に挟まれるように形成された誘電体層５とからなり、第一の電極４と誘電体層５との間及び第二の電極７と誘電体層５との間に、微粒子形態基材により構成された集電子体及び複合マトリックス基材により集電子体層４、６が形成され、微粒子形態基材がナノレベルの外形寸法を有する基材又は、ナノレベルの外形寸法を有する基材及び量子レベルの外形寸法を有する基材の２種類で構成された集電子体として形成されている。【選択図】図１

Description

本発明は、薄膜キャパシタ装置に関するものであり、詳しくは大容量の誘電体式薄膜キャパシタ装置に関する。

電気エネルギー蓄積装置として大容量のキャパシタを利用する場合は、電解キャパシタやフィルムコンデンサ等が一般的に用いられている。近年、電気自動車を代表に大容量バッテリーのニーズの高まりからリチウムイオン電池の大容量化が進む中で、リチウムイオン電池の火災発生のリスクが１００％回避されていない。そして、一部火災リスクを伴いながらも電気自動車を推進する中でハイブリッド自動車としてニッケル水素イオン電池と高出力としてのフィルムコンデンサの使用が多くなるとともに、燃料電池車へのシフト傾向が強まっている。また、燃料電池車においても、二次電池とフィルムコンデンサを用いるハイブリッド車の編成タイプが製品化されている中で、電解液をセラミック等固体電解質を用いる全個体型リチウム電池の開発が進められている。

一方、セラミックコンデンサをベースに数千Ｖ（約３２００Ｖ）の超高電圧蓄電により大容量を確保する方法が研究されており、高電圧のインターフェースが課題となっている。また、電解コンデンサを機能拡張した電気二重層電池の開発が盛んに行われているが、充放電による劣化の課題が解決されていないこと及び、蓄電電圧が低くリチウムイオン電池の蓄電容量の約二十分の一位しかないため、蓄電容積の拡大が課題となるとともにナノカーボン部材の価格等により製造コストの低減に限界があった。

また、積層セラミックキャパシタ等の所謂コンデンサには、総合的な性能を低下させる放電時の急速放電圧力に伴う電流リークの問題がある。さらに、リチウムイオン電池等の化学変化により電気エネルギーを蓄積する所謂二次電池は、充電及び放電が部分的に行われるとメモリ効果により性能が低下するという課題があった。

このような種々の課題を解決するために、例えば、巨大磁気抵抗効果（ＧＭＲ）を利用した電気エネルギー蓄積装置が提案されている（例えば、特許文献１を参照）。これらのＧＭＲを利用した電気エネルギー蓄積キャパシタは磁性セクションが薄膜で形成されているため、容量を増大するためには磁性セクションを２次元方向に拡大して面積を増やすこととなるが、その場合、装置の小型化が困難になるという問題があった。

また、本願の発明者は先に特許文献２において、セラミックキャパシタに代表される薄膜キャパシタでの大容量化のために、電極材と誘電体との界面に形成される集電体として導電体ナノ微粒子（２０〜２０００ｎｍ程度）を用いることにより集電効率を上げて電気エネルギーの蓄積量を増大させる発明を開示している。これらの薄膜キャパシタは、電極材と誘電体との界面に形成される集電体に蓄積される電気エネルギーを利用するもので、用途としては、メモリバックアップ用の小容量品から、電気自動車のパワーアシスト用としての中容量品、そして電気自動車のパワー供給等の電力貯蔵用蓄電池代替としての大容量品まで幅広く利用可能である。しかし従来のコーティング方式では均一の形状及び安定した生産プロセスにおいて改良の余地を残していた。

また、このような薄膜キャパシタの単位キャパシタ（セルと称される）の耐電圧は、その構成要素である誘電体、すなわち電子とホールを分離する絶縁誘電体の耐電圧で決まり、材質、薄膜厚さ、均一度等に依存し、例えば、チタン酸バリウム系誘電体の場合、誘電体の厚みが１μｍで約２００Ｖとなる。薄膜キャパシタは、誘電体の耐電圧以上の電圧を印加すると破損する性質があるため、高電圧を要求される用途においては、誘電体の厚さを増やすか複数個の単位キャパシタを直列接続して用いる必要性があった。

また、電気二重層キャパシタにおいてナノカーボン層等を多数積層してイオン集合体の表面積を拡大して静電容量を拡大する技術も開示されているが、電解液を使用するため蓄電圧が２．５Ｖと低く、蓄電容量はリチウムイオン電池の二十分の一以上に拡大することは困難であった。

このように、キャパシタにおける大容量化は種々の用途において要請があり、種々の方式が提案されているものの、いずれの方式においても安定生産、容積の小型化、軽量化、劣化、コスト等の多くの課題を有している。

特開２００８−１７７５３５号公報 特許第４９９６７７５号公報

本発明は、このような事情に鑑みてなされたものであり、小型で、かつ、大容量で大きな電気エネルギーを低コストかつ安定的に得ることができる薄膜キャパシタ装置を提供することを目的とする。

本発明の薄膜キャパシタ装置は、上記の技術的課題を解決するためになされたものであって、以下のことを特徴としている。

第１に、本発明の薄膜キャパシタ装置は、誘電体式薄膜キャパシタ装置において、前記薄膜キャパシタが、導電性材料で形成された第一の電極と、前記第一の電極と向かい合うように位置付けられている導電性材料で形成された第二の電極と、前記第一の電極と前記第二の電極に挟まれるように形成された、セラミック又はプラスチックからなる誘電体層とからなり、前記第一の電極と前記誘電体層との間と、前記第二の電極と前記誘電体層との間に、微粒子形態基材により構成された集電子体及び複合マトリックス基材により集電子体層が形成され、前記微粒子形態基材がナノレベルの外形寸法を有する基材又は、ナノレベルの外形寸法を有する基材及び量子レベルの外形寸法を有する基材の２種類で構成された集電子体として形成されていることを特徴とする。

第２に、上記第１の本発明の薄膜キャパシタ装置において、前記誘電体層がセラミックの場合には、前記集電子体が絶縁性を有する微粒子形態絶縁基材と導電材料からなる複合マトリックス基材により形成されていることが好ましい。

第３に、上記第１の本発明の薄膜キャパシタ装置において、前記誘電体層がプラスチックの場合には、前記集電子体が導電性を有する微粒子形態導電基材と誘電材料からなる複合マトリックス基材により形成されていることが好ましい。

第４に、上記第１から第３の本発明の薄膜キャパシタ装置において、前記量子レベルの外形寸法を有する基材は、球状、躯体状、テトラポット形状、長繊維状又は短繊維状のいずれか、又はそれらを組み合わせた形状を有することが好ましい。

第５に、上記第１から第４の本発明の薄膜キャパシタ装置において、前記量子レベルの外形寸法を有する基材は、中空状の形態を有する基材であることが好ましい。

第６に、上記第１から第５の本発明の薄膜キャパシタ装置において、前記量子レベルの外形寸法を有する基材は、縦、横、高さ又は先端形状のいずれかが１ｎｍ以下の外形寸法であることが好ましい。

第７に、上記第１から第６の本発明の薄膜キャパシタ装置において、前記集電体層に用いられる基材は、磁化又は超伝導化されていることが好ましい。

本発明によれば、薄膜キャパシタ装置において、特定の材質の誘電体層を形成し、その材質に応じたナノレベル及び量子レベルの導電性あるいは誘電体の微粒子基材を単独又は複合して複合マトリックス基材とともに積層することにより、電極表面積を拡大するとともに電子感受性を高めることができ、蓄電容量を大幅に高めることが可能となる。

本発明の薄膜キャパシタ装置を模式的に示した断面図である。 本発明の集電子体層の実施形態を模式的に示した断面図である。 本発明の集電子体層の他の実施形態を模式的に示した断面図である。 量子レベル基材の例を模式的に示した拡大図である。 量子レベル基材の一例の電子顕微鏡写真を示す。 ロールキャパシタ装置の概念を示す図である。 本発明の薄膜キャパシタ装置用の充放電回路のブロック図である。

以下、本発明に係る薄膜キャパシタ装置の実施形態について、図面を用いて詳細に説明する。図１は、本発明に係る誘電体式薄膜キャパシタ装置１を模式的に示した断面図である。

本発明の薄膜キャパシタ装置１は、支持基板２、第一の電極３、集電子体層４、６、誘電体層５、第二の電極７及び端子８、９とを備えている。

支持基材２の形態は特に限定されるものではないが、多層フィルム式キャパシタの場合はフィルムコンデンサに使用される絶縁性が高い可撓性を有する樹脂性フィルムを用いるのが好ましい。シート式キャパシタの場合は、上記樹脂性フィルムの他、絶縁性の高いセラミック系の薄膜シートを用いることができる。具体的には、例えば、シリコン単結晶、チタン酸ストロンチウム（ＳｒＴｉＯ_３）単結晶、酸化マグネシウム（ＭｇＯ）単結晶、酸化ジルコニウム（ＺｒＯ_２）単結晶、又はガラス基材等によって形成することができる。これらの中でも、コスト等の観点からシリコン単結晶材を好適に用いることができる。また、支持基材２の厚さは、電気エネルギー蓄積装置１全体の機械的強度を確保することができれば特に限定されるものではないが、通常、１０〜１０００μｍ程度が考慮される。

第一の電極３は、従来のセラミックコンデンサに用いられている電極材料を使用することができ、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）等の導電性の金属又は合金によって形成することができる。また、第一の電極３の電極薄膜の厚さは、薄膜キャパシタ１の一方の電極として機能することができれば特に限定されるものではないが、通常、５００〜２０００ｎｍ程度が考慮される。

なお、支持基材２と第一の電極の間にはバッファ層を設けることができる。バッファ層は、支持基材２の上層に形成され、支持基材２と第一の電極３を構成する電極薄膜との反応を防ぐバリア層としての役割を果たす。バッファ層の材料は、例えば、酸化ジルコニウム（ＺｒＯ_２）、マグネシウムアルミネート（ＭｇＡｌＯ_４）、γ−Ａ１_２Ｏ_３、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、ランタナアルミネート（ＬａＡｌＯ_３）等を例示することができる。具体的には、これらの中から、支持基板２との格子整合性に優れ、熱膨張係数が支持基板２と誘電体層５を構成する薄膜材料の間にある材料を選択して形成することが好ましい。また、バッファ層は単層構造であっても多層構造であってもよい。また、バッファ層の厚さは、支持基材２と第一の電極３を構成する電極薄膜との反応を防ぐバリア層としての機能を確保することができれば特に限定されないが、例えば、１〜１０００ｎｍ程度が考慮される。

誘電体層５は、第一の電極と第二の電極に挟まれるように形成される。誘電体層５の材料としては高い誘電率を持つセラミック又はプラスチックで形成される。

セラミックとしては、例えば、酸化チタンストロンチウム等を用いることができる。また、プラスチックとしては、エポキシ樹脂等を用いることができる。

また、誘電体層５の形成は、セラミックの場合には、例えば、スパッタリングあるいはエアロスプレッシング等の各種薄膜形成法を用いて形成することができる。

また、プラスチックの場合には、押し出し方式等の各種薄膜形成法を用いて形成することができる。そして、誘電体層５の両面（上下層）には、集電子体層４、６が成形される。

集電子体層４、６は、微粒子基材が寸法的にナノレベルの外形寸法を有する基材（以下ナノレベル基材と略称する）のみから成る集電子体と複合マトリックス基材、又は、ナノレベル基材と量子レベルの外形寸法を有する基材（以下量子レベル基材と略称する）の２種類から成る集電子体と複合マトリックス基材から形成されている。

なお、集電子体層の説明については、以下に第一の電極３と誘電体層５の間に成形する集電子体層４について説明するが、第二の電極７と誘電体層５の間に成形する集電子体層６についても同様の構成であるので説明を省略する。

集電子体層４における集電子体の形状は、球状、躯体状、凹凸を有する形状、棒状、繊維状、短繊維状等いずれの同一形状、又は各々の形状の混合物でもよい。また、上記形状においてその内部を中空状にしたものであってもよい。

これら集電子体の基材は、ナノレベル基材４ａ及び量子レベル基材４ｂのいずれもその表面積が拡大することと、微粒子化し、ナノレベル基材４ａと量子レベル基材４ｂとを混在させることで電子流動性が高まり電気抵抗が低下し、電子感受性を高めるよう働くことが重要である。

また、複合マトリックス基材４ｃの材質は、後述する導電材料からなる複合マトリックス基材又は誘電材料からなる複合マトリックス基材を選択的に用いることができる。

集電子体層４の材質は、誘電体層５の材質に応じて決定することができる。具体的には、誘電体層５の材質をセラミックとした場合には、集電子体が絶縁性を有する微粒子形態絶縁基材と、導電材料からなる複合マトリックス基材により形成することが好ましい。

微粒子形態絶縁基材としては、誘電体層５を構成する絶縁材料と同等の絶縁性を有する材料を用いることができ、例えば、チタン酸バリウム等を例示することができる。

導電材料からなる複合マトリックス基材は、連続層導入型等で配置された電極と電子的に繋がる導電材料を用いることができ、例えば、ニッケルあるいは銅等を例示することができる。

また、誘電体層５の材質をプラスチックとした場合には、集電子体が導電性を有する微粒子形態導電基材と、誘電材料からなる複合マトリックス基材により形成することが好ましい。

微粒子形態導電基材としては、第一の電極３、第二の電極７と同等以上の導電性を有する材料を用いることができ、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）等の導電性の金属又は合金、また、カーボン、グラファイト、ダイヤモンド、導電性有機物、導電性セラミック等の導電物質を例示することができる。また磁性材料として、鉄コバルト合金等の軟磁性材料あるいはマンガン酸化物のようにコロッサル効果（超巨大磁気抵抗効果）により磁性抵抗が常温で極めて高い材料を選定することもできる。さらに電子感受性が極めて高い超伝導性材料を選定することもできる。

微粒子形態導電基材の材料として第一の電極３と同一の材料とした場合、微粒子の形状にも因るが、電極の表面積が１００〜１０００倍に増大しうることとなる。また、磁性材料あるいは超伝導材料を用いた場合は、磁界の集電効果あるいは電子感受性がより拡大することにより電気エネルギーの蓄積量を更に増大させることができる。磁性材料又は超電導材料の種類や着磁条件にも因るが、更に数十倍以上に増大させることも考慮される。

誘電材料からなる複合マトリックス基材としては、連続層導入型等で配置された電極と電子的に繋がる導電材料を用いることができ、例えば、ニッケルあるいは銅等を例示することができる。

図２は、本実施形態の集電子体層４を模式的に示した断面図である。本実施形態の集電子体層４は、ナノレベル基材４ａと複合マトリックス基材４ｃにより形成したものである。このようにナノレベル基材４ａと複合マトリックス基材４ｃを用いることで、効果的に集電率及び電子感受性を高めることが可能となる。

上記実施形態の構成の集電子体４は、予めナノレベル基材４ａと複合マトリックス基材４ｃを混合し、コーティング法あるいはスッパタリング法により成膜することができる。ナノレベル基材４ａは、縦・横・高さのいずれかが１０００ｎｍ未満の外形寸法で、好ましくは縦・横・高さのいずれかが１００ｎｍ未満の外形寸法である。

図３は、他の実施形態の集電子体層４を示した概略断面図であり、複合マトリックス基材４ｃとともに、ナノレベル基材４ａの微粒子間に量子レベル基材４ｂの微粒子を混在して形成したものである。このようにナノレベル基材４ａの間（隙間）に量子レベル基材４ｂを混在させることで、各粒子間に間隙が生じ、さらに効果的に集電率及び電子感受性を高めることが可能となる。

このような構成の集電子体層４は、予めナノレベル基材４ａと量子レベル基材４ｂと複合マトリックス基材４ｃを混合し、コーティング法あるいはスッパタリング法により成膜することができる。また、ナノレベル基材４ａを分散状態（間隙を持って成膜した状態）又はクラスター（数個の群れ）状態に分散させ、その上に量子レベル基材４ｂをスパッタリングすることで形成することが可能である。上述した実施形態では、薄膜キャパシタ装置１の各層は矩形平型の形状で積層しているが、マスキングの方式、薄膜成形方式により適宜形状を決定することができる。

本発明において、量子レベル基材４ｂは、縦・横・高さ、又は先端形状のいずれかがほぼ１ｎｍ以下の外形寸法である。ただし、これら基材は微粒子であり、その形状は必ずしも同一形状に成形されているものでなく、その大きさはその形状により縦横比が一定とは限らずまた同一の大きさや形状である必要もない。本実施形態では、粒子の大きさが１０００ｎｍ以下（より好ましくは１００ｎｍ以下）のナノレベル基材４ａと１ｎｍ以下の量子レベル基材４ｂ及び複合マトリックス基材４ｃとから構成されているもので良好な効果が得られるものである。

量子レベル基材４ｂとしては、いわゆる量子ドットとして市販されているものを利用することができる。図４に球形以外の代表的形状を模式的に示す。これら量子ドットと称される材料は、製造過程において種々の形状が得られるものである。図４では、ａ）テトラポット形状量子レベル、ｂ）棒状量子レベル、ｃ）長繊維状又は短繊維状量子レベル、ｄ）棒状量子レベルを中空にしたもの、ｅ）立方体形状の量子レベル、ｆ）躯体状（立方体上に凹凸を備えた形状の量子レベル）を示している。これらの量子レベル基材４ｂは製造過程や流通過程又は使用条件等によりその形状が変形したり結合した形状となることがあるが、それら形状自体は問題でなく、集電子体として表面積が拡大したものであることが重要である。また、同一の形状である必要もなく、これらの組み合わせや混合物であってもよい。

図５は、上記テトラポット形状の典型的セレン化カドミニュウム（ＣｄＳｅ）量子レベル基材４ｂの実物電子顕微鏡拡大図である。このＣｄＳｅテトラポッド構造の量子レベル基材は４ｂ、閃亜鉛鉱（Ｚｉｎｃｂｌｅｎｄｅ）のコアにカドミニュウム（Ｃｄ）とセレン（Ｓｅ）を有するベンゼン環が数本のアームとして成長したものである。

集電子体層４は、全体で２００〜２０００ｎｍ程度の厚さで設定される。これらの形成には、スパッタリング法及びコーティング法を複数回繰り返し積層することができる。

第二の電極７は、誘電体層５の上層に形成した集電子体層６の上層に薄膜に形成されている。第二の電極７は、導電性を有していれば特に限定されるものではなく、第一の電極３と同様の材料によって形成することができるが、製造上格子整合性を考慮することが好ましい。また、室温で形成することができるため、鉄（Ｆｅ）、ニッケル（Ｎｉ）等の卑金属や、ＷＳｉ、ＭｏＳｉ等の合金を用いて形成することもできる。また、第二の電極７の電極薄膜の厚さは、薄膜キャパシタの他方の電極として機能することができれば特に限定されるものではなく、例えば、１〜１０μｍ程度が考慮される。

端子８は、第一の電極３から引き出され、入出力回路（本実施形態では充電回路又は放電回路）と接続するための一方の端子であり、端子８を引き出すために第一の電極３は表出してマスキングで部分露出が行われている。また、端子９は、第二の電極７から引き出され、上記入出力回路と接続するための他方の端子である。上述したように形成することで、第一の電極３と誘電体層５及び第二の電極７と誘電体層５の間に集電子体層４、６が形成される。

本発明の薄膜キャパシタ装置１は、充電回路に端子８、９を接続することで、電荷（電気エネルギー）を充電（蓄積）する。この際に集電子体層４、６のナノレベル基材４ａ又はナノレベル基材４ａ及び量子レベル基材４ｂが磁性材料で構成されていれば、巨大磁気抵抗効果により電流のリークを防止して誘電体層５により多くの電荷を蓄積することができる。そして、端子８、９を充電回路から、放電回路に切り替えることで、充電した電荷を放電して負荷に電気エネルギーを供給し薄膜キャパシタとして動作する。

本実施形態によれば、第一の電極３と誘電体層５との間及び第二の電極７と誘電体層５との間に、ナノレベル基材と量子レベル基材及び複合マトリックス基材とにより構成された集電子体層４、６が形成されているので、第一の電極３及び第二の電極７の表面積を拡大することができ、蓄積できる電気エネルギーを増大させることが可能となる。

なお、上記集電子体層４、６は、第一の電極３と誘電体層５との間と第二の電極と誘電体層５との間にそれぞれ形成しているが、いずれか片方でも電極の表面積を拡大し、集電率を高め、電子感受性を高めることは可能である。

上記実施形態において、集電子体層４、６のナノ基材４ａ及び量子基材４ｂが磁性材料で形成されている場合には、第一の電極３と第二の電極７との間に電圧を印加した場合に、電界によりナノレベル基材４ａ及び量子基材４ｂの磁性性能による集電率の向上が可能になり、より多くの電気エネルギーを蓄積することができる。

また、集電子体層４、６のナノ基材４ａ及び量子基材４ｂを磁性材料で形成する際は、予め着磁された状態で微粒子層を形成してもよいし、電気エネルギー形成装置として製造して当該電気エネルギー形成装置の使用前に外部から磁界をかけて着磁してもよい。予め着磁することにより、後から着磁する必要が無くなり、そのための回路や装置等も必要なくなる。

図６は、上記実施形態の薄膜キャパシタ装置１を多層フィルムとして円筒形態にした薄膜キャパシタ装置である。この薄膜キャパシタ装置は、第一の電極３、集電子体層４、誘電体層５、集電子体層６、第二の電極７、集電子体層４、誘電体層５、集電子体層６を単位ユニット層として多層フィルムとして製造したもので、巻取時は絶縁材質で製作された円筒部材を中心に初期端部処理を施して、第一の電極３、集電子体層４、さらにその上に誘電体層５・・・というように順次交互に積層して巻き取る。即ち、第一の電極３の表面上には図１に示す集電体層５がスパッタリング法等により薄膜層が形成され、第二の電極７の表面上にも同様に図１に示す集電体層４が薄膜層として形成されている。本方法はフィルムコンデンサと同等の製造工程であり絶縁基剤を底部に用いるためユニット層間の絶縁破壊リスクが少なくフィルムコンデンサより安全性が高いといえる。

電極部の端子８及び９は、外出しあるいは外部構成等はフィルムコンデンサあるいは電気二重層キャパシタの工程をそのまま継承すればよい。キャパシシタの積層数、即ち、誘電体層の巻き数は例えば１００〜１０００程度の巻回に設定することができる。

（充放電回路図）
図７は、上述した実施形態に適用される充放電回路の一例を示すブロック図である。本実施形態は、薄膜キャパシタ２０の端子の一方８と他方９がスイッチ２１により切換可能に接続される充電回路Ｃ１と放電回路Ｃ２とを有している。放電回路Ｃ２では、薄膜キャパシタ２０とＤＣ／ＤＣコンバータ４０との間に補助キャパシタ３０を付設しており、薄膜キャパシタ２０の蓄電量が０に近くなるまで変換を行う構成を有している。

スイッチ２１の操作により充電回路Ｃ１が選択された場合、電源装置２２より薄膜キャパシタ２０に充電が行われる。この際、薄膜キャパシタ２０の初期充電の際に直流電源と直接接続すると大電流が流れて許容電流値を超える虞があるので、電源装置２２には定電流制御機能又は大電流の入力を制限する電流制限手段を付加することが好ましい。

スイッチ２１により放電回路Ｃ２が選択されると薄膜キャパシタ２０より補助コイル２３を介してＤＣ／ＤＣコンバータ４０へ蓄電量を放電する。この補助コイル２３は急速放電圧力を受け止めるために挿入されている。また、ＤＣ／ＤＣコンバータ４０の前部に一次的に電荷を蓄える補助キャパシタ３０を組み込んでいる。これにより、補助キャパシタ３０による設定放電電圧よりも薄膜キャパシタ２０の放電電圧が高い場合には降圧型の回路を形成し、薄膜キャパシタ２０の放電電圧が低い場合には昇圧型のデバイスに切り替えを行う。

上記実施形態の薄膜キャパシタ装置は一例を示すものであり、本発明は上記実施形態の構成に限定されるものではなく、その要旨を変更しない範囲で種々設計変更することができる。

１ 薄膜キャパシタ装置
２ 支持基板
３ 第一の電極
４ 集電子体層
４ａ ナノレベルの外形寸法を有する基材（ナノレベル基材）
４ｂ 量子レベルの外形寸法を有する基材（量子レベル基材）
４ｃ 複合マトリックス基材
５ 誘電体層
６ 集電子体層
７ 第二の電極
８、９ 端子

Claims (7)

1. 誘電体式薄膜キャパシタ装置において、
   前記薄膜キャパシタが、導電性材料で形成された第一の電極と、
   前記第一の電極と向かい合うように位置付けられている導電性材料で形成された第二の電極と、
   前記第一の電極と前記第二の電極に挟まれるように形成された、セラミック又はプラスチックからなる誘電体層とからなり、
   前記第一の電極と前記誘電体層との間と、前記第二の電極と前記誘電体層との間に、微粒子形態基材により構成された集電子体及び複合マトリックス基材により集電子体層が形成され、
   前記微粒子形態基材がナノレベルの外形寸法を有する基材又は、ナノレベルの外形寸法を有する基材及び量子レベルの外形寸法を有する基材の２種類で構成された集電子体として形成されていることを特徴とする薄膜キャパシタ装置。
2. 前記誘電体層がセラミックの場合には、前記集電子体が絶縁性を有する微粒子形態絶縁基材と導電材料からなる複合マトリックス基材により形成されていることを特徴とする請求項１に記載の薄膜キャパシタ装置。
3. 前記誘電体層がプラスチックの場合には、前記集電子体が導電性を有する微粒子形態導電基材と誘電材料からなる複合マトリックス基材により形成されていることを特徴とする請求項１に記載の薄膜キャパシタ装置。
4. 前記量子レベルの外形寸法を有する基材は、球状、躯体状、テトラポット形状、長繊維状又は短繊維状のいずれか、又はそれらを組み合わせた形状を有することを特徴とする請求項１から３のいずれか一項に記載の薄膜キャパシタ装置。
5. 前記量子レベルの外形寸法を有する基材は、中空状の形態を有する基材であることを特徴とする請求項１から４のいずれか一項に記載の薄膜キャパシタ装置。
6. 前記量子レベルの外形寸法を有する基材は、縦、横、高さ又は先端形状のいずれかが１ｎｍ以下の外形寸法であることを特徴とする請求項１から５のいずれか一項に記載の薄膜キャパシタ装置。
7. 前記集電体層に用いられる基材は、磁化又は超伝導化されていることを特徴とする請求項１から６のいずれか一項に記載の薄膜キャパシタ装置。