JP3235703U - ナノ量子技術活用による大容量薄膜キャパシタ装置 - Google Patents

Abstract

【課題】小型で、かつ、大容量で大きな電気エネルギーを得ることができる薄膜キャパシタ装置を提供する。
【解決手段】薄膜キャパシタ装置１において、第一の電極４と、第一の電極４と向かい合うように位置付けられている第二の電極７と、第一の電極４と第二の電極７に挟まれるように形成された誘電体層６とからなる。第一の電極４と誘電体層６との間及び第二の電極７と誘電体層６との間に、材質が金属、カーボン、グラファイト、ダイアモンド、超電導材料、導電性有機物又は導電性セラミックのいずれかの導電物質からなる微粒子形態基材により構成された集電子体により集電子体層５が形成される。微粒子形態基材は、ナノレベルの外径寸法を有する基材と量子レベルの外形寸法を有する基材の２種類で構成された集電体である。
【選択図】図１

Description

本考案は、キャパシタ装置で、特に大容量の誘電体式薄膜キャパシタ装置に関する。

電気エネルギー蓄積装置として大容量のキャパシタを利用する場合は、電解コンデンサやフィルムコンデンサなどが一般的に用いられている。近年電気自動車を代表に大容量バッテリーへのニーズからリチウムイオン電池の大容量化が進む中で、リチウムイオン電池の火災発生のリスクが１００％回避されておらず、一部火災リスクを伴いながらも電気自動車を推進する一方でハイブリッド自動車としてニッケル水素イオン電池と高出力としてのフィルムコンデンサの使用が大きく前進するとともに、燃料電池車へのシフト傾向が強まっている。また、燃料電池車においてもニッケル水素イオン電池とフィルムコンデンサを用いるハイブリッド車の編成タイプが推進されている。

一方セラミックコンデンサをベースに数千Ｖ（２０００Ｖ以上）の超高電圧蓄電により大容量を確保する方法が研究されているが、高電圧のインターフェースが課題となっている。また電解コンデンサを機能拡張した電気二重層電池の開発が盛んに行われているが 、充放電による劣化の課題が解決されていないこと、および蓄電電圧が低く、リチウムイオン電池の蓄電容量の約二十分の一位しかないため容積が課題となるとともに部材の価格などにより製造コストの低減に限界がある。

また、積層セラミックキャパシタなどの所謂コンデンサには、総合的な性能を低下させる放電時の急速放電圧力に伴う電流リークの問題がある。さらに、リチウムイオン電池などの化学変化により電気エネルギーを蓄積する所謂電池は、充電および放電が部分的に行われるとメモリ効果の問題により性能が低下するという課題があった。

このような種々の課題を解決するために、例えば、巨大磁気抵抗効果（ＧＭＲと称される）を利用した電気エネルギー蓄積装置が提案されている（特許文献１など）。これらのＧＭＲを利用した電気エネルギー蓄積キャパシタは、磁性セクションが薄膜で形成されているため、容量を増大するためには磁性セクションを２次元方向に拡大して面積を増やすこととなるが、その場合、装置の小型化が困難になるという問題があった。

また、本願の考案者は先に特許文献２において、セラミックキャパシタに代表される薄膜キャパシタでの大容量化のために、電極材と誘電体との界面に形成される集電体としてナノ微粒子（２００～２０００ｎｍ程度）を用いることにより集電効率を上げて電気エネルギーの蓄積量を増大させる発明を開示した。これらの薄膜キャパシタは、電極材と誘電体との界面に形成される集電体に蓄積される電気エネルギーを利用するもので、用途としては、メモリバックアップ用の小容量品から、電気自動車のパワーアシスト用としての中容量品、そして電気自動車のパワー供給などの電力貯蔵用蓄電池代替としての大容量品まで幅広く利用可能である。しかし従来のセラミックキャパシタでは静電容量が低く、実用化するには大量に並列接続する必要性があった。

また、このような薄膜キャパシタの単位キャパシタ（セルと称される）の耐電圧は、その構成要素である誘電体、すなわち電子とホールを分離する絶縁体の耐電圧で決まり、材質、薄膜厚さ、均一度等に依存し、例えば、チタン酸バリウム系誘電体の場合誘電体の厚みが１μｍで約２００Ｖとなる。薄膜キャパシタは、誘電体の耐電圧以上の電圧を印加すると破損する性質があるため、高電圧を要求される用途においては、誘電体の厚さを増やすか、複数個の単位キャパシタを直列接続して用いる必要性があった。

また、電気二重層キャパシタにおいてナノカーボンなどを多数積層してイオン集合体の表面積を拡大して静電容量を確保する技術も開示されているが電解液を使用することで蓄電圧が２．５Ｖと低いため、蓄電容量はリチウムイオン電池の二十分の一以上に拡大することは困難であった。一方セラミックキャパシタ、フィルムコンデンサなどの電解液を使用しないキャパシタも静電容量が低いのが課題であった。

このようにキャパシタにおける大容量化は種々の用途において切望され、種々の方式が提案されているもののいずれの方式においても、容積の小型化、軽量化、劣化、コストなどの多くの課題を有している。

特開２００８－１７７５３５号公報 特許第４９９６７７５号公報

本考案は、このような事情に鑑みてなされたものであり、小型で、かつ、大容量で大きな電気エネルギーを得ることができる薄膜キャパシタ装置を提供することを目的とする。

上記の課題を解決するため請求項１に係る考案では、誘電体式薄膜キャパシタ装置において、薄膜キャパシタが、導電性材料で形成された第一の電極と、前記第一の電極と向かい合うように位置付けられている導電性材料で形成された第二の電極と、前記第一の電極と前記第二の電極に挟まれるように形成された誘電体層とからなり、前記第一の電極と前記誘電体層との間および前記第二の電極と前記誘電体層との間に、材質が金属、カーボン、グラファイト、ダイアモンド、超電導材料、導電性有機物または導電性セラミックのいずれかの導電物質からなる微粒子形態基材により構成された集電子体により集電子体層が形成され、前記微粒子形態基材がナノレベルの外形寸法を有する基材と量子レベルの外形寸法を有する基材の２種類で構成された集電子体であることを特徴とする。

本考案によれば、ナノレベルの導電性微粒子基材（以下ナノ基材とも称する）と量子レベルの導電性微粒子基材（以下量子基材とも称する）により電極の表面積を飛躍的に拡大化するとともに電子感受性を高めることで電子流動性および電子集合性を高める相乗効果により静電容量および蓄電容量を飛躍的に高めた薄膜キャパシタ装置を提供することができる。

また、請求項２に係る考案においては、請求項１に記載の薄膜キャパシタ装置において、前記量子レベルの外形寸法を有する基材は、球状、躯体状、テトラポット形状、長繊維状または短繊維状のいずれか、またはそれらを組み合わせた形状を有することを特徴とする。

本考案によれば、量子レベルの外形寸法を有する基材（量子基材）の種々の形状のいずれかまたはそれらの組み合わせにより大容量の薄膜キャパシタ装置を提供することが可能となる。

また、請求項３に係る考案においては、請求項２に記載の薄膜キャパシタ装置において、前記量子レベルの外形寸法を有する基材は、中空状の形態を有する基材であることを特徴とする。

本考案によれば、量子レベルの外形寸法を有する基材（量子基材）を中空にすることで電極の表面積が拡大し、より電子感受性が増加し、大容量の薄膜キャパシタ装置を提供することが可能となる。

また、請求項４に係る考案においては、請求項１に記載の薄膜キャパシタ装置において、前記集電子体層は、ナノレベルの外形寸法を有する基材と量子レベルの外形寸法を有する基材とがその材質または形態が単一または複合して複数層を電極表面上に積層されていることを特徴とする。

本考案によれば、ナノ基材および量子基材の材質または形態が単一または複合して複数層を構成するため単位容積あたりの金属の表面積を拡大するとともに電子感受性が増加し、大容量の薄膜キャパシタ装置を提供することが可能となる。

また、請求項５に係る考案においては、請求項１に記載の薄膜キャパシタ装置において、前記集電子体層は、前記第一の電極または第二の電極表面上にナノレベルの外形寸法を有する基材を複数層積層し、その上から量子レベルの外形寸法を有する基材を積層する集電子体層で、それぞれの材質および形態が単一あるいは複合して複数層を電極表面上に積層する集電体であることを特徴とする。

本考案によれば、ナノ基材の上に量子基材を積層することで表面積の拡大と電子感受性が増加するとともに円滑に電子流動性が拡大され、大容量の薄膜キャパシタ装置を提供することが可能となる。

また、請求項６に係る考案においては、請求項１に記載の薄膜キャパシタ装置において、前記集電子体層は、第一の電極または第二の電極表面上にナノレベルの外形寸法を有する基材と量子レベルの外形寸法を有する基材とを混合して複数層積層する集電子体層からなることを特徴とする。

本考案によれば、ナノ基材と量子基材とを混合して複数層積層することで、大容量の薄膜キャパシタを提供することが可能となる。

また、請求項７に係る考案においては、請求項１に記載の薄膜キャパシタ装置において、前記ナノレベルの外形寸法を有する基材は、縦・横・高さのいずれかが１０００ｎｍ未 満の外形寸法で、好ましくは縦・横・高さのいずれかが１００ｎｍ未満の外形寸法であることを特徴とする。

本考案によれば、本考案を実施する上で適切なナノ基材の外形寸法を使用することで大容量の薄膜キャパシタ装置を提供することが可能となる。

また、請求項８に係る考案においては、請求項１に記載の薄膜キャパシタ装置において、前記量子レベルの外形寸法を有する基材は、縦、横、高さまたは先端形状のいずれかが１ｎｍ以下の外形寸法であることを特徴とする。

本考案によれば、本考案を実施する上で適切な量子基材の外形寸法を使用することで大容量の薄膜キャパシタ装置を提供することが可能となる。

また、請求項９に係る考案においては、請求項１に記載の薄膜キャパシタ装置において、前記集電子体層に用いられる基材は、磁化または超電導化されていることを特徴とする。

本考案によれば、磁化または超電導化された集電体基材を使用することで、より大容量の薄膜キャパシタ装置を提供することが可能となる。

また、請求項１０に係る考案においては、薄膜キャパシタ装置において、薄膜キャパシタが、導電性材料で形成された第一の電極と、前記第一の電極と向かい合うように位置付けられている導電性材料で形成された第二の電極と、前記第一の電極と前記第二の電極に挟まれるように形成されたプラスチック或いはセラミックによる誘電体層とからなり、前記第一の電極と前記誘電体層との間および前記第二の電極と前記誘電体層との間に、材質が金属、カーボン、グラファイト、ダイアモンド、超電導材料、導電性有機物または導電性セラミックのいずれかの導電物質からなる微粒形態基材により構成された集電子体により集電子体層が形成され、前記微粒形態基材がナノレベルの外形寸法を有する基材と量子レベルの外形寸法を有する基材の２種類で構成された集電体で形成され、前記第一の電極と、前記誘電体層と、前記第二の電極と、前記集電子体層とがロール状に多層巻回されていることを特徴とする。

本考案によれば、薄膜キャパシタ装置をロール状に巻回して形成することで大容量で利便性の高い薄膜キャパシタ装置を提供することができる。

また、請求項１１に係る考案においては、請求項１または請求項１０に記載の薄膜キャパシタ装置において、前記薄膜キャパシタが、スイッチ装置により充電回路または放電回路に切換可能に接続されており、前記放電回路は、安定して放電するためスイッチング回路により電圧および電流を制御するように構成されており、設定放電電圧よりも前記薄膜キャパシタの放電電圧が高い場合には降圧型の回路を構成し、前記薄膜キャパシタの放電電圧が低い場合には昇圧型の回路を構成するように、急速放電圧力を受けるための補助コイルおよび一次的に電荷を蓄える補助キャパシタを組み込んでいる回路を接続してなることを特徴とする。

本考案によれば、適切な充電および放電装置を有する大容量の薄膜キャパシタ装置を提供することが可能となる。

本考案によれば、誘電体式キャパシタ装置に関して、ナノレベルおよび量子レベルの導電性あるいは誘電体の微粒子基材を単独あるいは複合して積層することで、電極表面積を拡大するとともに電子感受性を高める相乗効果により静電容量を大幅に高めるとともに高電圧で蓄電することで蓄電容量を大幅に高めたキャパシタ装置を提供することができる。

本考案の薄膜キャパシタ装置を模式的に示した断面図である。 本考案の実施例１の電極と集電子体層を模式的に示した拡大図である。 本考案の実施例２の電極と集電子体層を模式的に示した拡大図である。 本考案の実施例３の電極と集電体子層を模式的に示した拡大図である。 量子レベル基材の例を模式的に示した拡大図である。 量子レベル基材の一例の電子顕微鏡写真を示す 本考案の実施例４のロールキャパシタ装置の概念を示す図である。 本考案の薄膜キャパシタ装置用の充放電回路のブロック図である

はじめに、本考案の着想に至った従前技術について説明する。この「従前技術」とは、本考案の着想前に出願人が考案・検討した発明を示すものであり、従来技術（公知技術）とは異なる。

一般に、蓄電容量は誘電体の誘電率、電極表面積、蓄電電圧の二乗に比例することが知られている。従来の誘電率は電極表面を平坦形状で計測した値であって、電極表面にナノ粒子あるいは量子粒子などの積層により表面積を拡大し、かつ電子感受性を高めた場合の実効データは規定化されていない。

従前技術として、キャパシタ（またはコンデンサ、蓄電器とも称する）には、主に電解コンデンサ、セラミックコンデンサおよびフィルムコンデンサがあり、従来の電気二重層キャパシタは発火リスクの無い畜電池を目的として、電解コンデンサの電極表面に凹凸をつけ酸化処理で薄膜の誘電体を構成し電解液でイオン化集合する方式であり比較的静電容量が高いことを活用しその拡大策として、ナノカーボン等でイオン集合部分の拡大を行って静電容量を高めており、製造方法はフィルム巻方式が主体となっている。しかし電気二重層キャパシタは蓄電圧が低く（２．５Ｖ～３．８Ｖ）、電解液を用いることで充放電劣化があり１００％の充放電が行えないなどの欠点があり、ナノカーボンを用いた場合はコスト低減が困難などの理由により全面的な普及に至っていない。

一方、セラミックコンデンサは粉末焼結方式と多層フィルム方式があるが、単位静電容量が低いが耐電圧が高いという特徴を有する。ノイズ対策デバイスあるいは電流平滑、電圧変換主体のデバイスとしてオンボード用には小型化が求められるためその多くが粉末焼結方式になっている。一方、フィルム方式コンデンサはプラスチックフィルムを誘電体としてフィルム巻コンデンサとして安定した耐電圧デバイスとして使用されてきた。

本考案は、キャパシタの中でも発火リスクが無く、充放電劣化が少なく、かつ蓄電圧を高く取れ、誘電率の高度化が見込まれるセラミックコンデンサに着目して、ナノレベルの微粒子基材および量子レベルの微粒子基材を用いて集電体部の表面積の拡大を行うことで、静電容量および蓄電容量を飛躍的に高めることが可能となった。本考案はセラミックコンデンサの従来製造方法として主体となっている粉末焼結方式では実現が極めて困難であったが、本考案においては、微粒子化することでスパッタリング方式などの蒸着法あるいはコーティング方式により実現可能とした。合わせてフィルムコンデンサにおいても同様な取り組みによりフィルムコンデンサ自体の静電容量を大きく向上することができる。

導電物質をナノレベルあるいは量子レベルに微粒子化することで電子流動性が高まり電気抵抗が低下することは実証されており、本考案はキャパシタの集電子体部にナノレベルあるいは量子レベルに隣接した界面の積層構造を構築することで集電子体の表面積を拡張するとともに電子感受性を極大化し、それらの相乗効果によりキャパシタの静電容量を飛躍的に拡大することにある。またセラミックキャパシタ及びフィルムコンデンサなどの高耐電圧の誘電体式キャパシタは高電圧での蓄電が可能となり高容量蓄電が可能である。

以下、本考案に係る薄膜キャパシタ装置の好適な実施の形態について、以下に示す実施例により詳細に説明する。

[実施例１]
本考案の薄膜キャパシタの好適実施例について図面を参照しながら説明する。なお、これらの図面は説明上模式的なもので、実体寸法や形状の詳細とは異なるものである。図１は本考案に係る誘電体式薄膜キャパシタ装置１を模式的に示した断面図である。薄膜キャパシタ装置１は、支持基板２と、バッファ層３と、第一電極４と、集電子体層５と、誘電体層６と、第二電極７と、端子８および９とを備えている。

支持基材２は、特に限定しないが、多層フィルム式キャパシタの場合はフィルムコンデンサに使用される絶縁性が高い可撓性のある樹脂性フィルムを用いる。シート式キャパシタの場合は前記樹脂性フィルムの他絶縁性の高いセラミック系の薄膜シートを用いる。例えば、シリコン単結晶、チタン酸ストロンチウム（ＳｒＴｉＯ３）単結晶、酸化マグネシウム（ＭｇＯ）単結晶、酸化ジルコニウム（ＺｒＯ２）単結晶、あるいはガラス基材などによって、形成することができる。コストなどの観点からシリコン単結晶材が多く使われる。また、支持基材２の厚さは、電気エネルギー蓄積装置１全体の機械的強度を確保することができれば、とくに限定されるものではなく、例えば、１０ないし１０００μｍ程度 に設定すればよい。

バッファ層３は、支持基材２の上層に形成され、支持基材２と第一電極４を構成する電極薄膜との反応を防ぐバリア層としての役割を果たす。バッファ層３を形成するための材料は、例えば、酸化ジルコニウム（ＺｒＯ２）、マグネシウムアルミネート（ＭｇＡｌＯ４）、γ一Ａ１２Ｏ３、チタン酸ストロンチウム（ＳｒＴｉＯ３）、ランタナアルミネート（ＬａＡｌＯ３）などによって、形成することができる。具体的には、これらの中から、支持基板２との格子整合性に優れ、熱膨張係数が、支持基板２と誘電体層６を構成する薄膜材料の間にある材料を選択して、バッファ層３を形成することが好ましい。また、バ ッファ層３は単層構造であっても、多層構造であってもよい。そして、バッファ層３の厚さは、支持基材２と第一電極４を構成する電極薄膜との反応を防ぐバリア層としての機能を確保することができれば、特に限定されず、例えば、１ないし１０００ｎｍ程度に設定すればよい。なお、バッファ層３は設けなくてもよい。バッファ層３を設けない場合は、支持基材２の表面に、第一電極４を形成する。

第一電極４は、従来のセラミックコンデンサの電極材料を使用することができ、例えば 、アルミニウム（ＡL）、銅（Ｃｕ）、ニッケル（Ｎｉ）などがあり、チタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、などの導電性の金属あるいは合金によって、形成することができる。また、第一電極４の電極薄膜の厚さは、薄膜キャパシタ１の一方の電極として機能することができれば、特に限定されるものではなく、例えば、５００～２０００ｎｍ程度に設定すればよい。

集電子体層５は、微粒子基材が寸法的にはナノレベルの外形寸法を有する基材（以下ナノレベル基材とも称する）と量子レベルの外形寸法を有する基材（以下量子レベル基材共称する）の２種類から成る集電子体である。これらの集電子体は図１の模式図においては球状で示しているが、その形状は球状、躯体状、凹凸を有する形状、棒状、繊維状、短繊維状などいずれの同一形状でも、またはそれぞれの形状の混合物でも良い。あるいは前記形状においてその内部を中空状にした形状であっても良い。

これら集電子体の基材は、ナノレベルの基材および量子レベルの基材のいずれもその表面積が拡大することと、微粒子化し、ナノレベル基材と量子レベル基材とを混在させることで電子流動性が高まり電気抵抗が低下し、電子感受性を高めるよう働くことが重要である。

集電子体層５は金属の導電物質の微粒子により構成されるが、材質が金属あるいはカーボンあるいはグラファイトあるいはダイアモンドあるいは超電導材料あるいは導電性有機物あるいは導電性セラミックなどの導電物質であればよい。また磁性材料として、鉄コバルト合金などの軟磁性材料あるいはマンガン酸化物のようにコロッサル効果（超巨大磁気抵抗効果）により磁性抵抗が常温で極めて高い材料を選定してもよい。さらに電子感受性が極めて高い超伝導性材料を選定してもよい。

図２は、本考案の実施例１の電極と集電子体層部分を模式的に示した拡大図である。本実施例の集電子体層５は、集電子体のナノレベルの微粒子層５ａの上に量子レベルの微粒子層５ｂをスパッタリング法などにより、第一電極４の表面に（図２では上層に）粒子径を制御しながら成形する。

ナノレベルの外形寸法を有する基材５ａは、縦・横・高さのいずれかが１０００ｎｍ未満の外形寸法で、好ましくは縦・横・高さのいずれかが１００ｎｍ未満の外形寸法である。また、本考案において量子レベルの外形寸法を有する基材５ｂは、縦・横・高さ、または先端形状のいずれかがほぼ１ｎｍ以下の外形寸法である。ただし、これら基材は微粒子であり、その形状は必ずしも同一形状に成形されているものでなく、その大きさはその形 状により縦横比が一定とは限らずまた同一の大きさや形状である必要もない。本考案では 、粒子の大きさが１０００ｎｍ以下（より好ましくは１００ｎｍ以下）のナノレベルの外 形寸法を有する基材５ａと１ｎｍ以下の量子レベルの外形寸法を有する基材５ｂとから構 成されているもので良好な効果が得られるものである。

量子レベルの外形寸法を有する基材５ｂとしては、いわゆる量子ドットとして市販されているものを利用することができ、図５に球形以外の代表的形状を模式的に示す。これら量子ドットと称される材料は製造過程において種々の形状が得られるものである。図５では、ａテトラポット形状量子レベル、ｂ棒状量子レベル、ｃ長繊維状または短繊維状量子レベル、ｄ棒状量子レベルを中空にしたもの、ｅ立方体形状の量子レベル、ｆ躯体状（立方体上に凹凸を備えた形状の量子レベル）、を例示として示す。これらの量子レベルは製造過程や流通過程 、または使用条件などでその形状が変形したり、結合した形状となることがあるが、それら形状自体は問題でなく、集電子体として表面積が拡大したものであることが重要である。また、同一の形状である必要もなく、これらの組み合わせや混合であってもよい。

図６は、前記テトラポット形状の典型的セレン化カドミニュウム（ＣｄＳｅ）量子レベル実物の電子顕微鏡拡大図である。このＣｄＳｅテトラポッド構造量子レベルは、閃亜鉛鉱（Ｚｉｎｃｂｌｅｎｄｅ）のコアにカドミニュウム（Ｃｄ）とセレン（Ｓｅ）を有するベンゼン環が数本のアームとして成長したものである。図６の如く量子レベル形状は、製造方法（量子成長過程や量産化過程）によりその形状が異なり正確に形状を示すものではない。

集電子体層５は、全体で２００～２０００ｎｍ程度の厚さで設定され、積層数は数層から２０層程度で成形され合わせて１μｍ～２μｍ程度の厚みに複合積層される。これらの複合積層にはスパッタリング法およびコーティング法およびフィルム積層法を複数回繰り返し積層することが出来る。図２はナノレベル基材２層の上部に量子レベル基材２層を積層した例である。

ナノレベル微粒子層５ａの材料は、前記導電性基材を用いる。ナノレベル微粒子層５ａの材料として第一電極４と同一の材料とした場合、微粒子の形状にも因るが電極の表面積が１００～１０００倍に増大しうることとなる。また、磁性材料あるいは超伝導材料を用いた場合は磁界の集電効果あるいは電子感受性がより拡大することにより電気エネルギーの蓄積量を更に増大させることができる。磁性材料または超電導材料の種類や着磁条件にも因るが、更に数十倍以上に増大させることも考えられる。

誘電体層６は、第一電極４に積層した集電子体層５の上層に形成される。誘電体層６の材料としてはフィルムコンデンサ用フィルムあるいは高い誘電率を持つ材料、例えばチタン酸バリウムで形成される。誘電体層６は、例えば、真空蒸着法、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ）、有機金属化学気相成長法（ＭＯＣＶＤ）、有機金属分解法（ＭＯＤ）やゾル・ゲル法などの液相法（ＣＳＤ法）、多層フィルム積層法などの各種薄膜形成法を用いて形成することができる。特に低温で、誘電体層６を形成する必要がある場合には、プラズマＣＶＤ、光ＣＶＤ、レーザーＣＶＤ、光 ＣＳＤ、レーザーＣＳＤ法を用いることが好ましい。

誘電体層６の表面（上層〉には、第一電極４と同様に集電子体層としてナノレベルの微粒子５ａと量子レベルの微粒子５ｂとをスパッタリング法などにより粒子径を制御しながら成形する。積層数は５層程度で成形され合わせて集電子体層は１μｍ～２μｍ程度の厚みに複合積層される。

第二電極７は、誘電体層６の上層に形成した集電子体層５の上層に薄膜に形成されている。第二電極７は、導電性を有していれば特に限定されるものではなく、第一電極４と同様な材料によって形成することができるが、製造上格子整合性を考慮した方が好ましい。また、室温で形成することができるから、鉄（Ｆｅ）、ニッケル（Ｎｉ）などの卑金属や、ＷＳｉ、ＭｏＳｉなどの合金を用いて形成することもできる。また、第二電極７の電極薄膜の厚さは、薄膜キャパシタの他方の電極として機能することができれば、特に限定されるものではなく、例えば、１～１０μｍ程度に設定すればよい。

端子８は、第一電極４から引き出され、入出力回路（本実施例では充電回路または放電回路）と接続するための一方の端子であり、端子８を引き出すために第一電極４は表出してマスキングで部分露出が行われている。端子９は、第二電極７から引き出され、前記入出力回路と接続するための他方の端子である。上述したように形成することで、第一電極４と誘電体層６および第二電極７と誘電体層６の間に集電子体層５が形成される。

上述した薄膜キャパシタ１は、充電回路に端子８、９を接続することで、電荷（電気エネルギー）を充電（蓄積）する。この際に集電子体層５のナノレベル微粒子層５ａおよび量子レベル微粒子層５ｂが磁性材料で構成されていれば、巨大磁気抵抗効果により電流のリークを防止し誘電体層６により多くの電荷を蓄積することができる。そして、端子８、９を充電回路から、放電回路に切り替えることで充電した電荷を放電して負荷に電気エネルギーを供給し薄膜キャパシタとして動作する。

本実施例によれば、第一電極４と誘電体層６との間および第二電極７と誘電体層６との間に、集電子体のナノレベルの微粒子５ａと量子レベルの微粒子５ｂとにより構成された集電子体層６が形成されているので、第一電極４および第二電極７の表面積を拡大することができ、そのために蓄積できる電気エネルギーを増大させることができる。

前述の例において、微粒子層は第一または第二電極上に形成されているが、この微粒子形態基材は誘電体層上に形成することも可能である。この場合、材質となる導電性有機物または導電物質は誘電体物質との格子整合性を考慮する必要がある。

また、集電子体層５のナノレベルの外形寸法を有する基材５ａおよび量子レベルの外形寸法を有する基材５ｂが、磁性材料で形成されている場合には、第一電極４と第二電極７との間に電圧を印加した場合に、電界によりナノレベル微粒子層５ａおよび量子レベル微粒子層５ｂの磁性性能による集電率の向上が可能になり、より多くの電気エネルギーを蓄積することができる。

上記集電子体層５は第一電極４と誘電体層６との間と、第２電極と誘電体層６との間にそれぞれ形成しているが、いずれか片方でも電極の表面積を拡大し、集電率を高め、電子 感受性を高めることは可能である。

なお、上述した集電子体層５のナノレベルの外形寸法を有する基材５ａおよび量子レベルの外形寸法を有する基材５ｂを磁性材料で形成する際は、予め着磁された状態で微粒子層を形成してもよいし、電気エネルギー形成装置として製造して当該電気エネルギー形成装置の使用前に外部から磁界をかけて着磁してもよい。予め着磁すれば、後から着磁する必要が無く、そのための回路や装置等も必要ない。

[実施例２]
図３は他の実施例で、第一の電極４の表面上に集電子体層５が形成され、その構成がナノレベルの微粒子層５ａ（２層）と量子レベルの微粒子層５ｂ（２層）の上にさらに同様のナノレベルの微粒子層５ａ（２層）と量子レベルの微粒子層５ｂ（２層）とが形成されたものである。この場合の製造法としては複数回のスパッタリングを順次繰り返して行うこととなる。

図３の実施例においては、ナノレベルの微粒子層５ａの上に量子レベルの微粒子層５ｂが形成されているが、量子レベルの微粒子層５ｂを第一電極４上に形成し、その上にナノレベルの微粒子層５ａを形成することも可能である。

上述のように集電子体層５を、ナノレベル微粒子層５ａと量子レベルの微粒子層５ｂとを繰り返し交互に積層することでより一層の表面積の拡大が図れる。この積層は数層亘って形成することは可能であり、その積層数が上がると表面積も拡大し、集電率を高めることも可能であるが、必ずしも積層数に比例して集電率が高まることはなく、スパッタリング回数が増加し、製造時間およびコスを要することとなるため、現実的には５～２０層としている。

[実施例３]
図４は他の実施例で、集電子体層５の構成がナノレベルの微粒子層５ａの各微粒子間に量子レベルの微粒子層５ｂの各微粒子を混在して形成したものである。このようにナノ微粒子の間（隙間）に量子レベル（または量子レベルの微粒子）を混在させることで、各粒子間に間隙が生じ効果的に集電率および電子感受性を高めることが可能となる。

このような構成の集電子体は、予めナノ微粒子基材と量子レベル基材とを混合し、コーティング法あるいはスッパタリング法により成膜することができる。また、ナノ微粒子を分散状態（間隙を持って成膜した状態）またはクラスター（数個の群れ）状態に分散させ、その上に量子レベル基材をスパッタリングすることで形成することが可能である。上述した実施例では、薄膜キャパシタの各層は矩形平型の形状で積層していくが、マスキングの方式、薄膜成形方式により自由な形状を選択することが出来る。

[実施例４]
図７は、上記実施例の薄膜キャパシタ装置１を多層フィルムとして円筒形態にした薄膜キャパシタ装置である。この薄膜キャパシタ装置は、バッファ層３の上層に、第一電極４、集電子体層５、誘電体層６、集電子体層５、第二電極７、集電子体層５、誘電体層６、集電子体層５、を単位ユニット層として多層フィルムとして製造したもので、巻取時は絶縁材質で製作された円筒形態材を中心に初期端部処理を施してバッファ層３の上に、第一電極４フィルム４、さらにその上に、誘電体層６・・・というように順次交互に積層し、巻き取る。第一電極４の表面上には図１に示す集電子体層５がスパッタリング法などにより薄膜層が形成され、第二電極７の表面上にも同様に図１に示す集電子体層５が薄膜層として形成されている。本方法はフィルムコンデンサと同等の製造工程であり絶縁基剤を底部に用いるためユニット層間の絶縁破壊リスクが少なくフィルムコンデンサより安全性が高いと言える。

電極部の端子８および９は、外出しあるいは外部構成等はフィルムコンデンサあるいは電気二重層キャパシタの工程をそのまま継承すればよい。キャパシシタの積層数、つまり誘電体層の巻き数は例えば１００～１０００程度の巻回を設定する。

図８は、上述した実施例に適用される充放電回路の一例を示すブロック図である。本実施例では、薄膜キャパシタ２０の端子の一方８と他方９がスイッチ２１により切換可能に接続される充電回路Ｃ１と放電回路Ｃ２とを有している。放電回路Ｃ２では、薄膜キャパシタ２０とＤＣ／ＤＣコンバータ４０との間に補助キャパシタ３０を付設しており、薄膜キャパシタ２０の蓄電量が０に近くなるまで変換を行う構成からなっている。

スイッチ２１の操作により充電回路Ｃ１が選択された場合は電源装置２２より薄膜キャパシタ２０に充電が行われる。薄膜キャパシタ２０の初期充電の際に直流電源と直接接続すると大電流が流れて許容電流値を超える恐れがあるので、電源装置２２には定電流制御機能または大電流の入力を制限する電流制限手段を付加することが好ましい。

つまり、スイッチ２１により放電回路Ｃ２が選択されると薄膜キャパシタ２０より補助コイル２３を介してＤＣ／ＤＣコンバータ４０へ蓄電量を放電する。この補助コイル２３は急速放電圧力を受け止めるために挿入されている。また、ＤＣ／ＤＣコンバータ４０の前部に一次的に電荷を蓄える補助キャパシタ３０を組み込んでいる。これにより、補助キャパシタ３０による設定放電電圧よりも薄膜キャパシタ２０の放電電圧が高い場合には降圧型の回路を形成し、薄膜キャパシタ２０の放電電圧が低い場合には昇圧型のデバイスに切り替えを行う。

上記実施例の薄膜キャパシタ装置は一例を示すものであり、本考案は上記実施例の構成に限定されるものではなく、その要旨を変更しない範囲で種々設計変更しうる。

１ 薄膜キャパシタ装置
２ 支持基板
３ バッファ層
４ 第一電極
５ 集電子体層
５ａ 集電子体層のナノサイズ微粒子層（ナノレベルの外形寸法を有する基材）
５ｂ 集電子体層の量子サイズ微粒子層（量子レベルの外形寸法を有する基材）
６ 誘電体層
７ 第二電極
８ 端子
９ 端子
２０ 薄膜キャパシタ
２１ スイッチ
２２ 電源装置
２３ 補助コイル
３０ 補助キャパシタ
４０ ＤＣ／ＤＣコンバータ

Claims (11)

1. 誘電体式薄膜キャパシタ装置において、薄膜キャパシタが、導電性材料で形成された第一の電極と、前記第一の電極と向かい合うように位置付けられている導電性材料で形成された第二の電極と、前記第一の電極と前記第二の電極に挟まれるように形成された誘電体層とからなり、前記第一の電極と前記誘電体層との間および前記第二の電極と前記誘電体層との間に、材質が金属、カーボン、グラファイト、ダイアモンド、超電導材料、導電性有機物または導電性セラミックのいずれかの導電物質からなる微粒子形態基材により構成された集電子体により集電子体層が形成され、前記微粒子形態基材がナノレベルの外形寸法を有する基材と量子レベルの外形寸法を有する基材の２種類で構成された集電子体であることを特徴とする薄膜キャパシタ装置。
2. 前記量子レベルの外形寸法を有する基材は、球状、躯体状、テトラポット形状、長繊維状または短繊維状のいずれか、またはそれらを組み合わせた形状を有することを特徴とする請求項１に記載の薄膜キャパシタ装置。
3. 前記量子レベルの外形寸法を有する基材は、中空状の形態を有する基材であることを特徴とする請求項２に記載の薄膜キャパシタ装置。
4. 前記集電子体層は、ナノレベルの外形寸法を有する基材と量子レベルの外形寸法を有する基材とがその材質または形態が単一または複合して複数層を電極表面上に積層されていることを特徴とする請求項１に記載の薄膜キャパシタ装置。
5. 前記集電子体層は、前記第一の電極または第二の電極表面上にナノレベルの外形寸法を有する基材を複数層積層し、その上から量子レベルの外形寸法を有する基材を積層する集電子体層で、それぞれの材質および形態が単一あるいは複合して複数層を電極表面上に積層する集電体であることを特徴とする請求項１に記載の薄膜キャパシタ装置。
6. 前記集電子体層は、第一の電極または第二の電極表面上にナノレベルの外形寸法を有する基材と量子レベルの外形寸法を有する基材とを混合して複数層積層する集電子体層からなることを特徴とする請求項１に記載の薄膜キャパシタ装置。
7. 前記ナノレベルの外形寸法を有する基材は、縦・横・高さのいずれかが１０００ｎｍ未満の外形寸法で、好ましくは縦・横・高さのいずれかが１００ｎｍ未満の外形寸法であることを特徴とする請求項１に記載の薄膜キャパシタ装置。
8. 前記量子レベルの外形寸法を有する基材は、縦、横、高さまたは先端形状のいずれかが１ｎｍ以下の外形寸法であることを特徴とする請求項１に記載の薄膜キャパシタ装置。
9. 前記集電子体層に用いられる基材は、磁化または超電導化されていることを特徴とする請求項１に記載の薄膜キャパシタ装置。
10. 誘電体式薄膜キャパシタ装置において、薄膜キャパシタが、導電性材料で形成された第一の電極と、前記第一の電極と向かい合うように位置付けられている導電性材料で形成された第二の電極と、前記第一の電極と前記第二の電極に挟まれるように形成されたプラスチック或いはセラミックによる誘電体層とからなり、前記第一の電極と前記誘電体層との間および前記第二の電極と前記誘電体層との間に、材質が金属、カーボン、グラファイト、ダイアモンド、超電導材料、導電性有機物または導電性セラミックのいずれかの導電物質からなる微粒形態基材により構成された集電子体により集電子体層が形成され、前記微粒形態基材がナノレベルの外形寸法を有する基材と量子レベルの外形寸法を有する基材の２種類で構成された集電体で形成され、前記第一の電極と、前記誘電体層と、前記第二の電極と、前記集電子体層とがロール状に多層巻回されていることを特徴とする薄膜キャパシタ装置。
11. 前記薄膜キャパシタが、スイッチ装置により充電回路または放電回路に切換可能に接続されており、前記放電回路は、安定して放電するためスイッチング回路により電圧および電流を制御するように構成されており、設定放電電圧よりも前記薄膜キャパシタの放電電圧が高い場合には降圧型の回路を構成し、前記薄膜キャパシタの放電電圧が低い場合には昇圧型の回路を構成するように、急速放電圧力を受けるための補助コイルおよび一次的に電荷を蓄える補助キャパシタを組み込んでいる回路を接続してなることを特徴とする請求項１または請求項１０に記載の薄膜キャパシタ装置。

Images