JP2020184650A - 中継装置 - Google Patents

Abstract

【課題】複数のトランシーバ部のレジスタにアクセスするのに必要な時間を抑制する。【解決手段】中継装置としてＳＷＥＣＵ２０は、複数のトランシーバ部であるＰＨＹ１〜１６と、レジスタアクセスコントローラ（以下、ＲＡＣ）４９と、制御部４３と、を備える。ＰＨＹ１〜１６はレジスタ５０を備える。ＲＡＣ４９には、ＰＨＹ１〜１６が、ＰＨＹ１〜１６毎のインターフェース５１〜６６を介して接続されている。制御部４３は、アクセス対象のＰＨＹを複数指定可能なアクセス対象情報と、アクセス内容を示すアクセス内容情報とが、含まれた制御メッセージを、ＲＡＣ４９に送信する。ＲＡＣ４９は、ＰＨＹ１〜１６のうち、上記アクセス対象情報により指定される１つ以上のＰＨＹを、アクセス対象とする。そして、ＲＡＣ４９は、アクセス対象のＰＨＹのレジスタ５０に対するアクセスとして、上記アクセス内容情報が示す内容のアクセスを実施する。【選択図】図１

Description

本開示は、中継装置に関する。

例えば下記の特許文献１には、ネットワークにおける中継装置として、複数のポートを備えたイーサネットスイッチが記載されている。イーサネットは登録商標である。イーサネットスイッチにおけるポートは、ＰＨＹとも呼ばれる。ＰＨＹは、「physical layer」の略である。ＰＨＹは、通信フレームを送受信するためのトランシーバ部に該当する。

特開２００６−２７０８３９号公報

発明者の詳細な検討の結果、中継装置に関して下記の課題が見出された。
例えばイーサネットスイッチにおいて、複数のＰＨＹは、当該ＰＨＹの動作に関する設定内容を示すデータ（即ち、設定データ）が少なくとも書き込まれるレジスタを備える。そして、各ＰＨＹには、通信システムの起動時において、初期設定のために、マイクロコンピュータ等の制御部から出力される制御メッセージであって、当該ＰＨＹのレジスタにアクセスするための制御メッセージが送られる。

しかし、従来のイーサネットスイッチでは、複数のＰＨＹのレジスタに対するアクセス内容が同じであったとしても、制御部から各ＰＨＹに対して制御メッセージを順次送らなければならない構成になっている。このため、複数のＰＨＹのレジスタにアクセスするのに必要な時間が長くなってしまう。このことは、例えば通信システムの起動に要する時間が長くなってしまうことにつながる。

そこで、本開示の１つの局面は、複数のトランシーバ部のレジスタにアクセスするのに必要な時間を抑制する。

本開示の１つの態様による中継装置は、通信フレームを送受信するための複数のトランシーバ部（１〜１６）と、レジスタアクセス部（４９）と、制御部（４３）と、を備える。複数のトランシーバ部は、当該トランシーバ部の動作に関する設定内容を示すデータが少なくとも書き込まれるレジスタ（５０）、を備える。

レジスタアクセス部には、複数のトランシーバ部のそれぞれが、複数のトランシーバ部毎のインターフェース（５１〜６６）を介して接続されている。
制御部は、複数のトランシーバ部のうちの何れかであるアクセス対象のトランシーバ部を、複数指定可能なアクセス対象情報と、当該アクセス対象のトランシーバ部のレジスタに対するアクセス内容を示すアクセス内容情報とが、含まれた制御メッセージを、レジスタアクセス部に送信する。

レジスタアクセス部は、複数のトランシーバ部のうち、前記制御メッセージに含まれたアクセス対象情報により指定される１つ以上のトランシーバ部を、アクセス対象とする。そして、レジスタアクセス部は、アクセス対象のトランシーバ部のレジスタに対するアクセスとして、前記制御メッセージに含まれたアクセス内容情報が示す内容のアクセスを実施する。

このような構成によれば、制御部からレジスタアクセス部に１つの制御メッセージを送信することで、複数のトランシーバ部のレジスタに対するアクセスが実施されるようにすることができる。そして、レジスタアクセス部は、複数のトランシーバ部毎のインターフェースにより、複数のトランシーバ部に対して同時にアクセスすることができる。よって、複数のトランシーバ部のレジスタにアクセスするのに必要な時間を、抑制することができる。更に、複数のトランシーバ部のレジスタにアクセスする場合において、制御部の処理負荷が抑制される。

第１実施形態の中継装置としてのＳＷＥＣＵの構成を示すブロック図である。 制御部からの制御メッセージと、ＰＨＹへのアクセス用メッセージとを説明する説明図である。 第１実施形態のレジスタアクセスコントローラが行う処理のフローチャートである。 ＩＤテーブルを説明する説明図である。 第２実施形態のレジスタアクセスコントローラが行う処理のフローチャートである。

以下、図面を参照しながら、本開示の実施形態を説明する。
［１．第１実施形態］
［１−１．構成］
図１に示す第１実施形態のＥＣＵ２０は、当該ＥＣＵ２０に接続された複数のＥＣＵ２１〜３６間の通信フレームを中継する中継装置としてのＥＣＵである。ＥＣＵは、「Electronic Control Unit」の略である。中継装置としてのＥＣＵのことを、他のＥＣＵ２１〜３６と区別するために、ＳＷＥＣＵと言う。ＳＷＥＣＵ２０は、イーサネットの中継装置（即ち、イーサネットスイッチ）として機能する。

ＳＷＥＣＵ２０は、中継対象の通信フレーム（即ち、イーサネットフレーム）を送受信するための複数のトランシーバ部（以下、ＰＨＹ）１〜１６を備える。そして、ＰＨＹ１〜１６のそれぞれに、通信線を介して通信ノードとしてのＥＣＵ２１〜３６が接続されている。尚、ＳＷＥＣＵ２０に接続されるＥＣＵの数とＰＨＹの数は、本実施形態では１６であるが、１６以外であっても良い。また、ＳＷＥＣＵ２０に接続されるＥＣＵ２１〜３６のうちの少なくとも１つが、他のＳＷＥＣＵであっても良い。

更に、ＳＷＥＣＵ２０は、中継部４１と、制御部４３と、を備える。
中継部４１とＰＨＹ１〜１６は、ＰＨＹ１〜１６毎のインターフェース７１〜８６を介して接続されている。インターフェース７１〜８６は、通信フレームの入出力のためのインターフェースであり、例えばＭＩＩ（即ち、Media Independent Interface）である。

中継部４１は、例えば、ＭＡＣアドレス又はＩＥＥＥ８０２．１Ｑに規定されるＶＬＡＮを用いたスイッチング処理（即ち、中継処理）を実施することにより、ＰＨＹ１〜１６の何れかによって受信された通信フレームを、他のＰＨＹ１〜１６の何れかから送信させる。

制御部４３は、ＣＰＵ４５及びメモリ４７備えた少なくとも１つのマイクロコンピュータによって構成されている。後述する制御部４３の動作は、ＣＰＵ４５がメモリ４７に記憶されたプログラムを実行することで実現される。

また、各ＰＨＹ１〜１６は、レジスタ５０を備える。
各ＰＨＹ１〜１６のレジスタ５０には、当該ＰＨＹの動作に関する設定内容を示すデータ（即ち、設定データ）が、制御部４３により、後述のレジスタアクセスコントローラ４９を介して書き込まれる。設定データとしては、例えば、ＰＨＹがマスタとスレーブとの何れのモードで動作するかを示すデータや、ＰＨＹが実施する通信の通信速度を示すデータ等がある。また、各ＰＨＹ１〜１６のレジスタ５０には、当該ＰＨＹにおいて検出された、通信に関する所定情報のデータが書き込まれる。所定情報としては、例えば、通信時のノイズレベル（即ち、ＳＮＲ）やリンク状態等がある。そして、レジスタ５０に書き込まれたデータは、制御部４３により、後述のレジスタアクセスコントローラ４９を介して読み出すことができるようになっている。

中継部４１には、制御部４３からの制御メッセージに従ってＰＨＹ１〜１６へのアクセスを実施するレジスタアクセスコントローラ（以下、ＲＡＣ）４９が備えられている。ＰＨＹ１〜１６へのアクセスとは、詳しくは、ＰＨＹ１〜１６のレジスタ５０に対するアクセスである。

そして、ＲＡＣ４９とＰＨＹ１〜１６は、ＰＨＹ１〜１６毎のインターフェース５１〜６６を介して接続されている。インターフェース５１〜６６は、レジスタ５０に対するアクセスのためのインターフェースであり、例えばＭＤＩ（即ち、Management Data Interface）である。ＭＤＩは、ＭＤＩＯ（即ち、Medium Dependent Input/Output）と、ＭＤＣ（即ち、Management Data Clock）と、を備える２線式シリアルインターフェースである。ＲＡＣ４９は、インターフェース５１〜６６を介して複数のＰＨＹ１〜１６のレジスタ５０に同時にアクセス可能となっている。

また、ＲＡＣ４９と制御部４３は、インターフェース６７を介して接続されている。インターフェース６７は、ＰＨＹ１〜１６のレジスタ５０に対するアクセスのためのインターフェースである。制御部４３からＲＡＣ４９への上記制御メッセージは、インターフェース６７を介して送信される。インターフェース６７は、例えば前述のＭＤＩであって良い。

また、中継部４１と制御部４３は、通信フレームの入出力のためのインターフェース８７を介して接続されている。インターフェース８７は、例えば前述のＭＩＩであって良い。

［１−２．制御メッセージの説明］
ＰＨＹ１〜１６は、ＲＡＣ４９によってアクセスされる場合に、ＲＡＣ４９からインターフェース５１〜６６を介して、図２における２段目以降に示すような制御メッセージが送信される。

図２における２段目以降に示すように、ＲＡＣ４９からＰＨＹ１〜１６への制御メッセージ（以下、アクセス用メッセージ）には、ＰＨＹＩＤと、アクセス内容情報とが含まれる。

ＰＨＹＩＤは、各ＰＨＹ１〜１６に対して一意に定められたＩＤであり、ＰＨＹのアドレスに該当すると共に、ＰＨＹの識別情報に該当する。
本実施形態において、ＰＨＹＩＤは、４ビットのデータである。このため、ＰＨＹＩＤのデータ値は、「０」〜「１５」の１６通りである。尚、数字については、特に注釈をしない限り、十進数表記である。そして、各ＰＨＹ１〜１６に対しては、当該ＰＨＹの符号である１〜１６から１を引いたデータ値のＰＨＹＩＤが、対応付けされている。例えば、ＰＨＹ１のＰＨＹＩＤは「０」であり、ＰＨＹ１６のＰＨＹＩＤは「１５」である。

アクセス内容情報は、レジスタ５０に対するアクセス内容を示す情報である。
具体的には、アクセス内容情報は、アクセスがライトかリードかを示すアクセス種別情報としてのコマンドと、アクセスに関するデータ（以下、アクセスデータ）とを含む。そして、コマンドが、ライトのコマンドである場合、即ち、アクセス用メッセージがライトアクセスのためのものである場合、アクセスデータは、書込対象データと、レジスタ５０における書込先アドレスとを含むように構成される。また、コマンドが、リードのコマンドである場合、即ち、アクセス用メッセージがリードアクセスのためのものである場合、アクセスデータは、レジスタ５０における読出先アドレスを含むように構成される。

そして、ＰＨＹ１〜１６は、ＲＡＣ４９から、当該ＰＨＹのＰＨＹＩＤが含まれたアクセス用メッセージが送られてくると、このアクセス用メッセージを受信して取得する。そして、取得したアクセス用メッセージに含まれたアクセス内容情報に基づいたアクセスを実現するためのアクセス対応処理を実施する。アクセス対応処理の具体的な内容は、下記の通りである。

ＰＨＹ１〜１６は、取得したアクセス用メッセージにおけるアクセス内容情報中のコマンドを判別する。そして、当該コマンドが、ライトのコマンドである場合、アクセス内容情報中のアクセスデータから、書込対象データと書込先アドレスとを取得し、レジスタ５０における書込先アドレスへ書込対象データを書き込む。また、ＰＨＹ１〜１６は、アクセス内容情報中のコマンドが、リードのコマンドである場合、アクセス内容情報中のアクセスデータから、読出先アドレスを取得する。この場合、アクセスデータが、読出先アドレスとして取得されて良い。そして、ＰＨＹ１〜１６は、レジスタ５０における読出先アドレスからデータを読み出し、当該読み出したデータを、インターフェース５１〜６６を介してＲＡＣ４９へ送信する。尚、ＰＨＹ１〜１６からＲＡＣ４９へ送信されたデータ、即ち、レジスタ５０から読み出されたデータは、ＲＡＣ４９からインターフェース６７を介して制御部４３へ送信される。

よって、ＲＡＣ４９は、アクセス対象のＰＨＹに、当該ＰＨＹのＰＨＹＩＤとアクセス内容情報とを含むアクセス用メッセージを送信することで、アクセス対象のＰＨＹのレジスタ５０に対するアクセスとして、上記アクセス内容情報が示す内容のアクセスを実施することができる。

一方、制御部４３からＲＡＣ４９には、ＰＨＹ１〜１６へのアクセスを実施させるための制御メッセージとして、図２における１段目に示すような制御メッセージが送信される。

図２における１段目に示すように、制御部４３からＲＡＣ４９への制御メッセージには、ＰＨＹ１〜１６の何れかであるアクセス対象のＰＨＹを複数指定可能なアクセス対象情報と、前述のアクセス内容情報とが含まれる。

アクセス対象情報は、ＰＨＹ１〜１６のそれぞれに一意に対応付けされた１６個のビットを備える。
本実施形態において、アクセス対象情報における各ビットは、１ビット目から順に、ＰＨＹ１〜１６のそれぞれに対応付けされている。例えば、１ビット目はＰＨＹ１に対応し、１６ビット目はＰＨＹ１６に対応している。尚、ここで言う１ビット目は、最上位ビットであるが、最下位ビットが１ビット目であっても良い。また、アクセス対象情報における各ビットと各ＰＨＹ１〜１６との対応関係は、一意であれば、どのような対応関係でも良い。

更に、アクセス対象情報における各ビットは、例えば値が「１」であることが、当該ビットに対応するＰＨＹがアクセス対象であることを示し、例えば値が「０」であることが、当該ビットに対応するＰＨＹがアクセス対象でないことを示す。よって、図２の１段目に例示する制御メッセージにおけるアクセス対象情報は、少なくともＰＨＹ１，３，１６がアクセス対象で、少なくともＰＨＹ２がアクセス対象でないことを示す。

つまり、アクセス対象情報における各ビットは、対応するＰＨＹがアクセス対象であるか否かを示す指示情報に相当する。
尚、アクセス対象情報のビット数は、ＰＨＹ１〜１６の数より大きくても良い。この場合、例えば、アクセス対象情報における複数ビット毎が、ＰＨＹ１〜１６のそれぞれに対応して、当該対応するＰＨＹがアクセス対象か否かを示すようになっていても良い。

［１−３．処理］
次に、ＲＡＣ４９が実施する処理について、図３のフローチャートを用いて説明する。
ＲＡＣ４９は、制御部４３から前述の制御メッセージが送られてきた場合に、図３の処理を実記する。

図３に示すように、ＲＡＣ４９は、まずＳ１１０にて、制御部４３からの制御メッセージを受信する。
そして、ＲＡＣ４９は、Ｓ１２０にて、上記Ｓ１１０で受信した制御メッセージと、図４に示すＩＤテーブル９０とに基づいて、アクセス対象のＰＨＹを特定すると共に、特定したアクセス対象のＰＨＹへ送信する制御メッセージ（即ち、アクセス用メッセージ）を作成する。

具体的には、ＲＡＣ４９は、図４に示すＩＤテーブル９０が少なくとも記憶されたメモリを備える。
ＩＤテーブル９０には、制御部４３からの制御メッセージ中のアクセス対象情報における各ビット位置と、当該各ビット位置に対応するＰＨＹ１〜１６の番号（即ち、ＰＨＹＮｏ）及びＰＨＹＩＤとが、対応付けて記録されている。ＰＨＹＮｏは、本実施形態では、ＰＨＹの符号（即ち、１から１６）と同じ番号である。

そして、ＲＡＣ４９は、制御部４３から受信した制御メッセージ中のアクセス対象情報において、値が「１」であるビットのビット位置を特定し、当該特定したビット位置と対応付けてＩＤテーブル９０に記録されているＰＨＹＮｏのＰＨＹを、アクセス対象のＰＨＹとして特定する。更に、ＲＡＣ４９は、ＩＤテーブル９０から、アクセス対象のＰＨＹのＰＨＹＩＤを取得する。そして、ＲＡＣ４９は、制御部４３からの制御メッセージにおけるアクセス対象情報を、アクセス対象のＰＨＹのＰＨＹＩＤに置き換えることで、アクセス対象のＰＨＹに送信するアクセス用メッセージを作成する。

アクセス対象情報において、値が「１」であるビットが複数あった場合、ＲＡＣ４９がアクセス対象とするＰＨＹは複数になる。そして、当該複数のＰＨＹのそれぞれに対するアクセス用メッセージが作成される。

例えば、図２における１段目に示すように、制御部４３からの制御メッセージ中のアクセス対象情報における１ビット目、３ビット目及び１６ビット目の値が「１」であった場合、ＲＡＣ４９は、図２における２段目、３段目及び４段目に示すようなアクセス用メッセージを作成する。

図２における２段目に示すアクセス用メッセージは、ＰＨＹＮｏが「１」であるＰＨＹ１へのアクセス用メッセージであり、制御部４３からの制御メッセージにおけるアクセス対象情報が、ＰＨＹ１のＰＨＹＩＤ（即ち、データ値が「０」のＰＨＹＩＤ）に置き換えられたアクセス用メッセージである。図２における３段目に示すアクセス用メッセージは、ＰＨＹＮｏが「３」であるＰＨＹ３へのアクセス用メッセージであり、制御部４３からの制御メッセージにおけるアクセス対象情報が、ＰＨＹ３のＰＨＹＩＤ（即ち、データ値が「２」のＰＨＹＩＤ）に置き換えられたアクセス用メッセージである。図２における４段目に示すアクセス用メッセージは、ＰＨＹＮｏが「１６」であるＰＨＹ１６へのアクセス用メッセージであり、制御部４３からの制御メッセージにおけるアクセス対象情報が、ＰＨＹ１６のＰＨＹＩＤ（即ち、データ値が「１５」のＰＨＹＩＤ）に置き換えられたアクセス用メッセージである。

そして、図３に示すように、ＲＡＣ４９は、Ｓ１２０の次のＳ１３０にて、アクセス対象のＰＨＹへ、Ｓ１２０で作成したアクセス用メッセージを送信することにより、アクセス対象のＰＨＹのレジスタ５０に対するアクセスを実施する。アクセス対象のＰＨＹが複数ある場合、ＲＡＣ４９は、Ｓ１３０では、アクセス対象の各ＰＨＹに、当該ＰＨＹについて作成したアクセス用メッセージを送信する。そして、ＲＡＣ４９は、その後、当該図３の処理を終了する。

［１−４．効果］
以上詳述した第１実施形態によれば、以下の効果を奏する。
（１ａ）制御部４３からＲＡＣ４９へ送信される制御メッセージには、アクセス対象のＰＨＹ複数指定可能なアクセス対象情報と、アクセス対象のＰＨＹのレジスタ５０に対するアクセス内容を示すアクセス内容情報とが含まれる。そして、ＲＡＣ４９は、制御部４３からの制御メッセージ中のアクセス対象情報により指定される１つ以上のＰＨＹを、アクセス対象とする。そして、ＲＡＣ４９は、アクセス対象のＰＨＹのレジスタ５０に対するアクセスとしてアクセス内容情報が示す内容のアクセスを実施する。

このため、制御部４３からＲＡＣ４９に１つの制御メッセージを送信することで、複数のＰＨＹのレジスタ５０に対するアクセスが実施可能となる。そして、ＲＡＣ４９は、ＰＨＹ１〜１６毎のインターフェース５１〜６６により、ＰＨＹ１〜１６に対して同時にアクセスすることができる。よって、複数のＰＨＹのレジスタ５０にアクセスするのに必要な時間を抑制することができる。更に、複数のＰＨＹのレジスタ５０にアクセスする場合において、制御部４３の処理負荷が抑制される。

比較例の構成として、制御部４３からの制御メッセージが、そのままのかたちで、ＲＡＣ４９を介してＰＨＹ１〜１６に送信される構成が考えられる。このような構成の場合、制御部４３は、ＰＨＹ１〜１６に対する制御メッセージとして、図２における２段目以降に示したアクセス用メッセージを送信することとなる。このため、制御部４３は、複数のＰＨＹのレジスタ５０に対するアクセス内容が同じであったとしても、各ＰＨＹに対して制御メッセージを順次送らなければならない。よって、複数のＰＨＹのレジスタにアクセスするのに必要な時間が長くなってしまうという問題が生じる。一方、上記実施形態の構成によれば、この問題を抑制できる。

（１ｂ）制御部４３から送信される制御メッセージ中のアクセス対象情報は、ＰＨＹ１〜１６のそれぞれに対応付けされた複数のビットであって、対応するＰＨＹがアクセス対象であるか否かを示す複数の指示情報としてのビットを備える。このようなアクセス対象情報からは、アクセス対象の複数のＰＨＹを特定しやすい。

（１ｃ）ＲＡＣ４９は、アクセス対象のＰＨＹに、当該ＰＨＹのＰＨＹＩＤとアクセス内容情報とを含むアクセス用メッセージを送信することにより、アクセス対象のＰＨＹのレジスタ５０に対するアクセスとして、アクセス内容情報が示す内容のアクセスを実施するように構成されている。このため、ＲＡＣ４９は、制御部からの制御メッセージにおけるアクセス対象情報を、アクセス対象のＰＨＹのＰＨＹＩＤに置き換えることで、アクセス対象のＰＨＹに送信するアクセス用メッセージを作成する。このような構成によれば、ＲＡＣ４９において、アクセス用メッセージを作成するための処理負荷及び処理時間を抑制できる。

尚、上記実施形態では、ＲＡＣ４９がレジスタアクセス部に相当する。
［２．第２実施形態］
［２−１．第１実施形態との相違点］
第２実施形態は、基本的な構成は第１実施形態と同様であるため、相違点について以下に説明する。尚、第１実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。

ＲＡＣ４９は、ＰＨＹ１〜１６のレジスタ５０に対してライトアクセスを実施する場合、即ち、ＰＨＹ１〜１６のうちのアクセス対象のＰＨＹにライトのコマンドを含むアクセス用メッセージを送信する場合に、図５の処理を行う。

具体的には、ＲＡＣ４９は、図３のＳ１１０で制御部４３から受信した制御メッセージに含まれるコマンドが、ライトのコマンドであった場合、図３のＳ１３０では、アクセス対象のＰＨＹについて、図５の処理を行う。アクセス対象のＰＨＹが複数の場合、図５の処理は、アクセス対象のＰＨＹのそれぞれについて実施される。尚、以下では、アクセス用メッセージのうち、ライトのコマンドを含むアクセス用メッセージを、ライトアクセス用メッセージと言う。また、リードのコマンドを含むアクセス用メッセージを、リードアクセス用メッセージと言う。

図５に示すように、ＲＡＣ４９は、Ｓ２１０にて、アクセス対象のＰＨＹへ、図３のＳ１２０で作成したアクセス用メッセージ（即ち、ライトアクセス用メッセージ）を送信する。

そして、ＲＡＣ４９は、次のＳ２２０にて、アクセス対象のＰＨＹへ、リードアクセス用メッセージを送信する。このＳ２２０で送信されるリードアクセス用メッセージは、Ｓ２１０で送信されたライトアクセス用メッセージに対して、下記〈ａ〉，〈ｂ〉の事項が変更されたものである。

〈ａ〉コマンドが、ライトのコマンドから、リードのコマンドに変更されている。
〈ｂ〉アクセスデータが、書込対象データ及び書込先アドレスを含むものから、読出先アドレスを含むものに変更されている。そして、この読出先アドレスは、ライトアクセス用メッセージにおけるアクセスデータに含まれていた書込先アドレスと同じある。

ＲＡＣ４９は、上記Ｓ２２０で送信したリードアクセス用メッセージに応答してアクセス対象のＰＨＹが送信するデータを、次のＳ２３０で受信する。このＳ２３０で受信されたデータは、アクセス対象のＰＨＹのレジスタ５０から読み出されたデータである。

ＲＡＣ４９は、次のＳ２４０にて、Ｓ２３０で受信したデータと、上記Ｓ２１０で送信したライトアクセス用メッセージに含まれた書込対象データとが、一致しているか否かを判定する。そして、ＲＡＣ４９は、Ｓ２３０で受信したデータと書込対象データとが一致していると判定した場合には、当該図５の処理を終了する。

また、ＲＡＣ４９は、上記Ｓ２４０にて、Ｓ２３０で受信したデータと書込対象データとが一致してないと判定した場合には、Ｓ２５０に進む。
ＲＡＣ４９は、Ｓ２５０では、当該Ｓ２５０から上記Ｓ２１０に戻った回数、即ち、アクセス対象のＰＨＹに同じライトアクセス用メッセージを送信した回数が、２以上の所定値Ｎ（例えば３）以上であるか否かを判定する。

そして、ＲＡＣ４９は、上記Ｓ２５０にて、回数が所定値Ｎ以上ではないと判定した場合には、Ｓ２１０に戻って、Ｓ２１０〜Ｓ２４０の処理を再度実施する。また、ＲＡＣ４９は、上記Ｓ２５０にて、回数が所定値Ｎ以上であると判定した場合には、当該図５の処理を終了する。

尚、ＲＡＣ４９は、上記Ｓ２５０にて、回数が所定値Ｎ以上であると判定した場合、あるいは、上記Ｓ２４０にて、Ｓ２３０で受信したデータと書込対象データとが一致してないと判定した場合に、制御部４３に対して、ライトアクセスに失敗したことを通知しても良い。

［２−２．効果］
以上詳述した第２実施形態によれば、前述した第１実施形態の効果を奏し、更に、以下の効果を奏する。

（２ａ）ＲＡＣ４９は、Ｓ２１０の処理により、アクセス対象のＰＨＹのレジスタ５０に対してライトアクセスを実施した場合に、Ｓ２２０の処理により、当該レジスタ５０に対して、Ｓ２１０のライトアクセスで書き込んだデータを読み出すためのリードアクセスを実施する。そして、ＲＡＣ４９は、Ｓ２４０では、Ｓ２２０の処理によるリードアクセスで読み出したデータと、Ｓ２１０の処理によるライトアクセスで書き込んだデータとが、一致しているか否かを判定する。このような構成よれば、ライトアクセスが正しく実施されたか否かを確認することができる。

（２ｂ）ＲＡＣ４９は、Ｓ２４０にて、リードアクセスで読み出したデータと、ライトアクセスで書き込んだデータとが、一致していないと判定した場合に、Ｓ２１０に戻ることにより、アクセス対象のＰＨＹのレジスタ５０に対して前回のライトアクセスと同じライトアクセスを再び実施する。このため、ライトアクセスの確実な完了が実現され易い。

［３．他の実施形態］
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。

例えば、ＲＡＣ４９によるＰＨＹ１〜１６へのアクセス形態は、前述のアクセス用メッセージを送信する形態に限らず、下記のような形態でも良い。
ＲＡＣ４９と各ＰＨＹ１〜１６との間の各インターフェースが、データ線と、レジスタ５０におけるアドレスを指定するためのアドレス線と、アクセスの種別（即ち、リードかライトか）を示すアクセス種別線と、を備えるインターフェースであるとする。

この場合、ＲＡＣ４９は、制御部４３からの制御メッセージにおけるアクセス内容情報中のコマンドが、ライトのコマンドであれば、アクセス対象のＰＨＹに対して、アクセス種別線、データ線及びアドレス線により、ライトアクセスすれば良い。具体的には、ＲＡＣ４９は、アクセス種別線によりライトを指定し、制御メッセージのアクセス内容情報に含まれる書込先アドレスと書込対象データとのそれぞれを、アドレス線とデータ線とに出力することで、ライトアクセスを実施するようになっていて良い。

同様に、ＲＡＣ４９は、制御部４３からの制御メッセージにおけるアクセス内容情報中のコマンドが、リードのコマンドであれば、アクセス対象のＰＨＹに対して、アクセス種別線、データ線及びアドレス線により、リードアクセスすれば良い。具体的には、ＲＡＣ４９は、アクセス種別線によりリードを指定し、制御メッセージのアクセス内容情報に含まれる読出先アドレスをアドレス線に出力し、レジスタ５０における当該読出先アドレスのデータをデータ線から取得することで、リードアクセスを実施するようになっていて良い。
また例えば、ＲＡＣ４９は、中継部４１とは別体で備えられても良い。

また、本開示に記載のＳＷＥＣＵ２０における制御部４３、ＲＡＣ４９及びそれらの手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されても良い。あるいは、本開示に記載のＳＷＥＣＵ２０における制御部４３、ＲＡＣ４９及びそれらの手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されても良い。もしくは、本開示に記載のＳＷＥＣＵ２０における制御部４３、ＲＡＣ４９及びそれらの手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されても良い。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されても良い。ＳＷＥＣＵ２０に含まれる各部の機能を実現する手法には、必ずしもソフトウェアが含まれている必要はなく、その全部の機能が、一つあるいは複数のハードウェアを用いて実現されても良い。

また、上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしても良い。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしても良い。また、上記実施形態の構成の一部を省略しても良い。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換しても良い。

また、上述したＳＷＥＣＵ２０の他、当該ＳＷＥＣＵ２０を構成要素とするシステム、当該ＳＷＥＣＵ２０としてコンピュータを機能させるためのプログラム、このプログラムを記録した半導体メモリ等の非遷移的実態的記録媒体、中継装置におけるトランシーバ部のレジスタ制御方法など、種々の形態で本開示を実現することもできる。

２０…ＳＷＥＣＵ、４３…制御部、４９…レジスタアクセスコントローラ（ＲＡＣ）、１〜１６…ＰＨＹ、５０…レジスタ、５１〜６６…インターフェース。

Claims (5)

1. 通信フレームを送受信するための複数のトランシーバ部であって、当該トランシーバ部の動作に関する設定内容を示すデータが少なくとも書き込まれるレジスタ（５０）を備える複数のトランシーバ部（１〜１６）と、
   前記複数のトランシーバ部のそれぞれが、前記複数のトランシーバ部毎のインターフェース（５１〜６６）を介して接続されたレジスタアクセス部（４９）と、
   前記複数のトランシーバ部のうちの何れかであるアクセス対象のトランシーバ部を、複数指定可能なアクセス対象情報と、当該アクセス対象のトランシーバ部のレジスタに対するアクセス内容を示すアクセス内容情報とが、含まれた制御メッセージを、前記レジスタアクセス部に送信するように構成された制御部（４３）と、を備え、
   前記レジスタアクセス部は、
   前記複数のトランシーバ部のうち、前記制御メッセージに含まれた前記アクセス対象情報により指定される１つ以上のトランシーバ部を、アクセス対象とし、当該アクセス対象のトランシーバ部のレジスタに対するアクセスとして、前記制御メッセージに含まれた前記アクセス内容情報が示す内容のアクセスを実施するように構成されている、
   中継装置。
2. 請求項１に記載の中継装置であって、
   前記アクセス対象情報は、
   前記複数のトランシーバ部のそれぞれに対応付けされた複数の指示情報であって、対応するトランシーバ部がアクセス対象であるか否かを示す複数の指示情報を備える、
   中継装置。
3. 請求項１又は請求項２に記載の中継装置であって、
   前記レジスタアクセス部は、
   前記アクセス対象のトランシーバ部に、当該トランシーバ部の識別情報と前記アクセス内容情報とを含むアクセス用メッセージを送信することにより、前記アクセス対象のトランシーバ部のレジスタに対するアクセスとして前記アクセス内容情報が示す内容のアクセスを実施するように構成されており、
   更に、前記レジスタアクセス部は、
   前記制御部からの前記制御メッセージにおける前記アクセス対象情報を、前記アクセス対象のトランシーバ部の識別情報に置き換えることで、前記アクセス対象のトランシーバ部に送信する前記アクセス用メッセージを作成するように構成されている、
   中継装置。
4. 請求項１ないし請求項３の何れか１項に記載の中継装置であって、
   前記レジスタアクセス部は、
   前記アクセス対象のトランシーバ部のレジスタに対して、ライトアクセスを実施した場合に、当該レジスタに対して、前記ライトアクセスで書き込んだデータを読み出すためのリードアクセスを実施し、当該リードアクセスで読み出したデータと前記ライトアクセスで書き込んだデータとが一致しているか否かを判定するように構成されている、
   中継装置。
5. 請求項４に記載の中継装置であって、
   前記レジスタアクセス部は、
   前記リードアクセスで読み出したデータと前記ライトアクセスで書き込んだデータとが一致していないと判定した場合に、前記レジスタに対して前回のライトアクセスと同じライトアクセスを再び実施するように構成されている、
   中継装置。

Images