JP2020181966A - Manufacturing method of silicon carbide substrate and silicon carbide substrate - Google Patents
Manufacturing method of silicon carbide substrate and silicon carbide substrate Download PDFInfo
- Publication number
- JP2020181966A JP2020181966A JP2019086359A JP2019086359A JP2020181966A JP 2020181966 A JP2020181966 A JP 2020181966A JP 2019086359 A JP2019086359 A JP 2019086359A JP 2019086359 A JP2019086359 A JP 2019086359A JP 2020181966 A JP2020181966 A JP 2020181966A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- substrate
- semiconductor substrate
- recess
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 256
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 104
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 239000000463 material Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 30
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 abstract description 95
- 230000007423 decrease Effects 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 70
- 239000002184 metal Substances 0.000 description 70
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 50
- 239000000377 silicon dioxide Substances 0.000 description 25
- 235000012239 silicon dioxide Nutrition 0.000 description 25
- 238000004544 sputter deposition Methods 0.000 description 18
- 238000004140 cleaning Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000005498 polishing Methods 0.000 description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 238000004380 ashing Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000007790 scraping Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Abstract
Description
この発明は、炭化珪素基板の製造方法および炭化珪素基板に関する。 The present invention relates to a method for manufacturing a silicon carbide substrate and a silicon carbide substrate.
従来、ドリフト層を、n型領域とp型領域とが基板主面に平行な方向(以下、横方向とする)に交互に繰り返し配置された並列pn層とした超接合(SJ:Super Junction)構造を有する半導体装置が公知である。炭化珪素(SiC)を半導体材料として用いた超接合構造を有する半導体装置の製造において、並列pn層の形成には、多段エピタキシャル(マルチエピタキシャル)方式やトレンチ埋め込みエピタキシャル方式が用いられる。 Conventionally, a superjunction (SJ: Super Junction) in which an n-type region and a p-type region are alternately and repeatedly arranged in a direction parallel to the main surface of a substrate (hereinafter referred to as a lateral direction) as a parallel pn layer. Semiconductor devices having a structure are known. In the manufacture of a semiconductor device having a superjunction structure using silicon carbide (SiC) as a semiconductor material, a multi-stage epitaxial method or a trench-embedded epitaxial method is used for forming a parallel pn layer.
例えば、炭化珪素を半導体材料とし、超接合構造を有するパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)の製造において、トレンチの形成後にエピタキシャル成長によりトレンチ埋め込みを行い、エピタキシャル層の上面に成長したp型半導体層を研削する方法が提案されている(例えば、下記特許文献1(第0133段落、図3、図7、図8等)参照。)。
For example, in the manufacture of a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor) using silicon carbide as a semiconductor material and having a superjunction structure, the trench is embedded by epitaxial growth after the trench is formed, and the upper surface of the epitaxial layer is formed. A method for grinding a p-type semiconductor layer that has grown to a large size has been proposed (see, for example,
図29は、従来の並列pn層を有する超接合構造を有する炭化珪素基板の製造途中の状態の一例を示す断面図である。エピタキシャル基板10は、n+型出発基板1上にドリフト層となるn型エピタキシャル層21を成長させることによりなる炭化珪素基板である。n型エピタキシャル層21にトレンチ22を形成し、エピタキシャル基板10のおもて面にp型エピタキシャル層24を成長させることにより、p型エピタキシャル層24をトレンチ22内に埋め込む。
FIG. 29 is a cross-sectional view showing an example of a state in the middle of manufacturing a conventional silicon carbide substrate having a superbonded structure having a parallel pn layer. The
このとき、エピタキシャル基板10のおもて面のメサトップ(トレンチ22の間)に柱状の炭化珪素が堆積されるため、エピタキシャル基板10のおもて面側は凹凸が激しい状態になる。このため、p型エピタキシャル層24のおもて面側から研削を行ってp型エピタキシャル層24の不要な部分を除去し、エピタキシャル基板10のおもて面を平坦にする。p型エピタキシャル層24の不要な部分とは、例えば、p型エピタキシャル層24のうち、柱状の堆積部を含む、エピタキシャル基板10のおもて面より上側の部分である。
At this time, since columnar silicon carbide is deposited on the mesatop (between the trenches 22) of the front surface of the
しかしながら、上述の従来技術では、p型エピタキシャル層24を研削し過ぎることを抑制することが困難であり、炭化珪素半導体装置の歩留まりが低いという問題がある。
However, in the above-mentioned conventional technique, it is difficult to suppress excessive grinding of the p-type
例えば、p型エピタキシャル層24の不要な部分を研削により確実に除去するために、エピタキシャル基板10のおもて面よりわずかに低い高さ位置13を目標として研削が行われる。しかしながら、p型エピタキシャル層24が実際に研削される量は、例えば実験等により求めた研削の実施時間等により制御される。
For example, in order to reliably remove an unnecessary portion of the p-type
したがって、p型エピタキシャル層24の不要な部分の堆積状況(例えば炭化珪素の各柱の形状)等が変化すると、研削位置が高さ位置13に達した時点でp型エピタキシャル層24の研削を終了することが困難である。そして、高さ位置13を大幅に超えてp型エピタキシャル層24の研削が行われると、並列pn層が薄くなり過ぎ、エピタキシャル基板10から製造した炭化珪素半導体装置における素子耐圧やオン抵抗などの特性が設計と異なる特性になる。このため、炭化珪素半導体装置の製造における歩留まりが低下する。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。
Therefore, if the deposition state of unnecessary portions of the p-type epitaxial layer 24 (for example, the shape of each column of silicon carbide) changes, the grinding of the p-type
この発明は、上述した従来技術による問題点を解消するため、エピタキシャル層を研削し過ぎることを抑制して炭化珪素半導体装置の歩留まりの向上を図ることができる炭化珪素基板の製造方法および炭化珪素基板を提供することを目的とする。 The present invention is a method for manufacturing a silicon carbide substrate and a silicon carbide substrate, which can suppress excessive grinding of the epitaxial layer and improve the yield of the silicon carbide semiconductor device in order to solve the above-mentioned problems caused by the prior art. The purpose is to provide.
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素基板の製造方法は、炭化珪素からなる第1導電型の半導体基板に、第1導電型領域と第2導電型領域とが前記半導体基板の一方の主面に平行な方向に交互に繰り返し配置された並列pn層を備えた炭化珪素基板の製造方法であって、次の特徴を有する。まず、前記半導体基板の前記一方の主面の一部から前記半導体基板の主面と直交する厚さ方向へ向かう窪みを形成する第1工程と、前記第1工程の後、前記半導体基板より硬度が高い硬質材料膜を前記窪み内に形成する第2工程を行う。また、前記半導体基板の前記一方の主面のうち前記窪みが形成される前記一部とは異なる部分から前記厚さ方向へ向かうトレンチを形成する第3工程を行う。また、前記第3工程の後、前記半導体基板の前記一方の主面に前記第2導電型領域となる第2導電型エピタキシャル層を成長させることにより、前記トレンチの内部を前記第2導電型エピタキシャル層で埋め込み前記並列pn層を形成する第4工程を行う。また、前記第2工程および前記第4工程の後、前記第2導電型エピタキシャル層を少なくとも前記硬質材料膜に達するまで研削し、前記並列pn層を前記半導体基板の前記一方の主面に露出させる第5工程を行う。 In order to solve the above-mentioned problems and achieve the object of the present invention, the method for producing a silicon carbide substrate according to the present invention is to use a first conductive type semiconductor substrate made of silicon carbide, a first conductive type region and a second conductive type region. A method for manufacturing a silicon carbide substrate having parallel pn layers in which mold regions are alternately and repeatedly arranged in a direction parallel to one main surface of the semiconductor substrate, and has the following features. First, a first step of forming a recess from a part of the one main surface of the semiconductor substrate toward a thickness direction orthogonal to the main surface of the semiconductor substrate, and after the first step, hardness of the semiconductor substrate is higher than that of the semiconductor substrate. The second step of forming a hard material film having a high hardness in the recess is performed. In addition, a third step of forming a trench in the thickness direction from a portion of the one main surface of the semiconductor substrate that is different from the portion where the recess is formed is performed. Further, after the third step, by growing a second conductive type epitaxial layer to be the second conductive type region on the one main surface of the semiconductor substrate, the inside of the trench is filled with the second conductive type epitaxial. The fourth step of embedding with a layer and forming the parallel pn layer is performed. Further, after the second step and the fourth step, the second conductive type epitaxial layer is ground until it reaches at least the hard material film, and the parallel pn layer is exposed on the one main surface of the semiconductor substrate. Perform the fifth step.
また、この発明にかかる炭化珪素基板の製造方法は、上述した発明の前記第2工程において、前記半導体基板の前記一方の主面のうち前記半導体基板の外周に沿った部分に前記窪みを形成することを特徴とする。 Further, in the method for manufacturing a silicon carbide substrate according to the present invention, in the second step of the above-described invention, the recess is formed in a portion of the one main surface of the semiconductor substrate along the outer circumference of the semiconductor substrate. It is characterized by that.
また、この発明にかかる炭化珪素基板の製造方法は、上述した発明において、前記第5工程の後、前記半導体基板に素子構造を形成する第6工程を行い、前記第2工程において、前記半導体基板の前記一方の主面のうち前記第6工程において前記素子構造が形成される部分とは異なる部分に前記窪みを形成することを特徴とする。 Further, in the method for manufacturing a silicon carbide substrate according to the present invention, in the above-described invention, after the fifth step, a sixth step of forming an element structure on the semiconductor substrate is performed, and in the second step, the semiconductor substrate is formed. It is characterized in that the recess is formed in a portion of the one main surface different from the portion in which the element structure is formed in the sixth step.
また、この発明にかかる炭化珪素基板の製造方法は、上述した発明において、前記半導体基板は、厚さ方向に垂直な方向に沿って複数の部分を有し、前記複数の部分のうち隣り合う2つの部分の間には間隙が設けられており、前記第2工程において、前記半導体基板の前記一方の主面のうち、前記複数の部分を囲む部分と、前記間隙の部分と、に前記窪みを形成することを特徴とする。 Further, in the method for manufacturing a silicon carbide substrate according to the present invention, in the above-described invention, the semiconductor substrate has a plurality of portions along a direction perpendicular to the thickness direction, and two of the plurality of portions are adjacent to each other. A gap is provided between the two portions, and in the second step, the recess is formed in the portion of the one main surface of the semiconductor substrate that surrounds the plurality of portions and the gap portion. It is characterized by forming.
また、この発明にかかる炭化珪素基板の製造方法は、上述した発明において、前記第6工程の後、前記素子構造をチップ状に個片化するダイシングを行う第7工程を含み、前記第7工程において、前記間隙は前記ダイシングのライン上の間隙であることを特徴とする。 Further, the method for manufacturing a silicon carbide substrate according to the present invention includes, in the above-described invention, a seventh step of dicing the element structure into chips after the sixth step, and the seventh step. The gap is a gap on the dicing line.
また、この発明にかかる炭化珪素基板の製造方法は、上述した発明の前記第2工程において、前記窪みの底面に接し、前記窪みの深さよりも膜厚が薄い前記硬質材料膜を形成することを特徴とする。 Further, the method for manufacturing a silicon carbide substrate according to the present invention is to form the hard material film which is in contact with the bottom surface of the recess and whose film thickness is thinner than the depth of the recess in the second step of the invention described above. It is a feature.
また、この発明にかかる炭化珪素基板の製造方法は、上述した発明の前記第2工程において、ヌープ硬度が3000以上である前記硬質材料膜を形成することを特徴とする。 Further, the method for producing a silicon carbide substrate according to the present invention is characterized in that the hard material film having a Knoop hardness of 3000 or more is formed in the second step of the above-described invention.
また、この発明にかかる炭化珪素基板の製造方法は、上述した発明において、前記第5工程の後に、前記硬質材料膜を除去する第8工程を含むことを特徴とする。 Further, the method for manufacturing a silicon carbide substrate according to the present invention is characterized in that, in the above-described invention, the eighth step of removing the hard material film is included after the fifth step.
また、この発明にかかる炭化珪素基板は、炭化珪素からなる第1導電型の半導体基板に、第1導電型領域と第2導電型領域とが前記半導体基板の一方の主面に平行な方向に交互に繰り返し配置された並列pn層を備えた炭化珪素基板であって、前記半導体基板は、前記半導体基板の前記一方の主面のうち素子構造が形成された部分とは異なる部分から前記半導体基板の主面と直交する方向へ向かう窪みを有し、前記半導体基板より硬度が高い硬質材料膜を前記窪み内に有することを特徴とする。 Further, the silicon carbide substrate according to the present invention is a first conductive type semiconductor substrate made of silicon carbide, in which a first conductive type region and a second conductive type region are parallel to one main surface of the semiconductor substrate. A silicon carbide substrate having parallel pn layers arranged alternately and repeatedly, and the semiconductor substrate is the semiconductor substrate from a portion of the one main surface of the semiconductor substrate that is different from the portion on which the element structure is formed. It is characterized by having a recess in a direction orthogonal to the main surface of the semiconductor and having a hard material film having a hardness higher than that of the semiconductor substrate in the recess.
上述した発明によれば、第2導電型エピタキシャル層によるトレンチの埋め込み後の第2導電型エピタキシャル層の研削において、研削位置が硬質材料膜に達すると、硬質材料膜によって研削の進行速度を低下させることができる。 According to the invention described above, in the grinding of the second conductive type epitaxial layer after the trench is embedded by the second conductive type epitaxial layer, when the grinding position reaches the hard material film, the progress speed of grinding is reduced by the hard material film. be able to.
本発明にかかる炭化珪素基板の製造方法および炭化珪素基板によれば、エピタキシャル層を研削し過ぎることを抑制して炭化珪素半導体装置の歩留まりの向上を図ることができるという効果を奏する。 According to the method for manufacturing a silicon carbide substrate and the silicon carbide substrate according to the present invention, it is possible to suppress excessive grinding of the epitaxial layer and improve the yield of the silicon carbide semiconductor device.
以下に添付図面を参照して、この発明にかかる炭化珪素基板の製造方法および炭化珪素基板の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。 Hereinafter, a method for manufacturing a silicon carbide substrate and a preferred embodiment of the silicon carbide substrate according to the present invention will be described in detail with reference to the accompanying drawings. In the present specification and the accompanying drawings, it means that the electrons or holes are a large number of carriers in the layers and regions marked with n or p, respectively. Further, + and-attached to n and p mean that the impurity concentration is higher and the impurity concentration is lower than that of the layer or region to which it is not attached, respectively. In the following description of the embodiment and the accompanying drawings, the same reference numerals are given to the same configurations, and duplicate description will be omitted. In this specification, in the notation of the Miller index, "-" means a bar attached to the index immediately after that, and "-" is added before the index to represent a negative index.
(実施の形態)
実施の形態にかかる炭化珪素(SiC)基板の製造方法について、ドリフト層を、n型(第1導電型)領域とp型(第2導電型)領域とが基板のおもて面に平行な方向に交互に繰り返し配置された並列pn層とした超接合(SJ:Super Junction)構造を有する炭化珪素半導体装置を製造する場合を例として説明する。
(Embodiment)
Regarding the method for manufacturing a silicon carbide (SiC) substrate according to the embodiment, the drift layer has an n-type (first conductive type) region and a p-type (second conductive type) region parallel to the front surface of the substrate. A case of manufacturing a silicon carbide semiconductor device having a super junction (SJ) structure having parallel pn layers arranged alternately and repeatedly in the direction will be described as an example.
図1は、実施の形態にかかる炭化珪素基板の製造方法の一例を示すフローチャートである。図1に示すように、まず、炭化珪素からなるn+型出発基板のおもて面にn型エピタキシャル層を成長させる(ステップS1)。これにより、n+型出発基板のおもて面上にn型エピタキシャル層を堆積したエピタキシャル基板(炭化珪素基板)が作製される。次に、ステップS1によって形成したn型エピタキシャル層の一部に窪みを形成する(ステップS2(第1工程))。次に、ステップS2によって形成した窪みに窒化炭素膜(硬質材料膜)を形成する(ステップS3(第2工程))。 FIG. 1 is a flowchart showing an example of a method for manufacturing a silicon carbide substrate according to an embodiment. As shown in FIG. 1, first, an n-type epitaxial layer is grown on the front surface of an n + -type starting substrate made of silicon carbide (step S1). As a result, an epitaxial substrate (silicon carbide substrate) in which an n-type epitaxial layer is deposited on the front surface of the n + type starting substrate is produced. Next, a recess is formed in a part of the n-type epitaxial layer formed in step S1 (step S2 (first step)). Next, a carbon nitride film (hard material film) is formed in the recess formed in step S2 (step S3 (second step)).
次に、ステップS1によって形成したn型エピタキシャル層のうち、ステップS3によって窒化炭素膜を形成していない部分に複数のトレンチを形成する(ステップS4(第3工程))。この複数のトレンチは、n+型出発基板の主面に平行な方向に配列されて形成される。 Next, in the n-type epitaxial layer formed in step S1, a plurality of trenches are formed in the portion where the carbon nitride film is not formed in step S3 (step S4 (third step)). The plurality of trenches are arranged in a direction parallel to the main surface of the n + type starting substrate.
次に、エピタキシャル基板のおもて面にp型エピタキシャル層を成長させることにより、n型エピタキシャル層の複数のトレンチの内部にp型エピタキシャル層を埋め込む(ステップS5(第4工程))。これにより、ドリフト層となるn型エピタキシャル層に、n型領域とp型領域とがn+型出発基板の主面に平行な方向に交互に繰り返し配置された並列pn層を形成することができる。 Next, the p-type epitaxial layer is embedded in the plurality of trenches of the n-type epitaxial layer by growing the p-type epitaxial layer on the front surface of the epitaxial substrate (step S5 (fourth step)). As a result, it is possible to form a parallel pn layer in which the n-type region and the p-type region are alternately and repeatedly arranged in the direction parallel to the main surface of the n + type starting substrate in the n-type epitaxial layer to be the drift layer. ..
次に、ステップS5によって形成したp型エピタキシャル層を、p型エピタキシャル層におけるn+型出発基板の側とは反対側から研削する(ステップS6(第5工程))。この研削は、少なくとも窒化炭素膜に達するまで行われる。次に、ステップS3によって形成した窒化炭素膜を除去する(ステップS7(第8工程))。次に、エピタキシャル基板のおもて面を研磨する(ステップS8)。 Next, the p-type epitaxial layer formed in step S5 is ground from the side of the p-type epitaxial layer opposite to the side of the n + type starting substrate (step S6 (fifth step)). This grinding is performed at least until the carbon nitride film is reached. Next, the carbon nitride film formed in step S3 is removed (step S7 (8th step)). Next, the front surface of the epitaxial substrate is polished (step S8).
次に、ステップS8によっておもて面を研磨したエピタキシャル基板に対して、一般的な方法により所定の素子構造を形成する(ステップS9(第6工程))。素子構造の形成には、例えばステッパ(縮小投影型露光装置)を用いることができる。その後、エピタキシャル基板をダイシング(切断)して個々のチップ状に個片化するダイシングを行うこと(第7工程)で、超接合構造を有する炭化珪素半導体装置を製造することができる。 Next, a predetermined element structure is formed on the epitaxial substrate whose front surface has been polished in step S8 by a general method (step S9 (sixth step)). For example, a stepper (reduced projection type exposure apparatus) can be used to form the element structure. After that, a silicon carbide semiconductor device having a superbonded structure can be manufactured by dicing (cutting) the epitaxial substrate and dicing the pieces into individual chips (7th step).
この炭化珪素半導体装置は、例えば、SJ−MOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)やSJ−PNダイオードなどである。 This silicon carbide semiconductor device is, for example, an SJ-MOSFET (Metal Oxide Semiconductor Field Effect Transistor), an SJ-PN diode, or the like.
図2〜図21は、実施の形態にかかる炭化珪素基板の製造途中の各状態の一例を示す断面図である。図2〜図21を用いて図1に示した各ステップについて具体的に説明する。 2 to 21 are cross-sectional views showing an example of each state during the manufacturing of the silicon carbide substrate according to the embodiment. Each step shown in FIG. 1 will be specifically described with reference to FIGS. 2 to 21.
図1に示したステップS1について説明する。まず、図2に示す、炭化珪素からなるn+型出発基板1を用意する。n+型出発基板1の結晶構造は、例えば四層周期六方晶(4H−SiC)構造とすることができる。n+型出発基板1のおもて面は、例えば、(0001)面(いわゆるSi面)や(000−1)面(いわゆるC面)とすることができる。また、n+型出発基板1は、例えば直径が3インチの基板とすることができる。次に、n+型出発基板1を、例えば有機洗浄およびRCA洗浄により洗浄する。
Step S1 shown in FIG. 1 will be described. First, the n +
次に、図2に示すように、n+型出発基板1のおもて面に、例えば窒素(N)などのn型不純物を所定のドーピング濃度で導入した炭化珪素からなるn型エピタキシャル層21をエピタキシャル成長させる。このとき形成されるn型エピタキシャル層21の膜厚(厚さ)は、例えば30μm程度とすることができる。以上により、n+型出発基板1のおもて面上にn型エピタキシャル層21を堆積したエピタキシャル基板10が作製され、図1に示したステップS1が完了する。エピタキシャル基板10を用いた炭化珪素半導体装置において、n+型出発基板1はn+型ドレイン層となり、n型エピタキシャル層21はn型ドリフト層となる。
Next, as shown in FIG. 2, an n-
図1に示したステップS2について説明する。まず、例えば有機洗浄およびRCA洗浄によりエピタキシャル基板10を洗浄する。次に、図3に示すように、n型エピタキシャル層21上にメタルマスク30を設置する。メタルマスク30は、エピタキシャル基板10のおもて面の一部をマスクする形状である。n型エピタキシャル層21のうちメタルマスク30によってマスクされる部分に後述の窪み11が形成され、その窪み11の少なくとも一部に後述の窒化炭素膜41が形成される。窪み11および窒化炭素膜41の形成工程については後述する(例えば図6,図8参照)。また、メタルマスク30の形状については後述する(例えば図22,図26参照)。
Step S2 shown in FIG. 1 will be described. First, the
次に、図4に示すように、二酸化ケイ素(SiO2)をスパッタリングターゲットとするスパッタリングにより、エピタキシャル基板10のおもて面のうち、メタルマスク30によってマスクされていない部分に二酸化ケイ素膜31を堆積させる。二酸化ケイ素膜31を堆積させる際のスパッタリングは、例えば、アルゴン(Ar)に20%の酸素(O2)を加えたガスであって、気圧が1Paで室温(例えば25℃程度)のガス中で行うことができる。また、二酸化ケイ素膜31の膜厚は例えば1μm程度とすることができる。次に、二酸化ケイ素膜31が形成されたエピタキシャル基板10を、例えば有機洗浄およびRCA洗浄により洗浄する。
Next, as shown in FIG. 4, the
次に、図5に示すようにエピタキシャル基板10のおもて面からメタルマスク30を外す。次に、図6に示すように、例えばドライエッチングにより、エピタキシャル基板10のおもて面のうち、二酸化ケイ素膜31によってマスクされていない部分をエッチングする。これにより、エピタキシャル基板10のおもて面のうち、二酸化ケイ素膜31によってマスクされていない部分に窪み11が形成される。窪み11の深さ、すなわちエッチングを行う深さD1は、例えば1μm程度とすることができる。以上により、窪み11が形成され、ステップS2が完了する。
Next, as shown in FIG. 5, the
図1に示したステップS3について説明する。まず、次に、図7に示すように、二酸化ケイ素膜31のおもて面にメタルマスク40を設置する。メタルマスク40は、エピタキシャル基板10のおもて面のうち、窪み11が形成された部分の少なくとも一部以外の部分をマスクする形状である。エピタキシャル基板10のうちメタルマスク40によってマスクされない部分に後述の窒化炭素膜41が形成される(図8参照)。メタルマスク40の形状については後述する(例えば図23,図27参照)。
Step S3 shown in FIG. 1 will be described. First, next, as shown in FIG. 7, a
次に、図8に示すように、炭素(C)をスパッタリングターゲットとするスパッタリングにより、エピタキシャル基板10のおもて面のうち、メタルマスク40によってマスクされていない部分に窒化炭素(C1-XNX)の膜を堆積させる。Xは整数である。これにより、窪み11に、n型エピタキシャル層21を成長させる炭化珪素より硬度(例えばヌープ硬度)が高い硬質材料である窒化炭素からなる窒化炭素膜41が形成される。
Next, as shown in FIG. 8, carbon nitride (C 1-X) is applied to a portion of the front surface of the
窒化炭素膜41を形成する際のスパッタリングは、例えば、気圧が1Paで室温の窒素ガス中で、エピタキシャル基板10に−200Vの負バイアスをかけながら行うようにすることができる。このように、負バイアスをかけながらスパッタリングを行うことにより、より硬度が高い窒化炭素膜41を形成することができる。また、窒素ガスに代えて、アルゴンに50%の窒素ガスを加えたガスを用いてもよい。
Sputtering for forming the
窒化炭素膜41は、例えば、窪み11の底面に接し、窪み11の深さ(図6に示したD1)よりも膜厚(D2)が薄くなるように形成される。すなわち、窒化炭素膜41は、窒化炭素膜41のおもて面の高さ(n+型出発基板1の裏面からの距離)が、エピタキシャル基板10のおもて面のうち窪み11が形成されていない部分の高さより低くなるように形成される。例えば、上述のように窪み11の深さを例えば1μm程度とした場合に、窒化炭素膜41の膜厚は例えば0.7μm程度とすることができる。この場合に、窒化炭素膜41のおもて面の高さは、エピタキシャル基板10のおもて面のうち窪み11が形成されていない部分の高さより0.3μm程低くなる。
The
次に、図9に示すようにメタルマスク40を外す。次に、図10に示すように、希フッ酸(HF)等により二酸化ケイ素膜31を除去する。以上により、エピタキシャル基板10のおもて面の窪み11に窒化炭素膜41が形成され、図1に示したステップS3が完了する。
Next, the
図1に示したステップS4について説明する。まず、例えば有機洗浄およびRCA洗浄によりエピタキシャル基板10を洗浄する。次に、図11に示すように、プラズマCVD(Chemical Vapor Deposition:化学気相成長)により、エピタキシャル基板10のおもて面に二酸化ケイ素膜51を堆積させる。二酸化ケイ素膜51の厚さは例えば5μm程度とすることができる。次に、二酸化ケイ素膜51が形成されたエピタキシャル基板10を、例えば有機洗浄およびRCA洗浄により洗浄する。
Step S4 shown in FIG. 1 will be described. First, the
次に、図12に示すように、二酸化ケイ素膜51のおもて面にフォトレジスト61を塗布する。次に、図13に示すように、フォトリソグラフィによりフォトレジスト61の露光および現像を行うことによりレジスト膜32を形成する。レジスト膜32は、後述のトレンチ22(例えば図16参照)が形成される部分に対応する部分が開口したレジストである。
Next, as shown in FIG. 12, the
レジスト膜32の開口部は、例えば、エピタキシャル基板10のおもて面側から見てエピタキシャル基板10のおもて面に平行な方向に延びるストライプ状のレイアウト(不図示)に配置される。レジスト膜32の開口部の幅(図13の横方向の長さ)は、例えば2.5μm程度とすることができる。レジスト膜32の隣接する各開口部の間隔は、例えば2.5μm程度とすることができる。
The openings of the resist
次に、図14に示すように、二酸化ケイ素膜51のうち、レジスト膜32によってマスクされていない部分をドライエッチングする。次に、図15に示すように、レジスト膜32を剥離する。
Next, as shown in FIG. 14, the portion of the
次に、図16に示すように、n型エピタキシャル層21のうち、二酸化ケイ素膜51によってマスクされていない部分をドライエッチングする。このときのドライエッチングの深さは、例えば25μm程度とすることができる。これにより、n型エピタキシャル層21にトレンチ22が形成される。トレンチ22は、例えば、それぞれの間隔が2.5μm程度、それぞれの幅が2.5μm程度、それぞれの深さが25μm程度である複数のトレンチである。次に、図17に示すように、希フッ酸等により二酸化ケイ素膜51を除去する。以上により、n型エピタキシャル層21にトレンチ22が形成され、図1に示したステップS4が完了する。
Next, as shown in FIG. 16, the portion of the n-
図1に示したステップS5について説明する。まず、例えば有機洗浄およびRCA洗浄によりエピタキシャル基板10を洗浄する。次に、図18に示すように、CVDを用いてエピタキシャル基板10のおもて面にp型エピタキシャル層24を成長させることにより、p型エピタキシャル層24をトレンチ22内に埋め込む。
Step S5 shown in FIG. 1 will be described. First, the
ステップS5のCVDは、例えば塩酸(HCl)、シラン(SiH4)、プロパン(C3H8)およびトリメチルアルミニウム(TMA)を含むガスを原料として行うことができる。また、ステップS5のCVDは、例えばHClを用いてトレンチ22の開口部やメサトップの付近の炭化珪素をエッチングしながら行うようにすることができる。メサトップは、例えばエピタキシャル基板10のおもて面のうちトレンチ22のそれぞれの間の部分である。
CVD of step S5, for example, hydrochloric acid (HCl), silane (SiH 4), it is possible to perform a gas containing propane (C 3 H 8) and trimethyl aluminum (TMA) as a starting material. Further, the CVD in step S5 can be performed while etching the silicon carbide near the opening of the
ステップS5のCVDにより、図18に示すように、エピタキシャル基板10のおもて面のメサトップに柱状の炭化珪素が堆積されるため、エピタキシャル基板10のおもて面側は凹凸が激しい状態になる。また、ステップS5のCVDにおいて、窒化炭素膜41上の炭化珪素はエピタキシャル成長せずに炭化珪素多結晶膜12となり、トレンチ22の埋め込み部とは膜の様相が異なる。以上により、n型エピタキシャル層21のトレンチ22にp型エピタキシャル層が埋め込まれ、図1に示したステップS5が完了する。
As shown in FIG. 18, the CVD of step S5 causes columnar silicon carbide to be deposited on the mesatop of the front surface of the
図1に示したステップS6について説明する。図18に示す高さ位置13は、図1のステップS6の研削の目標位置であり、エピタキシャル基板10のおもて面のうちトレンチ22が形成されていない部分よりわずかに低く(エピタキシャル基板10の裏面側に)決定される。したがって、高さ位置13まで研削を行うことで、p型エピタキシャル層24のうち、トレンチ22に埋め込まれた部分以外を確実に除去することができる。ただし、エピタキシャル基板10のおもて面の精度や研削の精度が高い場合は、高さ位置13をエピタキシャル基板10のおもて面と同じ高さに決定してもよい。
Step S6 shown in FIG. 1 will be described. The
上述の窪み11を形成する際にエッチングを行う深さ(図6に示したD1)、および窒化炭素膜41を形成する際に窒化炭素の膜を堆積させる厚さ(図8に示したD2)は、窒化炭素膜41のおもて面の高さが高さ位置13と一致するように形成される。例えば、高さ位置13を、図18に示すエピタキシャル基板10のおもて面のうちトレンチ22が形成されていない部分の高さより0.3μm程低い高さに決定したとする。
The depth at which etching is performed when the above-mentioned
この場合に、上述のように窪み11の深さ(図6に示したD1)を例えば1μm程度とし、窒化炭素膜41の厚さ(図8に示したD2)を例えば0.7μm程度とする。これにより、窒化炭素膜41のおもて面の高さが高さ位置13と一致する。したがって、ステップS6の研削を窒化炭素膜41に達するまで行うことで、エピタキシャル基板10をおもて面から高さ位置13まで研削することができる。この時の窪み11の深さは、研削により0.7μm程度となっている。また、この場合に、例えば上述のようにステップS4において深さが25μm程度のトレンチ22を形成したとすると、ステップS6の直後のトレンチ22の深さは、例えば24.7μm程度となる。
In this case, as described above, the depth of the recess 11 (D1 shown in FIG. 6) is set to, for example, about 1 μm, and the thickness of the carbon nitride film 41 (D2 shown in FIG. 8) is set to, for example, about 0.7 μm. .. As a result, the height of the front surface of the
ステップS6の研削について具体的に説明する。図19に示すように、例えば研削装置14を用いて、p型エピタキシャル層24を、p型エピタキシャル層24におけるn+型出発基板の側とは反対側(図19の上側)から研削する。研削装置14の砥石14aは、n型エピタキシャル層21と接し、n型エピタキシャル層21との間で摩擦を有する。砥石14aは、例えばエピタキシャル基板10によって形成されるウエハより小さい。そして、例えば、砥石14aが、エピタキシャル基板10のおもて面上を移動しながら、エピタキシャル基板10の主面と直交する回転軸により回転することにより、n型エピタキシャル層21の砥石14aと接している部分が研削される。
The grinding in step S6 will be specifically described. As shown in FIG. 19, for example, a grinding
n型エピタキシャル層21の研削は、例えば炭化珪素多結晶膜12が削り取られてエピタキシャル基板10のおもて面に窒化炭素膜41が露出するまで、すなわち研削装置14の砥石14aが窒化炭素膜41に達するまで行われる。図19に示す例では、研削装置14の砥石14aが、図18に示した高さ位置13まで、すなわち窒化炭素膜41にちょうど達するまで研削が行われている。ただし、n型エピタキシャル層21の研削は、さらに窒化炭素膜41のおもて面側の一部が削り取られるまで行われてもよい。
Grinding of the n-
n型エピタキシャル層21の研削量は、例えば研削装置14によって研削を行う時間(以下、研削時間とする)によって制御される。例えば、窒化炭素膜41にちょうど達する研削時間、あるいは窒化炭素膜41のおもて面側の一部が削り取られる研削時間を実験により導出しておき、エピタキシャル基板10の製造時には導出した研削時間だけ研削装置14による研削を行う。
The amount of grinding of the n-
このとき、研削装置14による研削までの上述の各工程によるエピタキシャル基板10の誤差や、研削装置14による研削の誤差により、砥石14aが想定よりもエピタキシャル基板10の裏面側に進んでしまう場合がある。
At this time, the
そのような場合でも、上述のように窒化炭素膜41の硬度はn型エピタキシャル層21の硬度より高いため、砥石14aが窒化炭素膜41に達した後は、砥石14aの進行速度を窒化炭素膜41により低下させることができる。このため、窒化炭素膜41を設けない場合と比べて、各誤差によってエピタキシャル基板10のおもて面側の削り過ぎを抑制することができる。
Even in such a case, since the hardness of the
または、n型エピタキシャル層21の研削量は、上述の研削時間ではなく、砥石14aの進行速度の低下を検出した時点で研削装置14による検出を停止することによって制御されてもよい。これにより、砥石14aが窒化炭素膜41に達した時点で研削装置14による検出を停止させ、エピタキシャル基板10のおもて面側を削り過ぎることを抑制することができる。
Alternatively, the grinding amount of the n-
砥石14aの進行速度の低下の検出は、例えば、研削装置14の研削に対する応力の変化を検出する検出器、研削装置14を撮影して得られる画像を用いた砥石14aの進行速度の検出器、または製造管理者の目視などによって行うことができる。これらの検出方法を用いてn型エピタキシャル層21の研削量を制御する場合においても、これらの検出方法による検出の誤差により、砥石14aが想定よりもエピタキシャル基板10の裏面側に進んでしまう場合がある。
To detect a decrease in the traveling speed of the
そのような場合でも、研削量を研削時間で制御する場合と同様に、砥石14aが窒化炭素膜41に達した後は、砥石14aの進行速度を窒化炭素膜41により低下させることができる。このため、窒化炭素膜41を設けない場合と比べて、各誤差によってエピタキシャル基板10のおもて面側の削り過ぎを抑制することができる。以上により、p型エピタキシャル層24が研削され、図1に示したステップS6が完了する。
Even in such a case, after the
図1に示したステップS7について説明する。図20に示すように、ドライエッチャまたはアッシングにより、n型エピタキシャル層21の窪み11に形成された窒化炭素膜41を除去する。アッシングによる窒化炭素膜41の除去は、例えば酸素(O2)ガスを気圧5Paでプラズマ化させた酸素プラズマにより行うことができる。以上により、窒化炭素膜41が除去され、図1に示したステップS7が完了する。
Step S7 shown in FIG. 1 will be described. As shown in FIG. 20, the
図1に示したステップS8について説明する。研磨装置および炭化珪素用スラリ(泥漿)を用いて、図21に示すように、エピタキシャル基板10をおもて面側から研磨する。ステップS8の研磨には、例えば化学機械研磨(Chemical Mechanical Polishing:CMP)を用いることができる。研磨によって、中心線平均粗さRa(JISB0601に規定)を1μm以下、ろ波中心線うねりWca(JISB0610に規定)を10μm以下とする。
Step S8 shown in FIG. 1 will be described. As shown in FIG. 21, the
上述のようにステップS6の研削で窪み11の深さを0.7μm程度とした場合、ステップS8の研磨は、例えばn型エピタキシャル層21のうち窪み11が形成されていない部分の厚さが例えば0.7μm程度だけ薄くなるまで行うようにすることができる。これにより、n型エピタキシャル層21に形成されていた窪み11がなくなり、おもて面がフラットかつ平滑な超接合構造を有するエピタキシャル基板10を製造することができる。製造されたエピタキシャル基板10においては、n型領域とp型領域とが交互に繰り返し配置された並列pn層がおもて面に露出している。
As described above, when the depth of the
エピタキシャル基板10のおもて面をフラットかつ平滑にすることにより、後述の素子構造の形成に支障が生じないようにすることができる。このエピタキシャル基板10は、例えば深さ23.7μm程度の超接合構造を有する。以上により、エピタキシャル基板10のおもて面が研磨され、図1に示したステップS8が完了する。
By making the front surface of the
図2〜図21に示した各工程により、超接合構造を有するエピタキシャル基板10を製造することができる。この製造したエピタキシャル基板10に対してステッパ等を用いて素子構造を形成し、素子構造を形成したエピタキシャル基板10をダイシングすることで、超接合構造を有する炭化珪素半導体装置を製造することができる。
The
このように、実施の形態による製造方法においては、エピタキシャル基板10のおもて面に形成した窪み11に窒化炭素膜41を形成しておく。それにより、トレンチ22の埋め込みで堆積したp型エピタキシャル層24の余分な部分を研削により取り除く際に、エピタキシャル基板10のおもて面の削り過ぎを抑制することができる。したがって、上述の並列pn層が薄くなり過ぎることを抑制し、エピタキシャル基板10から製造したSJ−MOSFETやSJ−PNダイオードなどの炭化珪素半導体装置における素子耐圧やオン抵抗などの特性を設計通りの特性とすることができる。このため、炭化珪素半導体装置の製造における歩留まりの向上を図ることができる。
As described above, in the manufacturing method according to the embodiment, the
図22は、実施の形態にかかる二酸化ケイ素膜のスパッタリングに用いるメタルマスクの一例を示す図である。図22は、図1のステップS2のうち図3に示した工程においてエピタキシャル基板10のおもて面に設置されるメタルマスク30の上面(n型エピタキシャル層21とは反対側の面)を示している。図22に示すように、メタルマスク30は、外形が円形であり、円環部221およびマスク部222を有する。
FIG. 22 is a diagram showing an example of a metal mask used for sputtering the silicon dioxide film according to the embodiment. FIG. 22 shows the upper surface (the surface opposite to the n-type epitaxial layer 21) of the
円環部221は、メタルマスク30の外周に沿った円環形状の部分である。円環部221には、円環形状に沿って等間隔に配置された4箇所のネジ孔221aが設けられている。このネジ孔221aは、エピタキシャル基板10を載置するためのトレイである基板ホルダ(不図示)に設けられた4箇所のネジ孔の位置に対応するように設けられている。
The
マスク部222は、円環部221と繋がり、上述の窪み11を形成する部分をマスクするように設けられている。図22に示す例では、マスク部222は、円環部221に内接するように等間隔に4箇所設けられている。メタルマスク30のうち円環部221およびマスク部222によって囲まれる部分は開口した開口部223になっている。なお、図3においては、メタルマスク30のうちマスク部222の1つが図示されている。
The
図3に示した工程においては、エピタキシャル基板10を基板ホルダ上に載置した状態で、エピタキシャル基板10上にメタルマスク30を被せる。そして、ネジ孔221aを用いてメタルマスク30を基板ホルダにネジ止めすることにより、エピタキシャル基板10が載置された基板ホルダに対してメタルマスク30を固定することができる。
In the step shown in FIG. 3, the
図4に示した工程においては、基板ホルダに対してメタルマスク30を固定した状態でスパッタリングを行うことで、エピタキシャル基板10のおもて面のうち開口部223に対応する部分に二酸化ケイ素膜31が形成される。その結果、図6に示した工程においては、n型エピタキシャル層21のうち円環部221およびマスク部222に対応する部分に窪み11が形成される。
In the process shown in FIG. 4, by performing sputtering with the
マスク部222の形状は、図1に示したステップS8において研磨の終了を判断しやすいように、形成される窪み11が見やすい形状になるように決定されてもよい。例えば、図22に示す例のように、開口部223の形状を、メタルマスク30の中心に向かって尖った角を有する形状とすることで、形成される窪み11も同様の形状となる。これにより、ステップS8の研磨の際に、窪み11を目視しやすく、上述のように窪み11がなくなるまで研磨することが容易になる。
The shape of the
図23は、実施の形態にかかる窒化炭素膜のスパッタリングに用いるメタルマスクの一例を示す図である。図23は、図1のステップS3のうち図7に示した工程において二酸化ケイ素膜31のおもて面に設置されるメタルマスク40の上面を示している。図23に示すように、メタルマスク40は、外形が図22に示したメタルマスク30と同じ円形であり、ネジ孔231および開口部232を有する。メタルマスク40のうち、ネジ孔231および開口部232を除く部分はマスク部になっている。
FIG. 23 is a diagram showing an example of a metal mask used for sputtering the carbon nitride film according to the embodiment. FIG. 23 shows the upper surface of the
ネジ孔231は、図22に示したメタルマスク30のネジ孔221aに対応する位置、すなわち上述の基板ホルダに設けられた4箇所のネジ孔の位置に対応する位置にそれぞれ設けられている。開口部232は、図22に示したメタルマスク30のマスク部222に対応する部分に4箇所設けられている。また、4箇所の開口部232は、メタルマスク40の中心を中心として点対称の位置および形状に形成される。
The screw holes 231 are provided at positions corresponding to the screw holes 221a of the
図23に示す例では、4箇所の開口部232のそれぞれは、1個の円形および2個の矩形の組み合わせになっている。ただし、開口部232の形状はこれに限らず、図22に示したメタルマスク30のマスク部222に対応する部分に含まれていれば、扇型、円形、正方形、長方形、三角形、これらの組み合わせ等の各種の形状とすることができる。
In the example shown in FIG. 23, each of the four
図7に示した工程においては、エピタキシャル基板10を基板ホルダ上に載置した状態でエピタキシャル基板10上にメタルマスク40を被せる。そして、ネジ孔231を用いてメタルマスク40を基板ホルダにネジ止めすることにより、エピタキシャル基板10が載置された基板ホルダに対してメタルマスク40を固定することができる。
In the process shown in FIG. 7, the
図8に示した工程においては、上述のネジ止めを行った状態でスパッタリングを行うことで、エピタキシャル基板10のおもて面のうち開口部232に対応する部分に窒化炭素膜41が形成される。図23に示すメタルマスク40を用いる例では、1個の円形および2個の矩形の組み合わせである形状の窒化炭素膜41が4箇所に形成される。
In the step shown in FIG. 8, the
図24は、実施の形態にかかるエピタキシャル基板の一例を示す図である。図1に示したステップS1〜S9により、例えば図24に示すエピタキシャル基板10が製造される。格子状の複数の素子構造形成領域241は、エピタキシャル基板10の製造に用いられるステッパにより素子構造が形成される各領域(ショット)である。
FIG. 24 is a diagram showing an example of the epitaxial substrate according to the embodiment. By steps S1 to S9 shown in FIG. 1, for example, the
硬質材料形成領域242は、図23に示したメタルマスク40の開口部232の位置、すなわち窒化炭素膜41が形成される位置である。図24の硬質材料形成領域242に示すように、窒化炭素膜41は、素子構造が形成される素子構造形成領域241とは異なる、エピタキシャル基板10の外周付近の部分に形成される。また、窒化炭素膜41は、エピタキシャル基板10の中心を中心として点対称に形成される。ただし、図1のステップS7および図20に示した工程において窒化炭素膜41は除去される。このため、図24に示すエピタキシャル基板10は窒化炭素膜41を含まない。
The hard
また、エピタキシャル基板10にはオリエンテーションフラット243,244が設けられてもよい。オリエンテーションフラット243,244は、エピタキシャル基板10(ウエハ)の向きを合わせるための直線上の切り欠きである。
Further, the
図23に示すエピタキシャル基板10を素子構造形成領域241間の境界に沿ってダイシングし、素子構造形成領域241のそれぞれをチップ状に個片化することで、超接合構造を有する炭化珪素半導体装置を製造することができる。
By dicing the
図25は、実施の形態にかかる炭化珪素基板の製造方法の他の一例を示すフローチャートである。図1において、ステップS7により窒化炭素膜41を除去する製造方法について説明したが、このような製造方法に限らない。例えば、窒化炭素膜41が残留しても後工程において素子構造の形成等への影響が少ない場合は、図25に示すように窒化炭素膜41の除去の工程を省いた製造方法を用いることも可能である。
FIG. 25 is a flowchart showing another example of the method for manufacturing the silicon carbide substrate according to the embodiment. Although the manufacturing method for removing the
図25に示すステップS11〜S16は、それぞれ図1に示したステップS1〜S6と同様である。また、図25に示すステップS17,S18は、それぞれ図1に示したステップS8,S9と同様である。すなわち、図25に示す製造方法は、図1に示した製造方法からステップS7を省いた製造方法である。ただし、図25に示すステップS17における研磨は、例えば、エピタキシャル基板10のおもて面の高さが、除去されていない窒化炭素膜41のおもて面の高さに達するまで行われる。
Steps S11 to S16 shown in FIG. 25 are the same as steps S1 to S6 shown in FIG. 1, respectively. Further, steps S17 and S18 shown in FIG. 25 are the same as steps S8 and S9 shown in FIG. 1, respectively. That is, the manufacturing method shown in FIG. 25 is a manufacturing method in which step S7 is omitted from the manufacturing method shown in FIG. However, the polishing in step S17 shown in FIG. 25 is performed until, for example, the height of the front surface of the
窒化炭素膜41の除去の工程を省いた製造方法により素子構造を有するエピタキシャル基板10を製造する場合、例えば、上述のダイシングを行うライン上に窒化炭素膜41が形成されないように、メタルマスク40の開口部232を形成する。これにより、残留した窒化炭素膜41がダイシングの妨げになることを回避することができる。
When the
または、窒化炭素膜41の除去を、ダイシングの直前、すなわち上述の研磨の後に行うようにしてもよい。これにより、窒化炭素膜41がダイシングの妨げになることを回避することができる。
Alternatively, the
図25に示した例のように、アッシング等による窒化炭素膜41の除去を行わないことで、エピタキシャル基板10の製造工程を減らし、エピタキシャル基板10の製造コストを抑制することができる。
By not removing the
図26は、実施の形態にかかる二酸化ケイ素膜のスパッタリングに用いるメタルマスクの他の一例を示す図である。図26において、図22に示した部分と同様の部分については同一の符号を付して説明を省略する。図1のステップS2のうち図3に示した工程において、エピタキシャル基板10のおもて面に設置されるメタルマスク30として、例えば図26に示すメタルマスク30を用いてもよい。図26に示すメタルマスク30は、外形が円形であり、円環部221およびマスク部261,262を有する。
FIG. 26 is a diagram showing another example of a metal mask used for sputtering the silicon dioxide film according to the embodiment. In FIG. 26, the same parts as those shown in FIG. 22 are designated by the same reference numerals, and the description thereof will be omitted. In the step shown in FIG. 3 in step S2 of FIG. 1, for example, the
マスク部261は、円環部221と繋がり、円環部221とマスク部261により囲まれる部分が、エピタキシャル基板10の素子構造形成領域241(例えば図24参照)に対応する部分となるように設けられている。マスク部262は、円環部221と繋がり、円環部221およびマスク部261によって囲まれる部分を二等分するように細長に設けられている。また、マスク部262は、エピタキシャル基板10の素子構造形成領域241間の境界線と平行、すなわちダイシングを行うラインと平行に設けられる。
The
図26に示すメタルマスク30のうち円環部221およびマスク部261,262によって囲まれる2箇所の部分は開口した開口部263になっている。これにより、図3に示した工程において、開口部263に対応する部分、すなわち素子構造形成領域241が形成される部分のみに二酸化ケイ素膜31が形成される。その結果、図6に示した工程においては、n型エピタキシャル層21のうち円環部221、マスク部261,262に対応する部分に窪み11が形成される。
Of the
図27は、実施の形態にかかる窒化炭素膜のスパッタリングに用いるメタルマスクの他の一例を示す図である。図27において、図23に示した部分と同様の部分については同一の符号を付して説明を省略する。メタルマスク30として図26に示したメタルマスク30を用いる場合に、図1のステップS3のうち図7に示した工程において二酸化ケイ素膜31のおもて面に設置されるメタルマスク40として、例えば図27に示すメタルマスク40を用いることができる。
FIG. 27 is a diagram showing another example of a metal mask used for sputtering the carbon nitride film according to the embodiment. In FIG. 27, the same parts as those shown in FIG. 23 are designated by the same reference numerals, and the description thereof will be omitted. When the
図27に示すメタルマスク40は、外形が図26に示したメタルマスク30と同じ円形であり、円環部271、マスク部272および接続部273を有する。円環部271は、図22,図26に示したメタルマスク30の円環部221と同じ形状である。マスク部272は、図26に示したメタルマスク30の2箇所の開口部263の形状に対応する2箇所のマスク部である。
The
接続部273は、円環部271とマスク部272とを固定して接続するように複数設けられている。また、接続部273は、円環部271とマスク部272とを固定して接続できる強度が維持できる範囲で細長に設けられている。図27に示す例では、メタルマスク40に接続部273が12本設けられている。
A plurality of connecting
また、接続部273は、例えば円環部271やマスク部272と同じメタル材料により形成される。この場合に、円環部271、マスク部272および接続部273は一体形成されていてもよい。ただし、接続部273は円環部271やマスク部272とは異なる材料により形成されていてもよい。
Further, the connecting
図27に示すメタルマスク40のうち円環部271、マスク部272および接続部273によって囲まれる12箇所の部分は開口した開口部274になっている。これにより、図8に示した工程においては、エピタキシャル基板10のおもて面のうち開口部274に対応する12箇所の部分に窒化炭素膜41が形成される。
Of the
開口部274の形状は、例えば図25に示したステップS17において研磨の終了を判断しやすいように、形成される窒化炭素膜41が見やすい形状になるように決定されてもよい。例えば、図27に示す例のように、開口部274の形状を、メタルマスク40の中心に向かって尖った角を有する形状とすることで、形成される窒化炭素膜41も同様の形状となる(例えば図28参照)。これにより、例えば図25に示したステップS17の研磨の際に、窒化炭素膜41を目視しやすく、上述のように窒化炭素膜41に達するまで研磨することが容易になる。
The shape of the
図28は、実施の形態にかかるエピタキシャル基板の他の一例を示す図である。図28において、図24に示した部分と同様の部分については同一の符号を付して説明を省略する。図25に示したS11〜S17の製造方法を行い、その際に図26,図27に示したメタルマスク30,40を用いると、例えば図28に示すエピタキシャル基板10が製造される。
FIG. 28 is a diagram showing another example of the epitaxial substrate according to the embodiment. In FIG. 28, the same parts as those shown in FIG. 24 are designated by the same reference numerals, and the description thereof will be omitted. When the manufacturing methods of S11 to S17 shown in FIG. 25 are performed and the metal masks 30 and 40 shown in FIGS. 26 and 27 are used at that time, for example, the
図25に示した製造方法においては窒化炭素膜41の除去を行わないため、図28に示すように、エピタキシャル基板10のおもて面には窒化炭素膜41が残留する。このように、アッシング等による窒化炭素膜41の除去を行わないことで、エピタキシャル基板10の製造工程を減らし、エピタキシャル基板10の製造コストを抑制することができる。
Since the
また、図26,図27に示したメタルマスク30,40を用いることで、図28に示したエピタキシャル基板10のうち、図27に示したメタルマスク40の開口部274に対応する部分に窒化炭素膜41が形成される。具体的には、エピタキシャル基板10のうち、外周に沿った円環状の部分と、後述の素子構造形成領域241a,241bの部分と、これらを接続する12箇所の細長の部分と、を除いた部分に窒化炭素膜41が形成される。
Further, by using the metal masks 30 and 40 shown in FIGS. 26 and 27, carbon nitride is provided in the portion of the
したがって、例えば図24に示した例よりも窒化炭素膜41を広範囲に形成することができる。これにより、例えば図25に示したステップS16の研削において、研削装置14の砥石14aの進行速度を窒化炭素膜41によってさらに低下させることができる。このため、各誤差によってエピタキシャル基板10のおもて面側の削り過ぎをさらに抑制することができる。
Therefore, for example, the
また、図26,図27に示したメタルマスク30,40を用いる場合は、エピタキシャル基板10のうち、メタルマスク30のマスク部262に対応する細長の部分にも窒化炭素膜41が形成される。この部分の窒化炭素膜41を窒化炭素膜41aとする。窒化炭素膜41aは、エピタキシャル基板10の中央付近を含んで形成されるため、例えば図25に示したステップS16の研削において、エピタキシャル基板10の中央付近、すなわち素子構造が形成される部分の削り過ぎを抑制することができる。
Further, when the metal masks 30 and 40 shown in FIGS. 26 and 27 are used, the
また、図26,図27に示したメタルマスク30,40を用いて窒化炭素膜41aを形成する場合、図28に示すように、窒化炭素膜41aを避けるように図24に示した素子構造形成領域241を素子構造形成領域241a,241bに分けて配置する。素子構造形成領域241a,241bは、エピタキシャル基板10の厚さ方向に垂直な方向に沿って設けられた複数の部分である。
Further, when the
すなわち、素子構造形成領域241a,241bの間には、ダイシングを行うライン上の間隙241cが設けられ、間隙241cに窒化炭素膜41a(上述の窪み11)が形成される。これにより、窒化炭素膜41aが素子構造の形成に影響を与えることを回避することができる。素子構造形成領域241の配置は、素子構造を形成する上述のステッパにおけるショット間隔により調整することができる。
That is, a
このように、エピタキシャル基板10のうち、素子構造形成領域241を囲む外周付近だけでなく、素子構造形成領域241a,241bの間の間隙241c、すなわちエピタキシャル基板10の中央付近にも窒化炭素膜41を形成することができる。このため、特にメタルマスク40より小さい研削装置14を移動させながら研削する場合に、研削装置14が傾いてエピタキシャル基板10の中央付近だけ研削し過ぎてしまうことを抑制し、エピタキシャル基板10のおもて面を均一に研削することができる。また、例えば図25に示したステップS17の研磨においても同様に、エピタキシャル基板10のおもて面を均一に研磨することができる。
As described above, in the
上述の各実施の形態は、それぞれ組み合わせを変えて実施することも可能である。例えば、図1に示した製造方法を行い、その際に図26,図27に示したメタルマスク30,40を用いることも可能である。この場合は、図1に示した製造方法においては窒化炭素膜41の除去が行われるため、例えば図28に示したエピタキシャル基板10が、窒化炭素膜41が除去された状態で製造される。
Each of the above-described embodiments can be implemented in different combinations. For example, it is also possible to perform the manufacturing method shown in FIG. 1 and use the metal masks 30 and 40 shown in FIGS. 26 and 27 at that time. In this case, since the
また、図25に示した製造方法を行い、その際に図22,図23に示したメタルマスク30,40を用いることも可能である。この場合は、図24に示したエピタキシャル基板10が、図23に示したメタルマスク40の開口部232に対応する形状の窒化炭素膜41が残留した状態で製造される。
It is also possible to perform the manufacturing method shown in FIG. 25 and use the metal masks 30 and 40 shown in FIGS. 22 and 23 at that time. In this case, the
硬質材料膜として窒化炭素膜41を用いる場合について説明したが、硬質材料膜は窒化炭素膜41に限らず、硬度がn型エピタキシャル層21より高い各種の材料を用いた膜とすることができる。n型エピタキシャル層21を成長させる炭化珪素のヌープ硬度は、例えば2400以上3000以下程度である。このため、硬質材料膜は、例えばヌープ硬度が3000以上の各種の材料を用いた膜とすることができる。
Although the case where the
また、硬質材料膜は、耐熱温度がp型エピタキシャル層24のエピタキシャル成長温度(例えば1700℃程度)以上である材料を用いた膜であることが望ましい。また、窒化炭素膜41を除去する工程を行う場合は、硬質材料膜は、アッシングやドライエッチングにより除去可能な各種の材料を用いた膜であることが望ましい。
Further, the hard material film is preferably a film using a material whose heat resistant temperature is equal to or higher than the epitaxial growth temperature (for example, about 1700 ° C.) of the p-
例えば、硬質材料膜としてDLC(ダイヤモンドライクカーボン)の膜を用いてもよい。DLCは、窒化炭素膜41と同様にスパッタリングにより形成することができる。この場合も、負バイアスをかけながらスパッタリングを行うことにより、より硬度が高いDLCの膜を形成することができる。ただし、DLCのスパッタリングは、例えばアルゴンガス中で行う。
For example, a DLC (diamond-like carbon) film may be used as the hard material film. The DLC can be formed by sputtering like the
以上、説明したように、実施の形態によれば、炭化珪素からなる第1導電型の半導体基板のおもて面側に、トレンチとは別の窪みを設けてその窪み内に硬質材料膜を形成しておくことができる。これにより、第2導電型エピタキシャル層によるトレンチの埋め込み後の第2導電型エピタキシャル層の研削において、研削位置が硬質材料膜に達すると、硬質材料膜によって研削の進行速度を低下させることができる。このため、第2導電型エピタキシャル層を研削し過ぎることを抑制して炭化珪素半導体装置の歩留まりの向上を図ることができる。 As described above, according to the embodiment, a recess different from the trench is provided on the front surface side of the first conductive type semiconductor substrate made of silicon carbide, and a hard material film is formed in the recess. It can be formed. As a result, in the grinding of the second conductive type epitaxial layer after the trench is embedded by the second conductive type epitaxial layer, when the grinding position reaches the hard material film, the progress speed of the grinding can be reduced by the hard material film. Therefore, it is possible to suppress excessive grinding of the second conductive type epitaxial layer and improve the yield of the silicon carbide semiconductor device.
以上において本発明は種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、各実施の形態では第1導電型をn型とし、第2導電型をp型としたが、本発明は第1導電型をp型とし、第2導電型をn型としても同様に成り立つ。 In the above, the present invention can be variously modified, and in each of the above-described embodiments, for example, the dimensions of each part, the impurity concentration, and the like are set in various ways according to the required specifications and the like. Further, in each embodiment, the first conductive type is n-type and the second conductive type is p-type, but in the present invention, the first conductive type is p-type and the second conductive type is n-type. It holds.
以上のように、本発明にかかる炭化珪素基板の製造方法および炭化珪素基板は、第1導電型領域と第2導電型領域とが交互に繰り返し配置された並列pn層を備えた炭化珪素半導体装置の製造に有用である。 As described above, the method for manufacturing a silicon carbide substrate and the silicon carbide substrate according to the present invention are silicon carbide semiconductor devices provided with parallel pn layers in which first conductive type regions and second conductive type regions are alternately and repeatedly arranged. It is useful for the production of.
1 n+型出発基板
10 エピタキシャル基板
11 窪み
12 炭化珪素多結晶膜
13 高さ位置
14 研削装置
14a 砥石
21 n型エピタキシャル層
22 トレンチ
24 p型エピタキシャル層
30,40 メタルマスク
31,51 二酸化ケイ素膜
32 レジスト膜
41,41a 窒化炭素膜
61 フォトレジスト
221,271 円環部
221a,231 ネジ孔
222,261,262,272 マスク部
223,232,263,274 開口部
241,241a,241b 素子構造形成領域
241c 間隙
242 硬質材料形成領域
243,244 オリエンテーションフラット
273 接続部
1 n +
Claims (9)
前記半導体基板の前記一方の主面の一部から前記半導体基板の主面と直交する厚さ方向へ向かう窪みを形成する第1工程と、
前記第1工程の後、前記半導体基板より硬度が高い硬質材料膜を前記窪み内に形成する第2工程と、
前記半導体基板の前記一方の主面のうち前記窪みが形成される前記一部とは異なる部分から前記厚さ方向へ向かうトレンチを形成する第3工程と、
前記第3工程の後、前記半導体基板の前記一方の主面に前記第2導電型領域となる第2導電型エピタキシャル層を成長させることにより、前記トレンチの内部を前記第2導電型エピタキシャル層で埋め込み前記並列pn層を形成する第4工程と、
前記第2工程および前記第4工程の後、前記第2導電型エピタキシャル層を少なくとも前記硬質材料膜に達するまで研削し、前記並列pn層を前記半導体基板の前記一方の主面に露出させる第5工程と、
を含むことを特徴とする炭化珪素基板の製造方法。 A first conductive type semiconductor substrate made of silicon carbide is provided with a parallel pn layer in which a first conductive type region and a second conductive type region are alternately and repeatedly arranged in a direction parallel to one main surface of the semiconductor substrate. This is a method for manufacturing a silicon carbide substrate.
A first step of forming a recess from a part of the one main surface of the semiconductor substrate toward a thickness direction orthogonal to the main surface of the semiconductor substrate.
After the first step, a second step of forming a hard material film having a hardness higher than that of the semiconductor substrate in the recess, and
A third step of forming a trench in the thickness direction from a portion of the one main surface of the semiconductor substrate that is different from the portion where the recess is formed.
After the third step, by growing a second conductive type epitaxial layer to be the second conductive type region on the one main surface of the semiconductor substrate, the inside of the trench is formed by the second conductive type epitaxial layer. The fourth step of forming the embedded parallel pn layer and
After the second step and the fourth step, the second conductive type epitaxial layer is ground until it reaches at least the hard material film, and the parallel pn layer is exposed on the one main surface of the semiconductor substrate. Process and
A method for producing a silicon carbide substrate, which comprises.
前記第2工程において、前記半導体基板の前記一方の主面のうち前記第6工程により前記素子構造が形成される部分とは異なる部分に前記窪みを形成することを特徴とする請求項1または2に記載の炭化珪素基板の製造方法。 After the fifth step, the sixth step of forming an element structure on the semiconductor substrate is included.
Claim 1 or 2 characterized in that, in the second step, the recess is formed in a portion of the one main surface of the semiconductor substrate that is different from the portion where the element structure is formed by the sixth step. The method for manufacturing a silicon carbide substrate according to the above.
前記第2工程において、前記半導体基板の前記一方の主面のうち、前記複数の部分を囲む部分と、前記間隙の部分と、に前記窪みを形成する、
ことを特徴とする請求項3に記載の炭化珪素基板の製造方法。 The semiconductor substrate has a plurality of portions along a direction perpendicular to the thickness direction, and a gap is provided between two adjacent portions of the plurality of portions.
In the second step, the recess is formed in a portion of the one main surface of the semiconductor substrate that surrounds the plurality of portions and a portion in the gap.
The method for manufacturing a silicon carbide substrate according to claim 3, wherein the silicon carbide substrate is manufactured.
前記第7工程において、前記間隙に沿って前記ダイシングを行うことを特徴とする請求項4に記載の炭化珪素基板の製造方法。 After the sixth step, a seventh step of dicing the element structure into chips is included.
The method for producing a silicon carbide substrate according to claim 4, wherein the dicing is performed along the gap in the seventh step.
前記半導体基板は、前記半導体基板の前記一方の主面のうち素子構造が形成された部分とは異なる部分から前記半導体基板の主面と直交する方向へ向かう窪みを有し、前記半導体基板より硬度が高い硬質材料膜を前記窪み内に有することを特徴とする炭化珪素基板。 A first conductive type semiconductor substrate made of silicon carbide is provided with a parallel pn layer in which a first conductive type region and a second conductive type region are alternately and repeatedly arranged in a direction parallel to one main surface of the semiconductor substrate. Silicon carbide substrate
The semiconductor substrate has a recess in a direction orthogonal to the main surface of the semiconductor substrate from a portion of the one main surface of the semiconductor substrate that is different from the portion where the element structure is formed, and is harder than the semiconductor substrate. A silicon carbide substrate having a hard material film having a high hardness in the recess.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019086359A JP7283211B2 (en) | 2019-04-26 | 2019-04-26 | Silicon carbide substrate manufacturing method and silicon carbide substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019086359A JP7283211B2 (en) | 2019-04-26 | 2019-04-26 | Silicon carbide substrate manufacturing method and silicon carbide substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020181966A true JP2020181966A (en) | 2020-11-05 |
JP7283211B2 JP7283211B2 (en) | 2023-05-30 |
Family
ID=73024863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019086359A Active JP7283211B2 (en) | 2019-04-26 | 2019-04-26 | Silicon carbide substrate manufacturing method and silicon carbide substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7283211B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326665A (en) * | 1995-04-05 | 1995-12-12 | Sony Corp | Manufacture of soi substrate and manufacture of semiconductor device |
JP2005072191A (en) * | 2003-08-22 | 2005-03-17 | Fuji Electric Holdings Co Ltd | Method for manufacturing semiconductor substrate |
JP2007096138A (en) * | 2005-09-29 | 2007-04-12 | Denso Corp | Semiconductor substrate and manufacturing and evaluating methods thereof, and vertical super junction mos device |
JP2007096139A (en) * | 2005-09-29 | 2007-04-12 | Denso Corp | Method of manufacturing semiconductor substrate |
-
2019
- 2019-04-26 JP JP2019086359A patent/JP7283211B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326665A (en) * | 1995-04-05 | 1995-12-12 | Sony Corp | Manufacture of soi substrate and manufacture of semiconductor device |
JP2005072191A (en) * | 2003-08-22 | 2005-03-17 | Fuji Electric Holdings Co Ltd | Method for manufacturing semiconductor substrate |
JP2007096138A (en) * | 2005-09-29 | 2007-04-12 | Denso Corp | Semiconductor substrate and manufacturing and evaluating methods thereof, and vertical super junction mos device |
JP2007096139A (en) * | 2005-09-29 | 2007-04-12 | Denso Corp | Method of manufacturing semiconductor substrate |
Also Published As
Publication number | Publication date |
---|---|
JP7283211B2 (en) | 2023-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3032574A1 (en) | Silicon carbide semiconductor substrate, method for producing same, and method for producing silicon carbide semiconductor device | |
TWI645561B (en) | Semiconductor device and method of manufacturing same | |
US10050109B2 (en) | Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device | |
JP5803979B2 (en) | Silicon carbide substrate and silicon carbide semiconductor device, and method for manufacturing silicon carbide substrate and silicon carbide semiconductor device | |
JP6723219B2 (en) | SiC epitaxial wafer and method for manufacturing SiC epitaxial wafer | |
US9818608B2 (en) | Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device where depression supression layer is formed on backside surface of base substrate opposite to main surface on which epitaxial layer is formed | |
WO2019009181A1 (en) | Single-crystal substrate and silicon carbide substrate | |
JP3897963B2 (en) | Semiconductor wafer and manufacturing method thereof | |
JP7283211B2 (en) | Silicon carbide substrate manufacturing method and silicon carbide substrate | |
JP7125252B2 (en) | SiC epitaxial wafer and manufacturing method thereof | |
JP2020518129A (en) | Method for depositing a layer by using a susceptor and a susceptor for holding a semiconductor wafer having oriented notches during the deposition of the layer on the surface of the semiconductor wafer | |
JP6645896B2 (en) | Method for manufacturing silicon carbide semiconductor substrate | |
JP2012204568A (en) | Semiconductor device manufacturing method | |
CN112701079B (en) | SON structure and preparation method thereof | |
JP5363370B2 (en) | Method for producing highly oriented diamond film | |
JP7338759B2 (en) | 4H-SiC single crystal substrate | |
JP2017183729A (en) | Silicon carbide semiconductor substrate and manufacturing method of the same, and silicon carbide semiconductor device manufacturing method | |
JP2011187887A (en) | Method of manufacturing epitaxial wafer | |
JP2010129938A (en) | Method of manufacturing electronic device | |
JP7031148B2 (en) | Manufacturing method of silicon carbide semiconductor device | |
JP6627304B2 (en) | Substrate with silicon carbide film, semiconductor device, and method of manufacturing substrate with silicon carbide film | |
TW202347785A (en) | Power device structures and methods of making | |
JP2019194640A (en) | Method for producing semiconductor device | |
JP2020198420A (en) | Manufacturing method for epitaxial wafer and susceptor | |
JP2021092718A (en) | Method for producing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7283211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |