JP2020178442A - ワイヤレス受電装置のコントロール回路、電子機器、ワイヤレス受電装置の制御方法 - Google Patents

Abstract

【課題】整流電圧を抑制可能なワイヤレス給電のコントロール回路を提供する。【解決手段】同期整流回路４２０は、ブリッジ回路４２２を形成する複数のトランジスタおよび複数のトランジスタを制御する同期整流コントローラ４２４を含み、受信アンテナ３０１に流れる電流を整流し、整流（ＲＣＴ）端子から出力する。抑制処理部４１６は、ＲＣＴ端子に生ずる整流電圧ＶＲＣＴの抑制のために、同期整流コントローラ４２４によるスイッチング制御のパラメータを変化させる。【選択図】図３

Description

本発明は、ワイヤレス給電技術に関する。

近年、電子機器への給電方式として、ワイヤレス給電が普及の兆しを見せている。ワイヤレス給電には、電磁誘導（MI：Magnetic Induction）方式と磁気共鳴（MR：Magnetic Resonance）方式の２つの方式が存在するが、ＭＩ方式では、現在、ＷＰＣ（Wireless Power Consortium）が策定した規格「Qi」が主流となっている。

図１は、Ｑｉ規格に準拠したワイヤレス給電システム１００Ｒの構成を示す図である。給電システム１００Ｒは、送電装置２００Ｒ（ＴＸ、Power Transmitter）と受電装置３００Ｒ（ＲＸ、Power Receiver）を備える。受電装置３００Ｒは、携帯電話端末、スマートフォン、オーディオプレイヤ、ゲーム機器、タブレット端末などの電子機器に搭載される。

送電装置２００Ｒは、送信コイル（１次コイル）２０２、ドライバ２０４、コントローラ２０６、復調器２０８を備える。ドライバ２０４は、Ｈブリッジ回路（フルブリッジ回路）あるいはハーフブリッジ回路を含み、送信コイル２０２に駆動信号Ｓ１、具体的には交流の駆動信号を印加し、送信コイル２０２に流れる駆動電流により、送信コイル２０２に電磁界の電力信号Ｓ２を発生させる。コントローラ２０６は、送電装置２００Ｒ全体を統括的に制御するものであり、具体的には、ドライバ２０４のスイッチング周波数、あるいはスイッチングのデューティ比、位相などを制御することにより、送信電力を変化させる。

受電装置３００Ｒは、受信アンテナ３０１、整流回路３０４、平滑コンデンサ３０６、電源回路３０８、変調器３１０、コントローラ３１２、を備える。受信アンテナ３０１は、直列に接続された受信コイル３０２および共振キャパシタ３０３を含み、送信コイル２０２からの電力信号Ｓ２を受信するとともに、制御信号Ｓ３を送信コイル２０２に対して送信する。整流回路３０４および平滑コンデンサ３０６は、電力信号Ｓ２に応じて受信コイル３０２に誘起される電流Ｉ_ＲＸを整流・平滑化し、直流電圧Ｖ_ＲＣＴに変換する。

電源回路３０８は、直流電圧Ｖ_ＲＣＴを昇圧あるいは降圧し、コントローラ３１２やその他の負荷５０２に供給する。あるいは負荷５０２は二次電池を含み、電源回路３０８は二次電池を充電するチャージャーを含んでもよい。

Ｑｉ規格（あるいはＰＭＡ規格）では、送電装置２００Ｒと受電装置３００Ｒの間で通信プロトコルが定められており、受電装置３００Ｒから送電装置２００Ｒに対して、制御信号Ｓ３による情報の伝達が可能となっている。この制御信号Ｓ３は、後方散乱変調（Backscatter modulation）を利用して、ＡＳＫ（Amplitude Shift Keying）により受信コイル３０２（２次コイル）から送信コイル２０２に送信される。

この制御信号Ｓ３には、たとえば、受電装置３００Ｒに対する電力供給量を指示する電力制御データ（パケットともいう）、受電装置３００Ｒの固有の情報を示すデータなどが含まれる。復調器２０８は、送信コイル２０２の電流あるいは電圧に含まれる制御信号Ｓ３を復調する。コントローラ２０６は、復調された制御信号Ｓ３に含まれる電力制御データにもとづいて、ドライバ２０４を制御する。

特開２０１３−０３８８５４号公報 特開２０１４−１０７９７１号公報

本発明者は、１個の送電装置２００から、複数の受電装置３００に対して同時に給電する技術（Shared-modeという）について検討し、以下の課題を認識するに至った。

図２は、複数の受電装置３００Ａ，３００Ｂが共通の送電装置２００から給電を受ける様子を示す図である。ひとつの受電装置３００Ａはすでに満充電状態であり、別の受電装置３００Ｂが要充電状態（非満充電状態）であるとする。この状況では、受電装置３００Ａに対する送信電力の低下（あるいは給電停止）よりも、受電装置３００Ｂへの給電が優先される。

このとき、送電装置２００が放射する電力信号の一部は、受電装置３００Ａにも供給される。そうすると、受電装置３００Ａにおいて、過大な整流電流Ｉ_ＲＣＴが平滑コンデンサ３０６に供給され続け、整流電圧Ｖ_ＲＣＴが上昇し、やがて過電圧状態となる。

受電装置３００における過電圧状態は、Shared-mode中に限って発生するものではなく、送電装置２００と受電装置３００が一対一で動作する場合にも発生しうる。

過電圧状態を防止するために、受信アンテナ３０１の共振周波数をデチューニングさせる保護回路が設けられる場合がある。この保護回路は、共振周波数をシフトさせるための複数のキャパシタと、複数のキャパシタの受信アンテナ３０１への接離を制御するためのスイッチが必要となり、部品点数や回路面積が大きくなる。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、整流電圧を抑制可能なワイヤレス給電における受電用のコントロール回路の提供にある。

本発明のある態様は、ワイヤレス受電装置のコントロール回路に関する。コントロール回路は、受信アンテナが接続される第１交流端子および第２交流端子と、整流端子と、受信アンテナに流れる電流を整流し、整流端子から出力する同期整流回路と、を備える。同期整流回路は、ブリッジ回路を形成する複数のトランジスタおよび複数のトランジスタを制御する同期整流コントローラを含み、受信アンテナに流れる電流を整流し、整流端子から出力する同期整流回路と、整流端子に生ずる整流電圧の抑制のために、同期整流コントローラによるスイッチング制御のパラメータを変化させる抑制処理部と、を備える。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、受電装置において整流電圧の上昇を制御できる。

Ｑｉ規格に準拠したワイヤレス給電システムの構成を示す図である。 複数の受電装置が共通の送電装置から給電を受ける様子を示す図である。 実施の形態に係るコントロールＩＣを備える受電装置のブロック図である。 図３の受電装置の動作波形図である。 同期整流回路の構成例を示す回路図である。 図５の同期整流回路の動作波形図である。 オフ遅延時間を固定したときの整流電圧Ｖ_ＲＣＴの波形図である。 定常状態における、オフ遅延時間と整流電圧Ｖ_ＲＣＴの関係を示す図である。 抑制処理部の構成例を示すブロック図である。 変形例に係る抑制処理部の動作を説明する図である。 実施の形態に係る受電装置を備える電子機器を示す図である。

（実施の形態の概要）
本明細書に開示される一実施の形態は、ワイヤレス受電装置（単に受電装置という）のコントロール回路に関する。コントロール回路は、受信アンテナが接続される第１交流端子および第２交流端子と、整流端子と、受信アンテナに流れる電流を整流し、整流端子から出力する同期整流回路と、を備える。同期整流回路は、フルブリッジ回路を形成する複数のトランジスタおよび複数のトランジスタを制御する同期整流コントローラを含み、受信アンテナに流れる電流を整流し、整流端子から出力する同期整流回路と、整流端子に生ずる整流電圧に応じて、同期整流コントローラによるスイッチング制御のパラメータを変化させる抑制処理部と、を備える。

整流電圧が制御不能である場合に、スイッチング制御のパラメータを変化させて、整流端子に出力される電流の量を抑制し、あるいは整流端子から電荷を引き抜くことで、整流電圧の上昇を抑制でき、あるいは整流電圧を低下させることができる。

コントロール回路は、整流電圧とその目標値の誤差を示すコントロールエラーパケットを生成するコントローラと、コントロールエラーパケットに応じて受信アンテナに変調信号を印加する変調器と、をさらに備えてもよい。

抑制処理部は、整流電圧が目標値に収束しないときに、スイッチング制御のパラメータを初期値から変化させてもよい。

抑制処理部は、コントロールエラーパケットが非ゼロの状態が持続すると、スイッチング制御のパラメータを変化させてもよい。

抑制処理部は、コントロールエラーパケットがゼロに近づくように、スイッチング制御のパラメータを段階的に変化させてもよい。これにより、整流電圧を目標電圧に収束させることができる。

抑制処理部は、整流電圧をしきい値電圧と比較し、比較結果に応じてスイッチング制御のパラメータを変化させてもよい。

同期整流コントローラは、第１交流端子の電圧とゼロ近傍の第１しきい値電圧との比較結果を示す第１比較信号を生成する第１コンパレータと、第２交流端子の電圧とゼロ近傍の第２しきい値電圧との比較結果を示す第２比較信号を生成する第２コンパレータと、第１比較信号と第２比較信号にもとづいて、複数のトランジスタを制御するロジック回路と、を含んでもよい。

複数のトランジスタのうち、整流端子と第１交流端子の間に設けられるひとつを、第１ハイサイドトランジスタ、整流端子と前記第２交流端子の間に設けられるひとつを第２ハイサイドトランジスタ、第１交流端子と接地の間に設けられるひとつを第１ローサイドトランジスタ、第２交流端子と前記接地の間に設けられるひとつを第２ローサイドトランジスタとする。ロジック回路は、第１比較信号の一方のエッジに応答して第２ハイサイドトランジスタと第１ローサイドトランジスタからなる第１ペアをターンオンし、第１比較信号の他方のエッジから、第１オフ遅延時間の経過後に、第１ペアをターンオフし、第２比較信号の一方のエッジに応答して第１ハイサイドトランジスタと第２ローサイドトランジスタからなる第２ペアをターンオンし、第２比較信号の他方のエッジから、第２オフ遅延時間の経過後に、第２ペアをターンオフする動作を繰り返してもよい。

第１オフ遅延時間と第２オフ遅延時間が、抑制処理部が変化させるパラメータであってもよい。すなわち整流端子の電圧に応じて第１オフ遅延時間と第２オフ遅延時間の組み合わせを、相対的に大きくすることで、整流端子への電流供給量を減少させることができ、整流電圧の上昇を抑制し、あるいは強制的に低下させることができる。

抑制処理部は、整流電圧が過電圧しきい値電圧を超えると、第１オフ遅延時間と第２オフ遅延時間を長くしてもよい。

第１しきい値電圧および第２しきい値電圧が、抑制処理部が切り替えるパラメータであってもよい。すなわち整流端子の電圧に応じて、しきい値電圧をシフトさせることで、第１比較信号と第２比較信号のエッジのタイミングをシフトさせることができる。

（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図３は、実施の形態に係るコントロールＩＣ４００を備える受電装置３００のブロック図である。受電装置３００は、Ｑｉ規格に準拠するものとする。

受電装置３００は、主として、受信アンテナ３０１と、コントロールＩＣ４００と、その他周辺の回路部品を備える。コントロールＩＣ４００は、受電装置３００の主要部品を１パッケージに収容したものである。

受信アンテナ３０１は、直列に接続された受信コイル３０２および共振キャパシタ３０３を含む。受信アンテナ３０１は、コントロールＩＣ４００の交流端子ＡＣ１，ＡＣ２の間に接続される。

コントロールＩＣ４００は、コントローラ４１０、同期整流回路４２０、電源回路４３０、電流検出回路４３２を備える。

コントローラ４１０は、受電装置３００を統合的に制御する。コントローラ４１０は、プロセッサコアとソフトウェアプログラムの組み合わせで実装してもよいし、ハードウェアで実装してもよい。コントローラ４１０の機能はさまざまであるが、たとえばワイヤレス送電装置に送信すべきパケットを生成し、このパケットにもとづいて変調器４４０を駆動し、ＡＭ変調信号をコイル電流（コイル電圧）に重畳する。これにより送信コイルの電流（あるいは電圧）が偏移し、送電装置２００にパケットが送信される。変調器４４０の構成は特に限定されないが、たとえばオープンドレインのトランジスタのペアと、２つのトランジスタのドレインのペアと、ＡＣ１、ＡＣ２端子の間に設けられるキャパシタのペアと、を含むのが一般的である。

同期整流回路４２０は、ＡＣ１端子とＡＣ２端子に接続され、受信アンテナ３０１に流れる電流Ｉ_{ＣＯＩＬ（ＲＸ）}を整流し、ＲＣＴ端子に全波整流して出力する。ＲＣＴ端子には、平滑コンデンサ３０６が接続される。ＲＣＴ端子に生ずる電圧を、整流電圧Ｖ_ＲＣＴという。同期整流回路４２０は、複数のトランジスタで構成されるブリッジ回路４２２と、ブリッジ回路４２２の複数のトランジスタを駆動する同期整流コントローラ４２４を含む。同期整流コントローラ４２４は、ＡＣ１端子とＡＣ２端子の電圧にもとづいて、ブリッジ回路４２２の複数のトランジスタを制御する。

複数のトランジスタのうち、ＲＣＴ端子とＡＣ１端子の間に設けられるひとつを、第１ハイサイドトランジスタＭＨ１、ＲＣＴ端子とＡＣ２端子の間に設けられるひとつを第２ハイサイドトランジスタＭＨ２、ＡＣ１端子と接地の間に設けられるひとつを第１ローサイドトランジスタＭＬ１、ＡＣ２端子と接地の間に設けられるひとつを第２ローサイドトランジスタＭＬ２と称する。

電源回路４３０は、リニアレギュレータ（ＬＤＯ：Low Drop Outputともいう）であり、整流電圧Ｖ_ＲＣＴを受け、所定の目標レベルに安定化された出力電圧Ｖ_ＯＵＴを生成する。出力電圧Ｖ_ＯＵＴは、ＯＵＴ端子から負荷５０２に出力される。負荷５０２は典型的にはバッテリとその充電回路を含みうる。

電源回路４３０と付随して、電流検出回路４３２が設けられる。電流検出回路４３２は、電源回路に流れる電流Ｉ_ＯＵＴを検出し、その電流量を示す電流検出信号Ｖｃｓを生成する。上述のＡ／Ｄコンバータ４１２は、この電流検出信号Ｖｃｓをデジタル値に変換する。

コントローラ４１０は、コントロールＩＣ４００の各部の電気的状態を監視し、コントロールＩＣ４００を統合的に制御する。コントローラ４１０の機能のひとつは、整流電圧Ｖ_ＲＣＴとその目標電圧（ＤＰ：Desired Point）との誤差を示すコントロールエラー（ＣＥ）パケットを生成することである。ＣＥパケットを受信した送電装置２００は、ＣＥパケットに応じて送信電力を増減させる。これにより、整流電圧Ｖ_ＲＣＴが目標電圧ＤＰに近づくようにフィードバックがかかる。このフィードバックがうまく動作している状態を、正常状態と称する。

またコントローラ４１０は、受信電力Ｐ_ＲＸを計算したり、電源回路４３０の出力電圧Ｖ_ＯＵＴの目標値を制御する機能を有する。たとえばコントローラ４１０と付随してＡ／Ｄコンバータ４１２が設けられる。Ａ／Ｄコンバータ４１２は、整流電圧Ｖ_ＲＣＴ、電源回路４３０に流れる電流Ｉ_ＯＵＴなどをデジタル信号に変換し、コントローラ４１０に供給する。

コントロールＩＣ４００には、抑制処理部４１６が設けられる。抑制処理部４１６は、コントローラ４１０の一部として実装してもよい。抑制処理部４１６は、整流電圧Ｖ_ＲＣＴに応じて、同期整流コントローラ４２４によるスイッチング制御のパラメータを変化させる。

上述のように、正常状態において、整流電圧Ｖ_ＲＣＴは目標電圧ＤＰに近づくようにフィードバックがかかる。しかしながら複数の受電装置が、同じ送電装置から給電されるような状況では、必ずしも自身が生成したＣＥパケットが優先されるとは限らない。そうすると、あるコントロールＩＣ４００が送信電力を低下させるＣＥパケットを生成したとしても、そのコントロールＩＣ４００を搭載する受電装置３００が受信する受信電力は増加し、整流電圧Ｖ_ＲＣＴが上昇し続けるような状況も生じるうる。これを制御不能状態と称する。

抑制処理部４１６は、ＣＥパケットにもとづく整流電圧Ｖ_ＲＣＴの制御が不能な状況において、スイッチング制御のパラメータを変化させるとよい。たとえば抑制処理部４１６は、受電装置３００に対してＣＥパケットを送信しているにもかかわらず、整流電圧Ｖ_ＲＣＴが目標値ＤＰに収束しないときに、スイッチング制御のパラメータを初期値φ_０から変化させてもよい。

上述のように、コントロールＩＣ４００においては、整流電圧Ｖ_ＲＣＴとその目標値ＤＰの誤差を示すＣＥパケットが生成されている。整流電圧Ｖ_ＲＣＴのフィードバック制御が有効であるとき、ＣＥパケットの値はゼロ近傍に収束している。反対に、フィードバック制御が無効になると、整流電圧Ｖ_ＲＣＴは目標値ＤＰから逸脱し、ＣＰパケットが非ゼロの値となる。そこで抑制処理部４１６はＣＥパケットにもとづいて、スイッチング制御のパラメータを制御してもよい。

より好ましくは抑制処理部４１６は、ＣＥパケットがゼロに近づくように、パラメータＰＡＲＡＭを変化させてもよい。この場合、受電装置３００からの送信電力を変化させるメインのフィードバックループに加えて、同期整流回路４２０のスイッチング制御のパラメータを変化させるサブのフィードバックループが形成されるものと把握できる。ただし、２つのフィードバックループが同時に動作すると、制御が不安定になったり、給電効率が低下するおそれがある。そこで、メインのフィードバックループがうまく動作しない制御不能状態においてのみ、サブのフィードバックループを有効化してもよい。

以上がコントロールＩＣ４００の構成である。続いてその保護動作を説明する。

図４は、図３の受電装置３００の動作波形図である。同期整流コントローラ４２４のスイッチング制御のタイミングは、少なくともひとつのパラメータＰＡＲＡＭにもとづいて規定される。このパラメータＰＡＲＡＭとしては、同期整流回路４２０がＲＣＴ端子に出力する電流に影響を与えるものを選択すればよい。時刻ｔ_０より前は、整流電圧Ｖ_ＲＣＴはＣＥパケットにもとづく送信電力の調整によって、目標電圧ＤＰに安定化されている。このとき、パラメータＰＡＲＡＭは正常状態に最適化された初期値φ_０である。

時刻ｔ_０に、整流電圧Ｖ_ＲＣＴの制御不能な状況が発生すると、ＣＥパケットが非ゼロとなる。そうすると抑制処理部４１６は、パラメータＰＡＲＡＭの値を、初期値φ_０から変化させる。パラメータＰＡＲＡＭが初期値φ_０から逸脱すると、ＲＣＴ端子に接続される平滑コンデンサ３０６に供給される電流量が減り、あるいは平滑コンデンサ３０６から電荷が放電され、整流電圧Ｖ_ＲＣＴの上昇が抑制され、あるいは整流電圧Ｖ_ＲＣＴが強制的に低下する。その後、抑制処理部４１６は、整流電圧Ｖ_ＲＣＴが目標電圧ＤＰに近づくように、パラメータＰＡＲＡＭを変化させてもよい。

以上がコントロールＩＣ４００の動作である。このコントロールＩＣ４００によれば、整流電圧Ｖ_ＲＣＴが制御不能である場合に、スイッチング制御のパラメータＰＡＲＡＭを変化させて、ＲＣＴ端子に出力される電流の量を抑制し、あるいはＲＣＴ端子から電荷を引き抜くことで、整流電圧Ｖ_ＲＣＴの上昇を抑制でき、あるいは整流電圧Ｖ_ＲＣＴを低下させることができる。つまり、整流電圧Ｖ_ＲＣＴを受電装置３００単体で制御可能となる。

抑制処理部４１６によって十分な過電圧抑制効果が得られる場合には、抑制処理部４１６を過電圧保護回路として動作させることも可能である。この場合、デチューニング用のキャパシタやトランジスタを削減できる。またキャパシタやトランジスタを接続するためのパッドや端子が不要となるため、コントロールＩＣ４００のコストやサイズを小さくできる。また部品と配線の物理的な接続箇所が減るため、断線故障などのリスクも低減できる。

続いて、抑制処理部４１６が制御する同期整流コントローラ４２４におけるパラメータの例を説明する。パラメータは、ブリッジ回路４２２のインピーダンスに影響を及ぼすものであれば特に限定されないが、たとえば以下のようなものが例示される。

図５は、同期整流回路４２０の構成例を示す回路図である。同期整流コントローラ４２４は、第１コンパレータＣＯＭＰ１、第２コンパレータＣＯＭＰ２、ロジック回路４２６、複数のドライバＤＲ１〜ＤＲ４を含む。

第１コンパレータＣＯＭＰ１は、ＡＣ１端子の電圧Ｖ_ＡＣ１とゼロ近傍の第１しきい値電圧Ｖ_ＺＣ１との比較結果を示す第１比較信号（Ｖ１ＧＤＥＴ信号）を生成する。第２コンパレータＣＯＭＰ２は、ＡＣ２端子の電圧Ｖ_ＡＣ２とゼロ近傍の第２しきい値電圧Ｖ_ＺＣ２との比較結果を示す第２比較信号（Ｖ２ＧＤＥＴ信号）を生成する。第１コンパレータＣＯＭＰ１、第２コンパレータＣＯＭＰ２は、ヒステリシスコンパレータを用いることができ、この場合、第１しきい値電圧Ｖ_ＺＣ１は、Ｖ_ＺＣ１Ｈ，Ｖ_ＺＣ１Ｌの２レベルで遷移する。同様に、第２しきい値電圧Ｖ_ＺＣ２は、Ｖ_ＺＣ２Ｈ，Ｖ_ＺＣ２Ｌの２レベルで遷移する。なお、Ｖ１ＧＤＥＴ信号、ＶＧ２ＤＥＴ信号の論理レベル（ハイ・ロー）は例示であり、コンパレータの極性や、インバータによる論理反転によって入れ替えることができる。

ロジック回路４２６は、Ｖ１ＧＤＥＴ信号とＶ２ＧＤＥＴ信号にもとづいて、４個のトランジスタＭＨ１，ＭＨ２，ＭＬ１，ＭＬ２を制御するためのゲート制御信号Ｈ１Ｇ，Ｈ２Ｇ，Ｌ１Ｇ，Ｌ２Ｇを生成する。４個のドライバＤＲ１〜ＤＲ４は、ゲート制御信号Ｈ１Ｇ，Ｈ２Ｇ，Ｌ１Ｇ，Ｌ２Ｇにもとづいて４個のトランジスタＭＨ１，ＭＨ２，ＭＬ１，ＭＬ２を駆動する。

図６は、図５の同期整流回路４２０の動作波形図である。コイル電流Ｉ_{ＣＯＩＬ（ＲＸ）}は、図５における矢印の方向を正にとっている。時刻ｔ_０に、電圧Ｖ_ＡＣ１がしきい値Ｖ_ＺＣ１Ｌまで低下すると、Ｖ１ＧＤＥＴ信号がハイレベルに遷移する。Ｖ１ＧＤＥＴ信号の一方のエッジ（たとえばポジエッジ）に応答して、たとえば、時刻ｔ_０から第１オン遅延時間τ_ＯＮ１経過後の時刻ｔ_１に、第２ハイサイドトランジスタＭＨ２と第１ローサイドトランジスタＭＬ１のペアがターンオンする。

時刻ｔ_２に、電圧Ｖ_ＡＣ１がしきい値Ｖ_ＺＣ１Ｈまで上昇すると、Ｖ１ＧＤＥＴ信号がローレベルに遷移する。Ｖ１ＧＤＥＴ信号の他方のエッジ（ネガエッジ）から、第１オフ遅延時間τ_ＯＦＦ１の経過後の時刻ｔ_３に、第２ハイサイドトランジスタＭＨ２と第１ローサイドトランジスタＭＬ１のペアがターンオフする。

続く時刻ｔ_４に、電圧Ｖ_ＡＣ２がしきい値Ｖ_ＺＣ２Ｌまで低下すると、Ｖ２ＧＤＥＴ信号がハイレベルに遷移する。Ｖ２ＧＤＥＴ信号の一方のエッジ（たとえばポジエッジ）に応答して、たとえば、時刻ｔ_４から第２オン遅延時間τ_ＯＮ２経過後の時刻ｔ_５に、第１ハイサイドトランジスタＭＨ１と第２ローサイドトランジスタＭＬ２のペアがターンオンする。

時刻ｔ_６に、電圧Ｖ_ＡＣ２がしきい値Ｖ_ＺＣ２Ｈまで上昇すると、Ｖ２ＧＤＥＴ信号がローレベルに遷移する。Ｖ２ＧＤＥＴ信号の他方のエッジ（ネガエッジ）から、第２オフ遅延時間τ_ＯＦＦ２の経過後の時刻ｔ_７に、第１ハイサイドトランジスタＭＨ１と第２ローサイドトランジスタＭＬ１のペアがターンオフする。同期整流回路４２０はこの動作を繰り返す。

対角のトランジスタのペアは必ずしも同時にターンオフ（ターンオン）する必要はなく、それらはある時間差でターンオフ（ターンオン）してもよい。具体的には、ローサイド（下アーム）のトランジスタを先行してターンオフ（ターンオン）させ、それに遅れて、ハイサイド（上アーム）のトランジスタをターンオフ（ターンオン）させてもよい。

ここで第１オフ遅延時間τ_ＯＦＦ１、第２オフ遅延時間τ_ＯＦＦ２は、トランジスタのターンオフのタイミングを、コイル電流Ｉ_{ＣＯＩＬ（ＲＸ）}のゼロクロスのタイミング（電流ゼロクロス点）と一致させるためのパラメータとして用いられる場合もある。

一実施例において、抑制処理部４１６は、第１オフ遅延時間τ_ＯＦＦ１と第２オフ遅延時間τ_ＯＦＦ２を、整流電圧Ｖ_ＲＣＴに応じて２値で変化させる。別の観点から見ると、抑制処理部４１６は、同期整流回路４２０のスイッチングの位相を制御していると把握することができる。第１オフ遅延時間τ_ＯＦＦ１と第２オフ遅延時間τ_ＯＦＦ２を変化させることにより、同期整流回路４２０のインピーダンスを変化させることができ、ひいては整流電圧Ｖ_ＲＣＴを変化させることができる。

図７は、オフ遅延時間τ_ＯＦＦ１，τ_ＯＦＦ２を固定したときの整流電圧Ｖ_ＲＣＴの波形図である。オフ遅延時間τ_ＯＦＦ１，τ_ＯＦＦ２が、１２５ｎｓ、２５０ｎｓ，７５０ｎｓ，１０００ｎｓ，１２５０ｎｓのときの波形が示される。

図８は、定常状態（負荷電流Ｉ_ＯＵＴ＝１Ａ）における、オフ遅延時間と整流電圧Ｖ_ＲＣＴの関係を示す図である。遅延量を大きくするにしたがい、整流電圧Ｖ_ＲＣＴは低下することが分かる。たとえば、第１オフ遅延時間τ_ＯＦＦ１と第２オフ遅延時間τ_ＯＦＦ２の正常時の値φ_０は、０〜２００ｎｓの範囲で規定してもよい。

図９は、抑制処理部４１６の構成例を示すブロック図である。抑制処理部４１６は、目標値ＤＰと整流電圧Ｖ_ＲＣＴの差分を表すＣＥパケットを受け、パラメータＰＡＲＡＭを生成する補償器４１８を含む。補償器４１８は、Ｐ（比例）補償器、ＰＩ（比例積分）補償器、ＰＩＤ（比例積分微分）補償器などで構成してもよい。なお補償器４１８が正常状態において動作していると、つまり正常状態においてパラメータＰＡＲＡＭが正常時の値φ_０から変化すると、フィードバック制御が不安定になったり、効率が低下するおそれがある。そこで正常状態であるか制御不能状態であるかを判定する判定部４１９を設け、制御不能状態においてのみ、補償器４１８をイネーブル化してもよい。正常状態では補償器４１８はディセーブル化されており、抑制処理部４１６の出力はφ_０に固定される。たとえば抑制処理部４１６は、φ_０と補償器４１８の出力を選択するマルチプレクサ４１７を含む。

判定部４１９は、送信電力を低下させるようなＣＥパケットを受電装置３００に送信しているにもかかわらず、整流電圧Ｖ_ＲＣＴが低下しない、言い換えればＣＥパケットがゼロに近づかないような状況を、制御不能状態と判定する。判定部４１９は、ＣＥパケットを監視し、制御不能状態と正常状態を判定してもよい。たとえば判定部４１９は、ＣＥパケットが所定のしきい値の範囲から逸脱した状態が、所定時間持続した場合に、制御不能状態と判定し、補償器４１８をイネーブル化してもよい。

（パラメータの変形例）
当業者によれば、その他にも、ブリッジ回路４２２のインピーダンス（あるいはスイッチングの位相）を変化させることが可能な制御パラメータが存在することが理解される。

たとえば、第１オフ遅延時間τ_ＯＦＦ１、第２オフ遅延時間τ_ＯＦＦ２を固定し、コンパレータＣＯＭＰ１，ＣＯＭＰ２に与えるしきい値電圧Ｖ_ＺＣ１，Ｖ_ＺＣ２（ひいてはＶ_ＺＣ１Ｈ，Ｖ_ＺＣ２Ｈ）を、整流電圧Ｖ_ＲＣＴに応じて変化させてもよい。

あるいはコンパレータＣＯＭＰ１、ＣＯＭＰ２の応答時間（遅延時間）を可変に構成し、その遅延時間を、整流電圧Ｖ_ＲＣＴに応じて変化させてもよい。たとえばコンパレータの応答速度は、バイアス電流の量に応じて変化させることができる。

あるいは、第１オン遅延時間τ_ＯＮ１，第２オン遅延時間τ_ＯＮ２を、整流電圧Ｖ_ＲＣＴに応じて変化させてもよい。

複数のパラメータを複合的に切り替えることにより、ブリッジ回路４２２のインピーダンスを変化させてもよい。

（パラメータ制御に関する変形例）
抑制処理部４１６は、整流電圧Ｖ_ＲＣＴを、過電圧保護用のしきい値電圧Ｖ_ＯＶＰと比較し、比較結果にもとづいてパラメータＰＡＲＡＭを制御してもよい。たとえば正常状態において、Ｖ_ＲＣＴ＞Ｖ_ＯＶＰとなると、パラメータＰＡＲＡＭを保護用の値φ_１に切り替える。

さらに抑制処理部４１６は、整流電圧Ｖ_ＲＣＴを解除用のしきい値電圧Ｖ_ＲＳＴと比較してもよい。保護状態において、Ｖ_ＲＣＴ＜Ｖ_ＲＳＴとなると、パラメータＰＡＲＡＭを正常の値φ_０に切り替えてもよい。

抑制処理部４１６は、Ａ／Ｄコンバータ４１２によりデジタル値に変換された整流電圧Ｖ_ＲＣＴのデータを、デジタルのしきい値と比較してもよい。あるいは、抑制処理部４１６の機能は、ヒステリシスコンパレータで実装してもよい。図１０は、変形例に係る抑制処理部４１６の動作を説明する図である。

あるいは抑制処理部４１６は、正常状態において、Ｖ_ＲＣＴ＞Ｖ_ＯＶＰとなると、パラメータＰＡＲＡＭを保護用の値φ_１に切り替え、それから所定時間の経過後時に、正常の値φ０に戻してもよい。

実施の形態では、Shared-modeにおける整流電圧Ｖ_ＲＣＴの安定化を例としたが、本発明の用途はそれに限定されない。受電装置３００と送電装置２００が１対１で給電する状況において、通信の不良（たとえば受電装置３００の復調器や送電装置２００の変調器の異常）によって、ＣＥパケットの送信にかかわらず、整流電圧Ｖ_ＲＣＴが目標電圧ＤＰに安定化できないような状況でも本発明は有効である。

あるいはＣＥパケットが存在しないような規格にも、本発明は適用可能である。たとえば、単純な過電圧保護のために、スイッチング制御のパラメータを変化させてもよい。

（その他の変形例）
これまでの説明では、同期整流回路４２０がコントロールＩＣ４００に内蔵される場合を説明したがその限りでなく、ブリッジ回路４２２を構成するトランジスタはディスクリート部品であってもよい。

また、コントローラ４１０の機能は、コントロールＩＣ４００に外付けされるマイクロコントローラとして実装してもよい。

（用途）
最後に、実施の形態に係るワイヤレス受電装置３００を用いた電子機器の例を説明する。図１１は、実施の形態に係る受電装置３００を備える電子機器５００を示す図である。図１１の電子機器５００は、スマートフォン、タブレットコンピュータや携帯型ゲーム機、携帯型オーディオプレイヤであり、筐体５０１には、受信コイル３０２、整流回路３０４、平滑コンデンサ３０６、電源回路３０８等を含む受電装置３００が内蔵される。図１１には、負荷５０２として、充電回路５０４、二次電池５０６、その他の電子回路５０８が示される。電子回路５０８は、無線（ＲＦ）部、ベースバンドプロセッサ、アプリケーションプロセッサ、オーディオプロセッサ等を含んでもよい。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

ＣＯＭＰ１ 第１コンパレータ
ＣＯＭＰ２ 第２コンパレータ
１００ 給電システム
２００ 送電装置
２０２ 送信コイル
２０４ ドライバ
２０６ コントローラ
２０８ 復調器
３００ 受電装置
３０１ 受信アンテナ
３０２ 受信コイル
３０３ 共振キャパシタ
３０４ 整流回路
３０６ 平滑コンデンサ
３０８ 電源回路
４００ コントロールＩＣ
４１０ コントローラ
４１２ Ａ／Ｄコンバータ
４１６ 抑制処理部
４１８ 補償器
４１９ 判定部
４２０ 同期整流回路
４２２ ブリッジ回路
４２４ 同期整流コントローラ
４２６ ロジック回路
４３０ 電源回路
４３２ 電流検出回路
５００ 電子機器
５０１ 筐体
５０２ 負荷

Claims (16)

1. ワイヤレス受電装置のコントロール回路であって、
   受信アンテナが接続される第１交流端子および第２交流端子と、
   整流端子と、
   ブリッジ回路を形成する複数のトランジスタおよび前記複数のトランジスタを制御する同期整流コントローラを含み、前記受信アンテナに流れる電流を整流し、前記整流端子から出力する同期整流回路と、
   前記整流端子に生ずる整流電圧の抑制のために、前記同期整流コントローラによるスイッチング制御のパラメータを変化させる抑制処理部と、
   を備えることを特徴とするコントロール回路。
2. 前記整流電圧とその目標値の誤差を示すコントロールエラーパケットを生成するコントローラと、
   前記コントロールエラーパケットに応じて前記受信アンテナに変調信号を印加する変調器と、
   をさらに備えることを特徴とする請求項１に記載のコントロール回路。
3. 前記抑制処理部は、前記整流電圧が前記目標値に収束しないときに、前記スイッチング制御のパラメータを初期値から変化させることを特徴とする請求項２に記載のコントロール回路。
4. 前記抑制処理部は、前記コントロールエラーパケットが非ゼロの状態が持続すると、前記スイッチング制御のパラメータを初期値から変化させることを特徴とする請求項２または３に記載のコントロール回路。
5. 前記抑制処理部は、前記コントロールエラーパケットがゼロに近づくように、前記スイッチング制御のパラメータを変化させることを特徴とする請求項４に記載のコントロール回路。
6. 前記抑制処理部は、前記整流電圧をしきい値電圧と比較し、比較結果に応じて前記スイッチング制御のパラメータを変化させることを特徴とする請求項１または２に記載のコントロール回路。
7. 前記同期整流コントローラは、
   前記第１交流端子の電圧とゼロ近傍の第１しきい値電圧との比較結果を示す第１比較信号を生成する第１コンパレータと、
   前記第２交流端子の電圧とゼロ近傍の第２しきい値電圧との比較結果を示す第２比較信号を生成する第２コンパレータと、
   前記第１比較信号と前記第２比較信号にもとづいて、前記複数のトランジスタを制御するための複数のゲート制御信号を生成するロジック回路と、
   を含むことを特徴とする請求項１から６のいずれかに記載のコントロール回路。
8. 前記複数のトランジスタのうち、前記整流端子と前記第１交流端子の間に設けられるひとつを、第１ハイサイドトランジスタ、前記整流端子と前記第２交流端子の間に設けられるひとつを第２ハイサイドトランジスタ、前記第１交流端子と接地の間に設けられるひとつを第１ローサイドトランジスタ、前記第２交流端子と前記接地の間に設けられるひとつを第２ローサイドトランジスタとするとき、
   前記ロジック回路は、
   前記第１比較信号の一方のエッジに応答して前記第２ハイサイドトランジスタと前記第１ローサイドトランジスタのペアをターンオンし、
   前記第１比較信号の他方のエッジから、第１オフ遅延時間の経過後に、前記第２ハイサイドトランジスタと前記第１ローサイドトランジスタのペアをターンオフし、
   前記第２比較信号の一方のエッジに応答して前記第１ハイサイドトランジスタと前記第２ローサイドトランジスタのペアをターンオンし、
   前記第２比較信号の他方のエッジから、第２オフ遅延時間の経過後に、前記第１ハイサイドトランジスタと前記第２ローサイドトランジスタのペアをターンオフする動作を繰り返すことを特徴とする請求項７に記載のコントロール回路。
9. 前記第１オフ遅延時間と前記第２オフ遅延時間が、前記抑制処理部が変化させる前記パラメータであることを特徴とする請求項８に記載のコントロール回路。
10. 前記第１しきい値電圧および前記第２しきい値電圧が、前記抑制処理部が変化させる前記パラメータであることを特徴とする請求項７から９のいずれかに記載のコントロール回路。
11. ワイヤレス受電装置のコントロール回路であって、
    受信アンテナが接続される第１交流端子および第２交流端子と、
    整流端子と、
    ブリッジ回路を形成する複数のトランジスタおよび前記複数のトランジスタを制御する同期整流コントローラを含み、前記受信アンテナに流れる電流を整流し、前記整流端子から出力する同期整流回路と、
    前記整流電圧とその目標値の誤差を示すコントロールエラーパケットを生成するコントローラと、
    前記コントロールエラーパケットに応じて前記受信アンテナに変調信号を印加する変調器と、
    前記コントロールエラーパケットの送信にもかかわらず、前記整流電圧が前記目標値に安定化されないとき、前記同期整流回路のスイッチングの位相を変化させる抑制処理部と、
    を備えることを特徴とするコントロール回路。
12. 前記抑制処理部は、前記整流電圧が前記目標値に収束しないときに、前記スイッチングの位相を変化させることを特徴とする請求項１１に記載のコントロール回路。
13. 前記抑制処理部は、前記コントロールエラーパケットが非ゼロの状態が持続すると、前記スイッチングの位相を変化させることを特徴とする請求項１１または１２に記載のコントロール回路。
14. 受信アンテナと、
    請求項１から１３のいずれかに記載のコントロール回路と、
    を備えることを特徴とする電子機器。
15. ワイヤレス受電装置の制御方法であって、
    受信アンテナに流れる電流を、複数のトランジスタを含む同期整流回路を用いて整流するステップと、
    前記同期整流回路の出力である整流電圧に応じて、前記複数のトランジスタのスイッチング制御のタイミングと関連するパラメータを変化させるステップと、
    を備えることを特徴とする制御方法。
16. 前記パラメータは、前記複数のトランジスタのスイッチングを規定する遅延時間を含むことを特徴とする請求項１５に記載の制御方法。

Images